JP5651439B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5651439B2
JP5651439B2 JP2010255517A JP2010255517A JP5651439B2 JP 5651439 B2 JP5651439 B2 JP 5651439B2 JP 2010255517 A JP2010255517 A JP 2010255517A JP 2010255517 A JP2010255517 A JP 2010255517A JP 5651439 B2 JP5651439 B2 JP 5651439B2
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
electrode
inverter
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010255517A
Other languages
English (en)
Other versions
JP2011129896A (ja
JP2011129896A5 (ja
Inventor
加藤　清
清 加藤
小山　潤
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010255517A priority Critical patent/JP5651439B2/ja
Publication of JP2011129896A publication Critical patent/JP2011129896A/ja
Publication of JP2011129896A5 publication Critical patent/JP2011129896A5/ja
Application granted granted Critical
Publication of JP5651439B2 publication Critical patent/JP5651439B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • H03K3/356173—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit with synchronous operation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Description

開示する発明は、電源を切っても記憶している論理状態が消えない不揮発性の論理回路及びそれを用いた半導体装置に関する。特に、不揮発性のラッチ回路及びそれを用いた半導体装置に関する。
電源を切っても記憶が消えない「不揮発」という性質を論理回路に取り入れた不揮発性ロジックを集積した集積回路が提案されている。例えば、強誘電体素子を用いた不揮発性のラッチ回路が不揮発性ロジックとして提案されている（特許文献１）。
国際公開第２００３／０４４９５３号
しかし、強誘電体素子を用いた不揮発性のラッチ回路は、書き換え回数の信頼性や低電圧化に課題がある。また、強誘電体素子は、素子に印加される電界によって分極し、この分極が残ることで情報を記憶する。しかし、この残留分極が小さいと、ばらつきの影響が大きくなったり、高精度の読み出し回路が必要になったりする。
このような問題に鑑み本発明の一形態は、新規な不揮発性のラッチ回路及びそれを用いた半導体装置を提供することを課題の一とする。
本発明の一形態は、第１の素子の出力が第２の素子の入力に電気的に接続され、第２の素子の出力が第１の素子の入力に電気的に接続されるループ構造を有するラッチ部と、ラッチ部のデータを保持するデータ保持部とを有し、このラッチ部とデータ保持部とにより不揮発性のラッチ回路が構成されるものである。データ保持部は、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタをスイッチング素子として用いている。またこのトランジスタのソース電極又はドレイン電極に電気的に接続されたインバータを有している。上記トランジスタを用いて、ラッチ部に保持されているデータをインバータのゲート容量あるいは別に用意した容量に書き込むことができる。また、上記トランジスタを用いて、インバータのゲート容量あるいは別に用意した容量に書き込んだデータを保持することができる。
すなわち、本発明の一形態は、ラッチ部と、ラッチ部のデータを保持するデータ保持部とを有している。データ保持部は、トランジスタと、インバータとを有し、トランジスタのチャネル形成領域は、酸化物半導体層を有し、トランジスタのソース電極及びドレイン電極の一方は、出力信号が与えられる配線に電気的に接続され、トランジスタのソース電極及びドレイン電極の他方は、インバータの入力に電気的に接続され、インバータの出力は、入力信号が与えられる配線に電気的に接続されることにより不揮発性のラッチ回路が構成されるものである。
上記において、データ保持部はトランジスタとインバータの他に容量を有することができる。上記容量は、ラッチ部に保持されているデータの書き込み及び保持に用いることができる。上記容量の一方の電極は、トランジスタのソース電極及びドレイン電極の他方に電気的に接続して用いることができる。
上記において、ラッチ部は、第１の素子と、第２の素子とを有し、第１の素子の出力は第２の素子の入力に電気的に接続され、第２の素子の出力は第１の素子の入力に電気的に接続されるループ構造を有している。また、第１の素子の入力は、入力信号が与えられる配線に電気的に接続され、第１の素子の出力は、出力信号が与えられる配線に電気的に接続された構造を有している。例えば、第１の素子としてインバータを用い、第２の素子としてインバータを用いることができる。また例えば、第１の素子としてＮＡＮＤを用い、第２の素子としてクロックドインバータを用いることができる。
上記において、トランジスタは、ラッチ部に保持されているデータを、データ保持部のインバータのゲート容量あるいは別に用意した容量に書き込む機能を有している。また、トランジスタは、データ保持部のインバータのゲート容量あるいは別に用意した容量に書き込んだデータを保持させる機能を有している。
上記において、酸化物半導体材料により形成された酸化物半導体層をチャネル形成領域に用いたトランジスタは、例えば、チャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子であっても、常温におけるオフ電流が１×１０−１３Ａ以下、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．程度（ゲート絶縁膜厚１００ｎｍ）の特性が得られる。従って、ゲートとソース電極間の電圧がほぼ０の状態におけるオフ電流、すなわちリーク電流が、シリコンを用いたトランジスタに比べて著しく小さい。そのため、チャネル形成領域に酸化物半導体層を用いたトランジスタをスイッチング素子として用いることで、ラッチ回路への電源電圧の供給が停止された後も、データ保持部の容量に蓄積された電荷をそのまま保持し続けることができる。すなわち、データ保持部に書き込んだデータをそのまま保持し続けることができる。また、ラッチ回路への電源電圧の供給が再び開始された後には、データ保持部に保持されたデータを読み出すことができる。これにより、電源電圧の供給の停止前の論理状態に復元することができる。また、温度特性において高温でもオフ電流が十分低く、オン電流が十分高いものを得ることができる。例えば、このトランジスタのＶｇ−Ｉｄ特性は−２５℃〜１５０℃の範囲において、オフ電流、オン電流、移動度、Ｓ値の温度依存性が少ないというデータが得られている。このように、本発明の一形態は、温度動作範囲が広く高温でも安定に動作し、電源を切っても記憶している論理状態が消えない不揮発性のラッチ回路を提供するものである。
上記において、不揮発性のラッチ回路を用いることで、さまざまな論理回路を提供することができる。また、上記論理回路を用いたさまざまな半導体装置を提供することができる。例えば、論理回路が有する複数のブロック回路のうち、使用しない一又は複数のブロック回路への電源電圧の供給を停止することができる。上記不揮発性のラッチ回路を用いることで、ブロック回路への電源電圧の供給を停止した後も、ブロック回路の論理状態を記憶しつづけることができる。また、ブロック回路への電源電圧の供給が再び開始された後に、記憶している論理状態を読み出すことができる。これにより、電源電圧の供給の停止前の論理状態に復元することができる。
上記において、酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の材料を用いることができる。また、酸化物半導体層は、インジウム、ガリウム、及び亜鉛を含んだものを用いることができる。また、酸化物半導体層の水素濃度は５×１０１９／ｃｍ３以下、望ましくは５×１０１８／ｃｍ３以下、より望ましくは５×１０１７／ｃｍ３以下、より望ましくは１×１０１６／ｃｍ３以下、より望ましくは１×１０１６／ｃｍ３未満とすることができる。また、酸化物半導体層のキャリア濃度は１×１０１４／ｃｍ３未満、望ましくは１×１０１２／ｃｍ３未満、より望ましくは１×１０１１／ｃｍ３未満とすることができる。また、トランジスタの常温におけるオフ電流は１×１０−１３Ａ以下とすることができる。
上記において、酸化物半導体を用いたトランジスタは、ボトムゲート型であっても良いし、トップゲート型であっても良い。また、ボトムコンタクト型であっても良いし、トップコンタクト型であっても良い。ボトムゲート型トランジスタは、少なくとも絶縁表面上のゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上においてゲート電極と重なるチャネル形成領域となる酸化物半導体層とを有する。トップゲート型トランジスタは、少なくとも絶縁表面上のチャネル形成領域となる酸化物半導体層と、酸化物半導体層上のゲート絶縁膜と、ゲート絶縁膜上において酸化物半導体層と重なるゲート電極とを有する。ボトムコンタクト型トランジスタは、ソース電極及びドレイン電極上にチャネル形成領域となる酸化物半導体層を有する。トップコンタクト型トランジスタは、チャネル形成領域となる酸化物半導体層上にソース電極及びドレイン電極を有する。
なお、本明細書等において「上」や「下」などの用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。また、「上」「下」の用語は説明の便宜のために用いる表現に過ぎず、特に言及する場合を除き、その上下を入れ替えたものも含む。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合などをも含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線はもちろんのこと、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
本発明の一形態によれば、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタを、データ保持部のスイッチング素子として用いることで、温度動作範囲が広く高温でも安定に動作し、電源を切っても記憶している論理状態が消えない不揮発性のラッチ回路あるいはリフレッシュ期間が十分に長いデータ保持部を内蔵したラッチ回路を実現することができる。データの書き込みをトランジスタのスイッチングによって行うことから、実質的に書き換え回数に制限がない。また、書き込み電圧はトランジスタのしきい値電圧程度であり、低い電圧での動作が可能である。例えば動作電圧を１Ｖ程度あるいはそれ以下にすることができる。またデータ保持部の容量に蓄積された電荷がそのままデータとして保持されるため、残留分極成分をデータとする場合と比較して、ばらつきの影響を受けにくく、またデータの読み出しを容易に行うことができる。
上記不揮発性のラッチ回路を用いることで、さまざまな論理回路を実現することが可能である。例えば、不揮発性のラッチ回路を用いた論理回路では、使用しないブロックの電源をオフにすることで消費電力を低減することができる。また、電源をオフにしても論理状態を記憶していることから、電源をオンにした時のシステム起動や、電源をオフにした時のシステム終了を高速に、かつ低電力で行うことが可能である。
不揮発性のラッチ回路の構成の一例を示す図。 不揮発性のラッチ回路の一部の構成の一例を示す図。 不揮発性のラッチ回路が有する素子の断面及び平面の一例を示す図。 不揮発性のラッチ回路が有する素子の作製方法の一例を示す図。 不揮発性のラッチ回路が有する素子の作製方法の一例を示す図。 不揮発性のラッチ回路が有する素子の作製方法の一例を示す図。 酸化物半導体を用いた逆スタガー型のトランジスタの断面構成の一例を示す図。 図７のＡ−Ａ’断面におけるエネルギーバンド図（模式図）。 （Ａ）ゲート（ＧＥ１）に正の電位（＋ＶＧ）が与えられた状態を示し、（Ｂ）ゲート（ＧＥ１）に負の電位（−ＶＧ）が与えられた状態示す図。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。 シリコン（Ｓｉ）において、ホットキャリア注入に要するエネルギーを示す図。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体（ＩＧＺＯ）において、ホットキャリア注入に要するエネルギーを示す図。 炭化シリコン（４Ｈ−ＳｉＣ）において、ホットキャリア注入に要するエネルギーを示す図。 短チャネル効果に関するデバイスシミュレーションの結果を示す図。 短チャネル効果に関するデバイスシミュレーションの結果を示す図。 Ｃ−Ｖ特性を示す図。 Ｖｇと（１／Ｃ）２との関係を示す図。 不揮発性のラッチ回路の構成の一例を示す図。 不揮発性のラッチ回路の構成と動作の一例を示す図。 不揮発性のラッチ回路の構成と動作の一例を示す図 不揮発性のラッチ回路の構成と動作の一例を示す図。 不揮発性のラッチ回路の構成の一例を示す図。 不揮発性のラッチ回路を用いた半導体装置の一例を示す図。 不揮発性のラッチ回路の構成の一例を示す図。 不揮発性のラッチ回路の評価結果の一例を示す図。
本発明の実施の形態および実施例について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態および実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、または領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書にて用いる第１、第２、第３といった序数を用いた用語は、構成要素を識別するために便宜上付したものであり、その数を限定するものではない。
（実施の形態１）
本実施の形態は、開示する発明の一態様である不揮発性のラッチ回路の構成、動作、不揮発性のラッチ回路が有する素子の作製方法等について、図１、図２、図３乃至図６、図７乃至図１７を参照して説明する。
＜不揮発性のラッチ回路の構成、動作＞
図１（Ａ）は、ラッチ部４１１と、ラッチ部のデータを保持するデータ保持部４０１とを有する不揮発性のラッチ回路４００の構成を示している。図１（Ｂ）は、データ保持部４０１の構成を示している。
図１（Ａ）に示す不揮発性のラッチ回路４００は、第１の素子（Ｄ１）４１２の出力が第２の素子（Ｄ２）４１３の入力に電気的に接続され、第２の素子（Ｄ２）４１３の出力が第１の素子（Ｄ１）４１２の入力に電気的に接続されるループ構造を有するラッチ部４１１と、ラッチ部のデータを保持するデータ保持部４０１とを有している。
第１の素子（Ｄ１）４１２の入力は、ラッチ回路の入力信号が与えられる配線４１４に電気的に接続されている。第１の素子（Ｄ１）４１２の出力は、ラッチ回路の出力信号が与えられる配線４１５に電気的に接続されている。
第１の素子（Ｄ１）４１２の入力が複数ある場合は、そのうちの一をラッチ回路の入力信号が与えられる配線４１４に電気的に接続することができる。第２の素子（Ｄ２）４１３の入力が複数ある場合は、そのうちの一を第１の素子（Ｄ１）４１２の出力に電気的に接続することができる。
第１の素子（Ｄ１）４１２は、入力された信号を反転したものが出力となる素子を用いることができる。例えば、第１の素子（Ｄ１）４１２には、インバータ、ＮＡＮＤ（ナンド）、ＮＯＲ（ノア）、クロックドインバータ等を用いることができる。また、第２の素子（Ｄ２）４１３は、入力された信号を反転したものが出力となる素子を用いることができる。例えば、第２の素子（Ｄ２）４１３には、インバータ、ＮＡＮＤ（ナンド）、ＮＯＲ（ノア）、クロックドインバータ等を用いることができる。
データ保持部４０１は、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタ４０２をスイッチング素子として用いている。このトランジスタ４０２のソース電極及びドレイン電極の一方は、出力信号が与えられる配線４１５に電気的に接続されている。また、データ保持部４０１は、このトランジスタ４０２のソース電極及びドレイン電極の他方に電気的に接続された容量４０４とインバータ４０３とを有している。すなわち、このトランジスタ４０２のソース電極及びドレイン電極の他方に容量４０４の電極の一方とインバータ４０３の入力（入力端子）とが電気的に接続されている。この容量４０４の電極の一方とインバータ４０３の入力とトランジスタ４０２のソース電極及びドレイン電極の他方とが電気的に接続されているノードをノードＳと呼ぶことにする。容量４０４の電極の他方には電位Ｖｃが与えられる。
またインバータ４０３の出力は入力信号が与えられる配線４１４に電気的に接続されている。インバータ４０３は、トランジスタ４２０とトランジスタ４２１とを有している。トランジスタ４２０のソース電極はハイレベルの電源電圧ＶＤＤに電気的に接続されている。トランジスタ４２１のソース電極はロ−レベルの電源電圧ＶＳＳに電気的に接続されている。
インバータ４０３は図１（Ｂ）に示した構成に限らず、例えば、図２（Ａ）に示すような、Ｎチャネル型トランジスタ４２０、Ｎチャネル型トランジスタ４２１で構成しても良いし、出力にバッファを設けた構成でも良い。また、インバータ４０３の代わりにセンスアンプ回路も用いても良い。例えば、図２（Ｂ）に示すような差動増幅型のセンスアンプ回路を用いても良い。図２（Ｂ）に示すような差動増幅型のセンスアンプ回路は、Ｎチャネル型トランジスタ４２１、Ｎチャネル型トランジスタ５０１、５０２と、Ｐチャネル型トランジスタ５０３〜５０６で構成される。いずれの場合も、入力（入力端子）がフローティング状態（ハイインピーダンス状態）であることが重要である。
この酸化物半導体を用いたトランジスタ４０２は、ラッチ部４１１に保持されているデータを、データ保持部４０１の容量４０４及びインバータ４０３のゲート容量に書き込む機能を有している。また、トランジスタ４０２は、データ保持部４０１の容量４０４及びインバータ４０３のゲート容量に書き込んだデータを保持させる機能を有している。
ラッチ部４１１に保持されているデータの、データ保持部４０１への書き込み、保持、読み出し、書き換えの動作について説明する。まず、トランジスタ４０２のゲート電極にトランジスタ４０２がオン状態となる電位を供給し、トランジスタ４０２をオン状態とする。これにより、ラッチ部に保持されているデータ、すなわち出力信号が与えられる配線４１５の電位が容量４０４の一方の電極及びインバータ４０３の入力端子に与えられる。その結果、容量４０４の一方の電極及びインバータ４０３のゲート容量には、配線４１５の電位に応じた電荷が蓄積される（書き込み）。その後、トランジスタ４０２のゲート電極の電位をトランジスタ４０２がオフ状態となる電位として、トランジスタ４０２をオフ状態とすることにより、容量４０４の一方の電極及びインバータ４０３のゲート容量に蓄積された電荷が保持される（保持）。この容量４０４の一方の電極及びインバータ４０３の入力端子の電位を読み出すことにより、データの読み出しを行うことができる（読み出し）。データの書き換えは、上記データの書き込みおよび保持と同様に行うことができる。
トランジスタ４０２が有する酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の材料を用いることが望ましい。
酸化物半導体層は水素などの不純物が十分に除去され、高純度化されているものであることが望ましい。具体的には、酸化物半導体層の水素濃度は５×１０１９／ｃｍ３以下、望ましくは５×１０１８／ｃｍ３以下、より望ましくは５×１０１７／ｃｍ３以下、より望ましくは１×１０１６／ｃｍ３以下、より望ましくは１×１０１６／ｃｍ３未満とする。また、酸化物半導体層のキャリア濃度は１×１０１４／ｃｍ３未満、望ましくは１×１０１２／ｃｍ３未満、より望ましくは１×１０１１／ｃｍ３未満とすることができる。また、水素濃度が十分に低減されて高純度化された酸化物半導体層は、一般的なシリコンウェハ（リンやボロンなどの不純物元素が微量に添加されたシリコンウェハ）におけるキャリア濃度（１×１０１４／ｃｍ３程度）と比較して、十分に小さいキャリア濃度の値をとる。
このように、水素濃度が十分に低減されて高純度化され、キャリア濃度が十分に低い、ｉ型化または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ４０２を得ることができる。例えば、チャネル幅Ｗが１×１０４μｍでチャネル長Ｌが３μｍの素子であっても、ドレイン電極に印加するドレイン電圧Ｖｄが＋１Ｖまたは＋１０Ｖの場合であって、ゲート電極に印加するゲート電圧Ｖｇが−５Ｖから−２０Ｖの範囲では、常温におけるオフ電流が１×１０−１３Ａ以下である。また、温度特性において、高温でもオフ電流が十分低く、オン電流が十分高いトランジスタを得ることができる。例えば、トランジスタ４０２のＶｇ−Ｉｄ特性は−２５℃〜１５０℃の範囲において、オフ電流、オン電流、移動度、Ｓ値の温度依存性が少ないというデータが得られている。なお、酸化物半導体層中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定したものである。
なお、酸化物半導体層を構成する酸化物半導体は、非単結晶構造であれば特に限定されない。例えば、非晶質構造、微結晶（マイクロクリスタル、ナノクリスタルなど）構造、多結晶構造、非晶質中に微結晶や多結晶が含まれる構造、非晶質構造の表面に微結晶や多結晶が形成された構造など、各種構造を適用することができる。
このように、水素濃度が十分に低減されて高純度化され、キャリア濃度が十分に低い、ｉ型化または実質的にｉ型化された酸化物半導体を用いたトランジスタ４０２をスイッチング素子として用いることで、ラッチ回路４００への電源電圧の供給が停止された後も、データ保持部４０１の容量４０４及びインバータ４０３のゲート容量に蓄積された電荷を極めて長時間にわたって保持し続けることができる。すなわち、データ保持部４０１に書き込んだデータを極めて長時間にわたって保持し続けることができる。また、ラッチ回路４００への電源電圧の供給が再び開始された後には、データ保持部４０１に保持されたデータを読み出すことができる。これにより、電源電圧の供給の停止前の論理状態に復元することができる。このように、水素濃度が十分に低減されて高純度化され、キャリア濃度が十分に低い、ｉ型化または実質的にｉ型化された酸化物半導体を用いたトランジスタ４０２をスイッチング素子として用いることで、温度動作範囲が広く高温でも安定に動作し、電源を切っても記憶している論理状態が消えない新規な不揮発性のラッチ回路を実現することができる。
不揮発性のラッチ回路４００が有する素子のうち、トランジスタ４０２以外の素子は、半導体材料として酸化物半導体以外の材料を用いることができる。酸化物半導体以外の材料としては、単結晶シリコン、結晶性シリコンなどを用いることができる。例えば、トランジスタ４０２以外の素子は、半導体材料を含む基板に設けることができる。半導体材料を含む基板としては、シリコンウェハ、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、絶縁表面上のシリコン膜などを用いることができる。酸化物半導体以外の材料を用いることにより、高速動作が可能となる。
また不揮発性のラッチ回路４００が有する素子のうち、トランジスタ４０２以外の素子は、半導体材料として酸化物半導体を用いることも可能である。
＜不揮発性のラッチ回路が有する素子の平面構成および断面構成＞
図３は、上記不揮発性のラッチ回路が有するトランジスタ４０２と、トランジスタ４０２以外の素子の構成の一例である。ここではトランジスタ４０２以外の素子として、データ保持部４０１のインバータ４０３が有するトランジスタ４２１を例に説明する。トランジスタ４０２以外のその他の素子は、トランジスタ４２１と同一又は類似の構成とすることができる。容量４０４などの素子は、トランジスタ４０２又はトランジスタ４０２以外の素子を構成する膜を利用して形成することができる。図３（Ａ）には断面を、図３（Ｂ）には平面をそれぞれ示す。ここで、図３（Ａ）は、図３（Ｂ）の線Ａ１−Ａ２および線Ｂ１−Ｂ２における断面に相当する。図３（Ａ）および図３（Ｂ）に示すように、下部に酸化物半導体以外の材料を用いたトランジスタ４２１が設けられ、上部に酸化物半導体を用いたトランジスタ４０２が設けられている。
トランジスタ４２１は、半導体材料を含む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１１４および高濃度不純物領域１２０（これらをあわせて単に不純物領域とも呼ぶ）と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８ａと、ゲート絶縁層１０８ａ上に設けられたゲート電極１１０ａと、不純物領域１１４と電気的に接続するソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂを有する。
ここで、ゲート電極１１０ａの側面にはサイドウォール絶縁層１１８が設けられている。また、基板１００の、平面から見てサイドウォール絶縁層１１８と重ならない領域には、高濃度不純物領域１２０が存在し、高濃度不純物領域１２０上には金属化合物領域１２４が存在する。また、基板１００上にはトランジスタ４２１を囲むように素子分離絶縁層１０６が設けられており、トランジスタ４２１を覆うように、層間絶縁層１２６および層間絶縁層１２８が設けられている。ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂは、層間絶縁層１２６および層間絶縁層１２８に形成された開口を通じて、金属化合物領域１２４と電気的に接続されている。つまり、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂは、金属化合物領域１２４を介して高濃度不純物領域１２０および不純物領域１１４と電気的に接続されている。また、ゲート電極１１０ａには、ソース電極またはドレイン電極１３０ａやソース電極またはドレイン電極１３０ｂと同様に設けられた電極１３０ｃが電気的に接続されている。
トランジスタ４０２は、層間絶縁層１２８上に設けられたゲート電極１３６ｄと、ゲート電極１３６ｄ上に設けられたゲート絶縁層１３８と、ゲート絶縁層１３８上に設けられた酸化物半導体層１４０と、酸化物半導体層１４０上に設けられ、酸化物半導体層１４０と電気的に接続されているソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂと、を有する。
ここで、ゲート電極１３６ｄは、層間絶縁層１２８上に形成された絶縁層１３２に、埋め込むように設けられている。また、ゲート電極１３６ｄと同様に、ソース電極またはドレイン電極１３０ａに接して電極１３６ａが、ソース電極またはドレイン電極１３０ｂに接して電極１３６ｂが、電極１３０ｃに接して電極１３６ｃが、それぞれ形成されている。
また、トランジスタ４０２の上には、酸化物半導体層１４０の一部と接するように、保護絶縁層１４４が設けられており、保護絶縁層１４４上には層間絶縁層１４６が設けられている。ここで、保護絶縁層１４４および層間絶縁層１４６には、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂにまで達する開口が設けられており、当該開口を通じて、電極１５０ｄ、電極１５０ｅが、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂに接して形成されている。また、電極１５０ｄ、電極１５０ｅの形成と同時に、ゲート絶縁層１３８、保護絶縁層１４４、層間絶縁層１４６に設けられた開口を通じて、電極１３６ａ、電極１３６ｂ、電極１３６ｃに接する電極１５０ａ、電極１５０ｂ、電極１５０ｃが形成されている。
ここで、酸化物半導体層１４０は水素などの不純物が十分に除去され、高純度化されているものであることが望ましい。具体的には、酸化物半導体層１４０の水素濃度は５×１０１９／ｃｍ３以下、望ましくは５×１０１８／ｃｍ３以下、より望ましくは５×１０１７／ｃｍ３以下、より望ましくは１×１０１６／ｃｍ３以下、より望ましくは１×１０１６／ｃｍ３未満とする。また、酸化物半導体層１４０のキャリア濃度は１×１０１４／ｃｍ３未満、望ましくは１×１０１２／ｃｍ３未満、より望ましくは１×１０１１／ｃｍ３未満とすることができる。また、水素濃度が十分に低減されて高純度化された酸化物半導体層１４０は、一般的なシリコンウェハ（リンやボロンなどの不純物元素が微量に添加されたシリコンウェハ）におけるキャリア濃度（１×１０１４／ｃｍ３程度）と比較して、十分に小さいキャリア濃度の値をとる。このように、水素濃度が十分に低減されて高純度化され、キャリア濃度が十分に低い、ｉ型化または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ４０２を得ることができる。例えば、チャネル幅Ｗが１×１０４μｍでチャネル長Ｌが３μｍの素子であっても、ドレイン電極に印加するドレイン電圧Ｖｄが＋１Ｖまたは＋１０Ｖの場合であって、ゲート電極に印加するゲート電圧Ｖｇが−５Ｖから−２０Ｖの範囲では、常温におけるオフ電流が１×１０−１３Ａ以下である。なお、酸化物半導体層中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定したものである。
また、層間絶縁層１４６上には絶縁層１５２が設けられており、当該絶縁層１５２に埋め込まれるように、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４ｄが設けられている。ここで、電極１５４ａは電極１５０ａと接しており、電極１５４ｂは電極１５０ｂと接しており、電極１５４ｃは電極１５０ｃおよび電極１５０ｄと接しており、電極１５４ｄは電極１５０ｅと接している。
つまり、図３に示される不揮発性のラッチ回路が有する素子では、トランジスタ４２１のゲート電極１１０ａと、トランジスタ４０２のソース電極またはドレイン電極１４２ａとが、電極１３０ｃ、電極１３６ｃ、電極１５０ｃ、電極１５４ｃおよび電極１５０ｄを介して電気的に接続されている。
＜不揮発性のラッチ回路が有する素子の作製方法＞
次に、上記不揮発性のラッチ回路が有する素子の作製方法の一例について説明する。以下では、はじめに下部のトランジスタ４２１の作製方法について図４を参照して説明し、その後、上部のトランジスタ４０２の作製方法について図５および図６を参照して説明する。
＜下部のトランジスタの作製方法＞
まず、半導体材料を含む基板１００を用意する（図４（Ａ）参照）。半導体材料を含む基板１００としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。ここでは、半導体材料を含む基板１００として、単結晶シリコン基板を用いる場合の一例について示すものとする。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板をも含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものも含まれるものとする。
基板１００上には、素子分離絶縁層を形成するためのマスクとなる保護層１０２を形成する（図４（Ａ）参照）。保護層１０２としては、例えば、酸化シリコンや窒化シリコン、窒化酸化シリコンなど材料とする絶縁層を用いることができる。なお、この工程の前後において、トランジスタのしきい値電圧を制御するために、ｎ型の導電性を付与する不純物元素やｐ型の導電性を付与する不純物元素を基板１００に添加してもよい。半導体がシリコンの場合、ｎ型の導電性を付与する不純物としては、例えば、リンや砒素などを用いることができる。また、ｐ型の導電性を付与する不純物としては、例えば、硼素、アルミニウム、ガリウムなどを用いることができる。
次に、上記の保護層１０２をマスクとしてエッチングを行い、保護層１０２に覆われていない領域（露出している領域）の基板１００の一部を除去する。これにより分離された半導体領域１０４が形成される（図４（Ｂ）参照）。当該エッチングには、ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。
次に、半導体領域１０４を覆うように絶縁層を形成し、半導体領域１０４に重畳する領域の絶縁層を選択的に除去することで、素子分離絶縁層１０６を形成する（図４（Ｂ）参照）。当該絶縁層は、酸化シリコンや窒化シリコン、窒化酸化シリコンなどを用いて形成される。絶縁層の除去方法としては、ＣＭＰなどの研磨処理やエッチング処理などがあるが、そのいずれを用いても良い。なお、半導体領域１０４の形成後、または、素子分離絶縁層１０６の形成後には、上記保護層１０２を除去する。
次に、半導体領域１０４上に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形成する。
絶縁層は後のゲート絶縁層となるものであり、ＣＶＤ法やスパッタリング法等を用いて得られる酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜の単層構造または積層構造とすると良い。他に、高密度プラズマ処理や熱酸化処理によって、半導体領域１０４の表面を酸化、窒化することにより、上記絶縁層を形成してもよい。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを用いて行うことができる。また、絶縁層の厚さは特に限定されないが、例えば、１ｎｍ以上１００ｎｍ以下とすることができる。
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料を用いて形成することができる。また、導電材料を含む多結晶シリコンなどの半導体材料を用いて、導電材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施の形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すものとする。
その後、絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層１０８ａ、ゲート電極１１０ａを形成する（図４（Ｃ）参照）。
次に、ゲート電極１１０ａを覆う絶縁層１１２を形成する（図４（Ｃ）参照）。そして、半導体領域１０４にリン（Ｐ）又はヒ素（Ａｓ）などを添加して、浅い接合深さの不純物領域１１４を形成する（図４（Ｃ）参照）。なお、ここではｎ型トランジスタを形成するためにリンやヒ素を添加しているが、ｐ型トランジスタを形成する場合には、硼素（Ｂ）やアルミニウム（Ａｌ）などの不純物元素を添加すればよい。なお、不純物領域１１４の形成により、半導体領域１０４のゲート絶縁層１０８ａ下部には、チャネル形成領域１１６が形成される（図４（Ｃ）参照）。ここで、添加する不純物の濃度は適宜設定することができるが、半導体素子が高度に微細化される場合には、その濃度を高くすることが望ましい。また、ここでは、絶縁層１１２を形成した後に不純物領域１１４を形成する工程を採用しているが、不純物領域１１４を形成した後に絶縁層１１２を形成する工程としても良い。
次に、サイドウォール絶縁層１１８を形成する（図４（Ｄ）参照）。サイドウォール絶縁層１１８は、絶縁層１１２を覆うように絶縁層を形成した後に、当該絶縁層に異方性の高いエッチング処理を適用することで、自己整合的に形成することができる。また、この際に、絶縁層１１２を部分的にエッチングして、ゲート電極１１０ａの上面と、不純物領域１１４の上面を露出させると良い。
次に、ゲート電極１１０ａ、不純物領域１１４、サイドウォール絶縁層１１８等を覆うように、絶縁層を形成する。そして、不純物領域１１４と接する領域に、リン（Ｐ）やヒ素（Ａｓ）などを添加して、高濃度不純物領域１２０を形成する。その後、上記絶縁層を除去し、ゲート電極１１０ａ、サイドウォール絶縁層１１８、高濃度不純物領域１２０等を覆うように金属層１２２を形成する（図４（Ｅ）参照）。当該金属層１２２は、真空蒸着法やスパッタリング法、スピンコート法などの各種成膜方法を用いて形成することができる。金属層１２２は、半導体領域１０４を構成する半導体材料と反応して低抵抗な金属化合物となる金属材料を用いて形成することが望ましい。このような金属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、コバルト、白金等がある。
次に、熱処理を施して、上記金属層１２２と半導体材料とを反応させる。これにより、高濃度不純物領域１２０に接する金属化合物領域１２４が形成される（図４（Ｆ）参照）。なお、ゲート電極１１０ａとして多結晶シリコンなどを用いる場合には、ゲート電極１１０ａの金属層１２２と接触する部分にも、金属化合物領域が形成されることになる。
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができる。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応の制御性を向上させるためには、ごく短時間の熱処理が実現できる方法を用いることが望ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成されるものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成することで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物領域１２４を形成した後には、金属層１２２は除去する。
次に、上述の工程により形成された各構成を覆うように、層間絶縁層１２６、層間絶縁層１２８を形成する（図４（Ｇ）参照）。層間絶縁層１２６や層間絶縁層１２８は、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて形成することができる。また、ポリイミド、アクリル等の有機絶縁材料を用いて形成することも可能である。なお、ここでは、層間絶縁層１２６や層間絶縁層１２８の二層構造としているが、層間絶縁層の構成はこれに限定されない。層間絶縁層１２８の形成後には、その表面を、ＣＭＰやエッチング処理などによって平坦化しておくことが望ましい。
その後、上記層間絶縁層に、金属化合物領域１２４にまで達する開口を形成し、当該開口に、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂを形成する（図４（Ｈ）参照）。ソース電極またはドレイン電極１３０ａやソース電極またはドレイン電極１３０ｂは、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電層を形成した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一部を除去することにより形成することができる。
なお、上記導電層の一部を除去してソース電極またはドレイン電極１３０ａやソース電極またはドレイン電極１３０ｂを形成する際には、その表面が平坦になるように加工することが望ましい。例えば、開口を含む領域にチタン膜や窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成する場合には、その後のＣＭＰによって、不要なタングステン、チタン、窒化チタンなどを除去すると共に、その表面の平坦性を向上させることができる。このように、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂを含む表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
なお、ここでは、金属化合物領域１２４と接触するソース電極またはドレイン電極１３０ａやソース電極またはドレイン電極１３０ｂのみを示しているが、この工程において、ゲート電極１１０ａと接触する電極（例えば、図３（Ａ）における電極１３０ｃ）などをあわせて形成することができる。ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂとして用いることができる材料について特に限定はなく、各種導電材料を用いることができる。例えば、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料を用いることができる。
以上により、半導体材料を含む基板１００を用いたトランジスタ４２１が形成される。なお、上記工程の後には、さらに電極や配線、絶縁層などを形成しても良い。配線の構造として、層間絶縁層および導電層の積層構造でなる多層配線構造を採用することにより、高度に集積化した半導体装置を提供することができる。
＜上部のトランジスタの作製方法＞
次に、図５および図６を用いて、層間絶縁層１２８上にトランジスタ４０２を作製する工程について説明する。なお、図５および図６は、層間絶縁層１２８上の各種電極や、トランジスタ４０２などの作製工程を示すものであるから、トランジスタ４０２の下部に存在するトランジスタ４２１等については省略している。
まず、層間絶縁層１２８、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂ、電極１３０ｃ上に絶縁層１３２を形成する（図５（Ａ）参照）。絶縁層１３２はＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて形成することができる。
次に、絶縁層１３２に対し、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂ、および、電極１３０ｃにまで達する開口を形成する。この際、後にゲート電極１３６ｄが形成される領域にも併せて開口を形成する。そして、上記開口に埋め込むように、導電層１３４を形成する（図５（Ｂ）参照）。上記開口はマスクを用いたエッチングなどの方法で形成することができる。当該マスクは、フォトマスクを用いた露光などの方法によって形成することが可能である。エッチングとしてはウェットエッチング、ドライエッチングのいずれを用いても良いが、微細加工の観点からは、ドライエッチングを用いることが好適である。導電層１３４の形成は、ＰＶＤ法やＣＶＤ法などの成膜法を用いて行うことができる。導電層１３４の形成に用いることができる材料としては、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料や、これらの合金、化合物（例えば窒化物）などが挙げられる。
より具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶＤ法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、界面の酸化膜を還元し、下部電極（ここではソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂ、電極１３０ｃなど）との接触抵抗を低減させる機能を有する。また、その後に形成される窒化チタン膜は、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
導電層１３４を形成した後には、エッチング処理やＣＭＰといった方法を用いて導電層１３４の一部を除去し、絶縁層１３２を露出させて、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ゲート電極１３６ｄを形成する（図５（Ｃ）参照）。なお、上記導電層１３４の一部を除去して電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ゲート電極１３６ｄを形成する際には、表面が平坦になるように加工することが望ましい。このように、絶縁層１３２、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ゲート電極１３６ｄの表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
次に、絶縁層１３２、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ゲート電極１３６ｄを覆うように、ゲート絶縁層１３８を形成する（図５（Ｄ）参照）。ゲート絶縁層１３８は、ＣＶＤ法やスパッタリング法等を用いて形成することができる。また、ゲート絶縁層１３８は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどを含むように形成するのが好適である。なお、ゲート絶縁層１３８は、単層構造としても良いし、積層構造としても良い。例えば、原料ガスとして、シラン（ＳｉＨ４）、酸素、窒素を用いたプラズマＣＶＤ法により、酸化窒化珪素でなるゲート絶縁層１３８を形成することができる。ゲート絶縁層１３８の厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。積層構造の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上の膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とすると好適である。
なお、不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は、界面準位や界面電荷に対して極めて敏感であるため、このような酸化物半導体を酸化物半導体層に用いる場合には、ゲート絶縁層との界面は重要である。つまり、高純度化された酸化物半導体層に接するゲート絶縁層１３８には、高品質化が要求されることになる。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法は、緻密で絶縁耐圧の高い高品質なゲート絶縁層１３８を形成できる点で好適である。高純度化された酸化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、純度化された酸化物半導体層を用いる場合であっても、スパッタリング法やプラズマＣＶＤ法など他の方法を適用することができる。また、形成後の熱処理によって、膜質や界面特性が改質される絶縁層を適用しても良い。いずれにしても、ゲート絶縁層１３８としての膜質が良好であると共に、酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるものを形成すれば良い。
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
これに対して、酸化物半導体の不純物、特に水素や水などを極力排除し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジスタを得ることが可能である。
次いで、ゲート絶縁層１３８上に、酸化物半導体層を形成し、マスクを用いたエッチングなどの方法によって該酸化物半導体層を加工して、島状の酸化物半導体層１４０を形成する（図５（Ｅ）参照）。
酸化物半導体層としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体層を用いのが好適である。本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットを用いて、非晶質の酸化物半導体層をスパッタ法により形成することとする。なお、非晶質の酸化物半導体層中にシリコンを添加することで、その結晶化を抑制することができるから、例えば、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて酸化物半導体層を形成しても良い。
酸化物半導体層をスパッタリング法で作製するためのターゲットとしては、例えば、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、Ｉｎ、Ｇａ、およびＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］などを用いることもできる。また、Ｉｎ、Ｇａ、およびＺｎを含む金属酸化物ターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ比］の組成比を有するターゲットなどを用いても良い。金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上（例えば９９．９％）である。充填率の高い金属酸化物ターゲットを用いることにより、緻密な酸化物半導体層が形成される。
酸化物半導体層の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、濃度数ｐｐｍ以下（望ましくは濃度数ｐｐｂ以下）にまで除去された高純度ガスを用いるのが好適である。
酸化物半導体層の形成の際には、減圧状態に保持された処理室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱しながら酸化物半導体層を形成することにより、酸化物半導体層に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、処理室内の残留水分を除去しつつ水素および水が除去されたスパッタガスを導入し、金属酸化物をターゲットとして酸化物半導体層を形成する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることができる。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室においては、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で形成した酸化物半導体層に含まれる不純物の濃度を低減できる。
形成条件としては、例えば、基板とターゲットの間との距離が１００ｍｍ、圧力が０．６Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素流量比率１００％）雰囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるため、好ましい。酸化物半導体層の厚さは、２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚さは異なるから、その厚さは用いる材料に応じて適宜選択すればよい。
なお、酸化物半導体層をスパッタ法により形成する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層１３８の表面に付着しているゴミを除去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタターゲットにイオンを衝突させるところ、逆に、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、基板付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いても良い。
上記酸化物半導体層のエッチングには、ドライエッチング、ウェットエッチングのいずれを用いても良い。もちろん、両方を組み合わせて用いることもできる。所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エッチング時間、温度等）を適宜設定する。
ドライエッチングに用いるエッチングガスには、例えば、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）などがある。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いても良い。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）は適宜設定する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（アンモニア、水、過酸化水素水の混合液）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）などのエッチング液を用いてもよい。
次いで、酸化物半導体層に第１の熱処理を行うことが望ましい。この第１の熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第１の熱処理の温度は、３００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。例えば、抵抗発熱体などを用いた電気炉に基板を導入し、酸化物半導体層１４０に対して窒素雰囲気下４５０℃において１時間の熱処理を行う。この間、酸化物半導体層１４０は、大気に触れることなく、水や水素の再混入が行われないようにする。
なお、熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置であっても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。気体としては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第１の熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を投入し、数分間加熱した後、当該不活性ガス中から基板を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、短時間の熱処理であるため、基板の歪み点を超える温度条件であっても適用が可能となる。
なお、第１の熱処理は、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気で行うことが望ましい。例えば、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
また、第１の加熱処理に電気炉を用いる場合、加熱処理の降温時に雰囲気を切り替えることができる。例えば、加熱処理時の雰囲気を、窒素等の不活性気体、またはヘリウム、ネオン、アルゴン等の希ガスの雰囲気とし、降温時に雰囲気を切り替えて、酸素を含む雰囲気とすることができる。酸素を含む雰囲気としては、酸素ガスまたは酸素ガスと窒素ガスを混合した気体を用いることができる。この酸素を含む雰囲気を用いる場合も、雰囲気中に、水、水素などが含まれないことが好ましい。または、用いる酸素ガス、窒素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
第１の熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層が結晶化し、微結晶または多結晶となる場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体層となる場合もある。また、第１の熱処理の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体層となる場合もある。
また、非晶質の酸化物半導体（例えば、酸化物半導体層の表面）に微結晶（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場合もある。
また、非晶質中に微結晶を配列させることで、酸化物半導体層の電気的特性を変化させることも可能である。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットを用いて酸化物半導体層を形成する場合には、電気的異方性を有するＩｎ２Ｇａ２ＺｎＯ７の結晶粒が配向した微結晶部を形成することで、酸化物半導体層の電気的特性を変化させることができる。
より具体的には、例えば、Ｉｎ２Ｇａ２ＺｎＯ７のｃ軸が酸化物半導体層の表面に垂直な方向をとるように配向させることで、酸化物半導体層の表面に平行な方向の導電性を向上させ、酸化物半導体層の表面に垂直な方向の絶縁性を向上させることができる。また、このような微結晶部は、酸化物半導体層中への水や水素などの不純物の侵入を抑制する機能を有する。
なお、上述の微結晶部を有する酸化物半導体層は、ＧＲＴＡ処理による酸化物半導体層の表面加熱によって形成することができる。また、Ｚｎの含有量がＩｎまたはＧａの含有量より小さいスパッタターゲットを用いることで、より好適に形成することが可能である。
酸化物半導体層１４０に対する第１の熱処理は、島状の酸化物半導体層１４０に加工する前の酸化物半導体層に行うこともできる。その場合には、第１の熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行うことになる。
なお、上記熱処理は、酸化物半導体層１４０に対する脱水化、脱水素化の効果があるから、脱水化処理、脱水素化処理などと呼ぶこともできる。このような脱水化処理、脱水素化処理は、酸化物半導体層の形成後、酸化物半導体層１４０上にソース電極またはドレイン電極を積層させた後、ソース電極またはドレイン電極上に保護絶縁層を形成した後、などのタイミングにおいて行うことが可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
次に、酸化物半導体層１４０に接するように、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂを形成する（図５（Ｆ）参照）。ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂは、酸化物半導体層１４０を覆うように導電層を形成した後、当該導電層を選択的にエッチングすることにより形成することができる。
導電層は、スパッタ法をはじめとするＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や、プラズマＣＶＤ法などのＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。また、導電層の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。上述した材料の代わりにマンガン、マグネシウム、ジルコニウム、ベリリウム、トリウム、イットリウムのいずれか一または複数から選択された材料を用いてもよい。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた材料を用いてもよい。導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物導電膜を用いることができる。この場合、酸化物半導体層１４０に用いる材料と比較して、導電率が高いまたは抵抗率が低い材料を酸化物導電膜に用いることが好ましい。酸化物導電膜の導電率は、キャリア濃度を増やすことで高くすることができる。酸化物導電膜のキャリア濃度は、水素濃度を増やすことで増やすことができる。また、酸化物導電膜のキャリア濃度は、酸素欠損を増やすことで増やすことができる。
ここで、エッチングに用いるマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるのが好適である。
トランジスタのチャネル長（Ｌ）は、ソース電極またはドレイン電極１４２ａの下端部と、ソース電極またはドレイン電極１４２ｂの下端部との間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満となるような露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いてマスク形成の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）が２５ｎｍ未満となるような設計をすることが可能であり、即ちチャネル長（Ｌ）を１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化できる。さらにオフ電流値が極めて小さいため、消費電力が大きくならずに済む。
なお、導電層のエッチングの際には、酸化物半導体層１４０が除去されないように、それぞれの材料およびエッチング条件を適宜調節する。なお、材料およびエッチング条件によっては、当該工程において、酸化物半導体層１４０の一部がエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。
また、酸化物半導体層１４０とソース電極またはドレイン電極１４２ａの間や、酸化物半導体層１４０とソース電極またはドレイン電極１４２ｂの間には、酸化物導電層を形成してもよい。酸化物導電層と、ソース電極またはドレイン電極１４２ａやソース電極またはドレイン電極１４２ｂを形成するための導電層は、連続して形成すること（連続成膜）が可能である。酸化物導電層はソース領域またはドレイン領域として機能しうる。このような酸化物導電層を設けることで、ソース領域またはドレイン領域の低抵抗化を図ることができるため、トランジスタの高速動作が実現される。
また、上記マスクの使用数や工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによってレジストマスクを形成し、これを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは、複数の厚みを有する形状（階段状）となり、アッシングによりさらに変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。つまり、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が図れる。
なお、上述の工程の後には、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行うのが好ましい。当該プラズマ処理によって、露出している酸化物半導体層の表面に付着した水などが除去される。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
次に、大気に触れさせることなく、酸化物半導体層１４０の一部に接する保護絶縁層１４４を形成する（図５（Ｇ）参照）。
保護絶縁層１４４は、スパッタ法など、保護絶縁層１４４に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。また、その厚さは、少なくとも１ｎｍ以上とする。保護絶縁層１４４に用いることができる材料としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などがある。また、その構造は、単層構造としても良いし、積層構造としても良い。保護絶縁層１４４を形成する際の基板温度は、室温以上３００℃以下とするのが好ましく、雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または希ガス（代表的にはアルゴン）と酸素の混合雰囲気とするのが好適である。
保護絶縁層１４４に水素が含まれると、その水素の酸化物半導体層への侵入や、水素による酸化物半導体層中の酸素の引き抜きなどが生じ、酸化物半導体層のバックチャネル側が低抵抗化してしまい、寄生チャネルが形成されるおそれがある。よって、保護絶縁層１４４はできるだけ水素を含まないように、形成方法においては水素を用いないことが重要である。
また、処理室内の残留水分を除去しつつ保護絶縁層１４４を形成することが好ましい。酸化物半導体層１４０および保護絶縁層１４４に水素、水酸基または水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物を含む化合物等が除去されているため、当該成膜室で形成した保護絶縁層１４４に含まれる不純物の濃度を低減できる。
保護絶縁層１４４を形成する際に用いるスパッタガスとしては、水素、水、水酸基または水素化物などの不純物が、濃度数ｐｐｍ以下（望ましくは、濃度数ｐｐｂ以下）にまで除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うのが望ましい。例えば、窒素雰囲気下で２５０℃、１時間の第２の熱処理を行う。第２の熱処理を行うと、トランジスタの電気的特性のばらつきを軽減することができる。
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下の熱処理を行ってもよい。この熱処理は一定の加熱温度を保持して行ってもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この熱処理を、保護絶縁層の形成前に、減圧下で行ってもよい。減圧下で熱処理を行うと、加熱時間を短縮することができる。なお、当該熱処理は、上記第２の熱処理に代えて行っても良いし、第２の熱処理の前後などに行っても良い。
次に、保護絶縁層１４４上に、層間絶縁層１４６を形成する（図６（Ａ）参照）。層間絶縁層１４６はＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて形成することができる。層間絶縁層１４６の形成後には、その表面を、ＣＭＰやエッチングなどの方法によって平坦化しておくことが望ましい。
次に、層間絶縁層１４６、保護絶縁層１４４、およびゲート絶縁層１３８に対し、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂにまで達する開口を形成し、当該開口に埋め込むように導電層１４８を形成する（図６（Ｂ）参照）。上記開口はマスクを用いたエッチングなどの方法で形成することができる。当該マスクは、フォトマスクを用いた露光などの方法によって形成することが可能である。エッチングとしてはウェットエッチング、ドライエッチングのいずれを用いても良いが、微細加工の観点からは、ドライエッチングを用いることが好適である。導電層１４８の形成は、ＰＶＤ法やＣＶＤ法などの成膜法を用いて行うことができる。導電層１４８の形成に用いることができる材料としては、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料や、これらの合金、化合物（例えば窒化物）などが挙げられる。
具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶＤ法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、界面の酸化膜を還元し、下部電極（ここでは、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ）との接触抵抗を低減させる機能を有する。また、その後の形成される窒化チタン膜は、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
導電層１４８を形成した後には、エッチングやＣＭＰといった方法を用いて導電層１４８の一部を除去し、層間絶縁層１４６を露出させて、電極１５０ａ、電極１５０ｂ、電極１５０ｃ、電極１５０ｄ、電極１５０ｅを形成する（図６（Ｃ）参照）。なお、上記導電層１４８の一部を除去して電極１５０ａ、電極１５０ｂ、電極１５０ｃ、電極１５０ｄ、電極１５０ｅを形成する際には、表面が平坦になるように加工することが望ましい。このように、層間絶縁層１４６、電極１５０ａ、電極１５０ｂ、電極１５０ｃ、電極１５０ｄ、電極１５０ｅの表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
さらに、絶縁層１５２を形成し、絶縁層１５２に、電極１５０ａ、電極１５０ｂ、電極１５０ｃ、電極１５０ｄ、電極１５０ｅにまで達する開口を形成し、当該開口に埋め込むように導電層を形成した後、エッチングやＣＭＰなどの方法を用いて導電層の一部を除去し、絶縁層１５２を露出させて、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４ｄを形成する（図６（Ｄ）参照）。当該工程は、電極１５０ａ等を形成する場合と同様であるから、詳細は省略する。
上述のような方法でトランジスタ４０２を作製した場合、酸化物半導体層１４０の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下となり、また、トランジスタ４０２の常温におけるオフ電流は１×１０−１３Ａ以下となる。このような、水素濃度が十分に低減されて高純度化された酸化物半導体層１４０を適用することで、優れた特性のトランジスタ４０２を得ることができる。また、下部に酸化物半導体以外の材料を用いたトランジスタ４２１を有し、上部に酸化物半導体を用いたトランジスタ４０２を有する優れた特性の半導体装置を作製することができる。
なお、酸化物半導体との比較対象たり得る半導体材料としては、炭化珪素（例えば、４Ｈ−ＳｉＣ）がある。酸化物半導体と４Ｈ−ＳｉＣはいくつかの共通点を有している。キャリア密度はその一例である。フェルミ・ディラック分布に従えば、酸化物半導体の少数キャリアは１０−７／ｃｍ３程度と見積もられるが、これは、４Ｈ−ＳｉＣにおける６．７×１０−１１／ｃｍ３と同様、極めて低い値である。シリコンの真性キャリア密度（１．４×１０１０／ｃｍ３程度）と比較すれば、その程度が並はずれていることが良く理解できる。
また、酸化物半導体のエネルギーバンドギャップは３．０〜３．５ｅＶであり、４Ｈ−ＳｉＣのエネルギーバンドギャップは３．２６ｅＶであるから、ワイドギャップ半導体という点においても、酸化物半導体と炭化珪素とは共通している。
一方で、酸化物半導体と炭化珪素との間には極めて大きな相違点が存在する。それは、プロセス温度である。炭化珪素を用いる半導体プロセスは一般に１５００℃〜２０００℃の熱処理を必要とするから、他の半導体材料を用いた半導体素子との積層構造は困難である。このような高い温度では、半導体基板や半導体素子などが破壊されてしまうためである。他方、酸化物半導体は、３００〜５００℃（ガラス転位温度以下、最大でも７００℃程度）の熱処理で作製することが可能であり、他の半導体材料を用いて集積回路を形成した上で、酸化物半導体による半導体素子を形成することが可能となる。
また、炭化珪素の場合と異なり、ガラス基板など、耐熱性の低い基板を用いることが可能であるという利点を有する。さらに、高温での熱処理が不要という点で、炭化珪素と比較してエネルギーコストを十分に低くすることができるという利点を有する。
なお、酸化物半導体において、ＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）等の物性研究は多くなされているが、これらの研究は、ＤＯＳそのものを十分に減らすという思想を含まない。開示する発明の一態様では、ＤＯＳの増加の原因たり得る水や水素を酸化物半導体中より除去することで、高純度化した酸化物半導体を作製する。これは、ＤＯＳそのものを十分に減らすという思想に立脚するものである。そして、これによって極めて優れた工業製品の製造を可能とするものである。
さらに、酸素欠乏により発生する金属の未結合手に対して酸素を供給し、酸素欠陥によるＤＯＳを減少させることにより、いっそう高純度化された（ｉ型の）酸化物半導体とすることも可能である。たとえば、チャネル形成領域に密接して酸素過剰の酸化膜を形成し、当該酸化膜から酸素を供給して、酸素欠陥によるＤＯＳを減少させることが可能である。
酸化物半導体の欠陥は、過剰な水素による伝導帯下０．１〜０．２ｅＶの準位や、酸素の不足による深い準位、などに起因するものとされている。これらの欠陥を無くすために、水素を徹底的に除去し、酸素を十分に供給する、という技術思想は正しいものであると考えられる。
また、酸化物半導体は一般にｎ型とされているが、開示する発明の一態様では、不純物、特に水や水素を除去することによりｉ型化を実現する。この点で、シリコンなどのように不純物を添加してのｉ型化ではなく、従来にない技術思想を含むものといえる。
＜酸化物半導体を用いたトランジスタの電導機構＞
ここで、酸化物半導体を用いたトランジスタの電導機構につき、図７乃至図１０を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に過ぎず、発明の有効性に影響を与えるものではないことを付記する。
図７は、酸化物半導体を用いた逆スタガー型のトランジスタ（薄膜トランジスタ）の断面図である。ゲート電極（ＧＥ１）上にゲート絶縁層（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ、その上にソース電極（Ｓ）およびドレイン電極（Ｄ）が設けられ、ソース電極（Ｓ）およびドレイン電極（Ｄ）を覆うように絶縁層が設けられている。
図８には、図７のＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。また、図８中の黒丸（●）は電子を示し、白丸（○）は正孔を示し、それぞれは電荷（−ｑ，＋ｑ）を有している。ドレイン電極に正の電圧（ＶＤ＞０）を印加した上で、破線はゲート電極に電圧を印加しない場合（ＶＧ＝０）、実線はゲート電極に正の電圧（ＶＧ＞０）を印加する場合を示す。ゲート電極に電圧を印加しない場合は高いポテンシャル障壁のために電極から酸化物半導体側へキャリア（電子）が注入されず、電流を流さないオフ状態を示す。一方、ゲートに正の電圧を印加するとポテンシャル障壁が低下し、電流を流すオン状態を示す。
図９には、図７におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）を示す。図９（Ａ）は、ゲート電極（ＧＥ１）に正の電圧（ＶＧ＞０）が与えられた状態であり、ソース電極とドレイン電極との間にキャリア（電子）が流れるオン状態を示している。また、図９（Ｂ）は、ゲート電極（ＧＥ１）に負の電圧（ＶＧ＜０）が印加された状態であり、オフ状態（少数キャリアは流れない状態）である場合を示す。
図１０は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す。
常温において金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する。
一方、従来の酸化物半導体はｎ型であり、そのフェルミ準位（ＥＦ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する要因の一つであることが知られている。
これに対して開示する発明の一態様に係る酸化物半導体は、ｎ型化の要因である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純度化することにより真性（ｉ型）とし、または真性とせんとしたものである。
すなわち、不純物元素を添加してｉ型化するのでなく、水素や水等の不純物を極力除去することにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としている。これにより、フェルミ準位（ＥＦ）は真性フェルミ準位（Ｅｉ）と同程度とすることができる。
酸化物半導体のバンドギャップ（Ｅｇ）は３．１５ｅＶで、電子親和力（χ）は４．３Ｖと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。
このとき電子は、図９（Ａ）で示すように、ゲート絶縁層と高純度化された酸化物半導体との界面付近（酸化物半導体のエネルギー的に安定な最低部）を移動する。
また、図９（Ｂ）に示すように、ゲート電極（ＧＥ１）に負の電位が与えられると、少数キャリアであるホールの数は実質的にゼロであるため、電流は限りなくゼロに近い値となる。
このように酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純度化することにより、真性（ｉ型）または実質的に真性となるため、ゲート絶縁層との界面特性が重要となる。そのため、ゲート絶縁層には、酸化物半導体と良好な界面を形成できるものが要求される。具体的には、例えば、ＶＨＦ帯〜マイクロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁層や、スパッタリング法で作製される絶縁層などを用いることが好ましい。
酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁層との界面を良好なものとすることにより、例えば、トランジスタのチャネル幅Ｗが１×１０４μｍ、チャネル長Ｌが３μｍの場合には、１０−１３Ａ以下のオフ電流、０．１Ｖ／ｄｅｃ．のサブスレッショルドスイング値（Ｓ値）（ゲート絶縁層の厚さ：１００ｎｍ）が実現され得る。
このように、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純度化することにより、トランジスタの動作を良好なものとすることができる。
＜酸化物半導体を用いたトランジスタのホットキャリア劣化耐性＞
次に、酸化物半導体を用いたトランジスタのホットキャリア劣化耐性につき、図１１乃至図１３を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に過ぎないことを付記する。
ホットキャリア劣化の主要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。なお、以下では簡単のため、電子のみを考慮する。
ＣＨＥ注入とは、半導体層中においてゲート絶縁層の障壁以上のエネルギーを有するようになった電子が、ゲート絶縁層などに注入される現象をいう。電子へのエネルギーの授与は、電子が低電界で加速することによって行われる。
ＤＡＨＣ注入とは、高電界により加速された電子の衝突によって生じる新たな電子がゲート絶縁層などに注入される現象を言う。ＤＡＨＣ注入とＣＨＥ注入との相違は、衝突イオン化によるアバランシェ降伏を伴うか否かにある。なお、ＤＡＨＣ注入では、半導体のバンドギャップ以上の運動エネルギーを持つ電子が必要となる。
図１１および図１２に、シリコン（Ｓｉ）とＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体（ＩＧＺＯ）のバンド構造から見積もった各種ホットキャリア注入に要するエネルギーを示す。図１１および図１２においては、左がＣＨＥ注入、右がＤＡＨＣ注入を表す。
シリコンでは、ＣＨＥ注入よりもＤＡＨＣ注入による劣化が深刻となる。これは、シリコン中において衝突せずに加速されるキャリア（例えば電子）はごく僅かであるのに対して、シリコンはバンドギャップが小さく、アバランシェ降伏が生じやすいことに起因している。アバランシェ降伏によりゲート絶縁層の障壁を越えられる電子の数は増加し、ＣＨＥ注入の確率を容易に上回るのである。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体では、ＣＨＥ注入に必要なエネルギーはシリコンの場合と大きく異ならず、やはりその確率は低いものである。また、ＤＡＨＣ注入に必要なエネルギーは、バンドギャップの広さからＣＨＥ注入に必要なエネルギーと同程度となる。
つまり、ＣＨＥ注入とＤＡＨＣ注入の確率はいずれも低く、シリコンと比較してホットキャリア劣化の耐性は高い。
ところで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体のバンドギャップは高耐圧材料として注目される炭化シリコン（ＳｉＣ）と同程度である。図１３に、４Ｈ−ＳｉＣについての各種ホットキャリア注入に必要なエネルギーを示す。ＣＨＥ注入に関しては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体の方が若干そのしきいが高く、有利といえる。
以上、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体はシリコンと比較してホットキャリア劣化への耐性やソース−ドレイン破壊への耐性が非常に高いということが分かる。また、炭化シリコンと比較しても遜色のない耐圧が得られるといえる。
＜酸化物半導体を用いたトランジスタにおける短チャネル効果＞
次に、酸化物半導体を用いたトランジスタにおける短チャネル効果に関し、図１４及び図１５を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に過ぎないことを付記する。
短チャネル効果とは、トランジスタの微細化（チャネル長（Ｌ）の縮小）に伴って顕在化する電気特性の劣化をいう。短チャネル効果は、ドレインの効果がソースにまでおよぶことに起因するものである。短チャネル効果の具体例としては、しきい値電圧の低下、Ｓ値の増大、漏れ電流の増大などがある。
ここでは、デバイスシミュレーションを用い、短チャネル効果を抑制することができる構造に関して検証した。具体的には、キャリア濃度および酸化物半導体層の厚さを異ならせた４種類のモデルを用意して、チャネル長（Ｌ）としきい値電圧（Ｖｔｈ）の関係を確認した。モデルとしては、ボトムゲート構造のトランジスタを採用し、酸化物半導体のキャリア濃度を１．７×１０−８／ｃｍ３、または１．０×１０１５／ｃｍ３のいずれかとし、酸化物半導体層の厚さを１μｍ、または３０ｎｍのいずれかとした。なお、酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を、ゲート絶縁層として１００ｎｍの厚さの酸化窒化珪素膜を採用した。酸化物半導体のバンドギャップを３．１５ｅＶ、電子親和力を４．３ｅＶ、比誘電率を１５、電子移動度を１０ｃｍ２／Ｖｓと仮定した。酸化窒化珪素膜の比誘電率を４．０と仮定した。計算にはシルバコ社製デバイスシミュレーションソフト「Ａｔｌａｓ」を使用した。
なお、トップゲート構造とボトムゲート構造では、計算結果に大きな相違はない。
計算結果を図１４および図１５に示す。図１４は、キャリア濃度が１．７×１０−８／ｃｍ３の場合、図１５は、キャリア濃度が１．０×１０１５／ｃｍ３の場合である。図１４および図１５には、チャネル長（Ｌ）が１０μｍのトランジスタを基準とし、チャネル長（Ｌ）を１０μｍから１μｍまで変化させたときのしきい値電圧（Ｖｔｈ）の変化量（ΔＶｔｈ）を示している。図１４に示すとおり、酸化物半導体のキャリア濃度が１．７×１０−８／ｃｍ３であり、酸化物半導体層の厚さが１μｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）は−３．６Ｖであった。また、図１４に示すとおり、酸化物半導体のキャリア濃度が１．７×１０−８／ｃｍ３であり、酸化物半導体層の厚さが３０ｎｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）は−０．２Ｖであった。また、図１５に示すとおり、酸化物半導体のキャリア濃度が１．０×１０１５／ｃｍ３であり、酸化物半導体層の厚さが１μｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）は−３．６Ｖであった。また、図１５に示すとおり、酸化物半導体のキャリア濃度が１．０×１０１５／ｃｍ３であり、酸化物半導体層の厚さが３０ｎｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）は−０．２Ｖであった。当該結果は、酸化物半導体を用いたトランジスタにおいて、酸化物半導体層の厚さを薄くすることで、短チャネル効果を抑制できることを示すものといえる。例えば、チャネル長（Ｌ）が１μｍ程度の場合、キャリア濃度が十分に高い酸化物半導体層であっても、その厚さを３０ｎｍ程度とすれば、短チャネル効果を十分に抑制できることが理解される。
＜キャリア濃度＞
開示する発明に係る技術思想は、酸化物半導体層におけるキャリア濃度を十分に低くし、できるだけ真性（ｉ型）に近づけようとするものである。以下、キャリア濃度の求め方、および、実際に測定したキャリア濃度に関し、図１６および図１７を参照して説明する。
まず、キャリア濃度の求め方について簡単に説明する。キャリア濃度は、ＭＯＳキャパシタを作製し、ＭＯＳキャパシタのＣ−Ｖ測定の結果（Ｃ−Ｖ特性）を評価することで求めることが可能である。
より具体的には、ＭＯＳキャパシタのゲート電圧Ｖｇと容量Ｃとの関係をプロットしたＣ−Ｖ特性を取得し、当該Ｃ−Ｖ特性からゲート電圧Ｖｇと（１／Ｃ）２との関係を表すグラフを取得し、当該グラフにおいて弱反転領域での（１／Ｃ）２の微分値を求め、当該微分値を式（１）に代入することによりキャリア濃度Ｎｄの大きさが求められる。なお、式（１）において、ｅは電気素量、ε０は真空の誘電率、εは酸化物半導体の比誘電率である。
次に、上記の方法を用いて実際に測定したキャリア濃度について説明する。測定には、ガラス基板上にチタン膜を３００ｎｍの厚さで形成し、チタン膜上に窒化チタン膜を１００ｎｍの厚さで形成し、窒化チタン膜上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いた酸化物半導体層を２μｍの厚さで形成し、酸化物半導体層上に酸窒化珪素膜を３００ｎｍの厚さで形成し、酸窒化珪素膜上に銀膜を３００ｎｍの厚さで形成した試料（ＭＯＳキャパシタ）を用いた。なお、酸化物半導体層は、Ｉｎ、Ｇａ、およびＺｎを含む金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］）を用いたスパッタリング法により形成した。また、酸化物半導体層の形成雰囲気は、アルゴンと酸素の混合雰囲気（流量比は、Ａｒ：Ｏ２＝３０（ｓｃｃｍ）：１５（ｓｃｃｍ））とした。
図１６にはＣ−Ｖ特性を、図１７にはＶｇと（１／Ｃ）２との関係を、それぞれ示す。図１７の弱反転領域における（１／Ｃ）２の微分値から式（１）を用いて得られたキャリア濃度は、６．０×１０１０／ｃｍ３であった。
このように、ｉ型化または実質的にｉ型化された酸化物半導体（例えば、キャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３以下）を用いることで、極めて優れたオフ電流特性のトランジスタを得ることが可能である。
本実施の形態に係る不揮発性のラッチ回路を用い、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタを、データ保持部のスイッチング素子として用いることで、温度動作範囲が広く高温でも安定に動作し、電源を切っても記憶している論理状態が消えない不揮発性のラッチ回路あるいはリフレッシュ期間が十分に長いデータ保持部を内蔵したラッチ回路を実現することができる。データの書き込みをトランジスタのスイッチングによって行うことから、実質的に書き換え回数に制限がない。また、書き込み電圧はトランジスタのしきい値電圧程度であり、低い電圧での動作が可能である。例えば動作電圧を１Ｖ以下にすることができる。またデータ保持部の容量に蓄積された電荷がそのままデータとして保持されるため、ばらつきの影響を受けにくく、またデータの読み出しを容易に行うことができる。
上記不揮発性のラッチ回路を用いることで、さまざまな論理回路を実現することが可能である。例えば、使用しないブロックの電源をオフにすることで消費電力を低減することができる。また、電源をオフにしても論理状態を記憶していることから、電源をオンにした時のシステム起動や、電源をオフにした時のシステム終了を高速に、かつ低電力で行うことが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態は、開示する発明の一態様である不揮発性のラッチ回路の構成について、図１とは異なる例を図１８を参照して説明する。図１８（Ａ）は、ラッチ部４１１と、ラッチ部のデータを保持するデータ保持部４０１とを有する不揮発性のラッチ回路４００の構成を示している。図１８（Ｂ）は、データ保持部４０１の構成を示している。
図１８は、データ保持部４０１の構成を図１と異ならせた例である。具体的には、データ保持部４０１の容量（図１の容量４０４）を設けない例である。その他の構成は図１と同様であるので説明を省略する。トランジスタ４０２の構成は、実施の形態１と同様である。
データ保持部４０１は、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタ４０２をスイッチング素子として用いている。またこのトランジスタ４０２のソース電極及びドレイン電極の他方に電気的に接続されたインバータ４０３を有している。
このトランジスタ４０２のソース電極及びドレイン電極の一方は、出力信号が与えられる配線４１５に電気的に接続されている。またインバータ４０３の出力は、入力信号が与えられる配線４１４に電気的に接続されている。インバータ４０３は、トランジスタ４２０とトランジスタ４２１とを有している。トランジスタ４２０のソース電極はハイレベルの電源電圧ＶＤＤに電気的に接続されている。トランジスタ４２１のソース電極はロ−レベルの電源電圧ＶＳＳに電気的に接続されている。
本実施の形態は、ノードＳに接続される容量を有さない構成である。この場合、インバータ４０３を構成するトランジスタのゲート容量に電荷が蓄積される。ここで、好ましくは、インバータ４０３が有するトランジスタ４２１のゲート容量は、インバータ４０３が有するトランジスタ４２０のゲート容量より大きいものとすることができる。ゲート容量の大きさは、トランジスタのチャネル長Ｌ、チャネル幅Ｗ、ゲート絶縁膜の膜厚、誘電率などにより制御することができる。こうすることで、トランジスタ４２０及びトランジスタ４２１のゲート容量のうちＶＳＳとノードＳとの間に構成される容量の割合が増え、トランジスタ４２０及びトランジスタ４２１のゲート電極の電位がＶＤＤの変動の影響を受けにくくなるため好ましい。
インバータ４０３は図１８（Ｂ）に示した構成に限らず、例えば、図２（Ａ）に示すような、Ｎチャネル型トランジスタで構成しても良いし、出力にバッファを設けた構成でも良い。また、インバータ４０３の代わりにセンスアンプ回路も用いても良い。例えば、図２（Ｂ）に示すような差動増幅型のセンスアンプ回路を用いても良い。いずれの場合も、入力端子がフローティング状態（ハイインピーダンス状態）であることが重要である。また、図２（Ａ）に示す回路は、入力される電荷はトランジスタ４２１のゲート容量に蓄積される。また、図２（Ｂ）に示す回路は、入力される電荷はトランジスタ４２１のゲート容量に蓄積される。図２（Ａ）、図２（Ｂ）に示した回路は、これらのゲート容量が主としてＶＳＳとノードＳとの間に構成されるため、入力端子の電位がＶＤＤの変動の影響を受けにくくなるため好ましい。
この酸化物半導体を用いたトランジスタ４０２は、ラッチ部４１１に保持されているデータを、データ保持部４０１のインバータ４０３のゲート容量に書き込む機能を有している。また、トランジスタ４０２は、データ保持部４０１のインバータ４０３のゲート容量に書き込んだデータを保持させる機能を有している。
ラッチ部４１１に保持されているデータの、データ保持部４０１への書き込み、保持、読み出し、書き換えの動作について説明する。まず、トランジスタ４０２のゲート電極にトランジスタ４０２がオン状態となる電位を供給し、トランジスタ４０２をオン状態とする。これにより、ラッチ部に保持されているデータ、すなわち出力信号が与えられる配線４１５の電位がインバータ４０３の入力端子に与えられる。その結果、インバータ４０３のゲート容量には、配線４１５の電位に応じた電荷が蓄積される（書き込み）。その後、トランジスタ４０２のゲート電極の電位をトランジスタ４０２がオフ状態となる電位として、トランジスタ４０２をオフ状態とすることにより、インバータ４０３のゲート容量に蓄積された電荷が保持される（保持）。インバータ４０３の入力端子の電位を読み出すことにより、データの読み出しを行うことができる（読み出し）。データの書き換えは、上記データの書き込みおよび保持と同様に行うことができる。
本実施の形態に係る不揮発性のラッチ回路を用い、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタを、データ保持部のスイッチング素子として用いることで、温度動作範囲が広く高温でも安定に動作し、電源を切っても記憶している論理状態が消えない不揮発性のラッチ回路あるいはリフレッシュ期間が十分に長いデータ保持部を内蔵したラッチ回路を実現することができる。データの書き込みをトランジスタのスイッチングによって行うことから、実質的に書き換え回数に制限がない。また、書き込み電圧はトランジスタのしきい値電圧程度であり、低い電圧での動作が可能である。例えば動作電圧を１Ｖ以下にすることができる。またデータ保持部の容量に蓄積された電荷がそのままデータとして保持されるため、ばらつきの影響を受けにくく、またデータの読み出しを容易に行うことができる。
上記不揮発性のラッチ回路を用いることで、さまざまな論理回路を実現することが可能である。例えば、使用しないブロックの電源をオフにすることで消費電力を低減することができる。また、電源をオフにしても論理状態を記憶していることから、電源をオンにした時のシステム起動や、電源をオフにした時のシステム終了を高速に、かつ低電力で行うことが可能である。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態３）
本実施の形態は、開示する発明の一態様である不揮発性のラッチ回路の構成、動作について、図１９、図１を参照して説明する。
図１９（Ａ）は、ラッチ部４１１と、ラッチ部のデータを保持するデータ保持部４０１とを有する不揮発性のラッチ回路４００の構成を示している。図１９（Ｂ）は、不揮発性のラッチ回路４００のタイミングチャートの例を示している。
図１９（Ａ）は、図１（Ａ）のラッチ部４１１の構成を具体的に示した例である。図１９（Ａ）は、図１（Ａ）のラッチ部４１１の構成において、第１の素子としてインバータを用い、第２の素子としてインバータを用いた例である。トランジスタ４０２の構成は、実施の形態１と同様である。
ラッチ部４１１は、インバータ４１２とインバータ４１３とを有している。インバータ４１２の出力がインバータ４１３の入力に電気的に接続され、インバータ４１３の出力がインバータ４１２の入力に電気的に接続されるループ構造を有している。またラッチ部４１１は、スイッチ４３１とスイッチ４３２とを有しており、スイッチ４３２を介してインバータ４１３の出力がインバータ４１２の入力に電気的に接続されている。
インバータ４１２の入力は、スイッチ４３１を介してラッチ回路の入力信号が与えられる配線４１４に電気的に接続されている。インバータ４１２の出力は、ラッチ回路の出力信号が与えられる配線４１５に電気的に接続されている。
データ保持部４０１は、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタ４０２をスイッチング素子として用いている。またこのトランジスタ４０２のソース電極及びドレイン電極の他方に電気的に接続された容量４０４とインバータ４０３とを有している。
このトランジスタ４０２のソース電極及びドレイン電極の一方は、出力信号が与えられる配線４１５に電気的に接続されている。またインバータ４０３の出力は、スイッチ４０５を介して入力信号が与えられる配線４１４に電気的に接続されている。
この酸化物半導体を用いたトランジスタ４０２は、ラッチ部４１１に保持されているデータを、データ保持部４０１の容量４０４及びインバータ４０３のゲート容量に書き込む機能を有している。また、トランジスタ４０２は、データ保持部４０１の容量４０４及びインバータ４０３のゲート容量に書き込んだデータを保持させる機能を有している。
配線４１４には前段の回路から入力信号ＩＮの電位が与えられる。配線４１５の電位は出力信号ＯＵＴとして後段の回路に与えられる。スイッチ４３１にはクロック信号φ１の電位が与えられる。クロック信号φ１にハイレベルの電位が与えられると、スイッチ４３１がオンとなる。スイッチ４３２にはクロック信号φ２の電位が与えられる。クロック信号φ２にハイレベルの電位が与えられると、スイッチ４３２がオンとなる。トランジスタ４０２のゲートには制御信号ＳＴの電位が与えられる。制御信号ＳＴは、ハイレベルの電位が与えられると、トランジスタ４０２がオンとなる電位を有する。スイッチ４０５には制御信号ＬＤの電位が与えられる。制御信号ＬＤは、ハイレベルの電位が与えられると、スイッチ４０５がオンとなる電位を有する。通常の動作期間において、クロック信号φ２はクロック信号φ１を反転した信号を有している。ここでは制御信号、クロック信号がハイレベルのときに、トランジスタ、スイッチがオンとなる例を示す。
データ保持部４０１が有するインバータ４０３、及びラッチ部４１１が有するインバータ４１２、インバータ４１３にはそれぞれ、ハイレベルの電源電圧ＶＤＤ及びローレベルの電源電圧ＶＳＳが与えられている。
次に、図１９（Ｂ）に、不揮発性のラッチ回路４００が動作状態の期間（動作期間）と停止状態の期間（非動作期間）における、入力信号ＩＮ、出力信号ＯＵＴ、制御信号ＳＴ、制御信号ＬＤ、クロック信号φ１、クロック信号φ２の電位のタイミングチャートの例を示す。またデータ保持部４０１のノードＳ、電源電圧ＶＤＤの電位を併せて示す。ノードＳは、容量４０４の一方の電極及びインバータ４０３の入力端子の電位を示している。なお容量４０４の他方の電極には固定電位が与えられている。例えば接地電位が与えられている。
図１９（Ｂ）において、期間ａ、期間ｂ、期間ｄ、期間ｅは動作期間であり、期間ｃは非動作期間である。期間ａ、期間ｅは通常の動作期間であり、クロック信号φ１、クロック信号φ２に交互にハイレベル又はローレベルの電位が与えられている。期間ｂは、非動作期間の前の準備期間である。期間ｂを立ち下げ期間ともいう。期間ｄは、電源電圧ＶＤＤがオンした後、通常の動作期間に入るまでの準備期間である。期間ｄを立ち上げ期間ともいう。
通常の動作期間（期間ａ）において、クロック信号φ１にハイレベル、クロック信号φ２にローレベルの電位が与えられると、スイッチ４３２がオフとなりインバータループが切断されると共に、スイッチ４３１がオンとなり、入力信号の電位がインバータ４１２に入力される。入力信号の電位はインバータ４１２で反転され、出力信号ＯＵＴとして後段の回路に与えられる。クロック信号φ１にハイレベルの電位が与えられるときに、入力信号の電位がハイレベルであれば、ローレベルの電位を有する出力信号が得られる。クロック信号φ１にハイレベルの電位が与えられるときに、入力信号の電位がローレベルであれば、ハイレベルの電位を有する出力信号が得られる。クロック信号φ１にローレベル、クロック信号φ２にハイレベルの電位が与えられると、スイッチ４３１がオフとなると共に、スイッチ４３２がオンとなりインバータループが形成され、出力信号ＯＵＴの電位が保持される（データがラッチされる）。通常の動作期間において、制御信号ＳＴにはトランジスタ４０２がオンとなる電位は与えられない。ノードＳは、以前から保持していた電位を有する。ここでは不定値とした。
次に、非動作期間の前の準備期間（期間ｂ）において、制御信号ＳＴにトランジスタ４０２がオンとなる電位が与えられると、トランジスタ４０２がオンとなり、出力信号の電位がノードＳに与えられる（書き込み）。出力信号の電位がハイレベルであれば、ノードＳの電位がハイレベルとなる。その後、制御信号ＳＴにトランジスタ４０２がオフとなる電位が与えられ、トランジスタ４０２がオフとなり、ノードＳの電位はフローティングの状態になる。その結果、ノードＳに書き込まれた電位はそのまま保持される（保持）。なお、クロック信号φ２、クロック信号φ１は期間ａの終了時の電位を保てばよい。或いは、クロック信号φ２をハイレベル、クロック信号φ１をローレベルに固定し、期間ａ終了時のデータをラッチしても構わない。制御信号ＳＴは、期間ｂの開始後にトランジスタ４０２がオンとなる電位を与えても良いし、期間ｂの開始と同時にトランジスタ４０２がオンとなる電位を与えても良い。
次に、非動作期間（期間ｃ）において、電源の供給が停止し、電源電圧ＶＤＤが低下する。クロック信号φ１、クロック信号φ２、入力信号ＩＮ、出力信号ＯＵＴはＶＤＤ−ＶＳＳ間のどのような値をとっても構わない。この間、制御信号ＳＴ、制御信号ＬＤの電位はローレベルに保持される。例えば、接地電位に保持される。非動作期間（期間ｃ）において、ノードＳの電位はフローティングの状態にあるため、ノードＳに蓄積された電荷はそのまま保持される（保持）。なお、電源電圧ＶＤＤが低下したときにノードＳの電位は、電源電位との容量結合の影響により多少変動する場合がある。もちろん、ノードＳに蓄積された電荷は保持されるので、電源電圧ＶＤＤが再び供給されるともとの電位に回復する。
次に、電源電圧ＶＤＤがオンした後、通常の動作期間に入るまでの準備期間（期間ｄ）において、クロック信号φ２、クロック信号φ１はローレベルに固定された状態で、制御信号ＬＤにスイッチ４０５がオンとなる電位が与えられると、スイッチ４０５がオンとなり、ノードＳに保持されていた電位がインバータ４０３で反転され、ラッチ部４１１に与えられる。そして、制御信号ＬＤにスイッチ４０５がオンとなる電位が与えられた後に、クロック信号φ２、及びクロック信号φ１に、期間ａ終了時の電位を与える。これにより、期間ｄの論理状態を非動作期間に入る前の論理状態に戻すことができる。制御信号ＬＤは、期間ｄ終了前にローレベルにしてもよいし、終了時までスイッチ４０５がオンとなる電位を保っても良い。
次に、通常の動作期間（期間ｅ）において、クロック信号φ１、クロック信号φ２に、ハイレベル、ローレベルの電位が与えられ、通常の動作状態となる。通常の動作期間（期間ｅ）の開始時には、クロック信号φ１、クロック信号φ２は、その前の通常の動作期間（期間ａ）の終了時と同じ電位から開始してもよいし、期間ａの終了時の電位の次の状態から開始しても構わない。
ノードＳの電位は、次に制御信号ＳＴにトランジスタ４０２がオンとなる電位が与えられるタイミングで書き換えられる。従って、次に制御信号ＳＴにトランジスタ４０２がオンとなる電位が与えられるタイミングまでは、ノードＳの電位はそのまま保持される。
なお、期間ｄにおいて、容量４０４の他方の電極の電位ＶｃはＶＤＤとＶＳＳの間の値としても良い。これにより、ノードＳには電位Ｖｃの増分を加味した電位が与えられ、読み出し動作をより安定に行うことが可能となる。
本実施の形態に係る不揮発性のラッチ回路を用い、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタを、データ保持部のスイッチング素子として用いることで、温度動作範囲が広く高温でも安定に動作し、電源を切っても記憶している論理状態が消えない不揮発性のラッチ回路あるいはリフレッシュ期間が十分に長いデータ保持部を内蔵したラッチ回路を実現することができる。データの書き込みをトランジスタのスイッチングによって行うことから、実質的に書き換え回数に制限がない。また、書き込み電圧はトランジスタのしきい値電圧程度であり、低い電圧での動作が可能である。例えば動作電圧を１Ｖ以下にすることができる。またデータ保持部の容量に蓄積された電荷がそのままデータとして保持されるため、ばらつきの影響を受けにくく、またデータの読み出しを容易に行うことができる。
上記不揮発性のラッチ回路を用いることで、さまざまな論理回路を実現することが可能である。例えば、使用しないブロックの電源をオフにすることで消費電力を低減することができる。また、電源をオフにしても論理状態を記憶していることから、電源をオンにした時のシステム起動や、電源をオフにした時のシステム終了を高速に、かつ低電力で行うことが可能である。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態４）
本実施の形態は、開示する発明の一態様である不揮発性のラッチ回路の構成、動作について、図１９とは異なる例を図２０、図１８を参照して説明する。図２０（Ａ）は、ラッチ部４１１と、ラッチ部のデータを保持するデータ保持部４０１とを有する不揮発性のラッチ回路４００の構成を示している。図２０（Ｂ）は、不揮発性のラッチ回路４００のタイミングチャートの例を示している。
図２０は、データ保持部４０１の構成を図１９と異ならせた例である。具体的には、データ保持部の容量（図１９の容量４０４）を特に設けない例である。その他の構成は図１９と同様であるので説明を省略する。
また図２０（Ａ）は、図１８（Ａ）のラッチ部４１１の構成を具体的に示した例である。図２０（Ａ）は、図１８（Ａ）のラッチ部４１１の構成において、第１の素子としてインバータを用い、第２の素子としてインバータを用いた例である。データ保持部４０１の構成については、図１８を参照して説明する。トランジスタ４０２の構成は実施の形態１と同様である。
データ保持部４０１は、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタ４０２をスイッチング素子として用いている。またこのトランジスタ４０２のソース電極及びドレイン電極の他方に電気的に接続されたインバータ４０３を有している。
このトランジスタ４０２のソース電極及びドレイン電極の一方は、出力信号が与えられる配線４１５に電気的に接続されている。またインバータ４０３の出力は、スイッチ４０５を介して入力信号が与えられる配線４１４に電気的に接続されている。インバータ４０３の構成は図１８（Ｂ）に示すとおりであり、インバータ４０３は、トランジスタ４２０とトランジスタ４２１とを有している。トランジスタ４２０のソース電極はハイレベルの電源電圧ＶＤＤに電気的に接続されている。トランジスタ４２１のソース電極はロ−レベルの電源電圧ＶＳＳに電気的に接続されている。
本実施の形態は、ノードＳに接続される容量を有さない構成である。この場合、インバータ４０３の入力に接続されるトランジスタのゲート容量に電荷が蓄積される。ここで、好ましくは、インバータ４０３が有するトランジスタ４２１のゲート容量は、インバータ４０３が有するトランジスタ４２０のゲート容量より大きいものとする。ゲート容量の大きさは、トランジスタのチャネル長Ｌ、チャネル幅Ｗ、ゲート絶縁膜の膜厚、誘電率などにより制御することができる。こうすることで、インバータ４０３の入力容量は主としてノードＳとＶＳＳ間の容量で構成され、入力端子の電位がＶＤＤの変動の影響を受けにくくなるため好ましい。
インバータ４０３は図１８（Ｂ）に示した構成に限らず、例えば、図２（Ａ）に示すような、Ｎチャネル型トランジスタで構成しても良いし、出力にバッファを設けた構成でも良い。また、インバータ４０３の代わりにセンスアンプ回路も用いても良い。例えば、図２（Ｂ）に示すような差動増幅型のセンスアンプ回路を用いても良い。いずれの場合も、入力端子がフローティング状態（ハイインピーダンス状態）であることが重要である。また、図２（Ａ）に示す回路は、入力される電荷はトランジスタ４２１のゲート容量に蓄積される。また、図２（Ｂ）に示す回路は、入力される電荷はトランジスタ４２１のゲート容量に蓄積される。図２（Ａ）、図２（Ｂ）に示した回路は、これらのゲート容量が主としてＶＳＳとノードＳとの間に構成されるため、入力端子の電位がＶＤＤの変動の影響を受けにくくなるため好ましい。
この酸化物半導体を用いたトランジスタ４０２は、ラッチ部４１１に保持されているデータを、インバータ４０３のゲート容量に書き込む機能を有している。また、トランジスタ４０２は、インバータ４０３のゲート容量に書き込んだデータを保持させる機能を有している。
図２０（Ｂ）に、不揮発性のラッチ回路４００のタイミングチャートの例を示す。図２０（Ｂ）のタイミングチャートは、図１９（Ｂ）のタイミングチャートとほぼ同様であるので、説明を省略する。
本実施の形態に係る不揮発性のラッチ回路を用い、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタを、データ保持部のスイッチング素子として用いることで、温度動作範囲が広く高温でも安定に動作し、電源を切っても記憶している論理状態が消えない不揮発性のラッチ回路あるいはリフレッシュ期間が十分に長いデータ保持部を内蔵したラッチ回路を実現することができる。データの書き込みをトランジスタのスイッチングによって行うことから、実質的に書き換え回数に制限がない。また、書き込み電圧はトランジスタのしきい値電圧程度であり、低い電圧での動作が可能である。例えば動作電圧を１Ｖ以下にすることができる。またデータ保持部の容量に蓄積された電荷がそのままデータとして保持されるため、ばらつきの影響を受けにくく、またデータの読み出しを容易に行うことができる。
上記不揮発性のラッチ回路を用いることで、さまざまな論理回路を実現することが可能である。例えば、使用しないブロックの電源をオフにすることで消費電力を低減することができる。また、電源をオフにしても論理状態を記憶していることから、電源をオンにした時のシステム起動や、電源をオフにした時のシステム終了を高速に、かつ低電力で行うことが可能である。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態５）
本実施の形態は、開示する発明の一態様である不揮発性のラッチ回路の構成、動作について、図１９とは異なる例を図２１を参照して説明する。図２１（Ａ）は、不揮発性のラッチ回路４００の構成を示している。不揮発性のラッチ回路４００の構成は、図１９（Ａ）と同様である。図２１（Ｂ）は、不揮発性のラッチ回路４００のタイミングチャートの例を示している。
図２１（Ｂ）に示すタイミングチャートにおいて、電源電圧ＶＤＤが再び供給された後の期間ｄにおいて、制御信号ＳＴにトランジスタ４０２がオンとなる電位が与えられる。制御信号ＳＴがハイレベルとなる立ち上がりのタイミングは、制御信号ＬＤがハイレベルから立ち下がるタイミングより後であればよい。また制御信号ＳＴがローレベルに立ち下がるタイミングは、クロック信号φ１及びクロック信号φ２が期間ａの終了時と同じ電位となっている期間内であればよい。期間ｄにおいて、制御信号ＳＴにトランジスタ４０２がオンとなる電位が与えられることにより、ノードＳの電位をリフレッシュすることができる。
図２１（Ｂ）のタイミングチャートにおいて、制御信号ＳＴ以外のタイミングは図１９（Ｂ）と同様であるので、説明は省略する。
本実施の形態に係る不揮発性のラッチ回路を用い、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタを、データ保持部のスイッチング素子として用いることで、温度動作範囲が広く高温でも安定に動作し、電源を切っても記憶している論理状態が消えない不揮発性のラッチ回路あるいはリフレッシュ期間が十分に長いデータ保持部を内蔵したラッチ回路を実現することができる。データの書き込みをトランジスタのスイッチングによって行うことから、実質的に書き換え回数に制限がない。また、書き込み電圧はトランジスタのしきい値電圧程度であり、低い電圧での動作が可能である。例えば動作電圧を１Ｖ以下にすることができる。またデータ保持部の容量に蓄積された電荷がそのままデータとして保持されるため、ばらつきの影響を受けにくく、またデータの読み出しを容易に行うことができる。
上記不揮発性のラッチ回路を用いることで、さまざまな論理回路を実現することが可能である。例えば、使用しないブロックの電源をオフにすることで消費電力を低減することができる。また、電源をオフにしても論理状態を記憶していることから、電源をオンにした時のシステム起動や、電源をオフにした時のシステム終了を高速に、かつ低電力で行うことが可能である。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態６）
本実施の形態は、開示する発明の一態様である不揮発性のラッチ回路を複数有する論理回路の構成について、図２２を参照して説明する。
図２２は、ラッチ部４１１と、ラッチ部のデータを保持するデータ保持部４０１とを有する不揮発性のラッチ回路４００を二つ有する論理回路の構成を示している。
データ保持部４０１の構成は、図１（Ａ）又は図１８（Ａ）と同様である。ラッチ部４１１の構成は、図１（Ａ）又は図１８（Ａ）のラッチ部４１１の構成において、第１の素子としてＮＡＮＤを用い、第２の素子としてクロックドインバータを用いた例である。
ラッチ部４１１は、ＮＡＮＤ４１２とクロックドインバータ４１３とを有している。ＮＡＮＤ４１２の出力がクロックドインバータ４１３の入力に電気的に接続され、クロックドインバータ４１３の出力がＮＡＮＤ４１２の入力に電気的に接続されるループ構造を有している。またラッチ部４１１は、アナログスイッチ４３１を有している。
ＮＡＮＤ４１２の入力の一つには、アナログスイッチ４３１を介してラッチ回路４００の入力信号が与えられる配線４１４に電気的に接続されている。ＮＡＮＤ４１２の出力は、ラッチ回路４００の出力信号が与えられる配線４１５に電気的に接続されている。ＮＡＮＤ４１２の入力の他の一つには、信号ＲＳＴＢが与えられる配線に電気的に接続されている。
図２２に示す論理回路は、上記の不揮発性のラッチ回路４００として、不揮発性のラッチ回路４００ａと不揮発性のラッチ回路４００ｂとを有している。不揮発性のラッチ回路４００ａは、前段の回路から入力信号の電位が与えられる配線４１４に電気的に接続している。不揮発性のラッチ回路４００ａの出力信号の電位が与えられる配線４１５は、不揮発性のラッチ回路４００ｂの入力信号の電位が与えられる配線４１４に電気的に接続している。不揮発性のラッチ回路４００ｂは、後段の回路に出力信号の電位が与えられる配線４１５に電気的に接続している。不揮発性のラッチ回路４００ａにおいて、アナログスイッチ４３１にはクロック信号φ１とクロック信号φ１の反転信号が与えられ、クロックドインバータ４１３にはクロック信号φ２とクロック信号φ２の反転信号が与えられる。また、不揮発性のラッチ回路４００ｂにおいて、アナログスイッチ４３１にはクロック信号φ２とクロック信号φ２の反転信号が与えられ、クロックドインバータ４１３にはクロック信号φ１とクロック信号φ１の反転信号が与えられる。
本実施の形態に係る不揮発性のラッチ回路を用い、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタを、データ保持部のスイッチング素子として用いることで、温度動作範囲が広く高温でも安定に動作し、電源を切っても記憶している論理状態が消えない不揮発性のラッチ回路あるいはリフレッシュ期間が十分に長いデータ保持部を内蔵したラッチ回路を実現することができる。データの書き込みをトランジスタのスイッチングによって行うことから、実質的に書き換え回数に制限がない。また、書き込み電圧はトランジスタのしきい値電圧程度であり、低い電圧での動作が可能である。例えば動作電圧を１Ｖ以下にすることができる。またデータ保持部の容量に蓄積された電荷がそのままデータとして保持されるため、ばらつきの影響を受けにくく、またデータの読み出しを容易に行うことができる。
上記不揮発性のラッチ回路を用いることで、さまざまな論理回路を実現することが可能である。例えば、使用しないブロックの電源をオフにすることで消費電力を低減することができる。また、電源をオフにしても論理状態を記憶していることから、電源をオンにした時のシステム起動や、電源をオフにした時のシステム終了を高速に、かつ低電力で行うことが可能である。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態７）
本実施の形態では、先の実施の形態で得られる不揮発性のラッチ回路を用いた半導体装置を搭載した電子機器の例について図２３を用いて説明する。先の実施の形態で得られる不揮発性のラッチ回路を用いた半導体装置を搭載した電子機器は、従来にない優れた特性を有するものである。このため、当該不揮発性のラッチ回路を用いた半導体装置を用いて新たな構成の電子機器を提供することが可能である。なお、先の実施の形態に係る不揮発性のラッチ回路を用いた半導体装置は、集積化されて回路基板などに実装され、各電子機器の内部に搭載されることになる。
図２３（Ａ）は、先の実施の形態に係る不揮発性のラッチ回路を用いた半導体装置を含むノート型のパーソナルコンピュータであり、本体３０１、筐体３０２、表示部３０３、キーボード３０４などによって構成されている。開示する発明に係る半導体装置をノート型のパーソナルコンピュータに適用することで、優れた性能のノート型のパーソナルコンピュータを提供することができる。
図２３（Ｂ）は、先の実施の形態に係る不揮発性のラッチ回路を用いた半導体装置を含む携帯情報端末（ＰＤＡ）であり、本体３１１には表示部３１３と、外部インターフェイス３１５と、操作ボタン３１４等が設けられている。また操作用の付属品としてスタイラス３１２がある。開示する発明に係る半導体装置を携帯情報端末（ＰＤＡ）に適用することで、優れた性能の携帯情報端末（ＰＤＡ）を提供することができる。
図２３（Ｃ）には、先の実施の形態に係る不揮発性のラッチ回路を用いた半導体装置を含む電子ペーパーの一例として、電子書籍３２０を示す。電子書籍３２０は、筐体３２１および筐体３２３の２つの筐体で構成されている。筐体３２１および筐体３２３は、軸部３３７により一体とされており、該軸部３３７を軸として開閉動作を行うことができる。このような構成により、電子書籍３２０は、紙の書籍のように用いることが可能である。
筐体３２１には表示部３２５が組み込まれ、筐体３２３には表示部３２７が組み込まれている。表示部３２５および表示部３２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２３（Ｃ）では表示部３２５）に文章を表示し、左側の表示部（図２３（Ｃ）では表示部３２７）に画像を表示することができる。
また、図２３（Ｃ）では、筐体３２１に操作部などを備えた例を示している。例えば、筐体３２１は、電源３３１、操作キー３３３、スピーカー３３５などを備えている。操作キー３３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍３２０は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍３２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示などに適用することができる。開示する発明に係る半導体装置を電子ペーパーに適用することで、優れた性能の電子ペーパーを提供することができる。
図２３（Ｄ）は、先の実施の形態に係る不揮発性のラッチ回路を用いた半導体装置を含む携帯電話機である。当該携帯電話機は、筐体３４０および筐体３４１の二つの筐体で構成されている。筐体３４１は、表示パネル３４２、スピーカー３４３、マイクロフォン３４４、ポインティングデバイス３４６、カメラ用レンズ３４７、外部接続端子３４８などを備えている。また、筐体３４０は、当該携帯電話機の充電を行う太陽電池セル３４９、外部メモリスロット３５０などを備えている。また、アンテナは筐体３４１内部に内蔵されている。
表示パネル３４２はタッチパネル機能を備えており、図２３（Ｄ）には映像表示されている複数の操作キー３４５を点線で示している。なお、当該携帯電話は、太陽電池セル３４９で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。
表示パネル３４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル３４２と同一面上にカメラ用レンズ３４７を備えているため、テレビ電話が可能である。スピーカー３４３およびマイクロフォン３４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体３４０と筐体３４１はスライドし、図２３（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子３４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット３５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。開示する発明に係る半導体装置を携帯電話機に適用することで、優れた性能の携帯電話機を提供することができる。
図２３（Ｅ）は、先の実施の形態に係る不揮発性のラッチ回路を用いた半導体装置を含むデジタルカメラである。当該デジタルカメラは、本体３６１、表示部（Ａ）３６７、接眼部３６３、操作スイッチ３６４、表示部（Ｂ）３６５、バッテリー３６６などによって構成されている。開示する発明に係る半導体装置をデジタルカメラに適用することで、優れた性能のデジタルカメラを提供することができる。
図２３（Ｆ）は、先の実施の形態に係る不揮発性のラッチ回路を用いた半導体装置を含むテレビジョン装置である。テレビジョン装置３７０では、筐体３７１に表示部３７３が組み込まれている。表示部３７３により、映像を表示することが可能である。なお、ここでは、スタンド３７５により筐体３７１を支持した構成を示している。
テレビジョン装置３７０の操作は、筐体３７１が備える操作スイッチや、別体のリモコン操作機３８０により行うことができる。リモコン操作機３８０が備える操作キー３７９により、チャンネルや音量の操作を行うことができ、表示部３７３に表示される映像を操作することができる。また、リモコン操作機３８０に、当該リモコン操作機３８０から出力する情報を表示する表示部３７７を設ける構成としてもよい。
なお、テレビジョン装置３７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。開示する発明に係る半導体装置をテレビジョン装置に適用することで、優れた性能のテレビジョン装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる
本実施例では、開示する発明の一態様である不揮発性のラッチ回路の動作を評価した結果を示す。
評価に用いた不揮発性のラッチ回路の構成を図２４に示す。図２４に示す不揮発性のラッチ回路４００は、ラッチ部４１１と、ラッチ部のデータを保持するデータ保持部４０１とを有する。
ラッチ部４１１は、インバータ４１２と、インバータ４１３と、トランジスタで構成されるスイッチ４３１と、トランジスタで構成されるスイッチ４３２とを有している。
データ保持部４０１は、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタ４０２と、容量４０４と、インバータ４０３と、トランジスタで構成されるスイッチ４０５とを有している。なお、ノードＳは、容量４０４の一方の電極及びインバータ４０３の入力端子の電位を示している。
トランジスタ４０２は、図５（Ａ）〜（Ｇ）、図６（Ａ）〜（Ｄ）に従って作製し、図６（Ｄ）に示したトランジスタと同様の構造のものを使用した。トランジスタ４０２は、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５μｍの、高純度化された酸化物半導体を用いたトランジスタである。
インバータ４１２、インバータ４１３、インバータ４０３、トランジスタで構成されるスイッチ４３１、トランジスタで構成されるスイッチ４３２、及びトランジスタで構成されるスイッチ４０５は、シリコンを用いたトランジスタで形成した。
配線４１４には前段の回路から入力信号ＩＮの電位が与えられる。配線４１５の電位は出力信号ＯＵＴとして後段の回路に与えられる。スイッチ４３１には信号φ１の電位が与えられる。スイッチ４３２には信号φ２の電位が与えられる。トランジスタ４０２のゲートには制御信号ＳＴの電位が与えられる。スイッチ４０５には制御信号ＬＤの電位が与えられる。
図２５（Ａ）（Ｂ）に不揮発性のラッチ回路４００の評価結果を示す。図２５（Ａ）には、書き込み動作時において、電源電圧ＶＤＤ、入力信号ＩＮ、制御信号ＳＴ、出力信号ＯＵＴの電位をオシロスコープで測定した結果を示す。図２５（Ｂ）には、読み出し動作時において、電源電圧ＶＤＤ、入力信号ＩＮ、制御信号ＬＤ、出力信号ＯＵＴの電位をオシロスコープで測定した結果を示す。なお、不揮発性のラッチ回路４００の評価において、電源供給時の電源電圧は、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。
先ず、出力信号ＯＵＴの電位をノードＳに書き込み、保持する動作を行った（図２５（Ａ）参照）。書き込み時の出力信号ＯＵＴの電位は５Ｖ、入力信号ＩＮの電位は０Ｖとした。制御信号ＳＴにトランジスタ４０２がオンとなる電位（ここでは５Ｖの電位）を与え、トランジスタ４０２をオンにし、出力信号ＯＵＴの電位（ここでは５Ｖの電位）をノードＳに与えた（書き込み）。トランジスタ４０２をオンにする期間は、２００マイクロ秒間とした。
その後、制御信号ＳＴにトランジスタ４０２がオフとなる電位（ここでは０Ｖの電位）を与え、トランジスタ４０２をオフにし、ノードＳの電位をフローティングの状態にした（保持）。
書き込み、保持の間、制御信号ＬＤには、スイッチ４０５がオフとなる電位（ここでは０Ｖの電位）を与えた。
なお、書き込み、保持の間、信号φ２、信号φ１は、書き込み動作前の電位（ここでは信号φ２はローレベル（０Ｖ）、信号φ１はハイレベル（５Ｖ）の電位）に保持した。
次に、電源の供給を停止し（電源をオフするともいう）、常温において１０分間不揮発性のラッチ回路４００を放置した。電源供給の停止時（非動作期間ともいう）には、電源電圧ＶＤＤの電位は低下した。この間、制御信号ＳＴ、制御信号ＬＤの電位を０Ｖの電位に保持した。
その後、電源の供給を再開し（電源をオンするともいう）、電源電圧ＶＤＤの電位を５Ｖにした。
次に、ノードＳの電位を読み出す動作を行った（図２５（Ｂ）参照）。読み出し時には、信号φ２、信号φ１の電位をローレベル（０Ｖ）とし、スイッチ４３２、スイッチ４３１をオフにした。この状態で、制御信号ＬＤにスイッチ４０５がオンとなる電位（ここでは５Ｖの電位）を与え、スイッチ４０５をオンにした。スイッチ４０５をオンにすると、出力信号ＯＵＴの電位として５Ｖの電位が出力された（読み出し）。
出力信号ＯＵＴの電位は、ノードＳの電位がインバータ４０３、及びインバータ４１２を介して出力されたものである。したがって、図２５（Ｂ）から、電源供給停止前にノードＳに書き込まれた電位が電源供給停止後もそのまま保持され、出力信号ＯＵＴの電位として出力されたことが確認できた。即ち、不揮発性のラッチ回路４００を用いることで、電源供給再開後直ぐに、電源供給停止前の論理状態に戻せることが確認できた。
１００ 基板
１０２ 保護層
１０４ 半導体領域
１０６ 素子分離絶縁層
１０８ａ ゲート絶縁層
１１０ａ ゲート電極
１１２ 絶縁層
１１４ 不純物領域
１１６ チャネル形成領域
１１８ サイドウォール絶縁層
１２０ 高濃度不純物領域
１２２ 金属層
１２４ 金属化合物領域
１２６ 層間絶縁層
１２８ 層間絶縁層
１３０ａ ドレイン電極
１３０ｂ ドレイン電極
１３０ｃ 電極
１３２ 絶縁層
１３４ 導電層
１３６ａ 電極
１３６ｂ 電極
１３６ｃ 電極
１３６ｄ ゲート電極
１３８ ゲート絶縁層
１４０ 酸化物半導体層
１４２ａ ドレイン電極
１４２ｂ ドレイン電極
１４４ 保護絶縁層
１４６ 層間絶縁層
１４８ 導電層
１５０ａ 電極
１５０ｂ 電極
１５０ｃ 電極
１５０ｄ 電極
１５０ｅ 電極
１５２ 絶縁層
１５４ａ 電極
１５４ｂ 電極
１５４ｃ 電極
１５４ｄ 電極
３０１ 本体
３０２ 筐体
３０３ 表示部
３０４ キーボード
３１１ 本体
３１２ スタイラス
３１３ 表示部
３１４ 操作ボタン
３１５ 外部インターフェイス
３２０ 電子書籍
３２１ 筐体
３２３ 筐体
３２５ 表示部
３２７ 表示部
３３１ 電源
３３３ 操作キー
３３５ スピーカー
３３７ 軸部
３４０ 筐体
３４１ 筐体
３４２ 表示パネル
３４３ スピーカー
３４４ マイクロフォン
３４５ 操作キー
３４６ ポインティングデバイス
３４７ カメラ用レンズ
３４８ 外部接続端子
３４９ 太陽電池セル
３５０ 外部メモリスロット
３６１ 本体
３６３ 接眼部
３６４ 操作スイッチ
３６５ 表示部（Ｂ）
３６６ バッテリー
３６７ 表示部（Ａ）
３７０ テレビジョン装置
３７１ 筐体
３７３ 表示部
３７５ スタンド
３７７ 表示部
３７９ 操作キー
３８０ リモコン操作機
４００ ラッチ回路
４００ａ ラッチ回路
４００ｂ ラッチ回路
４０１ データ保持部
４０２ トランジスタ
４０３ インバータ
４０４ 容量
４０５ スイッチ
４１１ ラッチ部
４１２ 第１の素子
４１３ 第２の素子
４１４ 配線
４１５ 配線
４２０ トランジスタ
４２１ トランジスタ
４３１ スイッチ
４３２ スイッチ
５０１ Ｎチャネル型トランジスタ
５０２ Ｎチャネル型トランジスタ
５０３ Ｐチャネル型トランジスタ
５０４ Ｐチャネル型トランジスタ
５０５ Ｐチャネル型トランジスタ
５０６ Ｐチャネル型トランジスタ

Claims (1)

  1. 第１のインバータと、
    第２のインバータと、
    第１のトランジスタと、
    第２のトランジスタを有する、第３のインバータと、
    容量とを有し、
    前記第１のトランジスタは、酸化物半導体を有し、
    前記第２のトランジスタは、シリコンを有し、
    前記第１のインバータの入力は、第１の配線と電気的に接続され、
    前記第１のインバータの出力は、第２の配線と電気的に接続され、
    前記第１の配線は、前記第１のインバータへの入力信号を伝達する機能を有する配線であり、
    前記第２の配線は、前記第１のインバータからの出力信号を伝達する機能を有する配線であり、
    前記第１のインバータの出力は、前記第２のインバータの入力と電気的に接続され、
    前記第２のインバータの出力は、前記第１のインバータの入力と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記第１のインバータの出力と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記容量の電極と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のインバータが有する第２のトランジスタのゲートと電気的に接続され、
    前記第３のインバータの出力は、前記第１の配線と電気的に接続され、
    前記第１のトランジスタがオフ状態となることにより、前記容量の電極と、前記第１のトランジスタのソース又はドレインの他方と、前記第２のトランジスタのゲートとが電気的に接続されているノードがフローティング状態となり、
    前記第１のトランジスタのソース又はドレインの一方及び他方は、酸化物導電膜を有し、前記酸化物導電膜は酸素欠損を有することを特徴とする半導体装置。
JP2010255517A 2009-11-20 2010-11-16 半導体装置 Expired - Fee Related JP5651439B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010255517A JP5651439B2 (ja) 2009-11-20 2010-11-16 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009265738 2009-11-20
JP2009265738 2009-11-20
JP2010255517A JP5651439B2 (ja) 2009-11-20 2010-11-16 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012186018A Division JP5116901B1 (ja) 2009-11-20 2012-08-27 不揮発性のラッチ回路
JP2014020048A Division JP2014123966A (ja) 2009-11-20 2014-02-05 半導体装置

Publications (3)

Publication Number Publication Date
JP2011129896A JP2011129896A (ja) 2011-06-30
JP2011129896A5 JP2011129896A5 (ja) 2013-07-18
JP5651439B2 true JP5651439B2 (ja) 2015-01-14

Family

ID=44059556

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2010255517A Expired - Fee Related JP5651439B2 (ja) 2009-11-20 2010-11-16 半導体装置
JP2012186018A Expired - Fee Related JP5116901B1 (ja) 2009-11-20 2012-08-27 不揮発性のラッチ回路
JP2014020048A Withdrawn JP2014123966A (ja) 2009-11-20 2014-02-05 半導体装置
JP2016073893A Expired - Fee Related JP6220413B2 (ja) 2009-11-20 2016-04-01 半導体装置
JP2017189370A Active JP6377824B2 (ja) 2009-11-20 2017-09-29 半導体装置
JP2018138980A Active JP6669816B2 (ja) 2009-11-20 2018-07-25 半導体装置
JP2020031307A Active JP6907362B2 (ja) 2009-11-20 2020-02-27 半導体装置
JP2021108305A Withdrawn JP2021170653A (ja) 2009-11-20 2021-06-30 半導体装置
JP2022144510A Active JP7514275B2 (ja) 2009-11-20 2022-09-12 半導体装置
JP2024105090A Pending JP2024114920A (ja) 2009-11-20 2024-06-28 半導体装置

Family Applications After (9)

Application Number Title Priority Date Filing Date
JP2012186018A Expired - Fee Related JP5116901B1 (ja) 2009-11-20 2012-08-27 不揮発性のラッチ回路
JP2014020048A Withdrawn JP2014123966A (ja) 2009-11-20 2014-02-05 半導体装置
JP2016073893A Expired - Fee Related JP6220413B2 (ja) 2009-11-20 2016-04-01 半導体装置
JP2017189370A Active JP6377824B2 (ja) 2009-11-20 2017-09-29 半導体装置
JP2018138980A Active JP6669816B2 (ja) 2009-11-20 2018-07-25 半導体装置
JP2020031307A Active JP6907362B2 (ja) 2009-11-20 2020-02-27 半導体装置
JP2021108305A Withdrawn JP2021170653A (ja) 2009-11-20 2021-06-30 半導体装置
JP2022144510A Active JP7514275B2 (ja) 2009-11-20 2022-09-12 半導体装置
JP2024105090A Pending JP2024114920A (ja) 2009-11-20 2024-06-28 半導体装置

Country Status (8)

Country Link
US (4) US8410838B2 (ja)
EP (2) EP2502272B1 (ja)
JP (10) JP5651439B2 (ja)
KR (3) KR101754704B1 (ja)
CN (2) CN102668077B (ja)
MY (1) MY166309A (ja)
TW (4) TWI607444B (ja)
WO (1) WO2011062075A1 (ja)

Families Citing this family (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2494692B1 (en) * 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
EP2502272B1 (en) * 2009-11-20 2015-04-15 Semiconductor Energy Laboratory Co. Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104658598B (zh) * 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
WO2011070928A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5185357B2 (ja) * 2009-12-17 2013-04-17 株式会社半導体エネルギー研究所 半導体装置
WO2011074408A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Non-volatile latch circuit and logic circuit, and semiconductor device using the same
CN105655340B (zh) * 2009-12-18 2020-01-21 株式会社半导体能源研究所 半导体装置
KR20120115318A (ko) * 2009-12-23 2012-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101862823B1 (ko) 2010-02-05 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
WO2011096270A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106847816A (zh) 2010-02-05 2017-06-13 株式会社半导体能源研究所 半导体装置
KR101921618B1 (ko) * 2010-02-05 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
KR102192753B1 (ko) 2010-03-08 2020-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5923248B2 (ja) 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
WO2012008304A1 (en) 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5735872B2 (ja) 2010-07-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI524347B (zh) 2010-08-06 2016-03-01 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8508276B2 (en) 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
US8339837B2 (en) 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
JP2013009285A (ja) 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
WO2012029637A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2012079399A (ja) 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP5827520B2 (ja) * 2010-09-13 2015-12-02 株式会社半導体エネルギー研究所 半導体記憶装置
TWI608486B (zh) 2010-09-13 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
TWI632551B (zh) * 2010-12-03 2018-08-11 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
US8686415B2 (en) 2010-12-17 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI525614B (zh) 2011-01-05 2016-03-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
TWI492368B (zh) 2011-01-14 2015-07-11 Semiconductor Energy Lab 半導體記憶裝置
JP5859839B2 (ja) 2011-01-14 2016-02-16 株式会社半導体エネルギー研究所 記憶素子の駆動方法、及び、記憶素子
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
JP5879165B2 (ja) 2011-03-30 2016-03-08 株式会社半導体エネルギー研究所 半導体装置
TWI567735B (zh) 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
JP5883699B2 (ja) * 2011-04-13 2016-03-15 株式会社半導体エネルギー研究所 プログラマブルｌｓｉ
JP6001900B2 (ja) 2011-04-21 2016-10-05 株式会社半導体エネルギー研究所 信号処理回路
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
US8681533B2 (en) 2011-04-28 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Memory circuit, signal processing circuit, and electronic device
US8446171B2 (en) 2011-04-29 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing unit
TWI568181B (zh) 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
WO2012153697A1 (en) 2011-05-06 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2012157472A1 (en) 2011-05-13 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8564331B2 (en) * 2011-05-13 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
JP5886128B2 (ja) 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
KR102093909B1 (ko) 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
US8837203B2 (en) 2011-05-19 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
WO2012161059A1 (en) 2011-05-20 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP5951351B2 (ja) 2011-05-20 2016-07-13 株式会社半導体エネルギー研究所 加算器及び全加算器
TWI559683B (zh) 2011-05-20 2016-11-21 半導體能源研究所股份有限公司 半導體積體電路
US9336845B2 (en) 2011-05-20 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Register circuit including a volatile memory and a nonvolatile memory
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9467047B2 (en) * 2011-05-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. DC-DC converter, power source circuit, and semiconductor device
JP6012263B2 (ja) 2011-06-09 2016-10-25 株式会社半導体エネルギー研究所 半導体記憶装置
CN103597545B (zh) 2011-06-09 2016-10-19 株式会社半导体能源研究所 高速缓冲存储器及其驱动方法
US8804405B2 (en) * 2011-06-16 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8982607B2 (en) * 2011-09-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
JP6099368B2 (ja) 2011-11-25 2017-03-22 株式会社半導体エネルギー研究所 記憶装置
TWI591611B (zh) * 2011-11-30 2017-07-11 半導體能源研究所股份有限公司 半導體顯示裝置
US8981367B2 (en) * 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9257422B2 (en) 2011-12-06 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving signal processing circuit
US8836555B2 (en) 2012-01-18 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Circuit, sensor circuit, and semiconductor device using the sensor circuit
JP2014063557A (ja) 2012-02-24 2014-04-10 Semiconductor Energy Lab Co Ltd 記憶装置及び半導体装置
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9287370B2 (en) 2012-03-02 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Memory device comprising a transistor including an oxide semiconductor and semiconductor device including the same
JP6041707B2 (ja) 2012-03-05 2016-12-14 株式会社半導体エネルギー研究所 ラッチ回路および半導体装置
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US9087573B2 (en) 2012-03-13 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method thereof
US9058892B2 (en) 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
JP6004697B2 (ja) * 2012-03-27 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
US9324449B2 (en) * 2012-03-28 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
US9030232B2 (en) * 2012-04-13 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Isolator circuit and semiconductor device
JP6126419B2 (ja) 2012-04-30 2017-05-10 株式会社半導体エネルギー研究所 半導体装置、電子機器
US9261943B2 (en) 2012-05-02 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6227890B2 (ja) * 2012-05-02 2017-11-08 株式会社半導体エネルギー研究所 信号処理回路および制御回路
JP6174899B2 (ja) 2012-05-11 2017-08-02 株式会社半導体エネルギー研究所 半導体装置
KR102087443B1 (ko) 2012-05-11 2020-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
JP6250955B2 (ja) 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6050721B2 (ja) * 2012-05-25 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US9571103B2 (en) * 2012-05-25 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Lookup table and programmable logic device including lookup table
JP6108960B2 (ja) 2012-06-01 2017-04-05 株式会社半導体エネルギー研究所 半導体装置、処理装置
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
US9083327B2 (en) * 2012-07-06 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
CN104769842B (zh) 2012-11-06 2017-10-31 株式会社半导体能源研究所 半导体装置以及其驱动方法
JP5807076B2 (ja) 2013-01-24 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
JP6000863B2 (ja) * 2013-01-24 2016-10-05 株式会社半導体エネルギー研究所 半導体装置、及びその駆動方法
KR102112367B1 (ko) 2013-02-12 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014195241A (ja) * 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9294075B2 (en) 2013-03-14 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6298662B2 (ja) 2013-03-14 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
JP2014199709A (ja) * 2013-03-14 2014-10-23 株式会社半導体エネルギー研究所 記憶装置、半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
JP6130175B2 (ja) * 2013-03-15 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6316630B2 (ja) 2013-03-26 2018-04-25 株式会社半導体エネルギー研究所 半導体装置
US9112460B2 (en) 2013-04-05 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
JP6333028B2 (ja) * 2013-04-19 2018-05-30 株式会社半導体エネルギー研究所 記憶装置及び半導体装置
JP6396671B2 (ja) 2013-04-26 2018-09-26 株式会社半導体エネルギー研究所 半導体装置
DE102013008310B4 (de) 2013-05-15 2017-05-04 Pelletron Corp. Autonom arbeitender mobiler Sichter mit nachgeschalteter Abfüllanlage von Gebinden
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
WO2015030150A1 (en) * 2013-08-30 2015-03-05 Semiconductor Energy Laboratory Co., Ltd. Storage circuit and semiconductor device
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI640014B (zh) 2013-09-11 2018-11-01 半導體能源研究所股份有限公司 記憶體裝置、半導體裝置及電子裝置
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9300292B2 (en) 2014-01-10 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Circuit including transistor
JP6521643B2 (ja) 2014-01-24 2019-05-29 株式会社半導体エネルギー研究所 半導体装置
KR102329066B1 (ko) 2014-02-28 2021-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법, 및 전자 기기
JP6442321B2 (ja) 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
WO2015136412A1 (en) * 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Circuit system
TWI646782B (zh) * 2014-04-11 2019-01-01 日商半導體能源研究所股份有限公司 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置
JP6538426B2 (ja) 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2016015475A (ja) 2014-06-13 2016-01-28 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP2016111677A (ja) 2014-09-26 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、無線センサ、及び電子機器
CN106797213B (zh) * 2014-10-10 2021-02-02 株式会社半导体能源研究所 逻辑电路、处理单元、电子构件以及电子设备
JP6615565B2 (ja) 2014-10-24 2019-12-04 株式会社半導体エネルギー研究所 半導体装置
US9479147B2 (en) * 2014-11-03 2016-10-25 Arm Limited Synchroniser flip-flop
US9634097B2 (en) 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
US10141453B2 (en) * 2014-12-25 2018-11-27 Sharp Kabushiki Kaisha Semiconductor device
CN104536207A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 一种显示基板及显示装置
KR102477518B1 (ko) 2015-10-23 2022-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9553087B1 (en) * 2015-11-02 2017-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US10362114B2 (en) * 2015-12-14 2019-07-23 Afero, Inc. Internet of things (IoT) apparatus and method for coin operated devices
US10177142B2 (en) * 2015-12-25 2019-01-08 Semiconductor Energy Laboratory Co., Ltd. Circuit, logic circuit, processor, electronic component, and electronic device
US10334196B2 (en) 2016-01-25 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI584290B (zh) * 2016-02-04 2017-05-21 新唐科技股份有限公司 非依電性記憶體裝置及其操作方法
JP7007257B2 (ja) 2016-03-18 2022-01-24 株式会社半導体エネルギー研究所 撮像装置、モジュール、および電子機器
WO2017178923A1 (en) 2016-04-15 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
TWI724231B (zh) 2016-09-09 2021-04-11 日商半導體能源硏究所股份有限公司 記憶體裝置及其工作方法、半導體裝置、電子構件以及電子裝置
JP6645940B2 (ja) * 2016-09-20 2020-02-14 キオクシア株式会社 不揮発性半導体記憶装置
JP6985092B2 (ja) * 2016-10-13 2021-12-22 株式会社半導体エネルギー研究所 デコーダ、受信装置および電子機器
CN113660439A (zh) 2016-12-27 2021-11-16 株式会社半导体能源研究所 摄像装置及电子设备
US10423203B2 (en) * 2016-12-28 2019-09-24 Intel Corporation Flip-flop circuit with low-leakage transistors
US9966128B1 (en) * 2017-03-20 2018-05-08 Globalfoundries Inc. Storage structure with non-volatile storage capability and a method of operating the same
CN107180619B (zh) * 2017-07-26 2021-01-26 京东方科技集团股份有限公司 锁存器及其驱动方法、源极驱动电路及显示装置
US11164621B2 (en) 2017-08-24 2021-11-02 Semiconductor Energy Laboratory Co., Ltd. Sense amplifier, semiconductor device, operation method thereof, and electronic device
KR102379707B1 (ko) * 2017-09-13 2022-03-28 삼성전자주식회사 반도체 소자
TWI640996B (zh) 2017-12-21 2018-11-11 新唐科技股份有限公司 記憶體電路及其測試方法
US11520020B2 (en) * 2017-12-29 2022-12-06 Sony Semiconductor Solutions Corporation Electronic device and method
KR20210040383A (ko) * 2018-08-09 2021-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP7345497B2 (ja) 2018-11-22 2023-09-15 株式会社半導体エネルギー研究所 電池パック
CN113196546A (zh) 2018-12-20 2021-07-30 株式会社半导体能源研究所 半导体装置及电池组
CN112054783A (zh) * 2019-06-06 2020-12-08 中国科学院苏州纳米技术与纳米仿生研究所 触发器及具有扫描端的触发器
CN115769494A (zh) 2020-06-24 2023-03-07 微芯片技术股份有限公司 识别在对静态电流消耗具有增加抗扰性的输入电路处的晶体管-晶体管逻辑电平（ttl）
CN112802520B (zh) * 2021-01-28 2022-05-06 中国科学院微电子研究所 一种sram存储单元及存储器
US11508755B2 (en) * 2021-02-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked ferroelectric structure
WO2022191904A1 (en) * 2021-03-08 2022-09-15 Microchip Technology Incorporated Selectively cross-coupled inverters, and related devices, systems, and methods
CN113972220B (zh) * 2021-09-27 2024-03-15 沈阳工业大学 高集成中央双向肖特基结型单管反相器及其制造方法

Family Cites Families (170)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711526A (en) 1980-06-25 1982-01-21 Nec Corp Latch circuit
US4510584A (en) * 1982-12-29 1985-04-09 Mostek Corporation MOS Random access memory cell with nonvolatile storage
JPS6025269A (ja) * 1983-07-21 1985-02-08 Hitachi Ltd 半導体記憶素子
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07147530A (ja) 1993-11-24 1995-06-06 Mitsubishi Electric Corp ラッチ回路及びマスタースレーブ型フリップフロップ回路
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
KR0171984B1 (ko) 1995-12-11 1999-03-30 김주용 박막 트랜지스터의 자기 정렬 노광 방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5945726A (en) * 1996-12-16 1999-08-31 Micron Technology, Inc. Lateral bipolar transistor
JPH10239400A (ja) 1997-02-28 1998-09-11 Hitachi Ltd 論理ゲート回路およびスキャン機能付きラッチ回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000077982A (ja) * 1998-08-27 2000-03-14 Kobe Steel Ltd 半導体集積回路
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW461180B (en) * 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
JP3955409B2 (ja) * 1999-03-17 2007-08-08 株式会社ルネサステクノロジ 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002109875A (ja) * 2000-09-29 2002-04-12 Nec Corp 強誘電体容量を用いたシャドーｒａｍセル及び不揮発性メモリ装置並びにその制御方法
US6570801B2 (en) * 2000-10-27 2003-05-27 Kabushiki Kaisha Toshiba Semiconductor memory having refresh function
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6492854B1 (en) * 2001-08-30 2002-12-10 Hewlett Packard Company Power efficient and high performance flip-flop
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2003044953A1 (fr) 2001-11-19 2003-05-30 Rohm Co., Ltd. Appareil de maintien de donnees et procede de lecture de donnees
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3940014B2 (ja) 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
AU2003220785A1 (en) * 2002-04-10 2003-10-20 Matsushita Electric Industrial Co., Ltd. Non-volatile flip-flop
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
CN1322672C (zh) * 2002-12-25 2007-06-20 松下电器产业株式会社 非易失性闩锁电路及其驱动方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100615085B1 (ko) 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
US7064973B2 (en) * 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
US6972986B2 (en) * 2004-02-03 2005-12-06 Kilopass Technologies, Inc. Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005323295A (ja) * 2004-05-11 2005-11-17 Asahi Kasei Microsystems Kk ラッチ回路及びフリップフロップ回路
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4904671B2 (ja) 2004-06-24 2012-03-28 日本電気株式会社 半導体装置、その製造方法及び電子機器
JP4877873B2 (ja) 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2006050208A (ja) 2004-08-04 2006-02-16 Denso Corp 電源瞬断対応論理回路
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7427776B2 (en) * 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7816721B2 (en) 2004-11-11 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Transmission/reception semiconductor device with memory element and antenna on same side of conductive adhesive
CN100541803C (zh) 2004-11-11 2009-09-16 株式会社半导体能源研究所 半导体器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
WO2007073001A1 (en) * 2005-12-22 2007-06-28 Showa Denko K.K. Light-emitting diode and method for fabricant thereof
US8212238B2 (en) 2005-12-27 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
ITMI20060011A1 (it) * 2006-01-04 2007-07-05 Leopoldo Matteo Bazzicalupo Dispositivo asciugacapelli
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5084160B2 (ja) * 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
US7405606B2 (en) * 2006-04-03 2008-07-29 Intellectual Ventures Fund 27 Llc D flip-flop
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100763913B1 (ko) 2006-04-27 2007-10-05 삼성전자주식회사 박막 트랜지스터의 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
DE102006036165B3 (de) * 2006-08-01 2008-06-26 Nec Europe Ltd. Verfahren zur Etablierung eines geheimen Schlüssels zwischen zwei Knoten in einem Kommunikationsnetzwerk
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4954639B2 (ja) 2006-08-25 2012-06-20 パナソニック株式会社 ラッチ回路及びこれを備えた半導体集積回路
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP5030561B2 (ja) * 2006-11-29 2012-09-19 クリナップ株式会社 ミラーキャビネット
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4297159B2 (ja) * 2006-12-08 2009-07-15 ソニー株式会社 フリップフロップおよび半導体集積回路
WO2008072486A1 (ja) 2006-12-13 2008-06-19 Idemitsu Kosan Co., Ltd. スパッタリングターゲット及び酸化物半導体膜
JP5244327B2 (ja) * 2007-03-05 2013-07-24 出光興産株式会社 スパッタリングターゲット
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5508662B2 (ja) * 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JPWO2008136505A1 (ja) 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5522889B2 (ja) * 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
JP5542297B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101415561B1 (ko) 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101344483B1 (ko) * 2007-06-27 2013-12-24 삼성전자주식회사 박막 트랜지스터
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2009037115A (ja) * 2007-08-03 2009-02-19 Sony Corp 半導体装置およびその製造方法、並びに表示装置
US8295079B2 (en) 2007-08-31 2012-10-23 Tokyo Institute Of Technology Nonvolatile SRAM/latch circuit using current-induced magnetization reversal MTJ
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101392276B1 (ko) * 2007-10-31 2014-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5140459B2 (ja) * 2008-02-28 2013-02-06 ローム株式会社 不揮発性記憶ゲートおよびその動作方法、および不揮発性記憶ゲート組込み型論理回路およびその動作方法
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
US8085076B2 (en) * 2008-07-03 2011-12-27 Broadcom Corporation Data retention flip flop for low power applications
KR101623958B1 (ko) * 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102065330B1 (ko) * 2009-10-16 2020-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
CN102598248B (zh) * 2009-10-21 2015-09-23 株式会社半导体能源研究所 半导体器件
CN105762152B (zh) * 2009-10-29 2021-03-09 株式会社半导体能源研究所 半导体器件
EP2502272B1 (en) * 2009-11-20 2015-04-15 Semiconductor Energy Laboratory Co. Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
CN104658598B (zh) * 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu

Also Published As

Publication number Publication date
TW201810279A (zh) 2018-03-16
JP2016167820A (ja) 2016-09-15
JP7514275B2 (ja) 2024-07-10
KR20120096514A (ko) 2012-08-30
US9350334B2 (en) 2016-05-24
US8410838B2 (en) 2013-04-02
TWI521514B (zh) 2016-02-11
JP6907362B2 (ja) 2021-07-21
JP2013021700A (ja) 2013-01-31
TWI532046B (zh) 2016-05-01
CN102668077A (zh) 2012-09-12
JP2018026575A (ja) 2018-02-15
CN104332177B (zh) 2018-05-08
JP2011129896A (ja) 2011-06-30
TW201508752A (zh) 2015-03-01
JP2022176218A (ja) 2022-11-25
US20150022251A1 (en) 2015-01-22
US10505520B2 (en) 2019-12-10
JP2019004153A (ja) 2019-01-10
WO2011062075A1 (en) 2011-05-26
JP2021170653A (ja) 2021-10-28
JP2024114920A (ja) 2024-08-23
CN102668077B (zh) 2015-05-13
EP2502272A1 (en) 2012-09-26
TWI607444B (zh) 2017-12-01
EP2502272A4 (en) 2014-03-19
KR101700154B1 (ko) 2017-01-26
JP2020107895A (ja) 2020-07-09
JP6220413B2 (ja) 2017-10-25
EP2887395B1 (en) 2019-05-08
US20130222033A1 (en) 2013-08-29
CN104332177A (zh) 2015-02-04
KR101754704B1 (ko) 2017-07-06
US20160226471A1 (en) 2016-08-04
US20110121878A1 (en) 2011-05-26
TWI635493B (zh) 2018-09-11
MY166309A (en) 2018-06-25
TW201618109A (zh) 2016-05-16
JP5116901B1 (ja) 2013-01-09
TW201140592A (en) 2011-11-16
KR101823861B1 (ko) 2018-01-31
EP2887395A1 (en) 2015-06-24
JP6669816B2 (ja) 2020-03-18
EP2502272B1 (en) 2015-04-15
US8860485B2 (en) 2014-10-14
JP2014123966A (ja) 2014-07-03
KR20170078845A (ko) 2017-07-07
JP6377824B2 (ja) 2018-08-22
KR20140145627A (ko) 2014-12-23

Similar Documents

Publication Publication Date Title
JP6377824B2 (ja) 半導体装置
JP6694009B2 (ja) 半導体装置
JP6201007B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130603

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20130603

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140205

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140212

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5651439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees