JP4297159B2

JP4297159B2 - フリップフロップおよび半導体集積回路

Info

Publication number: JP4297159B2
Application number: JP2006331477A
Authority: JP
Inventors: 哲夫本村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-12-08
Filing date: 2006-12-08
Publication date: 2009-07-15
Anticipated expiration: 2026-12-08
Also published as: CN101222217A; CN101222217B; KR20080053185A; US20080258789A1; TW200832917A; US7616040B2; TWI342672B; JP2008147903A; KR101378802B1

Description

本発明は、半導体集積回路に関し、特にフリップフロップにおいて一部の電源供給を制御可能な半導体集積回路に関する。

半導体集積回路において省電力を実現するための技術として、ＭＴＣＭＯＳ（Multi-Threshold-voltage Complementary Metal Oxide Semiconductor）技術が知られている。このＭＴＣＭＯＳ技術を適用した回路ブロックにおいては、低電力による動作を可能とするために閾値を低くした機能ブロックが設けられるとともに、待機時におけるリーク電流を遮断するためのスイッチが設けられる。

例えば、図１のように、ＭＴＣＭＯＳの機能ブロック９１０における論理ゲート９１１および９１２の仮想接地線ＶSS1（９０３）と本来の接地線ＶSS（９０１）との間にＭＴＣＭＯＳスイッチ９３１を挿入し、スタンバイ動作時には制御信号ＰＧによってＭＴＣＭＯＳスイッチ９３１の接続を切断することにより、電源供給を停止させてリーク電流を抑制する。

しかしながら、全てのセルの電源供給を停止してしまうと、フリップフロップセルやラッチセルによって保持されていた記憶データが消失してしまう。一方、これらのセルを非ＭＴＣＭＯＳの機能ブロック９２０として実現すれば、記憶データを保持し続けることができるものの、非ＭＴＣＭＯＳの機能ブロック９２０における論理ゲート９２１および９２２にはＭＴＣＭＯＳスイッチ９３１の接続が切断されている間も電源が供給されるため、ＭＴＣＭＯＳ本来の目的である省電力効果が薄くなってしまう。

そこで、フリップフロップセルやラッチセルについて、そのセル内で記憶データの保持に必要な最小限の素子のみを非ＭＴＣＭＯＳとするＭＴＣＭＯＳフリップフロップやＭＴＣＭＯＳラッチが提案されている。これに類した技術として、例えばマスターフリップフロップを閾値の低いトランジスタにより構成する一方で、スレーブフリップフロップを閾値の高いトランジスタにより構成して待機時にも動作させることにより、記憶データの消失を回避する技術が提案されている（例えば、特許文献１参照。）。
特開平１１−２８４４９３号公報（図４）

しかしながら、フリップフロップの一部のみをＭＴＣＭＯＳにより実現する場合、ＭＴＣＭＯＳスイッチの制御信号とデータ入力信号やクロック信号との間のタイミング調整が複雑になる。すなわち、スレーブフリップフロップにおいて待機時に記憶データを保持する場合、クロック信号の停止または停止解除のタイミングによってはマスターフリップフロップにおいて次のデータ入力信号を取り込んでしまう可能性があり、タイミングを十分考慮しないと誤った動作をすることになる。そのため、ＭＴＣＭＯＳ技術をＡＳＩＣ（Application Specific Integrated Circuit）設計に利用することが容易ではなかった。

そこで、本発明は、フリップフロップにおいて一部の電源供給を停止制御する際のタイミング調整を容易にすることを目的とする。

本発明は、上記課題を解決するためになされたものであり、その第１の側面は、スリープ信号がアクティブでない状態においては第１の状態と第２の状態とを繰り返すクロック信号を出力し、上記スリープ信号がアクティブな状態においては上記クロック信号を上記第１の状態に固定するクロック供給回路と、上記クロック信号が上記第１の状態を示す間に入力信号を取り込んで、上記クロック信号が上記第２の状態を示す間は上記入力信号を保持する第１の保持回路と、上記クロック信号が上記第２の状態を示す間に上記第１の保持回路から出力された第１の信号を取り込んで、上記クロック信号が上記第１の状態を示す間は上記第１の信号を保持する第２の保持回路と、ホールド信号がアクティブな状態においては上記第２の保持回路から出力された第２の信号を上記入力信号として供給し、上記ホールド信号がアクティブでない状態においては外部からの信号を上記入力信号として供給する入力切替回路と、電源供給制御信号がアクティブな状態においては上記第１の保持回路および上記入力切替回路に対して電源を供給し、上記電源供給制御信号がアクティブでない状態においては上記第１の保持回路および上記入力切替回路に対して電源を供給しないように制御する電源供給制御回路とを具備し、少なくとも上記スリープ信号がアクティブな状態においてのみ上記電源供給制御信号がアクティブでない状態に設定され、少なくともホールド信号がアクティブな状態においてのみ上記スリープ信号がアクティブな状態に設定されるフリップフロップである。これにより、第１の保持回路および入力切替回路に対する電源供給を停止する間も第２の保持回路において信号を保持し、ホールド信号がアクティブな状態においては第１の保持回路にフィードバックさせるという作用をもたらす。なお、この第１の側面において、上記電源供給制御回路はＭＴＣＭＯＳスイッチにより実現することができる。

また、この第１の側面において、クリア信号がアクティブな状態においては上記第２の保持回路に保持される信号をクリアするクリア回路またはプリセットするプリセット回路をさらに具備してもよい。これにより、第２の保持回路に保持される信号を任意の状態に設定させるという作用をもたらす。なお、これらにおいて、抑制信号がアクティブな状態においては第２の保持回路に保持される信号のクリアまたはプリセットを行わないよう制御してもよい。

また、本発明の第２の側面は、スリープ信号がアクティブでない状態においては第１の状態と第２の状態とを繰り返すクロック信号を出力し、上記スリープ信号がアクティブな状態においては上記クロック信号を上記第１の状態に固定するクロック供給回路と、上記クロック信号が上記第１の状態を示す間に入力信号を取り込んで、上記クロック信号が上記第２の状態を示す間は上記入力信号を保持する第１の保持回路と、上記クロック信号が上記第２の状態を示す間に上記第１の保持回路から出力された第１の信号を取り込んで、上記クロック信号が上記第１の状態を示す間は上記第１の信号を保持する第２の保持回路と、ホールド信号がアクティブな状態またはイネーブル信号がアクティブでない状態においては上記第２の保持回路から出力された第２の信号を上記入力信号として供給し、上記ホールド信号がアクティブでない状態かつイネーブル信号がアクティブな状態においては外部からの信号を上記入力信号として供給する入力切替回路と、電源供給制御信号がアクティブな状態においては上記第１の保持回路および上記入力切替回路に対して電源を供給し、上記電源供給制御信号がアクティブでない状態においては上記第１の保持回路および上記入力切替回路に対して電源を供給しないように制御する電源供給制御回路とを具備し、少なくとも上記スリープ信号がアクティブな状態においてのみ上記電源供給制御信号がアクティブでない状態に設定され、少なくともホールド信号がアクティブな状態においてのみ上記スリープ信号がアクティブな状態に設定されるフリップフロップである。これにより、第１の保持回路および入力切替回路に対する電源供給を停止する間も第２の保持回路において信号を保持し、ホールド信号がアクティブな状態またはイネーブル信号がアクティブでない状態においては第１の保持回路にフィードバックさせるという作用をもたらす。

また、本発明の第３の側面は、スリープ信号がアクティブでない状態においては第１の状態と第２の状態とを繰り返すクロック信号を出力し、上記スリープ信号がアクティブな状態においては上記クロック信号を上記第１の状態に固定するクロック供給回路と、上記クロック信号が上記第１の状態を示す間に入力信号を取り込んで、上記クロック信号が上記第２の状態を示す間は上記入力信号を保持する第１の保持回路と、上記クロック信号が上記第２の状態を示す間に上記第１の保持回路から出力された第１の信号を取り込んで、上記クロック信号が上記第１の状態を示す間は上記第１の信号を保持する第２の保持回路と、スキャンモード信号がスキャンモードである旨を示している場合にはスキャンイン信号を上記入力信号として供給し、上記スキャンモード信号がスキャンモードでない旨を示している場合にはホールド信号がアクティブな状態であれば上記第２の保持回路から出力された第２の信号を上記入力信号として供給し、上記ホールド信号がアクティブでない状態であれば外部からの信号を上記入力信号として供給する入力切替回路と、電源供給制御信号がアクティブな状態においては上記第１の保持回路および上記入力切替回路に対して電源を供給し、上記電源供給制御信号がアクティブでない状態においては上記第１の保持回路および上記入力切替回路に対して電源を供給しないように制御する電源供給制御回路とを具備し、少なくとも上記スリープ信号がアクティブな状態においてのみ上記電源供給制御信号がアクティブでない状態に設定され、少なくともホールド信号がアクティブな状態においてのみ上記スリープ信号がアクティブな状態に設定されるフリップフロップである。これにより、第１の保持回路および入力切替回路に対する電源供給を停止する間も第２の保持回路において信号を保持し、第１の保持回路にフィードバックするフリップフロップにおいて、スキャンパスを形成させるという作用をもたらす。

また、本発明の第４の側面は、スリープ信号がアクティブでない状態においては第１の状態と第２の状態とを繰り返すクロック信号を出力し、上記スリープ信号がアクティブな状態においては上記クロック信号を上記第１の状態に固定するクロック供給回路と、上記クロック信号が上記第１の状態を示す間に入力信号を取り込んで、上記クロック信号が上記第２の状態を示す間は上記入力信号を保持する第１の保持回路と、上記クロック信号が上記第２の状態を示す間に上記第１の保持回路から出力された第１の信号を取り込んで、上記クロック信号が上記第１の状態を示す間は上記第１の信号を保持する第２の保持回路と、ホールド信号がアクティブな状態においては上記第２の保持回路から出力された第２の信号を上記入力信号として供給し、上記ホールド信号がアクティブでない状態においては外部からの信号を上記入力信号として供給する入力切替回路と、電源供給制御信号がアクティブな状態においては上記第１の保持回路および上記入力切替回路に対して電源を供給し、上記電源供給制御信号がアクティブでない状態においては上記第１の保持回路および上記入力切替回路に対して電源を供給しないように制御する電源供給制御回路と、少なくとも上記スリープ信号がアクティブな状態においてのみ上記電源供給制御信号をアクティブでない状態に設定し、少なくともホールド信号がアクティブな状態においてのみ上記スリープ信号をアクティブな状態に設定するフリップフロップ制御回路とを具備する半導体集積回路である。これにより、第１の保持回路および入力切替回路に対する電源供給を停止する間も第２の保持回路において信号を保持し、ホールド信号がアクティブな状態において第１の保持回路にフィードバックするよう制御させるという作用をもたらす。

本発明によれば、フリップフロップにおいて一部の電源供給を停止制御する際のタイミング調整を容易にすることができるという優れた効果を奏し得る。

次に本発明の実施の形態について図面を参照して詳細に説明する。

図１は、ＭＴＣＭＯＳの基本回路構成例を示す図である。ＭＴＣＭＯＳの機能ブロック９１０における論理ゲート９１１および９１２の仮想接地線ＶSS1（９０３）と本来の接地線ＶSS（９０１）との間にはＭＴＣＭＯＳスイッチ９３１が挿入される。スタンバイ動作時には制御信号ＰＧによってＭＴＣＭＯＳスイッチ９３１の接続が切断され、電源供給が停止する。これにより電源線ＶDD（９０２）から接地線ＶSS（９０１）へのリーク電流が抑制される。なお、ＰＭＯＳの基板には電源線ＶDD（９０２）が接続され、ＮＭＯＳの基板には接地線ＶSS（９０１）が接続されているため、ＭＴＣＭＯＳスイッチ９３１が切断された状態でも基板電流は遮断されない。

一方、非ＭＴＣＭＯＳの機能ブロック９２０における論理ゲート９２１および９２２は、電源線ＶDD（９０２）および接地線ＶSS（９０１）に接続する。したがって、ＭＴＣＭＯＳスイッチ９３１の接続が切断されても電源供給は停止しない。

本発明では、このようにＭＴＣＭＯＳの機能ブロック９１０と非ＭＴＣＭＯＳの機能ブロック９２０とが混在した回路ブロックを想定する。

図２は、本発明の実施の形態におけるフリップフロップの構成例を示す図である。このフリップフロップは、クロックドインバータ１１１、１１２、１２１および１３２と、インバータ１３１、１５１、１５２、１６１、１７２および１８１と、トランスミッションゲート１４１および１４２と、ＮＡＮＤゲート１７１とを備えている。このフリップフロップにおいて非ＭＴＣＭＯＳの機能ブロック２１に属するＮＡＮＤゲート１７１およびインバータ１７２と、非ＭＴＣＭＯＳの機能ブロック２２に属するインバータ１５１および１５２とを除く各ゲートはＭＴＣＭＯＳスイッチ９３１の接続が切断されることにより、電源供給が停止する。これに対し、非ＭＴＣＭＯＳの機能ブロック２１および２２に属する各ゲートはＭＴＣＭＯＳスイッチ９３１の接続が切断されても、電源供給は停止しない。

このフリップフロップには、データ入力信号Ｄと、クロック信号ＣＫと、ホールド信号ＨＬＤと、スリープ信号ＳＬＰとが入力される。データ入力信号Ｄは、フリップフロップにおいて保持されるべきデータを入力する信号である。クロック信号ＣＫは、フリップフロップが同期動作するための基準となるクロック信号である。

ホールド信号ＨＬＤは、外部からの入力を遮断してフリップフロップに保持されるデータを維持するための制御信号である。スリープ信号ＳＬＰは、クロック信号ＣＫの供給を遮断してフリップフロップとしての動作を停止させるための制御信号である。

また、ＭＴＣＭＯＳスイッチ９３１（図１）には、ＭＴＣＭＯＳの機能ブロックに対する電源供給の有無を制御するＭＴＣＭＯＳ制御信号ＰＧが供給される。

クロック信号ＣＫおよびスリープ信号ＳＬＰは、ＮＡＮＤゲート１７１に入力される。ＮＡＮＤゲート１７１は、クロック信号ＣＫとスリープ信号ＳＬＰの否定論理積を生成する回路である。すなわち、スリープ信号ＳＬＰがアクティブな状態にならない限り、ＮＡＮＤゲート１７１はクロック信号ＣＫの反転信号を出力する。ここで、スリープ信号ＳＬＰは負論理信号であるため、アクティブではない状態では論理Ｈを示し、アクティブな状態では論理Ｌを示す。したがって、ＮＡＮＤゲート１７１の出力である反転クロック信号ＣＫＮは、スリープ信号ＳＬＰがアクティブではない状態であればクロック信号ＣＫの反転信号を出力し、スリープ信号ＳＬＰがアクティブな状態になるとクロック信号ＣＫを遮断して論理Ｈを出力する。

このＮＡＮＤゲート１７１の出力にはさらにインバータ１７２が接続され、この出力は正転クロック信号ＣＫＰとなる。この正転クロック信号ＣＫＰは、スリープ信号ＳＬＰがアクティブではない状態であればクロック信号ＣＫをそのまま出力し、スリープ信号ＳＬＰがアクティブな状態になると論理Ｌを出力する。

ホールド信号ＨＬＤは、インバータ１８１に入力される。インバータ１８１は、このホールド信号ＨＬＤを反転して反転ホールド信号ＨＬＤＮを出力する。

クロックドインバータ１１１および１１２は、フリップフロップに対する入力を制御する回路である。すなわち、ホールド信号ＨＬＤがアクティブではない状態であれば、クロックドインバータ１１１がデータ入力信号Ｄの反転信号をフリップフロップに入力する。一方、ホールド信号ＨＬＤがアクティブな状態であれば、クロックドインバータ１１２がフィードバックループによりインバータ１５１の出力の反転信号をフリップフロップに入力する。クロックドインバータ１１１および１１２には互いに正反対の位相の制御信号が入力されるため、排他的に信号を入力することができる。

インバータ１３１およびクロックドインバータ１３２は、マスターフリップフロップを構成する記憶素子である。すなわち、このマスターフリップフロップは、正転クロック信号ＣＫＰが論理Ｌを示す間にクロックドインバータ１１１または１１２からの入力信号を通して、立上りエッジで取り込んで、正転クロック信号ＣＫＰが論理Ｈを示す間はその取り込んだ信号を保持する。

インバータ１３１の入力には、クロックドインバータ１２１および１３２の出力が接続されており、正転クロック信号ＣＫＰが論理Ｌを示す間はクロックドインバータ１２１がクロックドインバータ１１１または１１２からの信号の反転信号をインバータ１３１の入力に供給し、正転クロック信号ＣＫＰが論理Ｈを示す間はクロックドインバータ１３２がインバータ１３１の出力信号の反転信号をインバータ１３１の入力に供給する。クロックドインバータ１２１および１３２には互いに正反対の位相の制御信号が入力されるため、排他的に信号を供給することができる。

インバータ１５１および１５２は、スレーブフリップフロップを構成する記憶素子である。すなわち、このスレーブフリップフロップは、正転クロック信号ＣＫＰが論理Ｈを示す間にマスターフリップフロップからの信号を通して、立下りエッジで取り込んで、正転クロック信号ＣＫＰが論理Ｌを示す間はその信号を保持する。このインバータ１５１および１５２は、ＭＴＣＭＯＳスイッチ９３１の接続が切断されても、電源供給が停止せず、データの保持状態を維持する。したがって、フィードバックループを用いることにより、復帰後のデータの保持状態をマスターフリップフロップに供給することができる。

インバータ１５１の入力には、トランスミッションゲート１４１および１４２の出力が接続されており、正転クロック信号ＣＫＰが論理Ｈを示す間はトランスミッションゲート１４１がマスターフリップフロップからの信号をインバータ１５１の入力に供給し、正転クロック信号ＣＫＰが論理Ｌを示す間はトランスミッションゲート１４２がインバータ１５２の出力信号をインバータ１５１の入力に供給する。トランスミッションゲート１４１および１４２には互いに正反対の位相の制御信号が入力されるため、排他的に信号を供給することができる。

また、インバータ１５１の入力には、インバータ１６１の入力が接続される。このインバータ１６１の出力がフリップフロップとしての出力Ｑとなる。

図３は、本発明の実施の形態におけるフリップフロップの動作タイミング例を示す図である。

クロック信号ＣＫは、フリップフロップが同期動作するための基準となるクロック信号であり、論理Ｌおよび論理Ｈを繰り返している。

ホールド信号ＨＬＤは、外部からの入力を遮断するための制御信号である。このホールド信号ＨＬＤがアクティブではない状態（論理Ｌ）を示している間はデータ入力信号Ｄがマスターフリップフロップに入力されるが、ホールド信号ＨＬＤがアクティブな状態（論理Ｈ）を示している間はスレーブフリップフロップの出力信号Ｄｓがマスターフリップフロップに入力される。

同図の例を参照すると、ホールド信号ＨＬＤがアクティブな状態（論理Ｈ）に切り替えられた際、正転クロック信号ＣＫＰが論理Ｌであることから、マスターフリップフロップはスレーブフリップフロップの出力信号Ｄｓ（「Ｄ１」）を取り込み、マスターフリップフロップの出力信号Ｄｍも「Ｄ１」となっていることがわかる（上向き矢印参照）。但し、ホールド信号ＨＬＤがアクティブな状態（論理Ｈ）を示している間においても、正転クロック信号ＣＫＰが論理Ｈを示している間にはマスターフリップフロップの出力がスレーブフリップフロップに取り込まれる（下向き矢印参照）。

スリープ信号ＳＬＰは、クロック信号ＣＫの供給を遮断するための制御信号である。このスリープ信号ＳＬＰがアクティブではない状態（論理Ｈ）を示している間は正転クロック信号ＣＫＰとしてクロック信号ＣＫが供給されるが、スリープ信号ＳＬＰがアクティブな状態（論理Ｌ）を示している間はクロック信号ＣＫが遮断され、正転クロック信号ＣＫＰは論理Ｌになる。これにより、フリップフロップとしての動作は停止し、マスターフリップフロップの出力はスレーブフリップフロップに取り込まれなくなる。

ＭＴＣＭＯＳ制御信号ＰＧは、ＭＴＣＭＯＳスイッチ９３１（図１）の接続の有無を制御するための制御信号である。このＭＴＣＭＯＳ制御信号ＰＧがアクティブな状態（論理Ｈ）を示している間はＭＴＣＭＯＳスイッチ９３１が接続状態となり、ＭＴＣＭＯＳの機能ブロック９１０における各ゲートに電源が供給される。一方、ＭＴＣＭＯＳ制御信号ＰＧがアクティブではない状態（論理Ｌ）を示している間はＭＴＣＭＯＳスイッチ９３１が切断状態となり、ＭＴＣＭＯＳの機能ブロック９１０における各ゲートに電源は供給されない。

同図の例を参照すると、ＭＴＣＭＯＳ制御信号ＰＧがアクティブではない状態（論理Ｌ）を示している期間Ｔoffには、マスターフリップフロップに電源が供給されないため、マスターフリップフロップの出力は不定となる。但し、この期間Ｔoffにおいてもスレーブフリップフロップはデータを保持している。

そして、ＭＴＣＭＯＳ制御信号ＰＧが再びアクティブな状態（論理Ｈ）になると、スレーブフリップフロップに保持されていたデータがマスターフリップフロップに供給されて、フリップフロップの動作再開の準備がされる。その後、スリープ信号ＳＬＰがアクティブではない状態（論理Ｈ）になるとクロック信号に同期した動作が再開し、ホールド信号ＨＬＤがアクティブではない状態（論理Ｌ）になると次の入力信号がマスターフリップフロップに供給される。

このように、まずホールド信号ＨＬＤをアクティブな状態（論理Ｈ）にして、次にスリープ信号ＳＬＰをアクティブな状態（論理Ｌ）にした上で、ＭＴＣＭＯＳスイッチ９３１を切断することにより、フリップフロップを正常に待機状態に移行させることができる。また、待機状態を解除する際も、まずＭＴＣＭＯＳスイッチ９３１を接続して、次にスリープ信号ＳＬＰをアクティブではない状態（論理Ｈ）にして、それからホールド信号ＨＬＤをアクティブではない状態（論理Ｌ）にすることにより、フリップフロップを正常に通常状態に移行させることができる。

すなわち、少なくともスリープ信号ＳＬＰがアクティブな状態（論理Ｌ）においてのみＭＴＣＭＯＳ制御信号ＰＧをアクティブでない状態（論理Ｌ）に設定し、かつ、少なくともホールド信号ＨＬＤがアクティブな状態（論理Ｈ）においてのみスリープ信号ＳＬＰをアクティブな状態（論理Ｌ）に設定するという、入れ子状態を維持すれば、タイミングは保証される。したがって、フリップフロップにおいて一部の電源供給を停止制御する際のタイミング調整を容易にすることができる。

これに対して、従来技術のように本発明の実施の形態におけるスレーブフリップフロップからマスターフリップフロップへのフィードバックループを設けない場合、スリープ信号ＳＬＰによってクロックを遮断する手法だけを用いても待機状態移行時のタイミング調整は容易ではない。例えば、クロック信号ＣＫが論理Ｈの期間にスリープ信号ＳＬＰをアクティブではない状態（論理Ｈ）からアクティブな状態（論理Ｌ）にすると、正転クロック信号ＣＫＰが論理Ｌとなって次のデータ入力信号を取り込んでしまうことになる。この点、本発明の実施の形態ではホールド信号ＨＬＤをアクティブな状態（論理Ｈ）にすることによってマスターフリップフロップおよびスレーブフリップフロップの状態を同一内容にするため、上述のような問題は生じない。

また、待機状態解除時のタイミング調整も同様である。例えば、クロック信号ＣＫが論理Ｈの期間にスリープ信号ＳＬＰをアクティブな状態（論理Ｌ）からアクティブではない状態（論理Ｈ）にすると、正転クロック信号ＣＫＰが論理Ｌから論理Ｈに変化するため、次のデータ入力信号を取り込んでしまうことになる。この点、本発明の実施の形態ではホールド信号ＨＬＤがアクティブではない状態（論理Ｌ）に解除されたサイクルの間、すなわちクロック信号ＣＫの次の立上りエッジまでデータを保持するため、上述のような問題は生じない。

図４は、本発明の実施の形態におけるフリップフロップの制御信号の分配例を示す図である。この図において、半導体集積回路は、ＭＴＣＭＯＳフリップフロップ８１０と、ＭＴＣＭＯＳスイッチ８２０と、ＭＴＣＭＯＳ制御回路８９０とを備えている。

ＭＴＣＭＯＳフリップフロップ８１０は、図２において説明したフリップフロップに相当するものであり、ＭＴＣＭＯＳの機能ブロックおよび非ＭＴＣＭＯＳの機能ブロックを含んで構成される。ＭＴＣＭＯＳスイッチ８２０は、図１において説明したＭＴＣＭＯＳスイッチ９３１に相当するものである。

ＭＴＣＭＯＳ制御回路８９０は、ＭＴＣＭＯＳフリップフロップ８１０およびＭＴＣＭＯＳスイッチ８２０に制御信号を供給する回路である。この例では、ＭＴＣＭＯＳ制御回路８９０は、ホールド信号ＨＬＤおよびスリープ信号ＳＬＰをＭＴＣＭＯＳフリップフロップ８１０に供給し、ＭＴＣＭＯＳ制御信号ＰＧをＭＴＣＭＯＳスイッチ８２０に供給している。

このように、ＭＴＣＭＯＳ制御回路８９０において各種制御信号を一括して管理することができる。また、同種の制御信号を分けて別々に制御するようにしてもよい。例えば、同図のようにＭＴＣＭＯＳ制御信号ＰＧを異なる信号ＰＧ１およびＰＧ２に分けて制御するようにしてもよい。

図５は、本発明の実施の形態におけるフリップフロップの第１の変形例を示す図である。この第１の変形例は、スレーブフリップフロップに保持されるデータをクリアする機能を設けた構成例である。

この例では、図２の例と比べて、制御信号としてクリア信号ＣＬおよび抑制信号ＩＮＨが新たに入力される。クリア信号ＣＬは、スレーブフリップフロップに保持されるデータを強制的に論理Ｌにクリアする指示を入力するための制御信号である。抑制信号ＩＮＨは、クリア信号ＣＬによる指示を抑制するための制御信号である。例えば、ＭＴＣＭＯＳスイッチ９３１を切断状態から接続状態に切り替える際に各フリップフロップの値を全てリセットするように制御する場合においても、この抑制信号ＩＮＨを利用することによりＭＴＣＭＯＳで保持したデータを消去しないように制御することができる。なお、クリア信号ＣＬは負論理信号であり、抑制信号ＩＮＨは正論理信号である。

これらクリア信号ＣＬおよび抑制信号ＩＮＨは、ＮＯＲゲート１９１に入力される。このＮＯＲゲート１９１は、クリア信号ＣＬおよび抑制信号ＩＮＨの否定論理和を出力する回路である。さらにこのＮＯＲゲート１９１の出力はインバータ１９２に入力される。このインバータ１９２の出力は正転クリア信号ＣＬＰとなる。すなわち、抑制信号ＩＮＨがアクティブではない状態（論理Ｌ）において正転クリア信号ＣＬＰはクリア信号ＣＬを出力する。一方、抑制信号ＩＮＨがアクティブな状態（論理Ｈ）では正転クリア信号ＣＬＰはアクティブではない状態（論理Ｈ）に固定される。このＮＯＲゲート１９１およびインバータ１９２は、非ＭＴＣＭＯＳの機能ブロック２３に属するため、ＭＴＣＭＯＳスイッチ９３１の接続が切断されても、電源供給は停止しない。

この第１の変形例では、スレーブフリップフロップはインバータ１５１およびＮＡＮＤゲート１５３により構成される。インバータ１５１は図２の例と同様であるが、インバータ１５２に代えてＮＡＮＤゲート１５３が接続される。ＮＡＮＤゲート１５３の一方の入力にはインバータ１９２の出力である正転クリア信号ＣＬＰが入力される。すなわち、抑制信号ＩＮＨがアクティブではない状態（論理Ｌ）においてクリア信号ＣＬがアクティブな状態（論理Ｌ）になると、スレーブフリップフロップはクリアされて論理Ｌを保持するようになる。一方、抑制信号ＩＮＨがアクティブな状態（論理Ｈ）になると、正転クリア信号ＣＬＰはアクティブではない状態（論理Ｈ）に固定されるため、クリア信号ＣＬをアクティブな状態（論理Ｌ）にしてもスレーブフリップフロップはクリアされない。また、このインバータ１５１およびＮＡＮＤゲート１５３は、非ＭＴＣＭＯＳの機能ブロック２４に属するため、ＭＴＣＭＯＳスイッチ９３１の接続が切断されても、電源供給は停止しない。

また、この第１の変形例では、マスターフリップフロップはＮＡＮＤゲート１３３およびクロックドインバータ１３２により構成される。クロックドインバータ１３２は図２の例と同様であるが、インバータ１３１に代えてＮＡＮＤゲート１３３が接続される。このＮＡＮＤゲート１３３の一方の入力にはインバータ１９２の出力である正転クリア信号ＣＬＰが入力される。このＮＡＮＤゲート１３３はクロックドインバータ１２１の出力信号および正転クリア信号ＣＬＰの否定論理積をクロックドインバータ１３２の入力に供給するものである。すなわち、抑制信号ＩＮＨがアクティブではない状態（論理Ｌ）においてクリア信号ＣＬがアクティブな状態（論理Ｌ）になると、マスターフリップフロップはクリアされて論理Ｌを保持するようになる。一方、抑制信号ＩＮＨがアクティブな状態（論理Ｈ）になると、正転クリア信号ＣＬＰはアクティブではない状態（論理Ｈ）に固定されるため、クリア信号ＣＬをアクティブな状態（論理Ｌ）にしてもマスターフリップフロップはクリアされない。

なお、ここに示したゲート以外のゲートは図２の例と同様である。したがって、非ＭＴＣＭＯＳの機能ブロック２１に属するＮＡＮＤゲート１７１およびインバータ１７２はＭＴＣＭＯＳスイッチ９３１の接続が切断されても、電源供給は停止しない。

図６は、本発明の実施の形態におけるフリップフロップの第２の変形例を示す図である。この第２の変形例は、スレーブフリップフロップに保持されるデータをプリセットする機能を設けた構成例である。

この例では、図２の例と比べて、制御信号としてプリセット信号ＰＲおよび抑制信号ＩＮＨが新たに入力される。プリセット信号ＰＲは、スレーブフリップフロップに保持されるデータを強制的に論理Ｈにセットする指示を入力するための制御信号である。抑制信号ＩＮＨは、プリセット信号ＰＲによる指示を抑制するための制御信号である。なお、プリセット信号ＰＲは負論理信号であり、抑制信号ＩＮＨは正論理信号である。

これらプリセット信号ＰＲおよび抑制信号ＩＮＨは、ＮＯＲゲート１９３に入力される。このＮＯＲゲート１９３は、プリセット信号ＰＲおよび抑制信号ＩＮＨの否定論理和を出力する回路である。さらにこのＮＯＲゲート１９３の出力はインバータ１９４に入力される。このインバータ１９４の出力は正転プリセット信号ＰＲＰとなる。すなわち、抑制信号ＩＮＨがアクティブではない状態（論理Ｌ）において正転プリセット信号ＰＲＰはプリセット信号ＰＲを出力する。一方、抑制信号ＩＮＨがアクティブな状態（論理Ｈ）では正転プリセット信号ＰＲＰはアクティブではない状態（論理Ｈ）に固定される。このＮＯＲゲート１９３およびインバータ１９４は、非ＭＴＣＭＯＳの機能ブロック２５に属するため、ＭＴＣＭＯＳスイッチ９３１の接続が切断されても、電源供給は停止しない。

この第２の変形例では、スレーブフリップフロップはＮＡＮＤゲート１５４およびインバータ１５２により構成される。インバータ１５２は図２の例と同様であるが、インバータ１５１に代えてＮＡＮＤゲート１５４が接続される。ＮＡＮＤゲート１５４の一方の入力にはインバータ１９４の出力である正転プリセット信号ＰＲＰが入力される。すなわち、抑制信号ＩＮＨがアクティブではない状態（論理Ｌ）においてプリセット信号ＰＲがアクティブな状態（論理Ｌ）になると、スレーブフリップフロップはプリセットされて論理Ｈを保持するようになる。一方、抑制信号ＩＮＨがアクティブな状態（論理Ｈ）になると、正転プリセット信号ＰＲＰはアクティブではない状態（論理Ｈ）に固定されるため、プリセット信号ＰＲをアクティブな状態（論理Ｌ）にしてもスレーブフリップフロップはプリセットされない。また、このＮＡＮＤゲート１５４およびインバータ１５２は、非ＭＴＣＭＯＳの機能ブロック２６に属するため、ＭＴＣＭＯＳスイッチ９３１の接続が切断されても、電源供給は停止しない。

また、この第２の変形例では、マスターフリップフロップはインバータ１３１およびクロックドＮＡＮＤゲート１３４により構成される。インバータ１３１は図２の例と同様であるが、クロックドインバータ１３２に代えてクロックドＮＡＮＤゲート１３４が接続される。このクロックドＮＡＮＤゲート１３４の一方の入力にはインバータ１９４の出力である正転プリセット信号ＰＲＰが入力される。このクロックドＮＡＮＤゲート１３４は正転クロック信号ＣＫＰが論理Ｈの間のみインバータ１３１の出力信号および正転プリセット信号ＰＲＰの否定論理積をインバータ１３１の入力に供給するものである。すなわち、抑制信号ＩＮＨがアクティブではない状態（論理Ｌ）においてプリセット信号ＰＲがアクティブな状態（論理Ｌ）になると、マスターフリップフロップはプリセットされて論理Ｈを保持するようになる。一方、抑制信号ＩＮＨがアクティブな状態（論理Ｈ）になると、正転プリセット信号ＰＲＰはアクティブではない状態（論理Ｈ）に固定されるため、プリセット信号ＰＲをアクティブな状態（論理Ｌ）にしてもマスターフリップフロップはプリセットされない。

図７は、本発明の実施の形態におけるフリップフロップの第３の変形例を示す図である。この第３の変形例は、スレーブフリップフロップの動作が有効か否かを制御するイネーブル機能を設けた構成例である。

この例では、図２の例と比べて、制御信号としてイネーブル信号ＥＮが新たに入力される。イネーブル信号ＥＮは、スレーブフリップフロップの動作が有効か否かの指示を入力するための制御信号である。なお、このイネーブル信号ＥＮは負論理信号である。

このイネーブル信号ＥＮは、ホールド信号ＨＬＤとともにＮＯＲゲート１８２に入力される。このＮＯＲゲート１８２は、イネーブル信号ＥＮおよびホールド信号ＨＬＤの否定論理和を出力する回路である。このＮＯＲゲート１８２の出力は反転イネーブル信号ＥＮＮとなる。さらにこのＮＯＲゲート１８２の出力はインバータ１８３に入力される。このインバータ１８３の出力は正転イネーブル信号ＥＮＰとなる。すなわち、ホールド信号ＨＬＤがアクティブではない状態（論理Ｌ）においてイネーブル信号ＥＮがアクティブな状態（論理Ｌ）であれば、正転イネーブル信号ＥＮＰはアクティブな状態（論理Ｌ）になる。一方、ホールド信号ＨＬＤがアクティブな状態（論理Ｈ）またはイネーブル信号ＥＮがアクティブではない状態（論理Ｈ）であれば、正転イネーブル信号ＥＮＰはアクティブではない状態（論理Ｈ）になる。反転イネーブル信号ＥＮＮはその逆である。

正転イネーブル信号ＥＮＰおよび反転イネーブル信号ＥＮＮはクロックドインバータ１１３および１１４に入力される。クロックドインバータ１１３および１１４はクロックドインバータ１１１および１１２に代えて設けられるものであり、フリップフロップに対する入力を制御するものである。すなわち、正転イネーブル信号ＥＮＰがアクティブではない状態であれば、クロックドインバータ１１３がデータ入力信号Ｄの反転信号をフリップフロップに入力する。一方、正転イネーブル信号ＥＮＰがアクティブな状態であれば、クロックドインバータ１１４がフィードバックループによりインバータ１５１の出力の反転信号をフリップフロップに入力する。クロックドインバータ１１３および１１４には互いに正反対の位相の制御信号が入力されるため、排他的に信号を入力することができる。

なお、ここに示したゲート以外のゲートは図２の例と同様である。したがって、非ＭＴＣＭＯＳの機能ブロック２１および２２に属する各ゲートはＭＴＣＭＯＳスイッチ９３１の接続が切断されても、電源供給は停止しない。

図８は、本発明の実施の形態におけるフリップフロップの第４の変形例を示す図である。この第４の変形例は、スレーブフリップフロップにスキャンパスを設けた構成例である。

この例では、図２の例と比べて、制御信号としてスキャンモード信号Ｓが新たに入力され、スキャンパス用のスキャンイン信号ＳＩおよびスキャンアウト信号ＳＯが新たに設けられている。スキャンパスとは、半導体集積回路のテストのためにデータを設定し、テスト後のデータを読み出すための経路である。スキャンモード信号Ｓは、スキャンパスが有効か否かのモード指示を入力するための制御信号である。なお、このスキャンモード信号Ｓは正論理信号である。

スキャンモード信号Ｓは、インバータ２０１に入力される。インバータ２０１は、このスキャンモード信号Ｓを反転して反転スキャンモード信号ＳＮを出力する。

この第４の変形例では、マスターフリップフロップの前段、すなわちクロックドインバータ１２１の入力側にクロックドインバータ２１１およびトランスミッションゲート２１２が並列に挿入される。これにより、スキャンモード信号Ｓがアクティブな状態（論理Ｈ）を示している場合はクロックドインバータ２１１がスキャンイン信号ＳＩをクロックドインバータ１２１に入力し、スキャンモード信号Ｓがアクティブではない状態（論理Ｌ）を示している場合はトランスミッションゲート２１２がクロックドインバータ１１１および１１２の何れかの出力をクロックドインバータ１２１に入力する。クロックドインバータ２１１およびトランスミッションゲート２１２には互いに正反対の位相の制御信号が入力されるため、排他的に信号を入力することができる。

また、インバータ１５２の出力にはインバータ２６１が接続される。このインバータ２６１はインバータ１５２の出力の反転信号をスキャンアウト信号ＳＯとして出力する回路である。

この第４の変形例により、本発明の実施の形態におけるＭＴＣＭＯＳフリップフロップの回路構成を一部変更することによりスキャンパスを設けることが可能であることがわかる。この第４の変形例では基本的なスキャンパス付きＭＴＣＭＯＳフリップフロップの構成例を示したが、第１乃至第３の変形例のようにクリア機能、プリセット機能またはイネーブル機能をさらに備えるようにしてもよい。

このように、本発明の実施の形態によれば、ホールド信号ＨＬＤがアクティブな状態を示す場合に非ＭＴＣＭＯＳ制御のスレーブフリップフロップの出力をＭＴＣＭＯＳ制御のマスターフリップフロップにフィードバックするように制御することにより、ＭＴＣＭＯＳスイッチ９３１の接続および切断の際のタイミング調整を簡単化することができる。これにより、ＭＴＣＭＯＳ技術をＡＳＩＣ設計に利用することが容易になる。

なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、以下に示すように特許請求の範囲における発明特定事項とそれぞれ対応関係を有するが、これに限定されるものではなく本発明の要旨を逸脱しない範囲において種々の変形を施すことができる。

すなわち、請求項１において、クロック供給回路は例えばＮＡＮＤゲート１７１およびインバータ１７２に対応する。また、第１の保持回路は例えばインバータ１３１およびクロックドインバータ１３２に対応する。また、第２の保持回路は例えばインバータ１５１および１５２に対応する。また、入力切替回路は例えばクロックドインバータ１１１および１１２に対応する。また、電源供給制御回路は例えばＭＴＣＭＯＳスイッチ９３１に対応する。

また、請求項３において、クリア回路は例えばＮＡＮＤゲート１３３および１５１に対応する。また、請求項４における機能は、ＮＯＲゲート１９１に対応する。

また、請求項５において、プリセット回路は例えばＮＡＮＤゲート１３４および１５４に対応する。また、請求項６における機能は、ＮＯＲゲート１９３に対応する。

また、請求項７において、クロック供給回路は例えばＮＡＮＤゲート１７１およびインバータ１７２に対応する。また、第１の保持回路は例えばインバータ１３１およびクロックドインバータ１３２に対応する。また、第２の保持回路は例えばインバータ１５１および１５２に対応する。また、入力切替回路は例えばクロックドインバータ１１３および１１４に対応する。また、電源供給制御回路は例えばＭＴＣＭＯＳスイッチ９３１に対応する。

また、請求項８において、クロック供給回路は例えばＮＡＮＤゲート１７１およびインバータ１７２に対応する。また、第１の保持回路は例えばインバータ１３１およびクロックドインバータ１３２に対応する。また、第２の保持回路は例えばインバータ１５１および１５２に対応する。また、入力切替回路は例えばクロックドインバータ１１１、１１２および２１１ならびにトランスミッションゲート２１２に対応する。また、電源供給制御回路は例えばＭＴＣＭＯＳスイッチ９３１に対応する。

また、請求項９において、クロック供給回路は例えばＮＡＮＤゲート１７１およびインバータ１７２に対応する。また、第１の保持回路は例えばインバータ１３１およびクロックドインバータ１３２に対応する。また、第２の保持回路は例えばインバータ１５１および１５２に対応する。また、入力切替回路は例えばクロックドインバータ１１１および１１２に対応する。また、電源供給制御回路は例えばＭＴＣＭＯＳスイッチ９３１に対応する。また、フリップフロップ制御回路は例えばＭＴＣＭＯＳ制御回路８９０に対応する。

なお、本発明の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。

ＭＴＣＭＯＳの基本回路構成例を示す図である。本発明の実施の形態におけるフリップフロップの構成例を示す図である。本発明の実施の形態におけるフリップフロップの動作タイミング例を示す図である。本発明の実施の形態におけるフリップフロップの制御信号の分配例を示す図である。本発明の実施の形態におけるフリップフロップの第１の変形例を示す図である。本発明の実施の形態におけるフリップフロップの第２の変形例を示す図である。本発明の実施の形態におけるフリップフロップの第３の変形例を示す図である。本発明の実施の形態におけるフリップフロップの第４の変形例を示す図である。

符号の説明

２１〜２６非ＭＴＣＭＯＳ機能ブロック
１１１〜１１４、１２１クロックドインバータ
１３１インバータ
１３２クロックドインバータ
１３３、１３４ＮＡＮＤゲート
１４１、１４２トランスミッションゲート
１５１、１５２インバータ
１５３、１５４ＮＡＮＤゲート
１６１インバータ
１７１ＮＡＮＤゲート
１７２インバータ
１８１、１８３インバータ
１８２ＮＯＲゲート
１９１、１９３ＮＯＲゲート
１９２、１９４インバータ
２０１インバータ
２１１クロックドインバータ
２１２トランスミッションゲート
２６１インバータ
８１０ＭＴＣＭＯＳフリップフロップ
８２０ＭＴＣＭＯＳスイッチ
８９０ＭＴＣＭＯＳ制御回路
９１０ＭＴＣＭＯＳ機能ブロック
９２０非ＭＴＣＭＯＳ機能ブロック
９３１ＭＴＣＭＯＳスイッチ

Claims

スリープ信号がアクティブでない状態においては第１の状態と第２の状態とを繰り返すクロック信号を出力し、前記スリープ信号がアクティブな状態においては前記クロック信号を前記第１の状態に固定するクロック供給回路と、
前記クロック信号が前記第１の状態を示す間に入力信号を取り込んで、前記クロック信号が前記第２の状態を示す間は前記入力信号を保持する第１の保持回路と、
前記クロック信号が前記第２の状態を示す間に前記第１の保持回路から出力された第１の信号を取り込んで、前記クロック信号が前記第１の状態を示す間は前記第１の信号を保持する第２の保持回路と、
ホールド信号がアクティブな状態においては前記第２の保持回路から出力された第２の信号を前記入力信号として供給し、前記ホールド信号がアクティブでない状態においては外部からの信号を前記入力信号として供給する入力切替回路と、
電源供給制御信号がアクティブな状態においては前記第１の保持回路および前記入力切替回路に対して電源を供給し、前記電源供給制御信号がアクティブでない状態においては前記第１の保持回路および前記入力切替回路に対して電源を供給しないように制御する電源供給制御回路と
を具備し、
少なくとも前記スリープ信号がアクティブな状態においてのみ前記電源供給制御信号がアクティブでない状態に設定され、少なくともホールド信号がアクティブな状態においてのみ前記スリープ信号がアクティブな状態に設定されるフリップフロップ。
前記電源供給制御回路は、ＭＴＣＭＯＳスイッチであることを特徴とする請求項１記載のフリップフロップ。
クリア信号がアクティブな状態においては前記第２の保持回路に保持される信号をクリアするクリア回路をさらに具備することを特徴とする請求項１記載のフリップフロップ。
前記クリア回路は、抑制信号がアクティブな状態においては前記クリア信号の状態にかかわらず前記第２の保持回路に保持される信号のクリアを行わないことを特徴とする請求項３記載のフリップフロップ。
プリセット信号がアクティブな状態においては前記第２の保持回路に保持される信号をプリセットするプリセット回路をさらに具備することを特徴とする請求項１記載のフリップフロップ。
前記プリセット回路は、抑制信号がアクティブな状態においては前記プリセット信号の状態にかかわらず前記第２の保持回路に保持される信号のプリセットを行わないことを特徴とする請求項５記載のフリップフロップ。
スリープ信号がアクティブでない状態においては第１の状態と第２の状態とを繰り返すクロック信号を出力し、前記スリープ信号がアクティブな状態においては前記クロック信号を前記第１の状態に固定するクロック供給回路と、
前記クロック信号が前記第１の状態を示す間に入力信号を取り込んで、前記クロック信号が前記第２の状態を示す間は前記入力信号を保持する第１の保持回路と、
前記クロック信号が前記第２の状態を示す間に前記第１の保持回路から出力された第１の信号を取り込んで、前記クロック信号が前記第１の状態を示す間は前記第１の信号を保持する第２の保持回路と、
ホールド信号がアクティブな状態またはイネーブル信号がアクティブでない状態においては前記第２の保持回路から出力された第２の信号を前記入力信号として供給し、前記ホールド信号がアクティブでない状態かつイネーブル信号がアクティブな状態においては外部からの信号を前記入力信号として供給する入力切替回路と、
電源供給制御信号がアクティブな状態においては前記第１の保持回路および前記入力切替回路に対して電源を供給し、前記電源供給制御信号がアクティブでない状態においては前記第１の保持回路および前記入力切替回路に対して電源を供給しないように制御する電源供給制御回路と
を具備し、
少なくとも前記スリープ信号がアクティブな状態においてのみ前記電源供給制御信号がアクティブでない状態に設定され、少なくともホールド信号がアクティブな状態においてのみ前記スリープ信号がアクティブな状態に設定されるフリップフロップ。
スリープ信号がアクティブでない状態においては第１の状態と第２の状態とを繰り返すクロック信号を出力し、前記スリープ信号がアクティブな状態においては前記クロック信号を前記第１の状態に固定するクロック供給回路と、
前記クロック信号が前記第１の状態を示す間に入力信号を取り込んで、前記クロック信号が前記第２の状態を示す間は前記入力信号を保持する第１の保持回路と、
前記クロック信号が前記第２の状態を示す間に前記第１の保持回路から出力された第１の信号を取り込んで、前記クロック信号が前記第１の状態を示す間は前記第１の信号を保持する第２の保持回路と、
スキャンモード信号がスキャンモードである旨を示している場合にはスキャンイン信号を前記入力信号として供給し、前記スキャンモード信号がスキャンモードでない旨を示している場合にはホールド信号がアクティブな状態であれば前記第２の保持回路から出力された第２の信号を前記入力信号として供給し、前記ホールド信号がアクティブでない状態であれば外部からの信号を前記入力信号として供給する入力切替回路と、
電源供給制御信号がアクティブな状態においては前記第１の保持回路および前記入力切替回路に対して電源を供給し、前記電源供給制御信号がアクティブでない状態においては前記第１の保持回路および前記入力切替回路に対して電源を供給しないように制御する電源供給制御回路と
を具備し、
少なくとも前記スリープ信号がアクティブな状態においてのみ前記電源供給制御信号がアクティブでない状態に設定され、少なくともホールド信号がアクティブな状態においてのみ前記スリープ信号がアクティブな状態に設定されるフリップフロップ。
スリープ信号がアクティブでない状態においては第１の状態と第２の状態とを繰り返すクロック信号を出力し、前記スリープ信号がアクティブな状態においては前記クロック信号を前記第１の状態に固定するクロック供給回路と、
前記クロック信号が前記第１の状態を示す間に入力信号を取り込んで、前記クロック信号が前記第２の状態を示す間は前記入力信号を保持する第１の保持回路と、
前記クロック信号が前記第２の状態を示す間に前記第１の保持回路から出力された第１の信号を取り込んで、前記クロック信号が前記第１の状態を示す間は前記第１の信号を保持する第２の保持回路と、
ホールド信号がアクティブな状態においては前記第２の保持回路から出力された第２の信号を前記入力信号として供給し、前記ホールド信号がアクティブでない状態においては外部からの信号を前記入力信号として供給する入力切替回路と、
電源供給制御信号がアクティブな状態においては前記第１の保持回路および前記入力切替回路に対して電源を供給し、前記電源供給制御信号がアクティブでない状態においては前記第１の保持回路および前記入力切替回路に対して電源を供給しないように制御する電源供給制御回路と、
少なくとも前記スリープ信号がアクティブな状態においてのみ前記電源供給制御信号をアクティブでない状態に設定し、少なくともホールド信号がアクティブな状態においてのみ前記スリープ信号をアクティブな状態に設定するフリップフロップ制御回路と
を具備する半導体集積回路。