DE112021007228T5 - Selektiv kreuzgekoppelte wechselrichter und zugehörige vorrichtungen, systeme und verfahren - Google Patents

Selektiv kreuzgekoppelte wechselrichter und zugehörige vorrichtungen, systeme und verfahren Download PDF

Info

Publication number
DE112021007228T5
DE112021007228T5 DE112021007228.5T DE112021007228T DE112021007228T5 DE 112021007228 T5 DE112021007228 T5 DE 112021007228T5 DE 112021007228 T DE112021007228 T DE 112021007228T DE 112021007228 T5 DE112021007228 T5 DE 112021007228T5
Authority
DE
Germany
Prior art keywords
inverter
node
path
switch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021007228.5T
Other languages
English (en)
Inventor
Victor Nguyen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of DE112021007228T5 publication Critical patent/DE112021007228T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

Eine Vorrichtung kann einen ersten Wechselrichter und einen zweiten Wechselrichter einschließen, die zwischen einem ersten Knoten und einem zweiten Knoten kreuzgekoppelt sind, um einen Signalzustand zu speichern, der durch komplementäre Spannungen am ersten Knoten und zweiten Knoten dargestellt wird. Die Vorrichtung kann ferner einen ersten Pfad einschließen, der durch den zweiten Wechselrichter definiert ist, der ein Impedanzelement einschließt, um einem Ladestrom zu widerstehen, der geeignet ist, den gespeicherten Signalzustand zu ändern. Die Vorrichtung kann ferner den ersten Wechselrichter und einen dritten Wechselrichter einschließen, die selektiv zwischen dem ersten Knoten und dem zweiten Knoten kreuzgekoppelt sind, um einen empfangenen Signalzustand zu speichern, der durch die komplementären Spannungen am ersten Knoten und zweiten Knoten als Reaktion auf ein Anlegen eines Schreibfreigabesignals dargestellt wird.

Description

  • PRIORITÄTSANSPRUCH
  • Diese Anmeldung nimmt unter 35 U.S.C. § 119(e) die Rechte aus der vorläufigen US-Patentanmeldung mit der laufenden Nummer 63/158,242, eingereicht am 8. März 2021, in Anspruch, deren Offenbarung hiermit durch Bezugnahme in seiner Gesamtheit hierin aufgenommen wird.
  • TECHNISCHES GEBIET
  • Diese Beschreibung bezieht sich allgemein auf selektiv kreuzgekoppelte Wechselrichter. Insbesondere beziehen sich verschiedene Beispiele auf Speicherungselemente, einschließlich selektiv kreuzgekoppelter Wechselrichter, ohne Einschränkung. Es werden außerdem zugehörige Vorrichtungen, Systeme und Verfahren offenbart.
  • STAND DER TECHNIK
  • Einige Speicherungselemente (z. B. flüchtige Speicherungselemente, ohne Einschränkung) schließen einen oder mehrere Transistoren ein. Einige Transistoren können von Single Event Upsets (SEUs) betroffen werden. Ein SEU kann eine Zustandsänderung am Transistor sein, die durch ein ionisierendes Teilchen (z. B. ein Ion, ein Elektron oder ein Photon, ohne Einschränkung) verursacht wird, das auf einen empfindlichen Knoten in dem Transistor trifft (z. B. eine Quelle oder einen Drain des Transistors, ohne Einschränkung).
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Während diese Offenbarung mit Ansprüchen schließt, die bestimmte Beispiele besonders hervorheben und eindeutig beanspruchen, können verschiedene Merkmale und Vorteile von Beispielen innerhalb des Schutzumfangs dieser Offenbarung leichter aus der folgenden Beschreibung entnommen werden, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen wird, in denen gilt:
    • 1A ist ein Funktionsblockdiagramm, das eine beispielhafte Schaltung gemäß einem oder mehreren Beispielen veranschaulicht.
    • 1B ist ein Funktionsblockdiagramm, das einen beispielhaften Schaltkreis gemäß einem oder mehreren Beispielen veranschaulicht.
    • 2 ist ein Flussdiagramm eines beispielhaften Verfahrens zum Betätigen eines Schalters gemäß einem oder mehreren Beispielen.
    • 3 ist ein Funktionsblockdiagramm, das eine weitere beispielhafte Schaltung gemäß einem oder mehreren Beispielen veranschaulicht.
    • 4 ist ein Funktionsblockdiagramm, das noch eine weitere beispielhafte Schaltung gemäß einem oder mehreren Beispielen veranschaulicht.
    • 5 veranschaulicht einen Gesichtspunkt des Gegenstands gemäß einem Beispiel.
    • 6 ist ein Flussdiagramm eines anderen beispielhaften Verfahrens zum Betätigen eines Schalters gemäß einem oder mehreren Beispielen.
    • 7 ist ein Zustandsmaschinendiagramm, das eine Zustandsmaschine veranschaulicht, die Beziehungen zwischen Zuständen eines Speicherungselements gemäß einem oder mehreren Beispielen veranschaulicht.
    • 8 ist ein Flussdiagramm eines beispielhaften Verfahrens zum Betreiben eines Speicherungselements gemäß einem oder mehreren Beispielen.
    • 9 ist ein Flussdiagramm eines anderen beispielhaften Verfahrens zum Betreiben eines Speicherungselements gemäß einem oder mehreren Beispielen.
    • 10 ist ein Flussdiagramm eines noch weiteren beispielhaften Verfahrens zum Betreiben eines Speicherungselements gemäß einem oder mehreren Beispielen.
    • 11 ist ein Funktionsblockdiagramm, das ein beispielhaftes Field Programmable Gate Array gemäß einem oder mehreren Beispielen veranschaulicht.
    • 12 ist ein Funktionsblockdiagramm, das ein beispielhaftes Speicher-Array gemäß einem oder mehreren Beispielen veranschaulicht.
  • ART(EN) DER AUSFÜHRUNG DER ERFINDUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezifische Beispiele gezeigt sind, in denen die vorliegende Offenbarung ausgeübt werden kann. Diese Beispiele sind hinreichend detailliert beschrieben, um es Durchschnittsfachleuten zu ermöglichen, die vorliegende Offenbarung in die Praxis umzusetzen. Allerdings können auch andere Beispiele verwendet werden, und es können strukturelle, materielle und verfahrenstechnische Änderungen vorgenommen werden, ohne vom Schutzumfang der Offenbarung abzuweichen.
  • Die hierin dargestellten Veranschaulichungen sollen keine tatsächlichen Ansichten eines bestimmten Verfahrens oder Systems oder einer bestimmten Vorrichtung oder Struktur sein, sondern sind lediglich idealisierte Darstellungen, die zum Beschreiben der Beispiele der vorliegenden Offenbarung verwendet werden. Die hierin dargestellten Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Ähnliche Strukturen oder Komponenten in den verschiedenen Zeichnungen können zur Vereinfachung für den Leser die gleiche oder eine ähnliche Nummerierung beibehalten; die Ähnlichkeit in der Nummerierung bedeutet jedoch nicht, dass die Strukturen oder Komponenten notwendigerweise in Größe, Zusammensetzung, Konfiguration oder einer anderen Eigenschaft identisch sind.
  • Die folgende Beschreibung kann Beispiele einschließen, um es Durchschnittsfachleuten zu ermöglichen, die offenbarten Beispiele auszuüben. Die Verwendung der Begriffe „beispielhaft“, „als Beispiel“ und „zum Beispiel“ bedeutet, dass die zugehörige Beschreibung erläuternd ist, und obwohl der Schutzumfang der Offenbarung die Beispiele und ihre rechtlichen Äquivalente umfassen soll, ist die Verwendung dieser Begriffe nicht dazu bestimmt, den Schutzumfang eines Beispiels dieser Offenbarung auf die spezifizierten Komponenten, Schritte, Merkmale, Funktionen oder dergleichen einzuschränken.
  • Es ist leicht einzusehen, dass die Komponenten der hier allgemein beschriebenen und in der Zeichnung veranschaulichten Beispiele in einer Vielzahl unterschiedlicher Konfigurationen angeordnet und gestaltet werden können. Somit soll die folgende Beschreibung verschiedener Beispiele den Schutzumfang der vorliegenden Offenbarung nicht einschränken, sondern ist lediglich für verschiedene Beispiele repräsentativ. Während die verschiedenen Gesichtspunkte der Beispiele in Zeichnungen vorgelegt werden können, sind die Zeichnungen nicht notwendigerweise maßstabsgetreu gezeichnet, sofern nicht ausdrücklich angegeben.
  • Des Weiteren sind die gezeigten und beschriebenen spezifischen Implementierungen nur Beispiele und sollten nicht als die einzige Möglichkeit zum Implementieren der vorliegenden Offenbarung ausgelegt werden, sofern hierin nicht anders angegeben. Elemente, Schaltungen und Funktionen können in Blockdiagrammform dargestellt sein, um die vorliegende Offenbarung nicht durch unnötige Details undeutlich werden zu lassen. Umgekehrt sind die gezeigten und beschriebenen spezifischen Implementierungen nur Beispiele und sollten nicht als die einzige Möglichkeit zum Implementieren der vorliegenden Offenbarung ausgelegt werden, sofern hierin nicht anders angegeben. Außerdem sind Blockdefinitionen und die Aufteilung von Logik zwischen verschiedenen Blöcken ein Beispiel für eine spezifische Implementierung. Es ist für Durchschnittsfachleute ohne Weiteres ersichtlich, dass die vorliegende Offenbarung durch zahlreiche andere Aufteilungslösungen ausgeübt werden kann. Auf Details zu zeitlichen Erwägungen und dergleichen wurde größtenteils verzichtet, soweit solche Details für ein vollständiges Verständnis der vorliegenden Offenbarung nicht erforderlich sind und innerhalb der Fähigkeiten von Durchschnittsfachleuten liegen.
  • Durchschnittsfachleute würden verstehen, dass Informationen und Signale unter Verwendung einer Vielfalt unterschiedlicher Technologien und Techniken dargestellt werden können. Zum Beispiel können Daten, Anweisungen, Befehle, Informationen, Signale, Bits und Symbole, auf die in dieser Beschreibung Bezug genommen werden kann, durch Spannungen, Ströme, elektromagnetische Wellen, Magnetfelder oder -partikel, optische Felder oder Partikel oder eine beliebige Kombination davon dargestellt werden. Manche Zeichnungen können Signale zur Übersichtlichkeit der Darstellung und Beschreibung als ein einzelnes Signal veranschaulichen. Durchschnittsfachleute werden verstehen, dass das Signal einen Bus von Signalen darstellen kann, wobei der Bus eine Vielfalt von Bitbreiten aufweisen kann und die vorliegende Offenbarung auf einer beliebigen Anzahl von Datensignalen, einschließlich eines einzelnen Datensignals, implementiert werden kann. Fachleute erkennen, dass die vorliegende Offenbarung die Kommunikation von Quanteninformationen und Qubits umfasst, die verwendet werden, um Quanteninformationen darzustellen.
  • In der vorliegenden Offenbarung beziehen sich die Begriffe „Single Event Upset“ und „SEU“ auf eine Zustandsänderung des Quellknotens oder des Drain-Knotens eines Transistors, die von einem oder mehreren Ionisierungsteilchen resultiert, die den Transistor beeinflussen. Zum Beispiel kann ein Quellknoten oder Drain-Knoten eines Transistors von einem Schwerion getroffen werden, was einen Zufluss von Elektron-Loch-Paaren verursachen kann, was den Quellknoten oder Drain-Knoten zu höherer oder niedrigerer Spannung treiben kann. Die höhere oder niedrigere Spannung am Quellknoten oder Drain-Knoten des Transistors kann zu einer Änderung eines Zustands (z. B. „ein“ zu „aus“ oder „aus“ zu „ein“) des Transistors führen. Somit kann in der vorliegenden Offenbarung der Begriff SEU auf einen Transistor angewendet werden, um anzuzeigen, dass der Transistor auf der Grundlage eines SEU seinen Zustand geändert hat. Und in der vorliegenden Offenbarung kann der Begriff SEU auf eine Vorrichtung (z. B. ein flüchtiges Speicherungselement, ohne Einschränkung) angewendet werden, um anzuzeigen, dass die Vorrichtung basierend auf einem SEU den Zustand geändert hat, zum Beispiel kann sich ein von dem flüchtigen Speicherungselement gespeichertes Datenbit als Folge des SEU ändern.
  • In der vorliegenden Offenbarung können sich die Begriffe „resistent gegenüber Single Event Upset“ oder „SEU-resistent“ auf einen Zustand beziehen, der resistenter gegenüber SEU ist als ein anderes System, eine andere Schaltung oder eine andere Vorrichtung. Insbesondere kann ein SEU-resistentes System, eine SEU-resistente Schaltung oder eine SEU-resistente Vorrichtung ein oder mehrere Elemente einschließen, die es dem SEU-resistenten System, der SEU-resistenten Schaltung oder der SEU resistenten Vorrichtung ermöglichen können, weniger wahrscheinlich ein SEU zu erleben als Systeme, Schaltungen oder Vorrichtungen, die das eine oder die mehreren Elemente nicht einschließen.
  • Zusätzlich oder alternativ kann die SEU-Resistenz ein System, eine Schaltung oder eine Vorrichtung verbessern, indem sie das System, die Schaltung oder die Vorrichtung resistenter gegenüber Ereignissen macht, die einen Zustand eines Latches des Systems, der Schaltung oder der Vorrichtung stören können. Zum Beispiel kann SEU-Resistenz verbessern, wie ein System, eine Schaltung oder eine Vorrichtung auf ein Ereignis reagiert, das eine Wortzeile für eine kurze Zeitspanne ermöglicht. Beispiele für Ereignisse, die eine Wortzeile für eine kurze Zeitspanne ermöglichen können, schließen einen Benutzerfehler oder einen Fehler in einem Steuerungssystem ein, der eine Wortzeile ohne Einschränkung antreibt.
  • In der vorliegenden Offenbarung bezieht sich der Begriff „flüchtiges Speicherungselement“ auf eine Zelle der Datenspeicherung, die Strom benötigt, um Informationen zu speichern. Beispiele für flüchtige Speicherungselemente schließen ein, sind aber nicht darauf beschränkt: Latch-Schaltungen, Flipflop-Schaltungen und Schaltungen, die kreuzgekoppelte Wechselrichter einschließen. Einige Field Programmabel Gate Arrays (FPGAs) schließen Konfigurationszellen ein, die flüchtige Speicherungselemente einschließen. Außerdem schließen statische Direktzugriffsspeicher (SRAM)- Zellen flüchtige Speicherungselemente ein.
  • Im Allgemeinen können flüchtige Speicherungselemente von SEUs beeinflusst werden. Als ein nicht einschränkendes Beispiel kann ein Transistorknoten eines Wechselrichters eines Paares kreuzgekoppelter Wechselrichter eines flüchtigen Speicherungselements Zustände als Reaktion auf ein SEU ändern, und als Folge kann sich ein Datenbit ändern, das durch das flüchtige Speicherungselement gespeichert wird.
  • Eine Möglichkeit zur Verstärkung der SEU-Resistenz, die dem Erfinder dieser Offenbarung bekannt ist, besteht darin, ein Impedanzelement in einer Schaltung einzuschließen, die für SEU anfällige Elemente einschließt. Zum Beispiel kann Einschließen eines Impedanzelement in einem Pfad einer Schleife zwischen kreuzgekoppelten Wechselrichtern (z. B. in einem flüchtigen Speicherungselement, ohne Einschränkung) eine Zeitkonstante (z. B. RC-Zeit) einer Schaltung, welche die kreuzgekoppelten Wechselrichter einschließt, erhöhen. Aufgrund der erhöhten Zeitkonstante beeinflussen SEUs, die von kurzer Dauer sind, weniger wahrscheinlich einen Zustand der kreuzgekoppelten Wechselrichter. Zum Beispiel können ein oder mehrere kreuzgekoppelte Wechselrichter, die durch Transistoren implementiert sind, Zustände als Folge eines SEU ändern. Wenn ein Impedanzelement in einer Schaltung mit den Transistoren vorhanden ist, kann das Impedanzelement einer schnellen Änderung der Spannung an den Transistoren standhalten und kann bewirken, dass der eine oder die mehreren kreuzgekoppelten Wechselrichter in ihren Vor-SEU-Zustand zurückkehren. Ein Impedanzelement kann ein Element sein, das durch eine Resistenz gegen ein Herbeiführen eines Flusses einer Ladung gekennzeichnet ist, die geeignet ist, den Zustand der flüchtigen Speicherungsvorrichtung zu ändern. Beispiele für Impedanzelemente schließen einen resistiven Direktzugriffsspeicher (ReRAM), eine Anti-Fuse oder einen vertikalen Widerstand ohne Einschränkung ein.
  • Einschließen eines Impedanzelements in einem flüchtigen Speicherungselement kann von Kompromissen begleitet sein. Hinzufügen eines Impedanzelements zu herkömmlichen flüchtigen Speicherungselementen kann die Schreibzeit eines solchen flüchtigen Speicherungselements erhöhen, sofern die Schreib-Leitungsspannung erhöht wurde. In einigen Fällen kann eine erhöhte Schreib-Leitungsspannung oder eine erhöhte Schreibzeit eines flüchtigen Speicherungselements unerwünscht sein.
  • Verschiedene Beispiele der vorliegenden Offenbarung können die SEU-Resistenz eines flüchtigen Speicherungselements ohne einen (oder mit einem geringeren) Kompromiss einer höheren Schreib-Leitungsspannung oder einer längeren Schreibzeit anderer Ansätze erhöhen, um die SEU-Reistenz zu erhöhen. Als ein nicht einschränkendes Beispiel können verschiedene Beispiele die SEU-Resistenz erhöhen, während Schreibzeiten von flüchtigen Speicherungselementen begrenzt werden (z. B. auf etwa 100 ns oder weniger, ohne Einschränkung). Ferner können verschiedene Beispiele die SEU-Resistenz eines flüchtigen Speicherungselements mit einer entsprechenden Zunahme der Größe (z. B. physische Größe des flüchtigen Speicherungselements, z. B. auf einem Chip, ohne Einschränkung) von etwa 60 % im Vergleich zu einem flüchtigen Speicherungselement ohne offenbarte SEU-Reistenz erhöhen. Eine Größenzunahme von ungefähr 60 % kann eine Verbesserung gegenüber anderen Ansätzen sein, um die SEU-Resistenz zu erhöhen, was zu einer Größenzunahme von über 60 % führen kann.
  • 1A ist ein Funktionsblockdiagramm, das eine beispielhafte Schaltung 100 gemäß einem oder mehreren Beispielen veranschaulicht. Die Schaltung 100 kann SEU-Resistenz aufweisen, ohne eine erhöhte Schreibzeit aufzuweisen. Wie in 1A dargestellt, kann die Schaltung 100 einen ersten Wechselrichter 102 und einen zweiten Wechselrichter 104 einschließen, die zwischen dem ersten Knoten 106 und dem zweiten Knoten 108 kreuzgekoppelt sind. Wie in 1A dargestellt, kann der erste Knoten 106 eine erste Spannung 110 (V1) aufweisen, und der zweite Knoten 108 kann eine zweite Spannung 112 (V2) aufweisen. Wie in 1A dargestellt, kann die Schaltung 100 einen ersten Pfad 114 einschließlich des zweiten Wechselrichters 104 und eines in Reihe geschalteten Impedanzelements 116 definieren. Wie in 1A dargestellt, kann die Schaltung 100 auch einen dritten Wechselrichter 118 und einen Schaltkreis 120 einschließen, der parallel mit dem ersten Pfad 114 gekoppelt ist und optional einen zweiten Pfad 130 definiert. Wie in 1A dargestellt, kann der Schaltkreis 120 ein Schreibfreigabesignal 122 empfangen.
  • Als nicht einschränkendes Beispiel kann die Schaltung 100 eines von einem Array ähnlicher oder identischer Konfigurationszellen eines Field Programmable Gate Array (FPGA) sein (z. B. wie durch Konfigurationszellen 1104 des FPGA 1102 von 11 veranschaulicht). Als weiteres nicht einschränkendes Beispiel kann die Schaltung 100 eines von einem Array ähnlicher oder identischer Speicherzellen eines Speicherarrays sein (z. B. wie durch SEU-resistente Speicherzellen 1204 des Speicherarrays 1202 von 12 veranschaulicht). Gemäß hierin beschriebenen Beispielen kann ein Array von Zellen (Konfigurationszellen oder Speicherzellen) SEU-resistent sein. Somit können die Konfigurationszellen 1104 von 11 SEU-resistent sein und das Speicherarray 1202 von 12 kann SEU-resistent sein.
  • Der erste Wechselrichter 102 und der zweite Wechselrichter 104 können gemeinsam einen Signalzustand speichern, der durch komplementäre Spannungen dargestellt wird, z. B. erste Spannung (V1) 110 erster Knoten 106 und zweite Spannung (V2) 112 am zweiten Knoten 108.
  • Ein Impedanzelement 116 hält einem Ladefluss (z. B. verursacht durch einen SEU) von dem zweiten Knoten 108 zu einem Eingang des zweiten Wechselrichters 104 stand, der geeignet ist, die erste Spannung 110 (die den Signalzustand am ersten Knoten 106 darstellt) zu ändern. Zum Beispiel kann das Impedanzelement 116 einer Änderung der Spannung am zweiten Knoten 108 (und an einem Eingang des zweiten Wechselrichters 104) eine Zeitspanne lang standhalten. Während der Zeitspanne kann die erste Spannung 110 am Ausgang des zweiten Wechselrichters 104 und am Eingang des ersten Wechselrichters 102 unverändert bleiben. Infolge der unveränderten ersten Spannung 110 am Eingang des ersten Wechselrichters 102 kann der erste Wechselrichter 102 die erste Spannung 110 invertieren und die invertierte Spannung (d. h. die zweite Spannung 112) am zweiten Knoten 108 bereitstellen. Somit kann das Impedanzelement 116 für die Zeitspanne den zweiten Wechselrichter 104 und den ersten Wechselrichter 102 veranlassen, einer Änderung standzuhalten und/oder in ihrem Zustand vor der Änderung zu bleiben. Somit muss, um einen Signalzustand des ersten Wechselrichters 102 und des zweiten Wechselrichters 104 zu ändern, eine externe Spannung einen oder beide von dem ersten Knoten 106 und dem zweiten Knoten 108 möglicherweise länger als die Zeitspanne in einem neuen Signalzustand halten. Schaltung 100, einschließlich des ersten Wechselrichters 102, des zweiten Wechselrichters 104 und des Impedanzelements 116, kann SEU-resistent sein, da ein SEU kürzer als die Zeitspanne sein kann. Obwohl ein SEU einen Zustand eines oder beider des ersten Wechselrichters 102 und des zweiten Wechselrichters 104 ändern kann, kann das Impedanzelement 116 dem geänderten Zustand standhalten und kann bewirken, dass der erste Wechselrichter 102 und der zweite Wechselrichter 104 in ihren Vor-SEU-Zustand zurückkehren. Mit anderen Worten kann das Impedanzelement 116 die Schaltung 100 daran hindern, einen neuen Zustand zu verriegeln, sofern der neue Zustand nicht für eine Zeitgeberdauer bestehen bleibt, die länger als eine Zeitkonstante des ersten Pfads 114 ist. Und ein SEU (das den ersten Wechselrichter 102 oder den zweiten Wechselrichter 104 betrifft) kann nicht länger als die Zeitspanne bestehen bleiben.
  • Der dritte Wechselrichter 118 im zweiten Pfad 130 (z. B. ein Bypass-Pfad) ist selektiv mit dem ersten Wechselrichter 102 kreuzgekoppelt (z. B. zwischen dem ersten Knoten 106 und dem zweiten Knoten 108). Der dritte Wechselrichter 118 und der erste Wechselrichter 102 können den Signalzustand gemeinsam speichern, der durch die komplementären Spannungen am ersten Knoten 106 und zweiten Knoten 108 dargestellt wird. Der dritte Wechselrichter 118 kann durch Schaltkreis 120 selektiv mit dem ersten Wechselrichter 102 kreuzgekoppelt sein. Wenn der Schaltkreis 120 geschlossen ist, kann der dritte Wechselrichter 118 (d. h. der zweite Pfad 130) mit dem ersten Wechselrichter 102 kreuzgekoppelt sein, und wenn der dritte Wechselrichter 118 offen ist, muss der dritte Wechselrichter 118 nicht mit dem ersten Wechselrichter 102 kreuzgekoppelt sein. Der zweite Pfad 130 kann aktiviert werden, indem der Schaltkreis 120 so geschlossen wird, dass der dritte Wechselrichter 118 und der erste Wechselrichter 102 einen neuen Signalzustand mindestens die Zeitspanne lang halten, sodass danach der erste Wechselrichter 102 und der zweite Wechselrichter 104 den neuen Signalzustand unabhängig vom Zustand des Schaltkreises 120 halten, wobei der Schaltkreis 120 dann geöffnet sein kann.
  • Als ein Beispiel für den Betrieb der Schaltung 100 können der erste Wechselrichter 102 und der zweite Wechselrichter 104 einen ursprünglichen Signalzustand halten und können SEU-resistent sein. Während eines Schreibvorgangs können der erste Wechselrichter 102 und der dritte Wechselrichter 118 einen neuen Signalzustand empfangen und den neuen Signalzustand halten, bis der Widerstand gegen die Änderung der Spannung des Impedanzelements 116 überwunden wird und der zweite Wechselrichter 104 den neuen Signalzustand empfängt. Danach kann der dritte Wechselrichter 118 vom ersten Wechselrichter 102 getrennt werden, und der erste Wechselrichter 102 und der zweite Wechselrichter 104 können den neuen Signalzustand halten und SEU-Immunität bereitstellen.
  • Schaltkreis 120 kann gemäß dem Schreibfreigabesignal 122 arbeiten (z. B. öffnen oder schließen). Das Schreibfreigabesignal 122 kann einen Schreibvorgang angeben.
  • Jeder des ersten Wechselrichters 102, des zweiten Wechselrichters 104 und des dritten Wechselrichters 118 kann ein beliebiger geeigneter Wechselrichter sein, z. B. ein Wechselrichter, der aus zwei oder mehr Transistoren besteht, ohne Einschränkung. Das Impedanzelement 116 kann ein beliebiges geeignetes Widerstandselement sein, einschließlich, als nicht einschränkende Beispiele, eines neuen resistiven Direktzugriffsspeichers (ReRAM), einer Anti-Fuse oder eines vertikalen Widerstands. In einem Beispiel kann das Impedanzelement 116 eine Impedanz von mindestens einem Megaohm bereitstellen (>= 1 MΩ).
  • In verschiedenen Beispielen kann das Impedanzelement 116 auf jeder Seite des zweiten Wechselrichters 104 positioniert sein, d. h. zwischen dem zweiten Knoten 108 und dem zweiten Wechselrichter 104 oder zwischen dem zweiten Wechselrichter 104 und dem ersten Knoten 106. In verschiedenen Beispielen kann der Schaltkreis 120 in Reihe mit dem dritten Wechselrichter 118 positioniert sein und kann konfiguriert sein, um den dritten Wechselrichter 118 von einer Schaltung, die den ersten Wechselrichter 102 einschließt, zu trennen. In anderen Beispielen kann der Schaltkreis 120 konfiguriert sein, um den dritten Wechselrichter 118 von einer Stromquelle zu trennen, wodurch der dritte Wechselrichter 118 deaktiviert wird.
  • 1B ist ein Funktionsblockdiagramm, das einen beispielhaften Schaltkreis 120 gemäß einem oder mehreren Beispielen veranschaulicht. Schaltkreis 120 kann einen Schalter 128 steuern, um einen Wechselrichter (z. B. den dritten Wechselrichter 118 von 1A) selektiv mit einem anderen Wechselrichter (z. B. dem ersten Wechselrichter 102 von 1A) kreuzzukoppeln. Zusätzlich oder alternativ kann der Schaltkreis 120 den Schalter 128 steuern, um einen Pfad (z. B. den zweiten Pfad 130 von 1A) zwischen einem ersten Knoten (z. B. erster Knoten 106 von 1A) und einem zweiten Knoten (z. B. zweiter Knoten 108 von 1A) selektiv zu aktivieren oder zu deaktivieren. Wie in 1B dargestellt, schließt Schaltkreis 120 eine Steuerschaltung 124 und Schalter 128 ein. Wie in 1B dargestellt, kann Schaltkreis 124 ein Schreibfreigabesignal 122 empfangen. Wie in 1B dargestellt, kann Schaltkreis 124 ein Steuersignal 126 am Ausgang 132 des Schaltkreises 124 an Eingang 134 des Schalters 128 bereitstellen.
  • Schalter 128 kann in Reihe mit dem Pfad sein (z. B. wie in Bezug auf 3 veranschaulicht und beschrieben). Zusätzlich oder alternativ kann Schalter 128 zwischen einer Stromversorgungs- und einer Spannungsversorgungsleitung eines Wechselrichters (z. B. wie in Bezug auf 4 veranschaulicht und beschrieben) sein.
  • Schaltkreis 120 schließt eine Steuerschaltung 124 ein, die den Betrieb (z. B. Öffnen und Schließen) des Schalters 128 als Reaktion auf Schreibfreigabesignal 122 steuern kann. Zum Beispiel kann Ausgang 132 der Steuerschaltung 124 mit Eingang 134 des Schalters 128 gekoppelt sein, wobei Eingang 134 ein Aktivierungseingang sein kann. Steuerschaltung 124 kann das Steuersignal 126 an Schalter 128 bereitstellen, gemäß dem Anlegen und Entfernen des Schreibfreigabesignals 122. Steuersignal 126 kann eine Angabe eines Zustands des Schreibfreigabesignals 122 einschließen.
  • Zusätzlich oder alternativ kann Steuerschaltung 124 das Timing einschließen und kann das Steuersignal 126 in einem ersten Zustand bereitstellen, um den Schalter 128 eine erste vorbestimmte Zeitspanne lang nach dem Anlegen des Schreibfreigabesignals 122 zu schließen. Zusätzlich oder alternativ kann Steuerschaltung 124 das Steuersignal 126 in einem zweiten Zustand zum Öffnen des Schalters 128 nach der ersten vorbestimmten Zeitspanne bereitstellen.
  • Steuerschaltung 124 kann einen oder mehrere Vorgänge von Verfahren 200 von 2 durchführen.
  • 2 ist ein Flussdiagramm eines beispielhaften Verfahrens 200 zum Betätigen eines Schalters gemäß einem oder mehreren Beispielen. Als ein Beispiel kann Verfahren 200 ein Verfahren zum Betätigen von Schalter 128 von 1A und 1B sein. Mindestens ein Abschnitt von Verfahren 200 kann in verschiedenen Beispielen durch eine Vorrichtung oder ein System, wie die Steuerschaltung 124 von 1B oder eine andere Vorrichtung oder ein anderes System, durchgeführt werden. Obwohl als diskrete Vorgänge veranschaulicht, können verschiedene Vorgänge, je nach gewünschter Implementierung, in zusätzliche Vorgänge unterteilt, zu weniger Vorgängen kombiniert oder eliminiert werden.
  • Bei Vorgang 202 kann als Reaktion auf das Anlegen eines Schreibfreigabesignals ein Steuersignal in einem ersten Zustand bereitgestellt werden. Das Steuersignal im ersten Zustand kann wirksam sein, um einen Schalter zu schließen, um einen dritten Wechselrichter mit einem ersten Wechselrichter kreuzzukoppeln. Schreibfreigabesignal 122 von 1A und 1B kann ein Beispiel für das Schreibfreigabesignal von Verfahren 200 sein. Steuersignal 126 von 1B kann ein Beispiel für das Steuersignal von Verfahren 200 sein. Schalter 128 von 1B kann ein Beispiel für den Schalter von Verfahren 200 sein. Der dritte Wechselrichter 118 von 1A kann ein Beispiel für den dritten Wechselrichter von Verfahren 200 sein. Der erste Wechselrichter 102 von 1A kann ein Beispiel für den ersten Wechselrichter von Verfahren 200 sein.
  • Bei Vorgang 204 kann eine erste vorbestimmte Zeitspanne lang nach dem Anlegen des Schreibfreigabesignals das Steuersignal im ersten Zustand weiterhin bereitgestellt werden. Das Steuersignal im ersten Zustand kann wirksam sein, um den Schalter geschlossen zu halten, um den dritten Wechselrichter mit dem ersten Wechselrichter kreuzzukoppeln.
  • Bei Vorgang 206 kann nach der ersten vorbestimmten Zeitspanne ein Steuersignal in einem zweiten Zustand bereitgestellt werden. Das Steuersignal im zweiten Zustand kann wirksam sein, um den Schalter zu öffnen, um den dritten Wechselrichter vom ersten Wechselrichter zu entkoppeln.
  • Die erste vorbestimmte Zeitspanne von Verfahren 200 kann mit einer Zeitkonstante des ersten Pfads 114 von 1A in Beziehung stehen. Zum Beispiel kann die erste vorbestimmte Zeitspanne größer sein als die Zeitkonstante des ersten Pfads 114. Zum Beispiel kann zuerst die vorbestimmte Zeitspanne ein Vielfaches der Zeitkonstante des ersten Pfads 114 sein.
  • 3 ist ein Funktionsblockdiagramm, das eine weitere beispielhafte Schaltung 300 gemäß einem oder mehreren Beispielen veranschaulicht. Wie Schaltung 100 kann Schaltung 300 eine SEU-Resistenz aufweisen, ohne eine erhöhte Schreibzeit aufzuweisen. Wie in 3 dargestellt, schließt Schaltung 300 einen ersten Wechselrichter 302 ein, der selektiv mit einem zweiten Wechselrichter 304 zwischen einem ersten Knoten 308 und einem zweiten Knoten 310 kreuzgekoppelt ist. Wie in 3 dargestellt, definiert Schaltung 300 einen Vorwärtspfad 326 (einschließlich des ersten Wechselrichters 302) zwischen dem ersten Knoten 308 und dem zweiten Knoten 310. Wie in 3 dargestellt, definiert Schaltung 300 einen ersten Pfad 322 zwischen dem zweiten Knoten 310 und dem ersten Knoten 308. Wie in 3 dargestellt, schließt der erste Pfad 322 ein Impedanzelement 306, den zweiten Wechselrichter 304 und einen Freigabeschalter 316 ein. Wie in 3 dargestellt, definiert Schaltung 300 einen zweiten Pfad 324 zwischen dem zweiten Knoten 310 und dem ersten Knoten 308. Wie in 3 dargestellt, schließt ein zweiter Pfad 324 einen dritten Wechselrichter 314 und einen Bypass-Schalter 318 ein. Wie in 3 dargestellt, schließt Schaltung 300 die Bypass-Schaltung 312 ein, die einen Freigabeschalter 316, den Bypass-Schalter 318 und den dritten Wechselrichter 314 einschließt. Wie in 3 dargestellt, schließt Schaltung 300 eine Steuerschaltung 320 ein, die ein Schreibfreigabesignal 328 empfängt.
  • Schaltung 300 kann kreuzgekoppelte Wechselrichter (z. B. ersten Wechselrichter 302 und zweiten Wechselrichter 304) einschließen, die z. B. angeordnet sind, um ein flüchtiges Speicherungselement gemäß einem oder mehreren Beispielen zu bilden. Schaltung 300 kann zusätzlich das Impedanzelement 306 in einem Pfad (z. B. ersten Pfad 322) zwischen dem Paar kreuzgekoppelter Wechselrichter (z. B. erster Wechselrichter 302 und zweiter Wechselrichter 304) einschließen. Das Impedanzelement 306 kann die SEU-Resistenz von Schaltung 300 erhöhen. Zusätzlich kann Schaltung 300 zusätzliche Elemente (einschließlich z. B. dritter Wechselrichter 314, Freigabeschalter 316 und Bypass-Schalter 318) einschließen, um die Erhöhung der Schreibzeit zu verringern, die das Ergebnis des Hinzufügens eines Impedanzelements zu einem Pfad zwischen kreuzgekoppelten Wechselrichtern ist.
  • Der erste Wechselrichter 302, der zweite Wechselrichter 304 und der dritte Wechselrichter 314 können ein beliebiger geeigneter Wechselrichter sein, z. B. ein Wechselrichter, der aus zwei oder mehr Transistoren besteht, ohne Einschränkung. Jeder des ersten Wechselrichters 302, des zweiten Wechselrichters 304 und des dritten Wechselrichters 314 kann konfiguriert sein, um ein Spannungssignal an einem Eingang zu empfangen und an einem Ausgang ein entgegengesetztes Spannungssignal bereitzustellen. Jeder des ersten Wechselrichters 302, des zweiten Wechselrichters 304 und des dritten Wechselrichters 314 kann elektrisch zwischen einem Paar Spannungsleitungen gekoppelt sein, z. B. VDD und Vss (Vss nicht in 3 veranschaulicht), ohne Einschränkung.
  • Impedanzelement 306 kann ein Widerstandselement mit hoher Impedanz, z. B. 1 Megaohm, 1 Gigaohm oder mehr, sein, ohne Einschränkung. Impedanzelement 306 kann ein beliebiges geeignetes Widerstandselement sein, einschließlich, als nicht einschränkende Beispiele, eines neuen resistiven Direktzugriffsspeichers (ReRAM) 330, einer Anti-Fuse 332 oder eines vertikalen Widerstands 334.
  • Freigabeschalter 316 und Bypass-Schalter 318 können ein beliebiger geeigneter Schalter, z. B. ein N-Typ-Metalloxid-Halbleiter-Transistor (NMOS-Transistor), sein, ohne Einschränkung. Freigabeschalter 316 und Bypass-Schalter 318 können die gleiche Art von Schalter sein oder nicht. Jeder von Freigabeschalter 316 und Bypass-Schalter 318 kann als Reaktion auf eine Spannungsdifferenz (z. B. 0,8 V oder 1,7 V, ohne Einschränkung) zwischen einer Gate-Spannung und einer Source-Spannung arbeiten (z. B. öffnen oder schließen).
  • Schaltung 300 schließt einen Vorwärtspfad 326 zwischen dem ersten Knoten 308 und dem zweiten Knoten 310 durch den ersten Wechselrichter 302 ein. Schaltung 300 schließt ferner zwei Rückwärtspfade vom zweiten Knoten 310 zum ersten Knoten 308 ein. Insbesondere schließt Schaltung 300 den ersten Pfad 322 durch das Impedanzelement 306, den zweiten Wechselrichter 304 und den Freigabeschalter 316 und den zweiten Pfad 324 durch den dritten Wechselrichter 314 und den Bypass-Schalter 318 ein. Schaltung 300 kann so betrieben werden, dass einer oder mehrere der Rückwärtspfade, d. h. ein oder mehrere des ersten Pfads 322 und des zweiten Pfads 324, aktiv sein können, während die Schaltung 300 betriebsfähig ist, d. h. ein oder beide von Freigabeschalter 316 und Bypass-Schalter 318 können geschlossen sein, während Schaltung 300 Strom zugeführt wird.
  • Schaltung 300 kann drei Betriebsmodi aufweisen: einen Impedanzmodus, wobei der Vorwärtspfad 326 und der erste Pfad 322 betriebsfähig sein können (d. h. den Strom darin fließen lassen), einen Bypass-Modus, in dem der Vorwärtspfad 326 und der zweite Pfad 324 betriebsfähig sein können, und einen Doppelpfad-Modus, wobei der Vorwärtspfad 326 und sowohl der erste Pfad 322 als auch der zweite Pfad 324 betriebsfähig sein können. Wenn der Freigabeschalter 316 geschlossen ist und der Bypass-Schalter 318 offen ist, befindet sich Schaltung 300 im Impedanzmodus, wenn der Freigabeschalter 316 offen ist und der Bypass-Schalter 318 geschlossen ist, ist Schaltung 300 im Bypass-Modus, und wenn der Freigabeschalter 316 geschlossen ist und der Bypass-Schalter 318 geschlossen ist, befindet sich Schaltung 300 im Doppelpfad-Modus.
  • Schaltung 300 (ob im Impedanzmodus, Bypass-Modus oder Doppelpfad-Modus) schließt eine Konfiguration ein, die üblicherweise als Flipflop oder Latch bezeichnet wird. Die Latch-Konfiguration schließt einen ersten Wechselrichter 302 und einen zweiten Wechselrichter 304 (oder einen dritten Wechselrichter 314) ein, die miteinander kreuzgekoppelt sind. Insbesondere ist ein Ausgang des ersten Wechselrichters 302 elektrisch mit einem Eingang des zweiten Wechselrichters 304 (und mit dem dritten Wechselrichter 314) gekoppelt, und der Ausgang des zweiten Wechselrichters 304 (oder des dritten Wechselrichters 314) ist elektrisch mit einem Eingang des ersten Wechselrichters 302 gekoppelt.
  • Die Latch-Konfiguration ist bistabil, d. h. die Spannungszustände des ersten Knotens 308 und des zweiten Knotens 310 bleiben bei einem von zwei Zuständen stabil. Insbesondere ist die Latch-Konfiguration stabil, wenn ein „hoher“ Spannungszustand (z. B. eine Spannung, die ausgewählt ist, um eine binäre „1“ darzustellen) am ersten Knoten 308 und alternativ eine „niedrige“ Spannung (z. B. eine Spannung, die ausgewählt ist, um eine binäre „0“ darzustellen) am zweiten Knoten 310 vorliegt. Alternativ ist diese Konfiguration stabil, wenn eine „niedrige“ Spannung am ersten Knoten 308 und eine „hohe“ Spannung am zweiten Knoten 310 vorliegt. Solange der erste Wechselrichter 302 und der zweite Wechselrichter 304 jeweils mit VDD versorgt werden, kann die Latch-Konfiguration einen dieser stabilen Zustände aufrechterhalten. Somit kann die Schaltung 300 durch Aufrechterhalten eines der zwei Zustände am ersten Knoten 308 und des anderen der zwei Zustände am zweiten Knoten 310 verwendet werden, um Daten zu speichern, z. B. wie eine einzelne Speicherzelle, die einen Binärwert speichert, ohne Einschränkung. In der vorliegenden Offenbarung können ein im ersten Knoten 308 gespeicherter Zustand und der im zweiten Knoten 310 gespeicherte entgegengesetzte Zustand als ein „Zustand“ der Latch-Konfiguration oder ein „Zustand“ der Schaltung 300 bezeichnet werden.
  • Schaltung 300 kann eine von vielen ähnlichen oder identischen Schaltungen sein, die in einem Array angeordnet und durch einzelne Kombinationen von Bitzeilen (BLs) und Wortzeilen (WLs) zugänglich sind, z. B. durch einen Zugriffsschalter (nicht veranschaulicht). Als nicht einschränkende Beispiele kann die Schaltung 300 eines von einem Array von Konfigurationszellen eines FPGA (z. B. wie durch die Konfigurationszellen 1104 des FPGA 1102 von 11 veranschaulicht) oder eines von einem Array von Speicherzellen (z. B. wie durch Speicherzellen 1204 des Speicherarrays 1202 von 12 veranschaulicht) sein. Eine oder mehrere der Zellen des Arrays können während eines Lesevorgangs oder Schreibvorgangs abgerufen werden.
  • Ein Zustand, der von Schaltung 300 aufrechterhalten wird, kann über den Zugriffsschalter abgerufen werden, um „gelesen“ (d. h. beobachtet) oder „geschrieben“ (d. h. eingestellt, ob geändert oder nicht) zu werden, z. B. angeordnet, um eine BL oder eine WL mit dem ersten Knoten 308 zu koppeln. Als ein nicht einschränkendes Beispiel kann in einem Lesevorgang der Zugriffsschalter geschlossen werden und der Spannungszustand des ersten Knotens 308 (z. B. „hoch“ oder „niedrig“, ohne Einschränkung) kann beobachtet werden, oder der Spannungszustand des zweiten Knotens 310 kann beobachtet werden. In einem Schreibvorgang kann ein Spannungszustand von der BL oder WL an den ersten Knoten 308 übertragen werden, indem die BL oder WL geladen und der Zugriffsschalter geschlossen wird, um Ladung von der BL oder WL an den ersten Knoten 308 zu übertragen.
  • Impedanzelement 306 kann die SEU-Resistenz der Schaltung 300 erhöhen (während die Schaltung 300 im Impedanzmodus ist), indem die Zeitkonstante der Latch-Konfiguration der Schaltung 300 erhöht wird. Als ein nicht einschränkendes Beispiel kann das Impedanzelement 306 die Zeit erhöhen, die benötigt wird, um eine Spannung an einem Eingang des zweiten Wechselrichters 304 als Reaktion auf eine Spannungsänderung am zweiten Knoten 310 zu ändern. Somit kann eine SEU, die inhärent eine kurze Dauer aufweist, die Spannung am ersten Knoten 308 oder zweiten Knoten 310 nicht lange genug ändern, um den Zustand der Schaltung 300 im Impedanzmodus zu ändern. Somit können der Zustand des ersten Wechselrichters 302 und des zweiten Wechselrichters 304 trotz des SEU unverändert bleiben (oder zu ihrem Vor-SEU-Zustand zurückkehren).
  • Durch Erhöhen der Zeit, die zum Ändern eines Zustands der Schaltung 300 benötigt wird, kann jedoch auch eine Schreibzeit der Schaltung 300 (im Impedanzmodus) im Vergleich zu einem Latch ohne Impedanzelement 306 erhöht werden. Eine erhöhte Schreibzeit für eine Speicherzelle kann für einige Anwendungen unerwünscht sein.
  • Bypass-Schaltung 312 kann die Fähigkeit von Schreibvorgängen verbessern, auf die Schaltung 300 schnell zu schreiben. Bypass-Schaltung 312 kann die Schaltung 300 aktivieren, um im Impedanzmodus, Bypass-Modus oder Doppelpfad-Modus zu arbeiten.
  • Im Bypass-Modus schließt die Latch-Konfiguration der Schaltung 300 das Impedanzelement 306 nicht ein, und somit weist die Schaltung 300 im Bypass-Modus eine Zeitkonstante auf, die kleiner als eine Zeitkonstante der Schaltung 300 im Impedanzmodus ist. Somit braucht die Schaltung 300 im Bypass-Modus weniger lange, um Zustände zu ändern als die Schaltung 300 im Impedanzmodus. Und Schaltung 300 im Bypass-Modus weist eine kürzere Schreibzeit als die Schaltung 300 im Impedanzmodus auf. In ähnlicher Weise weist die Latch-Konfiguration der Schaltung 300 im Doppelpfad-Modus eine Zeitkonstante auf, die kleiner als die Zeitkonstante der Schaltung 300 im Impedanzmodus ist, und die Schaltung 300 im Doppelpfad-Modus weist eine kürzere Schreibzeit auf als die Schaltung 300 im Impedanzmodus.
  • Bypass-Schalter 318 kann für die Schaltung 300 geschlossen werden, auf die geschrieben werden soll. Als ein nicht einschränkendes Beispiel kann während eines Schreibvorgangs der Zugriffsschalter geschlossen sein, um einen Spannungszustand von der BL oder WL an den ersten Knoten 308 bereitzustellen (egal, ob der Spannungszustand gleich oder von dem Spannungszustand des ersten Knotens 308 unterschiedlich ist). Ferner kann während des Schreibvorgangs der Bypass-Schalter 318 geschlossen sein, um die Schaltung 300 in den Bypass-Modus (oder Doppelpfad-Modus) einzustellen. Wenn der Bypass-Schalter 318 geschlossen ist und die Schaltung 300 im Bypass-Modus (oder Doppelpfad-Modus) ist, kann der erste Knoten 308 den durch die BL oder WL bereitgestellten Spannungszustand erreichen und der erste Wechselrichter 302 und der dritte Wechselrichter 314 können den Zustand beibehalten. Der erste Wechselrichter 302 und der dritte Wechselrichter 314 können veranlassen, dass der erste Knoten 308 schnell (verglichen mit der Schaltung 300 im Impedanzmodus) den durch BL oder WL angelegten Spannungszustand erreicht.
  • Nach dem Schreibvorgang kann der Zugriffsschalter geöffnet werden. Nach dem Schreibvorgang kann der Bypass-Schalter 318 für eine erste vorbestimmte Zeitspanne geschlossen bleiben und der Schalter 316 kann geschlossen werden (oder geschlossen bleiben). Während der ersten vorbestimmten Zeitspanne kann der zweite Knoten 310 seinen Zustand ändern (oder beibehalten), um dem des ersten Knotens 308 entgegengesetzt zu sein. Die erste vorbestimmte Zeitspanne kann mit der Zeitkonstante des ersten Pfads 322 der Schaltung 300, einschließlich des Impedanzelements 306, in Beziehung stehen, als ein nicht einschränkendes Beispiel kann die erste vorbestimmte Zeitspanne ein Vielfaches der Zeitkonstante des ersten Pfads 322 sein. Der erste Wechselrichter 302 und der dritte Wechselrichter 314 können den Zustand der Schaltung 300 halten, während der erste Pfad 322 den Zustand ändert (oder beibehält), um dem Zustand des zweiten Pfads 324 zu entsprechen, d. h. der zweite Pfad 324 behält den Zustand der Schaltung 300 zumindest bei, bis die Zeitkonstante des ersten Pfads 322 dem ersten Pfad 322 ermöglicht, den Zustand der Schaltung 300 beizubehalten.
  • Nach der ersten vorbestimmten Zeitspanne kann der Bypass-Schalter 318 geöffnet werden und die Schaltung 300 kann im Impedanzmodus verbleiben, um den Zustand der Schaltung 300 beizubehalten, z. B. bis zu einem zukünftigen Schreibvorgang, ohne Einschränkung. Durch Beibehalten von Spannungszuständen im Impedanzmodus, d. h. durch Einschließen des Impedanzelements 306 in der Latch-Konfiguration, kann die Schaltung 300 SEU-resistenter sein als eine Latch-Schaltung, die kein Impedanzelement einschließt.
  • Durch relativ schnelles (im Vergleich zu einer Latch-Schaltung, die ein Impedanzelement, aber keinen Bypass-Pfad einschließt) Empfangen des Spannungszustands ermöglicht die Schaltung 300, dass ein Schreibvorgang relativ schnell erfolgt. Schaltung 300 kann so schnell wie eine ähnliche Latch-Schaltung geschrieben werden, die ein Impedanzelement weglässt.
  • Somit kann Schaltung 300 eine verbesserte SEU-Resistenz ohne eine erhöhte Schreibzeit (verglichen mit anderen Latch-Schaltungen) aufweisen. Ferner können die Vorteile der Schaltung 300 gegenüber anderen Latch-Schaltungen erreicht werden, indem eine relativ kleine Anzahl (z. B. vier Transistoren (z. B. zwei im dritten Wechselrichter 314, einen am Freigabeschalter 316 und einen am Bypass-Schalter 318)) zu einer grundlegenden Latch-Schaltung hinzugefügt wird.
  • Schaltung 300 kann die Steuerschaltung 320 zum Steuern des Freigabeschalters 316 und des Bypass-Schalters 318 einschließen, die steuern kann, in welchem Modus sich die Betriebsschaltung 300 befindet. Steuerschaltung 320 kann einen oder beide von Freigabeschalter 316 und Bypass-Schalter 318 als Reaktion auf Vorgänge aktivieren oder deaktivieren, um einen Zustand der Schaltung 300 einzustellen. Insbesondere kann die Steuerschaltung 320 den Freigabeschalter 316 und den Bypass-Schalter 318 als Reaktion auf Schreibvorgänge oder Schreibfreigabesignal 328 steuern.
  • Als nicht einschränkendes Beispiel kann die Steuerschaltung 320 bewirken, dass der Bypass-Schalter 318 als Reaktion auf einen Schreibvorgang oder als Reaktion auf das Anlegen des Schreibfreigabesignals 328 geschlossen wird oder eingeschaltet wird. Ferner kann die Steuerschaltung 320 bewirken, dass der Bypass-Schalter 318 für eine erste vorbestimmte Zeitspanne nach dem Schreibvorgang (oder nach dem Anlegen des Schreibfreigabesignals 328) geschlossen oder eingeschaltet bleibt. Nach der ersten vorbestimmten Zeitspanne kann die Steuerschaltung 320 den Bypass-Schalter 318 veranlassen, sich zu öffnen oder auszuschalten. Die erste vorbestimmte Zeitspanne kann mit der Zeitkonstante (z. B. RC-Zeit) des ersten Pfads 322 in Beziehung stehen. Als ein nicht einschränkendes Beispiel kann die erste vorbestimmte Zeitspanne ein Vielfaches (z. B. 2, 3 oder 4) der Zeitkonstante des ersten Pfads 322 sein.
  • In verschiedenen Beispielen kann der Freigabeschalter 316 während Schreibvorgängen geschlossen bleiben. In verschiedenen Beispielen kann der Freigabeschalter 316 weggelassen werden und Schaltung 300 kann konfiguriert sein, um zwischen dem Impedanzmodus und dem Doppelpfad-Modus zu wechseln (z. B. wie in Bezug auf 1A beschrieben). Eine Schaltung, die den Freigabeschalter 316 weglässt, kann zumindest insofern vorteilhaft sein, dass sie einen Transistor weniger als Schaltung 300 einschließt.
  • In verschiedenen Beispielen kann die Steuerschaltung 320 bewirken, dass der Freigabeschalter 316 als Reaktion auf einen Schreibvorgang oder als Reaktion auf das Anlegen des Schreibfreigabesignals 328 geöffnet oder ausgeschaltet wird. Ferner kann die Steuerschaltung 320 bewirken, dass der Freigabeschalter 316 für eine zweite vorbestimmte Zeitspanne nach Beginn des Schreibvorgangs offen oder ausgeschaltet bleibt. Nach der zweiten vorbestimmten Zeitspanne kann die Steuerschaltung 320 bewirken, dass der Schalter 316 geschlossen oder eingeschaltet wird. Die zweite vorbestimmte Zeitspanne kann mit der ersten vorbestimmten Zeitspanne in Beziehung stehen, während der Bypass-Schalter 318 geschlossen ist. Als ein nicht einschränkendes Beispiel kann die zweite vorbestimmte Zeitspanne die Hälfte oder ein Drittel der ersten vorbestimmten Zeitspanne betragen. Die zweite vorbestimmte Zeitspanne kann vollständig während der ersten vorbestimmten Zeitspanne auftreten. Deaktivieren des ersten Pfads 322 kann zumindest insofern vorteilhaft sein, dass es der BL (oder WL) ermöglichen kann, Ladung an den ersten Knoten 308 zu übertragen, um die Ladung schneller oder effizienter zu übertragen, z. B. ohne Interferenz vom zweiten Wechselrichter 304, der einen anderen Spannungspegel ausgeben kann als der Spannungspegel, der von der BL (oder WL) bereitgestellt wird. Dementsprechend kann in einigen Beispielen die zweite vorbestimmte Zeitspanne mit einer Zeitspanne in Beziehung stehen, während der die BL (oder WL) dazu konfiguriert ist, während eines Schreibvorgangs elektrisch mit der Schaltung 300 gekoppelt zu sein.
  • Die Position des Impedanzelements 306 zwischen dem Ausgang des ersten Wechselrichters 302 und dem Eingang des zweiten Wechselrichters 304 ist als ein nicht einschränkendes Beispiel angegeben. In anderen Beispielen kann das Impedanzelement 306 zwischen dem Ausgang des zweiten Wechselrichters 304 und dem Freigabeschalter 316 positioniert sein.
  • Zusätzlich oder alternativ wird die Position des Freigabeschalters 316 im ersten Pfad 322 relativ zum zweiten Wechselrichter 304 als ein nicht einschränkendes Beispiel angegeben. In anderen Beispielen kann der Freigabeschalter 316 zwischen dem zweiten Knoten 310 und dem zweiten Wechselrichter 304 liegen.
  • Zusätzlich oder alternativ wird die Ausrichtung des ersten Wechselrichters 302, des zweiten Wechselrichters 304 und des dritten Wechselrichters 314 (d. h. die Ausrichtung der jeweiligen Eingänge und Ausgänge des ersten Wechselrichters 302, des zweiten Wechselrichters 304 und des dritten Wechselrichters 314) als ein nicht einschränkendes Beispiel angegeben. In anderen Beispielen kann die Ausrichtung aller des ersten Wechselrichters 302, des zweiten Wechselrichters 304 und des dritten Wechselrichters 314 umgekehrt sein.
  • 4 ist ein Funktionsblockdiagramm, das noch eine weitere beispielhafte Schaltung 400 gemäß einem oder mehreren Beispielen veranschaulicht. Wie Schaltung 100 und Schaltung 300 kann Schaltung 400 eine SEU-Resistenz aufweisen, ohne eine erhöhte Schreibzeit aufzuweisen. Wie in 4 dargestellt, schließt Schaltung 400 einen ersten Wechselrichter 402 ein, der mit einem zweiten Wechselrichter 404 zwischen einem ersten Knoten 408 und einem zweiten Knoten 410 kreuzgekoppelt ist. Wie in 4 dargestellt, definiert Schaltung 400 einen Vorwärtspfad 426 (einschließlich des ersten Wechselrichters 402) zwischen dem ersten Knoten 408 und dem zweiten Knoten 410. Wie in 4 dargestellt, definiert Schaltung 400 einen ersten Pfad 422 zwischen dem zweiten Knoten 410 und dem ersten Knoten 408. Wie in 4 dargestellt, schließt der erste Pfad 422 ein Impedanzelement 406 und einen zweiten Wechselrichter 404 ein. Wie in 4 dargestellt, definiert Schaltung 400 einen zweiten Pfad 424 zwischen dem zweiten Knoten 410 und dem ersten Knoten 408. Wie in 4 dargestellt, schließt ein zweiter Pfad 424 einen dritten Wechselrichter 414 ein. Wie in 4 dargestellt, schließt Schaltung 400 die Bypass-Schaltung 412 ein, die Freigabeschalter 416, Bypass-Schalter 418 und den dritten Wechselrichter 414 einschließt. Wie in 3 dargestellt, schließt Schaltung 400 eine Steuerschaltung 420 ein, die ein Schreibfreigabesignal 428 empfängt.
  • Unter Bezugnahme auf 4 werden funktionell ähnliche Merkmale mit ähnlichen Bezugszeichen wie die in 3 verwendeten, um 100 inkrementiert, bezeichnet. Um Wiederholung zu vermeiden, werden hierin nicht alle in 4 gezeigten Merkmale ausführlich beschrieben. Vielmehr versteht sich, dass, sofern nicht anders beschrieben, ein durch ein Bezugszeichen bezeichnetes Merkmal, das um 100 größer als das Bezugszeichen eines zuvor beschriebenen Merkmals (egal, ob das zuvor beschriebene Merkmal zuerst vor dem vorliegenden Absatz beschrieben wird oder nach dem vorliegenden Absatz beschrieben wird) im Wesentlichen dem zuvor beschriebenen Merkmal ähnelt.
  • Im Vergleich zu Schaltung 300 weist Schaltung 400 ein alternatives Mittel zum selektiven Kreuzkoppeln des dritten Wechselrichters 414 mit dem ersten Wechselrichter 402 auf. Insbesondere wird der Bypass-Schalter 318 weggelassen und ein oder mehrere Bypass-Schalter 418 sind angeordnet, um den dritten Wechselrichter 414 selektiv von einem oder beiden von VDD und Vss zu entkoppeln. Bypass-Schalter 418 können einen oder mehrere Schalter einschließen, die zwischen VDD und einer Spannungsversorgungsleitung 436 des dritten Wechselrichters 414 oder zwischen Vss und einer anderen Spannungsversorgungsleitung (nicht gekennzeichnet) des dritten Wechselrichters 414 positioniert sind. In einem Beispiel sind die Bypass-Schalter 418 zum Ermöglichen des zweiten Pfads 424 geschlossen, um dem dritten Wechselrichter 414 Strom bereitzustellen. Um den zweiten Pfad 424 zu deaktivieren, werden die Bypass-Schalter 418 geöffnet, um Strom vom dritten Wechselrichter 414 zu entfernen.
  • In ähnlicher Weise, verglichen mit Schaltung 300, weist Schaltung 400 alternative Mittel zum selektiven Kreuzkoppeln des zweiten Wechselrichters 404 mit dem ersten Wechselrichter 402 auf. Insbesondere wird der Freigabeschalter 316 weggelassen und ein oder mehrere Freigabeschalter 416 sind angeordnet, um den zweiten Wechselrichter 404 selektiv von einem oder beiden von VDD und Vss zu entkoppeln. Freigabeschalter 416 können einen oder mehrere Schalter einschließen, die zwischen VDD und einer Spannungsversorgungsleitung 438 des zweiten Wechselrichters 404 oder zwischen Vss und einer anderen Spannungsversorgungsleitung (nicht gekennzeichnet) des zweiten Wechselrichters 404 positioniert sind. In einem Beispiel sind die Freigabeschalter 416 zum Ermöglichen des ersten Pfads 422 geschlossen, um dem zweiten Wechselrichter 404 Strom bereitzustellen. Um den ersten Pfad 422 zu deaktivieren, werden die Freigabeschalter 418 geöffnet, um Strom vom zweiten Wechselrichter 404 zu entfernen.
  • 5 ist ein Funktionsblockdiagramm, das einen beispielhaften Schaltkreis 520 gemäß einem oder mehreren Beispielen veranschaulicht. Schaltkreis 520 kann ein Beispiel der Steuerschaltung 320 von 3 oder ein Beispiel der Steuerschaltung 420 von 4 sein. Schalter 518 kann ein Beispiel für den Bypass-Schalter 318 von 3 oder ein Beispiel für den Bypass-Schalter 418 von 4 sein. Schalter 516 kann ein Beispiel für den Freigabeschalter 316 von 3 oder ein Beispiel für den Freigabeschalter 416 von 4 sein. Wie in 5 dargestellt, schließt Schaltkreis 520 eine Steuerschaltung 502, einen Schalter 516 und einen Schalter 518 ein. Wie in 5 dargestellt, kann Schaltkreis 502 ein Schreibfreigabesignal 528 empfangen. Wie in 5 dargestellt, kann die Steuerschaltung 502 ein Steuersignal 504 an Schalter 518 bereitstellen, kann ein Steuersignal 506 an Schalter 516 bereitstellen.
  • Schaltkreis 520 kann Schalter 518 steuern, z. B. um einen Wechselrichter (z. B. den dritten Wechselrichter 118 von 1A, den dritten Wechselrichter 314 von 3 oder den dritten Wechselrichter 414 von 4) mit einem anderen Wechselrichter (z. B. dem ersten Wechselrichter 102 von 1A, dem ersten Wechselrichter 302 von 3 oder dem ersten Wechselrichter 402 von 4) selektiv kreuzzukoppeln. Zusätzlich kann Schaltkreis 520 den Schalter 516 steuern, z. B. um einen zweiten Wechselrichter (z. B. den zweiten Wechselrichter 304 von 3 oder den zweiten Wechselrichter 404 von 4) selektiv mit einem jeweiligen ersten Wechselrichter (z. B. dem ersten Wechselrichter 302 von 3 oder dem ersten Wechselrichter 402 von 4) kreuzzukoppeln. Ferner kann Schaltkreis 520 den Schalter 518 steuern, um einen Pfad (z. B. den zweiten Pfad 130 von 1A, den zweiten Pfad 324 von 3 oder den zweiten Pfad 424 von 4) zwischen einem ersten Knoten (z. B. dem ersten Knoten 106 von 1A, dem ersten Knoten 308 von 3 oder dem ersten Knoten 408 von 4) und einem zweiten Knoten (z. B. dem zweiten Knoten 108 von 1A, dem zweiten Knoten 310 von 3 oder dem zweiten Knoten 410 von 4) selektiv zu aktivieren oder zu deaktivieren. Zusätzlich kann Schaltkreis 520 den Schalter 516 steuern, um einen Pfad (z. B. den ersten Pfad 322 von 3 oder den ersten Pfad 422 von 4) zwischen dem ersten Knoten 308 bzw. 408 und dem zweiten Knoten 310 bzw. 410 selektiv zu aktivieren oder zu deaktivieren.
  • Jeder von Schalter 518 und Schalter 516 kann sich in Reihe mit seinen jeweiligen Pfaden befinden (z. B. wie in Bezug auf 3 veranschaulicht und beschrieben). Zusätzlich oder alternativ kann jeder der Schalter 518 und Schalter 516 zwischen einer Stromversorgung und einem Wechselrichter liegen (z. B. wie in Bezug auf 4 veranschaulicht und beschrieben).
  • Schaltkreis 520 schließt eine Steuerschaltung 502 ein, die den Betrieb (z. B. Öffnen und Schließen) des Schalters 518 und Schalters 516 als Reaktion auf Schreibfreigabesignal 528 steuern kann. Zum Beispiel kann die Steuerschaltung 502 das Steuersignal 504 an Schalter 518 gemäß dem Anlegen und Entfernen des Schreibfreigabesignals 528 bereitstellen. Steuersignal 504 kann einen Zustand des Schreibfreigabesignals 528 widerspiegeln. Zusätzlich oder alternativ kann Steuerschaltung 502 das Steuersignal 506 an Schalter 516 gemäß dem Anlegen und Entfernen des Schreibfreigabesignals 528 bereitstellen. Steuersignal 506 kann einen Zustand des Schreibfreigabesignals 528 widerspiegeln.
  • Zusätzlich oder alternativ kann Steuerschaltung 502 eine Timing-Schaltung einschließen und kann das Steuersignal 504 bereitstellen, um den Schalter 518 für eine erste vorbestimmte Zeitspanne nach dem Anlegen des Schreibfreigabesignals 528 als Reaktion auf die Timing-Schaltung zu schließen. Zusätzlich oder alternativ kann Steuerschaltung 502 das Steuersignal 504 zum Öffnen des Schalters 518 nach der ersten vorbestimmten Zeitspanne bereitstellen.
  • Zusätzlich oder alternativ kann Steuerschaltung 502 eine Timing-Schaltung einschließen und kann das Steuersignal 506 bereitstellen, um den Schalter 516 für eine zweite vorbestimmte Zeitspanne nach dem Anlegen des Schreibfreigabesignals 528 zu öffnen. Zusätzlich oder alternativ kann Steuerschaltung 502 das Steuersignal 506 zum Schließen des Schalters 516 nach der zweiten vorbestimmten Zeitspanne bereitstellen. Die zweite vorbestimmte Zeitspanne kann kürzer als die erste vorbestimmte Zeitspanne sein, während der die Steuerschaltung 502 bewirkt, dass der Schalter 518 geschlossen wird. Die zweite vorbestimmte Zeitspanne kann vollständig während der ersten vorbestimmten Zeitspanne auftreten. Zusätzlich oder alternativ kann die zweite vorbestimmte Zeitspanne mit einer Zeitspanne in Beziehung stehen, während der eine BL (oder WL) dazu konfiguriert ist, während eines Schreibvorgangs elektrisch mit der Schaltung gekoppelt zu sein.
  • Steuerschaltung 502 kann einen oder mehrere Vorgänge von Verfahren 200 von 2 relativ zum Steuersignal 504 und Schalter 518 durchführen. Ferner kann die Steuerschaltung 502 einen oder mehrere Vorgänge von Verfahren 600 von 6 relativ zum Steuersignal 506 und Schalter 516 durchführen.
  • 6 ist ein Flussdiagramm eines beispielhaften Verfahrens 600 zum Betätigen eines Schalters gemäß einem oder mehreren Beispielen. Als ein Beispiel kann Verfahren 600 ein Verfahren zum Betätigen von Freigabeschalter 316 von 3 oder Freigabeschalter 416 von 4 sein. Mindestens ein Abschnitt von Verfahren 600 kann in verschiedenen Beispielen von einer Vorrichtung oder einem System ausgeführt werden, wie von Steuerschaltung 320 von 3, Steuerschaltung 420 von 4, Steuerschaltung 502 von Schaltkreis 520 von 5 oder einer anderen Vorrichtung oder einem anderen System. Obwohl als diskrete Vorgänge veranschaulicht, können verschiedene Vorgänge, je nach gewünschter Implementierung, in zusätzliche Vorgänge unterteilt, zu weniger Vorgängen kombiniert oder eliminiert werden.
  • Bei Vorgang 602 kann als Reaktion auf das Anlegen eines Schreibfreigabesignals ein Steuersignal in einem ersten Zustand bereitgestellt werden. Das Steuersignal im ersten Zustand kann wirksam sein, um einen Schalter zu öffnen, um einen zweiten Wechselrichter von einem ersten Wechselrichter zu entkoppeln. Schreibfreigabesignal 328 von 3, Schreibfreigabesignal 428 von 4 oder Schreibfreigabesignal 528 von 5 kann ein Beispiel für das Schreibfreigabesignal von Verfahren 600 sein.
  • Steuersignal 506 von 5 kann ein Beispiel für das Steuersignal von Verfahren 600 sein. Freigabeschalter 316 von 3, Freigabeschalter 416 von 4 oder Schalter 516 von 5 kann ein Beispiel für den Schalter von Verfahren 600 sein. Der zweite Wechselrichter 304 von 3 oder der zweite Wechselrichter 404 von 4 kann ein Beispiel für den zweiten Wechselrichter von Verfahren 600 sein. Der erste Wechselrichter 302 von 3 oder der erste Wechselrichter 402 von 4 kann ein Beispiel für den ersten Wechselrichter von Verfahren 600 sein.
  • Bei Vorgang 604 kann für eine zweite vorbestimmte Zeitspanne nach dem Anlegen des Schreibfreigabesignals das Steuersignal im ersten Zustand weiterhin bereitgestellt werden. Das Steuersignal im ersten Zustand kann wirksam sein, um den Schalter geöffnet zu halten, um den zweiten Wechselrichter von dem ersten Wechselrichter zu entkoppeln.
  • Bei Vorgang 606 kann nach der zweiten vorbestimmten Zeitspanne ein Steuersignal in einem zweiten Zustand bereitgestellt werden. Das Steuersignal im zweiten Zustand kann wirksam sein, um den Schalter zu schließen, um den zweiten Wechselrichter mit dem ersten Wechselrichter kreuzzukoppeln.
  • Die zweite vorbestimmte Zeitspanne von Verfahren 600 kann sich auf die erste vorbestimmte Zeitspenne von Verfahren 200 beziehen. Zum Beispiel kann die zweite vorbestimmte Zeitspanne von Verfahren 600 kürzer als die erste vorbestimmte Zeitspanne von Verfahren 200 sein.
  • 7 ist ein Zustandsmaschinendiagramm, das eine Zustandsmaschine 700 veranschaulicht, die Beziehungen zwischen Zuständen eines Speicherungselements (z. B. eines flüchtigen Speicherungselements, ohne Einschränkung) gemäß einem oder mehreren Beispielen beschreiben kann. Als ein nicht einschränkendes Beispiel veranschaulicht 7 Beziehungen zwischen Zuständen der Schaltung 100 von 1A, Schaltung 300 von 3 oder Schaltung 400 von 4. Zustandsmaschine 700 schließt Standardzustand 702, Lesezustand 704, Schreibzustand 706 und Nachschreibzustand 708 ein.
  • Standardzustand 702 kann der Standardbetriebszustand des Speicherungselements sein, d. h. der Zustand, in dem das Speicherungselement Daten speichert und Daten nicht aus dem Speicherungselement gelesen werden, und Daten nicht in das Speicherungselement geschrieben werden. Unter Bezugnahme auf Schaltung 300 von 3 als nicht einschränkendes Beispiel ist im Standardzustand 702 ein Zugriffsschalter (nicht veranschaulicht) offen, Freigabeschalter 316 ist geschlossen und Bypass-Schalter 318 ist offen.
  • Im Standardzustand 702 befindet sich Schaltung 300 im Impedanzmodus, d. h. die Latch-Konfiguration der Schaltung 300 schließt den ersten Pfad 322 und nicht den zweiten Pfad 324 ein. Da die Latch-Konfiguration der Schaltung 300 den ersten Pfad 322 (einschließlich Impedanzelement 306) und nicht den zweiten Pfad 324 einschließt, kann das Speicherungselement im Standardzustand 702 SEU-resistent sein und eine relativ hohe Zeitkonstante aufweisen (z. B. höher als eine Zeitkonstante einer Latch-Schaltung ohne Impedanzelement 306, ohne Einschränkung).
  • Lesezustand 704 kann der Betriebszustand des Speicherungselements sein, während Daten gelesen werden, ohne geändert zu werden. Unter Bezugnahme auf Schaltung 300 von 3 als nicht einschränkendes Beispiel ist im Lesezustand 704 der Zugriffsschalter geschlossen, Freigabeschalter 316 ist geschlossen und Bypass-Schalter 318 ist offen. Somit befindet sich im Lesezustand 704 die Schaltung 300 im Impedanzmodus, und ähnlich dem Standardzustand 702 kann im Lesezustand 704 das Speicherungselement SEU-resistent sein und eine relativ hohe Zeitkonstante aufweisen. Nach Lesezustand 704 kann das Speicherungselement zum Standardzustand 702 zurückkehren.
  • Im Standardzustand 702 und Lesezustand 704 weist das Speicherungselement SEU-Resistenz auf. Somit kann das Speicherungselement SEU-resistent sein.
  • Schreibzustand 706 kann der Betriebszustand des Speicherungselements sein, während Daten auf das Speicherungselement geschrieben werden. Daten können geschrieben werden, egal ob der Zustand des Speicherungselements geändert wird oder gleich bleibt. Der Schreibvorgang kann durch die Zeitspanne definiert sein, während die BL oder WL elektrisch mit dem Speicherungselement gekoppelt ist. Außerdem kann in Schreibzustand 706 gemäß einem oder mehreren Beispielen der Freigabeschalter 316 entweder offen oder geschlossen sein und der Bypass-Schalter 318 ist geschlossen.
  • Im Schreibzustand 706 befindet sich Schaltung 300 im Bypass-Modus (oder Doppelpfad-Modus), d. h. die Latch-Konfiguration der Schaltung 300 schließt den zweiten Pfad 324 (und in einigen Fällen den ersten Pfad 322) ein. Da die Latch-Konfiguration von Schaltung 300 den zweiten Pfad 324 einschließt, kann das Speicherungselement im Schreibzustand 706 eine relativ kurze Schreibzeit aufweisen (z. B. kürzer als eine Schreibzeit einer Schaltung, die den zweiten Pfad weglässt, d. h. kürzer als eine Schreibzeit einer Schaltung mit Impedanzelement 306 und ohne den zweiten Pfad 324, ohne Einschränkung). Da das Speicherungselement während Schreibvorgängen in den Schreibzustand 706 übergeht, weist das Speicherungselement eine kurze Schreibzeit auf.
  • Nach Schreibzustand 706 kann das Speicherungselement in den Nachschreibzustand 708 übergehen. Das Speicherungselement kann für die erste Zeitspanne im Nachschreibzustand 708 bleiben, um es der Schaltung zu ermöglichen, sich zu stabilisieren, z. B. damit ein erster Knoten sich auf einen ersten Spannungspegel einspielt und ein zweiter Knoten sich auf einen komplementären Spannungspegel einspielt. Unter Bezugnahme auf Schaltung 300 von 3 als nicht einschränkendes Beispiel ist im Nachschreibzustand 708 der Zugriffsschalter offen, Freigabeschalter 316 ist geschlossen und Bypass-Schalter 318 ist geschlossen. Im Nachschreibzustand 708 ändert sich in Fällen, in denen der Zustand des Speicherungselements Zustände gewechselt hat, die Ausgabe des zweiten Wechselrichters 304, um mit der Ausgabe des dritten Wechselrichters 314 übereinzustimmen. Die erste Zeitspanne des Nachschreibzustands 708 kann sich auf eine Zeitkonstante des ersten Pfads 322 beziehen, der Impedanzelement 306 einschließt. Nach dem Nachschreibzustand 708 kann das Speicherungselement zum Standardzustand 702 zurückkehren.
  • 8 ist ein Flussdiagramm eines beispielhaften Verfahrens 800 zum Betreiben eines Speicherungselements (z. B. eines flüchtigen Speicherungselements, ohne Einschränkung) gemäß verschiedenen Beispielen der Offenbarung. Mindestens ein Abschnitt von Verfahren 800 kann in verschiedenen Beispielen von einer Vorrichtung oder einem System ausgeführt werden, wie Vorrichtung 100 von 1, Schaltung 300 von 3 oder Schaltung 400 von 4 oder einer anderen Vorrichtung oder einem anderen System. Die in Bezug auf 7 veranschaulichten und beschriebenen Zustände können sich auf die in Bezug auf Verfahren 800 von 8 beschriebenen Zustände beziehen. Obwohl als diskrete Vorgänge veranschaulicht, können verschiedene Vorgänge, je nach gewünschter Implementierung, in zusätzliche Vorgänge unterteilt, zu weniger Vorgängen kombiniert oder eliminiert werden.
  • Bei Vorgang 802 kann ein Signalzustand an einem ersten Wechselrichter und einem zweiten Wechselrichter gespeichert werden. Der erste Wechselrichter und der zweite Wechselrichter können zwischen einem ersten Knoten und einem zweiten Knoten kreuzgekoppelt sein. Der Signalzustand kann durch komplementäre Spannungen am ersten Knoten und zweiten Knoten dargestellt sein. Es kann einen ersten Pfad geben, der durch den zweiten Wechselrichter definiert ist, der ein Impedanzelement einschließt, um einem Ladestrom zu widerstehen, der geeignet ist, den gespeicherten Signalzustand zu ändern, z. B. als Reaktion auf ein SEU.
  • Bei Vorgang 804 kann als Reaktion auf ein Anlegen eines Schreibfreigabesignals ein zweiter Pfad aktiviert werden. Der zweite Pfad kann durch einen dritten Wechselrichter definiert werden, der mit dem ersten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten kreuzgekoppelt ist, um einen empfangenen Signalzustand zu speichern, der durch komplementäre Spannungen am ersten Knoten und zweiten Knoten dargestellt wird.
  • Bei Vorgang 806, der optional ist, kann der zweite Pfad nach dem Anlegen des Schreibfreigabesignals für eine erste vorbestimmte Zeitspanne deaktiviert werden. Die erste vorbestimmte Zeitspanne kann größer als eine Zeitkonstante des ersten Pfads sein.
  • 9 ist ein Flussdiagramm eines beispielhaften Verfahrens 900 zum Betreiben eines Speicherungselements (z. B. eines flüchtigen Speicherungselements, ohne Einschränkung) gemäß verschiedenen Beispielen der Offenbarung. Mindestens ein Abschnitt von Verfahren 900 kann in verschiedenen Beispielen von einer Vorrichtung oder einem System ausgeführt werden, wie Vorrichtung 100 von 1, Schaltung 300 von 3 oder Schaltung 400 von 4 oder einer anderen Vorrichtung oder einem anderen System. Die in Bezug auf 7 veranschaulichten und beschriebenen Zustände können sich auf die in Bezug auf Verfahren 900 von 9 beschriebenen Zustände beziehen. Obwohl als diskrete Vorgänge veranschaulicht, können verschiedene Vorgänge, je nach gewünschter Implementierung, in zusätzliche Vorgänge unterteilt, zu weniger Vorgängen kombiniert oder eliminiert werden.
  • Bei Vorgang 902 kann ein Vorwärtspfad zwischen einem ersten Knoten und einem zweiten Knoten eines Speicherungselements elektrisch mit einem ersten Pfad des Speicherungselements zwischen dem zweiten Knoten und dem ersten Knoten gekoppelt sein. Der Vorwärtspfad kann einen ersten Wechselrichter einschließen. Der erste Pfad kann ein Impedanzelement in Reihe mit einem zweiten Wechselrichter einschließen.
  • Unter Bezugnahme auf 3 kann als ein nicht einschränkendes Beispiel der erste Knoten 308 ein nicht einschränkendes Beispiel des ersten Knotens von Vorgang 902 sein, der zweite Knoten 310 kann ein nicht einschränkendes Beispiel des zweiten Knotens von Vorgang 902 sein, und der Vorwärtspfad 326 kann ein nicht einschränkendes Beispiel für den Vorwärtspfad von Vorgang 902 sein. Ferner kann der erste Wechselrichter 302 ein nicht einschränkendes Beispiel des ersten Wechselrichters von Vorgang 902 sein, der erste Pfad 322 kann ein nicht einschränkendes Beispiel des ersten Pfads sein, das Impedanzelement 306 kann ein nicht einschränkendes Beispiel des Impedanzelements von Vorgang 902 sein, und der zweite Wechselrichter 304 kann ein nicht einschränkendes Beispiel des zweiten Wechselrichters von Vorgang 902 sein. Vorgang 902 kann dem Impedanzmodus entsprechen, wie vorstehend in Bezug auf 3 beschrieben. Unter Bezugnahme auf 7 als ein nicht einschränkendes Beispiel kann Vorgang 902 entweder dem Standardzustand 702 oder dem Lesezustand 704 entsprechen.
  • Bei Vorgang 904 kann der Vorwärtspfad mit einem zweiten Pfad des Speicherungselements zwischen dem zweiten Knoten und dem ersten Knoten gekoppelt sein. Der zweite Pfad kann einen dritten Wechselrichter einschließen. Unter Bezugnahme auf 3 als nicht einschränkendes Beispiel kann der zweite Pfad 324 ein nicht einschränkendes Beispiel des zweiten Pfads von Vorgang 904 sein und der dritte Wechselrichter 314 kann ein nicht einschränkendes Beispiel des dritten Wechselrichters von Vorgang 904 sein. Vorgang 904 kann dem Bypass-Modus oder dem Doppelpfad-Modus entsprechen, wie vorstehend in Bezug auf 3 beschrieben. Unter Bezugnahme auf 7 als nicht einschränkendes Beispiel kann Vorgang 904 dem Schreibzustand 706 entsprechen.
  • Bei Vorgang 906 kann der Vorwärtspfad elektrisch mit sowohl dem ersten Pfad als auch dem zweiten Pfad für eine erste vorbestimmte Zeitspanne gekoppelt sein. Unter Bezugnahme auf 3 als ein nicht einschränkendes Beispiel kann sich die erste vorbestimmte Zeitspanne auf eine Zeitkonstante des ersten Pfads 322 beziehen. Vorgang 906 kann dem Doppelpfad-Modus entsprechen, wie vorstehend in Bezug auf 3 beschrieben. Unter Bezugnahme auf 7 als nicht einschränkendes Beispiel kann Vorgang 906 einem oder beiden von Schreibzustand 706 und Nachschreibzustand 708 entsprechen.
  • Bei Vorgang 908 kann der zweite Pfad nach der ersten vorbestimmten Zeitspanne elektrisch vom Vorwärtspfad entkoppelt sein. Vorgang 908 kann einer Rückkehr zum Impedanzmodus entsprechen, wie vorstehend in Bezug auf 3 beschrieben. Unter Bezugnahme auf 7 kann Vorgang 908 als nicht einschränkendes Beispiel einer Rückkehr zum Standardzustand 702 entsprechen.
  • 10 ist ein Flussdiagramm eines anderen beispielhaften Verfahrens 1000 zum Betreiben eines Speicherungselements gemäß verschiedenen Beispielen der Offenbarung. Mindestens ein Abschnitt von Verfahren 1000 kann in verschiedenen Beispielen von einer Vorrichtung oder einem System ausgeführt werden, wie Vorrichtung 100 von 1, Schaltung 300 von 3 oder Schaltung 400 von 4 oder einer anderen Vorrichtung oder einem anderen System. Die in Bezug auf 7 veranschaulichten und beschriebenen Zustände können sich auf die in Bezug auf Verfahren 1000 von 10 beschriebenen Zustände beziehen. Obwohl als diskrete Vorgänge veranschaulicht, können verschiedene Vorgänge, je nach gewünschter Implementierung, in zusätzliche Vorgänge unterteilt, zu weniger Vorgängen kombiniert oder eliminiert werden.
  • Bei Vorgang 1002 kann ein Bit an einem ersten Knoten und an einem zweiten Knoten gespeichert werden (z. B. kann ein Bit, entweder eine „1“ oder eine „0“, als eine von einer „hohen“ Spannung oder einer „niedrigen“ Spannung am ersten Knoten und als die andere der „hohen Spannung“ oder der „niedrigen“ Spannung am zweiten Knoten dargestellt werden). Es kann einen Vorwärtspfad zwischen dem ersten Knoten und dem zweiten Knoten und einen ersten Pfad geben, der ein Impedanzelement zwischen dem zweiten Knoten und dem ersten Knoten umfasst.
  • Bei Vorgang 1004 kann als Reaktion auf das Empfangen eines Schreibbits am ersten Knoten das Aktivieren eines zweiten Pfads mit einer niedrigeren Zeitkonstante als der erste Pfad, z. B. ohne ein Impedanzelement, zwischen dem zweiten Knoten und dem ersten Knoten ermöglicht werden.
  • Bei Vorgang 1006 kann das empfangene Schreibbit gespeichert werden. Das Schreibbit kann dem in Vorgang 1002 gespeicherten Bit gleich sein, d. h. das Schreibbit kann als die „hohe“ Spannung oder die „niedrige“ Spannung am ersten Knoten und die andere der „hohen“ Spannung oder der „niedrigen Spannung“ am zweiten Knoten gespeichert werden. Alternativ kann sich das Schreibbit von dem im Vorgang 1002 gespeicherten Bit unterscheiden, in einem solchen Fall kann das Schreibbit als die andere der „hohen“ Spannung oder der „niedrigen“ Spannung am ersten Knoten und als die „hohe“ Spannung oder die „niedrige“ Spannung am zweiten Knoten gespeichert werden.
  • 11 ist ein Funktionsbetriebsdiagramm, das ein beispielhaftes Field Programmable Gate Array (FPGA) 1102 gemäß einem oder mehreren Beispielen veranschaulicht. Beispiele für die vorliegende Offenbarung können eine Anwendung in Konfigurationszellen 1104 von FPGAs (z. B. FPGA 1102, ohne Einschränkung) aufweisen. Zum Beispiel kann jede der Konfigurationszellen 1104 eine Instanz einer Schaltung 100 von 1A, einer Schaltung 300 von 3 oder einer Schaltung 400 von 4 sein, ohne Einschränkung. Zusätzlich oder alternativ können die Konfigurationszellen 1104 konfiguriert sein, um eine oder mehrere der in Bezug auf Verfahren 600 von 6, Verfahren 800 von 8, Verfahren 900 von 9 oder Verfahren 1000 von 10 beschriebenen Vorgänge durchzuführen, ohne Einschränkung. Ferner können verschiedene Beispiele eine Anwendung in den Konfigurationszellen 1104 in der Basislogik (LV)- Domäne 1106 von FPGAs (z. B. FPGA 1102, ohne Einschränkung) aufweisen. LV-Domäne 1106 kann Spannungsversorgungsleitungen auf einem besonderen Spannungspegel (z. B. VDDs oder VSSs, die Spannung mit dem besonderen Spannungspegel bereitstellen) Elemente oder Schaltungen einschließen, die Spannung mit dem besonderen Spannungspegel verwenden. Der besondere Spannungspegel kann niedriger sein als ein anderer besonderer Spannungspegel einer anderen Domäne (z. B. einer Hochspannungsdomäne). Als nicht einschränkendes Beispiel können verschiedene Beispiele in LV-Konfigurationszellen 1104 von FPGAs implementiert werden (z. B. FPGA 1102, ohne Einschränkung), da die Beispiele die SEU-Resistenz verbessern können, ohne die Größe der LV-Konfigurationszellen 1104 über akzeptable Grenzen hinaus zu erhöhen, ohne den Stromverbrauch der LV-Konfigurationszellen 1104 über akzeptable Grenzen hinaus zu erhöhen oder ohne die Schreibzeit der LV-Konfigurationszellen 1104 über akzeptable Grenzen hinaus zu erhöhen. Die vorliegende Offenbarung ist jedoch nicht auf FPGAs, Konfigurationszellen oder LV-Anwendungen beschränkt.
  • 12 ist ein Funktionsblockdiagramm, das ein beispielhaftes Speicher-Array 1202 gemäß einem oder mehreren Beispielen veranschaulicht. Beispiele für die vorliegende Offenbarung können eine Anwendung in Speicherzellen 1204 des Speicherarrays 1202 aufweisen. Zum Beispiel kann jede der Speicherzellen 1204 eine Instanz einer Schaltung 100 von 1A, einer Schaltung 300 von 3 oder einer Schaltung 400 von 4 sein, ohne Einschränkung. Zusätzlich oder alternativ können die Speicherzellen 1204 konfiguriert sein, um eine oder mehrere der in Bezug auf Verfahren 600 von 6, Verfahren 800 von 8, Verfahren 900 von 9 oder Verfahren 1000 von 10 beschriebenen Vorgänge durchzuführen, ohne Einschränkung. Da jede der Speicherzellen 1204 SEU-resistent sein kann, kann das Speicherarray 1202 SEU-resistent sein.
  • Wie in der vorliegenden Offenbarung verwendet, kann der Begriff „Kombination“ in Bezug auf eine Vielzahl von Elementen eine Kombination aller Elemente oder eine beliebige von verschiedenen unterschiedlichen Unterkombinationen einiger der Elemente einschließen. Zum Beispiel kann die Formulierung „A, B, C, D oder Kombinationen davon“ Bezug nehmen auf eines von A, B, C oder D; die Kombination von jedem von A, B, C und D; und jede Unterkombination von A, B, C oder D, wie A, B und C; A, B und D; A, C und D; B, C und D; A und B; A und C; A und D; B und C; B und D; oder C und D.
  • Begriffe, die in der vorliegenden Offenbarung und insbesondere in den beiliegenden Ansprüchen verwendet werden (z. B. Inhalte der beiliegenden Ansprüche), sind im Allgemeinen als „offene“ Begriffe gedacht (z. B. sollte der Begriff „einschließlich“ als „einschließlich, jedoch nicht beschränkt auf“ interpretiert werden, der Begriff „aufweisend“ sollte als „mindestens aufweisend“ interpretiert werden, der Begriff „schließt ein“ sollte als „schließt ein, ist jedoch nicht beschränkt auf“ interpretiert werden usw.).
  • Darüber hinaus wird, wenn eine bestimmte Anzahl von einer eingeführten Anspruchsangabe beabsichtigt ist, diese Absicht ausdrücklich im Anspruch angegeben, und in Ermangelung dieser Nennung liegt keine solche Absicht vor. Als Verständnishilfe können zum Beispiel die folgenden beiliegenden Ansprüche die Verwendung der einleitenden Formulierungen „mindestens eine/r/s“ und „eine/r/s oder mehrere“ zum Einführen von Anspruchsangaben enthalten. Die Verwendung solcher Formulierungen sollte jedoch nicht dahingehend ausgelegt werden, um zu implizieren, dass die Einführung einer Anspruchsangabe durch die unbestimmten Artikel „ein“ oder „eine“ einen besonderen Anspruch, der eine solche eingeführte Anspruchsangabe enthält, auf Beispiele beschränkt, die nur eine solche Angabe enthalten, selbst wenn derselbe Anspruch die einleitenden Phrasen „eine/r/s oder mehrere“ oder „zumindest eine/r/s“ und unbestimmte Artikel wie „ein“ und/oder „eine“ einschließt (z. B. soll „ein“ oder „eine“ so interpretiert werden, dass es „zumindest ein/e“ oder „ein/e oder mehrere“ bedeutet); gleiches gilt für die Verwendung von bestimmten Artikeln, die zur Einführung von Anspruchsangaben verwendet werden.
  • Darüber hinaus werden, selbst wenn eine bestimmte Anzahl von eingeführten Anspruchsangaben explizit genannt wird, Durchschnittsfachleute erkennen, dass eine solche Angabe dahingehend interpretiert werden sollte, dass mindestens die angegebene Anzahl gemeint ist (z. B. bedeutet die bloße Angabe von „zwei Angaben“ ohne andere Modifikatoren mindestens zwei Angaben oder zwei oder mehr Angaben). Des Weiteren ist in den Fällen, in denen eine Konvention analog zu „mindestens eines von A, B und C usw.“ oder „eines oder mehrere von A, B und C usw.“ verwendet wird, eine solche Konstruktion allgemein A allein, B allein, C allein, A und B zusammen, A und C zusammen, B und C zusammen oder A, B und C zusammen usw. einschließen soll.
  • Ferner sollte jedes disjunktive Wort oder jede disjunktive Formulierung, das bzw. die zwei oder mehr alternative Begriffe darstellt, sei es in der Beschreibung, den Ansprüchen oder den Zeichnungen, dahingehend verstanden werden, dass die Möglichkeit des Einschließens eines der Begriffe, des einen oder des anderen Begriffs oder beider Begriffe in Betracht gezogen wird. Zum Beispiel sollte die Formulierung „A oder B“ so verstanden werden, dass sie die Möglichkeiten „A“ oder „B“ oder „A und B“ einschließt.
  • Zusätzliche, nicht einschränkende Beispiele der Offenbarung können einschließen:
    • Beispiel 1: Eine Vorrichtung, umfassend: einen ersten Wechselrichter und einen zweiten Wechselrichter, die zwischen einem ersten Knoten und einem zweiten Knoten kreuzgekoppelt sind, um einen Signalzustand zu speichern, der durch komplementäre Spannungen am ersten Knoten und zweiten Knoten dargestellt wird; einen ersten Pfad, der durch den zweiten Wechselrichter definiert ist, der ein Impedanzelement in Reihe mit dem zweiten Wechselrichter einschließt, um einem Ladestrom zu widerstehen, der geeignet ist, den gespeicherten Signalzustand zu ändern; und den ersten Wechselrichter und einen dritten Wechselrichter, die selektiv zwischen dem ersten Knoten und dem zweiten Knoten kreuzgekoppelt sind, um einen empfangenen Signalzustand zu speichern, der durch die komplementären Spannungen am ersten Knoten und zweiten Knoten als Reaktion auf ein Anlegen eines Schreibfreigabesignals dargestellt wird.
    • Beispiel 2: Die Vorrichtung nach Beispiel 1, umfassend einen zweiten Pfad, der durch den dritten Wechselrichter definiert ist, wobei der zweite Pfad einen Reihenschalter einschließt, der angeordnet ist, um als Reaktion auf das Anlegen des Schreibfreigabesignals zu schließen, um den ersten Wechselrichter und den dritten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten kreuzzukoppeln.
    • Beispiel 3: Die Vorrichtung nach einem der Beispiele 1 und 2, umfassend eine Steuerschaltung, einen Ausgang der Steuerschaltung, der mit einem Freigabeeingang des Reihenschalters gekoppelt ist, wobei die Steuerschaltung den Reihenschalter als Reaktion auf das Anlegen des Schreibfreigabesignals schließt und den Reihenschalter eine erste vorbestimmte Zeitspanne lang nach dem Anlegen des Schreibfreigabesignals geschlossen hält.
    • Beispiel 4: Die Vorrichtung nach einem der Beispiele 1 bis 3, wobei die Steuerschaltung den Reihenschalter als Reaktion auf ein Ende der ersten vorbestimmten Zeitspanne öffnet.
    • Beispiel 5: Die Vorrichtung nach einem der Beispiele 1 bis 4, wobei die erste vorbestimmte Zeitspanne größer als eine Zeitkonstante des ersten Pfads ist.
    • Beispiel 6: Die Vorrichtung nach einem der Beispiele 1 bis 5, umfassend eine Steuerschaltung, wobei die Steuerschaltung und der Reihenschalter gekoppelt sind, um den ersten Wechselrichter und den dritten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten eine erste vorbestimmte Zeitspanne lang nach dem Anlegen des Schreibfreigabesignals kreuzgekoppelt zu halten.
    • Beispiel 7: Die Vorrichtung nach einem der Beispiele 1 bis 6, umfassend einen Schalter, der zwischen einer Spannungsversorgungsleitung des dritten Wechselrichters und einer Spannungsversorgung gekoppelt ist, wobei der Schalter angeordnet ist, um als Reaktion auf das Anlegen des Schreibfreigabesignals zu schließen, um dadurch den ersten Wechselrichter und den dritten Wechselrichter selektiv kreuzzukoppeln.
    • Beispiel 8: Die Vorrichtung nach einem der Beispiele 1 bis 7, umfassend eine Steuerschaltung und einen Schalter, der zwischen einer Spannungsversorgungsleitung des dritten Wechselrichters und einer Spannungsversorgung gekoppelt ist, wobei die Steuerschaltung den Schalter nach einer ersten vorbestimmten Zeitspanne nach dem Anlegen des Schreibfreigabesignals öffnet.
    • Beispiel 9: Die Vorrichtung nach einem der Beispiele 1 bis 8, wobei das Impedanzelement eines der Folgenden ist: ein neuer resistiver Direktzugriffsspeicher, eine Anti-Fuse oder ein vertikaler Widerstand.
    • Beispiel 10: Eine Vorrichtung, umfassend: einen ersten Wechselrichter und einen zweiten Wechselrichter, die zwischen einem ersten Knoten und einem zweiten Knoten selektiv kreuzgekoppelt sind, um einen Signalzustand zu speichern, der durch komplementäre Spannungen am ersten Knoten und zweiten Knoten dargestellt wird; einen ersten Pfad, der durch den zweiten Wechselrichter definiert ist, der ein Impedanzelement einschließt, um einem Ladestrom zu widerstehen, der geeignet ist, den gespeicherten Signalzustand zu ändern; und den ersten Wechselrichter und einen dritten Wechselrichter, die selektiv zwischen dem ersten Knoten und dem zweiten Knoten kreuzgekoppelt sind, um einen empfangenen Signalzustand zu speichern, der durch die komplementären Spannungen am ersten Knoten und zweiten Knoten als Reaktion auf ein Anlegen eines Schreibfreigabesignals dargestellt wird.
    • Beispiel 11: Die Vorrichtung nach Beispiel 10, wobei der erste Pfad einen jeweiligen Reihenschalter einschließt, der angeordnet ist, um als Reaktion auf das Anlegen des Schreibfreigabesignals geöffnet zu werden, um den ersten Wechselrichter und den zweiten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten zu entkoppeln.
    • Beispiel 12: Die Vorrichtung nach einem der Beispiele 10 und 11, umfassend eine Steuerschaltung, um zu bewirken, dass der Reihenschalter des ersten Pfads nach einer zweiten vorbestimmten Zeitspanne nach dem Anlegen des Schreibfreigabesignals schließt, um den ersten Wechselrichter und den zweiten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten kreuzzukoppeln.
    • Beispiel 13: Die Vorrichtung nach einem der Beispiele 10 bis 12, umfassend einen Schalter, der zwischen einer Spannungsversorgungsleitung des zweiten Wechselrichters und einer Spannungsversorgung gekoppelt ist und angeordnet ist, um als Reaktion auf das Anlegen des Schreibfreigabesignals zu öffnen, um den ersten Wechselrichter und den zweiten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten zu entkoppeln.
    • Beispiel 14: Die Vorrichtung nach einem der Beispiele 10 bis 13, umfassend eine Steuerschaltung, um zu bewirken, dass der Schalter nach einer zweiten vorbestimmten Zeitspanne nach dem Anlegen des Schreibfreigabesignals schließt, um den ersten Wechselrichter und den zweiten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten kreuzzukoppeln.
    • Beispiel 15: Ein Verfahren, umfassend: Speichern eines Signalzustands an einem ersten Wechselrichter und einem zweiten Wechselrichter, die zwischen einem ersten Knoten und einem zweiten Knoten kreuzgekoppelt sind, wobei der Signalzustand durch komplementäre Spannungen am ersten Knoten und zweiten Knoten dargestellt wird, wobei ein erster Pfad durch den zweiten Wechselrichter definiert ist, der ein Impedanzelement einschließt, um einem Ladestrom zu widerstehen, der geeignet ist, den Signalzustand zu ändern; und als Reaktion auf ein Anlegen eines Schreibfreigabesignals Aktivieren eines zweiten Pfads, der durch einen dritten Wechselrichter definiert ist, der mit dem ersten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten kreuzgekoppelt ist, um einen empfangenen Signalzustand zu speichern, der durch die komplementären Spannungen an dem ersten Knoten und dem zweiten Knoten dargestellt wird.
    • Beispiel 16: Das Verfahren nach Beispiel 15, umfassend das Deaktivieren des zweiten Pfads für eine erste vorbestimmte Zeitspanne nach dem Anlegen des Schreibfreigabesignals, wobei die erste vorbestimmte Zeitspanne länger als eine Zeitkonstante des ersten Pfads ist.
    • Beispiel 17: Das Verfahren nach einem der Beispiele 15 und 16, wobei ein Aktivieren des zweiten Pfads das Schließen eines Reihenschalters des zweiten Pfads umfasst.
    • Beispiel 18: Das Verfahren nach einem der Beispiele 15 bis 17, wobei ein Aktivieren des zweiten Pfads das Schließen eines Schalters umfasst, der zwischen einer Spannungsversorgungsleitung des dritten Wechselrichters und einer Spannungsversorgung gekoppelt ist.
    • Beispiel 19: Das Verfahren nach einem der Beispiele 15 bis 18, umfassend ein Deaktivieren des ersten Pfads als Reaktion auf das Anlegen des Schreibfreigabesignals. Beispiel 20: Das Verfahren nach einem der Beispiele 15 bis 19, umfassend ein Aktivieren des ersten Pfads für eine zweite vorbestimmte Zeitspanne nach dem Anlegen des Schreibfreigabesignals.
    • Beispiel 21: Das Verfahren nach einem der Beispiele 15 bis 20, wobei das Deaktivieren des ersten Pfads das Öffnen eines Reihenschalters des ersten Pfads umfasst.
    • Beispiel 22: Das Verfahren nach einem der Beispiele 15 bis 21, wobei das Deaktivieren des ersten Pfads das Öffnen eines Schalters umfasst, der zwischen einer Spannungsversorgungsleitung des zweiten Wechselrichters und einer Spannungsversorgung gekoppelt ist.
    • Beispiel 23: Eine Vorrichtung, die ein flüchtiges Speicherungselement einschließt. Das flüchtige Speicherungselement kann einen Vorwärtspfad, einen ersten Rückkopplungspfad und einen zweiten Rückkopplungspfad einschließen. Der Vorwärtspfad kann angeordnet sein, um einen ersten Knoten mit einem zweiten Knoten zu koppeln. Der Vorwärtspfad kann konfiguriert sein, um dem zweiten Knoten ein gespeichertes Bit auf einem Logikspannungspegel bereitzustellen. Der erste Rückkopplungspfad kann konfiguriert sein, um dem ersten Knoten das gespeicherte Bit auf einem Speicherspannungspegel bereitzustellen. Der erste Rückkopplungspfad kann ein Impedanzelement einschließen. Das Impedanzelement kann durch eine Resistenz gegen ein Herbeiführen eines Flusses einer Ladung gekennzeichnet sein, die geeignet ist, einen Zustand eines Transistors der flüchtigen Speichervorrichtung zu ändern. Der zweite Rückkopplungspfad kann konfiguriert sein, um dem ersten Knoten das gespeicherte Bit auf einem Speicherspannungspegel selektiv bereitzustellen.
    • Beispiel 24: Eine Vorrichtung, die einen Vorwärtspfad, einen hochohmigen Rückleitungspfad und einen Bypass-Rückleitungspfad einschließt. Der Vorwärtspfad kann angeordnet sein, um einen ersten Knoten und einen zweiten Knoten zu koppeln. Der hochohmige Rückleitungspfad kann zwischen dem zweiten Knoten und dem ersten Knoten angeordnet sein. Der Bypass-Rückleitungspfad kann zwischen dem zweiten Knoten und dem ersten Knoten angeordnet sein. Die Vorrichtung kann konfiguriert sein, um während eines Schreibvorgangs den Bypass-Rückleitungspfad zu aktivieren und nach dem Schreibvorgang den Bypass-Rückleitungspfad zu deaktivieren.
    • Beispiel 25: Eine Vorrichtung, die ein Field Programmable Gate Array einschließt. Das Field Programmable Gate Array kann eine Konfigurationszelle einschließen. Die Konfigurationszelle kann einen Vorwärtspfad, einen hochohmigen Rückleitungspfad und einen Bypass-Rückleitungspfad einschließen. Der Vorwärtspfad kann angeordnet sein, um einen ersten Knoten und einen zweiten Knoten zu koppeln. Der hochohmige Rückleitungspfad kann zwischen dem zweiten Knoten und dem ersten Knoten angeordnet sein. Der Bypass-Rückleitungspfad kann zwischen dem zweiten Knoten und dem ersten Knoten angeordnet sein. Die Konfigurationszelle kann konfiguriert sein, um während eines Schreibvorgangs den Bypass-Rückleitungspfad zu aktivieren und nach dem Schreibvorgang den Bypass-Rückleitungspfad zu deaktivieren.
    • Beispiel 26: Ein Verfahren, das Speichern eines Bits als Speicherspannungspegel an einem ersten Knoten und Logikspannungspegel an einem zweiten Knoten einschließt. Es kann ein Vorwärtspfad zwischen dem ersten Knoten und dem zweiten Knoten und einen hochohmigen Rückleitungspfad zwischen dem zweiten Knoten und dem ersten Knoten existieren. Das Verfahren kann auch als Reaktion auf das Empfangen eines Schreibbits am ersten Knoten das Aktivieren eines Bypass-Rückleitungspfads zwischen dem zweiten Knoten und dem ersten Knoten einschließen. Das Verfahren kann auch das Speichern des empfangenen Schreibbits einschließen.
    • Beispiel 27: Ein Verfahren, das elektrisches Koppeln eines ersten Pfads eines Speicherungselements zwischen einem ersten Knoten und einem zweiten Knoten mit einem hochohmigen Pfad des Speicherungselements zwischen dem zweiten Knoten und dem ersten Knoten einschließt. Der erste Pfad kann einen ersten Wechselrichter einschließen. Der hochohmige Pfad kann ein hochohmiges Element und einen zweiten Wechselrichter einschließen. Das Verfahren kann auch elektrisches Koppeln, in einem Schreibzustand (oder als Reaktion auf ein Schreibsignal), des ersten Pfads mit einem Bypass-Pfad des Speicherungselements zwischen dem zweiten Knoten und dem ersten Knoten einschließen. Der Bypass-Pfad kann einen dritten Wechselrichter einschließen. Das Verfahren kann auch elektrisches Koppeln des ersten Pfads mit sowohl dem hochohmigen Pfad als auch dem Bypass-Pfad für eine Zeitspanne nach dem Schreibzustand (oder als Reaktion auf das Schreibsignal) einschließen. Das Verfahren kann auch nach der Zeitspanne elektrisches Entkoppeln des Bypass-Pfads vom ersten Pfad einschließen.
  • Obwohl die vorliegende Offenbarung hierin in Bezug auf bestimmte veranschaulichte Beispiele beschrieben wurde, werden Durchschnittsfachleute auf dem Gebiet erkennen und verstehen, dass die vorliegende Erfindung nicht darauf beschränkt ist. Vielmehr können viele Ergänzungen, Weglassungen und Modifikationen an den veranschaulichten und beschriebenen Beispielen vorgenommen werden, ohne von dem Schutzumfang der Erfindung, wie er nachfolgend zusammen mit ihren rechtlichen Äquivalenten beansprucht wird, abzuweichen. Darüber hinaus können Merkmale eines Beispiels mit Merkmalen eines anderen Beispiels kombiniert werden, aber dennoch noch innerhalb des Schutzumfangs der Erfindung enthalten sein, der durch den Erfinder in Betracht gezogen wird.

Claims (22)

  1. Vorrichtung, umfassend: einen ersten Wechselrichter und einen zweiten Wechselrichter, die zwischen einem ersten Knoten und einem zweiten Knoten kreuzgekoppelt sind, um einen Signalzustand zu speichern, der durch komplementäre Spannungen am ersten Knoten und zweiten Knoten dargestellt wird; einen ersten Pfad, der durch den zweiten Wechselrichter definiert ist, der ein Impedanzelement in Reihe mit dem zweiten Wechselrichter einschließt, um einem Ladestrom zu widerstehen, der geeignet ist, den gespeicherten Signalzustand zu ändern; und den ersten Wechselrichter und einen dritten Wechselrichter, die selektiv zwischen dem ersten Knoten und dem zweiten Knoten kreuzgekoppelt sind, um einen empfangenen Signalzustand zu speichern, der durch die komplementären Spannungen am ersten Knoten und zweiten Knoten als Reaktion auf ein Anlegen eines Schreibfreigabesignals dargestellt wird.
  2. Vorrichtung nach Anspruch 1, umfassend einen zweiten Pfad, der durch den dritten Wechselrichter definiert ist, wobei der zweite Pfad einen Reihenschalter einschließt, der angeordnet ist, um als Reaktion auf das Anlegen des Schreibfreigabesignals zu schließen, um den ersten Wechselrichter und den dritten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten kreuzzukoppeln.
  3. Vorrichtung nach Anspruch 2, umfassend eine Steuerschaltung, einen Ausgang der Steuerschaltung, der mit einem Freigabeeingang des Reihenschalters gekoppelt ist, wobei die Steuerschaltung den Reihenschalter als Reaktion auf das Anlegen des Schreibfreigabesignals schließt und den Reihenschalter eine erste vorbestimmte Zeitspanne lang nach dem Anlegen des Schreibfreigabesignals geschlossen hält.
  4. Vorrichtung nach Anspruch 3, wobei die Steuerschaltung den Reihenschalter als Reaktion auf ein Ende der ersten vorbestimmten Zeitspanne öffnet.
  5. Vorrichtung nach Anspruch 3, wobei die erste vorbestimmte Zeitspanne größer als eine Zeitkonstante des ersten Pfads ist.
  6. Vorrichtung nach Anspruch 2, umfassend eine Steuerschaltung, wobei die Steuerschaltung und der Reihenschalter gekoppelt sind, um den ersten Wechselrichter und den dritten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten eine erste vorbestimmte Zeitspanne lang nach dem Anlegen des Schreibfreigabesignals kreuzgekoppelt zu halten.
  7. Vorrichtung nach Anspruch 1, umfassend einen Schalter, der zwischen einer Spannungsversorgungsleitung des dritten Wechselrichters und einer Spannungsversorgung gekoppelt ist, wobei der Schalter angeordnet ist, um als Reaktion auf das Anlegen des Schreibfreigabesignals zu schließen, um dadurch den ersten Wechselrichter und den dritten Wechselrichter selektiv kreuzzukoppeln.
  8. Vorrichtung nach Anspruch 1, umfassend eine Steuerschaltung und einen Schalter, der zwischen einer Spannungsversorgungsleitung des dritten Wechselrichters und einer Spannungsversorgung gekoppelt ist, wobei die Steuerschaltung den Schalter nach einer ersten vorbestimmten Zeitspanne nach dem Anlegen des Schreibfreigabesignals öffnet.
  9. Vorrichtung nach Anspruch 1, wobei das Impedanzelement eines der Folgenden ist: ein neuer resistiver Direktzugriffsspeicher, eine Anti-Fuse oder ein vertikaler Widerstand.
  10. Vorrichtung, umfassend: einen ersten Wechselrichter und einen zweiten Wechselrichter, die selektiv zwischen einem ersten Knoten und einem zweiten Knoten kreuzgekoppelt sind, um einen Signalzustand zu speichern, der durch komplementäre Spannungen an dem ersten Knoten und dem zweiten Knoten dargestellt wird; einen ersten Pfad, der durch den zweiten Wechselrichter definiert ist, der ein Impedanzelement einschließt, um einem Ladestrom zu widerstehen, der geeignet ist, den gespeicherten Signalzustand zu ändern; und den ersten Wechselrichter und einen dritten Wechselrichter, die selektiv zwischen dem ersten Knoten und dem zweiten Knoten kreuzgekoppelt sind, um einen empfangenen Signalzustand zu speichern, der durch die komplementären Spannungen am ersten Knoten und zweiten Knoten als Reaktion auf ein Anlegen eines Schreibfreigabesignals dargestellt wird.
  11. Vorrichtung nach Anspruch 10, wobei der erste Pfad einen jeweiligen Reihenschalter einschließt, der angeordnet ist, um als Reaktion auf das Anlegen des Schreibfreigabesignals geöffnet zu werden, um den ersten Wechselrichter und den zweiten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten zu entkoppeln.
  12. Vorrichtung nach Anspruch 11, umfassend eine Steuerschaltung, um zu bewirken, dass der Reihenschalter des ersten Pfads nach einer zweiten vorbestimmten Zeitspanne nach dem Anlegen des Schreibfreigabesignals schließt, um den ersten Wechselrichter und den zweiten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten kreuzzukoppeln.
  13. Vorrichtung nach Anspruch 12, umfassend einen Schalter, der zwischen einer Spannungsversorgungsleitung des zweiten Wechselrichters und einer Spannungsversorgung gekoppelt ist und angeordnet ist, um als Reaktion auf das Anlegen des Schreibfreigabesignals zu öffnen, um den ersten Wechselrichter und den zweiten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten zu entkoppeln.
  14. Vorrichtung nach Anspruch 13, umfassend eine Steuerschaltung, um zu bewirken, dass der Schalter nach einer zweiten vorbestimmten Zeitspanne nach dem Anlegen des Schreibfreigabesignals schließt, um den ersten Wechselrichter und den zweiten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten kreuzzukoppeln.
  15. Verfahren, umfassend: Speichern eines Signalzustands an einem ersten Wechselrichter und einem zweiten Wechselrichter, die zwischen einem ersten Knoten und einem zweiten Knoten kreuzgekoppelt sind, wobei der Signalzustand durch komplementäre Spannungen am ersten Knoten und zweiten Knoten dargestellt wird, wobei ein erster Pfad durch den zweiten Wechselrichter definiert ist, der ein Impedanzelement einschließt, um einem Ladestrom zu widerstehen, der geeignet ist, den Signalzustand zu ändern; und als Reaktion auf ein Anlegen eines Schreibfreigabesignals Aktivieren eines zweiten Pfads, der durch einen dritten Wechselrichter definiert ist, der mit dem ersten Wechselrichter zwischen dem ersten Knoten und dem zweiten Knoten kreuzgekoppelt ist, um einen empfangenen Signalzustand zu speichern, der durch die komplementären Spannungen an dem ersten Knoten und dem zweiten Knoten dargestellt wird.
  16. Verfahren nach Anspruch 15, umfassend das Deaktivieren des zweiten Pfads für eine erste vorbestimmte Zeitspanne nach dem Anlegen des Schreibfreigabesignals, wobei die erste vorbestimmte Zeitspanne länger als eine Zeitkonstante des ersten Pfads ist.
  17. Verfahren nach Anspruch 15, wobei ein Aktivieren des zweiten Pfads das Schließen eines Reihenschalters des zweiten Pfads umfasst.
  18. Verfahren nach Anspruch 15, wobei ein Aktivieren des zweiten Pfads das Schließen eines Schalters umfasst, der zwischen einer Spannungsversorgungsleitung des dritten Wechselrichters und einer Spannungsversorgung gekoppelt ist.
  19. Verfahren nach Anspruch 15, umfassend das Deaktivieren des ersten Pfads als Reaktion auf das Anlegen des Schreibfreigabesignals.
  20. Verfahren nach Anspruch 19, umfassend das Aktivieren des ersten Pfads für eine zweite vorbestimmte Zeitspanne nach dem Anlegen des Schreibfreigabesignals.
  21. Verfahren nach Anspruch 19, wobei ein Deaktivieren des ersten Pfads das Öffnen eines Reihenschalters des ersten Pfads umfasst.
  22. Verfahren nach Anspruch 19, wobei ein Deaktivieren des ersten Pfads das Öffnen eines Schalters umfasst, der zwischen einer Spannungsversorgungsleitung des zweiten Wechselrichters und einer Spannungsversorgung gekoppelt ist.
DE112021007228.5T 2021-03-08 2021-11-29 Selektiv kreuzgekoppelte wechselrichter und zugehörige vorrichtungen, systeme und verfahren Pending DE112021007228T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163158242P 2021-03-08 2021-03-08
US63/158,242 2021-03-08
PCT/US2021/072622 WO2022191904A1 (en) 2021-03-08 2021-11-29 Selectively cross-coupled inverters, and related devices, systems, and methods

Publications (1)

Publication Number Publication Date
DE112021007228T5 true DE112021007228T5 (de) 2024-01-11

Family

ID=79231154

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021007228.5T Pending DE112021007228T5 (de) 2021-03-08 2021-11-29 Selektiv kreuzgekoppelte wechselrichter und zugehörige vorrichtungen, systeme und verfahren

Country Status (4)

Country Link
US (1) US11742005B2 (de)
CN (1) CN116997965A (de)
DE (1) DE112021007228T5 (de)
WO (1) WO2022191904A1 (de)

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3654394A (en) 1969-07-08 1972-04-04 Gordon Eng Co Field effect transistor switch, particularly for multiplexing
US4577149A (en) 1982-07-06 1986-03-18 Sperry Corporation Detection of catastrophic failure of dielectric, improper connection, and temperature of a printed circuit assembly via one wire
US5552627A (en) 1990-04-12 1996-09-03 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5151620A (en) 1991-03-25 1992-09-29 Industrial Technology Research Institute CMOS input buffer with low power consumption
US5304867A (en) 1991-12-12 1994-04-19 At&T Bell Laboratories CMOS input buffer with high speed and low power
US5467038A (en) 1994-02-15 1995-11-14 Hewlett-Packard Company Quick resolving latch
US6762621B1 (en) 1998-12-31 2004-07-13 Actel Corporation Programmable multi-standard I/O architecture for FPGAs
JP4119062B2 (ja) * 1999-10-25 2008-07-16 日本テキサス・インスツルメンツ株式会社 終端回路
US6323704B1 (en) 2000-08-08 2001-11-27 Motorola Inc. Multiple voltage compatible I/O buffer
US6429683B1 (en) 2000-08-16 2002-08-06 Agilent Technologies, Inc. Low-power CMOS digital voltage level shifter
FI20010404A0 (fi) 2001-02-28 2001-02-28 Nokia Mobile Phones Ltd Logiikkatason siirtopiiri
US6775178B2 (en) 2002-04-04 2004-08-10 Honeywell International Inc. SEU resistant SRAM using feedback MOSFET
US7098689B1 (en) 2003-09-19 2006-08-29 Xilinx, Inc. Disabling unused/inactive resources in programmable logic devices for static power reduction
US7023238B1 (en) 2004-01-07 2006-04-04 Altera Corporation Input buffer with selectable threshold and hysteresis option
US7109752B1 (en) 2004-02-14 2006-09-19 Herman Schmit Configurable circuits, IC's, and systems
US7164608B2 (en) 2004-07-28 2007-01-16 Aplus Flash Technology, Inc. NVRAM memory cell architecture that integrates conventional SRAM and flash cells
GB2417588B (en) 2004-08-23 2008-06-04 Seiko Epson Corp Memory cell
FR2888423B1 (fr) 2005-07-05 2008-04-11 Iroc Technologies Sa Cellule de memorisation durcie
US7382168B2 (en) 2005-08-30 2008-06-03 Agere Systems Inc. Buffer circuit with multiple voltage range
US20070279964A1 (en) 2006-05-25 2007-12-06 Honeywell International Inc. SRAM split write control for a delay element
US7525367B2 (en) 2006-10-05 2009-04-28 International Business Machines Corporation Method for implementing level shifter circuits for integrated circuits
FI124317B (fi) 2007-02-12 2014-06-30 Abb Oy Sähkömoottorikäyttö
US7468904B2 (en) 2007-02-23 2008-12-23 Bae Systems Information And Electronic Systems Integration Inc. Apparatus for hardening a static random access memory cell from single event upsets
US7973563B2 (en) 2008-02-15 2011-07-05 Silicon Labs Spectra, Inc. Programmable IO architecture
KR100949264B1 (ko) 2008-06-10 2010-03-25 주식회사 하이닉스반도체 반도체 소자의 모니터링 회로
US8320178B2 (en) 2009-07-02 2012-11-27 Actel Corporation Push-pull programmable logic device cell
KR20110011988A (ko) 2009-07-29 2011-02-09 삼성전자주식회사 레벨 시프터 및 이를 이용한 표시 장치
EP2502272B1 (de) 2009-11-20 2015-04-15 Semiconductor Energy Laboratory Co. Ltd. Nichtflüchtige sperrschaltung und logikschaltung sowie halbleitervorrichtung damit
WO2011089847A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
EP2428961A1 (de) * 2010-09-13 2012-03-14 Imec Verfahren zur Verbesserung der Schreibbarkeit eines SRAM-Speichers
US9369124B2 (en) 2011-04-07 2016-06-14 Nxp B.V. Power-on-reset circuit with low power consumption
US9746967B2 (en) 2011-09-15 2017-08-29 Apple Inc. Concurrent touch and negative pixel scan
US8933502B2 (en) 2011-11-21 2015-01-13 Sandisk Technologies Inc. 3D non-volatile memory with metal silicide interconnect
US8773896B2 (en) 2012-05-18 2014-07-08 Alexander Mikhailovich Shukh Nonvolatile latch circuit
US8930591B2 (en) 2012-06-30 2015-01-06 Silicon Laboratories Inc. Apparatus for improved signal communication in electronic circuitry and associated methods
US9360928B2 (en) 2012-07-27 2016-06-07 Atmel Corporation Dual regulator systems
US8633730B1 (en) 2012-08-17 2014-01-21 Xilinx, Inc. Power control using global control signal to selected circuitry in a programmable integrated circuit
US9001578B2 (en) 2012-09-11 2015-04-07 Seagate Technology Llc Soft erasure of memory cells
US8929125B2 (en) 2013-02-20 2015-01-06 Micron Technology, Inc. Apparatus and methods for forming a memory cell using charge monitoring
FR3016466B1 (fr) * 2014-01-10 2017-09-08 Commissariat Energie Atomique Procede et circuit pour programmer des cellules de memoire non volatile d'une matrice memoire volatile / non volatile
WO2015147782A1 (en) 2014-03-24 2015-10-01 Intel Corporation Antifuse element using spacer breakdown
KR102265464B1 (ko) 2014-12-12 2021-06-16 삼성전자주식회사 분리 센싱 타입의 센싱 회로를 가지는 반도체 메모리 장치 및 그에 따른 데이터 센싱 방법
US9912335B2 (en) 2015-07-08 2018-03-06 Nxp B.V. Configurable power domain and method
US10635619B2 (en) 2016-10-12 2020-04-28 Cirrus Logic, Inc. Encoding for multi-device synchronization of devices
JP2018156700A (ja) 2017-03-16 2018-10-04 東芝メモリ株式会社 不揮発性半導体記憶装置
KR102245385B1 (ko) 2017-03-28 2021-04-27 에스케이하이닉스 주식회사 자기 소자를 포함하는 lut, 이를 포함하는 fpga 및 기술 매핑 방법
US20190229734A1 (en) 2018-01-24 2019-07-25 Microsemi Soc Corp. Vertical resistor buffered multiplexer buskeeper
US20190228825A1 (en) 2018-01-24 2019-07-25 Microsemi Soc Corp. Vertical resistor based sram cells
US10714180B2 (en) 2018-02-01 2020-07-14 Microsemi Soc Corp. Hybrid configuration memory cell
US10790740B2 (en) 2018-05-02 2020-09-29 Analog Devices Global Unlimited Company Techniques for switch capacitor regulator power savings
CN114080573A (zh) 2019-06-27 2022-02-22 微芯片技术股份有限公司 通用输入的可选输入缓冲器以及具有该缓冲器的微控制器
US10819318B1 (en) 2019-09-23 2020-10-27 Microchip Technology Inc. Single event upset immune flip-flop utilizing a small-area highly resistive element

Also Published As

Publication number Publication date
CN116997965A (zh) 2023-11-03
US11742005B2 (en) 2023-08-29
WO2022191904A1 (en) 2022-09-15
US20220284934A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
EP1742227B1 (de) Bistabile Kippstufe mit nichtflüchtiger Zustandsspeicherung
DE68920699T2 (de) Speicherzelle und Leseschaltung.
DE3886600T2 (de) Ferroelektrischer, latenter Bild-RAM-Speicher.
DE3877381T2 (de) Cmos-flip-flop-speicherzelle.
DE102011055325B4 (de) Flipflop-Schaltkreis
DE102005063405B4 (de) Speicherelement, Speicherausleseelement und Speicherzelle
DE602004006848T2 (de) Test für schwache sram-zellen
DE102016121136B4 (de) Halbleiterspeicher
DE102021102979A1 (de) Ein analoger, inhaltsadressierbarer speicher unter verwendung von einer drei-anschluss-speichervorrichtung
DE2432684C3 (de) Schaltungsanordnung zur Zwischenspeicherung der in einer Matrix aus Feldeffekt-Transistoren gespeicherten binären Informationen
DE112019000653T5 (de) Hybrid-Konfigurationsspeicherzelle
DE102018131112A1 (de) Speicherschaltung und Betriebsverfahren
DE102019118792A1 (de) Latch-schaltung
DE3141555C2 (de) Halbleiterspeicher
DE69221827T2 (de) Verfahren zum Programmieren einer anwenderprogrammierbaren Gattermatrix
DE102020106812A1 (de) Master-slave-d-flipflop
DE2621654B2 (de) Speicheranordnung mit Feldeffekt- Transistoren
DE69508860T2 (de) Chip-Ausgangstreiberschaltung
DE112021007228T5 (de) Selektiv kreuzgekoppelte wechselrichter und zugehörige vorrichtungen, systeme und verfahren
DE2360378B2 (de) Speicherzelle
DE69414100T2 (de) Gegen kollisionen von schweren ionen unempfindliche speicherzelle
DE69119294T2 (de) CMOS-rückkopplungsempfindlicher Verstärker mit Hochgeschwindigkeitsrückkopplung
DE2128792A1 (de) Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE102019201830A1 (de) Integrierter Pegelumsetzer
DE112019007737T5 (de) Single-event-upset-immuner flipflop, der ein hochwiderstandsfähiges element mit kleinem bereich nutzt

Legal Events

Date Code Title Description
R012 Request for examination validly filed