TW201131729A - Display device - Google Patents

Display device Download PDF

Info

Publication number
TW201131729A
TW201131729A TW100105067A TW100105067A TW201131729A TW 201131729 A TW201131729 A TW 201131729A TW 100105067 A TW100105067 A TW 100105067A TW 100105067 A TW100105067 A TW 100105067A TW 201131729 A TW201131729 A TW 201131729A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layer
electrode
thin film
semiconductor
Prior art date
Application number
TW100105067A
Other languages
English (en)
Other versions
TWI453885B (zh
Inventor
Shunpei Yamazaki
Kengo Akimoto
Shigeki Komori
Hideki Uochi
Rihito Wada
Yoko Chiba
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201131729A publication Critical patent/TW201131729A/zh
Application granted granted Critical
Publication of TWI453885B publication Critical patent/TWI453885B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13392Gaskets; Spacers; Sealing of cells spacers dispersed on the cell substrate, e.g. spherical particles, microfibres
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13398Spacer materials; Spacer properties
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Vehicle Body Suspensions (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

201131729 六、發明說明: 【發明所屬之技術領域】 本發明關於一種使用氧化物半導體的顯示裝置及其製 造方法。 【先前技術】 以液晶顯示裝置爲代表的形成在玻璃基板等的平板上 0 的薄膜電晶體使用非晶矽、多晶矽製造。使用非晶矽的薄 膜電晶體具有如下特性:雖然其場效應遷移率低,但是可 以對應於玻璃基板的大面積化。另一方面,使用結晶矽的 薄膜電晶體具有如下特性:雖然其場效應遷移率高,但是 需要進行雷射退火等的晶化製程,因此其不一定適合於玻 璃基板的大面積化。 另一方面,使用氧化物半導體製造薄膜電晶體,並將 其應用於電子裝置和光裝置的技術受到注目。例如,專利 φ 文獻1及專利文獻2公開作爲氧化物半導體膜使用氧化鋅 、In-Ga-Zn-Ο類氧化物半導體來製造薄膜電晶體,並將其 用於圖像顯示裝置的開關元件等的技術。 [專利文獻1]日本專利申請公開2007- 1 2 3 8 6 1號公報 [專利文獻2]日本專利申請公開2007-96055號公報 在氧化物半導體中設置有通道形成區的薄膜電晶體可 以實現比使用非晶矽的薄膜電晶體更高的場效應遷移率。 作爲氧化物半導體膜,可以利用濺射法等在300°C以下的 溫度下形成,其製造製程比使用多晶矽的薄膜電晶體簡單 201131729 使用上述氧化物半導體在玻璃基板、塑膠基板等上形 成薄膜電晶體’並可以期待將其應用於液晶顯示器、電致 發光顯示器或電子紙等。 然而’爲了發揮使用有工作特性優良且可以在低溫下 製造的氧化物半導體的薄膜電晶體的特性,不僅需要對元 件的結構和製造條件進行最優化,還需要顧慮到信號的輸 入和輸出所必要的佈線結構和連接結構。即使氧化物半導 體膜可以在低溫下形成,但是當形成佈線和電極的金屬等 的薄膜、層間絕緣層等的絕緣膜出現剝離現象時,則造成 產品缺陷。另外,還存在當設置在顯示面板的元件基板一 側的共同連接部的電極的連接電阻較大時,顯示畫面出現 斑點且亮度降低的問題。 【發明內容】 本發明的一個方式的目的之一在於提供一種適用於設 置在顯示面板中的共同連接部的結構。 本發明的一個方式的目的之一在於··除了氧化物半導 體以外,在層疊絕緣膜及導電膜而製造的各種用途的顯示 裝置中,防止薄膜的剝落所引起的缺陷。 本發明的一個方式的顯示裝置,包括:具有掃描線與 信號線交叉且以矩陣形狀排列的像素電極層的像素部;& 及,對應於該像素電極層而設置的由含氧量不同的至少兩 種氧化物半導體層組合而構成的反交錯型薄膜電晶體°其 -6 - 201131729 中,在該顯示裝置中的像素部的周邊,使用 、信號線的材料相同的導電層設置有電連接 電極層的共同電極層的焊盤部。 本發明的典型的一個方式的顯示裝置, 接到像素電極的薄膜電晶體的像素部;以及 素電極的共同電極電連接的焊盤部,並且, 〇 g 像素部,其中掃描線和信號線交叉,像 陣形狀排列。對應於像素電極層設置的薄膜 :與掃描線連接的閘極電極層,覆蓋閘極電 緣層,成爲通道形成區的第一氧化物半導體 物半導體層上的成爲源區和汲區的第二氧化 第一氧化物半導體層和第二氧化物半導體層 層和汲極電極層。 設置在像素部的周邊的焊盤部,其中在 Φ 層相同的層形成的絕緣層上形成有由與源極 電極層相同的層形成的導電層,並且該焊盤 置在導電層上的層間絕緣層的開口部電連接 電極層的共同電極層。 本發明的典型的一個方式,作爲設置在 的焊盤部的其他的結構,還包括以下結構: 層相同的層形成的第一導電層,在由與閘極 層形成的絕緣層上形成有由與源極電極層和 同的層形成的第二導電層,並可以藉由設置 與構成掃描線 到相對於像素 包括:包括連 ,與相對於像 包括以下結構 素電極層以矩 電晶體,包括 極層的閘極絕 層,第一氧化 物半導體層, 上的源極電極 由與閘極絕緣 電極層和汲極 部可以藉由設 到相對於像素 像素部的周邊 由與閘極電極 絕緣層相同的 汲極電極層相 在第二導電層 201131729 上的層間絕緣層的開口部該焊盤部電連接到相對於像素電 極層的共同電極層。 在上述結構中,作爲焊盤部還可以採用在由與閘極絕 緣層相同的層形成的絕緣層和導電層(或第二導電層)之間 包括由與第二氧化物半導體層相同的層形成的氧化物半導 體層的結構。 用作半導體層的通道形成區的氧化物半導體層(第一 氧化物半導體層)比用作源區和汲區的氧化物半導體層( 第二氧化物半導體層)氧濃度高。可以認爲第一氧化物半 導體層爲氧過剩氧化物半導體層,而第二氧化物半導體層 爲氧缺欠氧化物半導體層。 第二氧化物半導體層爲η型導電型,並且比第一氧化 物半導體層電導率高。所以,使用第二氧化物半導體層的 源區和汲區比使用第一氧化物半導體層的半導體層電阻低 〇 此外,第一氧化物半導體層具有非晶結構,第二氧化 物半導體層有時在非晶結構中包含晶粒(奈米晶體)。該 第二氧化物半導體層中的晶粒(奈米晶體)的直徑爲1 nm 至10nm,典型的爲2nm至4nm左右。 另外,爲了方便起見附加第一、第二等序數詞,但其 並不表示製程順序或層疊順序。另外,在本說明書中不表 示用來特定發明的事項的固有名詞。 作爲成爲通道形成區的第一氧化物半導體層及/或成 爲源區和汲區的第二氧化物半導體層,可以使用包含In、 -8- 201131729
Ga及Zn的氧化物半導體層。另外,還可以使用鎢、鉬、 欽、鎮或銘來取代In、Ga及Zn中的一個。 在本說明書中’將使用包含In、Ga及Zn的氧化物半 導體膜形成的半導體層記作“ IGZO半導體層” 。IGZO半 導體層是指非單晶半導體層、至少包含非晶成分的半導體 層。 將表面上具有像素電極層及與該像素電極層電連接的 薄膜電晶體的基板使用稱爲密封材料的黏結材料固定到對 置基板。 在液晶顯示裝置中,使用密封材料和兩個基板來密封 液晶材料。 向密封材料混入多個導電粒子(對粒子表面進行了鍍 金處理的粒子等),以使設置在對置基板上的對置電極( 也稱爲第一共同電極)與設置在另一方的基板上的第二共 同電極或共同電位線導通。 可以在與薄膜電晶體的製程相同的製程以及在同一基 板上製造共同電位線。 另外,有時也將共同電位線與密封材料的導電粒子重 疊的部分稱爲共同連接部,也可以認爲在共同電位線中與 導電粒子重疊的部分爲共同電極。 與薄膜電晶體在同一基板上形成的共同電位線也可以 認爲是當使液晶交流驅動時供給成爲基準的電壓的線。 另外,除了與對置電極連接的共同電位線之外,與儲 存電容的一方的電極連接的電容佈線也稱爲共同電位線的 -9- 201131729 —種,同樣地也可以設置在同一基板上。 另外,在使用電泳顯示元件的也被稱爲電子紙的顯示 裝置中,在一對基板之間具有以下結構,即:容納帶有不 同極性的白色粒子、黑色粒子以及使它們分散的分散介質 (氣體或液體)。並且,設置在一對基板中的一個基板上 的電極是共同電極。在另一個基板上與該共同電極相對地 設置有像素電極,並且在該基板上設置有多個與像素電極 電連接的薄膜電晶體。例如,作爲使用該電泳顯示元件的 顯示裝置的驅動方法,對於想使其由白色顯示變成黑色顯 示的像素電極,對施加到共同電極的基準電位施加正的電 壓’而對想使其由黑色顯示變成白色顯示的像素電極,對 施加到共同電極的基準電位施加負的電壓,至於不使其發 生變化的像素電極,將其設定爲與共同電極相同的電位。 與薄膜電晶體在相同基板上形成的共同電位線也可以 認爲是當使電泳顯示元件裝置驅動時供給成爲基準的電壓 的線。 另外,作爲使用電泳顯示元件的顯示裝置,由一對基 板及在其間設置的分隔壁設置有以一定的尺寸形成的多個 獨立空間’一個獨立空間變爲單位像素而進行顯示。至於 一個獨立空間是指容納有帶有不同極性的電的多個白色粒 子、多個黑色粒子以及使它們分散的分散介質(氣體或液 體)的空間。 在使用電泳顯示元件的顯示裝置中,帶有不同極性的 電的多個有色粒子以及使它們分散的分散介質也被密封材 -10- 201131729 料和兩個基板密封。另外,在使用電泳顯示元件的顯示裝 置中,設置在一個基板上的共同電極與形成在另一個基板 上的共同電位線也在共同連接部藉由導電粒子連接。 另外,在使用液晶顯示裝置或電泳顯示元件的顯示裝 置中,雖然還根據處理溫度,但是作爲使用的一對基板的 材料還可以使用塑膠薄膜。 可以使用濺射法來形成閘極絕緣層、成爲通道形成區 Φ 的第一氧化物半導體層、成爲源區和汲區的第二氧化物半 導體層以及源極電極層和汲極電極層。 濺射法包括如下方法:作爲濺射電源使用高頻電源的 RF濺射法、DC濺射法以及以脈衝方式施加偏壓的脈衝 DC濺射法。RF濺射法主要用於形成絕緣膜,而DC濺射 法主要用於形成金屬膜。 另外,也有可以設置材料不同的多個靶的多源濺射裝 置。多源濺射裝置既可以在同一反應室中層疊形成不同的 φ 材料膜,又可以在同一反應室中同時對多種材料進行放電 而進行成膜。 另外,也有使用磁控管濺射法的濺射裝置和使用ECR 濺射法的濺射裝置:在使用磁控管濺射法的濺射裝置中, 在反應室內部具備磁鐵機構;而在使用ECR濺射法的濺 射裝置中’不使用輝光放電而利用使用微波產生的電漿。 另外’作爲使用濺射法的成膜方法,還有反應濺射法 、偏壓濺射法:在反應濺射法中,當進行成膜時使靶物質 和濺射氣體成分起化學反應而形成這些化合物薄膜;而在 -11 - 201131729 偏壓濺射法中,當進行成膜時對基板也施加電壓。 使用上述各種濺射法形成閘極絕緣層、半導體層、源 區和汲區以及源極電極層和汲極電極層。 另外,當使用IGZO半導體層作爲第一氧化物半導體 層(氧過剩氧化物半導體層)和第二氧化物半導體層(氧 缺乏氧化物半導體層)時,在不同的成膜條件下形成第一 氧化物半導體層和第二氧化物半導體層。作爲成爲源區和 汲區的第二氧化物半導體層的成膜條件,包括以下條件: 在成膜後含有尺寸爲1 nm以上且1 Onm以下的晶粒》例如, 使用ln203 : Ga203 : ZnO=l : 1 : 1的靶,並利用DC濺射法 以氬氣體流量:氧流量爲2 : 1的比例引入到反應室內的成 膜條件,或者當將成膜條件設定爲只引入氬氣體時,在成膜 後有形成含有尺寸爲lnm以上且10nm以下的晶粒的膜的情 況。另外,由於設定爲ln203 : Ga203 : ZnO=l : 1 : 1的靶 是爲了獲得非晶狀的氧化物半導體膜而意圖性地設計爲該 比例的’所以可以對靶的組成比進行變更以便形成結晶性 更高的膜作爲源區和汲區。最好使用相同的靶並僅藉由變 更引入的氣體來分別形成成爲通道形成區的第一氧化物半 導體層和成爲源區和汲區的第二氧化物半導體層,以便實 現步驟的簡化和低成本化。 另外,源極電極層和汲極電極層最好使用鈦膜。 至於濺射法,因爲對靶施加Ar離子的強能量,所以 可以認爲:本來在形成的氧化物半導體層(典型的有 IGZO半導體層)中存在著較強應變能。最好進行200 °C至 -12- 201131729 60(TC,典型地爲300°C至500°C的溫度下的熱處理,以釋 放該應變能。藉由進行該熱處理,進行原子能級的重新排 列。由於藉由進行該熱處理而釋放阻礙載流子遷移的應變 倉g,所以成膜和熱處理(包括光退火)是重要的。 另外,在本說明書中的半導體裝置是指藉由利用半導 體特性而能夠工作的所有裝置,因此電光裝置、半導體電 路以及電子設備都是半導體裝置。 ^ 根據本發明的一個方式,可以提供適用於設置在顯示 面板上的焊盤部的結構。 根據本發明的一個方式,在設置在像素部的周邊的焊 盤部中,藉由採用層疊氧化物半導體層和導電層的結構’ 可以防止由於薄膜的剝落造成的缺陷。另外,藉由採用層 疊氧化物半導體層和導電層的結構焊盤部被厚膜化,可以 實現低電阻化,而可以具有牢固的結構。 另外,根據本發明的一個方式,可以形成光電流少、 φ 寄生電容小且導通截止比高的薄膜電晶體,並可以製造具 有良好的動態特性的薄膜電晶體。 由此,根據本發明的一個方式,可以提供電特性高且 可靠性好的顯示裝置。 【實施方式】 [實施例模式] 下面,參照附圖對本發明的實施例模式進行詳細說明 。但是’本發明不局限於以下的說明,所屬技術領域的普 -13- 201131729 通技術人員可以很容易地理解一個事實就是’其方式及詳 細內容在不脫離本發明的宗旨及其範圍的情況下可以被變 換爲各種各樣的形式。因此,本發明不應該被解釋爲僅限 定在以下所示的實施例模式所記載的內容中。在以下說明 的本發明的結構中,在不同附圖中使用相同的附圖標記來 表示相同的部分或具有相同功能的部分,而省略重複說明 實施例模式1 這裏,在第一基板和第二基板之間封入有液晶層的液 晶顯示裝置中,示出將用於與設置在第二基板上的對置電 極電連接的共同連接部(焊盤部)形成在第一基板上的例 子。注意,在第一基板上形成有用作開關元件的薄膜電晶 體,並且藉由使共同連接部的製造製程與像素部的開關元 件的製造製程共同化,可以不使製程複雜形成。 共同連接部配置於與用於黏接第一基板和第二基板的 密封材料重疊的位置,並藉由密封材料所含有的導電粒子 與對置電極電連接。或者,在不與密封材料重疊的位置( 除了像素部)設置共同連接部,以與共同連接部重疊的方 式將含有導電粒子的膏劑與密封材料另行設置,而與對置 電極電連接。 圖1A是示出在同一基板上製造薄膜電晶體和共同連 接部的半導體裝置的截面結構圖的圖。另外,圖1A所示 的薄膜電晶體爲反交錯型薄膜電晶體是在半導體層103上 -14- 201131729 隔著源區或汲區104a、104b設置主動電極層或汲極電極 層105a、105b的薄膜電晶體的例子。在本實施例模式中 ,包括通道形成區的半導體層103是包含In、Ga、Zn以 及0的非單晶半導體層(第一氧化物半導體層),其至少 包含非晶成分。另外,源區或汲區104a、104b是包含In 、Ga、Zn以及〇的氧化物半導體層(第二氧化物半導體 層),並且該源區或汲區 104a、104b在與半導體層 103 的成膜條件不同的成膜條件下形成,比半導體層103含有 的氧濃度低,是低電阻的氧化物半導體層。源區或汲區 104a、104b具有η型導電型,其活化能(ΔΕ)爲0.01 eV 以上O.leV以下,也稱爲n +區。另外,源區或汲區i〇4a 、104b是包含In、Ga、Zn以及Ο的非單晶半導體層,其 至少包含非晶成分。所以,用於半導體層1 03的氧化物半 導體層爲氧過剩氧化物半導體層,用作源區或汲區的氧化 物半導體層爲氧缺欠半導體層。 藉由將氧缺欠氧化物半導體層作爲源區或汲區1 04a、 104b來設置,使爲金屬層的源極電極層或汲極電極層 105a、105b和半導體層103 (氧過剩氧化物半導體層)之 間良好接合,與肯特基接合相比在熱方面上也可以具有穩 定工作。另外,爲了供給通道的載流子(源極電極一側) 、或穩定地吸收通道的載流子(汲極電極一側)或者不在 與源極電極層(或汲極電極層)之間的介面產生電阻成分 ,積極地設置源區或汲區是有效的。另外藉由低電阻化, 即使在高汲極電極電壓下也可以保持良好的遷移率。 -15- 201131729 另外,圖1B是示出共同連接部的俯視圖的一 的圖,圖中的虛線G1-G2相當於圖1A的共同連接 面。另外,在圖1B中與圖1A相同的部分使用相同 標記進行說明。 共同電位線185設置在閘極絕緣層102上,並 極電極層或汲極電極層l〇5a、105b相同的材料及 製程製造。 另外,共同電位線185由保護絕緣層107覆蓋 絕緣層107在與共同電位線185重疊的位置中具有 口部。該開口部藉由與連接源極電極層或汲極電極, 、1 0 5b和像素電極層1 1 0的接觸孔相同的製程而形 另外,在此由於其面積的尺寸差異很大,所以 分稱爲像素部中的接觸孔和共同連接部的開口部。 在圖1A中,像素部和共同連接部不是使用相同的 圖示的,例如共同連接部的虛線G1-G2的長度爲 左右,而薄膜電晶體的寬度小於50μιη,雖然實際 尺寸是其10倍以上,但是爲了容易理解,在圖1Α 改變像素部和共同連接部的縮尺而進行圖示。 另外,共同電極層190設置在保護絕緣層107 由與像素部的像素電極層110相同的材料和相同的 形成。 如此,與像素部的開關元件的製造製程共同地 同連接部的製造製程。 並且,使用密封材料固定設置有像素部和共同 個例子 部的截 的附圖 由與源 相同的 ,保護 多個開 f 105a 成。 將其區 另外, 縮尺來 5 0 0 μιη 上面積 中分別 上,並 製程而 進行共 連接部 -16- 201131729 的第一基板100和具有對置電極 當密封材料包含導電粒子時 對準以使密封材料和共同連接部 晶面板中,在像素部的對角等上 個共同連接部。另外,在大型的 重疊地配置四個以上的共同連接 另外,共同電極層190是與 0 粒子接觸的電極,並與第二基板 當使用液晶注入法時,在使 之後,將液晶注入到一對基板之 落法時,在第二基板或第一基板 晶滴落後,在減壓下對一對基板 另外,在本實施例模式中, 接的共同連接部的例子,但是不 其他的佈線連接的連接部或與外 • 部。 例如,當製造發光顯示裝置 同而沒有用於與對置電極連接的 發光元件的陰極連接到共同佈線 成爲與圖1A所示的連接結構相 極可以在每個像素中設置用來連 部和驅動電路部之間設置連接部 實施例模式2 的第二基板。 ,對一對的基板進行位置 重疊。例如,在小型的液 與密封材料重疊地配置兩 液晶面板中,與密封材料 部。 包含在密封材料中的導電 的對置電極電連接。 用密封材料固定一對基板 間。另外,當使用液晶滴 上塗畫密封材料,在使液 進行貼合。 雖然示出與對置電極電連 局限於此,還可以用於與 部連接端子等連接的連接 時’其與液晶顯示裝置不 連接部分,但是其具有將 的部分’可以將該部分形 同的結構。發光元件的陰 接的連接部,或者在像素 分。 -17- 201131729 這裏,圖2A和2B示出作爲共同電位線,使用 極佈線相同的材料以及相同的製程形成的佈線製造 接部(焊盤部)的例子。 圖2B是示出共同連接部的俯視圖的一個例子 圖中的虛線E1-E2相當於圖2A的共同連接部的截β 另外,如圖2 Α所示像素部的薄膜電晶體的結 施例模式1相同,所以與圖1 A相同的部分使用相 圖標記,而在這裏省略其詳細說明。 共同電位線1 8 1設置在基板1 0 0上,並由與閘 層101相同的材料以及相同的製程而製造。 另外,共同電位線1 8 1由閘極絕緣層1 0 2和保 層107覆蓋,閘極絕緣層102和保護絕緣層107在 電位線1 8 1重疊的位置中具有多個開口部。該開口 施例模式1不同,而成爲相當於兩層絕緣膜厚的深 。另外,在藉由與連接源極電極層或汲極電極層 1 〇5b和像素電極層1 1 〇的接觸孔相同的製程進行蝕 ,進一步對閘極絕緣層1 02進行選擇性的蝕刻而製 口部。 另外,共同電極層190設置在保護絕緣層107 由與像素部的像素電極層110相同的材料以及相同 而製造》 如此,與像素部的開關元件的製造製程共同地 同連接部的製造製程。 使用密封材料固定設置有像素部和共同連接部 由與閘 共同連 的圖, 5。 構與實 同的附 極電極 護絕緣 與共同 部與實 開口部 105a、 刻之後 造該開 上,並 的製程 進行共 的第一 -18- 201131729 基板100和具有對置電極的 當密封材料中包含導電 置對準以使密封材料和共同 另外,共同電極層190 粒子接觸的電極,並與第二 虽使用液晶注入法時, 之後’將液晶注入到一對基 落法時,在第二基板或第一 晶滴落後,在減壓下對一對 另外,在本實施例模式 接的共同連接部的例子,但 其他的佈線連接的連接部或 部。 實施例模式3 這裏,圖3A和圖3B示 置由與閘極佈線相同的材料 作爲設置在其上的共同電位 的材料以及相同的製程形成 子。 匱I 3B是示出共同連接 圖中的虛線F1-F2相當於圖 另外,如圖3 A所示像 施例模式1相同,所以與圖 第二基板。 粒子時,對一對的基板進行位 連接部重疊。 是與包含在密封材料中的導電 基板的對置電極電連接。 在使用密封材料固定一對基板 板之間。另外,當使用液晶滴 基板上塗畫密封材料,在使液 基板進行貼合。 中,雖然示出與對置電極電連 是不局限於此,還可以用於與 與外部連接端子等連接的連接 出在共同連接部(焊盤部)設 以及相同的製程形成的電極, 線,使用由與源極電極層相同 的佈線來製造共同連接部的例 部的俯視圖的一個例子的圖, 3A的共同連接部的截面。 素部的薄膜電晶體的結構與實 1 A相同的部分使用相同的附 -19- 201131729 圖標記,而在這裏省略其詳細說明。 連接電極層191設置在基板100上,並由與閘極電極 層101相同的材料以及相同的製程而製造。 另外,連接電極層191由閘極絕緣層102和保護絕緣 層107覆蓋,閘極絕緣層102和保護絕緣層107在與共同 電極層190重疊的位置中具有開口部。該開口部與實施例 模式1不同,而成爲相當於兩層絕緣膜厚的深開口部。另 外,在藉由與連接源極電極層或汲極電極層l〇5a、l〇5b 和像素電極層1 1 0的接觸孔相同的製程進行飩刻之後,進 一步對閘極絕緣層1 02進行選擇性的蝕刻而製造該開口部 〇 另外,共同電位線1 8 5設置在閘極絕緣層1 02上,並 由與源極電極層或汲極電極層l〇5a、105b相同的材料以 及相同的製程而製造。 另外,共同電位線1 85由保護絕緣層1 07覆蓋,保護 絕緣層1 07在與共同電位線1 8 5重疊的位置中具有多個開 口部。該開口部藉由與連接源極電極層或汲極電極層l〇5a 、1 〇5b和像素電極層1 1 0的接觸孔相同的製程而製造。 另外,共同電極層190設置在保護絕緣層107上,並 由與像素部的像素電極層110相同的材料以及相同的製程 而製造。 如此,與像素部的開關元件的製造製程共同地進行共 同連接部的製造製程。 使用密封材料固定設置有像素部和共同連接部的第一 -20- 201131729 基板100和具有對置電極的第二基板。 另外,在本實施例模式中,僅在閘極絕緣層的開口部 選擇性地設置多個導電粒子。即,在共同電極層190與連 接電極層191接觸的區域中設置多個導電粒子。與連接電 極層191和共同電位線185的雙方接觸的共同電極層19〇 是與導電粒子接觸的電極,並與第二基板的對置電極電連 接。 當使用液晶注入法時,在使用密封材料固定一對基板 之後,將液晶注入到一對基板之間。另外,當使用液晶滴 落法時,在第二基板或第一基板上塗畫密封材料,在使液 晶滴落後,在減壓下對一對基板進行貼合。 另外,在本實施例模式中,雖然示出與對置電極電連 接的共同連接部的例子,但是不局限於此,還可以用於與 其他的佈線連接的連接部或與外部連接端子等連接的連接 部。 實施例模式4 這裏,圖29A和29B示出使用與實施例模式1中的源 極電極層或汲極電極層及源區和汲區相同的掩模進行纟虫刻 加工而形成的顯示裝置的例子。 圖2 9 A是示出將薄膜電晶體和共同連接部(焊盤部) 製造在同一基板上的半導體裝置的截面結構圖的圖。圖 29A所示的薄膜電晶體172是反交錯型薄膜電晶體,並且 是在半導體層103上隔著源區或汲區i〇4a、i〇4b設置主 -21 - 201131729 動電極層或汲極電極層l〇5a、105b的薄膜電晶體的例子 。薄膜電晶體1 72使用相同的掩模進行用來形成源區或汲 區104a、104b的氧化物半導體層的蝕刻加工,以及用來 形成源極電極層或汲極電極層l〇5a、105b的導電層的蝕 刻加工。 由此,在薄膜電晶體172中,源極電極層或汲極電極 層105a、105b和源區或汲區104a、104b具有相同的形狀 ,源區或汲區l〇4a、104b在源極電極層或汲極電極層 105a、1 05b 的下方。 所以,在共同連接部中,在閘極絕緣層1 02和共同電 位線185之間形成有由與源區或汲區104a、104b相同的 材料以及相同的製程製造的氧化物半導體層186。 另外,圖29B是示出共同連接部的俯視圖的一個例子 的圖,圖中的虛線G1-G2相當於圖29A的共同連接部的 截面。 另外,如圖29B所示實施例模式1與共同連接部的俯 視圖的結構相同,所以與圖1 B相同的部分使用相同的附 圖標記,而在這裏省略其詳細說明。 根據本實施例模式,在設置在像素部的周邊的共同連 接部(焊盤部)中,藉由採用層疊氧化物半導體層和導電 層的結構,可以防止由於薄膜的剝落造成的缺陷,而可以 具有牢固的結構。另外,藉由採用層疊氧化物半導體層和 導電層的結構焊盤部被厚膜化,可以實現低電阻化。 -22- 201131729 實施例模式5 這裏’圖30A和30B示出使用與實施例模式3中的源 極電極層或汲極電極層及源區和汲區相同的掩模進行蝕刻 加工而形成的顯示裝置的例子。 圖30Λ是示出將薄膜電晶體和共同連接部(焊盤部) 製造在同一基板上的半導體裝置的截面結構圖的圖。 另外’如圖3 0 A所示像素部的薄膜電晶體的結構與實 施例模式4相同,所以與圖2 9 A相同的部分使用相同的附 圖標記,而在這裏省略其詳細說明。 薄膜電晶體1 72使用相同的掩模進行用來形成源區或 汲區l〇4a、lCMb的氧化物半導體層的蝕刻加工,以及用 來形成源極電極層或汲極電極層l〇5a、105b的導電層的 蝕刻加工。由此,在薄膜電晶體1:72中,源極電極層或汲 極電極層l〇5a、105b和源區或汲區l〇4a、1 04b具有相同 的形狀,源區或汲區1 04a、1 (Mb在源極電極層或汲極電 極層1 05a、1 05b的下方。 在共同連接部中,在閘極絕緣層1 〇 2和共同電位線 185之間形成有由與源區或汲區i(Ma、i〇4b相同的材料以 及相同的製程製造的氧化物半導體層1 86。 另外’圖30B是示出共同連接部的俯視圖的一個例子 的圖,圖中的虛線F1-F2相當於圖30A的共同連接部的截 面。 另外’如圖3 0 B所示共同連接部的俯視圖的結構與實 施例模式3相同,所以與圖3 B相同的部分使用相同的附 -23- 201131729 圖標記,而在這裏省略其詳細說明。 根據本發明的一個方式,在設置在像素部的周邊的焊 盤部中,藉由採用層疊氧化物半導體層和導電層的結構, 可以防止由於薄膜的剝落造成的缺陷,而可以具有牢固的 結構。另外,藉由採用層疊氧化物半導體層和導電層的結 構焊盤部被厚膜化,可以實現低電阻化。 實施例模式6 在本實施例模式中,參照圖4A至圖1 1對包括本發明 的一個方式的薄膜電晶體的顯示裝置的製造製程進行說明 〇 在圖4A中,作爲具有透光性的基板100,可以使用 以康寧公司製造的#7059玻璃或#1 73 7玻璃等爲代表的鋇 硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃等的玻璃基板。 接著,在將導電層形成在基板1〇〇的整個面上之後, 進行第一光石印製程形成抗蝕劑掩模,並且藉由蝕刻去除 不需要的部分來形成佈線及電極(包括閘極電極層1 〇 1的 閘極佈線、電容佈線108以及第一端子121)。在此,進 行蝕刻,以將至少閘極電極層1 〇1的端部形成爲錐形。圖 4A示出該步驟的截面圖。另外,該步驟的俯視圖相當於 圖6。 包括閘極電極層1 〇 1的閘極佈線和電容佈線1 〇 8、端 子部的第一端子121最好使用鋁(A1)或銅(Cu)等的低 電阻導電材料形成,然而,當僅採用 A1單體時有耐熱性 -24- 201131729 低及容易腐蝕等問題’所以最好與耐熱性導電材料組合來 形成。耐熱性導電材料使用選自鈦(Ti)、鉅(Ta)、鎢(W)、 鉬(Mo)、鉻(C〇、钕(Nd)、銃(Sc)中的元素、以上述元 素爲成分的合金、組合上述元素的合金膜或者以上述元素 爲成分的氮化物形成。 接著,在閘極電極層1 〇 1的整個面上形成閘極絕緣層 102。閘極絕緣層102利用濺射法等並以50nm至250nm I 的膜厚度形成。 例如,藉由濺射法並以1 0Onm的厚度形成氧化矽膜作 爲閘極絕緣層102。當然,閘極絕緣層102不局限於這種 氧化矽膜,也可以使用由氧氮化矽膜、氮化矽膜、氧化鋁 膜、氧化鉅膜等的其他絕緣膜構成的單層或疊層。 可以在形成成爲通道形成區的氧化物半導體層(IZGO 半導體層)之前,利用電漿處理對閘極絕緣層的表面進行 清洗。進行去除存在於閘極絕緣層的表面的有機物等的碎 φ 屑的電漿處理是有效的。另外,對於在後面的製程中用來 提高可靠性的熱處理(2 0 0 °C至6 0 0 °C )中形成用來進行 IGZO半導體層介面的改性的氧的供給源,有效的是:對 閘極絕緣層表面進行氧自由基處理來使該表面成爲氧過剩 區域。 再者,最好在電漿處理之後不接觸大氣地利用濺射法 形成氧化物半導體層。當在形成氧化物半導體層之前,被 成膜基板接觸到大氣時,可能會附著水分等,而可能對介 面狀態有不良影響從而導致臨界値的不均勻、電特性的劣 -25- 201131729 化或變成常開(normally on) TFT等。電發處理使用氧氣 體或氬氣體。還可以使用其他的稀有氣體替代氬氣體。 爲了在電漿處理之後不接觸大氣地利用濺射法形成成 爲通道形成區的IGZO半導體層,最好進行稱爲反濺射的 電漿處理的一種,該反濺射可以在與形成IGZO半導體層 的同一個反應室中進行。反濺射是指不向靶側施加電壓, 而在氧或氧以及氬氣氛下對基板側施加電壓產生電漿來對 基板上的薄膜表面進行改性的方法。 另外,當進行使用氧氣體的電漿處理時,藉由對閘極 絕緣層的表面照射氧自由基,將閘極絕緣層的表面變爲氧 過剩區域,而提高與後面形成的成爲通道形成區的氧化物 半導體層的介面中的氧濃度。也就是說,對閘極絕緣層進 行氧自由基處理,然後層疊氧化物半導體層,之後進行加 熱處理,則可以使成爲通道形成區的氧化物半導體層的閘 極絕緣層側的氧濃度變爲高濃度。因此,在閘極絕緣層與 成爲通道形成區的氧化物半導體層的介面中具有氧濃度的 峰値,並且閘極絕緣層的氧濃度具有濃度梯度,該梯度隨 著接近閘極絕緣層與成爲通道形成區的氧化物半導體層的 介面而增加。包括氧過剩區域的閘極絕緣層與成爲氧過剩 氧化物半導體層的通道形成區的氧化物半導體層的親和性 高,可以得到良好的介面特性。 既可利用包含氧的氣體藉由電漿產生裝置供給氧自由 基,又可藉由臭氧產生裝置供給氧自由基。藉由將所供給 的氧自由基或氧照射到薄膜,能夠對薄膜進行表面改性。 -26- 201131729 另外’也可以進行氬和氧的自由基處理,而不局限於 氧自由基處理。氬和氧的自由基處理是指藉由引入氬氣體 和氧氣體而產生電漿以對薄膜進行表面改性的處理。 藉由施加電場而產生放電電漿的反應空間中的Ar原 子(Ar)被放電電漿中的電子(e)激發或電離而成爲氬 自由基(A〆)、氬離子(Ar+)或電子(e)。氬自由基 (A〇處於能量高的準穩定狀態,並與周圍的同種或異 0 種原子起反應而使該原子激發或電離以回到穩定狀態時發 生如雪崩現象那樣的反應。此時,若周圍存在有氧,則使 氧原子(◦)激發或電離而成爲氧自由基(0。、氧離子 (0+)或氧(0)。該氧自由基(C〇與被處理物的薄膜 表面的材料起反應而對表面進行改性,並且與表面上的有 機物起反應而去除有機物,以進行電漿處理。另外,與反 應性氣體(氧氣體)的自由基相比,氬氣體的自由基可以 長時間地維持準穩定狀態,從而通常使用氬氣體以產生電 • 獎。 接下來,在閘極絕緣層1 02上形成第一氧化物半導體 膜(在本實施例模式中第一 IGZO膜)。在電漿處理後, 不暴露於大氣地形成第一 IGZO膜,在不使閘極絕緣層與 半導體膜的介面附著塵屑或水分一點上是有效的。這裏, 使用直徑爲8英尺的包含In、Ga及Zn的氧化物半導體靶 (ln203 : Ga203 : ZnO=l : 1 : 1 ),基板與靶之間的距離 設定爲170mm、壓力0.4Pa、直流(DC)電源〇.5kW、在 氬或氧氣氛下進行成膜。另外,藉由使用脈衝直流(DC) -27- 201131729 電源可以減少塵屑而使膜的厚度分佈均勻,所以是最好的 。將第一 IGZO膜的厚度設定爲5nm至20 0nm。在本實施 例模式中,將第一 IGZO膜的厚度設定爲lOOnm。 藉由利用濺射法並適當地轉換導入反應室內的氣體以 及設置的靶,可以使閘極絕緣層和第一IGZO膜不接觸大 氣地連續形成。藉由不使暴露於大氣並連續進行形成,可 以防止雜質的混入。在不使暴露於大氣並連續進行形成的 情況下,最好使用多室方式的製造裝置。 接下來,不暴露於大氣地利用濺射法形成第二氧化 物半導體膜(本實施例模式的第二IGZO膜)。這裏, 使用ln203 : Ga203 : ZiiO=l :1:1的靶,並在如下成膜 條件下進行濺射成膜:壓力〇.4Pa;功率500W;成膜溫 度爲室溫;所引入的氬氣體流量爲40s ccm。雖然意圖性 地使用ln203 : Ga203 : ZnO=l : 1 : 1的靶,但有時在剛成 膜後形成有包含尺寸爲Inm至10nm的晶粒的IGZO膜。 另外,可以說藉由適當地調整靶材的成分比、成膜壓力( O.lPa 至 2.0Pa)、電力(250W 至 3000W: 8 英寸 φ )、 溫度(室溫至1 〇〇°c )、反應性濺射的成膜條件等,可以 調整晶粒的有無及晶粒的密度,還可以將直徑尺寸調整爲 lnm至10nm的範圍內。第二IGZO膜的厚度爲5nm至 20nm。當然,當在膜中包括晶粒時,所包括的晶粒的尺寸 不超過膜的厚度。在本實施例模式中,將第二IGZO膜的 厚度設定爲5nm。 藉由使第一 IGZO膜的成膜條件與第二IGZO膜的成 -28- 201131729 膜條件相異,可以將比第二IGZO膜中的氧濃度更多的氧 包含於第一 IGZO膜中。例如,採用以下條件:與第二 IGZO膜的成膜條件中的氧氣體流量和氬氣體流量的比相 比’第一 I G Ζ Ο膜的成膜條件中的氧氣體流量所占的比率 更多。具體地,第二IGZO膜的成膜條件設定爲稀有氣體 (氩或氦等)氣氛下(或氧氣體10%以下、慧氣體90%以 上),第一 IGZO膜的成膜條件設定爲氧氣氛下(或氧氣 0 體的流量與氬氣體的流量相等或大於氬氣體的流量)。藉 由將更多的氧包含在第一 IGZO膜中,可以比第二IGZO 膜進一步降低電導率。另外,由於藉由將更多的氧包含在 第一IGZO膜中可以實現截止電流的降低,所以可以得到 導通截止比高的薄膜電晶體。 至於第二IGZO膜的成膜,可以使用與之前進行了反 濺射的反應室同一反應室,在可以不暴露於大氣地進行成 膜的情況下,也可以在與之前進行了反濺射的反應室不同 φ 的反應室中進行成膜。 接下來,最好以200°C至600°C,典型的是300°C至 500 °C進行熱處理。在此放置在爐中,在氮氣氛下以350 °C 進行1小時的熱處理。藉由該熱處理,IGZO膜的原子能 級的進行重新排列。由於借助於該熱處理而釋放阻礙載流 子遷移的應變能,所以在此的熱處理(還包括光退火)是 重要的。另外,進行熱處理的時序只要在形成第二IGZO 膜之後,就沒有特別的限制,例如也可以在形成像素電極 之後進行。 -29- 201131729 接著,進行第二光石印製程形成抗蝕劑掩模,並且對 第一 IGZO膜及第二IGZO膜進行蝕刻。在此,藉由使用 ITO-07N (日本關東化學株式會社製造)的濕蝕刻,去除 不需要的部分,來形成氧過剩型第一IGZO膜的IGZO膜 109及氧缺欠型第二IGZO膜的IGZO膜111。注意,在此 蝕刻不局限於濕蝕刻,也可以利用乾蝕刻。圖4B示出該 步驟中的截面圖。另外,圖7相當於該步驟的俯視圖。 接下來,利用濺射法或真空蒸鍍法在IGZO膜109以 及IGZO膜111上形成由金屬材料構成的導電膜132。圖 4C示出該步驟中的俯視圖。 作爲導電膜132的材料,可以舉出選自 Ai、Cr、Ta 、Ti、Mo、W中的元素或以上述元素爲成分的合金、組合 上述元素的合金膜等。另外,在進行200 °C至600。(:的熱 處理的情況下’最好使導電膜具有承受該熱處理的耐熱性 。當僅採用鋁單質時耐熱性很低並有容易腐蝕等問題,所 以與耐熱導電材料組合來形成導電膜。作爲與A1組合的 耐熱導電材料’使用選自鈦(Ti)、鉬(Ta)、鎢(W)、鉬(Mo) 、鉻(Cr)、鈸(Nd)、Sc (銃)中的元素、以上述元素爲成 分的合金、組合上述元素的合金膜或者以上述元素爲成分 的氮化物,而形成導電膜。 在此’作爲導電膜1 3 2使用鈦膜的單層結構。另外, 導電膜132還可以採用雙層結構或在鋁膜上層疊鈦膜。此 外,導電膜132還可以採用如下三層結構:Ti膜,在該 Ti膜上層疊包含Nd的鋁(Al-Nd)膜,並且在其上形成 -30- 201131729
Ti膜。導電膜132還可以採用包含矽的鋁膜的單層結構。 接著’進行第三光石印製程形成抗蝕劑掩模1 3 1,並 藉由蝕刻去除不要的部分來形成源極電極層或汲極電極層 l〇5a、l〇5b以及源區或汲區i〇4a、104b。作爲此時的蝕 刻方法’使用濕蝕刻或乾蝕刻。例如,當作爲導電膜132 使用鋁膜或鋁合金膜時,可以進行使用了將磷酸、醋酸以 及硝酸混合的溶液的濕蝕刻。這裏,藉由使用了過氧化氫 氨水(過氧化氫:氨水:水=5 : 2 : 2 )的濕蝕刻,對T i 膜的導電膜132進行蝕刻來形成源極電極層或汲極電極層 105a、105b,並對IGZO膜1 1 1進行蝕刻來形成源區或汲 區104a、10 4b。在該蝕刻製程中,IGZO膜109的露出部 分也被部分蝕刻而成爲半導體層103。由此,源區或汲區 104a、104b之間的半導體層103的通道形成區成爲厚度薄 的區域。在圖5 A中,由於利用過氧化氫氨水的蝕刻材料 對源極電極層或汲極電極層l〇5a、l〇5b以及源區或汲區 1 0 4 a、1 0 4 b進行一次性地餓刻,所以源極電極層或汲極電 極層1 05a、1 05b與源區或汲區1 〇4a、1 04b的端部一致, 成爲連續的結構。此外,由於使用濕蝕刻,各向同性地進 行蝕刻,所以源極電極層或汲極電極層l〇5a、105b的端 部比抗蝕劑掩模131更縮退。可以藉由上述製程製造將 IGZO半導體層103用作通道形成區的薄膜電晶體170。圖 5A示出該步驟中的截面圖。另外,圖8相當於該步驟的 俯視圖。 再者,還可以對露出的半導體層丨〇3的通道形成區進 -31 - 201131729 行氧自由基處理。可以藉由進行氧自由基處理將薄膜電晶 體設定爲常關(norm all y-off)。另外,可以藉由進行自 由基處理修復對半導體層103進行蝕刻時的損傷。自由基 處理最好在〇2、N20氣氛下,更最好爲包含氧的N2、He 、Ar氣氛下進行》另外,還可以在上述氣氛中添加了 Cl2 、CF4的氣氛下進行。另外,最好在無偏壓下進行自由基 處理。 另外,在該第三光石印製程中,在端子部中留有與源 極電極層或汲極電極層l〇5a、105b相同材料的第二端子 122。另外,第二端子1 22與源極電極佈線(包括源極電 極層或汲極電極層l〇5a、105b的佈線)電連接。 另外,由於可以藉由使用利用多級灰度掩模而形成的 具有多種(典型的是兩種)厚度的區域的抗蝕劑掩模,減 少抗蝕劑掩模的數目,所以可以謀求製程的簡化以及低成 本化。 接下來,去除抗蝕劑掩模1 3 1,形成覆蓋薄膜電晶體 170的保護絕緣層107。保護絕緣層107可以使用利用濺 射法等形成的氮化矽膜、氧化矽膜、氧氮化矽膜、氧化鋁 膜或氧化鉅膜等。 接著,進行第四光石印製程,形成抗鈾劑掩模,藉由 保護絕緣層1 07的蝕刻形成到達源極電極層或汲極電極層 l〇5a、105b的接觸孔125。另外,藉由該蝕刻還形成到達 第二端子122的接觸孔127。另外,爲了減少掩模數,最 好使用同一掩模對閘極絕緣層進行蝕刻並且使用同一抗蝕 -32- 201131729 劑掩模形成到達閘極電極的接觸孔126。圖5B 驟中的截面圖。 接下來’去除抗蝕劑掩模,然後進行透明導 膜。作爲透明導電膜的材料,利用濺射法或真空 使用氧化銦(Ιη203 )、氧化銦-氧化錫合金 In2〇3_Sn02、ITO )來形成。使用鹽酸類的溶液 材料的蝕刻處理。但是,因爲ITO的蝕刻尤其容 I 渣’所以也可以使用氧化銦-氧化鋅合金(In2〇3 以改善蝕刻加工性。 接著,進行第五光石印製程,形成抗蝕劑掩 蝕刻去除不需要的部分,而形成像素電極層110, 另外,在該第五光石印製程中,以在電容部 絕緣層102及保護絕緣層107爲電介質,並由 108和像素電極層110形成儲存電容。 另外,在該第五光石印製程中,使用抗蝕劑 Φ 第一端子和第二端子並將形成在端子部的透明導 、129殘留。透明導電膜128、129成爲用於與 的電極或佈線。形成在第二端子122上的透明導 是用作源極電極佈線的輸入端子的連接用端子電; 接著,去除抗蝕劑掩模,圖5C示出該步驟 圖。另外,圖9相當於該步驟的俯視圖。 另外,圖1 0A和1 0B分別示出該步驟的閘極 部的俯視圖和截面圖。圖1 0A相當於沿著圖1 0B C2線的截面圖。在圖10A中,形成在保護絕緣! 示出該步 電膜的成 蒸鍍法等 (縮寫爲 進行上述 易產生殘 -ZnO), 模,藉由 3 中的閘極 電容佈線 掩模覆蓋 電膜1 28 FPC連接 電膜129 極0 中的截面 佈線端子 中的C 1 -漠154上 -33- 201131729 的透明導電膜155是用作輸入端子的連接用端子電極 外’在圖10A中’在端子部中,由與閘極佈線相同材 成的第一端子151與由與源極電極佈線相同材料形成 接電極層153隔著聞極絕緣層152重#,並藉由透明 膜155導通。另外,圖5C所示的透明導電膜128與 端子121所接觸的部分,對應於圖i〇A的透明導電瞎 與第一端子151所接觸的部分。 另外,圖10C和10D分別示出與圖5C所示的源 極佈線端子部相異的源極電極佈線端子部的俯視圖和 圖。另外,圖10C相當於沿著圖10D中的D1-D2線 面圖。在圖10C中,形成在保護絕緣膜154上的透明 膜155是用作輸入端子的連接用端子電極。另外, 10C中,在端子部中,由與閘極佈線相同材料形成的 層156,在與源極電極佈線電連接的第二端子150的 隔著閘極絕緣層152重疊》電極層156不與第二端子 電連接,藉由將電極層156設定爲與第二端子150不 電位,例如浮置、GND、0V等,可以形成防止雜波 容或防止靜電的電容。另外,第二端子150隔著保護 膜154的開口部與透明導電膜155電連接。 對應於像素密度設置多個閘極佈線、源極電極佈 及電容佈線。另外,在端子部中,排列多個與閘極佈 電位的第一端子、與源極電極佈線同電位的第二端子 電容佈線同電位的第三端子等而配置。各個端子的數 可以分別設定爲任意的數目,實施者可以適當地作出 。另 料形 的連 導電 第一 155 極電 截面 的截 導電 在圖 電極 下方 150 同的 的電 絕緣 線以 線同 '與 a, 決定 -34- 201131729 如此藉由五次的光石印製程,使用五個光掩模,可以 完成具有底閘型的η通道型薄膜電晶體的薄膜電晶體170 的像素薄膜電晶體部以及儲存電容。並且,藉由將上述像 素薄膜電晶體部和儲存電容分別對應於每個像素以矩陣狀 配置而形成像素部,可以形成用來製造主動矩陣型的顯示 裝置的一個基板。在本說明書中,爲了方便將該基板稱爲 主動矩陣基板。 當製造主動矩陣型的液晶顯示裝置時,在主動矩陣基 板與設置有對置電極的對置基板之間設置液晶層,將主動 矩陣基板與對置基板固定。另外,將與設置在對置基板上 的對置電極電連接的共同電極設置在主動矩陣基板上,並 將與共同電極電連接的第四端子設置在端子部。該第四端 子是用來將共同電極設定爲固定電位,例如設定爲GND、 0V等的端子。 另外,本發明的一個方式不局限於圖9的像素結構, 圖U示出與圖9不同的俯視圖的例子。圖11中不設置電 容佈線,而是像素電極層與相鄰的像素的閘極佈線隔著保 護絕緣膜以及閘極絕緣層重疊的儲存電容的例子,此時, 可以省略電容佈線以及與電容佈線連接的第三端子。另外 ,在圖Π中,與圖9相同的部分使用相同的附圖標記進 行說明。 在主動矩陣型的液晶顯示裝置中,藉由驅動配置爲矩 陣狀的像素電極,在畫面上形成顯示圖案。具體地藉由對 -35- 201131729 選擇的像素電極以及對應於該像素電極的對置電極之間施 加電壓,配置在像素電極與對置電極之間的液晶層進行光 學調變,該光學調變作爲顯示圖案被觀察者確認。 當液晶顯示裝置顯示動態圖像時,由於液晶分子本身 回應較慢,所以存在出現餘像或出現動態圖像模糊的問題 。爲了改善液晶顯示裝置的動態圖像特性,有被稱爲黑插 入的驅動技術,該黑插入是指每隔一個幀地進行整個畫面 的黑顯示的技術。 另外,還有一種被稱爲倍速驅動的驅動技術,該倍速 驅動是指藉由將通常的垂直週期設定爲1.5倍以上(最好 爲2倍以上)來改善動態圖像特性。 另外,爲了改善液晶顯示裝置的動態圖像特性,還有 —種作爲背光燈,使用多個LED (發光二極體)光源或多 個EL光源等構成面光源,將構成面光源的各個光源獨立 地在一個幀期間內進行間歇發光驅動的驅動技術。作爲面 光源,可以使用三種以上的LED或白色發光LED。由於 可以獨立地控制多個LED,所以可以使LED的發光時序 配合液晶層的光學調變的切換時序同步進行。由於該驅動 技術可以將LED部分地關斷,所以尤其是當顯示一個畫 面中的黑顯示區域的比率高的映射時,可以實現低耗電量 〇 藉由組合上述驅動技術,可以比現有液晶顯示裝置進 一步改善液晶顯示裝置的動態圖像特性等的顯示特性。
藉由本實施例模式得到的η通道型電晶體,將IGZO -36- 201131729 半導體層用作通道形成區,並具有良好的動態特性,所以 可以組合這些驅動技術。 另外,當製造發光顯示裝置時,由於將有機發光元件 的一個電極(也稱爲陰極)設定爲低電源電位,例如GND 、0V等,所以在端子部設置有用來將陰極設定爲低電源 電位,例如GND、0V等的第四端子。另外,當製造發光 顯示裝置時,在源極電極佈線和閘極佈線的基礎上還設置 電源供給線。所以,在端子部中設置與電源供給線電連接 的第五端子。 當採用不設置源區或汲區(包含In、Ga及Zn的氧缺 欠氧化物半導體層)的閘極電極層、閘極絕緣層、半導體 層(含有In、Ga以及Zn的氧過剩氧化物半導體層)、源 極電極層和汲極電極層的疊層結構時,閘極電極層和源極 電極層或汲極電極層之間的距離變近而導致在其之間產生 的寄生電容增加。並且,該寄生電容的增加隨著半導體層 的薄膜化逐漸顯著。在本實施例模式中,由於薄膜電晶體 採用設置源區或汲區的閘極電極層 '閘極絕緣層、半導體 層、源區或汲區、源極電極層和汲極電極層的疊層結構, 所以即使半導體層的厚度薄也可以抑制寄生電容。 根據本實施例模式可以得到光電流少、寄生電容小、 導通截止比高的薄膜電晶體,而可以製造具有良好的工作 特性的薄膜電晶體。因此,可以提供具有電特性高並可靠 性好的薄膜電晶體的半導體裝置。 -37- 201131729 實施例模式7 這裏,圖31A和31B示出在實施例模式3中,包括具 有源極電極層或汲極電極層與半導體層接觸的結構的薄膜 電晶體的顯示裝置的例子。 圖31A是示出將薄膜電晶體和共同連接部(焊盤部) 製造在同一基板上的半導體裝置的截面結構圖的圖。圖 31A所示的薄膜電晶體171爲反交錯型薄膜電晶體,示出 接觸於半導體層103地設置源極電極層或汲極電極層105a 、1 0 5 b的例子。 在薄膜電晶體171中,最好利用電漿處理來對半導體 層103與源極電極層或汲極電極層105a、105b的接觸區 域進行改性。在本實施例模式中,在形成成爲源極電極層 或汲極電極層的導電膜之前,對氧化物半導體層(本實施 例模式中的IGZO半導體層)進行電漿處理》 作爲電漿處理,可以使用氬氣體、氫氣體或氬和氫的 混合氣體。另外還可以在上述氣體中含有氧氣體。另外還 可以使用其他稀有氣體代替氬氣體。 另外,在本實施例模式中,將鈦膜用作源極電極層或 汲極電極層l〇5a、105b,進行利用過氧化氫氨水(過氧化 氫:氨水:水=5 : 2 : 2 )的濕蝕刻。在該蝕刻製程中, IGZO半導體層的半導體層的露出區域也被部分蝕刻,而 成爲半導體層103。所以源極電極層或汲極電極層l〇5a、 l〇5b之間的半導體層103的通道形成區成爲厚度較薄的區 域。 -38- 201131729 藉由電漿處理,接觸改性的半導體層103地形员 層,藉由形成源極電極層或汲極電極層l〇5a、105b, 降低半導體層與源極電極層或汲極電極層l〇5a、 的接觸電阻。 藉由上述製程,可以製造作爲半導體裝置可靠色 顯示裝置。 本實施例模式可以與其他的實施例模式所記載的 適當地組合而實施。 實施例模式8 下面,在本實施例模式中說明在本發明的半導ϋ 的一個例子的顯示裝置中,在同一基板上至少製造塾 驅動電路的一部分的薄膜電晶體以及設置在像素部庄 電晶體的例子。 根據實施例模式6或實施例模式7形成配置在僧 φ 中的薄膜電晶體。此外,因爲實施例模式6或實施仿 7所示的薄膜電晶體是η通道型TFT,所以將驅動獨 的可以由η通道型TFT構成的驅動電路的一部分形尽 像素部的薄膜電晶體同一基板上。 圖13A示出本發明的半導體裝置的一個例子的j 陣型液晶顯示裝置的方塊圖的一例。圖1 3 A所示的| 置在基板5300上包括:具有多個具備顯示元件的倡 像素部5 3 0 1;選擇各像素的掃描線驅動電路5 3 02 ; 控制對被選擇了的像素的視頻信號輸入的信號線驅蓽 導電 可以 105b 高的 結構 裝置 置在 薄膜 素部 模式 路中 在與 動矩 示裝 素的 以及 電路 -39- 201131729 53 03 〇 像素部5 3 0 1藉由從信號線驅動電路5 3 0 3在列方向上 延伸地配置的多個信號線S 1 -Sm (未圖示)與信號線驅動 電路53 03連接,並且藉由從掃描線驅動電路5302在行方 向上延伸地配置的多個掃描線Gl-Gn (未圖示)與掃描線 驅動電路5302連接,並具有對應於信號線Sl-Sm以及掃 描線Gl-Gn配置爲矩陣形的多個像素(未圖示)。並且, 各個像素與信號線Sj (信號線S 1 -Sm中任一)、掃描線 Gi (掃描線Gl-Gn中任一)連接。 此外,實施例模式6或實施例模式7所示的薄膜電晶 體是η通道型TFT,參照圖14說明由η通道型TFT構成 的信號線驅動電路。 圖14所示的信號線驅動電路包括:驅動器IC5601 ; 開關群 5602_1至 5602_M ;第一佈線561 1 ;第二佈線 5612;第三佈線5613;以及佈線5621_1至5621_M。開關 群5602_1至5 602_M分別包括第一薄膜電晶體5603a、第 二薄膜電晶體5 603b以及第三薄膜電晶體5 603 c。 驅動器IC 5 60 1連接到第一佈線561 1、第二佈線561 2 、第三佈線5613及佈線562 1_1至562 1_M。而且,開關 群5602_1至5602_M分別連接到第一佈線561 1、第二佈 線5612、第三佈線5613及分別對應於開關群5 602_1至 5602_M的佈線5621_1至5621_M。而且,佈線5621_1至 5 62 1_M分別藉由第一薄膜電晶體5603 a、第二薄膜電晶體 5603b及第三薄膜電晶體5603 c連接到三個信號線。例如 -40- 201131729 ’第J列的佈線5 6 2 1 _J (佈線5 62 1 _ 1至佈線5 6 2 1 _M中 任一個)分別藉由開關群5602_J所具有的第一薄膜電晶 體5603a、第二薄膜電晶體5603b及第三薄膜電晶體 5603 c連接到信號線sj-丨、信號線Sj、信號線Sj+Ι。 另外’對第一佈線5 6 1 1、第二佈線5 6 1 2、第三佈線 5 6 1 3分別輸入信號。 另外’驅動器1C 5 60 1最好形成在單晶基板上。再者 ,開關群56 02_1至560 2_M最好形成在與像素部同一個基 板上。因此,最好藉由FPC等連接驅動器IC5601和開關 群 5602_1 至 5602_M 。 接著’參照圖1 5的時序圖說明圖1 4所示的信號線驅 動電路的工作。另外,圖15的時序圖示出選擇第i行掃 描線Gi時的時序圖。再者,第i行掃描線Gi的選擇期間 被分割爲第一子選擇期間T1、第二子選擇期間T2及第三 子選擇期間T3。而且,圖1 4的信號線驅動電路在其他行 的掃描線被選擇的情況下也進行與圖15相同的工作。 另外’圖15的時序圖示出第J列佈線562 1 _J分別藉 由第一薄膜電晶體5 603 a、第二薄膜電晶體5603b及第三 薄膜電晶體5 603 c連接到信號線Sj-Ι、信號線Sj、信號線 Sj + Ι的情況。 另外,圖15的時序圖示出第i行掃描線Gi被選擇的 時序、第一薄膜電晶體5603a的導通.截止的時序5703a、 第二薄膜電晶體5603b的導通.截止的時序5703b、第三薄 膜電晶體56〇3c的導通·截止的時序5703c及輸入到第j列 5 -41 - 201131729 佈線562 1_J的信號572 1_J。 另外,在第一子選擇期間T1、第二子選擇期間T2及 第三子選擇期間Τ3中,對佈線562 1 _1至佈線5 62 1 _Μ分 別輸入不同的視頻信號。例如,在第一子選擇期間Τ 1中 輸入到佈線5 62 1 _J的視頻信號輸入到信號線Sj-Ι,在第 二子選擇期間T2中輸入到佈線562 1_J的視頻信號輸入到 信號線Sj,在第三子選擇期間T3中輸入到佈線562 1_J的 視頻信號輸入到信號線Sj + Ι。再者,在第一子選擇期間 Τ 1、第二子選擇期間T2及第三子選擇期間T3中輸入到佈 線5 62 1 —J的視頻信號分別爲Data_j-1、Data」、Dataj + i ο 如圖15所示,在第一子選擇期間ΤΙ中,第一薄膜電 晶體56 03a導通,而第二薄膜電晶體5603b及第三薄膜電 晶體5603c截止。此時,輸入到佈線5621_J的Data_j-1 藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子 選擇期間T2中,第二薄膜電晶體5603b導通,而第一薄 膜電晶體5603a及第三薄膜電晶體5603c截止》此時,輸 入到佈線562 1 _J的Data_j藉由第二薄膜電晶體5603b輸 入到信號線Sj »在第三子選擇期間T3中,第三薄膜電晶 體5 603 c導通,而第一薄膜電晶體5603a及第二薄膜電晶 體5603b截止。此時,輸入到佈線562 1 J的Data_j + 1藉 由第三薄膜電晶體5603c輸入到信號線Sj + Ι » 據此,圖14的信號線驅動電路藉由將一個閘極選擇 期間分割爲三個而可以在一個閘極選擇期間中將視頻信號 -42- 201131729 從一個佈線5 6 2 1輸入到三個信號線。因此,圖1 4 線驅動電路可以將形成有驅動器IC560 1的基板和 像素部的基板的連接數設定爲信號線數的大約1/3 將連接數設定爲大約1/3,圖14的信號線驅動電路 高可靠性、成品率等。 另外,只要能夠如圖14所示,將一個閘極選 分割爲多個子選擇期間,並在多個子選擇期間的每 從某一個佈線分別將視頻信號輸入到多個信號線, 制薄膜電晶體的配置、數量及驅動方法等。 例如,當在三個以上的子選擇期間的每一個期 一個佈線將視頻信號分別輸入到三個以上的信號線 加薄膜電晶體及用於控制薄膜電晶體的佈線,即可 ,當將一個閘極選擇期間分割爲四個以上的子選擇 ,子選擇期間變短。因此,最好將一個閘極選擇期 爲兩個或三個子選擇期間。 作爲另一個例子,也可以如圖1 6的時序圖所 一個選擇期間分割爲預充電期間Tp、第一子選擇男 、第二子選擇期間Τ2、第三子選擇期間Τ3。再者 的時序圖示出選擇第i行掃描線Gi的時序、第一 晶體 5603 a的導通.截止的時序 5 803 a、第二薄膜 5 603b的導通.截止的時序5 8 03b、第三薄膜電晶體 的導通/截止的時序5 8 03 c以及輸入到第J列佈線 的信號5 82 1 _J。如圖16所示,在預充電期間Tp中 薄膜電晶體5603a、第二薄膜電晶體5 603 b及第三 的信號 形成有 。藉由 可以提 擇期間 一個中 就不限 間中從 時,追 。但是 期間時 間分割 示,將 m τ 1 ,圖1 6 薄膜電 電晶體 5 603 c 5 62 1 _J ,第一 薄膜電 -43- 201131729 晶體5603c導通。此時’輸入到佈線5621 _J的預 壓Vp藉由第一薄膜電晶體5603a、第二薄膜電晶體 及第三薄膜電晶體5603c分別輸入到信號線sjq、 s j、信號線s j + 1。在第一子選擇期間T 1中,第一 晶體560 3a導通,第二薄膜電晶體5603b及第三薄 體5603 c截止。此時,輸入到佈線5 62 1 _J的Data 由第一薄膜電晶體5603a輸入到信號線Sj-1。在第 擇期間T2中,第二薄膜電晶體5 603b導通,第一 晶體5603 a及第三薄膜電晶體5 603 c截止。此時, 佈線562 1_J的Data_j藉由第二薄膜電晶體5 603b 信號線Sj。在第三子選擇期間T3中,第三薄膜 5603c導通,第一薄膜電晶體5603a及第二薄膜 5 603 b截止。此時,輸入到佈線562 1」的Data_j + 第三薄膜電晶體5603 c輸入到信號線Sj + 1。 據此,因爲應用圖16的時序圖的圖14的信號 電路可以藉由在子選擇期間之前提供預充電選擇期 信號線進行預充電,所以可以高速地進行對像素的 號的寫入。另外,在圖16中,使用相同的附圖標 示與圖15相同的部分,而省略對於相同的部分或 同的功能的部分的詳細說明。 此外’說明掃描線驅動電路的結構。掃描線驅 包括移位暫存器、緩衝器。此外,根據情況,還可 位準轉移器。在掃描線驅動電路中,藉由對移位暫 入時鐘信號(CLK)及起始脈衝信號(SP),生成 充電電 5 603b 信號線 薄膜電 膜電晶 _j-i 藉 二子選 薄膜電 輸入到 輸入到 電晶體 電晶體 1藉由 線驅動 間來對 視頻信 記來表 具有相 動電路 以包括 存器輸 選擇信 201131729 號。所生成的選擇信號在緩衝器中被緩衝放大 對應的掃描線。掃描線連接有一條線用的像素的電 閘極電極。而且’由於需要將一條線用的像素的電 齊導通,因此使用能夠產生大電流的緩衝器。 參照圖1 7和圖1 8說明用於掃描線驅動電路的 的移位暫存器的一個方式。 圖17示出移位暫存器的電路結構。圖17所示 $ 暫存器由多個觸發器(觸發器5 70 1 _1至5 70 1 _π) 此外,輸入第一時鐘信號、第二時鐘信號、起始脈 、重定信號來進行工作。 說明圖17的移位暫存器的連接關係。在圖17 暫存器的第i級觸發器5701_i (觸發器5701_1至 中任一個)中’圖1 8所示的第一佈線5 5 0 1連接到 線5 7 1 7_i- 1 ’圖1 8所示的第二佈線5 5 02連接到第 5717 _i + l’圖18所示的第三佈線5503連接到第 φ 5717」,並且圖18所示的第六佈線5506連接到第 57 1 5 〇 此外’在奇數級的觸發器中圖18所示的第 5504連接到第二佈線5712,在偶數級的觸發器中 到第三佈線5 7 1 3 ’並且圖1 8所示的第五佈線5 5 0 5 第四佈線5 7 1 4。 但是,第一級觸發器5 7 0 1 _ 1的圖1 8所示的第 5 5 0 1連接到第一佈線571丨,而第η級觸發器5 70 1 18所示的第二佈線55〇2連接到第六佈線5716。 供給到 晶體的 晶體一 一部分 的移位 構成。 衝信號 的移位 5701_η 第七佈 七佈線 七佈線 五佈線 四佈線 其連接 連接到 一佈線 _η的圖 -45- 201131729 另外,第一佈線 5711、第二佈線 5712、第三佈線 5 7 1 3、第六佈線5 7 1 6也可以分別稱爲第一信號線、第二 信號線、第三信號線、第四信號線。再者,第四佈線57 14 、第五佈線57 1 5也可以分別稱爲第一電源線、第二電源 線。 接著,圖18示出圖17所示的觸發器的詳細結構。圖 18所示的觸發器包括第一薄膜電晶體5571、第二薄膜電 晶體5 572、第三薄膜電晶體5 5 73、第四薄膜電晶體5 5 74 、第五薄膜電晶體5 5 75、第六薄膜電晶體5 5 76、第七薄 膜電晶體5 5 77以及第八薄膜電晶體5 578。另外,第一薄 膜電晶體5 5 7 1、第二薄膜電晶體5 5 72、第三薄膜電晶體 5 5 73、第四薄膜電晶體55 74、第五薄膜電晶體5 5 75、第 六薄膜電晶體5 5 76、第七薄膜電晶體5577以及第八薄膜 電晶體5578是η通道型電晶體,並且當閘極-源極電極間 電壓(Vgs)超過臨界値電壓(Vth)時它們成爲導通狀態 〇 接著,下面示出圖18所示的觸發器的連接結構。 第一薄膜電晶體5 57 1的第一電極(源極電極或汲極 電極中的一方)連接到第四佈線5504,並且第一薄膜電晶 體5571的第二電極(源極電極或汲極電極中的另一方) 連接到第三佈線5 5 0 3。 第二薄膜電晶體55 72的第一電極連接到第六佈線 5 5 06,並且第二薄膜電晶體5 5 72的第二電極連接到第三 佈線5 5 0 3。 -46- 201131729 第三薄膜電晶體5 5 7 3的第一電極連接到第五佈線 5 5 05,第三薄膜電晶體5 5 73的第二電極連接到第二薄膜 電晶體5 5 7 2的閘極電極,並且第三薄膜電晶體5 5 7 3的閘 極電極連接到第五佈線5505。 第四薄膜電晶體5574的第一電極連接到第六佈線 5 5 06,第四薄膜電晶體5574的第二電極連接到第二薄膜 電晶體5 572的閘極電極,並且第四薄膜電晶體5574的閘 _ 極電極連接到第一薄膜電晶體55 7 1的閘極電極。 第五薄膜電晶體5M5的第一電極連接到第五佈線 5 5 05,第五薄膜電晶體5 575的第二電極連接到第一薄膜 電晶體5 5 7 1的閘極電極,並且第五薄膜電晶體5 575的閘 極電極連接到第一佈線550 1。 第六薄膜電晶體5576的第一電極連接到第六佈線 5506,第六薄膜電晶體557 6的第二電極連接到第一薄膜 電晶體5 57 1的閘極電極,並且第六薄膜電晶體5576的閘 φ 極電極連接到第二薄膜電晶體55 72的閘極電極。 第七薄膜電晶體5 577的第一電極連接到第六佈線 5506,第七薄膜電晶體5 57 7的第二電極連接到第一薄膜 電晶體5 5 7 1的閘極電極,並且第七薄膜電晶體5 5 7 7的閘 極電極連接到第二佈線5 5 02。第八薄膜電晶體5 5 7 8的第 一電極連接到第六佈線5 5 06,第八薄膜電晶體5 57 8的第 二電極連接到第二薄膜電晶體5 5 7 2的閘極電極,並且第 八薄膜電晶體5578的閘極電極連接到第一佈線5501。 另外,以第一薄膜電晶體5571的閘極電極、第四薄 -47- 201131729 膜電晶體5574的閘極電極、第五薄膜電晶體5 575的第二 電極、第六薄膜電晶體5 5 76的第二電極以及第七薄膜電 晶體5 5 77的第二電極的連接部分爲節點5 543。再者,以 第二薄膜電晶體5 5 72的閘極電極、第三薄膜電晶體5 5 73 的第二電極、第四薄膜電晶體5574的第二電極、第六薄 膜電晶體5 5 76的閘極電極及第八薄膜電晶體5 5 78的第二 電極的連接部作爲節點5544。 另外,第一佈線 550 1、第二佈線 5502、第三佈線 5 503以及第四佈線5504也可以分別稱爲第一信號線、第 二信號線、第三信號線、第四信號線。再者,第五佈線 5 505、第六佈線5 506也可以分別稱爲第一電源線、第二 電源線。 此外,也可以僅使用實施例模式6所示的η通道型 TFT製造信號線驅動電路及掃描線驅動電路。因爲實施例 模式6所示的η通道型TFT的電晶體遷移率大,所以可以 提高驅動電路的驅動頻率。另外,由於實施例模式6所示 的η通道型TFT利用包含鎵、鈣以及鋅的缺氧氧化物半導 體層的源區或汲區減少寄生電容,因此頻率特性(稱爲f 特性)高。例如,由於可以使使用實施例模式6所示的η 通道型TFT的掃描線驅動電路進行高速工作,因此可以提 高幀頻率或實現黑屏插入等。 再者,藉由增大掃描線驅動電路的電晶體的通道寬度 ,或配置多個掃描線驅動電路等,可以實現更高的幀頻率 。在配置多個掃描線驅動電路的情況下,藉由將用於驅動 -48- 201131729 偶數行的掃描線的掃描線驅動電路配置在一側, 驅動奇數行的掃描線的掃描線驅動電路配置在其 ,可以實現幀頻率的提高。 此外,在製造本發明的半導體裝置的一個例 矩陣型發光顯示裝置的情況下,因爲至少在一個 置多個薄膜電晶體,因此最好配置多個掃描線驅 圖13B示出主動矩陣型發光顯示裝置的方塊圖的 _ 圖13B所示的發光顯示裝置在基板5400上 有多個具備顯示元件的像素的像素部540 1 ;選擇 第一掃描線驅動電路5402及第二掃描線驅動電S 以及控制對被選擇的像素的視頻信號的輸入的信 電路5 4 0 3 ° 在輸入到圖13B所示的發光顯示裝置的像素 號爲數位方式的情況下,藉由切換電晶體的導通 像素處於發光或非發光狀態。因此,可以採用區 φ 或時間灰度法進行灰度級顯示。面積灰度法是一 ,其中藉由將一個像素分割爲多個子像素並根據 分別驅動各子像素,來進行灰度級顯示。此外, 法是一種驅動法,其中藉由控制像素發光的期間 灰度級顯示。 因爲發光元件的回應速度比液晶元件等高, 晶元件相比適合於時間灰度法。在具體地採用時 進行顯示的情況下,將一個幀期間分割爲多個子 然後,根據視頻信號,在各子幀期間中使像素的 並將用於 相反一側 子的主動 像素中配 動電路。 一例。 包括:具 各像素的 % 5404; 號線驅動 的視頻信 和截止, 域灰度法 種驅動法 視頻信號 時間灰度 ,來進行 所以與液 間灰度法 幀期間》 發光元件 -49- 201131729 處於發光或非發光狀態。藉由將一個幀期間分割爲 幀期間,可以利用視頻信號控制在一個幀期間中像 上發光的期間的總長度,並可以顯示灰度級。 另外,在圖13B所示的發光顯示裝置中示出一 ,其中當在一個像素中配置兩個TFT,即開關TFT 控制TFT時,使用第一掃描線驅動電路5402生成 開關TFT的閘極佈線的第一掃描線的信號,而使用 描線驅動電路5404生成輸入到電流控制TFT的閘 的第二掃描線的信號。但是,也可以共同使用一個 驅動電路生成輸入到第一掃描線的信號和輸入到第 線的信號。此外,例如根據開關元件所具有的各電 數量,可能會在各像素中設置多個用來控制開關元 作的第一掃描線。在此情況下,既可以使用一個掃 動電路生成輸入到多個第一掃描線的所有信號,也 用多個掃描線驅動電路分別生成輸入到多個第一掃 所有信號。 此外,在發光顯示裝置中也可以將驅動電路中 由η通道型TFT構成的驅動電路的一部分形成在與 的薄膜電晶體同一基板上。另外,也可以僅使用實 式6或實施例模式7所示的η通道型TFT製造信號 電路及掃描線驅動電路。 此外,上述驅動電路除了液晶顯示裝置及發光 置以外還可以用於利用與開關元件電連接的元件來 子墨水的電子紙。電子紙也稱爲電泳顯示裝置(電 多個子 素實際 種例子 和電流 輸入到 第二掃 極佈線 掃描線 二掃描 晶體的 件的工 描線驅 可以使 描線的 的能夠 像素部 施例模 線驅動 顯示裝 驅動電 泳顯示 -50- 201131729 器),並具有如下優點:與紙相同的易讀性'耗電量比其 他的顯示裝置小'可形成爲薄且輕的形狀。 作爲電泳顯示器可考慮各種方式。電泳顯示器是如下 裝置,即在溶劑或溶質中分散有多個包含具有正電荷的第 一粒子和具有負電荷的第二粒子的微囊,並且藉由對微囊 施加電場使微囊中的粒子互相向相反方向移動,以僅顯示 集合在一方的粒子的顏色。另外,第一粒子或第二粒子包 含染料,且在沒有電場時不移動。此外,第一粒子和第二 粒子的顏色不同(包含無色)。 像這樣,電泳顯示器是利用所謂的介電電泳效應的顯 示器。在該介電電泳效應中,介電常數高的物質移動到高 電場區。電泳顯示器不需要液晶顯示裝置所需的偏光板和 對置基板,從而可以使其厚度和重量減少一半。 將在溶劑中分散有上述微囊的溶液稱作電子墨水,該 電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另 外,還可以藉由使用彩色濾光片或具有色素的粒子來進行 彩色顯示。 此外,藉由在主動矩陣基板上適當地設置多個上述微 囊以使微囊夾在兩個電極之間,而完成主動矩陣型顯示裝 置,藉由對微囊施加電場可以進行顯示。例如,可以使用 根據實施例模式6或實施例模式7的薄膜電晶體而得的主 動矩陣基板。 此外’作爲微囊中的第一粒子及第二粒子,採用選自 導電體材料、絕緣體材料、半導體材料、磁性材料、液晶 -51 - 201131729 材料、鐵電性材料 '電致發光材料、電致變色材料、磁泳 材料中的一種或這些材料的組合材料即可。 藉由上述製程’可以製造作爲半導體裝置可靠性高的 顯示裝置。 本實施例模式可以與其他的實施例模式所記載的結構 適當地組合而實施。 實施例模式9 可以藉由製造本發明的一個方式的薄膜電晶體並將該 薄膜晶體管用於像素部及驅動電路來製造具有顯示功能的 半導體裝置(也稱爲顯示裝置)。此外,可以將本發明的 —個方式的薄膜電晶體的驅動電路的一部分或整體一體形 成在與像素部同一基板上,來形成系統型面板(system-on-panel)。 顯示裝置包括顯示元件。作爲顯示元件,可以使用液晶 元件(也稱爲液晶顯示元件)、發光元件(也稱爲發光顯示 元件)。在發光元件的範圍內包括利用電流或電壓控制亮度 的兀件,具體而言,包括無機EL ( Electro Luminescence ; 電致發光)元件、有機EL元件等。此外,也可以應用電 子墨水等的對比度因電作用而變化的顯示介質。 此外,顯示裝置包括密封有顯示元件的面板和在該面 板中安裝有包括控制器的1C等的模組。再者,本發明的 —個方式關於一種元件基板,該元件基板相當於製造該顯 示裝置的過程中的顯示元件完成之前的一個方式,並且其 -52- 201131729 在多個像素中分別具備用於將電流供給到顯示元件的 。具體而言’元件基板既可以是只形成有顯示元件的 電極的狀態,又可以是形成成爲像素電極的導電膜之 藉由蝕刻形成像素電極之前的狀態,或其他任何方式 另外,本說明書中的顯示裝置是指圖像顯示器件 示器件、或光源(包括照明裝置)。另外,顯示裝置 括安裝有連接器諸如FPC ( Flexible Printed Circuit; 印刷電路)、TAB (Tape Automated Bonding;載帶 接合)帶或 TCP ( Tape Carrier Package ;載帶封裝) 組;將印刷線路板設置於TAB帶或TCP端部的模組 由COG(Chip On Glass;玻璃上晶片)方式將IC( 電路)直接安裝到顯示元件上的模組。 在本實施例模式中,參照圖2 1 A至2 1 C說明相當 發明的半導體裝置的一個方式的液晶顯示面板的外觀 面。圖2 1 A和2 1 B是一種面板的俯視圖,其中利用密 料4005將形成在第一基板4001上的包含實施例模式 示的作爲通道形成區的氧過剩半導體層以及作爲源區 區的氧缺欠氧化物半導體層的可靠性高的薄膜電晶體 、40 1 1及液晶元件40 1 3密封在與第二基板4006之間 21C相當於沿著圖21A和21B的M-N的截面圖。 以圍繞設置在第一基板400 1上的像素部4002和 線驅動電路40〇4的方式設置有密封材料4005。此外 像素部4002和掃描線驅動電路4004上設置有第二 4 006。因此,像素部4002和掃描線驅動電路4004與 單元 像素 後且 〇 、顯 還包 撓性 自動 的模 •,藉 積體 於本 及截 封材 6所 和汲 40 10 。圖 掃描 ,在 基板 液晶 -53- 201131729 層4008 —起由第一基板4001、密封材料4005和第二基板 4006密封。此外,在第一基板4001上的與由密封材料 4005圍繞的區域不同的區域中安裝有信號線驅動電路 4 0 〇 3 ’該信號線驅動電路4 0 0 3使用單晶半導體膜或多晶 半導體膜形成在另外準備的基板上。 另外,對於另外形成的驅動電路的連接方法沒有特別 的限制,而可以採用COG方法、引線接合方法或TAB方 法等。圖21A是藉由COG方法安裝信號線驅動電路4003 的例子’而圖21B是藉由TAB方法安裝信號線驅動電路 4003的例子。 此外’設置在第一基板4001上的像素部4002和掃描 線驅動電路4004包括多個薄膜電晶體。在圖21C中例示 像素部4002所包括的薄膜電晶體4010和掃描線驅動電路 4004所包括的薄膜電晶體4011。薄膜電晶體4010、4011 上設置有絕緣層4020、4021。 薄膜電晶體4010、4011可以使用包含作爲通道形成 區的氧過剩半導體層以及作爲源區和汲區的氧缺欠氧化物 半導體層的可靠性高的實施例模式6所示的薄膜電晶體。 另外還可以使用實施例模式7所示的薄膜電晶體。在本實 施例模式中,薄膜電晶體4010、4011是η通道型薄膜電 晶體。 此外,液晶元件4013所具有的像素電極層4030與薄 膜電晶體4010電連接。而且,液晶元件4013的對置電極 層403 1形成在第二基板4006上。像素電極層4030、對置 -54- 201131729 電極層403 1和液晶層4008重疊的部分相當於液晶元件 4013。另外,像素電極層4030、對置電極層4031分別設 置有用作對齊膜的絕緣層4032、4033,且隔著絕緣層 403 2、4033夾有液晶層4008。 另外,作爲第一基板4001、第二基板4006,可以使 用玻璃、金屬(典型的是不銹鋼)、陶瓷、塑膠。作爲塑 膠,可以使用 FRP ( Fiberglass-Reinforced Plastics ;纖維 增強塑膠)板、PVF (聚氟乙烯)薄膜、聚酯薄膜或丙烯 酸樹脂薄膜。此外,還可以使用具有將鋁箔夾在PVF薄膜 或聚酯薄膜之間的結構的薄片。 此外,附圖標記403 5表示藉由對絕緣膜選擇性地進 行蝕刻而獲得的柱狀間隔物,並且它是爲控制像素電極層 403 0和對置電極層403 1之間的距離(單元間隙)而設置 的。另外,還可以使用球狀間隔物。另外,對置電極層 403 1與與薄膜電晶體4010設置在同一基板上的共同電位 線電連接。使用實施例模式1至實施例模式3中所示的任 一共同連接部,藉由配置在一對基板間的導電粒子,對置 電極層4 03 1與共同電位線電連接。另外,導電粒子包含 在密封材料4005中。 另外,還可以使用不使用對齊膜的顯示爲藍相的液晶 。藍相是液晶相的一種,是指當使膽固醇相液晶的溫度上 升時即將從膽固醇相轉變到均質相之前出現的相。由於藍 相只出現在較窄的溫度範圍內,所以爲了改善溫度範圍而 將混合有5重量%以上的手性試劑的液晶組成物用於液晶 -55- 201131729 層4008。包含顯示爲藍相的液晶和手性試劑的液晶組成物 的回應速度短,即爲1〇μ8至100μδ,並且由於其具有光學 各向同性而不需要對齊處理從而視角依賴小。 另外,雖然本實施例模式爲用於透過型液晶顯示裝置 的例子,但是本發明的一個方式既可以用於反射型液晶顯 示裝置也可以用於半透過型液晶顯示裝置。 另外,雖然在本實施例模式的液晶顯示裝置中示出在 基板的外側(可見一側)設置偏光板,並在內側依次設置 著色層、用於顯示元件的電極層的例子,但是也可以在基 板的內側設置偏光板。另外,偏光板和著色層的疊層結構 也不局限於本實施例模式的結構,只要根據偏光板和著色 層的材料或製造製程條件適當地設定即可。另外,還可以 設置用作黑矩陣的遮光膜。 另外’在本實施例模式中,使用用作保護膜或平坦化 絕緣膜的絕緣層(絕緣層4020、絕緣層402 1 )覆蓋藉由 實施例模式6得到的薄膜電晶體,以降低薄膜電晶體的表 面凹凸並提高薄膜電晶體的可靠性。另外,因爲保護膜用 來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染 雜質的侵入’所以最好採用緻密的膜。使用濺射法並利用 氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁 膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而 形成保護膜’即可。雖然在本實施例模式中示出使用濺射 法來形成保護膜的例子,但是並不局限於此而可以使用各 種方法形成。 -56- 201131729 這裏,作爲保護膜形成疊層結構的絕緣層4020。在此 ’使用濺射法形成氧化矽膜作爲絕緣層4020的第一層。 當使用氧化矽膜作爲保護膜時,有防止用作源極電極層和 汲極電極層的鋁膜的小丘的效果。 另外’形成絕緣層作爲保護膜的第二層。在此,使用 濺射法形成氮化矽膜作爲絕緣層4020的第二層。當使用 氮化矽膜作爲保護膜時,可以抑制鈉等的可動離子侵入到 I 半導體區中而TFT的電特性變化。 另外’也可以在形成保護膜之後進行IGZO半導體層 的退火( 300 °C 至 400°C)。 另外’形成絕緣層402 1作爲平坦化絕緣膜。作爲絕 緣膜4〇2 1 ’可以使用具有耐熱性的有機材料如聚醯亞胺、 丙烯酸樹脂、苯並環丁烯、聚醯胺或環氧樹脂等。另外, 除了上述有機材料之外,還可以使用低介電常數材料( low-k材料)、矽氧烷基樹脂、PSG (磷矽玻璃)、BPSG φ (硼磷砂玻璃)等。矽氧烷基樹脂除了氫之外還可以具有 氟、烷基或芳基中的至少一種作爲取代基。另外,也可以 藉由層疊多個由這些材料形成的絕緣膜,來形成絕緣層 402 1 ° 另外’砂氧烷基樹脂相當於以矽氧烷基材料爲起始材 料而形成的包含Si-0-Si鍵的樹脂。矽氧烷基樹脂除了氫 以外’還可以具有氟、烷基和芳香烴中的至少一種作爲取 代基。 至於絕緣膜402 1的形成方法並沒有特別的限制,可 -57- 201131729 以根據其材料利用濺射法、s 〇G法、旋塗、浸漬、噴塗、 液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮刀、 輕塗機 '簾塗機、刮刀塗布機等來形成。在使用材料液形 成絕緣層4021的情況下,也可以在進行焙燒的製程中同 時進行IGZO半導體層的退火(300°C至40(TC )。藉由兼 作絕緣層402 1的焙燒製程和IGZO半導體層的退火,可以 高效地製造半導體裝置。 作爲像素電極層4030、對置電極層403 1,可以使用 具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧 化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧 化銦錫、氧化銦錫(下面表示爲ITO )、氧化銦鋅、添加 有氧化砂的氧化銦錫等。 此外,可以使用包含導電高分子(也稱爲導電聚合物 )的導電組成物形成像素電極層4030、對置電極層403 1 。使用導電組成物形成的像素電極的薄層電阻最好爲 1 0000 Ω /□以下,並且其波長爲5 5〇nm時的透光率最好爲 70%以上。另外,導電組成物所包含的導電高分子的電阻 率最好爲0.1 Ω ·<:ηι以下。 作爲導電高分子,可以使用所謂的7Γ電子共軛類導電 高分子。例如,可以舉出聚苯胺或其衍生物、聚吡咯或其 衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上 的共聚物等。 另外,供給到另外形成的信號線驅動電路4003、掃描 線驅動電路4004或像素部4002的各種信號及電位是從 201131729 F P C 4 0 1 8供給的。 在本實施例模式中,連接端子4015由與液晶元件 4013所具有的像素電極層4030相同的導電膜形成,並且 佈線4016由與薄膜電晶體4010、4011的閘極電極層相同 的導電膜形成。 連接端子4〇15藉由各向異性導電膜4019電連接到 FPC4018所具有的端子。 此外,雖然在圖21Α、21Β以及21C中示出另外形成 信號線驅動電路4003並將其安裝在第一基板4001的例子 ,但是本實施例模式不局限於該結構。既可以另外形成掃 描線驅動電路而安裝,又可以另外僅形成信號線驅動電路 的一部分或掃描線驅動電路的一部分而安裝。 圖22示出使用應用本發明的一個方式製造的TFT基 板2600來構成用作半導體裝置的液晶顯示模組的一個例 子。 圖22是液晶顯示模組的一個例子,利用密封材料 2602固定TFT基板2600和對置基板2601,並在其間設置 包括TFT等的像素部2603、包括液晶層的顯示元件2604 、著色層2605來形成顯示區。在進行彩色顯示時需要著 色層2605,並且當採用RGB方式時,對應於各像素設置 有分別對應於紅色、綠色、藍色的著色層。在TFT基板 2 600和對置基板260 1的外側配置有偏光板2606、偏光板 2607、漫射片2613。光源由冷陰極管2610和反射板2611 構成,電路基板2612利用撓性線路板2609與TFT基板 -59- 201131729 2600的佈線電路部2608連接,且其中組裝有控制電路及 電源電路等的外部電路。此外,還可以在偏光板和液晶層 之間夾有相位差板的狀態下進行層疊。 液晶顯示模組可以採用 TN (扭曲向列;Twisted Nematic)模式、IPS (平面內轉換;In-Plane-Switching) 模式、FFS (邊緣電場轉換;Fringe Field Switching)模 式、MVA (多疇垂直對齊;Multi-domain Vertical Alignment )模式、PVA (垂直對齊構型;Patterned Vertical Alignment )模式、ASM (軸對稱排列微單元;Axially Symmetric aligned Micro-cell)模式、OCB (光學補償彎曲;Optical Compensated Birefringence)模式、FLC (鐵電性液晶; Ferroelectric Liquid Crystal)模式、AFLC (反鐵電性液 晶;Anti Ferroelectric Liquid Crystal)模式等。 藉由上述製程,可以製造可靠性高的顯示面板作爲半 導體裝置。 本實施例模式可以與其他實施例模式所記載的結構適 當地組合而實施。 實施例模式10 在本實施例模式中,作爲本發明的一個方式的半導體 裝置示出電子紙的例子。 在圖12中,作爲應用本發明的一個方式的半導體裝 置的例子示出主動矩陣型電子紙。可以與實施例模式6所 示的薄膜電晶體同樣地製造用於半導體裝置的薄膜電晶體 -60- 201131729 581,並且該薄膜電晶體581是包括作爲通道形成區的氧 過剩半導體層以及作爲源區和汲區的氧缺欠氧化物半導體 層的可靠性高的薄膜電晶體。此外,也可以應用實施例模 式7所示的薄膜電晶體作爲本實施例模式的薄膜電晶體 58 1» 圖12的電子紙是採用扭轉球顯示方式的顯示裝置的 例子。扭轉球顯示方式是指一種方法,其中將一個半球表 $ 面爲黑色而另一半球表面爲白色的球形粒子配置在用於顯 示元件的電極層的第一電極層及第二電極層之間,並在第 一電極層及第二電極層之間產生電位差來控制球形粒子的 方向,以進行顯示。 密封在基板580與基板596之間的薄膜電晶體581是 底閘結構的薄膜電晶體,並藉由源極電極層或汲極電極層 與第一電極層58*7在形成在絕緣層585中的開口互相接觸 而電連接。在第一電極層587和第二電極層588之間設置 • 有球形粒子589,該球形粒子589具有黑色區590a和白色 區590b’其周圍包括充滿了液體的空洞594,並且球形粒 子589的周圍充滿了樹脂等的塡充材料595 (參照圖12) 。在本實施例模式中’第一電極層58"7相當於像素電極, 第—電極層588相當於共问電極。第二電極層588與與薄 膜電晶體581設置在同一基板上的共同電位線電連接。使 用實施例模式1至貫施例模式3所示的任一共同連接部, 藉由配置在一對基板間的導電粒子,第二電極層5 8 8與共 同電位線電連接。 -61 - 201131729 此外,還可以使用電泳元件來代替扭轉球。使用直徑 爲10#m至200/zm左右的微囊,該微囊中封入有透明液 體、帶有正電的白色微粒以及帶有負電的黑色微粒。當對 於設置在第一電極層和第二電極層之間的微囊由第一電極 層和第二電極層施加電場時,白色微粒和黑色微粒移動到 相反方向,從而可以顯示白色或黑色。應用這種原理的顯 示元件就是電泳顯示元件,一般地被稱爲電子紙。電泳顯 示元件具有比液晶顯示元件高的反射率,因而不需要輔助 燈。此外,其耗電量低,並且在昏暗的地方也能夠辨別顯 示部。另外,即使不給顯示部供應電源,也能夠保持顯示 過一次的圖像,因此,即使使具有顯示功能的半導體裝置 (簡單地稱爲顯示裝置,或稱爲具備顯示裝置的半導體裝 置)遠離電波發射源,也能夠儲存顯示過的圖像。 藉由上述製程,可以製造可靠性高的電子紙作爲半導 體裝置。 本實施例模式可以與實施例模式1至實施例模式5中 任一所記載的共同連接部結構適當地組合而實施。 實施例模式11 在本實施例模式中,示出發光顯示裝置的例子作爲本 發明的一個方式的半導體裝置。在此,示出利用電致發光 的發光元件作爲顯示裝置所具有的顯示元件。對利用電致 發光的發光元件根據其發光材料是有機化合物還是無機化 合物來進行區別,一般來說,前者被稱爲有機EL元件, -62- 201131729 而後者被稱爲無機EL元件。 在有機EL元件中,藉由對發光元件施加電壓,電子 和電洞從一對置電極分別注入到包含發光有機化合物的層 ’以產生電流。然後,由於這些載流子(電子和電洞)重 新結合,發光有機化合物達到激發態,並且當該激發態恢 復到基態時,獲得發光。根據這種機理,該發光元件被稱 爲電流激發型發光元件。 根據其元件的結構,將無機EL元件分類爲分散型無 機EL元件和薄膜型無機EL元件。分散型無機El元件包 括在黏合劑中分散有發光材料的粒子的發光層,且其發光 機理是利用施體能級和受體能級的施體-受體重新結合型 發光。薄膜型無機EL元件具有由電介質層夾住發光層並 還利用電極夾住該發光層的結構,且其發光機理是利用金 屬離子的內層電子躍遷的定域型發光。另外,在此使用有 機EL元件作爲發光元件而進行說明。 圖1 9示出可以使用數位時間灰度級驅動的像素結構 的一個例子作爲使用有本發明的半導體裝置的例子。 對可以使用數位時間灰度級驅動的像素的結構以及像 素的工作進行說明。這裏示出在一個像素中使用兩個將氧 化物半導體層(IGZO半導體層)用作通道形成區的n通道型 的電晶體的例子。 像素64〇0包括開關用電晶體640 1、驅動用電晶體 6402、發光元件6404以及電容元件6403。在開關用電晶 體6401中,閘極與掃描線64〇6連接,第一電極(源極電 -63- 201131729 極以及汲極電極中的一方)與信號線6405連接,第二電 極(源極電極以及汲極電極的另一方)與驅動用電晶體 6402的閘極連接。在驅動用電晶體6402中,閘極藉由電 容元件6403與電源線6407連接,第一電極與電源線6407 連接,第二電極與發光元件6404的第一電極(像素電極 )連接。發光元件6404的第二電極相當於共同電極6408 。共同電極6408與形成在同一基板上的共同電位線電連 接,將其連接部分作爲共同連接部,採用圖1A、圖2A或 圖3A所示的結構即可。 另外,將發光元件6404的第二電極(共同電極6408 )設定爲低電源電位。另外,低電源電位是指,以電源線 6407所設定的高點源電位爲基準滿足低電源電位< 高電源 電位的電位,作爲低電源電位例如可以設定爲GND、0V 等。將該高電源電位與低電源電位的電位差施加到發光元 件64 04上,爲了使發光元件6 404產生流過以使發光元件 64 04發光,以高電源電位與低電源電位的電位差爲發光元 件6404的正向臨界値電壓以上的方式分別設定其電位。 另外,還可以使用驅動用電晶體6402的閘極電容代 替電容元件6403而省略電容元件6403。至於驅動用電晶 體6 402的閘極電容,可以在通道形成區與閘極電極之間 形成電容。 這裏,在採用電壓輸入電壓驅動方式的情況下,對驅 動用電晶體6402的閘極輸入能夠使驅動用電晶體6402充 分成爲導通或截止的兩個狀態的視頻信號。即,驅動用電 -64- 201131729 晶體6402在線形區域進行工作。由於驅動用電晶體6402 在線形區域進行工作,將比電源線64〇7的電壓高的電壓 施加到驅動用電晶體6402的閘極上。另外,對信號線 6405施加(電源線電壓+驅動用電晶體6402的Vth )以上 的電壓。 另外,當進行模擬灰度級驅動而代替數位時間灰度級 驅動時,藉由使信號的輸入不同,可以使用與圖19相同 的像素結構。 當進行模擬灰度級驅動時,對驅動用電晶體6402的 閘極施加發光元件6404的正向電壓+驅動用電晶體6402 的Vth以上的電壓。發光元件6404的正向電壓是指,設 定爲所希望的亮度時的電壓,至少包含正向臨界値電壓。 另外,藉由輸入使驅動用電晶體6402在飽和區域工作的 視頻信號,可以在發光元件6 4 0 2中產生電流。爲了使驅 動用電晶體6402在飽和區域進行工作,將電源線6407的 電位設定爲高於驅動用電晶體64〇2的閘極電位。藉由將 視頻信號設定爲類比方式,可以在發光元件6 4 0 4中產生 根據視頻信號的電流,而進行模擬灰度級驅動。 另外’圖1 9所示的像素結構不局限於此。例如,還 可以對圖1 9所示的像素添加開關、電阻元件、電容元件 、電晶體或邏輯電路等。 接著’參照圖20A至20C說明發光元件的結構。在此 ’以驅動TFT是η型的情況爲例子來說明像素的截面結構 。可以與實施例模式6所示的薄膜電晶體同樣地製造用於 -65- 201131729 圖2 0A、20B和20C的半導體裝置的驅動TFT的TFT7001 、7011、7021,並且這些TFT是包括實施例模式6所示的 作爲通道形成區的氧過剩半導體層以及作爲源區和汲區的 氧缺欠氧化物半導體層的可靠性高的薄膜電晶體。此外, 也可以應用實施例模式7所示的薄膜晶體管用作TFT700 1 、7011、 7021° 爲了取出發光,發光元件的陽極或陰極的至少一方是 透明的即可。而且,在基板上形成薄膜電晶體及發光元件 ’並且有如下結構的發光元件,即從與基板相反的面取出 發光的頂部發射、從基板一側的面取出發光的底部發射以 及從基板一側及與基板相反的面取出發光的雙面發射。本 發明的一個方式的像素結構可以應用於任何發射結構的發 光元件。 參照圖20A說明頂部發射結構的發光元件。 在圖20A中示出當驅動TFT的TFT7001爲η型且從 發光元件7002發射的光穿過到陽極7005 —側時的像素的 截面圖。在圖20Α中,發光元件7002的陰極7003和驅動 TFT的TFT700 1電連接,在陰極7003上按順序層疊有發 光層7004、陽極7005。至於陰極7003,只要是功函數小 且反射光的導電膜,就可以使用各種材料。例如,最好採 用 Ca、Al、CaF、MgAg、AlLi 等。而且,發光層 7004 可 以由單層或多層的疊層構成。在由多層構成時,在陰極 7003上按順序層疊電子注入層、電子傳輸層、發光層、電 洞傳輸層、電洞注入層。另外,不需要設置所有這種層。 -66 - 201131729 使用透過光的具有透光性的導電材料形成陽極7005,例如 也可以使用具有透光性的導電膜例如包含氧化鎢的氧化銦 、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧 化鈦的氧化銦錫、氧化銦錫(下面,表示爲ITO )、氧化 銦鋅、添加有氧化矽的氧化銦錫等。 由陰極7003及陽極7005夾有發光層7004的區域相 當於發光元件7002。在圖20A所示的像素中,從發光元 _ 件7002發射的光如箭頭所示那樣發射到陽極7〇〇5 —側。 接著’參照圖20B說明底部發射結構的發光元件。示 出在驅動TFT7011是η型,且從發光元件7012發射的光 發射到陰極 7 0 1 3 —側的情況下的像素的截面圖。在圖 20Β中’在與驅動TFT7〇ll電連接的具有透光性的導電膜 7017上形成有發光元件7012的陰極7013,在陰極7013 上按順序層疊有發光層7014、陽極7015。另外,在陽極 7015具有透光性的情況下,也可以覆蓋陽極上地形成有用 φ 來反射光或遮光的遮罩膜7016。與圖20Α的情況同樣地 ’至於陰極7013,只要是功函數小的導電材料,就可以使 用各種材料。但是,將其厚度設定爲透過光的程度(最好 爲5nm至30nm左右)。例如,可以將膜厚度爲20nm的 銘膜用作陰極7013。而且,與圖20A同樣地,發光層 7014可以由單層或多個層的疊層構成。陽極7015不需要 透過光’但是可以與圖20A同樣地使用具有透光性的導電 材料形成。並且’雖然遮罩膜70丨6例如可以使用反射光 的金屬等’但是不局限於金屬膜。例如,也可以使用添加 -67- 201131729 有黑色的顔料的樹脂等。 由陰極7013及陽極7015夾有發光層7014的區域相 當於發光元件7012。在圖20B所示的像素中,從發光元 件70 1 2發射的光如箭頭所示那樣發射到陰極70 1 3 —側。 接著’參照圖2 0C說明雙面發射結構的發光元件。在 圖20C中,在與驅動TFT702 1電連接的具有透光性的導 電膜7027上形成有發光元件7〇2 2的陰極7 023,在陰極 7023上按順序層疊有發光層7024、陽極7025。與圖20A 的情況同樣地,至於陰極7023,只要是功函數小的導電材 料,就可以使用各種材料。但是,將其厚度設定爲透過光 的程度。例如,可以將膜厚度爲20nm的 A1用作陰極 7023。而且,與圖20A同樣地,發光層7024可以由單層 或多個層的疊層構成。陽極7025可以與圖20A同樣地使 用透過光的具有透光性的導電材料形成。 陰極7023、發光層7024和陽極7025重疊的部分相當 於發光元件7022。在圖20C所示的像素中,從發光元件 7022發射的光如箭頭所示那樣發射到陽極7025 —側和陰 極7023 —側的雙方。 另外,雖然在此描述了有機EL元件作爲發光元件, 但是也可以設置無機EL元件作爲發光元件。 另外,在本實施例模式中示出了控制發光元件的驅動 的薄膜電晶體(驅動TFT)和發光元件電連接的例子,但 是也可以採用在驅動TFT和發光元件之間連接有電流控制 TFT的結構。 -68- 201131729 另外,本實施例模式所示的半導體裝置不局限於圖 20A至20C所示的結構而可以根據本發明的技術思想進行 各種變形。 接著,參照圖23 A和23B說明相當於本發明的半導體 裝置的一個方式的發光顯示面板(也稱爲發光面板)的外 觀及截面。圖23A是一種面板的俯視圖,其中利用密封材 料將形成在第一基板上的薄膜電晶體及發光元件密封在與 0 第二基板之間。圖23B相當於沿著圖23 A的H-I的截面圖 〇 以圍繞設置在第一基板45〇1上的像素部4502、信號 線驅動電路45 03 a、45 03 b及掃描線驅動電路4504a、 45 04b的方式設置有密封材料4 5 05。此外,在像素部4502 、信號線驅動電路4503a、4503b及掃描線驅動電路4504a 、4504b上設置有第二基板4506。因此,像素部4502、信 號線驅動電路4503 a、4503b以及掃描線驅動電路45 〇4a、 籲 4504b與塡料4507 —起由第一基板4501、密封材料4505 和第二基板4506密封。像這樣爲了不暴露於大氣,最好 由氣密性高且脫氣少的保護薄膜(貼合薄膜、紫外線硬化 樹脂薄膜等)或覆蓋材料來進行封裝(密封)。 此外,設置在第一基板450 1上的像素部45 02、信號 線驅動電路4503 a、4503b及掃描線驅動電路4s〇4a、 4504b包括多個薄膜電晶體。在圖WE中,例示包括在像 素部45〇2中的薄膜電晶體451〇和包括在信號線驅動電路 4 5 03 a中的薄膜電晶體4509。 -69- 201131729 薄膜電晶體4509、4510可以使用包括作爲通道形成 區的氧過剩半導體層以及作爲源區和汲區的氧缺欠氧化物 半導體層的可靠性高的實施方式6所示的薄膜電晶體。此 外還可以使用實施例模式7所示的薄膜電晶體。在本實施 例模式中,薄膜電晶體4509、4510是η通道型薄膜電晶 體。 此外,附圖標記4511相當於發光元件,發光元件 45 11所具有的作爲像素電極的第一電極層45 17與薄膜電 晶體4510的源極電極層或汲極電極層電連接。另外,雖 然發光元件4511的結構爲第一電極層4517、電致發光層 45 12和第二電極層45 13的疊層結構,但其不局限於本實 施例模式所示的結構。可以根據從發光元件45 1 1取出的 光的方向等適當地改變發光元件4511的結構。 分隔壁4520使用有機樹脂膜、無機絕緣膜或有機聚 矽氧烷而形成。特別最好的是,以如下條件形成分隔壁 4520:使用感光性的材料,並在第一電極層4517上形成 開口部,且使該開口部的側壁成爲具有連續曲率的傾斜面 〇 電致發光層45 12既可以由單層構成,又可以由多層 的疊層構成》 爲了不使氧、氫、水分、二氧化碳等侵入到發光元件 4511,可以在第二電極層4513以及分隔壁4520上形成保 護膜。可以形成氮化矽膜、氮氧化矽膜、DLC膜等作爲保 護膜。 -70- 201131729 另外’供給到fe虚線驅動電路4503a、4503b、掃描線 驅動電路4504a、450 4b、或像素部4502的各種信號及電 位是從FPC4518a、4518b供給的。 在本實施例模式中,連接端子電子4515由與發光元 件45 11所具有的第一電極層45 17相同的導電膜形成,端 子電極4516由與薄膜電晶體4509、4510所具有的源極電 極層和汲極電極層相同的導電膜形成。 連接端子電極4515藉由各向異性導電膜4519電連接 到FPC451 8a所具有的端子。 位於從發光元件4511的取出光的方向上的第二基板 45 06需要具有透光性。在此情況下,使用如玻璃板、塑膠 板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。 此外,作爲塡料4507,除了氮及氬等的惰性氣體之外 ,還可以使用紫外線固化樹脂或熱固化樹脂。可以使用 PVC (聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、 矽酮樹脂、PVB (聚乙烯醇縮丁醛)、或EVA (乙烯-醋 酸乙烯酯)等。在本實施例模式中,作爲塡料4507使用 氮。 另外’若有需要,也可以在發光元件的射出面上適當 地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位 差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外 ,也可以在偏光板或圓偏光板上設置抗反射膜。例如,可 以進行抗眩光處理,該處理利用表面的凹凸來擴散反射光 並降低眩光。 -71 - 201131729 信號線驅動電路4503a、4503b及掃描線驅 4504a、45 04b也可以作爲在另行準備的基板上由釋 體膜或多晶半導體膜形成的驅動電路而安裝。此β 以另外僅形成信號線驅動電路或其一部分、或者掃 動電路或其一部分而安裝。本實施例模式不局限於 和23Β的結構。 藉由上述製程,可以製造可靠性高的發光顯开 顯示面板)作爲半導體裝置。 本實施例模式可以與其他實施例模式所記載Κ 當地組合而實施。 實施例模式12 本發明的一個方式半導體裝置的可以應用於霄 電子紙可以用於用來顯示資訊的各種領域的電子詔 如,可以將電子紙應用於電子書籍(電子書)、海 車等的交通工具的車內廣告、信用卡等的各種卡片 示等。圖24Α和24Β以及圖25示出電子設備的一 〇 圖24A示出使用電子紙製造的海報2631。右 質是紙的印刷物的情況下用手進行廣告的交換,位 使用應用本發明的電子紙,則可以在短時間內改顰 顯示內容。此外,顯示不會打亂而可以獲得穩定0! 另外,海報也可以採用以無線的方式收發資訊的結 此外,圖 24B示出電車等的交通工具的車 動電路 晶半導 ,也可 描線驅 圖 23 A 裝置( 結構適 ,子紙。 :備。例 報、電 中的顯 個例子 :廣告介 是如果 廣告的 圖像。 構。 內廣告 -72- 201131729 2 6 3 2。在廣告介質是紙的印刷物的情況下用手進行廣告的 交換,但是如果使用應用本發明的電子紙,則可以在短時 間內不需要許多人手地改變廣告的顯示內容。此外,顯示 不會打亂而可以獲得穩定的圖像。另外’車內廣告也可以 採用以無線的方式收發資訊的結構。 另外,圖25示出電子書籍2 7 00的一個例子。例如, 電子書籍2700由兩個框體,即框體2701及框體2703構 成。框體270 1及框體2703由軸部271 1形成爲一體,且 可以以該軸部2 7 1 1爲軸進行開閉動作。藉由採用這種結 構,可以進行如紙的書籍那樣的動作。 框體270 1組裝有顯示部2 705,而框體2703組裝有顯 示部2707。顯示部2705及顯示部2707的結構既可以是顯 示連屏畫面的結構,又可以是顯示不同的畫面的結構。藉 由採用顯示不同的畫面的結構,例如在右邊的顯示部(圖 25中的顯示部2705 )中可以顯示文章,而在左邊的顯示 部(圖25中的顯示部2707 )中可以顯示圖像。 此外,在圖25中示出框體2 701具備操作部等的例子 。例如,在框體2701中,具備電源2721、操作鍵2723、 揚聲器2725等。利用操作鍵2 723可以翻頁。另外,也可 以採用在與框體的顯示部同一面上具備鍵盤、定位裝置等 的結構。另外,也可以採用在框體的背面或側面具備外部 連接用端子(耳機端子、USB端子或可與AC適配器及 USB電纜等的各種電纜連接的端子等)、記錄介質插入部 等的結構。再者,電子書籍2700也可以具有電子詞典的 -73- 201131729 功能。 此外’電子書籍2 7 00也可以採用以無線的方式收發 資訊的結構。還可以採用以無線的方式從電子書籍伺服器 購買所希望的書籍資料等,然後下載的結構。 實施例模式1 3 根據本發明的半導體裝置可以應用於各種電子設備( 包括遊戲機)。作爲電子設備,例如可以舉出電視裝置( 也稱爲電視或電視接收機)、用於電腦等的監視器、數位 相機、數位攝像機、數位相框、行動電話機(也稱爲行動 電話、行動電話裝置)、可檇式遊戲機、可檇式資訊終端 、聲音再現裝置、彈珠機等的大型遊戲機等。 圖26A示出電視裝置9600的一個例子。在電視裝置 9 6 00中,框體9601組裝有顯示部9603。利用顯示部9603 可以顯示映射。此外,在此示出利用支架9605支撐框體 9 6 0 1的結構。 可以藉由利用框體960 1所具備的操作開關、另外提 供的遙控操作機9610進行電視裝置9600的操作。藉由利 用遙控操作機9610所具備的操作鍵9609,可以進行頻道 及音量的操作,並可以對在顯示部9603上顯示的映射進 行操作。此外,也可以採用在遙控操作機9610中設置顯 示從該遙控操作機9610輸出的資訊的顯示部9607的結構 〇 另外,電視裝置9600採用具備接收機及數據機等的 -74- 201131729 結構。可以藉由利用接收機接收一般的電視廣播。再者, 藉由數據機連接到有線或無線方式的通信網路,從而也可 以進行單向(從發送者到接收者)或雙向(在發送者和接 收者之間或在接收者之間等)的資訊通信。 圖2 6 B示出數位相框9 7 0 0的一個例子。例如,在數 位相框9700中,框體9701組裝有顯示部9703。顯示部 9 7 03可以顯示各種圖像,例如藉由顯示使用數位相機等拍 攝的圖像資料,可以發揮與一般的相框同樣的功能。 另外,數位相框9700採用具備操作部、外部連接用 端子(USB端子、可以與USB電纜等的各種電纜連接的 端子等)、記錄介質插入部等的結構。這種結構也可以組 裝到與顯示部同一個面,但是藉由將其設置在側面或背面 上來提高設計性,所以是最好的。例如,可以對數位相框 的記錄介質插入部插入儲存有使用數位相機拍攝的圖像資 料的記憶體並提取圖像資料,然後可以將所提取的圖像資 料顯示於顯示部9703。 此外,數位相框9700也可以採用以無線的方式收發 資訊的結構。還可以採用以無線的方式提取所希望的圖像 資料並進行顯示的結構。 圖27A示出一種可檇式遊戲機’其由框體9881和框 體9 89 1的兩個框體構成,並且藉由連接部98 9 3可以開閉 地連接。框體9 8 8 1安裝有顯示部98 8 2 ’並且框體9 8 9 1安 裝有顯示部9883。另外,圖27A所示的可檇式遊戲機還 具備揚聲器部9884、記錄介質插入部9886、LED燈9890 -75- 201131729 、輸入單元(操作鍵9885、連接端子9887、感測器9888 (包括測定如下因素的功能:力量、位移、位置、速度、 加速度、角速度、轉動數、距離、光、液、磁 '溫度、化 學物質、聲音、時間、硬度、電場、電流、電壓、電力、 輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以 及麥克風9889)等。當然,可檇式遊戲機的結構不局限於 上述結構,只要採用至少具備根據本發明的半導體裝置的 結構即可,且可以採用適當地設置有其他附屬設備的結構 。圖27A所示的可檇式遊戲機具有如下功能:讀出儲存在 記錄介質中的程式或資料並將其顯示在顯示部上;以及藉 由與其他可檇式遊戲機進行無線通信而實現資訊共用。另 外,圖27A所示的可檇式遊戲機所具有的功能不局限於此 ,而可以具有各種各樣的功能。 圖27B示出大型遊戲機的一種的自動賭博機9900的 —個例子。在自動賭博機990 0的框體99 01中安裝有顯示 部9903。另外,自動賭博機9900還具備如起動杆或停止 開關等的操作單元、投幣口、揚聲器等。當然,自動賭博 機9900的結構不局限於此,只要採用至少具備根據本發 明的半導體裝置的結構即可,且可以採用適當地設置有其 他附屬設備的結構。因此,可以採用適當地設置有其他附 屬設備的結構》 圖28不出彳了動電話機1000的一個例子。行動電話機 10 00除了安裝在框體1001的顯示部1002之外還具備操作 按鈕1003、外部連接埠1004、揚聲器1005、麥克風1〇〇6 201131729 等。 圖28所示的行動電話機1 000可以用手指等觸摸 部1 002來輸入資訊。此外,可以用手指等觸摸顯 1 0 02來打電話或進行電子郵件的輸入等的操作。 顯示部1 0 0 2的畫面主要有三個模式。第一是以 的顯示爲主的顯示模式,第二是以文字等的資訊的輸 主的輸入模式,第三是顯示模式和輸入模式的兩個模 合的顯示+輸入模式。 例如’在打電話或製作電子郵件的情況下,將顯 1002設定爲以文字輸入爲主的文字輸入模式,並進行 面上顯示的文字的輸入操作,即可。在此情況下,最 是’在顯不部1002的畫面的大部分中顯示鍵盤或號 鈕。 此外,藉由在行動電話機1000的內部設置具有 儀和加速度感測器等檢測傾斜度的感測器的檢測裝置 判斷行動電話機1 000的方向(豎向還是橫向),從 以對顯示部1002的畫面顯示進行自動切換。 藉由觸摸顯示部1002或對框體1〇〇1的操作按鈕 進行操作’切換畫面模式。還可以根據顯示在顯示部 上的圖像種類切換畫面模式。例如,當顯示在顯.示部 視頻信號爲動態圖像的資料時,將畫面模式切換成顯 式’而當顯示在顯示部上的視頻信號爲文字資料時, 面模式切換成輸入模式。 另外’當在輸入模式中藉由檢測出顯示部1002 顯示 示部 圖像 入爲 式混 示部 在畫 好的 碼按 陀螺 ,來 而可 1003 1002 上的 示模 將畫 的光 -77- 201131729 感測器所檢測的信號得知在一定期間中沒有顯示部1 002 的觸摸操作輸入時,也可以以將畫面模式從輸入模式切換 成顯示模式的方式來進行控制。 還可以將顯示部1 002用作圖像感測器。例如,藉由 用手掌或手指觸摸顯示部1 002,來拍攝掌紋、指紋等,而 可以進行個人識別。此外,藉由在顯示部中使用發射近紅 外光的背光燈或發射近紅外光的感測光源,也可以拍攝手 指靜脈、手掌靜脈等。 本說明書根據2008年9月19日在日本專利局受理的 日本專利申請編號2008-24 1 335而製作,所述申請內容包 括在本說明書中。 【圖式簡單說明】 在附圖中: 圖1A和1B是說明半導體裝置的圖; 圖2A和2B是說明半導體裝置的圖; 圖3A和3B是說明半導體裝置的圖; 圖4A至4C是說明半導體裝置的製造方法的圖; 圖5A至5C是說明半導體裝置的製造方法的圖; 圖6是說明半導體裝置的製造方法的圖; 圖7是說明半導體裝置的製造方法的圖; 圖8是說明半導體裝置的製造方法的圖; 圖9是說明半導體裝置的圖; 圖10A至10D是說明半導體裝置的圖; -78- 201131729 圖π是說明半導體裝置的圖; 圖12是說明半導體裝置的圖; 圖13A和13B是說明半導體裝置的方塊圖的圖; 圖1 4是說明信號線驅動電路的結構的圖; 圖15是說明信號線驅動電路的工作的時序圖: 圖16是說明信號線驅動電路的工作的時序圖; 圖1 7是說明移位暫存器的結構的圖; 圖18是說明圖17所示的觸發器的連接結構的圖; 圖19是說明半導體裝置的像素等效電路的圖; 圖2 0A至20C是說明半導體裝置的圖; 圖21A至21C是說明半導體裝置的圖: 圖22是說明半導體裝置的圖: 圖23 A和23B是說明半導體裝置的圖; 圖24A和24B是說明電子紙的使用方式的例子的圖; 圖25是示出電子書籍的一例的外觀圖; 圖26A和26B是示出電視裝置及數位相框的例子的外 觀圖; 圖27 A和27B是示出遊戲機的例子的外觀圖; 圖28是示出行動電話機的一例的外觀圖; 圖29A和29B是說明半導體裝置的圖; 圖3 OA和3 0B是說明半導體裝置的圖; 圖31A和31B是說明半導體裝置的圖。 f主要元件符號說明】 -79- 201131729 100 :基板 1 0 1 :閘極電極層 1 0 2 :閘極絕緣層 1 03 :半導體層 107 :保護絕緣層 1 〇 8 :電容佈線 109: IGZO 膜 1 1 0 :像素電極層 111: IGZO 膜 121 :端子 122 :端子 1 2 5 :接觸孔 126 :接觸孔 1 2 7 :接觸孔 1 2 8 :透明導電膜 1 2 9 :透明導電膜 1 3 1 :抗蝕劑掩模 132 :導電膜 150 :端子 1 5 1 :端子 1 5 2 :閘極絕緣層 153 :連接電極層 154 :保護絕緣層 155 :透明導電膜 -80- 201131729 1 5 6 :電極層 170 :薄膜電晶體 1 7 1 :薄膜電晶體 172 :薄膜電晶體 1 8 1 :共同電位線 1 8 5 :共同電位線 1 8 6 :氧化物半導體層 1 90 :共同電極層 1 9 1 :連接電極層 5 8 0 :基板 5 8 1 :薄膜電晶體 5 8 5 :絕緣層 5 8 7 :電極層 5 8 8 :電極層 5 8 9 :球形粒子 594 :空洞 5 9 5 :塡料 5 9 6 :基板 1 〇 〇 〇 :行動電話機 1 〇 〇 1 :框體 1 002 :顯示部 1 0 0 3 :操作按鈕 1 004 :外部連接埠 1 005 :揚聲器 201131729 1 006 :麥克風 104a:源區或汲區 104b:源區或汲區 105a:源極電極層或汲極電極層 l〇5b:源極電極層或汲極電極層 2600 : TFT 基板 260 1 :對置基板 2602:密封材料 2603 :像素部 2604 :顯示元件 2605 :著色層 2 6 0 6 :偏光板 2607 :偏光板 2608 :佈線回路部 2609 :撓性線路板 2610 :冷陰極管 2 6 1 1 :反射板 2612 :電路基板 2 6 1 3 :漫射片 2 6 3 1 :海報 2632 :車內廣告 2700 :電子書籍 2 7 0 1 :框體 2 703 :框體 -82- 201131729 2 705 :顯示部 2 707 :顯示部 271 1 :軸部 2 7 2 1 :電源 2 723 :操作鍵 272 5 :揚聲器 4001 :基板 4002 :像素部 4003 :信號線驅動電路 4004 :掃描線驅動電路 4 0 0 5 :密封材料
4006 :基板 4008 :液晶層 4010 :薄膜電晶體 401 1 :薄膜電晶體 4013 :液晶元件 4015 :連接端子電極 4016:端子電極 4018: FPC 4019 :各向異性導電膜 4 0 2 0 :絕緣層 4 0 2 1 :絕緣層 403 0 :像素電極層 4 0 3 1 :對置電極層 -83 201131729 403 2 :絕緣層 4501 :基板 4 5 0 2 :像素部 4505:密封材料 4506 :基板 4507 :塡料 4 5 0 9 :薄膜電晶體 4510 :薄膜電晶體 451 1 :發光元件 45 1 2 :電致發光層 45 1 3 :電極層 45 15:連接端子電極 4 5 1 6 :端子電極 45 1 7 :電極層 4519 :各向異性導電膜 4520 :分隔壁 5300 :基板 5 3 0 1 :像素部 5 3 0 2 :掃描線驅動電路 5 3 0 3 :信號線驅動電路 5400 :基板 540 1 :像素部 5 4 0 2 :掃描線驅動電路 5403 :信號線驅動電路 -84- 201131729
5 4 0 4 :掃描線驅動電路 5 5 0 1 :佈線 5502 :佈線 5 5 0 3 :佈線 5 5 04 :佈線 5 5 05 :佈線 5 5 0 6 :佈線 5 5 4 3 :節點 5 5 4 4 :節點 5 5 7 1 :薄膜電晶體 5 5 72 :薄膜電晶體 5 5 73 :薄膜電晶體 5 5 74 :薄膜電晶體 5 5 75 :薄膜電晶體 5 5 76 :薄膜電晶體 5 57 7 :薄膜電晶體 5 57 8 :薄膜電晶體 5 6 0 1 :驅動 IC 5 6 0 2 :開關群 5 6 1 1 :佈線 5 6 1 2 :佈線 5 6 1 3 :佈線 5 6 2 1 :佈線 5 70 1 :觸發器 -85- 201131729 5 7 1 1 :佈線 5 7 1 2 :佈線 5 7 1 3 :佈線 5714 :佈線 5 7 1 5 :佈線 5716 :佈線 5 7 1 7 :佈線 5 7 2 1 :信號 5 8 2 1 :信號 590a :黑色區 5 90b :白色區 6400 :像素 640 1 :開關用電晶體 6 4 0 2 :驅動用電晶體 6 4 0 3 :電容元件 6404 :發光元件
6 4 0 5 :信號線 6 4 0 6 :掃描線 6 4 0 7 :電源線 6408 :共同電極 7001: TFT 7002 :發光元件 7003 :陰極 7004 :發光層 201131729 7005:陽極 7011:驅動用TFT 7 0 1 2 :發光元件 7013:陰極 7014 :發光層 7015 :陽極 701 6 :遮罩膜 7017 :導電膜 702 1 :驅動用TFT 7 022 :發光元件 702 3 :陰極 7024 :發光層 702 5 :陽極 7027 :導電膜 9 6 0 0 :電視裝置 9601 :框體 9 6 0 3 :顯示部 9605 :支架 9 6 0 7 :顯示部 9609 :操作鍵 9610 :遙控操作機 9 7 0 0 :數位相框 9701 :框體 9703 :顯示部 201131729 98 8 1 :框體 98 8 2 :顯示部 98 8 3 :顯示部 9 8 84 :揚聲器部 9 8 8 5 :操作鍵 98 8 6 :記錄介質插入部 98 8 7 :連接端子 9 8 8 8 :感測器 98 8 9 :麥克風 9890 : LED 燈 98 9 1 :框體 98 93 :連接部 9900 :自動賭博機 990 1 :框體 9903 :顯示部 4 5 0 3 a :信號線驅動電路 4 5 0 3 b :信號線驅動電路 4 5 0 4 a :掃描線驅動電路
4 5 04b :掃描線驅動電路 4518a : FPC
4518b : FPC 5603 a :薄膜電晶體 5 603b :薄膜電晶體 5603 c :薄膜電晶體 -88 201131729 5 70 3 a :時序 5 7 0 3b··時序 5703c :時序 5803a :時序 5803b:時序 5 8 03 c :時序

Claims (1)

  1. 201131729 七、申請專利範圍: 1. 一種半導體裝置,包含: 閘極電極; 在該閘極電極上之閘極絕緣層; 在該閘極絕緣層上之半導體層,該半導體層包含氧化 物半導體,該氧化物半導體包括銦;以及 在該半導體層上之源極電極及汲極電極, 其中該半導體層具有一凹陷部,介於該源極電極與該 汲極電極之間•且 其中整個該半導體層與該閘極電極重疊。 2. 如申請專利範圍第1項之半導體裝置,其中該凹陷 部的側表面與該源極電極及汲極電極的其中之一的側表面 對齊。 3 .如申請專利範圍第1項之半導體裝置,其中該氧化 物半導體是In-Ga-Zn-O基礎的氧化物半導體。 4. 如申請專利範圍第1項之半導體裝置,進一步包含: 在該半導體層、該源極電極及該汲極電極上之絕緣層 > 其中該絕緣層與該凹陷部中之該半導體層接觸。 5. 如申請專利範圍第1項之半導體裝置,進一步包含: 在該半導體層、該源極電極及該汲極電極上之絕緣層 其中該絕緣層與該凹陷部中之該半導體層接觸,且 其中該絕緣層包含氧化鋁》 -90- 9 201131729 6. 如申請專利範圍第1項之半導體裝置, 其中該源極電極與該半導體層之側表面接觸,且 其中該汲極電極與該半導體層之側表面接觸。 7. —種半導體裝置,包含: 閘極電極; 在該閘極電極上之閘極絕緣層; 在該閘極絕緣層上之第一半導體層,該第一半導體層 包含第一氧化物半導體,該第一氧化物半導體包括銦; 在該第一半導體層上且與其接觸之第二半導體層,該 第二半導體層包含第二氧化物半導體, 在該第一半導體層上且與其接觸之第三半導體層,該 第三半導體層包含第二氧化物半導體, 在該第二半導體層上之源極電極,以及 在該第三半導體層上之汲極電極, 其中該第一半導體層具有一凹陷部,介於該源極電極 與該汲極電極之間,且 其中整個該第一半導體層與該閘極電極重疊。 8. —種半導體裝置,包含: 閘極電極; 在該閘極電極上之閘極絕緣層; 在該閘極絕緣層上之第一半導體層,該第一半導體層 包含第一氧化物半導體,該第一氧化物半導體包括銦; 在該第一半導體層上且與其接觸之第二半導體層,該 第二半導體層包含第二氧化物半導體, -91 - 201131729 在該第一半導體層上且與其接觸之第三半導體層,該 第三半導體層包含第二氧化物半導體, 在該第二半導體層上之源極電極,以及 在該第三半導體層上之汲極電極, 其中該第一半導體層具有一凹陷部,介於該源極電極 與該汲極電極之間, 其中整個該第一半導體層與該閘極電極重疊,且 其中該第二半導體層與該第三半導體層各具有比該第 一半導體層高的導電性。 9·如申請專利範圍第7或8項之半導體裝置,其中該 凹陷部的側表面、該第二半導體層與該第三半導體層的其 中之一的側表面、和該源極電極及汲極電極的其中之一的 側表面彼此對齊。 10. 如申請專利範圍第7或8項之半導體裝置,其中 該第一氧化物半導體是In-Ga-Zn-Ο基礎的氧化物半導體 〇 11. 如申請專利範圍第7或8項之半導體裝置,進一 步包含: 在該第一半導體層、該源極電極及該汲極電極上之絕 緣層, 其中該絕緣層與該凹陷部中之該第一半導體層接觸。 I2·如申請專利範圍第7或8項之半導體裝置,進一 步包含: 在該第一半導體層、該源極電極及該汲極電極上之絕 -92- 201131729 緣層, 其中該絕緣層與該凹陷部中之該第一半導體層接觸, 且 其中該絕緣層包含氧化鋁。 1 3 _如申請專利範圍第1、7及8項的任意一項之半導 體裝置,進一步包含: 電氣地連接至該源極電極及汲極電極的其中之一的像 素電極, 其中該像素電極包含透明導電材料。 1 4.如申請專利範圍第1、7及8項的任意一項之半導 體裝置,進一步包含: 電氣地連接至該源極電極及汲極電極的其中之一的像 素電極,以及 與該閘極電極相鄰的第二閘極電極, 其中該第二閘極電極延伸以形成閘極佈線,且 其中該像素電極與該閘極佈線重疊。 15.如申請專利範圍第7或8項之半導體裝置, 其中該源極電極與該第一半導體層之側表面接觸’且 其中該汲極電極與該第一半導體層之側表面接觸。 -93-
TW100105067A 2008-09-19 2009-09-15 顯示裝置 TWI453885B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008241335 2008-09-19

Publications (2)

Publication Number Publication Date
TW201131729A true TW201131729A (en) 2011-09-16
TWI453885B TWI453885B (zh) 2014-09-21

Family

ID=42036714

Family Applications (12)

Application Number Title Priority Date Filing Date
TW105108559A TWI628770B (zh) 2008-09-19 2009-09-15 顯示裝置
TW108114009A TWI714063B (zh) 2008-09-19 2009-09-15 顯示裝置
TW106128784A TWI657558B (zh) 2008-09-19 2009-09-15 顯示裝置
TW100105067A TWI453885B (zh) 2008-09-19 2009-09-15 顯示裝置
TW106128289A TWI620294B (zh) 2008-09-19 2009-09-15 顯示裝置
TW103123458A TWI509766B (zh) 2008-09-19 2009-09-15 顯示裝置
TW111126900A TWI793047B (zh) 2008-09-19 2009-09-15 顯示裝置
TW98131099A TWI469297B (zh) 2008-09-19 2009-09-15 顯示裝置
TW104129342A TWI536530B (zh) 2008-09-19 2009-09-15 顯示裝置
TW108105446A TWI694568B (zh) 2008-09-19 2009-09-15 顯示裝置
TW107135622A TWI652785B (zh) 2008-09-19 2009-09-15 顯示裝置
TW109142197A TWI775228B (zh) 2008-09-19 2009-09-15 顯示裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW105108559A TWI628770B (zh) 2008-09-19 2009-09-15 顯示裝置
TW108114009A TWI714063B (zh) 2008-09-19 2009-09-15 顯示裝置
TW106128784A TWI657558B (zh) 2008-09-19 2009-09-15 顯示裝置

Family Applications After (8)

Application Number Title Priority Date Filing Date
TW106128289A TWI620294B (zh) 2008-09-19 2009-09-15 顯示裝置
TW103123458A TWI509766B (zh) 2008-09-19 2009-09-15 顯示裝置
TW111126900A TWI793047B (zh) 2008-09-19 2009-09-15 顯示裝置
TW98131099A TWI469297B (zh) 2008-09-19 2009-09-15 顯示裝置
TW104129342A TWI536530B (zh) 2008-09-19 2009-09-15 顯示裝置
TW108105446A TWI694568B (zh) 2008-09-19 2009-09-15 顯示裝置
TW107135622A TWI652785B (zh) 2008-09-19 2009-09-15 顯示裝置
TW109142197A TWI775228B (zh) 2008-09-19 2009-09-15 顯示裝置

Country Status (7)

Country Link
US (6) US8304765B2 (zh)
EP (2) EP2342754A4 (zh)
JP (13) JP4959037B2 (zh)
KR (11) KR101999970B1 (zh)
CN (3) CN103985718B (zh)
TW (12) TWI628770B (zh)
WO (1) WO2010032640A1 (zh)

Families Citing this family (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575293B (zh) 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101874327B1 (ko) * 2008-09-19 2018-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101670695B1 (ko) 2008-09-19 2016-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR20110084523A (ko) 2008-11-07 2011-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI616707B (zh) 2008-11-28 2018-03-01 半導體能源研究所股份有限公司 液晶顯示裝置
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101906751B1 (ko) 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010230740A (ja) * 2009-03-26 2010-10-14 Hitachi Displays Ltd 液晶表示装置およびその製造方法
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101857405B1 (ko) * 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101073543B1 (ko) * 2009-09-04 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20230165355A (ko) * 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102337631B1 (ko) 2009-09-24 2021-12-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011043163A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20230154098A (ko) 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
CN102576737B (zh) 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
CN112447130A (zh) 2009-10-21 2021-03-05 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
MY163862A (en) 2009-10-30 2017-10-31 Semiconductor Energy Lab Logic circuit and semiconductor device
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102138547B1 (ko) 2009-11-13 2020-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN105609509A (zh) 2009-12-04 2016-05-25 株式会社半导体能源研究所 显示装置
US20130026462A1 (en) * 2010-03-04 2013-01-31 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor and thin film transistor manufactured by the same, and active matrix substrate
KR101324760B1 (ko) * 2010-04-23 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132548A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI406415B (zh) * 2010-05-12 2013-08-21 Prime View Int Co Ltd 薄膜電晶體陣列基板及其製造方法
JPWO2011145360A1 (ja) 2010-05-21 2013-07-22 シャープ株式会社 表示装置およびその駆動方法、ならびに表示システム
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145467A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130116857A (ko) * 2010-06-25 2013-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
US8988337B2 (en) * 2010-07-02 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
JP2012048220A (ja) * 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその駆動方法
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
WO2012029612A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012256012A (ja) 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5899220B2 (ja) * 2010-09-29 2016-04-06 ポスコ ロール状の母基板を利用したフレキシブル電子素子の製造方法、フレキシブル電子素子及びフレキシブル基板
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI541981B (zh) * 2010-11-12 2016-07-11 半導體能源研究所股份有限公司 半導體裝置
CN103250255B (zh) * 2010-12-01 2015-04-29 夏普株式会社 Tft基板和tft基板的制造方法
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US20140014951A1 (en) 2011-01-13 2014-01-16 Sharp Kabushiki Kaisha Semiconductor device
JP5798933B2 (ja) * 2011-01-26 2015-10-21 株式会社半導体エネルギー研究所 信号処理回路
CN103403849B (zh) * 2011-02-28 2016-08-03 夏普株式会社 半导体装置及其制造方法以及显示装置
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI614995B (zh) * 2011-05-20 2018-02-11 半導體能源研究所股份有限公司 鎖相迴路及使用此鎖相迴路之半導體裝置
JP5319816B2 (ja) * 2011-05-21 2013-10-16 双葉電子工業株式会社 薄膜半導体装置と薄膜半導体装置を用いた表示装置
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI446539B (zh) * 2011-12-23 2014-07-21 Au Optronics Corp 半導體結構
US9632634B2 (en) * 2011-12-28 2017-04-25 Sharp Kabushiki Kaisha Touch panel and display device with touch panel
JP6259575B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN202443973U (zh) * 2012-02-28 2012-09-19 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管与显示装置
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6199583B2 (ja) * 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP2014021170A (ja) * 2012-07-12 2014-02-03 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその製造方法
CN104508548B (zh) * 2012-07-20 2017-11-07 株式会社半导体能源研究所 显示装置
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR102226090B1 (ko) * 2012-10-12 2021-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치의 제조 장치
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
KR20200011610A (ko) 2012-11-08 2020-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
CN104904018B (zh) 2012-12-28 2019-04-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN103094353B (zh) * 2013-01-23 2016-06-29 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置及一种制造方法
TWI611567B (zh) * 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6236827B2 (ja) * 2013-03-27 2017-11-29 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR20150011702A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치, 및 박막 트랜지스터의 제조 방법
US20150187574A1 (en) * 2013-12-26 2015-07-02 Lg Display Co. Ltd. IGZO with Intra-Layer Variations and Methods for Forming the Same
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103996792B (zh) * 2014-04-30 2016-04-27 京东方科技集团股份有限公司 有机发光器件及制造方法和有机发光显示装置及驱动方法
KR101669060B1 (ko) * 2014-05-02 2016-11-10 엘지디스플레이 주식회사 표시장치 및 이를 제조하는 방법
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10126899B2 (en) * 2016-04-04 2018-11-13 Japan Display Inc. Detection device and display device
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
TWI727041B (zh) * 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
CN106024706B (zh) * 2016-06-22 2019-02-19 深圳市华星光电技术有限公司 阵列基板及其制作方法
JP6715708B2 (ja) * 2016-07-08 2020-07-01 株式会社ジャパンディスプレイ 表示装置
JP6962673B2 (ja) 2016-09-12 2021-11-05 株式会社ジャパンディスプレイ 樹脂基板
JP6818512B2 (ja) * 2016-10-27 2021-01-20 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US20180323239A1 (en) * 2017-05-03 2018-11-08 Innolux Corporation Display device
CN107195635B (zh) * 2017-05-12 2020-05-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法
CN107093610B (zh) * 2017-05-24 2020-09-25 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
TWI758519B (zh) 2017-07-27 2022-03-21 南韓商Lg化學股份有限公司 基板及光學裝置
CN108766972B (zh) * 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板
CN108766387B (zh) * 2018-05-30 2021-01-22 京东方科技集团股份有限公司 显示装置、自动调节显示屏亮度的方法及终端设备
KR101995922B1 (ko) * 2018-10-01 2019-07-04 삼성디스플레이 주식회사 박막 트랜지스터 표시의 제조 방법
KR101954372B1 (ko) 2018-10-12 2019-03-05 한국벤토나이트 주식회사 유기성 폐기물을 함유하는 연료탄의 제조방법.
KR102606687B1 (ko) * 2018-12-12 2023-11-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109742149A (zh) * 2018-12-14 2019-05-10 华南理工大学 一种双层硅掺杂氧化锡基薄膜晶体管及其制备方法和应用
JP2020112690A (ja) * 2019-01-11 2020-07-27 ヒューレット−パッカード デベロップメント カンパニー エル.ピー.Hewlett‐Packard Development Company, L.P. 画像形成システム
JP2020145233A (ja) * 2019-03-04 2020-09-10 キオクシア株式会社 半導体装置およびその製造方法
CN110045555B (zh) * 2019-05-10 2021-08-24 Tcl华星光电技术有限公司 一种显示面板的走线结构及显示面板
TWM587775U (zh) * 2019-07-07 2019-12-11 奕力科技股份有限公司 具有像素結構的顯示裝置與指紋辨識晶片
US20220254897A1 (en) * 2021-02-09 2022-08-11 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-graded gate dielectric and methods for forming the same
TWI792493B (zh) * 2021-08-13 2023-02-11 友達光電股份有限公司 全反射顯示器

Family Cites Families (256)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017962Y2 (ja) 1980-10-08 1985-05-31 十条エンジニアリング株式会社 フアクシミリ装置における原稿検出装置
JPS6017962A (ja) * 1983-07-11 1985-01-29 Canon Inc 薄膜トランジスタ
JPS60198861A (ja) * 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
JPH02157827A (ja) * 1988-12-12 1990-06-18 Nec Corp 薄膜トランジスタアレイ装置
DE68921567T2 (de) 1988-11-30 1995-07-06 Nec Corp Flüssigkristallanzeigetafel mit verminderten Pixeldefekten.
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05243333A (ja) 1992-02-26 1993-09-21 Nec Corp 薄膜電界効果型トランジスタ基板
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3512849B2 (ja) * 1993-04-23 2004-03-31 株式会社東芝 薄膜トランジスタおよびそれを用いた表示装置
DE4400842C2 (de) * 1994-01-13 1998-03-26 Gold Star Electronics MOS Transistor und Verfahren zu seiner Herstellung
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5835177A (en) 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3663261B2 (ja) * 1995-10-05 2005-06-22 株式会社東芝 表示装置用アレイ基板及びその製造方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100238206B1 (ko) * 1996-10-05 2000-01-15 윤종용 박막트랜지스터 액정 표시장치및 그 제조방법
KR100255591B1 (ko) 1997-03-06 2000-05-01 구본준 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP3208658B2 (ja) 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
KR100248256B1 (ko) * 1997-04-22 2000-03-15 구본준 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
JP3226836B2 (ja) 1997-06-26 2001-11-05 日本電気株式会社 液晶表示装置及びその製造方法
JPH1140814A (ja) * 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JPH1195255A (ja) * 1997-09-24 1999-04-09 Toshiba Corp 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置
US6587160B2 (en) 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
JP3536639B2 (ja) * 1998-01-09 2004-06-14 セイコーエプソン株式会社 電気光学装置及び電子機器
US6087229A (en) * 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
JPH11258632A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板
US6528357B2 (en) 1998-03-13 2003-03-04 Kabushiki Kaisha Toshiba Method of manufacturing array substrate
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3161528B2 (ja) 1998-09-07 2001-04-25 日本電気株式会社 液晶表示パネル
CN1139837C (zh) 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3982730B2 (ja) * 1998-12-10 2007-09-26 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
US6353464B1 (en) 1998-11-20 2002-03-05 Kabushiki Kaisha Advanced Display TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring
JP2000267595A (ja) 1999-03-15 2000-09-29 Toshiba Corp 表示装置用アレイ基板の製造方法
JP3916349B2 (ja) * 1999-06-15 2007-05-16 株式会社アドバンスト・ディスプレイ 液晶表示装置
US6836301B1 (en) * 1999-06-15 2004-12-28 Advanced Display Inc. Liquid crystal display device
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100299537B1 (ko) 1999-08-31 2001-11-01 남상희 엑스-선 검출용 박막트랜지스터 기판 제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3712899B2 (ja) 1999-09-21 2005-11-02 株式会社日立製作所 液晶表示装置
CN1195243C (zh) 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001109014A (ja) 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP4584387B2 (ja) 1999-11-19 2010-11-17 シャープ株式会社 表示装置及びその欠陥修復方法
JP4963140B2 (ja) 2000-03-02 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
WO2001066832A2 (en) 2000-03-07 2001-09-13 Asm America, Inc. Graded thin films
US7419903B2 (en) 2000-03-07 2008-09-02 Asm International N.V. Thin films
JP2001339072A (ja) 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
US6838696B2 (en) 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4777500B2 (ja) 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP3415602B2 (ja) 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
KR100385082B1 (ko) 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
DE10042962C1 (de) * 2000-08-31 2002-05-02 Siemens Ag Magnetlager zur Lagerung einer drehbaren Welle unter Verwendung von Hoch-T¶c¶-Supraleitermaterial
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002198311A (ja) * 2000-12-25 2002-07-12 Sony Corp 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US6757031B2 (en) * 2001-02-09 2004-06-29 Prime View International Co., Ltd. Metal contact structure and method for thin film transistor array in liquid crystal display
US9139906B2 (en) 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
US7491634B2 (en) 2006-04-28 2009-02-17 Asm International N.V. Methods for forming roughened surfaces and applications thereof
US7563715B2 (en) 2005-12-05 2009-07-21 Asm International N.V. Method of producing thin films
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
KR100799463B1 (ko) 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP2003069028A (ja) * 2001-08-27 2003-03-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3747828B2 (ja) 2001-09-21 2006-02-22 セイコーエプソン株式会社 電気光学装置及びその製造方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7358104B2 (en) * 2002-10-08 2008-04-15 Samsung Electornics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
JP2003161957A (ja) 2001-11-26 2003-06-06 Toshiba Corp 液晶表示装置及びその製造方法
JP3939140B2 (ja) 2001-12-03 2007-07-04 株式会社日立製作所 液晶表示装置
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR100652047B1 (ko) * 2001-12-29 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시소자
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US6851816B2 (en) * 2002-05-09 2005-02-08 Pixon Technologies Corp. Linear light source device for image reading
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
CN100369267C (zh) * 2002-05-22 2008-02-13 夏普株式会社 半导体装置及采用其的显示装置
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100904757B1 (ko) * 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100951351B1 (ko) 2003-04-22 2010-04-08 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 전기 영동 표시장치
JP4754772B2 (ja) 2003-05-16 2011-08-24 株式会社半導体エネルギー研究所 発光装置及び該発光装置を用いた電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
CN100474084C (zh) * 2003-07-14 2009-04-01 株式会社半导体能源研究所 液晶显示器件
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100997968B1 (ko) * 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US8101467B2 (en) 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
WO2005041310A1 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same, and television receiver
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR100698062B1 (ko) * 2004-04-01 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TW200601566A (en) * 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4610285B2 (ja) * 2004-09-30 2011-01-12 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4566677B2 (ja) 2004-10-01 2010-10-20 シャープ株式会社 液晶パネル
US7470604B2 (en) 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP2006178426A (ja) 2004-11-24 2006-07-06 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
TWI252587B (en) * 2004-12-14 2006-04-01 Quanta Display Inc Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display
US20060132454A1 (en) * 2004-12-16 2006-06-22 Deng-Peng Chen Systems and methods for high resolution optical touch position systems
KR101107239B1 (ko) * 2004-12-23 2012-01-25 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR100654569B1 (ko) 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4741870B2 (ja) * 2005-04-18 2011-08-10 Nec液晶テクノロジー株式会社 液晶表示装置及びその製造方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR101216688B1 (ko) 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7898623B2 (en) * 2005-07-04 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device and method of driving display device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
WO2007040194A1 (ja) 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Tft基板及びtft基板の製造方法
WO2007043493A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5427340B2 (ja) 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5416881B2 (ja) * 2005-10-18 2014-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101182521B1 (ko) * 2005-10-28 2012-10-02 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
KR101146527B1 (ko) * 2005-11-30 2012-05-25 엘지디스플레이 주식회사 게이트 인 패널 구조 액정표시장치 및 그 제조 방법
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP5171258B2 (ja) * 2005-12-02 2013-03-27 出光興産株式会社 Tft基板及びtft基板の製造方法
KR20070059385A (ko) * 2005-12-06 2007-06-12 삼성전자주식회사 표시 장치
KR101201068B1 (ko) 2005-12-20 2012-11-14 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조방법
JP5121221B2 (ja) * 2005-12-26 2013-01-16 株式会社半導体エネルギー研究所 半導体装置
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP4930704B2 (ja) 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5016831B2 (ja) * 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
CN101060139A (zh) * 2006-04-17 2007-10-24 三星电子株式会社 非晶氧化锌薄膜晶体管及其制造方法
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ZnO계 TFT
JP5298407B2 (ja) * 2006-04-28 2013-09-25 凸版印刷株式会社 反射型表示装置および反射型表示装置の製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008003134A (ja) 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8400599B2 (en) 2006-08-16 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display panel having a light blocking electrode
JP4349406B2 (ja) 2006-08-24 2009-10-21 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
KR20080018576A (ko) * 2006-08-25 2008-02-28 삼성전자주식회사 유기 활성물의 접촉 구조 형성 방법 및 평판 표시 장치의제조 방법, 그리고 유기 박막 트랜지스터 표시판 및 유기발광 표시 장치
KR101325198B1 (ko) * 2006-08-29 2013-11-04 삼성디스플레이 주식회사 쇼트 패드와 이를 구비한 박막 트랜지스터 기판 및액정표시패널
TW200814326A (en) * 2006-09-08 2008-03-16 Wintek Corp Thin film transistor liquid crystal display panel and the method of making same
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
KR101270705B1 (ko) 2006-09-26 2013-06-03 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
SG175569A1 (en) 2006-10-04 2011-11-28 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TW200824165A (en) * 2006-11-20 2008-06-01 Univision Technology Inc Pixel circuit of an organic light emitting diode display
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
TW200825520A (en) * 2006-12-15 2008-06-16 Innolux Display Corp Liquid crystal panel
JP4388544B2 (ja) 2006-12-19 2009-12-24 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置および電子機器
US8058675B2 (en) 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
TWI342427B (en) 2006-12-29 2011-05-21 Chimei Innolux Corp Multi-domain vertcal alignment liquid crystal display panel
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5081461B2 (ja) 2007-02-02 2012-11-28 パナソニック液晶ディスプレイ株式会社 表示装置の製造方法
JP4662075B2 (ja) * 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
KR101377456B1 (ko) * 2007-02-07 2014-03-25 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR101329284B1 (ko) * 2007-02-08 2013-11-14 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US20080204618A1 (en) 2007-02-22 2008-08-28 Min-Kyung Jung Display substrate, method for manufacturing the same, and display apparatus having the same
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI326919B (en) * 2007-03-14 2010-07-01 Au Optronics Corp Semiconductor structure of liquid crystal display and manufacturing method thereof
JP4560633B2 (ja) 2007-03-26 2010-10-13 国立大学法人埼玉大学 化学センサ
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI575293B (zh) 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP5395415B2 (ja) 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5059628B2 (ja) 2008-01-10 2012-10-24 株式会社日立製作所 半導体装置
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101670695B1 (ko) 2008-09-19 2016-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101874327B1 (ko) 2008-09-19 2018-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8434563B2 (en) * 2010-02-26 2013-05-07 Schiller Grounds Care, Inc. Device for cultivating soil or brushing debris

Also Published As

Publication number Publication date
US20160190177A1 (en) 2016-06-30
TWI536530B (zh) 2016-06-01
JP6268203B2 (ja) 2018-01-24
TWI628770B (zh) 2018-07-01
KR102094683B1 (ko) 2020-03-30
TWI714063B (zh) 2020-12-21
TW202320044A (zh) 2023-05-16
TW201440191A (zh) 2014-10-16
TW202245274A (zh) 2022-11-16
TWI775228B (zh) 2022-08-21
JP5550777B2 (ja) 2014-07-16
TW201603232A (zh) 2016-01-16
TW201742214A (zh) 2017-12-01
JP2011097103A (ja) 2011-05-12
US20100072468A1 (en) 2010-03-25
CN103985718B (zh) 2019-03-22
KR20160042143A (ko) 2016-04-18
KR101999970B1 (ko) 2019-07-15
JP2014209240A (ja) 2014-11-06
TWI652785B (zh) 2019-03-01
KR101889287B1 (ko) 2018-08-20
KR20110060928A (ko) 2011-06-08
JP2021006916A (ja) 2021-01-21
US11610918B2 (en) 2023-03-21
JP2019145806A (ja) 2019-08-29
KR20170102062A (ko) 2017-09-06
TW201637165A (zh) 2016-10-16
TWI657558B (zh) 2019-04-21
EP2342754A4 (en) 2015-05-20
KR102426826B1 (ko) 2022-08-01
JP2017208573A (ja) 2017-11-24
TWI620294B (zh) 2018-04-01
TW201027700A (en) 2010-07-16
JP2010098305A (ja) 2010-04-30
EP2421030A3 (en) 2015-05-27
JP5303586B2 (ja) 2013-10-02
EP2421030B1 (en) 2020-10-21
US9343517B2 (en) 2016-05-17
KR20140091620A (ko) 2014-07-21
CN102496628B (zh) 2015-09-16
TWI469297B (zh) 2015-01-11
JP6154919B2 (ja) 2017-06-28
US20110133183A1 (en) 2011-06-09
US10032796B2 (en) 2018-07-24
KR20210049188A (ko) 2021-05-04
TWI694568B (zh) 2020-05-21
JP2018159947A (ja) 2018-10-11
KR101774212B1 (ko) 2017-09-04
TWI453885B (zh) 2014-09-21
TW201929148A (zh) 2019-07-16
CN103985718A (zh) 2014-08-13
TW201907536A (zh) 2019-02-16
TW201743423A (zh) 2017-12-16
JP5917598B2 (ja) 2016-05-18
KR20190067268A (ko) 2019-06-14
EP2342754A1 (en) 2011-07-13
EP2421030A2 (en) 2012-02-22
US10559599B2 (en) 2020-02-11
TWI793047B (zh) 2023-02-11
TW202125706A (zh) 2021-07-01
KR20160114185A (ko) 2016-10-04
US20180315779A1 (en) 2018-11-01
KR102113024B1 (ko) 2020-06-02
CN102496628A (zh) 2012-06-13
CN102160184A (zh) 2011-08-17
TWI509766B (zh) 2015-11-21
JP6359737B2 (ja) 2018-07-18
KR101660327B1 (ko) 2016-09-27
JP2016105186A (ja) 2016-06-09
KR20200053657A (ko) 2020-05-18
KR20220110330A (ko) 2022-08-05
KR101313126B1 (ko) 2013-10-01
JP2012160745A (ja) 2012-08-23
CN102160184B (zh) 2014-07-09
US20200111816A1 (en) 2020-04-09
JP4959037B2 (ja) 2012-06-20
WO2010032640A1 (en) 2010-03-25
KR102246123B1 (ko) 2021-04-30
JP2014078724A (ja) 2014-05-01
KR101831167B1 (ko) 2018-02-26
JP2016131239A (ja) 2016-07-21
KR20180090393A (ko) 2018-08-10
TW201926614A (zh) 2019-07-01
JP2022105518A (ja) 2022-07-14
JP2014195105A (ja) 2014-10-09
JP5871405B2 (ja) 2016-03-01
US20230187453A1 (en) 2023-06-15
KR20110128212A (ko) 2011-11-28
US8304765B2 (en) 2012-11-06

Similar Documents

Publication Publication Date Title
TWI509766B (zh) 顯示裝置
TWI641102B (zh) 半導體裝置及半導體裝置的製造方法
TWI545755B (zh) 半導體裝置
JP5288625B2 (ja) 表示装置
TWI550859B (zh) 半導體裝置和其製造方法
TW201027702A (en) Display device
TWI836853B (zh) 顯示裝置