JP5663045B2 - ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法 - Google Patents

ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法 Download PDF

Info

Publication number
JP5663045B2
JP5663045B2 JP2012557150A JP2012557150A JP5663045B2 JP 5663045 B2 JP5663045 B2 JP 5663045B2 JP 2012557150 A JP2012557150 A JP 2012557150A JP 2012557150 A JP2012557150 A JP 2012557150A JP 5663045 B2 JP5663045 B2 JP 5663045B2
Authority
JP
Japan
Prior art keywords
region
drift region
contact
heterojunction
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012557150A
Other languages
English (en)
Other versions
JP2013522876A (ja
Inventor
チンチュン チャン
チンチュン チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2013522876A publication Critical patent/JP2013522876A/ja
Application granted granted Critical
Publication of JP5663045B2 publication Critical patent/JP5663045B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体デバイス及び半導体デバイスの製造に関し、より詳細には、接合障壁ショットキー（ＪＢＳ）ダイオード及びこのようなダイオードの製造に関する。
例えば、約６００Ｖ〜約２．５ｋＶの定格阻止電圧を有することができる高電圧炭化ケイ素（ＳｉＣ）ショットキーダイオードは、同様の定格電圧を有するシリコンＰＩＮダイオードに匹敵することが期待されている。このようなダイオードは、これらの活性領域の設計に応じて、約１００アンペア又はそれ以上と同量の順方向電流を処理することができる。高電圧ショットキーダイオードは、特に電力調節、配電及び電力制御の分野において多くの重要な用途がある。
このような用途におけるＳｉＣショットキーダイオードの重要な特性は、そのスイッチング速度である。シリコンベースのＰＩＮデバイスは、通常、比較的低いスイッチング速度を示す。シリコンＰＩＮダイオードは、その定格電圧に応じて約２０ｋＨｚの最大スイッチング速度を有することができる。対照的に、炭化ケイ素ベースのショットキーデバイスは、例えばシリコンを約１００倍上回る非常に高いスイッチング速度が理論的に可能である。また、炭化ケイ素デバイスは、シリコンデバイスよりも高い電流密度を処理することができる。
従来のＳｉＣショットキーダイオード構造はｎ型ＳｉＣ基板を有し、この上にドリフト領域として機能するｎエピタキシャル層が形成される。通常、このデバイスは、ｎ層上に直接形成されたショットキー接点を含む。通常は、ショットキー接合活性領域を取り囲むように、ガードリング及び／又はｐ型ＪＴＥ（接合終端拡張）領域などの接合終端領域が形成される。接合終端領域の目的は、ショットキー接合部のエッジに電界が集中するのを低減又は防止すること、及び空乏領域がデバイスの表面と相互作用するのを低減又は防止することである。表面効果によって空乏領域が不均一に拡がり、これによりデバイスの降伏電圧に悪影響が及ぶ恐れがある。表面効果の影響をより強く受ける恐れがある他の終端技術には、フィールドプレート及びフローティングフィールドリングがある。空乏領域がデバイスのエッジに及ぶのを防ぐために、ｎ型ドーパントを注入することによってチャネルストップ領域を形成することもできる。
使用する終端のタイプに関わらず、十分に大きな逆電圧が接合部に印加された場合、ショットキーダイオードは機能しなくなる。一般に、このような障害は破局的なものであり、デバイスを損傷又は破壊する恐れがある。さらに、接合部が機能しなくなる前であっても、ショットキーダイオードに大きな逆方向漏れ電流が生じることがある。このような漏れ電流を低減するために、接合障壁ショットキー（ＪＢＳ）ダイオードが開発された。ＪＢＳダイオードは、マージドＰＩＮショットキーダイオード（ＭＰＳ）ダイオードと呼ばれることもある。図１に、従来のＪＢＳダイオード１０を示している。この図に示すように、従来のＪＢＳダイオードはｎ型基板１２を含み、この上にｎドリフト層１４が形成される。ｎドリフト層１４の表面内には、通常はイオン注入によって複数のｐ＋領域１６が形成される。ｎドリフト層１４の表面上には、ｎドリフト層１４及びｐ＋領域１６の両方に接触して金属陽極接点１８が形成される。この陽極接点１８は、ｎドリフト層１４の露出部分との間にショットキー接合部を形成し、ｐ＋領域１６との間にオ−ム接点を形成することができる。基板１２上には、陰極接点２０が形成される。炭化ケイ素ベースのＪＢＳダイオードは、例えば、米国特許第６，１０４，０４３号及び第６，５２４，９００号に記載されている。
順方向動作では、陽極接点１８とドリフト層１４の間の接合部Ｊ１が、ｐ＋領域１６とドリフト層１４の間の接合部Ｊ２よりも先にオンになる。従って、デバイスは、低い順電圧ではショットキーダイオードの挙動を示す。すなわち、低い順電圧では、デバイス内の電流輸送が、ショットキー接合部Ｊ１を越えて注入される多数キャリア（電子）によって支配される。通常の動作電圧では、デバイス内に少数キャリアが注入される（従って少数電荷が蓄積される）可能性はなく、ＪＢＳダイオードは、ショットキーダイオードの高速スイッチング速度特性を有する。
しかしながら、逆バイアス条件下では、ｐ＋領域１６とドリフト層１４の間のＰＮ接合部Ｊ２によって形成される空乏領域が広がって、デバイス１０を通る逆電流を阻止し、ショットキー接合部Ｊ１が保護され、デバイス１０内の逆方向漏れ電流が制限される。従って、逆バイアスでは、ＪＢＳダイオード１０はＰＩＮダイオードのように挙動する。通常、デバイス１０の電圧阻止能力は、ドリフト層１４の厚み及びドーピング、並びにエッジ終端の設計によって決まる。
米国特許第６，１０４，０４３号明細書 米国特許第６，５２４，９００号明細書 米国特許第７，０２６，６５０号明細書 国際公開第１９９７／００８７５４号
Ｓｉｎｇｈ他著、「漏れが少なく歩留まりが高い４Ｈ−ＳｉＣショットキーダイオード内の平面終端（Ｐｌａｎａｒ Ｔｅｒｍｉｎａｔｉｏｎｓ ｉｎ ４Ｈ−ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅｓ Ｗｉｔｈ Ｌｏｗ Ｌｅａｋａｇｅ Ａｎｄ Ｈｉｇｈ Ｙｉｅｌｄｓ）」、ＩＳＰＳＤ ’９７、ｐｐ１５７〜１６０ Ｕｅｎｏ他著、「高電圧ＳｉＣショットキー障壁ダイオードのためのガードリング終端（Ｔｈｅ Ｇｕａｒｄ−Ｒｉｎｇ Ｔｅｒｍｉｎａｔｉｏｎ ｆｏｒ Ｈｉｇｈ−Ｖｏｌｔａｇｅ ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅｓ）」、ＩＥＥＥ電子デバイスレター 第１６巻、第７号、１９９５年７月 ｐｐ３３１〜３３２
いくつかの実施形態による電子デバイスは、ｎ型ドリフト領域を含む炭化ケイ素層と、ドリフト層との間にショットキー接合部を形成する接点と、炭化ケイ素層上のｐ型接合障壁領域とを含む。ｐ型接合障壁領域は、ドリフト領域との間にＰＮヘテロ接合部を形成するｐ型ポリシリコン領域を含み、接点に電気的に接続される。
接点とドリフト領域の間のショットキー接合部は、接合障壁領域とドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧でオンになるように構成することができる。
接点は、ｐ型ポリシリコン領域へのオ−ム接点を形成することができ、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部は、ショットキー接合部のターンオン電圧よりも高い順電圧であって、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部がドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成することができる。
この電子デバイスは、接点に横方向に隣接する炭化ケイ素層の表面にガードリング終端領域をさらに含むことができる。ガードリング終端領域は、ドリフト領域上の第２のｐ型ポリシリコン領域を含むことができ、この第２のｐ型ポリシリコン領域は、ゼロバイアス条件下で接点から電気的に絶縁される。
この電子デバイスは、炭化ケイ素層の表面に、ドリフト領域の導電型とは逆の導電型を有する接合終端領域をさらに含むことができ、この接合終端領域内に、第２のｐ型ポリシリコン領域が広がる。
接合障壁領域は、ドリフト領域内の複数のｐ型ポリシリコン領域と、接点の下方のドリフト領域内に存在して接点に電気的に接続された少なくとも１つのｐ型ポリシリコン少数キャリア注入パッドとを含むことができる。
少数キャリア注入パッドの、炭化ケイ素層の主表面に平行な水平面における表面積は、接合障壁領域内の複数のｐ型ポリシリコン領域のうちの１つの水平面における表面積よりも大きくすることができる。
少数キャリア注入パッドの、炭化ケイ素層の主表面に平行な水平面における表面積は、接点の下方にあるドリフト領域の水平面内における表面積の少なくとも約１０％とすることができる。
この電子デバイスは、接点とは反対側のドリフト領域上のｎ＋炭化ケイ素接触層と、この接触層上の第２の接点とをさらに含むことができる。
さらなる実施形態による電子デバイスは、第１の導電型を有するドリフト領域と、このドリフト領域との間に接合部を形成する接点と、ドリフト領域上の接合障壁領域とを含み、この接合障壁領域は、第１の導電型とは逆の第２の導電型を有するとともに、ドリフト領域上のヘテロ接合障壁領域を含む。ヘテロ接合障壁領域は、ドリフト領域との間にＰＮヘテロ接合部を形成し、接点と電気的に接触する。
接点とドリフト領域の間のショットキー接合部は、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧でオンになるように構成することができる。
接点は、ヘテロ接合障壁領域へのオ−ム接点を形成し、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部は、ショットキー接合部のターンオン電圧よりも高い順電圧であって、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部がドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成することができる。
電子デバイスは、ドリフト領域上に存在してショットキー接合部に横方向に隣接するガードリング終端領域をさらに含むことができる。ガードリング終端領域は、第２のヘテロ接合障壁領域を含むことができる。
ヘテロ接合障壁領域は、ドリフト領域上の複数のｐ型ポリシリコン領域と、接点の下方のドリフト領域上に存在して接点に電気的に接続された少なくとも１つのｐ型ポリシリコン少数キャリア注入パッドとを含むことができる。
少数キャリア注入パッドの幅は、接合障壁領域の幅よりも大きくすることができる。
少数キャリア注入パッドの水平方向の表面積は、接合障壁領域内の複数のポリシリコン領域のうちの１つの水平方向の表面積よりも大きくすることができる。
ドリフト領域はｎ型炭化ケイ素を含むことができ、ヘテロ接合障壁領域はｐ型ポリシリコンを含むことができる。いくつかの実施形態では、ドリフト領域がｎ型炭化ケイ素を含むことができ、ヘテロ接合障壁領域がｐ型窒化ガリウムを含むことができる。
いくつかの実施形態は、ドリフト領域の表面に存在してデバイスの活性領域を内部に定める終端領域をさらに含み、活性領域の総表面積に対するヘテロ接合障壁領域が占める活性領域の表面積の割合が、約２％〜約４０％である。いくつかの実施形態では、この割合が約４％〜約３０％である。他のいくつかの実施形態では、この割合が約１０％〜約３０％であり、さらなる実施形態では、この割合が約２０％〜約３０％である。
いくつかの実施形態による電子デバイスの形成方法は、第１の導電型を有するドリフト領域を設けるステップと、このドリフト領域上に、ドリフト領域とは異なる材料を含み、ドリフト領域の導電型とは逆の導電型を有し、ドリフト領域との間にＰＮヘテロ接合部を設けるヘテロ接合障壁領域を設けるステップと、ドリフト領域上及びヘテロ接合障壁領域上に、ドリフト領域との間にショットキー接合部を形成し、ヘテロ接合障壁領域との間にオ−ム接合部を形成する接点を形成するステップと、を含む。
ドリフト領域はｎ型炭化ケイ素を含むことができ、ヘテロ接合障壁領域はｐ型ポリシリコンを含むことができる。
この方法は、ドリフト領域上に、ショットキー接合部に横方向に隣接するガードリング終端領域を設けるステップをさらに含むことができ、このガードリング終端領域は、ドリフト領域上の第２のヘテロ接合障壁領域を含むことができる。
ヘテロ接合障壁領域を設けるステップは、ドリフト領域内に凹部をエッチングするステップと、凹部内にポリシリコン層を堆積させるステップと、ポリシリコン層を、ドリフト領域の導電型とは逆の導電型を有するようにドープするステップと、ポリシリコン層をパターニングするステップとを含むことができる。
さらなる実施形態による電子デバイスは、第１の導電型を有するドリフト領域を含む炭化ケイ素層と、ドリフト領域の表面上に存在して、ドリフト領域との間に接合部を形成する接点と、ショットキー接合部に隣接する炭化ケイ素層の表面に接するガードリングと、を含む。ガードリングは、ドリフト領域の導電型とは逆の導電型を有し、また炭化ケイ素層との間にヘテロ接合部を形成する材料を含む。ガードリングは、ポリシリコン及び／又は窒化ガリウムを含むことができる。
本発明をさらに理解できるようにするために本出願に組み入れられてその一部を構成する添付図面に、本発明のいくつかの実施形態を示す。
従来のＪＢＳダイオードの断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの平面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの一部の断面詳細図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの電流−電圧特性における様々な領域を概略的に示すグラフである。 いくつかの実施形態によるデバイスの、２５℃〜２００℃の動作温度における模擬的な順方向電流−電圧カーブを示すグラフである。 本発明のいくつかの実施形態によるＪＢＳダイオードの構造を示す断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの構造を示す断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの構造を示す断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの構造を示す断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。 いくつかの実施形態によるデバイスの模擬的な水平電界分布を示すグラフである。
以下、本発明の実施形態を示す添付図面を参照しながら、本発明の実施形態についてより完全に説明する。しかしながら、本発明は、多くの異なる形で具体化することができ、本明細書で説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示を徹底的かつ完全なものとして当業者に本発明の範囲を十分に伝えるように提供するものである。全体を通じ、同じ要素は同じ番号によって示している。
本明細書では、様々な要素を説明するために「第１の」、「第２の」などの用語を使用するが、これらの要素をこれらの用語によって限定すべきではないと理解するであろう。これらの用語は、要素を互いに区別するために使用するものにすぎない。例えば、本発明の範囲から逸脱することなく、第１の領域を第２の領域と呼ぶことができ、同様に第２の領域を第１の領域と呼ぶことができる。本明細書で使用する「及び／又は（ａｎｄ／ｏｒ）」という用語は、関連する記載項目の１又はそれ以上のありとあらゆる組み合わせを含む。
本明細書で使用する用語は、特定の実施形態を説明するためのものにすぎず、本発明を限定するためのものではない。本明細書で使用する単数形の「１つの（英文不定冠詞）」及び「その（英文定冠詞）」は、その文脈で別様に明確に示していない限り、複数形も含むことが意図される。「備える、含む（ｃｏｍｐｒｉｓｅｓ、ｃｏｍｐｒｉｓｉｎｇ、ｉｎｃｌｕｄｅｓ、及び／又はｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用する場合、上述した特徴、整数、ステップ、動作、要素、及び／又は構成部品の存在を示すが、１又はそれ以上の他の特徴、整数、ステップ、動作、要素、構成部品、及び／又はこれらの群の存在又は追加を除外するものではない。
特に定めがない限り、本明細書で使用する（技術用語及び科学用語を含む）全ての用語は、本発明が属する技術の当業者が一般に理解している意味と同じ意味を有する。本明細書で使用する用語は、本明細書及び関連技術との関連におけるこれらの意味に従う意味を有すると解釈すべきであり、本明細書で明確に定義しない限り、理想的な又は過度に形式的な意味で解釈されるものではないと理解されたい。
層、領域又は基板などの要素が、別の要素「上に（ｏｎ）」存在する、又は別の要素「上に（ｏｎｔｏ）」延びていると言う場合、この要素は他の要素の上に直接存在し、又は他の要素の上に直接延びている場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素「の上に直接（ｄｉｒｅｃｔｌｙ ｏｎ）」存在する、又は別の要素「の上に直接（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延びていると言う場合、介在要素は存在しない。ある要素が別の要素に「接続（ｃｏｎｎｅｃｔｅｄ）」されている、又は「結合（ｃｏｕｐｌｅｄ）」されていると言う場合、この要素は他の要素に直接接続又は結合している場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素に「直接接続（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」されている、又は「直接結合（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」されていると言う場合、介在要素は存在しない。
本明細書では、「下方の（ｂｅｌｏｗ）」、「上方の（ａｂｏｖｅ）」、「上部の（ｕｐｐｅｒ）」、「下部の（ｌｏｗｅｒ）」、「水平の（ｈｏｒｉｚｏｎｔａｌ）」、「横方向の（ｌａｔｅｒａｌ）」、「垂直の（ｖｅｒｔｉｃａｌ）」などの相対語を使用して、図に示すような要素、層又は領域同士の関係を説明することがある。これらの用語は、図に示す方向に加え、デバイスの異なる方向を含むことを意図されたものであると理解されたい。
本明細書では、本発明の理想的な実施形態（及び中間構造）の概略図である断面図を参照しながら本発明の実施形態を説明する。説明を明確にするために、図面内の層及び領域の厚みは誇張している場合がある。また、例えば、製造技術及び／又は製造公差の結果、形状が説明図のものとは異なることが予想される。従って、本発明の実施形態を、本明細書に示す領域の特定の形状に限定されると解釈すべきではなく、例えば製造に起因する形状の変動を含むと解釈すべきである。例えば、長方形として示す被注入領域は、一般に丸みのある又は曲がった特徴部を有し、及び／又はその端部では、注入物の濃度が被注入領域から非注入領域へ不連続に変化するのではなく、ある勾配で変化する。同様に、注入によって埋没領域が形成された結果、この埋没領域と注入を行う表面との間の領域に一部の注入が残ることもある。従って、図示の領域は本質的に概略的なものであり、これらの形状は、デバイスの領域の実際の形状を示すことを意図したものではなく、本発明の範囲を限定することを意図したものでもない。
本発明のいくつかの実施形態については、層及び／又は領域内の多数キャリアの濃度を示すｎ型又はｐ型などの導電型を有することを特徴とする半導体層及び／又は領域を参照しながら説明する。従って、ｎ型材料は、負に帯電した電子の多数平衡濃度を有し、ｐ型材料は、正に帯電した正孔の多数平衡濃度を有する。材料によっては、別の層又は領域よりも多数キャリアの濃度が相対的に高い（「＋」）こと、又は低い（「−」）ことを示すために、（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、ｐ−−などのように）「＋」又は「−」を付して示す場合がある。しかしながら、このような表記は、ある層又は領域内に特定の濃度の多数又は少数キャリアが存在することを意味するものではない。
いくつかの実施形態によれば、接合障壁ショットキーダイオードが、ドリフト層上に又はこの中に接合障壁領域及び／又はエッジ終端特徴部などの特徴部を含み、これらの接合障壁領域及び／又はエッジ終端特徴部は、ドリフト層とは異なる材料タイプの領域によって設けられ、ドリフト層との間にそれぞれのヘテロ接合部を形成する。いくつかの実施形態では、接合障壁領域及び／又はエッジ終端特徴部などの特徴部が、例えばイオン注入を必要としなくてもよい従来のプロセスを用いて形成できるドープポリシリコンを含むことができる。
図２は、本発明のいくつかの実施形態によるダイオード１００の平面図であり、図３は、図２の線Ａ−Ａに沿って切り取ったダイオード１００の部分断面図である。図４及び図５はそれぞれ、他の実施形態によるダイオード１００’及び１００”の同様の断面図である。なお、明確にするために、ダイオード１００、１００’、１００”の特徴部には、寸法を誇張しているものもある。
図２及び図３を参照して分かるように、ダイオード１００は任意の基板１１２を含み、この上に、ドリフト領域１１４を含む層１１３が形成される。層１１３は、基板と反対側の上面を有し、この中に複数のヘテロ接合障壁領域１３０が形成される。ドリフト領域１１４上には、ショットキー接点１１８が存在する。ショットキー接点１１８は、ドリフト領域１１４の表面に接し、ドリフト領域１１４との間にショットキー接合部を形成する。ショットキー接点１１８は、複数のヘテロ接合障壁領域１３０にも接する。
層１１３は、例えば、２Ｈ、４Ｈ、６Ｈ、３Ｃ及び／又は１５Ｒポリタイプのｎ型炭化ケイ素で形成することができる。ドリフト領域１１４は、ダイオード１００の阻止電圧及びオン抵抗の設計要件に応じて、約２×１０14〜約１×１０17ｃｍ-3のドーパント濃度を有することができる。ＧａＮ、ＧａＡｓ、シリコン又はゲルマニウムなどの、他の種類の半導体材料を使用することもできる。特定の実施形態では、ドリフト領域１１４が、約５×１０15ｃｍ-3の濃度のｎ型ドーパントでドープされた４Ｈ−ＳｉＣを含む。
ヘテロ接合障壁領域１３０は、ドリフト領域１１４の材料とは異なる半導体材料で形成される。ヘテロ接合障壁領域１３０は、ドリフト領域１１４の導電型とは逆の導電型を有する。従って、ヘテロ接合障壁領域１３０は、ドリフト領域１１４との間にＰＮヘテロ接合障壁領域を形成する。さらに、ショットキー接点１１８は、ヘテロ接合障壁領域１３０との間にオ−ム接合部を形成することができる。
いくつかの実施形態では、以下でより詳細に説明するように、ヘテロ接合障壁領域１３０とドリフト層の間のＰＮヘテロ接合部Ｊ３の障壁の高さを、ショットキー接点１１８とドリフト領域１１４の間のショットキー接合部Ｊ４の障壁の高さよりも高くして、ＰＮヘテロ接合部Ｊ３が、ドリフト領域１１４とショットキー接点１１８の間のショットキー接合部Ｊ４よりも高い順電圧でオンになるようにすることができる。
図２及び図３の実施形態では、ヘテロ接合障壁領域１３０が、ドリフト領域１１４内にストライプ形状領域として形成される。しかしながら、ヘテロ接合障壁領域１３０は、島形、四角形、ドット形、六角形、又はその他のあらゆる所望の形状などの他の形状に形成することもできる。
いくつかの実施形態では、ヘテロ接合障壁領域１３０を、ドープポリシリコンの領域として設けることができる。例えば、ヘテロ接合障壁領域１３０は、ドリフト領域１１４の導電型とは逆の導電性を有するようにドープされたポリシリコン領域を含むことができ、これによりドリフト領域１１４とのＰＮヘテロ接合部Ｊ３を形成するようになる。
ヘテロ接合障壁領域１３０は、ホウ素及び／又はアルミニウムなどの、約１×１０17〜約１×１０20ｃｍ-3の濃度のｐ型ドーパントでドープすることができ、またドリフト領域１１４の表面からドリフト領域１１４内の約０．３〜約０．５μｍの深さにまで及ぶことができる。特定の実施形態では、ヘテロ接合障壁領域１３０が、約５×１０18ｃｍ-3の濃度でドープされ、またドリフト領域１１４の表面からドリフト領域１１４内の約０．３μｍの深さにまで及ぶことができる。
ドリフト領域１１４内には、１又はそれ以上の電流サージパッド１１６を設けることもできる。電流サージパッド１１６は、ヘテロ接合障壁領域１３０と同じ材料で形成することができる。例えば、この電流サージパッド１１６を、約１×１０18〜約１×１０20ｃｍ-3の濃度のホウ素及び／又はアルミニウムなどのｐ型ドーパントでドープされたポリシリコン領域として設けることができ、またこの電流サージパッド１１６は、ドリフト領域１１４内の約０．３〜約０．５μｍの深さにまで及ぶことができる。特定の実施形態では、電流サージパッド１１６が約５×１０18ｃｍ-3の濃度でドープされ、ドリフト領域１１４内の約０．３μｍの深さにまで及ぶことができる。電流サージパッド１１６は、以下でより詳細に説明するように、この電流サージパッドを通過するサージ電流の流れを高い順電圧で促進するために、ヘテロ接合障壁領域１３０よりも大きな幅を有する。例えば、電流サージパッド１１６は、約１０μｍ〜約２５０μｍの幅を有することができる。特定の実施形態では、電流サージパッド１１６が、約２０μｍの幅を有することができる。
いくつかの実施形態では、電流サージパッド１１６及び／又はヘテロ接合障壁領域１３０を、ドリフト領域１１４の導電性とは逆の導電性を有するようにドープしてドリフト領域１１４との間にヘテロ接合部を形成できる他の種類の材料で形成することができる。例えば、ドリフト領域がｎ型炭化ケイ素を含む場合、ｐ型窒化ガリウムなどの材料を使用して、電流サージパッド１１６及び／又はヘテロ接合障壁領域１３０を形成することができる。
図２及び図３の実施形態に示すヘテロ接合障壁領域１３０は、ドリフト領域１１４の表面部分１１４Ａを露出させて、（ドリフト層の露出部分１１４Ａ及び電流サージパッド１１６を除く）ドリフト領域１１４の活性領域１１０全体に広がる間隔を空けたストライプ領域として設けられる。このドリフト領域１１４を金属ショットキー接点１１８が覆って、ドリフト領域１１４の露出部分１１４Ａ、並びにヘテロ接合障壁領域１３０及び電流サージパッド１１６との間にショットキー整流接合部を形成する。
本明細書で使用する「活性領域」という用語は、ショットキー金属がドリフト層と接触するデバイスの２次元領域を意味し、ドリフト領域１１４の露出部分１１４Ａ、ヘテロ接合障壁領域１３０及び電流サージパッド１１６を含む。従って、活性領域はショットキー接合領域を含むが、例えば、以下で説明するエッジ終端領域は含まない。
ダイオード１００は、ダイオード１００の活性領域１１０を取り囲むエッジ終端領域１１５を含むことができる。エッジ終端領域１１５は、接合終端拡張（ＪＴＥ）領域、フィールドリング、フィールドプレート、ガードリング、及び／又は上述した又はその他の終端の組み合わせを含むことができる。詳細には、デバイス１００は、複数のガードリング１２５を含むことができ、これらのガードリング１２５は、ヘテロ接合障壁領域１３０及び電流サージパッド１１６と同じ材料で形成できるとともに、ドリフト領域１１４の導電型とは逆の導電性を有するようにドープすることもできる。ドリフト層上には、フィールド酸化膜１２７などの保護層を形成することができ、これによりガードリング１２５を覆うことができる。ガードリング１２５は、ゼロバイアス条件下で陽極接点１１８から電気的に絶縁されるフローティングガードリングであってもよい。
いくつかの実施形態では、エッジ終端領域１１５が、米国特許第７，０２６，６５０号に記載されているようなロバストガードリング（ＲＧＲ）終端を含み、この特許は本発明の譲受人に譲渡され、その開示は本明細書に完全に記載されているかのように引用により組み入れられる。具体的には、このＲＧＲ終端は、ドリフト層の導電性とは逆の導電性を有するドーパント注入領域１６０を含むことができる。注入領域１６０は、ドリフト領域１１４内に及ぶことができ、この深さは、ガードリング１２５の深さより深くても又は浅くてもよい。注入領域１６０は、ドリフト領域１１４の導電型とは逆の導電性を有する、約１×１０17ｃｍ-3の正味ドーパント濃度を有することができる。
Ｓｉｎｇｈ他による「漏れが少なく歩留まりが高い４Ｈ−ＳｉＣショットキーダイオード内の平面終端（Ｐｌａｎａｒ Ｔｅｒｍｉｎａｔｉｏｎｓ ｉｎ ４Ｈ−ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅｓ Ｗｉｔｈ Ｌｏｗ Ｌｅａｋａｇｅ Ａｎｄ Ｈｉｇｈ Ｙｉｅｌｄｓ）」、ＩＳＰＳＤ ’９７、ｐｐ１５７〜１６０に、ＳｉＣショットキーダイオードのさらなる従来の終端が記載されている。Ｕｅｎｏ他による、「高電圧ＳｉＣショットキー障壁ダイオードのためのガードリング終端（Ｔｈｅ Ｇｕａｒｄ−Ｒｉｎｇ Ｔｅｒｍｉｎａｔｉｏｎ ｆｏｒ Ｈｉｇｈ−Ｖｏｌｔａｇｅ ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅｓ）」、ＩＥＥＥ電子デバイスレター 第１６巻、第７号、１９９５年７月 ｐｐ３３１〜３３２に、ＳｉＣショットキー障壁ダイオードのためのｐ型エピタキシャルガードリング終端が記載されている。また、ＰＣＴ出願公開ＷＯ１９９７／００８７５４号に、「電圧吸収エッジとのＰＮ接合部を含むＳｉＣ半導体デバイス（ＳｉＣ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ Ｃｏｍｐｒｉｓｉｎｇ Ａ ＰＮ Ｊｕｎｃｔｉｏｎ Ｗｉｔｈ Ａ Ｖｏｌｔａｇｅ Ａｂｓｏｒｂｉｎｇ Ｅｄｇｅ）」という名称の他の終端技術が記載されている。
電流サージパッド１１６及びヘテロ接合障壁領域１３０は、ドリフト領域１１４の凹部内に形成することができ、ドリフト領域１１４の上面よりも上に突出することができる。電流サージパッド１１６及びヘテロ接合障壁領域１３０は、ドリフト領域１１４とは逆の導電型を有しているので、ヘテロ接合障壁領域１３０は、ドリフト領域１１４との間にＰＮ接合部Ｊ３を形成し、電流サージパッド１１６は、ドリフト領域１１４との間にＰＮ接合部Ｊ５を形成する。
図４に示すダイオード１００’では、電流サージパッド１１６’、ヘテロ接合障壁領域１３０’及びガードリング１２５’がドリフト領域１１４の凹部内に形成され、ドリフト領域１１４の上面と同じ高さである。例えば、図４に示すような電流サージパッド１１６’、ヘテロ接合障壁領域１３０’、及び／又はガードリング１２５’を形成するためには、ドリフト領域１１４内の凹部内にポリシリコンを堆積させ、化学機械研磨（ＣＭＰ）又はエッチバック技術を使用して平坦化することができる。
図５に示すダイオード１００”では、電流サージパッド１１６”、ヘテロ接合障壁領域１３０”及びガードリング１２５”が、ドリフト領域１１４の上面上の離散領域として形成され、ドリフト領域１１４内に延びていない。例えば、図５に示すような電流サージパッド１１６”、ヘテロ接合障壁領域１３０”、及び／又はガードリング１２５”を形成するためには、ドリフト領域１１４上にポリシリコンを堆積させ、フォトリソグラフィを使用してパターニングすることができる。
再び図３を参照すると、活性領域１１０の総表面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占めるデバイス１００の活性領域１１０の表面積の割合は、デバイス１００の逆方向漏れ電流及びデバイス１００の順電圧降下のいずれにも影響する可能性がある。例えば、活性領域１１０の総面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占める面積が増加した場合、逆方向漏れ電流は減少することもあるが、デバイス１００の順電圧降下は増加する可能性がある。従って、活性領域１１０の総表面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占めるデバイス１００の活性領域１１０の表面積の割合の選択により、逆方向漏れ電流と順電圧降下の間にトレードオフが生じる場合がある。いくつかの実施形態では、活性領域１１０の総表面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占めるデバイス１００の活性領域１１０の表面積の割合を、約２％〜４０％とすることができる。他のいくつかの実施形態では、活性領域１１０の総表面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占めるデバイス１００の活性領域１１０の表面積の割合を、約４％〜３０％とすることができる。さらなる実施形態では、この割合を約１０％〜約３０％とすることができ、さらに別の実施形態では、この割合を約２０％〜約３０％とすることができる。
ドリフト領域１１４の表面上のショットキー接点１１８は、隣接するヘテロ接合障壁領域１３０間のドリフト領域１１４の露出部分１１４Ａとの間にショットキー接合部Ｊ４を形成する。この陽極接点１１８は、アルミニウム、チタン及び／又はニッケルなどの金属を含むことができる。いくつかの実施形態では、陽極接点１１８が、電流サージパッド１１８との間にオ−ム接点を形成する。ショットキー接点上には、金属被覆層１１９を形成することができる。金属被覆層１１９は、例えばＴｉＷ／Ａｌを含むことができ、ショットキー接点１１８上の接触層として設けることができる。
基板１１２のドリフト領域１１４と逆の側には、及び／又はドリフト領域１１４上に直接、陰極接点１２０が形成される。陰極接点１２０は、ｎ型炭化ケイ素へのオ−ム接点を形成できるニッケルなどの金属を含むことができる。
逆バイアス条件下では、ヘテロ接合障壁領域１３０とドリフト領域１１４の間のｐｎ接合部Ｊ３により形成される空乏領域１３０、及びｐｎ接合部Ｊ５の空乏領域が、デバイス１００内を通る逆電流を阻止するように広がって、ショットキー接合部Ｊ４を保護するとともにデバイス１００内の逆方向漏れ電流を制限することができる。従って、逆バイアスでは、ダイオード１００が、実質的にＰＩＮダイオードのように機能することができる。
順方向動作では、陽極接点１１８とドリフト領域１１４の露出部分１１４Ａとの間のショットキー接合部Ｊ４が、ヘテロ接合部Ｊ３、及び電流サージパッド１１６とドリフト領域１１４の間のヘテロ接合部Ｊ５よりも先にオンになる。従って、デバイスは、低い順電圧ではショットキーダイオードの挙動を示し、ダイオード１００の動作は、ショットキー接合部Ｊ３及びＪ４を横切る多数キャリアの注入によって支配されるようになる。通常の動作条件下では、少数キャリアが注入されることはないので、デバイス１００は、一般にショットキーダイオードの特性である非常に高速のスイッチング能力を有することができる。
電流サージパッド１１６は、ショットキー接合部Ｊ３のターンオン電圧よりも高い順電圧で導通し始めるように設計することができる。従って、サージ電流によってダイオード１００の順電圧が上昇した場合、ｐｎ接合部Ｊ５が導通し始める。ｐｎ接合部が導通し始めると、ダイオード１００の動作は、ｐｎ接合部Ｊ５を横切る少数キャリアの注入及び再結合によって支配される。この場合、ダイオード１００の順電圧降下をクランプし、これにより所与の電流レベルに関してダイオード１００が消失する電力量を低下させることができる。従って、ダイオード１００の順電圧が上昇したときにｐｎ接合部Ｊ５をオンにすることにより、ダイオード１００の順方向電流暴走を低減及び／又は防止することができる。
さらに、いくつかの実施形態によるデバイスでは、ｐｎ接合部Ｊ３及びＪ５を段階的にオンにすることができる。第１の段階において、ドリフト領域１１４とショットキー接点１１８の間のショットキー接合部Ｊ４をオンにして、多数キャリアを伝導させることができる。第２の段階において、ＰＮヘテロ接合部Ｊ３のバイアスが高まると、ＰＮヘテロ接合部Ｊ３を横切って多数キャリアが注入され、さらなるオン抵抗の低下を可能にすることができる。さらに、いくつかの実施形態によるデバイスでは、段階ごとに接合部Ｊ５がオンになり、少数キャリアが注入されてサージ電流能力が可能になる。
いくつかの実施形態によるデバイスの順方向電流動作を図６及び図７に示す。具体的には、図６は、電流サージパッド１１６及び２つのヘテロ接合障壁領域１３０を含むドリフト領域１１４の一部の拡大図である。図６には、順方向電流成分４０、４１及び４２を示している。図７は、いくつかの実施形態によるショットキーダイオードの、電流密度（Ｊ）と順電圧（Ｖ）の図式グラフである。図７に示すように、いくつかの実施形態によるショットキーダイオードの電流−電圧特性は、図７に領域１、領域２及び領域３として示す３つの異なる動作領域を有することができる。
図６を参照して分かるように、ショットキー接点１１８とドリフト領域１１４の間のショットキー接合部Ｊ４をオンにするのに十分な順電圧が、ドリフト領域１１４に対してショットキー接点１１８に印加されると、ドリフト層に（ｎ型ドリフト層の場合には電子などの）多数キャリアが注入され、ショットキー電流成分４０が生じる。電流サージパッド１１６とドリフト領域１１４の間のＰＮヘテロ接合部Ｊ５、及び陽極接点１１８と電流サージパッド１１６の間のオ−ム接合部Ｊ６がオンになる前は、このショットキー電流成分４０が、デバイス電流の唯一の成分である。このことを、図７のグラフに、デバイスの順電圧がＶ１とＶ２の間に存在する領域１として示している。Ｖ１は、ショットキー接合部Ｊ４のターンオン電圧を表し、Ｖ２は、ヘテロ接合障壁領域１３０とドリフト領域１１４の間のヘテロ接合部Ｊ３のターンオン電圧を表す。
特定の実施形態では、ショットキー接点１１８がチタンであり、ドリフト領域１１４がｎ型炭化ケイ素である場合、ショットキー接合部Ｊ４のターンオン電圧を約０．８Ｖとすることができ、ヘテロ接合障壁領域１３０とドリフト領域１１４の間のターンオン電圧を約１．５Ｖとすることができる。
図６に示すように、ショットキー電流４０は、電流サージパッド１１６及びヘテロ接合障壁領域１３０の下方で横方向に広がり、デバイス内に広がり抵抗が生じる。従って、図７に示す電流−電圧カーブは、領域１では比較的緩やかな傾斜を有することができる。
デバイスの順電圧がＶ２に達すると、ヘテロ接合障壁領域１３０とドリフト領域１１４の間のヘテロ接合部Ｊ３、及び電流サージパッド１１６とドリフト領域１１４の間のヘテロ接合部Ｊ５がオンになることができ、ドリフト領域内に電子４１が単極注入されるようになる。デバイスは、依然としてある程度の広がり抵抗を示すことができる。しかしながら、デバイスの全体的な抵抗は減少することができ、図７に示す電流−電圧カーブの領域２の傾斜は、領域１と比較して増加する。
デバイスに加わる電圧が増加するにつれ、接合部Ｊ４を通過するショットキー電流も増加する。電流サージパッド１１６全体の電圧降下ΔＶも、電流サージパッド１１６とドリフト領域１１４の間のＰＮヘテロ接合部Ｊ５が、ドリフト領域１１４内に（ｎ型ドリフト層の場合には正孔などの）少数キャリア４２を注入し始める程度にまで増加する。この状態を、図７の領域３として示す。デバイスの抵抗はさらに減少し、領域３の電流−電圧カーブの傾斜が増加する。
特徴部のエッジから特徴部の中心までの最小横方向距離、すなわち横方向に拡がる電流が特徴部の中心点に達するために移動しなければならない最小距離を「半値幅」とする場合、ヘテロ接合障壁領域１３０の半値幅よりも大きな電流サージパッド１１６の半値幅にわたる電圧降下ΔＶは、＿＿＿＿＿＿＿＿＿と理解されるであろう。電流サージパッド１１６の幅の方がヘテロ接合障壁領域１３０の幅よりも広いので、電流サージパッド１１６とドリフト層の間の接合部Ｊ５の方が、ヘテロ接合障壁領域１３０とドリフト領域１１４の間の接合部よりも前にオンになりやすい傾向にある。
図８に、ショットキー接点としてｐ＋ポリシリコンを含むいくつかの実施形態によるデバイスの、２５℃〜２００℃の動作温度における実験的な順方向電流−電圧カーブを示す。例えば、いくつかの実施形態による２５℃での電流−電圧カーブをカーブ１９１として示しており、いくつかの実施形態による２００℃での電流−電圧カーブをカーブ１９２として示している。これらのカーブは、温度及び順電圧とともにカーブの傾斜が増加するように、いくつかの実施形態によるダイオードのサージ能力が高温で高まることを示している。図８に示すデバイスは、陽極接点１１８としてポリシリコンを使用したことにより、Ｔｉ−ＳｉＣショットキーのターンオン電圧が０．８Ｖである代わりに、約１．８Ｖで導電を開始する。
図９〜図１２に、いくつかの実施形態によるデバイスの形成方法を示す。図９を参照すると、ドリフト領域１１４が設けられている。ドリフト領域１１４は、基板１１２上に設けることができる。しかしながら、基板１１２は任意であり、いくつかの実施形態では除去又は省略できると理解されるであろう。
ドリフト領域１１４は、例えば、ダイオード１００の阻止電圧及びオン抵抗の要件に応じて約２×１０14〜約１×１０17ｃｍ-3のドーパント濃度を有する、２Ｈ、４Ｈ、６Ｈ、３Ｃ及び／又は１５Ｒポリタイプのｎ型炭化ケイ素で形成することができる。ＧａＮ、ＧａＡｓ、シリコン又はゲルマニウムなどの他の種類の半導体材料を使用することもできる。特定の実施形態では、ドリフト領域１１４が、約５×１０15ｃｍ-3の濃度のｎ型ドーパントでドープされた４Ｈ−ＳｉＣを含む。
デバイス周縁部に任意の注入領域１６０を形成して、ロバストガードリング終端を設けることができる。
ドリフト領域１１４の表面内には、例えば当業で周知のマスキング及びエッチング技術によって複数の凹部１７０、１７１及び１７２が形成される。凹部１７０、１７１及び１７２は、ドリフト領域１１４の表面からドリフト領域１１４内の約０．３〜約０．５μｍの深さにまで及ぶことができる。ドリフト層の表面上及び凹部１７０、１７１、１７２内には、ドリフト層との間にヘテロ接合部を形成するポリシリコンなどの材料の層１８０が堆積される。ポリシリコンの層１８０は、ホウ素及び／又はアルミニウムなどのｐ型ドーパントで、約１×１０18〜約１×１０19ｃｍ-3の濃度で、及び特定の実施形態では約５×１０18ｃｍ-3の濃度でドープすることができる。ポリシリコンの層１８０は、現場ドーピング、スピンオン、拡散及びドライブインアニーリングなどの、いずれかの従来のドーピング技術を使用してドープすることができる。
ドリフト領域１１４の表面よりも上に突出するそれぞれの電流サージパッド１１６、ヘテロ接合障壁領域１３０及び／又はガードリング１２５を形成するために、フォトリソグラフィ技術を使用して層１８０をパターニングすることができる（図１０）。いくつかの実施形態では、ドリフト領域１１４の表面と同じ高さのそれぞれの電流サージパッド１１６、ヘテロ接合障壁領域１３０及び／又はガードリング１２５を形成するために、化学機械研磨及び／又はエッチバック技術を使用して層１８０を平坦化することができる（図１１）。
図１２を参照すると、ドライブ領域１１４上にショットキー接点１１８を形成することができ、このショットキー接点１１８は、アルミニウム、チタン及び／又はニッケルなどの金属を含むことができる。いくつかの実施形態では、接点１１８が、電流サージパッド１１６との間にオ−ム接点を形成し、ドリフト領域１１４との間にショットキー接点を形成することができる。ショットキー接点１１８上には、金属被覆層１１９を形成することができる。金属被覆層１１９は、例えばＴｉＷ／Ａｌを含むことができ、ショットキー接点１１８上の接触層として設けることができる。
基板１１２のドリフト領域１１４と逆の側には、陰極接点１２０が形成される。陰極接点１２０は、ｎ型炭化ケイ素へのオ−ム接点を形成できるニッケルなどの金属を含むことができる。
ガードリング１２５の下方には、ドリフト層の導電性とは逆の導電性を有するドーパントの注入領域１６０を形成して、ロバストガードリング（ＲＧＲ）終端を実現することができる。注入領域１６０は、ドリフト領域内に及ぶことができ、この深さはガードリングの深さより深くても又は浅くてもよく、またドリフト領域１１４の導電型と逆の導電性を有する、約１×１０17ｃｍ-3の正味ドーパント濃度を有することができる。最後に、ドリフト層上にフィールド酸化膜１２７を形成し、これによりガードリング１２５を覆うことができる。
図１３Ａ及び図１３Ｂには、それぞれガードリング終端ではなくメサ終端（図１３Ａ）及び勾配付きエッジ終端（図１３Ｂ）を有するデバイス３００及び３００’の断面図であるさらなる実施形態を示している。
図１４は、ヘテロ接合障壁領域とヘテロ接合ガードリング終端とを含むいくつかの実施形態によるデバイス（カーブ２０１）、及びヘテロ接合障壁領域と、注入領域１６０を含むロバストガードリング終端を有するヘテロ接合ガードリング終端とを含むいくつかの実施形態によるデバイス（カーブ２０２）の、模擬的な水平方向電界分布を示すグラフである。図１４で分かるように、カーブ２０１によって表すデバイスのピーク電界２０１Ｐは、カーブ２０２によって表すデバイスのピーク電界２０２Ｐよりも実質的に高くなり得る。
本発明の実施形態は、従来のＪＢＳデバイスと比較して注入ステップを全く又はほとんど必要としなくてもよい接合障壁ショットキー半導体デバイスを提供するものである。従って、このようなデバイスの製造コスト及び／又は複雑性を低減することができる。さらに、いくつかの実施形態は、ＪＢＳダイオードにおいて、ドープしたポリシリコン特徴部を使用する。ポリシリコンは、多くの従来技術によってドープすることができ、ポリシリコン加工技術は、ハイスループット処理に対応する。さらに、いくつかの実施形態では、ｐ型ポリシリコンが、サージ電流条件内で少数インジェクタとして機能することができ、高温動作におけるサージ能力をさらに高めることができる。
特定の動作順序を参照しながら本発明の実施形態を説明したが、当業者であれば理解するように、この順序内のいくつかの動作を並べ換えても、本発明の教示から恩恵を受けることができる。従って、本発明を、本明細書で説明した正確な動作順序に限定されると解釈すべきではない。
図面及び明細書には、本発明の実施形態を開示し、また特定の用語を使用しているが、これらは一般的かつ記述的な意味でのみ使用したものであって限定を目的とするものではなく、本発明の範囲は以下の特許請求の範囲に示す。
１００ ダイオード
１１０ 活性領域
１１４ ドリフト領域
１１４Ａ 露出部分
１１５ エッジ終端領域
１１６ 電流サージパッド
１３０ ヘテロ接合障壁領域

Claims (19)

  1. 第１の導電型を有するドリフト領域と、
    前記ドリフト領域上に存在して前記ドリフト領域との間に接合部を形成する接点と、
    前記ドリフト領域上の接合障壁領域と、
    を含み、前記接合障壁領域が、前記第１の導電型とは逆の第２の導電型を有するとともに、前記ドリフト領域上のヘテロ接合障壁領域を含み、該ヘテロ接合障壁領域が、前記ドリフト領域との間にＰＮヘテロ接合部を形成し、前記接点と電気的に接触し、
    前記接点の下方の前記ドリフト領域に存在して前記接点に電気的に接続されたｐ型少数キャリア注入パッドを含み、
    前記ｐ型少数キャリア注入パッドは、前記ＰＮヘテロ接合部が多数キャリアを伝導し始めるときよりも高い順電圧で少数キャリアを伝導し始めるように構成され、
    前記接点と前記ドリフト領域の間の前記接合部は、前記接合障壁領域と前記ドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧で電流を導通させるように構成されたショットキー接合部を含む、
    ことを特徴とする電子デバイス。
  2. 前記ｐ型少数キャリア注入パッドの幅が、前記接合障壁領域の幅よりも大きい、
    ことを特徴とする請求項１に記載の電子デバイス。
  3. 前記ドリフト領域がｎ型炭化ケイ素を含み、前記ヘテロ接合障壁領域がｐ型窒化ガリウムを含む、
    ことを特徴とする請求項１に記載の電子デバイス。
  4. 前記ドリフト領域の表面に存在して前記デバイスの活性領域を内部に定める終端領域をさらに含み、
    前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、２％〜４０％である、
    ことを特徴とする請求項１に記載の電子デバイス。
  5. 前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、１０％〜３０％である、
    ことを特徴とする請求項４に記載の電子デバイス。
  6. 前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、２０％〜３０％である、
    ことを特徴とする請求項４に記載の電子デバイス。
  7. 電子デバイスの形成方法であって、
    第１の導電型を有するドリフト領域を設けるステップと、
    前記ドリフト領域上に、前記ドリフト領域とは異なる材料を含み、前記ドリフト領域の前記導電型とは逆の導電型を有し、前記ドリフト領域との間にＰＮヘテロ接合部を形成するヘテロ接合障壁領域を設けるステップと、
    前記ドリフト領域上及び前記ヘテロ接合障壁領域上に、前記ドリフト領域との間にショットキー接合部を形成し、前記ヘテロ接合障壁領域との間にオ−ム接合部を形成する接点を設けるステップと、
    前記ドリフト領域上に、前記ショットキー接合部に横方向に隣接するガードリング終端領域を設けるステップと、
    前記接点の下方の前記ドリフト領域に存在して前記接点に電気的に接続されたｐ型少数キャリア注入パッドを設けるステップと、
    を含み、
    前記ｐ型少数キャリア注入パッドは、前記ＰＮヘテロ接合部が多数キャリアを伝導し始めるときよりも高い順電圧で少数キャリアを伝導し始めるように構成され、
    前記接点と前記ドリフト領域の間の前記接合部は、前記ヘテロ接合障壁領域と前記ドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧で電流を導通させるように構成されたショットキー接合部を含む、
    ことを特徴とする方法。
  8. 前記ドリフト領域がｎ型炭化ケイ素を含み、前記ヘテロ接合障壁領域がｐ型ポリシリコンを含む、
    ことを特徴とする請求項７に記載の方法。
  9. 前記ヘテロ接合障壁領域を設けるステップが、前記ドリフト領域内に凹部をエッチングするステップと、前記凹部内にポリシリコン層を堆積させるステップと、前記ポリシリコン層を、前記ドリフト領域の導電型とは逆の導電型を有するようにドープするステップと、前記ポリシリコン層をパターニングするステップとを含む、
    ことを特徴とする請求項７に記載の方法。
  10. 前記ドリフト領域上に存在して前記接合部に横方向に隣接するガードリング終端領域をさらに含み、該ガードリング終端領域が、第２のヘテロ接合障壁領域を含む、
    ことを特徴とする請求項１に記載の電子デバイス。
  11. ｎ型ドリフト領域を含む炭化ケイ素層と、
    前記ドリフト領域との間にショットキー接合部を形成する接点と、
    前記炭化ケイ素層上のｐ型接合障壁領域であって、前記ドリフト領域との間にＰＮヘテロ接合部を形成するｐ型ポリシリコン領域を含み、前記ｐ型接合障壁領域は、前記接点と電気的に接続される、ｐ型接合障壁領域と、
    前記接点の下方の前記ドリフト領域に存在して前記接点に電気的に接続されたｐ型少数キャリア注入パッドと
    を含み、
    前記ｐ型ポリシリコン領域及び前記ｐ型少数キャリア注入パッドは、前記ドリフト領域の上面よりも上に前記接点内部に突出し、
    前記ｐ型少数キャリア注入パッドは、前記ドリフト領域の上面よりも上に、前記ｐ型ポリシリコン領域よりも更に前記接点内部に突出した、
    ことを特徴とする電子デバイス。
  12. 前記接点と前記ドリフト領域の間の前記ショットキー接合部が、前記接合障壁領域と前記ドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧で電流を導通させるように構成される、
    ことを特徴とする請求項１１に記載の電子デバイス。
  13. 前記接点が、前記ｐ型ポリシリコン領域へのオ−ム接点を形成し、前記接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が、前記ショットキー接合部のターンオン電圧よりも高い順電圧であって、前記接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が前記ドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成される、
    ことを特徴とする請求項１２に記載の電子デバイス。
  14. 前記接点に横方向に隣接する前記炭化ケイ素層の表面にガードリング終端領域をさらに含み、該ガードリング終端領域が、前記ドリフト領域上の第２のｐ型ポリシリコン領域を含み、該第２のｐ型ポリシリコン領域が、ゼロバイアス条件下で前記接点から電気的に絶縁される、
    ことを特徴とする請求項１１に記載の電子デバイス。
  15. 前記炭化ケイ素層の前記表面に、前記ドリフト領域の導電型とは逆の導電型を有する接合終端領域をさらに含み、該接合終端領域内に、前記第２のｐ型ポリシリコン領域が広がる、
    ことを特徴とする請求項１４に記載の電子デバイス。
  16. 前記接合障壁領域が、前記ドリフト領域内の複数のｐ型ポリシリコン領域を含む、
    ことを特徴とする請求項１１に記載の電子デバイス。
  17. 前記少数キャリア注入パッドの、前記炭化ケイ素層の主表面に平行な水平面における表
    面積が、前記接合障壁領域内の前記複数のｐ型ポリシリコン領域のうちの１つの水平面に
    おける表面積よりも大きい、
    ことを特徴とする請求項１６に記載の電子デバイス。
  18. 前記少数キャリア注入パッドの、前記炭化ケイ素層の主表面に平行な水平面における表
    面積が、前記接点の下方にある前記ドリフト領域の水平面内における表面積の少なくとも
    １０％である、
    ことを特徴とする請求項１６に記載の電子デバイス。
  19. 前記接点が第１の接点を含み、前記デバイスが、前記接点とは反対側の前記ドリフト領域上のｎ＋炭化ケイ素接触層と、該接触層上の第２の接点とをさらに含む、
    ことを特徴とする請求項１に記載の電子デバイス。
JP2012557150A 2010-03-08 2011-03-07 ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法 Active JP5663045B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/719,412 US9117739B2 (en) 2010-03-08 2010-03-08 Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US12/719,412 2010-03-08
PCT/US2011/027383 WO2011112504A1 (en) 2010-03-08 2011-03-07 Semiconductor devices with heterojunction barrier regions and methods of fabricating same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014247217A Division JP6203703B2 (ja) 2010-03-08 2014-12-05 ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013522876A JP2013522876A (ja) 2013-06-13
JP5663045B2 true JP5663045B2 (ja) 2015-02-04

Family

ID=44530531

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012557150A Active JP5663045B2 (ja) 2010-03-08 2011-03-07 ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法
JP2014247217A Active JP6203703B2 (ja) 2010-03-08 2014-12-05 ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014247217A Active JP6203703B2 (ja) 2010-03-08 2014-12-05 ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法

Country Status (4)

Country Link
US (2) US9117739B2 (ja)
EP (1) EP2545587B1 (ja)
JP (2) JP5663045B2 (ja)
WO (1) WO2011112504A1 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5787655B2 (ja) * 2010-11-26 2015-09-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5406171B2 (ja) * 2010-12-08 2014-02-05 ローム株式会社 ＳｉＣ半導体装置
WO2012090861A1 (ja) * 2010-12-28 2012-07-05 三菱電機株式会社 半導体装置
JP5455973B2 (ja) * 2011-05-27 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
EP2754182B1 (en) * 2011-09-09 2020-08-19 Cree, Inc. Method of fabricating a heterojunction jbs diode with non-implanted barrier regions
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8778788B2 (en) 2011-10-11 2014-07-15 Avogy, Inc. Method of fabricating a gallium nitride merged P-i-N Schottky (MPS) diode
US8933532B2 (en) 2011-10-11 2015-01-13 Avogy, Inc. Schottky diode with buried layer in GaN materials
JP5999678B2 (ja) * 2011-12-28 2016-09-28 ローム株式会社 半導体装置および半導体装置の製造方法
US10164043B2 (en) * 2012-01-11 2018-12-25 Infineon Technologies Ag Semiconductor diode and method for forming a semiconductor diode
EP2850660A1 (en) * 2012-05-17 2015-03-25 General Electric Company Semiconductor device with junction termination extension
JP6384944B2 (ja) * 2012-05-31 2018-09-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US8969994B2 (en) * 2012-08-14 2015-03-03 Avogy, Inc. Method of fabricating a gallium nitride merged P-i-N Schottky (MPS) diode by regrowth and etch back
US9064887B2 (en) * 2012-09-04 2015-06-23 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing method therefor
JP6029397B2 (ja) * 2012-09-14 2016-11-24 三菱電機株式会社 炭化珪素半導体装置
US8952481B2 (en) * 2012-11-20 2015-02-10 Cree, Inc. Super surge diodes
JP6089733B2 (ja) * 2013-01-30 2017-03-08 富士電機株式会社 半導体装置
US10181532B2 (en) * 2013-03-15 2019-01-15 Cree, Inc. Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
CN104282732B (zh) * 2013-07-01 2017-06-27 株式会社东芝 半导体装置
JP6197995B2 (ja) * 2013-08-23 2017-09-20 富士電機株式会社 ワイドバンドギャップ絶縁ゲート型半導体装置
JP6053645B2 (ja) * 2013-09-10 2016-12-27 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
DE102013019851B4 (de) * 2013-11-26 2015-10-22 Infineon Technologies Ag Schottky-Diode mit reduzierter Flussspannung
US9552993B2 (en) * 2014-02-27 2017-01-24 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
EP2942805B1 (en) * 2014-05-08 2017-11-01 Nexperia B.V. Semiconductor device and manufacturing method
WO2016043247A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置
EP3051593B1 (en) * 2015-01-30 2020-05-27 Nexperia B.V. Semiconductor device
US11430882B2 (en) 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
CN106898638B (zh) * 2017-01-16 2019-09-10 中国电子科技集团公司第五十五研究所 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法
US10083952B2 (en) * 2017-02-02 2018-09-25 Globalfoundries Inc. Diode-triggered schottky silicon-controlled rectifier for Fin-FET electrostatic discharge control
JP6999106B2 (ja) * 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置
JP7313609B2 (ja) * 2017-07-08 2023-07-25 株式会社Flosfia 半導体装置
SE541291C2 (en) * 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
CN108281491B (zh) * 2017-12-28 2021-04-16 厦门市三安集成电路有限公司 一种具有台阶结构的碳化硅功率器件及其制备方法
JP7132719B2 (ja) * 2018-01-19 2022-09-07 ローム株式会社 半導体装置
JP6884235B2 (ja) 2018-02-09 2021-06-09 三菱電機株式会社 電力用半導体装置
US10361276B1 (en) * 2018-03-17 2019-07-23 Littelfuse, Inc. Embedded field plate field effect transistor
WO2020013243A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
US20210320179A1 (en) * 2018-07-12 2021-10-14 Flosfia Inc. Semiconductor device
EP3823041A4 (en) * 2018-07-12 2022-04-20 Flosfia Inc. SEMICONDUCTOR DEVICE
US10593760B2 (en) 2018-08-02 2020-03-17 Semiconductor Components Industries, Llc Method for forming trench semiconductor device having Schottky barrier structure
CN109004023A (zh) * 2018-08-13 2018-12-14 济南晶恒电子有限责任公司 一种低成本碳化硅肖特基二极管芯片及其制备方法
WO2020039971A1 (ja) * 2018-08-22 2020-02-27 三菱電機株式会社 酸化物半導体装置及びその製造方法
WO2020042221A1 (zh) * 2018-08-29 2020-03-05 无锡新洁能股份有限公司 一种高浪涌电流能力碳化硅二极管及其制作方法
CN109449085A (zh) * 2018-09-12 2019-03-08 秦皇岛京河科学技术研究院有限公司 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法
CN109461654A (zh) * 2018-09-12 2019-03-12 秦皇岛京河科学技术研究院有限公司 一种无注入型终结端结构的SiC肖特基二极管及其制备方法
CN109801958B (zh) * 2019-01-21 2020-09-15 厦门市三安集成电路有限公司 一种碳化硅沟槽肖特基二极管器件及其制备方法
US11195922B2 (en) * 2019-07-11 2021-12-07 Fast SiC Semiconductor Incorporated Silicon carbide semiconductor device
CN112216746B (zh) * 2019-07-11 2024-05-14 即思创意股份有限公司 碳化硅半导体器件
US20220376073A1 (en) * 2020-01-14 2022-11-24 Mitsubishi Electric Corporation Schottky barrier diode
CN111244189B (zh) * 2020-01-20 2022-08-26 西安理工大学 一种含NiO/SiC异质结的SiC MPS二极管
KR102226206B1 (ko) * 2020-02-06 2021-03-11 포항공과대학교 산학협력단 이중 pn 접합을 포함하는 메모리 소자 및 그 구동방법
US11164979B1 (en) * 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device
CN113053997B (zh) * 2020-12-28 2022-06-10 全球能源互联网研究院有限公司 高压碳化硅器件的结终端扩展结构及其制造方法
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
US20220367695A1 (en) * 2021-05-17 2022-11-17 Cree, Inc. Circuits and group iii-nitride transistors with buried p-layers and controlled gate voltages and methods thereof
JP2024083005A (ja) * 2022-12-09 2024-06-20 株式会社タムラ製作所 ジャンクションバリアショットキーダイオード及びその製造方法
CN117316766A (zh) * 2023-11-29 2023-12-29 深圳基本半导体有限公司 一种碳化硅二极管器件的制备方法及器件
CN117497601B (zh) * 2023-12-28 2024-05-07 深圳天狼芯半导体有限公司 平面型碳化硅晶体管的结构、制造方法及电子设备

Family Cites Families (332)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439189A (en) 1965-12-28 1969-04-15 Teletype Corp Gated switching circuit comprising parallel combination of latching and shunt switches series-connected with input-output control means
US3629011A (en) 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
FR2347780A1 (fr) 1976-07-21 1977-11-04 Bicosa Recherches Perfectionnements apportes a un element bistable et circuit interrupteur comportant un tel element bistable
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
JPS59104165A (ja) 1982-12-06 1984-06-15 Mitsubishi Electric Corp 電力用トランジスタ
US4570328A (en) 1983-03-07 1986-02-18 Motorola, Inc. Method of producing titanium nitride MOS device gate electrode
US4469022A (en) 1983-04-01 1984-09-04 Permanent Label Corporation Apparatus and method for decorating articles of non-circular cross-section
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
US4581542A (en) 1983-11-14 1986-04-08 General Electric Company Driver circuits for emitter switch gate turn-off SCR devices
US4644637A (en) 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
JPS60177266U (ja) 1984-05-02 1985-11-25 株式会社　大井製作所 ドアチエツク装置
JPS60240158A (ja) 1984-05-14 1985-11-29 Mitsubishi Electric Corp 半導体回路
EP0176778B1 (de) 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
JPS61191071A (ja) 1985-02-20 1986-08-25 Toshiba Corp 伝導度変調型半導体装置及びその製造方法
JPS62136072A (ja) * 1985-12-10 1987-06-19 Fuji Electric Co Ltd シヨツトキ−バリアダイオ−ドの製造方法
JP2633536B2 (ja) 1986-11-05 1997-07-23 株式会社東芝 接合型半導体基板の製造方法
US5041881A (en) 1987-05-18 1991-08-20 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Whiskerless Schottky diode
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPS6449273A (en) 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
US5011549A (en) 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4945394A (en) 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
JPH0614763Y2 (ja) 1988-01-29 1994-04-20 一雄 上田 降下避難具
JP2667477B2 (ja) 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード
JP2680083B2 (ja) 1988-12-06 1997-11-19 富士通株式会社 半導体基板及びその製造方法
JPH02275675A (ja) 1988-12-29 1990-11-09 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
CA2008176A1 (en) 1989-01-25 1990-07-25 John W. Palmour Silicon carbide schottky diode and method of making same
DE59010606D1 (de) 1989-03-29 1997-01-30 Siemens Ag Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
US5028977A (en) 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JPH0750791B2 (ja) 1989-09-20 1995-05-31 株式会社日立製作所 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
US5166760A (en) 1990-02-28 1992-11-24 Hitachi, Ltd. Semiconductor Schottky barrier device with pn junctions
JPH03225870A (ja) 1990-01-31 1991-10-04 Toshiba Corp ヘテロ接合バイポーラトランジスタの製造方法
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
JPH04302172A (ja) 1991-03-29 1992-10-26 Kobe Steel Ltd ダイヤモンドショットキーダイオード
US5345100A (en) 1991-03-29 1994-09-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5262669A (en) 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5155289A (en) 1991-07-01 1992-10-13 General Atomics High-voltage solid-state switching devices
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5612260A (en) 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
US5342803A (en) 1993-02-03 1994-08-30 Rohm, Co., Ltd. Method for isolating circuit elements for semiconductor device
JP3117831B2 (ja) 1993-02-17 2000-12-18 シャープ株式会社 半導体装置
JPH0799312A (ja) 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
JPH06268227A (ja) 1993-03-10 1994-09-22 Hitachi Ltd 絶縁ゲート型バイポーラトランジスタ
JP2811526B2 (ja) 1993-04-19 1998-10-15 東洋電機製造株式会社 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子
US6097046A (en) 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5371383A (en) 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
US5539217A (en) 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
JPH0766433A (ja) * 1993-08-26 1995-03-10 Hitachi Ltd 半導体整流素子
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
JPH07221327A (ja) 1994-02-01 1995-08-18 Murata Mfg Co Ltd 半導体装置
US5385855A (en) 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US5399887A (en) 1994-05-03 1995-03-21 Motorola, Inc. Modulation doped field effect transistor
US5488236A (en) 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
CN1040814C (zh) 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
TW286435B (ja) 1994-07-27 1996-09-21 Siemens Ag
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH0897441A (ja) 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JPH08213607A (ja) 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
EP0735591B1 (en) 1995-03-31 1999-09-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Improved DMOS device structure, and related manufacturing process
SE9501310D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
JPH08316164A (ja) 1995-05-17 1996-11-29 Hitachi Ltd 半導体素子の作成方法
JP2002515014A (ja) 1995-05-17 2002-05-21 イー・アイ・デユポン・ドウ・ヌムール・アンド・カンパニー 殺菌・殺カビ性の環式アミド類
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US5734180A (en) 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
JP3555250B2 (ja) 1995-06-23 2004-08-18 株式会社デンソー 車両用交流発電機及びショットキバリアダイオード
US6693310B1 (en) 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
DE19530525A1 (de) 1995-08-19 1997-02-20 Daimler Benz Ag Schaltkreis mit monolithisch integrierter PIN-/Schottky-Diodenanordnung
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
SE9601174D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5612567A (en) 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
SE9602993D0 (sv) 1996-08-16 1996-08-16 Abb Research Ltd A bipolar semiconductor device having semiconductor layers of SiC and a method for producing a semiconductor device of SiC
DE19633184B4 (de) 1996-08-17 2006-10-05 Daimlerchrysler Ag Verfahren zur Herstellung eines Halbleiterbauelements mit durch Ionenimplantation eingebrachten Fremdatomen
DE19633183A1 (de) 1996-08-17 1998-02-19 Daimler Benz Ag Halbleiterbauelement mit durch Ionenimplantation eingebrachten Fremdatomen und Verfahren zu dessen Herstellung
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
EP1895595B8 (en) 1996-10-18 2013-11-06 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
US6028012A (en) 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
EP0865085A1 (en) 1997-03-11 1998-09-16 STMicroelectronics S.r.l. Insulated gate bipolar transistor with high dynamic ruggedness
JPH10284718A (ja) 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
JP3287269B2 (ja) 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
DE19723176C1 (de) 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
US6121633A (en) 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US5969378A (en) 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US5877041A (en) 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
DE19832329A1 (de) 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
EP1010204A1 (de) 1997-08-20 2000-06-21 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
EP1018163A1 (de) 1997-09-10 2000-07-12 Infineon Technologies AG Halbleiterbauelement mit einer driftzone
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JP3085272B2 (ja) 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP2002507058A (ja) 1998-03-09 2002-03-05 ハリス コーポレイション 低温直接ボンディングにより形成可能な装置
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP3616258B2 (ja) 1998-08-28 2005-02-02 株式会社ルネサステクノロジ ショットキーダイオードおよびそれを用いた電力変換器
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
EP1001459B1 (en) 1998-09-09 2011-11-09 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
JP3361062B2 (ja) 1998-09-17 2003-01-07 株式会社東芝 半導体装置
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6239466B1 (en) 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
EP1062700A1 (de) 1999-01-12 2000-12-27 EUPEC Europäische Gesellschaft für Leistungshalbleiter mbH &amp; Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
US6252288B1 (en) 1999-01-19 2001-06-26 Rockwell Science Center, Llc High power trench-based rectifier with improved reverse breakdown characteristic
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2000261006A (ja) 1999-03-12 2000-09-22 Nippon Inter Electronics Corp ショットキー接合形成用半導体基板、それを使用した半導体素子、およびショットキーバリアダイオード
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6399996B1 (en) 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6137139A (en) 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
US6329675B2 (en) 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US6218254B1 (en) 1999-09-22 2001-04-17 Cree Research, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US6365932B1 (en) 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP3630594B2 (ja) 1999-09-14 2005-03-16 株式会社日立製作所 ＳｉＣショットキーダイオード
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
ATE288623T1 (de) 1999-09-22 2005-02-15 Siced Elect Dev Gmbh & Co Kg Sic-halbleitervorrichtung mit einem schottky- kontakt und verfahren zu deren herstellung
US6373076B1 (en) 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US7186609B2 (en) 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6703642B1 (en) 2000-02-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Army Silicon carbide (SiC) gate turn-off (GTO) thyristor structure for higher turn-off gain and larger voltage blocking when in the off-state
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6784486B2 (en) 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
JP3523156B2 (ja) 2000-06-30 2004-04-26 株式会社東芝 半導体装置及びその製造方法
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
DE10214150B4 (de) 2001-03-30 2009-06-18 Denso Corporation, Kariya Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030025175A1 (en) 2001-07-27 2003-02-06 Sanyo Electric Company, Ltd. Schottky barrier diode
JP4026339B2 (ja) 2001-09-06 2007-12-26 豊田合成株式会社 ＳｉＣ用電極及びその製造方法
JP4064085B2 (ja) 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法
JP3559971B2 (ja) 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP4044332B2 (ja) 2001-12-26 2008-02-06 関西電力株式会社 高耐電圧半導体装置
US7183575B2 (en) 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP3778153B2 (ja) 2002-02-19 2006-05-24 日産自動車株式会社 炭化珪素ショットキーダイオードおよびその製造方法
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
DE10394372B4 (de) 2002-06-28 2011-07-28 National Institute Of Advanced Industrial Science And Technology Verfahren zur Herstellung einer Halbleitervorrichtung
JP4319810B2 (ja) 2002-07-16 2009-08-26 日本インター株式会社 半導体装置及びその製造方法
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
JP4086602B2 (ja) 2002-09-17 2008-05-14 株式会社日立製作所 多気筒エンジンの制御装置及び制御方法
US7217950B2 (en) 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
US7132321B2 (en) 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
DE10259373B4 (de) 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP2004247545A (ja) 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
WO2004079789A2 (en) 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
CN1532943B (zh) 2003-03-18 2011-11-23 松下电器产业株式会社 碳化硅半导体器件及其制造方法
KR100900562B1 (ko) 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US20050012143A1 (en) 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
US7138668B2 (en) 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
JP2005057080A (ja) 2003-08-05 2005-03-03 Nippon Inter Electronics Corp 半導体装置
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7973381B2 (en) 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
CA2545628A1 (en) 2003-11-12 2005-05-26 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7005333B2 (en) 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
JP4903055B2 (ja) 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US7407837B2 (en) 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP2005303027A (ja) 2004-04-13 2005-10-27 Nissan Motor Co Ltd 半導体装置
DE102005017814B4 (de) 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US7071518B2 (en) 2004-05-28 2006-07-04 Freescale Semiconductor, Inc. Schottky device
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US7294860B2 (en) 2004-07-08 2007-11-13 Mississippi State University Monolithic vertical junction field effect transistor and Schottky barrier diode fabricated from silicon carbide and method for fabricating the same
EP1619276B1 (en) 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4777630B2 (ja) 2004-09-21 2011-09-21 株式会社日立製作所 半導体装置
JP3914226B2 (ja) 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP4954463B2 (ja) 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
DE102004053761A1 (de) * 2004-11-08 2006-05-18 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
JP4899405B2 (ja) 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
US7247550B2 (en) 2005-02-08 2007-07-24 Teledyne Licensing, Llc Silicon carbide-based device contact and contact fabrication method
US7737522B2 (en) 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7679223B2 (en) 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
JP4942134B2 (ja) 2005-05-20 2012-05-30 日産自動車株式会社 炭化珪素半導体装置の製造方法
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20060267021A1 (en) 2005-05-27 2006-11-30 General Electric Company Power devices and methods of manufacture
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
GB0512095D0 (en) 2005-06-14 2005-07-20 Unilever Plc Fabric softening composition
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
JP2007036052A (ja) 2005-07-28 2007-02-08 Toshiba Corp 半導体整流素子
JP5303819B2 (ja) 2005-08-05 2013-10-02 住友電気工業株式会社 半導体装置およびその製造方法
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
KR20130086057A (ko) 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들
JP2007103784A (ja) 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP2007220889A (ja) 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind ショットキー接合型半導体素子およびその製造方法
JP4257921B2 (ja) 2006-03-02 2009-04-30 シャープ株式会社 折畳み式携帯電子機器
JP4781850B2 (ja) 2006-03-03 2011-09-28 ナップエンタープライズ株式会社 音声入力イヤーマイク
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP2007305609A (ja) * 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
JP5560519B2 (ja) 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7728403B2 (en) 2006-05-31 2010-06-01 Cree Sweden Ab Semiconductor device
US7372087B2 (en) 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
EP2033212B1 (en) 2006-06-29 2013-10-16 Cree, Inc. Method of forming a silicon carbide pmos device
JP4921880B2 (ja) 2006-07-28 2012-04-25 株式会社東芝 高耐圧半導体装置
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
EP2631951B1 (en) 2006-08-17 2017-10-11 Cree, Inc. High power insulated gate bipolar transistors
US7595241B2 (en) 2006-08-23 2009-09-29 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
JP5046083B2 (ja) 2006-08-24 2012-10-10 独立行政法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP5098293B2 (ja) 2006-10-30 2012-12-12 富士電機株式会社 ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
US7598567B2 (en) 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
JP2008147362A (ja) 2006-12-08 2008-06-26 Toyota Central R&D Labs Inc 半導体装置
JP4314277B2 (ja) 2007-01-11 2009-08-12 株式会社東芝 ＳｉＣショットキー障壁半導体装置
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4620075B2 (ja) 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4375439B2 (ja) 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8866150B2 (en) 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP4539684B2 (ja) 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4333782B2 (ja) 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US7687825B2 (en) 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US8492771B2 (en) 2007-09-27 2013-07-23 Infineon Technologies Austria Ag Heterojunction semiconductor device and method
CN101855726B (zh) 2007-11-09 2015-09-16 克里公司 具有台面结构及包含台面台阶的缓冲层的功率半导体器件
JP2009141062A (ja) 2007-12-05 2009-06-25 Panasonic Corp 半導体装置及びその製造方法
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
JP2009177028A (ja) 2008-01-25 2009-08-06 Toshiba Corp 半導体装置
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
KR101220568B1 (ko) 2008-03-17 2013-01-21 미쓰비시덴키 가부시키가이샤 반도체 장치
US7851881B1 (en) 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP5415018B2 (ja) 2008-05-13 2014-02-12 新電元工業株式会社 半導体装置
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US20100277839A1 (en) 2009-04-29 2010-11-04 Agilent Technologies, Inc. Overpower protection circuit
JP5600411B2 (ja) 2009-10-28 2014-10-01 三菱電機株式会社 炭化珪素半導体装置
US8372738B2 (en) 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
JP2011171551A (ja) 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
US8704292B2 (en) 2010-02-23 2014-04-22 Donald R. Disney Vertical capacitive depletion field effect transistor
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
WO2012102718A1 (en) 2011-01-27 2012-08-02 Hewlett-Packard Development Company, L.P. Electronic book with changeable paths
JP6139524B2 (ja) 2011-08-04 2017-05-31 スリーエム イノベイティブ プロパティズ カンパニー バリアアセンブリ
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements

Also Published As

Publication number Publication date
EP2545587A4 (en) 2014-04-23
US9595618B2 (en) 2017-03-14
EP2545587A1 (en) 2013-01-16
US20110215338A1 (en) 2011-09-08
JP2013522876A (ja) 2013-06-13
JP2015065469A (ja) 2015-04-09
JP6203703B2 (ja) 2017-09-27
US9117739B2 (en) 2015-08-25
EP2545587B1 (en) 2018-05-02
WO2011112504A1 (en) 2011-09-15
US20150076522A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
JP6203703B2 (ja) ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法
JP6072799B2 (ja) 非注入障壁領域を含む半導体デバイス及びその製造方法
JP5415679B2 (ja) 半導体デバイス及びその製造方法
JP5452914B2 (ja) 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
JP5926316B2 (ja) 電流サージ能力を有する接合型バリアショットキーダイオード
KR101774124B1 (ko) 반도체 장치들 및 그것을 제조하는 방법
JP5990204B2 (ja) 重なったドープ領域を有するショットキーダイオードを含む半導体デバイス及びその製造方法
JP2016502763A (ja) ショットキーダイオード及びショットキーダイオードの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141205

R150 Certificate of patent or registration of utility model

Ref document number: 5663045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250