JP2012034346A5 - - Google Patents

Claims (10)

1. 複数の撮像ブロックを配列して構成される撮像領域を有する固体撮像装置であって、
   前記複数の撮像ブロックの各々は、
   複数の行および複数の列を構成するように複数の画素が配列された画素アレイと、
   前記複数の列のそれぞれに対応して設けられた複数の垂直信号線と、
   前記複数の垂直信号線に共通に設けられ、前記複数の垂直信号線に読み出された信号が読み出される水平出力線と、
   第１走査回路と、
   第２走査回路と、を有し、
   前記第１走査回路からの駆動パルスに従って、前記画素アレイの選択された行に属する画素の信号が複数の垂直信号線に読み出され、
   前記第２走査回路からの駆動パルスに従って、前記複数の垂直信号線に読み出された信号が順次に水平信号線に読み出され、
   前記画素アレイの行方向における長さが前記画素アレイの列方向における長さよりも小さい、
   ことを特徴とする固体撮像装置。
2. 前記第１走査回路は、前記画素アレイの中に配置されている、
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記第２走査回路は、前記画素アレイの中に配置されている、
   ことを特徴とする請求項１に記載の固体撮像装置。
4. 前記複数の撮像ブロックを配列して構成される前記撮像領域は、第１個数の前記撮像ブロックを含むチップと、前記第１個数とは異なる第２個数の前記撮像ブロックを含むチップとを含む複数のチップで構成されている、
   ことを特徴とする請求項１に記載の固体撮像装置。
5. 前記第２走査回路は、１つのレジスタをそれぞれ含む複数の第２単位走査回路を水平方向に配列して構成され、各第２単位走査回路は、１つの行に属する隣接する２つの画素からなる各対における２つの光電変換素子によって挟まれる領域には配置されているが、列方向に隣接する２つの画素における２つの光電変換素子によって挟まれる領域には配置されていない、
   ことを特徴とする請求項１に記載の固体撮像装置。
6. 前記第１走査回路は、１つのレジスタをそれぞれ含む複数の第２単位走査回路を垂直方向に配列して構成され、各第２単位走査回路は、ある列に属する画素の光電変換素子とその列に隣接する列に属する画素の光電変換素子とによって挟まれる領域に配置されている、
   ことを特徴とする請求項５に記載の固体撮像装置。
7. 前記複数の垂直信号線に読み出された信号に応じて前記水平信号線を直接に駆動するソースフォロア回路を更に備えることを特徴とする請求項１に記載の固体撮像装置。
8. 前記第１走査回路は第１クロックに従って駆動パルスを発生し、前記第２走査回路は第２クロックに従って駆動パルスを発生し、前記第２クロックの周波数は前記第１クロックの周波数よりも高い、
   ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
9. 放射線を可視光に変換するシンチレータを更に備え、
   該可視光を光電変換するように前記複数の撮像ブロックが配置され、
   放射線撮像装置として構成されている、
   ことを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置。
10. 請求項１乃至８のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置から出力される信号を処理するプロセッサと、
    を備えることを特徴とする撮像システム。