JP5967912B2

JP5967912B2 - 固体撮像装置

Info

Publication number: JP5967912B2
Application number: JP2011264512A
Authority: JP
Inventors: 伸菊池
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2011-12-02
Filing date: 2011-12-02
Publication date: 2016-08-10
Anticipated expiration: 2031-12-02
Also published as: US9105553B2; US20130140435A1; JP2013118475A

Description

本発明は、固体撮像装置に関する。

近年、固体撮像装置として、撮像領域の画素内部に増幅素子を有するＣＭＯＳ型固体撮像装置が普及してきている。ＣＭＯＳ型固体撮像装置は、マトリクス状に配列された画素の各々が光電変換素子と増幅素子を有し、増幅された光電変換信号を列毎に共通化された垂直信号線で読み出すように構成されている。各垂直信号線は定電流源を有し、通常はＭＯＳトランジスタである増幅素子がソースフォロワ動作をすることで信号が増幅される。特許文献１には、その一例が開示されている。

特開２００４−１６５８２５号公報

しかしながら、特許文献１には、以下のような課題がある。第一に、各垂直信号線に接続された定電流回路は水平方向に１次元状に配列されている。列数分の定電流回路に流れる電流がバイアスの基準となるグランド電位に向かって流れ、グランド線の配線抵抗により本来は０Ｖであるグランド電位が上昇する。この電位上昇により定電流を流しているＭＯＳトランジスタのゲートバイアス電圧が変化し、画素ソースフォロワの動作点がずれてしまう。それにより回路動作のリニアリティがずれ、画像のシェーディングなどが発生する。

第二に、定電流のゲートバイアス線（以下、ゲートバイアス線という）は画面水平方向に長く延びている。そのために、例えばこの固体撮像装置がデジタルカメラ、デジタルビデオカメラに実装された場合、撮像装置の近傍にあるレンズ駆動用のモーターが動作した時に発生する磁気が原因となる電磁誘導による電流がゲート線を流れる。この誘導電流により、ゲート電位が変動し、画素出力が変化し、その結果、画像に“横筋”と呼ばれるノイズが発生することがわかってきた。

この現象は、近年、デジタルカメラ、デジタルビデオカメラの高感度化の目覚ましい進展とともに顕著になってきている。すなわち、微小なゲートバイアス線の電位変動が、特に高感度設定時に画質の劣化として見えやすくなってきている。

本発明の目的は、画質の劣化を防止することができる固体撮像装置を提供することである。

本発明の固体撮像装置は、光電変換を行う光電変換素子を含む複数の画素と、前記複数の画素の信号が出力される複数の信号線と、前記複数の信号線に定電流を流すための第１の定電流回路と、定電流を流すための第２の定電流回路とを有し、前記第１の定電流回路は、複数の第１のトランジスタと、前記複数の第１のトランジスタのソース端子又はエミッタ端子と基準電位ノードとの間に共通に接続される１個の第１の抵抗と、ドレイン端子又はコレクタ端子が前記複数の信号線に接続され、ソース端子又はエミッタ端子が抵抗を介することなく前記複数の第１のトランジスタのドレイン端子又はコレクタ端子に接続される複数の第３のトランジスタとを有し、前記複数の第１のトランジスタのソース端子又はエミッタ端子は、前記１個の第１の抵抗に直接接続され、前記第２の定電流回路は、ゲート端子又はベース端子が前記複数の第１のトランジスタのゲート端子又はベース端子に接続される第２のトランジスタと、前記第２のトランジスタのソース端子又はエミッタ端子と基準電位ノードとの間に接続される第２の抵抗と、ゲート端子又はベース端子が前記複数の第３のトランジスタのゲート端子又はベース端子に接続され、ソース端子又はエミッタ端子が前記第２のトランジスタのドレイン端子又はコレクタ端子に接続される第４のトランジスタと、前記第２のトランジスタのゲート端子又はベース端子及び前記第４のトランジスタのドレイン端子又はコレクタ端子に接続される第１の定電流源とを有することを特徴とする。

第１のトランジスタのゲートバイアス線が電磁誘導などの外乱によって電位変動しにくくなり、基準電位ノードの電位上昇によって第１のトランジスタに流れる定電流が変動することを抑制出来る。その結果、画像のシェーディング、横筋発生などを軽減する事が出来る。

本発明の第１の実施形態の概念を説明するための図である。本発明の第１の実施形態の固体撮像装置の回路構成図である。本発明の第２の実施形態の固体撮像装置の回路構成図である。本発明の第２の実施形態の概念を説明するための図である。本発明の第３の実施形態の固体撮像装置の回路構成図である。本発明の第４の実施形態の固体撮像装置の回路構成図である。本発明の第５の実施形態の固体撮像装置の回路構成図である。本発明の第６の実施形態の概念を説明するための図である。本発明の第６の実施形態の固体撮像装置の回路構成図である。本発明の第７の実施形態の固体撮像装置の回路構成図である。本発明の第８の実施形態の固体撮像装置の回路構成図である。本発明の第９の実施形態の固体撮像装置の回路構成図である。本発明の第１０の実施形態の固体撮像装置の回路構成図である。本発明の第１１の実施形態の固体撮像装置の回路構成図である。本発明の第１２の実施形態の固体撮像装置の回路構成図である。

（第１の実施形態）
図１（Ａ）及び（Ｂ）を用いて、定電流回路におけるソース抵抗Ｒｓの効果を確認し、それに基づく第１の実施形態を述べる。図１（Ａ）にソース抵抗Ｒｓを有する定電流回路、図１（Ｂ）にソース抵抗Ｒｓのない定電流回路を示す。ここで、Ｒｓは、ソースに付加される抵抗（ソース抵抗）である。ｉｏｕｔは、出力電流Ｉｏｕｔの交流成分である。ｖｇは、カレントミラーＭＯＳトランジスタのゲート電位Ｖｇの交流成分である。Ｖｔｈは、ＭＯＳトランジスタの閾値電圧である。ｇｍは、相互コンダクタンスである。

ソース抵抗Ｒｓがある場合、図１（Ａ）のように、定電流回路に流れる電流Ｉｏｕｔの交流成分ｉｏｕｔは、次式（１）で表される。

ソース抵抗Ｒｓがない場合、図１（Ｂ）のように、定電流回路に流れる電流Ｉｏｕｔの交流成分ｉｏｕｔは、次式（２）で表される。

「交流成分」は小信号振幅の入出力を記述したものであるから、「電流の変化分」「電圧の変化分」と言い換えてもよい。式（１）及び（２）を比べると、ゲート電圧Ｖｇの変動に対しての定電流回路に流れる電流Ｉｏｕｔの交流成分ｉｏｕｔ、すなわちゲート電位Ｖｇの変動は、式（１）でソース抵抗Ｒｓが大きいほど、小さい事がわかる。このようにソース抵抗Ｒｓを有する定電流回路は、その抵抗Ｒｓがない場合と比較して、ゲート電位Ｖｇ、グランド電位の変動に対して流れる電流Ｉｏｕｔの変動が少ない、という利点がある。式（１）の定電流回路の考え方を固体撮像装置に適用した場合の第１の実施形態を、図２に示す。

図２は、本発明の第１の実施形態の固体撮像装置の画素領域と、画素領域の画素列方向に延在する垂直信号線に接続されている定電流源を示している。説明の便宜上、複数の画素１は２列×３行分だけを記載しているが、実際の固体撮像装置では列数及び行数は数百から数千を数える。また、固体撮像装置は、図２に記載された回路以外に、垂直信号線から出力された信号を増幅する回路、共通の水平出力線へ転送する回路、垂直水平方向に信号を走査する回路などを有する。

複数の画素１は、２次元行列状に配列される。画素１の内部において、７は光電変換を行う光電変換素子（フォトダイオード）、８は行選択ＭＯＳトランジスタ、９は画素ソースフォロワＭＯＳトランジスタ、１０は画素電荷を転送するＭＯＳトランジスタである。光電変換素子７は、光電変換により信号を生成する。ＭＯＳトランジスタ１０は、光電変換素子７により生成された信号をＭＯＳトランジスタ９のゲート端子に転送する。行選択ＭＯＳトランジスタ８が列方向に一斉にオンすると、ソースフォロワＭＯＳトランジスタ９のゲート電位に応じた出力が垂直信号線６に現われる。複数の垂直信号線６は、複数の画素１の列毎に、各列の画素１に接続され、複数の画素１の信号が出力される。その際の駆動電流をＩとする。第１の定電流源２を流れる電流は、駆動電流Ｉの１０倍の電流１０×Ｉである。第２のトランジスタ３は、定電流源を構成するＮ型ＭＯＳトランジスタである。４は定電流バイアス線である。第１のトランジスタ５は、各画素１に対応した定電流動作を行うＮ型ＭＯＳトランジスタである。Ｎ型ＭＯＳトランジスタ３及び５はカレントミラー回路を構成しており、画素１の垂直信号線６に流れる電流は第２のトランジスタ３と第１のトランジスタ５のサイズ比で決定される。この場合、サイズ比は１０：１であるので、第１の定電流源２の１／１０の電流Ｉが第１のトランジスタ５に流れ、各画素ソースフォロワＭＯＳトランジスタ９に相当するソースフォロワの駆動電流となる。

第１の定電流回路は、第１のトランジスタ５及び第１の抵抗１０１を有し、垂直信号線６に定電流Ｉを流す。第１のトランジスタ５は、ドレインが垂直信号線６に接続される。第１の抵抗１０１は、第１のトランジスタ５のソース端子と基準電位ノード（グランド電位ノード）との間に接続される。第２の定電流回路は、第１の定電流源２、第２のトランジスタ３及び第２の抵抗１０２を有し、定電流を流す。第２のトランジスタ３は、ゲート端子が第１のトランジスタ５のゲート端子に接続される。第２の抵抗１０２は、第２のトランジスタ３のソース端子と基準電位ノードとの間に接続される。第１の定電流源２は、第２のトランジスタ３のドレイン端子及びゲート端子に接続される。

ここで、第１の抵抗１０１は、本実施形態の特徴であるソース端子に付加されたソース抵抗であり、第２の１０２はそれに対応する定電流源部分のソース端子に接続されたソース抵抗である。第１の抵抗１０１は、第１のトランジスタ５のソース端子及び基準電位ノード間に接続されるソース抵抗である。第２の抵抗１０２は、第２のトランジスタ３のソース端子及び基準電位ノード間に接続されるソース抵抗である。抵抗１０２，１０１を付加した場合でも、カレントミラー回路のミラー性は成立し、ミラー比は流れる電流の逆数となる。２つの抵抗１０２及び１０１の抵抗比は、第２の抵抗１０２の抵抗値：第１の抵抗１０１の抵抗値＝１：１０となるように設定する。すなわち、第２のトランジスタ（第２の定電流回路）３を流れる電流は、第１のトランジスタ（第１の定電流回路）５を流れる電流のＭ倍であり、第２の抵抗１０２の値は、第１の抵抗１０１の値の１／Ｍ倍である。これは、第２のトランジスタ３及び第１のトランジスタ５のソース電位を同一にし、Ｎ型ＭＯＳトランジスタ３，５のソース及びドレイン間電圧を同一にするためである。第１の抵抗１０１と第２の抵抗１０２の比は上記のように、カレントミラー比の逆数にするのが望ましい。この値にずれがあっても、ゲート電位Ｖｇが変動した時の電流変動を小さくする効果は依然としてある。

第１の抵抗１０１の抵抗値は、垂直信号線６に接続される基準電位線（グランド線）が列方向に延在することにより生じる配線抵抗の値より充分大きいことが必要である。グランド線の列方向の抵抗値は、固体撮像装置の画素数、画素領域の寸法、設計により異なるが、例えば、配線抵抗が１ｋΩであれば、第１の抵抗１０１は１０ｋΩ〜１００ｋΩ程度が望ましい。垂直信号線６を流れる定電流Ｉの大きさも、第１の抵抗１０１の値に影響を与える。例えば、垂直信号線６を流れる定電流Ｉは５μＡ〜２０μＡであるが、この電流Ｉと第１の抵抗１０１の値の積で計算される電圧値が０．２Ｖ程度を超えないことが望ましい。何故なら、画素１の回路の電源電圧が２．５〜５．０Ｖであるのに対して、第１の抵抗１０１の両端の電位降下が０．２Ｖ程度以上あると、回路の信号振幅に影響が出始めるからである。

（第２の実施形態）
図３は、本発明の第２の実施形態の固体撮像装置であり、第１の実施形態と同じく、画素領域と垂直信号線６の定電流回路の一部を示したものである。図中、参照符号１、２、４、５、６は、第１の実施形態と同じであるので説明を割愛する。本実施形態では、定電流回路を構成する駆動トランジスタをバイポーラトランジスタとしている。第１の定電流回路は、第１のトランジスタ４１及び第１の抵抗１１１を有する。第２の定電流回路は、第１の定電流源２、第２のトランジスタ３１及び第２の抵抗１１２を有する。トランジスタ１１１及び１１２はバイポーラトランジスタであり、抵抗１１１及び１１２はエミッタ抵抗である。第１のトランジスタ４１は、コレクタ端子が垂直信号線６に接続される。第１の抵抗１１１は、第１のトランジスタ４１のエミッタ端子と基準電位ノードとの間に接続される。第２のトランジスタ３１は、ベース端子が第１のトランジスタ４１のベース端子に接続される。第２の抵抗１１２は、第２のトランジスタ３１のエミッタ端子と基準電位ノードとの間に接続される。第１の定電流源２は、第２のトランジスタ３１のコレクタン端子及びゲート端子に接続される。第２のトランジスタ３１及び第２の抵抗１１２は第２の定電流回路を構成し、第１の定電流源２に応じて生成された電圧を、バイアス線５１を通じて第１のトランジスタ４１に伝えている。トランジスタ３１及び抵抗１１２とトランジスタ４１及び抵抗１１１はバイポーラ型のカレントミラー回路を構成し、バイポーラトランジスタ４１及び３１のエミッタの面積の比率、抵抗値の比率の逆数に比例して電流が流れる。図３においては、第１の定電流源２の電流＝１０×Ｉ、素子比率＝１０倍、であるので垂直信号線６にはＩの電流が流れる。

図４（Ａ）及び（Ｂ）を用いて、エミッタ抵抗の効果を説明する。図４（Ａ）はエミッタ抵抗Ｒｅを付加した定電流回路、図４（Ｂ）はエミッタ抵抗Ｒｅのない定電流回路である。ＭＯＳトランジスタの場合と同様に、ｖｂはベース電位Ｖｂの交流成分、ｖｅはエミッタ電位Ｖｅの交流成分、Ｒｅはエミッタ抵抗、ｉｏｕｔはバイポーラトランジスタの電流Ｉｏｕｔの交流成分である。図４（Ｂ）のエミッタ抵抗Ｒｅのない場合、電流Ｉｏｕｔの交流成分ｉｏｕｔは、次式（３）となる。ここで、ｇｍｂ＝ｑ／ＫＴである。

また、図４（Ａ）のエミッタ抵抗Ｒｅのある場合は、ベース電位の交流成分ｖｂは次式（４）で表される。

式（４）より、電流Ｉｏｕｔの交流成分ｉｏｕｔは、次式（５）で表される。

これは、式（１）と同様に、ベース電位Ｖｂの変動がエミッタ抵抗Ｒｅにより抑制される事を表している。すなわち、バイポーラトランジスタを用いた定電流回路においても、エミッタ抵抗Ｒｅを用いた定電流回路はバイアス線５１の電位変動による電流変動を抑制するのに有用である。抵抗１１１と１１２の抵抗比率の考え方、抵抗１１１と定電流回路のグランド線の抵抗との大小関係の設計手法は第１の実施形態と同じである。

（第３の実施形態）
図５は、本発明の第３の実施形態の固体撮像装置の回路構成図であり、参照符号１、２、４、５、６、１０１、１０２は第１の実施形態と同じであるため説明を割愛する。図中、第２のトランジスタ３は定電流源のＮ型ＭＯＳトランジスタであり、ゲート接地用Ｎ型ＭＯＳトランジスタ１０４のドレイン電極にゲート電極４が接続されている。受け側のカレントミラーも同様なゲート接地用Ｎ型ＭＯＳトランジスタ１０３が挿入されていることで、第１のトランジスタ５のドレイン電圧の変動が抑制され、定電流性、出力変動耐性が向上する。Ｎ型ＭＯＳトランジスタ１０３とＮ型ＭＯＳトランジスタ１０４ゲート幅Ｗは１：１０の比率で構成されている。１０６は定電圧源であり、Ｎ型ＭＯＳトランジスタ１０３及び１０４のゲート線１０５を駆動する電源である。

以下、本実施形態が第１の実施形態と異なる点を説明する。第１の定電流回路は、第１のトランジスタ５及び第１の抵抗１０１の他、第３のトランジスタ１０３を有する。第３のトランジスタ１０３は、ドレイン端子が垂直信号線６に接続され、ソース端子が第１のトランジスタ５のドレイン端子に接続される。第２の定電流回路は、第１の定電流源２、第２のトランジスタ３及び第２の抵抗１０２の他、第４のトランジスタ１０４を有する。第４のトランジスタ１０４は、ゲート端子が第３のトランジスタ１０３のゲート端子に接続され、ソース端子が第２のトランジスタ３のドレイン端子に接続される。第１の定電流源２は、第２のトランジスタ３のゲート端子及び第４のトランジスタ１０４のドレイン端子に接続される。定電圧源１０６は、第４のトランジスタ１０４のゲート端子に接続される。

Ｎ型ＭＯＳトランジスタ１０４の役割は、画素１からの出力信号の電位が低くなり、定電流回路の駆動トランジスタのドレイン電圧が低下した時に、駆動トランジスタが３極管動作から５極管動作に遷移することで定電流性が損なわれる現象を軽減することである。本実施形態の効果である「ゲート線の電位変動による定電流回路の電流変動を抑制する効果」と類似する。しかし、本実施形態がある信号レベルでの微小な電位変動を対象としているのに対して、ゲート接地トランジスタは、垂直信号線６に現れる信号電位の大きな変動を対象としている。両者を組み合わせることで、全体として、ゲート線の電位変動に対して定電流回路がより変動しにくい回路を構成することができ、固体撮像装置の画質向上に寄与する。

（第４の実施形態）
図６は、本発明の第４の実施形態の固体撮像装置の回路構成図であり、参照符号１、２、３、４、５、６、１０１、１０２、１０３、１０４、１０５は第３の実施形態と同じであるため説明を割愛する。以下、本実施形態が第３の実施形態と異なる点を説明する。図５の定電圧源１０６は削除される。第５のトランジスタ１１２は、ドレイン端子が第２の定電流源１１３に接続され、ゲート端子が第２の定電流源１１３及び第４のトランジスタ１０４のゲート端子に接続されるＮ型ＭＯＳトランジスタである。第３の抵抗１１１は、第５のトランジスタ１１２のソース端子と基準電位ノードとの間に接続される。第５のトランジスタ１１２は、第４のトランジスタ１０４のゲート接地電圧を生成するためのＮ型ＭＯＳトランジスタである。ゲート接地トランジスタ１０３のゲート電圧をＮ型ＭＯＳトランジスタ１１２で構成することで、ゲート接地電圧がＮ型ＭＯＳトランジスタの閾値電圧Ｖｔｈに連動するため、ＭＯＳトランジスタの閾値電圧変動、温度変動に対して安定な動作が可能となる。

（第５の実施形態）
図７は、本発明の第５の実施形態の固体撮像装置の回路構成図であり、参照符号１、２、４、５、６は第１の実施形態と同じであるため説明を割愛する。また、バイポーラトランジスタ３１及び４１、エミッタ抵抗１１１及び１１２、バイアス線５１は、第２の実施形態と同じである。以下、本実施形態が第２の実施形態と異なる点を説明する。第１の定電流回路は、第１のトランジスタ４１及び第１の抵抗１１１の他、第３のトランジスタ１１３を有する。第３のトランジスタ１１３は、コレクタ端子が垂直信号線６に接続され、エミッタ端子が第１のトランジスタ４１のコレクタ端子に接続されるバイポーラトランジスタである。第２の定電流回路は、第１の定電流源２、第２のトランジスタ３１及び第２の抵抗１１２の他、第４のトランジスタ１１４を有する。第４のトランジスタ１１４は、ベース端子が第３のトランジスタ１１３のベース端子に接続され、エミッタ端子が第２のトランジスタ３１のコレクタ端子に接続されるバイポーラトランジスタである。第１の定電流源２は、第４のトランジスタ１１４のコレクタ端子及びベース端子に接続される。第２のトランジスタ３１は、ベース端子及びコレクタ端子が相互に接続される。定電流生成部にバイポーラトランジスタ１１４、画素定電流部にバイポーラトランジスタ１１３を付加、すなわちベース接地回路を付加することでバイポーラトランジスタ４１のコレクタ電位の変動を抑制し、より安定な定電流回路を実現している。その際にも、抵抗１１１，１１２によりグランド線の影響を緩和、抑制し、所望の電流を得ることができる。

（第６の実施形態）
式（１）で示す通り、定電流回路のソース側に付加した抵抗Ｒｓの抵抗値は値が大きいほど、定電流の安定化に大きな効果が得られる。より大きな抵抗を付加した場合と同じ効果を、より小さいレイアウト面積で実現することを第６の実施形態で示す。式（１）において、式（６）とおくと、ゲート電圧Ｖｇの交流成分ｖｇは、ソース抵抗Ｒｓの電圧Ｖｓの交流成分ｖｓとゲート・ソース電圧Ｖｇｓの交流成分ｖｇｓとに分解することができる。

ソース抵抗Ｒｓの電圧Ｖｓの交流成分ｖｓは、次式（７）で表される。

また、ゲート・ソース電圧Ｖｇｓの交流成分ｖｇｓは、次式（８）で表される。

図８（Ａ）は第１〜第５の実施形態で用いた定電流回路を再掲したものである。式（６）によれば、グランド及びゲート間の電位差Ｖｇはゲート・ソース電圧Ｖｇｓとソース抵抗Ｒｓの電圧Ｖｓに分割されている。そのため、外乱などでゲート電位Ｖｇが変化した際にも、１／ｇｍに対してＲｓが加わったことで、電流変動が緩和される。図８（Ａ）の様に定電流回路が複数（ｎ個）並列に存在している場合、その全てのソース電位はＶｓである。これより図８（Ｂ）で示すように、複数のＮ型ＭＯＳトランジスタのソース同士を接続しても、その電圧関係は変化がない。これは、等価的に図８（Ｃ）と置くことができる。

すなわち、ソース電圧Ｖｓの交流成分ｖｓは、次式（９）で表される。

式（９）のように、ソース電圧Ｖｓが保存されていれば、動作上、図８（Ａ）と同等の効果が得られる。このようにソース抵抗Ｒｓを有する定電流回路が複数本ある場合は抵抗Ｒｓの部分をまとめても同様の効果がある事がわかる。その抵抗値は単独のものと比較し、統合数に反比例して小さくできる。例えば、第１の実施形態で１０列分の２０ｋΩの抵抗Ｒｓを統合したとすれば、Ｒｓが１／１０の２ｋΩとなり、レイアウト面積を小さくできる。

さらに、図８（Ｄ）のように、ソース抵抗Ｒｓを各列に割りつけて配置し、直列接続することで、各列の抵抗Ｒｓは１／１０²の２００Ωでよい。ソース端子のバランスを考えて、中央にソース抵抗の端子を接続する図８（Ｅ）の方法も良い方法である。いずれもソース抵抗は統合列数の２乗に反比例して小さくすることができる。抵抗をまとめる際に、まとめるための配線の抵抗が、付加する抵抗より充分小さいことが必要である。固体撮像装置全列を１つにまとめる必要はなく、ひとまとめにした複数列を１つのブロックとして、このブロックを複数個配置しても構わない。

図９は、図８で示した抵抗値の設計を固体撮像装置に適用した、本発明の第６の実施形態である。図中、２０１は統合されたソース抵抗であり、２０２は共通ソース電極であり、２１１は統合された定電流ブロックである。第１のトランジスタ５は、５個毎に相互にソース端子が接続される。相互に接続されたソース端子は、共通ソース電極２０２に接続される。第１の抵抗２０１は、共通ソース電極２０２と基準電位ノードとの間に接続される。本実施形態では、全列を５列毎に分割して定電流を統合しているが、定電流回路の第２のトランジスタ３及び第２の抵抗１０２に対して整合の取れたものであれば、その数は適宜選択可能である。第１のトランジスタ５の大きさは第１、第３及び第４の実施形態と同じくＷ／Ｌである。しかし、ソース抵抗２０１はＲ／５となり、第１〜３の実施形態の１／５の値である。これは、ソース電極２０２の電位が第２のトランジスタ３のソース電位と同一とするためである。

すなわち、第２のトランジスタ３のソース電位は、次式（１０）で表される。

また、抵抗２０１には、５個の第１のトランジスタ５から５×Ｉの電流が流れるため、ソース電位をＩＲとするには、ソース抵抗２０１は、次式（１１）で表され、前述のように統合数に反比例して抵抗値を小さくできる。

例えば、通常、外乱、変動に耐性のあるソース抵抗での電位は０．２Ｖ以上である、とすると、図中、Ｉは１０μＡ程度とすると、ソース抵抗２０１は４ｋΩである。

（第７の実施形態）
図１０は、本発明の第７の実施形態の固体撮像装置の回路構成図であり、図５に対し、第６の実施形態を適用したものである。第１のトランジスタ５は、５個毎に相互にソース端子が接続される。相互に接続されたソース端子は、共通ソース電極２０２に接続される。第１の抵抗２０１は、共通ソース電極２０２と基準電位ノードとの間に接続される。ゲート接地電圧源１０６及びゲート接地電流源Ｎ型ＭＯＳトランジスタ１０４で生成されたバイアスをＮ型ＭＯＳトランジスタ１０３にて受け、各定電流性を向上させている。

（第８の実施形態）
図１１は、本発明の第８の実施形態の固体撮像装置の回路構成図であり、図６に対し、第６の実施形態を適用したものである。第１のトランジスタ５は、５個毎に相互にソース端子が接続される。相互に接続されたソース端子は、共通ソース電極２０２に接続される。第１の抵抗２０１は、共通ソース電極２０２と基準電位ノードとの間に接続される。電圧生成部は、図６と同様に、定電流源１１３、Ｎ型ＭＯＳトランジスタ１１２及びソース抵抗１１１により構成される。この様な回路構成にすることで、閾値変動、温度変動などの各変動に対し、耐性が向上する。

（第９の実施形態）
図１２は、本発明の第９の実施形態の固体撮像装置の回路構成であり、図１０に対し、別なゲート接地回路の電圧生成部を追加したものである。図７と同様に、Ｎ型ＭＯＳトランジスタ３及び１０４は、それぞれ、ドレイン及びゲートが相互に接続される。第１の定電流回路は、第１のトランジスタ５及び第１の抵抗２０１の他、第３のトランジスタ１０３を有する。第３のトランジスタ１０３は、ドレイン端子が垂直信号線６に接続され、ソース端子が第１のトランジスタ５のドレイン端子に接続されるＮ型ＭＯＳトランジスタである。第２の定電流回路は、第１の定電流源２、第２のトランジスタ３及び第２の抵抗１０２の他、第４のトランジスタ１０４を有する。第４のトランジスタ１０４は、ゲート端子が第３のトランジスタ１０３のゲート端子に接続され、ソース端子が第２のトランジスタ３のドレイン端子に接続されるＮ型ＭＯＳトランジスタである。第１の定電流源２は、第４のトランジスタ１０４のドレイン端子及びゲート端子に接続される。第２のトランジスタ３は、ゲート端子及びドレイン端子が相互に接続される。第１のトランジスタ５は、５個毎に相互にソース端子が接続される。相互に接続されたソース端子は、共通ソース電極２０２に接続される。第１の抵抗２０１は、共通ソース電極２０２と基準電位ノードとの間に接続される。本実施形態は、第８の実施形態に比べ、動作する電圧範囲は狭くなるが、電流源での消費電流が小さくなる。

（第１０の実施形態）
図１３は、本発明の第１０の実施形態の固体撮像装置の回路構成図であり、図３に対応する。定電流回路がバイポーラトランジスタ３１及び４１の場合でも、エミッタ抵抗２１１を統合することで、小さな抵抗値で大きな効果が得られる。図中、参照符号２、３１、５１、１１２、４１、６は、第２の実施形態と同一であり、説明を割愛する。第１のトランジスタ４１は、５個毎に相互にエミッタ端子が接続される。相互に接続されたエミッタ端子は、共通エミッタ電極２１２に接続される。第１の抵抗２１１は、共通エミッタ電極２１２と基準電位ノードとの間に接続される。定電流ブロック２１９で５系統の統合を行い、バイポーラトランジスタ４１のエミッタを共通エミッタ電極２１２で共通化する。共通エミッタ電極２１２からエミッタ抵抗２１１を通じて接地させ、その抵抗２１１は通常のエミッタ抵抗の１／５である。バイポーラトランジスタの場合はエミッタ電位が０．１Ｖもあれば十分にその抑圧効果がある。そのため、垂直信号線６に流れる電流Ｉが同様に１０μＡとすると、エミッタ抵抗の抵抗値Ｒｅは、統合なしの場合はＲｅ＝１０ｋΩ、統合した場合はＲｅ（２１１）＝２ｋΩである。

（第１１の実施形態）
第１〜第１１の実施形態は全て画素ソースフォロワの負荷の定電流に関してであったが、配列したオペアンプなどにも適用できる。図１４は、本発明の第１１の実施形態の１次元又は２次元に配列されたオペアンプ４０１〜４０３を有する固体撮像装置の回路構成図である。図中、４０１、４０２、４０３は、１次元に配列されたオペアンプである。オペアンプ４０１〜４０３の入力端子ＩＮは、それぞれ図２の複数の垂直信号線６に接続される。

図２のように、複数の画素１は、光電変換を行う光電変換素子７を含む。オペアンプ４０１〜４０３は、複数の画素１の信号を増幅する。第１の定電流回路は、第１のトランジスタ５及び第１の抵抗１０１を有し、オペアンプ４０１〜４０３に定電流を流す。第２の定電流回路は、第１の定電流源２、第２のトランジスタ３及び第２の抵抗１０２を有し、定電流を流す。第１のトランジスタ５は、ドレイン端子がオペアンプ４０１〜４０３に接続されるＮ型ＭＯＳトランジスタである。第１の抵抗１０１は、第１のトランジスタ５のソース端子と基準電位ノードとの間に接続される。第２のトランジスタ３は、ゲート端子が第１のトランジスタ５のゲート端子に接続されるＮ型ＭＯＳトランジスタである。第２の抵抗１０２は、第２のトランジスタ３のソース端子と基準電位ノードとの間に接続される。第１の定電流源２は、第２のトランジスタ３のドレイン端子及びゲート端子に接続される。第２のトランジスタ（第２の定電流回路）３を流れる電流は、第１のトランジスタ（第１の定電流回路）５を流れる電流のＭ倍であり、第２の抵抗１０２の値は、第１の抵抗１０１の値の１／Ｍ倍である。

複数の第１のトランジスタ５及び第１の抵抗１０１は、オペアンプ４０１〜４０３の動作電流を流す定電流回路である。２は定電流源である。第２のトランジスタ３は、第１のトランジスタ５のカレントミラーの元の１０倍サイズのＮ型ＭＯＳトランジスタである。第２の抵抗１０２は、第２のトランジスタ３のソース抵抗である。第１のトランジスタ５のゲート電圧は、第１の定電流源２に応じて決まり、バイアス線４を通じて第１のトランジスタ５に伝達される。同一の回路が同一のバイアス線により駆動されている場合、その揺らぎが同時刻に発生し、線状のキズとなる場合があり、画像上好ましくない。本実施形態を用いると、その揺らぎが、大きく抑圧され、線キズが軽微となる。

（第１２の実施形態）
図１５は、本発明の第１２の実施形態の固体撮像装置の回路構成図である。本実施形態は、第１１の実施形態でのオペアンプの定電流回路を５個統合した実施形態である。第１のトランジスタ５は、５個毎に相互にソース端子が接続される。相互に接続されたソース端子は、共通ソース電極２０２に接続される。第１の抵抗２０１は、共通ソース電極２０２と基準電位ノードとの間に接続される。固体撮像装置は、各列にオペアンプを用いた増幅器を配置する場合が多く、その際には本実施形態が有効である。図中、参照符号２、３、４、１０２は、第１２の実施形態と同一であるので説明を割愛する。図９と同様に、５個のオペアンプの定電流回路の第１のトランジスタ５のソースを共通ソース電極２０２により統合して共通ソース抵抗２０１により接地させる。これにより、比較的小さな抵抗にて大きなソース抵抗を有する定電流回路と同等の効果が得られ、画像上の線キズなどを抑制でき、良好な画像を得ることができる。

以上、説明したように、固体撮像装置は、ＣＭＯＳセンサーなど各画素にソースフォロワを有する１次元もしくは２次元の光センサーである。本実施形態は、その定電流回路にソース抵抗を用いた定電流源を用いる事、さらにそのソース部分を接続したブロックを構成し、そこにソース抵抗を付加することにより、外乱による誘導、グランド電位の上昇に対する耐性を向上する事が出来る。これにより、横筋などの画像の不安定を抑圧する事が出来、より良い画像を得る事が出来る。すなわち、垂直信号線６の定電流回路のゲートバイアス線５が電磁誘導などの外乱によって電位変動しにくくなり、定電流回路のグランド電位の上昇によって駆動電流が変動することを抑制する事が出来る。その結果、固体撮像装置が取得する画像のシェーディング、横筋発生などの課題を軽減する事が出来る。

なお、第１〜第１２の実施形態において、トランジスタはＭＯＳトランジスタであっても、バイポーラトランジスタであってもよい。その場合、ＭＯＳトランジスタのゲート端子、ドレイン端子及びソース端子は、それぞれバイポーラトランジスタのベース端子、コレクタ端子及びエミッタ端子に対応する。また、第１１及び第１２の実施形態のオペアンプ４０１〜４０３に接続される定電流回路についても、第２〜第１０の実施形態を適用することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１画素、６垂直信号線、５第１のトランジスタ、１０１第１の抵抗

Claims

光電変換を行う光電変換素子を含む複数の画素と、
前記複数の画素の信号が出力される複数の信号線と、
前記複数の信号線に定電流を流すための第１の定電流回路と、
定電流を流すための第２の定電流回路とを有し、
前記第１の定電流回路は、
複数の第１のトランジスタと、
前記複数の第１のトランジスタのソース端子又はエミッタ端子と基準電位ノードとの間に共通に接続される１個の第１の抵抗と、
ドレイン端子又はコレクタ端子が前記複数の信号線に接続され、ソース端子又はエミッタ端子が抵抗を介することなく前記複数の第１のトランジスタのドレイン端子又はコレクタ端子に接続される複数の第３のトランジスタとを有し、
前記複数の第１のトランジスタのソース端子又はエミッタ端子は、前記１個の第１の抵抗に直接接続され、
前記第２の定電流回路は、
ゲート端子又はベース端子が前記複数の第１のトランジスタのゲート端子又はベース端子に接続される第２のトランジスタと、
前記第２のトランジスタのソース端子又はエミッタ端子と基準電位ノードとの間に接続される第２の抵抗と、
ゲート端子又はベース端子が前記複数の第３のトランジスタのゲート端子又はベース端子に接続され、ソース端子又はエミッタ端子が前記第２のトランジスタのドレイン端子又はコレクタ端子に接続される第４のトランジスタと、
前記第２のトランジスタのゲート端子又はベース端子及び前記第４のトランジスタのドレイン端子又はコレクタ端子に接続される第１の定電流源とを有することを特徴とする固体撮像装置。
前記第２の定電流回路を流れる電流は、前記第１の定電流回路を流れる電流のＭ倍であり、
前記第２の抵抗の値は、前記第１の抵抗の値の１／Ｍ倍であることを特徴とする請求項１記載の固体撮像装置。
さらに、前記第４のトランジスタのゲート端子又はベース端子に接続される定電圧源を有することを特徴とする請求項１又は２記載の固体撮像装置。
さらに、第２の定電流源と、
ドレイン端子又はコレクタ端子が前記第２の定電流源に接続され、ゲート端子又はベース端子が前記第２の定電流源及び前記第４のトランジスタのゲート端子又はベース端子に接続される第５のトランジスタと、
前記第５のトランジスタのソース端子又はエミッタ端子と前記基準電位ノードとの間に接続される第３の抵抗とを有することを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
前記複数の画素は、行列状に配列され、
前記複数の信号線は、前記複数の画素の列毎に接続される複数の信号線であり、
前記複数の第１のトランジスタは、ソース端子又はエミッタ端子が相互に接続され、
前記第１の抵抗は、前記相互に接続されたソース端子又はエミッタ端子と前記基準電位ノードとの間に接続されることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
光電変換を行う光電変換素子を含む複数の画素と、
前記複数の画素の信号が出力される複数の信号線と、
前記複数の信号線に定電流を流すための第１の定電流回路と、
定電流を流すための第２の定電流回路とを有し、
前記第１の定電流回路は、
複数の第１のトランジスタと、
前記複数の第１のトランジスタのソース端子又はエミッタ端子と基準電位ノードとの間に共通に接続される１個の第１の抵抗と、
ドレイン端子又はコレクタ端子が前記複数の信号線に接続され、ソース端子又はエミッタ端子が抵抗を介することなく前記複数の第１のトランジスタのドレイン端子又はコレクタ端子に接続される複数の第３のトランジスタとを有し、
前記複数の第１のトランジスタのソース端子又はエミッタ端子は、前記１個の第１の抵抗に直接接続され、
前記第２の定電流回路は、
ゲート端子又はベース端子が前記複数の第１のトランジスタのゲート端子又はベース端子に接続される第２のトランジスタと、
前記第２のトランジスタのソース端子又はエミッタ端子と基準電位ノードとの間に接続される第２の抵抗と、
ゲート端子又はベース端子が前記複数の第３のトランジスタのゲート端子又はベース端子に接続され、ソース端子又はエミッタ端子が前記第２のトランジスタのドレイン端子又はコレクタ端子及びゲート端子又はベース端子に接続される第４のトランジスタと、
前記第４のトランジスタのゲート端子又はベース端子及びドレイン端子又はコレクタ端子に接続される第１の定電流源とを有することを特徴とする固体撮像装置。
光電変換を行う光電変換素子を含む複数の画素と、
前記複数の画素の信号を増幅する複数のアンプと、
前記複数のアンプに定電流を流すための第１の定電流回路と、
定電流を流すための第２の定電流回路とを有し、
前記第１の定電流回路は、
複数の第１のトランジスタと、
前記複数の第１のトランジスタのソース端子又はエミッタ端子と基準電位ノードとの間に共通に接続される１個の第１の抵抗と、
ドレイン端子又はコレクタ端子が前記複数のアンプに接続され、ソース端子又はエミッタ端子が抵抗を介することなく前記複数の第１のトランジスタのドレイン端子又はコレクタ端子に接続される複数の第３のトランジスタとを有し、
前記複数の第１のトランジスタのソース端子又はエミッタ端子は、前記１個の第１の抵抗に直接接続され、
前記第２の定電流回路は、
ゲート端子又はベース端子が前記複数の第１のトランジスタのゲート端子又はベース端子に接続される第２のトランジスタと、
前記第２のトランジスタのソース端子又はエミッタ端子と基準電位ノードとの間に接続される第２の抵抗と、
ゲート端子又はベース端子が前記複数の第３のトランジスタのゲート端子又はベース端子に接続され、ソース端子又はエミッタ端子が前記第２のトランジスタのドレイン端子又はコレクタ端子に接続される第４のトランジスタと、
前記第２のトランジスタのゲート端子又はベース端子及び前記第４のトランジスタのドレイン端子又はコレクタ端子に接続される第１の定電流源とを有することを特徴とする固体撮像装置。
前記第２の定電流回路を流れる電流は、前記第１の定電流回路を流れる電流のＭ倍であり、
前記第２の抵抗の値は、前記第１の抵抗の値の１／Ｍ倍であることを特徴とする請求項７記載の固体撮像装置。
さらに、前記第４のトランジスタのゲート端子又はベース端子に接続される定電圧源を有することを特徴とする請求項７又は８記載の固体撮像装置。
さらに、第２の定電流源と、
ドレイン端子又はコレクタ端子が前記第２の定電流源に接続され、ゲート端子又はベース端子が前記第２の定電流源及び前記第４のトランジスタのゲート端子又はベース端子に接続される第５のトランジスタと、
前記第５のトランジスタのソース端子又はエミッタ端子と前記基準電位ノードとの間に接続される第３の抵抗とを有することを特徴とする請求項７〜９のいずれか１項に記載の固体撮像装置。
前記複数の画素は、行列状に配列され、
前記複数のアンプは、前記複数の画素の列毎に接続される複数のアンプであり、
前記複数の第１のトランジスタは、ソース端子又はエミッタ端子が相互に接続され、
前記第１の抵抗は、前記相互に接続されたソース端子又はエミッタ端子と前記基準電位ノードとの間に接続されることを特徴とする請求項７〜１０のいずれか１項に記載の固体撮像装置。
光電変換を行う光電変換素子を含む複数の画素と、
前記複数の画素の信号を増幅する複数のアンプと、
前記複数のアンプに定電流を流すための第１の定電流回路と、
定電流を流すための第２の定電流回路とを有し、
前記第１の定電流回路は、
複数の第１のトランジスタと、
前記複数の第１のトランジスタのソース端子又はエミッタ端子と基準電位ノードとの間に共通に接続される１個の第１の抵抗と、
ドレイン端子又はコレクタ端子が前記複数のアンプに接続され、ソース端子又はエミッタ端子が抵抗を介することなく前記複数の第１のトランジスタのドレイン端子又はコレクタ端子に接続される複数の第３のトランジスタとを有し、
前記複数の第１のトランジスタのソース端子又はエミッタ端子は、前記１個の第１の抵抗に直接接続され、
前記第２の定電流回路は、
ゲート端子又はベース端子が前記複数の第１のトランジスタのゲート端子又はベース端子に接続される第２のトランジスタと、
前記第２のトランジスタのソース端子又はエミッタ端子と基準電位ノードとの間に接続される第２の抵抗と、
ゲート端子又はベース端子が前記複数の第３のトランジスタのゲート端子又はベース端子に接続され、ソース端子又はエミッタ端子が前記第２のトランジスタのドレイン端子又はコレクタ端子及びゲート端子又はベース端子に接続される第４のトランジスタと、
前記第４のトランジスタのゲート端子又はベース端子及びドレイン端子又はコレクタ端子に接続される第１の定電流源とを有することを特徴とする固体撮像装置。