WO2001013686A1 - Carte de circuits imprimes multicouches, composition d'epargne de soudage, procede de fabrication de ladite carte imprimee et dispositif semi-conducteur - Google Patents

Carte de circuits imprimes multicouches, composition d'epargne de soudage, procede de fabrication de ladite carte imprimee et dispositif semi-conducteur Download PDF

Info

Publication number
WO2001013686A1
WO2001013686A1 PCT/JP2000/005044 JP0005044W WO0113686A1 WO 2001013686 A1 WO2001013686 A1 WO 2001013686A1 JP 0005044 W JP0005044 W JP 0005044W WO 0113686 A1 WO0113686 A1 WO 0113686A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
printed wiring
wiring board
multilayer printed
solder resist
Prior art date
Application number
PCT/JP2000/005044
Other languages
English (en)
French (fr)
Inventor
Hui Zhong
Kenichi Shimada
Yukihiko Toyoda
Motoo Asai
Dongdong Wang
Koji Sekine
Yoshitaka Ono
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP22885299A external-priority patent/JP2001053448A/ja
Priority claimed from JP11230875A external-priority patent/JP2001057466A/ja
Priority claimed from JP26693299A external-priority patent/JP2001094263A/ja
Priority claimed from JP26932099A external-priority patent/JP2001094239A/ja
Priority claimed from JP2000102769A external-priority patent/JP4535559B2/ja
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Priority to EP00948266A priority Critical patent/EP1211920B1/en
Priority to US10/049,270 priority patent/US7916492B1/en
Priority to DE60044974T priority patent/DE60044974D1/de
Publication of WO2001013686A1 publication Critical patent/WO2001013686A1/ja
Priority to US11/838,365 priority patent/US7910836B2/en
Priority to US12/685,190 priority patent/US20100163288A1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Definitions

  • Multilayer printed wiring board solder resist composition, method for manufacturing multilayer printed wiring board, and semiconductor device
  • the present invention relates to a multilayer printed wiring board, a method for manufacturing the multilayer printed wiring board, a solder resist composition, and a semiconductor device.
  • Multilayer printed wiring boards so-called multilayer build-up wiring boards, are manufactured by a semi-additive method or the like, and are mounted on a resin substrate reinforced with a glass cloth of about 0.5 to 1.5 mm called a core. It is manufactured by alternately laminating a conductor circuit made of copper or the like and an interlayer resin insulating layer. The connection between the conductor circuits via the inter-layer resin insulation layer of the multilayer printed wiring board is made by via holes.
  • build-up multilayer printed wiring boards have been manufactured by a method disclosed in, for example, Japanese Patent Application Laid-Open No. Hei 9-130500.
  • a through hole is formed in a copper-clad laminate on which a copper foil is adhered, and then a through hole is formed by performing electroless copper plating.
  • the surface of the substrate is etched into a conductor pattern to form a conductor circuit, and a roughened surface is formed on the surface of the conductor circuit by electroless plating or etching.
  • exposure and development are performed to form a via hole opening, and then an interlayer resin insulating layer is formed through UV curing and main curing. I do.
  • a thin electroless plating film is formed, and a plating resist is formed on the electroless plating film, followed by electrolytic plating. Then, etching is performed after the plating resist is stripped to form a conductor circuit connected to the underlying conductor circuit by a via hole.
  • solder resist layer for protecting the conductor circuit is formed, and an opening is provided for connection with electronic components such as IC chips and mother boards. After the exposed portions are plated, the solder paste is printed to form solder bumps, thereby completing the manufacture of the build-up multilayer printed wiring board.
  • the multilayer printed wiring board manufactured in this way is reflowed after mounting the IC chip, connecting the solder bumps to the pads of the IC chip, and forming an underfill (resin layer) under the IC chip. Then, by forming a sealing layer made of resin or the like on the IC chip, the manufacture of the semiconductor device on which the IC chip is mounted is completed.
  • the expansion coefficient (linear expansion coefficient) of each layer usually differs due to the material of each layer. That is, the linear expansion coefficient of the IC chip, the underfill, and the interlayer resin insulation layer is usually 20 ⁇ 10 ⁇ or less. However, the linear expansion coefficient of the solder resist layer is reduced due to the difference in the resin used. 6 0 X 1 0 — 6 to 8 0 X 1 ⁇ ⁇ ⁇ " 1 High, some of which are higher than 100 X 1 ⁇ ⁇ ⁇ " 1 .
  • the IC chip When a semiconductor device having such a configuration is operated, the IC chip generates heat, and this heat is transmitted to the solder resist layer, the interlayer resin insulation layer, and the like via an underfill, and these layers are thermally expanded due to a rise in temperature. I do.
  • Such cracking and peeling may also occur due to heating during the formation of solder bumps, heat cycle tests in which multilayer printed wiring boards are exposed to severe conditions, and reliability under high temperature and high humidity. In the test, cracks and the like are more likely to occur. If cracks occur in the solder resist layer, the insulation between the conductor circuit under the solder resist layer and the solder bumps or the like cannot be maintained, resulting in a decrease in insulation and reliability.
  • the interlayer resin insulation is used. Since a mixture of epoxy resin, acrylic resin, etc. is used for the layer, the dielectric constant and dielectric tangent in the GHz band are high.In this case, if an LSI chip using a high frequency signal in the GHz band is mounted, In some cases, signal delays and signal errors occur due to the high dielectric constant of the interlayer resin insulating layer.
  • the bumps for the external terminals of the solder resist layer may be generated due to the electromagnetic interaction between the wirings and the high dielectric properties of the insulating layer surrounding it. There was a problem that signal delays occurred inside and between wires.
  • the solder resist layer If the dielectric constant is high, the effect is offset, and signal delay and signal error may occur.
  • solder resist composition a (meth) atalylate of a novolak type epoxy resin, an imidazole curing agent, a bifunctional (meth) acrylate monomer, Polymers of (meth) acrylic acid ester having a molecular weight of about 500 to 500, thermosetting resin composed of bisphenol-type epoxy resin, photosensitive monomer such as polyvalent acrylic monomer, and glycol ether-based A paste-like fluid containing a solvent is used.
  • the solder resist layer was formed by performing the depressing.
  • a multilayer printed wiring board having such a solder resist layer is used by mounting an electronic component such as an IC chip. Therefore, if the IC chip or the like ignites for various reasons, it is desired to be able to withstand it. Specifically, those that pass the UL 94 criterion in the UL test standard are desired, and in particular, those that pass the combustion time criterion of 94 V-10 are desired.
  • the multilayer printed wiring board satisfies the above-described flame retardancy standards, and when forming the opening for the via hole and the opening for the solder pad, the multilayered printed wiring board is used with the resin insulating layer and the solder resist layer of the existing multilayer printed wiring board. It is desired that the opening property does not decrease in comparison, and that the adhesion between the resin insulating layer and the like and the conductor circuit does not decrease. Furthermore, it is also desired that the performance does not decrease when a reliability test is performed. .
  • the present invention has been made in order to solve the above-mentioned problems, and an object of the present invention is to provide a multi-layer printed wiring board manufacturing process, in which an IC chip is mounted on the multilayer printed wiring board, and a solder-resist layer is formed.
  • a multilayer printed wiring board free from cracks or the like caused by a difference in thermal expansion from other parts, a solder resist composition used for manufacturing the multilayer printed wiring board, and a multilayer printed using the solder resist composition It is to propose a method for manufacturing a wiring board.
  • Another object of the present invention is to provide a multilayer printed wiring board having a solder-resist layer in which signal delay and signal error are unlikely to occur even when a high frequency signal in the GHz band is used, and a semiconductor device. It is in.
  • a first invention of a first group of the present invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder-resist layer is formed on an outermost layer.
  • the resist layer is a multilayer printed wiring board characterized by containing an inorganic filler.
  • a second invention of the first group of the present invention is a solder resist composition used for producing the multilayer printed wiring board of the first invention of the first group of the present invention
  • a solder resist composition comprising an inorganic filler mixed in a paste containing a resin for a solder resist layer.
  • a third invention of the first group of the invention is a multilayer printed wiring board in which a conductive circuit and a resin insulation layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer, wherein the solder resist composition
  • the first invention of the second group of the invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer.
  • the above-mentioned solder resist layer is a multilayer printed wiring board characterized by containing one elastomer component.
  • a second invention of the second group of the invention is a solder resist composition used for producing the multilayer printed wiring board of the first invention of the second group of the invention
  • a solder resist composition comprising a paste containing a resin for a solder resist layer and one elastomer component.
  • a third invention of the second group of the invention is a method for manufacturing a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer is formed on an uppermost layer,
  • a method for producing a multilayer printed wiring board comprising using a solder resist composition of the second invention of the second group of the present invention.
  • a first invention of a third group of the present invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer,
  • the multilayer printed wiring board is characterized in that the dielectric constant at 1 GHz of the solder resist layer is 3.0 or less.
  • a second invention of a third group of the present invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer, wherein the solder resist layer Is a multilayer printed wiring board made of a polyolefin-based resin.
  • a third invention of a third group of the invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer having solder bumps is formed on an uppermost layer.
  • a semiconductor device comprising: an IC chip connected to the multilayer printed wiring board via the solder bumps;
  • the solder resist layer is made of a polyolefin resin
  • the semiconductor device is characterized in that the resin insulating layer is made of a polyolefin-based resin, a polyphenylene-based resin, or a fluorine-based resin.
  • a first invention of a fourth group of the present invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer,
  • the multilayer printed wiring board is characterized in that a dielectric loss tangent at 1 GHz of the solder-resist layer is 0.01 or less.
  • a second group of the second invention of the present invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer, wherein the solder resist layer Is a multilayer printed wiring board made of a polyphenylene ether resin.
  • a fourth invention of a fourth group of the invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer having solder bumps is formed on the uppermost layer. And an IC chip connected to the multilayer printed wiring board via the solder bumps,
  • the semiconductor device is characterized in that the solder resist layer is made of a polyphenylene ether resin, and the resin insulating layer is made of a polyphenylene ether resin, a polyolefin resin, or a fluorine resin.
  • a fifth group of the present invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer,
  • the solder resist layer is a multilayer printed wiring board characterized by containing a P atom-containing epoxy resin.
  • 1 (a) to 1 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 2 (a) to 2 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 3 (a) to 3 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 4 (a) to 4 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 5 (a) to 5 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board according to the present invention.
  • 6 (a) to 6 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 7A to 7D are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 8A to 8D are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 9A to 9C are cross-sectional views illustrating a part of the manufacturing process of the multilayer printed wiring board according to the present invention.
  • 10 (a) to 10 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 11A to 11D are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 12 (a) to 12 (d) show a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIG. 12 (a) to 12 (d) show a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 13 (a) to 13 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 14 (a) to 14 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 15A and 15B are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 16 (a) to 16 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 17 (a) to 17 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 18 (a) to 18 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 19 (a) to 19 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 20 (a) and (b) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 21 (a) to 21 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 22 (a) to (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 23 (a) to 23 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 24 (a) to 24 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 25 (a) to 25 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 26 (a) to (a) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 27 (a) to 27 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 28 (a) to (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 29 (a) to 29 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 31 (a) to 31 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 32 (a) to 32 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 33 (a) to 33 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 34 (a) to 34 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 35 (a) to 35 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 36 (a) and (b) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention. Explanation of reference numerals
  • a first invention of a first group of the invention is a multilayer printed wiring board in which a conductive circuit and a resin insulation layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer, wherein the solder resist layer Is a multilayer printed wiring board characterized by containing an inorganic filler.
  • the solder resist layer contains an inorganic filler
  • the solder resist layer has a coefficient of thermal expansion due to the inorganic filler. And the difference in the coefficient of linear expansion from the surrounding interlayer resin insulation layer and the underfill becomes small.As a result, the manufacturing process of the multilayer printed wiring board or the IC chip or the like on the manufactured multilayer printed wiring board is reduced. It is possible to prevent cracks in the solder resist layer after the electronic component is mounted, and prevent peeling between the solder resist layer and another layer.
  • the inorganic filler has a linear expansion coefficient of the resin constituting the solder resist layer. Therefore, when the solder-resist layer expands due to heat and a large internal stress is generated in the solder-resist layer due to the difference in linear expansion coefficient from the underfill or the interlayer resin insulation layer, etc. It will play a moderating role. As described above, as a result of relieving the internal stress of the solder resist layer by the inorganic filler, it is possible to prevent cracks and peeling from occurring in the solder resist layer.
  • the inorganic filler examples include, but are not particularly limited to, an aluminum compound, a calcium compound, a potassium compound, a magnesium compound, a silicon compound, and the like. These compounds may be used alone or in combination of two or more.
  • Examples of the aluminum compound include alumina and aluminum hydroxide, and examples of the calcium compound include calcium carbonate and calcium hydroxide.
  • Examples of the potassium compound include potassium carbonate.
  • Examples of the magnesium compound include magnesia, dolomite, and basic magnesium carbonate.
  • Examples of the silicon compound include silica and Zeolite and the like.
  • the shape of the inorganic filler is not particularly limited, examples thereof include a spherical shape, an elliptical spherical shape, and a polyhedral shape. Among them, a spherical shape, an elliptical spherical shape, and the like are desirable because a sharp point tends to cause cracks.
  • the size of the inorganic filler is desirably such that the length (or diameter) of the longest part is in the range of 0.1 to 5.0 ⁇ m. If it is less than 0, it is difficult to relieve the internal stress generated when the solder resist layer thermally expands, and the coefficient of thermal expansion cannot be adjusted. If it exceeds 5. ⁇ ⁇ , the solder resist layer itself becomes hard and brittle. In addition, when performing photo-curing or thermal curing, the inorganic filler inhibits the reaction between the resins, and as a result, cracks are likely to occur. From such a point, a transparent inorganic filler is more preferable.
  • the amount is 3-5 0 weight.
  • the range of / 0 is preferred. If it is less than 3% by weight, the thermal expansion coefficient of the solder resist layer may not be sufficiently reduced, while if it exceeds 50% by weight, the resolution may decrease.
  • the opening may be abnormal. More preferably, it is 5 to 40% by weight.
  • the content of the inorganic filler in the solder resist layer is preferably 5 to 40% by weight.
  • This linear expansion coefficient of the composite of the resin or resins constituting the solder resist layer is usually, 6 0 X 1 0 ⁇ 8 0 X 1 0- 6 K- 1 with high, the inorganic into this layer by containing the full Ira one, because it is possible to lower the coefficient of linear expansion up to 4 0 ⁇ 5 0 X 1 1 about.
  • sea-island structure refers to a state in which one elastomer component is dispersed in an “island” shape in the “sea” made of a solder resist composition other than the elastomer component.
  • elastomer examples include natural rubber, synthetic rubber, thermoplastic resin, and thermosetting resin.
  • elastomers made of thermosetting resin can sufficiently reduce stress.
  • thermosetting resin examples include polyester-based elastomer, styrene-based elastomer, vinylinole chloride-based elastomer, fluorine-based elastomer, amide-based elastomer, and olefin-based elastomer.
  • the solder resist layer constituting the multilayer printed wiring board of the first invention of the first group of the present invention may be, for example, a thermosetting resin, a thermoplastic resin, or a thermosetting resin, in addition to the inorganic filler and the elastomer. And a thermoplastic resin and the like.
  • Examples of such a resin layer include a (meth) acrylate of a novolak type epoxy resin, a bifunctional (meth) acrylate monomer, and a (meth) acrylate having a molecular weight of about 500 to 500,000.
  • Polymer thermosetting resin such as bisphenol type epoxy resin, and photosensitive monomer such as polyacrylic monomer
  • examples of the composition include those obtained by polymerizing and curing the composition.
  • the bifunctional (meth) acrylic acid ester monomer is not particularly limited, and examples thereof include esters of acrylic acid or methacrylic acid of various diols. 604, PM2, PM21 and so on.
  • Examples of the (meth) acrylates of the novolak type epoxy resin include epoxy resins obtained by reacting phenolic phenolic phenolic phenolic phenolic phenol glycidinoleate with atalinoleic acid methacrylic acid and the like. A method for manufacturing such a multilayer printed wiring board will be described later.
  • a first group of solder resist compositions according to the second invention of the present invention is a first group of solder resist compositions used for producing the multilayer printed wiring board of the first invention of the present invention
  • an inorganic filler is compounded in a paste containing a solder resist resin.
  • the compounding amount is preferably such that the content ratio in the formed solder-resist layer is 5 to 20% by weight.
  • the first group of the solder resist composition of the second invention of the present invention further comprises, in addition to the above-mentioned inorganic filler, a (meth) acrylate of the novolak-type epoxy resin, an imidazole curing agent, a bifunctional ( (Meth) Acrylic acid ester monomer, Polymer of (meth) acrylic acid ester having a molecular weight of about 500 to 500, Thermosetting resin composed of bisphenol type epoxy resin, etc., Photosensitivity of polyacrylic monomer, etc. It is desirable that the fluid be a paste-like fluid containing a reactive monomer, a dalicol ether-based solvent, and the like, and that its viscosity is adjusted to 25 to 1 to 10 Pa ⁇ s.
  • the imidazole curing agent is not particularly limited, but it is preferable to use an imidazole curing agent that is liquid at 25 ° C. This is because it is difficult to uniformly knead the powder, and the liquid can be kneaded more uniformly.
  • a liquid imidazole curing agent include 1-benzyl-12-methylimidazole (1B2MZ, manufactured by Shikoku Chemicals), 1-cyanoethyl-2-ethyl 4-methylimidazole (manufactured by Shikoku Chemicals, 2E4MZ—CN), 4-methyl-2-ethylimidazole (2E4MZ, manufactured by Shikoku Chemicals) and the like.
  • glycol ether solvent for example, a solvent having a chemical structure represented by the following general formula (1) is desirable, and is specifically selected from diethylene glycol dimethyl ether (DMDG) and triethylene glycol dimethyl ether (DMTG). It is more desirable to use at least one. This is because these solvents can completely dissolve the polymerization initiators benzophenone, michlaketone, and ethylaminobenzophenone by heating at about 30 to 50 ° C. CH 3 O— (CH 2 CH 2 O) n -CH 3 ⁇ ⁇ ⁇ (1)
  • n is an integer of 1 to 5.
  • solder resist layer is formed using such a solder resist composition
  • a solder resist composition first, in a step described later, a plurality of conductive circuits and interlayer resin insulating layers are formed, and a substrate on which a conductive circuit is formed on the uppermost layer is formed. Then, after applying a paste having the above composition by a roll coater method or the like, the paste is dried, or the solder resist composition is formed into a film, and the film is pressed. Thereafter, an opening for forming a solder bump is formed in a portion of the solder resist layer corresponding to a predetermined position of the lower conductive circuit, and a solder resist layer is formed by performing a hardening process as necessary.
  • a method of manufacturing a multilayer printed wiring board according to a third invention of the first group of the present invention is a multilayer printed wiring board in which a conductor circuit and a resin insulating layer are sequentially laminated on a substrate, and a solder resist layer is formed on an outermost layer.
  • a method of manufacturing a plate comprising:
  • the present invention is characterized in that a first group of the solder resist compositions of the second invention of the present invention is used.
  • a resin substrate is desirable. Specifically, for example, glass Epoxy substrates, polyester substrates, polyimide substrates, bismaleimid triazine resin substrates, thermosetting polyphenylene ether substrates, fluororesin substrates, ceramic substrates, copper-clad laminates, RCC substrates, and the like.
  • a through hole may be provided in the insulating substrate.
  • the through-hole is desirably formed using a drill having a diameter of 100 to 300 m, a laser beam, or the like.
  • a conductive circuit-shaped etching resist is formed on the substrate, and the conductive circuit is formed by performing etching. Copper plating is desirable for electroless plating.
  • a through-hole for a through-hole is formed in an insulating substrate, the wall of the through-hole for the through-hole is simultaneously subjected to electroless plating to form a through-hole. The connection may be made electrically.
  • a roughening process is usually performed on the surface of the electroless plating layer and the inner wall of the through hole when the through hole is formed.
  • the roughening treatment include blackening (oxidation) and monoreduction, spraying with a mixed aqueous solution of an organic acid and a cupric complex, and treatment with a Cu—Ni—P needle-like alloy.
  • the organic acid includes, for example, formic acid, acetic acid, propionic acid, butyric acid, valeric acid, caproic acid, acrylic acid, crotonic acid, oxalic acid , Malonic acid, succinic acid, glutaric acid, maleic acid, benzoic acid, glycolic acid, lactic acid, malic acid, sulfamic acid and the like.
  • the content of the organic acid is desirably 0.1 to 30% by weight. This is because the solubility of the oxidized copper can be maintained and the catalyst stability can be ensured.
  • cupric complex a cupric complex of an azole is desirable.
  • This cupric complex of azoles acts as an oxidizing agent for oxidizing metallic copper and the like.
  • azoles For example, diazole, triazole, tetrazole and the like can be mentioned. Of these, imidazole, 2-methylimidazole, 2-ethylimidazonole, 2-ethyl-14-methinoreimidazonole, 2-phenylimidazonole, and 2-phenyldecidimidazole are preferred.
  • the content of the cupric complex is preferably 1 to 15% by weight. This is because it is excellent in solubility and stability, and can also dissolve noble metals such as Pd constituting the catalyst core.
  • Specific methods for the above plating treatment include copper sulfate (l-40 g / l), nickel sulfate (0:!-6.0 g / l), cunic acid (10-20 g, l). , Sodium hypophosphite (10-100 g_l), boric acid (10-40 gZl) and surfactant (Sushinol 465, manufactured by Nissin Chemical Co., Ltd.) (0.01-:! OgZl)
  • a method of performing electroless plating in an electroless plating bath having a pH of 9 may be used.
  • a resin filler is filled into the through hole.
  • a resin filler is filled into the concave portion where the lower conductive circuit of the insulating substrate surface is not formed, and thereafter, the surface of the insulating substrate may be flattened by polishing or the like. .
  • the resin filler When the resin filler is filled in the through hole, the resin filler is dried, for example, under conditions of 100 ° C. for 20 minutes and then cured.
  • Curing is preferably carried out at a temperature between 50 and 250 ° C.
  • a temperature between 50 and 250 ° C.
  • step hardening may be performed by sequentially changing the temperature from a low temperature to a high temperature and then hardening.
  • the lower conductor circuit When the surface of the conductor layer is flattened by polishing, the lower conductor circuit may be subjected to another roughening treatment as necessary.
  • the roughening treatment method include blackening (oxidation) monoreduction treatment, spray treatment with a mixed aqueous solution of an organic acid and a cupric complex, treatment with Cu—Ni—P alloy plating, and the like.
  • a layer of a resin composition is formed on the substrate on which the conductive circuit is formed, and an opening for a via hole and a through hole as necessary are formed in the layer of the resin composition to form an interlayer.
  • a resin insulating layer is formed.
  • Examples of the material of the interlayer resin insulating layer include a resin composition for forming a roughened surface, and polyphenylene. Ether resins, polyolefin resins, fluororesins, thermoplastic elastomers, and the like.
  • the layer of the resin composition may be formed by applying an uncured resin, or may be formed by thermocompression bonding of an uncured resin film. Further, a resin film in which a metal layer such as a copper foil is formed on one surface of the uncured resin film may be attached.
  • soluble particles particles that are soluble in an acid or an oxidizing agent
  • a resin that is hardly soluble in an acid or an oxidizing agent hereinafter, referred to as a hardly soluble resin. Dispersed materials may be mentioned.
  • the soluble particles include resin particles soluble in an acid or an oxidizing agent (hereinafter referred to as “soluble resin particles”), inorganic particles soluble in an acid or an oxidizing agent (hereinafter referred to as “soluble inorganic particles”), and soluble in an acid or an oxidizing agent.
  • soluble resin particles resin particles soluble in an acid or an oxidizing agent
  • soluble inorganic particles inorganic particles soluble in an acid or an oxidizing agent
  • Metal particles hereinafter referred to as “soluble metal particles”. These soluble particles may be used alone or in combination of two or more.
  • the shape (particle size, etc.) of the soluble particles is not particularly limited, but (a) soluble particles having an average particle size of 10 / m or less, and (b) soluble particles having an average particle size of 2 ⁇ m or less are aggregated.
  • Agglomerated particles (c) a mixture of soluble particles having an average particle size of 2 to 1 Q / zm and soluble particles having an average particle size of 2 ⁇ m or less, (d) an average particle size of 2 to 10 ⁇ m Pseudo particles obtained by adhering at least one of a heat-resistant resin powder and an inorganic powder having an average particle size of 2 ⁇ m or less to the surface of the soluble particles of (e); A mixture of soluble particles of 8 / im with soluble particles having an average particle size of more than 0.8 m and less than 2 ⁇ ,
  • the soluble resin particles include those made of a thermosetting resin, a thermoplastic resin, and the like. When the soluble resin particles are immersed in a solution containing an acid or an oxidizing agent, they have a higher dissolution rate than the hardly soluble resin. It is not particularly limited.
  • the soluble resin particles include, for example, an epoxy resin, a fuynol resin, a polyimide resin, a polyphenylene resin, a polyolefin resin, a fluororesin, A resin composed of an amino resin (a melamine resin, a urea resin, a guanamine resin) or the like.
  • the resin may be composed of one of these resins, or may be composed of a mixture of two or more resins. Is also good.
  • the soluble resin particles resin particles made of rubber can also be used.
  • the rubber include polybutadiene rubber, various modified polybutadiene rubbers such as epoxy-modified, urethane-modified, (meth) acrylonitrile-modified, and (meth) acrylonitrile-butadiene rubber containing a carboxyl group.
  • the soluble resin particles are easily dissolved in an acid or an oxidizing agent.
  • an acid other than a strong acid can be dissolved, and when dissolving the soluble resin particles using an oxidizing agent, permanganese having a relatively weak oxidizing power is used. It can also dissolve in acids.
  • Examples of the soluble inorganic particles include at least one particle selected from the group consisting of an aluminum compound, a calcium compound, a potassium compound, a magnesium compound, and a silicon compound.
  • Examples of the aluminum compound include alumina and aluminum hydroxide, and examples of the calcium compound include calcium carbonate and calcium hydroxide.
  • Examples of the potassium compound include potassium carbonate and the like.
  • Examples of the magnesium compound include magnesia, dolomite, and basic magnesium carbonate, and examples of the silicon compound include silica and zeolite. These may be used alone or in combination of two or more.
  • the soluble metal particles include particles made of at least one selected from the group consisting of copper, nickel, iron, zinc, lead, gold, silver, aluminum, magnesium, calcium, and silicon. These soluble metal particles may have a surface layer coated with a resin or the like in order to ensure insulation.
  • the combination of the two types of soluble particles to be mixed is preferably a combination of resin particles and inorganic particles. Both have low electrical conductivity, so the insulation of the resin film can be ensured, and the thermal expansion can be easily adjusted with the poorly soluble resin, and cracks occur in the interlayer resin insulation layer formed using the resin film. This is because no peeling occurs between the interlayer resin insulating layer and the conductor circuit.
  • the hardly soluble resin is not particularly limited as long as it can maintain the shape of the roughened surface when the roughened surface is formed by using an acid or an oxidizing agent in the interlayer resin insulating layer. Resins, thermoplastic resins, and composites thereof. Further, a photosensitive resin obtained by imparting photosensitivity to these resins may be used.
  • thermosetting resin those containing a thermosetting resin are desirable. Thereby, the shape of the roughened surface can be maintained even by the plating solution or various heat treatments.
  • thermosetting resin examples include an epoxy resin, a phenol resin, and a polyimide resin.
  • photosensitized resin include a resin obtained by subjecting a thermosetting group to an acrylation reaction between methacrylic acid / acrylic acid and the like.
  • an epoxy resin having two or more epoxy groups in one molecule is more desirable.
  • Examples of the epoxy resin include cresol nopolak type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, phenol novolak type epoxy resin, alkylphenol novolak type epoxy resin, biphenol F type epoxy resin, and naphthalene type.
  • Examples include epoxy resins, dicyclopentadiene-type epoxy resins, epoxidized products of condensates of phenols and aromatic aldehydes having a phenolic hydroxyl group, triglycidyl isocyanurate, and alicyclic epoxy resins. These may be used alone or in combination of two or more. Thereby, it becomes excellent in heat resistance and the like.
  • thermoplastic resin examples include polyethersulfone (PES), polysnorrefon (PSF), polyphenylenesnorefon (PPS), polyphenylene sulfide (PPES), polyphenylene ether (PPE), and polyetherate. Louismid (PI), phenoxy resin, fluororesin and the like.
  • thermosetting resin thermoplastic resin 95/5 to 5050. This is because a high toughness value can be secured without impairing the heat resistance.
  • the mixing weight ratio of the soluble particles is preferably from 5 to 50% by weight, more preferably from 10 to 40% by weight, based on the solid content of the hardly-soluble resin.
  • the soluble particles in the resin film are substantially uniformly dispersed in the poorly soluble resin. It is possible to form a roughened surface with unevenness of uniform roughness.Even if a via hole or through hole is formed in the resin film, the adhesion of the metal layer of the conductor circuit formed on it can be secured. Because you can. Further, a resin film containing soluble particles only in the surface layer forming the roughened surface may be used. Thereby, since the portions other than the surface layer portion of the resin film are not exposed to the acid or the oxidizing agent, the insulation between the conductor circuits via the interlayer resin insulating layer is reliably maintained.
  • the amount of the soluble particles dispersed in the poorly soluble resin is 3 to 40% by weight based on the resin film. / 0 is desirable. If the amount of the soluble particles is less than 3% by weight, a roughened surface having desired irregularities may not be formed. If the amount exceeds 40% by weight, the soluble particles may be dissolved using an acid or an oxidizing agent. In addition, the resin film may be melted to a deep portion, and the insulation between the conductor circuits via the interlayer resin insulation layer formed using the resin film may not be maintained, which may cause a short circuit.
  • the resin film may contain a curing agent, a solvent, other components, and the like, if necessary, in addition to the soluble particles and the hardly-soluble resin.
  • the polyphenylene ether resin is not particularly limited, and examples thereof include polyphenylene oxide (PPO), polyphenylene ether (PPE), and the like.
  • PPO polyphenylene oxide
  • PPE polyphenylene ether
  • the polyolefin resin include polyethylene, polypropylene, polyisobutylene, polybutadiene, polyisoprene, cycloolefin resin, and copolymers of these resins.
  • the dielectric constant and dielectric loss tangent are low, signal delay and signal error are unlikely to occur even when using a high-frequency signal in the GHz band, and the mechanical properties such as rigidity are also excellent. Cycloolefin resins are preferred.
  • cycloolefin resin a homopolymer or copolymer of a monomer comprising 2-norbornene, 5-ethylidene-12-norbornene or a derivative thereof is desirable.
  • the derivative include a derivative in which an amino group for forming a crosslink, a maleic anhydride residue, or a maleic acid-modified derivative is bonded to a cycloolefin such as 2-norbornene.
  • Examples of the monomer for synthesizing the copolymer include ethylene and propylene.
  • the cycloolefin resin may be a mixture of two or more of the above resins, or may include a resin other than the cycloolefin resin.
  • the cycloolefin resin when it is a copolymer, it may be a block copolymer or a random copolymer.
  • the cycloolefin resin is a thermosetting cycloolefin resin. This is because by forming a bridge by heating, the rigidity is increased and the mechanical properties are improved.
  • the glass transition temperature (Tg) of the cycloolefin resin is desirably 130 to 200 ° C.
  • cycloolefin-based resin those already formed as a resin sheet (film) may be used, and a monomer or a low-molecular-weight polymer having a certain molecular weight is dispersed in a solvent such as xylene or cyclohexane. It may be in the state of a cured uncured solution.
  • RCC RESON COATED COP PER: copper foil with resin
  • the cycloolefin resin may not contain a filler or the like, It may contain flame retardants such as aluminum hydroxide, magnesium hydroxide, and phosphate esters.
  • fluororesin examples include ethyl tetrafluoroethylene copolymerized resin (ETFE), polychloromouth trifluoroethylene (PCTFE), and the like.
  • thermoplastic elastomer resin is not particularly limited. Examples thereof include styrene-based thermoplastic elastomers, olefin-based thermoplastic elastomers, urethane-based thermoplastic elastomers, polyester-based thermoplastic elastomers, and polyamide-based thermoplastic elastomers. Examples thereof include thermoplastic elastomers, 1,2-polybutadiene-based thermoplastic elastomers, PVC-based thermoplastic elastomers, and fluorine-based thermoplastic elastomers. Of these, an olefinic thermoplastic elastomer, a fluorine-based thermoplastic elastomer, is desirable because it can be used for electrical characteristics.
  • the interlayer resin insulating layer is formed by attaching the above resin film
  • the interlayer resin insulating layer is formed using a device such as a vacuum laminator under a reduced pressure or a vacuum under a pressure of 0.2 to 1.0 MPa. Pressure, 60 to: It is preferable to perform the pressure bonding at a temperature of 120, and then to heat-set the resin film.
  • the heat curing may be performed after forming a via hole opening and a through hole described later.
  • an interlayer resin insulating layer is formed by forming a via hole opening and, if necessary, a through hole in the resin composition layer.
  • the via hole opening is formed by laser processing or the like.
  • an opening for a via hole may be provided by performing exposure and development.
  • the laser light used for example, a carbon dioxide gas (C 0 2 ) laser, an ultraviolet laser, an excimer laser and the like can be mentioned, and among these, an excimer laser and a short-pulse carbon dioxide laser are desirable. .
  • the excimer laser can form a large number of via hole openings at once by using a mask or the like in which through holes are formed in portions where via hole openings are formed, as described later. Carbon dioxide laser This is because there is little damage to the resin around the opening.
  • the hologram method is a method of irradiating a target object with a laser beam through a hologram, a condensing lens, a laser mask, a transfer lens, or the like. Thus, a large number of openings can be efficiently formed.
  • the pulse interval is desirably 1 0-1 0 8 seconds.
  • the time for irradiating the laser for forming the opening is preferably 10 to 500 ⁇ s.
  • the through hole of the mask in which the through hole is formed in the portion where the hole for the via hole is formed needs to be a perfect circle in order to make the spot shape of the laser beam a perfect circle. Is preferably about 0.1 to 2 mm.
  • desmearing is preferably performed.
  • the desmear treatment can be performed using an oxidizing agent composed of an aqueous solution such as chromic acid or permanganate.
  • the oxygen plasma may be treated with CF 4 and mixed plasma or corona discharge or the like of oxygen.
  • the surface can also be modified by irradiating ultraviolet rays using a low-pressure mercury lamp.
  • a through-hole is formed in the substrate on which the resin composition layer is formed, the through-hole is formed using a drill having a diameter of 50 to 300 / m, a laser beam, or the like.
  • Examples of the acid include sulfuric acid, nitric acid, hydrochloric acid, phosphoric acid, and formic acid.
  • Examples of the oxidizing agent include chromic acid, chromic sulfuric acid, and permanganates such as sodium permanganate.
  • a catalyst is applied to the formed roughened surface, if necessary.
  • the catalyst include palladium chloride.
  • plasma treatment with oxygen, nitrogen or the like ⁇ dry treatment such as corona treatment is performed to remove the residue of the acid or oxidizing agent and to remove the surface of the interlayer resin insulating layer.
  • a thin-film conductor layer made of tin, zinc, copper, nickel, cobalt, thallium, lead or the like is formed on the formed interlayer resin insulating layer by electroless plating, sputtering, or the like.
  • the above-mentioned thin film conductor layer may be a single layer, or may be composed of two or more layers.
  • a thin film conductor layer made of copper, copper, and nickel is desirable in consideration of electrical characteristics, economy, and the like.
  • a thin film conductor layer made of metal is also formed on the inner wall surface of the through hole in this step, so that the through hole can be formed.
  • a through hole is formed in the above step (6), it is desirable to perform the following processing steps. That is, the surface of the electroless plating layer and the inner wall of the through hole are blackened (oxidized) by mono-reduction treatment, spray treatment with a mixed aqueous solution of an organic acid and a cupric complex, and plating of a Cu—Ni—P needle-like alloy A roughening process is performed using a process or the like. Thereafter, the inside of the through hole is further filled with a resin filler or the like, and then the surface layer of the resin filler and the surface of the electroless plating layer are flattened by a polishing treatment method such as puff polishing. .
  • electroless plating is performed, and the thin film conductor layer made of metal already formed is filled with resin.
  • a cover plating layer is formed on the through holes.
  • a plating resist is formed on a part of the interlayer resin insulating layer using a dry film, and thereafter, the thin film conductor layer is used as a plating lead, and electric plating is performed. An electroplating layer is formed on the non-formed portion.
  • the via hole opening may be filled with electric plating to form a field via structure.
  • a lid covering layer is formed thereon to form a field via structure. Is also good.
  • the plating resist is peeled off, and the thin-film conductor layer made of metal existing under the plating resist is removed by etching to form an independent conductor circuit. It is desirable to use copper plating as the electrical plating.
  • the etchant include a sulfuric acid-hydrogen peroxide aqueous solution, an aqueous solution of persulfate such as ammonium persulfate, sodium persulfate, persulfate rim, an aqueous solution of ferric chloride, cupric chloride, etc., hydrochloric acid, nitric acid, heat And dilute sulfuric acid.
  • a roughened surface may be formed at the same time as etching between conductor circuits using an etching solution containing the above-described cupric complex and an organic acid.
  • the catalyst on the interlayer resin insulating layer may be removed using an acid or an oxidizing agent.
  • metal such as palladium used for the catalyst is eliminated, so that it is possible to prevent a decrease in electric characteristics.
  • solder resist layer is formed on the substrate on which the outermost conductive circuit is formed.
  • the above-mentioned solder resist layer is formed by applying the above-mentioned solder-resist composition by a roll coater method, or by forming a resin film of the above-mentioned solder resist composition and then thermocompression bonding the resin film, and then exposing and developing. Processing, laser processing, etc. It is formed by performing an opening process and further performing a hardening process and the like.
  • solder paste is applied to the IC chip connection surface.
  • Solder bumps are formed by printing, and solder balls, pins, and the like are arranged on the connection surface of the external board, thereby completing the manufacture of the multilayer printed wiring board.
  • a conventionally known method can be used as a method of disposing the solder balls and pins.
  • a plasma treatment with oxygen, carbon tetrachloride, or the like may be performed as needed for a character printing step for forming product recognition characters or the like or for modifying the solder resist layer.
  • a plasma treatment with oxygen, carbon tetrachloride, or the like may be performed as needed for a character printing step for forming product recognition characters or the like or for modifying the solder resist layer.
  • a first group of multilayer printed wiring boards according to the first invention of the present invention can be manufactured.
  • the first invention of the second group of the invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer, wherein the solder resist layer Is a multilayer printed wiring board characterized by containing one elastomer component.
  • the solder resist layer contains an elastomer component
  • the solder resist layer is formed by the flexibility and rebound resilience of the elastomer. Even when a stress acts on the solder resist layer, the stress can be absorbed or relieved.
  • the manufacturing process of the multilayer printed wiring board and the electronic components such as IC chips on the manufactured multilayer printed wiring board can be performed. It is possible to suppress the occurrence of cracks and peeling in the solder resist layer after mounting, and it is possible to prevent the cracks from growing too large even when cracks occur.
  • elastomer component used in the first invention of the second group of the present invention examples include natural rubber, synthetic rubber, thermoplastic resin, thermosetting resin and the like.
  • thermosetting resins can absorb or relieve stress sufficiently.
  • Elastomer These elastomer components may be used alone or in combination of two or more.
  • Examples of the elastomer composed of the above-mentioned thermosetting resin include, for example, polyester-based elastomer, styrene-based elastomer, chloride-based elastomer, fluorine-based elastomer, amide-based elastomer, and olefin-based elastomer. And the like.
  • the shape of the elastomer component is not particularly limited, but a spherical shape, an elliptical spherical shape, or the like is preferable because of its excellent effect of absorbing and relaxing stress.
  • the size of the elastomer component is not particularly limited, but the length (or diameter) of the longest part is preferably in the range of 0.5 to 1.5 m. If the size of the above-mentioned elastomer component is less than 0.5 // m, it becomes difficult to relax or absorb the stress, and cracks are likely to occur, and if it exceeds 1.5 / zm, the resolution will increase. This is because the degree falls.
  • the elastomer component is microphase-separated so as to have a sea-island structure after curing of the solder-resist layer. This is because dispersing the elastomer component in this manner is most suitable for obtaining the effect of absorbing and relaxing stress by the elastomer component.
  • Content of the elastomer one component of the solder resist layer is 1 to 2 0 weight 0/0 is preferred. If the content is less than 1% by weight, it is difficult to relieve or absorb the stress and cracks are likely to occur, and if it exceeds 20% by weight, the resolution is reduced.
  • the solder resist layer contains an inorganic boiler in addition to the elastomer component.
  • the addition of the inorganic filler allows the solder resist layer and other layers (interlayer resin insulation) to be mixed for the same reason as described in the first group of the multilayer printed wiring board of the first invention of the present invention. This is because the linear expansion coefficient can be matched with that of the layer, etc., so that the occurrence of peeling and cracking due to the difference in linear expansion coefficient can be further prevented.
  • the inorganic filler is not particularly limited, for example, aluminum foil Palladium compounds, calcium compounds, potassium compounds, magnesium compounds, silicon compounds and the like. Specifically, those similar to those used for the multilayer printed wiring board of the first invention of the first invention can be mentioned. These may be used alone or in combination of two or more.
  • the content of the inorganic filler in the solder resist layer is preferably 5 to 20% by weight.
  • the solder resist layer constituting the multilayer printed wiring board of the first invention of the second group of the present invention may be formed of, for example, a thermosetting resin, a thermoplastic resin, or a thermosetting resin in addition to the inorganic filler and the elastomer. And a composite of a thermoplastic resin and a thermoplastic resin. Specific examples thereof include a solder resist layer constituting the multilayer printed wiring board according to the first invention of the first group. And the like are included.
  • a second group of the solder resist composition of the second invention of the present invention will be described.
  • a second group of the solder resist composition according to the second invention of the present invention is characterized in that an elastomer component is blended in a paste containing a resin for a solder resist layer.
  • the compounding amount is preferably such that the content ratio in the solder resist composition is 5 to 10% by weight.
  • the second group of the solder resist composition according to the second invention of the present invention includes, in addition to the elastomer component and the inorganic filler, (meth) acrylate of the novolak-type epoxy resin, an imidazole curing agent, and bifunctional ( (Meth) Acrylic ester monomer-Polymer of (meth) acrylic ester having a molecular weight of about 50,000 to 500, thermosetting resin composed of bisphenol-type epoxy resin, etc., photosensitivity of polyvalent acrylic monomer, etc. It is preferably a paste-like fluid containing a conductive monomer, a glycol ether-based solvent, and the like, and its viscosity at 25 ° C is desirably adjusted to 1 to 10 Pa ⁇ s.
  • the imidazole curing agent and the dalicol ether-based solvent include those similar to the solder resist composition of the first invention of the second invention of the first group.
  • solder resist layer is formed using such a solder resist composition
  • a substrate in which a plurality of conductive circuits and interlayer resin insulating layers are formed, and a conductive circuit is formed in the uppermost layer is prepared.
  • a paste having the above composition is applied by a roll coater method or the like, and dried.
  • an opening for forming a solder bump is formed in a portion of the solder resist layer corresponding to a predetermined position of a lower conductive circuit, and a solder resist layer is formed by performing a hardening process if necessary.
  • a method of manufacturing a multilayer printed wiring board according to a third invention of the second group comprises a multilayer printed wiring board in which a conductor circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer.
  • a method of manufacturing a plate comprising:
  • the present invention is characterized in that the solder resist composition of the second invention of the second invention is used.
  • a solder resist composition of the second invention of the second group of the present invention is applied to the above-mentioned method, that is, a solder resist composition is applied, or a film made of the solder resist composition is pressure-bonded. After that, an opening process such as an exposure development process is performed, and a curing process is further performed to form a solder resist layer.
  • a multilayer printed wiring board is manufactured in the same manner as the manufacturing steps (10) and (11) in the method for manufacturing a multilayer printed wiring board according to the third invention of the first group of the present invention.
  • a second group of multilayer printed wiring boards according to the first invention of the present invention can be manufactured.
  • a first invention of a third group of the invention is a multilayer printed wiring board in which a conductor circuit and a resin insulation layer are sequentially formed on a substrate, and a solder-resist layer is formed on an outermost layer, wherein the solder resist
  • the dielectric constant of the layer at 1 GHz is less than 3.0.
  • the feature is a multilayer printed wiring board.
  • the dielectric constant of the solder resist layer is as low as 3.0 or less, a high frequency signal in the GHz band is used. Even in this case, it is possible to prevent a signal error due to a signal propagation delay or a signal transmission loss occurring in the solder resist layer.
  • solder resist layer having a low dielectric loss tangent when used, in addition to the above characteristics, even when the distance between the solder bumps is reduced, the solder resist layer is generated regardless of the number of external terminal pads. It is possible to prevent signal errors due to signal transmission loss and the like.
  • the difference in thermal expansion coefficient between the solder resist layer and the interlayer resin insulating layer is small. The occurrence of cracks and peeling can be prevented.
  • the dielectric constant at 1 GHz of the solder resist layer is 3.0 or less.
  • the dielectric loss tangent at 1 GHz of the solder resist layer is preferably 0.01 or less.
  • the solder resist layer having a low dielectric constant and a low dielectric loss tangent as described above includes a polyolefin resin, a polyphenylene ether and a fluorine resin. It is desirable that the resin should contain at least one selected from the group consisting of resins.
  • polystyrene-based resin examples include, for example, polyethylene, polypropylene, polyisobutylene, polybutadiene, polyisoprene, cycloolefin-based resin, and copolymers of these resins.
  • thermoplastic polyolefin resins having a melting point of 200 ° C or higher include, for example, TPX (Mixing point: 240 ° C) manufactured by Mitsui Petrochemical Industries, and Idemitsu Petrochemical Co., Ltd. Name: SPS (melting point: 270 ° C) and the like.
  • cyclolefin has a low dielectric constant and a low dielectric loss tangent, is less likely to cause signal delay and signal error even when a high frequency signal in the GHz band is used, and has excellent mechanical properties such as rigidity.
  • a system resin is desirable.
  • the cycloolefin resin is preferably a homopolymer or a copolymer of a monomer comprising 2-norbornene, 5-ethylidene-12-norbornene or a derivative thereof.
  • the derivative include a derivative in which an amino group for forming a crosslink, a maleic anhydride residue or a maleic acid-modified residue is bonded to cyclofluorfin such as 2-norbornene.
  • Examples of the monomer for synthesizing the copolymer include ethylene and propylene.
  • the cycloolefin resin may be a mixture of two or more of the above resins, or may include a resin other than the cycloolefin resin.
  • the cycloolefin resin when it is a copolymer, it may be a block copolymer or a random copolymer.
  • the cycloolefin resin is a thermosetting cycloolefin resin. This is because by forming a bridge by heating, the rigidity is increased and the mechanical properties are improved.
  • the glass transition temperature (Tg) of the cycloolefin resin is desirably 130 to 200 ° C.
  • cycloolefin-based resin those already formed as a resin sheet (film) may be used, and a monomer or a low-molecular-weight polymer having a certain molecular weight is dispersed in a solvent such as xylene or cyclohexane. It may be in the state of a cured uncured solution.
  • RCC RE SIN COATED COP PER: resin coated copper foil
  • the cycloolefin resin may not contain a filler or the like, or may contain a flame retardant such as aluminum hydroxide, magnesium hydroxide, or a phosphate.
  • the polyolefin resin used for the solder resist layer is usually transparent. Therefore, if the polyolefin resin is used as it is for the solder resist layer, the conductor circuit or target mark of the inner layer may be read incorrectly when mounting and cutting into individual pieces. It is desirable to color the polyolefin resin forming the resist layer in green or dark blue. In this way, the alignment marks on the inner layer and the surface layer of the multilayer printed wiring board can be determined.
  • the resin constituting the resin insulation layer of the multilayer printed wiring board according to the first invention of the third group of the invention include polyolefin-based resins, polyphenylene-based resins (PPE, PPO, etc.), fluorine-based resins, and the like. Is desirable.
  • polyolefin resin examples include the above-mentioned polyethylene and polypropylene
  • fluorine resin examples include ethyl Z-tetrafluoroethylene copolymer resin (ETFE) and polychlorinated trifluoroethylene (PCTFE). Is mentioned.
  • the dielectric constant and the dielectric loss tangent of the entire multilayer printed wiring board can be reduced, and signal delay and signal error hardly occur even when a high frequency signal in the GHz band is used.
  • the coefficient of thermal expansion of the resin used for the resin insulating layer does not greatly differ from the coefficient of thermal expansion of the polyolefin resin used for the solder resist layer, peeling, cracks, and the like hardly occur. ,.
  • a second invention of a third group of the present invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer, wherein the solder resist layer Is a multilayer printed wiring board made of a polyolefin-based resin.
  • the solder resist layer since a polyolefin-based resin is used for the solder resist layer, a high frequency signal in the GHz band is used. However, it is possible to prevent a signal error due to a signal propagation delay or a signal transmission loss occurring in the solder resist layer. In addition, when a solder resist layer having a low dielectric constant is used, even when a high frequency signal in the GHz band is used, the signal propagation delay generated in the solder resist layer ⁇ the signal transmission loss Thus, it is possible to further prevent signal errors caused by the above.
  • solder resist layer having a low dielectric loss tangent when used, in addition to the above characteristics, even when the distance between the solder bumps is reduced, the solder resist layer is generated regardless of the number of external terminal pads. It is possible to prevent signal errors due to signal transmission loss and the like.
  • the difference in the coefficient of thermal expansion between the solder resist layer and the interlayer resin insulating layer is small. Therefore, occurrence of cracks and peeling can be prevented.
  • the polyolefin resin used for the solder resist layer is not particularly limited, but the dielectric constant at 1 GHz is 3.0 or less. Things are desirable. By using such a material having a low dielectric constant, it is possible to prevent signal errors due to signal propagation delay, signal transmission loss, and the like.
  • the above dielectric constant is desirably 2.4 to 2.7.
  • the dielectric loss tangent at 1 GHz of the polyolefin-based resin used for the solder resist layer is desirably 0.01 or less.
  • polystyrene-based resin examples include, for example, polyethylene, polypropylene, polyisobutylene, polybutadiene, polyisoprene, cycloolefin-based resin, and copolymers of these resins.
  • Examples of the commercially available polyolefin-based resin include those similar to those used in the first invention of the third group of the present invention.
  • the dielectric constant and the dielectric loss tangent are low, signal delay and signal error hardly occur even when a high frequency signal in the GHz band is used, and the mechanical characteristics such as rigidity are excellent.
  • An orifice refining resin is desirable.
  • the cycloolefin-based resin include the same cycloolefin resin used in the first invention of the third group of the present invention.
  • the same resin as that used in the first invention of the third group of the present invention is desirable as the resin constituting the interlayer resin insulating layer of the multilayer printed wiring board of the second invention of the third group of the present invention. .
  • the dielectric constant and the dielectric loss tangent of the entire multilayer printed wiring board can be reduced, similarly to the multilayer printed wiring board of the first invention of the third group of the present invention. Even when a high-frequency signal in the band is used, signal delay and signal error hardly occur. In addition, since the coefficient of thermal expansion of the resin used for the resin insulating layer does not greatly differ from the coefficient of thermal expansion of the polyolefin resin used for the solder resist layer, peeling cracks and the like are less likely to occur.
  • the third group of multilayer printed wiring boards of the first and second inventions of the present invention is the same as that of the third group of the present invention except that a solder resist composition containing the above resin (polyolefin resin or the like) is used. It can be manufactured by the same method as the method for manufacturing a multilayer printed wiring board according to the invention.
  • a solder resist composition containing the above resin polyolefin resin or the like
  • it can be manufactured by the same method as the method for manufacturing a multilayer printed wiring board according to the invention.
  • the third group of multilayer printed wiring boards of the present invention includes a polyolefin resin, a polyphenylene resin, and a fluorine resin as the material of the interlayer resin insulating layer. It is desirable to use a system resin. When forming an interlayer resin insulating layer using such a material, it is desirable to form an opening for a via hole by laser processing.
  • a third invention of a third group of the invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer having solder bumps is formed on the uppermost layer. And an IC chip connected to the multilayer printed wiring board via the solder bumps,
  • the semiconductor device is characterized in that the solder resist layer is made of a polyolefin resin, and the resin insulating layer is made of a polyolefin resin, a polyphenylene resin, or a fluorine resin.
  • the polyolefin resin used in the solder resist layer of the semiconductor device of the third invention of the third group of the present invention is, for example, used for the multilayer printed wiring board of the first invention of the third group of the present invention.
  • Examples thereof include the same as the polyolefin resin.
  • the polyolefin resin is preferably a cycloolefin resin. This is because the dielectric constant and the dielectric loss tangent are low and the mechanical properties are excellent.
  • the resin insulating layer of the semiconductor device of the third invention of the third group of the present invention is made of a polyolefin resin, a polyphenylene resin or a fluorine resin.
  • a polyolefin resin By using such a resin, it is Rukoto reduce the dielectric constant and dielectric loss tangent of the entire multilayered printed circuit board, signal delay and signal errors does not occur easily even when using a high-frequency signal of GH Z band.
  • the coefficient of thermal expansion of the resin used for the resin insulating layer does not greatly differ from the coefficient of thermal expansion of the polyolefin resin used for the solder resist layer, peeling, cracks, and the like hardly occur.
  • the semiconductor device of the third invention of the third group of the present invention After manufacturing a multilayer printed wiring board having solder bumps by the above-described method, a predetermined number of solder resist layers on the solder resist layer having solder bumps are formed. Place the IC chip in the position of, and reflow the solder by heating, and connect the wiring of the printed wiring board and the IC chip. Subsequently, the printed wiring board to which the IC chip is connected is filled with an underfill, and resin sealing is performed, thereby completing the manufacture of the semiconductor device.
  • the frequency of the IC chip 1 even GH Z or more high-frequency signal region due to the delay and the signal electrical transmission loss and the like of the signal propagation No signal error occurs.
  • a fourth group of the first invention of the present invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer, wherein the solder resist
  • the multilayer printed wiring board is characterized in that the dielectric tangent of the layer at 1 GHz is not more than 0.01.
  • the dielectric tangent at 1 GHz of the solder resist layer is 0.01 or less, so that the solder resist layer It is possible to prevent a signal error due to a generated signal propagation delay or a signal transmission loss.
  • a fourth group of the solder resist layers of the multilayer printed wiring board according to the first invention of the present invention has a dielectric loss tangent at 1 GHz of 0.01 or less.
  • the dielectric constant at 1 GHz of the solder resist layer is desirably 3.0 or less.
  • a fourth group of the multilayer printed wiring board according to the first invention of the present invention, wherein the solder resist layer having a low dielectric loss tangent and a low dielectric constant as described above comprises a polyphenylene ether resin, a polyolefin resin, and a fluorine resin. It is desirable that the material contains at least one selected from the group consisting of:
  • polyphenylene ether resin examples include those similar to the polyphenylene ether used in the second multilayer printed wiring board of the present invention in a fourth group described in detail below.
  • polyolefin-based resin examples include those similar to those used for the solder resist layer of the multilayer printed wiring board according to the first invention of the third group.
  • fluorine-based resin examples include ethyl tetrafluoroethylene copolymer resin (ETFE), and polychloro mouth trifluoroethylene (PCTFE). It is.
  • ETFE ethyl tetrafluoroethylene copolymer resin
  • PCTFE polychloro mouth trifluoroethylene
  • Examples of the resin used for the resin insulating layer of the multilayer printed wiring board of the present invention include a polyphenylene ether resin, a polyolefin resin, and a fluorine resin.
  • Examples of the above polyphenylene ether resin include those similar to the polyphenylene ether resin used for the solder resist layer of the second invention of the fourth group of the present invention described in detail below.
  • polyolefin-based resin and the fluorine-based resin examples include those similar to those used for the above-described solder resist layer.
  • a second group of the second invention of the present invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer, wherein the solder resist layer Is a multilayer printed wiring board characterized by comprising a polyphenylene ether resin.
  • a polyphenylene ether resin is used for the solder resist layer, a high frequency signal in the GHz band is used. Even in this case, it is possible to prevent a signal error due to a signal propagation delay or a signal transmission loss occurring in the solder resist layer. Also, when a solder resist layer having a low dielectric loss tangent is used, even when a high-frequency signal in the GHz band is used, signal propagation delay or signal transmission loss generated in the solder resist layer is caused. Can be prevented from occurring.
  • the polyphenylene ether resin used for the solder resist layer is not particularly limited. For example, a repeating unit represented by the following chemical formula (2) And a thermosetting polyphenylene ether resin having a repeating unit represented by the following chemical formula (3).
  • n an integer of 2 or more.
  • m represents an integer of 2 or more.
  • R 1 and R 2 represent a methylene group, an ethylene group or one CH 2 — 0 _CH 2 —, and even if both are the same, Good or different.
  • thermoplastic polyphenylene ether resin having a repeating unit represented by the above chemical formula (2) has a structure in which a methyl group is bonded to a benzene ring, but the polyphenylene ether which can be used in the present invention.
  • the ether resin may be a derivative in which the above-mentioned methyl group is substituted by another alkyl group such as an ethyl group, or a derivative in which hydrogen of a methyl group is substituted by fluorine.
  • polyphenylene ether resins may be used alone or in combination of two or more.
  • thermosetting polyphenylene ether resin represented by the above chemical formula (3) is desirable from the viewpoint of increasing the mechanical properties.
  • the polyphenylene ether resin preferably has a dielectric loss tangent at 1 GHz of 0.01 or less and a dielectric constant of 3.0 or less.
  • polyphenylene ether resins including thermosetting polyphenylene ether resins
  • ) is 0. 7 X 1 0- 3 ⁇ 1. decreases with about 0 X 1 0, are included in the above desirable range, also have a glass transition temperature of about 2 1 0 to 250 ° C
  • the water absorption is as low as 0.05% or less, it is suitable for use as a solder resist layer.
  • polyphenylene ether resin those already molded as a resin sheet (film) may be used, and a monomer or a low-molecular-weight polymer having a certain molecular weight may be used as an aromatic hydrocarbon such as xylene or toluene. It may be in the form of an uncured solution dispersed in a solvent such as a hydrogen-based solvent or cyclohexane.
  • RCC REIN COATED CO PPER: copper foil with resin
  • the resin used for the solder resist layer may be composed of only the above-mentioned polyphenylene ether resin, or may be a resin containing other components within a range that does not impair the low dielectric constant and low dielectric loss tangent. There may be.
  • Examples of the resin used for the resin insulating layer of the multilayer printed wiring board according to the second invention of the fourth group include polyphenylene ether resin, polyolefin resin, fluorine resin and the like.
  • Examples of the polyphenylene ether-based resin include those similar to the above-mentioned polyphenylene ether resin used for the solder-resist layer.
  • Examples of the polyolefin-based resin and the fluorine-based resin include those similar to those used in the first invention of the fourth group of the present invention.
  • a polyphenylene ether resin is desirable.
  • the dielectric loss tangent and permittivity of the entire multilayer printed wiring board can be reduced, and signal delay and signal error can occur even when a high-frequency signal in the GHz band is used. It ’s hard to get up. Further, since the difference in the coefficient of thermal expansion between the interlayer resin insulating layer and the solder resist layer is small, cracks and peeling can be more reliably prevented.
  • the fourth group of multilayer printed wiring boards of the first and second inventions of the present invention is the first group of the present invention except that a lens solder resist composition containing the above resin (polyphenylene ether resin) is used. It can be manufactured by using the method for manufacturing a multilayer printed wiring board according to the third invention. Further, in the production of the multilayer printed wiring board of the first and second inventions of the fourth group of the present invention, it is desirable to form an opening using a laser when forming a solder resist layer having an opening. . This is because a polyphenylene resin or the like is suitable for forming an opening using a laser.
  • a material of the interlayer resin insulation layer As described above, in the production of the multilayer printed wiring board of the first and second inventions of the fourth group of the present invention, as a material of the interlayer resin insulation layer, a polyphenylene ether resin, a polyolefin resin, a fluorine-based resin is used. It is desirable to use a resin. When the interlayer resin insulating layer is formed by using such a material, it is desirable to form the opening for the via hole by laser processing.
  • a fourth group of the third invention of the present invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer having solder bumps is formed on an uppermost layer. And an IC chip connected to the multilayer printed wiring board via the solder bumps,
  • the semiconductor device is characterized in that the solder resist layer is made of a polyphenylene ether resin, and the resin insulating layer is made of a polyphenylene ether resin, a polyolefin-based resin, or a fluorine-based resin.
  • the polyphenylene ether resin used in the solder resist layer of the semiconductor device according to the third invention of the fourth group of the invention is the same as the polyphenylene ether resin used in the first invention of the fourth group of the invention. And the like.
  • the above polyphenyrene As the one-ter resin, a thermosetting polyphenylene ether resin is desirable.
  • the resin insulating layer of the semiconductor device according to the third invention of the fourth group is made of a polyphenylene ether resin, a polyolefin resin or a fluorine resin.
  • a resin By using such a resin, the dielectric constant and the dielectric loss tangent of the entire multilayer printed wiring board can be reduced, and signal delay and signal error hardly occur even when a high frequency signal in the GHz band is used. ,.
  • the coefficient of thermal expansion of the resin used for the resin insulating layer does not greatly differ from the coefficient of thermal expansion of the polyphenylene ether resin used for the solder resist layer, peeling, cracks, and the like hardly occur.
  • a solder resist layer having solder bumps is manufactured. Place the IC chip on the upper predetermined position, reflow the solder by heating, and connect the wiring of the printed wiring board and the IC chip. Subsequently, the printed wiring board to which the IC chip is connected is filled with an underfill, and resin sealing is performed, thereby completing the manufacture of the semiconductor device.
  • the semiconductor device of the third invention of the fourth group of the present invention even if the frequency of the IC chip is a high-frequency signal region of 1 GHz or more, it is caused by signal propagation delay, signal transmission loss, and the like. No signal error occurs.
  • a fifth group of the present invention is a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and a solder resist layer is formed on an outermost layer,
  • the above-mentioned solder resist layer is a multilayer printed wiring board characterized by containing a P-atom-containing epoxy resin.
  • the solder resist layer contains the P-atom-containing epoxy resin, it has excellent flame retardancy due to the presence thereof. This is because the epoxy resin used as the raw material for the solder resist layer contains P atoms, so even if the resin starts burning at the time of ignition, the combustion stops once at the P atoms.
  • solder resist layer formed on a fifth group of the multilayer printed wiring board of the present invention. Since epoxy resin, which has excellent adhesion, is used as a raw material, the adhesion between the solder resist layer and the conductor circuit is high.
  • solder resist layer the same material as that usually used for the non-P-atom-containing epoxy resin is used, so that the solder-resist layer is exposed and developed. Thus, an opening having a desired shape is formed.
  • the solder resist layer contains a P atom-containing epoxy resin.
  • the P-atom-containing epoxy resin is not particularly limited as long as it is a phosphorus-containing epoxy resin. Among them, an epoxy resin having a phosphate residue is preferable, and an epoxy resin having a phosphate ester bond is preferred. More desirable.
  • an epoxy resin having a divalent phosphoric acid residue and having epoxy groups at both ends and an epoxy resin having a monovalent phosphoric acid residue at one end and epoxy at the other end Epoxy resins having groups are preferred.
  • Examples of the epoxy resin having a divalent phosphoric acid residue and having epoxy groups at both ends include a P atom-containing epoxy resin represented by the following general formula (4).
  • the P-atom-containing epoxy resin represented by the general formula (4) has a phosphate ester bond.
  • the phosphoric acid residue is represented by the following chemical formula (6)
  • a compound represented by the following formula is bonded.
  • the compound that binds to the phosphate residue is, for example, a compound represented by the following chemical formula (7).
  • Examples of the epoxy resin having a monovalent phosphoric acid residue at one end and an epoxy group at the other end include, for example, a P atom-containing epoxy resin represented by the following general formula (5). Xy resin and the like.
  • X 3 represents O or a single bond
  • R represents an alkyl group having 2 to 8 carbon atoms.
  • the P-atom-containing epoxy resin represented by the general formula (5) has a phosphate ester bond.
  • the compound binding to the phosphate residue may be, for example, a compound having an epoxy group at a terminal represented by the chemical formula (7). Good.
  • alkyl group examples include an ethyl group, a propyl group, an isopropyl group, a butyl group, a sec-butyl group, a t-tert-butyl group, and the like. Of these, a butyl group is preferred.
  • the content of the P atom-containing epoxy resin in the solder resist layer is desirably 0.1 to 70% by weight. If the amount is less than 0.1% by weight, the multilayer printed wiring board may not have sufficient flame retardancy. Flame retardancy does not improve much.
  • the solder resist layer desirably contains a silicon compound, an aluminum compound, a magnesium compound, or the like as an inorganic filler.
  • these compounds include, for example, those similar to the inorganic filler used for the multilayer printed wiring board of the first invention of the first group of the invention.
  • These compounds may be contained alone or in combination of two or more.
  • the inorganic filler preferably has a particle size of 0.1 to 5.0 ⁇ m. If the particle size is less than 0.1 im, the effect of relieving the stress generated in the solder resist layer is not obtained much.On the other hand, if it exceeds 5. ⁇ , the curability of the solder resist composition layer may be reduced. This may have an adverse effect, and may have an adverse effect on the opening properties when an opening for a solder pad or the like is provided in the layer of the solder resist composition.
  • the shape of the inorganic filler is not particularly limited, and examples thereof include a spherical shape, an elliptical spherical shape, a crushed shape, and a polyhedral shape.
  • a spherical shape is preferable because the stress generated in the solder resist layer is easily reduced and the solder resist layer hardly becomes a projection on the surface.
  • the content of the inorganic filler of the solder resist layer is 0.1 to 1 5 weight 0/0 is preferred.
  • the content is less than 0.1% by weight, the effect of relaxing the stress generated in the solder resist layer is poor, and if it exceeds 15% by weight, the hardening property of the layer of the solder resist composition is adversely affected. In some cases, this may have an adverse effect on the opening properties of the solder resist composition when a solder pad opening or the like is provided in the solder resist composition layer.
  • the solder resist layer constituting the multilayer printed wiring board of the fifth group of the present invention may be, for example, a thermosetting resin or a thermoplastic resin in addition to the F atom-containing epoxy resin and the inorganic filler. Or a composite of a thermosetting resin and a thermoplastic resin. Specific examples thereof include (meth) acrylate of nopolak epoxy resin, bifunctional (meth) acrylate monomer, and poly (meth) acrylate having a molecular weight of about 500 to 500,000.
  • a first group of the present invention which is obtained by polymerizing and curing a solder-resist composition comprising a thermosetting resin composed of a bisphenol-type epoxy resin, a photosensitive monomer such as a polyvalent acrylic monomer, or the like; Examples thereof include those similar to those used in the multilayer printed wiring board of the first invention.
  • an uncured solder resist composition containing the above-mentioned P atom-containing epoxy resin or the like is prepared, and is applied by an alcohol coater method or the like. After preparing a resin film made of the solder resist composition, a method of thermocompression bonding the resin film may be used.
  • the above-mentioned inorganic filler is contained in the solder resist layer, it is preferable to add the above-mentioned inorganic filler after dispersing it in a solvent such as methyl ethyl ketone when preparing the above-mentioned solder-resist composition.
  • the inorganic filler can be uniformly dispersed in the solder resist layer without aggregating.
  • the above solder resist composition contains, in addition to phosphorus, a phosphorus compound, and an inorganic filler, (meth) acrylate of the novolak epoxy resin, an imidazole curing agent, 2 functional (meth) acrylate monomers, and a molecular weight of 500 Approximately 50,000 (meta) acrylate polymer, thermosetting resin composed of bisphenol-type epoxy resin, photosensitive monomer such as polyvalent acrylic monomer, glycol ether-based solvent, etc. It is desirable that the fluid be in the form of a liquid. Also, its viscosity is
  • the temperature be adjusted to 1 to 10 Pa ⁇ s at 25 ° C.
  • Examples of the imidazole curing agent and the glycol ether-based solvent include those similar to those used in the first group of the solder resist compositions of the second invention of the present invention.
  • the solder resist layer having such a configuration is excellent in flame retardancy because it contains the P-atom-containing epoxy resin, and the multilayer resist on which the solder resist layer is formed is formed.
  • the printed circuit board meets the criteria of UL 94 (flame retardancy test of polymer materials) in the UL test standard, and among them, it meets the criteria of 94 V-0.
  • the fifth group of multilayer printed wiring boards of the present invention is the same as the first group of multilayer printed wiring boards of the present invention except that a solder resist composition containing a P-atom-containing epoxy resin is used. Can be manufactured.
  • the resin used for forming the resin insulating layer preferably contains the P-atom-containing epoxy resin described above. Since the P-atom-containing epoxy resin is contained not only in the solder resist layer but also in the resin insulation layer, the flame retardancy of the multilayer printed wiring board is further improved.
  • cresol one novolac type epoxy resin made by Nippon Kayaku Co., molecular weight: 250 0
  • photosensitive monomer Alonix M3 15 manufactured by Toa Gosei Co., Ltd.
  • defoamer Sannopco S
  • cresol one novolac type epoxy resin made by Nippon Kayaku Co., molecular weight: 250 0
  • Akuriru compound 80 weight 0/0 at a concentration of diethylene glycol dimethyl ether (DMDG) to dissolved resin solution 35 parts by weight of 4 parts by weight of photosensitive monomer (Alonix M315, manufactured by Toa Kasei Co., Ltd.), 0.5 parts by weight of defoamer (S-65, manufactured by Sannopco) and 3.6 parts by weight of N-methylpyrrolidone (NMP) Was placed in a container and mixed by stirring to prepare a mixed composition.
  • DMDG diethylene glycol dimethyl ether
  • S-65 manufactured by Sannopco
  • NMP N-methylpyrrolidone
  • a curing agent As a curing agent, 6.5 parts by weight of an imidazole curing agent (2E4MZ-CN, manufactured by Shikoku Chemicals Co., Ltd.) was used.
  • the starting material was a copper-clad laminate in which 18 m copper foil 8 was laminated on both sides of a substrate 1 made of glass epoxy resin or BT (bismaleimid triazine) resin with a thickness of 1 mm (Fig. 1 (See (a)).
  • the copper-clad laminate was drilled, subjected to electroless plating, and etched in a pattern to form a lower conductor circuit 4 and a through hole 9 on both sides of the substrate 1.
  • the resin filler 10 is applied to one surface of the substrate using a roll coater, so that the lower conductor circuit 4 or the through hole is formed. 9 and heat-dried. On the other side, resin filler 10 was similarly filled between conductor circuits 4 or into through holes 9 and heat-dried (see Fig. 1 (c)). ).
  • the insulating substrate on which the conductor circuit has been formed by the above process is alkali-degreased and soft-etched, and then treated with a catalyst solution containing palladium chloride and an organic acid to provide a Pd catalyst. Then, the catalyst was activated.
  • the resin composition for forming a roughened surface for the lower layer described in B above (viscosity: 1.5 Pa ⁇ s) is applied to both surfaces of the substrate within 24 hours using a mouth coater. After being left in a horizontal state for 20 minutes, drying was performed at 60 ° C. for 30 minutes. Next, the resin composition for forming a roughened surface for the upper layer (viscosity: 7 Pa ⁇ s) described in A above was applied using a mouth coater within 24 hours after preparation, and was similarly kept in a horizontal state for 20 minutes. After drying for 30 minutes at 60 ° C, layers 2a and 2b of the resin composition for forming a roughened surface with a thickness of 35 // m were formed (Fig. 2 (b) See).
  • a photomask film printed with a black circle having a diameter of 85 / m is adhered to both sides of the substrate on which the layer of the resin composition for forming a roughened surface is formed in the above (7). After exposure at an intensity of 500 mJZcm 2 , it was spray-developed with a DMDG solution. Thereafter, the substrate is further exposed to light at an intensity of 300 OmjZ cm 2 using an ultra-high pressure mercury lamp and subjected to a heat treatment at 100 ° C for 1 hour, at 120 ° C for 1 hour, and at 150 ° C for 3 hours.
  • the substrate on which the via hole opening 6 is formed is immersed in a chromic acid aqueous solution (7 500 g / 1) for 19 minutes to dissolve and remove the epoxy resin particles present on the surface of the interlayer resin insulating layer, and remove the surface. It was roughened to obtain a roughened surface. Then, they were immersed in a neutralization solution (manufactured by Shipley) and washed with water (see Fig. 2 (d)).
  • a neutralization solution manufactured by Shipley
  • catalyst nuclei were attached to the surface of the interlayer insulating material layer and the inner wall surface of the via hole opening.
  • the substrate is immersed in an electroless copper plating aqueous solution having the following composition to form an electroless copper plating film 12 with a thickness of 0.6 to 1.2 ⁇ m on the entire rough surface. (See Fig. 3 (a)).
  • the viscosity was measured with a B-type viscometer (DVL-B, manufactured by Tokyo Keiki Co., Ltd.) using rotor No. 4 at 60 rpm and rotor No. 3 at 6 rpm.
  • the nickel plating layer 15 of Aim was formed.
  • the substrate was treated with potassium potassium cyanide (7.6 X 1 CT 3 mo 1 zo 1), ammonium chloride (1.9 X 10—o 1 Z 1), sodium citrate (1.2 X 10— immersion in electroless plating solution containing sodium hypophosphite (1.7 x 10—imo 11) at 80 ° C for 7.5 minutes, nickel plating On the layer 15, a plating layer 16 having a thickness of 0.03 m was formed.
  • solder paste is printed on the openings of the solder resist Solder bumps 17 were formed by reflow at 0 ° C, and a multilayer printed wiring board having the solder bumps 17 was manufactured (see Fig. 5 (c)).
  • the resin filler was pushed into the through holes using a squeegee, and then dried at 100 ° C. for 20 minutes.
  • a mask having an opening corresponding to the portion where the conductor circuit is not formed is placed on the substrate, and a squeegee is used to form a layer of the resin filler 10 in the portion where the conductor circuit is not formed in the concave portion. And dried at 100 ° C for 20 minutes (see Fig. 6 (c)).
  • the substrate on which the via hole opening 6 was formed was placed in a solution containing chromic acid for 19 minutes.
  • the surface of the interlayer resin insulation layer 2 is roughened (depth 6 ⁇ ) by dissolving and removing the epoxy resin particles present on the surface of the interlayer resin insulation layer 2. ) And washed with water (see Fig. 7 (d)).
  • a catalyst nucleus was attached to the surface of the interlayer resin insulating layer 2 and the inner wall surface of the via hole opening 6.
  • the viscosity was measured with a B-type viscometer (DVL-B, manufactured by Tokyo Keiki Co., Ltd.) using rotor No. 4 at 60 rpm and rotor No. 3 at 6 rpm.
  • solder resist composition is applied to both surfaces of the multilayer wiring board in a thickness of 20 ⁇ . 5 mm thick photomask with solder resist opening pattern drawn after drying at 70 ° C for 20 minutes and 70 ° C for 30 minutes
  • the film was brought into close contact with the solder resist layer, exposed to ultraviolet light of l OOO m jZ cm 2 and developed with a DMTG solution to form an opening having a diameter of 200 m.
  • solder resist layer is cured by heating at 80 ° C. for 1 hour, at 100 ° C. for 1 hour, at 120 ° C. for 1 hour, and at 150 ° C. for 3 hours.
  • a solder resist layer 14 having an opening and a thickness of 20 nm was formed.
  • the substrate having undergone the above steps is immersed in this etching solution for 1 minute.
  • the average surface roughness (R a) was set to 1 / im.
  • Plating layer 15 was formed.
  • the substrate was treated with potassium potassium cyanide (7.6 X 10 " 3 mo 1/1), ammonium chloride (1.9 X 10 mo 1/1), sodium citrate (1.2 X 10 mo). 1/1), and electroless plating solution containing sodium hypophosphite (1.7 x 10 mo 1/1) at 80 ° C for 7.5 min.
  • a gold-plated layer 16 having a thickness of 0.03 ⁇ was formed on 5.
  • solder paste is printed on the opening of the solder resist layer 14 and reflowed at 200 ° C. to form a solder bump 17, and a multi-layer wiring print having the solder 17 is printed.
  • the substrate was manufactured (see Fig. 10 (c)).
  • a multilayer printed wiring board was produced in the same manner as in Example 1, except that 7 parts by weight of an epoxidized polybutadiene was further added as an elastomer.
  • Example 2 was repeated except that, in the step (14) of preparing the solder resist composition, 7 parts by weight of an epoxidized polybutadiene was further added as an elastomer. In the same manner as in the above, a multilayer printed wiring board was manufactured.
  • a multilayer printed wiring board was obtained in the same manner as in Example 1 except that the inorganic filler was not added in the preparation of the solder resist composition.
  • a multilayer printed wiring board was obtained in the same manner as in Example 2, except that no inorganic filler was added in the preparation of the solder resist composition.
  • the solder bump portions were observed with a microscope.
  • the reliability test was performed under the condition that the multilayer printed wiring board was left for 300 hours in an atmosphere at a relative humidity of 85% and a temperature of 130 ° C.
  • the multilayer printed wiring board after the above test was cut with a cutter, and a portion of the solder resist layer was observed with a microscope.
  • a multilayer printed wiring board was manufactured in the same manner as in Example 1 except that a solder resist composition was prepared using the following method.
  • solder resist composition (i) A sensitizing oligomer (molecular weight: 4000) obtained by acrylizing 50% of the epoxy groups of a cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) was added to diethylene glycol dimethyl so as to have a concentration of 60 weight 0.
  • DMDG DMDG
  • polyfunctional acrylic monomer as photosensitive monomer trade name: R604, manufactured by Nippon Kayaku Co., Ltd.
  • a mixture composition was prepared by placing 0.7 part by weight of a solvent and 0.7 part by weight of a dispersion defoaming agent (manufactured by San Nopco Co., trade name: S-65) in a container and stirring and mixing.
  • Imidazole curing agent manufactured by Shikoku Chemicals Co., Ltd., trade name: 2E4MZ—CN
  • Benzophenone a photopolymerization initiator (Kanto Chemical Co., Ltd.) 2.0 parts by weight
  • photosensitization 0.2 parts by weight of Mihira monoketone manufactured by Kanto Chemical Co., Ltd.
  • the viscosity is 25 by mixing the mixed compositions prepared in (i), (ii) and (iii). With C, a solder resist composition of 2.0 Pa ⁇ s was obtained.
  • the viscosity was measured with a B-type viscometer (DVL-B, manufactured by Tokyo Keiki Co., Ltd.) using rotor No. 4 at 60 rpm and rotor No. 3 at 6 rpm.
  • a multilayer printed wiring board was manufactured in the same manner as in Example 2, except that the solder resist composition prepared in the same manner as in Example 5 was used.
  • a multilayer printed wiring board was manufactured in the same manner as in Example 5, except that a solder resist composition was prepared using the following method.
  • cresol one novolac type epoxy resin made by Nippon Kayaku Co., Ltd.
  • epoxy groups 50% 50% was acrylated photosensitive imparting oligomer (molecular weight: 4000) and, to a concentration of 60 by weight 0/0 Diethylene glycol dimethyl ether (DMDG) Dissolved resin liquid 46.
  • DMDG Diethylene glycol dimethyl ether
  • 67 parts by weight, 3 parts by weight of polyfunctional acrylic monomer as photosensitive monomer (trade name: R604, manufactured by Nippon Kayaku Co., Ltd.), spherical silica having an average particle size of 0 13.
  • a mixed composition was prepared by placing 5 parts by weight, 7 parts by weight of a terminal epoxidized polybutadiene and 0.71 parts by weight of a dispersant antifoaming agent (manufactured by San Nopco, trade name: S-65) in a container and stirring and mixing. .
  • a dispersant antifoaming agent manufactured by San Nopco, trade name: S-65
  • Imidazole curing agent manufactured by Shikoku Chemicals Co., Ltd., trade name: 2E4MZ—CN
  • Benzophenone photopolymerization initiator manufactured by Kanto Chemical Co.
  • light 0.2 part by weight of Michler's ketone manufactured by Kanto Chemical Co., Ltd.
  • a multilayer printed wiring board was manufactured in the same manner as in Example 6, except that a solder resist composition was prepared in the same manner as in Example 7.
  • a multilayer printed wiring board was obtained in the same manner as in Example 5 except that the terminal epoxidized polybutadiene was not added in the preparation of the solder resist composition.
  • a multilayer printed wiring board was obtained in the same manner as in Example 6, except that no terminal-epoxidized polybutadiene was added in the preparation of the solder resist composition. As described above, the multilayer printed wiring boards obtained in Examples 5 to 8 and Comparative Examples 3 and 4 were subjected to the same reliability test as in Example 1, and the solder bumps were observed with a microscope.
  • Example 2 In addition, the same heat cycle test as in Example 1 was performed, and thereafter, these multilayer printed wiring boards were cut with a force cutter, and it was observed whether cracks or the like were generated in the solder resist layer.
  • a resin filler was prepared in the same manner as in Example 1.
  • a substrate made of a 0.8 mm thick glass epoxy resin or a BT (bismaleimid triazine) resin substrate 1 with 18 ⁇ copper foil 8 laminated on both sides of the substrate 1 See Fig. 11 (a)).
  • the copper-clad laminate is drilled, and then a plating resist is formed.
  • the substrate is subjected to an electroless copper plating treatment to form a through hole 9, and a copper foil is formed.
  • the inner layer copper pattern (lower layer conductor circuit) 4 was formed on both sides of the substrate by etching in a pattern according to the method.
  • Polishing was performed so that the resin filler 10 did not remain on the surface of the land of No. 9, and then puff polishing was performed to remove the scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate. Then, the filled resin filler 10 was cured by heating (see FIG. 11D).
  • the obtained wiring board was obtained.
  • thermosetting cycloolefin-based resin sheet was heated to a temperature of 50 to 150 ° C. on both sides of the substrate after the above process, while applying a pressure of 0.5 MP.
  • Vacuum compression lamination was performed in a, and an interlayer resin insulation layer 2 made of cycloolefin resin was provided (see Fig. 12 (a)).
  • the degree of vacuum at the time of vacuum compression was 10 mmHg.
  • the substrate is immersed in an electroless copper plating aqueous solution having the following composition, and the entire surface of the Ni metal layer 12a is 0.6 to 2 ⁇ m thick: A plating film 12b was formed (see Fig. 12 (d)).
  • step 9 A commercially available photosensitive dry film is attached to both surfaces of the substrate after the above treatment by thermocompression bonding to the electroless copper-plated film 12, and a photomask film is placed on the substrate, and 100 mJcm After exposure in step 2 , the resist was developed with 0.8% sodium carbonate to form a plating resist 3 pattern having a thickness of 15 ⁇ (see FIG. 13 (a)).
  • electroplating was performed under the following conditions to form an electroplating film 13 having a thickness of 15 ⁇ m (see FIG. 13B). It is to be noted that, with the electric plating film 13, a portion to be the conductor circuit 5 and a plating and filling of the portion to be the via hole 7 have been performed in the process described later.
  • the additive in the electroplating aqueous solution is Capparaside HL manufactured by Atotech Japan.
  • thermosetting polyolefin-based resin sheet manufactured by Sumitomo 3M, product name: 1592
  • a thermosetting polyolefin-based resin sheet having a thickness of 20 ⁇ m is applied to both surfaces of the multilayer wiring board on which the upper conductor circuit is formed at a temperature of 50 ° C or less.
  • Vacuum compression lamination was performed at a pressure of 0.5 MPa while the temperature was raised to 150 ° C., and a solder resist layer 14 made of a polyolefin resin was provided.
  • the degree of vacuum at the time of vacuum pressing was 10 mmHg.
  • solder resist layer 14 made of a thermosetting polyolefin resin using an excimer laser having a wavelength of 248 nm. Thereafter, desmearing treatment was performed using oxygen plasma to form a solder resist layer (organic resin insulating layer) 14 having a thickness of 20 m and an opening in the solder pad portion.
  • the substrate on which the solder resist layer (organic resin insulating layer) 14 was formed was coated with nickel chloride (2.3 X 1 O ⁇ mo 1/1), sodium hypophosphite (2.8 X 1 O-'mo 1/1), Sodium taenoate (1.6 X 10—! Mol / l) Then, a nickel plating layer 15 having a thickness of 5 m was formed. Furthermore, the substrate gold potassium cyanide (7. 6 X 1 0- 3 mo 1 Z 1), Anmoniumu chloride (1. 9 X 1 0 111 o 1 1), sodium Taen acid (1. 2 X 1 0- imo l Z l) 80 for electroless plating solutions containing sodium hypophosphite (1.
  • solder paste is printed in the opening of the solder resist layer 14 and reflowed at 200 ° C. to form a solder bump (solder body) 17, and the solder bump 17 is provided.
  • a multilayer printed wiring board was manufactured (see Fig. 15 (b)).
  • step (13) of Example 9 a 20 m-thick thermosetting cycloolefin resin sheet was used in place of the thermosetting polyolefin resin sheet, and a solder resist layer made of a thermosetting cycloolefin resin was used.
  • a multilayer printed wiring board was manufactured in the same manner as in Example 9 except that a was formed, and an IC chip was connected to the multilayer printed wiring board to obtain a semiconductor device.
  • Example 2 In the same manner as in Example 1, a resin composition for forming an upper layer and a lower layer having a roughened surface, and a resin filler were prepared.
  • the surface of the inner layer copper pattern 4 is polished on one side of the substrate after the processing of the above (3) by belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku).
  • Polishing was performed so that the resin filler 10 did not remain on the land surface of the hole 9, and then buffing was performed to remove the scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate.
  • etching solution 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride (Mec etch bond, manufactured by Mec Co., Ltd.) was used.
  • a resin composition for forming a roughened surface for the lower layer (viscosity: 1.5 Pa ⁇ s) is applied to both surfaces of the substrate using a roll coater within 24 hours after preparation, and is applied in a horizontal state. Minutes After standing, drying was performed at 60 ° C. for 30 minutes.
  • a resin composition for forming a roughened surface for the upper layer (viscosity: 7 Pa ⁇ s) is applied using a roll coater within 24 hours after preparation, and similarly left for 20 minutes in a horizontal state. After drying for 30 minutes at 60 ° C, layers 2a and 2b of the resin composition for forming a roughened surface having a thickness of 35 // m were formed (Fig. 17
  • a photomask having a black circle having a diameter of 85 ⁇ m drawn by a light-shielding ink is provided on both sides of the substrate 1 on which the layers 2a and 2b of the resin composition for forming a roughened surface are formed in the above (6). brought into close contact with Lum was exposed in 3 0 0 O m jZc m 2 intensity by an ultra high pressure mercury lamp. This is followed by a heat treatment of 1 hour at 100 ° C, 1 hour at 120 ° C, and 3 hours at 150 ° C, and a diameter of 8 5 with excellent dimensional accuracy equivalent to a photomask film. A 35-m-thick interlayer resin insulation layer 2 having a through hole 6 for the hole was formed (Fig. 17
  • the substrate on which the via hole openings 6 are formed is immersed in a solution containing chromic acid for 19 minutes to dissolve and remove the epoxy resin particles present on the surface of the interlayer resin insulation layer 2, thereby forming the interlayer resin insulation layer.
  • the surface of No. 2 was roughened (depth: 6 ⁇ ), then immersed in a neutralizing solution (manufactured by Shipley), and washed with water (see Fig. 17 (d)).
  • a catalyst nucleus was attached to the surface of the interlayer resin insulating layer 2 and the inner wall surface of the via hole opening 6.
  • PEG Polyethylene glycol
  • the electroless plating film 12 under the plating resist 3 is dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide, and then electroless.
  • a conductor circuit (including via holes 7) 5 composed of the copper plating film 12 and the electrolytic copper plating film 13 was formed (see FIG. 18 (d)).
  • a multilayer wiring board was obtained in the same manner as in the steps (1) to (13) of Example 11 (see FIG. 21 (a)).
  • the surface of the conductor circuit (including the via hole 7) 5 is roughened by etching the surface of the conductor circuit (including the via hole 7) 5 using a MEC etch bond manufactured by Mec Corporation. A surface was formed (see Fig. 21 (b)).
  • the viscosity was measured with a B-type viscometer (DVL-B, manufactured by Tokyo Keiki Co., Ltd.) using rotor No. 4 at 60 rpm and rotor No. 3 at 6 rpm.
  • solder resist composition to a thickness of 20 ⁇ m on both sides of the multilayer wiring board, and perform drying at 70 ° C for 20 minutes and 70 ° C for 30 minutes.
  • solder resist layer organic resin insulating layer 14 with a thickness of 20 m with an opening in the solder pad portion is formed. Formed.
  • solder paste is printed on the opening of the solder resist layer 14 and reflowed at 200 ° C. to form a solder bump (solder body) 17, and a multilayer having a solder pump 17 is formed.
  • a printed wiring board was manufactured (see Fig. 21 (c)).
  • Example 9 11 and Comparative Example 5 The dielectric constant and the dielectric loss tangent of the multilayer printed wiring boards obtained in Example 9 11 and Comparative Example 5 were measured, and further, whether or not a signal delay and a signal error occurred using the manufactured semiconductor device was determined. Was evaluated. The results are shown in Table 1 below.
  • a resin filler was prepared in the same manner as in Example 1.
  • Substrate made of 0.8 mm thick glass epoxy resin or BT (Bismaleidium triazine) resin 1 Starting from a copper-clad laminate with 18 / m copper foil 8 laminated on both sides (See Figure 22 (a)). First, the copper-clad laminate is drilled, and then a plating resist is formed. Then, the substrate is subjected to an electroless copper plating treatment to form a through hole 9, and a copper foil is formed.
  • the inner layer copper pattern (lower layer conductor circuit) 4 was formed on both sides of the substrate by etching in a pattern according to the method.
  • One surface of the substrate, which has been processed in (3) above, is filled with resin on the surface of the lower conductive circuit 4 and the land surface of the through hole 9 by belt sanding using a belt polishing paper (manufactured by Sankyo Rikagaku Co., Ltd.). Polishing was performed so that the material 10 did not remain, and then buffing was performed to remove scratches due to the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate. And the filled resin filler 10 was heated and cured (see Fig. 22 (d)).
  • an etching solution is sprayed on both surfaces of the substrate by spraying, so that the surface of the lower conductor circuit 4 and the land surface and the inner wall of the through hole 9 are removed. By etching, the roughened surfaces 4a and 9a were formed on the entire surface of the lower conductor circuit 4 (see FIG. 23 (a)).
  • an etching solution an etching solution (Mec etch bond, manufactured by Mec Co., Ltd.) consisting of 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of chlorinated rim was used.
  • the heat of R 5 is one CH 2 — and R 2 is —CH 2 -0-CH 2 — in the above chemical formula (3) having a thickness of 5
  • the curable poly (phenylene ether) resin sheet was vacuum-compressed and laminated at a pressure of 0.5 MPa while elevating the temperature to a temperature of 50 to 150 ° C, and an interlayer resin insulating layer 2 made of poly (phenylene ether) resin was provided ( See Figure 23 (b)).
  • the degree of vacuum at the time of vacuum pressure bonding 1 0 mmH g thick 7 this 0
  • a via hole opening 6 with a diameter of 80 ⁇ was formed in the interlayer resin insulation layer 2 made of thermosetting polyphenylene ether resin using an excimer laser with a wavelength of 248 nm (see Fig. 23 (c)). . Thereafter, desmear treatment was performed using oxygen plasma.
  • Ni metal layer 12 was formed on the surface of the interlayer resin insulation layer 2 (see FIG. 23 (d)). At this time, the thickness of the formed Ni metal layer was 0.1 ⁇ .
  • electroplating was performed under the following conditions to form an electroplating film 13 having a thickness of 15 / m (see FIG. 24 (b)). It is to be noted that, by the electric plating film 13, a portion to be the conductor circuit 5 and a portion to be the via hole 7 are plated and filled in the steps described later.
  • the additive in the electroplating aqueous solution is Capparaside HL manufactured by Atotech Japan.
  • R 1 is -CH 2 —CH 2 — and R 2 is -CH 2 on both sides of the multilayer wiring board on which the upper conductor circuit is formed. 2 — ⁇
  • Thermosetting Porifue two ether resin sheet is -CH 2 one vacuum crimp lamination at a pressure 0. 5 MP a while raising the temperature to a temperature 50 ° C ⁇ 1 50 ° C, consisting Porifue two Rene one ether resin
  • a solder resist layer 14 was provided.
  • the degree of vacuum at the time of vacuum compression was l OmmHg. (14)
  • an opening having a diameter of 200 // m was formed in the solder resist layer 14 made of a thermosetting polyphenylene ether resin using an excimer laser having a wavelength of 248 nm.
  • desmearing treatment was performed using oxygen plasma to form a solder resist layer (organic resin insulating layer) 14 having a thickness of 20 zm and an open solder pad portion.
  • the substrate on which the solder resist layer (organic resin insulating layer) 14 was formed was coated with nickel chloride (2.3 X 10- ) mo 1/1) sodium hypophosphite (2.8 X 1 Cr ⁇ ni o 1 Z 1) and ⁇ ⁇ -4.5 containing sodium citrate (1. ⁇ ⁇ ⁇ ⁇ -' ⁇ ⁇ ⁇ ⁇ )
  • a nickel plating layer 15 having a thickness of 5 / zm was formed in the opening.
  • the substrate gold potassium cyanide (7. 6 X 1 0- 3 mo 1 1), Anmoniumu chloride (1. 9 X 1 0- ' ⁇ ⁇ / 1), sodium Taen acid (1.
  • solder paste is printed on the opening of the solder resist layer 14 and reflowed at 200 ° C. to form a solder bump (solder body) 17, and a multilayer print having the solder bump 17 is formed.
  • the wiring board was manufactured (see Fig. 26 (c)).
  • the solder bumps on the multilayer printed wiring board are aligned with the bumps on the IC chip, and the solder is reflowed to join the solder bumps on the multilayer printed wiring board to the IC chip bumps. I let it. Then, flux cleaning was performed, and an underfill was filled between the IC chip and the multilayer printed wiring board, whereby a multilayer printed wiring board (semiconductor device) to which the IC chip was connected was obtained.
  • thermosetting type cycloolefin resin sheet having a thickness of 20 // m was used instead of the thermosetting polyphenylene ether resin.
  • a multilayer printed wiring board was manufactured in the same manner as in Example 12 except that an interlayer resin insulating layer made of a cycloolefin resin was formed. Using this, a multilayer printed wiring board (semiconductor device) to which an IC chip was connected was used. Obtained.
  • a resin composition for forming a roughened surface was obtained by mixing the mixed compositions prepared in (i), (ii) and (iii).
  • a resin composition for forming a roughened surface was obtained by mixing the mixed compositions prepared in (i), (ii) and (iii).
  • Substrate made of 0.8 mm thick glass epoxy resin or BT (Bismaleidium triazine) resin 1 Starting from a copper-clad laminate with 18 ⁇ m copper foil 8 laminated on both sides (See Fig. 27 (a)). First, the copper-clad laminate was drilled, subjected to electroless plating, and etched in a pattern to form a lower conductor circuit 4 and a through hole 9 on both surfaces of the substrate 1.
  • the surface of the inner layer copper pattern 4 is polished on one side of the substrate after the treatment of the above (3) by belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku). Polishing was performed so that the resin filler 10 did not remain on the surface of the land of No. 9, and then puff polishing was performed to remove scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate.
  • an etching solution is sprayed on both surfaces of the substrate by spraying, so that the surface of the lower conductor circuit 4 and the land surface and the inner wall of the through hole 9 are removed. By etching, the roughened surfaces 4a and 9a were formed on the entire surface of the lower conductor circuit 4 (see FIG. 28 (a)).
  • an etching solution 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride (Mec etch bond, manufactured by Mec Co., Ltd.) was used.
  • a resin composition for forming a roughened surface for the lower layer (viscosity: 1.5 Pa ⁇ s) is applied to both surfaces of the substrate using a roll coater within 24 hours after preparation, and is applied horizontally to the substrate. After standing for 60 minutes, drying was performed at 60 ° C for 30 minutes.
  • a resin composition for forming a roughened surface for the upper layer (viscosity: 7 Pa ⁇ s) is applied using a roll coater within 24 hours after preparation, and similarly left for 20 minutes in a horizontal state, Drying was performed at 60 ° C. for 30 minutes to form layers 2 a and 2 b of the resin composition for forming a roughened surface having a thickness of 35 m (see FIG. 28 (b)).
  • the substrate in which the via hole openings 6 are formed is immersed in a solution containing chromic acid for 19 minutes to dissolve and remove the epoxy resin particles present on the surface of the interlayer resin insulation layer 2, thereby forming the interlayer resin insulation layer.
  • the surface of No. 2 was roughened (depth 6 / m), then immersed in a neutralizing solution (manufactured by Shipley), and washed with water (see Fig. 28 (d)).
  • catalyst nuclei were attached to the surface of the interlayer resin insulating layer 2 and the inner wall surface of the via hole opening 6.
  • the substrate is immersed in an electroless copper plating aqueous solution having the following composition to form a thin film layer (electroless copper plating film) with a thickness of 0.6 to 1.2 / m on the entire rough surface. 12 was formed (see Fig. 29 (a)).
  • a commercially available photosensitive dry film is attached to the thin film layer (electroless copper-coated film) 12 by thermocompression bonding, a mask is placed, and after exposure at 100 mj Z cm 2 , It was developed with 0.8% sodium carbonate and plated with a thickness of 15 ⁇ m. A resist 3 was provided (see Fig. 29 (b)).
  • the electroless plating film under the plating resist 3 is dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide, and the thin film layer (the An 18-m-thick conductor circuit (including via hole 7) 5 composed of electrolytic copper plating film 12 and electrolytic copper plating film 13 was formed (see Fig. 29 (d)).
  • Benzophenone manufactured by Kanto Kagaku 2.0 parts by weight of this mixture composition as a photopolymerization initiator, photosensitization Adds 0.2 parts by weight of Michler's ketone (Kanto Chemical Co., Ltd.) as an agent to obtain a solder-resist composition (organic resin insulating material) whose viscosity is adjusted to 2.0 Pa ⁇ s at 25 ° C. Was.
  • the viscosity was measured with a B-type viscometer (DVL-B, manufactured by Tokyo Keiki Co., Ltd.) using rotor No. 4 at 60 rpm and rotor No. 3 at 6 rpm.
  • solder resist composition was applied to a surface of the multilayer wiring board at a thickness of 20 / im, and dried at 70 ° C for 20 minutes and at 70 ° C for 30 minutes. After solder registry with the photomasks of the opening 5 mm thick on which a pattern is drawn is brought into close contact with the solder registry layer was exposed to ultraviolet rays of 1000m JZC m 2, and developed with D MTG solution, 200 / xm An opening having a diameter of
  • a resist layer (organic resin insulating layer) 14 was formed.
  • solder paste is printed on the opening of the solder resist layer 14 and reflowed at 200 ° C. to form a solder bump (solder body) 17, and a multilayer print having the solder bump 17 is formed.
  • the printed circuit board was manufactured (see Fig. 31 (c)).
  • Imidazole curing agent Shikoku Chemicals, 2E4MZ—CN
  • photopolymerization initiator benzophenone
  • photosensitizer Ciba Specialty Chemicals, EAB 4 parts by weight
  • 16 parts by weight of NMP were placed in another container and mixed with stirring to prepare a mixed composition.
  • DMDG diethylene dalicol dimethyl ether
  • a curing agent As a curing agent, 6.5 parts by weight of an imidazole curing agent (2E4MZ-CN, manufactured by Shikoku Chemicals Co., Ltd.) was used.
  • Starting material is a copper-clad laminate in which 18 ⁇ copper foil 8 is laminated on both sides of a substrate 1 made of glass epoxy resin or BT (bismaleidium triazine) resin with a thickness of 0.8 mm ( (See Fig. 6 (a)).
  • a substrate 1 made of glass epoxy resin or BT (bismaleidium triazine) resin with a thickness of 0.8 mm (See Fig. 6 (a)).
  • the copper-clad laminate was drilled, subjected to an electroless plating process, and etched in a pattern to form a lower conductor circuit 4 and a through hole 9 on both surfaces of the substrate 1.
  • the resin filler 10 was cured by performing a heat treatment at 100.0.0 for 1 hour, at 120 at 3 hours, at 150 at 1 hour, and at 180 ° C. for 7 hours.
  • an etching solution is sprayed on both surfaces of the substrate by spraying, so that the surface of the lower conductor circuit 4 and the land surface and the inner wall of the through hole 9 are separated. By etching, roughened surfaces 4a and 9a were formed on the entire surface of the lower conductor circuit 4 (see FIG. 7 (a)).
  • an etching solution an etching solution (10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of lithium chloride) (Mec etch bond, manufactured by Mec Co., Ltd.) was used.
  • the resin composition for forming a roughened surface (viscosity: 7 Pa ⁇ s) of the above A is applied on the roughened surface forming resin layer 2 a using a roll coater, and left in a horizontal state for 20 minutes. After drying at 60 ° C for 30 minutes, a roughened surface forming resin layer 2b was formed, and a 35 ⁇ thick roughened surface forming resin layer was formed (Fig. 7 (b) See).
  • a photomask film on which a black circle with a diameter of 85 / im is printed is adhered to both surfaces of the substrate 1 on which the resin layer for forming a roughened surface is formed in the above (6), and 500 mJ is applied by an ultra-high pressure mercury lamp. After exposure at an intensity of / cm 2 , spray development was carried out with a DMDG solution.
  • the substrate was further exposed to 300 OmjZcm 2 intensity using an ultra-high pressure mercury lamp, 1 hour at 0 0 ° C, 1 hour at 2 0 ° C, 1 5 0 ° subjected to heat treatment for 3 hours in C, and for Baiahoru of the Photo diameter 8 excellent dimensional accuracy corresponding to the mask film 5 beta m
  • An interlayer resin insulating layer 2 having an opening 6 and a thickness of 35 ⁇ was formed (see FIG. 7 (c)).
  • the substrate on which the via hole opening 6 was formed was immersed in a solution containing 800 gZ1 of chromic acid at 70 ° C for 19 minutes, and the epoxy resin particles existing on the surface of the interlayer resin insulating layer 2
  • the surface of the interlayer resin insulation layer 2 was roughened (3 ⁇ m deep) by dissolving and removing (see FIG. 7 (d)).
  • catalyst nuclei were attached to the surface of the interlayer resin insulating layer 2 and the inner wall surface of the via hole opening 6.
  • the substrate is washed with 50 ° C water and degreased, washed with 25 ° C water, and After washing with sulfuric acid, electrolytic copper plating was performed under the following conditions to form an electrolytic copper plating layer 13 (see Fig. 8 (c)).
  • solder resist composition containing a P atom-containing epoxy resin was prepared by the following method.
  • the viscosity was measured with a B-type viscometer (DVL-B, manufactured by Tokyo Keiki Co., Ltd.) using rotor No. 4 at 60 rpm and rotor No. 3 at 6 rpm.
  • the above solder resist composition is applied to both sides of the multilayer wiring board at a thickness of 20 m, and dried at 70 ° C for 20 minutes and at 70 ° C for 20 minutes. and then, a solder resist openings photomask 5mm thick on which a pattern is drawn is brought into close contact with the layer of solder registry composition exposed with ultraviolet rays of 900m JZC m 2, and deionized water development, a diameter of 1 25 // m openings were formed.
  • UV cure under the condition of 300 Omj / cm 2 , 1 hour at 80 ° C, 1 hour at 100 ° C, 1 hour at 120 ° C, and 3 hours at 150 ° C, respectively.
  • the layer of the solder resist composition was cured by performing a heat treatment to form a solder resist layer 14 having an opening and a thickness of 25 / Xm.
  • the substrate was treated with gold cyanide (2 gZ1), ammonium chloride (75 gZ1), sodium citrate (50 g / 1), and sodium hypophosphite (lOg / 1).
  • the gold plating layer 16 having a thickness of 0.03 ⁇ m was formed on the nickel plating layer 15 by immersion in the electrolytic plating solution at 93 ° C. for 23 seconds.
  • solder paste is printed on the opening of the solder resist layer 14 and reflowed with 20 to form a solder bump (solder body) 17 and a multilayer printed wiring having a solder bump 17
  • the plate was manufactured (see Fig. 10 (c)).
  • Bisphenol A type epoxy resin (epoxy equivalent 469, oiled shell epoxy Epikot 100 1) 30 parts by weight, cresol novolac epoxy resin (epoxy equivalent 2 15; Epiclone N—673, Dainippon Ink and Chemicals, Inc.) 40 parts by weight, triazine structure-containing phenol novolak resin (phenol) Hydrophobic hydroxyl equivalent 1 20, phenolic KA-7052 manufactured by Dainippon Ink and Chemicals, Inc. 30 parts by weight are heated and dissolved in 20 parts by weight of ethylene glycol acetate and 20 parts by weight of solvent naphtha while stirring, and epoxidized polybutadiene there.
  • Rubber (Denalex R-45 EPT manufactured by Nagase Kasei Kogyo Co., Ltd.) 15 parts by weight and 2-phenyl-1,4,5-bis (hydroxymethyl) imidazole pulverized product 1.5 parts by weight, finely ground silica 2 parts by weight,
  • An epoxy resin composition was prepared by adding 0.5 parts by weight of a silicone-based antifoaming agent.
  • the obtained epoxy resin composition was applied on a 38 / zm-thick PET film using a roll coater so that the thickness after drying was 50 // m. By drying for 0 minutes, a resin film for an interlayer resin insulating layer was produced.
  • Thickness 1 A copper-clad laminate with 18 m copper foil 8 laminated on both sides of a substrate 1 made of Omm glass epoxy resin or BT (Bismaleidium triazine) resin (Fig. 32 (a)). First, lower-layer conductor circuits 4 were formed on both surfaces of substrate 1 by etching the copper-clad laminate in a pattern.
  • etching solution 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride) (Mec etch bond, manufactured by MEC Corporation) was used.
  • the substrate on which the interlayer resin insulating layer 2 was formed was drilled to form a through hole 18 (see FIG. 32D).
  • the substrate on which the via hole openings 6 and the through holes 18 are formed is immersed in a solution containing 60 g / ⁇ of permanganic acid at 80 ° C for 10 minutes to form the interlayer resin insulating layer 2.
  • the surface of the interlayer resin insulation layer 2 was roughened by dissolving and removing the epoxy resin particles present on the surface (see Fig. 33 (a)).
  • a palladium catalyst manufactured by Atotech
  • the surface of the substrate subjected to the surface roughening treatment roughening depth 6 zm
  • a catalyst core was attached to the inner wall surface 6 of the opening.
  • the resin filler 10 was filled in the through hole 29 within 24 hours after the preparation by the following method.
  • the resin filler was pushed into the through holes 29 using a squeegee, and then dried at 100 ° C. for 20 minutes.
  • the electroless plating films 12a and 12b under the plating resist 3 are etched with a mixed solution of sulfuric acid and hydrogen peroxide.
  • a conductor circuit (including via holes 7) 5 consisting of an electroless copper plating film 12 and an electrolytic copper plating film 13 and a thickness of 18; / m (see Fig. 34 (c)). See).
  • solder resist composition containing a P atom-containing epoxy resin was prepared by the following method.
  • solder resist composition is applied on both surfaces of the multilayer wiring board at a thickness of 20 / m, and dried at 70 for 20 minutes and at 70 for 20 minutes.
  • solder resist pattern of openings in close contact to the layer of the solder resist composition photomask 5 mm thick drawn exposed with ultraviolet SOO mj Zc m 2, and deionized water development 1 An opening with a diameter of 25 ⁇ m was formed.
  • the substrate on which the solder resist layer 14 was formed was coated with nickel chloride (2.3 X 1 O-'mo 1/1), sodium hypophosphite (2.8 X 10 "'mo 1/1) and sodium citrate (1. SX l O—! Moll), immersed in an electroless nickel plating solution with a pH of 4.5 for 20 minutes, and a 5 ⁇ m thick nickel to form a plated layer 1 5 further the substrate gold potassium cyanide. (7. 6 X 1 0 - 3 mo 1 1), Anmoniumu chloride (1. 9 X 1 O ⁇ mo 1 1), Taen acid sodium (1.2 X 10-!
  • solder paste containing tin-lead is printed in the openings of the solder resist layer 14 on the surface of the substrate on which the IC chip is to be mounted, and the solder resist layer 14 on the other surface is printed.
  • a solder paste containing tin-antimony is printed in the opening, pins are placed on the solder paste, and a riff is applied at 200 ° C. to form a solder bump (solder bump) on the surface on which the IC chip is to be placed. 17), and PGA on the other side, to produce a multilayer printed wiring board (see Fig. 36 (b)).
  • Example 16 In the step (15) of Example 14, except that, as an inorganic filler, 10 parts by weight of spherical silica having an average particle diameter of 1.0 ⁇ m was added to prepare a solder resist composition, A multilayer printed wiring board was manufactured in the same manner as in Example 14.
  • Example 17 In the step (15) of Example 14, except that, as an inorganic filler, 10 parts by weight of spherical silica having an average particle diameter of 1.0 ⁇ m was added to prepare a solder resist composition, A multilayer printed wiring board was manufactured in the same manner as in Example 14.
  • Example 17 In the step (15) of Example 14, except that, as an inorganic filler, 10 parts by weight of spherical silica having an average particle diameter of 1.0 ⁇ m was added to prepare a solder resist composition, A multilayer printed wiring board was manufactured in the same manner as in Example 14.
  • Example 17 In the step (15) of Example 14, except that, as an inorganic filler, 10 parts by weight of spherical si
  • step (15) of Example 14 except that 10 parts by weight of spherical silica having an average particle diameter of 1.0 m was added as an inorganic filler, and a solder-resist composition was prepared, A multilayer printed wiring board was manufactured in the same manner as in Example 14. Comparative Example 7
  • DMDG diethylene glycol dimethyl ether
  • cresol Pollack type epoxy resin made by Nippon Kayaku Co., Ltd.
  • photosensitive imparting oligomer 50% epoxy group was acrylated (molecular weight: 4000) 46.67 parts by weight, Bisphenol A type epoxy resin 80% by weight dissolved in methyl ethyl ketone (Epicoat 1001 manufactured by Yuka Seal Co., Ltd.) 6.67 parts by weight, imidazole hardener (Shikoku Chemicals Co., Ltd.) , 2E4MZ—CN) 1.6 parts by weight, photosensitive monomer bifunctional acrylic monomer (Nippon Kayaku Co., R604) 4.5 parts by weight, also polyvalent acrylic monomer (Kyoei Chemical Co., Ltd.) , DPE 6A) 1.5 parts by weight, a leveling agent composed of an acrylic ester polymer (Kyoei Chemical Co., Ltd., Polymethyl methyl ketone
  • a multilayer printed wiring board was manufactured in the same manner as in Example 15 except that the same solder resist composition as in Comparative Example 1 was prepared as the solder resist composition.
  • the flame retardancy, the opening property, the occurrence of peeling between the solder resist layer and the conductor circuit were determined by the following method. Evaluate the presence or absence of cracks in the solder resist layer, The results are shown in Table 3.
  • a multilayer printed wiring board is cut and subjected to a flame retardancy test by the vertical method, and evaluated according to the following evaluation criteria.
  • the dimensions of the test piece were 12.7 mm x 127 mm x the specified thickness.
  • an opening was formed in the solder resist layer, and after hardening, the shape of the opening was observed with a microscope before forming a plating layer on the opening.
  • the section of the multilayer printed wiring board where the solder bumps are formed is cut, and the cut cross section is observed with a microscope to obtain a cross section of the opening formed in the solder resist layer.
  • the shape is observed with a microscope, and evaluated according to the following evaluation criteria.
  • The shape of the opening in plan view is desired, and there is no resin residue on the surface of the conductive circuit exposed from the opening.
  • X The shape of the opening is tapered, and there is resin remaining on the surface of the conductor circuit exposed from the opening, or no opening.
  • the multilayer printed wiring board is cut, and its cross section is microscopically observed to observe whether or not peeling has occurred between the solder resist layer and the conductor circuit. Observe whether cracks occur in the solder resist layer.
  • a heat cycle test of the above multilayer printed wiring board was repeated 100 ° times, in which the cycle was maintained at 165 ° C for 3 minutes and then maintained at 130 ° C for 3 minutes. Then, in the same manner as above, the solder resist layer and the conductor Observe whether peeling has occurred between the circuit and the circuit, and observe whether cracks have occurred in the solder resist layer.
  • the multilayer printed wiring board manufactured in Example 14 17 passed the criteria of 94 V-0 in the UL 94 test standard.
  • the solder resist layer formed on the multilayer printed wiring board has excellent opening properties, and does not generate cracks or peel off from the conductor circuit.
  • the multilayer printed wiring board manufactured in Comparative Example 78 did not pass the criteria of 94 V-0 because of the long burning time, and was inferior in flame retardancy.
  • the multilayer printed wiring board of the first invention of the first group of the present invention since the solder resist layer of the multilayer printed wiring board contains the inorganic filler, the linear expansion coefficient is reduced.
  • the manufacturing process of the printed wiring board for example, after mounting electronic components such as IC chips on the printed wiring board, to prevent the occurrence of cracks and the like due to the difference in thermal expansion between the solder resist layer and other parts. Can be.
  • solder resist composition of the second invention of the present invention since the solder-resist composition contains an inorganic filler, the use of this solder resist composition As a result, a solder resist layer containing an inorganic filler can be formed on the printed wiring board, and as a result, in a manufacturing process of a multilayer printed wiring board, due to a difference in thermal expansion between the solder resist layer and other portions. Kula It is possible to prevent occurrence of a lock or the like.
  • the multilayer printed wiring board of the first invention of the first group of the present invention can be suitably manufactured. .
  • the solder resist layer of the multilayer printed wiring board contains one elastomer component
  • the solder resist layer of the multilayer printed wiring board is It can absorb or relieve the stress acting on the layers, and the manufacturing process of the multilayer printed wiring board. After mounting the IC chip on the multilayer printed wiring board, the heat between the solder resist layer and other parts Cracks and the like due to the difference in expansion hardly occur, and even when cracks occur, the cracks do not grow significantly.
  • the solder resist composition of the second invention of the present invention since the solder resist composition contains one component of the elastomer, the solder resist composition is used. By doing so, it is possible to form a solder resist layer containing an elastomer component on the multilayer printed wiring board, and as a result, in the manufacturing process of the multilayer printed wiring board, etc., the heat of the solder resist layer and other parts is reduced. Cracks and the like due to the difference in expansion hardly occur, and even when cracks occur, the cracks do not grow significantly.
  • the multilayer printed wiring board of the first invention of the second group of the present invention can be suitably manufactured.
  • the third group of multilayer printed wiring boards according to the first invention of the present invention has a low dielectric constant at 1 GHz of the solder resist layer of 3.0 or less, so that when a high frequency signal in the GHz band is used. Also, signal delays and signal errors are less likely to occur.
  • the third group of the multilayer printed wiring board of the second invention of the present invention uses a polyolefin resin as the solder resist layer, even when a high-frequency signal in the GHz band is used, the signal delay is reduced. And signal errors are less likely to occur.
  • a third group of semiconductor devices according to the third invention of the present invention uses a polyolefin resin as a solder resist layer and a polyolefin resin as an interlayer resin insulation layer. Because of the use of resin, the dielectric constant and the dielectric loss tangent are small. Therefore, even in a semiconductor device equipped with an IC chip or the like using a high-frequency signal in the GHz band, signal delay and signal error hardly occur. ,.
  • the multilayer printed wiring board according to the first invention of the fourth group of the present invention has a dielectric loss tangent at 1 GHz of the solder resist layer of 0.01 or less, so that a high frequency signal in the GHz band is used. Also, signal delay and signal error are less likely to occur.
  • the multilayer printed wiring board of the second invention of the fourth group of the present invention uses a polyphenylene ether resin as the solder resist layer, so that even when a high frequency signal in the GHz band is used, Signal delay and signal error hardly occur.
  • the semiconductor device according to the third invention of the fourth group of the present invention uses a polyphenylene ether resin as the solder resist layer and uses a polyphenylene ether resin or the like as the interlayer resin insulating layer.
  • dielectric constant and the dielectric loss tangent is small, even in the semiconductor device including an IC chip or the like using a high-frequency signal of GH Z band for the signal delay and signal errors is less likely to occur.
  • the fifth group of multilayer printed wiring boards of the present invention has excellent flame retardancy, high adhesion between the solder resist layer and the conductor circuit, and has a solder resist layer in which openings of a desired shape are formed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

明細書
多層プリント配線板、 ソルダーレジスト組成物、 多層プリント配線板の製造方法および半導体装置 技術分野
本発明は、 多層プリント配線板、 該多層プリント配線板の製造方法、 ソルダー レジス ト組成物、 および、 半導体装置に関するものである。 背景技術
いわゆる多層ビルドアップ配線基板と呼ばれる多層プリント配線板は、 セミア ディティブ法等により製造されており、 コアと呼ばれる 0 . 5〜1 . 5 mm程度 のガラスクロス等で補強された樹脂基板の上に、 銅等による導体回路と層間樹脂 絶縁層とを交互に積層することにより作製される。 この多層プリント配線板の層 間樹脂絶縁層を介した導体回路間の接続は、 バイァホールにより行われている。 従来、 ビルドアップ多層プリント配線板は、 例えば、 特開平 9一 1 3 0 0 5 0 号公報等に開示された方法により製造されている。
即ち、 まず、 銅箔が張り付けられた銅張積層板に貫通孔を形成し、 続いて無電 解銅めつき処理を施すことによりスルーホールを形成する。 続いて、 基板の表面 を導体パターン状にエッチング処理して導体回路を形成し、 この導体回路の表面 に、 無電解めつきやエッチング等により粗化面を形成する。 そして、 この粗化面 を有する導体回路上に樹脂絶縁層を形成した後、 露光、 現像処理を行ってバイァ ホール用開口を形成し、 その後、 U V硬化、 本硬化を経て層間樹脂絶縁層を形成 する。
さらに、 層間樹脂絶縁層に酸や酸化剤などにより粗化処理を施した後、 薄い無 電解めつき膜を形成し、 この無電解めつき膜上にめっきレジス トを形成した後、 電解めつきにより厚付けを行い、 めっきレジスト剥離後にエッチングを行って、 下層の導体回路とバイァホールにより接続された導体回路を形成する。
この工程を繰り返した後、 最後に導体回路を保護するためのソルダーレジスト 層を形成し、 I Cチップ等の電子部品やマザ一ボード等との接続のために開口を 露出させた部分にめっき等を施した後、 半田ペーストを印刷して半田バンプを形 成することにより、 ビルドアップ多層プリント配線板の製造を完了する。
このようにして製造された多層プリント配線板は、 I Cチップを載置した後、 リフローさせて、 半田バンプと I Cチップのパッドとを接続し、 I Cチップの下 にアンダーフィル (樹脂層) を形成し、 I Cチップの上に樹脂等からなる封止層 を形成することにより I Cチップが搭載された半導体装置の製造を完了する。 こうようにして製造された半導体装置では、 通常、 それぞれの層の材質に起因 して、 それぞれの層において膨張率 (線膨張係数) が異なる。 即ち、 I Cチップ、 アンダーフィル、 層間樹脂絶縁層の線膨張係数は、 通常、 2 0 X 1 0— 以下 であるが、 ソルダーレジスト層は使用する樹脂の違い等に起因して、 線膨張係数 が 6 0 X 1 0— 6〜8 0 X 1 Ο ^Κ"1 と高く、 最も高いものでは、 1 0 0 X 1 Ο ^Κ" 1を超えるものもある。
このような構成の半導体装置を作動させると、 I Cチップが発熱し、 この熱が アンダーフィルを経て、 ソルダーレジスト層、 層間樹脂絶縁層等に伝わり、 これ らの層は、 温度の上昇により熱膨張する。
この際、 I Cチップとアンダーフィルとは、 線膨張係数にほとんど差がないた め、 昇温による膨張の程度は余り変わらず、 両者の熱膨張差に起因した大きな応 力は発生しないが、 アンダーフィルや層間樹脂絶縁層と、 これらに挟まれたソル ダーレジスト層は、 互いに線膨張係数が大きく異なるため、 昇温による膨張の 程度が大きく異なり、 それに伴ってソルダーレジス ト層に大きな応力が発生し、 場合によっては、 ソルダーレジス ト層にクラックが発生したり、 ソルダーレジス ト層とアンダーフィルゃ層間樹脂絶縁層との間で剥離が発生してしまう。
このようなクラックゃ剥離は、 半田バンプを形成する際の加熱等によっても発 生することがあり、 また、 多層プリント配線板を過酷な条件にさらすヒートサイ クル試験や高温高湿下での信頼性試験では、 クラック等がより発生しやすくなる。 ソルダーレジスト層にクラックが発生してしまうと、 ソルダーレジスト層下の 導体回路と半田バンプ等との絶縁性を保つことができず、 絶縁性や信頼性の低下 を招いてしまう。
また、 上記した方法で製造した従来の多層プリント配線板では、 層間樹脂絶縁 層にエポキシ樹脂、 アクリル樹脂等の混合物等が使用されているため、 G H z帯 域における誘電率や誘電正接が高く、 この場合、 G H z帯域の高周波数信号を用 いた L S Iチップ等を搭載すると、 層間樹脂絶縁層が高誘電率であることに起因 して、 信号遅延や信号エラーが発生してしまうことがあった。
そこで、 このような問題を解決するために、 誘電率の低いポリオレフイン系樹 脂、 ポリフエ二レンエーテル樹脂、 フッ素樹脂等を層間樹脂絶縁層として用いた 多層プリント配線板が提案されている。
このような多層プリント配線板では、 導体回路の大部分が層間樹脂絶縁層中に 形成されているため、 ある程度、 信号遅延や信号エラーが発生するという問題を 解決することができた。
しかしながら、 近年、 I Cチップの周波数が高周波化するとともに、 I Cチッ プの配線が高密度になり、 配線幅も狭くなつてきており、 それに伴って、 I Cチ ップと接続するプリント配線基板の外部端子用パッドの間隔も狭くすることが要 求されており、 また、 単位面積あたりの外部端子用パッドの数も多く、 高密度と なってきている。
そのため、 ソルダーレジス ト層の誘電率や誘電正接が高い場合には、 配線間の 電磁的相互作用やその周囲に存在する絶縁層の高誘電性に起因して、 ソルダーレ ジスト層の外部端子用バンプ内や配線間においても信号遅延等が発生するという 問題が起こることがあつた。
また、 上述したような信号遅延や信号エラーが発生しにくい低誘電正接で低誘 電率のポリフエ二レンエーテル樹脂を層間樹脂絶縁層として用いた多層プリント 配線基板であっても、 ソルダーレジス ト層の誘電率が高い場合にはその効果が相 殺されてしまい、 信号遅延や信号エラーが発生する場合があった。
また、 従来の多層プリント配線板の製造においては、 例えば、 ソルダーレジス ト組成物として、 ノボラック型エポキシ樹脂の (メタ) アタリレート、 イミダゾ ール硬化剤、 2官能性 (メタ) アクリル酸エステルモノマー、 分子量 5 0 0〜5 0 0 0程度の (メタ) アクリル酸エステルの重合体、 ビスフエノール型エポキシ 樹脂等からなる熱硬化性樹脂、 多価アクリル系モノマー等の感光性モノマー、 グ リ コールエーテル系溶剤などを含むペース ト状の流動体が用い、 これを塗布、 硬 ィ匕させることによりソルダーレジスト層を形成していた。
このようなソルダーレジスト層を有する多層プリント配線板は、 I Cチップ等 の電子部品を搭載して使用される。 そのため、 種々の原因により I Cチップ等が 発火した場合に、 それに耐えられるものが望まれている。 具体的には、 U L試験 規格における U L 9 4の判定基準に合格するものが望まれており、 特に、 9 4 V 一 0における燃焼時間の判定基準に合格するものが望まれている。
また、 多層プリント配線板は、 上記した難燃性の基準を満足するとともに、 バ ィァホール用開口や半田パッド用開口を形成する際に、 既存の多層プリント配線 板の樹脂絶縁層やソルダーレジスト層と比較してその開口性が低下しないことが 望まれており、 また、 樹脂絶縁層等と導体回路との密着性が低下しないことも望 まれている。 更には、 信頼性試験を行った際に、 その性能が低下しないものであ ることも望まれている。.
しかしながら、 従来のソルダ一レジスト組成物を用いて形成されたソルダーレ ジスト層を有する多層プリント配線板は、 難燃性の点で満足のいくものではなか つた。 発明の要約
本発明は、 上述の問題を解決するためになされたものであり、 その目的は、 多 層プリント配線板の製造工程ゃ該多層プリント配線板に I Cチップを搭載した後 において、 ソルダ一レジスト層と他の部分との熱膨張差に起因するクラック等の 発生のない多層プリント配線板、 該多層プリント配線板の製造に用いられるソル ダーレジスト組成物、 および、 該ソルダーレジスト組成物を用いた多層プリント 配線板の製造方法を提案することにある。
また、 本発明の他の目的は、 G H z帯域の高周波信号を用いた場合にも信号 遅延や信号エラーが発生しにくいソルダ一レジスト層を有する多層プリント配線 板、 および、 半導体装置を提供することにある。
また、 本発明の別の他の目的は、 難燃性に優れ、 導体回路との密着性が高く、 所望の形状の開口が形成されたソルダーレジスト層を有する多層プリント配線板 を提供することにある。 第一群の本発明の第一の発明は、 基板上に導体回路と樹脂絶縁層とが順次形成 され、 最外層にソルダ一レジスト層が形成された多層プリント配線板であって、 上記ソルダ一レジスト層は、 無機フィラーを含有していることを特徴とする多 層プリント配線板である。
また、 第一群の本発明の第二の発明は、 第一群の本発明の第一の発明の多層プ リント配線板の製造に用いるソルダーレジスト組成物であって、
ソルダーレジスト層用樹脂を含むペースト中に無機フィラーが配合されてなる ことを特徴とするソルダーレジスト組成物である。
第一群の本発明の第三の発明は、 基板上に導体回路と樹脂絶縁層とが順次形成 され、 最外層にソルダーレジスト層が形成された多層プリント配線板であって、 上記ソルダーレジスト組成物を用いることを特徴とする多層プリント配線板の 製造方法である。
また、 第二群の本発明の第一の発明は、 基板上に導体回路と樹脂絶縁層とが順 次形成され、 最外層にソルダーレジスト層が形成された多層プリント配線板であ つて、
上記ソルダーレジスト層は、 エラストマ一成分を含有していることを特徴とす る多層プリント配線板である。
第二群の本発明の第二の発明は、 第二群の本発明の第一の発明の多層プリント 配線板の製造に用いるソルダーレジスト組成物であって、
ソルダーレジスト層用樹脂を含むペースト中にエラストマ一成分が配合されて なることを特徴とするソルダーレジスト組成物である。
第二群の本発明の第三の発明は、 基板上に導体回路と樹脂絶縁層とが順次形成 され、 最上層にソルダーレジス ト層が形成された多層プリント配線板の製造方法 であって、
第二群の本発明の第二の発明のソルダーレジスト組成物を用いることを特徴と する多層プリント配線板の製造方法である。
また、 第三群の本発明の第一の発明は、 基板上に導体回路と樹脂絶縁層とが順 次形成され、 最外層にソルダーレジスト層が形成された多層プリント配線板であ つて、 上記ソルダーレジス ト層の 1 G H zにおける誘電率は、 3 . 0以下であること を特徴とする多層プリント配線板である。
第三群の本発明の第二の発明は、 基板上に導体回路と樹脂絶縁層とが順次形成 され、 最外層にソルダーレジスト層が形成された多層プリント配線板であって、 上記ソルダーレジスト層は、 ポリオレフイン系樹脂からなることを特徴とする 多層プリント配線板である。
第三群の本発明の第三の発明は、 基板上に導体回路と樹脂絶縁層とが順次形成 され、 最上層に、 半田バンプを有するソルダーレジス ト層が形成された多層プリ ント配線板と、 上記多層プリント配線板上に上記半田バンプを介して接続された I Cチップとからなる半導体装置において、
上記ソルダーレジスト層は、 ポリオレフイン系樹脂からなり、
上記樹脂絶縁層は、 ポリオレフイン系樹脂、 ポリフエ二レン系樹脂またはフッ 素系樹脂からなることを特徴とする半導体装置である。
また、 第四群の本発明の第一の発明は、 基板上に導体回路と樹脂絶縁層とが順 次形成され、 最外層にソルダーレジスト層が形成された多層プリント配線板であ つて、
上記ソルダ一レジス ト層の 1 G H zにおける誘電正接は、 0 . 0 1以下である ことを特徴とする多層プリント配線板である。
第四群の本発明の第二の発明は、 基板上に導体回路と樹脂絶縁層とが順次形成 され、 最外層にソルダーレジスト層が形成された多層プリント配線板であって、 上記ソルダーレジスト層は、 ポリフエ二レンエーテル樹脂からなることを特徴 とする多層プリント配線板である。
第四群の本発明の第三の発明は、 基板上に導体回路と樹脂絶縁層とが順次形成 され、 最上層に、 半田バンプを有するソルダ一レジス ト層が形成された多層プリ ント配線板と、 上記多層プリント配線板上に上記半田バンプを介して接続された I Cチップとからなる半導体装置において、
上記ソルダーレジスト層は、 ポリフエ二レンエーテル樹脂からなり、 上記樹脂絶縁層は、 ポリフエ二レンエーテル樹脂、 ポリオレフイン系樹脂また はフッ素系樹脂からなることを特徴とする半導体装置である。 第五群の本発明は、 基板上に導体回路と樹脂絶縁層とが順次形成され、 最外層 にソルダーレジス ト層が形成された多層プリント配線板であって、
上記ソルダーレジスト層は、 P原子含有エポキシ樹脂を含むことを特徴とする 多層プリント配線板である。 図面の簡単な説明
図 1 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 2 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 3 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 4 (a) 〜 (c) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 5 (a ) 〜 (c) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 6 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 7 (a ) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 8 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 9 (a) 〜 (c) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 1 0 (a) 〜 (c) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 1 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 2 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 3 ( a ) 〜 ( c は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 4 ( a ) 〜 ( c は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 5 ( a ) 、 ( b は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 6 ( a ) 〜 (d は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 7 ( a ) 〜 ( d は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 8 ( a ) 〜 (d は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 9 ( a ) 〜 ( c は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 2 0 ( a ) 、 ( b は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 2 1 ( a ) 〜 ( c は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 2 2 ( a ) 〜 ( d は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 2 3 ( a ) 〜 (d は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 2 4 ( a ) 〜 ( c は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 2 5 ( a ) 〜 ( c は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 2 6 ( a ) 〜 ( は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。 図 2 7 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 2 8 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 2 9 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 3 0 (a) 〜 (c) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 3 1 (a) 〜 (c) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 3 2 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 3 3 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 3 4 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 3 5 (a) 〜 (c) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 3 6 (a) 、 (b) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。 符号の説明
1 基板
2 a、 2 b 粗化面形成用樹脂組成物の層
2 層間樹脂絶縁層
4 下層導体回路
4 a 粗化面
5 上層導体回路
6 バイァホール用開口 7 バイァホール
8 銅箔
9 スノレ一ホーノレ
9 a 粗化面
1 0 樹脂充填材
1 1 粗化層
1 2 無電解めつき層
1 3 電解めつき層
1 4 ソ^^ダーレジスト層
1 5 ニッケノレめつき膜
1 6 金めつき膜
1 7 ハンダバンプ
1 9 はんだ
2 0 ピン 発明の詳細な開示
まず、 第一群の本発明について詳細に説明する。
第一群の本発明の第一の発明は、 基板上に導体回路と樹脂絶緣層とが順次形成 され、 最外層にソルダーレジスト層が形成された多層プリント配線板であって、 上記ソルダーレジスト層は、 無機フィラーを含有することを特徴とする多層プ リント配線板である。
第一群の本発明の第一の発明の多層プリント配線板によれば、 ソルダーレジス ト層が無機フィラーを含有するので、 上記ソルダーレジスト層は、 この無機フィ ラーに起因して熱膨張率が低下し、 周囲に存在する層間樹脂絶縁層やアンダーフ ィル等との線膨張率の差が小さくなり、 その結果、 多層プリント配線板の製造ェ 程や製造した多層プリント配線板に I Cチップ等の電子部品を搭載した後におけ るソルダーレジスト層のクラックが発生したり、 ソルダーレジスト層と他の層と の間で剥離が発生したりすることを防止することができる。
即ち、 上記無機フイラ一は、 線膨張係数がソルダ一レジス ト層を構成する樹脂 と比べて低いため、 ソルダ一レジスト層が熱により膨張し、 アンダーフィルや層 間樹脂絶縁層等との線膨張係数の差に起因してソルダーレジスト層に大きな内部 応力が発生した際、 それを緩和する役割を果たすことになる。 このように、 無機 フイラ一により、 ソルダーレジス ト層の内部応力が緩和される結果、 ソルダーレ ジスト層にクラックや剥離が発生するのを防止することができる。
上記無機フイラ一としては、 特に限定されるものではないが、 例えば、 アルミ ニゥム化合物、 カルシウム化合物、 カリウム化合物、 マグネシウム化合物、 ケィ 素化合物等が挙げられる。 これらの化合物は、 単独で用いてもよく、 2種以上を 併用してもよレ、。
上記アルミニウム化合物としては、 例えば、 アルミナ、 水酸化アルミニウム等 が挙げられ、 上記カルシウム化合物としては、 例えば、 炭酸カルシウム、 水酸化 カルシウム等が挙げられる。
上記カリウム化合物としては、 例えば、 炭酸カリウム等が挙げられ、 上記マグ ネシゥム化合物としては、 例えば、 マグネシア、 ドロマイ ト、 塩基性炭酸マグネ シゥム等が挙げられ、 上記ケィ素化合物としては、 例えば、 シリカ、 ゼォライ ト 等が挙げられる。
上記無機フィラーの形状としては、 特に限定されるものではないが、 例えば、 球状、 楕円球状、 多面体状等が挙げられる。 このなかでは、 先端が尖っていると クラックが発生しやすいことから、 球状、 楕円球状等が望ましい。
上記無機フィラーの大きさは、 最も長い部分の長さ (または直径) が 0 . 1〜 5 . 0 μ mの範囲のものが望ましい。 0 . 未満では、 ソルダーレジスト層 が熱膨張した際に発生する内部応力を緩和するのが難しく、 熱膨張率が調整でき ず、 5 . Ο μ πιを超えると、 ソルダーレジスト層自体が硬く脆くなり、 また、 光 硬化や熱硬化を行う際に、 無機フィラーが樹脂同士の反応を阻害し、 その結果、 クラックが発生しやすくなつてしまう。 このような点から、 無機フイラ一は、 透 明のものがより好ましい。
上記無機フイラ一として、 S i 02 を配合する際には、 その配合量は、 3〜5 0重量。 /0の範囲が好ましい。 3重量%未満では、 ソルダーレジス ト層の熱膨張係 数が充分に低下しないことがあり、 一方、 5 0重量%を超えると解像度が落ちて 開口部に異常をきたすことがある。 より好ましくは、 5〜4 0重量%でぁる。 また、 ソルダーレジスト層中の無機フィラーの含有割合は、 5〜4 0重量%が 好ましい。 無機フィラーを上記含有割合で用いることにより、 効果的にソルダー レジスト層の線膨張係数を低下させることができ、 熱膨張により発生する応力を 効果的に緩和することができる。
これは、 このソルダーレジスト層を構成する樹脂または樹脂の複合体の線膨張 係数は、 通常、 6 0 X 1 0 〜 8 0 X 1 0— 6K— 1と高いが、 この層中に上記無機フ イラ一を含有させることにより、 線膨張係数を 4 0〜5 0 X 1 1程度まで 低下させることができるからである。
さらに、 ソルダーレジス ト層には、 エラストマ一からなる樹脂を配合すること が望ましい。 エラストマ一自身が柔軟性、 反発弾性に富んでいるため、 応力を受 けてもその応力を吸収し、 または、 応力が緩和されるので、 クラック、 剥離を防 止することができる。 また、 海島構造とすることにより、 その応力に起因するク ラックや剥離をより防止することができる。 なお、 上記海島構造とは、 エラスト マー成分以外のソルダーレジス ト組成物からなる 「海」 のなかに、 エラストマ一 成分が 「島」 状に分散している状態をいう。
上記エラストマ一としては、 例えば、 天然ゴム、 合成ゴム、 熱可塑性樹脂、 熱 硬化性樹脂等が挙げられる。 特に、 応力を充分に緩和することができるのは、 熱 硬化性樹脂からなるエラストマ一である。
上記熱硬化性樹脂からなるエラストマ一としては、 例えば、 ポリエステル系ェ ラストマー、 スチレン系エラストマ一、 塩化ビニノレ系エラストマ一、 フッ素系ェ ラス トマー、 アミ ド系エラス トマ一、 ォレフィン系エラス トマ一等が挙げられる。 第一群の本発明の第一の発明の多層プリント配線板を構成するソルダーレジス ト層は、 上記無機フィラー、 エラストマ一のほかに、 例えば、 熱硬化性樹脂、 熱 可塑性樹脂、 熱硬化性樹脂と熱可塑性樹脂との複合体等を含有してもよい。 この ような樹脂層としては、 例えば、 ノボラック型エポキシ樹脂の (メタ) アタリレ ート、 2官能性 (メタ) アクリル酸エステルモノマー、 分子量 5 0 0〜5 0 0 0 程度の (メタ) アクリル酸エステルの重合体、 ビスフエノール型エポキシ樹脂等 からなる熱硬化性樹脂、 多価ァクリル系モノマー等の感光性モノマー等からなる 組成物を重合、 硬化させたもの等が挙げられる。
上記 2官能性 (メタ) アクリル酸エステルモノマ一としては特に限定されず、 例えば、 各種ジオール類のァクリル酸またはメタクリル酸のエステルなどが挙げ られ、 市販品としては、 日本化薬社製の R— 6 0 4、 P M 2、 P M 2 1などが挙 げられる。
上記ノボラック型エポキシ樹脂の (メタ) アタリレートとしては、 例えば、 フ エノーノレノボラックゃクレゾ一ノレノボラックのグリシジノレエーテノレを、 アタリノレ 酸ゃメタクリル酸などと反応させたエポキシ樹脂などが挙げられる。 なお、 この ような多層プリント配線板を製造する方法については、 後述する。
次に、 第一群の本発明の第二の発明のソルダーレジス ト組成物について説明す る。
第一群の本発明の第二の発明のソルダーレジスト組成物は、 第一群の本発明の 第一の発明の多層プリント配線板の製造に用いるソルダーレジスト組成物であつ て、
ソルダーレジスト用樹脂を含むペースト中に無機フィラーが配合されてなるこ とを特徴とする。
上記無機フイラ一としては、 上述したものを用いることができる。 また、 その 配合量は、 形成されたソルダ一レジスト層中の含有割合が、 5〜2 0重量%とな る量が好ましい。
第一群の本発明の第二の発明のソルダーレジス ト組成物は、 上記無機フィラー のほかに、 上記したノボラック型エポキシ樹脂の (メタ) アタリレート、 イミダ ゾ一ル硬化剤、 2官能性 (メタ) アクリル酸エステルモノマー、 分子量 5 0 0〜 5 0 0 0程度の (メタ) アクリル酸エステルの重合体、 ビスフエノール型ェポキ シ樹脂等からなる熱硬化性樹脂、 多価ァクリル系モノマー等の感光性モノマー、 ダリコールエーテル系溶剤などを含むペースト状の流動体であることが望ましく、 その粘度は 2 5 で1〜 1 0 P a · sに調整されていることが望ましい。
上記ィミダゾール硬化剤としては特に限定されるものではないが、 2 5 °Cで液 状であるイミダゾール硬化剤を用いることが望ましい。 粉末では均一混練が難し く、 液状の方が均一に混練することができるからである。 このような液状ィミダゾール硬化剤としては、 例えば、 1—ベンジル一 2—メ チルイミダゾール (四国化成社製、 1 B 2MZ) 、 1ーシァノエチル— 2—ェチ ルー 4—メチルイミダゾール (四国化成社製、 2 E4MZ— CN) 、 4—メチル — 2—ェチルイミダゾール (四国化成社製、 2 E 4MZ) などが挙げられる。 上記グリコールエーテル系溶剤としては、 例えば、 下記の一般式 (1) に示す 化学構造を有するものが望ましく、 具体的には、 ジエチレングリコールジメチル エーテル (DMDG) およびトリエチレングリコールジメチルエーテル (DMT G) から選ばれる少なく とも 1種を用いることがより望ましい。 これらの溶剤は、 30〜 50°C程度の加温により重合開始剤であるべンゾフエノン、 ミヒラーケト ン、 ェチルァミノべンゾフエノンを完全に溶解させることができるからである。 CH3 O— (CH2 CH2 O) n -CH3 · · · (1)
(上記式中、 nは 1〜5の整数である。 )
このようなソルダーレジスト組成物を用いてソルダーレジスト層を形成する際 には、 まず、 後述する工程により、 導体回路および層間樹脂絶縁層が複数層形成 され、 最上層に導体回路が形成された基板に、 上記組成を有するペース トをロー ルコ一タ法等により塗布した後、 乾燥させたり、 ソルダ一レジス ト組成物をフィ ルム状に成形し、 該フィルムを圧着する。 この後、 下の導体回路の所定位置に相 当するソルダーレジス ト層の部分に、 半田バンプ形成用の開口を形成し、 必要に よって、 硬化処理を行うことにより、 ソルダーレジスト層を形成する。
第一群の本発明の第三の発明の多層プリント配線板の製造方法は、 基板上に導 体回路と樹脂絶縁層とが順次積層され、 最外層にソルダーレジスト層が形成され た多層プリント配線板の製造方法であって、
第一群の本発明の第二の発明のソルダーレジスト組成物を用いることを特徴と する。
第一群の本発明の第三の発明の多層プリント配線板の製造方法について、 工程 順に説明する。
(1) 上記多層プリント配線板の製造方法においては、 まず、 絶縁性基板の表 面に導体回路が形成された基板を作製する。
上記絶縁性基板としては、 樹脂基板が望ましく、 具体的には、 例えば、 ガラス エポキシ基板、 ポリエステル基板、 ポリイミ ド基板、 ビスマレイミ ドートリアジ ン樹脂基板、 熱硬化性ポリフヱニレンエーテル基板、 フッ素樹脂基板、 セラミツ ク基板、 銅張積層板、 RCC基板などが挙げられる。
このとき、 この絶縁性基板に貫通孔を設けてもよい。 この場合、 貫通孔は直径 1 00〜300 mのドリル、 レーザ光等を用いて形成することが望ましい。
(2) 次に、 無電解めつきを施した後、 基板上に導体回路形状のエッチングレ ジストを形成し、 エッチングを行うことにより導体回路を形成する。 無電解めつ きとしては銅めつきが望ましい。 また、 絶縁性基板にスルーホール用貫通孔を設 けた場合には、 該スルーホール用貫通孔の壁面にも同時に無電解めつきを施して スルーホールを形成することにより、 基板の両面の導体回路間を電気的に接続し てもよい。
さらに、 この無電解めつきの後、 通常、 無電解めつき層表面とスルーホールを 形成した場合にはスルーホール内壁との粗化形成処理を行う。 粗化形成処理方法 としては、 例えば、 黒化 (酸化) 一還元処理、 有機酸と第二銅錯体の混合水溶液 によるスプレー処理、 C u—N i— P針状合金めつきによる処理等が挙げられる。 上記黒化 (酸化) 一還元処理の具体的な方法としては、 Na OH ( 1 0 g/ 1 ) 、 N a C 102 (40 g/ 1 ) 、 Na3P04 (6 g/ 1 ) を含む水溶液を黒化 浴 (酸化浴) とする黒化処理、 および、 N a OH ( 1 0 g/ 1 ) 、 N a BH4 (6 g/ 1 ) を含む水溶液を還元浴とする還元処理を行う方法等が挙げられる。 上記スプレー処理に用いる有機酸と第二銅錯体の混合水溶液において、 上記有 機酸としては、 例えば、 蟻酸、 酢酸、 プロピオン酸、 酪酸、 吉草酸、 カプロン酸、 アクリル酸、 クロ トン酸、 シユウ酸、 マロン酸、 コハク酸、 グルタル酸、 マレイ ン酸、 安息香酸、 グリコール酸、 乳酸、 リンゴ酸、 スルファミン酸等が挙げられ る。
これらは、 単独で用いてもよく、 2種以上併用してもよい。 上記混合溶液にお いて、 上記有機酸の含有量は、 0. 1〜30重量%が望ましい。 酸化された銅の 溶解性を維持し、 かつ、 触媒安定性を確保することができるからである。
上記第二銅錯体としては、 ァゾール類の第二銅錯体が望ましい。 このァゾール 類の第二銅錯体は、 金属銅等を酸化する酸化剤として作用する。 ァゾ一ル類とし ては、 例えば、 ジァゾール、 トリァゾ一ル、 テトラゾール等が挙げられる。 これ らのなかでも、 ィミダゾール、 2—メチルイミダゾール、 2—ェチルイミダゾー ノレ、 2—ェチル一 4ーメチノレイミダゾーノレ、 2—フエ二ルイミダゾ一ノレ、 2—ゥ ンデシルイミダゾールが望ましい。 上記エッチング液において、 上記第二銅錯体 の含有量は、 1〜15重量%が望ましい。 溶解性および安定性に優れ、 また、 触 媒核を構成する P d等の貴金属をも溶解させることができるからである。
上記めつき処理の具体的な方法としては、 硫酸銅 (l〜40 g/l) 、 硫酸二 ッケル (0. :!〜 6. 0 g/ 1 ) , クェン酸 (10〜20 g,l) 、 次亜リン酸 ナトリウム (10〜100 g_ l) 、 ホウ酸 (10〜40gZl) および界面活 性剤 (日信化学工業社製、 サーフィノール 465) (0. 01〜:! O gZl) を 含む PH= 9の無電解めつき浴にて無電解めつきを施す方法等が挙げられる。 この工程で、 スルーホールを形成した場合には、 樹脂充填材をスルーホールに 充填する。 また、 必要に応じて、 絶縁性基板表面の下層導体回路が形成されてい ない凹部に樹脂充填材を充填し、 その後、 研磨等を行って絶縁性基板表面を平坦 ィ匕してもよレ、。
スルーホール内に樹脂充填材を充填した場合には、 樹脂充填材を、 例えば、 1 00°CZ20分の条件で乾燥させた後、 硬化させる。
硬化は、 温度 50〜 250°Cの間で行うのが望ましい。 その硬化条件の一例と しては、 100°Cで 1時間加熱した後、 150°Cで 1時間加熱する方法が挙げら れる。 必要に応じて、 順次低い温度から高い温度と温度を変化させて硬化させる ステップ硬化を行ってもよい。
また、 研磨を行って導体層の表面を平坦化した場合には、 必要に応じて、 もう 一度、 下層導体回路の粗化処理を行ってもよい。 粗化処理方法としては、 例えば、 黒化 (酸化) 一還元処理、 有機酸と第二銅錯体の混合水溶液によるスプレー処理、 C u— N i— P合金めつきによる処理等が挙げられる。
(3)次に、 この導体回路が形成された基板上に樹脂組成物の層を形成し、 この 樹脂組成物の層に、 バイァホール用開口と必要に応じて貫通孔とを形成すること により層間樹脂絶縁層を形成する。
上記層間樹脂絶縁層の材料としては、 粗化面形成用樹脂組成物、 ポリフエニレ ンエーテル樹脂、 ポリオレフイン系樹脂、 フッ素樹脂、 熱可塑性エラス トマ一等 が挙げられる。
上記樹脂組成物の層は、 未硬化の樹脂を塗布して成形してもよく、 また、 未硬 化の樹脂フィルムを熱圧着して形成してもよい。 さらに、 未硬化の樹脂フィルム の片面に銅箔等の金属層が形成された樹脂フィルムを貼付してもよい。
上記粗化面形成用樹脂組成物としては、 例えば、 酸または酸化剤に可溶性の粒 子 (以下、 可溶性粒子という) が酸または酸化剤に難溶性の樹脂 (以下、 難溶性 樹脂という) 中に分散したものが挙げられる。
なお、 上記 「難溶性」 および 「可溶性」 という語は、 同一の粗化液に同一時間 浸漬した場合に、 相対的に溶解速度の早いものを便宜上 「可溶性」 といい、 相対 的に溶解速度の遅いものを便宜上 「難溶性」 と呼ぶ。
上記可溶性粒子としては、 例えば、 酸または酸化剤に可溶性の樹脂粒子 (以下、 可溶性樹脂粒子) 、 酸または酸化剤に可溶性の無機粒子 (以下、 可溶性無機粒 子) 、 酸または酸化剤に可溶性の金属粒子 (以下、 可溶性金属粒子) 等が挙げら れる。 これらの可溶性粒子は、 単独で用いてもよいし、 2種以上併用してもよレ、。 上記可溶性粒子の形状 (粒径等) としては特に限定されないが、 (a ) 平均粒 径が 1 0 / m以下の可溶性粒子、 ( b ) 平均粒径が 2 μ m以下の可溶性粒子を凝 集させた凝集粒子、 (c ) 平均粒径が 2〜1 Q /z mの可溶性粒子と平均粒径が 2 μ m以下の可溶性粒子との混合物、 ( d ) 平均粒径が 2〜 1 0 μ mの可溶性粒子 の表面に平均粒径が 2 μ m以下の耐熱性樹脂粉末または無機粉末のいずれか少な くとも 1種を付着させてなる疑似粒子、 (e ) 平均粒径が 0 . 1〜0 . 8 /i mの 可溶性粒子と平均粒径が 0 . 8 mを超え、 2 μ πι未満の可溶性粒子との混合物、
( f ) 平均粒径が 0 . 1〜1 . 0 y mの可溶性粒子を用いることが望ましい。 こ れらは、 より複雑なアンカーを形成することができるからである。
上記可溶性樹脂粒子としては、 熱硬化性樹脂、 熱可塑性樹脂等からなるものが 挙げられ、 酸あるいは酸化剤からなる溶液に浸漬した場合に、 上記難溶性樹脂よ りも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、 例えば、 エポキシ樹脂、 フユノール樹 脂、 ポリイミ ド樹脂、 ポリフエ二レン樹脂、 ポリオレフイン系樹脂、 フッ素樹脂、 ァミノ樹脂 (メラミン樹脂、 尿素樹脂、 グアナミン樹脂) 等からなるものが挙げ られ、 これらの樹脂の一種からなるものであってもよいし、 2種以上の樹脂の混 合物からなるものであってもよい。
また、 上記可溶性樹脂粒子としては、 ゴムからなる樹脂粒子を用いることもで きる。 上記ゴムとしては、 例えば、 ポリブタジエンゴム、 エポキシ変性、 ウレタ ン変性、 (メタ) アクリロニトリル変性等の各種変性ポリブタジエンゴム、 カル ボキシル基を含有した (メタ) アクリロニトリル .ブタジエンゴム等が挙げられ る。 これらのゴムを使用することにより、 可溶性樹脂粒子が酸あるいは酸化剤に 溶解しやすくなる。 つまり、 酸を用いて可溶性樹脂粒子を溶解する際には、 強酸 以外の酸でも溶解することができ、 酸化剤を用いて可溶性樹脂粒子を溶解する際 には、 比較的酸化力の弱い過マンガン酸でも溶解することができる。 また、 クロ ム酸を用いた場合でも、 低濃度で溶解することができる。 そのため、 酸や酸化剤 が樹脂表面に残留することがなく、 後述するように、 粗化面形成後、 塩化パラジ ゥム等の触媒を付与する際に、 触媒が付与されなかったり、 触媒が酸化されたり することがなレ、。
上記可溶性無機粒子としては、 例えば、 アルミニウム化合物、 カルシウム化合 物、 カリウム化合物、 マグネシウム化合物およびケィ素化合物からなる群より選 択される少なく とも一種からなる粒子等が挙げられる。
上記アルミニウム化合物としては、 例えば、 アルミナ、 水酸化アルミニウム等 が挙げられ、 上記カルシウム化合物としては、 例えば、 炭酸カルシウム、 水酸化 カルシウム等が挙げられ、 上記カリウム化合物としては、 例えば、 炭酸カリウム 等が挙げられ、 上記マグネシウム化合物としては、 例えば、 マグネシア、 ドロマ イ ト、 塩基性炭酸マグネシウム等が挙げられ、 上記ケィ素化合物としては、 例え ば、 シリカ、 ゼォライ ト等が挙げられる。 これらは単独で用いてもよいし、 2種 以上併用してもよい。
上記可溶性金属粒子としては、 例えば、 銅、 ニッケル、 鉄、 亜鉛、 鉛、 金、 銀、 アルミニウム、 マグネシウム、 カルシウムおよぴケィ素からなる群より選択され る少なくとも一種からなる粒子等が挙げられる。 また、 これらの可溶性金属粒子 は、 絶縁性を確保するために、 表層が樹脂等により被覆されていてもよい。 上記可溶性粒子を、 2種以上混合して用いる場合、 混合する 2種の可溶性粒子 の組み合わせとしては、 樹脂粒子と無機粒子との組み合わせが望ましい。 両者と も導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、 難溶性樹脂との間で熱膨張の調整が図りやすく、 樹脂フィルムを用いて形成する 層間樹脂絶縁層にクラックが発生せず、 層間樹脂絶縁層と導体回路との間で剥離 が発生しないからである。
上記難溶性樹脂としては、 層間樹脂絶縁層に酸または酸化剤を用いて粗化面を 形成する際に、 粗化面の形状を保持できるものであれば特に限定されず、 例えば、 熱硬化性樹脂、 熱可塑性樹脂、 これらの複合体等が挙げられる。 また、 これらの 樹脂に感光性を付与した感光性樹脂であつてもよい。
これらのなかでは、 熱硬化性樹脂を含有しているものが望ましい。 それにより、 めっき液または種々の加熱処理によっても粗化面の形状を保持することができる からである。
上記熱硬化性樹脂としては、 例えば、 エポキシ樹脂、 フエノール樹脂、 ポリイ ミ ド樹脂等が挙げられる。 また、 感光化した樹脂としては、 例えば、 メタクリル 酸ゃァクリル酸等と熱硬化基とをァクリル化反応させたものが挙げられる。 特に、 エポキシ樹脂をアタリレート化したものが望ましい。 これらのなかでは、 1分子 中に、 2個以上のエポキシ基を有するエポキシ樹脂がより望ましい。 上述の粗化 面を形成することができるばかりでなく、 耐熱性等にも優れてるため、 ヒートサ イタル条件下においても、 金属層に応力の集中が発生せず、 金属層の剥離などが 起きにくいからである。
上記エポキシ樹脂としては、 例えば、 クレゾ一ルノポラック型エポキシ樹脂、 ビスフエノール A型エポキシ樹脂、 ビスフエノール F型エポキシ樹脂、 フエノー ルノボラック型ェポキシ樹脂、 アルキルフエノールノボラック型ェポキシ樹脂、 ビフエノール F型エポキシ樹脂、 ナフタレン型エポキシ樹脂、 ジシクロペンタジ ェン型エポキシ樹脂、 フヱノール類とフェノール性水酸基を有する芳香族アルデ ヒ ドとの縮合物のエポキシ化物、 トリグリシジルイソシァヌレート、 脂環式ェポ キシ樹脂等が挙げられる。 これらは、 単独で用いてもよく、 2種以上を併用して もよレ、。 それにより、 耐熱性等に優れるものとなる。 上記熱可塑性樹脂としては、 例えば、 ポリエーテルスルフォン (PE S) 、 ポ リスノレフォン (P S F) 、 ポリフエ二レンスノレフォン (P P S) 、 ポリフエユレ ンサルファイ ド (PPE S) 、 ポリフエ二レンエーテル (P PE) 、 ポリエーテ ルイミ ド (P I ) 、 フエノキシ樹脂、 フッ素樹脂等が挙げられる。
上記熱硬化性樹脂と熱可塑性樹脂との混合割合は、 熱硬化性樹脂 熱可塑性樹 脂 = 95/5〜50 50が望ましい。 耐熱性を損なうことなく、 高い靭性値を 確保できるからである。
上記可溶性粒子の混合重量比は、 難溶性樹脂の固形分に対して 5〜50重量% が望ましく、 1 0〜40重量%がさらに望ましい。
上記層間樹脂絶縁層を未硬化の樹脂フィルムを用いて形成する場合、 該樹脂フ イルムにおいて、 上記可溶性粒子は、 上記難溶性樹脂中にほぼ均一に分散されて いることが望ましい。 均一な粗さの凹凸を有する粗化面を形成することができ、 樹脂フィルムにバイァホールやスルーホールを形成しても、 その上に形成する導 体回路の金属層の密着性を確保することができるからである。 また、 粗化面を形 成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。 それに よって、 樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないた め、 層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
上記樹脂フィルムにおいて、 難溶性樹脂中 分散している可溶性粒子の配合量 は、 樹脂フィルムに対して、 3〜40重量。 /0が望ましい。 可溶性粒子の配合量が 3重量%未満では、 所望の凹凸を有する粗化面を形成することができない場合が あり、 40重量%を超えると、 酸または酸化剤を用いて可溶性粒子を溶解した際 に、 樹脂フィルムの深部まで溶解してしまい、 上記樹脂フィルムを用いて形成き れた層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、 短絡の原因とな る場合がある。
上記樹脂フィルムは、 上記可溶性粒子および難溶性樹脂以外に、 必要に応じて、 硬化剤、 溶剤、 その他の成分等を含有していてもよい。
上記ポリフエ二レンエーテル樹脂としては特に限定されず、 例えば、 ポリフエ 二レンオキサイド (P PO) 、 ポリフエ二レンエーテル (PPE) 等が挙げられ る。 上記ポリオレフイン系樹脂としては、 例えば、 ポリエチレン、 ポリプロピレン、 ポリイソプチレン、 ポリブタジエン、 ポリイソプレン、 シクロォレフイン系樹脂、 これらの樹脂の共重合体等が挙げられる。
これらのなかでは、 誘電率および誘電正接が低く、 GH z帯域の高周波信号を 用いた場合でも信号遅延や信号エラーが発生しにくく、 さらには、 剛性等の機械 的特性にも優れている点からシクロォレフイン系樹脂が望ましい。
上記シクロォレフイン系樹脂としては、 2—ノルボルネン、 5—ェチリデン一 2—ノルボルネンまたはこれらの誘導体からなる単量体の単独重合体または共重 合体等が望ましい。 上記誘導体としては、 上記 2—ノルボルネン等のシクロォレ フィンに、 架橋を形成するためのアミノ基ゃ無水マレイン酸残基あるいはマレイ ン酸変性したもの等が結合したもの等が挙げられる。
上記共重合体を合成する場合の単量体としては、 例えば、 エチレン、 プロピレ ン等が挙げられる。
上記シクロォレフィン系樹脂は、 上記した樹脂の 2種以上の混合物であつても よく、 シクロォレフイン系樹脂以外の樹脂を含むものであってもよい。
また、 上記シクロォレフイン系樹脂が共重合体である場合には、 ブロック共重 合体であってもよく、 ランダム共重合体であってもよい。
また、 上記シクロォレフイン系樹脂は、 熱硬化性シクロォレフィン系樹脂であ ることが望ましい。 加熱を行って架橋を形成させることにより、 より剛性が高く なり、 機械的特性が向上するからである。
上記シクロォレフイン系樹脂のガラス転移温度 (Tg) は、 1 30〜200°C であることが望ましい。
上記シクロォレフイン系樹脂は、 既に樹脂シート (フィルム) として成形され たものを使用してもよく、 単量体もしくは一定の分子量を有する低分子量の重合 体が、 キシレン、 シクロへキサン等の溶剤に分散した未硬化溶液の状態であって もよい。
また、 樹脂シー トの場合には、 いわゆる RCC (RE S I N COATED COP PER :樹脂付銅箔) を用いてもよい。
上記シクロォレフイン系樹脂は、 フイラ一等を含まないものであってもよく、 水酸化アルミニウム、 水酸化マグネシウム、 リン酸エステル等の難燃剤を含むも のであってもよレ、。
上記フッ素樹脂としては、 例えば、 ェチル テトラフルォロエチレン共重合樹 脂 (E T F E ) 、 ポリクロ口トリフルォロエチレン (P C T F E ) 等が挙げられ る。
上記熱可塑性エラストマ一樹脂としては特に限定されず、 例えば、 スチレン系 熱可塑性エラストマ一、 ォレフィン系熱可塑性エラス トマ一、 ウレタン系熱可塑 性エラス トマ一、 ポリエステル系熱可塑性エラス トマ一、 ポリアミ ド系熱可塑性 エラストマ一、 1 , 2—ポリブタジエン系熱可塑性エラストマ一、 塩ビ系熱可塑 性エラス トマ一、 フッ素系熱可塑性エラス トマ一等が挙げられる。 これらのなかでは、 電気特性に僂れる点からォレフィン系熱可塑性エラストマ一 ゃフッ素系熱可塑性エラストマ一が望ましい。
上記樹脂フィルムを張り付けることにより層間樹脂絶縁層を形成する場合、 該 層間樹脂絶縁層の形成は、 真空ラミネーター等の装置を用い、 減圧下または真空 下において、 0 . 2〜1 . O M P aの圧力、 6 0〜: 1 2 0での温度で圧着し、 そ ' の後、 樹脂フィルムを熱硬化することにより行うことが望ましい。
なお、 上記熱硬化は、 後述するバイァホール用開口および貫通孔を形成した後 に亍つてもよレヽ。
上記樹脂組成物の層を形成した後、 該樹脂組成物の層にバイァホール用開口と 必要に応じて貫通孔とを形成することにより、 層間樹脂絶縁層を形成する。
上記バイァホール用開口は、 レーザ処理等により形成する。 また、 感光性樹脂 からなる樹脂組成物の層を形成した場合には、 露光、 現像処理を行うことにより、 パイァホール用開口を設けてもよい。 このとき、 使用されるレーザ光としては、 例えば、 炭酸ガス (C 02 ) レーザ、 紫外線レーザ、 エキシマレーザ等が挙げら れるが、 これらのなかでは、 エキシマレーザや短パルスの炭酸ガスレーザが望ま しい。
エキシマレーザは、 後述するように、 バイャホール用開口を形成する部分に貫 通孔が形成されたマスク等を用いることにより、 一度に多数のバイャホール用開 口を形成することができ、 また、 短パルスの炭酸ガスレーザは、 開口内の樹脂残 りが少なく、 開口周縁の樹脂に対するダメージが小さいからである。
また、 エキシマレーザのなかでも、 ホログラム方式のエキシマレーザを用いる ことが望ましい。 ホログラム方式とは、 レーザ光をホログラム、 集光レンズ、 レ 一ザマスク、 転写レンズ等を介して目的物に照射する方式であり、 この方式を用 いることにより、 一度の照射で樹脂組成物の層に多数の開口を効率的に形成する ことができる。
また、 炭酸ガスレーザを用いる場合、 そのパルス間隔は、 1 0 〜1 0— 8秒で あることが望ましい。 また、 開口を形成するためのレーザを照射する時間は、 1 0〜5 0 0 μ秒であることが望ましい。
また、 パイァホール用開口を形成する部分に貫通孔が形成されたマスクの貫通 孔は、 レーザ光のスポッ ト形状を真円にするために、 真円である必要があり、 上 記貫通孔の径は、 0 . 1〜 2 m m程度が望ましい。
また、 光学系レンズとマスクとを介してレーザ光を照射することにより、 一度 に多数のパイァホール用開口を形成することができる。 光学系レンズとマスクと を介することにより、 同一強度で、 かつ、 照射強度が同一のレーザ光を複数の部 分に同時に照射することができるからである。
レーザ光にて開口を形成した場合、 特に炭酸ガスレーザを用いた場合には、 デ スミア処理を行うことが望ましい。 上記デスミア処理は、 クロム酸、 過マンガン 酸塩等の水溶液からなる酸化剤を使用して行うことができる。 また、 酸素プラズ マ、 C F 4 と酸素の混合プラズマやコロナ放電等で処理してもよい。 また、 低圧 水銀ランプを用いて紫外線を照射することにより、 表面改質することもできる。 また、 樹脂組成物の層を形成した基板に、 貫通孔を形成する場合には、 直径 5 0〜3 0 0 / mのドリル、 レーザ光等を用いて貫通孔を形成する。
(4) 次に、 バイァホール用開口の内壁を含む層間樹脂絶縁層の表面と上記ェ 程で貫通孔を形成した場合には貫通孔の内壁とに、 酸または酸化剤を用いて粗化 面を形成する。
上記酸としては、 硫酸、 硝酸、 塩酸、 リン酸、 蟻酸等が挙げられ、 上記酸化剤 としては、 クロム酸、 クロム硫酸、 過マンガン酸ナトリウム等の過マンガン酸塩 等が挙げられる。 その後、 酸を用いて粗化面を形成した場合はアルカリ等の水溶液を用い、 酸化 剤を用いて粗化面を形成した場合は中和液を用いて、 パイァホール用開口内や貫 通孔内を中和する。 この操作により酸や酸化剤を除去し、 次工程に影響を与えな いようにする。 なお、 この工程で形成する粗化面の平均粗度 R zは、 0 . 1〜5 i mが望ましい。
(5) 次に、 形成された粗化面に、 必要により、 触媒を付与する。 上記触媒と しては、 例えば、 塩化パラジウム等が挙げられる。
このとき、 触媒を確実に付与するために、 酸素、 窒素等のプラズマ処理ゃコロ ナ処理等のドライ処理を施すことにより、 酸または酸化剤の残渣を除去するとと もに層間樹脂絶縁層の表面を改質することにより、 触媒を確実に付与し、 無電解 めっき時の金属の析出、 および、 無電解めつき層の層間樹脂絶縁層への密着性を 向上させることができ、 特に、 バイァホール用開口の底面において、 大きな効果 が得られる。
(6) ついで、 形成された層間樹脂絶縁層上に、 必要により、 スズ、 亜鉛、 銅、 ニッケル、 コバルト、 タリウム、 鉛等からなる薄膜導体層を無電解めつき、 スパ ッタリング等により形成する。 上記薄膜導体層は、 単層であってもよいし、 2層 以上からなるものであってもよい。
これらのなかでは、 電気特性、 経済性等を考慮すると銅や銅およびニッケルか らなる薄膜導体層が望ましい。
また、 上記(3)の工程で貫通孔を形成した場合は、 この工程で貫通孔の内壁面 にも金属からなる薄膜導体層を形成することにより、 スルーホールとしてもよレ、。 上記(6)の工程で、 スルーホールを形成した場合には、 以下のような処理工程 を行うことが望ましい。 即ち、 無電解めつき層表面とスルーホール内壁とを黒化 (酸化) 一還元処理、 有機酸と第二銅錯体の混合水溶液によるスプレー処理、 C u— N i—P針状合金めつきによる処理等を用いて粗化形成処理を行う。 この後、 さらに、 樹脂充填材等を用いてスルーホール内を充填し、 ついで、 樹脂充填材の 表層部と無電解めつき層表面とをパフ研磨等の研磨処理方法を用いて、 平坦化す る。
さらに、 無電解めつきを行い、 既に形成した金属からなる薄膜導体層と樹脂充 填材の表層部とに無電解めつき層を形成することにより、 スルーホールの上に蓋 めっき層を形成する。
(7)次に、 上記層間樹脂絶縁層上の一部にドライフィルムを用いてめっきレジ ス トを形成し、 その後、 上記薄膜導体層をめつきリードとして電気めつきを行い、 上記めつきレジスト非形成部に電気めつき層を形成する。
上記電気めつきとしては、 銅めつきを用いることが望ましい。
この時、 バイァホール用開口を電気めつきで充填してフィールドビア構造とし てもよく、 パイァホール用開口に導電性ペースト等を充填した後、 その上に蓋め つき層を形成してフィールドビア構造としてもよい。 フィールドビア構造を形成 することにより、 バイァホールの直上にバイァホールを設けることができる。
(8)電気めつき層を形成した後、 めっきレジストを剥離し、 めっきレジス トの 下に存在していた金属からなる薄膜導体層をエッチングにより除去し、 独立した 導体回路とする。 上記電気めつきとしては、 銅めつきを用いることが望ましい。 エッチング液として、 例えば、 硫酸—過酸化水素水溶液、 過硫酸アンモニゥム、 過硫酸ナトリウム、 過硫酸力リゥム等の過硫酸塩水溶液、 塩化第二鉄、 塩化第二 銅等の水溶液、 塩酸、 硝酸、 熱希硫酸等が挙げられる。 また、 上述した第二銅錯 体と有機酸とを含有するエッチング液を用いて、 導体回路間のエッチングと同時 に粗化面を形成してもよい。
さらに、 必要により、 酸または酸化剤を用いて層間樹脂絶縁層上の触媒を除去 してもよい。 触媒を除去することにより、 触媒に用いたパラジウム等の金属がな くなるため、 電気特性の低減を防止することができる。
(9)この後、 必要により、 (3)〜(8)の工程を繰り返し、 その後、 最外層の導体 回路に粗化面を形成する必要がある場合には、 上述した粗化面形成処理方法を用 いて、 粗化面を有する導体回路を形成する。
(10)次に、 最外層の導体回路が形成された基板に上記したソルダーレジスト層 を形成する。
上記ソルダーレジスト層は、 上記したソルダ一レジスト組成物をロールコータ 法等により塗布したり、 上記ソルダーレジスト組成物の樹脂フィルムを形成した 後、 該樹脂フィルムを熱圧着したりした後、 露光、 現像処理、 レーザ処理等によ る開口処理を行い、 さらに、 硬化処理等を行うことにより形成する。
(11)次に、 ソルダーレジス ト層の開口部分に N i、 A u等からなる耐食金属 層をめつき、 スパッタリングまたは蒸着等により形成し、 その後、 I Cチップ接 続面には、 半田ペーストを印刷することにより半田バンプを形成し、 外部基板接 続面には、 半田ボールやピン等を配設することにより多層プリント配線板の製造 を終了する。 なお、 上記半田ボールやピン等を配設する方法としては、 従来公知 の方法を用いることができる。
なお、 製品認識文字などを形成するための文字印刷工程やソルダーレジスト層 の改質のために、 酸素や四塩化炭素などの、プラズマ処理を適時行ってもよい。 以上の方法は、 セミアディティブ法によるものであるが、 フルアディティブ法 を採用してもよレ、。
このような製造工程を経ることにより、 第一群の本発明の第一の発明の多層プ リント配線板を製造することができる。
次に、 第二群の本発明について説明する。
第二群の本発明の第一の発明は、 基板上に導体回路と樹脂絶縁層とが順次形成 され、 最外層にソルダーレジスト層が形成された多層プリント配線板であって、 上記ソルダーレジスト層は、 エラストマ一成分を含有することを特徴とする多 層プリント配線板である。
第二群の本発明の第一の発明の多層プリント配線板によれば、 ソルダーレジス ト層がエラストマ一成分を含有するので、 上記ソルダーレジスト層は、 エラスト マーの有する柔軟性および反発弾性によって、 ソルダーレジスト層に応力が作用 した場合でも、 該応力を吸収したり緩和したりすることができ、 その結果、 多層 プリント配線板の製造工程や製造した多層プリント配線板に I Cチップ等の電子 部品を搭載した後のソルダーレジスト層にクラックや剥離が発生することを抑制 することができ、 さらに、 クラックが発生した場合にも、 該クラックが大きく成 長することを防止することができる。
第二群の本発明の第一の発明で使用されるエラストマ一成分としては、 例えば、 天然ゴム、 合成ゴム、 熱可塑性樹脂、 熱硬化性樹脂等が挙げられる。 特に、 応力 を充分に吸収したり、 緩和したりすることができるのは、 熱硬化性樹脂からなる エラストマ一である。 これらのエラストマ一成分は、 単独で用いてもよく、 2種 以上を併用してもよい。
上記熱硬化性樹脂からなるエラストマ一としては、 例えば、 ポリエステル系ェ ラストマー、 スチレン系エラストマ一、 塩ィヒビ二ノレ系エラストマ一、 フッ素系ェ ラス トマー、 アミ ド系エラス トマ一、 ォレフィン系エラス トマ一等が挙げられる。 上記エラストマ一成分の形状としては、 特に限定されるものではないが、 応力 を吸収したり、 緩和したりする効果に優れることから、 球状、 楕円球状等が望ま しい。
上記エラストマ一成分の大きさは、 特に限定されるものではないが、 最も長い 部分の長さ (または直径) が 0 . 5〜1 . 5 mの範囲のものが望ましい。 上記 エラストマ一成分の大きさが 0 . 5 // m未満では、 応力を緩和したり、 吸収した りすることが困難となってクラックが生じ易くなり、 1 . 5 /z mを超えると、 解 像度が落ちるからである。
本発明の多層プリント配線板において、 上記エラストマ一成分は、 上記ソルダ —レジスト層の硬化後に海島構造となるようにミクロ相分離していることが望ま しい。 エラストマ一成分をこのように分散させることが、 エラストマ一成分によ り応力を吸収したり、 緩和したりする効果を得るうえで、 最も適しているからで ある。
上記ソルダーレジスト層中のエラストマ一成分の含有割合は、 1〜2 0重量0 /0 が望ましい。 上記含有割合が 1重量%未満では、 応力を緩和したり、 吸収したり することが困難となってクラックが生じやすくなり、 2 0重量%を超えると、 解 像度が落ちるからである。
上記ソルダーレジスト層は、 上記エラストマ一成分以外に無機ブイラ一が配合 されていることが望ましい。 上記無機フィラーが配合されることにより、 第一群 の本発明の第一の発明の多層プリント配線板の説明で記載した理由と同様の理由 で、 ソルダーレジス ト層と他の層 (層間樹脂絶縁層等) との線膨張係数を整合さ せることができるため、 線膨張係数の差に起因する剥離ゃクラックの発生をより 防止することができるからである。
上記無機フイラ一としては、 特に限定されるものではなく、 例えば、 アルミ二 ゥム化合物、 カルシウム化合物、 カリウム化合物、 マグネシウム化合物、 ケィ素 化合物等が挙げられる。 具体的には、 第一の本発明の第一の発明の多層プリント 配線板に用いるものと同様のものが挙げられる。 これらは、 単独で用いてもよい し、 2種以上併用してもよい。
また、 上記ソルダーレジス ト層中の無機フィラーの含有割合は、 5〜2 0重 量%が好ましい。 無機フィラーを上記含有割合で用いることにより、 効果的にソ ルダ一レジスト層の線膨張係数を低下させることができ、 熱膨張による応力の発 生を効果的に抑制することができる。
第二群の本発明の第一の発明の多層プリント配線板を構成するソルダーレジス ト層は、 上記無機フイラ一、 エラストマ一成分のほかに、 例えば、 熱硬化性樹脂、 熱可塑性樹脂、 熱硬化性樹脂と熱可塑性樹脂との複合体等を含有してもよく、 こ れらの具体例としては、 第一群の本発明の第一の発明の多層プリント配線板を構 成するソルダーレジスト層に含有されているものと同様のもの等が挙げられる。 次に、 第二群の本発明の第二の発明のソルダーレジスト組成物について説明す る。
第二群の本発明の第二の発明のソルダーレジスト組成物は、 ソルダ一レジスト 層用樹脂を含むペース ト中にエラストマ一成分が配合されてなることを特徴とす る。
上記エラストマ一成分としては、 上述したものを用いることができる。 また、 その配合量は、 ソルダーレジス ト組成物中の含有割合が、 5〜1 0重量%となる 量が好ましい。
第二群の本発明の第二の発明のソルダーレジスト組成物は、 上記エラストマ一 成分や無機フィラーのほかに、 上記したノボラック型エポキシ樹脂の (メタ) ァ クリレート、 イミダゾール硬化剤、 2官能性 (メタ) アクリル酸エステルモノマ ―、 分子量 5 0 0〜5 0 0 0程度の (メタ) アクリル酸エステルの重合体、 ビス フエノール型エポキシ樹脂等からなる熱硬化性樹脂、 多価ァクリル系モノマー等 の感光性モノマー、 グリコールエーテル系溶剤などを含むペースト状の流動体で あることが望ましく、 その粘度は 2 5 °Cで 1〜 1 0 P a · sに調整されているこ とが望ましい。 上記イミダゾール硬化剤、 および、 上記ダリコールエーテル系溶剤としては、 第一群の本発明の第二の発明のソルダーレジスト組成物と同様のもの等が挙げら れる。
このようなソルダーレジスト組成物を用いてソルダーレジスト層を形成する際 には、 まず、 導体回路および層間樹脂絶縁層が複数層形成され、 最上層に導体回 路が形成された基板を作製し、 その後、 上記組成を有するペース トをロールコー タ法等により塗布し、 乾燥させる。 この後、 下の導体回路の所定位置に相当する ソルダ一レジス ト層の部分に、 半田バンプ形成用の開口を形成し、 必要によって、 硬化処理を行うことにより、 ソルダーレジスト層を形成する。
第二群の本発明の第三の発明の多層プリント配線板の製造方法は、 基板上に導 体回路と樹脂絶縁層とが順次形成され、 最外層にソルダーレジスト層が形成され た多層プリント配線板の製造方法であって、
第二の本発明の第二の発明のソルダーレジスト組成物を用いることを特徴とす る。
第二群の本発明の第三の発明の多層プリント配線板の製造方法では、 まず、 第 一群の本発明の第三の発明の多層プリント配線板の製造方法における製造工程 ( 1 ) 〜 (9 ) と同様にして、 最外層に導体回路の形成された基板を作成する。 次に、 第二群の本発明の第二の発明のソルダ一レジスト組成物を上記した方法、 即ち、 ソルダ一レジス ト組成物を塗布したり、 ソルダーレジス ト組成物からなる フィルムを圧着したりした後、 露光現像処理等による開口処理を行い、 さらに、 硬化処理を行うことによりソルダーレジスト層を形成する。
さらに、 第一群の本発明の第三の発明の多層プリント配線板の製造方法におけ る製造工程 (1 0 ) および (1 1 ) と同様にして多層プリント配線板を製造する。 なお、 このような製造方法を用いることにより、 第二群の本発明の第一の発明 の多層プリント配線板を製造することができる。
次に、 第三群の本発明の多層プリント配線板について説明する。
第三群の本発明の第一の発明は、 基板上に導体回路と樹脂絶縁層とが順次形成 され、 最外層にソルダ一レジスト層が形成された多層プリント配線板であって、 上記ソルダーレジスト層の 1 G H zにおける誘電率は 3 . 0以下であることを 特徴とする多層プリント配線板である。
このような第三群の本発明の第一の発明の多層プリント配線板によれば、 上記 ソルダ一レジス ト層の誘電率が 3 . 0以下と低いため、 G H z帯域の高周波信号 を用いた場合であっても、 該ソルダーレジスト層で発生する信号伝搬の遅延や信 号の電送損失等に起因する信号エラーを防止することができる。
また、 誘電正接が低いソルダーレジスト層を用いた場合には、 上記特性に加え て、 半田バンプ間の距離を狭くした場合でも、 外部端子用パッドの数に関係なく、 上記ソルダーレジスト層で発生する信号の電送損失等に起因する信号エラーを防 止することができる。
さらに、 上記多層プリント配線基板において、 層間樹脂絶縁層としてポリオレ フィン系樹脂やポリフエ二レン系樹脂等を用いた場合には、 ソルダーレジスト層 と層間樹脂絶縁層との熱膨張率の差が小さいため、 クラックや剥離の発生を防止 することができる。
第三群の本発明の第一の発明の多層プリント配線板において、 ソルダーレジス ト層の 1 G H zにおける誘電率は、 3 . 0以下である。 このような低誘電率のも のを使用することにより、 信号伝搬の遅延や信号の電送損失等に起因する信号ェ ラーを防止することができる。 上記誘電率は、 2 . 4〜2 . 7が望ましい。 第三群の本発明の第一の発明の多層プリント配線板において、 ソルダーレジス ト層の 1 G H zにおける誘電正接は、 0 . 0 1以下であることが望ましい。 この ような低誘電正接のものを使用することにより、 信号伝搬の遅延や信号の電送損 失等に起因する信号エラーを防止することができる。
第三群の本発明の第一の発明の多層プリント配線板において、 上記したような 低誘電率おょぴ低誘電正接を有するソルダーレジスト層は、 ポリオレフイン系樹 脂、 ポリフエ二レンエーテルおよびフッ素系樹脂からなる群より選択される少な くとも一種を含有するものからなることが望ましい。
上記ポリオレフイン系樹脂の具体例としては、 例えば、 ポリエチレン、 ポリプ ロピレン、 ポリイソブチレン、 ポリブタジエン、 ポリイソプレン、 シクロォレフ イン系樹脂、 これらの樹脂の共重合体等が挙げられる。
上記ポリオレフイン系樹脂の市販品としては、 例えば、 住友スリ一ェム社製の 商品名 : 1 59 2等が挙げられる。 また、 融点が 200°C以上の熱可塑型ポリオ レフイン系樹脂の市販品としては、 例えば、 三井石油化学工業社製の商品名 : T PX (融点 240°C) 、 出光石油化学社製の商品名 : S P S (融点 2 70°C) 等 が挙げられる。
これらのなかでは、 誘電率および誘電正接が低く、 GH z帯域の高周波信号を 用いた場合でも信号遅延や信号エラーが起きにくく、 さらには、 剛性等の機械的 特性にも優れている点からシクロォレフイン系樹脂が望ましい。
上記シクロォレフイン系樹脂としては、 2—ノルボルネン、 5—ェチリデン一 2—ノルボルネンまたはこれらの誘導体からなる単量体の単独重合体または共重 合体であることが望ましい。 上記誘導体としては、 上記 2 _ノルボルネン等のシ クロォレフィンに、 架橋を形成するためのアミノ基ゃ無水マレイン酸残基あるい はマレイン酸変性したもの等が結合したもの等が挙げられる。
上記共重合体を合成する場合の単量体としては、 例えば、 エチレン、 プロピレ ン等が挙げられる。
上記シクロォレフイン系樹脂は、 上記した樹脂の 2種以上の混合物であっても よく、 シクロォレフイン系樹脂以外の樹脂を含むものであってもよい。
また、 上記シクロォレフイン系樹脂が共重合体である場合には、 ブロック共重 合体であってもよく、 ランダム共重合体であってもよい。
また、 上記シクロォレフィン系樹脂は、 熱硬化性シクロォレフィン系樹脂であ ることが望ましい。 加熱を行って架橋を形成させることにより、 より剛性が高く なり、 機械的特性が向上するからである。
上記シクロォレフイン系樹脂のガラス転移温度 (Tg) は、 1 30〜200°C であることが望ましい。
上記シクロォレフイン系樹脂は、 既に樹脂シート (フィルム) として成形され たものを使用してもよく、 単量体もしくは一定の分子量を有する低分子量の重合 体が、 キシレン、 シクロへキサン等の溶剤に分散した未硬化溶液の状態であって もよい。
また、 樹脂シートの場合には、 いわゆる R C C (RE S I N COATED COP PER :樹脂付銅箔) を用いてもよい。 上記シクロォレフイン系樹脂は、 フイラ一等を含まないものであってもよく、 水酸化アルミニウム、 水酸化マグネシウム、 リン酸エステル等の難燃剤を含むも のであってもよい。
上記ソルダーレジス ト層に用いるポリオレフイン系樹脂は、 通常、 透明である。 そのため、 ポリオレフイン系樹脂をそのままソルダーレジス ト層に使用した場合 には、 内層の導体回路やターゲットマークを実装時ゃ個片への切断時に誤って読 み込んでしまう可能性があることから、 ソルダーレジスト層を形成するポリオレ フィン系樹脂を緑色や紺色に着色しておくことが望ましい。 こうすることにより、 多層プリント配線板の内層と表層のァライメントマークを判別することができる。 第三群の本発明の第一の発明の多層プリント配線板の層閲樹脂絶縁層を構成す る樹脂としては、 ポリオレフイン系樹脂、 ポリフエ二レン系樹脂 (P P E、 P P O等) 、 フッ素系樹脂等が望ましい。
ポリオレフイン系樹脂としては、 例えば、 上記ポリエチレン、 ポリプロピレン 等が挙げられ、 フッ素系樹脂としては、 例えば、 ェチル Zテトラフルォロェチレ ン共重合樹脂 (E T F E ) 、 ポリクロ口 トリフルォロエチレン (P C T F E ) 等 が挙げられる。
このような樹脂を用いることにより、 多層プリント配線板全体の誘電率および 誘電正接を低下させることができ、 G H z帯域の高周波信号を用いた場合でも信 号遅延や信号エラーが起きにくい。 また、 上記した樹脂絶縁層に用いる樹脂の熱 膨張率は、 ソルダ一レジス ト層に用いるポリオレフイン系樹脂等の熱膨張率と大 きな差がないため、 剥離やクラック等が発生しにくレ、。
第三群の本発明の第二の発明は、 基板上に導体回路と樹脂絶縁層とが順次形成 され、 最外層にソルダーレジスト層が形成された多層プリント配線板であって、 上記ソルダーレジスト層は、 ポリオレフイン系樹脂からなることを特徴とする多 層プリント配線板である。
このような第三群の本発明の第二の発明の多層プリント配線板によれば、 上記 ソルダーレジスト層にポリオレフイン系樹脂を用いているため、 G H z帯域の高 周波信号を用いた場合であっても、 該ソルダーレジスト層で発生する信号伝搬の 遅延や信号の電送損失等に起因する信号エラーを防止することができる。 また、 誘電率が低いソルダーレジスト層を用いた場合には、 G H z帯域の高周 波信号を用いた場合であっても、 該ソルダーレジスト層で発生する信号伝搬の遅 延ゃ信号の電送損失等に起因する信号エラ一をさらに防止することができる。 また、 誘電正接が低いソルダーレジスト層を用いた場合には、 上記特性に加え て、 半田バンプ間の距離を狭くした場合でも、 外部端子用パッドの数に関係なく、 上記ソルダーレジスト層で発生する信号の電送損失等に起因する信号エラーを防 止することができる。
さらに、 上記多層プリント配線基板において、 層間樹脂絶縁層としてポリオレ フィン系樹脂やポリフエ二レン系樹脂等を用いた場合には、 ソルダ一レジスト層 と層間樹脂絶縁層との熱膨張率の差が小さいため、 クラックや剥離の発生を防止 することができる。
第三群の本発明の第二の発明の多層プリント配線板において、 ソルダーレジス ト層に用いるポリオレフイン系樹脂としては特に限定されないが、 1 G H zにお ける誘電率が、 3 . 0以下であるものが望ましい。 このような低誘電率のものを 使用することにより、 信号伝搬の遅延や信号の電送損失等に起因する信号エラー を防止することができる。 上記誘電率は、 2 . 4〜2 . 7が望ましい。
第三群の本発明の第二の発明の多層プリント配線板において、 ソルダーレジス ト層に用いるポリオレフイン系樹脂の 1 G H zにおける誘電正接は、 0 . 0 1以 下であることが望ましい。 このような低誘電正接のものを使用することにより、 信号伝搬の遅延や信号の電送損失等に起因する信号エラーを防止することができ る。
上記ポリオレフイン系樹脂の具体例としては、 例えば、 ポリエチレン、 ポリプ ロピレン、 ポリイソブチレン、 ポリブタジエン、 ポリイソプレン、 シクロォレフ イン系樹脂、 これらの樹脂の共重合体等が挙げられる。
上記ポリオレフイン系樹脂の市販品としては、 例えば、 第三群の本発明の第一 の発明で用いるものと同様のものが挙げられる。
これらのなかでは、 誘電率および誘電正接が低く、 G H z帯域の高周波信号を 用いた場合でも信号遅延や信号エラーが起きにくく、 さらには、 剛性等の機械的 特性にも優れている点からシク口才レフィン系樹脂が望ましい。 上記シクロォレフイン系樹脂としては、 例えば、 第三群の本発明の第一の発明 で用いるシクロォレフイン系樹脂と同様のものが挙げられる。
第三群の本発明の第二の発明の多層プリント配線板の層間樹脂絶縁層を構成す る樹脂としては、 第三群の本発明の第一の発明で用いるものと同様のものが望ま しい。
このような樹脂を用いることにより、 第三群の本発明の第一の発明の多層プリ ント配線板と同様、 多層プリント配線板全体の誘電率および誘電正接を低下させ ることができ、 G H z帯域の高周波信号を用いた場合でも信号遅延や信号エラー が起きにくい。 また、 上記した樹脂絶縁層に用いる樹脂の熱膨張率は、 ソルダー レジス ト層に用いるポリオレフイン系樹脂の熱膨張率と大きな差がないため、 剥 離ゃクラック等が発生しにくレ、。
次に、 第三群の本発明の多層プリント配線板を製造する方法について説明する。 第三群の本発明の第一および第二の発明の多層プリント配線板は、 上記した樹 脂(ポリオレフイン系樹脂等)を含むソルダーレジスト組成物を用いる以外は、 第 一群の本発明の第三の発明の多層プリント配線板の製造方法と同様の方法により 製造することができる。 また、 第三群の本発明の第一および第二の発明の多層プ リント配線板の製造では、 開口を有するソルダーレジスト層を形成する際に、 レ 一ザを用いて開口を形成することが望ましい。 これは、 ポリオレフイン系樹脂等 がレーザを用いて開口を形成するのに適しているからである。
なお、 第三群の本発明の第一および第二の発明の多層プリント配線板の製造で は、 上述したように、 層間樹脂絶縁層の材料としてポリオレフイン系樹脂、 ポリ フエ二レン系樹脂、 フッ素系樹脂を用いることが望ましい。 また、 このような材 料を用いて層間樹脂絶縁層を形成する場合には、 レーザ処理によりバイァホール 用開口を形成することが望ましい。
次に、 第三群の本発明の第三の発明の半導体装置について説明する。
第三群の本発明の第三の発明は、 基板上に導体回路と樹脂絶縁層とが順次形 成され、 最上層に、 半田バンプを有するソルダーレジス ト層が形成された多層プ リント配線板と、 上記多層プリント配線板上に上記半田バンプを介して接続され た I Cチップとからなる半導体装置において、 上記ソルダーレジスト層は、 ポリオレフイン系樹脂からなり、 上記樹脂絶縁層は、 ポリオレフイン系樹脂、 ポリフエ二レン系樹脂またはフ ッ素系樹脂からなることを特徴とする半導体装置である。
第三群の本発明の第三の発明の半導体装置のソルダーレジスト層に用いられ るポリオレフイン系榭脂としては、 例えば、 第三群の本発明の第一の発明の多層 プリント配線板に用いられるポリオレフイン系樹脂と同様のもの等が挙げられる。 上記ポリオレフイン系樹脂は、 シクロォレフイン系樹脂が望ましい。 誘電率およ び誘電正接が低く、 機械的特性に優れるからである。
第三群の本発明の第三の発明の半導体装置の樹脂絶縁層は、 ポリオレフイン 系樹脂、 ポリフエ二レン系樹脂またはフッ素系樹脂からなる。 このような樹脂を 用いることにより、 多層プリント配線板全体の誘電率および誘電正接を低下させ ることができ、 G H Z帯域の高周波信号を用いた場合でも信号遅延や信号エラー が起きにくい。 また、 上記樹脂絶縁層に用いる樹脂の熱膨張率は、 ソルダーレジ ス ト層に用いるポリオレフイン系樹脂の熱膨張率と大きな差がないため、 剥離や クラック等が発生しにくレ、。
第三群の本発明の第三の発明の半導体装置を製造する際には、 上述した方法 により、 半田バンプを有する多層プリント配線板を製造した後、 半田バンプを有 するソルダーレジスト層上の所定の位置に I Cチップを載置し、 加熱により半田 をリフローさせ、 プリント配線板の配線と I Cチップとを接続する。 続いて、 I Cチップが接続されたプリント配線板にアンダーフィルを充填し、 樹脂封止を行 うことにより、 半導体装置の製造を終了する。
第三群の本発明の第三の発明の半導体装置によれば、 I Cチップの周波数が、 1 G H Z以上の高周波の信号領域であっても、 信号伝搬の遅延や信号の電送損失 等に起因する信号エラーが発生することがない。
次に、 第四群の本発明について説明する。
第四群の本発明の第一の発明は、 基板上に導体回路と樹脂絶縁層とが順次形成 され、 最外層にソルダーレジスト層が形成された多層プリント配線板であって、 上記ソルダーレジス ト層の 1 G H zにおける誘電正接は、 0 . 0 1以下であるこ とを特徴とする多層プリント配線板である。 このような第四群の本発明の第一の発明の多層プリント配線板によれば、 上記 ソルダーレジス ト層の 1 G H zにおける誘電正接が 0 . 0 1以下であるため、 ソ ルダーレジス ト層で発生する信号伝搬の遅延や信号の電送損失等に起因する信号 エラーを防止することができる。
また、 上記ソルダ一レジスト層の誘電正接と誘電率とがともに低い場合には、 上記特性に加えて、 半田バンプ間の距離を狭くした場合でも、 外部端子用パッド の数に関係なく、 上記ソルダーレジスト層で発生する信号の電送損失等に起因す る信号エラーを防止することができる。
第四群の本発明の第一の発明の多層プリント配線板のソルダーレジスト層は、 1 G H zにおける誘電正接が、 0 . 0 1以下である。 このような低誘電正接のソ ルダ一レジスト層を用いることにより、 上記ソルダーレジスト層で発生する信号 の電送損失等に起因する信号エラーを防止することができる。 望ましい誘電正接 は、 0 . 0 0 1以下である。
また、 上記ソルダーレジス ト層の 1 G H zにおける誘電率は、 3 . 0以下であ ることが望ましい。 誘電正接および誘電率がともに低いソルダーレジスト層を用 いることにより、 ソルダーレジスト層で発生する信号の電送損失等に起因する信 号エラーをより一層確実に防止することができる。
第四群の本発明の第一の発明の多層プリント配線板において、 上記したような 低誘電正接および低誘電率を有するソルダーレジスト層は、 ポリフエ二レンエー テル樹脂、 ポリオレフイン系樹脂およびフッ素系樹脂からなる群より選択される 少なくとも一種を含有するものからなることが望ましい。
上記ポリフエ二レンエーテル樹脂としては、 後に詳述する第四群の本発明の第 二の多層プリント配線板で使用するポリフエ二レンエーテルと同様のもの等が挙 げられる。
また、 上記ポリオレフイン系樹脂としては、 例えば、 第三群の本発明の第一の 発明の多層プリント配線板のソルダーレジスト層に用いるものと同様のもの等が 挙げられる。
上記フッ素系樹脂としては、 例えば、 ェチル テトラフルォロエチレン共重合 樹脂 (E T F E ) 、 ポリクロ口 トリフルォロエチレン (P C T F E ) 等が挙げら れる。
本発明の多層プリント配線基板の樹脂絶縁層に用いる樹脂としては、 ポリフエ 二レンエーテル樹脂、 ポリオレフイン系樹脂、 フッ素系樹脂等が挙げられる。 上記ポリフエ二レンエーテル樹脂としては、 後に詳述する第四群の本発明の第 二の発明のソルダーレジスト層に用いるポリフエ二レンエーテル樹脂と同様のも の等が挙げられる。
上記ポリオレフイン系樹脂や上記フッ素系樹脂としては、 例えば、 上記したソ ルダーレジス ト層に用いるものと同様のもの等が挙げられる。
このような樹脂を用いることにより、 多層プリント配線板全体の誘電正接およ び誘電率を低下させることができ、 G H Z帯域の高周波信号を用いた場合でも信 号遅延や信号エラーが起きにくレ、。 これに加えて、 特に、 層間樹脂絶縁層とソル ダーレジスト層の両者にポリフエ二レンエーテル樹脂を用いた場合には、 ソルダ 一レジスト層と層間樹脂絶縁層との熱膨張率の差が小さいため、 クラックや剥離 の発生をより確実に防止することができる。
第四群の本発明の第二の発明は、 基板上に導体回路と樹脂絶縁層とが順次形成 され、 最外層にソルダーレジスト層が形成された多層プリント配線板であって、 上記ソルダーレジスト層は、 ポリフエ二レンエーテル樹脂からなることを特徴と する多層プリント配線板である。
このような第四群の本発明の第二の発明の多層プリント配線板によれば、 上記 ソルダーレジスト層にポリフエ二レンエーテル樹脂を用いているため、 G H z帯 域の高周波信号を用いた場合であっても、 該ソルダーレジスト層で発生する信号 伝搬の遅延や信号の電送損失等に起因する信号エラーを防止することができる。 また、 誘電正接の低いソルダーレジスト層を用いた場合には、 G H z帯域の高 周波信号を用いた場合であっても、 該ソルダーレジス ト層で発生する信号伝搬の 遅延や信号の電送損失等に起因する信号エラーを防止することができる。
また、 誘電率の低いソルダーレジスト層を用いた場合には、 上記特性に加えて、 半田バンプ間の距離を狭くした場合でも、 外部端子用パッドの数に関係なく、 上 記ソルダーレジスト層で発生する信号の電送損失等に起因する信号エラーを防止 することができる。 さらに、 上記多層プリント配線板において、 層間樹脂絶縁層としてポリフエ二 レンエーテル樹脂を用いた場合には、 ソルダーレジスト層と層間樹脂絶縁層との 熱膨張率の差が小さいため、 クラックや剥離の発生を防止することができる。 第四群の本発明の第二の発明の多層プリント配線板において、 ソルダーレジス ト層に用いられるポリフエ二レンエーテル樹脂としては特に限定されず、 例えば、 下記化学式 (2 ) で表される繰り返し単位を有する熱可塑性ポリフエ二レンエー テル樹脂や下記化学式 (3 ) で表される繰り返し単位を有する熱硬化性ポリフエ 二レンエーテル樹脂等が挙げられる。
Figure imgf000040_0001
(式中、 nは、 2以上の整数を表す。 )
Figure imgf000040_0002
(式中、 mは、 2以上の整数を表す。 また、 R 1 、 R 2 は、 メチレン基、 ェチ レン基または一 C H2— 0 _ C H2—を表し、 両者は同一であってもよいし、 異な つていてもよレヽ。 )
また、 上記化学式 (2 ) で表される繰り返し単位を有する熱可塑性ポリフエ二 レンエーテル樹脂は、 ベンゼン環にメチル基が結合した構造を有しているが、 本 発明で用いることのできるポリフエ二レンエーテル樹脂としては、 上記メチル基 が、 ェチル基等の他のアルキル基等で置換された誘導体や、 メチル基の水素がフ ッ素で置換された誘導体等であってもよい。
これらのポリフエ二レンエーテル樹脂は、 単独で用いてもよいし、 2種以上を 併用してもよい。
このようなポリフエ二レンエーテル樹脂のなかでは、 加熱することにより剛性 が高くなり、 機械的特性が向上する点から上記化学式 (3) で表される熱硬化性 ポリフヱニレンエーテル樹脂が望ましい。
また、 上記ポリフエ二レンェ一テル樹脂としては、 1 GH zにおける誘電正接 が 0. 0 1以下であり、 誘電率が 3. 0以下のものが望ましい。
上記ポリフエ二レンェ一テル樹脂 (熱硬化性ポリフエ二レンエーテル樹脂を含 む) の代表的なものは、 誘電率 (1MH z) が 2. 45〜 2. 50程度、 誘電正 接 ( 1 MH z ) が 0. 7 X 1 0—3〜 1. 0 X 1 0 程度とともに低く、 上記の望 ましい範囲に含まれており、 また、 2 1 0〜250°C程度のガラス転移温度を有 し、 吸水率が 0. 05%以下と低いためソルダーレジス ト層に用いるのに適して いる。
上記誘電率および誘電正接を有するポリフエ二レンエーテル樹脂を用いること により、 GH z帯域の高周波数信号を用いた場合でも信号遅延や信号エラーを防 止することができる。
上記ポリフエ二レンエーテル樹脂は、 既に樹脂シート (フィルム) として成形 されたものを使用してもよく、 単量体もしくは一定の分子量を有する低分子量の 重合体が、 キシレン、 トルエン等の芳香族炭化水素系溶剤、 シクロへキサン等の 溶剤に分散した未硬化溶液の状態であってもよい。
また、 樹脂シートの場合には、 いわゆる RCC (RE S I N COATED CO P P ER :樹脂付銅箔) を用いてもよい。
また、 ソルダーレジス ト層に用いる樹脂は、 上記ポリフエ二レンエーテル樹脂 のみからなるものであってもよいし、 低誘電率および低誘電正接を損ねない範囲 で他の成分が配合されているものであってもよい。
第四群の本発明の第二の発明の多層プリント配線板の樹脂絶縁層に用いる樹脂 としては、 ポリフエ二レンエーテル樹脂、 ポリオレフイン系樹脂、 フッ素系樹脂 等が挙げられる。 上記ポリフエ二レンエーテル系樹脂としては、 上記したソルダ 一レジスト層に用いるポリフエ二レンエーテル樹脂と同様のもの等が挙げられる。 また、 上記ポリオレフイン系樹脂や上記フッ素系樹脂としては、 第四群の本発明 の第一の発明で用いるものと同様のものが挙げられる。
これらのなかでは、 ポリフエ二レンエーテル樹脂が望ましい。 絶縁性樹脂として、 ポリフエ二レンエーテル樹脂を用いることにより、 多層プ リント配線板全体の誘電正接および誘電率を低下させることができ、 G H z帯域 の高周波信号を用いた場合でも信号遅延や信号エラーが起きにくレ、。 また、 層間 樹脂絶縁層とソルダーレジスト層との熱膨張率の差が小さいため、 クラックや剥 離の発生をより確実に防止することができる。
次に、 第四群の本発明の多層プリント配線板を製造する方法について説明する。 第四群の本発明の第一および第二の発明の多層プリント配線板は、 上記した樹 脂 (ポリフエ二レンエーテル樹脂) を含むレンソルダーレジスト組成物を用いる 以外は、 第一群の本発明の第三の発明の多層プリント配線板の製造方法等を用い て製造することができる。 また、 第四群の本発明の第一および第二の発明の多層 プリント配線板の製造では、 開口を有するソルダーレジスト層を形成する際に、 レ一ザを用いて開口を形成することが望ましい。 これは、 ポリフエ二レンェ一テ ル樹脂等がレ一ザを用いて開口を形成するのに適しているからである。
なお、 第四群の本発明の第一および第二の発明の多層プリント配線板の製造で は、 上述したように、 層間樹脂絶縁層の材料としてポリフエ二レンエーテル樹脂、 ポリオレフイン系樹脂、 フッ素系樹脂を用いることが望ましい。 また、 このよう な材料を用いて層間樹脂絶縁層を形成する場合には、 レーザ処理によりパイァホ ール用開口を形成することが望ましい。
次に、 第四群の本発明の第三の発明の半導体装置について説明する。
第四群の本発明の第三の発明は、 基板上に導体回路と樹脂絶縁層とが順次形成. され、 最上層に、 半田バンプを有するソルダーレジス ト層が形成された多層プリ ント配線板と、 上記多層プリント配線板上に上記半田バンプを介して接続された I Cチップとからなる半導体装置において、
上記ソルダーレジスト層は、 ポリフエ二レンエーテル樹脂からなり、 上記樹脂 絶縁層は、 ポリフヱニレンエーテル樹脂、 ポリオレフイン系樹脂またはフッ素系 樹脂からなることを特徴とする半導体装置である。
第四群の本発明の第三の発明の半導体装置のソルダーレジスト層に用いられる ポリフエ二レンエーテル樹脂としては、 第四群の本発明の第一の発明で用いるポ リフエ二レンエーテル樹脂と同様のもの等が挙げられる。 上記ポリフエ二レンェ 一テル樹脂としては、 熱硬化型ポリフエ二レンエーテル樹脂が望ましい。
および誘電正接が低く、 機械的特性に優れるからである。
第四群の本発明の第三の発明の半導体装置の樹脂絶縁層は、 ポリフエ二レンェ 一テル樹脂、 ポリオレフイン系樹脂またはフッ素系樹脂からなる。 このような樹 脂を用いることにより、 多層プリント配線板全体の誘電率および誘電正接を低下 させることができ、 G H z帯域の高周波信号を用いた場合でも信号遅延や信号ェ ラーが起きにくレ、。 また、 上記樹脂絶縁層に用いる樹脂の熱膨張率は、 ソルダー レジスト層に用いるポリフエ二レンエーテル樹脂の熱膨張率と大きな差がないた め、 剥離やクラック等が発生しにくレ、。
第四群の本発明の第三の発明の半導体装置を製造する際には、 上述した方法に より、 半田バンプを有する多層プリント配線板を製造した後、 半田バンプを有す るソルダーレジス ト層上の所定の位置に I Cチップを載置し、 加熱により半田を リフローさせ、 プリント配線板の配線と I Cチップとを接続する。 続いて、 I C チップが接続されたプリント配線板にアンダーフィルを充填し、 樹脂封止を行う ことにより、 半導体装置の製造を終了する。
第四群の本発明の第三の発明の半導体装置によれば、 I Cチップの周波数が、 1 G H z以上の高周波の信号領域であっても、 信号伝搬の遅延や信号の電送損失 等に起因する信号エラーが発生することがない。
次に、 第五群の本発明について説明する。
第五群の本発明は、 基板上に導体回路と樹脂絶縁層とが順次形成され、 最外層 にソルダーレジスト層が形成された多層プリント配線板であって、
上記ソルダーレジス ト層は、 P原子含有エポキシ樹脂を含むこと 特徴とする 多層プリント配線板である。
第五群の本発明の多層プリント配線板によれば、 ソルダーレジスト層が P原子 含有エポキシ樹脂を含んでいるため、 これらの存在に起因して難燃性に優れる。 これは、 ソルダーレジスト層の原料となるエポキシ樹脂が P原子を含んでいるた め、 発火時に樹脂が燃焼し始めても、 P原子の部分で燃焼が一旦止まるからであ る。
また、 第五群の本発明の多層プリント配線板に形成されたソルダーレジスト層 は、 密着性に優れるエポキシ樹脂を原料としては使用しているため、 ソルダーレ ジスト層と導体回路との密着性が高い。
また、 上記ソルダーレジス ト層の原料として、 上記 P原子含有エポキシ樹脂以 外のものは、 通常用いられるものと同様のものが用いられているため、 上記ソル ダ一レジスト層は、 露光、 現像処理等により、 所望の形状の開口が形成されてい る。
第五群の本発明の多層プリント配線板において、 ソルダーレジスト層は P原子 含有エポキシ樹脂を含んでいる。
上記 P原子含有エポキシ樹脂としては、 リンを含有するエポキシ樹脂であれば 特に限定されないが、 これらのなかでは、 リン酸残基を有するエポキシ樹脂が望 ましく、 リン酸エステル結合を有するエポキシ樹脂がより望ましい。
具体的にほ、 2価のリン酸残基を有し、 かつ、 両末端にエポキシ基を有するェ ポキシ樹脂や、 片末端に 1価のリン酸残基を有し、 他の片末端にエポキシ基を有 するエポキシ樹脂が望ましい。
上記 2価のリン酸残基を有し、 かつ、 両末端にエポキシ基を有するエポキシ樹 脂としては、 例えば、 下記一般式 (4 ) で表される P原子含有エポキシ樹脂等が 挙げられる。
(4)
Figure imgf000044_0001
(式中、 X 1 、 X 2 は、 それぞれ、 o、 または、 単結合を表す。 )
ここで、 X 1 およびノまたは X2 が O (酸素) の場合、 上記一般式 (4 ) で表 される P原子含有エポキシ樹脂は、 リン酸エステル結合を有することとなる。 上記一般式 (4 ) で表されるエポキシ樹脂では、 リン酸残基に下記化学式 ( 6 )
Figure imgf000044_0002
で表される化合物が結合しているが、 上記リン酸残基に結合する化合物は、 例 えば、 下記化学式 (7 )
Figure imgf000045_0001
で表される化合物であってもよく、 また、 上記リン酸残基に結合する化合物は、 それぞれ、 異なっていてもよい。
また、 上記片末端に 1価のリン酸残基を有し、 他の片末端にエポキシ基を有す るエポキシ樹脂としては、 例えば、 下記一般式 (5 ) で表される P原子含有ェポ キシ樹脂等が挙げられる。
Figure imgf000045_0002
(式中、 X3 は、 O、 または、 単結合を表し、 Rは、 炭素数 2〜 8のアルキル 基を表す。 )
ここで、 X3 が O (酸素) の場合、 上記一般式 (5 ) で表される P原子含有ェ ポキシ樹脂は、 リン酸エステル結合を有することとなる。
上記一般式 (5 ) で表されるエポキシ樹脂において、 上記リン酸残基に結合す る化合物は、 例えば、 上記化学式 (7 ) で表される末端にエポキシ基を有する化 合物であってもよい。
また、 上記アルキル基としては、 ェチル基、 プロピル基、 イソプロピル基、 ブ チル基、 s e c—ブチル基、 t e r t—ブチル基等が挙げられる。 これらのなか では、 ブチル基が望ましい。
上記 P原子含有エポキシ樹脂のソルダーレジスト層中の含有量は、 0 . 1〜7 0重量%が望ましい。 0 . 1重量%未満では、 多層プリント配線板が充分な難燃 性を有さない場合があり、 一方、 7 0重量%を超えても、 多層プリント配線板の 難燃性はあまり向上しない。
上記ソルダーレジスト層は、 無機フイラ一として、 ケィ素化合物、 アルミニゥ ム化合物、 マグネシウム化合物等を含んでいることが望ましい。 これらの化合物 の具体例としては、 例えば、 第一群の本発明の第一の発明の多層プリント配線板 に用いる無機フィラーと同様のもの等が挙げられる
これらの化合物は、 単独で含まれていてもよいし、 2種以上含まれていてもよ レ、。
これらの化合物が、 ソルダーレジス ト層に含まれていると、 第一群の本発明の 第一の発明の多層プリント配線板の説明でも記載したようにソルダーレジスト層 に発生した応力が緩和されやすく、 その結果、 ソルダーレジス ト層にクラックが 発生したり、 導体回路との間で剥離が発生したりすることがより起こりにくくな る。
上記無機フィラーの粒径は、 0 . 1〜5 . 0 μ mが望ましい。 上記粒径が 0 . 1 i m未満では、 ソルダーレジスト層に発生した応力を緩和する効果があまり得 られず、 一方、 5 . Ο μ πιを超えると、 ソルダーレジス ト組成物の層の硬化性に 悪影響を及ぼすことがあり、 また、 ソルダーレジス ト組成物の層に半田パッド用 開口等を設ける際の開口性に悪影響を及ぼすことがある。
また、 上記無機フィラーの形状としては特に限定されず、 例えば、 球状、 楕円 球状、 破砕状、 多面体状等が挙げられる。
これらのなかでは、 ソルダーレジス ト層に発生した応力を緩和しやすく、 ソル ダーレジスト層表面の突起物となりにくい点から、 球状が望ましい。
上記ソルダーレジスト層中の無機フィラーの含有量は、 0 . 1〜 1 5重量0 /0が 望ましい。
上記含有量が 0 . 1重量%未満では、 ソルダーレジス ト層に発生した応力を緩 和する効果が乏しく、 1 5重量%を超えると、 ソルダーレジス ト組成物の層の硬 化性に悪影響を及ぼすことがあり、 また、 ソルダーレジス ト組成物の層に半田パ ッド用開口等を設ける際の開口性に悪影響を及ぼすことがある。
第五群の本発明の多層プリント配線板を構成するソルダーレジスト層は、 上記 F原子含有エポキシ樹脂や無機フィラー以外に、 例えば、 熱硬化性樹脂、 熱可塑 性樹脂、 熱硬化性樹脂と熱可塑性樹脂との複合体等を含んでいてもよい。 これら の具体例としては、 例えば、 ノポラックエポキシ樹脂の (メタ) アタリ レート、 2官能性 (メタ) アクリル酸エステルモノマー、 分子量 5 0 0〜5 0 0 0程度の (メタ) アクリル酸エステルの重合体、 ビスフエノール型エポキシ樹脂等からな る熱硬化性樹脂、 多価アクリル系モノマー等の感光性モノマー等からなるソルダ 一レジスト組成物を重合、 硬化させたもの等の第一群の本発明の第一の発明の多 層プリント配線板で用いるものと同様のもの等が挙げられる。
このようなソルダーレジスト組成物の層を形成する方法としては、 上記 P原子 含有エポキシ樹脂等を含む未硬化のソルダーレジスト組成物を調製し、 これを口 ールコータ法等により塗布したり、 未硬化のソルダーレジス ト組成物からなる樹 脂フィルムを作製した後、 この樹脂フィルムを熱圧着したりする方法が挙げられ る。
また、 上記無機フィラーをソルダーレジス ト層に含有させる場合、 上記ソルダ —レジスト組成物を調製する際に、 上記無機フィラーをメチルェチルケトン等の 溶媒に分散させた後、 添加することが望ましい。
無機フィラーを凝集させることなく、 ソルダーレジスト層中に均一に分散させ ることができるからである。
上記ソルダーレジス ト組成物は、 リンやリン化合物、 無機フィラー以外に、 上 記ノボラックエポキシ樹脂の (メタ) アタリレート、 イミダゾール硬化剤、 2官 能性 (メタ) アクリル酸エステルモノマー、 分子量 5 0 0〜5 0 0 0程度の (メ タ) アクリル酸エステルの重合体、 ビスフエノール型エポキシ樹脂等からなる熱 硬化性樹脂、 多価アクリル系モノマー等の感光性モノマー、 グリコールエーテル 系溶剤等を含むペース ト状の流動体であることが望ましい。 また、 その粘度は、
2 5 °Cで 1〜 1 0 P a · sに調整されていることが望ましい。
上記ィミダゾール硬化剤や上記グリコールエーテル系溶剤としては、 例えば、 第一群の本発明の第二の発明のソルダーレジスト組成物で用いるものと同様のも の等が挙げられる。
このような構成からなるソルダーレジスト層は、 上記 P原子含有エポキシ樹脂 を含んででいるため難燃性に優れ、 該ソルダーレジスト層の形成された多層プリ ント配線板は、 UL試験規格における UL 94 (高分子材料の難燃性試験) の判 定基準をクリアするものであり、 そのなかでも、 94 V— 0の判定基準をクリア するものである。
また、 第五群の本発明の多層プリント配線板は、 P原子含有エポキシ樹脂を 含むソルダーレジスト組成物を用いる以外は、 第一群の本発明の多層プリント配 線板の製造方法と同様の方法を用いて製造することができる。 なお、 第五群の本 発明の多層プリント配線板の製造において、 樹脂絶縁層を形成する際に用いる樹 脂は、 上記した P原子含有エポキシ樹脂を含んでいることが望ましい。 ソルダー レジスト層のみならず、 樹脂絶縁層にも P原子含有エポキシ樹脂を含んでいるこ とにより多層プリント配線板の難燃性がより向上する。 発明を実施するための最良の形態
以下、 第一群〜第五群の本発明を実施例によりさらに詳細に説明する。
(実施例 1 )
A. 上層の粗化面形成用樹脂組成物の調製
(i) クレゾ一ルノボラック型エポキシ樹脂 (日本化薬社製、 分子量: 250 0) の 25%ァクリル化物を 80重量0 /0の濃度でジエチレンダリコ一ルジメチル エーテル (DMDG) に溶解させた樹脂液 35重量部、 感光性モノマー (東亜合 成社製、 ァロニックス M3 1 5) 3. 1 5重量部、 消泡剤 (サンノプコ社製 S
び NMP 1. 5重量部をさらに別の容器にとり、 攪拌混合することにより混合組 成物を調製した。
そして、 (i) 、 (ii)および(iii) で調製した混合組成物を混合することによ り上層の粗化面形成用樹脂組成物を得た。
B. 下層の粗化面形成用樹脂組成物の調製
(i) クレゾ一ルノボラック型エポキシ樹脂 (日本化薬社製、 分子量: 250 0) の 25%ァクリル化物を 80重量0 /0の濃度でジエチレングリコールジメチル エーテル (DMDG) に溶解させた樹脂液 35重量部、 感光性モノマー (東亜合 成社製、 ァロニックス M3 1 5) 4重量部、 消泡剤 (サンノプコ社製 S— 6 5) 0. 5重量部および N—メチルピロリ ドン (NMP) 3. 6重量部を容器に とり、 攪拌混合することにより混合組成物を調製した。
(ii)ポリエーテルスルフォン (PES) 1 2重量部、 および、 エポキシ樹脂粒 子 (三洋化成社製、 ポリマーポール) の平均粒径 0. 5 のもの 1 4. 49重 量部を別の容器にとり、 攪拌混合した後、 さらに NMP 30重量部を添加し、 ビ —ズミルで攪拌混合し、 別の混合組成物を調製した。
(iii) イミダゾール硬化剤 (四国化成社製、 2 E 4MZ— CN) 2重量部、 光重合開始剤 (チバ 'スぺシャリティ ·ケミカルズ社製、 ィルガキュア一 I— 907) 2重量部、 光増感剤 (日本化薬社製、 DETX— S) 0. 2重量部およ び NMP 1. 5重量部をさらに別の容器にとり、 攪拌混合することにより混合組 成物を調製した。
そして、 (i) 、 (ii)および(iii) で調製した混合組成物を混合することによ り下層の粗化面形成用樹脂組成物を得た。
C. 樹脂充填材の調製
(i) ビスフエノール F型エポキシモノマー (油化シェル社製、 分子量: 3 1 0、 YL 983U) 1 00重量部、 表面にシランカップリング剤がコーティング された平均粒径が 1. 6 μπιで、 最大粒子の直径が 1 5 μπι以下の S i 02 球状 粒子 (アドマテックス社製、 CR S 1 1 0 1 -CE) 1 70重量部およぴレべ リング剤 (サンノプコ社製 ペレノール S 4) 1. 5重量部を容器にとり、 攪拌 混合することにより、 その粘度が 23 ± 1 °Cで 40〜 50 P a · sの樹脂充填材 を調製した。
なお、 硬化剤として、 イミダゾール硬化剤 (四国化成社製、 2 E 4MZ— C N) 6. 5重量部を用いた。
D. 多層プリント配線板の製造方法
(1) 厚さ 1 mmのガラスエポキシ樹脂または BT (ビスマレイミ ドトリアジ ン) 樹脂からなる基板 1の両面に 1 8 mの銅箔 8がラミネートされている銅張 積層板を出発材料とした (図 1 (a) 参照) 。 まず、 この銅張積層板をドリル削 孔し、 無電解めつき処理を施し、 パターン状にエッチングすることにより、 基板 1の両面に下層導体回路 4とスルーホール 9を形成した。
(2) スルーホール 9および下層導体回路 4を形成した基板を水洗いし、 乾燥 した後、 Na OH (l O g/ 1 ) 、 N a C 1 O2 (40 g/ 1 ) 、 N a 3 P 04 (6 g/ 1 ) を含む水溶液を黒化浴 (酸化浴) とする黒化処理、 および、 Na O H (l O g/ 1 ) 、 N a BH, (6 g/ 1 ) を含む水溶液を還元浴とする還元処 理を行い、 そのスルーホール 9を含む下層導体回路 4の全表面に粗化面 4 a、 9 aを形成した (図 1 (b) 参照) 。
(3) 上記 Cに記載した樹脂充填材を調製した後、 この樹脂充填材 1 0を、 基 板の片面にロールコータを用いて塗布することにより、 下層導体回路 4間あるい はスル一ホール 9内に充填し、 加熱乾燥させた後、 他方の面についても同様に樹 脂充填材 1 0を導体回路 4間あるいはスルーホール 9内に充填し、 加熱乾燥させ た (図 1 (c) 参照) 。
(4) 上記(3) の処理を終えた基板の片面を、 # 600のベルト研磨紙 (三共 理化学社製) を用いたベルトサンダー研磨により、 導体回路外縁部に形成された 樹脂充填材 10の層や導体回路非形成部に形成された樹脂充填材 10の層の上部 を研磨し、 ついで、 上記ベルトサンダー研磨による傷を取り除くためのバフ研磨 を行った。 このような一連の研磨を基板の他方の面についても同様に行った。 なお、 必要に応じて、 研摩の前後にエッチングを行い、 スルーホール 9のラン ド 9 aおよび下層導体回路 4に形成された粗化面 4 aを平坦化してもよい。 この後、 100°Cで 1時間、 1 5 で 1時間の加熱処理を行い、 樹脂充填材 の層を完全に硬化させた。 このようにして、 スルーホール 9や導体回路非形成部に形成された樹脂充填材 10の表層部および下層導体回路 4の表面を平坦化し、 樹脂充填材 1 0と下層導 体回路 4の側面 4 aとが粗化面を介して強固に密着し、 またスルーホール 9の内 壁面 9 aと樹脂充填材 1 0とが粗化面を介して強固に密着した絶縁性基板を得た (図 1 (d) 参照) 。
(5) 次に、 上記工程により導体回路を形成した絶縁性基板を、 アルカリ脱脂 してソフ トエッチングし、 次いで、 塩化パラジウムと有機酸とからなる触媒溶液 で処理して、 P d触媒を付与し、 この触媒を活性化した。
次に、 硫酸銅 (3. 9 X 1 0-2mo 1 Z 1 ) 、 硫酸ニッケル (3. 8 X 1 0一3 m o 1 1 ) 、 タエン酸ナトリウム (7. 8 X 1 0 _3m o 1 / 1 ) 、 次亜リン酸 ナトリウム (2. 3 X 1 0—】 mo 1 / 1 ) 、 界面活性剤 (日信化学工業社製、 サーフイノ一ル 465) (1. 0 gZ 1 ) を含む水溶液からなる pH= 9の無電 解銅めつき浴に基板を浸漬し、 浸漬 1分後に、 4秒あたりに 1回の割合で縦およ び横方向に振動させて、 下層導体回路おょぴスルーホールのランドの表面に、 C u— N i— Pからなる針状合金の粗化層 1 1を設けた (図 2 (a) 参照) 。
(6) さらに、 ホウフッ化スズ (0. l mo 1ノ 1 ) 、 チォ尿素 (1. Omo 1 / 1 ) を含む温度 3 5° (:、 pH= 1. 2のスズ置換めつき液を用い、 浸漬時間 10分で Cu— S n置換反応させ、 粗化層の表面に厚さ 0. 3 // 111の311層を設 けた。 ただし、 この S n層については、 図示しない。
(7) 基板の両面に、 上記 Bにおいて記載した下層用の粗化面形成用樹脂組成 物 (粘度: 1. 5 P a · s) を調製後 24時間以内に口一ルコータを用いて塗布 し、 水平状態で 20分間放置してから、 60°Cで 30分の乾燥を行った。 次いで、 上記 Aにおいて記載した上層用の粗化面形成用樹脂組成物 (粘度: 7 P a · s) を調製後 24時間以内に口一ルコータを用いて塗布し、 同様に水平状態で 20分 間放置してから、 60°Cで 30分の乾燥を行い、 厚さ 3 5 //mの粗化面形成用樹 脂組成物の層 2 a、 2 bを形成した (図 2 (b) 参照) 。
(8) 上記(7) で粗化面形成用樹脂組成物の層を形成した基板の両面に、 直径 85;/mの黒円が印刷されたフォトマスクフィルムを密着させ、 超高圧水銀灯に より 500mjZcm2 強度で露光した後、 DMD G溶液でスプレー現像した。 この後、 さらに、 この基板を超高圧水銀灯により 300 OmjZ cm2 強度で露 光し、 1 00°Cで 1時間、 1 20°Cで 1時間、 1 50 °Cで 3時間の加熱処理を施 し、 フォ トマスクフィルムに相当する寸法精度に優れた直径 85 μΐηのバイァホ ール用開口 6を有する厚さ 35 /zmの層間樹脂絶縁層 2を形成した (図 2 (c) 参照) 。 なお、 バイァホールとなる開口には、 スズめっき層を部分的に露出させ た。
(9) バイァホール用開口 6を形成した基板を、 クロム酸水溶液 ( 7 500 g / 1 ) に 1 9分間浸潰し、 層間樹脂絶縁層の表面に存在するエポキシ樹脂粒子を 溶解除去してその表面を粗化し、 粗化面を得た。 その後、 中和溶液 (シプレイ社 製) に浸漬してから水洗いした (図 2 (d) 参照) 。
さらに、 粗面化処理した該基板の表面に、 パラジウム触媒 (アトテック社製) を付与することにより、 層間絶縁材層の表面およびパイァホール用開口の内壁面 に触媒核を付着させた。
(10)次に、 以下の組成の無電解銅めつき水溶液中に基板を浸漬して、 粗面全体 に厚さ 0. 6〜 1. 2 μ mの無電解銅めつき膜 1 2を形成した (図 3 (a) 参 照) 。
〔無電解めつき水溶液〕
ED TA 0 08 m o 1 / 1
硫酸銅 0 03 m o 1 / 1
HCHO 0 0 5 m o 1 / 1
N a OH 0 0 5 m o 1 / 1
α a ビピリジル 80 m g Z丄
P E G 0 1 0 g/ 1
(ポリエチレングリ コ一ノレ)
〔無電解めつき条件〕
6 5 °Cの液温度で 20分
(11)市販の感光性ドライフィルムを無電解銅めつき膜 1 2に張り付け、 マスク を載置して、 1 0 Om jZcm2 で露光し、 0. 8 %炭酸ナトリウム水溶液で現 像処理することにより、 厚さ 1 5 /zmのめつきレジスト 3を設けた (図 3 (b) 参照) 。
(12)ついで、 レジスト非形成部に以下の条件で電気銅めつきを施し、 厚さ 1 5 / mの電気銅めつき膜 1 3を形成した (図 3 (c) 参照) 。
〔電気めつき水溶液〕
硫酸 2. 24 m o 1 / 1
硫酸銅 0. 26 m o 1 / 1
添加剤 1 9. 5 m 1 / 1
(アトテックジャパン社製、 カパラシド HL)
〔電気めつき条件〕
電流密度 1 A/dm2
時間 6 5 分
温度 22 ± 2 °C
(13)さらにめつきレジストを 5 %KOH水溶液で剥離除去した後、 そのめつき レジスト下の無電解めつき膜を硫酸と過酸化水素の混合液でエッチング処理して 溶解除去し、 独立の上層導体回路 5 (バイァホール 7を含む) とした (図 3 (d) 参照) 。
(14)導体回路を形成した基板に対し、 上記(5) と同様の処理を行い、 導体回 路の表面に厚さ 2 111のじ11ー1^ i一 Pからなる合金粗化層 1 1を形成した (図 4 (a) 参照) 。
(15)続いて、 上記 (6)〜(14)の工程を、 繰り返すことにより、 さらに上層の 導体回路を形成した。 (図 4 (b) 〜図 5 (b) 参照) 。
(16)次に、 ジエチレングリコールジメチルエーテル (DMDG) に 60重量0 /0 の濃度になるように溶解させた、 クレゾ一ルノボラック型エポキシ樹脂 (日本化 薬社製) のエポキシ基 50%をアクリル化した感光性付与のオリゴマー (分子 量: 4000) 46. 6 7重量部、 メチルェチルケトンに溶解させた 80重量% のビスフエノール A型エポキシ樹脂 (油化シェル社製、 商品名 :ェピコート 1 0 0 1) 1 5重量部、 イミダゾール硬化剤 (四国化成社製、 商品名 : 2 E 4MZ— CN) 1. 6重量部、 感光性モノマーである多官能アクリルモノマー (日本化薬 社製、 商品名 .: R 604) 3重量部、 同じく多価アクリルモノマー (共栄化学社 製、 商品名 : DPE 6A) 1. 5重量部、 無機フイラ一として、 最も長い部分の 平均粒径が 1. 0 /xmの楕円球状のアルミナ粒子 1 2. 0重量部、 分散系消泡剤 (サンノプコ社製、 商品名 : S— 65) 0. 7 1重量部を容器にとり、 攪拌、 混 合して混合組成物を調製し、 この混合組成物に対して光重合開始剤としてべンゾ フエノン (関東化学社製) 2. 0重量部、 光增感剤としてのミヒラーケトン (関 東化学社製) 0. 2重量部を加えて、 粘度を 25 :で 2. O P a ' sに調整した ソルダーレジス ト組成物を得た。
なお、 粘度測定は、 B型粘度計 (東京計器社製、 DVL— B型) で 60 r pm の場合はローター No. 4、 6 r p mの場合はローター N o . 3によった。
(17)¾feに、 多層配線基板の両面に、 上記ソルダーレジスト組成物を 2 0;/ mの 厚さで塗布し、 70 °Cで 20分間、 70でで 30分間の条件で乾燥処理を行った 後、 ソルダーレジス ト開口部のパターンが描画された厚さ 5mmのフォ トマスク をソルダーレジスト層に密着させて 100 Om J/cm2 の紫外線で露光し、 D MTG溶液で現像処理し、 200 μ mの直径の開口を形成した。
そして、 さらに、 8 0でで1時間、 1 0 0°じで1時間、 1 2 0°。で1時間、 1 50°Cで 3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化さ せ、 半田パッド部分が開口した、 その厚さが 20 μ mのソルダーレジスト層 (有 機樹脂絶縁層) 1 4を形成した。
(18)次に、 ソルダーレジスト層 (有機樹脂絶縁層) 1 4を形成した基板を、 塩 ィ匕ニッケル ( 2. 3 X 1 O-'m o 1 / 1 ) , 次亜リン酸ナトリウム (2. 8 X 1
0-]m o 1 / 1 ) 、 タエン酸ナトリウム (1. e x i CT!mo l Z l ) を含む p H=4. 5の無電解ニッケルめっき液に 20分間浸漬して、 開口部に厚さ 5 Aim のニッケルめっき層 1 5を形成した。 さらに、 その基板をシアン化金カリウム ( 7. 6 X 1 CT3m o 1ゾ 1 ) 、 塩化アンモニゥム ( 1. 9 X 1 0— o 1 Z 1 ) 、 クェン酸ナトリウム (1. 2 X 1 0— 'mo 1 / 1 ) 、 次亜リン酸ナトリウ ム (1. 7 X 1 0— imo 1 1 ) を含む無電解めつき液に 8 0°Cの条件で 7. 5 分間浸漬して、 ニッケルめっき層 1 5上に、 厚さ 0. 03 mの金めつき層 1 6 を形成した。
(19)この後、 ソルダーレジスト層 1 4の開口に半田ペーストを印刷して、 2 0 0°Cでリフローすることにより半田バンプ 1 7を形成し、 半田バンプ 1 7を有す る多層プリント配線板を製造した (図 5 (c) 参照) 。
(実施例 2)
A. 上層および下層の粗化面形成用樹脂組成物、 ならびに、 樹脂充填材の調製 は、 実施例 1と同様にして行った。
B. 多層プリント配線板の製造方法
(1) 厚さ 1. 0 mmのガラスエポキシ樹脂または B T (ビスマレイミ ドトリ ァジン) 樹脂からなる基板 1の両面に 1 8 mの銅箔 8がラミネートされている 銅張積層板を出発材料とした (図 6 (a) 参照) 。 まず、 この銅張積層板をドリ ル削孔し、 無電解めつき処理を施し、 パターン状にエッチングすることにより、 基板 1の両面に下層導体回路 4とスルーホール 9を形成した。
(2) スルーホール 9および下層導体回路 4を形成した基板を水洗いし、 乾燥 した後、 Na OH ( 1 0 g/ 1 ) 、 N a C 1 02 (40 g/ 1 ) 、 N a 3 P 04
(6 g/ 1 ) を含む水溶液を黒化浴 (酸化浴) とする黒化処理、 および、 Na O H (l O g/ 1 ) 、 N a BH4 (6 g/ 1 ) を含む水溶液を還元浴とする還元処 理を行い、 そのスルーホール 9を含む下層導体回路 4の全表面に粗化面 4 a、 9 aを形成した (図 6 (b) 参照) 。
(3) 上記した樹脂充填材を調製した後、 下記の方法により調製後 24時間以 内に、 スルーホール 9内、 および、 基板 1の片面の導体回路非形成部と導体回路 4の外縁部とに樹脂充填材 1 0の層を形成した。
即ち、 まず、 スキージを用いてスルーホール内に樹脂充填材を押し込んだ後、 100°C、 20分の条件で乾燥させた。 次に、 導体回路非形成部に相当する部分 が開口したマスクを基板上に載置し、 スキージを用いて凹部となっている導体回 路非形成部に樹脂充填材 1 0の層を形成し、 1 00°C、 20分の条件で乾燥させ た (図 6 (c) 参照) 。
(4) 上記(3) の処理を終えた基板の片面を、 # 6 00のベルト研磨紙 (三共 理化学製) を用いたベルトサンダー研磨により、 内層銅パターン 4の表面ゃスル 一ホール 9のランド表面に樹脂充填材 1 0が残らないように研磨し、 次いで、 上 記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。 このような 一連の研磨を基板の他方の面についても同様に行った。
次いで、 100でで 1時間、 1 20でで 3時間、 1 50でで 1時間、 1 80 °C で 7時間の加熱処理を行って樹脂充填材 1 0を硬化した。
このようにして、 スルーホール 9や導体回路非形成部に形成された樹脂充填材 10の表層部および下層導体回路 4の表面を平坦化し、 樹脂充填材 10と下層導 体回路 4の側面 4 aとが粗化面を介して強固に密着し、 またスルーホール 9の内 壁面 9 aと樹脂充填材 1 0とが粗化面を介して強固に密着した絶縁性基板を得た (図 6 (d) 参照) 。
(5) 上記基板を水洗、 酸性脱脂した後、 ソフ トエッチングし、 次いで、 エツ チング液を基板の両面にスプレイで吹きつけて、 下層導体回路 4の表面とスルー ホール 9のランド表面と内壁とをエツチングすることにより、 下層導体回路 4の 全表面に粗化面 4 a、 9 aを形成した (図 7 (a) 参照) 。 エッチング液として、 イミダゾール銅 (Π) 錯体 1 0重量部、 グリコール酸 7重量部、 塩化カリウム 5重量部からなるエッチング液 (メック社製、 メックエッチボンド) を使用した。
(6) 基板の両面に、 下層用の粗化面形成用樹脂組成物 (粘度: 1. 5 P a · s) を調製後 24時間以内にロールコータを用いて塗布し、 水平状態で 20分間 放置してから、 60°Cで 30分の乾燥を行った。 次いで、 上層用の粗化面形成用 樹脂組成物 (粘度: 7 P a · s) を調製後 24時間以内にロールコータを用いて 塗布し、 同様に水平状態で 20分間放置してから、 60でで 30分の乾燥を行い、 厚さ 35 mの粗化面形成用樹脂組成物の層 2 a、 2 bを形成した (図 7 (b) 参照) 。
(7) 上記(6)で粗化面形成用樹脂組成物の層 2 a、 2 bを形成した基板 1の両 面に、 遮光ィンクによって直径 85 μ mの黒円が描画されたフォトマスクフィル ムを密着させ、 超高圧水銀灯により 300 Om J/cm2 強度で露光した。 この 後、 100°Cで 1時間、 1 20°Cで 1時間、 1 50 °Cで 3時間の加熱処理を施し、 フォ トマスクフィルムに相当する寸法精度に優れた直径 85 /zmのバイァホール 用開口 6を有する厚さ 3 5 μ mの層間樹脂絶縁層 2を形成した (図 7 (c) 参 照) 。 なお、 バイァホールとなる開口には、 スズめっき層を部分的に露出させた。
(8) バイァホール用開口 6を形成した基板を、 クロム酸を含む溶液に 1 9分 間浸漬し、 層間樹脂絶縁層 2の表面に存在するエポキシ樹脂粒子を溶解除去する ことにより、 層間樹脂絶縁層 2の表面を粗面 (深さ 6 μιη) とし、 その後、 中和 溶液 (シプレイ社製) に浸漬してから水洗いした (図 7 (d) 参照) 。
さらに、 粗面化処理した該基板の表面に、 パラジウム触媒 (アトテック製) を 付与することにより、 層間樹脂絶縁層 2の表面おょぴバイァホール用開口 6の内 壁面に触媒核を付着させた。
(9) 次に、 以下の組成の無電解銅めつき水溶液中に基板を浸漬して、 粗面全 体に厚さ 0. 6〜1. 2 mの無電解銅めつき膜 1 2を形成した (図 8 (a) 参 照) 。
〔無電解めつき水溶液〕
N i S 04 0 0 0 3 m o 1 / 1
酒石酸 0 2 0 0 m o 1ハ
硫酸銅 0 3 0 m o 1 / 1
HCHO 0 5 0 m o 1 / 1
N a OH 1 0 0 m o 1 / 1
ο;、 -ビピリジル 4 0 m g / 1
ポリエチレングリ コール (P EG) 0. 0 g
〔無電解めつき条件〕
3 5 °Cの液温で 4 0分
(10)市販の感光性ドライフィルムを無電解銅めつき膜 1 2に熱圧着することに より張り付け、 マスクを載置して、 l O OmjZc m2 で露光した後、 0. 8% 炭酸ナトリゥムで現像処理し、 厚さ 1 5 /zmのめつきレジスト 3を設けた (図 8
(b) 参照) 。
(11)ついで、 以下の条件で電解銅めつきを施し、 厚さ 1 5 μ πιの電解銅めつき 膜 1 3を形成した (図 8 ( c ) 参照) 。
〔電解めつき水溶液〕
硫酸 2. 2 4 m o 1 / 1
硫酸銅 0. 2 6 m o 1ノ 1
添加剤 1 9. 5 m 1 / 1 (アトテックジャパン社製、 カパラシド HL)
〔電解めつき条件〕
電流密度 1 AZdm2
時間 6 5 分
温度 22 ± 2 X:
(12)めっきレジスト 3を 5%KOHで剥離除去した後、 そのめつきレジスト 3 下の無電解めつき膜 1 2を硫酸と過酸化水素の混合液でエッチング処理して溶解 除去し、 無電解銅めつき膜 1 2と電解銅めつき膜 1 3からなる独立した導体回路 (パイァホール 7を含む) 5を形成した (図 8 (d) 参照) 。
(13)上記(5)〜(12)の工程を繰り返すことにより、 さらに上層の層間樹脂絶縁 層と導体回路とを形成し、 多層配線板を得た。 但し、 表層の粗化面には、 S n置 換などにより被覆層は形成しなかった (図 9 (a) 〜図 1 0 (b) 参照) 。
(14)次に、 ジエチレングリコールジメチルエーテル (DMDG) に 60重量0 /0 の濃度になるように溶解させた、 クレゾ一ルノボラック型エポキシ樹脂 (日本化 薬社製) のエポキシ基 5 0%をアクリル化した感光性付与のオリゴマー (分子 量: 4000) 46. 67重量部、 メチルェチルケトンに溶解させた 80重量% のビスフエノール A型エポキシ樹脂 (油化シェル社製、 商品名 :ェピコ一ト 1 0 0 1) 1 5. 0重量部、 イミダゾール硬化剤 (四国化成社製、 商品名 : 2 E4M Z-CN) 1. 6重量部、 感光性モノマーである多価アクリルモノマー (日本化 薬社製 R 604) 3重量部、 同じく多価アクリルモノマー (共栄社化学社製 DPE 6A) 1. 5重量部、 無機フイラ一として、 球状シリカで平均粒径 1. 0 /zmのもの 10重量部、 分散系消泡剤 (サンノプコ社製、 S— 65) 0. 7 1重 量部を容器にとり、 攪拌、 混合して混合組成物を調製し、 この混合組成物に対し て光重合開始剤としてべンゾフエノン (関東化学社製) 2. 0重量部、 光増感剤 としてのミヒラーケトン (関東化学社製) 0. 2重量部を加えることにより、 粘 度を 2 5 °Cで 2. 0 P a · sに調整したソルダーレジス ト組成物を得た。
なお、 粘度測定は、 B型粘度計 (東京計器社製、 DVL— B型) で 60 r pm の場合はローター No. 4、 6 r p mの場合はローター N o . 3によった。
(15)次に、 多層配線基板の両面に、 上記ソルダ一レジスト組成物を 20 μπιの 厚さで塗布し、 7 0°Cで 2 0分間、 7 0°Cで 3 0分間の条件で乾燥処理を行った 後、 ソルダーレジスト開口部のパターンが描画された厚さ 5 mmのフォトマスク フィルムをソルダーレジス ト層に密着させ、 l O O O m jZ c m2 の紫外線で露 光し、 DMTG溶液で現像処理し、 2 0 0 mの直径の開口を形成した。
そして、 さらに、 8 0でで 1時間、 1 0 0でで 1時間、 1 2 0 °Cで 1時間、 1 5 0°Cで 3時間の条件で加熱処理してソルダ一レジスト層を硬化させ、 開口を有 し、 その厚さが 20 n mのソルダーレジスト層 1 4を形成した。
(16)その後、 過硫酸ナトリゥムを主成分とするエッチング液を毎分 2 μ ιη程度 のエッチング速度になるように濃度を調整した後、 このエッチング液に上記工程 を経た基板を 1分間浸漬し、 表面の平均粗度 (R a ) を 1 /i mとした。
(17)次に、 上記粗化処理を行った基板を、 塩化ニッケル (2. 3 X 1 0 m o \ / \ ) 、 次亜リン酸ナトリウム (2. 8 X 1 0 1 m o l Z l ) 、 クェン酸 ナトリウム (1. 6 X 1 0—〗 m o 1 / 1 ) を含む p H= 4. 5の無電解ニッケ ルめっき液に 2 0分間浸漬して、 開口部に厚さ 5 /ζ ιηのニッケルめっき層 1 5を 形成した。 さらに、 その基板をシアン化金カリウム (7. 6 X 1 0 "3 m o 1 / 1 ) 、 塩化アンモニゥム (1. 9 X 1 0 m o 1 / 1 ) , クェン酸ナトリウム ( 1 . 2 X 1 0 m o 1 / 1 ) 、 次亜リン酸ナトリウム ( 1. 7 X 1 0 m o 1 / 1 ) を含む無電解めつき液に 8 0°Cの条件で 7. 5分間浸漬して、 ニッケ ルめっき層 1 5上に、 厚さ 0. 0 3 μ ιηの金めつき層 1 6を形成した。
(18)この後、 ソルダーレジスト層 1 4の開口部に半田ペース トを印刷して、 2 0 0°Cでリフローすることにより半田バンプ 1 7を形成し、 半田 1 7を有する多 層配線プリント基板を製造した (図 1 0 ( c ) 参照) 。
(実施例 3 )
(16)のソルダーレジス ト組成物を調製する工程において、 さらに、 エラストマ —として、 末端エポキシ化ポリブタジエン 7重量部を添加したほかは、 実施例 1 と同様にして、 多層プリント配線板を製造した。
(実施例 4 )
(14)のソルダーレジスト組成物を調製する工程において、 さらに、 エラストマ —として、 末端エポキシ化ポリブタジエン 7重量部を添加したほかは、 実施例 2 と同様にして、 多層プリント配線板を製造した。
(比較例 1 )
ソルダーレジスト組成物の調製において、 無機フイラ一を添加しなかった以外 は、 実施例 1 と同様にして、 多層プリント配線板を得た。
(比較例 2 )
ソルダーレジスト組成物の調製において、 無機フィラーを添加しなかった以外 は、 実施例 2と同様にして、 多層プリント配線板を得た。
以上、 上記実施例 1〜 4および比較例 1〜 2で得られた多層プリント配線板に ついて、 信頼性試験を行った後、 半田バンプ部分を顕微鏡で観察した。 なお、 信 頼性試験は、 多層プリント配線板を相対湿度 8 5 %、 温度 1 3 0 °Cの雰囲気下に 3 00時間放置する条件で行った。
また、 上記試験後の多層プリント配線板をカッターで切断し、 ソルダーレジス ト層の部分を顕微鏡で観察した。
また、 多層プリント配線板について、 ヒートサイクル試験を行った後、 これら 多層プリント配線板をカッターで切断し、 ソルダーレジスト層にクラック等が発 生していないかを観察した。 なお、 ヒートサイクル試験は、 多層プリント配線板 を、 — 6 5 °Cの雰囲気下に 3分維持した後、 1 3 0 °Cの雰囲気下で 3分維持する サイクルを 2 0 0 0回繰り返すことにより行った。
その結果、 実施例 1〜4で得られた多層プリント配線板では、 クラックや剥離 の発生は見られず、 半田バンプの損傷や破壊も見られなかったが、 比較例 1〜2 で得られた多層プリント配線板では、 信頼性試験後にソルダーレジスト層にクラ ックが発生していることがわかった。 また、 半田バンプの損傷も見られた。 また、 ヒートサイクル試験に関し、 実施例 1〜4で得られた多層プリント配線 板ではクラック等が観察されなかったが、 比較例 1〜 2で得られた多層プリント 配線板では、 クラックが観察された。
(実施例 5 )
下記の方法を用いてソルダーレジスト組成物を調製した以外は実施例 1 と同様 にして多層プリント配線板を製造した。
ソルダーレジス ト組成物の調製 (i) クレゾ一ルノボラック型エポキシ樹脂 (日本化薬社製) のエポキシ基 5 0%をアクリル化した感光性付与のオリゴマー (分子量: 4000) を、 60重 量0 の濃度になるようにジエチレングリコールジメチルェ一テル (DMDG) に 溶解させた樹脂液 46. 6 7重量部、 感光性モノマーである多官能アクリルモノ マー (日本化薬社製、 商品名 ·· R604) 3重量部、 末端エポキシ化ポリブタジ ェン 7重量部および分散系消泡剤 (サンノプコ社製、 商品名 : S— 65) 0. 7 1重量部を容器にとり、 攪拌混合することにより混合組成物を調製した。
(ii)ビスフエノール A型エポキシ樹脂 (油化シェル社製、 商品名 :ェピコート 1 00 1) を 80重量%の濃度となるようにメチルェチルケトンに溶解させた榭 脂液 1 5重量部、 感光性モノマーである多価アクリルモノマー (共栄化学社製、 商品名 : DPE 6A) 1. 5重量部を別の容器にとり、 携拌混合することにより 混合組成物を調製した。
(iii) イミダゾール硬化剤 (四国化成社製、 商品名 : 2 E 4MZ— CN) 1. 6重量部、 光重合開始剤であるべンゾフエノン (関東化学社製) 2. 0重量部、 光増感剤であるミヒラ一ケトン (関東化学社製) 0. 2重量部をさらに別の容器 にとり、 攪拌混合することにより混合組成物を調製した。
そして、 (i) 、 (ii)および(iii) で調製した混合組成物を混合することによ り、 粘度が 25。Cで 2. 0 P a · sのソルダ一レジス ト組成物を得た。
なお、 粘度測定は、 B型粘度計 (東京計器社製、 DVL— B型) で 60 r pm の場合はローター No. 4、 6 r p mの場合はローター N o . 3によった。
(実施例 6 )
実施例 5と同様にして調製したソルダーレジスト組成物を用いた以外は、 実施 例 2と同様にして多層プリント配線板を製造した。
(実施例 7 )
下記の方法を用いてソルダーレジスト組成物を調製した以外は実施例 5と同様 にして多層プリント配線板を製造した。
(i) クレゾ一ルノボラック型エポキシ樹脂 (日本化薬社製) のエポキシ基 5 0%をアクリル化した感光性付与のオリゴマー (分子量: 4000) を、 60重 量0 /0の濃度になるようにジエチレングリ コールジメチルエーテル (DMDG) に 溶解させた樹脂液 46. 67重量部、 感光性モノマーである多官能アクリルモノ マー (日本化薬社製、 商品名 : R 604) 3重量部、 平均粒径が 0. の球 状シリカ 13. 5重量部、 末端エポキシ化ポリブタジエン 7重量部および分散系 消泡剤 (サンノプコ社製、 商品名 : S— 65) 0. 71重量部を容器にとり、 攪 拌混合することにより混合組成物を調製した。
(ii)ビスフエノール A型エポキシ樹脂 (油化シェル社製、 商品名 :ェピコート 1001) を 80重量%の濃度となるようにメチルェチルケトンに溶解させた樹 脂液 15重量部、 感光性モノマーである多価アクリルモノマー (共栄化学社製、 商品名 : DPE 6A) 1. 5重量部を別の容器にとり、 攪拌混合することにより 混合組成物を調製した。
(iii) イミダゾ一ル硬化剤 (四国化成社製、 商品名 : 2 E 4MZ— CN) 1. 6重量部、 光重合開始剤であるべンゾフエノン (関東化学社製) 2. 0重量部、 光増感剤であるミヒラーケトン (関東化学社製) 0. 2重量部をさらに別の容器 にとり、 攪拌混合することにより混合組成物を調製した。
そして、 (i) 、 (ii)および(iii) で調製した混合組成物を混合することによ り、 粘度が 25 °Cで 2. 0 P a · sのソルダーレジス ト組成物を得た。
(実施例 8 )
実施例 7と同様にして、 ソルダ一レジス ト組成物を調製した以外は、 実施例 6 と同様にして多層プリント配線板を製造した。
(比較例 3 )
ソルダーレジスト組成物の調製において、 末端エポキシ化ポリブタジエンを添 加しなかった以外は、 実施例 5と同様にして、 多層プリント配線板を得た。
(比較例 4 )
ソルダーレジス ト組成物の調製において、 末端エポキシ化ポリブタジエンを添 加しなかった以外は、 実施例 6と同様にして、 多層プリント配線板を得た。 以上、 上記実施例 5〜8および比較例 3〜4で得られた多層プリント配線板に ついて、 実施例 1と同様の信頼性試験を行った後、 半田バンプ部分を顕微鏡で観 察した。
また、 上記信頼性試験後の多層プリント配線板をカッターで切断し、 ソルダ一 レジス ト層の部分を顕微鏡で観察した。
また、 実施例 1 と同様のヒートサイクル試験を行い、 その後、 これら多層プリ ント配線板を力ッターで切断し、 ソルダーレジスト層にクラック等が発生してい ないかを観察した。
'その結果、 実施例 5〜 6で得られた多層プリント配線板では、 若干のクラック の発生が見られたものの、 多層プリント配線板の性能に影響を与えるほどのもの はなく、 また、 剥離の発生や半田バンプの損傷や破壊は見られなかった。 また、 実施例 7〜 8で得られた多層プリント配線板では、 クラックの発生は全く見られ ず、 剥離の発生や半田バンプの損傷や破壊も見られなかった。 一方、 比較例 3〜 4で得られた多層プリント配線板では、 信頼性試験後にソルダーレジスト層に大 きく成長したクラックが発生しており、 また、 半田バンプの損傷も見られた。 また、 ヒートサイクル試験に関し、 実施例 1〜2では、 若干のクラックの発生 が見られたものの、 多層プリント配線板の性能に影響を与えるほどのものではな く、 また、 実施例 3〜4では、 クラックの発生が全く見られなかったのに対し、 比較例 1〜2では、 大きく成長したクラックが観察された。
(実施例 9 )
. A . 樹脂充填材の調製
実施例 1 と同様にして樹脂充填材を調製した。
B . 多層プリ ント配線板の製造
(1) 厚さ 0 . 8 m mのガラスエポキシ樹脂または B T (ビスマレイミ ドトリ ァジン) 樹脂からなる基板 1の両面に 1 8 μ πιの銅箔 8がラミネートされている 銅張積層板を出発材料とした (図 1 1 ( a ) 参照) 。 まず、 この銅張積層板をド リル削孔し、 続いてめっきレジス トを形成した後、 この基板に無電解銅めつき処 理を施してスルーホール 9を形成し、 さらに、 銅箔を常法に従いパターン状にェ ツチングすることにより、 基板の両面に内層銅パターン (下層導体回路) 4を形 成した。
(2) 下層導体回路 4を形成した基板を水洗いし、 乾燥した後、 エッチング液 を基板の両面にスプレイで吹きつけて、 下層導体回路 4の表面とスルーホール 9 のランド表面と内壁とをエッチングすることにより、 下層導体回路 4の全表面に 粗化面 4 a、 9 aを形成した (図 1 1 (b) 参照) 。 エッチング液として、 ィミ ダゾール銅 (II) 錯体 1 0重量部、 グリコール酸 7重量部、 塩化カリウム 5重量 部およびイオン交換水 7 8重量部を混合したものを使用した。
(3) 上記した樹脂充填材を調製した後、 調製後 2 4時間以内に樹脂充填材 1 0を、 基板の両面に印刷機を用いて塗布することにより、 下層導体回路 4間また はスルーホール 9内に充填し、 加熱乾燥を行った。 即ち、 この工程により、 樹脂 充填材 1 0が下層導体回路 4の間あるいはスルーホール 9内に充填される (図 1 1 ( c ) 参照) 。
(4) 上記(3) の処理を終えた基板 片面を、 ベルト研磨紙 (三共理化学社 製) を用いたベルトサンダー研磨により、 下層導体回路 4の表面やスルーホール
9のランド表面に樹脂充填材 1 0が残らないように研磨し、 ついで、 上記ベルト サンダー研磨による傷を取り除くためのパフ研磨を行った。 このような一連の研 磨を基板の他方の面についても同様に行った。 そして、 充填した樹脂充填材 1 0 を加熱硬化させた (図 1 1 (d) 参照) 。
このようにして、 スルーホール 9等に充填された樹脂充填材 1 0の表層部およ び下層導体回路 4上面の粗化層 4 aを除去して基板両面を平滑化し、 樹脂充填材
1 0と下層導体回路 4の側面とが粗化面 4 aを介して強固に密着し、 またスルー ホール 9の内壁面と樹脂充填材 1 0とが粗化面 9 aを介して強固に密着した配線 基板を得た。
(5) 次に、 上記工程を経た基板の両面に、 厚さ 5 0 μ mの熱硬化型シクロォ レフイン系樹脂シートを温度 5 0〜 1 5 0°Cまで昇温しながら圧力 0. 5 MP a で真空圧着ラミネ一トし、 シクロォレフイン系樹脂からなる層間樹脂絶縁層 2を 設けた (図 1 2 (a) 参照) 。 真空圧着時の真空度は、 l OmmHgであった。
(6) 次に、 波長 2 4 8 nmのエキシマレーザにて、 熱硬化型シクロォレフィ ン系樹脂からなる層間樹脂絶縁層 2に直径 8 0 // mのパイァホール用開口 6を設 けた (図 1 2 (b) 参照) 。 この後、 酸素プラズマを用いてデスミア処理を行つ た。
(7) 次に、 日本真空技術株式会社製の S V— 4 5 4 0を用い、 N iをターグ ットにしたスパッタリングを、 ガス圧 0. 6 P a、 温度 80°C、 電力 2 0 0W、 時間 5分間の条件で行い、 N i金属層 1 2 aを層間樹脂絶縁層 2の表面に形成し た (図 1 2 (c) 参照) 。 このとき、 形成された N i金属層 1 2 aの厚さは 0. 1 μ mであつた。
(8) 次に、 以下の組成の無電解銅めつき水溶液中に基板を浸漬して、 N i金 属層 1 2 aの表面全体に厚さ 0. 6〜: 2 μ mの無電解銅めつき膜 1 2 bを形 成した (図 1 2 (d) 参照) 。
〔無電解銅めつき水溶液〕
EDTA 0. 0 8 m o 1 / 1
硫酸銅 0. 0 3 m o 1 / 1
HCHO 0. 0 5 m o 1 Z 1
N a OH 0. 0 5 m o 1 / 1
αΝ a' —ビビリジル 8 0 m g / 1
P EG 0. 1 0 g/ 1
(ポリエチレンダリコール)
〔無電解めつき条件〕
6 5 °Cの液温度で 2 0分
(9) 上記処理を終えた基板の両面に 市販の感光性ドライフィルムを無電解 銅めつき膜 1 2に熱圧着することにより張り付け、 フォトマスクフィルムを載置 して、 1 0 0m Jノ c m2 で露光した後、 0. 8 %炭酸ナトリウムで現像処理し、 厚さ 1 5 μπιのめつきレジスト 3のパターンを形成した (図 1 3 (a) 参照) 。
(10)次に、 以下の条件で電気めつきを施して、 厚さ 1 5 μ mの電気めつき膜 1 3を形成した (図 1 3 (b) 参照) 。 なお、 この電気めつき膜 1 3により、 後述 する工程で導体回路 5となる部分の厚付けおよびパイァホール 7となる部分のめ つき充填等が行われたことになる。 なお、 電気めつき水溶液中の添加剤は、 アト テックジャパン社製のカパラシド H Lである。
〔電気めつき水溶液〕
硫酸 2. 2 4 m o 1 / 1
硫酸銅 0. 2 6 m o 1 / 1
添加剤 1 9. 5 m 1 / 1 〔電気めつき条件〕
電流密度 1 AZdm2
時間 6 5 分
温度 2 2 ± 2 。C
(11)さらに、 めっきレジスト 3を 5 %KOHで剥離除去した後、 そのめつきレ ジスト 3下の無電解めつき膜を硫酸と過酸化水素との混合液でエッチング処理し て溶解除去し、 独立の上層導体回路 5 (パイァホール 7を含む) とした (図 1 3 (c) 参照) 。
(12)続いて、 上記(5) 〜(11)の工程を、 繰り返すことにより、 さらに上層の 導体回路を形成した。 (図 1 4 (a) 〜図 1 5 (a) 参照) 。
(13)次に、 上層導体回路が形成された多層配線基板の両面に厚さ 20 ;umの熱 硬化型ポリオレフイン系樹脂シート (住友 3M社製、 商品名 : 1 592) を温度 50°C〜 150°Cまで昇温しながら圧力 0. 5 MP aで真空圧着ラミネートし、 ポリオレフイン系樹脂からなるソルダーレジスト層 14を設けた。 真空圧着時の 真空度は、 l OmmH gであった。
(14)次に、 波長 248 nmのエキシマレーザにて、 熱硬化型ポリオレフイン系 樹脂からなるソルダーレジスト層 14に直径 200 μπιの開口を形成した。 この 後、 酸素プラズマを用いてデスミア処理を行い、 半田パッド部分が開口した、 そ の厚さが 20 mのソルダーレジスト層 (有機樹脂絶縁層) 14を形成した。
(15)次に、 ソルダーレジスト層 (有機樹脂絶縁層) 14を形成した基板を、 塩 化二ッケル ( 2. 3 X 1 O^mo 1 / 1 ) 、 次亜リン酸ナトリウム (2. 8 X 1 O-'mo 1 / 1 ) 、 タエン酸ナトリウム (1. 6 X 1 0— !mo l / l ) を含む p H=4. 5の無電解ニッケルめっき液に 20分間浸漬して、 開口部に厚さ 5 m のニッケルめっき層 1 5を形成した。 さらに、 その基板をシアン化金カリウム ( 7. 6 X 1 0— 3m o 1 Z 1 ) 、 塩化アンモニゥム ( 1. 9 X 1 0 111 o 1 1 ) 、 タエン酸ナトリウム (1. 2 X 1 0— imo l Z l ) 次亜リン酸ナトリウ ム (1. Z X l O-imo l Z l ) を含む無電解めつき液に 80。Cの条件で 7. 5 分間浸漬して、 ニッケルめっき層 1 5上に、 厚さ 0. 03 mの金めつき層 1 6 を形成した。 (16)この後、 ソルダーレジスト層 1 4の開口に半田ペース トを印刷して、 2 0 0 °Cでリフローすることにより半田バンプ (半田体) 1 7を形成し、 半田バンプ 1 7を有する多層プリント配線板を製造した (図 1 5 ( b ) 参照) 。
(17)上記方法により製造した多層プリント配線板の他の一部を用い、 I Cチッ プとの接合を行った。 即ち、 所定の取り付け装置を用い、 フラックス洗浄後、 タ ーゲットマークを基準として、 多層プリント配線板の半田バンプと I Cチップに 設けられたバンプとの位置合わせを行い、 半田をリフローさせることにより多層 プリント配線板の半田バンプと I Cチップのバンプとを接合させた。 そして、 フ ラックス洗浄を行い、 該 I Cチップと多層プリント配線扳との間にアンダーフィ ルを充填し、 これにより I Cチップが接続された多層プリント配線板、 即ち、 半 導体装置を得た。
(実施例 1 0 )
実施例 9の工程(13)において、 熱硬化型ポリオレフィン系樹脂シートに代えて、 厚さ 2 0 mの熱硬化型シクロォレフィン系樹脂シートを用い、 熱硬化型シク口 ォレフィン系樹脂からなるソルダーレジスト層を形成した以外は、 実施例 9と同 様にして多層プリント配線板を製造し、 この多層プリント配線板に I Cチップを 接続して半導体装置を得た。
(実施例 1 1 )
A . 実施例 1と同様にして、 上層および下層の粗化面形成用樹脂組成物、 なら びに、 樹脂充填材を調製した。
B . 多層プリ ント配線板の製造方法
(1) 厚さ 0 . 8 m mのガラスエポキシ樹脂または B T (ビスマレイミ ドトリ ァジン) 樹脂からなる基板 1の両面に 1 8 mの銅箔 8がラミネートされている 銅張積層板を出発材料とした (図 1 6 ( a ) 参照) 。 まず、 この銅張積層板をド リル削孔し、 無電解めつき処理を施し、 パターン状にエッチングすることにより、 基板 1の両面に下層導体回路 4とスルーホール 9を形成した。
(2) スルーホ一ル 9および下層導体回路 4を形成した基板を水洗いし、 乾燥 した後、 N a O H ( 1 0 g / 1 ) 、 N a C 1 02 ( 4 0 g / 1 ) 、 N a 3 P 04
( 6 g / 1 ) を含む水溶液を黒化浴 (酸化浴) とする黒化処理、 および、 N a O H ( 1 0 g/ 1 ) 、 N a BH4 (6 g/ 1 ) を含む水溶液を還元浴とする還元処 理を行い、 そのスルーホール 9を含む下層導体回路 4の全表面に粗化面 4 a、 9 aを形成した (図 1 6 (b) 参照) 。
(3) 上記した樹脂充填材を調製した後、 調製後 2 4時間以内に樹脂充填材 1 0を、 基板の両面に印刷機を用いて塗布することにより、 下層導体回路 4間また はスルーホール 9内に充填し、 加熱乾燥を行った。 即ち、 この工程により、 樹脂 充填材 1 0が下層導体回路 4の間あるいはスルーホール 9内に充填される (図 1 6 ( c ) 参照) 。
(4) 上記(3) の処理を終えた基板の片面を、 # 6 0 0のベルト研磨紙 (三共 理化学製) を用いたベルトサンダー研磨により、 内層銅パターン 4の表面ゃスル
—ホール 9のランド表面に樹脂充填材 1 0が残らないように研磨し、 次いで、 上 記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。 このような —連の研磨を基板の他方の面についても同様に行った。
次いで、 1 0 0でで 1時間、 1 20°Cで 3時間、 1 5 0°〇で1時間、 1 8 0°C で 7時間の加熱処理を行って樹脂充填材 1 0を硬化した。
このようにして、 スルーホール 9や導体回路非形成部に形成された樹脂充填材 1 0の表層部および下層導体回路 4の表面を平坦化し、 樹脂充填材 1 0と下層導 体回路 4の側面 4 aとが粗化面を介して強固に密着し、 またスルーホール 9の内 壁面 9 aと樹脂充填材 1 0とが粗化面を介して強固に密着した絶縁性基板を得た (図 1 6 (d) 参照) 。
(5) 上記基板を水洗、 酸性脱脂した後、 ソフトエッチングし、 次いで、 エツ チング液を基板の両面にスプレイで吹きつけて、 下層導体回路 4の表面とスルー ホール 9のランド表面と内壁とをエッチングすることにより、 下層導体回路 4の 全表面に粗化面 4 a、 9 aを形成した (図 1 7 (a) 参照) 。 エッチング液とし て、 イミダゾール銅 (Π) 錯体 1 0重量部、 グリコール酸 7重量部、 塩化カリ ゥム 5重量部からなるエッチング液 (メック社製、 メックエッチボンド) を使用 した。
(6) 基板の両面に、 下層用の粗化面形成用樹脂組成物 (粘度: 1. 5 P a · s ) を調製後 24時間以内にロールコータを用いて塗布し、 水平状態で 2 0分間 放置してから、 6 0°Cで 3 0分の乾燥を行った。 次いで、 上層用の粗化面形成用 樹脂組成物 (粘度: 7 P a · s ) を調製後 2 4時間以内にロールコータを用いて 塗布し、 同様に水平状態で 2 0分間放置してから、 6 0°Cで 3 0分の乾燥を行い、 厚さ 3 5 // mの粗化面形成用樹脂組成物の層 2 a、 2 bを形成した (図 1 7
( b ) 参照) 。
(7) 上記(6) で粗化面形成用樹脂組成物の層 2 a、 2 bを形成した基板 1の 両面に、 遮光ィンクによって直径 8 5 μ mの黒円が描画されたフォトマスクフィ ルムを密着させ、 超高圧水銀灯により 3 0 0 O m jZc m2 強度で露光した。 こ の後、 1 0 0でで1時間、 1 2 0°〇で1時間、 1 5 0°Cで 3時間の加熱処理を施 し、 フォトマスクフィルムに相当する寸法精度に優れた直径 8 5 のパイァホ ール用開口 6を有する厚さ 3 5 mの層間樹脂絶縁層 2を形成した (図 1 7
(c) 参照) 。 なお、 パイァホールとなる開口には、 スズめっき層を部分的に露 出させた。
(8) バイァホール用開口 6を形成した基板を、 クロム酸を含む溶液に 1 9分 間浸漬し、 層間樹脂絶縁層 2の表面に存在するエポキシ樹脂粒子を溶解除去する ことにより、 層間樹脂絶縁層 2の表面を粗面 (深さ 6 μ τη) とし、 その後、 中和 溶液 (シプレイ社製) に浸漬してから水洗いした (図 1 7 ( d ) 参照) 。
さらに、 粗面化処理した該基板の表面に、 パラジウム触媒 (アトテック製) を 付与することにより、 層間樹脂絶縁層 2の表面おょぴバイァホール用開口 6の内 壁面に触媒核を付着させた。
(9) 次に、 以下の組成の無電解銅めつき水溶液中に基板を浸漬して、 粗面全 体に厚さ 0. 6〜1. 2 /x mの無電解銅めつき膜 1 2を形成した (図 1 8 (a ) 参照) 。
〔無電解めつき水溶液〕
N i S 0, 0. 0 0 3 m o 1 / 1
酒石酸 0 2 0 0 m o 1 / 1
硫酸銅 0. 0 3 0 m o 1 / 1
HCHO 0. 0 5 0 m o 1 / 1
N a OH 0. 1 0 0 m o 1 / 1 a、 a' —ビビリジル 4 0 m g / 1
ポリエチレングリ コール (P E G) 0. 1 0 g/ 1
〔無電解めつき条件〕
3 5 °Cの液温で 4 0分
(10)市販の感光性ドライフィルムを無電解銅めつき膜 1 2に熱圧着することに より張り付け、 マスクを載置して、 l O O m j Zc m2 で露光した後、 0. 8 % 炭酸ナトリゥムで現像処理し、 厚さ 1 5 // mのめつきレジスト 3を設けた (図 1 8 (b ) 参照) 。
(11)ついで、 以下の条件で電解銅めつきを施し、 厚さ 1 5 μ mの電解銅めつき 膜 1 3を形成した (図 1 8 ( c ) 参照) 。
〔電解めつき水溶液〕
硫酸 2. 2 4 m o 1 Z 1
硫酸銅 0. 2 6 m o 1 Z 1
添加剤 1 9. 5 m 1 / 1
(ア トテックジャパン社製、 カパラシド H L)
〔電解めつき条件〕
電流密度 1 AZ d m2
時間 6 5 分
温度 2 2 ± 2 °C
(12)めっきレジスト 3を 5 %KOHで剥離除去した後、 そのめつきレジスト 3 下の無電解めつき膜 1 2を硫酸と過酸化水素の混合液でエッチング処理して溶解 除去し、 無電解銅めつき膜 1 2と電解銅めつき膜 1 3からなる導体回路 (バイァ ホール 7を含む) 5を形成した (図 1 8 ( d) 参照) 。
(13)続いて、 上記(5) 〜(12)の工程を、 繰り返すことにより、 さらに上層の 層間樹脂絶縁層と導体回路とを形成し、 多層配線板を得た。 (図 1 9 ( a ) 〜図
2 0 ( a ) 参照) 。
(14)次に、 上層導体回路が形成された多層配線板の両面に実施例 2と同様にし て、 熱硬化型シクロォレフィン系樹脂からなるソルダーレジスト層を形成し、 さ らに、 実施例 9の(14)〜(16)の工程と同様にして多層配線プリント基板を製造し、 これを用いて I Cチップが接続された多層プリント配線板 (半導体装置) を得た。 (比較例 5 )
(1) 実施例 1 1の(1) 〜(13)の工程と同様にして、 多層配線板を得た (図 2 1 (a) 参照) 。
(2) 次に、 メック社製、 メックエッチボンドを用いて、 導体回路 (バイァホ ール 7を含む) 5の表面をエッチングすることにより、 導体回路 (バイァホール 7を含む) 5の表面に粗化面を形成した (図 2 1 (b) 参照) 。
(3) 次に、 ジエチレングリ コールジメチルェ一テル (DMDG) に 6 0重 量%の濃度になるように溶解させた、 クレゾ一ルノボラック型エポキシ樹脂 (日 本化薬社製) のエポキシ基 50%をアクリル化した感光性付与のオリゴマー (分 子量: 4000) 46. 6 7重量部、 メチルェチルケトンに溶解させた 80重 量%のビスフエノール A型エポキシ樹脂 (油化シェル社製、 商品名 :ェピコート 1 00 1) 1 5重量部、 ィミダゾール硬化剤 (四国化成社製、 商品名 : 2 E 4M Z-CN) 1. 6重量部、 感光性モノマーである多官能アクリルモノマー (日本 化薬社製、 商品名 : R 604) 3重量部、 同じく多価アクリルモノマー (共栄社 製化学社製、 商品名 : DPE 6A) 1. 5重量部、 分散系消泡剤 (サンノプコ社 製、 商品名 : S— 65) 0. 7 1重量部を容器にとり、 攪拌、 混合して混合組成 物を調製し、 この混合組成物に対して光重合開始剤としてべンゾフエノン (関東 化学社製) 2. 0重量部、 光増感剤としてのミヒラーケトン (関東化学社製) 0. 2重量部を加えて、 粘度を 25 °Cで 2. 0 P a · sに調整したソルダーレジス ト 組成物 (有機樹脂絶縁材料) を得た。
なお、 粘度測定は、 B型粘度計 (東京計器社製、 DVL— B型) で 60 r pm の場合はローター No. 4、 6 r p mの場合はローター N o . 3によった。
(4) 次に、 多層配線基板の両面に、 上記ソルダーレジス ト組成物を 20 μ m の厚さで塗布し、 70°Cで 20分間、 70°Cで 30分間の条件で乾燥処理を行つ た後、 ソルダーレジス ト開口部のパターンが描画された厚さ 5mmのフォ トマス クをソルダーレジスト層に密着させて 1 000m j/cm2 の紫外線で露光し、 DMTG溶液で現像処理し、 200 μπιの直径の開口を形成した。
そして、 さらに、 80 で1時間、 100でで1時間、 1 20でで1時間、 1 50°Cで 3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化さ せ、 半田パッ ド部分が開口した、 その厚さが 20 mのソルダーレジスト層 (有 機樹脂絶縁層) 14を形成した。
(5) 次に、 ソルダーレジスト層 (有機樹脂絶縁層) 1 4を形成した基板を、 塩化二ッケル ( 2. 3 X 1 Ο_1πιο 1 / 1 ) Ν 次亜リン酸ナトリウム ( 2. 8 X
1 0— !mo 1ノ 1 ) 、 タエン酸ナトリウム (1. 6 X 1 0— im o l Z l ) を含む pH=4. 5の無電解ニッケルめっき液に 20分間浸漬して、 開口部に厚さ 5 μ mのニッケルめっき層 15を形成した。 さらに、 その基板をシアン化金カリウム ( 7. 6 X 1 0—3m o 1 / 1 ) 、 塩化アンモニゥム (1. 9 X 1 0一1 m o 1ノ 1 ) 、 タエン酸ナトリウム (1. 2 X 1 0一1 m o l Z l ) 、 次亜リン酸ナトリウ ム (1. y x i O^m o l / l ) を含む無電解めつき液に 80°Cの条件で 7. 5 分間浸漬して、 ニッケルめっき層 1 5上に、 厚さ 0. 0 3 //mの金めつき層 1 6 を形成した。
(6) この後、 ソルダーレジスト層 14の開口に半田ペーストを印刷して、 2 0 0°Cでリフローすることにより半田バンプ (半田体) 1 7を形成し、 半田パン プ 1 7を有する多層プリント配線板を製造した (図 2 1 (c ) 参照) 。
この後、 この多層プリント配線板を用いて半導体装置を得た。
実施例 9 1 1および比較例 5で得られた多層プリント配線板について、 誘電 率および誘電正接を測定し、 さらに、 製造した半導体装置を用いて信号遅延およ び信号エラーが発生するか否かを評価した。 結果を下記の表 1に示した。
Figure imgf000072_0001
上記表 1の結果より明らかなように、 実施例 9 1 1の多層プリント配線板で は、 多層プリント配線板全体の誘電率および誘電正接が低く、 この多層プリント 配線板を用いて製造した半導体装置では、 信号遅延も信号エラーも発生しなかつ たのに対し、 比較例 5の多層プリント配線板を用いた半導体装置では、 信号遅延 および信号エラーが発生した。
(実施例 1 2 )
A . 樹脂充填材の調製
実施例 1と同様にして、 樹脂充填材を調整した。
B . 多層プリント配線板の製造
(1) 厚さ 0 . 8 m mのガラスエポキシ樹脂または B T (ビスマレイミ ドトリ ァジン) 樹脂からなる基板 1の両面に 1 8 / mの銅箔 8がラミネ一トされている 銅張積層板を出発材料とした (図 2 2 ( a ) 参照) 。 まず、 この銅張積層板をド リル削孔し、 続いてめっきレジス トを形成した後、 この基板に無電解銅めつき処 理を施してスルーホール 9を形成し、 さらに、 銅箔を常法に従いパターン状にェ ツチングすることにより、 基板の両面に内層銅パターン (下層導体回路) 4を形 成した。
(2) 下層導体回路 4を形成した基板を水洗いし、 乾燥した後、 エッチング液 を基板の両面にスプレイで吹きつけて、 下層導体回路 4の表面とスルーホール 9 のランド表面と内壁とをエッチングすることにより、 下層導体回路 4の全表面に 粗化面 4 a、 9 aを形成した (図 2 2 ( b ) 参照) 。 エッチング液として、 イミ ダゾール銅 (II) 錯体 1 0重量部、 グリコール酸 7重量部、 塩化カリウム 5重量 部およびィォン交換水 7 8重量部を混合したものを使用した。
(3) 上記した樹脂充填材を調製した後、 調製後 2 4時間以内に樹脂充填材 1 0を、 基板の両面に印刷機を用いて塗布することにより、 下層導体回路 4間また はスルーホール 9内に充填し、 加熱乾燥を行った。 即ち、 この工程により、 樹脂 充填材 1 0が下層導体回路 4の間あるいはスルーホール 9内に充填される (図 2 2 ( c ) 参照) 。
(4) 上記(3) の処理を終えた基板の片面を、 ベルト研磨紙 (三共理化学社 製) を用いたベルトサンダー研磨により、 下層導体回路 4の表面やスルーホール 9のランド表面に樹脂充填材 1 0が残らないように研磨し、 ついで、 上記ベルト サンダー研磨による傷を取り除くためのバフ研磨を行った。 このような一連の研 磨を基板の他方の面についても同様に行った。 そして、 充填した樹脂充填材 1 0 を加熱硬化させた (図 22 (d) 参照) 。
このようにして、 スルーホール 9等に充填された樹脂充填材 1 0の表層部およ び下層導体回路 4上面の粗化層 4 aを除去して基板両面を平滑化し、 樹脂充填材 1 0と下層導体回路 4の側面とが粗化面 4 aを介して強固に密着し、 またスルー ホール 9の内壁面と樹脂充填材 1 0とが粗化面 9 aを介して強固に密着した配線 基板を得た。
(5) 上記基板を水洗、 酸性脱脂した後、 ソフ トエッチングし、 次いで、 エツ チング液を基板の両面にスプレイで吹きつけて、 下層導体回路 4の表面とスルー ホール 9のランド表面と内壁とをエッチングすることにより、 下層導体回路 4の 全表面に粗化面 4 a、 9 aを形成した (図 23 (a) 参照) 。 エッチング液とし て、 イミダゾール銅 (II) 錯体 10重量部、 グリコール酸 7重量部、 塩化力リゥ ム 5重量部からなるエッチング液 (メック社製、 メックエッチボンド) を使用し た。
(6) 次に、 上記工程を経た基板の両面に、 厚さ 5 の 上記化学式 (3) において R】 が一 CH2 —であり、 R2 がー CH2 -0-CH2 —である熱硬化 型ポリフエ二レンエーテル樹脂シートを温度 50〜 1 50°Cまで昇温しながら圧 力 0. 5 MP aで真空圧着ラミネートし、 ポリフエ二レンエーテル樹脂からなる 層間樹脂絶縁層 2を設けた (図 23 (b) 参照) 。 真空圧着時の真空度は、 1 0 mmH gであつ 7こ 0
(7) 次に、 波長 248 nmのエキシマレーザにて、 熱硬化型ポリフエ二レン エーテル樹脂からなる層間樹脂絶縁層 2に直径 80 μπιのバイァホール用開口 6 を設けた (図 23 (c) 参照) 。 この後、 酸素プラズマを用いてデスミア処理を 行った。
(8) 次に、 日本真空技術株式会社製の S V— 4 540を用い、 N iをターゲ ットにしたスパッタリングを、 ガス圧 0. 6 P a、 温度 80°C、 電力 200W、 時間 5分間の条件で行い、 薄膜層 (N i金属層) 1 2を層間樹脂絶縁層 2の表面 に形成した (図 23 (d) 参照) 。 このとき、 形成された N i金属層の厚さは 0. 1 μΐηであった。
(9) 上記処理を終えた基板の両面に、 市販の感光性ドライフィルムを薄膜層 (N i金属層) 1 2に熱圧着することにより張り付け、 フォ トマスクフィルムを 載置して、 1 0 Om jZc m2 で露光した後、 0. 8 %炭酸ナトリウムで現像処 理し、 厚さ 1 5 μ mのめつきレジスト 3のパターンを形成した (図 24 (a ) 参 照) 。
(10)次に、 以下の条件で電気めつきを施して、 厚さ 1 5 / mの電気めつき膜 1 3を形成した (図 24 (b) 参照) 。 なお、 この電気めつき膜 1 3により、 後述 する工程で導体回路 5となる部分の厚付けおよびバイァホール 7となる部分のめ つき充填等が行われたことになる。 なお、 電気めつき水溶液中の添加剤は、 アト テックジャパン社製のカパラシド HLである。
〔電気めつき水溶液〕
硫酸 2. 24 m o 1 / 1
硫酸銅 0. 26 m o 1 / 1
添加剤 1 9. 5 m 1 / 1
〔電気めつき条件〕
電流密度 1 A/dm2
時間 6 5 分
温度 22 ± 2 °C
(11)さらに、 めっきレジス ト 3を 5 ο/0ΚΟΗで剥離除去した後、 そのめつきレ ジスト 3下の無電解めつき膜を硫酸と過酸化水素との混合液でエッチング処理し て溶解除去し、 独立の上層導体回路 5 (パイァホール 7を含む) とした (図 24 (c) 参照) 。 '
(12)続いて、 上記(5) 〜(11)の工程を、 繰り返すことにより、 さらに上層の 導体回路を形成した。 (図 2 5 (a) 〜図 2 6 (b) 参照) 。
(13)次に、 上層導体回路が形成された多層配線基板の両面に厚さ 20 μ mの上 記化学式 (3) において R1 がー CH2 — CH2 —であり、 R2 がー CH2 —〇
-CH2 一である熱硬化型ポリフエ二レンエーテル樹脂シートを温度 50°C〜 1 50°Cまで昇温しながら圧力 0. 5 MP aで真空圧着ラミネートし、 ポリフエ二 レンェ一テル樹脂からなるソルダーレジスト層 14を設けた。 真空圧着時の真空 度は、 l OmmH gであった。 (14)次に、 波長 248 nmのエキシマレーザにて、 熱硬化型ポリフエ二レン エーテル樹脂からなるソルダーレジスト層 14に直径 200 //mの開口を形成し た。 この後、 酸素プラズマを用いてデスミア処理を行い、 半田パッド部分が開口 した、 その厚さが 20 zmのソルダーレジスト層 (有機樹脂絶縁層) 1 4を形成 した。
(15)次に、 ソルダーレジスト層 (有機樹脂絶縁層) 14を形成した基板を、 塩 ィ匕ニッケル (2. 3 X 1 0-]m o 1 / 1 ) 次亜リン酸ナトリウム (2. 8 X 1 Cr】ni o 1 Z 1 ) 、 クェン酸ナトリ ウム (1. δ Χ Ι Ο-'πι ο ΐ Ζ ΐ ) を含む ρ Η-4. 5の無電解ニッケルめっき液に 20分間浸漬して、 開口部に厚さ 5 /zm のニッケルめっき層 1 5を形成した。 さらに、 その基板をシアン化金カリウム ( 7. 6 X 1 0— 3m o 1 1 ) 、 塩化アンモニゥム ( 1. 9 X 1 0— 'ιηο ΐ / 1 ) 、 タエン酸ナトリウム (1. Z X l O—ini o l Z l ) 次亜リン酸ナトリウ ム (1. 7 X 1 0— 1 1 ) を含む無電解めつき液に 80°Cの条件で 7. 5 分間浸漬して、 ニッケルめっき層 1 5上に、 厚さ 0. 03 μ mの金めつき層 1 6 を形成した。
(16)この後、 ソルダーレジスト層 14の開口に半田ペース トを印刷して、 20 0°Cでリフローすることにより半田バンプ (半田体) 1 7を形成し、 半田バンプ 1 7を有する多層プリント配線板を製造した (図 26 (c) 参照) 。
(17)上記方法により製造した多層プリント配線板の他の一部を用い、 I Cチッ プとの接合を行った。 即ち、 所定の取り付け装置を用い、 フラックス洗浄後、 タ
—ゲットマークを基準として、 多層プリント配線板の半田バンプと I Cチップに 設けられたバンプとの位置合わせを行い、 半田をリフローさせることにより多層 プリント配線板の半田バンプと I Cチップのバンプとを接合させた。 そして、 フ ラックス洗浄を行い、 該 I Cチップと多層プリント配線板との間にアンダーフィ ルを充填し、 これにより I Cチップが接続された多層プリント配線板 (半導体装 置) を得た。
(実施例 1 3)
実施例 1 2の工程(6) において、 熱硬化型ポリフユ二レンエーテル樹脂に代 えて、 厚さ 20 // mの熱硬化型シクロォレフィン系樹脂シートを用い、 熱硬化型 シクロォレフイン系樹脂からなる層間樹脂絶縁層を形成した以外は、 実施例 1 2 と同様にして多層プリント配線板を製造し、 これを用いて I Cチップが接続され た多層プリント配線板 (半導体装置) を得た。
(比較例 6 )
A. 上層の粗化面形成用樹脂組成物の調製
(i) クレゾ一ルノボラック型エポキシ樹脂 (日本化薬社製、 分子量: 2 50 0) の 25%ァクリル化物を 80重量%の濃度でジエチレングリコールジメチル エーテル (DMDG) に溶解させた樹脂液 35重量部、 感光性モノマー (東亜合 成社製、 ァロニックス M3 1 5) 3. 1 5重量部、 消泡剤 (サンノプコ社製 S -65) 0. 5重量部および N—メチルピロリ ドン (NMP) 3. 6重量部を容 器にとり、 攪拌混合することにより混合組成物を調製した。
(ii)ポリエーテルスルフォン (PES) 1 2重量部、 エポキシ樹脂粒子 (三洋 化成社製、 ポリマーポール) の平均粒径 1. 0 ιηのもの 7. 2重量部および平 均粒径 0. 5 μπιのもの 3. 09重量部を別の容器にとり、 攪拌混合した後、 さ らに ΝΜΡ 30重量部を添加し、 ビーズミルで攪拌混合し、 別の混合組成物を調 製した。
(iii) イミダゾール硬化剤 (四国化成社製、 2 E 4MZ— CN) 2重量部、 光重合開始剤 (チパ 'スぺシャリティ 'ケミカルズ社製、 ィルガキュア一 I— 907) 2重量部、 光増感剤 (日本化薬社製、 DETX— S) 0. 2重量部およ び NMP 1. 5重量部をさらに別の容器にとり、 攪拌混合することにより混合組 成物を調製した。
そして、 (i) 、 (ii)および(iii) で調製した混合組成物を混合することによ り粗化面形成用樹脂組成物を得た。
B. 下層の粗化面形成用樹脂組成物の調製
(i) クレゾ一ルノボラック型エポキシ樹脂 (日本化薬社製、 分子量: 250 0) の 25%ァクリル化物を 80重量%の濃度でジエチレングリコールジメチル エーテル (DMDG) に溶解させた樹脂液 35重量部、 感光性モノマー (東亜合 成社製、 ァロニックス M3 1 5) 4重量部、 消泡剤 (サンノプコ社製 S— 6 5) 0. 5重量部および N—メチルピロリ ドン (NMP) 3. 6重量部を容器に とり、 攪拌混合することにより混合組成物を調製した。
(ii)ポリエーテルスルフォン (PES) 12重量部、 および、 エポキシ樹脂粒 子 (三洋化成社製、 ポリマーポール) の平均粒径 0. 5 μπιのもの 14. 49重 量部を別の容器にとり、 攪拌混合した後、 さらに ΝΜΡ 30重量部を添加し、 ビ ーズミルで攪拌混合し、 別の混合組成物を調製した。
(iii) イミダゾ一ル硬化剤 (四国化成社製、 2 E4MZ— CN) 2重量部、 光重合開始剤 (チバ 'スぺシャリティ ·ケミカルズ社製、 ィルガキュア一 I— 907) 2重量部、 光増感剤 (日本化薬社製、 DETX— S) 0. 2重量部およ び NMP 1. 5重量部をさらに別の容器にとり、 攪拌混合することにより混合組 成物を調製した。
そして、 (i) 、 (ii)および(iii) で調製した混合組成物を混合することによ り粗化面形成用樹脂組成物を得た。
C. 樹脂充填材の調製
実施例 1と同様にして、 樹脂充填材を調製した。
D. 多層プリ ント配線板の製造
(1) 厚さ 0. 8 mmのガラスエポキシ樹脂または BT (ビスマレイミ ドトリ ァジン) 樹脂からなる基板 1の両面に 1 8 μ mの銅箔 8がラミネ一トされている 銅張積層板を出発材料とした (図 27 (a) 参照) 。 まず、 この銅張積層板をド リル削孔し、 無電解めつき処理を施し、 パターン状にエッチングすることにより、 基板 1の両面に下層導体回路 4とスルーホール 9を形成した。
(2) スルーホール 9および下層導体回路 4を形成した基板を水洗いし、 乾燥 した後、 Na OH (l O gZ l.) 、 N a C 102 (40 g/ 1 ) 、 N a 3 P 04
(6 g/ 1 ) を含む水溶液を黒化浴 (酸化浴) とする黒化処理、 および、 Na O H (10 g/ 1 ) 、 N a BH4 (6 g/ 1 ) を含む水溶液を還元浴とする還元処 理を行い、 そのスル一ホール 9を含む下層導体回路 4の全表面に粗化面 4 a、 9 aを形成した (図 27 (b) 参照) 。
(3) 上記 Cに記載した樹脂充填材を調製した後、 この樹脂充填材 10を基板 の片面にロールコータを用いて塗布することにより、 下層導体回路 4間またはス ルーホール 9内に充填し、 加熱乾燥させた後、 他方の面についても同様に樹脂充 填材 1 0を導体回路 4間あるいはスルーホール 9内に充填し、 加熱乾燥させた (図 2 7 ( c ) 参照) 。
(4) 上記(3) の処理を終えた基板の片面を、 # 6 0 0のベルト研磨紙 (三共 理化学製) を用いたベルトサンダー研磨により、 内層銅パターン 4の表面ゃスル 一ホ一ル 9のランド表面に樹脂充填材 1 0が残らないように研磨し、 次いで、 上 記ベルトサンダー研磨による傷を取り除くためのパフ研磨を行った。 このような 一連の研磨を基板の他方の面についても同様に行った。
次いで、 1 00°〇で1時間、 1 20 で 3時間、 1 5 0<0で1時間、 1 8 0°C で 7時間の加熱処理を行って樹脂充填材 1 0を硬化した。
このようにして、 スルーホール 9や導体回路非形成部に形成された樹脂充填材 1 0の表層部および下層導体回路 4の表面を平坦化し、 樹脂充填材 1 0と下層導 体回路 4の側面 4 aとが粗化面を介して強固に密着し、 またスルーホール 9の内 壁面 9 aと樹脂充填材 1 0とが粗化面を介して強固に密着した絶縁性基板を得た (図 2 7 (d) 参照) 。
(5) 上記基板を水洗、 酸性脱脂した後、 ソフ トエッチングし、 次いで、 エツ チング液を基板の両面にスプレイで吹きつけて、 下層導体回路 4の表面とスルー ホール 9のランド表面と内壁とをエッチングすることにより、 下層導体回路 4の 全表面に粗化面 4 a、 9 aを形成した (図 2 8 (a) 参照) 。 エッチング液とし て、 イミダゾール銅 (II) 錯体 1 0重量部、 グリコール酸 7重量部、 塩化カリ ゥム 5重量部からなるエッチング液 (メック社製、 メックエッチボンド) を使用 した。
(6) 基板の両面に、 下層用の粗化面形成用樹脂組成物 (粘度: 1. 5 P a · s ) を調製後 24時間以内にロールコータを用いて塗布し、 水平状態で 2 0分間 放置してから、 6 0°Cで 3 0分の乾燥を行った。 次いで、 上層用の粗化面形成用 樹脂組成物 (粘度: 7 P a · s) を調製後 24時間以内にロールコータを用いて 塗布し、 同様に水平状態で 2 0分間放置してから、 6 0°Cで 3 0分の乾燥を行い、 厚さ 3 5 mの粗化面形成用樹脂組成物の層 2 a、 2 bを形成した (図 2 8 (b) 参照) 。
(7) 上記(6) で粗化面形成用樹脂組成物の層 2 a、 2 bを形成した基板 1の 両面に、 遮光ィンクによって直径 8 5 μ mの黒円が描画されたフォトマスクフィ ルムを密着させ、 超高圧水銀灯により 3 0 0 O m j Z c m2 強度で露光した。 こ の後、 1 0 0 で 1時間、 1 2 0でで 1時間、 1 5 0でで 3時間の加熱処理を施 し、 フォ トマスクフィルムに相当する寸法精度に優れた直径 8 5 μ πιのバイァホ ール用開口 6を有する厚さ 3 5 /i mの層間樹脂絶縁層 2を形成した (図 2 8 (c ) 参照) 。 なお、 バイァホールとなる開口には、 スズめっき層を部分的に露 出させた。
(8) バイァホール用開口 6を形成した基板を、 クロム酸を含む溶液に 1 9分 間浸漬し、 層間樹脂絶縁層 2の表面に存在するェポキシ樹脂粒子を溶解除去する ことにより、 層間樹脂絶縁層 2の表面を粗面 (深さ 6 / m) とし、 その後、 中和 溶液 (シプレイ社製) に浸漬してから水洗いした (図 2 8 ( d ) 参照) 。
さらに、 粗面化処理した該基板の表面に、 パラジウム触媒 (アトテック製) を 付与することにより、 層間樹脂絶縁層 2の表面およびバイァホール用開口 6の内 壁面に触媒核を付着させた。
(9) 次に、 以下の組成の無電解銅めつき水溶液中に基板を浸漬して、 粗面全 体に厚さ 0. 6〜1. 2 / mの薄膜層 (無電解銅めつき膜) 1 2を形成した (図 2 9 ( a ) 参照) 。
〔無電解めつき水溶液〕
N i S 04 0. 0 0 3 m o 1 / 1
酒石酸 0. 2 0 0 m o 1 / 1
硫酸銅 0. 0 3 0 m o 1 / 1
HCHO 0. 0 5 0 m o 1 / 1
N a OH 0. 1 0 0 ra o 1 / 1
a' —ビビリジル 4 0 m g / 1
ポリエチレングリコール (P E G) 0. 1 0 g 1
〔無電解めつき条件〕
3 5 °Cの液温で 4 0分
(10)市販の感光性ドライフィルムを薄膜層 (無電解銅めつき膜) 1 2に熱圧着 することにより張り付け、 マスクを載置して、 1 0 0 m j Z c m2 で露光した後、 0. 8%炭酸ナトリ ウムで現像処理し、 厚さ 1 5 μ mのめつき.レジス ト 3を設け た (図 2 9 (b) 参照) 。
(11)ついで、 以下の条件で電解銅めつきを施し、 厚さ 1 5 /imの電解銅めつき 膜 1 3を形成した (図 29 (c) 参照) 。
〔電解めつき水溶液〕
硫酸 2. 24 m o 1ノ 1
硫酸銅 0. 26 m o 1 / 1
添加剤 1 9. 5 m 1 / 1
(アトテックジャパン社製、 カバラシド HL)
〔電解めつき条件〕
電流密度 A/ d m 2 時間 6 5 分
温度 2 2 ± 2 °C
(12)めっきレジスト 3を 5 %KOHで剥離除去した後、 そのめつきレジスト 3 下の無電解めつき膜を硫酸と過酸化水素の混合液でエッチング処理して溶解除去 し、 薄膜層 (無電解銅めつき膜) 1 2と電解銅めつき膜 1 3からなる厚さ 1 8 mの導体回路 (バイァホール 7を含む) 5を形成した (図 2 9 (d) 参照) 。
(13)続いて、 上記(5) 〜(12〉の工程を、 繰り返すことにより、 さらに上層の 層間樹脂絶縁層と導体回路とを形成し、 多層配線板を得た。 (図 30 (a) 〜図 3 1 (a) 参照) 。
(14)次に、 上記した工程(5) で用いたエッチング液と同様のエッチング液を 用いて、 導体回路 (バイァホール 7を含む) 5の表面をエッチングすることによ り、 導体回路 (バイァホール 7を含む) 5の表面に粗化面を形成した (図 3 1
(b) 参照) 。
(15)次に、 ジエチレングリコールジメチルエーテル (DMDG) に 60重量0 /0 の濃度になるように溶解させた、 クレゾ一ルノボラック型エポキシ樹脂 (日本化 薬社製) のエポキシ基 50%をアク リル化した感光性付与のオリゴマー (分子 量: 4000) 46. 6 7重量部、 メチルェチルケトンに溶解させた 80重量% のビスフエノール A型エポキシ樹脂 (油化シェル社製、 商品名 :ェピコート 1 0 0 1) 1 5重量部、 イミダゾール硬化剤 (四国化成社製、 商品名 : 2 E4MZ— CN) 1. 6重量部、 感光性モノマーである多官能アク リルモノマー (日本化薬 社製、 商品名 : R 604) 3重量部、 同じく多価アク リルモノマー (共栄社製化 学社製、 商品名 : DPE 6A) 1. 5重量部、 分散系消泡剤 (サンノプコ社製、 商品名 : S— 65) 0. 7 1重量部を容器にとり、 攪拌、 混合して混合組成物を 調製し、 この混合組成物に対して光重合開始剤としてべンゾフエノン (関東化学 社製) 2. 0重量部、 光増感剤としてのミヒラーケトン (関東化学社製) 0. 2 重量部を加えて、 粘度を 25 °Cで 2. 0 P a · sに調整したソルダ一レジス ト組 成物 (有機樹脂絶縁材料) を得た。
なお、 粘度測定は、 B型粘度計 (東京計器社製、 DVL— B型) で 60 r pm の場合はローター No. 4、 6 r p mの場合はローター N o . 3によった。
(16)次に、 多層配線基板の两面に、 上記ソルダーレジスト組成物を 20 /imの 厚さで塗布し、 70°Cで 20分間、 70°Cで 30分間の条件で乾燥処理を行った 後、 ソルダーレジス ト開口部のパターンが描画された厚さ 5 mmのフォ トマスク をソルダーレジス ト層に密着させて 1000m JZC m2 の紫外線で露光し、 D MTG溶液で現像処理し、 200 /xmの直径の開口を形成した。
そして、 さらに、 80でで 1時間、 100°。で1時間、 1 20°(:で1時間、 1 50 で 3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化さ せ、 半田パッド部分が開口した、 その厚さが 20 μπιのソルダーレジスト層 (有 機樹脂絶縁層) 14を形成した。
(17)次に、 ソルダ一レジスト層 (有機樹脂絶縁層) 14を形成した基板を、 塩 ィ匕ニッケル ( 2. 3 X 1 0_1m ο 1 / 1 ) 、 次亜リン酸ナトリウム (2. 8 X 1 0_1m o 1 / 1 ) 、 クェン酸ナトリウム (1. 6 X l (T〗mo l Z l ) を含む p H=4. 5の無電解ニッケルめっき液に 20分間浸漬して、 開口部に厚さ 5 /xm のニッケルめっき層 1 5を形成した。 さらに、 その基板をシアン化金カリウム ( 7. 6 X 1 0"3m o 1 / 1 ) 、 塩化アンモニゥム ( 1. 9 X 1 0—】m o l / 1 ) 、 クェン酸ナトリウム ( 1. 2 X 1 0-]mo 1 1 ) 、 次亜リン酸ナトリウ ム (1. T X l O^mo l Z l ) を含む無電解めつき液に 80°Cの条件で 7. 5 分間浸漬して、 ニッケルめっき層 1 5上に、 厚さ 0. 03 mの金めつき層 1 6 を形成した。
(18)この後、 ソルダーレジスト層 14の開口に半田ペーストを印刷して、 .20 0°Cでリフローすることにより半田バンプ (半田体) 1 7を形成し、 半田バンプ 1 7を有する多層プリント配線板を製造した (図 3 1 (c) 参照) 。
この後、 この多層プリント配線板を用いて I Cチップが接続された多層プリン ト配線板 (半導体装置) を得た。
実施例 1 2〜1 3および比較例 6で得られた多層プリント配線板について、 誘 電率および誘電正接を測定し、 さらに、 製造した半導体装置を用いて信号遅延お よび信号エラーが発生するか否かを評価した。 結果を下記の表 2に示した。 表 2
Figure imgf000083_0001
上記表 2の結果より明らかなように、 実施例 1 2〜1 3の多層プリント配線板 では、 多層プリント配線板全体の誘電率および誘電正接が低く、 この多層プリン ト配線板を用いて製造した半導体装置では、 信号遅延も信号エラーも発生しなか つたのに対し、 比較例 6の多層プリント配線板を用いた半導体装置では、 信号遅 延および信号エラーが発生した。
(実施例 1 4)
A. 上層の粗化面形成用樹脂組成物の調製
(1) クレゾ一ルノボラック型エポキシ樹脂 (日本化薬社製、 分子量: 250 0) の 25%アクリル化物を 80重量%の濃度でジエチレングリコールジメチル エーテル (DMDG.) に溶解させた樹脂液 400重量部、 感光性モノマー (東亜 合成社製、 ァロニックス M325) 60重量部、 消泡剤 (サンノプコ社製 S— 65) 5重量部および N—メチルピロリ ドン (NMP) 35重量部を容器にとり、 攪拌混合することにより混合組成物を調製した。
(2) ポリエーテルスルフォン (PE S) 80重量部、 エポキシ樹脂粒子 (三 洋化成社製、 ポリマーポール) の平均粒径 1. 0 μ mのもの 72重量部および平 均粒径 0. 5 /imのもの 3 1重量部を別の容器にとり、 攪拌混合した後、 さらに NMP 25 7重量部を添加し、 ビーズミルで攪拌混合し、 別の混合組成物を調製 した。
(3) イミダゾール硬化剤 (四国化成社製、 2 E 4MZ— CN) 20重量部、 光重合開始剤 (ベンゾフエノン) 20重量部、 光增感剤 (チバ ·スペシャルテ ィ ·ケミカルズ社製、 EAB) 4重量部および NMP 1 6重量部をさらに別の容 器にとり、 攪拌混合することにより混合組成物を調製した。
そして、 (1) 、 (2) および(3) で調製した混合組成物を混合することにより 粗化面形成用樹脂組成物を得た。
B. 下層の粗化面形成用樹脂組成物の調製
(1) クレゾールノボラック型エポキシ樹脂 (日本化薬社製、 分子量: 2 5 0 0) の 25%ァクリル化物を 80重量%の濃度でジエチレンダリコールジメチル エーテル (DMDG) に溶解させた樹脂液 400重量部、 感光性モノマー (東亜 合成社製、 ァロニックス M 325) 60重量部、 消泡剤 (サンノプコ社製 S— 65) 5重量部および N—メチルピロリ ドン (NMP) 35重量部を容器にとり、 攪拌混合することにより混合組成物を調製した。
(2) ポリエーテルスルフォン (PE S) 80量部、 および、 エポキシ樹脂粒 子 (三洋化成社製、 ポリマーポール) の平均粒径 0. 5 111のもの145重量部 を別の容器にとり、 携拌混合した後、 さらに NMP 285重量部を添加し、 ビー ズミルで攪拌混合し、 別の混合組成物を調製した。
(3) イミダゾ一ル硬化剤 (四国化成社製、 2 E 4MZ— CN) 20重量部、 光重合開始剤 (ベンゾフエノン) 20重量部、 光増感剤 (チバ ·スペシャルテ ィ ·ケミカルズ社製、 EAB) 4重量部および NMP 1 6重量部をさらに別の容 器にとり、 攪拌混合することにより混合組成物を調製した。
そして、 (1) 、 (2) および(3) で調製した混合組成物を混合することにより 粗化面形成用樹脂組成物を得た。
C. 樹脂充填材の調製
(1) ビスフエノール F型エポキシモノマー (油化シェル社製、 分子量: 3 1 0、 YL 983U) 1 00重量部、 表面にシランカップリング剤がコ一ティング された平均粒径が 1. 6 / mで、 最大粒子の直径が 1 5 μ m以下の S i O2 球状 粒子 (アドテック社製、 CR S 1 1 0 1—CE) 1 70重量部およびレベリン グ剤 (サンノプコ社製 ペレノール S 4) 1. 5重量部を容器にとり、 攪拌混合 することにより、 その粘度が 23 ± 1。Cで 45〜49 P a · sの樹脂充填材を調 製した。
なお、 硬化剤として、 イミダゾール硬化剤 (四国化成社製、 2 E 4 MZ— C N) 6. 5重量部を用いた。
D. 多層プリント配線板の製造方法
(1) 厚さ 0. 8 mmのガラスエポキシ樹脂または B T (ビスマレイミ ドトリ ァジン) 樹脂からなる基板 1の両面に 1 8 μπιの銅箔 8がラミネートされている 銅張積層板を出発材料とした (図 6 (a) 参照) 。 まず、 この銅張積層板をドリ ル削孔し、 無電解めつき処理を施し、 パターン状にエッチングすることにより、 基板 1の両面に下層導体回路 4とスルーホール 9を形成した。
(2) スルーホール 9および下層導体回路 4を形成した基板を水洗いし、 乾燥 した後、 N a OH ( 1 0 g/ 1 ) 、 N a C 1 02 (40 gZ l ) 、 N a 3 P 04 (16 g/ 1 ) を含む水溶液を黒化浴 (酸化浴) とする黒化処理、 および、 Na OH ( 1 9 g/ 1 ) 、 N a BH4 (5 g/ 1 ) を含む水溶液を還元浴とする還元 処理を行い、 そのスルーホール 9を含む下層導体回路 4の全表面に粗化面 4 a、 9 aを形成した (図 6 (b) 参照) 。
(3) 上記 Dに記載した樹脂充填材を調製した後、 下記の方法により調製後 2 4時間以内に、 スルーホール 9内、 および、 基板 1の片面の導体回路非形成部と 導体回路 4の外縁都とに樹脂充埴材 1 0の層を形成した。 理化学製) を用いたベルトサンダー研磨により、 内層銅パターン 4の表面ゃスル 一ホール 9のランド表面に樹脂充填材 1 0が残らないように研磨し、 次いで、 上 記ベルトサンダー研磨による傷を取り除くためのパフ研磨を行った。 このような 一連の研磨を基板の他方の面についても同様に行った。
次いで、 100。0で1時間、 1 20 で 3時間、 1 50でで1時間、 1 80 Ό で 7時間の加熱処理を行って樹脂充填材 1 0を硬化した。
このようにして、 スルーホール 9や導体回路非形成部に形成された樹脂充填材 10の表層部および下層導体回路 4の表面を平坦化し、 樹脂充填材 1 0と下層導 体回路 4の側面 4 aとが粗化面を介して強固に密着し、 またスルーホール 9の内 壁面 9 aと樹脂充填材 10とが粗化面を介して強固に密着した絶縁性基板を得た (図 6 (d) 参照) 。 この工程により、 樹脂充填材 1 0の表面と下層導体回路 4 の表面が同一平面となる。
(5) 上記基板を水洗、 酸性脱脂した後、 ソフトエッチングし、 次いで、 エツ チング液を基板の両面にスプレイで吹きつけて、 下層導体回路 4の表面とスルー ホール 9のランド表面と内壁とをエッチングすることにより、 下層導体回路 4の 全表面に粗化面 4 a、 9 aを形成した (図 7 (a) 参照) 。 エッチング液として、 ィミダゾール銅 (II) 錯体 1 0重量部、 グリコール酸 7重量部、 塩化力リウム 5 重量部からなるエッチング液 (メック社製、 メックエッチボンド) を使用した。
(6) 基板の両面に、 上記 Bの粗化面形成用樹脂組成物 (粘度: 1. 5 P a · s ) をロールコータで塗布し、 水平状態で 20分間放置してから、 60°Cで 30 分の乾燥を行い、 粗化面形成用樹脂層 2 aを形成した。
さらに、 この粗化面形成用樹脂層 2 aの上に上記 Aの粗化面形成用樹脂組成物 (粘度: 7 P a · s) をロールコータを用いて塗布し、 水平状態で 20分間放置 してから、 60°Cで 30分の乾燥を行い、 粗化面形成用樹脂層 2 bを形成し、 厚 さ 3 5 μιηの粗化面形成用樹脂層を形成した (図 7 (b) 参照) 。
(7) 上記(6) で粗化面形成用樹脂層を形成した基板 1の両面に、 直径 8 5 /i mの黒円が印刷されたフォトマスクフィルムを密着させ、 超高圧水銀灯により 5 00m J/cm2 強度で露光した後、 DMDG溶液でスプレー現像した。 この後、 さらに、 この基板を超高圧水銀灯により 300 OmjZcm2 強度で露光し、 1 0 0°Cで 1時間、 1 2 0°Cで 1時間、 1 5 0°Cで 3時間の加熱処理を施し、 フォ トマスクフィルムに相当する寸法精度に優れた直径 8 5 β mのバイァホール用開 口 6を有する厚さ 3 5 μπιの層間樹脂絶縁層 2を形成した (図 7 (c) 参照) 。
(8) バイァホール用開口 6を形成した基板を、 8 0 0 gZ 1 のクロム酸を含 む 7 0°Cの溶液に 1 9分間浸漬し、 層間樹脂絶縁層 2の表面に存在するエポキシ 樹脂粒子を溶解除去することにより、 層間樹脂絶縁層 2の表面を粗面 (深さ 3 μ m) とした (図 7 (d) 参照) 。
(9) 次に、 上記処理を終えた基板を、 中和溶液 (シプレイ社製) に浸漬して から水洗いした。
さらに、 粗面化処理した該基板の表面に、 パラジウム触媒 (アトテック製) を 付与することにより、 層間樹脂絶縁層 2の表面およびバイァホール用開口 6の内 壁面に触媒核を付着させた。
(10)次に、 以下の組成の無電解銅めつき水溶液中に基板を浸漬して、 粗面全体 に厚さ 0. 8 // mの無電解銅めつき層 1 2を形成した (図 8 (a ) 参照) 。
〔無電解めつき水溶液〕
N i S 04 0 0 0 3 m o 1 /
酒石酸 0 2 0 0 mo \ /
硫酸銅 0 0 3 0 mo \ /
HCHO 0 0 5 0 m o 1 /
N a OH 0 1 0 0 m o 1 /
a、 ' 一ビビリジノレ 4 0 m g/ 1
ポリエチレングリ コール (P EG) 0. 1 0 g/ 1
〔無電解めつき条件〕
3 5 °Cの液温度で 4 0分
(11)次に、 市販の感光性ドライフィルムを無電解銅めつき層 1 2に張り付け、 マスクを載置して、 1 00m J/c m2 で露光し、 0. 8%炭酸ナトリウム水溶 液で現像処理することにより、 厚さ 2 5 mのめつきレジス ト 3を設けた (図 8
(b) 参照) 。
(12)ついで、 基板を 5 0°Cの水で洗浄して脱脂し、 2 5°Cの水で水洗後、 さら に硫酸で洗浄してから、 以下の条件で電解銅めつきを施し、 電解銅めつき層 1 3 を形成した (図 8 (c) 参照) 。
〔電解めつき水溶液〕
硫酸 2. 24 m o 1 / 1
硫酸銅 0. 26 m o 1 / 1
添加剤 1 9. 5 m 1 Z 1
(アトテックジャパン社製、 カパラシド GL)
〔電解めつき条件〕
電流密度 A/ d m 2 時間 65 分
温度 22 ± 2 度
(13)さらに、 めっきレジスト 3を 5%KOHで剥離除去した後、 そのめつきレ ジスト 3下の無電解めつき層 1 2を硫酸と過酸化水素との混合液でエッチング処 理して溶解除去し、 独立の導体回路 5 (バイァホール 7を含む) とした (図 8 (d) 参照) 。
(14)上記 (5)〜(13)の工程を繰り返すことにより、 さらに上層の導体回路を 形成し、 多層配線板を得た (図 9 (a) 〜図 1 0 (b) 参照) 。
(15)次に、 P原子含有エポキシ樹脂を含むソルダーレジスト組成物を以下の方 法により調製した。
ジエチレングリコールジメチルエーテル (DMDG) に 60重量%の濃度にな るように溶解させた、 上記一般式 (4) において、 X】 および X2 が O (酸素) である P原子含有エポキシ樹脂のエポキシ基 50%をァクリル化した感光性付与 のオリゴマー (分子量: 4000) 46. 6 7重量部、 メチルェチルケトンに溶 解させた 80重量%のビスフエノール A型エポキシ樹脂 6. 6 7重量部、 イミダ ゾール硬化剤 (四国化成社製、 2 E4MZ— CN) 1. 6重量部、 感光性モノマ 一である 2官能アクリルモノマー (日本化薬社製、 R 604) 4. 5重量部、 同 じく多価アクリルモノマー (共栄化学社製、 DPE 6A) 1. 5重量部、 アタ リ ル酸エステル重合物からなるレべリング剤 (共栄化学社製、 ポリフロー No. 7
5) 0. 36重量部を容器にとり、 攪拌、 混合して混合組成物を調製し、 この混 合組成物に対して光重合開始剤としてべンゾフエノン (関東化学社製) 2. 0重 量部、 光増感剤としてミヒラーケトン (関東化学社製) 0. 2重量部、 DMDG 0. 6重量部を加えることにより、 粘度を 25 °Cで 1. 4±0. 3 P a · sに調 整したソルダーレジスト組成物を調製した。
なお、 粘度測定は、 B型粘度計 (東京計器社製、 DVL— B型) で 60 r pm の場合はローター No. 4、 6 r p mの場合はローター N o . 3によった。
(16)次に、 多層配線基板の両面に、 上記ソルダ一レジス ト組成物を 20 mの 厚さで塗布し、 70°Cで 20分間、 70°Cで 20分間の条件で乾燥処理を行った 後、 ソルダーレジスト開口部のパターンが描画された厚さ 5mmのフォトマスク をソルダーレジス ト組成物の層に密着させて 900m JZC m2 の紫外線で露光 し、 純水現像処理し、 直径 1 25 //mの開口を形成した。
そして、 さらに、 300 Om j/cm2 の条件で UVキュアし、 80°Cで 1時 間、 100 °Cで 1時間、 120 °Cで 1時間、 1 50 °Cで 3時間の条件でそれぞれ 加熱処理を行ってソルダーレジス ト組成物の層を硬化させ、 開口を有し、 その厚 さが 25 /X mのソルダーレジスト層 14を形成した。
(17)次に、 ソルダーレジスト層 14を形成した基板を、 塩化ニッケル (30 g /1) 、 次亜リン酸ナトリウム (l O gZ l ) 、 クェン酸ナトリウム (10 gZ 1 ) を含む pH= 5の無電解ニッケルめっき液に 20分間浸漬して、 開口部に厚 さ 5 mのニッケルめっき層 15を形成した。 さらに、 その基板をシアン化金力 リ ウム (2 gZ 1 ) 、 塩化アンモニゥム (75 gZ 1 ) 、 クェン酸ナトリウム (50 g/1 ) 、 次亜リン酸ナトリウム (l O g/1 ) を含む無電解めつき液に 93 °Cの条件で 23秒間浸漬して、 ニッケルめっき層 15上に、 厚さ 0. 03 μ mの金めつき層 1 6を形成した。
(18)この後、 ソルダーレジスト層 14の開口にはんだペーストを印刷して、 2 0 でリフローすることによりはんだバンプ (はんだ体) 1 7を形成し、 はん だバンプ 1 7を有する多層プリント配線板を製造した (図 10 (c) 参照) 。
(実施例 1 5)
A. 層間樹脂絶縁層用樹脂フィルムの作製
ビスフエノール A型エポキシ樹脂 (エポキシ当量 469、 油化シェルエポキシ 社製 ェピコート 1 00 1) 30重量部、 クレゾ一ルノボラック型エポキシ樹脂 (エポキシ当量 2 1 5、 大日本インキ化学工業社製 ェピクロン N— 6 73) 4 0重量部、 トリアジン構造含有フエノールノボラック樹脂 (フエノール性水酸基 当量 1 20、 大日本インキ化学工業社製 フエノライ ト KA— 7052) 30重 量部をエチレングリコールアセテート 20重量部、 ソルベントナフサ 20重量部 に攪拌しながら加熱溶解させ、 そこへ末端エポキシ化ポリブタジエンゴム (ナガ セ化成工業社製 デナレックス R— 45 EPT) 1 5重量部と 2—フエニル一 4、 5—ビス (ヒ ドロキシメチル) イミダゾ一ル粉砕品 1. 5重量部、 微粉砕シリカ 2重量部、 シリコン系消泡剤 0. 5重量部を添加しエポキシ樹脂組成物を調製し た。
得られたエポキシ樹脂組成物を厚さ 38 /zmの PETフィルム上に乾燥後の厚 さが 50 //mとなるようにロールコ一ターを用いて塗布した後、 80〜 1 20°C で 1 0分間乾燥させることにより、 層間樹脂絶縁層用樹脂フィルムを作製した。
B. 多層プリント配線板の製造方法
(1) 厚さ 1. Ommのガラスエポキシ樹脂または BT (ビスマレイミ ドトリ ァジン) 樹脂からなる基板 1の両面に 1 8 mの銅箔 8がラミネートされている 銅張積層板を出発材料とした (図 32 (a) 参照) 。 まず、 この銅張積層板をパ ターン状にエッチングすることにより、 基板 1の両面に下層導体回路 4を形成し た。
(2) 上記基板を水洗、 酸性脱脂した後、 ソフ トエッチングし、 次いで、 エツ チング液を基板の両面にスプレイで吹きつけ、 搬送口ールで基板表面にエツチン グ液を搬送し、 下層導体回路 4の表面をエッチングすることにより、 下層導体回 路 4の全表面に粗化面 4 aを形成した (図 32 (b) 参照) 。 エッチング液とし ては、 イミダゾール銅 ( I I ) 錯体 1 0重量部、 グリコール酸 7重量部、 塩化力 リウム 5重量部からなるエッチング液 (メック社製、 メックエッチボンド) を使 用した。
(3) 基板の両面に、 Aで作製した基板より少し大きめの層間樹脂絶縁層用樹 脂フィルムを基板上に載置し、 圧力 0. 4MP a、' 温度 80°C、 圧着時間 1 0秒 で仮圧着して裁断した後、 さらに、 以下の条件で真空ラミネーター装置を用いて 張り付けることにより層間樹脂絶縁層 2を形成した (図 3 2 (c) 参照) 。 即ち、 層間樹脂絶縁層用樹脂フィルムを基板上に載置し、 真空度 0. 5 T o r r、 圧力 0. 4MP a、 温度 8 0 、 圧着時間 6 0秒で本圧着し、 その後、 1 7 0^で 3 0分間熱硬化させた。
(4) 次に、 層間樹脂絶縁層 2上に、 厚さ 1. 2mmの貫通孔が形成されたマ スクを介して、 波長 1 0. 4 mの C02 ガスレーザにて、 ビーム径 4. Omm、 トップハットモード、 パルス幅 8. 0 //秒、 マスクの貫通孔の径 1. Omm、 1 ショットの条件で層間樹脂絶縁層 2に、 直径 8 0 mのパイァホール用開口 6を 形成した。
さらに、 この層間樹脂絶縁層 2の形成された基板をドリル削孔し、 貫通孔 1 8 を形成した (図 3 2 (d) 参照) 。
(5) バイァホール用開口 6、 および、 貫通孔 1 8を形成した基板を、 6 0 g / \ の過マンガン酸を含む 8 0°Cの溶液に 1 0分間浸漬し、 層間樹脂絶縁層 2の 表面に存在するエポキシ樹脂粒子を溶解除去することにより、 層間樹脂絶縁層 2 の表面を粗面とした (図 3 3 (a ) 参照) 。
さらに、 粗面化処理 (粗化深さ 6 z m) した該基板の表面にパラジウム触媒 (アトテック社製) を付与することにより、 層間樹脂絶縁層 2および貫通孔 1 8 の表面、 並びに、 バイァホール用開口の内壁面 6に触媒核を付着させた。
(6) 次に、 以下の組成の無電解銅めつき水溶液中に基板を浸漬して、 粗面全 体に厚さ 0. 6〜 3. 0 /z mの無電解銅めつき膜 1 2 aを形成した (図 3 3
(b) 参照) 。
〔無電解めつき水溶液〕
N i S 04 0. 0 0 3 m o 1 /
酒石酸 0. 2 0 0 mo 1 /
硫酸銅 0. 0 3 0 m o I /
HCHO 0. 0 5 0 m o 1 /
N a OH 0. 1 0 0 m o \ /
a、 a' —ビビリジル 4 0 m g /
ポリエチレングリ コール (P EG) 0. 1 0 g/ 〔無電解めつき条件〕
3 5 °Cの液温度で 40分
(7) 無電解めつき膜 1 2 aを形成した基板を水洗いし、 乾燥した後、 Na O H (l O g/ 1 ) , Na C 102 ( 40 g 1 ) 、 N a 3 P 04 ( 6 g 1 ) を 含む水溶液を黒化浴 (酸化浴) とする黒化処理、 および、 Na OH ( 1 0 g/ 1 ) 、 N a BH, (6 g/ 1 ) を含む水溶液を還元浴とする還元処理を行い、 無 電解めつき膜 1 2 aの全表面に粗化面を形成した。
(8) 上記 Bに記載した樹脂充填材を調製した後、 下記の方法により調製後 2 4時間以内に、 スルーホール 2 9内に樹脂充填材 1 0を充填した。
即ち、 スキージを用いてスルーホール 29内に樹脂充填材を押し込んだ後、 1 00°C、 20分の条件で乾燥させた。
乾燥終了後、 パフ研磨を施すことにより、 無電解めつき膜 1 2 aの表面および 樹脂充填材の表層部 10 aを平坦化した。 次いで、 1 00°Cで 1時間、 1 20°C で 3時間、 1 50°Cで 1時間、 1 80°Cで 7時間の加熱処理を行って樹脂充填材 1 0を硬化した (図 33 (c) 参照) 。
(9) 次に、 樹脂充填材の表層部 1 0 aにパラジウム触媒 (アトテック社製) を付与することにより、 樹脂充填材の表層部 10 aに触媒核を付着させた。 さら に、 上記(6) と同様の条件で無電解めつきを行い、 上記(6) で形成した無電解 めっき膜 1 2 aと樹脂充填材の表層部 1 0 aとの上に、 さらに厚さ 0. 6〜3. 0 μ mの無電解めつき膜 1 2 bを形成した (図 33 (d) 参照) 。 この工程によ り、 スルーホール 29の上に蓋めつき層を形成することができた。
(10)市販の感光性ドライフィルムを無電解銅めつき膜 1 2 bに張り付け、 マス クを載置して、 100m j Z c in2 で露光し、 0. 8 %炭酸ナトリウム水溶液で 現像処理することにより、 厚さ 3 0 /i mのめつきレジスト 3を設けた (図 34 (a) 参照) 。
(11)ついで、 基板を 50での水で洗浄して脱脂し、 25°Cの水で水洗後、 さら に硫酸で洗浄してから、 以下の条件で電解銅めつきを施し、 厚さ 20 ; mの電解 銅めつき膜 1 3を形成した (図 34 (b) 参照) 。
〔電解めつき水溶液〕 硫酸 2. 24 mo 1 / 1
硫酸銅 0. 26 m o 1 / 1
添加剤 1 9. 5 m 1 / 1
(ア トテックジャパン社製、 カパラシド HL)
〔電解めつき条件〕
電流密度 1 AZdm2
時間 65 分
温度 22 ± 2 °C
(12)めっきレジスト 3を 5%N a OHで剥離除去した後、 そのめつきレジスト 3下の無電解めつき膜 1 2 a、 1 2 bを硫酸と過酸化水素の混合液でエッチング 処理して溶解除去し、 無電解銅めつき膜 1 2と電解銅めつき膜 1 3からなる厚さ 1 8 ;/ mの導体回路 (バイァホール 7を含む) 5を形成した (図 34 (c) 参 照) 。
(13) (5) と同様の処理を行い、 第二銅錯体と有機酸とを含有するエッチング 液によって、 粗化面を形成した (図 34 (d) 参照) 。
(14)上記 (6)〜(13)の工程を繰り返すことにより、 さらに上層の導体回路を 形成し、 多層配線板を得た (図 3 5 (a) 〜図 3 6 (a) 参照) 。
(15)次に、 P原子含有エポキシ樹脂を含むソルダーレジスト組成物を以下の方 法により調製した。
ジエチレングリコールジメチルエーテル (DMDG) に 60重量%の濃度にな るように溶解させた、 クレゾールノボラック型エポキシ樹脂のエポキシ基 50% をアクリル化した感光性付与のオリゴマー (分子量: 4000) 46. 6 7重量 部、 メチルェチルケトンに溶解させた 80重量%の上記一般式 (4) において、 X3 が単結合であり、 Rがブチル基である P原子含有エポキシ樹脂 6. 6 7重量 部、 イミダゾール硬化剤 (四国化成社製、 2 E4MZ— CN) 1. 6重量部、 感 光性モノマーである 2官能アクリルモノマ一 (日本化薬社製、 R 604) 4. 5 重量部、 同じく多価アク リルモノマー (共栄化学社製、 DPE 6A) 1. 5重量 部、 アクリル酸エステル重合物からなるレべリング剤 (共栄化学社製、 ポリフロ 一 No. 75) 0. 36重量部を容器にとり、 攪拌、 混合して混合組成物を調製 し、 この混合組成物に対して光重合開始剤としてべンゾフエノン (関東化学社 製) 2. 0重量部、 光増感剤としてミヒラーケトン (関東化学社製) 0. 2重量 部、 DMDG 0. 6重量部を加えることにより、 粘度を 2 5°Cで 1. 4 ± 0. 3 P a · sに調整したソルダーレジス ト組成物を調製した。
(16)次に、 多層配線基板の両面に、 上記ソルダーレジスト組成物を 2 0 / mの 厚さで塗布し、 7 0 で 2 0分間、 7 0でで 2 0分間の条件で乾燥処理を行った 後、 ソルダーレジスト開口部のパターンが描画された厚さ 5 mmのフォトマスク をソルダーレジスト組成物の層に密着させて S O O m j Zc m2 の紫外線で露光 し、 純水現像処理し、 1 2 5 μ mの直径の開口を形成した。
そして、 さらに、 3 0 0 O m j/ c m2 の条件で UVキュアし、 8 0。Cで 1時 間、 1 0 0 で 1時間、 1 2 0でで 1時間、 1 5 0 °Cで 3時間の条件でそれぞれ 加熱処理を行ってソルダーレジス ト組成物の層を硬化させ、 開口を有し、 その厚 さが 2 5 mのソルダーレジス ト層 1 4を形成した。
(17)次に、 ソルダーレジス ト層 1 4を形成した基板を、 塩化ニッケル (2. 3 X 1 O-'m o 1 / 1 ) , 次亜リン酸ナトリウム (2. 8 X 1 0 "'m o 1 / 1 ) 、 クェン酸ナトリウム (1. S X l O—!m o l l ) を含む p H= 4. 5の無電解 ニッケルめっき液に 2 0分間浸漬して、 開口部に厚さ 5 μ mのニッケルめっき層 1 5を形成した。 さらに、 その基板をシアン化金カリウム (7. 6 X 1 0 -3m o 1 1 ) 、 塩化アンモニゥム ( 1. 9 X 1 O^m o 1 1 ) 、 タエン酸ナトリウ ム ( 1. 2 X 1 0 -!m o 1ノ 1 ) 、 次亜リン酸ナトリウム (1. 7 X 1 0 ^m o 1 / 1 ) を含む無電解金めつき液に 8 0°Cの条件で 7. 5分間浸漬して、 ニッケ ルめっき層 1 5上に、 厚さ 0. 0 3 mの金めつき層 1 6を形成した。
(18)こめ後、 基板の I Cチップを載置する面のソルダーレジスト層 1 4の開口 に、 スズー鉛を含有するはんだべ一ス トを印刷し、 さらに他方の面のソルダーレ ジスト層 1 4の開口にスズ—アンチモンを含有するはんだペーストを印刷し、 該 はんだペーストにピンを載置した後、 2 0 0°Cでリフ口一することにより、 I C チップを載置する面にはんだバンプ (はんだ体) 1 7を形成し、 他方の面には P GAを形成し、 多層プリ ント配線板を製造した (図 3 6 (b ) 参照) 。
実施例 1 6 実施例 14の(15)の工程において、 さらに、 無機フイラ一として、 球状シリカ で平均粒径 1. 0 μ mのものを 1 0重量部加えて、 ソルダーレジス ト組成物を調 製した以外は、 実施例 1 4と同様にして多層プリント配線板を製造した。 実施例 1 7
実施例 14の(15)の工程において、 さらに、 無機フイラ一として、 球状シリカ で平均粒径 1. 0 mのものを 1 0重量部加えて、 ソルダ一レジスト組成物を調 製した以外は、 実施例 1 4と同様にして多層プリント配線板を製造した。 比較例 7
ソルダ一レジスト組成物として、 ジエチレングリコールジメチルエーテル (D MDG) に 60重量。 /0の濃度になるように溶解させた、 クレゾールノポラック型 エポキシ樹脂 (日本化薬社製) のエポキシ基 50%をアクリル化した感光性付与 のオリゴマー (分子量: 4000) 46. 67重量部、 メチルェチルケトンに溶 解させた 80重量%のビスフエノール A型エポキシ樹脂 (油化シ-ル社製、 ェピ コート 1 00 1 ) 6. 6 7重量部、 ィミダゾール硬化剤 (四国化成社製、 2 E 4 MZ— CN) 1. 6重量部、 感光性モノマーである 2官能アクリルモノマ一 (日 本化薬社製、 R 604) 4. 5重量部、 同じく多価アクリルモノマー (共栄化学 社製、 DPE 6A) 1. 5重量部、 アクリル酸エステル重合物からなるレベリン グ剤 (共栄化学社製、 ポリフロー No. 75) 0. 36重量部を容器にとり、 攪 拌、 混合して混合組成物を調製し、 この混合組成物に対して光重合開始剤として ベンゾフエノン (関東化学社製) 2. 0重量部、 光増感剤としてミヒラーケトン (関東化学社製) 0. 2重量部、 DMDG0. 6重量部を加えることにより、 粘 度を 25°Cで 1. 4±0. 3 P a · sに調整したソルダーレジス ト組成物を調製 した以外は、 実施例 1 4と同様にして多層プリント配線板を製造した。
比較例 8
ソルダーレジスト組成物として、 比較例 1と同様のソルダーレジスト組成物を 調製した以外は、 実施例 1 5と同様にして多層プリント配線板を製造した。 つぎに、 実施例 14〜1 7および比較例 7〜 8で製造した多層プリント配線板 について、 以下の方法により、 難燃性、 開口性、 ソルダーレジス ト層と導体回路 間での剥離の発生やソルダーレジスト層でのクラックの発生の有無を評価し、 結 果を表 3に示した。
評価方法
( 1 ) 難燃性の評価 .
U L 9 4の規格に準拠して、 多層プリント配線板をカツトして垂直法により難 燃性試験を行い、 以下の評価基準で評価する。 なお、 試験片の寸法は、 1 2 . 7 m m X 1 2 7 m m X指定厚さとした。
評価基準
〇 : 9 4 V— 0の判定基準に合格。
X : 9 4 V - 0の判定基準に不合格。
( 2 ) 開口性の評価
実施例 1〜4および比較例 1〜2で、 ソルダーレジス ト層に開口を形成し、 硬 化させた後、 開口部にめっき層を形成する前に開口の形状を顕微鏡観察し、 さら に、 多層プリント配線板の製造終了後、 該多層プリント配線板の半田バンプが形 成されている部分で切断し、 切断した断面を顕微鏡で観察することにより、 ソル ダーレジス ト層に形成した開口の断面の形状を顕微鏡観察し、 以下の評価基準で 評価する。
評価基準
〇:平面視した開口の形状が所望のものであり、 開口から露出した導体回路表 面に樹脂残りがない。
X :開口の形状が先細り形状となっており、 開口から露出した導体回路表面に 樹脂残りがある力、 または、 未開口である。
( 3 ) 剥離やクラックの発生の有無の観察
上記 (2 ) と同様にして、 多層プリント配線板を切断し、 その断面を顕微観察 することにより、 ソルダーレジスト層と導体回路との間で剥離が発生しているか 否かを観察し、 さらに、 ソルダーレジスト層でクラックが発生しているか否かを 観察する。
また、 上記多層プリント配線板について、 一 6 5 °Cの雰囲気下に 3分間維持し た後、 1 3 0 °Cの雰囲気下で 3分間維持するサイクルを 1 0 0◦回繰り返すヒー トサイクル試験を行い、 その後、 上記と同様にして、 ソルダーレジスト層と導体 回路との間で剥離が発生しているか否かを観察し、 さらに、 ソルダーレジスト層 でクラックが発生しているか否かを観察する。
表 3
Figure imgf000097_0001
表 3に示したように、 実施例 1 4 1 7で製造した多層プリント配線板は、 U L 9 4の試験規格における 9 4 V— 0の判定基準に合格するものである。
また、 該多層プリント配線板に形成されたソルダーレジスト層は、 開口性に優 れ、 クラックが発生したり、 導体回路との間に剥離が発生したりすることがない。 これに対して、 比較例 7 8で製造した多層プリント配線板は、 燃焼時間が長い ため、 9 4 V— 0の判定基準に合格せず、 難燃性に劣るものである。 産業上の利用可能性
以上説明してきたように、 第一群の本発明の第一の発明の多層プリント配線 板によれば、 多層プリント配線板のソルダーレジスト層が無機フィラーを含有し ているので、 線膨張係数が低下し、 プリント配線板の製造工程ゃ該プリント配線 板に I Cチップ等の電子部品を搭載した後等において、 ソルダーレジスト層と他 の部分との熱膨張差に起因するクラック等の発生を防止することができる。 また、 第一群の本発明の第二の発明のソルダーレジス ト組成物によれば、 該 ソルダ一レジス ト組成物は、 無機フィラーを含有しているので、 このソルダーレ ジスト組成物を使用することにより、 プリント配線板に無機フィラーを含有する ソルダーレジスト層を形成することができ、 その結果、 多層プリント配線板の製 造工程等において、 ソルダーレジスト層と他の部分との熱膨張差に起因するクラ ック等の発生を防止することができる。
また、 第一群の本発明の第三の発明の多層プリント配線板の製造方法によれば、 上記第一群の本発明の第一の発明の多層プリント配線板を好適に製造することが できる。
また、 第二群の本発明の第一の発明の多層プリント配線板によれば、 多層プ リント配線板のソルダーレジスト層がエラストマ一成分を含有しているので、 多 層プリント配線板のソルダーレジスト層に作用する応力を吸収したり、 緩和した りすることができ、 多層プリント配線板の製造工程ゃ該多層プリント配線板に I Cチップを搭載した後において、 ソルダーレジスト層と他の部分との熱膨張差に 起因するクラック等が発生しにくく、 クラックが発生した場合でも該クラックが 大きく成長することがない。
また、 第二群の本発明の第二の発明のソルダーレジス ト組成物によれば、 該 ソルダーレジス ト組成物は、 エラス トマ一成分を含有しているので、 このソルダ 一レジスト組成物を使用することにより、 多層プリント配線板にエラストマ一成 分を含有するソルダーレジスト層を形成することができ、 その結果、 多層プリン ト配線板の製造工程等において、 ソルダーレジスト層と他の部分との熱膨張差に 起因するクラック等が発生しにくく、 クラックが発生した場合でも該クラックが 大きく成長することがない。
また、 第二群の本発明の第三の発明の多層プリント配線板の製造方法によれば、 上記第二群の本発明の第一の発明の多層プリント配線板を好適に製造することが できる。
また、 第三群の本発明の第一の発明の多層プリント配線板は、 ソルダーレジ スト層の 1 G H zにおける誘電率が 3 . 0以下と低いため、 G H z帯域の高周波 信号を用いた場合にも、 信号遅延や信号エラ一が発生しにくレ、。
また、 第三群の本発明の第二の発明の多層プリント配線板は、 ソルダーレジ スト層としてポリオレフイン系樹脂を使用しているため、 G H z帯域の高周波信 号を用いた場合にも、 信号遅延や信号エラーが発生しにくい。
また、 第三群の本発明の第三の発明の半導体装置は、 ソルダーレジス ト層と してポリオレフイン系樹脂を使用し、 層間樹脂絶縁層としてポリオレフイン系樹 脂等を使用しているので、 誘電率や誘電正接が小さく、 そのために G H z帯域の 高周波信号を用いた I Cチップ等を搭載した半導体装置においても、 信号遅延や 信号エラーが発生しにくレ、。
第四群の本発明の第一の発明の多層プリント配線板は、 ソルダーレジスト層 の 1 G H zにおける誘電正接が 0 . 0 1以下であるため、 G H z帯域の高周波信 号を用いた場合にも、 信号遅延や信号エラーが発生しにくい。
また、 第四群の本発明の第二の発明の多層プリント配線板は、 ソルダーレジ スト層としてポリフエ二レンエーテル樹脂を使用しているため、 G H z帯域の高 周波信号を用いた場合にも、 信号遅延や信号エラ一が発生しにくい。
また、 第四群の本発明の第三の発明の半導体装置は、 ソルダーレジス ト層と してポリフエ二レンエーテル樹脂を使用し、 層間樹脂絶縁層としてポリフエユレ ンエーテル樹脂等を使用しているので、 誘電率や誘電正接が小さく、 そのために G H Z帯域の高周波信号を用いた I Cチップ等を搭載した半導体装置においても、 信号遅延や信号エラーが発生しにくい。
第五群の本発明の多層プリント配線板は、 難燃性に優れ、 ソルダーレジスト 層と導体回路との密着性が高く、 また、 所望の形状の開口が形成されたソルダー レジスト層を有する。

Claims

請求の範囲
1 . 基板上に導体回路と樹脂絶縁層とが順次形成され、 最外層にソルダーレジス ト層が形成された多層プリント配線板であって、
前記ソルダーレジスト層は、 無機フィラーを含有していることを特徴とする多層 プリント配線板。
2 . 前記無機フイラ一は、 アルミニウム化合物、 カルシウム化合物、 カリウム化 合物、 マグネシウム化合物、 および、 ケィ素化合物からなる群から選択された少 なくとも 1種である請求の範囲 1に記載の多層プリント配線板。
3 . 前記無機フイラ一は、 その粒径が 0 . 1〜5 . 0 μ ηαの範囲にある請求の範 囲 1または 2に記載の多層プリント配線板。
4 . 前記ソルダーレジス ト層には、 エラストマ一が配合されている請求の範囲 1 〜 3のいずれか 1に記載の多層プリント配線板。
5 . 請求の範囲 1 ~ 4のいずれか 1に記載の多層プリント配線板の製造に用いる ソルダーレジス ト組成物であって、
ソルダーレジスト層用樹脂を含むペースト中に無機フイラ一が配合されてなるこ とを特徵とするソルダーレジスト組成物。
6 . 基板上に導体回路と樹脂絶縁層とが順次形成され、 最外層にソルダーレジス ト層が形成された多層プリント配線板であって、
請求の範囲 5に記載のソルダーレジスト組成物を用いることを特徴とする多層プ リント配線板の製造方法。
7 . 基板上に導体回路と樹脂絶縁層とが順次形成され、 最外層にソルダーレジス ト層が形成された多層プリント配線板であって、 前記ソルダーレジスト層は、 エラストマ一成分を含有していることを特徴とする 多層プリント配線板。
8 . 前記エラストマ一成分は、 天然ゴム、 合成ゴム、 熱可塑性樹脂、 および、 熱 硬化性樹脂からなる群から選択された少なくとも 1種である請求の範囲 7に記載 の多層プリント配線板。
9 . 前記エラストマ一成分は、 前記ソルダーレジスト層の硬化後に海島構造とな るようにミクロ相分離している請求の範囲 7または 8に記載の多層プリント配線 板。
1 0 . 前記ソルダーレジスト層は、 無機フィラーが配合されている請求の範囲 7 〜 9のいずれか 1に記載の多層プリント配線板。
1 1 . 前記無機フイラ一は、 アルミニウム化合物、 カルシウム化合物、 カリウム 化合物、 マグネシウム化合物、 および、 ケィ素化合物からなる群から選択された 少なくとも 1種である請求の範囲 1 0に記載の多層プリント配線板。
1 2 . 請求の範囲 7〜1 1のいずれか 1に記載の多層プリント配線板の製造に用 いるソルダーレジス ト組成物であって、
ソルダーレジスト層用樹脂を含むペースト中にエラストマ一成分が配合されてな ることを特徴とするソルダーレジス ト組成物。
1 3 . 基板上に少なくとも導体回路が 1層形成され、 最上層にソルダーレジス ト 層が形成された多層プリント配線板の製造方法であって、
請求の範囲 1 2に記載のソルダ一レジスト組成物を用いることを特徴とする多層 プリント配線板の製造方法。
1 4 . 基板上に導体回路と樹脂絶縁層とが順次形成され、 最外層にソルダーレジ スト層が形成された多層プリント配線板であって、
前記ソルダーレジス ト層の 1 GH zにおける誘電率は、 3. 0以下であることを 特徴とする多層プリント配線板。
1 5. 基板上に導体回路と樹脂絶縁層とが順次形成され、 最外層にソルダーレジ スト層が形成された多層プリント配線板であって、
前記ソルダ一レジスト層は、 ポリオレフイン系樹脂からなることを特徴とする多 層プリント配線板。
16. 前記ソルダーレジス ト層の 1 GH zにおける誘電率は、 3. 0以下である 請求の範囲 1 5に記載の多層プリント配線板。
1 7. 前記ソルダーレジス ト層の 1 GH zにおける誘電正接は、 0. 0 1以下で ある請求の範囲 14、 1 5または 1 6に記載の多層プリント配線板。
1 8. 前記ソルダーレジスト層は、 シクロォレフイン系樹脂からなる請求の範囲 14〜 1 7のいずれか 1に記載の多層プリント配線板。
1 9. 前記シクロォレフイン系樹脂は、 2—ノルボルネン、 5—ェチリデン一 2 —ノルボルネンまたはこれらの誘導体からなる単量体の単独重合体または共重合 体である請求の範囲 1 8に記載の多層プリント配線板。
20. 前記シクロォレフイン系樹脂は、 熱硬化性シクロォレフィン系樹脂である 請求の範囲 1 8または 1 9に記載の多層プリント配線板。
2 1. 前記樹脂絶縁層は、 ポリオレフイン系樹脂またはポリフエ二レン系樹脂か らなる請求の範囲 1 4〜20のいずれか 1に記載の多層プリント配線板。
22. 基板上に導体回路と樹脂絶縁層とが順次形成され、 最上層に、 半田バンプ を有するソルダーレジスト層が形成された多層プリント配線板と、 前記多層プリ ント配線板上に前記半田バンプを介して接続された I Cチップとからなる半導体 装置において、
前記ソルダーレジスト層は、 ポリオレフイン系樹脂からなり、
前記樹脂絶縁層は、 ポリオレフイン系樹脂、 ポリフエ二レン系樹脂またはフッ素 系樹脂からなることを特徴とする半導体装置。
2 3 . 基板上に導体回路と樹脂絶縁層とが順次形成され、 最外層にソルダーレジ スト層が形成された多層プリント配線板であって、
前記ソルダ一レジス ト層の 1 G H zにおける誘電正接は、 0 . 0 1以下であるこ とを特徴とする多層プリント配線板。
2 4 . 基板上に導体回路と樹脂絶縁層とが順次形成され、 最外層にソルダーレジ スト層が形成された多層プリント配線板であって、
前記ソルダーレジスト層は、 ポリフエ二レンエーテル樹脂からなることを特徴と する多層プリント配線板。
2 5 . 前記ソルダーレジス ト層の 1 G H zにおける誘電正接は、 0 . 0 1以下で ある請求の範囲 2 4に記載の多層プリント配線板。
2 6 . 前記ソルダーレジス ト層の 1 G H zにおける誘電率は、 3 . 0以下である 請求の範囲 2 3、 2 4または 2 5に記載の多層プリント配線板。
2 7 . 前記ポリフエ二レンエーテル樹脂は、 熱硬化型ポリフエ二レンエーテル樹 脂および Zまたは熱可塑型ポリフエ二レンエーテル樹脂である請求の範囲 2 4、 2 5または 2 6に記載の多層プリント配線板。
2 8 . 前記樹脂絶縁層は、 ポリフエ二レンエーテル樹脂からなる請求の範囲 2 3 〜2 7のいずれか 1に記載の多層プリント配線板。
2 9 . 基板上に導体回路と樹脂絶縁層とが順次形成され、 最上層に、 半田バンプ を有するソルダーレジスト層が形成された多層プリント配線板と、 前記多層プリ ント配線板上に前記半田バンプを介して接続された I Cチップとからなる半導体 装置において、
前記ソルダーレジスト層は、 ポリフエ二レンエーテル樹脂からなり、
前記樹脂絶縁層は、 ポリフエ二レンエーテル樹脂、 ポリオレフイン系樹脂または フッ素系樹脂からなることを特徴とする半導体装置。
3 0 . 基板上に導体回路と樹脂絶縁層とが順次形成され、 最外層にソルダーレジ スト層が形成された多層プリント配線板であって、
前記ソルダーレジスト層は、 P原子含有エポキシ樹脂を含むことを特徴とする多 層プリント配線板。
3 1 . 前記 P原子含有エポキシ樹脂は、 2価のリン酸残基を有し、 かつ、 両末端 にエポキシ基を有するエポキシ樹脂である請求の範囲 3 0に記載の多層プリント 配線板。
3 2 . 前記 2価のリン酸残基を有し、 かつ、 两末端にエポキシ基を有するェポキ シ樹脂は、 下記一般式 (4 )
Figure imgf000104_0001
(式中、 X 1 、 X2 は、 それぞれ、 0、 または、 単結合を表す。 )
で表されるエポキシ樹脂である請求の範囲 3 1に記載の多層プリント配線板。
3 3 . 前記 P原子含有エポキシ樹脂は、 片末端に 1価のリン酸残基を有し、 他の 片末端にエポキシ基を有するエポキシ樹脂である請求の範囲 3 0に記載の多層プ リント配線板。
3 4 . 前記片末端に 1価のリン酸残基を有し、 他の片末端にエポキシ基を有する エポキシ樹脂は、 下記一般式 (5 )
Figure imgf000105_0001
を表す。 )
で表されるエポキシ樹脂である請求の範囲 3 3に記載の多層プリント配線板。
3 5 . 前記ソルダーレジスト層は、 ケィ素化合物、 アルミニウム化合物およびマ グネシゥム化合物からなる群より選択される少なくとも一種を含む請求の範囲 3 0〜3 4のいずれか 1に記載の多層プリント配線板。
PCT/JP2000/005044 1999-08-12 2000-07-28 Carte de circuits imprimes multicouches, composition d'epargne de soudage, procede de fabrication de ladite carte imprimee et dispositif semi-conducteur WO2001013686A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP00948266A EP1211920B1 (en) 1999-08-12 2000-07-28 Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US10/049,270 US7916492B1 (en) 1999-08-12 2000-07-28 Multilayered printed circuit board
DE60044974T DE60044974D1 (de) 1999-08-12 2000-07-28 Mehrschichtige leiterplatte und leiterplatten-herstellungsmethode
US11/838,365 US7910836B2 (en) 1999-08-12 2007-08-14 Multilayered printed circuit board, solder resist composition, and semiconductor device
US12/685,190 US20100163288A1 (en) 1999-08-12 2010-01-11 Multilayered printed circuit board

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP11/228852 1999-08-12
JP22885299A JP2001053448A (ja) 1999-08-12 1999-08-12 プリント配線板、ソルダーレジスト樹脂組成物およびプリント配線板の製造方法
JP11230875A JP2001057466A (ja) 1999-08-17 1999-08-17 プリント配線板、ソルダーレジスト樹脂組成物およびプリント配線板の製造方法
JP11/230875 1999-08-17
JP26693299A JP2001094263A (ja) 1999-09-21 1999-09-21 多層プリント配線板および半導体装置
JP11/266932 1999-09-21
JP11/269320 1999-09-22
JP26932099A JP2001094239A (ja) 1999-09-22 1999-09-22 多層プリント配線板および半導体装置
JP2000102769A JP4535559B2 (ja) 2000-04-04 2000-04-04 多層プリント配線板
JP2000/102769 2000-04-04

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US10/049,270 A-371-Of-International US7916492B1 (en) 1999-08-12 2000-07-28 Multilayered printed circuit board
US11/838,365 Division US7910836B2 (en) 1999-08-12 2007-08-14 Multilayered printed circuit board, solder resist composition, and semiconductor device
US12/685,190 Division US20100163288A1 (en) 1999-08-12 2010-01-11 Multilayered printed circuit board

Publications (1)

Publication Number Publication Date
WO2001013686A1 true WO2001013686A1 (fr) 2001-02-22

Family

ID=27529834

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/005044 WO2001013686A1 (fr) 1999-08-12 2000-07-28 Carte de circuits imprimes multicouches, composition d'epargne de soudage, procede de fabrication de ladite carte imprimee et dispositif semi-conducteur

Country Status (6)

Country Link
US (3) US7916492B1 (ja)
EP (4) EP1211920B1 (ja)
CN (3) CN101925260A (ja)
DE (2) DE60044974D1 (ja)
TW (5) TWI233327B (ja)
WO (1) WO2001013686A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030579B2 (en) 2001-03-14 2011-10-04 Ibiden Co., Ltd. Multilayer printed wiring board
US8161637B2 (en) 2009-07-24 2012-04-24 Ibiden Co., Ltd. Manufacturing method for printed wiring board

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2086300A1 (en) 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
CN100450328C (zh) * 2002-03-04 2009-01-07 普林塔有限公司 向印刷电路板数字施加保护阻焊层
JP4478115B2 (ja) * 2006-01-27 2010-06-09 三共化成株式会社 導電性回路の形成方法
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
TWI316381B (en) * 2007-01-24 2009-10-21 Phoenix Prec Technology Corp Circuit board and fabrication method thereof
JP5154819B2 (ja) * 2007-04-03 2013-02-27 新光電気工業株式会社 基板及びその製造方法
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
WO2009022461A1 (ja) * 2007-08-10 2009-02-19 Sanyo Electric Co., Ltd. 回路装置及びその製造方法、携帯機器
US8253033B2 (en) * 2007-09-03 2012-08-28 Panasonic Corporation Circuit board with connection layer with fillet
JP2009099624A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 配線基板およびその製造方法
CN101809740B (zh) * 2007-11-01 2014-04-23 松下电器产业株式会社 电子部件安装构造体及其制造方法
US8035984B2 (en) * 2008-03-19 2011-10-11 Ratcliffe William R Substrate structures and methods for electronic circuits
US20090258161A1 (en) * 2008-04-10 2009-10-15 Japp Robert M Circuitized substrate with P-aramid dielectric layers and method of making same
JP5344394B2 (ja) 2008-07-10 2013-11-20 山栄化学株式会社 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
JP2011060887A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法
CN101772280B (zh) * 2009-12-23 2011-11-09 深南电路有限公司 一种丝网塞孔的制作工艺
CN102215629B (zh) * 2010-04-09 2013-05-01 联想(北京)有限公司 一种印刷电路板及其制备方法、计算机
TWI384922B (zh) * 2010-10-22 2013-02-01 Inventec Corp 電路板的電子零組件佈局方法及其電路板結構
US8901431B2 (en) * 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8693203B2 (en) 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US20130284500A1 (en) * 2012-04-25 2013-10-31 Jun-Chung Hsu Laminate circuit board structure
TW201410085A (zh) * 2012-05-02 2014-03-01 Ceramtec Gmbh 製造具充金屬之通路的陶瓷基材的陶瓷電路板的方法
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
TW201349976A (zh) * 2012-05-31 2013-12-01 Zhen Ding Technology Co Ltd 多層線路板之製作方法
CN103118496B (zh) * 2013-01-25 2016-02-17 广东生益科技股份有限公司 一种改善厚铜印制电路板阻焊开裂的方法
US9398703B2 (en) * 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
CN104320920B (zh) * 2014-10-13 2017-05-10 北京卫星制造厂 一种基于低内应力的电子产品涂覆方法
US9589914B2 (en) * 2014-11-28 2017-03-07 Infineon Technologies Ag Semiconductor chip
KR102295103B1 (ko) * 2015-02-24 2021-08-31 삼성전기주식회사 회로기판 및 회로기판 조립체
US10856424B2 (en) 2015-09-25 2020-12-01 Intel Corporation Electronic assembly that includes void free holes
JP2018014446A (ja) * 2016-07-22 2018-01-25 イビデン株式会社 ソルダーレジスト及びプリント配線板
US10849233B2 (en) 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
WO2018101404A1 (ja) * 2016-12-02 2018-06-07 株式会社アルバック 配線基板の加工方法
US10349520B2 (en) 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
US10765012B2 (en) 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
DE102017217815A1 (de) * 2017-10-06 2019-04-11 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen einer elektronischen Komponente, elektronische Komponente und Lötstopplack
US10670964B2 (en) 2017-11-21 2020-06-02 International Business Machines Corporation Ruggedized solder mask material
US10827624B2 (en) 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
CN113423750B (zh) * 2019-02-12 2023-11-21 纳美仕有限公司 光固化性树脂组合物和使其固化而得到的固化物
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
KR102633142B1 (ko) * 2019-08-26 2024-02-02 삼성전자주식회사 반도체 패키지
KR20220097718A (ko) 2020-12-31 2022-07-08 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 모듈
CN113194626A (zh) * 2021-04-02 2021-07-30 惠州美锐电子科技有限公司 一种pcb板的生产方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06167806A (ja) * 1992-11-30 1994-06-14 Sony Corp ソルダーレジストインキ組成物及びこれを用いたプリント配線基板
GB2288404A (en) * 1994-03-14 1995-10-18 Nippon Zeon Co Epoxy group-containing cycloolefin resin compositions
JPH09136931A (ja) * 1995-09-14 1997-05-27 Nippon Shokubai Co Ltd ポリマー微粒子分散型ラジカル重合性樹脂組成物
JPH09157316A (ja) * 1995-12-11 1997-06-17 Asahi Chem Ind Co Ltd 新規な光硬化性樹脂組成物
JPH11199852A (ja) * 1998-01-16 1999-07-27 Ibiden Co Ltd 無電解めっき用接着剤調製用の原料組成物および無電解めっき用接着剤

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2577485A (en) * 1950-09-08 1951-12-04 Du Pont Process of making stable silica sols and resulting composition
US3672986A (en) * 1969-12-19 1972-06-27 Day Co Nv Metallization of insulating substrates
GB1368235A (en) * 1970-11-03 1974-09-25 Glaxo Lab Ltd Azetidinone disulphides and their preparation
BE790735A (fr) * 1971-11-03 1973-02-15 Dynamit Nobel Ag Application de phosphoro-organosilanes comme promoteurs d'adhesion
US3825430A (en) * 1972-02-09 1974-07-23 Minnesota Mining & Mfg Light-sensitive composition and method
JPS51143620A (en) 1975-06-06 1976-12-10 Matsumoto Seiyaku Kogyo Kk Process for preparation of epoxydiphosphonate
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
US4510276A (en) 1979-12-13 1985-04-09 Kollmorgen Technologies Corporation Epoxy resin coating compositions for printed circuit boards
US4240945A (en) * 1979-01-31 1980-12-23 Albert Gabrick Solder mask composition
GB2097998B (en) * 1981-05-06 1985-05-30 Standard Telephones Cables Ltd Mounting of integrated circuits
US4555532A (en) * 1983-10-14 1985-11-26 Hitachi, Ltd. Epoxy resin composition
JPH0725877B2 (ja) * 1985-08-19 1995-03-22 住友化学工業株式会社 エポキシ樹脂
JPH07100766B2 (ja) * 1987-06-25 1995-11-01 ソマール株式会社 エポキシ樹脂粉体塗料組成物
JPH0268A (ja) * 1987-11-13 1990-01-05 Toshiba Corp ソルダ−レジスト組成物
JPH01209442A (ja) * 1988-02-18 1989-08-23 Nippon Soda Co Ltd 化学めっき用光硬化型レジスト樹脂組成物
EP0337445A3 (en) * 1988-04-13 1991-01-16 Hitachi, Ltd. Laminar structure comprising organic material and inorganic material, methods for producing it and its use
US5053256A (en) * 1988-11-03 1991-10-01 Hercules Incorporated Sodium hypochlorite surface treatment to improve the adhesion of paints to polydicyclopentadiene
US5218030A (en) 1989-02-08 1993-06-08 Asahi Kasei Kogyo Kabushiki Kaisha Curable polyphenylene ether resin composition and a cured resin composition obtainable therefrom
DE58907953D1 (de) 1989-03-03 1994-07-28 Siemens Ag Epoxidharzmischungen.
JP2714440B2 (ja) 1989-06-06 1998-02-16 ポリプラスチックス株式会社 精密細線回路用基板の製造方法
JPH04504332A (ja) 1989-10-30 1992-07-30 ザ・フォックスボロ・カンパニー ミクロ孔の層を有する多層回路板及びその製造方法
KR930010063B1 (ko) * 1990-03-19 1993-10-14 가부시끼가이샤 히다찌세이사꾸쇼 다층배선기판 및 그 제조 방법
JPH0539345A (ja) * 1991-08-02 1993-02-19 Hokko Chem Ind Co Ltd リン含有エポキシ樹脂
JP3080453B2 (ja) * 1991-12-10 2000-08-28 三菱電機株式会社 モジュール回路の防湿構造
JP3164423B2 (ja) 1992-06-29 2001-05-08 旭化成株式会社 新規な光重合性組成物
WO1994020575A1 (en) 1993-03-01 1994-09-15 Nippon Zeon Co., Ltd. Resin composition and molding produced therefrom
DE4340834A1 (de) 1993-03-15 1994-09-22 Siemens Ag Phosphormodifizierte Epoxidharze, Verfahren zu ihrer Herstellung sowie ihre Verwendung
JP3588498B2 (ja) 1994-03-14 2004-11-10 日本ゼオン株式会社 エポキシ基を有する環状オレフィン系樹脂組成物および該樹脂組成物を用いた絶縁材料
JP3443165B2 (ja) * 1994-06-06 2003-09-02 マックダーミッド・インコーポレーテッド 感光性樹脂組成物
JPH0820692A (ja) 1994-07-07 1996-01-23 Nippon Zeon Co Ltd 環状オレフィン樹脂組成物およびその架橋物
KR100269580B1 (ko) 1994-12-01 2000-10-16 엔도 마사루 다층 프린트 배선판 및 그 제조방법(multilayer printed wiring board and process for producing the same)
JP3101197B2 (ja) 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
JPH08181458A (ja) 1994-12-27 1996-07-12 Sony Corp 多層プリント配線板及びその製造方法
JPH08236906A (ja) 1995-03-01 1996-09-13 Asahi Chem Ind Co Ltd 新規なオーバーコート材
JPH0940751A (ja) * 1995-07-27 1997-02-10 Taiyo Ink Mfg Ltd 耐衝撃性絶縁樹脂組成物
JP4030025B2 (ja) 1995-09-14 2008-01-09 株式会社日本触媒 光硬化性液状ソルダーレジスト用インキ組成物
US6179008B1 (en) * 1996-02-09 2001-01-30 The Yokohama Rubber Co., Ltd. Thermoplastic elastomer composition, process for the preparation there of, hose made by using the composition, and process for the production thereof
JPH09219588A (ja) 1996-02-13 1997-08-19 Toppan Printing Co Ltd プリント配線板とその製造方法
JPH09258446A (ja) * 1996-03-22 1997-10-03 Toshiba Chem Corp 感光性樹脂組成物
US6254971B1 (en) * 1996-06-07 2001-07-03 Asahi Kasei Kabushiki Kaisha Resin-having metal foil for multilayered wiring board, process for producing the same, multilayered wiring board, and electronic device
SG55351A1 (en) * 1996-07-17 1998-12-21 Asahi Chemical Ind Photosensitive resin composition for photocast-molding
US6472082B2 (en) * 1996-10-29 2002-10-29 Nippon Zeon Co., Ltd. Modified thermoplastic norbornene polymer and process for the production thereof
US5834565A (en) * 1996-11-12 1998-11-10 General Electric Company Curable polyphenylene ether-thermosetting resin composition and process
US6217987B1 (en) 1996-11-20 2001-04-17 Ibiden Co. Ltd. Solder resist composition and printed circuit boards
JP3770342B2 (ja) 1996-11-26 2006-04-26 大日本インキ化学工業株式会社 リン原子含有エポキシ樹脂の製造方法、難燃性エポキシ樹脂組成物及び電気積層板
EP1448033A1 (en) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on a circuit board
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JPH10308567A (ja) 1997-05-08 1998-11-17 Mitsubishi Gas Chem Co Inc 電気回路基板の製造法
KR100480548B1 (ko) * 1997-06-06 2005-04-07 제온 코포레이션 환상 올레핀계 중합체를 포함하는 수지부착 금속박, 이를사용하는 적층판 및 다층적층판, 및 다층적층판의제조방법
JPH1112499A (ja) * 1997-06-20 1999-01-19 Hitachi Chem Co Ltd 耐湿熱性変性ポリアミドイミド樹脂ペースト及びこれを用いた電子部品
JP2936263B2 (ja) 1997-06-30 1999-08-23 三洋化成工業株式会社 重合性樹脂およびそれを用いた絶縁体
JPH1160689A (ja) * 1997-08-13 1999-03-02 Dainippon Ink & Chem Inc 難燃性エポキシ樹脂組成物
USRE40947E1 (en) * 1997-10-14 2009-10-27 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP3444774B2 (ja) 1997-12-22 2003-09-08 日本特殊陶業株式会社 スルーホール充填用ペースト及びそれを用いたプリント配線板
JPH11143073A (ja) 1997-11-11 1999-05-28 Ngk Spark Plug Co Ltd プリント配線板用レジスト材
US6583198B2 (en) * 1997-11-28 2003-06-24 Hitachi Chemical Company, Ltd. Photo curable resin composition and photosensitive element
JPH11181398A (ja) 1997-12-25 1999-07-06 Hitachi Chem Co Ltd 接着剤組成物、この接着剤組成物を用いてなる多層プリント配線板及び多層プリント配線板の製造方法
JP4282127B2 (ja) 1997-12-29 2009-06-17 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
DE69918485T2 (de) * 1998-04-13 2005-09-01 Mitsuboshi Belting Ltd., Kobe Mehrschichtige Haut, Verfahren zum Schlickergiessen dieser Haut und Verwendung dieser Haut
JP3595163B2 (ja) * 1998-05-26 2004-12-02 松下電器産業株式会社 電子機器
US6331593B1 (en) 1998-06-17 2001-12-18 Sumitomo Chemical Limited., Co. Resin composition pellet
US7514637B1 (en) 1999-08-06 2009-04-07 Ibiden Co., Ltd. Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
JP4504332B2 (ja) 2006-06-12 2010-07-14 オリンパスメディカルシステムズ株式会社 手術システム及びそのシステム稼働情報告知方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06167806A (ja) * 1992-11-30 1994-06-14 Sony Corp ソルダーレジストインキ組成物及びこれを用いたプリント配線基板
GB2288404A (en) * 1994-03-14 1995-10-18 Nippon Zeon Co Epoxy group-containing cycloolefin resin compositions
JPH09136931A (ja) * 1995-09-14 1997-05-27 Nippon Shokubai Co Ltd ポリマー微粒子分散型ラジカル重合性樹脂組成物
JPH09157316A (ja) * 1995-12-11 1997-06-17 Asahi Chem Ind Co Ltd 新規な光硬化性樹脂組成物
JPH11199852A (ja) * 1998-01-16 1999-07-27 Ibiden Co Ltd 無電解めっき用接着剤調製用の原料組成物および無電解めっき用接着剤

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030579B2 (en) 2001-03-14 2011-10-04 Ibiden Co., Ltd. Multilayer printed wiring board
US8324512B2 (en) 2001-03-14 2012-12-04 Ibiden Co., Ltd. Multilayer printed wiring board
US9040843B2 (en) 2001-03-14 2015-05-26 Ibiden Co., Ltd. Multilayer printed wiring board
US8161637B2 (en) 2009-07-24 2012-04-24 Ibiden Co., Ltd. Manufacturing method for printed wiring board
US9113562B2 (en) 2009-07-24 2015-08-18 Ibiden Co., Ltd. Manufacturing method for printed wiring board

Also Published As

Publication number Publication date
EP2053908B1 (en) 2011-12-21
US7916492B1 (en) 2011-03-29
TW200410606A (en) 2004-06-16
TWI236327B (en) 2005-07-11
TWI235633B (en) 2005-07-01
EP1211920A4 (en) 2007-02-28
TW200410622A (en) 2004-06-16
CN100387103C (zh) 2008-05-07
TWI233327B (en) 2005-05-21
DE60044974D1 (de) 2010-10-28
CN1378769A (zh) 2002-11-06
EP2053908A1 (en) 2009-04-29
EP1211920B1 (en) 2010-09-15
TW200410618A (en) 2004-06-16
US20080041615A1 (en) 2008-02-21
US20100163288A1 (en) 2010-07-01
TW200410623A (en) 2004-06-16
EP1211920A1 (en) 2002-06-05
TWI235632B (en) 2005-07-01
US7910836B2 (en) 2011-03-22
CN1553761A (zh) 2004-12-08
CN101925260A (zh) 2010-12-22
TWI236317B (en) 2005-07-11
EP2028915A1 (en) 2009-02-25
DE60045173D1 (de) 2010-12-09
EP2053909A1 (en) 2009-04-29
EP2053909B1 (en) 2010-10-27

Similar Documents

Publication Publication Date Title
WO2001013686A1 (fr) Carte de circuits imprimes multicouches, composition d&#39;epargne de soudage, procede de fabrication de ladite carte imprimee et dispositif semi-conducteur
KR20010082311A (ko) 다층 회로기판 및 반도체 장치
JP2001332437A (ja) コンデンサおよび多層プリント配線板
JP2001015931A (ja) 多層プリント配線板およびその製造方法
JP2002203735A (ja) コンデンサ、多層プリント配線板および多層プリント配線板の製造方法
JP2002374066A (ja) 多層プリント配線板の製造方法
JP2001053448A (ja) プリント配線板、ソルダーレジスト樹脂組成物およびプリント配線板の製造方法
JP2003101244A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP4707273B2 (ja) 多層プリント配線板の製造方法
JP4535598B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2002271040A (ja) 多層プリント配線板の製造方法
JP4592929B2 (ja) 多層回路基板
JP2001332436A (ja) コンデンサおよび多層プリント配線板
JP4605888B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4535559B2 (ja) 多層プリント配線板
JP3348846B2 (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP2002203734A (ja) コンデンサ、多層プリント配線板および多層プリント配線板の製造方法
JP4530469B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4743974B2 (ja) 樹脂フィルムおよび多層プリント配線板の製造方法
JP2001244640A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP2001094239A (ja) 多層プリント配線板および半導体装置
JP2001291961A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2002053973A (ja) 無電解めっき用前処理液、無電解めっき用処理液、および、多層プリント配線板の製造方法
JP2002344143A (ja) 多層プリント配線板の製造方法
JP2001210957A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2000948266

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 008140758

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2000948266

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10049270

Country of ref document: US