JP4455669B1 - 半導体基板の表面処理方法 - Google Patents

半導体基板の表面処理方法 Download PDF

Info

Publication number
JP4455669B1
JP4455669B1 JP2009243777A JP2009243777A JP4455669B1 JP 4455669 B1 JP4455669 B1 JP 4455669B1 JP 2009243777 A JP2009243777 A JP 2009243777A JP 2009243777 A JP2009243777 A JP 2009243777A JP 4455669 B1 JP4455669 B1 JP 4455669B1
Authority
JP
Japan
Prior art keywords
semiconductor substrate
water
protective film
repellent protective
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009243777A
Other languages
English (en)
Other versions
JP2010114439A (ja
Inventor
田 寛 冨
出 辰 彦 小
口 寿 史 大
山 賢太郎 島
森 弘 恭 飯
麗 楠 季
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009243777A priority Critical patent/JP4455669B1/ja
Application granted granted Critical
Publication of JP4455669B1 publication Critical patent/JP4455669B1/ja
Publication of JP2010114439A publication Critical patent/JP2010114439A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02101—Cleaning only involving supercritical fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S134/00—Cleaning and liquid contact with solids
    • Y10S134/902—Semiconductor wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Solid Materials (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】パターンの倒壊を防止しつつ基板を洗浄・乾燥させる半導体基板の表面処理方法を提供する。
【解決手段】薬液を用いて半導体基板を洗浄し、純水を用いて前記薬液を除去し、前記半導体基板表面に撥水性保護膜を形成し、純水を用いて前記半導体基板をリンスし、前記半導体基板を乾燥させる。
【選択図】図１

Description

本発明は半導体基板の表面処理方法に関するものである。
半導体装置の製造工程には、リソグラフィ工程、エッチング工程、イオン注入工程などの様々な工程が含まれている。各工程の終了後、次の工程に移る前に、ウェーハ表面に残存した不純物や残渣を除去してウェーハ表面を清浄にするためのクリーニング（洗浄）工程及び乾燥工程が実施されている。
近年、素子の微細化に伴い、リソグラフィ工程（露光・現像）後のレジストパターンを現像し、乾燥させる際に毛細管現象により、レジストパターンが倒壊する問題が生じた。このような問題を解決するため、レジストパターンの表面を撥水化し、レジストパターンと現像液及びリンス純水との間に働く毛管力を低下させる方法が提案されている（例えば特許文献１参照）。この方法では、レジストパターンの表面に有機物が付着するが、この有機物はレジストパターンと共に、リソグラフィ工程後のエッチング工程で除去される。
また、例えば、エッチング工程後のウェーハの洗浄処理では、ウェーハの表面に洗浄処理のための薬液が供給され、その後に純水が供給されてリンス処理が行われる。リンス処理後は、ウェーハ表面に残っている純水を除去してウェーハを乾燥させる乾燥処理が行われる。乾燥処理を行う方法としては、例えばＩＰＡ（イソプロピルアルコール）を用いてウェーハ上の純水をＩＰＡに置換してウェーハを乾燥させるものが知られている（例えば特許文献２参照）。この乾燥処理時に、液体の表面張力によりウェーハ上に形成されたデバイス実パターンが倒壊するという問題があった。また、ＩＰＡより表面張力の低いＨＦＥ（ハイドロフルオロエーテル）を用いてもパターン倒壊を抑制することは困難であった。このような問題を解決するため、表面張力がゼロとなる超臨界乾燥が提案されている。しかし、超臨界乾燥は量産工程に適用することが困難であり、また、超臨界雰囲気を実現するチャンバ内に水分等が持ち込まれた場合、パターンの倒壊を防止できないという問題があった。
特開平７−１４２３４９ 特許第３８６６１３０号明細書
本発明はパターンの倒壊を防止しつつ基板を洗浄・乾燥させる半導体基板の表面処理方法を提供することを目的とする。
本発明の一態様による半導体基板の表面処理方法は、半導体基板上に少なくともそれぞれの一部にシリコンを含む膜を有する複数の凸形状パターンを形成し、前記凸形状パターン表面を薬液を用いて洗浄及び改質し、改質された前記凸形状パターン表面に撥水性保護膜を形成し、前記撥水性保護膜形成後に水を用いて前記半導体基板をリンスし、前記半導体基板を乾燥させ、前記凸形状パターンを残存させて前記撥水性保護膜を除去するものである。
本発明の一態様による半導体基板の表面処理方法は、半導体基板上に少なくともそれぞれの一部にシリコンを含む膜を有する複数の凸形状パターンを形成し、前記凸形状パターン表面の加工残渣を第１薬液を用いて洗浄し、洗浄された前記凸形状パターン表面を第２薬液を用いて改質し、改質された前記凸形状パターン表面に撥水性保護膜を形成し、前記撥水性保護膜形成後に水を用いて前記半導体基板をリンスし、前記半導体基板を乾燥させ、前記凸形状パターンを残存させて前記撥水性保護膜を除去するものである。
本発明の一態様による半導体基板の表面処理方法は、半導体基板上に少なくともそれぞれの一部にシリコンを含む膜を有する複数の凸形状パターンを形成し、前記凸形状パターン表面を薬液を用いて改質し、改質された前記凸形状パターン表面に撥水性保護膜を形成し、前記撥水性保護膜形成後に水を用いて前記半導体基板をリンスし、前記半導体基板を乾燥させ、前記凸形状パターンを残存させて前記撥水性保護膜を除去するものである。
本発明によれば、パターンの倒壊を防止しつつ基板を洗浄・乾燥できる。
本発明の第１及び第４の実施形態による表面処理方法を説明するフローチャートである。 同第１及び第４の実施形態による表面処理装置の概略構成図である。 パターンにかかる液体の表面張力を説明する図である。 撥水性保護膜の形成を行った場合と行わなかった場合の乾燥処理後のパターン状態を示す図である。 本発明の第２及び第５の実施形態による表面処理方法を説明するフローチャートである。 同第２及び第５の実施形態による表面処理装置の概略構成図である。 本発明の第３及び第６の実施形態による表面処理方法を説明するフローチャートである。 洗浄シーケンスとパターンに対する水の接触角との関係を示すグラフである。 本発明の第７の実施形態による半導体装置の製造方法を説明する工程断面図である。 図９に続く工程断面図である。 図１０に続く工程断面図である。 図１１に続く工程断面図である。 図１２に続く工程断面図である。 図１３に続く工程断面図である。 図１４に続く工程断面図である。 図１５に続く工程断面図である。 図１６に続く工程断面図である。 本発明の第８の実施形態による半導体装置の製造方法を説明する工程断面図である。 図１８に続く工程断面図である。 図１９に続く工程断面図である。 図２０に続く工程断面図である。 図２１に続く工程断面図である。 図２２に続く工程断面図である。 図２３に続く工程断面図である。
半導体装置の製造工程における洗浄工程の課せられた課題は半導体基板上に形成された微細パターン構造に欠陥(パターン欠落、傷、パターン細り、基板掘れ等)を生じさせることなく、半導体基板表面を清浄な表面状態に戻すことである。具体的には、洗浄する対象は一般的には半導体製造プロセスに用いられるリソグラフィプロセスで用いるレジスト材料、又はドライエッチングプロセス時に半導体ウェーハ表面に残存した反応副生成物(残渣)、各プロセス後にウェーハ表面に残る金属不純物、有機汚染物質等であり、これら洗浄対象物を残したまま、次工程の製造プロセスへウェーハを流品させることは、デバイス製造歩留まりを確実に低下させてしまう。
従って、洗浄プロセスには半導体基板上に形成された微細パターン構造に欠陥(パターン欠落、傷、パターン細り、基板掘れ等)を生じさせることなく、洗浄後に清浄な半導体ウェーハ表面を形成するという重要な役割がある。素子の微細化に伴い、洗浄工程に要求される清浄度は高くなってきている。
一方、昨今の高アスペクトで凸形状の微細パターンをもつ構造（例えばパターンサイズが３０ｎｍ以下でかつ、アスペクト比が１０以上の構造）においては、レジストプロセスで用いられている撥水化技術を適用するだけでは撥水度が不十分であったため、パターン倒壊を抑制することは困難であった。また、この方法ではパターン表面を汚染する問題もあった。以下の実施形態により高アスペクトで凸形状の微細パターンを持つ構造に対して、パターン表面を清浄に保ちつつ、従来よりも高い撥水度を実現し、パターン倒壊を抑制することができる。
（第１の実施形態）本発明の第１の実施形態に係る半導体基板の表面処理方法を図１に示すフローチャート及び図２に示す表面処理装置の要部の断面図を用いて説明する。図２に示す表面処理装置は複数枚の半導体基板の洗浄・乾燥を一括して行うバッチ式のものである。
（ステップＳ１０１）半導体基板１を基板保持部２で保持し、処理槽３に導入する。
（ステップＳ１０２）処理薬液供給部（図示せず）から処理槽３へ薬液を供給し、半導体基板１の洗浄を行う。薬液には例えば硫酸と過酸化水素水の混合溶液（ＳＰＭ）が用いられる。
（ステップＳ１０３）処理薬液供給部から処理槽３へ純水を供給し、半導体基板１のリンスを行い、ステップＳ１０２で用いた薬液成分を除去する。
（ステップＳ１０４）処理薬液供給部から処理槽３へ界面活性剤（水溶性界面活性剤）を供給し、半導体基板１表面に濡れ性が低い保護膜（撥水性保護膜）を形成する。界面活性剤は分子に疎水基と親水基の両方を持った物質である。
（ステップＳ１０５）処理薬液供給部から処理槽３へ純水を供給し、残留している界面活性剤をリンスアウトする。
（ステップＳ１０６）半導体基板１の乾燥処理を行う。例えば半導体基板１を処理槽３から引き上げて気体供給部（図示せず）からドライエアを供給し蒸発乾燥させる。減圧乾燥法を用いてもよい。
また、処理槽３上部の空間に乾燥薬品供給部（図示せず）より乾燥薬品（ＩＰＡ等）を液体、蒸気、又はミスト状で、単体又は窒素等のガスと共に供給し、半導体基板１を浸漬している純水を抜いて、徐々に液面を下げて乾燥を行うようにしてもよい。また、ＨＦＥ等の表面張力の低い液体を用いて乾燥を行ってもよい。
半導体基板１に形成されているパターンは撥水性保護膜に覆われているため、液体の接触角θが大きく（９０°に近く）なる。
図３に半導体基板１上に形成されているパターン４の一部が液体５に濡れた状態を示す。ここで、パターン４間の距離をＳｐａｃｅ、液体５の表面張力をγとすると、パターン４にかかる力ＰはＰ＝２×γ×ｃｏｓθ・Ｈ／Ｓｐａｃｅ・・・（式１）となる。
θが９０°に近付くことで、ｃｏｓθが０に近づき、乾燥処理時にパターンに作用する液体の表面張力Ｐが小さくなることが分かる。これにより乾燥処理の際にパターンが倒壊することを防止することができる。
（ステップＳ１０７）ドライアッシングやオゾンガス処理等の灰化処理を行い、半導体基板１表面に形成された撥水性保護膜を除去する。
このような撥水性保護膜の形成を行った場合と行わなかった場合の乾燥処理後のパターンの状態を図４に示す。ライン高さが１５０ｎｍ、１７０ｎｍ、２００ｎｍの３種類、ライン幅が普通、細、極細（普通＞細＞極細）の３種類のパターンについて表面処理を行った。
図４（ａ）から分かるように、保護膜の形成を行わない場合、ライン幅が極細のパターンは１５０ｎｍ、１７０ｎｍ、２００ｎｍのいずれのライン高さにおいてもパターン倒壊が発生した。また、ライン幅が細で、ライン高さが２００ｎｍにおいてもパターン倒壊が発生した。
一方、図４（ｂ）から分かるように、撥水性保護膜の形成を行うと、ライン幅が極細で、ライン高さが２００ｎｍのパターン以外ではパターン倒壊を防止することができた。撥水性保護膜を形成することで、アスペクト比が高いパターンでも、洗浄・乾燥によるパターン倒壊を防止でき、倒壊マージンを向上させられることが分かる。
このように、半導体基板１表面の洗浄を行う際に、基板表面に撥水性の保護膜を形成することで、乾燥処理時の微細パターン倒壊を防止することができる。
（第２の実施形態）本発明の第２の実施形態に係る半導体基板の表面処理方法を図５に示すフローチャート及び図６に示す表面処理装置の要部の断面図を用いて説明する。図６に示す表面処理装置は半導体基板に処理液を供給して基板を１枚ずつ処理する枚葉式のものである。
（ステップＳ２０１）処理対象の半導体基板１０が搬送部（図示せず）により搬入され、スピンチャック１１に受け渡される。スピンチャック１１は半導体基板１０をほぼ水平に保持して回転させる基板保持回転機構である。
スピンチャック１１は、略鉛直方向に延びた回転軸１２、回転軸１２の上端に取り付けられた円板状のスピンベース１３、及びスピンベース１３の周縁部に設けられ、基板を挟持するチャックピン１４を有する。
（ステップＳ２０２）半導体基板１０を所定の回転速度で回転させ、スピンチャック１１の上方に設けられたノズル１５から半導体基板１０の表面の回転中心付近に薬液を供給する。薬液は例えばＳＰＭである。
薬液が半導体基板１０の回転による遠心力を受けて、半導体基板１０表面全域に行き渡り、半導体基板１０の薬液（洗浄）処理が行われる。
（ステップＳ２０３）ノズル１５から半導体基板１０の表面の回転中心付近に純水を供給する。純水が半導体基板１０の回転による遠心力を受けて、半導体基板１０表面全域に行き渡る。これにより、半導体基板１０の表面に残留していた薬液を純水によって洗い流す純水リンス処理が行われる。
（ステップＳ２０４）ノズル１５から半導体基板１０の表面の回転中心付近にＩＰＡ等のアルコールを供給する。ＩＰＡが半導体基板１０の回転による遠心力を受けて、半導体基板１０表面全域に行き渡る。これにより、半導体基板１０の表面に残留していた純水をＩＰＡに置換するアルコールリンス処理が行われる。
（ステップＳ２０５）ノズル１５から半導体基板１０の表面の回転中心付近にシランカップリング剤を供給する。シランカップリング剤は、分子中に無機材料と親和性、反応性を有する加水分解基と、有機材料と化学結合する有機官能基とを有するものであり、例えばヘキサメチルジシラザン（ＨＭＤＳ）、テトラメチルシリルジエチルアミン（ＴＭＳＤＥＡ）等を用いることができる。
シランカップリング剤が半導体基板１０の回転による遠心力を受けて、半導体基板１０表面全域に行き渡る。これにより、半導体基板１０の表面に濡れ性が低い保護膜（撥水性保護膜）が形成される。
この撥水性保護膜は、シランカップリング剤のエステル反応が起きることで、形成される。従って、アニール処理を行って液温を上昇させたり、紫外線を照射したりすることで、反応を促進させるようにしてもよい。
（ステップＳ２０６）ノズル１５から半導体基板１０の表面の回転中心付近にＩＰＡ等のアルコールを供給する。ＩＰＡが半導体基板１０の回転による遠心力を受けて、半導体基板１０表面全域に行き渡る。これにより、半導体基板１０の表面に残留していたシランカップリング剤をＩＰＡに置換するアルコールリンス処理が行われる。
（ステップＳ２０７）ノズル１５から半導体基板１０の表面の回転中心付近に純水を供給する。純水が半導体基板１０の回転による遠心力を受けて、半導体基板１０表面全域に行き渡る。これにより、半導体基板１０の表面に残留していたＩＰＡを純水によって洗い流す純水リンス処理が行われる。
（ステップＳ２０８）半導体基板１０の乾燥処理を行う。例えば半導体基板１０の回転速度を所定のスピンドライ回転速度に上げて、半導体基板１０の表面に残っている純水を振り切って乾燥させるスピンドライ処理を行う。
半導体基板１０に形成されているパターンは撥水性保護膜に覆われているため、液体の接触角θが大きく（９０°に近く）なる。そのため、ｃｏｓθが０に近づき、乾燥処理時にパターンに作用する液体の表面張力が小さくなり、パターン倒壊を防止することができる。
（ステップＳ２０９）ドライアッシングやオゾンガス処理等の灰化処理を行い、半導体基板１０表面に形成された撥水性保護膜を除去する。
本実施形態による半導体基板の表面処理を行うことでも、上記第１の実施形態と同様の効果（図４参照）を得ることができる。
このように、半導体基板１０表面の洗浄を行う際に、基板表面に撥水性の保護膜を形成することで、乾燥処理時の微細パターン倒壊を防止することができる。
本実施形態では撥水性保護膜の形成工程（ステップＳ２０５）の前後にアルコールリンス処理を行っていたが（ステップＳ２０４、Ｓ２０６）、これは撥水性保護膜の形成時に使用するシランカップリング剤が種類によっては純水と置換可能ではない場合があるためである。従って、使用するシランカップリング剤が純水と置換可能である物質の場合は、このアルコールリンス処理を省略することができる。
（第３の実施形態）本発明の第３の実施形態に係る半導体基板の表面処理方法を図７に示すフローチャートを用いて説明する。また、図２に示す表面処理装置と同様の、複数枚の半導体基板の洗浄・乾燥を一括して行うバッチ式の表面処理装置を使用するものとする。
（ステップＳ３０１）半導体基板１を基板保持部２で保持し、処理槽３に導入する。
（ステップＳ３０２）処理薬液供給部（図示せず）から処理槽３へ薬液を供給し、半導体基板１の洗浄を行う。薬液には例えば硫酸と過酸化水素水の混合溶液（ＳＰＭ）が用いられる。
（ステップＳ３０３）処理薬液供給部から処理槽３へ純水を供給し、半導体基板１のリンスを行い、ステップＳ３０２で用いた薬液成分を除去する。
（ステップＳ３０４）処理薬液供給部から処理層３へＩＰＡ（イソプロピルアルコール）を供給し、純水をＩＰＡに置換するアルコールリンス処理を行う。
（ステップＳ３０５）処理薬液供給部から処理層３へシンナーを供給し、ＩＰＡをシンナーに置換する。シンナーにはプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）やシクロヘキサノンを用いることができる。
（ステップＳ３０６）処理薬液供給部から処理槽３へシランカップリング剤を供給し、半導体基板１表面に濡れ性が低い保護膜（撥水性保護膜）を形成する。
シランカップリング剤には、例えばヘキサメチルジシラザン（ＨＭＤＳ）、テトラメチルシリルジエチルアミン（ＴＭＳＤＥＡ）等を用いることができる。また、これらのシランカップリング剤をシンナーで希釈して用いてもよい。
（ステップＳ３０７）処理薬液供給部から処理層３へＩＰＡを供給し、シランカップリング剤をＩＰＡに置換する。
（ステップＳ３０８）処理薬液供給部から処理槽３へ純水を供給し、ＩＰＡを純水に置換する。
（ステップＳ３０９）半導体基板１の乾燥処理を行う。例えば半導体基板１を処理槽３から引き上げて気体供給部（図示せず）からドライエアを供給し蒸発乾燥させる。減圧乾燥法を用いてもよい。
また、処理槽３上部の空間に乾燥薬品供給部（図示せず）より乾燥薬品（ＩＰＡ等）を液体、蒸気、又はミスト状で、単体又は窒素等のガスと共に供給し、半導体基板１を浸漬している純水を抜いて、徐々に液面を下げて乾燥を行うようにしてもよい。また、ＨＦＥ等の表面張力の低い液体を用いて乾燥を行ってもよい。
半導体基板１０に形成されているパターンは撥水性保護膜に覆われているため、液体の接触角θが大きく（９０°に近く）なる。そのため、ｃｏｓθが０に近づき、乾燥処理時にパターンに作用する液体の表面張力が小さくなり、パターン倒壊を防止することができる。
（ステップＳ３１０）ドライアッシングやオゾンガス処理等の灰化処理を行い、半導体基板１表面に形成された撥水性保護膜を除去する。
このように、半導体基板１０表面の洗浄を行う際に、基板表面に撥水性の保護膜を形成することで、乾燥処理時の微細パターン倒壊を防止することができる。
撥水化処理（ステップＳ３０６）に用いられるシランカップリング剤は、ヒドロキシル基を有するＩＰＡやＨ２Ｏが加わると、加水分解を起こし、撥水化能力が低下することが知られている。撥水化能力の低下はパターン倒壊防止効果を低減させる。
そこで、本実施形態では、純水リンス（ステップＳ３０３）、ＩＰＡ置換（ステップＳ３０４）を行った後、撥水化処理（ステップＳ３０６）を行う前に、シンナー処理（ステップＳ３０５）を行い、ヒドロキシル基を含まないシンナーでＩＰＡを置換している。
そのため、シランカップリング剤の撥水化能力が低下せず、パターン倒壊を防止することができる。なお、シンナーが水と置換可能である場合にはＩＰＡ置換（ステップＳ３０４）を省略しても構わない。また、上記した第２の実施形態と同様に、使用するシランカップリング剤が純水と置換可能である場合は、ステップＳ３０７のアルコールリンス処理を省略することができる。
上記第１、第３の実施形態ではバッチ式の表面処理装置を用いていたが、枚葉式にも適用できる。同様に、上記第２の実施形態では枚葉式の表面処理装置を用いていたが、バッチ式にも適用できる。
上記実施形態では半導体基板の乾燥処理の後に撥水性保護膜を除去するための灰化処理を行っていたが、乾燥処理の後にＲＩＥ工程を行う場合などは、そのＲＩＥ工程で撥水性保護膜も除去されるため、灰化処理を行わなくてもよい。
なお、上記実施形態で説明した撥水性保護膜形成は、例えば下地微細パターンの表面が酸化膜、窒化膜等の「親水性を示す物質」に対して「撥水性を示す保護膜」を形成するものである。下地微細パターンがポリシリコン、アモルファスシリコン等であり、この下地微細パターンにフッ化水素系薬液処理を施した場合、さらに撥水性を高める為に、上記実施形態で説明した界面活性剤又はシランカップリング剤を用いることができる。
基板上に形成されたパターンの倒壊を防止するためには、パターンにかかる力（上記式１で表されるＰ）を低減する必要がある。上記式１のパラメータのうち、Ｓｐａｃｅはパターン寸法で決まる固定パラメータであり、濡れ性ｃｏｓθは微細パターン（の表面）を構成する物質と液体との関係で決まる固定パラメータであるため、従来の基板処理では表面張力γに着目し、γの小さい液体を用いることによりパターンにかかる力の低減を図っていた。しかし、γを下げるにも限界があり、パターン倒壊を防止できなくなっていた。
これに対し、上述したように、本発明の実施形態による表面処理方法は、パターン表面に撥水性保護膜を形成し、濡れ性ｃｏｓθを制御することで乾燥処理時にパターンにかかる力を極めて小さくし、パターン倒壊を防止可能とした。
上記実施形態による表面処理方法は、アスペクト比が８以上の時のパターン倒壊防止に
特に効果がある。
（第４の実施形態）本発明の第４の実施形態に係る半導体基板の表面処理方法を図１に示すフローチャート及び図２に示す表面処理装置の要部の断面図を用いて説明する。図２に示す表面処理装置は複数枚の半導体基板の洗浄・乾燥を一括して行うバッチ式のものである。
（ステップＳ１０１）表面の所定の領域に複数の凸形状パターンを有する半導体基板１を基板保持部２で保持し、処理槽３に導入する。この凸形状パターンは、例えば、ラインアンドスペースパターン等であり、凸形状パターンの少なくとも一部は、シリコンを含む膜により形成されている。凸形状パターンは、例えば、ＲＩＥ（Reactive Ion Etching）法等により形成される。
（ステップＳ１０２）処理薬液供給部（図示せず）から処理槽３へ薬液を供給し、半導体基板１の洗浄を行う。薬液には例えば硫酸と過酸化水素水の混合溶液（ＳＰＭ）やアンモニア過酸化水素水を含むＳＣ−１（Standard Clean 1）等が用いられる。この洗浄によって半導体基板１表面に残存した不純物や残渣を除去する。
（ステップＳ１０３）処理薬液供給部から処理槽３へ純水を供給し、半導体基板１のリンスを行い、ステップＳ１０２で用いた薬液成分を除去する。
（ステップＳ１０４）処理薬液供給部から処理槽３へ界面活性剤（水溶性界面活性剤）を供給し、半導体基板１表面に濡れ性が低い保護膜（撥水性保護膜）を形成する。界面活性剤は分子に疎水基と親水基の両方を持った物質である。半導体基板１の表面が親水性の場合は界面活性剤の親水基が基板と結合し、疎水基が外方に向くため、結果として半導体基板１の表面は撥水性になる。一方、半導体基板１の表面が疎水性の場合は界面活性剤の疎水基が基盤と結合し、親水基が外方に向くため、結果として半導体基板１の表面は親水性になる。そのため、界面活性剤を用いて撥水性保護膜を形成する前に、酸化効果のある薬液を用いて表面を酸化するとよい。酸化効果のある薬液としてＳＣ−１等がある。
従って、酸化効果のある薬液を用いてステップＳ１０２の工程を行うことにより凸形状のパターン表面の洗浄及び酸化を行うことができるため望ましい。より好ましくは、洗浄工程と改質工程とを分けることにより、凸形状の微細パターンの被洗浄面を清浄化した後、清浄化された面に対し改質を行うため、酸化効果を有する薬液を用いる場合に対して改質効果をさらに向上させることができる。例えば、洗浄薬液としてＳＰＭを、改質薬液としてＳＣ１を用いることが考えられる。
（ステップＳ１０５）処理薬液供給部から処理槽３へ純水を供給し、残留している界面活性剤をリンスアウトする。ここで、リンスアウトとはリンス処理により半導体基板１上に残留した薬液成分や界面活性剤等を除去する工程のことを指す。
（ステップＳ１０６）撥水性保護膜が表面に形成された半導体基板１の乾燥処理を行う。例えば半導体基板１を処理槽３から引き上げて気体供給部（図示せず）からドライエアを供給し蒸発乾燥させる。減圧乾燥法を用いてもよい。
また、処理槽３上部の空間に乾燥薬品供給部（図示せず）より乾燥薬品（ＩＰＡ等）を液体、蒸気、又はミスト状で、単体又は窒素等のガスと共に供給し、半導体基板１を浸漬している純水を抜いて、徐々に液面を下げて乾燥を行うようにしてもよい。また、ＨＦＥ等の表面張力の低い液体を用いて乾燥を行ってもよい。
図３に半導体基板１上に形成されているパターン４の一部が液体５に濡れた状態を示す。式１のθが９０°に近付くと、毛細管力に起因する力に対して垂直方向の表面張力成分も無視できなくなる。この場合、液面の高さをＨ、パターン４間の距離をＳｐａｃｅ、液体５の表面張力をγとすると、パターン４にかかる力ＰはＰ＝２×γ×ｃｏｓθ・Ｈ／Ｓｐａｃｅ＋γ×ｓｉｎθ（式２）となる。前記式２において第１項は毛細管力に起因する力を示し、第２項は表面張力自身がパターンに与える力を示す。
θが９０°に近付くことで、ｃｏｓθが０に近づき、乾燥処理時にパターンに作用する力Ｐが小さくなることが分かる。これにより乾燥処理の際にパターンが倒壊することを防止することができる。ただし、９０°近くになると、第２項の力が無視できなくなるため、パターンにかかる力がゼロなる角度は９５°前後となる。
（ステップＳ１０７）ドライアッシングやオゾンガス処理等の灰化処理を行い、半導体基板１表面に形成された撥水性保護膜を除去する。本実施形態は半導体基板の表面を洗浄・乾燥させるものであるので、撥水性保護膜の除去を行うことにより清浄化工程が終了となる。なお、この工程の後の工程で撥水化保護膜が除去される場合には乾燥後、すぐに撥水化保護膜を除去しなくても構わない。
このように、半導体基板１表面の洗浄を行う際に、基板表面に撥水性の保護膜を形成することで、乾燥処理時の凸形状の微細パターン倒壊を防止することができる。
（第５の実施形態）本発明の第５の実施形態に係る半導体基板の表面処理方法を図５に示すフローチャート及び図６に示す表面処理装置の要部の断面図を用いて説明する。図６に示す表面処理装置は半導体基板に処理液を供給して基板を１枚ずつ処理する枚葉式のものである。
（ステップＳ２０１）表面の所定の領域に複数の凸形状パターンを有する処理対象の半導体基板１０が搬送部（図示せず）により搬入され、スピンチャック１１に受け渡される。スピンチャック１１は半導体基板１０をほぼ水平に保持して回転させる基板保持回転機構である。この凸形状パターンは、例えば、ラインアンドスペースパターン等であり、凸形状パターンの少なくとも一部は、シリコンを含む膜により形成されている。凸形状パターンは、例えば、ＲＩＥ（Reactive Ion Etching）法等により形成される。
スピンチャック１１は、略鉛直方向に延びた回転軸１２、回転軸１２の上端に取り付けられた円板状のスピンベース１３、及びスピンベース１３の周縁部に設けられ、基板を挟持するチャックピン１４を有する。
（ステップＳ２０２）半導体基板１０を所定の回転速度で回転させ、スピンチャック１１の上方に設けられたノズル１５から半導体基板１０の表面の回転中心付近に薬液を供給する。薬液は例えばＳＰＭやＳＣ−１である。
薬液が半導体基板１０の回転による遠心力を受けて、半導体基板１０表面全域に行き渡り、半導体基板１０の薬液（洗浄）処理が行われる。
（ステップＳ２０３）ノズル１５から半導体基板１０の表面の回転中心付近に純水を供給する。純水が半導体基板１０の回転による遠心力を受けて、半導体基板１０表面全域に行き渡る。これにより、半導体基板１０の表面に残留していた薬液を純水によって洗い流す純水リンス処理が行われる。
（ステップＳ２０４）ノズル１５から半導体基板１０の表面の回転中心付近にＩＰＡ等のアルコールを供給する。ＩＰＡが半導体基板１０の回転による遠心力を受けて、半導体基板１０表面全域に行き渡る。これにより、半導体基板１０の表面に残留していた純水をＩＰＡに置換するアルコールリンス処理が行われる。
（ステップＳ２０５）ノズル１５から半導体基板１０の表面の回転中心付近にシランカップリング剤を供給する。シランカップリング剤は、分子中に無機材料と親和性、反応性を有する加水分解基と、有機材料と化学結合する有機官能基とを有するものであり、例えばヘキサメチルジシラザン（ＨＭＤＳ）、テトラメチルシリルジエチルアミン（ＴＭＳＤＥＡ）等を用いることができる。
シランカップリング剤が半導体基板１０の回転による遠心力を受けて、半導体基板１０表面全域に行き渡る。これにより、半導体基板１０の表面に濡れ性が低い保護膜（撥水性保護膜）が形成される。
この撥水性保護膜は、シランカップリング剤のエステル反応が起きることで、形成される。従って、アニール処理を行って液温を上昇させたり、紫外線を照射したりすることで、反応を促進させるようにしてもよい。
なお、従来のレジストパターンの現像工程の場合における撥水化とは異なり、本実施形態では例えば、洗浄工程後のシリコン系の部材からなる微細パターンについて処理を行っている。たとえば、シリコン窒化膜やポリシリコン等のシリコン系膜の場合はシランカップリング剤を用いたシリル化処理を行ってもシリル化反応が不十分となり、パターンの倒壊を抑制するために十分な撥水性を得られない場合がある。しかし、本実施形態ではパターンを、シリコン系材料の表面を酸化可能な酸化剤を含む処理薬液による処理を追加することで、シリコン系材料の表面をシリコン酸化物系の化学酸化膜に変えることができる。その後に、シリル化処理を行っているため、シリル化処理後の撥水性を向上させることができる。
たとえばシリコン系膜の場合には、図８（ａ）に示すように、ｄＨＦ処理のみを行って撥水性保護膜を形成すると、水の接触角は８９度である。これにＨ２Ｏ２処理を加えると、接触角は９５度まで向上する。これはシリコン系膜の表面に適度な酸化膜が形成されたためと考えられる。
また、シリコン窒化膜の場合には、図８（ｂ）に示すように、ｄＨＦ処理のみを行って撥水性保護膜を形成すると、水の接触角は約４６度である。これにＨ２Ｏ２処理を加えると５４度まで向上し、ＳＰＭ処理を追加すると、５９度まで向上する。これは洗浄後の基板表面に撥水処理が施されやすいように最適な改質処理を加えること、つまりＳｉＮ表面が酸化剤によりＳｉＯ２化され、撥水性保護膜を形成されやすくなったためと考えられる。
また、ＲＩＥ（Reactive Ion Etching）加工後には加工残渣が多く発生する。加工残渣が残った状態では撥水性保護膜は形成されにくい。そこで、ＳＰＭ処理等で残渣を除去することは、撥水性保護膜を形成する上でも有効である。さらに、ＲＩＥ加工で表面にプラズマダメージが蓄積され、ダングリングボンドができる。そこで、酸化効果のある薬液で改質処理すると、ダングリングボンドはＯＨ基で修飾される。ＯＨ基が多く存在すると、シリル化反応確率が高くなり、水性保護膜が形成されやすくなるため、より高い撥水度を得ることができる。この例では、微細パターンがシリコン酸化膜でも効果が得られる。
なお、上記に記載した説明では、半導体基板１０の洗浄後に、洗浄薬液とはことなる処理薬液により半導体基板１０の表面を改質する例について説明した。洗浄薬液が改質効果を兼ねる、すなわち酸化効果を持つものであれば別途改質処理を行わなくても構わない。しかし、洗浄工程と改質工程とを分けることにより、凸形状の微細パターンの被洗浄面を清浄化した後、清浄化された面に対し改質を行うため、酸化効果を有する薬液を用いる場合に対して改質効果をさらに向上させることができるため望ましい。
（ステップＳ２０６）ノズル１５から半導体基板１０の表面の回転中心付近にＩＰＡ等のアルコールを供給する。ＩＰＡが半導体基板１０の回転による遠心力を受けて、半導体基板１０表面全域に行き渡る。これにより、半導体基板１０の表面に残留していた未反応のシランカップリング剤をＩＰＡに置換するアルコールリンス処理が行われる。
（ステップＳ２０７）ノズル１５から半導体基板１０の表面の回転中心付近に純水を供給する。純水が半導体基板１０の回転による遠心力を受けて、半導体基板１０表面全域に行き渡る。これにより、半導体基板１０の表面に残留していたＩＰＡを純水によって洗い流す純水リンス処理が行われる。
（ステップＳ２０８）半導体基板１０の乾燥処理を行う。例えば半導体基板１０の回転速度を所定のスピンドライ回転速度に上げて、半導体基板１０の表面に残っている純水を振り切って乾燥させるスピンドライ処理を行う。
（ステップＳ２０９）ドライアッシングやオゾンガス処理等の灰化処理を行い、半導体基板１０表面に形成された撥水性保護膜を除去する。本実施形態は半導体基板の表面を洗浄・乾燥させるものであるので、撥水性保護膜の除去を行うことにより清浄化工程が終了となる。なお、この工程の後の工程で撥水化保護膜が除去される場合には乾燥後、すぐに撥水化保護膜を除去しなくても構わない。
このように、本実施形態による半導体基板の表面処理を行うことでも、半導体基板１０表面の洗浄を行う際に、基板表面に撥水性の保護膜を形成することで、乾燥処理時の凸形状の微細パターン倒壊を防止することができる。
本実施形態では撥水性保護膜の形成工程（ステップＳ２０５）の前後にアルコールリンス処理を行っていたが（ステップＳ２０４、Ｓ２０６）、これは撥水性保護膜の形成時に使用するシランカップリング剤が種類によっては純水と置換可能ではない場合があるためである。従って、使用するシランカップリング剤が純水と置換可能である物質の場合は、このアルコールリンス処理を省略することができる。
（第６の実施形態）本発明の第６の実施形態に係る半導体基板の表面処理方法を図７に示すフローチャートを用いて説明する。また、図２に示す表面処理装置と同様の、複数枚の半導体基板の洗浄・乾燥を一括して行うバッチ式の表面処理装置を使用するものとする。
（ステップＳ３０１）表面の所定の領域に複数の凸形状パターンを有する半導体基板１を基板保持部２で保持し、処理槽３に導入する。この凸形状パターンは、例えば、ラインアンドスペースパターン等であり、凸形状パターンの少なくとも一部は、シリコンを含む膜により形成されている。凸形状パターンは、例えば、ＲＩＥ（Reactive Ion Etching）法等により形成される。
（ステップＳ３０２）処理薬液供給部（図示せず）から処理槽３へ薬液を供給し、半導体基板１の洗浄を行う。薬液には例えば硫酸と過酸化水素水の混合溶液（ＳＰＭ）やＳＣ−１等が用いられる。
（ステップＳ３０３）処理薬液供給部から処理槽３へ純水を供給し、半導体基板１のリンスを行い、ステップＳ３０２で用いた薬液成分を除去する。
（ステップＳ３０４）処理薬液供給部から処理層３へＩＰＡ（イソプロピルアルコール）を供給し、純水をＩＰＡに置換するアルコールリンス処理を行う。
（ステップＳ３０５）処理薬液供給部から処理層３へシンナーを供給し、ＩＰＡをシンナーに置換する。シンナーにはプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）やシクロヘキサノンを用いることができる。
（ステップＳ３０６）処理薬液供給部から処理槽３へシランカップリング剤を供給し、半導体基板１表面に濡れ性が低い保護膜（撥水性保護膜）を形成する。
シランカップリング剤には、例えばヘキサメチルジシラザン（ＨＭＤＳ）、テトラメチルシリルジエチルアミン（ＴＭＳＤＥＡ）等を用いることができる。また、これらのシランカップリング剤をシンナーで希釈して用いてもよい。
なお、本実施形態においても例えば、洗浄工程後のシリコン窒化膜やシリコン系の部材からなる微細パターンについて処理を行っている。そのため、本実施形態においてもシリル化処理後の撥水性を向上させることができる。
（ステップＳ３０７）処理薬液供給部から処理層３へＩＰＡを供給し、未反応のシランカップリング剤をＩＰＡに置換する。
（ステップＳ３０８）処理薬液供給部から処理槽３へ純水を供給し、ＩＰＡを純水に置換する。
（ステップＳ３０９）半導体基板１の乾燥処理を行う。例えば半導体基板１を処理槽３から引き上げて気体供給部（図示せず）からドライエアを供給し純水を蒸発乾燥させる。減圧乾燥法を用いてもよい。
また、処理槽３上部の空間に乾燥薬品供給部（図示せず）より乾燥薬品（ＩＰＡ等）を液体、蒸気、又はミスト状で、単体又は窒素等のガスと共に供給し、半導体基板１を浸漬している純水を抜いて、徐々に液面を下げて乾燥を行うようにしてもよい。また、ＨＦＥ等の表面張力の低い液体を用いて乾燥を行ってもよい。
（ステップＳ３１０）ドライアッシングやオゾンガス処理等の灰化処理を行い、半導体基板１表面に形成された撥水性保護膜を除去する。本実施形態は半導体基板の表面を洗浄・乾燥させるものであるので、撥水性保護膜の除去を行うことにより清浄化工程が終了となる。なお、この工程の後の工程で撥水化保護膜が除去される場合には乾燥後、すぐに撥水化保護膜を除去しなくても構わない。
このように、半導体基板１０表面の洗浄を行う際に、基板表面に撥水性の保護膜を形成することで、乾燥処理時の凸形状の微細パターン倒壊を防止することができる。
上記実施形態では半導体基板の乾燥処理の後に撥水性保護膜を除去するための灰化処理を行っていたが、乾燥処理の後にＲＩＥ（反応性イオンエッチング）工程を行う場合などは、そのＲＩＥ工程で撥水性保護膜も除去されるため、灰化処理を行わなくてもよい。
なお、上記実施形態で説明した撥水性保護膜形成は、例えば下地微細パターンの表面が酸化膜、窒化膜等の「親水性を示す物質」に対して「撥水性を示す保護膜」を形成するものである。下地微細パターンがポリシリコン、アモルファスシリコン等であり、この下地微細パターンにフッ化水素系薬液処理を施した場合、さらに撥水性を高める為に、上記実施形態で説明した界面活性剤又はシランカップリング剤を用いることができる。
基板上に形成されたパターンの倒壊を防止するためには、パターンにかかる力（上記式１で表されるＰ）を低減する必要がある。上記式１のパラメータのうち、Ｓｐａｃｅはパターン寸法で決まる固定パラメータであり、濡れ性ｃｏｓθは微細パターン（の表面）を構成する物質と液体との関係で決まる固定パラメータであるため、従来の基板処理では表面張力γに着目し、γの小さい液体を用いることによりパターンにかかる力の低減を図っていた。しかし、γを下げるにも限界があり、パターン倒壊を防止できなくなっていた。
これに対し、上述したように、本発明の実施形態による表面処理方法は、パターン表面に撥水性保護膜を形成し、濡れ性ｃｏｓθを制御することで乾燥処理時にパターンにかかる力を極めて小さくし、パターン倒壊を防止可能とした。
上記実施形態による表面処理方法は、アスペクト比が８以上の時のパターン倒壊防止に特に効果がある。
（第７の実施形態）上記第４〜第６の実施形態に係る半導体基板の表面処理方法を用いた半導体装置の製造方法を図９〜図１７に示す工程断面図を用いて説明する。ここでは、ＮＡＮＤ型フラッシュメモリにおけるＳＴＩ構造の素子分離領域の加工を例として説明を行う。
図９に示すように、シリコン基板４０１上に、例えば膜厚５ｎｍのゲート酸化膜（シリコン酸化膜）４０２、膜厚１００ｎｍのポリシリコン膜４０３、膜厚１００ｎｍのシリコン窒化膜４０４、膜厚２５０ｎｍのシリコン酸化膜４０５を順に積層する。ポリシリコン膜４０３が後にフローティングゲート電極を構成する。
図１０に示すように、シリコン酸化膜４０５上に、フォトリソグラフィ技術を用いて、ライン／スペースパターンを持つレジスト層４０６を形成する。ライン幅／スペース幅は例えば２０ｎｍ／２０ｎｍである。ライン／スペースパターンは素子分離領域形成用のパターンであり、ビットライン方向と平行になっている。
図１１に示すように、レジスト層４０６をマスクとして、シリコン酸化膜４０５をＲＩＥによって加工する。シリコン窒化膜４０４がエッチングストッパとなる。
図１２に示すように、例えばＳＰＭ（硫酸と過酸化水素水の混合溶液）を用いてレジスト層４０６を除去する。例えば基板をＨ２ＳＯ４：Ｈ２Ｏ２＝４：１、１２０℃のＳＰＭに１０分浸漬させる。
続いて、純水を用いてＳＰＭをリンスアウトした後、ＳＣ−１処理を行う。例えば、基板をＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５、６０℃のアンモニア過酸化水素水に１０分浸漬させる。
続いて、純水でＳＣ−１をリンスアウトした後に、純水をＩＰＡに置換する。
図１３に示すように、シランカップリング剤を用いて、シリコン酸化膜４０５のパターン表面に撥水性保護膜４０７を形成する。シランカップリング剤としては、ＨＭＤＳやＴＭＳＤＥＡを用いることができる。パターン表面は図１２に示す工程におけるＳＰＭ処理によってＯＨ基リッチな状態になっているため、撥水性保護膜４０７が形成されやすくなっている。
また、図１２に示す工程において純水をＩＰＡに置換しているため、シランカップリング剤と純水との接触に伴う加水分解の進行を抑制し、反応性劣化（失活）を防止できる。使用されるシランカップリング剤がＩＰＡとの接触でも失活する場合は、ＩＰＡをさらにシンナーと置換することが好適である。
続いてシランカップリング剤をＩＰＡで置換し、さらにＩＰＡを純水で置換する。
その後、スピン乾燥や引き上げ乾燥等を用いて、基板を乾燥させる。撥水性保護膜４０７によりパターン表面は高撥水化しているため、表面張力が小さくなり、パターン倒壊を防止できる。
図１４に示すように、オゾンアッシング、ベーキング、ＵＶ照射等によって、撥水性保護膜４０７を除去し、清浄な状態のパターン表面が得られる。
図１５に示すように、シリコン酸化膜４０５（ハードマスク）を用いて、シリコン窒化膜４０４、ポリシリコン膜４０３、ゲート酸化膜４０２、及びシリコン基板４０１をＲＩＥによって加工し、溝４１０を形成する。加工深さは例えば２００ｎｍである。続いて、シリコン酸化膜４０５を除去する。
次に、ＲＩＥ処理によって発生した加工残渣を、希釈フッ酸（ｄＨＦ）を用いて除去する。その後、純水を用いてｄＨＦをリンスアウトする。
図１６に示すように、シランカップリング剤や界面活性剤を用いて、溝４１０の表面に撥水性保護膜４１１を形成する。
続いて、撥水性保護膜４１１の形成に用いたシランカップリング剤又は界面活性剤を純水で置換する。
その後、スピン乾燥や引き上げ乾燥等を用いて、基板を乾燥させる。撥水性保護膜４１１によりパターン表面は高撥水化しているため、表面張力が小さくなり、パターン倒壊を防止できる。
図１７に示すように、オゾンアッシング、ベーキング、ＵＶ照射等によって、撥水性保護膜４１１を除去し、清浄な状態のパターン表面が得られる。その後の工程は公知の方法と同様であるため、説明を省略する。
このように、加工パターンの洗浄時に、パターン表面を撥水化処理することで、乾燥処理におけるパターン倒壊を防止でき、製造歩留まりを向上できる。
図１５に示す工程において、ｄＨＦ処理の後に、さらにＨ２Ｏ２処理やオゾン含有水処理を行うことが好適である。ｄＨＦ処理された溝４１０の表面はＳｉ面がむき出しになっており、Ｈ２Ｏ２処理やオゾン含有水処理によって薄い酸化膜を形成した方が、撥水性保護膜４１１の形成に伴う撥水性が向上するためである。
（第８の実施形態）上記第４〜第６の実施形態に係る半導体基板の表面処理方法を用いた半導体装置の製造方法を図１８〜図２４に示す工程断面図を用いて説明する。上記第７の実施形態では、ポリシリコン膜やシリコン酸化膜等が加工対象であったが、本実施形態では金属が加工対象に含まれる場合について説明する。
図１８に示すように、金属膜からなる配線層５０１上に、金属層５０２、ポリシリコン層５０３、シリコン酸化膜層５０４を順に積層する。
図１９に示すように、シリコン酸化膜層５０４上に、フォトリソグラフィ技術を用いて、所望のパターンを持つレジスト層５０５を形成する。
図２０に示すように、レジスト層５０５をマスクとして、シリコン酸化膜層５０４をＲＩＥによって加工する。
図２１に示すように、レジスト層５０５をアッシングプロセスにより除去する。
図２２に示すように、シリコン酸化膜層５０４をマスクとして、ポリシリコン層５０３及び金属層５０２をＲＩＥによって加工する。
次に、ＲＩＥ処理によって発生した加工残渣を配線層５０１や金属層５０２に影響しない程度に希釈したＳＰＭ、ＳＣ−１、ＳＣ−２、フッ酸等の薬液を用いて除去する。その後、純水を用いて薬液をリンスアウトする。
図２３に示すように、シランカップリング剤や界面活性剤を用いて、シリコン酸化膜層５０４及びポリシリコン層５０３の表面に撥水性保護膜５０６を形成する。図２２に示す工程において、ＳＰＭ、ＳＣ−１、ＳＣ−２等の酸化効果のある薬液を用いた場合、図１８で説明したように、さらに高い撥水化状態を実現できる。
配線層５０１や金属層５０２の表面はＯＨ基が十分に存在しない等の理由により、撥水性保護膜５０６はほとんど形成されない。
続いて、撥水性保護膜５０６の形成に用いたシランカップリング剤又は界面活性剤を純水で置換する。ＩＰＡ置換した後に純水置換を行ってもよい。
その後、スピン乾燥や引き上げ乾燥等を用いて、基板を乾燥させる。撥水性保護膜５０６によりパターン表面は高撥水化しているため、表面張力、毛管力が小さくなり、パターン倒壊を防止できる。
また、撥水化処理されていない金属層５０２の側部に液面があるときは、液面の高さが低いため、毛管力は小さくなっており、パターン倒壊のおそれはほとんどない。
図２４に示すように、オゾンアッシング、ベーキング、ＵＶ照射等によって、撥水性保護膜５０６を除去し、清浄な状態のパターン表面が得られる。
このように、金属層を含むパターンに対しても、加工後に撥水化処理を施してから乾燥を行うことで、パターン倒壊を防止することができる。
本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 半導体基板
２ 基板保持部
３ 処理槽

Claims (12)

  1. 半導体基板上に少なくともそれぞれの一部にシリコンを含む膜を有する複数の凸形状パターンを形成し、
    前記凸形状パターン表面を薬液を用いて洗浄及び改質し、
    改質された前記凸形状パターン表面に撥水性保護膜を形成し、
    前記撥水性保護膜形成後に水を用いて前記半導体基板をリンスし、
    前記半導体基板を乾燥させ、
    前記凸形状パターンを残存させて前記撥水性保護膜を除去する半導体基板の表面処理方法。
  2. 半導体基板上に少なくともそれぞれの一部にシリコンを含む膜を有する複数の凸形状パターンを形成し、
    前記凸形状パターン表面の加工残渣を第１薬液を用いて洗浄し、
    洗浄された前記凸形状パターン表面を第２薬液を用いて改質し、
    改質された前記凸形状パターン表面に撥水性保護膜を形成し、
    前記撥水性保護膜形成後に水を用いて前記半導体基板をリンスし、
    前記半導体基板を乾燥させ、
    前記凸形状パターンを残存させて前記撥水性保護膜を除去する半導体基板の表面処理方法。
  3. 半導体基板上に少なくともそれぞれの一部にシリコンを含む膜を有する複数の凸形状パターンを形成し、
    前記凸形状パターン表面を薬液を用いて改質し、
    改質された前記凸形状パターン表面に撥水性保護膜を形成し、
    前記撥水性保護膜形成後に水を用いて前記半導体基板をリンスし、
    前記半導体基板を乾燥させ、
    前記凸形状パターンを残存させて前記撥水性保護膜を除去する半導体基板の表面処理方法。
  4. 前記改質は前記凸形状パターン表面を親水性にすることであることを特徴とする請求項１乃至３のいずれかに記載の半導体基板の表面処理方法。
  5. 前記改質は前記凸形状パターン表面にＯＨ基を導入することであることを特徴とする請求項４に記載の半導体基板の表面処理方法。
  6. 前記改質は前記凸形状パターン表面を酸化することであることを特徴とする請求項４に記載の半導体基板の表面処理方法。
  7. 界面活性剤を用いて前記撥水性保護膜を形成することを特徴とする請求項１乃至３のいずれかに記載の半導体基板の表面処理方法。
  8. シランカップリング剤を用いて前記撥水性保護膜を形成することを特徴とする請求項１乃至３のいずれかに記載の半導体基板の表面処理方法。
  9. 前記凸形状パターンの形成後かつ前記撥水性保護膜の形成前、及び前記撥水性保護膜の形成後かつ前記水を用いたリンスの前の少なくともいずれか一方において、アルコールを用いて前記半導体基板をリンスすることを特徴とする請求項８に記載の半導体基板の表面処理方法。
  10. 前記凸形状パターンの形成後かつ前記撥水性保護膜の形成前に、アルコールを用いて前記半導体基板をリンスし、前記アルコールをシンナーに置換することを特徴とする請求項８に記載の半導体基板の表面処理方法。
  11. 前記シリコンを含む膜は、ポリシリコン、シリコン酸化膜、シリコン窒化膜、アモルファスシリコン膜の少なくともいずれか１つを有することを特徴とする請求項１乃至３のいずれかに記載の半導体基板の表面処理方法。
  12. スピン乾燥法、蒸発乾燥法、もしくは減圧乾燥法を用いるか、またはイソプロピルアルコールもしくはハイドロフルオロエーテルを含む溶剤を用いて前記半導体基板上の水を前記溶剤に置換し、前記溶剤を蒸発乾燥させることで、前記半導体基板の乾燥を行うことを特徴とする請求項１乃至３のいずれかに記載の半導体基板の表面処理方法。
JP2009243777A 2008-06-16 2009-10-22 半導体基板の表面処理方法 Active JP4455669B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009243777A JP4455669B1 (ja) 2008-06-16 2009-10-22 半導体基板の表面処理方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008156708 2008-06-16
JP2008259636 2008-10-06
JP2009243777A JP4455669B1 (ja) 2008-06-16 2009-10-22 半導体基板の表面処理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009140992A Division JP4403202B1 (ja) 2008-06-16 2009-06-12 半導体基板の表面処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010018847A Division JP2010114467A (ja) 2008-06-16 2010-01-29 半導体基板の表面処理剤

Publications (2)

Publication Number Publication Date
JP4455669B1 true JP4455669B1 (ja) 2010-04-21
JP2010114439A JP2010114439A (ja) 2010-05-20

Family

ID=41415189

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2009140992A Active JP4403202B1 (ja) 2008-06-16 2009-06-12 半導体基板の表面処理方法
JP2009243777A Active JP4455669B1 (ja) 2008-06-16 2009-10-22 半導体基板の表面処理方法
JP2009243787A Active JP4455670B1 (ja) 2008-06-16 2009-10-22 半導体基板の表面処理装置
JP2010018847A Pending JP2010114467A (ja) 2008-06-16 2010-01-29 半導体基板の表面処理剤
JP2012114546A Active JP5622791B2 (ja) 2008-06-16 2012-05-18 半導体基板の表面処理装置
JP2014190842A Active JP5801461B2 (ja) 2008-06-16 2014-09-19 半導体基板の基板処理装置及び方法
JP2015166689A Active JP5855310B2 (ja) 2008-06-16 2015-08-26 基板処理装置、基板処理方法及び基板処理液
JP2015229761A Pending JP2016066811A (ja) 2008-06-16 2015-11-25 基板処理装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009140992A Active JP4403202B1 (ja) 2008-06-16 2009-06-12 半導体基板の表面処理方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2009243787A Active JP4455670B1 (ja) 2008-06-16 2009-10-22 半導体基板の表面処理装置
JP2010018847A Pending JP2010114467A (ja) 2008-06-16 2010-01-29 半導体基板の表面処理剤
JP2012114546A Active JP5622791B2 (ja) 2008-06-16 2012-05-18 半導体基板の表面処理装置
JP2014190842A Active JP5801461B2 (ja) 2008-06-16 2014-09-19 半導体基板の基板処理装置及び方法
JP2015166689A Active JP5855310B2 (ja) 2008-06-16 2015-08-26 基板処理装置、基板処理方法及び基板処理液
JP2015229761A Pending JP2016066811A (ja) 2008-06-16 2015-11-25 基板処理装置

Country Status (4)

Country Link
US (3) US7838425B2 (ja)
JP (8) JP4403202B1 (ja)
KR (1) KR101118437B1 (ja)
TW (2) TWI604517B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018062362A1 (ja) * 2016-09-30 2018-04-05 東京エレクトロン株式会社 基板処理方法および基板処理装置

Families Citing this family (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4884180B2 (ja) * 2006-11-21 2012-02-29 東京エレクトロン株式会社 基板処理装置および基板処理方法
TWI416608B (zh) * 2008-09-22 2013-11-21 Tokyo Electron Ltd 半導體基板之液體處理方法、半導體基板之液體處理裝置、及記憶媒體
US7892937B2 (en) * 2008-10-16 2011-02-22 Micron Technology, Inc. Methods of forming capacitors
US9053924B2 (en) * 2008-12-26 2015-06-09 Central Glass Company, Limited Cleaning agent for silicon wafer
KR101075200B1 (ko) * 2009-01-21 2011-10-19 샌트랄 글래스 컴퍼니 리미티드 실리콘 웨이퍼용 세정제, 실리콘 웨이퍼의 세정과정 중에 사용되는 발수성 세정제, 실리콘 웨이퍼 표면의 세정방법
JP5377052B2 (ja) * 2009-04-17 2013-12-25 株式会社東芝 半導体装置の製造方法
JP5254120B2 (ja) * 2009-04-22 2013-08-07 東京エレクトロン株式会社 液処理装置および液処理方法
JP5242508B2 (ja) * 2009-06-26 2013-07-24 東京エレクトロン株式会社 液処理装置、液処理方法および記憶媒体
JP5284918B2 (ja) * 2009-09-24 2013-09-11 大日本スクリーン製造株式会社 基板処理装置及び基板処理方法
JP4743340B1 (ja) * 2009-10-28 2011-08-10 セントラル硝子株式会社 保護膜形成用薬液
JP5404361B2 (ja) * 2009-12-11 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法
JP5424848B2 (ja) 2009-12-15 2014-02-26 株式会社東芝 半導体基板の表面処理装置及び方法
JP5404364B2 (ja) * 2009-12-15 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法
JP4927158B2 (ja) * 2009-12-25 2012-05-09 東京エレクトロン株式会社 基板処理方法、その基板処理方法を実行させるためのプログラムを記録した記録媒体及び基板処理装置
US8617993B2 (en) * 2010-02-01 2013-12-31 Lam Research Corporation Method of reducing pattern collapse in high aspect ratio nanostructures
JP5506461B2 (ja) * 2010-03-05 2014-05-28 東京エレクトロン株式会社 超臨界処理装置及び超臨界処理方法
JP5426439B2 (ja) * 2010-03-15 2014-02-26 株式会社東芝 超臨界乾燥方法および超臨界乾燥装置
JP5361790B2 (ja) * 2010-04-28 2013-12-04 株式会社東芝 半導体基板の表面処理方法
JP5708191B2 (ja) * 2010-05-19 2015-04-30 セントラル硝子株式会社 保護膜形成用薬液
JP2011249454A (ja) * 2010-05-25 2011-12-08 Toshiba Corp 超臨界乾燥方法
JP5434800B2 (ja) * 2010-06-01 2014-03-05 東京エレクトロン株式会社 疎水化処理方法及び疎水化処理装置
CN102934207B (zh) * 2010-06-07 2016-04-06 中央硝子株式会社 保护膜形成用化学溶液
US9228120B2 (en) 2010-06-07 2016-01-05 Central Glass Company, Limited Liquid chemical for forming protecting film
JP5422497B2 (ja) * 2010-06-23 2014-02-19 株式会社東芝 基板乾燥方法
CN102971836B (zh) * 2010-06-28 2016-06-08 中央硝子株式会社 拒水性保护膜形成剂、拒水性保护膜形成用化学溶液和使用该化学溶液的晶片的清洗方法
WO2012002243A1 (ja) * 2010-06-28 2012-01-05 セントラル硝子株式会社 撥水性保護膜形成剤、撥水性保護膜形成用薬液と該薬液を用いたウェハの洗浄方法
JP5716527B2 (ja) * 2010-06-28 2015-05-13 セントラル硝子株式会社 撥水性保護膜形成用薬液と該薬液を用いたウェハの洗浄方法
JP5712670B2 (ja) * 2011-02-25 2015-05-07 セントラル硝子株式会社 撥水性保護膜形成薬液
JP5830931B2 (ja) * 2010-06-30 2015-12-09 セントラル硝子株式会社 ウェハの洗浄方法
JP5630385B2 (ja) * 2010-06-30 2014-11-26 セントラル硝子株式会社 保護膜形成用薬液及びウェハ表面の洗浄方法
JP5678720B2 (ja) * 2011-02-25 2015-03-04 セントラル硝子株式会社 ウェハの洗浄方法
JP2012033880A (ja) 2010-06-30 2012-02-16 Central Glass Co Ltd 撥水性保護膜形成用薬液
JP2012015335A (ja) * 2010-06-30 2012-01-19 Central Glass Co Ltd 保護膜形成用薬液、および、ウェハ表面の洗浄方法
JP5648053B2 (ja) * 2010-06-30 2015-01-07 セントラル硝子株式会社 ウェハパターンの保護膜形成用薬液、薬液の調製方法およびウェハ処理方法
KR101266620B1 (ko) 2010-08-20 2013-05-22 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리방법 및 기판처리장치
JP5771035B2 (ja) * 2011-03-29 2015-08-26 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP5662081B2 (ja) * 2010-08-20 2015-01-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US20130280123A1 (en) * 2010-08-27 2013-10-24 Advanced Technology Materials, Inc. Method for preventing the collapse of high aspect ratio structures during drying
EP2615632B1 (en) * 2010-09-08 2019-05-08 Mitsubishi Gas Chemical Company, Inc. Microstructure manufacturing method using treatment liquid for inhibiting pattern collapse in microstructures
EP2615630B1 (en) 2010-09-08 2019-11-20 Mitsubishi Gas Chemical Company, Inc. Use of treatment liquid for inhibiting pattern collapse in microstructures, and microstructure manufacturing method using said treatment liquid
KR102025121B1 (ko) 2010-09-08 2019-09-25 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 미세 구조체의 패턴 붕괴 억제용 처리액 및 이를 이용한 미세 구조체의 제조 방법
JP5622512B2 (ja) * 2010-10-06 2014-11-12 株式会社東芝 半導体装置の製造方法
JP2012084789A (ja) 2010-10-14 2012-04-26 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP2012101197A (ja) * 2010-11-11 2012-05-31 Toshiba Corp 排ガス処理装置、方法、及び半導体製造システム
JP5620234B2 (ja) * 2010-11-15 2014-11-05 株式会社東芝 半導体基板の超臨界乾燥方法および基板処理装置
JP5537400B2 (ja) * 2010-12-22 2014-07-02 株式会社東芝 パターン形成方法及び装置
JP5481366B2 (ja) * 2010-12-22 2014-04-23 東京エレクトロン株式会社 液処理方法および液処理装置
JP5320383B2 (ja) * 2010-12-27 2013-10-23 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2013118347A (ja) * 2010-12-28 2013-06-13 Central Glass Co Ltd ウェハの洗浄方法
US8828144B2 (en) 2010-12-28 2014-09-09 Central Grass Company, Limited Process for cleaning wafers
JP6098741B2 (ja) * 2010-12-28 2017-03-22 セントラル硝子株式会社 ウェハの洗浄方法
JP2013102109A (ja) 2011-01-12 2013-05-23 Central Glass Co Ltd 保護膜形成用薬液
JP6172306B2 (ja) * 2011-01-12 2017-08-02 セントラル硝子株式会社 保護膜形成用薬液
JP5905666B2 (ja) * 2011-03-31 2016-04-20 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP2012222329A (ja) * 2011-04-14 2012-11-12 Tokyo Electron Ltd 液処理方法及び液処理装置
JP5611884B2 (ja) * 2011-04-14 2014-10-22 東京エレクトロン株式会社 エッチング方法、エッチング装置および記憶媒体
JP5813495B2 (ja) 2011-04-15 2015-11-17 東京エレクトロン株式会社 液処理方法、液処理装置および記憶媒体
WO2012147716A1 (ja) * 2011-04-28 2012-11-01 セントラル硝子株式会社 撥水性保護膜形成用薬液及びこれを用いたウェハの洗浄方法
JPWO2012157507A1 (ja) * 2011-05-17 2014-07-31 東亞合成株式会社 表面処理剤及び表面処理方法
JP5843277B2 (ja) * 2011-07-19 2016-01-13 株式会社東芝 半導体基板の超臨界乾燥方法及び装置
JP2013105909A (ja) * 2011-11-14 2013-05-30 Toshiba Corp 半導体装置の製造方法
JP2013157480A (ja) * 2012-01-30 2013-08-15 Toshiba Corp 半導体装置の製造方法及び製造装置
JP5974515B2 (ja) * 2012-02-01 2016-08-23 セントラル硝子株式会社 撥水性保護膜形成用薬液、撥水性保護膜形成用薬液キット、及びウェハの洗浄方法
JP5974514B2 (ja) * 2012-02-01 2016-08-23 セントラル硝子株式会社 撥水性保護膜形成用薬液、撥水性保護膜形成用薬液キット、及びウェハの洗浄方法
WO2013115021A1 (ja) * 2012-02-01 2013-08-08 セントラル硝子株式会社 撥水性保護膜形成用薬液、撥水性保護膜形成用薬液キット、及びウェハの洗浄方法
WO2013132881A1 (ja) * 2012-03-06 2013-09-12 東京エレクトロン株式会社 液処理方法、液処理装置及び記憶媒体
JP6119285B2 (ja) 2012-03-27 2017-04-26 三菱瓦斯化学株式会社 微細構造体のパターン倒壊抑制用処理液及びこれを用いた微細構造体の製造方法
JP5898549B2 (ja) 2012-03-29 2016-04-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP2014039014A (ja) 2012-07-20 2014-02-27 Central Glass Co Ltd 撥水性保護膜及び保護膜形成用薬液
JP6317547B2 (ja) * 2012-08-28 2018-04-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
US20140060575A1 (en) * 2012-08-31 2014-03-06 Semes Co. Ltd Substrate treating method
JP2014067801A (ja) * 2012-09-25 2014-04-17 Central Glass Co Ltd 保護膜形成用薬液
KR101525152B1 (ko) * 2012-12-12 2015-06-04 영창케미칼 주식회사 커패시터 쓰러짐 방지용 코팅 조성물
JP6139890B2 (ja) 2013-01-18 2017-05-31 株式会社東芝 半導体装置の製造方法および半導体製造装置
JP6148475B2 (ja) * 2013-01-25 2017-06-14 株式会社東芝 半導体製造装置および半導体装置の製造方法
JP6400919B2 (ja) * 2013-03-07 2018-10-03 芝浦メカトロニクス株式会社 基板処理装置及び基板処理方法
JP5674851B2 (ja) * 2013-04-09 2015-02-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6013289B2 (ja) * 2013-08-05 2016-10-25 株式会社東芝 半導体基板の洗浄方法および半導体基板の洗浄装置
JP6022490B2 (ja) * 2013-08-27 2016-11-09 東京エレクトロン株式会社 基板処理方法、基板処理システムおよび記憶媒体
US20150064911A1 (en) 2013-08-27 2015-03-05 Tokyo Electron Limited Substrate processing method, substrate processing apparatus and storage medium
JP6191372B2 (ja) 2013-10-04 2017-09-06 セントラル硝子株式会社 ウェハの洗浄方法
KR102107227B1 (ko) * 2013-12-02 2020-05-07 에스케이하이닉스 주식회사 블록 코폴리머를 이용한 패턴 형성을 위한 구조, 패턴 형성 방법, 및 이를 이용한 반도체소자 제조방법
JP5710738B2 (ja) * 2013-12-10 2015-04-30 東京エレクトロン株式会社 液処理方法、液処理装置および記憶媒体
US9460997B2 (en) 2013-12-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for semiconductor devices
KR101935645B1 (ko) * 2014-05-12 2019-01-04 도쿄엘렉트론가부시키가이샤 유연한 나노구조의 건조를 향상시키는 방법 및 시스템
US9768270B2 (en) * 2014-06-25 2017-09-19 Sandisk Technologies Llc Method of selectively depositing floating gate material in a memory device
JP6524573B2 (ja) 2014-09-30 2019-06-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6513361B2 (ja) * 2014-09-30 2019-05-15 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
US10026629B2 (en) * 2014-10-17 2018-07-17 Tokyo Electron Limited Substrate liquid processing apparatus, substrate liquid processing method, and computer-readable storage medium storing substrate liquid processing program
JP6484144B2 (ja) * 2014-10-17 2019-03-13 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP6410694B2 (ja) * 2014-10-21 2018-10-24 東京エレクトロン株式会社 基板液処理方法及び基板液処理装置並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP6376960B2 (ja) * 2014-11-28 2018-08-22 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP2016139774A (ja) * 2015-01-23 2016-08-04 富士フイルム株式会社 パターン処理方法、半導体基板製品の製造方法およびパターン構造の前処理液
JP6486161B2 (ja) 2015-03-24 2019-03-20 東京応化工業株式会社 シリル化剤薬液の調製方法及び表面処理方法
JP6419053B2 (ja) * 2015-10-08 2018-11-07 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP6795884B2 (ja) 2015-11-10 2020-12-02 東京応化工業株式会社 液体を被精製物とする精製方法、ケイ素化合物含有液を被精製物とする精製方法、シリル化剤薬液、膜形成用材料又は拡散剤組成物の製造方法、フィルターメディア、及び、フィルターデバイス
WO2017122600A1 (ja) 2016-01-13 2017-07-20 三菱瓦斯化学株式会社 半導体基板材料に撥アルコール性を付与する液体組成物および該液体組成物を用いた半導体基板の表面処理方法
JP6216404B2 (ja) * 2016-04-11 2017-10-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP6866368B2 (ja) 2016-06-13 2021-04-28 富士フイルム株式会社 液体組成物が収容された収容容器及び液体組成物の保管方法
JP6681796B2 (ja) 2016-06-21 2020-04-15 東京応化工業株式会社 シリル化剤溶液、表面処理方法、及び半導体デバイスの製造方法
JP6687486B2 (ja) 2016-08-31 2020-04-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
KR102628534B1 (ko) * 2016-09-13 2024-01-26 에스케이하이닉스 주식회사 반도체 기판의 처리 방법
JP6875811B2 (ja) * 2016-09-16 2021-05-26 株式会社Ｓｃｒｅｅｎホールディングス パターン倒壊回復方法、基板処理方法および基板処理装置
JP6754257B2 (ja) 2016-09-26 2020-09-09 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
KR102414577B1 (ko) * 2016-09-30 2022-06-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
KR20190072532A (ko) 2016-10-21 2019-06-25 제이에스알 가부시끼가이샤 처리제 및 기판의 처리 방법
KR101884854B1 (ko) * 2016-11-25 2018-08-31 세메스 주식회사 기판 처리 장치 및 방법
KR102284210B1 (ko) * 2016-12-07 2021-08-03 오씨아이 주식회사 실리콘 기판 식각 용액
CN110612364B (zh) * 2017-03-17 2022-04-05 弗萨姆材料美国有限责任公司 在含硅表面上的选择性沉积
CN110462525B (zh) * 2017-03-24 2024-07-26 富士胶片电子材料美国有限公司 表面处理方法及用于所述方法的组合物
JP6943012B2 (ja) * 2017-05-10 2021-09-29 東京エレクトロン株式会社 液処理方法、液処理装置、及び記憶媒体
EP3633711B1 (en) 2017-05-26 2023-06-21 Mitsubishi Gas Chemical Company, Inc. Surface treatment method for imparting alcohol repellency to semiconductor substrate
JP6949559B2 (ja) * 2017-05-30 2021-10-13 東京エレクトロン株式会社 基板処理方法
JP7029251B2 (ja) 2017-08-28 2022-03-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US10453729B2 (en) 2017-09-13 2019-10-22 Toshiba Memory Corporation Substrate treatment apparatus and substrate treatment method
JP6934376B2 (ja) 2017-09-20 2021-09-15 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US10727044B2 (en) 2017-09-21 2020-07-28 Honeywell International Inc. Fill material to mitigate pattern collapse
JP7116534B2 (ja) 2017-09-21 2022-08-10 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6953255B2 (ja) * 2017-09-21 2021-10-27 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US10748757B2 (en) 2017-09-21 2020-08-18 Honeywell International, Inc. Thermally removable fill materials for anti-stiction applications
US10475656B2 (en) 2017-12-19 2019-11-12 Micron Technology, Inc. Hydrosilylation in semiconductor processing
US11037779B2 (en) 2017-12-19 2021-06-15 Micron Technology, Inc. Gas residue removal
US10957530B2 (en) 2017-12-19 2021-03-23 Micron Technology, Inc. Freezing a sacrificial material in forming a semiconductor
US10784101B2 (en) 2017-12-19 2020-09-22 Micron Technology, Inc. Using sacrificial solids in semiconductor processing
US10964525B2 (en) 2017-12-19 2021-03-30 Micron Technology, Inc. Removing a sacrificial material via sublimation in forming a semiconductor
US10941301B2 (en) * 2017-12-28 2021-03-09 Tokyo Ohka Kogyo Co., Ltd. Surface treatment method, surface treatment agent, and method for forming film region-selectively on substrate
US11174394B2 (en) 2018-01-05 2021-11-16 Fujifilm Electronic Materials U.S.A., Inc. Surface treatment compositions and articles containing same
JP7182880B2 (ja) * 2018-01-09 2022-12-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
CN111602230A (zh) * 2018-01-09 2020-08-28 株式会社斯库林集团 衬底处理方法及衬底处理装置
JP7182879B2 (ja) * 2018-01-09 2022-12-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US10497558B2 (en) 2018-02-26 2019-12-03 Micron Technology, Inc. Using sacrificial polymer materials in semiconductor processing
KR102573280B1 (ko) * 2018-03-21 2023-09-01 삼성전자주식회사 기판 세정 방법, 기판 세정 장치 및 그를 이용한 반도체 소자의 제조방법
US20190374982A1 (en) * 2018-06-06 2019-12-12 Tokyo Ohka Kogyo Co., Ltd. Method for treating substrate and rinsing liquid
JP7030633B2 (ja) * 2018-06-29 2022-03-07 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
US20200035494A1 (en) * 2018-07-30 2020-01-30 Fujifilm Electronic Materials U.S.A., Inc. Surface Treatment Compositions and Methods
JP6571253B2 (ja) * 2018-08-20 2019-09-04 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7202106B2 (ja) 2018-08-31 2023-01-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP7302997B2 (ja) * 2019-03-20 2023-07-04 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、及び基板処理装置の配管洗浄方法
JP6710801B2 (ja) * 2019-04-10 2020-06-17 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP7446097B2 (ja) * 2019-12-06 2024-03-08 東京応化工業株式会社 表面処理剤及び表面処理方法
CN113394074A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 半导体结构的处理方法
EP4155376A4 (en) * 2020-05-21 2024-07-24 Central Glass Co Ltd SEMICONDUCTOR SUBSTRATE SURFACE TREATMENT METHOD, AND SURFACE TREATMENT AGENT COMPOSITION
JPWO2021235479A1 (ja) 2020-05-21 2021-11-25
CN113889405B (zh) 2020-07-02 2024-07-05 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
JP7411818B2 (ja) * 2020-07-02 2024-01-11 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造の処理方法及び形成方法
JP7532135B2 (ja) 2020-07-31 2024-08-13 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、及び基板処理装置
JP7562329B2 (ja) 2020-07-31 2024-10-07 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
CN114068345A (zh) * 2020-08-05 2022-02-18 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
US12040175B2 (en) 2020-08-05 2024-07-16 Changxin Memory Technologies, Inc. Semiconductor structure processing method and manufacturing method
JP7475252B2 (ja) 2020-10-02 2024-04-26 東京エレクトロン株式会社 基板処理装置、及び基板処理方法
JP7560354B2 (ja) 2020-12-28 2024-10-02 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP2022139067A (ja) * 2021-03-11 2022-09-26 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、および、基板処理装置
JP2023070641A (ja) 2021-11-09 2023-05-19 信越化学工業株式会社 半導体基板パターン倒壊抑制用充填膜形成材料及び半導体基板の処理方法
JP2023076165A (ja) * 2021-11-22 2023-06-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
KR102666521B1 (ko) * 2022-03-23 2024-05-16 주식회사 에스이에이 기판 표면 처리장치
KR102655599B1 (ko) 2023-07-17 2024-04-08 와이씨켐 주식회사 반도체 패턴 쓰러짐 방지용 코팅 조성물 및 이를 이용하여 코팅된 패턴

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058425A (ja) * 1998-07-31 2000-02-25 Tokyo Electron Ltd 処理装置及び処理方法
JP2004140321A (ja) * 2002-08-22 2004-05-13 Kobe Steel Ltd 保護膜積層微細構造体および該構造体を用いた微細構造体の乾燥方法
JP2005203563A (ja) * 2004-01-15 2005-07-28 Toshiba Corp パターン形成方法
JP2006332185A (ja) * 2005-05-24 2006-12-07 Tokyo Electron Ltd 基板処理装置、及び基板処理方法
JP2008016780A (ja) * 2006-07-10 2008-01-24 Dainippon Screen Mfg Co Ltd 基板の現像処理方法および基板の現像処理装置
JP2008078503A (ja) * 2006-09-22 2008-04-03 Toshiba Corp 半導体製造工程における廃液処理方法、及び基板処理装置
JP2008098520A (ja) * 2006-10-13 2008-04-24 Tokyo Electron Ltd 周辺露光装置、塗布、現像装置、周辺露光方法及び塗布、現像方法並びに記憶媒体

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011728B2 (ja) * 1989-12-13 2000-02-21 東京エレクトロン株式会社 表面処理装置
JPH06302598A (ja) * 1993-04-15 1994-10-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH07142349A (ja) 1993-11-16 1995-06-02 Mitsubishi Electric Corp 現像工程におけるフォトレジストパターンの倒れを防止する方法
JPH07273083A (ja) * 1994-03-30 1995-10-20 Nippon Telegr & Teleph Corp <Ntt> 微細パターン形成法
JPH07335603A (ja) * 1994-06-10 1995-12-22 Toshiba Corp 半導体基板の処理方法および処理剤
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000089477A (ja) * 1998-09-11 2000-03-31 Nec Corp レジストパターンの形成方法
US6468362B1 (en) * 1999-08-25 2002-10-22 Applied Materials, Inc. Method and apparatus for cleaning/drying hydrophobic wafers
US6858089B2 (en) * 1999-10-29 2005-02-22 Paul P. Castrucci Apparatus and method for semiconductor wafer cleaning
JP4541422B2 (ja) * 2000-05-15 2010-09-08 東京エレクトロン株式会社 基板処理装置および基板処理方法
US6620260B2 (en) * 2000-05-15 2003-09-16 Tokyo Electron Limited Substrate rinsing and drying method
JP2002006476A (ja) * 2000-06-23 2002-01-09 Hitachi Ltd ホトマスクおよびホトマスクの製造方法
JP3866130B2 (ja) 2001-05-25 2007-01-10 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
KR100451950B1 (ko) * 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
US20040003828A1 (en) * 2002-03-21 2004-01-08 Jackson David P. Precision surface treatments using dense fluids and a plasma
JP4016701B2 (ja) * 2002-04-18 2007-12-05 信越半導体株式会社 貼り合せ基板の製造方法
US7163018B2 (en) * 2002-12-16 2007-01-16 Applied Materials, Inc. Single wafer cleaning method to reduce particle defects on a wafer surface
JP4330959B2 (ja) * 2003-09-05 2009-09-16 株式会社東芝 半導体基板の洗浄方法および洗浄装置、半導体基板、ならびに半導体装置
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2005276857A (ja) * 2004-03-22 2005-10-06 Kyocera Corp 光電変換装置およびその製造方法
KR100985613B1 (ko) * 2004-10-27 2010-10-05 인터내셔널 비지네스 머신즈 코포레이션 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의 오가노실리케이트 필름의 소수성을 복원하는 방법 및 이로부터 제조된 물품
US7880860B2 (en) * 2004-12-20 2011-02-01 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20080207005A1 (en) * 2005-02-15 2008-08-28 Freescale Semiconductor, Inc. Wafer Cleaning After Via-Etching
MY145459A (en) * 2005-11-01 2012-02-15 Du Pont Solvent compositions comprising unsaturated fluorinated hydrocarbons
JP4882480B2 (ja) * 2006-04-21 2012-02-22 東京エレクトロン株式会社 保護膜除去装置、薬液の回収方法及び記憶媒体
JP2008091600A (ja) * 2006-10-02 2008-04-17 Sony Corp 半導体装置の製造方法
JP2008156708A (ja) * 2006-12-25 2008-07-10 Idemitsu Kosan Co Ltd 透明導電膜の製造方法
US8567420B2 (en) * 2008-03-31 2013-10-29 Kabushiki Kaisha Toshiba Cleaning apparatus for semiconductor wafer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058425A (ja) * 1998-07-31 2000-02-25 Tokyo Electron Ltd 処理装置及び処理方法
JP2004140321A (ja) * 2002-08-22 2004-05-13 Kobe Steel Ltd 保護膜積層微細構造体および該構造体を用いた微細構造体の乾燥方法
JP2005203563A (ja) * 2004-01-15 2005-07-28 Toshiba Corp パターン形成方法
JP2006332185A (ja) * 2005-05-24 2006-12-07 Tokyo Electron Ltd 基板処理装置、及び基板処理方法
JP2008016780A (ja) * 2006-07-10 2008-01-24 Dainippon Screen Mfg Co Ltd 基板の現像処理方法および基板の現像処理装置
JP2008078503A (ja) * 2006-09-22 2008-04-03 Toshiba Corp 半導体製造工程における廃液処理方法、及び基板処理装置
JP2008098520A (ja) * 2006-10-13 2008-04-24 Tokyo Electron Ltd 周辺露光装置、塗布、現像装置、周辺露光方法及び塗布、現像方法並びに記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018062362A1 (ja) * 2016-09-30 2018-04-05 東京エレクトロン株式会社 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
JP2015019102A (ja) 2015-01-29
TWI604517B (zh) 2017-11-01
JP2010114414A (ja) 2010-05-20
US20100075504A1 (en) 2010-03-25
JP2010114440A (ja) 2010-05-20
JP5801461B2 (ja) 2015-10-28
TWI397117B (zh) 2013-05-21
KR101118437B1 (ko) 2012-03-06
US20100240219A1 (en) 2010-09-23
JP4403202B1 (ja) 2010-01-27
KR20090130828A (ko) 2009-12-24
JP5855310B2 (ja) 2016-02-09
US7985683B2 (en) 2011-07-26
JP4455670B1 (ja) 2010-04-21
TW201017736A (en) 2010-05-01
JP2012178606A (ja) 2012-09-13
JP2016066811A (ja) 2016-04-28
JP2016001753A (ja) 2016-01-07
US7749909B2 (en) 2010-07-06
US7838425B2 (en) 2010-11-23
TW201324599A (zh) 2013-06-16
JP2010114467A (ja) 2010-05-20
JP5622791B2 (ja) 2014-11-12
JP2010114439A (ja) 2010-05-20
US20090311874A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP5855310B2 (ja) 基板処理装置、基板処理方法及び基板処理液
JP5404361B2 (ja) 半導体基板の表面処理装置及び方法
JP5404364B2 (ja) 半導体基板の表面処理装置及び方法
JP5424848B2 (ja) 半導体基板の表面処理装置及び方法
JP5361790B2 (ja) 半導体基板の表面処理方法
JP6148475B2 (ja) 半導体製造装置および半導体装置の製造方法
KR101276948B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4455669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350