DE102004040997A1 - Isolierschichttransistor mit eingebauter Diode - Google Patents

Isolierschichttransistor mit eingebauter Diode Download PDF

Info

Publication number
DE102004040997A1
DE102004040997A1 DE102004040997A DE102004040997A DE102004040997A1 DE 102004040997 A1 DE102004040997 A1 DE 102004040997A1 DE 102004040997 A DE102004040997 A DE 102004040997A DE 102004040997 A DE102004040997 A DE 102004040997A DE 102004040997 A1 DE102004040997 A1 DE 102004040997A1
Authority
DE
Germany
Prior art keywords
main
semiconductor layer
diffusion region
semiconductor substrate
side diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004040997A
Other languages
English (en)
Other versions
DE102004040997B4 (de
Inventor
Hideki Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE102004064116A priority Critical patent/DE102004064116B4/de
Publication of DE102004040997A1 publication Critical patent/DE102004040997A1/de
Application granted granted Critical
Publication of DE102004040997B4 publication Critical patent/DE102004040997B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

Eine wie eine Wanne geformte p-dotierte Basisschicht (2) ist für jede der IGBT-Zellen ausgebildet und eine p·+·-dotierte Kollektorschicht (5) und eine n·+·-dotierte Kathodenschicht (4) sind auf einer Oberfläche, welche einer Oberfläche gegenüberliegt, auf der die p-dotierte Basisschicht (2) ausgebildet ist, so ausgebildet, dass sie sich gerade unterhalb der p-dotierten Basisschicht (2) befindet. Die p-dotierte Basisschicht (2) jeder der IGBT-Zellen beinhaltet einen flachen Bereich (2FR), der einen Emitterbereich (3) und eine von einem Hauptgraben (6) durchdrungene Bodenoberfläche (2BF) enthält, und erste und zweite Seitendiffusionsbereiche (2SDR1, 2SDR2), zwischen denen der flache Bereich (2FR) eingefügt ist. Der erste Seitendiffusionsbereich (2SDR1) befindet sich gerade oberhalb der n·+·-dotierten Kathodenschicht (4) und jede der Bodenoberflächen (2BS1, 2BS2) der Seitendiffusionsbereiche (2SDR1, 2SDR2) bildet im Längsschnitt eine parabelförmige sanfte Kurve. Durch Ersetzen der p·+·-dotierten Kollektorschicht (5) mit der n·+·-dotierten Kathodenschicht (4) ist es möglich, Merkmale des obigen Aufbaus auf einen Leistungs-MOSFET anzuwenden.

Description

  • Die vorliegende Erfindung bezieht sich auf einen Transistor mit einem isolierten Gate (MOS-Struktur) (z.B. ein IGBT-Transistor, ein Leistungs-MOSFET oder dergleichen). Zusätzlich wird ein IGBT-Transistor im Folgenden auch als ein "IGBT" bezeichnet werden und kann auch als ein "rückwärtsleitender IGBT" bezeichnet werden. Die vorliegende Erfindung bezieht sich insbesondere auf einen Transistor mit isoliertem Gate, der einen Grabengateaufbau besitzt und eine Diode beinhaltet, die als eine Freilaufdiode (welche im folgenden auch als "FWD" abgekürzt wird) arbeitet, und auf eine Technologie zum Herstellen derselben. Die vorliegende Erfindung sorgt für eine Verbesserung der Erholungscharakteristik, welche von der in einen Transistor mit isoliertem Gate eingebauten Diode während eines Betriebsmodus der Diode gezeigt wird.
  • Bei der Leistungselektronik zum Antreiben eines Motors oder dergleichen wird unter der Bedingung, dass eine Nennspannung 300V oder mehr ist, für gewöhnlich aufgrund seiner Charakteristik ein IGBT als eine Schaltvorrichtung verwendet. Beim Verwenden eines IGBTs als eine Schaltvorrichtung wird auch eine Freilaufdiode (FWD) verwendet, die parallel zu der Schaltvorrichtung geschaltet ist.
  • Im Folgenden wird ein Aufbau eines typischen Graben-IGBTs kurz beschrieben. Bei einem typischen Graben-IGBT ist eine n+-dotierte Pufferschicht auf einer p+-Kollektorschicht ausgebildet und eine n–-dotierte Schicht ist auf der n+-dotierten Pufferschicht ausgebildet. Auch ist ein p-dotierter Basisbereich selektiv auf einer Oberfläche der n–-dotierten Schicht als ein Ergebnis der Diffusion von p-Dotieratomen ausgebildet. Ein Emitterbereich ist auf einer Oberfläche des p-dotierten Basisbereichs als ein Ergebnis der selektiven Diffusion von einer hohen Konzentration an n-Dotieratomen ausgebildet. Weiter ist ein durch den Emitterbereich in die n–-dotierte Schicht reichender Graben ausgebildet. Ein Oxidfilm ist auf einer inneren Wand des Grabens ausgebildet und eine Gate-Elektrode aus Polysilizium ist in den Graben mit der Wand, auf der der Oxidfilm gebildet worden ist, gefüllt. Ein Abschnitt des p-dotierten Basisbereichs, der zwischen dem Emitterbereich und einem Abschnitt der n–-dotierten Schicht gerade unterhalb des Emitterbereichs liegt, ist ein Kanalbereich. Darüber hinaus ist eine Emitter-Elektrode so ausgebildet, dass sie sich über einen Abschnitt einer Oberfläche des Emitterbereichs und über einen zentralen Abschnitt der Oberfläche des p-dotierten Basisbereichs erstreckt, und eine Drain-Elektrode ist auf der Rückseite des n+-dotierten Substrats ausgebildet.
  • Als nächstes wird der Betrieb des typischen Graben-IGBTs mit dem vorhergehenden Aufbau beschrieben werden. Mit dem vorhergehenden Aufbau wird mit Anlegen einer vorbestimmten Kollektorspannung VCE zwischen der Emitterelektrode und der Kollektorelektrode und auch mit einer vorbestimmten Gatespannung VGE zwischen der Emitterelektrode und der Gateelektrode (um das Gate einzuschalten) der Kanalbereich derart invertiert, dass er vom n-Typ ist, so dass ein Kanal gebildet wird. Dann werden Elektronen durch den Kanal von der Emitterelektrode in die n–-dotierte Schicht injiziert. Aufgrund der Injektion der Elektronen wird eine Vorwärtsspannung zwischen der p+-dotierten Kollektorschicht und der n–-dotierten Schicht (n+-dotierte Pufferschicht) angelegt. Dies wird gefolgt von der Injektion von Löchern von der p+-dotierten Kollektorschicht in die in dotierte Schicht, was zu einer beträchtlichen Verringerung eines Widerstands der n–-dotierten Schicht in dem IGBT führt, um eine Strombelastbarkeit des IGBTs zu erhöhen. Auf diese Art und Weise dient die Injektion von Löchern von der p+-dotierten Kollektorschicht dazu, den Widerstand der n–-dotierten Schicht in dem IGBT zu verringern. Sich nun zu dem Übergang von einem eingeschalteten Zustand zu einem ausgeschalteten Zustand des IGBTs wendend wird in der vorhergehenden Struktur zuerst die Gatespannung VGE, die zwischen der Emitterelektrode und der Gateelektrode während eines eingeschalteten Zustands angelegt wird, auf 0 V reduziert, oder eine Sperrvorspannung wird zwischen die Emitterelektrode und die Gateelektrode angelegt (um das Gate auf jeden Fall auszuschalten). Dann wird der Kanalbereich von dem invertierten Zustand, d.h. einem n–-dotierten Zustand, in einen p-dotierten Zustand gebracht, und die Injektion von Elektronen von der Emitterelektrode wird beendet. Wegen der Beendigung der Injektion von Elektronen von der Emitterelektrode wird auch die Injektion von Löchern von der p+-dotierten Kollektorschicht beendet. Danach gehen die in der n– -dotierten Schicht (n+-dotierter Puffer) angesammelten Elektronen und Löcher aus der n–-dotierten Schicht in Richtung der Kollektorelektrode bzw. der Emitterelektrode. Andernfalls rekombinieren die Elektronen und Löcher miteinander, um zu verschwinden.
  • Nun wird ein grundlegender Aufbau einer FWD beschrieben werden, die parallel geschaltet zu dem IGBT mit dem vorhergehenden Aufbau ist. Die Diode wird gebildet durch Bilden eines p-dotierten Anodenbereichs auf einer Oberfläche eines n–dotierten Substrats, die sich aus einer n–-dotierten Schicht besteht, und weiter durch Bilden einer Anodenelektrode auf einer Oberfläche des p-dotierten Bereichs. Darüber hinaus werden ei ne n+-dotierte Kathodenschicht und anschließend eine Kathodenelektrode auf einer rückseitigen Oberfläche des n–-dotierten Substrats gebildet.
  • Der Betrieb der Diode mit dem vorhergehenden Aufbau wird beschrieben werden. Von dem vorhergehenden Aufbau ausgehend wird, nachdem eine vorbestimmte Anodenspannung VAK (Vorwärtsvorspannung) zwischen die Anodenelektrode und die n–-dotierte Schicht angelegt wird und die Anodenspannung eine bestimmte Schwellspannung übersteigt, eine Vorwärtsvorspannung zwischen den p-dotierten Anodenbereich und die n–-dotierte Schicht angelegt, um Leitung in der Diode zu ermöglichen. Dann, nach dem Anlegen einer Rückwärtsvorspannung zwischen der Anodenelektrode und der n–-dotierten Schicht, erstreckt sich eine Verarmungsschicht von dem p-dotierten Anodenbereich in Richtung der n–-dotierten Schicht, so dass eine Rückwärtsdurchbruchspannung beibehalten werden kann.
  • 38 zeigt eine Stromwellenform, welche die Diode mit dem vorhergehenden Aufbau während der Rückwärtserholung davon beim Übergang vom eingeschalteten Zustand in einen ausgeschalteten Zustand zeigt. Wie bekannt fließt ein Rückwärtsstrom sofort während des Übergangs einer Diode von einem eingeschalteten Zustand in einen ausgeschalteten Zustand. Ein Spitzenwert des Rückwärtsstroms wird ein "Erholungsstrom Irr" genannt. Dioden von einem Typ, der eine relativ geringe Neigung bei der Änderung des Stroms von dem Erholungsstrom Irr zu einem Wert von "0" zeigt, werden als "Soft-Recovery-Dioden" bezeichnet. Auch wird eine Versorgungsspannung an die Diode während der Rückwärtserholung angelegt und ein Produkt der Versorgungsspannung und des Stroms ist ein "Erholungsverlust", obwohl die Darstellung hierfür in 38 ausgelassen ist.
  • Allgemein wird eine (Soft-Recovery-)Diode, bei der sowohl ein Gleichgewichtszustandverlust (Vf) in einem eingeschalteten Zu stand als auch ein Verlust bei der Rückwärtserholung (Rückwärtsverlust) gering sind und bei der die Stromerholung während der Rückwärtserholung sanft stattfindet, als eine Gleichrichterdiode benötigt.
  • Eine typische Wechselrichterschaltung arbeitet derart, dass sie eine Gleichspannung in eine Wechselspannung umwandelt, und beinhaltet IGBTs als Schaltvorrichtungen sowie Freilaufdioden (FWDs). Die IGBTs und die FWDs bilden 4 oder 6 Elemente zur Verwendung für die Steuerung eines Motors. Die Wechselrichterschaltung beinhaltet einen Gleichstromanschluss, der mit einer Gleichstromversorgung verbunden ist, und bewirkt, dass jeder der IGBTs eine Schaltoperation derart durchführt, dass somit eine Gleichspannung in eine Wechselspannung umgewandelt wird, welche dann an den Motor als eine Last geliefert wird.
  • Die typische Wechselrichterschaltung benötigt eine solche Freilaufdiode wie oben beschrieben, da ein Motor, der als eine Last dient, induktiv ist. Die induktive Last speichert Energie in einem magnetischen Feld, welches durch einen Strom erzeugt wird. Dementsprechend bedeutet eine Änderung des Stroms eine Änderung der gespeicherten Energie. In der folgenden Beschreibung wird eine Energiespeicherfähigkeit einer induktiven Last durch "L" wiedergegeben werden. Nach Unterbrechung eines durch die Last fließenden Stroms wird die in L der Last gespeicherte Energie durch einen Gegenstand, der versucht den Strom zu unterbrechen, freigegeben, so dass die Energie derart wirken wird, dass eine Änderung des Stroms verhindert wird. Die sofortige Freigabe der in dem L des Motors gespeicherten Energie führt zu der Erzeugung einer elektrischen Leistung, welche hoch genug ist, um die Leistungsfähigkeit eines IGBT herabzusetzen. Somit würde das plötzliche Unterbrechen des Stroms, der durch den IGBT veranlasst wird, durch den Motor zu fließen, aufgrund der freigesetzten Energie den IGBT außer Funktion setzen. In Anbetracht dessen wird die Freilaufdiode bereit gestellt, um zu bewirken, dass der durch den Motor während eines Sperrzustandes des IGBT fließende Strom durch einen Umgehungspfad freiläuft, um zu verhindern, dass der durch den Motor fließende Strom unter dem Einfluss einer Schaltoperation des IGBT geändert wird. Insbesondere sind eine Gleichstromversorgung und der Motor miteinander verbunden. Auf diese Art und Weise, wenn der IGBT derart abgeschaltet wird, dass das Anlegen einer Spannung an den Motor beendet wird, kehrt der durch den Motor fließende Strom seine Richtung um, so dass er aufgrund der in dem L des Motors gespeicherten Energie durch die Freilaufdiode als ein Gleichstrom fließt. Als Folge davon wird der Motor in einen Zustand gesetzt, der gleich einem Zustand ist, in dem eine umgekehrte Gleichspannung an den Motor angelegt ist. Das Ändern eines Verhältnisses zwischen einer Einschaltzeitspanne und einer Abschaltzeitspanne des IGBTs führt zu der Änderung eines Verhältnisses zwischen einer Zeitspanne, während der eine Gleichspannung angelegt ist, und einer Zeitspanne, während der ein Rückwärtsstrom fließt. Dementsprechend kann eine an den Motor angelegte Spannung derart gesteuert werden, dass sie gleichmäßig ist. Somit ist es durch Ändern des Verhältnisses derart, dass sie sinusförmig wird, möglich, dem IGBT zu erlauben, eine Schaltoperation durchzuführen, um dadurch eine Wechselspannung von der Gleichstromversorgung an den Motor zu liefern, während verhindert wird, dass der durch den Motor fließende Strom unter dem Einfluss des Schaltbetriebs des IGBT plötzlich unterbrochen wird. Aufgrund der vorhergehenden Betriebsart der Wechselrichterschaltung gibt es ein Bedürfnis des Bereitstellens der Freilaufdiode, die invers in Serie mit dem IGBT verbunden ist, oder des Bereitstellens der Freilaufdiode, die antiparallel mit dem IGBT verbunden ist, der mit einem anderen IGBT gepaart ist. In dieser Hinsicht benötigt ein Leistungs-MOSFET, der auch herkömmlich als eine Schaltvorrichtung verwendet wurde, nicht das zusätzliche Bereitstellen einer Freilaufdiode extern zu dem Leistungs-MOSFET aufgrund der Schaltung davon, d.h. weil der Leistungs- MOSFET von Natur aus eine eingebaute antiparallel geschaltete Diode beinhaltet. Jedoch ist die Dichte eines geführten Stroms des Leistungs-MOSFETs relativ gering, und somit ist der Leistungs-MOSFET für Hochstromanwendungen ungeeignet. Andererseits hat der IGBT einen Aufbau, der gebildet wird durch Ändern eines Bodenbereichs einer n+-dotierten Schicht in eine p+-dotierte Schicht in einem Substrat eines vertikalen Leistungs-MOSFET, und somit wird eine Diode zwischen einer p+-dotierten Kollektorschicht und einer n+-dotierten Pufferschicht auf einer rückseitigen Oberfläche gebildet. Eine Durchbruchspannung der Diode in dem IGBT ist in einem Bereich näherungsweise von 20 V bis 50 V. Eine solche Spannung ist zu hoch für eine Durchbruchspannung einer eingebauten Freilaufdiode. Aufgrund dieser hohen Durchbruchspannung ist eine Barriere ausgebildet, die als eine Freilaufdiode ungeeignet ist, und somit ist die Leistungsfähigkeit des IGBTs bedeutend herabgesetzt aufgrund von Wärme, welche während des Freilaufens durch die hohe Durchbruchspannung erzeugt wird. Während ein IGBT gegenüber einem Leistungs-MOSFET darin vorteilhaft ist, dass er einen hohen Strom in einer Vorrichtung erlaubt, hat ein IGBT aus diesem Grund noch einen Nachteil des Benötigens einer eigenen Freilaufdiode, welche mit dem IGBT verbunden ist im Hinblick auf dessen Schaltung, wenn der IGBT als eine Schaltvorrichtung einer Wechselrichterschaltung verwendet wird.
  • Im Lichte der späteren Entwicklung der IGBTs im Vergleich zu den vertikalen MOSFETs und im Licht des Vorhandenseins von sowohl Vor- als auch Nachteilen, welche oben für jeden der IGBTs und MOSFETs beschrieben wurden, wurde es als eine unmittelbare Aufgabe bei der IGBT-Technologie erkannt, eine als eine Freilaufdiode genau wirkende Diode in einen IGBT in der gleichen Art und Weise einzubauen, wie eine Freilaufdiode in einen vertikalen Leistungs-MOSFET eingebaut wird. Dazu wurden verschiedene Ansätze vorgeschlagen, wie in den Japanischen Patentoffenlegungsschriften (im folgenden mit "JP" abgekürzt) JP 2002- 314082, JP 2000-307116, JP 9-82954, JP 8-116056, JP 7-153942, JP 6-53511 und JP 6-196705 offenbart.
  • Von den oben zitierten Druckschriften lehren JP 7-153942 und JP 6-53511 einen Aufbau, bei dem eine Freilaufdiode in einen IGBT eingebaut ist. Gemäß diesen Druckschriften ist eine Quelle von Elektronen auf einer rückseitigen Oberfläche vorbereitet und eine p-dotierte Basisschicht in einer vorderseitigen Oberfläche wirkt als eine Anode einer Diode. Bei dem von diesen beiden Druckschriften gelehrten Aufbau muss jedoch eine Oberflächenkonzentration der p-dotierten Basisschicht des IGBT ungefähr auf 1 × 1018 festgelegt sein, da eine Schwellenspannung Vth des IGBT durch die p-dotierte Basisschicht des IGBT bestimmt ist.
  • Andererseits tendieren bei kürzlich entwickelten Dioden die Anoden dazu, eine relativ geringe Störstellenkonzentration von z.B. etwa 1 × 1017 zu besitzen, um die Erholungskennlinie davon zu verbessern.
  • In dieser Hinsicht untersuchte der vorliegende Erfinder den Einfluss einer Oberflächenkonzentration einer Anode auf die Erholungskennlinie mittels Simulation, wobei er einen in 39 gezeigten Aufbau verwendete. Der Aufbau eines für die Simulation verwendeten Diodenmodells beinhaltet: ein n–-dotiertes Substrat mit einer Dicke von 170 μm und einem Widerstand von 55 Ωcm; eine n+-dotierte Schicht, welche auf einer rückseitigen Oberfläche des n–-dotierten Substrats ausgebildet ist und eine Dicke von 1 μm sowie eine Oberflächenkonzentration von 6 × 1018 aufweist; und eine p-dotierte Anodenschicht, welche auf einer oberseitigen Oberfläche des n–-dotierten Substrats ausgebildet ist und eine Dicke von 3 μm besitzt. Für die Simulation wurden zwei Zustände vorgesehen, wobei die Oberflächenkonzentration der p-dotierten Anodenschicht auf 1 × 1017 bzw.
  • 1 × 1018 festgelegt wurde. Auch wurde eine Lebensdauer auf 10 μs festgelegt. Eine Vorwärtsspannung (Vf) der Diode unter den vorhergehenden Bedingungen war 1,23 V in dem Zustand, in dem die Oberflächenkonzentration der p-dotierten Anodenschicht auf 1 × 1017 festgelegt war, während Vf gleich 1,07 V in dem Zustand war, in dem die Oberflächenkonzentration der p-dotierten Anodenschicht auf 1 × 1018 festgelegt war. D.h. es gab ungefähr einen Unterschied von 15%. 40 zeigt die Ergebnisse der Simulation hinsichtlich der Erholungskennlinie. Aus den Ergebnissen der Simulation in 40 kann abgeschätzt werden, dass es ungefähr einen Unterschied von 40% beim Erholungsstrom Irr zwischen den Zuständen gibt, bei dem die Oberflächenkonzentration der p-dotierten Anodenschicht auf 1 × 1017 bzw. 1 × 1018 festgelegt war, und es konnte weiter abgeschätzt werden, dass es einen Unterschied von 50% oder mehr bei Qrr (einer Summe des Rückwärtsstroms) zwischen den beiden Zuständen gab. Wie aus den Ergebnissen der Simulation in 40 klar wird beeinflusst die Oberflächenkonzentration der p-dotierten Anodenschicht stark die Erholungskennlinie der Diode.
  • JP 6-196705 lehrt einen Aufbau, bei dem zur Verbesserung der Erholungskennlinie eine in einen IGBT eingebaute Diode vorgesehen ist, wobei das oben erwähnte Verhalten berücksichtigt wird. Insbesondere lehrt JP 6-196705 einen Aufbau, bei dem in einer Oberfläche eine p–-dotierte Schicht in einer p-dotierten Schicht ausgebildet ist, um die Erholungskennlinie der eingebauten Diode zu verbessern. In JP 6-196705 ist beschrieben, dass eine Kanalweite des IGBT gleich 17 μm, eine Kanalweite der Diode gleich 5 μm, eine Oberflächenkonzentration einer Basisschicht gleich 5 × 1018 und die Dicke der Basisschicht gleich 5 μm ist. Auf Grundlage der Figuren der JP 6-196705 wird angenommen, dass die Abmessung der Basisschicht 20% einer Gesamtabmessung ist, obwohl die Abmessung der Basisschicht nicht explizit in der JP 6-196705 offenbart ist. Somit wird erachtet, dass die Bildung der p–-dotierten Schicht in der p- dotierten Schicht in der Oberfläche keine signifikanten Effekte bei dem Aufbau der JP 6-196705 bewirken kann. Dies ist insbesondere gültig für Hochstromanwendungen. Bei Hochstromanwendungen kann, da die Injektion von Löchern von einer hochdotierten Basisschicht während der Erholung der Diode dominierend ist, die in JP 6-196705 gelehrte Struktur nicht so effektiv beim Verbessern der Erholungskennlinie sein. Es wird festgestellt, dass einfaches Vergrößern der Abmessung der Basisschicht eine Verschlechterung der Kennlinie hinsichtlich eines Rückwärtsleckstroms und einer Rückwärtsdurchbruchspannung verursachen würde. Als Schlussfolgerung können die Lehren der JP 6-196705 nicht als effektiv angesehen werden beim Verbessern der Erholungskennlinie einer eingebauten FWD. Während das Bedürfnis nach einer Verbesserung der Erholungskennlinie einer eingebauten Diode wie oben beschrieben bei einem IGBT, der eine FWD beinhaltet, ziemlich dringlich auftritt, tritt das gleiche Bedürfnis auch bei einem vertikalen MOSFET (Leistungs-MOSFET) auf, der eine FWD beinhaltet. Die Erholungscharakteristik einer eingebauten Diode zu verbessern ist eine allgemeine technische zu bewältigende Aufgabe für einen IGBT, der eine FWD beinhaltet, und für einen vertikalen MOSFET (Leistungs-MOSFET), der eine FWD beinhaltet.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, die Erholungskennlinie einer Diode (auch als ein Diodenabschnitt bezeichnet) effektiv zu verbessern, die als eine FWD dient und in einen Transistor mit isoliertem Gate (einen IGBT, einen vertikalen MOSFET oder dergleichen) mit einer Grabengatestruktur eingebaut ist, um dadurch die oben beschriebenen technologischen Probleme zu überwinden.
  • Die Aufgabe wird gelöst durch einen Transistor mit isoliertem Gate nach einem der Ansprüche 1, 22, 29 oder 36. Die Aufgabe wird auch gelöst durch einen Inverter nach einem der Ansprüche 21, 35 oder 48. Weiterentwicklungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Gemäß der vorliegenden Erfindung beinhaltet ein Transistor mit isoliertem Gate: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps; eine erste Halbleiterschicht eines zweiten Leitfähigkeitstyps; einen Hauptgraben; einen isolierenden Film, der auf dem Hauptgraben derart ausgebildet ist, dass sowohl ein Bodenabschnitt als auch eine Seitenoberfläche des Hauptgrabens vollkommen mit dem isolierenden Film bedeckt ist; ein Steuergate, das über dem isolierenden Film ausgebildet ist und in den Hauptgraben gefüllt ist; eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps; eine erste Hauptelektrode; eine vierte Halbleiterschicht des ersten Leitfähigkeitstyps und eine zweite Hauptelektrode.
  • Das Halbleitersubstrat des ersten Leitfähigkeitstyps beinhaltet eine erste Hauptoberfläche und eine zweite Hauptoberfläche. Die erste Halbleiterschicht ist wie eine Wanne geformt, die sich von der ersten Hauptoberfläche des Halbleitersubstrats in Richtung des Inneren des Halbleitersubstrats erstreckt. Die erste Halbleiterschicht beinhaltet einen ersten Seitendiffusionsbereich, einen zweiten Seitendiffusionsbereich, der dem ersten Seitendiffusionsbereich gegenübersteht, und einen flachen Bereich, der zwischen den ersten Seitendiffusionsbereich und den zweiten Seitendiffusionsbereich eingefügt ist und der eine Bodenoberfläche beinhaltet, welche eine im wesentlichen flache Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche bildet.
  • Der Hauptgraben reicht von der ersten Hauptoberfläche durch eine Bodenoberfläche der ersten Halbleiterschicht und beinhaltet einen Bodenabschnitt, der sich gerade unterhalb der ersten Halbleiterschicht in dem Halbleitersubstrat befindet.
  • Die zweite Halbleiterschicht erstreckt sich von der ersten Hauptoberfläche in Richtung des Inneren des flachen Bereichs der ersten Halbleiterschicht. Die zweite Halbleiterschicht beinhaltet eine oberseitige Oberfläche, die in der ersten Hauptoberfläche enthalten ist, eine Bodenoberfläche, die der oberseitigen Oberfläche gegenübersteht, und erste und zweite Oberflächen, die sich gegenüberstehen und vertikal zwischen die oberseitige Oberfläche und die Bodenoberfläche der zweiten Halbleiterschicht dazwischen liegend angeordnet sind.
  • Die erste Hauptelektrode ist auf der oberseitigen Oberfläche der zweiten Halbleiterschicht und des ersten Seitendiffusionsbereichs der ersten Halbleiterschicht ausgebildet.
  • Die vierte Halbleiterschicht erstreckt sich von der zweiten Hauptoberfläche des Halbleitersubstrats in Richtung des Inneren des Halbleitersubstrats.
  • Die zweite Hauptelektrode ist auf der zweiten Hauptoberfläche des Halbleitersubstrats ausgebildet und ist elektrisch mit der vierten Halbleiterschicht verbunden.
  • Die erste Seitenoberfläche der zweiten Halbleiterschicht ist mit der Seitenoberfläche des Hauptgrabens verbunden.
  • Die Tiefe des ersten Seitendiffusionsbereiches zwischen der ersten Hauptoberfläche und einer Bodenoberfläche des ersten Seitendiffusionsbereichs ändert sich kontinuierlich und sanft, während sie allmählich von einer Position der größten Tiefe abnimmt wenn eine Entfernung zu einer Verbindung auf der ersten Hauptoberfläche zwischen der ersten Hauptelektrode und einer oberseitigen Oberfläche des ersten Seitendiffusionsbereiches abnimmt.
  • Eine Tiefe der zweiten Seitendiffusionsschicht zwischen der ersten Hauptoberfläche und einer Bodenoberfläche des zweiten Seitendiffusionsbereiches ändert sich kontinuierlich und sanft, während sie allmählich von einer Position der größten Tiefe abnimmt, wenn eine Entfernung zu einer Verbindung auf der ersten Hauptoberfläche zwischen der ersten Hauptelektrode und einer oberseitigen Oberfläche des zweiten Seitendiffusionsbereiches abnimmt.
  • Der Gegenstand der vorliegenden Erfindung liegt in der Bereitstellung des ersten Seitendiffusionsbereiches für jeden der Transistoreinheiten mit isoliertem Gate (z.B. IGBT-Einheiten oder vertikale MOSFET-Einheiten). Dies verringert eine Menge der von der ersten Halbleiterschicht injizierten Ladungsträger während eines Betriebs eines Diodenabschnittes (der die erste Hauptelektrode, die erste Halbleiterschicht, das erste Halbleitersubstrat, die vierte Halbleiterschicht und die zweite Hauptelektrode beinhaltet), der in jeder der Einheiten eingebaut ist, um dadurch die Erholungskennlinie des Diodenabschnittes, der als eine eingebaute FWD wirkt, signifikant zu verbessern.
    •
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • Von den Figuren zeigen:
  • 1 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 2 u. 3 Längsschnittansichten von verschiedenen Strukturen von Einheitszellen von IGBT-Vorrich tungen nach der ersten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 4 eine perspektivische Ansicht eines anderen verschiedenen Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach der ersten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 5 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 6 eine Längsschnittansicht eines verschiedenen Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach der zweiten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 7 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 8 bis 10 Längsschnittansichten von verschiedenen Strukturen von Einheitszellen von IGBT-Vorrichtungen nach der dritten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 11 eine perspektivische Ansicht eines anderen unterschiedlichen Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach der dritten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 12 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 13 eine Längsschnittansicht eines verschiedenen Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach der vierten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 14 bis 22 Längsschnittansichten zum Veranschaulichen eines Herstellungsverfahrens gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 23 bis 29 Längsschnittansichten zum Veranschaulichen eines Herstellungsverfahrens gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 30 bis 36 Längsschnittansichten zum Veranschaulichen eines Herstellungsverfahrens gemäß einer siebten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 37 einen Blockschaltplan einer Wechselrichterschaltung;
  • 38 eine schematische Ansicht einer Stromwellenform, die während der Erholung einer Diode geliefert wird;
  • 39 eine Längsschnittansicht eines Aufbaus eines Modells für die Simulation, welche zum Bestä tigen der herkömmlichen Probleme ausgeführt wurde;
  • 40 Ergebnisse der Simulation, welche zum Bestätigen der herkömmlichen Probleme ausgeführt wurde;
  • 41 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer ersten Abwandlung der vierten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 42 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer achten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 43 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer neunten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 44 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer zehnten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 45 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer ersten Abwandlung der zehnten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 46 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach ei ner zweiten Abwandlung der zehnten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 47 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer dritten Abwandlung der zehnten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 48 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer vierten Abwandlung der zehnten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 49 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer fünften Abwandlung der zehnten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 50 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer sechsten Abwandlung der zehnten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 51 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer siebten Abwandlung der zehnten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 52 eine Längsschnittansicht eines Aufbaus einer Einheitszelle einer IGBT-Vorrichtung nach einer achten Abwandlung der zehnten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 53 eine Draufsicht auf Einheitszellen von IGBT-Vorrichtungen nach einer elften bevorzugten Ausführungsform, um ein Anordnungsmuster zu zeigen;
  • 54 eine Draufsicht auf Einheitszellen von IGBT-Vorrichtungen nach einer ersten Abwandlung der elften bevorzugten Ausführungsform, um ein Anordnungsmuster zu zeigen;
  • 55 bis 58 Draufsichten auf Einheitszellen von IGBT-Vorrichtungen nach einer zwölften bevorzugten Ausführungsform, um Anordnungsmuster zu zeigen;
  • 59 bis 66 Längsschnittansichten zum Veranschaulichen eines Herstellungsverfahrens gemäß einer dreizehnten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 67 bis 74 Längsschnittansichten zum Veranschaulichen eines Herstellungsverfahrens gemäß einer vierzehnten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 75 eine Längsschnittansicht einer Einheitszelle einer Graben-Leistungs-MOSFET-Vorrichtung nach der ersten bevorzugten Ausführungsform der vorliegenden Erfindung; und
  • 76 eine Längsschnittansicht einer Einheitszelle einer Graben-Leistungs-MOSFET-Vorrichtung nach der achten bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Die folgende Beschreibung wird über einen Fall gemacht, bei dem jeder der Gegenstände der vorliegenden Erfindung auf eine IGBT-Vorrichtung vom Grabengatetyp angewendet ist. Jedoch sollte bemerkt werden, dass jedes der technischen Konzepte, das mit der folgenden Beschreibung bei jeder der verschiedenen bevorzugten Ausführungsformen der vorliegenden Erfindung klargestellt wird, grundsätzlich auch anwendbar ist auf einen vertikalen MOSFET mit einer Grabengatestruktur, wie unten im Detail beschrieben wird.
  • Erste bevorzugte Ausführungsform
  • Merkmale oder wesentliches einer IGBT-Einheit (die eine IGBT-Einheitszelle und eine darin eingebaute Diode beinhaltet) einer IGBT-Vorrichtung vom Grabengatetyp gemäß einer ersten bevorzugten Ausführungsform können mit Bezug auf eine Längsschnittansicht aus 1 verstanden werden, über die Einzelheiten später bereitgestellt werden. Die eine IGBT-Einheit beinhaltet: I) eine erste Halbleiterschicht (eine p-dotierte Basisschicht oder ein p-dotierter Basisbereich in einem in der vorliegenden Beschreibung gegebenen Beispiel) 2 eines zweiten Leitfähigkeitstyps (p-dotiert in dem vorliegenden Beispiel), die wie eine Wanne geformt ist, die sich von einer ersten Hauptoberfläche 1US eines Halbleitersubstrats (n–-dotiertes Substrat oder Schicht in dem vorliegenden Beispiel) 1 eines ersten Leitfähigkeitstyps (n-dotiert in dem vorliegenden Beispiel) in Richtung des Inneren des Halbleitersubstrats 1 erstreckt und einen flachen Bereich 2FR mit einer Bodenoberfläche 2BF, die eine flache Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche 1US bildet, einen ersten Seitendiffusionsbereich 2SDR1, der mit dem flachen Bereich 2FR verbunden ist, und einen zweiten Seitendiffusionsbereich 2SDR2, der mit dem flachen Bereich 2FR verbunden ist und dem ersten Seitendiffusionsbereich 2SDR1 mit dem dazwischen angeordneten flachen Bereich 2FR gegenübersteht, beinhaltet; II) einen Hauptgraben 6, der sich von der ersten Hauptoberfläche 1US durch den flachen Bereich 2FR der ersten Halbleiterschicht 2 mit der Bodenoberfläche 2BF davon erstreckt und einen Bodenabschnitt 6B beinhaltet, der gerade unterhalb der ersten Halbleiterschicht 2 in dem Halbleitersubstrat 1 liegt (ein isolierender Film 7 ist auf der gesamten Oberfläche einschließlich einer Seitenoberfläche 65 und dem Bodenabschnitt 6B des Hauptgrabens 6 ausgebildet, und eine Steuer-/Gateelektrode 8 ist in den Hauptgraben 6 gefüllt); III) eine dritte Halbleiterschicht (eine p+-dotierte Kollektorschicht in dem vorliegenden Beispiel) 5 vom zweiten Leitfähigkeitstyp, die sich von einer zweiten Hauptoberfläche 1LS des Halbleitersubstrats 1 in Richtung des Inneren des Halbleitersubstrates 1 erstreckt; und IV) eine vierte Halbleiterschicht (eine n+-dotierte Kathodenschicht in dem vorliegenden Beispiel) 4 des ersten Leitfähigkeitstyps, die sich von der zweiten Hauptoberfläche 1LS des Halbleitersubstrats 1 in Richtung des Inneren des Halbleitersubstrates 1 erstreckt und benachbart zu der dritten Halbleiterschicht 5 angeordnet ist. Weiter ist V) eine Tiefe DP1 des ersten Seitendiffusionsbereiches 2SDR1, der einer Abmessung zwischen der ersten Hauptoberfläche 1US und einer Bodenoberfläche 2BS1 des ersten Seitendiffusionsbereiches 2SDR1 entspricht, am größten an einem Verbindungspunkt zwischen der Bodenoberfläche 2BS1 des ersten Seitendiffusionsbereiches 2SDR1 und der Bodenoberfläche 2BF des flachen Bereichs 2FR, und ändert sich kontinuierlich und sanft, d.h. nimmt allmählich ab, wenn eine Entfernung zu einem anderen Verbindungspunkt auf der ersten Hauptoberfläche 1US zwischen einer ersten Hauptelektrode (einer Emitterelektrode in dem vorliegenden Beispiel) 10 und einer oberseitigen Oberfläche des ersten Seitendiffusionsbereiches 2SDR1, mit dem auch die Bodenoberfläche 2BS1 verbunden ist, abnimmt. Genauso ist VI) eine Tiefe DP2 des zweiten Seitendiffusionsbereiches 2SDR2, die einer Abmessung zwischen der ersten Hauptoberfläche 1US und einer Bodenoberfläche 2BS2 des zweiten Seitendiffusionsbereiches 2SDR2 entspricht, am größten an einem Verbindungspunkt zwischen der Bodenoberfläche 2BS2 des zweiten Seitendiffusionsbereiches 2SDR2 und der Bodenoberfläche 2BF des flachen Bereiches 2FR, und ändert sich kontinuierlich und sanft, d.h. nimmt allmählich ab, wenn eine Entfernung zu einem anderen Verbindungspunkt auf der Hauptoberfläche 1US zwischen der ersten Hauptelektrode 10 und einer oberseitigen Oberfläche des zweiten Seitendiffusionsbereiches 2SDR2, mit dem auch die Bodenoberfläche 2BS2 verbunden ist, abnimmt. Darüber hinaus befindet sich VII) der erste Seitendiffusionsbereich 2SDR1 gerade über der vierten Halbleiterschicht 4, die einen Teil des Diodenabschnittes bildet. Die anderen Elemente sind wie folgt. Eine zweite Halbleiterschicht (ein n+-dotierter Emitterbereich oder eine n+-dotierte Emitterschicht in dem vorliegenden Beispiel) 3 des ersten Leitfähigkeitstyps ist derart ausgebildet, dass sie sich von der ersten Hauptoberfläche 1US in Richtung des Inneren des flachen Bereiches 2FR der ersten Halbleiterschicht 2 erstreckt. Die zweite Halbleiterschicht 3 beinhaltet eine oberseitige Oberfläche 3US, die in der ersten Hauptoberfläche 1US enthalten ist, eine Bodenoberfläche 3BS, und erste und zweite Seitenoberflächen 3S1 und 3S2, die sich gegenüberstehen und vertikal zwischen der oberseitigen Oberfläche 3US und der Bodenoberfläche 3BS dazwischen liegend angeordnet sind. Die erste Seitenoberfläche 351 der zweiten Halbleiterschicht 3 ist gänzlich mit der Seitenoberfläche 6S des Hauptgrabens 6 verbunden. Das bedeutet in dem vorliegenden Beispiel, das jede der Halbleiterschichten 3, die sich jeweils entlang der dritten Richtung D3 erstrecken und die entlang einer ersten Richtung D1 voneinander um einen vorbestimmten Abstand beabstandet sind, von dem Hauptgraben 6 derart durchdrungen ist, dass sie dadurch in zwei Abschnitte auf der linken Seite und der rechten Seite der Zeichenfläche in 1 unterteilt ist. Die erste Hauptelektrode (eine Emitterelektrode in dem vorliegenden Beispiel) 10 ist derart ausgebildet, dass sie sich über der oberseitigen Oberfläche der zweiten Halbleiterschicht 3 (nicht dargestellt) und dem ersten und zweiten Seitendiffusionsrandbereich 2SDR1 und 2SDR2 der ersten Halbleiterschicht 2 erstreckt. Auch ist eine zweite Hauptelektrode (eine Kollektorelektrode in dem vorliegenden Beispiel) 11 auf der zweiten Hauptoberfläche 1LS ausgebildet, die eine rückseitige Oberfläche des Halbleitersubstrats 1 ist. Dementsprechend wird die zweite Hauptelektrode 11 mit der dritten und der vierten Halbleiterschicht 5 und 4 elektrisch verbunden gehalten. Es wird zusätzlich bemerkt, dass der Begriff "benachbart", der in der obigen Beschreibung der dritten und vierten Halbleiterschicht 5 und 4 verwendet wird, (i) einen direkten Kontakt zwischen den Schichten 4 und 5 ohne einen Abschnitt des Halbleitersubstrats 1, der dazwischen liegend angeordnet ist, meint und (ii) auch einen indirekten Kontakt zwischen den Schichten 4 und 5 meint, die mit einem dazwischen liegend angeordneten Abschnitt des Halbleitersubstrats 1 angeordnet sind, während sie sich gegenüberstehen. Diese Bedeutung des Begriffes "benachbart" wird auf alle anderen bevorzugten Ausführungsformen und Abwandlungen, die unten vorgesehen sind, angewendet werden. Nach dem Bekräftigen der Bedeutung des Begriffes "benachbart", wird nun ein Aufbau der IGBT-Vorrichtung nach der ersten bevorzugten Ausführungsform mehr im Detail beschrieben werden.
  • 1 ist eine Längsschnittansicht eines beispielhaften Aufbaus der IGBT-Vorrichtung vom Grabengatetyp, die eine Diode beinhaltet, nach der ersten bevorzugten Ausführungsform der vorliegenden Erfindung. In 1 entspricht die erste Richtung D1 jeder von jeweiligen Richtungen, entlang denen die Hauptgräben 6, die jeweils mit der Gateelektrode 8 gefüllt sind, die p-dotierten Basisschichten 2, die p+-dotierten Kollektorschichten 5 und die n+-dotierten Kathodenschichten 4 angeordnet sind (so wird die erste Richtung D1 auch als eine "Hauptgrabenanordnungsrichtung" bezeichnet werden). Andererseits ist eine zweite Richtung D2 rechtwinklig zu der ersten Richtung D1 in der gleichen Ebene und entspricht einer Rich tung entlang der Tiefe jedes der Hauptgräben 6 oder jeder der p-dotierten Basisschichten 2 oder entlang der Dicke des Halbleitersubstrats 1 (so wird die zweite Richtung D2 auch als eine "Hauptgrabentiefenrichtung" bezeichnet werden). Sich nun zu der dritten Richtung D3 wendend, die senkrecht zu der Zeichenfläche aus 1 ist, ist die dritte Richtung D3 eine Richtung, entlang der sich jeder der Hauptgräben 6, jede der p-dotierten Basisschichten 2, jede der p+-dotierten Kollektorschichten 5 und jede der n+-dotierten Kathodenschichten 4 erstreckt, so dass die dritte Richtung D3 auch als eine "Hauptgrabenerstreckungsrichtung" bezeichnet werden wird. In einem Aufbau einer IGBT-Einheit, die in der Längsschnittansicht aus 1 veranschaulicht ist, ist der wie eine Wanne geformte p-dotierte Basisbereich 2 selektiv auf der ersten Hauptoberfläche 1US des n–-dotierten Substrats 1 ausgebildet als eine Folge des selektiven Diffundierens von p-Störstellen. Weiter ist der Emitterbereich 3 auf einer oberseitigen Oberfläche des p-dotierten Basisbereichs 2 ausgebildet als eine Folge des selektiven Diffundierens von einer relativ zu der Verunreinigungskonzentration des Halbleitersubstrats 1 höheren Konzentration an n-Störstellen. Der Hauptgraben oder der erste Graben 6 erstreckt sich von der oberseitigen Oberfläche des Emitterbereichs 3 in die n–-dotierte Schicht 1 durch den Emitterbereich 3 und den p-dotierten Basisbereich 2. Die Gateelektrode 8 ist innerhalb des Grabens 6 mit dem dazwischen liegend eingefügten Gateisolierfilm 7 ausgebildet. Die p-dotierte Basisschicht 2 beinhaltet die Seitendiffusionsbereiche 2SDR1 und 2SDR2 mit den jeweiligen Tiefen DP1 und DP2, von denen jede abnimmt, wenn eine Entfernung von dem ersten Graben 6 in der ersten Richtung D1 zunimmt. Wie oben beschrieben ist der Gateisolierfilm 7 in dem Hauptgraben (ersten Graben) 6 ausgebildet, und die Gateelektrode 8 ist auf dem Gateisolierfilm 7 aus Polysilizium ausgebildet. Somit ist ein Abschnitt des flachen Bereichs 2FR des p-dotierten Basisbereichs 2, der in der ersten Richtung D1 gerade unterhalb der Gateelektrode 8 liegt, ein Kanalbereich der einen IGBT-Einheitszelle in der einen IGBT-Einheit. Darüber hinaus ist ein Zwischenschichtisolierfilm 9 derart ausgebildet, dass er sich entlang der Hauptgrabenerstreckungsrichtung D3 erstreckt und eine oberseitige Oberfläche der Gateelektrode 8 in dem Hauptgraben 6 und die oberseitige Oberfläche des n+-dotierten Emitterbereichs 3 mit dem dazwischen eingefügten Gateisolierfilm 7 bedeckt. Obwohl in 1 dargestellt ist, dass der Gateisolierfilm 7 auf der oberseitigen Oberfläche des n+-dotierten Emitterbereichs 3 ausgebildet ist, sind tatsächlich ein Abschnitt des Zwischenschichtisolierfilms 9 und dessen unterliegender Abschnitt des Gateisolierfilms 7, welche in 1 nicht dargestellten Bereichen angeordnet sind, derart entfernt, dass ein Abschnitt der oberseitigen Oberfläche des n+-dotierten Emitterbereichs 3 freigelegt ist. Dementsprechend ist die Emitterelektrode (die erste Hauptelektrode) 10 aus z.B. Aluminium auf dem freigelegten Abschnitt (nicht dargestellt) auf der oberseitigen Oberfläche des n+-dotierten Emitterbereichs 3 ausgebildet. Zusätzlich erstreckt sich die Emitterelektrode 10 auch über die oberseitige Oberfläche des p-dotierten Basisbereichs 2, die in der ersten Hauptoberfläche 1US enthalten ist und eine oberseitige Oberfläche des flachen Bereichs 2FR, der einem zentralen Bereich der oberseitigen Oberfläche des p-dotierten Basisbereichs 2 entspricht und jeweilige oberseitige Oberflächen der Seitendiffusionsbereiche 2SDR1 und 2SDR2 enthält, wie in
  • 1 deutlich veranschaulicht ist. Andererseits sind die p+-dotierte Kollektorschicht 5 und die n+-dotierte Kathodenschicht 4 unabhängig voneinander auf der rückseitigen Oberfläche 1LS des n–-dotierten Substrats 1 ausgebildet. Die Schichten 4 und 5 sind benachbart zueinander angeordnet. Die Kollektorelektrode (die zweite Hauptelektrode) 11 ist elektrisch und physikalisch mit sowohl der p+-dotierten Kollektorschicht 5 als auch mit der n+-dotierten Kathodenschicht 4 verbunden.
  • Als nächstes wird der Betrieb einer IGBT-Einheitszelle (welche im Folgenden auch als "IGBT" bezeichnet werden wird) der einen IGBT-Einheit nach der ersten bevorzugten Ausführungsform beschrieben werden. Mit dem in 1 dargestellten Aufbau wird nach Anlegen einer vorbestimmten Kollektorspannung VCE zwischen der Emitterelektrode 10 und der Kollektorelektrode 11 und einer vorbestimmten Gatespannung VGE zwischen der Emitterelektrode 10 und der Gateelektrode 8, um das Gate anzuschalten, der Kanalbereich derart invertiert, dass er vom n-Typ ist, so dass ein Kanal ausgebildet wird. Dann werden Elektronen von der Emitterelektrode 10 durch den Kanal in die n–-dotierte Schicht (Halbleitersubstrat) 1 injiziert. Aufgrund der Injektion von Elektronen wird eine Vorwärtsvorspannung zwischen die p+-dotierte Kollektorschicht 5 und die n–-dotierte Schicht 1 angelegt und Löcher werden von der p+-dotierten Kollektorschicht 5 in die n–-dotierte Schicht 1 injiziert. Dies führt zu einer wesentlichen Verringerung eines Widerstands der n–-dotierten Schicht 1 derart, dass eine Stromkapazität des IGBT signifikant erhöht wird. Nun wird der Übergang von einem Durchlasszustand in einen Sperrzustand des IGBT beschrieben werden. Bei dem Aufbau aus 1 ist die zwischen der Emitterelektrode 10 und der Gateelektrode 8 angelegte Gatespannung VGE während einem Durchlasszustand auf 0 V verringert oder auf einen Spannungswert gesetzt derart, dass eine Rückwärtsvorspannung verursacht wird, um dadurch das Gate auszuschalten. Als Folge wird der Kanalbereich von einem invertierten Zustand, d.h. einem n-Typ-Zustand in einen p-Typ-Zustand zurückgesetzt, und die Injektion von Elektronen von der Emitterelektrode 10 wird beendet. Aufgrund der Beendigung der Injektion von Elektronen wird auch die Injektion von Löchern von der p+-dotierten Kollektorschicht 5 beendet. Danach gehen die in der n–-dotierten Schicht 1 angehäuften Elektronen und Löcher aus der n–-dotierten Schicht 1 in Richtung der Kollektorelektrode 11 bzw. der Emitterelektrode 10. Andererseits rekombinieren die Elektronen und Löcher miteinander derart, dass sie verschwinden. Die Kollektorspannung VCE, die zwischen der Emitterelektrode 10 und der Kollektorelektrode 11 während eines Sperrzustands angelegt werden kann hängt von der Störstellenkonzentration und der Dicke der n–-dotierten Schicht 1 ab.
  • Auch beinhaltet die eine IGBT-Einheit nach der ersten bevorzugten Ausführungsform einen Aufbau, bei dem die n+-dotierte Kathodenschicht 4 auf der rückseitigen Oberfläche 1LS des n–-dotierten Substrats 1 ausgebildet ist, während sie benachbart zu der p+-dotierten Kollektorschicht 5 angeordnet ist. Diese Anordnung erlaubt einem Vorwärtsstrom durch den Diodenabschnitt einschließlich der n+-dotierten Kathodenschicht 4, dem n–-dotierten Substrat 1 und der p-dotierten Basisschicht 2 auf der oberseitigen Oberfläche 1US des n–-dotierten Substrats 1 zu fließen nach dem Anlegen einer Spannung VEC an die IGBT-Einheit aufgrund einer in dem L einer externen Last (nicht dargestellt) gespeicherten Energie. Somit wird der Diodenabschnitt in einen Durchlasszustand gesetzt, so dass er als eine FWD wirkt, welche die dem Diodenabschnitt zugeordnete IGBT-Einheitszelle schützt. Das bedeutet, dass die eingebaute Diode einschließlich der n+-dotierten Kathodenschicht 4 und den anderen Elementen anstelle von einer Feilaufdiode wirkt, die in dem herkömmlichen Aufbau antiparallel mit einer IGBT-Einheitszelle verbunden ist.
  • Wenn weiter ein anderer IGBT (nicht dargestellt), der in Serie mit dem oben erwähnten Diodenabschnitt verbunden ist, eingeschaltet wird, während der Diodenabschnitt eingeschaltet ist, wird die Injektion von Löchern von der p-dotierten Basisschicht 2 sowie die Injektion von Elektronen von der n+-dotierten Kathodenschicht 4 in den Diodenabschnitt beendet. Danach gehen die Restladungsträger in der n–-dotierten Schicht 1, d.h. die in dem n–-dotierten Substrat 1 angehäuften Elektronen und Löcher, aus dem n–-dotierten Substrat 1 in Richtung der Kollektorelektrode 11 bzw. der Emitterelektrode 10, oder rekombinieren miteinander, um zu verschwinden. Zu dieser Zeit fließt wie oben beschrieben ein Erholungsstrom durch den Diodenabschnitt.
  • Es ist allgemein bekannt, dass der Erholungsstrom einer Diode von einer Dichte der Ladungsträger abhängt, die in der Nähe einer Anode der Diode vorhanden sind. Gemäß dieser Abhängigkeit ist es, wenn die Injektion von Löchern von einer p-dotierten Basisschicht unterdrückt werden kann, möglich, eine Dichte von Ladungsträgern in der Nähe einer Anode zu verringern, um dadurch einen Erholungsstrom zu verringern, der während der Erholung einer Diode beim Übergang davon von einem Durchlasszustand in einen Sperrzustand fließt.
  • Der Aufbau der IGBT-Vorrichtung nach der ersten bevorzugten Ausführungsform ist von dem herkömmlichen IGBT-Aufbau verschieden, darin dass: die p-dotierte Basisschicht 2 unabhängig für jeden der Hauptgräben 6 oder jeder der IGBT-Einheitszellen ausgebildet ist; jeder der Seitendiffusionsbereiche 2SDR1 und 2SDR2 als Seitenabschnitte der p-dotierten Basisschicht 2 nicht durch den Hauptgraben 6 geteilt ist, und eine bodenseitige Oberfläche beinhaltet, die eine sanfte und parabolische Kurve bildet, die von der tiefsten Stelle in dem Abschnitt beginnt; und die Emitterelektrode 10 derart ausgebildet ist, dass sie eine oberseitige Oberfläche jedes Seitendiffusionsbereiches bedeckt. Somit ist eine von jedem der Seitendiffusionsbereiche 2SDR1 und 2SDR2 während einem Durchlasszustand des Diodenabschnittes injizierte Menge an Löchern signifikant verringert verglichen mit der bei dem herkömmlichen Aufbau. Die verringerte Menge an injizierten Löchern bewirkt eine beträchtliche Verringerung einer Ladungsträgerdichte in der Nähe der Anode des Diodenabschnittes, was eine Verringerung des Erholungsstromes zur Folge hat.
  • Erste Abwandlung der ersten bevorzugten Ausführungsform Merkmale einer ersten Abwandlung und einer zweiten Abwandlung (die später beschrieben werden) der ersten bevorzugten Ausführungsform liegen in der Bereitstellung eines Hilfsgrabens (oder eines zweiten Grabens) 12, der von der ersten Hauptoberfläche 1US durch die bodenseitige Oberfläche 2BS1 des ersten Seitendiffusionsbereiches 2SDR1 reicht und einen Bodenabschnitt 12B beinhaltet, der unterhalb des ersten Seitendiffusionsbereiches 2SDR1 in dem Halbleitersubstrat 1 angeordnet ist. Ein weiterer Hilfsgraben 12 mit dem gleichen Aufbau, der durch den zweiten Seitendiffusionsbereich 2SDR2 reicht kann natürlich bereitgestellt werden.
  • Z.B. ist der Hilfsgraben 12 zwischen zwei Seitendiffusionsbereichen (2SDR1 und 2SDR1 bzw. 2SDR2 und 2SDR2) eingefügt, die jeweils in verschiedenen IGBT-Einheitszellen enthalten und entlang der Hauptgrabenanordnungsrichtung D1 angeordnet sind, während sie sich wie in einer Längsschnittansicht aus 2 veranschaulicht gegenüberstehen. In anderen Worten reicht der Hilfsgraben 12 von einer Verbindung zwischen der ersten Hauptoberfläche 1US und den jeweiligen Bodenoberflächen 2BS1 und 2BS1 bzw. 2BS2 und 2BS2 der zwei zugewandten Seitendiffusionsbereiche 2SDR1 und 2SDR1 bzw. 2SDR2 und 2SDR2 und einem Bereich nahe der Verbindung in Richtung des Inneren des Halbleitersubstrats 1 durch jeweilige Abschnitte der zwei zugewandten Seitendiffusionsbereiche. Der Hilfsgraben 12 erstreckt sich parallel zu dem Hauptgraben 6 entlang der Hauptgrabenerstreckungsrichtung D3.
  • Nun werden Vorteile und Ziele der Bereitstellung des oben beschriebenen Hilfsgrabens 12 diskutiert werden. Insbesondere ist ein elektrisches Feld jeder der Seitendiffusionsbereiche 2SDR1 und 2SDR2 viel stärker als das der anderen Bereiche, und zwar des flachen Bereichs 2FR, um leicht einen Fluss eines Rückwärtsleckstromes und Verringerung einer Durchbruchspannung zu fördern. In Anbetracht dessen ist der Seitendiffusionsbereich zwischen dem Hauptgraben 6 und dem Hilfsgraben 12 in der vorhergehenden Art und Weise angeordnet, so dass ein elektrisches Feld des Seitendiffusionsbereiches abgeschwächt werden kann aufgrund des Vorhandenseins einer Grabenform des Hilfsgrabens 12. Dies ermöglicht, den Fluss eines Rückwärtsleckstromes zu verhindern und die Verringerung einer Durchbruchsspannung.
  • Es wird bemerkt, dass, obwohl es in 2 dargestellt ist, ein Abstand d1 zwischen jeweiligen Mittelachsen des Hauptgrabens 6 und des Hilfsgrabens 12, der durch den ersten Seitendiffusionsbereich 2SDR1 reicht, gleich einem Abstand d2 zwischen den jeweiligen Mittelachsen des Hauptgrabens 6 und dem weiteren Hilfsgraben 12 ist, der durch den zweiten Seitendiffusionsbereich 2SDR2 reicht, die Abstände d1 und d2 verschieden voneinander sein können. Auch ist eine Weite 12W des Hilfsgrabens 12 entlang der ersten Richtung D1 nicht notwendigerweise gleich einer Weite 6W des Hauptgrabens 6, und genauso ist eine Tiefe D des Hilfsgrabens 12 entlang der zweiten Richtung D2 nicht notwendigerweise gleich einer Tiefe des Hauptgrabens 6. Jedoch würde es Vorteile in der Herstellung bringen, wie in 2 gezeigt, die Weite 12W und die Weite 6W oder die Tiefe D des Bodenabschnittes 12B des Hilfsgrabens 12 und die Tiefe des Bodenabschnittes 6B des Hauptgrabens 6 aneinander anzugleichen. Weiter würde es Vorteile bei der Herstellung bringen, die Abstände d1 und d2 wie in 2 gezeigt aneinander anzugleichen. Zusätzlich kann der Hilfsgraben 12 mit einem metallischen Material oder einem isolierenden Material gefüllt sein. Es würde keinen strukturellen Unterschied machen, ob ein metallisches Material oder ein isolierendes Material verwendet wird. Jedoch würde die Herstellung des Hilfsgrabens 12 durch ein Verfahren mit zuerst dem Bilden eines Gateisolierfilms, der den gesamten Bodenabschnitt 12B und eine gesamte Seitenfläche des Hilfsgrabens 12 bedeckt, und dann dem Füllen des Grabens 12 mit einem leitfähigen Material wie z.B. Polysilizium, Vorteile bei der Herstellung bringen, da ein solches Verfahren identisch zu einem Verfahren zum Herstellen des Hauptgrabens 6 ist.
  • Zweite Abwandlung der ersten bevorzugten Ausführungsform
  • Um die Stärke eines elektrischen Feldes jeder der Seitendiffusionsbereiche 2SDR1 und 2SDR2 weiter abzuschwächen können zwei Hilfsgräben (zweite Gräben) 12 ausgebildet sein, so dass zwei Seitendiffusionsbereiche (2SDR1 und 2SDR1 bzw. 2SDR2 und 2SDR2), die in verschiedenen jeweiligen IGBT-Einheitszellen enthalten sind und sich gegenüberstehen, zwischen zwei Hilfsgräben 12 eingefügt sind, wie in der Längsschnittansicht in 3 dargestellt ist. Jeder der Hilfsgräben 12 erstreckt sich durch einen Abschnitt der Bodenoberfläche 2BS1 oder 2BS2 einer der beiden Seitendiffusionsbereiche 2SDR1 und 2SDR1 oder 2SDR2 und 2SDR2 nahe einer Verbindung zwischen der Bodenoberfläche 2BS1 oder 2BS2 und der Bodenoberfläche 2BF des flachen Bereiches 2FR, so dass die Bodenoberfläche 2BS1 oder 2BS2 von jedem der Seitendiffusionsbereiche 2SDR1 und 2SDR2 sich derart erstreckt, dass sie an einem Ende auf die erste Hauptoberfläche 1US trifft.
  • Dritte Abwandlung der ersten bevorzugten Ausführungsform
  • 4 ist eine perspektivische Ansicht eines Aufbaus einer IGBT-Einheit nach einer dritten Abwandlung der ersten bevorzugten Ausführungsform und beinhaltet auch eine Schnittansicht der Hauptgräben 6 entlang einer durch die erste Richtung D1 und die zweite Richtung D2 definierten Ebene, in anderen Worten entlang einer Längsrichtung. Es wird bemerkt, dass eine Emitterelektrode, die funktionsgemäß der Emitterelektrode 10 in 1 entspricht, welche gänzlich mit den jeweiligen oberseitigen Oberflächen der Bereiche 2FR, 2SDR1 und 2SDR2 der p- dotierten Basisschichten 2 verbunden ist, in 4 der Anschaulichkeit halber ausgelassen ist.
  • Die in 4 dargestellten Merkmale des Aufbaus liegen darin, dass jede der IGBT-Einheitszellen in der Hauptgrabenerstreckungsrichtung D3 enthält: (i) den flachen Bereich 2FR, (ii) den ersten Seitendiffusionsbereich 2SDR1, der mit dem flachen Bereich 2FR verbunden ist und dem in 1 gezeigten ersten Seitendiffusionsbereich entspricht, und (iii) den zweiten Seitendiffusionsbereich 2SDR2, der mit dem flachen Bereich 2FR verbunden ist und entlang der Hauptgrabenerstreckungsrichtung D3 mit dem dazwischen eingefügten flachen Bereich 2FR dem ersten Seitendiffusionsbereich 2SDR1 gegenübersteht, im Gegensatz zu dem in 1 dargestellten Aufbau. Dementsprechend stehen sich die ersten Seitendiffusionsbereiche 2SDR1 und 2SDR1, die jeweils in zwei verschiedenen, entlang der Hauptgrabenerstreckungsrichtung D3 zueinander benachbarten IGBT-Einheitszellen enthalten sind, entlang der dritten Richtung D3 gegenüber, während sie auf der ersten Hauptoberfläche 1US miteinander in Kontakt sind. Die zweiten Seitendiffusionsbereiche 2SDR2 und 2SDR2, die jeweils in zwei verschiedenen, entlang der Hauptgrabenerstreckungsrichtung D3 benachbarten IGBT-Einheitszellen enthalten sind, sind in analoger Art und Weise angeordnet. Auch ist jeder der ersten Seitendiffusionsbereiche 2SDR1 gerade oberhalb der vierten Halbleiterschicht 4 angeordnet. Weiter erstrecken sich die Emitterbereiche 3 entlang der Hauptgrabenerstreckungsrichtung D3 nur innerhalb der flachen Bereiche 2FR der ersten Halbleiterschichten 2 der jeweiligen IGBT-Einheitszellen in dem Aufbau aus 4. Andererseits erstreckt sich jeder der Hauptgräben 6 entlang der Hauptgrabenerstreckungsrichtung D3, während er alle sich gegenüberstehenden Paare aller ersten Seitendiffusionsbereiche 2SDR1 und 2SDR1, sowie alle sich gegenüberstehenden Paare aller zweiten Seitendiffusionsbereiche 2SDR2 und 2SDR2, die entlang der Hauptgrabenerstreckungsrichtung D3 angeordnet sind und sich entlang der Hauptgrabenanordnungsrichtung D1 erstrecken, kreuzt.
  • Der in 4 dargestellte Aufbau erzeugt natürlich die gleichen Vorteile, wie sie von dem in 1 dargestellten Aufbau erzeugt werden.
  • Zweite bevorzugte Ausführungsform
  • 5 ist eine Längsschnittansicht eines Aufbaus einer IGBT-Einheitszelle und dessen Umgebung nach einem Beispiel einer zweiten bevorzugten Ausführungsform. Der in 5 dargestellte Aufbau ist von dem Aufbau der in 1 dargestellten IGBT-Einheitszelle darin verschieden, dass zwei Hauptgräben 6 durch die p-dotierte Basisschicht 2 in der ersten Halbleiterschicht 2 reichen, die wie eine Wanne geformt ist, so dass der flache Bereich 2FR in der ersten Halbleiterschicht 2 zwischen den zwei Hauptgräben 6 dazwischen eingefügt ist. Der erste Seitendiffusionsbereich 2SDR1 ist gerade oberhalb der n+-dotierten Kathodenschicht 4 angeordnet. Die Tiefe DP1 der Bodenoberfläche 2BS1 des ersten Seitendiffusionsbereiches 2SDR1 ist am größten an einer Verbindung zwischen der Bodenoberfläche 2BS1 und einer Seitenoberfläche einer der beiden Hauptgräben 6, der näher an dem ersten Seitendiffusionsbereich 2SDR1 ist, und nimmt allmählich ab, wenn eine Entfernung zu einer Verbindung zwischen der ersten Hauptoberfläche 1US und der Bodenoberfläche 2BS1 abnimmt, so dass die Bodenoberfläche 2BS1 im Längsschnitt eine parabolische Kurve bildet. Genauso ist die Tiefe DP2 der Bodenoberfläche 2BS2 des zweiten Seitendiffusionsbereiches 2SDR2 am größten an einer Verbindung zwischen der Bodenoberfläche 2BS2 und einer Seitenoberfläche des anderen der beiden Hauptgräben 6, der näher an dem zweiten Seitendiffusionsbereich 2SDR2 ist, und nimmt allmählich ab, wenn ein Abstand zu einer Verbindung zwischen der Bodenoberfläche 2BS2 und der ersten Hauptoberfläche 1US abnimmt, so dass die Boden oberfläche 2BS2 im Längsschnitt eine parabolische Kurve bildet. Weiter sind zwei n+-dotierte Emitterschichten 3, die sich entlang der ersten Richtung D1 gegenüberstehen, auf einer oberseitigen Oberfläche des flachen Bereiches 2FR ausgebildet, der zwischen die beiden ersten Gräben 6 dazwischen eingefügt ist. Die Emitterschichten 3 sind direkt mit der Emitterelektrode 10 in der gleichen Art und Weise wie bei dem in 1 dargestellten Aufbau verbunden, obwohl eine solche Verbindung nicht dargestellt ist. Ein Abschnitt der Emitterelektrode 10 ist direkt auf einem Abschnitt der ersten Hauptoberfläche 1US der n–-dotierten Schicht 1 angeordnet, die zwischen den jeweiligen zweiten Seitenoberflächen 3S2 der zwei n+-dotierten Emitterschichten 3 dazwischen eingefügt ist. Die ersten und die zweiten Seitendiffusionsbereiche 2SDR1 und 2SDR2 sind wie oben beschrieben in der p-dotierten Basisschicht 2 auf jeweiligen Seiten der jeweiligen zwei ersten Gräben 6 vorgesehen, wobei jede von den Seiten einer Seite gegenüberliegt, auf der der flache Bereiche 2FR vorgesehen ist.
  • Auch in dem in 5 dargestellten Aufbau ist die Emitterelektrode 10 auf den Seitendiffusionsbereichen 2SDR1 und 2SDR2 der p-dotierten Basisschicht 2 angeordnet. Dies führt zu einer Verringerung der Menge an von den Seitendiffusionsbereichen 2SDR1 und 2SDR2 während eines Durchlasszustandes des Diodenabschnittes injizierten Löchern, um dadurch eine in der Nähe der Anode des Diodenabschnittes vorhanden Ladungsträgerdichte zu verringern. Als Folge ist ein Erholungsstrom verringert.
  • In dem in 5 dargestellten Aufbau sind nur die Seitendiffusionsbereiche 2SDR1 und 2SDR2 der p-dotierten Basisschicht 2 der IGBT-Einheitszelle innerhalb eines Bereiches ausgebildet, der eine Diodenfunktion aufweist (der im folgenden auch als ein "Diodenbereich" bezeichnet wird). Dementsprechend kann der in 5 dargestellte Aufbau einfach durch Bilden eines Teils einer p-dotierten Basisschicht erreicht werden, wenn die p-dotierte Basisschicht der IGBT-Einheitszellen gebildet wird.
  • Auch aufgrund der oben beschriebenen Gestaltung jeder der Seitendiffusionsbereiche 2SDR1 und 2SDR2 in dem in 5 dargestellten Aufbau verringert jeder der Seitendiffusionsbereiche 2SDR1 und 2SDR2 die Menge an injizierten Löchern beträchtlich verglichen mit einem p-dotierten Basisbereich, der ausgebildet ist als Folge von gewöhnlicher Diffusion und somit eine flache Bodenoberfläche beinhaltet. Folglich ist die Ladungsträgerdichte in der Nähe der Anode wesentlich verringert, so dass ein Erholungsstrom der Diode verringert ist.
  • Erste Abwandlung der zweiten bevorzugten Ausführungsform
  • Die Hilfsgräben/der Hilfsgraben 12, der/die bei den Abwandlungen der ersten bevorzugten Ausführungsform beschrieben wurde/wurden, kann/können angewendet werden auf den in 5 dargestellten Aufbau gemäß der zweiten bevorzugten Ausführungsform. Eine solche Anwendung würde die gleichen Vorteile wie die weiter oben beschriebenen hervorbringen. Ein Beispiel der Anwendung ist in einer Längsschnittansicht in 6 dargestellt. Die Hilfsgräben (erster oder zweiter Hilfsgraben) 12 in 6 sind gleich den Hilfsgräben (erster oder zweiter Hilfsgraben) 12 in 2.
  • In dem in 6 dargestellten Aufbau sind nur die Seitendiffusionsbereiche 2SDR1 und 2SDR2 der p-dotierten Basisschicht 2 der IGBT-Einheitszelle innerhalb des Diodenbereiches ausgebildet. Dementsprechend kann der in 6 dargestellte Aufbau einfach erreicht werden durch Bilden eines Teils einer p-dotierten Basisschicht, wenn die p-dotierte Basisschicht der IGBT-Einheitszelle gebildet wird.
  • Auch aufgrund der Gestaltung jeder der Seitendiffusionsbereiche 2SDR1 und 2SDR2 in dem in 6 dargestellten Aufbau verringert jeder der Seitendiffusionsbereiche 2SDR1 und 2SDR2 die Menge an injizierten Löchern beträchtlich verglichen mit einem p-dotierten Basisbereich, der ausgebildet ist als eine Folge von herkömmlicher Diffusion und somit eine flache Bodenoberfläche beinhaltet. Als Folge ist die Ladungsträgerdichte in der Nähe der Anode wesentlich verringert, so dass ein Erholungsstrom der Diode verringert ist.
  • Dritte bevorzugte Ausführungsform
  • Wesentliches eines Aufbaus gemäß einer dritten bevorzugten Ausführungsform kann gewürdigt werden anhand der Längsschnittansicht aus 7, über die später mehr Einzelheiten bereitgestellt werden. Erstens ist (I) eine Wannenschicht WL des zweiten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche 1US in Richtung des Inneren des Halbleitersubstrates 1 erstreckt und dem ersten Seitendiffusionsbereich 2SDR1 entlang der ersten Richtung D1 gegenübersteht, während sie von dem ersten Seitendiffusionsbereich 2SDR1 um einen vorbestimmten Abstand 13W beabstandet ist, weiter vorgesehen. Auch ist (II) die erste Hauptelektrode 10 auch auf einem Zwischenwannenbereich 1USWR angeordnet, der einem Abschnitt der ersten Hauptoberfläche 1US entspricht, der zwischen eine Verbindung zwischen der Bodenoberfläche 2BS der Wannenschicht WL und der ersten Hauptoberfläche 1US und einer Verbindung zwischen der Bodenoberfläche 2BS1 des ersten Seitendiffusionsbereiches 2SDR1 und der ersten Hauptoberfläche 1US dazwischen eingefügt ist. Weiter ist (III) ein dünner Silizidfilm (eine Silizidschicht, die z.B. Platin oder Silizium enthält) 13, der einen Schottky-Übergang bildet, zwischen einem unmittelbar über dem Zwischenwannenbereich 1USWR angeordneten Abschnitt der ersten Hauptelektrode 10 und einem unmittelbar unterhalb des Zwischenwannenbereichs 1USWR angeordneten Abschnitt des Halblei tersubstrates 1 vorgesehen. Als Alternative zu dem dünnen Silizidfilm 13 kann an der gleichen Stelle wie oben beschrieben ein dünner Halbleiterfilm vom zweiten Leitfähigkeitstyp (eine flache p–-dotierte Schicht in einem in der vorliegenden Beschreibung angegebenem Beispiel) 13 vorgesehen sein, der eine geringere Störstellenkonzentration aufweist als die erste Halbleiterschicht 2 und die Wannenschicht WL, und der eine geringere Dicke als die der ersten Halbleiterschicht 2, der Wannenschicht WL und des unmittelbar über dem Zwischenwannenbereich 1USWR angeordneten Abschnittes der ersten Hauptelektrode 10 aufweist. Weiter unten werden mehr Einzelheiten mit Bezug auf 7 bereitgestellt werden.
  • 7 ist eine Längsschnittansicht eines Aufbaus einer IGBT-Einheitszelle und dessen Umgebung gemäß einem Beispiel der dritten bevorzugten Ausführungsform. Der in 7 dargestellte Aufbau ist verschieden von dem Aufbau der in 1 dargestellten IGBT-Einheit darin, dass die Seitendiffusionsbereiche 2SDR1 und 2SDR, die in den zwei p-dotierten Basisschichten 2 jeweils benachbart zueinander entlang der ersten Richtung D1 enthalten sind, sich entlang der ersten Richtung D1 gegenüberstehen, während sie in dem Aufbau aus 7 um den vorbestimmten Abstand 13W voneinander beabstandet sind. Auch ist die Emitterelektrode 10 direkt auf einem Abschnitt der oberseitigen Oberfläche 1US (einem Zwischenwannenbereich 1USWR) der n–-dotierten Schicht 1 ausgebildet, die zwischen den sich gegenüberstehenden Seitendiffusionsbereich 2SDR1 und 2SDR dazwischen eingefügt sind, so dass der Zwischenwannenbereich 1USWR ganz bedeckt wird. Weiter ist der dünne Film 13, der einen Schottky-Übergang bildet, wie z.B. ein Silizidfilm oder der dünne Halbleiterfilm 13, der eine die oben erwähnten Bedingungen erfüllende flache n–-dotierte Schicht bildet, ganz vorgesehen zwischen dem gerade unterhalb des Zwischenwannenbereichs 1USWR angeordneten Abschnitt der n–-dotierten Schicht 1 und dem gerade oberhalb des Zwischenwannenbereichs 1USWR ange ordneten Abschnittes der Emitterelektrode 10, so dass er sich über den Zwischenwannenbereich 1USWR erstreckt. Somit entsteht ein Schottky-Übergang oder ein ähnlicher Zustand an der Grenzfläche zwischen einer rückseitigen Oberfläche des dünnen Films 13 und des gerade unterhalb des Zwischenwannenbereichs 1USWR angeordneten Abschnittes der n–-dotierten Schicht 1. Der Aufbau in 7 ist in jeder anderen Hinsicht identisch zu dem in 1. Zusätzlich ist der Betrieb der in 7 dargestellten IGBT-Einheitszelle im wesentlichen identisch zu dem der in 1 dargestellten IGBT-Einheitszelle.
  • Der Aufbau gemäß der dritten bevorzugten Ausführungsform zeigt seine Wirkungen, wenn bei dem Aufbau aus 7 der Diodenabschnitt als eine FWD arbeitet. Insbesondere, wenn der Diodenabschnitt in dem Aufbau aus 7 arbeitet, werden zuerst Elektronen von dem dünnen Silizidfilm 13, der einen Schottky-Übergang bildet, oder von dem dünnen Halbleiterfilm 13, der eine flache p–-dotierte Schicht bildet, als Majoritätsladungsträger in den gerade unterhalb des Zwischenwannenbereichs 1USWR angeordneten Abschnitt der n–-dotierten Schicht 1 injiziert. Anschließend werden Löcher von der p-dotierten Basisschicht 2 injiziert, und einige der injizierten Löcher rekombinieren mit den von dem dünnen Silizidfilm 13 oder dem dünnen Halbleiterfilm 13 injizierten Elektronen, um zu verschwinden. Als Folge erlaubt der in 7 dargestellte Aufbau eine weitere Verringerung der gerade unterhalb der p-dotierten Basisschicht 2 vorhandenen Ladungsträgerdichte verglichen mit dem in 1 dargestellten Aufbau. Die Verwendung des durch den dünnen Silizidfilm 13 oder die flache p–-dotierte Schicht gebildeten Schottky-Übergangs würde die Menge an von der p-dotierten Basisschicht injizierten Löcher weiter verringern, was eine weitere Verringerung der Ladungsträgerdichte in der Nähe der Anode zur Folge hat. Folglich wird ein Erholungsstrom während der Erholung des Diodenabschnittes beim Übergang davon von einem Durchlasszustand in einen Sperrzustand weiter verringert.
  • Darüber hinaus ist bei dem in 7 dargestellten Aufbau ein Abstand zwischen den Mittelachsen der Hauptgräben 6, die alle als ein Gate für eine IGBT-Einheitszelle wirken, vergrößert im Vergleich zu demjenigen bei dem in 1 dargestellten Aufbau. Dies kann Schwierigkeiten beim Beibehalten einer Rückwärtsdurchbruchsspannung der IGBT-Einheitszelle verursachen. Da jedoch eine Fläche der Oberfläche des dünnen Films 13 bzw. der einer horizontalen Abmessung des Zwischenwannenbereichs 1USWR entsprechende Abstand 13B frei gewählt werden kann, können die oben erwähnten Schwierigkeiten durch geeignete Wahl der Fläche der Oberfläche bzw. des Abstandes 13w überwunden werden.
  • Erste Abwandlung der dritten bevorzugten Ausführungsform Merkmale einer ersten Abwandlung der dritten bevorzugten Ausführungsform liegen in der Bereitstellung eines Hilfsgrabens 12, der sich von dem Zwischenwannenbereich 1USWR in der ersten Hauptoberfläche 1US erstreckt und der einen gerade unterhalb des dünnen Films 13 (dünner Silizidfilm 13 oder dünner Halbleiterfilm 13) in dem Halbleitersubstrat 1 angeordneten Bodenabschnitt 12B enthält.
  • Der in 7 dargestellte Aufbau kann an einer hohen Feldstärke nicht nur der Seitendiffusionsbereiche sondern auch des einen Schottky-Übergang bildenden dünnen Silizidfilms 13 oder des eine flache p–-dotierte Schicht bildenden dünnen Halbleiterfilms 13 leiden. Auch ist die Austrittsarbeit des einen Schottky-Übergang bildenden dünnen Silizidfilms 13 oder des eine flache p–-dotierte Schicht bildenden dünnen Halbleiterfilms 13 relativ gering, was eine Vergrößerung des Lecks von Ladungsträgern bewirken kann im Vergleich zu dem Fall, in dem ein pn-Übergang ausgebildet ist. Um die vorhergehenden möglichen Nachteile zu überwinden ist der Hilfsgraben (zweiter Graben) 12 so ausgebildet, dass er sich parallel zu dem Hauptgraben in einem Bereich erstreckt, in dem wie in 8 gezeigt ein Schottky-Übergang oder eine flache p–-dotierte Schicht ausgebildet sein soll. Wie aus 8 leicht gewürdigt werden kann, erreicht der Hilfsgraben 12 einen internen Abschnitt der n–-dotierten Schicht 1, der gerade unterhalb des einen Schottky-Übergang bildenden dünnen Films 13 oder einer flachen p–-dotierten Schicht angeordnet ist, und der zwischen den Seitendiffusionsbereichen 2SDR und 2SDR1 dazwischen eingefügt ist. Das Vorsehen des Hilfsgrabens 12 erlaubt die Abschwächung eines an den Schottky-Übergang oder die flache p–-dotierte Schicht angelegten elektrischen Feldes, um dadurch effektiv den Fluss eines Rückwärtsleckstromes und die Verringerung einer Durchbruchspannung zu verhindern. Darüber hinaus ist ein Legierungsfilm (wenn der dünne Film 13 ein dünner Silizidfilm ist) oder eine flache p–-dotierte Schicht (wenn der dünne Film 13 eine flache p–-dotierte Schicht ist) vorgesehen an einer Grenzfläche zwischen einer oberseitigen Oberfläche des Hilfsgrabens 12 und der Emitterelektrode 10 (obwohl die Darstellung davon in 8 ausgelassen ist). Die Bereitstellung des Legierungsfilms oder der flachen p–-dotierten Schicht kann auch auf jeden der in den 9 und 10 dargestellten Gräben 12 angewendet werden, deren Beschreibung später bereitgestellt werden wird, obwohl die Darstellung davon auch in jeder der 9 und 10 ausgelassen ist. Somit ist der dünne Film 13 auf der Peripherie der oberseitigen Oberfläche des Hilfsgrabens 12 angeordnet.
  • Zweite Abwandlung der dritten bevorzugten Ausführungsform Merkmale einer zweiten Abwandlung der dritten bevorzugten Ausführungsform liegen in der Bereitstellung einer Mehrzahl von Hilfsgräben 12, die sich alle von dem Zwischenwannenbereich 1USWR in der ersten Hauptoberfläche 1US erstrecken und einen Bodenabschnitt 12B beinhalten, nahe einem gerade unterhalb des dünnen Films 13 (dem dünnen Silizidfilm 13 oder dem dünnen Halbleiterfilm 13) angeordneten Abschnitt des Halbleitersubstrats 1.
  • Zwei oder mehr Hilfsgräben 12, die jeder dem in 8 dargestellten Hilfsgraben 12 entsprechen, können wie in einer Längsschnittansicht aus 9 dargestellt ausgebildet sein. Auch kann der Hilfsgraben 12 so gestaltet sein, dass jeweilige Abschnitte der Seitendiffusionsbereiche 2SDR1 und 2SDR durch die Bildung der Gräben 12 entfernt sind, was eine weitere Abschwächung der Feldstärke erlaubt. Insbesondere ist die in 9 dargestellte Gestaltung, bei der der einen Schottky-Übergang bildende dünne Silizidfilm 13 oder der eine flache p-dotierte Schicht bildende dünne Halbleiterfilm 13 zwischen den zweiten Gräben 12 dazwischen liegend eingefügt ist, effektiv beim Unterdrücken eines Leckstromflusses in dem dünnen Halbleiterfilm 13.
  • Dritte Abwandlung der dritten bevorzugten Ausführungsform Merkmale einer dritten Abwandlung der dritten bevorzugten Ausführungsform liegen darin, dass jeder der Abstände d2 und d3 zwischen jeweiligen Mittelachsen von zwei benachbarten der Mehrzahl von Hilfsgräben 12 derart festgelegt ist, dass er geringer ist als ein Abstand d1 zwischen jeweiligen Mittelachsen eines der Hauptgräben 6 in der Halbleiterschicht 2 und eines der Mehrzahl von Hilfsgräben 12, der am nächsten zu dem einen Hauptgraben 6 angeordnet ist (d2 < d1, d3 < d1).
  • Insbesondere ist jeder der Abstände d2 und d3 (d2 = d3 in einem in der vorliegenden Beschreibung angegebenen Beispiel), die jeweils zwischen zwei benachbarten zweiten Gräben 12 mit dem dazwischen eingefügten einen Schottky-Übergang bildenden Silizidfilm 13 oder eine flache p–-dotierte Schicht bildenden dünnen Halbleiterfilms 13 vorhanden ist, derart festgelegt, dass er geringer ist als der Abstand d1 zwischen einem der ersten Gräben 6 und einem der zweiten Gräben 12, der am nächsten zu dem ersten Graben 6 ist, wie in 10 dargestellt ist. Diese Gestaltung erlaubt eine weitere Abschwächung der Feldstärke des dünnen Silizidfilms 13 oder des dünnen Halbleiterfilms 13, die einen Leckstrom bewirken kann, um dadurch den Leckstrom in einem Schottky-Übergang oder einer flachen p–dotierten Schicht weiter zu unterdrücken.
  • Vierte Abwandlung der dritten bevorzugten Ausführungsform Ein Aufbau gemäß einer vierten Abwandlung der dritten bevorzugten Ausführungsform ist in einer perspektivischen Ansicht in 11 dargestellt. Der Aufbau in 11 wird erreicht durch Anwenden der Merkmale des in 7 dargestellten Aufbaus (Bereitstellung des dünnen Silizidfilms 13 oder des dünnen Halbleiterfilms 13) auf den in 4 dargestellten Aufbau. Der Aufbau in 11 bringt die gleichen Vorteile, wie sie der in 7 dargestellte Aufbau bringt.
  • Vierte bevorzugte Ausführungsform
  • Ein Aufbau gemäß einer vierten bevorzugten Ausführungsform wird erreicht durch Anwenden der Merkmale des Aufbaus gemäß der dritten bevorzugten Ausführungsform (Bereitstellung des dünnen Silizidfilms 13 oder des dünnen Halbleiterfilms 13) auf den Aufbau gemäß der zweiten bevorzugten Ausführungsform, die in 5 und anderen dargestellt ist. Der Aufbau gemäß der vierten bevorzugten Ausführungsform bringt die gleichen Vorteile, wie sie der Aufbau gemäß der dritten bevorzugten Ausführungsform bringt. Weiter unten wird eine detaillierte Beschreibung mit Bezug auf die Zeichnungen gemacht.
  • 12 ist eine Längsschnittansicht eines Aufbaus einer IGBT-Einheitszelle und deren Umgebung gemäß der vierten bevorzugten Ausführungsform. Der in 12 dargestellte Aufbau ist verschieden von dem in 7 dargestellten Aufbau darin, dass: die Emitterelektrode 10 direkt auf einem Abschnitt der ersten Hauptoberfläche 1US vorgesehen ist, wobei der Abschnitt in dem zwischen zwei Hauptgräben 6 in der p-dotierten Basisschicht 2 dazwischen eingefügten flachen Bereich 2FR enthalten ist und zwischen zwei sich gegenüberstehenden Emitterschichten 3 dazwischen eingefügt ist; und die Seitendiffusionsbereiche 2SDR1 und 2SDR in der p-dotierten Basisschicht 2 vorgesehen sind auf jeweiligen Seiten der zwei jeweiligen Hauptgräben 6, wobei jede der Seiten gegenüber einer Seite liegt, auf der der flache Bereich 2FR vorgesehen ist. Der in 12 dargestellte Aufbau ist in jeder anderen Hinsicht identisch zu dem in 7 dargestellten. Dementsprechend erlaubt der Aufbau nach der vierten bevorzugten Ausführungsform die Steuerung einer gerade unterhalb jeder der p-dotierten Basisschichten 2 vorhandenen Ladungsträgerdichte in der gleichen Art und Weise wie der in 7 dargestellte Aufbau. Die Injektion von Löchern von jeder der p-dotierten Basisschichten 2 kann durch Verwenden des einen Schottky-Übergang bildenden dünnen Silizidfilms 13 oder des eine flache p–-dotierte Schicht bildenden dünnen Halbleiterfilms 13 unterdrückt werden, was zu einer Verringerung einer Ladungsträgerdichte in der Nähe einer Diode führt. Daher ist ein Erholungsstrom während der Erholung des Diodenabschnittes beim Übergang davon von einem Durchlasszustand in einen Sperrzustand weiter verringert.
  • Bei dem in 12 dargestellten Aufbau sind nur die Seitendiffusionsbereiche 2SDR1 und 2SDR2 (2SDR) der p-dotierten Basisschicht 2 der IGBT-Einheitszelle innerhalb des Diodenbereiches ausgebildet. Dementsprechend kann der in 12 dargestellte Aufbau erreicht werden einfach durch Bilden eines Teils einer p-dotierten Basisschicht, wenn die p-dotierte Basisschicht der IGBT-Einheitszelle gebildet wird.
  • Aufgrund der Gestaltung jeder der Seitendiffusionsbereiche 2SDR1 und 2SDR2 (2SDR) bei dem in 12 dargestellten Aufbau verringert auch jeder der Seitendiffusionsbereiche 2SDR1 und 2SDR2 (2SDR) eine Menge an injizierten Löchern beträchtlich im Vergleich zu einem p-dotierten Basisbereich, der als eine Folge der herkömmlichen Diffusion ausgebildet ist und somit eine flache Bodenoberfläche beinhaltet. Als Folge ist eine Ladungsträgerdichte in der Nähe der Anode wesentlich verringert, so dass ein Erholungsstrom der Diode verringert ist.
  • Alternativ kann eine Mehrzahl von Hilfsgräben 12 in dem in 12 dargestellten Aufbau vorgesehen sein, wie in 13 dargestellt ist. Auch kann diese Alternative die Verringerung einer Durchbruchspannung und einen Leckstromfluss in der gleichen Art und Weise wie oben beschrieben verhindern.
  • Auch sind bei dem in 13 dargestellten Aufbau nur die Seitendiffusionsbereiche 2SDR1 und 2SDR2 (2SDR) der p-dotierten Basisschicht 2 der IGBT-Einheitszelle innerhalb des Diodenbereichs ausgebildet. Dementsprechend kann der in 13 dargestellte Aufbau erreicht werden einfach durch Bilden eines Teils einer p-dotierten Basisschicht, wenn eine p-dotierte Basisschicht der IGBT-Einheitszelle gebildet wird. Aufgrund der Gestaltung jedes der Seitendiffusionsbereiche 2SDR1 und 2SDR2 (2SDR) in dem in 13 dargestellten Aufbau, verringert jeder der Seitendiffusionsbereiche 2SDR1 und 2SDR2 (2SDR) eine Menge an injizierten Löchern beträchtlich im Vergleich zu einem p-dotierten Basisbereich, der als ein Ergebnis einer herkömmlichen Diffusion ausgebildet ist und somit eine flache Bodenoberfläche beinhaltet. Als Folge ist die Ladungsträgerdichte in der Nähe der Anode wesentlich verringert, so dass ein Erholungsstrom der Diode verringert ist.
  • Erste Abwandlung der vierten bevorzugten Ausführungsform
  • 41 veranschaulicht einen Aufbau gemäß einer ersten Abwandlung der vierten bevorzugten Ausführungsform. Der in 41 dargestellte Aufbau wird erreicht durch Abwandeln des in 12 dargestellten Aufbaus. Im Vergleich zu dem in 12 dargestellten Aufbau ist der sich durch die Wannenschicht (p-dotiert in dem vorliegenden Beispiel) erstreckende Hilfsgraben 12 bei dem Aufbau gemäß der ersten Abwandlung der vierten bevorzugten Ausführungsform zusätzlich benachbart zu dem Hauptgraben 6 vorgesehen, der den flachen Bereich 2FR und den ersten Seitendiffusionsbereich 2SDR1 voneinander trennt. Auch ist eine gesamte oberseitige Oberfläche eines Bereiches 14FR vom p-Typ, der zwischen die Gräben 6 und 12 dazwischen eingebracht ist, mit einem isolierenden Film bedeckt, so dass der Bereich 14FR inaktiviert ist.
  • Insbesondere trennt der Hilfsgraben 12 mit Bezug auf 41 einen ersten Hauptseitendiffusionsbereich 14, der einen Hauptteil der Diode bildet, und den ersten inaktivierten Bereich 14FR, der flach ist, voneinander. Auch ist ein isolierender Film auf dem Bodenabschnitt 12B und einer gesamten Seitenoberfläche des Hilfsgrabens 12 ausgebildet, und der Hilfsgraben 12 ist mit dem dazwischen eingefügten Isolierfilm gefüllt mit einem Füllmaterial wie z.B. Polysilizium. Eine Bodenoberfläche 14FRBS des ersten inaktivierten Bereiches 14FR befindet sich in einer Tiefe, die geringer ist als eine Tiefe, in der sich jeder der Bodenabschnitte 6B und 12B der Gräben 6 und 12 befindet. Eine oberseitige Oberfläche 14FRUS des ersten inaktivierten Bereiches 14FR, der in der ersten Hauptoberfläche 1US enthalten ist, ist gänzlich mit einem isolierenden Film (Zwischenschichtisolierfilm) 14IF bedeckt, so dass er somit von der ersten Hauptelektrode 10 elektrisch isoliert ist. Während der erste inaktivierte Bereich 14FR in einem der gegenüberlie genden Abschnitte der ersten Halbleiterschicht 2 vorgesehen ist, die den ersten Seitendiffusionsbereich 2SDR1 in dem Aufbau aus 12 beinhaltet, ist ein dem ersten inaktivierten Bereich 14FR entsprechender Bereich auch in dem anderen der gegenüberliegenden Abschnitte der ersten Halbleiterschicht 2 vorgesehen, die den zweiten Seitendiffusionsbereich 2SDR2 in dem Aufbau aus 12 enthält. In anderen Worten sind die zwei Hilfsgräben 12 und die zwei inaktivierten Bereiche 14FR in einer p-dotierten Wanne symmetrisch zueinander vorgesehen (die ersten und zweiten Hauptseitendiffusionsbereiche, die ersten und zweiten Hilfsgräben, die ersten und zweiten inaktivierten Bereiche sowie die ersten und zweiten Zwischenschichtisolierfilme sind symmetrisch zueinander vorgesehen).
  • Der inaktivierte Bereich 14FR arbeitet nicht länger als ein Teil der Diode, da die oberseitige Oberfläche 14FRUS und beide der Seitenoberflächen davon gänzlich mit dem isolierenden Film bedeckt sind. Dementsprechend werden keine Löcher von dem inaktivierten Bereich 14FR injiziert, so dass dadurch entsprechend eine Gesamtmenge an in das Halbleitersubstrat 1 injizierten Löchern verringert wird. Dies kann eine ladungsträgerdichte in der Nähe einer Diode verringern, was zu einer Verringerung des Erholungsstroms der Diode führt.
  • Weiter sind in dem in 41 dargestellten Aufbau nur die ersten und zweiten Hauptseitendiffusionsbereiche 14 der p-dotierten Basisschicht 2 der IGBT-Einheitszelle innerhalb des Diodenbereiches ausgebildet. Dementsprechend kann der in 41 dargestellte Aufbau erreicht werden einfach durch Bilden eines Teils einer p-dotierten Basisschicht, wenn die p-dotierte Basisschicht der IGBT-Einheitszelle gebildet wird.
  • Aufgrund der Gestaltung jedes der ersten und zweiten Hauptseitendiffusionsbereiche 14 in dem in 41 dargestellten Aufbau verringert jeder der ersten und zweiten Hauptseitendiffu sionsbereiche 14 darüber hinaus beträchtlich eine Menge an injizierten Löchern im Vergleich zu einem p-dotierten Basisbereich, der als eine Folge der herkömmlichen Diffusion ausgebildet ist und somit eine flache Bodenoberfläche beinhaltet. Als Folge ist eine Ladungsträgerdichte in der Nähe der Anode wesentlich verringert, so dass ein Erholungsstrom der Diode verringert ist.
  • Es wird zusätzlich bemerkt, dass die Elemente, welche die Merkmale des in 41 dargestellten Aufbaus bilden, d.h. die ersten und zweiten Hauptseitendiffusionsbereiche 14, die ersten und zweiten Gräben 6, die ersten und zweiten Hilfsgräben 12, die ersten und zweiten inaktivierten Bereiche 14FR sowie die ersten und zweiten Zwischenschichtisolierfilme 14IF, auf den in 13 dargestellten Aufbau sowie auf den in 12 dargestellten Aufbau anwendbar sind. Auch kann eine durch Anwenden der Merkmale des Aufbaus in 41 auf den Aufbau in 13 erzielte Änderung die gleichen Vorteile hervorbringen, die mit Bezug auf den in 41 dargestellten Aufbau oben beschrieben wurden. Weiter sind auch bei einem Aufbau nach dieser Abwandlung nur die ersten und zweiten Hauptseitendiffusionsbereiche 14 der p-dotierten Basisschicht 2 der IGBT-Einheitszelle innerhalb des Diodenbereiches ausgebildet. Dementsprechend kann der Aufbau der Abwandlung erreicht werden einfach durch Bilden eines Teils einer p-dotierten Basisschicht, wenn die p-dotierte Basisschicht der IGBT-Einheitszelle gebildet wird. Aufgrund der Gestaltung jedes der ersten und zweiten Hauptseitendiffusionsbereiche 14 in dem Aufbau gemäß der Abwandlung verringert darüber hinaus jeder der ersten und zweiten Hauptseitendiffusionsbereiche 14 eine Menge an injizierten Löchern beträchtlich im Vergleich zu einem p-dotierten Basisbereich, der als Folge einer herkömmlichen Diffusion ausgebildet ist und somit eine flache Bodenoberfläche beinhaltet. Als Folge ist die Ladungsträgerdichte in der Nähe der Diode wesentlich verringert, so dass der Erholungsstrom der Diode verringert ist.
  • Weiter unten werden Herstellungsverfahren gemäß der vorliegenden Erfindung beschrieben werden.
  • Fünfte bevorzugte Ausführungsform
  • Die 14 bis 22 sind Längsschnittansichten von Strukturen, die von jeweiligen Schritten zur Herstellung der in 1 dargestellten IGBT-Vorrichtung resultieren. Zuerst wird in einem in 14 dargestellten Schritt ein n-dotiertes Siliziumsubstrat vorbereitet, das das n–-dotierte Substrat 1 oder die n–-dotierte Schicht 1 bildet. Anschließend werden p-dotierte Basisschichten 2 für die jeweiligen IGBT-Einheitszellen selektiv auf einer oberseitigen Oberfläche der n–-dotierten Schicht 1 in einem in 15 dargestellten Schritt gebildet. Anschließend werden die p-dotierten Basisschichten 2 für die jeweiligen IGBT-Einheitszellen selektiv auf einer oberseitigen Oberfläche der n–-dotierten Schicht 1 in einem in 15 dargestellten Schritt gebildet. Jede der p-dotierten Basisschichten 2 wird so gebildet, dass sie den flachen Bereich 2FR und die ersten und zweiten Seitendiffusionsbereiche 2SDR1 und 2SDR2 enthält. Als nächstes wird in einem in 16 dargestellten Schritt der Emitterbereich 3 selektiv innerhalb des flachen Bereichs 2FR gebildet, der einen zentralen Abschnitt jeder der p-dotierten Basisschichten 2 entspricht. In einem in 17 dargestellten anschließenden Schritt wird der sich durch jede der n+-dotierten Emitterschichten 3 erstreckende und das n–-dotierte Substrat erreichende Hauptgraben gebildet, und weiter wird der Isolierfilm 7 auf einer gesamten inneren Wand des Grabens 6 gebildet. Dann wird ein Polysiliziumfilm als ein leitfähiges Material auf der oberseitigen Oberfläche des n–-dotierten Substrates 1 gebildet, und anschließend wird in einem in 18 dargestellten Schritt der Polysiliziumfilm derart geätzt, dass die Gateelektrode 8 aus in den ganzen Graben 6 gefüllten Polysilizium gebildet wird. In einem in 19 dargestellten anschließenden Schritt wird der Zwischenschichtisolierfilm 9 oberhalb eines oberen Abschnittes jedes der Gräben 6 gebildet, die sich von einer oberseitigen Oberfläche der n+-dotierten Emitterbereiche 3 erstrecken. Danach wird in einem in 20 dargestellten Schritt die mit sowohl den n+-dotierten Emitterschichten 3 und den ersten und zweiten Seitendiffusionsbereichen 2SDR1 und 2SDR2 jeder der p-dotierten Basisschicht 2 verbundene Emitterelektrode 10 auf der oberseitigen Oberfläche des n–-dotierten Substrats 1 gebildet. In einem in 21 dargestellten anschließenden Schritt wird die n+-dotierte Kathodenschicht 4 auf der rückseitigen Oberfläche 1LS des n–-dotierten Substrats 1 gebildet. Schließlich wird in einem in 22 dargestellten Schritt die p+-dotierte Kollektorschicht 5 auf der rückseitigen Oberfläche 1LS des n–-dotierten Substrats 1 gebildet. Nach dem in 22 dargestellten Schritt wird die Kollektorelektrode (nicht dargestellt) auf der rückseitigen Oberfläche 1LS gebildet, um die IGBT-Vorrichtung mit einer in 1 dargestellten eingebauten Diode zu vervollständigen.
  • Sechste bevorzugte Ausführungsform
  • Die 23 bis 29 sind Längsschnittansichten von Strukturen, die von jeweiligen Schritten zur Herstellung der in 2 dargestellten IGBT-Vorrichtung resultieren. Zuerst wird in einem in 23 dargestellten Schritt ein n-dotiertes Siliziumsubstrat, das das n–-dotierte Substrat 1 oder die n–-dotierte Schicht 1 bildet, vorbereitet. Anschließend werden in einem in 24 dargestellten Schritt die p-dotierten Basisschichten 2 selektiv auf einer oberseitigen Oberfläche der n–-dotierten Schicht 1 gebildet. Als nächstes wird in einem in 25 dargestellten Schritt der Emitterbereich 3 selektiv gebildet in einem zentralen Abschnitt jeder der p-dotierten Basisschichten 2. In einem in 26 dargestellten anschließenden Schritt werden der erste Graben 6, der durch jeden der n+-dotierten Emitterbereiche 3 reicht und das n–-dotierte Substrat 1 erreicht, und der zweite Graben (Hilfsgraben) 12, der durch einen Eckabschnitt einer der Seitendiffusionsbereiche jeder der p-dotierten Basisschichten 2 reicht und das n–-dotierte Substrat 1 erreicht, gebildet, und weiter wird der Isolierfilm 7 auf einer gesamten inneren Wand der Gräben 6 und 12 gebildet. Dann wird ein Polysiliziumfilm als ein leitfähiges Material gebildet und wird anschließend in einem in 27 dargestellten Schritt derart geätzt, dass er die Gateelektrode 8 aus in jeden der Gräben 6 und 12 gefülltem Polysilizium bildet. In einem anschließenden in 28 dargestellten Schritt wird der Zwischenschichtisolierfilm 9 oberhalb eines oberen Abschnittes jedes der Gräben 6 gebildet, die sich von einer oberseitigen Oberfläche des n+-dotierten Emitterbereichs 3 erstrecken. Danach wird in einem in 29 dargestellten Schritt die Emitterelektrode 10 gebildet, die mit jedem der n+-dotierten Emitterbereiche 3 und dem flachen Bereich 2FR sowie den ersten und zweiten Seitendiffusionsbereichen 2SDR1 und 2SDR2 jeder der p-dotierten Basisschichten 2 verbunden ist. Nach dem in 29 dargestellten Schritt werden die p+-dotierte Kollektorschicht 5 und anschließend die n+-dotierte Kathodenschicht 4 auf der rückseitigen Oberfläche 1LS in der gleichen Art und Weise gebildet wie bei dem Verfahren nach der fünften bevorzugten Ausführungsform, und danach wird weiter die Kollektorelektrode auf der rückseitigen Oberfläche 1LS gebildet.
  • Siebte bevorzugte Ausführungsform
  • Die 30 bis 36 sind Längsschnittansichten von Strukturen, die von jeweiligen Schritten zur Herstellung der in 7 dargestellten IGBT-Vorrichtung resultieren (gemäß der dritten bevorzugten Ausführungsform). Zuerst wird in einem in 30 dargestellten Schritt ein n-dotiertes Siliziumsubstrat, das das n–-dotierte Substrat 1 oder die n–-dotierte Schicht 1 bildet, vorbereitet. Anschließend werden in einem in 31 dargestellten Schritt die p-dotierten Basisschichten 2 selektiv auf einer oberseitigen Oberfläche der n–-dotierten Schicht 1 so gebildet, dass alle zwei benachbarten der p-dotierten Basisschichten 2 voneinander um einen vorbestimmten Abstand beabstandet sind. Als nächstes wird in einem in 32 dargestellten Schritt der Emitterbereich 3 in einem Zentralabschnitt jeder der p-dotierten Basisschichten 2 gebildet. In einem anschließenden in 33 dargestellten Schritt wird der Hauptgraben 6, der durch jede der n+-dotierten Emitterschichten 3 reicht und das n–-dotierte Substrat 1 erreicht, gebildet, und weiter wird der isolierende Film 7 auf einer gesamten inneren Wand des Grabens 6 und auf der oberseitigen Oberfläche der n–-dotierten Schicht 1 gebildet. Dann wird ein Polysiliziumfilm als ein leitfähiges Material auf jedem der isolierenden Filme 7 gebildet, und anschließend wird in einem in 34 dargestellten Schritt der Polysilizium derart geätzt, dass er die Gateelektrode 8 aus in lediglich jeden der Gräben 6 gefülltem Polysilizium bildet. In einem anschließenden in 35 dargestellten Schritt wird, nachdem nur Abschnitte des isolierenden Films 7 entfernt sind, die sich auf jeweiligen oberseitigen Oberflächen der n–-dotierten Schicht 1 und den p-dotierten Basisschichten 2 befinden, der Zwischenschichtisolierfilm 9 auf einem oberen Abschnitt jedes der Gräben 6 gebildet. Nachdem der Zwischenschichtisolierfilms 9 gebildet ist, wird ein leitfähiges Material wie z.B. Platin, das einen Schottky-Übergang bildet, in einen Abschnitt der n–-dotierten Schicht 1, der zwischen zwei zueinander benachbarten Seitendiffusionsbereichen dazwischen eingefügt ist, von einer freigelegten oberseitigen Oberfläche des Abschnittes der n–-dotierten Schicht 1 eingebracht, welche zwischen zwei benachbarten Seitendiffusionsbereichen dazwischen eingefügt ist, um den dünnen Silizidfilm 13 zu bilden, der das leitfähige Mate rial und Siliziumatome enthält. Ein Schottky-Übergang entsteht an einer Grenzfläche zwischen dem dünnen Silizidfilm 13 und einem Abschnitt der n–-dotierten Schicht 1, welche sich gerade unterhalb des dünnen Silizidfilms 13 befindet. Alternativ wird Bor in geringer Dosis in einen Abschnitt der n–-dotierten Schicht 1, welche zwischen zwei zueinander benachbarten Seitendiffusionsbereichen dazwischen eingefügt ist, von einer freigelegten oberseitigen Oberfläche des zwischen zwei benachbarten Seitendiffusionsbereichen dazwischen eingefügten Abschnittes der n–-dotierten Schicht 1 implantiert, und dann wird eine Wärmebehandlung bei einer Temperatur von ungefähr 400°C durchgeführt, um so die flache p–-dotierte Schicht 13 mit einer geringen Konzentration und einer extrem geringen Dicke zu bilden in einem Abschnitt der n–-dotierten Schicht 1 gerade unterhalb der freigelegten oberseitigen Oberfläche der n–-dotierten Schicht 1. Ein pn-Übergang ähnlich einem Schottky-Übergang entsteht an einer Grenzfläche zwischen der flachen p–-dotierten Schicht 13 und einem sich gerade unterhalb der flachen p–-dotierten Schicht 13 befindenden Abschnitt der n–-dotierten Schicht 1. Danach wird in einem in 36 dargestellten Schritt die Emitterelektrode 10 aus Aluminium gebildet, die mit jeder der n+-dotierten Emitterschicht 3, jedem der dünnen Filme 13 und jeder der p-dotierten Basisschichten 2 verbunden ist. Nach dem in 36 dargestellten Schritt werden die p+-dotierte Kollektorschicht 5 und anschließend die n+-dotierte Kathodenschicht 4 auf der rückseitigen Oberfläche 1LS der n–-dotierten Schicht 1 in der gleichen Art und Weise gebildet wie bei dem Verfahren nach der fünften bevorzugten Ausführungsform, und danach wird die Kollektorelektrode auf der rückseitigen Oberfläche 1LS der n–-dotierten Schicht 1 gebildet.
  • Obwohl bei den oben beschriebenen Herstellungsverfahren nach der fünften, sechsten und siebten bevorzugten Ausführungsform zuerst die p+-dotierte Kollektorschicht 5 und dann die n+- dotierte Kathodenschicht 4 auf der rückseitigen Oberfläche 1LS der n–-dotierten Schicht 1 gebildet wird, kann die Reihenfolge der Bildung dieser Schichten 5, 4 geändert werden. Der gleiche Aufbau und die gleichen Vorteile können natürlich erzeugt werden, welche Schicht auch immer zuerst gebildet wird.
  • Obwohl bei den oben beschriebenen Herstellungsverfahren die p+-dotierte Kollektorschicht 5 und die n+-dotierte Kathodenschicht 4 auf der rückseitigen Oberfläche 1LS der n–-dotierten Schicht 1 nach der Bildung der Emitterelektrode 10 auf der oberseitigen Oberfläche gebildet werden, können die p+-dotierte Kollektorschicht 5 und die n+-dotierte Kathodenschicht 4 auf der rückseitigen Oberfläche 1LS vor der Bildung der Emitterelektrode 10 gebildet werden, wobei in diesem Fall natürlich der gleiche Aufbau und die gleichen Vorteile erzeugt werden können.
  • Achte bevorzugte Ausführungsform
  • Die Merkmale eines Aufbaus gemäß einer achten bevorzugten Ausführungsform der vorliegenden Erfindung werden wie folgt mit Bezug auf 42 kurz dargelegt werden. Der Aufbau gemäß der achten bevorzugten Ausführungsform beinhaltet als Hauptelemente davon: (1) die erste Halbleiterschicht (p-dotierte Basisschicht 2 vom zweiten Leitfähigkeitstyp (p-dotiert in dem vorliegenden Beispiel), die sich von der ersten Hauptoberfläche 1US des Halbleitersubstrates 1 in Richtung des Inneren des Halbleitersubstrates 1 erstreckt und eine erste Bodenoberfläche 2BS enthält, die eine im wesentlichen flache Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche 1US bildet; (2) eine fünfte Halbleiterschicht (eine p–-dotierte Schicht einer in eine IGBT-Einheit eingebauten oder eingegliederten Diode) 14 vom zweiten Leitfähigkeitstyp, die sich von der ersten Hauptoberfläche 1US des Halbleitersubstrates 1 in Richtung des Inneren des Halbleitersubstrates 1 erstreckt, die eine eine im wesentliche flache Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche 1US bildende zweite Bodenoberfläche 14BS enthält, und die sich in einer Tiefe befindet, welche geringer ist als eine Tiefe, in der sich die erste Bodenoberfläche 2BS befindet (die fünfte Halbleiterschicht 14 ist flacher als die erste Halbleiterschicht 2 aufgrund einer geringeren Störstellenkonzentration der fünften Halbleiterschicht 14 relativ zu derjenigen der ersten Halbleiterschicht 2), und die elektrisch mit der ersten Hauptelektrode (Emitterelektrode) 10 verbunden ist; und (3) den Hauptgraben 6, der sich von der ersten Hauptoberfläche 1US in Richtung des inneren des Halbleitersubstrates 1 derart erstreckt, dass er die erste Halbleiterschicht 2 und die fünfte Halbleiterschicht 14 voneinander trennt, und der den Bodenabschnitt 6B beinhaltet, der sich in einer größeren Tiefe befindet als die Tiefe, in der sich die erste Bodenoberfläche 2BS befindet. Wesentliche Punkte des Aufbaus gemäß der achten bevorzugten Ausführungsform liegen darin, dass die zweite Bodenoberfläche 14BS der fünften Halbleiterschicht 14 der vierten Halbleiterschicht (n+-dotiert) 4 gegenübersteht, wobei das Halbleitersubstrat 1 dazwischen eingefügt ist, darin dass die Schichten 14, 1 und 4 eine eingebaute pin-Diode bilden, und darin dass die Störstellenkonzentration der fünften Halbleiterschicht (p–-dotiert) geringer ist als die Störstellenkonzentration der ersten Halbleiterschicht 2 (p-dotiert) (,die geringer ist als die Störstellenkonzentration der dritten Halbleiterschicht 5 (p+-dotiert)). Der in 42 dargestellte Aufbau ist in jeder anderen Hinsicht identisch zu dem Aufbau der z.B. in 5 dargestellten IGBT-Einheit.
  • Wie in 42 dargestellt sind ein als ein Aufbau mit isoliertem Gate dienendes Element oder eine MOS-Struktur (welche die Elemente 2, 3, 7 und 8 beinhaltet und im folgenden als ein "Strukturelement mit isoliertem Gate" oder ein "MOS-Strukturelement" bezeichnet wird) und die fünfte Halbleiter schicht 14 (die p–-dotierte Anodenschicht der eingebauten Diode) der IGBT-Einheit durch den Hauptgraben 6 physikalisch voneinander getrennt. In anderen Worten ist das MOS-Strukturelement des IGBT innerhalb einer Mesastruktur des Halbleitersubstrates 1 ausgebildet, die zwischen den Hauptgraben 6 und einen anderen Hauptgraben 6 dazwischen eingefügt ist, während die p–-dotierte Anodenschicht 14 der eingebauten Diode zwischen zwei zueinander benachbarten Mesastrukturen mit dem dazwischen eingefügten Hauptgräben 6 ausgebildet ist. Die Störstellenkonzentration der p–-dotierten Anodenschicht 14 ist derart festgelegt, dass sie geringer ist als die Störstellenkonzentration der p-dotierten Basisschicht 2 des MOS-Strukturelements des IGBT.
  • Wie oben beschrieben sind gemäß der achten bevorzugten Ausführungsform das MOS-Strukturelement des IGBT und die p–-dotierte Anodenschicht 14 der eingebauten Diode durch den Hauptgraben 6 voneinander getrennt, und die Störstellenkonzentration der p–dotierten Anodenschicht 14 der eingebauten Diode ist geringer als die der p-dotierten Basisschicht 2 des MOS-Strukturelements. Aus diesem Grunde ist eine Menge an von einem Diodenbereich, d.h. einer p–-dotierten Anodenschicht 14, der eingebauten Diode, die in einem Durchlasszustand ist, injizierten Löchern verringert im Vergleich zu der bei einem herkömmlichen Aufbau, bei dem die jeweiligen Störstellenkonzentrationen einer Anodenschicht einer Diode und einer p-dotierten Basisschicht eines MOS-Strukturelements zueinander identisch sind. Aufgrund der verringerten Menge an in die n–-dotierte Schicht 1 injizierten oder diffundierenden Löchern, was von dem Unterschied in der Störstellenkonzentration der Anodenschicht und der Basisschicht resultiert, wird eine Ladungsträgerdichte in einen Bereich nahe der Anode der Diode geringer als die bei dem herkömmlichen Aufbau. Als Folge ist ein Erholungsstrom der Diode verringert bei dem Aufbau gemäß der achten bevorzugten Ausführungsform im Vergleich zu dem bei dem herkömmlichen Auf bau (erster Vorteil). Um sicherzugehen wird bemerkt, dass die Injektionseffizienz von Löchern, die von der Diode in das Halbleitersubstrat injiziert werden, gering ist, so dass eine Menge an von der fünften Halbleiterschicht 14 während eines Durchlasszustandes der Diode injizierten Löchern verringert ist, um dadurch die Erholungskennlinie zu verbessern.
  • Weiter kann ein Flächenverhältnis zwischen einer oberseitigen Oberfläche des MOS-Strukturelements des IGBT und einer oberseitigen Oberfläche des Diodenbereichs der Diode in der ersten Hauptoberfläche 1US beliebig festgelegt werden durch beliebiges Wählen einer Stelle, an der der Hauptgraben 6 ausgebildet werden soll. Somit ist es möglich, ein optimales Flächenverhältnis festzulegen (zweiter Vorteil).
  • Darüber hinaus sind das MOS-Strukturteil und der Diodenbereich 14 voneinander durch den Hauptgraben 6 wie oben beschrieben getrennt. Dementsprechend kann ein IGBT-Element und ein mit dem einen IGBT-Element verknüpfter Diodenabschnitt unabhängig voneinander arbeiten in einem Abschnitt des Halbleitersubstrates auf einer von gegenüberliegenden Seiten, in dem die erste Hauptoberfläche 1US vorgesehen ist. Dies kann vorteilhaft eine Fehlfunktion der Vorrichtung in einem Zustand verhindern, in dem eine Spannung in Durchlassrichtung während eines Durchlasszustandes der Diode an die Gateelektrode 8 angelegt ist (dritter Vorteil).
  • Neunte bevorzugte Ausführungsform
  • Merkmale eines Aufbaus gemäß einer neunten bevorzugten Ausführungsform der vorliegenden Erfindung werden kurz mit Bezug auf 43 angegeben werden durch Vergleich mit den in den 5 und 42 dargestellten Strukturen. Der Aufbau gemäß der neunten bevorzugten Ausführungsform beinhaltet als Hauptelemente davon: (1) den Hauptgraben 6, der von der ersten Haupt oberfläche 1US durch die erste Halbleiterschicht 2 in Richtung eines Inneren des Halbleitersubstrates 1 reicht, den ersten Seitendiffusionsbereich 2SDR1 und den flachen Bereich 2FR der ersten Halbleiterschicht 2 voneinander trennt und den in einer Tiefe befindlichen Bodenabschnitt 6B beinhaltet, die größer ist als eine Tiefe, in der sich die erste Bodenoberfläche 2BS befindet; (2) eine andere Wannenschicht WL vom zweiten Leitfähigkeitstyp (p-dotiert in dem vorliegenden Beispiel), die sich von der ersten Hauptoberfläche 1US in Richtung des Inneren des Halbleitersubstrates 1 erstreckt und dem ersten Seitendiffusionsbereich 2SDR1 gegenüberliegt; und (3) die fünfte Halbleiterschicht (p–-dotiert) 14 vom zweiten Leitfähigkeitstyp, die sich von einem Bereich 1USS der ersten Hauptoberfläche 1US, der zwischen den ersten Seitendiffusionsbereich 2SDR1 und den Seitendiffusionsbereich 2SDR2 der zu dem ersten Seitendiffusionsbereich 2SDR1 benachbarten Wannenschicht WL eingefügt ist, in Richtung des Inneren des Halbleitersubstrates 1 erstreckt, die mit sowohl einem Abschnitt des ersten Seitendiffusionsbereiches 2SDR1, welcher nahe der ersten Hauptoberfläche 1US ist, als auch mit einem Abschnitt des Seitendiffusionsbereiches 2SDR1 der Wannenschicht WL verbunden ist, der nahe der ersten Hauptoberfläche 1US ist, die die zweite Bodenoberfläche 14BS beinhaltet, welche eine im wesentlichen flache Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche 1US bildet und sich in einer Tiefe befindet, welche geringer ist als die Tiefe, in welcher sich die erste Bodenoberfläche 2BS befindet, und die eine oberseitige Oberfläche beinhaltet, welche mit der ersten Hauptelektrode 10 elektrisch verbunden ist. Die zweite Bodenoberfläche 14BS der fünften Halbleiterschicht 14 steht der vierten Halbleiterschicht 4 (n+-dotiert) mit einem dazwischen eingefügten Bulkmaterial des Halbleitersubstrates 1 gegenüber. Auch ist die Störstellenkonzentration der fünften Halbleiterschicht 14 (p–-dotiert) geringer als die Störstellenkonzentration der ersten Halbleiterschicht 2 (p-dotiert). Der in 43 dargestellte Aufbau ist in jeder an deren Hinsicht identisch zu dem Aufbau der z.B. in 5 dargestellten IGBT-Einheit.
  • Wie in 43 dargestellt, erstreckt sich in dem Aufbau nach der neunten bevorzugten Ausführungsform der erste Seitendiffusionsbereich 2SDR1 der durch den Hauptgraben 6 von dem flachen Bereich 2FR getrennt ist, zu einer Mesastruktur der Diode. Somit ist der Abschnitt des ersten Seitendiffusionsbereiches 2SDR1, der nahe der ersten Hauptoberfläche 1US ist, physikalisch mit der fünften Halbleiterschicht 14 verbunden, die so festgelegt ist, dass sie eine geringere Störstellenkonzentration als der flache Bereich 2FR und der erste Seitendiffusionsbereich 2SDR1 aufweist Als Folge sind die fünfte Halbleiterschicht 14 und der erste Seitendiffusionsbereich 2SDR1 elektrisch miteinander verbunden. Auch sind die fünfte Halbleiterschicht 14 und der Seitendiffusionsbereich der Wannenschicht WL in der benachbarten Einheit in dem gleichen Verhältnis wie oben angegeben.
  • Der oben beschriebene Aufbau gemäß der neunten bevorzugten Ausführungsform kann nicht nur (1) die gleichen Vorteile hervorbringen wie die durch den Aufbau gemäß der achten bevorzugten Ausführungsform hervorgebrachten, welche der Bereitstellung der fünften Halbleiterschicht 14 zugerechnet werden, sondern auch die folgenden Vorteile. Zuerst wird eine Menge an von dem ersten Seitendiffusionsbereich 2SDR1 im Diodenbereich in das Halbleitersubstrat 1 injizierten Löchern verringert, so dass entsprechend eine Ladungsträgerdichte in der Nähe der Anode verringert wird und zudem ein Erholungsstrom verringert wird. Dementsprechend kann eine Rückwärtssperrspannung nicht leicht verringert werden. Auch ist (3) ein Flächenverhältnis der fünften Halbleiterschicht 14 zu dem Diodenbereich um Flächen des ersten Seitendiffusionsbereiches 2SDR1 in dem Diodenbereich und des Seitendiffusionsbereichs 2SDR2 der Wannenschicht WL im Vergleich zu dem in 42 dargestellten Aufbau verringert. Die Verringerung eines Flächenverhältnisses der fünften Halbleiterschicht 14 zu dem Diodenbereich hat eine Verringerung der Menge an Löchern zur Folge, die von der fünften Halbleiterschicht 14 in das Halbleitersubstrat 1 injiziert werden. Als eine Folge kann ein Erholungsstrom weiter verringert werden. Weiter ist (4) bei dem Aufbau gemäß der neunten bevorzugten Ausführungsform, wie in 43 dargestellt, ein Abstand von einer Verbindung zwischen der Bodenoberfläche 2BS1 des ersten Seitendiffusionsbereiches 2SDR1 im Diodenbereich und einer Seitenoberfläche des Hauptgrabens 6, in anderen Worten ein Betrag der Projektion AP des Hauptgrabens 6 zu dem ersten Seitendiffusionsbereich 2SDR1 viel geringer als der bei dem in 42 dargestellten Aufbau. Aus diesem Grund ist es möglich, eine Durchbruchspannung der Diode leichter stabil zu halten, bei dem Aufbau gemäß der neunten bevorzugten Ausführungsform als bei dem in 42 dargestellten Aufbau. Darüber hinaus sorgt (5) der Aufbau gemäß der neunten bevorzugten Ausführungsform für einen Zuwachs eines Spielraums zum Herstellen der ersten Halbleiterschicht 2.
  • Zehnte bevorzugte Ausführungsform
  • Eine Halbleitervorrichtung mit isoliertem Gate gemäß einer zehnten bevorzugten Ausführungsform ist eine Abwandlung einer Halbleitervorrichtung mit isoliertem Gate gemäß der achten bevorzugten Ausführungsform, von der ein Beispiel in 42 dargestellt ist. Ein Hauptunterschied zu der in 42 dargestellten Struktur liegt darin, dass eine Doppelstruktur mit einer sechsten Halbleiterschicht 15 vom ersten Leitfähigkeitstyp (n-dotiert) mit einer höheren Störstellenkonzentration als die des Halbleitersubstrates 1 (n–-dotiert) und mit der Halbleiterschicht 2 vom zweiten Leitfähigkeitstyp (p-dotiert in dem vorliegenden Beispiel), die sich unmittelbar auf der sechsten Halbleiterschicht 15 befindet, vorgesehen ist in einem zwischen zwei benachbarten Hauptgräben 6 eingefügten Be reich, in dem bei dem in 42 dargestellten Aufbau nur die erste Halbleiterschicht 2 vorgesehen ist, wie in 44 dargestellt ist. In anderen Worten ist bei dem Aufbau gemäß der zehnten bevorzugten Ausführungsform die sechste Halbleiterschicht 15 vom ersten Leitfähigkeitstyp (n-dotiert) mit einer höheren Störstellenkonzentration als die des Substrats (n–-dotiert) zusätzlich vorgesehen und zwischen die erste Bodenoberfläche 2BS der ersten Halbleiterschicht 2 und einen gerade unterhalb der ersten Bodenoberfläche 2BS befindlichen Abschnitt des Halbleitersubstrates 1 eingefügt, was eines der Merkmale des Aufbaus gemäß der zehnten bevorzugten Ausführungsform bildet. Der Aufbau gemäß der zehnten bevorzugten Ausführungsform ist in jeder anderen Hinsicht identisch zu dem Aufbau gemäß der achten bevorzugten Ausführungsform. Somit werden die gleichen Bezugszeichen verwendet, um die gleichen Elemente in den 5, 42 und 44 zu bezeichnen.
  • Insbesondere beinhaltet die Vorrichtung nach der zehnten bevorzugten Ausführungsform als Hauptelemente davon: (1) die erste Halbleiterschicht 2 vom zweiten Leitfähigkeitstyp, die sich von der ersten Hauptoberfläche 1US des Halbleitersubstrates 1 in Richtung des Inneren des Halbleitersubstrates 1 erstreckt und die erste Bodenoberfläche 2BS beinhaltet, welche eine im wesentlichen flache Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche 1US bildet; (2) zwei Hauptgräben 6, die sich jeweils von der ersten Hauptoberfläche 1US in Richtung des Inneren des Halbleitersubstrates 1 erstrecken, die sich gegenüberstehen, die jeweilige Seitenoberflächen beinhalten, zwischen denen die erste Halbleiterschicht 2 und die sich unter der ersten Halbleiterschicht 2 befindliche sechste Halbleiterschicht 15 eingefügt sind, und die weiter jeweilige Bodenabschnitte 6B enthalten, welche sich in einer Tiefe befinden, die größer ist als eine Tiefe, in der sich jede der ersten Bodenoberflächen 2BS der ersten Halbleiterschicht und die dritte Bodenoberfläche 15BS der sechsten Halb leiterschicht 15 befindet; und (3) die sechste Halbleiterschicht 15 vom ersten Leitfähigkeitstyp (n-dotiert), die eine oberseitige Oberfläche in einem Fläche-an-Fläche-Kontakt mit der ersten Bodenoberfläche 2BS der ersten Halbleiterschicht 2, die dritte Bodenoberfläche 15BS, welche einer Grenzfläche zwischen der oberseitigen Oberfläche der sechsten Halbleiterschicht 15 und der ersten Bodenoberfläche 2BS gegenübersteht und sich in einer Tiefe befindet, welche geringer ist als die Tiefe, in der sich der Bodenabschnitt 6B jeder der Hauptgräben 6 befindet, sowie eine dritte Seitenoberfläche 15SS1 und eine vierte Seitenoberfläche 15SS2 beinhaltet, die senkrecht zwischen der Grenzfläche und der dritten Bodenoberfläche 15BS eingefügt sind. Sowohl die erste Seitenoberfläche 3S1 der zweiten Halbleiterschicht 3, als auch die Seitenoberfläche der ersten Halbleiterschicht 2, welche mit der Bodenoberfläche 3BS der zweiten Halbleiterschicht 3 verbunden ist, als auch die dritte Seitenoberfläche 15SS1 der sechsten Halbleiterschicht 15 ist mit der Seitenoberfläche eines der Hauptgräben 6 verbunden. Weiter ist die Störstellenkonzentration der sechsten Halbleiterschicht 15 (n-dotiert) höher als die des Halbleitersubstrates 1 (n–-dotiert) und niedriger als die der vierten Halbleiterschicht 4 (n+-dotiert).
  • Es wird zusätzlich bemerkt, dass die dritte Bodenoberfläche 15BS der sechsten Halbleiterschicht 15 sich, anders als die in 44 dargestellte dritte Bodenoberfläche 15BS, alternativ in einer Tiefe befinden kann, die ein bisschen größer als die Tiefe ist, in der sich der Bodenabschnitt 6B jeder der Hauptgräben 6 befindet. Eine solche Abwandlung kann auch die gleichen Vorteile hervorbringen wie die von dem in 44 dargestellten Aufbau hervorgebrachten, die weiter unten beschrieben werden. Es wurde durch von dem Erfinder der vorliegenden Erfindung durchgeführte Experimente bestätigt, dass die oben erwähnte Abwandlung keine technischen Probleme verursachen würde. Somit ist der in 44 dargestellte Aufbau, insbesondere die Tiefe, in der sich die dritte Bodenoberfläche 15BS befindet, nur ein Beispiel des Aufbaus gemäß der zehnten bevorzugten Ausführungsform. Die dritte Bodenoberfläche 15BS muss sich nicht in einer Tiefe befinden, die geringer ist als die Tiefe, in der sich der Bodenabschnitt 6B jeder der Hauptgräben 6 befindet (diese Feststellung gilt für alle Abwandlungen, die weiter unten beschrieben werden).
  • Die bei dem Aufbau gemäß der zehnten bevorzugten Ausführungsform zusätzlich vorgesehene sechste Halbleiterschicht (n-dotierte Schicht) 15 erzeugt wie folgt zwei Vorteile. Einer davon ist, dass die sechste Halbleiterschicht 15 zu der Verringerung einer Spannung der IGBT-Einheitszelle beiträgt. Insbesondere wirkt die sechste Halbleiterschicht (n-dotierte Schicht) 15 als eine Barriere, die verhindert, dass von der dritten Halbleiterschicht 5 auf der rückseitigen Oberfläche des Halbleitersubstrates 1 injizierte Löcher die Emitterelektrode 10 durch die p-dotierte Basisschicht 2 der IGBT-Einheitszelle während eines Durchlasszustandes der IGBT-Einheitszelle erreichen, aufgrund dessen höherer Störstellenkonzentration relativ zu der Störstellenkonzentration des Substrates (n–-dotiert). Dementsprechend werden die injizierten Löcher innerhalb der sechsten Halbleiterschicht (n-dotierte Schicht) 15 unmittelbar unter der ersten Bodenoberfläche 2BS der p-dotierten Basisschicht 2 während eines Durchlasszustandes der IGBT-Einheitszelle angehäuft. Als Folge der Anhäufung von Löchern wird eine Konzentration der Elektronen in der sechsten Halbleiterschicht (n-dotierte Schicht) 15 während eines Durchlasszustandes der IGBT-Einheitszelle vergrößert. Aus diesem Grunde ist ein während eines Durchlasszustandes des IGBT beobachteter Widerstand verringert, so dass eine Durchlassspannung der IGBT-Einheitszelle weiter verringert ist. Der zweite Vorteil ist, dass die als eine Barriere wirkende sechste Halbleiterschicht (n-dotierte Schicht) 15 die Injektion einer übermäßigen Menge von Löcher von der p-dotierten Basisschicht 2 der IGBT-Einheitszelle verhindern kann, die als ein Teil einer p-dotierten Anodenschicht einer eingebauten Diode zusammen mit der fünften Halbleiterschicht 14 während eines Durchlasszustandes der Diode wirkt. Als eine Folge der Verhinderung der Injektion einer übermäßigen Menge an Löchern wird die Verringerung eines Erholungsstromes der Diode weiter vorangetrieben. Es wird bemerkt, dass der zweite Vorteil erreicht werden kann auch in dem Fall, in dem ein vertikaler MOSFET anstelle eines IGBT verwendet wird.
  • Wie oben beschrieben beinhaltet der in 44 dargestellte Aufbau wie der in 42 dargestellte Aufbau die fünfte Halbleiterschicht 14 vom zweiten Leitfähigkeitstyp, die sich von der ersten Hauptoberfläche 1US des Halbleitersubstrates 1 in Richtung des Inneren des Halbleitersubstrates 1 erstreckt, die die eine der Seitenoberflächen 14S1, welche der ersten Seitenoberfläche 3S1 der zweiten Halbleiterschicht 3 und der Seitenoberfläche der ersten Halbleiterschicht 2 mit einem der Hauptgräben 6 dazwischen eingefügt gegenübersteht, und die zweite Bodenoberfläche 14BS enthält, welche eine im wesentlichen flache Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche 1US bildet und sich in einer Tiefe befindet, welche geringer ist als die Tiefe, in der sich die dritte Bodenoberfläche 15BS befindet, die mit der ersten Hauptelektrode 10 auf der ersten Hauptoberfläche 1US verbunden ist, und die eine geringere Störstellenkonzentration (p–) als die der ersten Halbleiterschicht 2 aufweist. Dementsprechend können die gleichen Vorteile wie die im Hinblick auf den in 42 dargestellten Aufbau oben beschriebenen auch bei dem Aufbau gemäß der zehnten bevorzugten Ausführungsform erzeugt werden. Somit tun sich die bei dem Aufbau gemäß der zehnten bevorzugten Ausführungsform einer niedrigeren Störstellenkonzentration der fünften Halbleiterschicht 14 (p–-dotiert) zugeordneten Vorteile und der oben beschriebene einer Bereitstellung der sechsten Halb leiterschicht 15 zugeordnete zweite Vorteil zusammen, so dass ein Erholungsstrom der Diode sogar weiter verringert wird.
  • Erste Abwandlung der zehnten bevorzugten Ausführungsform
  • 45 ist eine Längsschnittansicht einer IGBT-Einheit gemäß einer ersten Abwandlung der zehnten bevorzugten Ausführungsform. Wie mit 45 klar gemacht wird liegen die Merkmale der ersten Abwandlung der zehnten bevorzugten Ausführungsform darin, dass die oben beschriebenen strukturellen Merkmale der Einheit gemäß der zehnten bevorzugten Ausführungsform (zusätzliche Bereitstellung der sechsten Halbleiterschicht 15) auf den Aufbau gemäß der neunten bevorzugten Ausführungsform angewendet werden, die in 43 dargestellt ist.
  • Dementsprechend können gemäß der ersten Abwandlung der zehnten bevorzugten Ausführungsform die gleichen Vorteile gleichzeitig erzeugt werden, wie sie oben jeweils bei der neunten bevorzugten Ausführungsform und der zehnten bevorzugten Ausführungsform beschrieben sind.
  • Zweite Abwandlung der zehnten bevorzugten Ausführungsform
  • 46 ist eine Längsschnittansicht einer IGBT-Einheit gemäß einer zweiten Abwandlung der zehnten bevorzugten Ausführungsform. Wie mit 46 klar gemacht wird liegen die Merkmale der zweiten Abwandlung der zehnten bevorzugten Ausführungsform darin, dass die oben beschriebenen strukturellen Merkmale der Einheit gemäß der zehnten bevorzugten Ausführungsform (zusätzliche Bereitstellung der sechsten Halbleiterschicht 15) auf den Aufbau gemäß der zweiten bevorzugten Ausführungsform angewendet werden, der in 5 dargestellt ist.
  • Dementsprechend können gemäß der zweiten Abwandlung der zehnten bevorzugten Ausführungsform die gleichen Vorteile gleich zeitig erzeugt werden, wie sie jeweils oben bei der zweiten bevorzugten Ausführungsform und der zehnten bevorzugten Ausführungsform beschrieben sind.
  • Dritte Abwandlung der zehnten bevorzugten Ausführungsform
  • 47 ist eine Längsschnittansicht einer IGBT-Einheit gemäß einer dritten Abwandlung der zehnten bevorzugten Ausführungsform. Wie mit 47 klar gemacht wird liegen die Merkmale der dritten Abwandlung der zehnten bevorzugten Ausführungsform darin, dass die oben beschriebenen strukturellen Merkmale der Einheit gemäß der zehnten bevorzugten Ausführungsform (zusätzliche Bereitstellung der (n-dotierten) sechsten Halbleiterschicht 15) auf den Aufbau gemäß der zweiten bevorzugten Ausführungsform, der in 6 dargestellt ist, angewendet werden.
  • Wie oben mit Bezug auf 6 bei der zweiten bevorzugten Ausführungsform beschrieben, erstreckt sich der Hilfsgraben 12 von einer Verbindung zwischen den jeweiligen Bodenoberflächen 2BS1 und 2BS1 oder 2BS2 und 2BS2 der zwei benachbarten ersten oder zweiten Seitendiffusionsbereiche 2SDR1 und 2SDR1 oder 2SDR2 und 2SDR2 und von einem Bereich nahe der Verbindung, die in der ersten Hauptoberfläche 1US enthalten sind, in Richtung des Inneren des Halbleitersubstrates 1, und trennt die zwei benachbarten ersten oder zweiten Seitendiffusionsbereiche 2SDR1 und 2SDR1 oder 2SDR2 und 2SDR2 voneinander.
  • Dementsprechend können gemäß der dritten Abwandlung der zehnten bevorzugten Ausführungsform die gleichen Vorteile wie oben mit Bezug auf 6 bei der zweiten bevorzugten Ausführungsform beschrieben und die gleichen Vorteile wie oben bei der zehnten bevorzugten Ausführungsform beschrieben gleichzeitig erzeugt werden.
  • Vierte Abwandlung der zehnten bevorzugten Ausführungsform
  • 48 ist eine Längsschnittansicht einer IGBT-Einheit gemäß einer vierten Abwandlung der zehnten bevorzugten Ausführungsform. Wie mit 48 klar gemacht wird liegen Merkmale der vierten Abwandlung der zehnten bevorzugten Ausführungsform darin, dass die oben beschriebenen strukturellen Merkmale der Einheit gemäß der zehnten bevorzugten Ausführungsform (zusätzliche Bereitstellung der (n-dotierten) sechsten Halbleiterschicht 15) auf den Aufbau gemäß der dritten bevorzugten Ausführungsform, der in 7 dargestellt ist, angewendet werden.
  • Dementsprechend können gemäß der vierten Abwandlung der zehnten bevorzugten Ausführungsform die gleichen Vorteile wie oben mit Bezug auf 7 bei der dritten bevorzugten Ausführungsform beschrieben und die gleichen Vorteile wie oben bei der zehnten bevorzugten Ausführungsform beschrieben zur gleichen Zeit erzeugt werden.
  • Fünfte Abwandlung der zehnten bevorzugten Ausführungsform Merkmale eines Aufbaus gemäß einer fünften Abwandlung der zehnten bevorzugten Ausführungsform liegen darin, dass zumindest ein Hilfsgraben 12 in dem in 48 dargestellten Aufbau zusätzlich vorgesehen ist. In anderen Worten liegen die Merkmale des Aufbaus gemäß der fünften Abwandlung der zehnten bevorzugten Ausführungsform darin, dass die oben beschriebenen strukturellen Merkmale der Vorrichtung gemäß der zehnten bevorzugten Ausführungsform (zusätzliche Bereitstellung der (n-dotierten) sechsten Halbleiterschicht 15) auf den Aufbau gemäß der dritten bevorzugten Ausführungsform, die in den 8 oder 9 dargestellt ist, angewendet werden. Der Aufbau gemäß der fünften Abwandlung der zehnten bevorzugten Ausführungsform ist in 49 dargestellt, welche eine Mehrzahl von Hilfsgrä ben 12 beinhaltet. Jeder der in 49 dargestellten Hilfsgräben 12 erstreckt sich von einem Zwischenwannenbereich in der ersten Hauptoberfläche 1US und beinhaltet den Bodenabschnitt 12B, der sich unter dem dünnen Film 13 innerhalb des Halbleitersubstrates 1 befindet.
  • Dementsprechend können gemäß der fünften Abwandlung der zehnten bevorzugten Ausführungsform die gleichen Vorteile wie oben mit Bezug auf 8 und anderen bei der dritten bevorzugten Ausführungsform beschrieben und die gleichen Vorteile wie oben bei der zehnten bevorzugten Ausführungsform beschrieben zur gleichen Zeit erzeugt werden.
  • Sechste Abwandlung der zehnten bevorzugten Ausführungsform Merkmale einer IGBT-Einheit gemäß einer sechsten Abwandlung der zehnten bevorzugten Ausführungsform liegen darin, dass die oben beschriebenen strukturellen Merkmale der in 41 dargestellten Vorrichtung (Bereitstellung des zwischen den Hauptgraben und den Hilfsgraben dazwischen eingefügten inaktivierten Bereichs) auf den in 48 dargestellten Aufbau angewendet werden (gemäß der vierten Abwandlung der zehnten bevorzugten Ausführungsform). 50 stellt ein Beispiel einer von einer solchen Anwendung resultierenden IGBT-Einheit dar.
  • Insbesondere beinhaltet die IGBT-Einheit gemäß der sechsten Abwandlung der zehnten bevorzugten Ausführungsform als Hauptelemente davon, welche die strukturellen Merkmale davon bilden: (1) den Hilfsgraben 12, der sich von der ersten Hauptoberfläche 1US in Richtung des Inneren des Halbleitersubstrates 1 erstreckt, der den Bodenabschnitt 12B beinhaltet, welcher sich in einer Tiefe befindet, welche größer ist als eine Tiefe, in welcher sich die dritte Bodenoberfläche 15BS befindet, und der benachbart zu dem Hauptgraben 6 ist; (2) den isolierenden Film 7, der zusätzlich vorgesehen derart ist, dass er den Bodenabschnitt 12B und eine Seitenoberfläche des Hilfsgrabens 12 ganz bedeckt; (3) einen flachen Bereich 14FR vom zweiten Leitfähigkeitstyp (p-dotiert), der zwischen jeweiligen Seitenoberflächen des Hauptgrabens 6 und des Hilfsgrabens 12 dazwischen eingefügt ist und der die oberseitige Oberfläche 14FRUS, welche in der ersten Hauptoberfläche 1US des Halbleitersubstrates 1 enthalten ist, und die vierte Bodenoberfläche 14FRBS enthält, welche sich in einer Tiefe befindet, welche größer ist als eine Tiefe, in der sich die erste Bodenoberfläche 2BS befindet, und geringer ist als die Tiefe, in der sich die dritte Bodenoberfläche 15BS befindet; (4) den Zwischenschichtisolierfilm 14IF, der derart ausgebildet ist, dass er die oberseitige Oberfläche 14FRUS des flachen Bereichs 14FR ganz bedeckt; und (5) den ersten Hauptseitendiffusionsbereich 14 vom zweiten Leitfähigkeitstyp (p-dotiert), der sich von der ersten Hauptoberfläche 1US entlang der Seitenoberfläche des Hilfsgrabens 12 in Richtung des Inneren des Halbleitersubstrates 1 erstreckt, der dem flachen Bereich 14FR mit dem dazwischen eingefügten Hilfsgraben 12 gegenübersteht, der eine oberseitige Oberfläche enthält, welche mit der ersten Hauptelektrode 10 auf der ersten Hauptoberfläche 1US verbunden ist, und der die Bodenoberfläche 14BS enthält, welche sich in einer Tiefe befindet, welche allmählich und sanft derart zunimmt, dass sie geringer ist als die Tiefe, in der sich der Bodenabschnitt 12B des Hilfsgrabens 12 befindet.
  • Dementsprechend können gemäß der sechsten Abwandlung der zehnten bevorzugten Ausführungsform die gleichen Vorteile wie oben mit Bezug auf 48 bei der dritten bevorzugten Ausführungsform beschrieben und die gleichen Vorteile wie oben mit Bezug auf 41 bei der vierten Abwandlung der zehnten bevorzugten Ausführungsform beschrieben zur gleichen Zeit erzeugt werden. Im Hinblick auf die von dem in 41 dargestellten Aufbau erzeugten Vorteile wird wiederum festgestellt, dass die oberseitige Oberfläche 14FRUS und die Seitenoberflächen des fla chen Bereiches 14FR, d.h. ein zwischen die Gräben 6 und 12 eingefügter p-dotierter Störstellenbereich, ganz mit den isolierenden Filmen 14IF und 7 bedeckt sind, um somit von der ersten Hauptelektrode 10 elektrisch getrennt zu sein. So kann der flache Bereich 14FR nicht länger als ein Teil einer Diode wirken. Der flache Bereich 14FR ist wirkungslos für den Betrieb der Diode. Somit wird eine Menge an von einem p-dotierten Bereich der eingebauten Diode in das Halbleitersubstrat 1 injizierten Löchern (Ladungsträger) relativ geringer, so dass eine Ladungsträgerdichte in der Nähe der Diode verringert ist. Somit kann ein Erholungsstrom der Diode verringert sein.
  • Siebte Abwandlung der zehnten bevorzugten Ausführungsform Ein Aufbau gemäß einer siebten Abwandlung der zehnten bevorzugten Ausführungsform ist eine Abwandlung des in 50 dargestellten Aufbaus (gemäß der sechsten Abwandlung der zehnten bevorzugten Ausführungsform). 51 stellt ein Beispiel des Aufbaus gemäß der siebten Abwandlung der zehnten bevorzugten Ausführungsform dar. Wie in 51 dargestellt wird der Aufbau gemäß der siebten Abwandlung der zehnten bevorzugten Ausführungsform erreicht durch Abändern des in 50 gezeigten Aufbaus so, dass ein Ende der sechsten Halbleiterschicht 15 vom n-Typ sich in den zwischen die Gräben 6 und 12 eingefügten flachen Bereich 14FR erstreckt. In anderen Worten wird der Aufbau gemäß der siebten Abwandlung der zehnten bevorzugten Ausführungsform erreicht durch Abändern des in 50 dargestellten Aufbaus derart, dass eine siebte Halbleiterschicht 15E vom ersten Leitfähigkeitstyp (n-dotiert), die sich von allen Abschnitten der vierten Bodenoberfläche 14FR BS des flachen Bereichs 14FR in Richtung des Inneren des flachen Bereichs 14FR erstreckt, zusätzlich vorgesehen ist. Der in 51 dargestellte Aufbau wird erreicht durch Ersetzen des flachen Bereichs 14FR in 50 mit zwei Abschnitten von: (1) der zwei ten Halbleiterschicht (einem verlängerten Abschnitt der sechsten Halbleiterschicht 15) 15E mit einer Dicke, die allmählich und kontinuierlich abnimmt, wenn ein Abstand von der Seitenoberfläche des Hauptgrabens 6 zunimmt und ein Abstand zu der Seitenoberfläche des Hilfsgrabens 12 abnimmt; und (2) einem inaktivierten Bereich 14SR vom zweiten Leitfähigkeitstyp (p-dotiert), der vertikal zwischen die siebte Halbleiterschicht 15E und die erste Hauptoberfläche 1US eingefügt ist.
  • Die oben beschriebene siebte Halbleiterschicht 15E wird aus folgenden Gründen vorgesehen. Es ist bei tatsächlichen Herstellungsverfahren schwierig, die n-dotierte sechste Halbleiterschicht 15 nur zwischen den Hauptgräben 6 zu bilden, die sich mit der dazwischen eingefügten ersten Halbleiterschicht 2 gegenüberstehen. Insbesondere ist es aufgrund eines Bildungsverfahrens der sechsten Halbleiterschicht 15, bei dem eine lokale n-dotierte Schicht in dem Halbleitersubstrat 1 vom n–-Typ unter Verwendung der Ionenimplantationstechnik usw. gebildet wird und bei der danach die implantierten n-Störstellen veranlasst werden zu diffundieren, wahrscheinlich, dass die sechste Halbleiterschicht 15 sich über den Hauptgraben 6 in einen p-dotierten Bereich erstreckt. Bei diesem Bildungsverfahren tritt laterale Diffusion von einer Stelle, an der die n-dotierte Schicht in erster Linie gebildet werden soll, auf, so dass die n-dotierte Schicht nicht nur in einer vertikalen Richtung, sondern auch in einer lateralen Richtung verlängert wird. Ein verlängerter Abschnitt der n-dotierten Schicht, der von der lateralen Diffusion resultiert, entspricht der siebten Halbleiterschicht 15E.
  • Die als eine Folge der Diffusion der sechsten Halbleiterschicht 15 über dem Hauptgraben 6 in den p-dotierten Bereich gebildete siebte Halbleiterschicht 15E kann jedoch eine Verringerung der jeweiligen Durchbruchspannungen der IGBT-Einheitszellen und der Diode bewirken, wenn die Kollektorspan nung VCE zwischen der Emitterelektrode 10 und der Kollektorelektrode 11 angelegt wird, da eine Stärke eines elektrischen Feldes eines Abschnittes des Hauptgrabens nahe der Diode vergrößert wird. Trotzdem wird gemäß der siebten Abwandlung der zehnten bevorzugten Ausführungsform der Hilfsgraben 12 absichtlich auf einer äußeren Seite des Hauptgrabens 6 vorgesehen, um einen Bereich zu beschränken, in dem der siebten Halbleiterschicht 15E erlaubt wird zu existieren, auf einen Bereich zwischen dem Hauptgraben 6 und dem Hilfsgraben 12. Dementsprechend wird die siebte Halbleiterschicht 15E daran gehindert, in dem Hauptseitendiffusionsbereich 14 vorhanden zu sein, welcher einen Hauptteil der eingebauten Diode bildet bei dem Aufbau gemäß der siebten Abwandlung der zehnten bevorzugten Ausführungsform. Folglich kann der Aufbau gemäß der siebten Abwandlung der zehnten bevorzugten Ausführungsform die Verringerung einer Durchbruchspannung der IGBT-Einheitszelle, sowie einer Vorwärtsdurchbruchspannung der Diode vorteilhaft sicherer vermeiden als der in 48 dargestellte Aufbau, bei dem nur die Hauptgräben (erste Gräben) 6 in einem p-dotierten Wannenbereich ausgebildet sind.
  • Es wird zusätzlich bemerkt, dass selbst wenn die n-dotierte Schicht, welche als die sechste Halbleiterschicht 15 zu dienen ausgebildet ist, sich während der Herstellung über den Hilfsgraben (zweiten Graben) 12 hinaus in den Hauptseitendiffusionsbereich 14 erstreckt, die Konzentration eines verlängerten Abschnittes der n-dotierten Schicht, die in dem Hauptseitendiffusionsbereich 14 enthalten ist, geringer ist als die Konzentration der n-dotierten siebten Halbleiterschicht 15E, welche sich zwischen den Gräben 6 und 12 befindet, da die Stelle, an welcher der einen Hauptteil der Diode darstellende p-dotierte Bereich 14 ausgebildet ist, relativ weit entfernt von einer Stelle ist, an welcher die sechste Halbleiterschicht 15, d.h. die n-dotierte Schicht anfänglich gebildet werden soll. Selbst wenn sich die n-dotierte Schicht über den Hilfsgraben 12 während der Herstellung erstreckt, kann somit der Aufbau gemäß der siebten Abwandlung der zehnten bevorzugten Ausführungsform die Verringerung einer Durchbruchspannung der IGBT-Einheitszelle, sowie einer Vorwärtsdurchbruchsspannung der Diode sicherer verhindern als der in 48 dargestellte Aufbau, bei dem nur die Hauptgräben (erste Gräben) 6 in einem p-dotierten Wannenbereich ausgebildet sind.
  • Achte Abwandlung der zehnten bevorzugten Ausführungsform
  • Ein Aufbau gemäß einer achten Abwandlung der zehnten bevorzugten Ausführungsform ist eine Abwandlung des in 49 dargestellten Aufbaus (gemäß der fünften Abwandlung der zehnten bevorzugten Ausführungsform). 42 stellt ein Beispiel des Aufbaus gemäß der achten Abwandlung der zehnten bevorzugten Ausführungsform dar. Gemäß der achten Abwandlung der zehnten bevorzugten Ausführungsform ist eine n-dotierte achte Halbleiterschicht 15E, die sich unmittelbar unter einem Bereich der Bodenoberfläche 14BS des Hauptseitendiffusionsbereiches 14 vom p-Typ nahe dem Hauptgraben 6 befindet, entlang einer Grenzfläche zwischen der Bodenoberfläche 14BS und der achten Halbleiterschicht 15E geformt und ist in dem Halbleitersubstrat 1 ausgebildet. Darüber hinaus beinhaltet die achte Halbleiterschicht 15E eine Bodenoberfläche 15EBS, die sich in einer Tiefe befindet, welche geringer ist als eine Tiefe, in der sich der Bodenabschnitt 6B des Hauptgrabens 6 befindet.
  • Gemäß der achten Abwandlung der zehnten bevorzugten Ausführungsform ist die achte Halbleiterschicht 15E als Folge einer Erweiterung der n-dotierten Schicht (die zum Dienen als die sechste Halbleiterschicht 15 ausgebildet ist) über den Hauptgraben 6 hinaus ausgebildet und weist eine geringere Störstellenkonzentration auf als die der n-dotierten sechsten Halbleiterschicht 15. Auch ist die achte Halbleiterschicht 15E nur auf einem Teil der Bodenoberfläche 14BS des Hauptseitendiffu sionsbereiches 14 ausgebildet. Folglich kann erwartet werden, dass eine signifikante Verringerung einer Durchbruchspannung aufgrund des Vorhandenseins der achten Halbleiterschicht 15E nicht auftreten wird.
  • Elfte bevorzugte Ausführungsform
  • Die Merkmale einer elften bevorzugten Ausführungsform der vorliegenden Erfindung können angewendet werden auf alle Strukturen gemäß der zweiten bevorzugten Ausführungsform (z.B. die Strukturen in den 5 und 6), der vierten bevorzugten Ausführungsform (z.B. die Strukturen in den 12, 13 und 41), der achten bevorzugten Ausführungsform (z.B. die Struktur in 42), der neunten bevorzugten Ausführungsform (z.B. die Struktur in 43) und der zehnten bevorzugten Ausführungsform (z.B. die Strukturen in den 44 bis 52).
  • Sowohl 53 als auch 54 ist eine Draufsicht der IGBT-Einheit gemäß irgendeiner der oben angegebenen bevorzugten Ausführungsformen und deren Umgebung. Sowohl 53 als auch 54 zeigt ein Muster auf der ersten Hauptoberfläche 1US des Halbleitersubstrates 1, bei dem (1) Zonen 16R, die jede von MOS-Strukturelementen in der ersten Hauptoberfläche 1US des Halbleitersubstrates 1 belegt sind (die im folgenden auch als "MOS-Strukturzonen" bezeichnet werden), (2) Zonen 6R, die jede von Hauptgräben 6 in der ersten Hauptoberfläche 1US des Halbleitersubstrates 1 belegt sind (die im folgenden als "Grabenzonen" bezeichnet werden), und (3) Zonen 17R, die jede von der eingebauten Diode in der ersten Hauptoberfläche 1US des Halbleitersubstrates 1 belegt sind (die im folgenden als "Diodenzonen" bezeichnet werden), angeordnet sind. Es wird bemerkt, dass in dem Fall, in dem der Hilfsgraben 12 in dem p-dotierten Wannenbereich vorgesehen ist, eine durch den Hauptgraben 6, die zwischen den Gräben 6 und 12 eingefügten inakti vierten Bereiche 14FR, 14SR und den Hilfsgraben 12 belegte Zone jeweiligen Grabenzonen 6R entspricht.
  • Wie in den 53 und 54 dargestellt sind die MOS-Strukturzonen 16R und die Diodenzonen 17R, die sich alle entlang der dritten Richtung D3 erstrecken, abwechselnd entlang der ersten Richtung D1 angeordnet, wobei die Grabenzonen 6R dazwischen derart eingefügt sind, dass ein gestreiftes Muster gebildet wird.
  • Durch abwechselndes Anordnen der MOS-Strukturzonen 16R und der Diodenzonen 17R in einem gestreiften Muster, wie oben beschrieben, ist es möglich, einen im wesentlichen gleichmäßigen Betrieb jeder der Transistoren mit isoliertem Gate und der Dioden in dem Halbleitersubstrat 1 in dem Fall zu erreichen, in dem die Vorrichtung als der Transistor mit isoliertem Gate oder als die Diode wirkt.
  • Auch können die jeweiligen Flächen jeder MOS-Strukturzone 16R und jeder Diodenzone 17R beliebig in den in 53 und 54 gezeigten Mustern festgelegt sein.
  • Um dabei die Arbeitskennlinie des Transistors mit isoliertem Gate (wie z.B. einem IGBT) weiter zu verbessern, insbesondere um die Verringerung einer Durchlassspannung des Transistors mit isoliertem Gate voranzutreiben, ist es wirksam, die Fläche einer von einer p-dotierten Schicht (einem Anodenbereich) der Diode in der ersten Hauptoberfläche 1US des Halbleitersubstrates 1 belegten Zone zu verringern. Dies würde auch zu einer Verringerung des Erholungsstroms der Diode führen. Diese Tatsache berücksichtigend kann das in 54 gezeigte Muster, bei dem eine Fläche jeder der Diodenzonen 17R größer ist als die Fläche jeder MOS-Strukturzone 16R, in dem Fall des Aufbaus verwendet werden, bei dem der dünne Film 13 ausgebildet ist (z.B. die Strukturen, die in den 12, 13, 41 und 48 bis 52 dargestellt sind). Da der dünne Film 13 in jeder der Diodenzonen 17R bei der Betrachtung von oben enthalten ist, kann eine Fläche einer von jedem der p-dotierten Seitendiffusionsbereiche belegte Zone in der ersten Hauptoberfläche 1US verringert sein. Folglich ist es möglich, die Arbeitskennlinie des Transistors mit isoliertem Gate weiter zu verbessern. In diesem Sinne würde die Verwendung des in 54 gezeigten Musters wirksam für die Verbesserung der Leistungsfähigkeit als Ganzes sein.
  • Zwölfte bevorzugte Ausführungsform
  • Wie die Merkmale der elften bevorzugten Ausführungsform können die Merkmale einer zwölften bevorzugten Ausführungsform der vorliegenden Erfindung angewendet werden auf jede der Strukturen gemäß der zweiten bevorzugten Ausführungsform (z.B. die Strukturen in den 5 und 6), der vierten bevorzugten Ausführungsform (z.B. die Strukturen in den 12, 13 und 41), der achten bevorzugten Ausführungsform (z.B. die Struktur in 42), der neunten bevorzugten Ausführungsform (z.B. die Struktur in 43) und der zehnten bevorzugten Ausführungsform (z.B. die Strukturen in den 44 bis 52).
  • Jede der 55 und 56 ist eine Draufsicht auf die IGBT-Einheit gemäß irgendeiner der oben angegebenen bevorzugten Ausführungsformen und deren Umgebung, um ein Anordnungsmuster zu zeigen. Die MOS-Strukturzone 16R und die Diodenzone 17R in einem in 56 gezeigten Muster sind vertauscht relativ zu denen bei einem in 55 gezeigten Muster. Insbesondere ist bei jedem der in den 55 und 56 gezeigten Mustern entweder die MOS-Strukturzone 16R oder die Diodenzone 17R eine rechteckige und ganz von der Grabenzone 6R umgeben, und die andere der MOS-Strukturzone 16R und der Diodenzone 17R umgibt ganz die Grabenzone 6R.
  • Die Verwendung des in den 55 oder 56 gezeigten Musters ermöglicht die zweidimensionale Anordnung eines Kanals des Transistors mit isoliertem Gate, was bei den in den 53 oder 54 gezeigten Mustern nicht erreicht werden könnte, um dadurch den Kanal wirksam einzusetzen.
  • Wenn jedoch das in 55 oder 56 gezeigte Muster verwendet wird und mehrere Zonen vorgesehen sind, von denen jede entweder eine MOS-Strukturzone 16R oder eine Diodenzone 17R ist und von der Grabenzone 6R umgeben ist, muss ein Verbindungsgraben ausgebildet sein, der die Grabenzonen 6R, die rechteckig sind, wie in 57 dargestellt miteinander verbindet, und muss weiter ein Verbindungsmaterial wie z.B. eine Polysiliziumschicht 18 zum elektrischen Verbinden der jeweiligen oberseitigen Oberflächen der mehreren Zonen, welche von jeweiligen Grabenzonen 6R umgeben sind, miteinander wie in 58 dargestellt.
  • Dreizehnte bevorzugte Ausführungsform
  • Die 59 bis 66 sind Längsschnittansichten von Strukturen, die von jeweiligen Schritten zur Herstellung der Halbleitervorrichtung gemäß der achten bevorzugten Ausführungsform (in 42 dargestellt) resultieren. Zuerst wird in einem in 59 dargestellten Schritt ein n-dotiertes Siliziumsubstrat vorbereitet, welche das n–-dotierte Substrat (n–-dotierte Schicht) 1 bildet. Anschließend werden die p-dotierten Basisschichten 2 in einem in 6 dargestellten Schritt selektiv auf einer oberseitigen Oberfläche der n–-dotierten Schicht 1 gebildet. Als nächstes werden in einem in 61 dargestellten Schritt die n+-dotierten Emitterbereiche 3 selektiv in jeder der p-dotierten Basisschichten 2 gebildet. In einem in 62 dargestellten Schritt werden die p–-dotierten Anodenschichten 14 selektiv auf dem n–-dotierten Substrat 1 zwischen zwei zueinander benachbarten p-dotierten Basisschichten 2 ge bildet. In einem in 63 dargestellten Schritt werden (Haupt)Gräben 6, die durch die n+-dotierten Emitterbereiche 3 reichen und das n–-dotierte Substrat 1 erreichen, gebildet, und der Isolierfilm 7 wird auf der gesamten inneren Wand jeder der Gräben 6 gebildet. In einem in 64 dargestellten Schritt wird ein als ein leitfähiges Material dienender Polysiliziumfilm in jedem der Gräben 6 gebildet und danach geätzt, um dadurch die Elektrode 8 aus in jeden der Gräben 6 gefülltem Polysilizium zu bilden. In einem in 65 dargestellten Schritt wird der Zwischenschichtisolierfilm 9 auf einem oberen Abschnitt jedes der Gräben 6 gebildet, die sich von einer oberseitigen Oberfläche des n+-dotierten Emitterbereiches 3 erstrecken. In einem in 66 dargestellten Schritt wird die mit den n+-dotierten Emitterbereichen 3, den p-dotierten Basisschichten 2 und den p–-dotierten Anodenschichten 14 verbundene Emitterelektrode 10 gebildet. Danach werden die p+-dotierte Kollektorschicht 5, die n+-dotierte Kathodenschicht 4 und die Kollektorelektrode 11 auf einer rückseitigen Oberfläche des n–-dotierten Substrats 1 in der gleichen Art und Weise gebildet wie bei dem Verfahren gemäß der fünften bevorzugten Ausführungsform, um dadurch die Halbleitervorrichtung mit dem in 42 dargestellten Aufbau zu erreichen.
  • Vierzehnte bevorzugte Ausführungsform
  • Die 67 bis 74 sind Längsschnittansichten der Strukturen, die von jeweiligen Herstellungsschritten der Halbleitervorrichtung gemäß der vierten Abwandlung der zehnten bevorzugten Ausführungsform (in 48 dargestellt) resultieren. Zuerst wird in einem in 67 dargestellten Schritt ein n-dotiertes Siliziumsubstrat vorbereitet, welche das n–-dotierte Substrat (n–-dotierte Schicht) 1 bildet. Anschließend werden die n-dotierten Schichten 15 in einem in 68 dargestellten Schritt auf einer oberseitigen Oberfläche der n–-dotierten Schicht 1 gebildet. Als nächstes werden in einem in 69 dargestellten Schritt die p-dotierten Basisschichten 2 selektiv auf der oberseitigen Oberfläche des n–-dotierten Substrats 1 gebildet, so dass die n-dotierten Schichten 15, die sich alle von der oberseitigen Oberfläche des n–-dotierten Substrates 1 in Richtung eines Inneren des n–-dotierten Substrates 1 erstrecken, jeweils von den p-dotierten Basisschichten 2 umgeben sind, um nicht freiliegend zu sein. In einem in 70 dargestellten Schritt werden die n+-dotierten Emitterbereiche selektiv in jeder der p-dotierten Basisschichten 2 gebildet. In einem in 71 dargestellten Schritt werden die (Haupt)Gräben 6, die sich durch die n+-dotierten Emitterbereiche 3 erstrecken und das n–-dotierte Substrat 1 erreichen, so gebildet, dass jeweilige Abschnitte der n+-dotierten Emitterbereiche 3 entfernt werden, und der Isolierfilm 7 wird auf einer gesamten inneren Wand jedes der Gräben 6 gebildet. In einem in 72 dargestellten Schritt wird ein als ein leitfähiges Material dienender Polysiliziumfilm in jedem der Gräben 6 bereitgestellt und danach geätzt, um dadurch die Elektrode 8 aus in jeden der Gräben 6 gefülltem Polysilizium zu bilden. In einem in 73 dargestellten Schritt wird der Zwischenschichtisolierfilm 9 auf einem oberen Abschnitt jedes der Gräben 6 gebildet. In einem in 74 dargestellten Schritt wird die Emitterelektrode 10 gebildet, die mit den n+-dotierten Emitterbereichen 3, den p-dotierten Basisschichten 2 und dem p-dotierten Hauptseitendiffusionsbereich 14 verbunden ist. Wenn zwischenzeitlich ein Material wie z.B. Platin, welches einen Schottky-Übergang bildet, bereitgestellt wird vor der Bildung der Emitterelektrode 10, führt dies zu einer Bildung des Schottky-Übergangs 13 wie in 74 dargestellt. Danach werden die p+-dotierte Kollektorschicht 5, die n+-dotierte Kathodenschicht 4 und die Kollektorelektrode 11 auf einer rückseitigen Oberfläche des n–-dotierten Substrates 1 in der gleichen Art und Weise gebildet wie bei dem Verfahren gemäß der fünften bevorzugten Ausführungsform, um dadurch die Halbleitervorrichtung mit dem in 48 dargestellten Aufbau zu erreichen.
  • Auf alle bevorzugten Ausführungsformen anwendbare Abwandlung Obwohl die obigen Beschreibungen der Beispiele der ersten bis vierzehnten bevorzugten Ausführungsform über eine n-Typ-Kanal-IGBT-Vorrichtung gemacht wurde, können die technischen Merkmale der ersten bis vierzehnten bevorzugten Ausführungsform natürlich auch auf eine p-Typ-Kanal-IGBT-Vorrichtung angewendet werden.
  • Auch kann wie oben beschrieben jedes der oben bei den bevorzugten Ausführungsformen beschriebene strukturelle Merkmal auf einen vertikalen n-Kanal- oder p-Kanal-MOSFET (Graben-MOSFET, mit eingebauter Diode) angewendet werden. Bei einem von einer solchen Anwendung resultierenden Aufbau ist die dritte Halbleiterschicht 5 unnötig, so dass die vierte Halbleiterschicht hier auf der gesamten zweiten Hauptoberfläche 1LS des Halbleitersubstrates 1 ausgebildet ist. Ein typisches Beispiel des von der Anwendung der vorliegenden Erfindung auf einen vertikalen MOSFET resultierenden Aufbaus ist in jeder der 76 und 76 dargestellt.
  • Der Transistor mit isoliertem Gate mit eingebauter Diode gemäß der vorliegenden Erfindung, der als eine Leistungshalbleitervorrichtung wirkt, ist anwendbar als eine Schaltvorrichtung mit einer eingebauten FWD eines Leistungsstromrichters wie z.B. einer Wechselrichterschaltung zum Treiben einer Last wie z.B. einem Motor für industrielle Zwecke. Ein Beispiel der Anwendung der IGBT-Vorrichtung gemäß der vorliegenden Erfindung auf eine Wechselrichterschaltung zum Treiben eines Dreiphasenwechselstrommotors ist in einem Blockschaltplan in 37 dargestellt.

Claims (48)

  1. Transistor mit isoliertem Gate mit: einem Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche; einer ersten Halbleiterschicht (2) eines zweiten Leitfähigkeitstyp (p), die wie eine Wanne geformt ist, welche sich von der ersten Hauptoberfläche des Halbleitersubstrates in Richtung eines Inneren des Halbleitersubstrates erstreckt, und welche einen ersten Seitendiffusionsbereich, einen dem ersten Seitendiffusionsbereich gegenüberliegenden zweiten Seitendiffusionsbereich und einen flachen Bereich, welcher zwischen dem ersten Seitendiffusionsbereich und dem zweiten Seitendiffusionsbereich eingefügt ist, umfasst, und die eine eine im wesentlichen flache Oberfläche, die im wesentlichen parallel zu der ersten Hauptoberfläche ist, bildende Bodenoberfläche umfasst; einem Hauptgraben (6), der sich von der ersten Hauptoberfläche durch eine Bodenoberfläche der ersten Halbleiterschicht erstreckt, wobei der Hauptgraben einen sich gerade unterhalb der ersten Halbleiterschicht befindlichen Bodenabschnitt in dem ersten Halbleitersubstrat umfasst; einem isolierenden Film (7), der auf dem Hauptgraben derart ausgebildet ist, dass sowohl der Bodenabschnitt als auch eine Seitenoberfläche des Hauptgrabens ganz mit dem isolierenden Film bedeckt ist; einem Steuergate (8), das über dem isolierenden Film ausgebildet und in den Hauptgraben gefüllt ist; einer zweiten Halbleiterschicht (3) des ersten Leitfähigkeitstyps (n+), die sich von der ersten Hauptoberfläche in Richtung eines Inneren des flachen Bereiches der ersten Halbleiterschicht erstreckt, wobei die zweite Halbleiterschicht eine in der ersten Hauptoberfläche enthaltene oberseitige O berfläche, eine der oberseitigen Oberfläche gegenüberliegende Bodenoberfläche sowie eine erste und eine zweite Seitenoberfläche, welche sich gegenüberstehen und vertikal zwischen der oberseitigen Oberfläche und der Bodenoberfläche der zweiten Halbleiterschicht eingefügt ist, umfasst; einer ersten Hauptelektrode (10), die auf der oberseitigen Oberfläche der zweiten Halbleiterschicht und des ersten Seitendiffusionsbereiches der ersten Halbleiterschicht ausgebildet ist; einer vierten Halbleiterschicht (4) des ersten Leitfähigkeitstyps, die sich von der zweiten Hauptoberfläche des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt; und einer zweiten Hauptelektrode (11), die auf der zweiten Hauptoberfläche des Halbleitersubstrates ausgebildet und elektrisch mit der vierten Halbleiterschicht verbunden ist, wobei die erste Seitenoberfläche (3S1) der zweiten Halbleiterschicht mit der Seitenoberfläche des Hauptgrabens verbunden ist, der erste Seitendiffusionsbereich (2SDR1) sich gerade über der vierten Halbleiterschicht befindet, sich eine Tiefe (DP1) des ersten Seitendiffusionsbereiches zwischen der ersten Hauptoberfläche (1US) und einer Bodenoberfläche (2BS1) des ersten Seitendiffusionsbereiches kontinuierlich und sanft ändert, während sie allmählich von einer Position der größten Tiefe abnimmt, wenn ein Abstand zu einer Verbindung auf der ersten Hauptoberfläche zwischen der ersten Hauptelektrode und einer oberseitigen Oberfläche des ersten Seitendiffusionsbereiches abnimmt, und sich eine Tiefe (DP2) des zweiten Seitendiffusionsbereiches zwischen der ersten Hauptoberfläche und einer Bodenoberfläche (2BS2) des zweiten Seitendiffusionsbereiches kontinuierlich und sanft ändert, während sie allmählich von einer Position der größten Tiefe abnimmt, wenn eine Entfernung zu ei ner Verbindung auf der ersten Hauptoberfläche zwischen der ersten Hauptelektrode und einer oberseitigen Oberfläche des zweiten Seitendiffusionsbereiches abnimmt.
  2. Transistor mit isoliertem Gate nach Anspruch 1, weiter mit: einem ersten Hilfsgraben (12), der sich von der ersten Hauptoberfläche durch die Bodenoberfläche des ersten Seitendiffusionsbereiches erstreckt und einen sich unterhalb des ersten Seitendiffusionsbereiches befindlichen Bodenabschnitt in dem Halbleitersubstrat umfasst.
  3. Transistor mit isoliertem Gate nach Anspruch 2, wobei der erste Hilfsgraben sich durch nur einen Abschnitt der Bodenoberfläche des ersten Seitendiffusionsbereiches erstreckt, wobei der Abschnitt eine Schnittmenge zwischen der oberseitigen Oberfläche des ersten Seitendiffusionsbereiches und der Bodenoberfläche des ersten Seitendiffusionsbereiches, welcher ohne den ersten Hilfsgraben vorgesehen ist, sowie einen Bereich nahe der Schnittmenge enthält, und der Bodenabschnitt des ersten Hilfsgrabens sich gerade unterhalb der Schnittmenge in dem Halbleitersubstrat befindet.
  4. Transistor mit isoliertem Gate nach Anspruch 2, wobei sich der erste Hilfsgraben durch nur einen Abschnitt der Bodenoberfläche des ersten Seitendiffusionsbereiches erstreckt, wobei der Abschnitt einen Bereich nahe einer Verbindung zwischen der Bodenoberfläche des ersten Seitendiffusionsbereiches und der Bodenoberfläche des flachen Bereiches beinhaltet, und die Bodenoberfläche des ersten Seitendiffusionsbereiches sich derart erstreckt, dass sie auf die erste Hauptoberfläche trifft.
  5. Transistor mit isoliertem Gate nach Anspruch 2, weiter mit: einem zweiten Hilfsgraben (12), der sich von der ersten Hauptoberfläche durch die Bodenoberfläche des zweiten Seitendiffusionsbereiches erstreckt und einen sich unterhalb des zweiten Seitendiffusionsbereiches befindlichen Bodenabschnitt in dem Halbleitersubstrat umfasst.
  6. Transistor mit isoliertem Gate nach Anspruch 5, wobei der zweite Hilfsgraben (12) sich durch nur einen Abschnitt der Bodenoberfläche des zweiten Seitendiffusionsbereiches (2SDR2) erstreckt, wobei der Abschnitt eine Schnittmenge zwischen der oberseitigen Oberfläche des zweiten Seitendiffusionsbereiches und der Bodenoberfläche des zweiten Seitendiffusionsbereiches enthält, der ohne den zweiten Hilfsgraben vorgesehen ist, und einem Bereich nahe der Schnittmenge enthält, und der zweite Hilfsgraben eine gerade unterhalb der Schnittmenge in dem Halbleitersubstrat befindliche Bodenoberfläche enthält.
  7. Transistor mit isoliertem Gate nach Anspruch 5, wobei der zweite Hilfsgraben (12) sich nur durch einen Abschnitt der Bodenoberfläche des zweiten Seitendiffusionsbereiches (2SDR2) erstreckt, der Abschnitt einen Bereich nahe einer Verbindung zwischen der Bodenoberfläche des zweiten Seitendiffusionsbereiches und der Bodenoberfläche des flachen Bereiches enthält, und die Bodenoberfläche des zweiten Seitendiffusionsbereiches sich derart erstreckt, dass sie auf die erste Hauptoberfläche trifft.
  8. Transistor mit isoliertem Gate nach Anspruch 1, wobei der Hauptgraben einen zwischen dem flachen Bereich und dem ersten Seitendiffusionsbereich eingefügten ersten Hauptgraben (6) bildet, der Transistor mit isoliertem Gate weiter umfasst: einen zweiten Hauptgraben (6), der sich von der ersten Hauptoberfläche durch die Bodenoberfläche der ersten Halbleiterschicht erstreckt und einen gerade unterhalb der ersten Halbleiterschicht in dem Halbleitersubstrat befindlichen Bodenabschnitt und eine Seitenoberfläche, welche zwischen dem flachen Bereich und dem zweiten Seitendiffusionsbereich eingefügt ist, umfasst.
  9. Transistor mit isoliertem Gate nach Anspruch 8, weiter mit: einem ersten Hilfsgraben (12), der sich von der ersten Hauptoberfläche durch die Bodenoberfläche des ersten Seitendiffusionsbereiches erstreckt und einen unterhalb des ersten Seitendiffusionsbereiches in dem Halbleitersubstrat befindlichen Bodenabschnitt umfasst.
  10. Transistor mit isoliertem Gate nach Anspruch 9, weiter mit: einem zweiten Hilfsgraben (12), der sich von der ersten Hauptoberfläche durch die Bodenoberfläche des zweiten Seitendiffusionsbereiches erstreckt und einen unterhalb des zweiten Seitendiffusionsbereiches in dem Halbleitersubstrat befindlichen Bodenabschnitt umfasst.
  11. Transistor mit isoliertem Gate nach Anspruch 1, weiter mit: einer Wannenschicht des zweiten Leitfähigkeitstyps, die sich von der Hauptoberfläche in Richtung des Inneren des Halb leitersubstrates erstreckt und dem ersten Seitendiffusionsbereich gegenüberliegt, wobei die erste Hauptelektrode auch auf einem Zwischenwannenbereich in der ersten Hauptoberfläche ausgebildet ist, wobei der Zwischenwannenbereich zwischen einer Verbindung zwischen einer Bodenoberfläche der Wannenschicht und der ersten Hauptoberfläche und einer Verbindung zwischen der Bodenoberfläche des ersten Seitendiffusionsbereiches und der ersten Hauptoberfläche eingefügt ist, und ein einen Schottky-Übergang bildender dünner Film (13) zwischen einem Abschnitt der ersten Hauptelektrode, die sich unmittelbar auf dem Zwischenwannenbereich befindet, und einem Abschnitt des Halbleitersubstrates, das sich gerade unterhalb des Zwischenwannenbereiches befindet, vorgesehen ist.
  12. Transistor mit isoliertem Gate nach Anspruch 1, weiter mit: einer Wannenschicht des zweiten Leitfähigkeitstyps, die sich von der Hauptoberfläche in Richtung des Inneren des Halbleitersubstrates erstreckt und dem ersten Seitendiffusionsbereich gegenüberliegt, wobei die erste Hauptelektrode auch auf einem Zwischenwannenbereich in der ersten Hauptoberfläche ausgebildet ist, wobei der Zwischenwannenbereich zwischen eine Verbindung zwischen einer Bodenoberfläche der Wannenschicht und der ersten Hauptoberfläche und einer Verbindung zwischen der Bodenoberfläche des ersten Seitendiffusionsbereiches und der ersten Hauptoberfläche eingefügt ist, und ein dünner Film (13) des zweiten Leitfähigkeitstyp zwischen einem Abschnitt der ersten Hauptelektrode, die sich unmittelbar auf dem Zwischenwannenbereich findet, und einem Abschnitt des sich gerade unterhalb des Zwischenwannenbereichs befindenden Halbleitersubstrats vorgesehen ist, wobei der dünne Film eine geringere Störstellenkonzentration aufweist als die der ersten Halbleiterschicht und der Wannenschicht und ei ne geringere Dicke aufweist als die der ersten Halbleiterschicht, der Wannenschicht und des Abschnittes der ersten Hauptelektrode, der sich unmittelbar auf dem Zwischenwannenbereich befindet.
  13. Transistor mit isoliertem Gate nach Anspruch 11 oder 12, weiter mit: einem Hilfsgraben (12), der sich von dem Zwischenwannenbereich in der ersten Hauptoberfläche erstreckt und einen Bodenabschnitt in einem Abschnitt des Halbleitersubstrates umfasst, der sich gerade unterhalb des dünnen Films befindet.
  14. Transistor mit isoliertem Gate nach Anspruch 11 oder 12, weiter mit: einem Hilfsgraben (12), der sich von dem Zwischenwannenbereich in der ersten Hauptoberfläche erstreckt und einen Bodenabschnitt in einem Abschnitt des Halbleitersubstrates umfasst, der sich unterhalb des dünnen Films befindet.
  15. Transistor mit isoliertem Gate nach Anspruch 11 oder 12, wobei der erste Seitendiffusionsbereich umfasst: einen ersten Hilfsgraben, der sich von der ersten Hauptoberfläche durch den ersten Seitendiffusionsbereich erstreckt und das Halbleitersubstrat erreicht; einen ersten inaktivierten Bereich (14FR) des zweiten Leitfähigkeitstyps, der zwischen die Seitenoberfläche des Hauptgrabens und eine Seitenoberfläche des ersten Hilfsgrabens eingefügt ist; einen ersten Zwischenschichtisolierfilm, der derart ausgebildet ist, dass er eine oberseitige Oberfläche des ersten inaktivierten Bereiches ganz bedeckt, der in der ersten Hauptoberfläche enthalten ist; und einen ersten Hauptseitendiffusionsbereich des zweiten Leitfähigkeitstyps mit einer Bodenoberfläche, die sich in ei ner Tiefe befindet, die allmählich abnimmt, wenn ein Abstand von der Seitenoberfläche des ersten Hilfsgrabens zunimmt und ein Abstand zu der ersten Hauptoberfläche abnimmt.
  16. Transistor mit isoliertem Gate nach einem der Ansprüche 8, 9, 10, 11, 12 und 15, wobei eine MOS-Strukturzone (16R), die einer von einer MOS-Struktur in der ersten Hauptoberfläche belegten Zone entspricht und eine Diodenzone (17R), die einer von einer Diode in der ersten Hauptoberfläche belegten Zone entspricht, abwechselnd derart angeordnet sind, dass ein gestreiftes Muster gebildet wird.
  17. Transistor mit isoliertem Gate nach Anspruch 16, wobei die MOS-Strukturzone eine kleinere Fläche besitzt als die Diodenzone.
  18. Transistor mit isoliertem Gate nach einem der Ansprüche 8, 9, 10, 11, 12 und 15, wobei entweder eine MOS-Strukturzone (16R), die einer von einer MOS-Struktur in der ersten Hauptoberfläche belegten Zone entspricht, oder eine Diodenzone (17R), die einer von einer Diode in der ersten Hauptoberfläche belegten Zone entspricht, umgeben ist von der anderen der MOS-Strukturzone und der Diodenzone.
  19. Transistor mit isoliertem Gate nach einem der Ansprüche 1 bis 18, weiter mit: einer dritten Halbleiterschicht (5) des zweiten Leitfähigkeitstyps, die sich von der zweiten Hauptoberfläche des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt, benachbart zu der vierten Halbleiterschicht und elektrisch mit der zweiten Hauptelektrode verbunden ist.
  20. Transistor mit isoliertem Gate nach einem der Ansprüche 1 bis 18, wobei sich die vierte Halbleiterschicht (4) von allen Abschnitten der zweiten Hauptoberfläche (1LS) des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt.
  21. Inverterschaltung mit dem Transistor mit isoliertem Gate nach Anspruch 19 oder 20, der als eine Schaltvorrichtung mit einer eingebauten Freilaufdiode der Inverterschaltung wirkt.
  22. Transistor mit isoliertem Gate mit: einem Halbleitersubstrat eines ersten Leitfähigkeitstyps mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche; einer ersten Halbleiterschicht eines zweiten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche des Halbleitersubstrates in Richtung eines Inneren des Halbleitersubstrates erstreckt und eine erste Bodenoberfläche umfasst, die eine im wesentlichen ebene Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche bildet; einer fünften Halbleiterschicht (14) des zweiten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt und eine zweite Bodenoberfläche umfasst, welche eine im wesentlichen flache Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche bildet und sich in einer Tiefe befindet, welche geringer ist als eine Tiefe, in der sich die erste Bodenoberfläche befindet; einem Hauptgraben, der sich von der ersten Hauptoberfläche in Richtung des Inneren des Halbleitersubstrates derart erstreckt, dass die erste Halbleiterschicht und die fünfte Halbleiterschicht voneinander getrennt sind, wobei der Haupt graben einen Bodenabschnitt umfasst, der sich in einer Tiefe befindet, welche größer ist als die Tiefe, in der sich die erste Bodenoberfläche befindet; einem isolierenden Film, der auf dem Hauptgraben so ausgebildet ist, dass sowohl der Bodenabschnitt als auch eine Seitenoberfläche des Hauptgrabens ganz mit dem isolierenden Film bedeckt ist; einer Steuerelektrode, die auf dem isolierenden Film ausgebildet ist und in den Hauptgraben gefüllt ist; einer zweiten Halbleiterschicht des ersten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche in Richtung eines Inneren der ersten Halbleiterschicht erstreckt, wobei die zweite Halbleiterschicht eine oberseitige Oberfläche, die in der ersten Hauptoberfläche enthalten ist, eine Bodenoberfläche, die der oberseitigen Oberfläche gegenüberliegt, und erste und zweite Seitenoberflächen umfasst, die sich gegenüberliegen und vertikal zwischen die oberseitige Oberfläche und die Bodenoberfläche eingefügt sind; einer ersten Hauptelektrode, die auf der oberseitigen Oberfläche der zweiten Halbleiterschicht und einer oberseitigen Oberfläche der fünften Halbleiterschicht ausgebildet ist; einer vierten Halbleiterschicht des ersten Leitfähigkeitstyps, die sich von der zweiten Hauptoberfläche des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt; und einer zweiten Hauptelektrode, die auf der zweiten Hauptoberfläche des Halbleitersubstrates ausgebildet und elektrisch mit der vierten Halbleiterschicht verbunden ist, wobei die erste Seitenoberfläche der zweiten Halbleiterschicht mit der Seitenoberfläche des Hauptgrabens verbunden ist, die zweite Bodenoberfläche der fünften Halbleiterschicht der vierten Halbleiterschicht mit dem dazwischen eingefügten Halbleitersubstrat gegenüberliegt, und eine Störstellenkonzentration der fünften Hableiterschicht geringer ist als die der ersten Halbleiterschicht.
  23. Transistor mit isoliertem Gate nach Anspruch 22, wobei eine MOS-Strukturzone (16R), die einer von einer MOS-Struktur in der ersten Hauptoberfläche belegten Zone entspricht, und eine Diodenzone (17R), die einer von einer Diode in der ersten Hauptoberfläche belegten Zone entspricht, derart abwechselnd angeordnet sind, dass sie ein gestreiftes Muster bilden.
  24. Transistor mit isoliertem Gate nach Anspruch 23, wobei die MOS-Strukturzone eine geringere Fläche aufweist als die Diodenzone.
  25. Transistor mit isoliertem Gate nach Anspruch 22, wobei entweder eine MOS-Strukturzone (16R), die einer von einer MOS-Struktur in der ersten Hauptoberfläche belegten Zone entspricht, oder eine Diodenzone (17R), die einer von einer Diode in der ersten Hauptoberfläche belegten Zone entspricht, umgeben ist von der anderen von der MOS-Strukturzone und der Diodenzone.
  26. Transistor mit isoliertem Gate nach Anspruch 22, weiter mit: einer dritten Halbleiterschicht (5) des zweiten Leitfähigkeitstyps, die sich von der zweiten Hauptoberfläche des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt, der vierten Halbleiterschicht benachbart ist und mit der zweiten Hauptelektrode elektrisch verbunden ist.
  27. Transistor mit isoliertem Gate nach Anspruch 22, wobei die vierte Halbleiterschicht (4) sich von allen Abschnitten der zweiten Hauptoberfläche des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt.
  28. Inverterschaltung mit dem Transistor mit isoliertem Gate nach Anspruch 26 oder 27, der als eine Schaltvorrichtung mit einer eingebauten Freilaufdiode der Inverterschaltung wirkt.
  29. Transistor mit isoliertem Gate mit: einem Halbleitersubstrat eines ersten Leitfähigkeitstyps mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche; einer wie eine Wanne geformten ersten Halbleiterschicht eines zweiten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche des Halbleitersubstrates in Richtung eines Inneren des Halbleitersubstrates erstreckt und einen ersten Seitendiffusionsbereich, einen zweiten Seitendiffusionsbereich, welcher dem ersten Seitendiffusionsbereich gegenüberliegt, sowie einen flachen Bereich umfasst, welcher zwischen dem ersten Seitendiffusionsbereich und dem zweiten Seitendiffusionsbereich eingefügt ist und eine erste Bodenoberfläche umfasst, welche eine im wesentlichen flache Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche bildet; einem Hauptgraben, der sich von der ersten Hauptoberfläche durch die erste Halbleiterschicht in Richtung des Inneren des Halbleitersubstrates derart erstreckt, dass er den ersten Seitendiffusionsbereich und den flachen Bereich voneinander trennt, wobei der Hauptgraben einen Bodenabschnitt umfasst, der sich in einer Tiefe befindet, welche größer ist als eine Tiefe, in der sich die erste Bodenoberfläche befindet; einem isolierenden Film, der auf dem Hauptgraben ausgebildet ist, so dass sowohl der Bodenabschnitt als auch eine Seitenoberfläche des Hauptgrabens ganz mit dem isolierenden Film bedeckt ist; einer Steuerelektrode, die über dem isolierenden Film ausgebildet und in den Hauptgraben gefüllt ist; einer zweiten Halbleiterschicht des ersten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche in Richtung eines Inneren der ersten Halbleiterschicht erstreckt, wobei die zweite Halbleiterschicht eine oberseitige Oberfläche, welche in der ersten Hauptoberfläche enthalten ist, eine Bodenoberfläche, welche der oberseitigen Oberfläche gegenüberliegt, und erste und zweite Seitenoberflächen enthält, die sich gegenseitig gegenüberstehen und vertikal zwischen der oberseitigen Oberfläche und der Bodenoberfläche der zweiten Halbleiterschicht eingefügt sind; einer Wannenschicht des zweiten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche in Richtung des Inneren des Halbleitersubstrates erstreckt und dem ersten Seitendiffusionsbereich gegenüberliegt; einer fünften Halbleiterschicht (14) des zweiten Leitfähigkeitstyps, die sich von einem Bereich in der ersten Hauptoberfläche, der zwischen den ersten Seitendiffusionsbereich und einen Seitendiffusionsbereich der Wannenschicht eingefügt ist, in Richtung des Inneren des Halbleitersubstrates erstreckt, wobei die fünfte Halbleiterschicht mit einem Abschnitt des ersten Seitendiffusionsbereiches und einem Abschnitt des Seitendiffusionsbereiches der Wannenschicht verbunden ist, und eine zweite Bodenoberfläche umfasst, die eine im wesentlichen flache Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche bildet und sich in einer Tiefe befindet die geringer ist als die Tiefe, in der sich die erste Bodenoberfläche befindet; einer vierten Halbleiterschicht des ersten Leitfähigkeitstyps, die sich von der zweiten Hauptoberfläche des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt; einer ersten Hauptelektrode, die auf der oberseitigen Oberfläche der zweiten Halbleiterschicht und einer oberseiti gen Oberfläche der fünften Halbleiterschicht ausgebildet ist; und einer zweiten Hauptelektrode, die auf der zweiten Hauptoberfläche des Halbleitersubstrates ausgebildet und elektrisch mit der vierten Halbleiterschicht verbunden ist, wobei die erste Seitenoberfläche der zweiten Halbleiterschicht mit der Seitenoberfläche des Hauptgrabens verbunden ist, die zweite Bodenoberfläche der fünften Halbleiterschicht der vierten Halbleiterschicht mit dem dazwischen eingebrachten Halbleitersubstrat gegenüberliegt, und eine Störstellenkonzentration der fünften Halbleiterschicht geringer ist als die der ersten Halbleiterschicht.
  30. Transistor mit isoliertem Gate nach Anspruch 29, wobei eine MOS-Strukturzone (16R), die einer von einer MOS-Struktur in der ersten Hauptoberfläche belegten Zone entspricht, und eine Diodenzone (17R), die einer von einer Diode in der ersten Hauptoberfläche belegten Zone entspricht, derart abwechselnd angeordnet sind, dass sie ein gestreiftes Muster bilden.
  31. Transistor mit isoliertem Gate nach Anspruch 30, wobei die MOS-Strukturzone eine geringere Fläche besitzt als die Diodenzone.
  32. Transistor mit isoliertem Gate nach Anspruch 29, wobei entweder eine MOS-Strukturzone (16R), die einer von einer MOS-Struktur in der ersten Hauptoberfläche belegten Zone entspricht, oder eine Diodenzone (17R), die einer von einer Diode in der ersten Hauptoberfläche belegten Zone entspricht, umgeben ist von der anderen von der MOS-Strukturzone und der Diodenzone.
  33. Transistor mit isoliertem Gate nach Anspruch 29, weiter mit: einer dritten Halbleiterschicht (5) des zweiten Leitfähigkeitstyp, die sich von der zweiten Hauptoberfläche des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt, die benachbart zu der vierten Halbleiterschicht ist und die elektrisch mit der zweiten Hauptelektrode verbunden ist.
  34. Transistor mit isoliertem Gate nach Anspruch 29, wobei die vierte Halbleiterschicht (4) sich von allen Abschnitten der zweiten Hauptoberfläche (1LS) des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt.
  35. Inverterschaltung mit dem Transistor mit isoliertem Gate nach Anspruch 33 oder 34, der als eine Schaltvorrichtung mit einer eingebauten Freilaufdiode der Inverterschaltung wirkt.
  36. Transistor mit isoliertem Gate mit: einem Halbleitersubstrat eines ersten Leitfähigkeitstyps mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche; einer ersten Halbleiterschicht eines zweiten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche des Halbleitersubstrates in Richtung eines Inneren des Halbleitersubstrates erstreckt und eine erste Bodenoberfläche beinhaltet, welche eine im wesentlichen flache Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche bildet; einem Hauptgraben, der sich von der ersten Hauptoberfläche in Richtung des Inneren des Halbleitersubstrates erstreckt und einen Bodenabschnitt umfasst, der sich in einer Tiefe be findet, die größer ist als eine Tiefe, in der sich die erste Bodenoberfläche befindet; einem isolierenden Film, der auf dem Hauptgraben derart ausgebildet ist, dass sowohl der Bodenabschnitt als auch eine Seitenoberfläche des Hauptgrabens ganz mit dem isolierenden Film bedeckt ist; einer Steuerelektrode, die über dem isolierenden Film ausgebildet und in den Hauptgraben gefüllt ist; einer zweiten Halbleiterschicht des ersten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche in Richtung eines Inneren der ersten Halbleiterschicht erstreckt, wobei die zweite Halbleiterschicht eine oberseitige Oberfläche, die in der ersten Hauptoberfläche enthalten ist, eine Bodenoberfläche, die der oberseitigen Oberfläche gegenüberliegt, und erste und zweite Seitenoberflächen umfasst, die sich gegenseitig gegenüberliegen und vertikal zwischen die oberseitige Oberfläche und die Bodenoberfläche eingefügt sind; einer sechsten Halbleiterschicht (15) des ersten Leitfähigkeitstyps, die eine oberseitige Oberfläche umfasst, die in direktem Kontakt mit der ersten Bodenoberfläche der ersten Halbleiterschicht ist, wobei eine dritte Bodenoberfläche einer Grenzschicht zwischen der oberseitigen Oberfläche der sechsten Halbleiterschicht und der ersten Bodenoberfläche der ersten Halbleiterschicht gegenüberliegt, und dritte und vierte Seitenoberflächen vertikal zwischen die Grenzfläche und die dritte Bodenoberfläche eingefügt sind; einer ersten Hauptelektrode, die auf einer oberseitigen Oberfläche der ersten Halbleiterschicht und der oberseitigen Oberfläche der zweiten Halbleiterschicht, welche in der ersten Hauptoberfläche enthalten sind, ausgebildet ist; einer vierten Halbleiterschicht des ersten Leitfähigkeitstyps, die sich von der zweiten Hauptoberfläche des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt; einer zweiten Hauptelektrode, die auf der zweiten Hauptoberfläche des Halbleitersubstrates ausgebildet und elektrisch mit der vierten Halbleiterschicht verbunden ist, wobei sowohl die erste Seitenoberfläche der zweiten Halbleiterschicht, als auch die Seitenoberfläche der ersten Halbleiterschicht, welche mit der Bodenoberfläche der zweiten Halbleiterschicht verbunden ist, als auch die dritte Oberfläche der sechsten Halbleiterschicht mit der Seitenoberfläche des Hauptgrabens verbunden ist, und eine Störstellenkonzentration (n) der sechsten Halbleiterschicht größer ist als die (n–) der ersten Halbleiterschicht und geringer ist als diejenige (n+) der vierten Halbleiterschicht.
  37. Transistor mit isoliertem Gate nach Anspruch 36, weiter mit: einer fünften Halbleiterschicht (14) des zweiten Leitfähigkeitstyp, die sich von der ersten Hauptoberfläche des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt, wobei die fünfte Halbleiterschicht eine Seitenoberfläche, welche sowohl der ersten Seitenoberfläche der zweiten Halbleiterschicht als auch der Seitenoberfläche der ersten Halbleiterschicht mit dem dazwischen eingefügten Hauptgraben gegenüberliegt, und eine zweite Bodenoberfläche umfasst, welche eine im wesentlichen flache Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche bildet und sich in einer Tiefe befindet, die geringer ist als eine Tiefe, in der sich die dritte Bodenoberfläche befindet, und wobei die fünfte Halbleiterschicht mit der ersten Hauptelektrode auf der ersten Hauptoberfläche verbunden ist, wobei eine Störstellenkonzentration der fünften Halbleiterschicht geringer ist als die der ersten Halbleiterschicht.
  38. Transistor mit isoliertem Gate nach Anspruch 36, weiter mit: einem ersten Seitendiffusionsbereich des zweiten Leitfähigkeitstyps, der sich von der ersten Hauptoberfläche entlang der Seitenoberfläche des Hauptgrabens in Richtung des Inneren des Halbleitersubstrates erstreckt, wobei der erste Seitendiffusionsbereich durch den Hauptgraben sowohl von der ersten Seitenoberfläche der zweiten Halbleiterschicht, als auch von der Seitenoberfläche der ersten Halbleiterschicht und der dritten Seitenoberfläche der sechsten Halbleiterschicht getrennt ist, und eine Bodenoberfläche umfasst, die sich in einer Tiefe befindet, die allmählich und sanft derart zunimmt, dass sie geringer ist als die Tiefe, in der sich der Bodenabschnitt des Hauptgrabens befindet; einer Wannenschicht des zweiten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche in Richtung des Inneren des Halbleitersubstrates erstreckt und dem ersten Seitendiffusionsbereich gegenüberliegt; und einer fünften Halbleiterschicht (14) des zweiten Leitfähigkeitstyps, die sich von einem Bereich in der ersten Hauptoberfläche, der zwischen dem ersten Seitendiffusionsbereich und einem Seitendiffusionsbereich der Wannenschicht eingefügt ist, in Richtung des Inneren des Halbleitersubstrates erstreckt, wobei die fünfte Halbleiterschicht mit einem Abschnitt des ersten Seitendiffusionsbereiches und einem Abschnitt des Seitendiffusionsbereiches der Wannenschicht verbunden ist und weiter verbunden ist mit der ersten Hauptelektrode auf der ersten Hauptoberfläche, und wobei die fünfte Halbleiterschicht eine zweite Bodenoberfläche umfasst, die eine im wesentlichen flache Oberfläche im wesentlichen parallel zu der ersten Hauptoberfläche bildet und sich in einer Tiefe befindet, welche geringer ist als die Tiefe, in der sich die dritte Bodenoberfläche befindet, wobei eine Störstellenkonzentration der fünften Halbleiterschicht geringer ist als sowohl die der ersten Halbleiterschicht als auch die des ersten Seitendiffusionsbereiches.
  39. Transistor mit isoliertem Gate nach Anspruch 36, weiter mit: einem ersten Seitendiffusionsbereich (2SDR1, 2SDR2) des zweiten Leitfähigkeitstyps, der sich von der ersten Hauptoberfläche entlang der Seitenoberfläche des Hauptgrabens in Richtung des Inneren des Halbleitersubstrates erstreckt, wobei der erste Seitendiffusionsbereich mit der ersten Hauptelektrode auf der ersten Hauptoberfläche verbunden ist und durch den Hauptgraben von sowohl der ersten Seitenoberfläche der zweiten Halbleiterschicht, als auch von der Seitenoberfläche der ersten Halbleiterschicht und der dritten Seitenoberfläche der sechsten Halbleiterschicht getrennt ist, wobei der erste Seitendiffusionsbereich eine Bodenoberfläche umfasst, die sich in einer Tiefe befindet, welche allmählich und sanft derart zunimmt, dass sie geringer ist als die Tiefe, in der sich der Bodenabschnitt des Hauptgrabens befindet; und einer Wannenschicht (2SDR1, 2SDR2) des zweiten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche in Richtung des Inneren des Halbleitersubstrates erstreckt und einen Seitendiffusionsbereich umfasst, der dem ersten Seitendiffusionsbereich gegenübersteht, wobei die Bodenoberfläche des ersten Seitendiffusionsbereiches und eine Bodenoberfläche des Seitendiffusionsbereiches der Wannenschicht auf der ersten Hauptoberfläche miteinander verbunden sind.
  40. Transistor mit isoliertem Gate nach Anspruch 36, weiter mit: einem ersten Seitendiffusionsbereich des zweiten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche entlang der Seitenoberfläche des Hauptgrabens in Richtung des Inneren des Halbleitersubstrates erstreckt, wobei der erste Seitendiffusionsbereich mit der ersten Hauptelektrode auf der ersten Hauptoberfläche verbunden ist und durch den Hauptgraben von sowohl der ersten Seitenoberfläche der zweiten Halbleiter schicht als auch von der Seitenoberfläche der ersten Halbleiterschicht und der dritten Seitenfläche der sechsten Halbleiterschicht getrennt ist, wobei der erste Seitendiffusionsbereich eine Bodenoberfläche umfasst, die sich in einer Tiefe befindet, welche allmählich und sanft derart zunimmt, dass sie geringer ist als die Tiefe, in der sich der Bodenabschnitt des Hauptgrabens befindet; und einer Wannenschicht des zweiten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche in Richtung des Inneren des Halbleitersubstrates erstreckt und einen Seitendiffusionsbereich umfasst, welcher dem ersten Seitendiffusionsbereich mit dem dazwischen eingefügten Halbleitersubstrat gegenüberliegt, wobei die erste Hauptelektrode auch auf einem Zwischenwannenbereich in der ersten Hauptoberfläche ausgebildet ist, wobei der Zwischenwannenbereich zwischen eine Verbindung zwischen einer Bodenoberfläche des Seitendiffusionsbereiches der Wannenschicht und der ersten Hauptoberfläche und einer Verbindung zwischen der Bodenoberfläche des ersten Seitendiffusionsbereiches und der ersten Hauptoberfläche eingefügt ist, und ein einen Schottky-Übergang bildender dünner Film (13) zwischen einem Abschnitt der ersten Hauptelektrode, welcher sich unmittelbar auf dem Zwischenwannenbereich befindet, und einem Abschnitt des Halbleitersubstrates vorgesehen ist, welches sich gerade unterhalb des Zwischenwannenbereiches befindet.
  41. Transistor mit isoliertem Gate nach Anspruch 36, weiter mit: einem ersten Seitendiffusionsbereich des zweiten Leitfähigkeitstyps, der sich von der ersten Hauptoberfläche entlang der Seitenoberfläche des Hauptgrabens in Richtung des Inneren des Halbleitersubstrates erstreckt, wobei der erste Seitendiffusionsbereich verbunden ist mit der ersten Hauptelektrode auf der ersten Hauptoberfläche und durch den Hauptgraben von so wohl der ersten Seitenoberfläche der zweiten Halbleiterschicht als auch von der Seitenoberfläche der ersten Halbleiterschicht und der dritten Seitenoberfläche der sechsten Halbleiterschicht getrennt ist, wobei der erste Seitendiffusionsbereich eine Bodenoberfläche umfasst, welche sich in einer Tiefe befindet, die allmählich und sanft derart zunimmt, dass sie geringer ist als die Tiefe, in der sich der Bodenabschnitt des Hauptgrabens befindet; und einer Wannenschicht des zweiten Leitfähigkeitstyps, die sich von der ersten Hauptoberfläche in Richtung des Inneren des Halbleitersubstrates erstreckt und einen Seitendiffusionsbereich umfasst, welcher dem ersten Seitendiffusionsbereich mit dem dazwischen eingefügten Halbleitersubstrat gegenüberliegt, wobei die erste Hauptelektrode auch auf einem Zwischenwannenbereich in der ersten Hauptoberfläche ausgebildet ist, wobei der Zwischenwannenbereich zwischen eine Verbindung zwischen einer Bodenoberfläche des Seitendiffusionsbereiches der Wannenschicht und der ersten Hauptoberfläche und einer Verbindung zwischen der Bodenoberfläche des ersten Seitendiffusionsbereiches und der ersten Hauptoberfläche eingefügt ist, und ein dünner Film (13) des zweiten Leitfähigkeitstyps zwischen einen Abschnitt der ersten Hauptelektrode, der sich unmittelbar auf dem Zwischenwannenbereich befindet, und einem Abschnitt des Halbleitersubstrates, welcher sich gerade unterhalb des Zwischenwannenbereiches befindet, vorgesehen ist, wobei der dünne Film eine geringere Störstellenkonzentration aufweist als die sowohl der ersten Halbleiterschicht als auch die der Wannenschicht aufweist und eine geringere Dicke aufweist als sowohl die der ersten Halbleiterschicht als auch die der Wannenschicht und die des Abschnittes der ersten Hauptelektrode, der sich unmittelbar auf dem Zwischenwannenbereich befindet.
  42. Transistor mit isoliertem Gate nach Anspruch 36, weiter mit: einem Hilfsgraben, der sich von der ersten Hauptoberfläche in Richtung des Inneren des Halbleitersubstrates erstreckt und einen Bodenabschnitt umfasst, welcher sich in einer Tiefe befindet, die größer ist als die Tiefe, in der sich die dritte Bodenoberfläche befindet, wobei der Hilfsgraben benachbart zu dem Hauptgraben angeordnet ist; einem anderen isolierenden Film, der auf dem Hilfsgraben ausgebildet ist, so dass sowohl der Bodenabschnitt als auch eine Seitenoberfläche des Hilfsgrabens ganz mit dem anderen isolierenden Film bedeckt ist; einem flachen Bereich (14FR) des zweiten Leitfähigkeitstyps, der zwischen der Seitenoberfläche des Hauptgrabens und der Seitenoberfläche des Hilfsgrabens eingefügt ist, wobei der flache Bereich eine oberseitige Oberfläche, welche in der ersten Hauptoberfläche des Halbleitersubstrates enthalten ist, und eine vierte Bodenoberfläche umfasst, welche sich in einer Tiefe befindet, die größer ist als die Tiefe, in der sich die erste Bodenoberfläche befindet, und geringer ist als die Tiefe, in der sich die dritte Bodenoberfläche befindet; einem Zwischenschichtisolierfilm, der über der oberseitigen Oberfläche des flachen Bereiches ausgebildet ist; und einem ersten Seitendiffusionsbereich des zweiten Leitfähigkeitstyps, der sich von der ersten Hauptoberfläche entlang der Seitenoberfläche des Hilfsgrabens in Richtung des Inneren des Halbleitersubstrates erstreckt und der dem flachen Bereich mit dem dazwischen eingefügten Hilfsgraben gegenüberliegt, wobei der erste Seitendiffusionsbereich eine oberseitige Oberfläche, die mit der ersten Hauptelektrode auf der ersten Hauptoberfläche verbunden ist, und eine Bodenoberfläche umfasst, die sich in einer Tiefe befindet, die allmählich und sanft derart zunimmt, dass sie geringer ist als die Tiefe, in der sich der Bodenabschnitt des Hilfsgrabens befindet.
  43. Transistor mit isoliertem Gate nach einem der Ansprüche 36 bis 42, wobei eine MOS-Strukturzone (16R), die einer von einer MOS-Struktur in der ersten Hauptoberfläche belegten Zone entspricht, und eine Diodenzone (17R), die einer von einer Diode in der ersten Hauptoberfläche belegten Zone entspricht, derart abwechselnd angeordnet sind, dass sie ein gestreiftes Muster bilden.
  44. Transistor mit isoliertem Gate nach Anspruch 43, wobei die Fläche der MOS-Strukturzone geringer ist als die der Diodenzone.
  45. Transistor mit isoliertem Gate nach einem der Ansprüche 36 bis 42, wobei entweder eine MOS-Strukturzone (16R), die einer von einer MOS-Struktur in der ersten Hauptoberfläche belegten Zone entspricht, oder eine Diodenzone (17R), die einer von einer Diode in der ersten Hauptoberfläche belegten Zone entspricht, umgeben ist von der anderen von der MOS-Strukturzone und der Diodenzone.
  46. Transistor mit isoliertem Gate nach einem der Ansprüche 36 bis 45, weiter mit: einer dritten Halbleiterschicht (5) des zweiten Leitfähigkeitstyps, die sich von der zweiten Hautoberfläche des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt, die benachbart zu der vierten Halbleiterschicht ist und die elektrisch mit der zweiten Hauptelektrode verbunden ist.
  47. Transistor mit isoliertem Gate nach einem der Ansprüche 36 bis 45, wobei die vierte Halbleiterschicht (4) sich von allen Abschnitten der zweiten Hauptoberfläche (1LS) des Halbleitersubstrates in Richtung des Inneren des Halbleitersubstrates erstreckt.
  48. Inverterschaltung mit dem Transistor mit isoliertem Gate nach Anspruch 46 oder 47, der als eine Schaltvorrichtung mit einer eingebauten Freilaufdiode der Inverterschaltung wirkt.
DE102004040997A 2003-08-27 2004-08-24 Isolierschichttransistor mit eingebauter Diode und Inverterschaltung mit diesem Transistor Active DE102004040997B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004064116A DE102004064116B4 (de) 2003-08-27 2004-08-24 Isolierschichttransistor mit eingebauter Diode und Inverterschaltung

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2003-302804 2003-08-27
JP2003302804 2003-08-27
JP2004115077A JP4799829B2 (ja) 2003-08-27 2004-04-09 絶縁ゲート型トランジスタ及びインバータ回路
JP2004-115077 2004-04-09
DE102004064116A DE102004064116B4 (de) 2003-08-27 2004-08-24 Isolierschichttransistor mit eingebauter Diode und Inverterschaltung

Publications (2)

Publication Number Publication Date
DE102004040997A1 true DE102004040997A1 (de) 2005-03-31
DE102004040997B4 DE102004040997B4 (de) 2009-11-12

Family

ID=34220750

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102004064116A Active DE102004064116B4 (de) 2003-08-27 2004-08-24 Isolierschichttransistor mit eingebauter Diode und Inverterschaltung
DE102004040997A Active DE102004040997B4 (de) 2003-08-27 2004-08-24 Isolierschichttransistor mit eingebauter Diode und Inverterschaltung mit diesem Transistor

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102004064116A Active DE102004064116B4 (de) 2003-08-27 2004-08-24 Isolierschichttransistor mit eingebauter Diode und Inverterschaltung

Country Status (5)

Country Link
US (2) US7154145B2 (de)
JP (1) JP4799829B2 (de)
KR (1) KR100576303B1 (de)
CN (1) CN100428490C (de)
DE (2) DE102004064116B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705398B2 (en) 2006-10-20 2010-04-27 Mitsubishi Electric Corporation Semiconductor device preventing recovery breakdown and manufacturing method thereof
US7847345B2 (en) 2006-08-28 2010-12-07 Mitsubishi Electric Corporation Insulated gate semiconductor device and method for manufacturing the same
DE102008040892B4 (de) 2007-09-18 2019-08-01 Denso Corporation Halbleitervorrichtung mit einer Diode und einem IGBT
DE102021114434A1 (de) 2021-06-04 2022-12-08 Infineon Technologies Ag RC-IGBT Verfahren zur Herstellung eines RC IGBTs

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10220587B4 (de) * 2002-05-08 2007-07-19 Infineon Technologies Ag Temperatursensor für MOS-Schaltungsanordnung
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4727964B2 (ja) * 2004-09-24 2011-07-20 株式会社日立製作所 半導体装置
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US8110868B2 (en) 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
WO2007012490A2 (de) * 2005-07-27 2007-02-01 Infineon Technologies Austria Ag Halbleiterbauelement mit einer driftzone und einer driftsteuerzone
US20090250750A1 (en) * 2005-09-21 2009-10-08 Shindengen Electric Manufacturing Co., Ltd. Trench gate power mosfet
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5034461B2 (ja) * 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP2007258363A (ja) * 2006-03-22 2007-10-04 Denso Corp 半導体装置
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
JP2007311557A (ja) * 2006-05-18 2007-11-29 Toshiba Corp 半導体装置及びその製造方法
JP2008004867A (ja) * 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法
US8154073B2 (en) 2006-07-14 2012-04-10 Denso Corporation Semiconductor device
JP4997854B2 (ja) * 2006-07-14 2012-08-08 株式会社デンソー 半導体装置
JP5196794B2 (ja) * 2007-01-29 2013-05-15 三菱電機株式会社 半導体装置
JP5089191B2 (ja) * 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
US8035159B2 (en) * 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
JP5223235B2 (ja) * 2007-05-14 2013-06-26 株式会社デンソー 半導体装置
JP5070941B2 (ja) * 2007-05-30 2012-11-14 株式会社デンソー 半導体装置
EP2003694B1 (de) * 2007-06-14 2011-11-23 Denso Corporation Halbleiterbauelement
JP4605251B2 (ja) * 2007-06-14 2011-01-05 株式会社デンソー 半導体装置
JP4492735B2 (ja) * 2007-06-20 2010-06-30 株式会社デンソー 半導体装置及び半導体装置の製造方法
JP4924578B2 (ja) * 2007-09-05 2012-04-25 株式会社デンソー 半導体装置
JP5186869B2 (ja) * 2007-10-04 2013-04-24 株式会社デンソー 半導体装置
US8017995B2 (en) * 2007-11-20 2011-09-13 International Business Machines Corporation Deep trench semiconductor structure and method
JP4893609B2 (ja) * 2007-12-07 2012-03-07 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
EP2073271A1 (de) * 2007-12-19 2009-06-24 ABB Technology AG Rückwärtsleitender, bipolarer Transistor mit isoliertem Gate und Herstellungsverfahren dafür
JP4840370B2 (ja) * 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP5359182B2 (ja) * 2008-01-28 2013-12-04 富士電機株式会社 半導体装置
JP4544313B2 (ja) * 2008-02-19 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔとその製造方法
JP5612268B2 (ja) 2008-03-28 2014-10-22 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JP2014116631A (ja) * 2008-03-28 2014-06-26 Toshiba Corp 半導体装置
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
US8129818B2 (en) 2008-10-14 2012-03-06 Mitsubishi Electric Corporation Power device
JP4840482B2 (ja) * 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JP2010206012A (ja) * 2009-03-04 2010-09-16 Nissan Motor Co Ltd 半導体装置
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
JP5182766B2 (ja) * 2009-12-16 2013-04-17 三菱電機株式会社 高耐圧半導体装置
JP5526811B2 (ja) 2010-01-29 2014-06-18 富士電機株式会社 逆導通形絶縁ゲート型バイポーラトランジスタ
CN102792448B (zh) * 2010-03-09 2015-09-09 富士电机株式会社 半导体器件
US8564097B2 (en) 2010-04-15 2013-10-22 Sinopower Semiconductor, Inc. Reverse conducting IGBT
US8786011B2 (en) 2010-04-28 2014-07-22 Nissan Motor Co., Ltd. Semiconductor device
WO2011157814A2 (en) 2010-06-17 2011-12-22 Abb Technology Ag Power semiconductor device
JP5582102B2 (ja) 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
DE102011079747A1 (de) 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
JP2012064849A (ja) 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
JP5594276B2 (ja) 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP5686033B2 (ja) * 2011-04-27 2015-03-18 トヨタ自動車株式会社 半導体装置の製造方法
KR20120127055A (ko) * 2011-05-13 2012-11-21 삼성전자주식회사 절연 게이트 바이폴라 트랜지스터의 제조 방법
JP6270799B2 (ja) * 2011-05-16 2018-01-31 ルネサスエレクトロニクス株式会社 半導体装置
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
JP5673393B2 (ja) * 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
CN103650148B (zh) * 2011-07-07 2016-06-01 Abb技术有限公司 绝缘栅双极晶体管
KR101933244B1 (ko) * 2011-07-14 2018-12-27 에이비비 슈바이쯔 아게 절연형 게이트 바이폴라 트랜지스터
JP6011696B2 (ja) * 2011-07-27 2016-10-19 トヨタ自動車株式会社 ダイオード、半導体装置およびｍｏｓｆｅｔ
JP4947230B2 (ja) * 2011-08-29 2012-06-06 トヨタ自動車株式会社 半導体装置
KR101624063B1 (ko) * 2011-09-29 2016-05-24 파칼 테크놀로지스 엘엘씨 베이스 폭이 결정된 래칭 및 비-래칭 상태를 갖는 ｍｃｔ 소자
JP2013084904A (ja) * 2011-09-29 2013-05-09 Toshiba Corp 半導体装置
US8569117B2 (en) * 2011-10-10 2013-10-29 Pakal Technologies Llc Systems and methods integrating trench-gated thyristor with trench-gated rectifier
US8809902B2 (en) * 2011-10-17 2014-08-19 Infineon Technologies Austria Ag Power semiconductor diode, IGBT, and method for manufacturing thereof
JP2013211512A (ja) * 2012-02-27 2013-10-10 Toshiba Corp 絶縁ゲート型バイポーラトランジスタ
JP5619079B2 (ja) * 2012-06-15 2014-11-05 三菱電機株式会社 高耐圧半導体装置
CN103545347B (zh) * 2012-07-12 2016-12-21 比亚迪股份有限公司 一种具有内置二极管的igbt结构及其制造方法
US8878238B2 (en) 2012-10-01 2014-11-04 Pakal Technologies Llc MCT device with base-width-determined latching and non-latching states
US9508872B2 (en) * 2013-07-11 2016-11-29 Mitsubishi Electric Corporation Method for manufacturing semiconductor device and pin diode
JP6104743B2 (ja) * 2013-07-18 2017-03-29 株式会社豊田中央研究所 ショットキーダイオードを内蔵するｆｅｔ
CN104347404B (zh) * 2013-07-31 2017-11-10 无锡华润上华科技有限公司 一种绝缘栅双极性晶体管的制造方法
DE102013108518B4 (de) * 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
JP5987990B2 (ja) * 2013-08-15 2016-09-07 富士電機株式会社 半導体装置
JP2015041644A (ja) 2013-08-20 2015-03-02 富士電機株式会社 Ｍｏｓ型半導体装置の製造方法
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US9318597B2 (en) 2013-09-20 2016-04-19 Cree, Inc. Layout configurations for integrating schottky contacts into a power transistor device
US10600903B2 (en) * 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
JP5935951B2 (ja) 2013-10-04 2016-06-15 富士電機株式会社 半導体装置
CN103606557A (zh) * 2013-10-25 2014-02-26 佛山芯光半导体有限公司 一种集成二极管的集电极短路igbt结构
JP6119577B2 (ja) 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
WO2015078655A1 (en) * 2013-11-29 2015-06-04 Abb Technology Ag Insulated gate bipolar transistor
KR20150069117A (ko) * 2013-12-13 2015-06-23 삼성전기주식회사 전력 반도체 소자
US9634128B2 (en) 2014-03-17 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor device
KR20150108291A (ko) * 2014-03-17 2015-09-25 가부시끼가이샤 도시바 반도체 장치
US10608104B2 (en) * 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
JP6566512B2 (ja) 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6385755B2 (ja) * 2014-08-08 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6036765B2 (ja) * 2014-08-22 2016-11-30 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
WO2016030966A1 (ja) 2014-08-26 2016-03-03 三菱電機株式会社 半導体素子
JP6003961B2 (ja) * 2014-11-04 2016-10-05 トヨタ自動車株式会社 半導体装置
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP6524666B2 (ja) * 2015-01-15 2019-06-05 富士電機株式会社 半導体装置
DE102015103072B4 (de) 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
JP6334465B2 (ja) 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
DE102016112017B4 (de) 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112016A1 (de) 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016112020B4 (de) 2016-06-30 2021-04-22 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
CN106057876B (zh) * 2016-07-19 2019-10-11 上海华虹宏力半导体制造有限公司 具有反向续流能力的igbt及其制造方法
EP3324443B1 (de) 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Halbleiterbauelement
JP6939300B2 (ja) * 2016-11-17 2021-09-22 富士電機株式会社 半導体装置
US10510832B2 (en) * 2017-07-14 2019-12-17 Fuji Electric Co., Ltd. Semiconductor device
DE102017130092A1 (de) 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten
JP7196403B2 (ja) * 2018-03-09 2022-12-27 富士電機株式会社 半導体装置
JP6996461B2 (ja) 2018-09-11 2022-01-17 株式会社デンソー 半導体装置
JP6995221B2 (ja) * 2018-12-10 2022-01-14 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP7158317B2 (ja) * 2019-03-07 2022-10-21 三菱電機株式会社 半導体装置
JP7346170B2 (ja) * 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール
JP7353891B2 (ja) * 2019-09-20 2023-10-02 株式会社東芝 半導体装置及び半導体回路
JP7241656B2 (ja) 2019-09-25 2023-03-17 三菱電機株式会社 半導体装置及びその製造方法
JP7387562B2 (ja) 2020-09-10 2023-11-28 株式会社東芝 半導体素子および半導体装置
JP2022067972A (ja) * 2020-10-21 2022-05-09 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN113451399A (zh) * 2021-06-02 2021-09-28 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管及其制备方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242845A (en) * 1990-06-13 1993-09-07 Kabushiki Kaisha Toshiba Method of production of vertical MOS transistor
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JPH04261065A (ja) * 1991-01-29 1992-09-17 Mitsubishi Electric Corp 半導体装置
JPH0653511A (ja) 1992-07-28 1994-02-25 Matsushita Electric Works Ltd 絶縁ゲート型バイポーラトランジスタの構造
JPH06196705A (ja) 1992-12-24 1994-07-15 Hitachi Ltd 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
US5981981A (en) * 1993-10-13 1999-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a bipolar structure
JPH07153942A (ja) 1993-12-01 1995-06-16 Matsushita Electron Corp 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JPH07235672A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JPH08116056A (ja) 1994-10-19 1996-05-07 Hitachi Ltd 電圧駆動型半導体装置及びそれを用いた電力変換装置
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
US6768168B1 (en) * 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof
US5751024A (en) * 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JP3384198B2 (ja) * 1995-07-21 2003-03-10 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JP3168147B2 (ja) 1995-09-14 2001-05-21 株式会社日立製作所 半導体装置とそれを用いた３相インバータ
US6040599A (en) * 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
JP3410286B2 (ja) * 1996-04-01 2003-05-26 三菱電機株式会社 絶縁ゲート型半導体装置
US5894149A (en) * 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
JPH09331062A (ja) * 1996-06-11 1997-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO1998010469A1 (en) * 1996-09-06 1998-03-12 Mitsubishi Denki Kabushiki Kaisha Transistor and method of manufacturing the same
JPH1154748A (ja) * 1997-08-04 1999-02-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4351745B2 (ja) * 1997-09-19 2009-10-28 株式会社東芝 半導体装置
KR100510096B1 (ko) * 1997-10-31 2006-02-28 실리코닉스 인코퍼레이티드 트렌치-게이트형 파워 mosfet
JP3586193B2 (ja) * 1998-04-27 2004-11-10 三菱電機株式会社 半導体装置およびその製造方法
JP4310017B2 (ja) 1999-02-17 2009-08-05 株式会社日立製作所 半導体装置及び電力変換装置
KR100745557B1 (ko) * 1999-02-17 2007-08-02 가부시키가이샤 히타치세이사쿠쇼 Ｉｇｂｔ 및 전력변환 장치
JP3502371B2 (ja) * 2000-10-23 2004-03-02 松下電器産業株式会社 半導体素子
JP2002203966A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 半導体装置
EP2398058B1 (de) * 2001-01-19 2016-09-07 Mitsubishi Denki Kabushiki Kaisha Halbleiterbauelement
KR100485556B1 (ko) * 2001-02-02 2005-04-27 미쓰비시덴키 가부시키가이샤 절연 게이트형 바이폴라 트랜지스터, 반도체 장치, 절연게이트형 바이폴라 트랜지스터의 제조 방법 및 반도체장치의 제조 방법
JP4761644B2 (ja) * 2001-04-18 2011-08-31 三菱電機株式会社 半導体装置
DE10124115A1 (de) * 2001-05-17 2003-02-13 Infineon Technologies Ag Halbleiteranordnung mit einem MOS-Transistor und einer parallelen Schottky-Diode
US6998678B2 (en) * 2001-05-17 2006-02-14 Infineon Technologies Ag Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode
DE10125268C1 (de) * 2001-05-23 2002-08-29 Infineon Technologies Ag Vertikaler MOS-Transistor mit einer Druchbruchstruktur und Verfahren zu dessen Herstellung
JP4823435B2 (ja) * 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP2003017701A (ja) * 2001-07-04 2003-01-17 Denso Corp 半導体装置
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847345B2 (en) 2006-08-28 2010-12-07 Mitsubishi Electric Corporation Insulated gate semiconductor device and method for manufacturing the same
DE102007024113B4 (de) * 2006-08-28 2012-08-23 Mitsubishi Electric Corp. Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
US7705398B2 (en) 2006-10-20 2010-04-27 Mitsubishi Electric Corporation Semiconductor device preventing recovery breakdown and manufacturing method thereof
DE102007019561B4 (de) * 2006-10-20 2012-10-25 Mitsubishi Electric Corp. Halbleitervorrichtung und Herstellungsverfahren derselben
DE102008040892B4 (de) 2007-09-18 2019-08-01 Denso Corporation Halbleitervorrichtung mit einer Diode und einem IGBT
DE102021114434A1 (de) 2021-06-04 2022-12-08 Infineon Technologies Ag RC-IGBT Verfahren zur Herstellung eines RC IGBTs
DE102021114434B4 (de) 2021-06-04 2023-10-26 Infineon Technologies Ag RC-IGBT und Verfahren zur Herstellung eines RC-IGBTs

Also Published As

Publication number Publication date
DE102004064116B4 (de) 2011-03-03
KR100576303B1 (ko) 2006-05-03
CN100428490C (zh) 2008-10-22
US8008711B2 (en) 2011-08-30
DE102004040997B4 (de) 2009-11-12
CN1591902A (zh) 2005-03-09
JP2005101514A (ja) 2005-04-14
US20050045960A1 (en) 2005-03-03
US20070069287A1 (en) 2007-03-29
JP4799829B2 (ja) 2011-10-26
KR20050021258A (ko) 2005-03-07
US7154145B2 (en) 2006-12-26

Similar Documents

Publication Publication Date Title
DE102004064116B4 (de) Isolierschichttransistor mit eingebauter Diode und Inverterschaltung
DE102007019561B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102004035788B4 (de) Verfahren zum Herstellen eines Isolierschicht-Bipolartransistors mit eingebauter Freilaufdiode
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE102007043341B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112007000700B4 (de) Trench-FET mit hoher Dichte und integrierter Schottky-Diode und Herstellungsverfahren
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE69633310T2 (de) PIN-Diode mit isoliertem Gate.
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE69629069T2 (de) Bipolare Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE69634594T2 (de) Halbleiterbauelement mit isoliertem Gate und Verfahren zu seiner Herstellung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE10393852B4 (de) Verfahren zur Herstellung eines Leistungs-MOSFETs als Trench MOSFET mit implantiertem Drain-Drift-Bereich
DE19651108C2 (de) Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
DE102008024464B4 (de) Halbleitervorrichtung
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102014101130B4 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE112008003787T5 (de) Halbleitervorrichtung
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE102009047786A1 (de) Ein Halbleiterbauelement und Herstellungsverfahren dafür
DE102015118524B4 (de) Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
WO2006015822A2 (de) Hochvolt-nmos-transistor und herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 102004064116

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 102004064116

Country of ref document: DE

Kind code of ref document: P

AH Division in

Ref document number: 102004064116

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R084 Declaration of willingness to licence
R084 Declaration of willingness to licence