TWI225762B - Pattern transferring material, its manufacturing method, wiring substrate manufactured by using the same - Google Patents

Pattern transferring material, its manufacturing method, wiring substrate manufactured by using the same Download PDF

Info

Publication number
TWI225762B
TWI225762B TW090102865A TW90102865A TWI225762B TW I225762 B TWI225762 B TW I225762B TW 090102865 A TW090102865 A TW 090102865A TW 90102865 A TW90102865 A TW 90102865A TW I225762 B TWI225762 B TW I225762B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
wiring
substrate
aforementioned
Prior art date
Application number
TW090102865A
Other languages
English (en)
Inventor
Yasuhiro Sugaya
Shingo Komatsu
Koichi Hirano
Seiichi Nakatani
Yasuyuki Matsuoka
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TWI225762B publication Critical patent/TWI225762B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49174Assembling terminal to elongated conductor
    • Y10T29/49179Assembling terminal to elongated conductor by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213Metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12486Laterally noncoextensive components [e.g., embedded, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

經濟部智慧財產局員工消費合作社印製 1225762 A7 — ---—B7__ 五、發明說明(/ ) 【發明之詳細說明】 【發明所屬之技術領域】 本發明係關於,將細微之配線圖案的電路元件轉寫至 基板之轉寫材及其製造方法,又,關於使用前述之轉寫材 來形成配線圖案以及電路元件之配線基板及其製造方法。 【習知技術】 近年來,隨著電子機器的高性能化及小型化的需求, 半導體也被要求要更具有高密度以及高機能化。因此,用 來組裝前述半導體之電路基板也必須是更加小型、高密度 之物。 針對該等需求,例如,能以最短距離來連接積體電路 (LSI)之間以及組裝元件間之電氣配線之基板層間之電氣 連接方式,亦即內通孔(IVH)連接法,因其能達到最高 密度之配線,因此不斷地從各方面被開發。 —般而言,作爲此種IVH構成之配線基板可列舉有, 例如,多層陶瓷配線基板,增層法之多層印刷配線基板, 樹脂與無機塡充劑的混合物所構成之多層複合配線基板等 〇 前述多層陶瓷配線基板,可如以下所示之方法來製作 。首先,準備數片由氧化鋁等陶瓷粉末、有機黏合劑及可 塑劑所構成之生胚(green sheet)。接著’在前述各生胚 上鑽出通孔,將導電膠塡充於前述通孔。然後’在生胚上 印刷配線圖案後,將前述各生胚積層起來。最後’便能利 用脫結合劑以及燒成將此積層體製作成前述之多層陶瓷配 3 --------訂--------- Γ%先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(i) 線基板。此種多層陶瓷配線基板,因爲具有IVH構造,因 此能形成相當高密度之配線圖案,非常適合於電子機器的 小型化等。 又,模仿此多層陶瓷配線基板的構造,根據前述增層 法所形成之印刷配線基板也在各個方面被開發。例如,在 曰本專利特開平9-116267號公報、特開平9-51168號公報 等中揭示了以往之一般的增層法。此方法係以以往所使用 之玻璃-環氧樹脂基板作爲核心材,在基板的表面上形成 感光性絕緣層後,以微影法形成通孔,接著全面施以銅鍍 ,再將前述銅鑛以化學蝕刻來形成配線圖案之方法。 又,在特開平9-326562號公報中,與前述增層法同樣 ,係揭示一種對藉前述微影法所加工成的通孔塡充導電性 膠之方法。於特開平9-36551號公報、特開平10-51139號 公報中,係揭示一種於絕緣性基板之一表面形成導體電路 、另一表面形成接著劑層,然後設置貫通孔,塡充導電性 膠之後,疊合複數之基材進行積層之多層化方法。 又,專利第2601128號、專利第2603053號、專利第 2587596號爲,利用雷射加工對芳族聚醯胺-環氧樹脂膠 片(prepreg)形成貫通孔,塡充導電膠於貫通孔後,將銅箔 積層、進行圖案化,以此基板作爲核心材,更進一步夾層 已塡充導電膠之膠片來多層化之方法。 < 如上所述,若使用IVH使樹脂系印刷配線基板連接, 便與前述之多層陶瓷配線基板一樣,只在必要的各層間作 電氣連接;更,因爲配線基板的最上層沒有貫通孔,因此 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) --------^---------^ i^w— (請先閱讀背面之注意事項再填寫本頁) 1225762 A7 B7 五 經濟部智慧財產局員工消費合作社印製 、發明說明( 更具有優異的組裝性。 惟’具有此種IVH構造之高密度組裝的樹脂系印刷配 線基板’一般而言其熱傳導率低,隨著元件組裝朝著高密 度發展’要使由前述元件所發生之熱散去則愈形困難。 又,在2000年時,CPU的時脈(clock)變成1GHz 左右,隨著此機能之高度化,推測每個CPU晶片所消耗的 電力將達到100〜150瓦特。 一般而言,熱傳導性優異之陶瓷配線基板雖然具有優 異的散熱性,但由於比較昂貴,應用在行動終端所使用之 基板以及模組時,有耐落下性等方面之問題點。 因此’爲了達成修正樹脂系印刷基板之熱傳導性課題 之目的’以及爲達成在樹脂系多層基板上形成電容器之目 的,專利第3063427號公報或是特開平7-142867號公報則 提出了將樹脂系印刷配線基板與陶瓷基板積層之構造之解 決方案。 又’爲了提高基材本身的熱傳導性,特開平9-270584 號公報、特開平8_125291號公報、特開平8_288596號公 報、特開平10-173097號公報則提出了多層複合基板。此 多層複合配線基板爲,將環氧樹脂等之熱硬化性樹脂和熱 傳導性優異之無機塡充劑(例如,陶瓷粉末等)混合、使 其複合化之基板。此基板因能含有高濃度之前述之無機塡 充劑,因此能提高熱傳導性。又,藉由選擇前述無機塡充 劑的種類’便能隨意控制例如介電常數以及熱膨脹係數等 性質。 5 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 κι __Β7 : "~ --—-- 五、發明說明(> ) 另一方面,隨著基板之高密度組裝的進行,重要的是 微細之配線圖案的形成。在前述之多層陶瓷配線基板中, 配線圖案的形成,一般則是利用例如,以網版印刷將厚膜 導電膠印刷於陶瓷基板上、再藉由燒成來燒硬之方法。但 ,此種網版印刷在ΙΟΟμηι以下線寬之配線圖案的量產上有 困難。 又’在平常的印刷配線基板中,採用減成法來形成配 線圖案之方法是一般的作法。在此種減成法中,係採用化 學蝕刻將厚約18〜35μηι的銅箔在基板上形成配線圖案, 但即使此方法也難以量產75μιη以下線寬之配線圖案,若 要將前樹脂配線圖案微細化,勢必要使前述之銅箱變薄。 又,若根據前述之減成法,因爲配線圖案形成突出於 基板表面外之構造,因此便難以將焊料以及導電性接著劑 等擺放在半導體上所形成之凸塊(bump)上;又,有前述 之凸塊在配線基板間移動而發生短路之疑慮。又,因爲前 述之突出的配線圖案的影響,例如,在之後的製程中,有 可能成爲在以密封樹脂密封時的障礙。 又,在前述之採用增層法所形成之印刷配線基板中’ 除了前述之減成法之外,例如,有採用加成法的趨勢。此 種加成法係,例如,在已經形成光阻的基板表面上,選擇 性地鍍敷配線圖案之方法,可形成30μιη左右線寬之配線 圖案。但,與前述之減成法相比,此種方法有配線圖案對 基板之間附著強度弱等的問題。 因此,預先形成微細之配線圖案、進行圖案檢查後’ 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(ί ) 再將良品的配線圖案轉寫在所期望之基板上之方法便被提 出。例如,美國專利5,407,511號說明書係,在碳板的表 面上預先以印刷及燒成來形成微細的圖案,然後將其轉寫 於陶瓷基板之方法。又,在特開平10-84186號公報與特開 平10-41611號公報中,係揭示了將由形成於脫模性支持板 上之銅箔所構成之配線圖案轉寫於膠片之方法。同樣地, 在特開平11_261219號公報中揭示了,在由銅箔所構成之 脫模性支持板上,透過鎳磷合金剝離層轉寫由銅箔所構成 之配線圖案之方法。又,在特開平8-330709號公報中揭示 了,利用配線圖案之銅箔的粗化面及光滑面的接著程度不 同來轉寫於基板之方法。 根據此種轉寫法所轉寫出之配線圖案,係被埋入基板 表面,所得到之配線基板的表面係成平坦的構造,因此能 避免如前所述之配線基板突出所導致之問題:更,特開平 10-190191號公報中揭示了,將配線圖案埋入基板表面時 ,也有將塡充於貫通孔之導電性通孔膠加以壓縮的效果。 近來,配線圖案的微細化則更加地被要求,但是,在 前述之以往的配線圖案轉寫技術中,在前樹脂脫模性支持 板上是難以形成更加微細之配線圖案。也就是說,例如, 在對接著於前述脫模性支持板之銅箔形成圖案時,一旦前 述銅箔對前$脫模性支持板的接著強度弱時,微細的配線 圖案變會在化學蝕刻時剝離。反之,前述之接著強度強時 ,前述之配線圖案轉寫至基板後,要剝離前述脫模性支持 板時,配線圖案也一起被剝離了。又,亦有使銅箔表面粗 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(6) 化,藉由使銅箔之與基板間的接著強度高於與脫模性基板 間的接著強度來將銅箔轉寫至基板之方法,但在此法中不 易形成微細的配線圖案。 又,在前述之陶瓷基板上,即使採用例如藉燒成的方 式使網版印刷出之導電膠燒結,來形成配線圖案之方法, 然對於前述之配線圖案的微細化亦有極限,又,在含有導 電性粉末之導電膠的燒結中,因不似銅箔之金屬層,其導 電性差,可能會造成今後高頻化上的問題。 另一方面,以往,製作由銅箔等金屬箔來形成配線之 陶瓷多層基板是相當困難的。這是因爲’要在不損害生胚 性質和形狀的情況下,在生胚上形成金屬箔的配線是相當 困難的。 又,考慮樹脂系印刷配線基板製作方法時,以往通常 使用依序積層之積層方法,衝壓製程也連續數次。如此一 來,爲了使層與層之間的連接能夠確實地實現,無可避免 的必須要執行各衝壓製程所發生之硬化收縮的修正等繁雜 的製程。 更,爲達成修正樹脂系印刷配線基板的熱傳導性之課 題的目的,以及以在樹脂多層基板上形成電容器爲目的, 將樹脂系印刷配線基板與陶瓷基板積層之構造已被提出。 但,實際上,經過積層製程主要會造成陶瓷層發生龜裂等 損傷,要製作樹脂系與陶瓷積層體係相當困難〃 本發明爲了解決前述之以往的問題’其目的係提供一 種用以將微細的配線圖案轉寫至基板之轉寫用配線圖案形 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱Γ --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(7) 成材,以確實且容易地進行對基板的轉寫,且成本低廉。 又,爲了推進基板的高密度組裝,不僅是配線圖案的 微細化,如何形成以及組裝被連接於配線圖案之電路元件 也是重點。以往,電感器、電容器以及電阻器等之被動元 件一般係突出於基板表面的狀態下被組裝,難以埋設於基 板內。因此,高密度組裝便產生限制。 例如,在上述諸公報中所揭示之以往之方法中,於轉 寫形成材形成的圖案均僅有銅箔等之配線部分。爲了提高 組裝密度,雖也能採行將被動元件等以晶片的形態組裝於 轉寫形成材上之方法,但是,在將被動元件等埋入基板內 時,與配線圖案間之連接部的斷線以及晶片位置偏移等等 問題便因而產生。 因此,本發明之目的係提供一種能使微細配線圖案以 及電路元件等埋入電路基板內之轉寫用元件配線圖案形成 材,其能確保與配線圖案間的連接、以及能正確且低成本 地將電路元件等組裝於電路基板上。 再者,本發明之目的係提供一種使用前述之轉寫用配 線圖案形成材或是轉寫用元件配線圖案形成材(轉寫材) ,來形成配線圖案及電路元件之配線基板。 【發明所欲解決之課題】 【用以解決課題之手段】 爲達成前述目的,關於本發明之第1構成之轉寫材, 其特徵在於,具備:第1金屬層,係作爲轉寫件;第2金 屬層,係作爲配線圖案;以及,剝離層,係存在於前述第 9 ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) --------^--------- (請先閱讀背面之注咅?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明u ) 1金屬層與第2金屬層自前ί述第1 和1第2 金屬層剝離的方式來貼合;之至少3層’在前述第1金屬 層的表層部係形成有與前述配線圖案相對應之形狀t凸部 ;在前述凸部區域之上,係形成有前述剝離層及前述第2 金屬層。 關於本發明之第2構成之轉寫材’其特徵在於’具備 :第1金屬層,係作爲轉寫件;以及第2金屬層’係作爲 金屬配線;之至少兩層;於前述第1金屬層41 ’具備採用 印刷法所形成之電路元件(與前述第2金屬層作電氣連接) 〇 關於本發明之第2構成之轉寫材’可採用印刷來同時 形成電感器、電容器以及電阻器等之電路元件。其中,電 阻器又特別容易形成。又’電路元件並不僅限於該等被動 元件,亦可形成半導體晶片等主動元件。 又,因爲不需使用焊料等來進行電路元件之組裝,因 此能簡化組裝製程。又,因爲減少焊料連接丨能使配線基 板的可靠度提高。又,與採用焊料來組裝元件晶片的情況 相比,利用印刷在轉寫材上形成電路元件的方式則能實現 電路元件的薄形化,亦能容易地作埋入式轉寫以及內藏至 基板內。更進一步,電路元件的配置便變得自由,例如, 可使得內藏電容器等的配線距離達到最短,使得高頻特性 變佳。 又,關於本發明之第2構成之轉寫材,係在轉寫後, 在被剝離之轉寫件的第1金屬層上,形成新的第2金屬層 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1225762
經濟部智慧財產局員工消費合作社印製 五、發明說明(?) 及配線圖案或是電路元件’因此,便能將第1金屬層再利 用,對此配線圖案的構成亦並無特別的限制。因此’便能 達到低成本化’相當具有工業價値。 又,爲達成前述目的,本發明之轉寫材之第1製造方 法,其特徵在於: 在第1金屬層上形成剝離層; 在前述剝離層上形成第2金屬層; 使用化學蝕刻法將前述第2金屬層、剝離層以及前述 第1金屬層的表層部蝕刻,以將前述第2金屬層及前述剝 離層形成出配線圖案形狀,且在前述第1金屬層的表層部 上,形成對應於前述配線圖案之形狀的凹凸部% 又,本發明之轉寫材之第2製造方法,其特徵在於: 在第1金屬層上,讓第2金屬層形成爲配線圖案形狀 採用印刷來形成與前述第2金屬層作電氣連接之電路 元件。 作爲配線圖案之第2金屬層,可採用鍍敷法、蒸鑛法 或是濺鍍法等來直接形成於作爲轉寫件的第1金屬層上。 於第2金屬層之形成時,薄膜電阻器也同樣地能以濺鎪等 方式來形成。 又’本發明之轉寫材之第3製造方法,其特徵在於: 在第1金屬層上,形成剝離層及第2金屬層; 將前述第2金屬層及剝離層加工成配線圖案形狀; 採用印刷來形成與前述第2金屬層作電氣連接之電路 11 ------------ I------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(π ) 元件。 又,關於本發明之第1構成之配線基板’係具備··電 氣絕緣性基板;以及,採用前述第1構成之轉寫材之轉寫 法在前述電氣絕緣性基板的至少一主面上所形成之配線圖 案;其特徵在於,前述配線圖案係被形成於前述主面所形 成之凹部內。 關於本發明之第2構成之配線基板,係積層複數之配 線基板而構成內通孔構造;其特徵在於’於至少一層係具 備前述第1構成之配線基板。 又,關於本發明之第3構成之配線基板’其特徵在於 ,具備··電氣絕緣性基板;採用前述第2構成之轉寫材之 轉寫法在前述電氣絕緣性基板的至少一主面上所形成之配 線圖案及電路元件; ; 前述電路元件係與前述配線圖案作電氣連接,前述電 路元件及前述配線圖案係被埋設於前述主面。 關於本發明之第4構成之配線基板,係積層複數之配 線基板而構成內通孔構造;其特徵在於,於至少一層係具 備前述第3構成之配線基板。 又,關於本發明之配線基板的第1製造方法,係採用 前述第1構成之轉寫材來製造配線基板;其特徵在於: 將前述轉寫材之至少配線圖案金屬層(含有第2金屬層 )之形成側,壓接於未硬化狀態之片狀基材中之至少一主面 藉由前述剝離層,將貼合於前述第2金屬層之前述第 12 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(丨丨) 又 1金屬層自前述第2金屬層剝離,來將前述配線圖案金屬 層轉寫至前述片狀基材。 關於本發明之配線基板的第2製造方法,其特徵在於 ,在陶瓷片上形成貫通孔; 在形成有前述貫通孔之陶瓷片的兩面或單面,配置主 成分爲無機組成物之約束片,該無機組成物在前述陶瓷片 的燒結溫度下並無實質的燒結收縮; 將前述陶瓷片與前述約束片一同燒成;< 燒成後,去除前述約束片; 在前述貫通孔內塡充熱硬化性之導電性組成物,製得 附有通孔導體之陶瓷基板; 將前述第1構成之轉寫材之至少配線圖案金屬層(含有 第2金屬層)之形成側,壓接於含有熱硬化性樹脂組成物之 未硬化狀態之片狀基材中之至少一主面, 藉由前述剝離層,將貼合於前述第2金屬層之前述第 1金屬層自前述第2金屬層剝離,來將前述配線圖案金屬 層轉寫至前述片狀基材; 於前述轉寫前或轉寫後,對含有前述熱硬化性樹脂組 成物之片狀基材形成貫通孔,在前述貫通孔內塡充熱硬化 性之導電性組成物,製得附有通孔導體之複合配線基板; 將前述陶瓷配線基板與前述複合配線基板積層,邊加 熱邊壓接,來得到多層配線基板。 本發明之配線基板的第3製造方法,係採用前述第2 構成之轉寫材來製造配線基板;其特徵在於,< 13 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(p) 將前述轉寫材之至少第2金屬層及前述電路元件之形 成側,壓接於未硬化狀態之片狀基材之至少一主面; 藉由剝離前述第1金屬層’將至少前述第2金屬層及 前述電路元件轉寫至前述片狀基材。 本發明之配線基板之第4製造方法,其特徵在於, 在陶瓷片形成貫通孔; 在形成前述貫通孔之陶瓷片的兩面,配置主成分爲無 機組成物之約束片,該無機組成物在前述陶瓷片的燒結溫 度下並無實質的燒結收縮; 將前述陶瓷片與前述約束片一同燒成;, 燒成後,去除前述約束片; 在前述貫通孔內塡充熱硬化性之導電性組成物,製得 附有通孔導體之陶瓷基板; 將前述第2構成之轉寫材之至少配線圖案金屬層(含有 第2金屬層)之形成側,壓接於含有熱硬化性樹脂組成物之 未硬化狀態之片狀基材中之至少一主面, 藉由前述剝離層,將貼合於前述第2金屬層之前述第 1金屬層自前述第2金屬層剝離,來將前述配線圖案金屬 層轉寫至前述片狀基材; 於前述轉寫前或轉寫後,對含有前述熱硬化性樹脂組 成物之片狀基材形成貫通孔,在前述貫通孔內塡充熱硬化 性之導電性組成物,製得附有通孔導體之複合配線基板; 將前述陶瓷配線基板與前述複合配線基板積層,邊加 熱邊壓接,得到多層配線基板。 14 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱) --------^---------^—^1 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(ο ) 如果採用前述第2構成之轉寫材’便能在多層基板的 任何一層上轉寫電路元件,元件配置位置也變得自由,因 此電子元件設計的自由度也大幅地提局。 【發明之實施形態】 (實施形態1) ' 與本發明有關之轉寫用配線圖案形成材之第1實施形 態(此後,稱爲第1轉寫材)的構成槪略例,如圖1之截 面圖所示。 如圖所示,前述之第1轉寫材係具有,在表層部上形 成凹凸部(例如,凸部的高度約爲12μπι左右)之第1金 屬層ιοί。在第1金屬層ιοί上,前述凸部構成與配線圖 案相對應之形狀。在此凸部範圍的上面,形成了由有機層 或是金屬鑛敷層所構成之剝離層102與第2 i屬層103。 換言之,第1轉寫材係,剝離層102介在第1金屬層101 與第2金屬層103之間貼合而成之3層構造。 在第1轉寫材中,第2金屬層103係配線圖案,第i 金屬層101係具有用以將前述配線圖案轉寫至基板之轉寫 件(carrier)的功能。換言之’在作爲金屬配線之第2金屬層 103轉寫至基板後,第1金屬層1〇1便會與剝離層102 — 同自前述基板剝離。 前述第1轉寫材之製造方法有,例如,包: (a)在第1金屬層上,隔著一層由有機層或金屬鑛敷 層所構成之剝離層,形成與第1金屬層含有同一成分之金 屬之第2金屬層,而形成3層構造之製程;以及, 15 紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------^---------^—^1 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(w) (b)藉由化學蝕刻法,不僅對第2金屬層與剝離層、 也對第1金屬層的表層部加工成配線圖案形狀,在第1金 屬層的表層部形成凹凸部之製程。 根據此製造方法,便能採用微影法等化學鈾刻法將第 2金屬層形成微細之配線圖案。又,構成配線圖案(第2 金屬層)之金屬箔,因爲與構成轉寫件之金屬箔(第1金屬 層)爲同一材料,因此,便能在一次的蝕刻製程中,在構成 轉寫件之第1金屬層上,形成與第2金屬層之配線圖案爲 相同圖案之凹凸。 又,本實施形態之第1轉寫材,係將使用後所剝離下 之第1金屬層再利用,隔著鑛敷層等之剝離層,來形成與 此第1金屬層的凸部成同一形狀之第2金屬層,藉此能再 生同樣的轉寫材。或者,前述之第1金屬層亦能應用於, 例如,凸版印刷用之圖案形成材等其他用途。如此一來, 本實施形態之第1轉寫材因能有效利用資源,從節省資源 及廢棄物的減少來看係相當有利。再者,此優點在後述之 實施形態中所說明之各轉寫材亦相同。 再者,爲能使本實施形態之轉寫材的配線圖案做電氣 連接,可形成電感器、電容器、電阻器、或是半導體元件 等之電路元件,再與配線圖案一同轉寫於基板。再者,電 感器、電容器及電阻器等被動元件以網版印刷等等印刷法 來形成於轉寫材上爲佳。 (實施形態2) , 接著,圖2所示係,本發明之轉寫材的第2實施形態 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762
五、發明說明() 經濟部智慧財產局員工消費合作社印製 (此後稱爲第2轉寫材)之一例的構成槪略截面圖。 如圖2所示,第2轉寫材係具有,在表層部上形成凹 凸部之第1金屬層1〇1。前述凸部係構成與配線圖案相對 應之形狀。第2轉寫材係,在此凸部範圍的上面,形成了 由有機層或是金屬鍍敷層所構成之剝離層102與第2金屬 層103 ’更進—步在其上形成了第3金屬層1〇4之4層構 造。亦即,第1金屬層1〇1與第2金屬層103係隔著剝離 層102來貼合。 在第2轉寫材中,第2金屬層1〇3及第3金屬層1〇4 係2層構造之配線圖案;第i金屬層ι〇1係具有爲了將前 述配線圖案轉寫至基板之轉寫件的功能。換言之,在將作 爲金屬配線之第2金屬層1〇3及第3金屬層104轉寫至基 板後’第1金屬層101便會與剝離層102 —同自前述基板 剝離。 前述第2轉寫材之製造方法有,例如,包含: (a) 在第1金屬層上,隔著一層由有機層或金屬鍍敷 層所構成之剝離層,形成與第1金屬層含有同一成分之金 屬之第2金屬層,而形成3層構造之製程;以^, (b) 在第2金屬層的任意區域上形成阻鍍層等,使不 被前述阻鍍層覆蓋而露出之區域成爲配線圖案形狀之製程 (e)在前述第2金屬層表面露出之前述配線圖案形狀 的區域上,藉由圖案鍍敷法形成由鍍敷層所構成之第3金 屬層之製程; 17 --------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(A) (d) 藉由剝離前述阻鍍層,在第2金屬層上將前述第 3金屬層形成配線圖案形狀之凸部之製程; (e) 採用化學蝕刻法,將未形成前述第3金屬層之區 域的第2金屬層、剝離層及第1金屬層的上層部施以選擇 性除去之製程。 在此製造方法中,若採用與第2金屬層同一成分之金 屬作爲第3金屬層時,例如,在銅箔(第2金屬層).上形 成銅鍍敷層(第3金屬層)時,與實施形態1同之理由以 及採用加成法,可將第2及第3金屬層形成微細之配線圖 案。 再者,由於第2金屬層與剝離層較第3金屬層爲薄, 乃能以短時間之蝕刻製程來去除,而讓第3金屬層之層厚 幾乎未減少的前提下殘留。是以,可任意地控制配線圖案 之厚度。 另一方面,若採用與第2金屬層不同之金屬作爲第3 金屬層時,例如,在銅箔(第2金屬層)上將金(第3金 屬層)圖案鍍敷上去’因爲第3金屬層具有阻蝕層之機能 ,便能將具有前述配線形狀之未形成前述第3金屬層之區 域之第2金屬層、剝離層及第1金屬層的上層部選擇性地 除去。更,一旦採用金作爲第3金屬層,因爲轉寫材之配 線圖案的最上層變成金,若將例如裸晶片、封裝前之SAW (表面彈性波濾波器)等,以覆晶方式組裝於配線圖案上 ,而得到低電阻且安定之連接。再者,採用銀作爲第3金 屬層亦可得到相同的效果。 18 g張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)_ --- -----------------M (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(π ) 再者,前述製造方法中’在前述第2金屬層上形成第 3金屬層之前’對前述第2金屬層的表面施以粗化處理爲 佳。所謂的形成前述第3金屬層之前’係在前述第2金屬 層上形成配線圖案形成用之光罩(前述阻鍍層)形成之前 ,或是,在已形成前述配線圖案之光罩圖案的第2金屬層 上,沿著前述配線圖案形成第3金屬層之則:一旦對前述 第2金屬層的表面施以粗化處理’前述第2金屬層與前述 第3金屬層之間的接著性便提高。 前述製造方法中’採用電鍍法’在前述第2金屬層上 形成前述第3金屬層爲佳。若採用前述電鍍法來形成前述 第3金屬層或是前述配線圖案形成用之金屬層’不僅在前 述第2金屬層與第3金屬層之間的接著面上能得到適度的 接著性,也由於前述金屬層間不發生空隙’例如,即使進 行蝕刻等,也能形成良好的配線圖案。另一方面,亦可在 第2金屬層上以平面鍍敷形成前述第3金屬層之後,在配 線圖案上形成光罩,來進行圖案形成。此種情況,對轉寫 後之第2金屬層表面氧化之防止以及對焊料潤濕性之改善 有效。 前述製造方法中,採用化學蝕刻法,將第2金屬層以 及第3金屬層連同第1金屬層的表層部加工成配線圖案狀 爲佳。 前述製造方法中,基於與前述相同之理由,前述第2 金屬層係包含擇自銅、鋁、銀及鎳所構成之群中至少〜種 金屬,特別是以銅爲佳。第1金屬層係,在以化學蝕刻法 19 --------^---------^i^w— (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格⑽X 297公爱) ~ --- 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(β) 作第2金屬層蝕刻的同時,由於要在其表層部上形成與配 線圖案(第2金屬層)相同形狀之凸部,以採用與第2金 屬層具有相同金屬成分爲佳。其中,又以由銅箔來構成第 1及第2金屬層爲佳,又以電解銅箔更佳。 至於前述第1及第2金屬層的製作方法’並無特別限 制,例如,可採用眾所周知之金屬箔的製造方法等來製作 〇 作爲前述粗化處理,可採用,例如,黑化處理、軟蝕 刻處理、噴砂處理等方法。 < 再者,爲能使本實施形態之轉寫材的配線圖案做電氣 連接,可形成電感器、電容器、電阻器、或是半導體元件 等之電路元件,再與配線圖案一同轉寫於基板。再者,電 感器、電容器及電阻器等被動元件以網版印刷等等印刷法 來形成於轉寫材上爲佳。 (實施形態3) 接著,圖3所示係,本發明之轉寫材的第3實施形態 (此後,稱爲第3轉寫材)之一例的構成槪略截面圖。 如圖所示,第3轉寫材係具有,在表層部上形成凹凸 部之第1金屬層101。前述凸部係構成與配線圖案相對應 之形狀。第3轉寫材係,在前述凸部範圍的上面,形成了 由有機層或是金屬鍍敷層所構成之剝離層102與第2金屬 層103,更進一步在其上形成了第3金屬層104,在其上又 形成了第4金屬層之5層構造。第1金屬層101與第2金 屬層103之間係透過剝離層102貼合而成 20 ' 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(I?) 在第3轉寫材中,第2金屬層103、第3金屬層104 及第4金屬層105係3層構造之配線圖案,第1金屬層 1〇1係具有爲了將前述配線圖案轉寫至基板;ξ:轉寫件的功 能。換言之,在將作爲配線圖案之第2金屬層1〇3、第3 金屬層104及第4金屬層105轉寫至基板後,第1金屬層 101便會與剝離層102 —同自前述基板剝離。 前述第3轉寫材之製造方法有,如以下所述。亦即’ 包含: (a) 在第1金屬層上,隔著剝離層,形成與第1金屬 層含有同一成分之金屬之第2金屬層,而形成3層構造之 製程;以及, 2 (b) 在第2金屬層的任意區域上形成阻鍍層等,使不 被前述阻鍍層覆蓋而露出之區域成爲配線圖案形狀之製程 赘 (c) 在前述第2金屬層中前述表面露出之配線圖案形 狀的區域上,製作由鑛敷層所構成之第3金屬層之製程; (d) 在前述第3金屬層上,製作與前述第1〜第3金 屬層不同金屬成分之第4金屬層(由對腐蝕前述第1〜第3 金屬層的蝕刻液具有化學安定性之金屬成分所構成)之製程 9 (e) 藉由剝離前述阻鍍層,將第3與第4金屬層兩層 形成配線圖案形狀之凸部之製程; (f) 採用化學蝕刻法,將具有前述配線形狀之未形成 第3與第4金屬層之區域的第2金屬層、剝離層及第1金 21 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 ^ -------- --B7 ____ 五、發明說明(产) 屬層的上層部施以選擇性除去之製程。 造方法,依據與前述相同之理由以及採用 加成法’可形成微細之配線圖案。更可任意地控制配線圖 案的厚度。 前述製造方法中,在前述第2金屬層上形成第3金屬 層之前’對前述第2金屬層的表面施以粗化處理爲佳。所 謂的形成前述第3金屬層之前,係在前述第2金屬層上形 成配線圖案形成用之光罩形成之前,或是,在已形成前述 配線圖案光罩之第2金屬層上,沿著前述配線圖案形成第 3金屬層之前。一旦對前述第2金屬層的表面施以粗化處 理’前述第2金屬層與前述第3金屬層之間的接著性便提 局。 前述製造方法中,採用電鍍法,在前述第2金屬層上 形成前述第3金屬層爲佳。若採用前述電鍍法來形成前述 第3金屬層或是前述配線圖案形成用之金屬層,不僅在前 述第2金屬層與第3金屬層之間的接著面上能得到適度的 接著性,也由於前述金屬層間不發生空隙,例如,即使進 行蝕刻等,也能形成良好的配線圖案。 另一方面,亦可在第2金屬層上以平面鍍敷形成前述 第3金屬層之後,在配線圖案上進行光罩形成,來進行圖 案形成。此種情況,對轉寫後之第2金屬層表面氧化之防 止以及對焊料潤濕性之改善有效。 4 更,前述製造方法中,在前述第3金屬層上所形成之 第4金屬層,係以電鍍法來形成爲佳。作爲第4金屬層的 22 -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1225762 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明(>1 ) 材料係,與第1〜第3金屬層具有不同的成分,換言之’ 選擇對於腐蝕前述第1至第3金屬層之蝕刻液而言具有化 學安定性之金屬成分,使得即使採用製程(f)之化學蝕刻 法,也不會減少第2、3、4金屬層的厚度,能與前述第1 金屬層的表層部一同加工成配線圖案狀爲佳。 前述製造方法中,基於與前述相同之理由,前述第2 、第3金屬層係包含擇自銅、鋁、銀及鎳所構成之群中至 少一種金屬,特別是以銅爲佳。第1金屬層係,在以化學 蝕刻法作第2金屬層蝕刻的同時,由於要在其表層部上形 成與配線圖案(第2金屬層)相同形狀之凸部,以採用與 第2金屬層具有相同金屬成分爲佳。其中,例如,該等金 屬層以由銅箔來構成爲佳,又以電解銅箔更佳。另一方面 ,作爲前述第4金屬層,例如,以具有化學安定性、低電 阻之Ag或Au鍍敷層爲佳。 至於前述第1及第2金屬層的製作方法,並無特別限 制,例如,可採用眾所周知之金屬箔的製造方法等來製作 〇 作爲前述粗化處理,可採用,例如,黑化處理、軟蝕 刻處理、噴砂處理等方法。 再者,前述之實施形態1〜3之第1、第2及第3轉寫 材中,隔著剝離層之前述第1金屬層與第2金屬層之間的 接著強度以弱者,例如50gf/cm以下爲佳。剝離層可使用 具有接著力之厚度甚小於Ιμηι之薄有機層,例如,熱硬化 樹脂之尿素系樹脂、環氧系樹脂、苯酚樹脂等,但並不限 23 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 Α7 Β7 五、發明說明(,>) 於此,亦可採用其他熱可塑性樹脂等。但是,若厚度超過 Ιμιη,則玻璃性能便惡化,有可能造成轉寫變得困難。 又,在第1〜第3轉寫材中,爲了達成南意使接著力 降低之目的,亦可使鍍敷層介在其中作爲剝離層。例如, 使遠薄於Ιμιη之薄金屬鍍敷層、鎳鍍敷層、鎳-磷合金層 、鋁鍍敷層、或是鉻鍍敷層等作爲剝離層介在銅箔(第1 及第2金屬層)之間,可使得其具有剝離性。如此一來, 將前述第2金屬層轉寫至基板之後,前述第2金屬層變得 容易自前述第1金屬層剝離,將僅有第2金屬層轉寫至前 述基板上變得容易。剝離層若由金屬層來構成時,l〇〇nm 〜Ιμιη的厚度便十分足夠,變得越厚越會提焉製程上的成 本,因此以至少小於Ιμηι爲佳。 又,在第1〜第3轉寫材中,若採用金鍍敷故意形成 容易與第1金屬層剝離之剝離層’則轉寫後將第1金屬層 自基板剝離時,剝離層便會留在配線圖案之第2金屬層表 面。如此一來,便能得到表面經過金鍍敷處理之配線圖案 ,相當適合作FC組裝(覆晶組裝)、元件組裝等。 又,在前述第1〜第3轉寫材中,前述第1金屬層係 ,以含有擇自銅、鋁、銀及鎳所構成之群中室少一種金屬 爲佳,特別是以含有銅爲更佳。再者’前述金屬,可使用 一種,亦可至少兩種倂用。 更,在前述第1〜第3轉寫材中,例如,進行蝕刻等 製程時,由於同時容易加工二層構造之金屬層,因此,前 述第1金屬層及第2金屬層以具有同一成分金屬爲佳。此 24 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公ίΓ --------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(w ) 種情況下,由於第1金屬層與第2金屬層之間沒有熱膨脹 係數的差異,加熱時便不容易產生圖案變形’適合微細配 線圖案的轉寫。再者,採用鍍敷層作爲剝離層的情況下’ 以能使用銅飩刻液加工爲佳。又,若含有前述同一成分之 金屬,對此金屬種類雖沒有特別的限制’但由銅箔構成者 爲佳,從具有優異之導電性來看,又以電解銅箔更佳。再 者,前述金屬,可使用一種,亦可至少兩種倂用。 又,在前述第1〜第3轉寫材中,前述第2金屬層表 面的中心線平均粗糙度(Ra),以2μπι以上爲佳,3μπι以 上爲更佳。在第1轉寫材的情況,前述之中心線平均粗糖 度一旦小於2μιη,便有可能導致其與轉寫之基板間的接著 性不足。另一方面,在第2及第3轉寫材,前述之中心線 平均粗糙度一旦小於2μπι,構成多層配線圖案之金屬間的 接著性便不足,例如,在蝕刻前述金屬層時,蝕刻液便可 能滲入前述金屬層空隙之間,造成配線圖案不良。 又,在前述第1〜第3轉寫材中,前述第2金屬層的 厚度以1〜18μιη之範圍爲佳,更好的範圍是3〜12μιη。前 述之厚度若小於3μιη,將前述第2金屬層轉寫至基板時, 可能無法顯現良好的導電性;前述之厚度若大於18μιη,可 能難以形成微細之配線圖案。 又,在前述第1〜第3轉寫材中,前述第1金屬層的 厚度以4〜40μιη之範圍爲佳,特別是20〜40μπι之範圍。 第1金屬層除了具有轉寫件的機能之外,其表層部還具有 與配線層相同之被蝕刻出之凹凸構造,因此以具有十足厚 25 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^裝--------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(蚪) 度之金屬層爲佳。又,第1〜第3轉寫材,因爲以金屬層 (第1金屬層)作爲轉寫件’對於轉寫時所產生的熱變形 和平面方向之應力變形等,顯示出其十足的機械強度與耐 熱性。 前述第1〜第3轉寫材的整體厚度範圍係40〜150μιη ,較佳範圍爲40〜80μπι。又,配線圖案的線寬’作爲微細 之線寬通常被要求到25μπι左右,在本發明中’也以此種 線寬爲佳。 再者,爲能使本實施形態之轉寫材的配線圖案做電氣 連接,可形成電感器、電容器、電阻器、或是半導體元件 等之電路元件,再與配線圖案一同轉寫於基板。再者,電 感器、電容器及電阻器等被動元件以網版印刷等等印刷法 來形成於轉寫材上爲佳。 ; (實施形態4) 在本實施形態中,係採用本發明之各種轉寫用配線圖 案形成材(第1〜第3轉寫材),來說明配線基板的製造 方法以及藉由此製造方法所製作出之配線基板的構成。 與本發明有關,作爲採用轉寫材所製得之配線基板的 製造方法有,例如,以下2種製造方法。 首先,第1個製造方法係包含: (h)準備至少一個在述實施形態1〜3:中所說明之 第1〜第3轉寫材,其配線層側(形成第2金屬層等之側 )係,與片狀基材(基板材料)至少一面的表面接觸來配 置,將其接著之製程;以及, 26 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------訂---------線 i^w. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(% ) (i)藉由自前述轉寫材將第1金屬層剝離,而僅將配 線層轉寫至前述片狀基材上之製程。 如此一來,便能製作出在前述片狀基材上形成凹形狀 之微細配線圖案之配線基板。又,此配線基板,因配線部 分呈凹形狀,因此能利用此凹部作爲定位之用,例如,適 合於半導體的覆晶組裝等。 < 又,第2種製造方法係一種多層配線基板的製造方法 ,包含將至少兩層之利用前述第1製造方法所得到之配線 基板積層之製程。若根據第1製造方法,因爲能在loot 以下之低溫下進行配線圖案的轉寫形成,因此,即使採用 陶瓷生胚以及熱硬化性樹脂片中任一種作爲前述片狀基材 ,在進行配線圖案的轉寫之後,亦能使片維持在未硬化狀 態。如此一來,便能在積層未硬化狀態之配線基板之後, 一起使其熱硬化收縮。因此,重複進行積層一層層的配線 基板後使其硬化收縮之製程,與以往的多層配線基板的製 造方法相比,其優點在於,即使在具有至少4層之多層配 線基板的製作上,也不需要進行每一層的硬化收縮修正。 又,可簡略製程。 如此一來,便能製作具有微細配線圖案之多層配線基 板。但是,在前述之多層配線基板中,形成於內層配線基 板之配線圖案未必是凹形狀。因此,用以形成此配線圖案 之轉寫材’其第1金屬層的表層部並不需要形成凹凸狀, 只要平坦即可。此種情況,例如,可藉由控制形成配線圖 案時之化學蝕刻時間,來使其蝕刻至剝離層的階段便停止 27 ---------訂---------線 C請先閱讀背面之注音?事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 1225762 A7 _____ B7 五、發明說明( ) 加工,使第1金屬層不被蝕刻。又,例如,若離層爲Ni 系之鍍敷層時,一旦採用氯化銅水溶液內添加銨離子之鹼 性液作爲蝕刻液,便能僅將銅箔(配線圖案)部分蝕刻去 除,留下剝離層。此轉寫材,壓接於基板後再將轉寫件銅 箔(第1金屬層)剝離時,因爲作爲剝離層之鍍敷層也同 時被剝離,因此轉寫上並沒有任何問題。 再者,使用前述第1轉寫材的時候,係藉由使第1轉 寫材壓接於片狀基材(基板材料),讓前述第2金屬層及 第1金屬層的凸部埋入片狀基材內。之後,#由剝離第1 金屬層,製作出表面具有凹部、在此凹部之底部上具有第 2金屬層所構成之配線層之配線基板。 又,在使用前述第2轉寫材的情況下,例如,藉由使 第2轉寫材壓接於片狀基材,來使前述第2及第3金屬層 全體、以及第1金屬層的凸部被埋入片狀基材內之後,再 除去前述第1金屬層。如此一來,便成爲:表面上具有與 前述第1金屬層凸部的厚度相同程度深度之凹部,且在此 凹部之底部上形成由前述第2及第3金屬層命構成之二層 構造配線圖案之配線基板。 同樣地,在使用前述第3轉寫材的情況下,例如,在 使前述第2、3及第4金屬層全體、以及第1金屬層的凸部 埋入片狀基材內之後,除去前述第1金屬層。如此一來, 便成爲:表面上具有與前述第1金屬層凸部的厚度相同程 度深度之凹部,且在此凹部之底部上形成由前述第2、3及 第4金屬層所構成之三層構造配線圖案之配線基板。 28 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂---------線 i^w. (請先閱讀背面之注意事項再填寫本頁) 1225762 經濟部智慧財產局員工消費合作社印製 A7 ___B7__ 五、發明說明() 在前述之第1及第2配線基板的製造方法中,前述片 狀基材除了含有無機塡充劑與熱硬化性樹脂組成物之外, 以至少具有一個貫通孔,且導電性膠被塡充於前述貫通孔 內爲佳。如此一來,便能容易地得到具有優異的熱傳導性 ,例如’藉由導電性膠將基板兩面的配線圖案作電連接之 具有IVH構造之高密度組裝用複合配線基板。又,若採用 此片狀基材’在製作配線基板時,並不需要作高溫處理, 例如,熱硬化性樹脂的硬化溫度之200°C左右的低溫處理 便十分足夠。 前述片狀基材係,無機塡充劑的比例爲70〜95重量 %,熱硬化性樹脂組成物的比例爲5〜30重童%爲佳;特 別是以無機塡充劑的比例爲85〜90重量%,熱硬化性樹脂 組成物的比例爲10〜15重量%則更佳。前述片狀基材,因 可含有高濃度之前述無機塡充劑,因此能藉由含有量來任 意設定配線基板之熱膨脹係數、熱傳導率以及介電常數等 〇 則述無機塡充劑以擇自Al2〇3、MgO、BN、A1N及 Si02所構成之群中至少一種之無機塡充劑爲佳。藉由適當 決定前述無機塡充劑的種類,例如,可將熱傳導性、熱膨 脹性以及介電常數設定在所期望的條件。例如,能將前述 片狀基材之平面方向的熱膨脹係數設定在與組裝之半導體 的熱膨脹係數相同程度,同時並賦予高熱傳導性。 在前述無機塡充劑中,例如,使用Al2〇3、BN、A1N 等之片狀基材係具有優異的熱傳導性,使用MgO之片狀基 29 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(J) 材除了具有優異的熱傳導性,同時也能使熱膨脹係數變大 。又,使用Si〇2,特別是非晶質Si〇2的時候,能得到熱膨 脹係數小、重量輕、低介電常數之片狀基材。,再者,前述 無機塡充劑可爲一種,亦可至少兩種倂用。 含有前述無機塡充劑與熱硬化性樹脂組成物之片狀基 材,例如,可如以下所述來製作。首先,先將調整黏度用 之溶劑加在含有前述無機塡充劑與熱硬化性樹脂組成物之 混合物中,調製任意漿料黏度之漿料。作爲前述調整黏度 用之溶劑,可使用例如甲基乙基酮、甲苯等。 接著,在預先準備好的脫模薄膜上,用前述漿料藉由 例如刮塗法等來造膜,以比前述熱硬化性樹f之硬化溫度 低的溫度來處理,使前述調整黏度用之溶劑揮發後,除去 前述脫模薄膜而能製作片狀基材。 前述造膜時之膜厚係以前述混合物的組成和前述調整 黏用之溶劑的添加量來適當地被決定;通常,厚度範圍爲 80〜200μηι。又,使前述調整黏度用之溶劑揮發的條件係 例如根據前述調整濃度用溶劑的種類以及前述熱硬化性樹 脂的種類等來適當地決定,通常,溫度爲70〜150°C,時 間爲5〜15分鐘。 作爲前述脫模薄膜,通常可使用有機薄膜,例如,可 含有擇自聚乙烯、聚對苯二甲酸乙二醇酯、聚二萘、聚苯 硫(PPS)、聚苯肽、聚醯亞胺以及聚醯胺所構成之群中至 少一種樹脂之有機薄膜爲佳,其中又以PPS更佳。 又,作爲其他的片狀基材,有使片狀補強材中含浸熱 30 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) —----訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(d) 硬化性樹脂組成物、具有至少一個之貫通孔、且前述貫通 孔內填充著導電性膠之片狀基材。 前述片狀補強材,若爲能保持前述熱硬化性樹脂之多 孔性材料,便並無特別的限制;以擇自玻璃纖維織布、玻 璃纖維不織布、耐熱有機纖維織布及耐熱有機纖維不織布 所構成之群中至少一種之片狀補強材爲佳。做爲前述耐熱 有機纖維可列舉有,例如,全芳香族聚醯胺(芳族聚醯胺樹 脂),全芳香族聚酯,聚丁烯氧化物等,其中又以芳族聚醯 胺爲佳。其餘較佳之片基材係聚醯亞胺等之薄膜。若使用 聚醯亞胺等薄膜,便可得到具有優異之微細線路性、微細 孔之基板。 前述熱硬化性樹脂,若爲耐熱性者便無特別限制,從 具有優異之耐熱性來看,以含有擇自環氧系樹脂、苯酚系 樹脂及異氰酸酯系樹脂或是聚苯酞樹脂所構成之群中至少 一種樹脂。又,前述熱硬化性樹脂,可爲一種,亦可至少 兩種倂用。 如此之片狀基材能藉由例如將前述片狀補強材浸漬於 前述熱硬化性樹脂組成物之後,使其乾燥,呈現半硬化狀 態來製作。前述浸漬的進行,係以前述熱硬化性樹脂佔前 述片狀基材全體的比例爲30〜60重量%爲佳: 在前述多層配線基板的製造方法中,若採用如上之含 有熱硬化性樹脂之片狀基材時,以加壓加熱處理所得之前 述熱硬化性樹脂的硬化來進行前述配線基板的積層爲佳。 如此一來,在前述配線基板的積層製程中,例如,以前述 31 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------訂---------線 i^w. (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(π ) 熱硬化性樹脂的硬化溫度之200°C左右的低溫處理即足夠 〇 又,作爲其他片狀基材有,含有有機黏合劑、可塑劑 及陶瓷粉末之生胚,具有至少一個之貫通孔,前述貫通孔 內被塡充著導電性膠。此片狀基材,具有高耐熱性、密閉 性佳,且具有優異之熱傳導性。 < 前述之陶瓷粉末係,以含有擇自Al2〇3、MgO、Zr02 、Ti02、BeO、BN、Si02、CaO及玻璃所構成之群之中至 少一種之陶瓷爲佳,又以Α12Ο350〜55重量%與玻璃粉45 〜50重量%之混合物更佳。再者,前述陶瓷,可爲一種, 亦可至少兩種倂用。 作爲有機黏合劑可使用,例如,聚乙烯醇縮丁醛( PVB)、丙烯酸樹脂、甲基纖維素樹脂等;作爲前述熱可 塑劑可使用例如鄰苯二甲酸丁苄酯(BBP)、‘鄰苯二甲酸 二丁酯(DBP)等。 如此之含有前述陶瓷粉等之生胚可利用例如含有前述 無機塡充劑與熱硬化性樹脂之片狀基材之前述製作方法來 同樣地製作。再者,各處理條件係根據前述構成材料的種 類等,適當地被決定。 在前述多層配線板的製造方法中,採用前述生胚來作 爲前述片狀基材時,以加壓加熱處理來進行與前述片狀基 材間之接著、以及燒成所進行之陶瓷粉末之燒結’來進行 配線基板的積層爲佳。 以上之前述片狀基材的厚度範圍通常是30〜25(^m。 32 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注音2事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(Η ) 前述片狀基材係,如前所述,具有至少一個之貫通孔 ,前述貫通孔內被塡充著導電性膠爲佳。前述貫通孔的位 置係,通常,若形成與配線圖案連接的狀態,便並無特別 的限制,間距以250〜500μηι之等間隔爲佳。< 對於前述貫通孔的大小並無特別的限制,通常,在 100〜200μπι的範圍,其中又以直徑100〜150μπι的範圍爲 佳。 前述貫通孔的形成方法係根據前述片狀基材的種類等 來適當地被決定,可列舉有,例如,二氧化碳雷射加工、 利用衝床機之加工、利用模具之整體加工等。 作爲前述導電性膠,只要具有導電性,便無特別的限 制;通常,可使用含有導電性金屬材料粒子6¾樹脂等。作 爲前述導電性金屬材料可使用,例如,銅、銀、金、銀鈀 等;作爲前述樹脂可使用環氧系樹脂、苯酚系樹脂、丙烯 酸系樹脂等之熱硬化性樹脂。又,前述導電性膠中之前述 導電性金屬材料的含量,通常在80〜95重量%之範圍。又 ,前述片狀基材若爲陶瓷生胚時,則採用玻璃及丙烯酸黏 合劑取代熱硬化性樹脂。 接著,前述(h)製程中之轉寫材與片狀基材間的接著 方法、以及(i)製程中之將第1金屬層自第〗金屬層剝離 之方法,並無特別的限制;前述片狀基材若含有熱硬化性 樹脂時,例如,可如以下所述來進行。 首先,將前述轉寫材與片狀基材如前所述來配置,藉 由對其加壓加熱處理來使前述片狀基材中之前述熱硬化性 33 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注咅?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(π ) 樹脂熔融軟化,讓作爲配線圖案之金屬層(第2金屬層等 )埋至前述片狀基材內。接著,將其在前述熱硬化性樹脂 的軟化溫度或是硬化溫度下處理,在後者的情況下,係使 前述樹脂硬化。如此一來,前述轉寫材與片狀基材便能接 著,同時,前述第2金屬層與片狀基材之間的接著也被固 定住了。 ' 前述加熱加壓條件,只要在前述熱硬化性樹脂不會完 全硬化的範圍內便沒有特別的限制,通常,壓力約爲9.8X 105 〜9.8Xl06Pa ( 10 〜100kgf/cm2),溫度爲 70 〜260°C, 時間爲30〜120分鐘。 在前述轉寫材與片狀基材接著之後,例如,拉動作爲 轉寫件層之第1金屬層,藉由剝離層內來剝離,便能將第 1金屬層自第2金屬層剝離。換言之,由於透過剝離層之 第1金屬層與第2金屬層之間的接著強度,^片狀基材與 作爲配線層之第2金屬層之間的接著強度低,因此,前述 第1金屬層與第2金屬層間的接著面便剝離,在前述片狀 基材上僅有第2金屬層被轉寫,第1金屬層則被剝離。再 者,前述熱硬化性樹脂的硬化,亦可在將第1金屬層自第 2金屬層剝離之後進行。 另一方面,前述片狀基材,若爲含有前述陶瓷之生胚 時,例如,可如以下所示來進行。與前述一樣,藉由進行 加壓加熱處理,使形成配線圖案之金屬層被:i入前述片狀 基材內,而能接著前述片狀基材與轉寫材。之後,與前述 一樣地,藉由前述剝離來除去前述配線層(第2金屬層等 34 冢紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 -------B7 五、發明說明(w ) , )以外的轉寫材之構成材料。接著,於轉寫有形成配線圖 案之第2金屬層等之前述生胚的兩面或單面上,配置在前 述生胚的燒結溫度下實質不會燒結收縮、以無機組成物作 爲主成分之約束片;積層之後,進行脫黏合劑及燒成處理 。之後,除去前述約束片,便能形成具有由第2金屬層等 所構成之配線圖案之陶瓷基板。 前述轉寫時所施行之加熱加壓條件係,例如,根據前 述生胚及導電性膠內所含熱硬化性樹脂的種類而適當地被 決定;通常,壓力約爲9·8 X 105〜1·96 X 107pa ( 1〇〜 200kgf/cm2),溫度爲70〜l〇〇°C,時間爲2〜30分鐘。如 此一來’便能在對生胚不產生任何損傷的情況下來形成配 線圖案。 在已形成前述配線圖案之生胚的兩面或一面上,配置 、積層在前述生胚的燒結溫度下實質不會燒結收縮、以無 機組成物作爲主成分之約束片所採之加壓加熱條件係,例 如,根據前述生胚及約束片內所含熱硬化性樹脂的種類而 適當地被決定;通常,壓力約爲1.96X 106〜1.96Xl07Pa ( 20〜200kgf/cm2),溫度爲70〜100°C,時間爲1〜1〇分鐘 〇 前述脫黏合劑處理係例如根據前述黏合劑的種類及構 成配線圖案之金屬等而適當地決定其條件;通常,可使用 電氣爐、進行在500〜700°C的溫度下、升溫時間·· 1〇小時 、保持時間:2〜5小時的處理。特別是在銅箔配線的情況 下,係使用具有優異熱分解性之 嫌系丙嫌酸黏合劑 35 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(w ) 等之有機黏合劑所構成之生胚,在非氧化氣氯之氮氣氣氛 下,進行脫黏合劑及燒成。 前述燒成處理的條件係,例如,根據前述陶瓷種類而 適當地被決定;通常,使用帶式爐,在空氣中或是氮氣中 ,溫度爲狀〇〜95〇°C,時間爲3〇〜6〇分鐘。 在此,更進一步說明前述第2製造方法。根據此方法 來製作多層配線基板時,係將如前述所製作出單層配線基 板積層,將層與層之間接著。再者’將單層配線基板積層 成複數片之後,可進行一次接著固定。 , 例如,將含有熱硬化性樹脂之片狀基材所製作出之配 線基板積層,來製作多層配線基板的時候,首先,與前述 一樣,藉由加壓加熱處理,自轉寫材僅將配線層(第2金 屬層等)轉寫至前述片狀基材上,得到單層之配線基板。 再者,得到此配線基板時,前述熱硬化性樹脂係尙未經過 硬化處理,保持於未硬化狀態。準備數片此單層配線基板 ,然後積層。接著,將此積層體,在前述熱硬化性樹脂的 硬化溫度下進行加壓加熱處理,藉由使前述等硬化性樹脂 硬化來接著固定前述配線基板之間。在前述單層配線基板 ,若將爲了轉寫配線層之加熱加壓處理溫度刻意設定在 l〇〇°C以下,即使在轉寫後,片狀基材也幾乎可視爲膠片來 處理。如此一來,就可以不用依序接著固定單層配線基板 ,可將單層配線基板積層之後,進行一次接著固定來製作 多層配線基板。 又,以玻璃環氧基板等作爲核心層之增層基板的情形 36 ; --------訂---------線 (請先閱讀背面之注咅?事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(α) ,可採用本發明之轉寫材,在片狀基材未硬化狀態下轉寫 配線圖案、形成單層配線基板,讓該等單層配線基板在未 硬化狀態下依序積層,使此積層體一次硬化之方法來製作 0 又,例如,將採用含有陶瓷之片狀基材所製作出之陶 瓷配線基板積層,來製作多層配線基板的時候,與前述一 樣,使轉寫材壓著於前述片狀基材上、僅轉寫配線層(第 2金屬層等)之後,將數枚此單層陶瓷配線基板積層,藉 由進行加熱加壓處理以及與前述陶瓷之燒成,來接著固定 前述配線基板間。 對於前述多層配線基板的積層數並無特別限制,通常 爲4〜10層,但也有可能多及20層。又,前述多層配線板 全體的厚度,通常爲200〜ΙΟΟΟμιη。 再者,構成前述多層配線基板最外層之配線基板,由 於必須具有優異的電連接特性,如前所述,採用本發明之 轉寫材(第1、第2或第3轉寫材),使得配線層(第2金 屬層等)被埋入表面的凹部內爲佳。又,前述多層配線基板 最外層以外的中間層,可爲表面成平坦構造之配線基板, 亦可爲在表面上形成凹部之配線層(第2金屬層等)之配 線基板。 ‘ 接著,以下將詳細說明本發明配線基板的構成。 採用本發明之轉寫材(第1、第2或第3轉寫材)所 製作出之配線基板的第1形態,如圖8所示,係在片狀基 材805的表面上形成了配線圖案801之配線基板;其特徵 37 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 Α7 ___ Β7 五、發明說明(4 ) 在於,在至少一方的表面上具有至少一個的凹部,前述凹 部的底部上形成了前述配線圖案801。又一特徵爲,於配 線圖案801上,形成了由鍍敷處理所構成之金等之鍍敷層 802 〇 藉此,例如,在此配線基板上進行半導體的覆晶組裝 時,如圖9所示,爲了決定在半導體905上$形成之凸塊 904的位置,可利用前述凹部。又,與半導體905之間的 連接部903,因爲在具有化學安定性之金鍍敷層等上被形 成,除了接觸電阻變小之外,可靠度也同時提高。又,因 爲利用凹部來實施鍍敷處理,因此可確保沿面距離,不會 產生鍍敷間的短路,可維持微細配線圖案的可靠度。 在前述配線基板,前述配線圖案的厚度,以3〜35μιη 的範圍爲佳。前述厚度若是小於3μηι,便可能無法得到良 好的導電性。反之,若是大於35μιη,則可能ά法形成微細 之配線圖案。 在前述配線基板,前述凹部的深度,以1〜12μιη的範 圍爲佳。前述深度若是大於12μπι,例如,在組裝半導體時 ,凸塊之中有可能會無法接觸前述配線圖案,以及密封樹 脂的密封時間可能會很長。又,前述深度若是小於Ιμιη, 可能無法利用前述凹部作爲前述凸塊的定位。 採用本發明之轉寫材所製作出之配線基板的第2形態 ,例如,如圖10 (j)所示,係在片狀基材1001的表面上 形成了配線圖案( 1002等)之多層配線基板,其特徵在於 ,在至少一方的表面上,具有至少一個之凹部,在前述凹 38 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公爱) -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(π ) 部的底部上形成了前述配線圖案。此多層配線基板係,可 藉由採用本發明之轉寫材,在片狀基材的未硬化狀態或是 生胚的狀態下,形成配線圖案。結果,便能得到,以各層 的層間通孔爲首之配線圖案具有相當高之位置精度的多層 配線基板。 採用本發明之轉寫材所製作之配線基板的第3形態, 如圖11所示,係由陶瓷所構成之電氣絕緣性基板1608, 與至少含有熱硬化性樹脂組成物之電氣絕緣性基板1602之 積層構造所構成之多層配線基板。電氣絕緣性基板1602, 係藉由採用本發明之轉寫材,在配線圖案不至突出於表面 之狀態來形成。又,可將電氣絕緣性片(藉前述轉寫材轉寫 有配線圖案、含有未硬化狀態之熱硬化性樹脂組成物)與由 陶瓷所構成之電氣絕緣性基板積層後,在較小的衝壓下一 次使其硬化,而可在不損傷陶瓷層的狀況下製作出多層配 線基板。 另一方面,前述多層配線基板,可預先在陶瓷基板上 以印刷及燒成來形成配線圖案之後,藉由使其與含有熱硬 化性樹脂組成物之電氣絕緣性片接合來製作。惟’以印刷 所形成之配線圖案,因爲成爲突起物,因此,在使其與含 有熱硬化性樹脂組成物之電氣絕緣性片接合之製程中’常 常發生發生應力集中、成爲陶瓷基板層之龜裂的起點。 採用本發明之轉寫材所製作之配線基板的第4形態’ 如圖12所示,與前述之第3形態基板一樣,係由陶瓷所構 成之電氣絕緣性基板1608,與至少含有熱硬化性樹脂組成 39 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮7 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(β) 物之電氣絕緣性基板1602之積層構造所構成之多層配線基 板。更,在被積層出之電氣絕緣性基板的各^ ’在旣定的 位置上,配置了塡充著導電性通孔組成物之層間通孔16〇3 ,且形成了與其電氣連接之配線圖案1610。若根據此種構 造,不僅是作爲陶瓷基板與樹脂基板的積層體’也能做與 僅由陶瓷基板所構成之多層配線基板、或是僅由樹脂基板 所構成之多層配線基板的配線規則相同之多層配線連接。 此種情況下,作爲陶瓷基板之層間連接用通孔之導電 性組成物有,金屬粉與玻璃粉所構成之燒結物;作舄樹脂 基板之層間連接用通孔之導電性組成物有’金屬粉與熱硬 化性樹脂的混合物所構成之樹脂組成物。 又,在含有熱硬化性樹脂組成物之電氣絕緣性基披與 陶瓷基板之間的界面,形成於陶瓷基板之配線層’以不突 出於表面、埋藏於陶瓷基板內爲特徵。 又,在陶瓷層的燒成製程中,在已經轉寫出配線圖案 之生胚的兩面或是單面上,配置了以無機組成份爲主成分 之在生胚的燒結溫度下不會產生燒結收縮的約束片之後, 進行燒成處理爲佳。如此一來,因爲能實現在平面方向上 無收縮之燒結,因此,即使與樹脂系基板積^,也能採用 共通的層間通孔位置資料。 當然,亦可預先在塡充有通孔膠的陶瓷生胚上以印刷 及燒成來形成配線圖案之後,藉由使其與含有熱硬化性樹 脂組成物之電氣絕緣性片接合,來實現積層體的層間連接 。惟,以印刷所形成之配線圖案,因爲成爲突起物,因此 40 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762
五、發明說明〇?) ’在使其與含有熱硬化性樹脂組成物之電氣絕緣性片和陶 瓷生胚接合之製程中,常常發生發生應力集中、成爲陶瓷 基板層龜裂的起點。 又’如圖13所示,採用本發明之轉寫材,藉由具有較 高機械強度之氧化鋁基板、以具有高熱傳導性爲特徵之氮 化鋁基板等之高燒結溫度之陶瓷基板1708、與至少含有熱 硬性樹脂組成物之電氣絕緣性基板1702所成的積層構造, 能製作形成低電阻配線之多層配線基板。在此,其特徵在 於,被使用於陶瓷基板之層間通孔與被使用於樹脂系基板 之層間通孔一樣,均由熱硬化性之導電性樹脂組成物所形 成。 當然,作爲在此所使用之陶瓷基板,亦可使用可同時 與銅、銀等燒成之低溫燒成陶瓷,例如,氧化鋁系玻璃陶 瓷、Bi-Ca-Nb-Ο系陶瓷等。 採用本發明所製作之配線基板的第5形態,如圖14所 示,與前述第3或第4形態之配線基板一樣,係爲一異種 積層配線基板,其具有:由含有熱硬化性樹脂組成物之電 氣絕緣性基板、與由陶瓷所構成之電氣絕緣性基板所成的 積層構造;係隔著含有熱硬化性樹脂組成物之電氣絕緣性 基板,積層著由具有不同組成之異種陶瓷所構成之電氣絕 緣性基板1801、1802。 ; 若根據此種構造,便能使得以往因爲燒結溫度與燒成 收縮圖案之差異,而基於燒結時之相互擴散等要因所導致 技術上困難之磁性陶瓷與電介質陶瓷所成的異種積層’以 41 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^^^裝— (請先閱讀背面之注意事項再填寫本頁) 訂· --線. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明uo 及,高介電常數之電介質陶瓷與低介電常數之電介質陶瓷 所成的異種積層變得容易。再者,在本發明之異種積層配 線基板的製作製程中,採用本發明之轉寫材,將例如銅箔 等配線圖案轉寫至生胚或是含有未硬化之熱硬化性樹脂之 片上,來製作各層之配線基板。如此一來,可在積層時不 產生損傷的情況下,得到具有整層低電阻配線之積層體。 此第5形態之配線基板,因爲使得含有擊硬化性樹脂 組成物之電氣絕緣性基板介於陶瓷基板之間,因此’將燒 結溫度不同之陶瓷基板積層便成爲可能。如此一來,可容 易地實現例如各層之介電常數不同的異種積層配線基板’ 以及將磁性層與電介質層積層出之異種積層配線基板。 當然,亦可預先在塡充有通孔膠的陶瓷生胚上以印刷 及燒成來形成配線圖案之後,藉由使其與含有熱硬化性樹 脂組成物之電氣絕緣性片接合,來實現積層體的層間連接 。惟,以印刷所形成之配線圖案,因爲成爲寒起物,因此 ,在使其與含有熱硬化性樹脂組成物之電氣絕緣性片接合 之製程中,常常發生發生應力集中、成爲陶瓷基板層龜裂 的起點。 採用本發明之轉寫材所製作出之配線基板的第6形態 ,如圖15所示,與前述第4或第5形態之配線基板一樣’ 係陶瓷所構成之電氣絕緣性基板1801、1802與,含有至少 熱硬化性樹脂組成物之電氣絕緣性基板1807所積層出之構 造所構成。其中,至少在最上層或最下層,Sp置著含有前 述熱硬化性樹脂組成物之電氣絕緣性基板1807,在內層則 42 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------------^ i^w. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(w) 配置著由陶瓷所構成之電氣絕緣性基板1801 = 1802。若根 據此種構造,因爲覆蓋基板最表面之層係以具有不易破裂 性質之熱硬化性樹脂組成物所構成,因此,具有相當優異 之耐落下性。 再者,在該等異種積層配線基板的製程中,採用本發 明之轉寫材,例如,將銅箔等配線圖案轉寫至生胚或是未 硬化之含熱硬化性樹脂之片上,來製作各層之配線基板。 如此一來,可在積層時不產生損傷的情況下,得到具有整 層低電阻配線之多層配線基板。 4 當然,亦可預先在塡充有通孔膠的陶瓷基板上以印刷 及燒成來形成配線圖案之後,藉由使其與含有熱硬化性樹 脂組成物之電氣絕緣性片接合,來實現積層體的層間連接 。惟,以印刷所形成之配線圖案,因爲成爲積層時之突起 物,因此,在使其與含有熱硬化性樹脂組成物之電氣絕緣 性片接合之製程中,常常發生發生成爲陶瓷基板層龜裂的 起點。 再者,爲能使本實施形態之轉寫材的配線圖案做電氣 連接,可形成電感器、電容器、電阻器、或是半導體元件 等之電路元件,再與配線圖案一同轉寫於基板。再者’電 感器、電容器及電阻器等被動元件以網版印刷等等印刷法 來形成於轉寫材上爲佳。 接著,以下將針對第1〜第4之實施形態的具體實施 例,作進一步的說明。 (實施例1) 43 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂·--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 _ B7 五、發明說明(似) 如圖4 (a)〜(f)所示,製作本發明之第1轉寫材 〇 如圖4 (a)所示,準備厚度35μιη的電解銅箔作爲第 1金屬層401 °首先’將銅鹽原料溶解於鹼液中’然後以高 電流密度使其電沉積於旋轉筒,以製作金屬層(銅層), 連續地捲取此銅層,來製作電解銅箔。 接著,如圖4 (b)所示,在前述第1金屬層401之面 上,施以鍍敷處理,形成厚約l〇〇nm之Ni-P合金層作爲 剝離層402。在其上,以電鍍法來積層與前述第1金屬層 401相同之厚度9μιη之電解銅箔,以作爲配線圖案形成用 之第2金屬層403,而製作出由3層構造所構成之積層體 〇 施行粗化處理,使此表面之中心線平均粗糙度(Ra) 變成4μιη左右。再者,前述粗化處理係,使前述電解銅箔 上析出銅微粒來進行。 接著,如圖4 (c)〜(e)所示,利用光微影法,貼 上乾膜光阻(DFR) 404,進行配線圖案部分的曝光、顯影 ,再以化學蝕刻法,蝕刻前述積層體中之第2金屬層403 、剝離層402、及第1金屬層401的表層部:形成任意之 配線圖案。 之後,如圖4 (f)所示,以剝離劑去除作爲光罩部分 (DFR4〇4),便得到第1轉寫材。由於第1金屬層與第2 金屬層同樣是由銅所構成,因此,便能以一次的化學鈾刻 ,同時將第2金屬層與第1金屬層的表層蝕刻成配線圖案 44 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 Α7 _ Β7 五、發明說明(w) 狀。此第1轉寫材,其構造上特徵在於,作爲轉寫件層之 第1金屬層的表層部亦被加工成配線圖案狀。 在製作出之前述第1轉寫材中,與前述第1金屬層 401和前述第2金屬層4〇3接著之剝離層402係,本身的 接著力弱但具有優異之抗藥品性。如此一來,即使對第1 金屬層401、剝離層402、第2金屬層403的禱層體全體進 行蝕刻處理,可在層間不產生剝離的情況下,毫無問題的 形成配線圖案。另一方面,前述第1金屬層與第2金屬層 的接著強度係40gf/cm,具有優異之剝離性。採用此種第i 轉寫材,對基板進行第2金屬層403之轉寫的結果,第2 金屬層403與剝離層402之間的接著面容易剝離,能僅將 前述第2金屬層403轉寫至前述基板。 本實施例之第1轉寫材係,由於轉寫件(第1金屬層) 是由35μιη的銅箱所構成,因此,轉寫時即健轉寫材變形 ,轉寫件也能耐得住此變形應力。 在第1轉寫材,作爲轉寫件層之第1金屬層的表層, 其配線圖案部分成爲凸部,配線圖案以外的部分成爲凹部 ,因此,將此轉寫材壓接於片狀基材(基板材料)時,從 被埋入配線圖案的部分所擠出之基材便易於流入前述凹部 ,容易控制使圖案變形之橫方向之變形應力。因此,本實 施例之圖案變形量爲,僅由基材的硬化收縮所致之量( 0.08%)。 ’ 作爲比較,採用完全不蝕刻第1金屬層401的表層’ 僅形成第2金屬層之配線圖案之轉寫材(亦即,其轉寫件 45 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762 Α7 Β7 五、發明說明(4) (請先閱讀背面之注意事項再填寫本頁) 層的表面爲平坦之轉寫材),對片狀基材進行配線層的轉 寫的情況下,圖案的最大變形爲0.16%。在此比較例’由 於轉寫件爲厚銅箔,因此,基本上’本實施例同樣地變形 較少;但是,於配線集中的部分,由於無法確保基材的流 入區域,乃確認出部分的配線圖案有些許的i形。此圖案 變形量,在實用上而言,是爲相當小的値;但是,例如’ 一旦採用前述比較例之轉寫材,所形成之配線圖案便成爲 與基板表面成平坦或是成爲凸部,不會像在本實施例中之 第1轉寫材般成爲凹部,使得在覆晶組裝時的對位變得容 易,而無法得到本實施例之轉寫材的效果。藉由蝕刻至作 爲轉寫件層之第1金屬層,來使得轉寫件層表面也形成對 應配線圖案之凸部,本發明之效果因而被認可。 再者,在本實施例,例如,雖採用具有厚k 200mn以 下之Ni鑛敷層、鎳-磷合金層或是鋁鍍敷層等之鍍敷層作 爲剝離層,但亦可採用由有機層所構成之剝離層。作爲有 機層可列舉有’例如,以可與銅形成化學鍵之在常溫下爲 固體之長脂肪族羧酸等。即使採用該等材料,亦能實現如 前所述之與本實施例之轉寫材相同之轉寫材。 經濟部智慧財產局員工消費合作社印製 (實施例2) 以與實施例1不同的製造方法,如圖5 (a)〜(e) 所示,製作本發明之第2轉寫材之一例。此讀2轉寫材係 與前述實施例1之第1轉寫材具有不同的配線層構造。 首先,準備厚度35μηι的電解銅箔作爲第1金屬層 501。將銅鹽原料溶解於鹼液中,以高電流密度來使其電沉 46 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(K ) 積於旋轉筒,以製作金屬層(銅層),連續地捲取此銅層 ,來製作電解銅箔。 接著,在由前述電解銅箔所構成之第1金屬層501之 面上,形成由厚度l〇〇nm以下之薄鎳鍍敷層所構成之剝離 層502。在其上,以電鍍法來積層與前述第1金屬層501 相同之厚度3μιη之電解銅箔,以作爲配線圖案形成用之第 2金屬層503,而製作出由第1金屬層501、剝離層502、 及第2金屬層503之3層構造所構成之積層體。 對此積層體之第2金屬層503表面施行粗化處理,使 此表面之中心線平均粗糙度(Ra)變成3μηι左右。再者, 前述粗化處理係,藉由使前述電解銅箔上析出銅微粒來進 行。在其上塗佈黏著劑(圖中無顯示),貼上用於光微影 法之乾膜光阻(DFR) 504。再者,此DFR 504係具有阻鍍 性,具有阻鍍層的功能。根據以上之製程,製作出圖5 (a )所示之積層體。 = 接著,如圖5 (b)所示,將DFR504曝光成配線圖案 形狀後,進行顯影,在DFR504的配線圖案區域,形成深 至第2金屬層503之凹部。凹部的深度爲25μιη。之後,如 圖5 (c)所示,以電鍍銅法,在前述凹部內形成由20μιη 厚之銅鍍敷層所構成之第3金屬層505。接著,如圖5 (d )所示,使其浸漬於剝離液,去除DFR504。 最後,如圖5 (e)所示,藉由使其浸漬於氯化鐵水溶 液之化學蝕刻法,進行圖案化。本蝕刻係爲孓去除厚3μηι 之薄的第2金屬層503及薄剝離層5〇2(鍍敷層)而進行。結 47 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) --------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(枓) 果,因爲是短時間的蝕刻,因此第3金屬層505也被少許 的蝕刻,厚度成爲15μηι左右;又,第1金屬層501的一 部份表層部亦被蝕刻,得到如圖5 (e)所示之第2轉寫材 〇 由於第1、第2及第3金屬層均由銅所構成,因此便 能在一次的化學蝕刻中,除了第2及第3金詹層,也會將 第1金屬層部分地蝕刻掉,能將第1金屬層表層的配線圖 案以外的部分形成爲凹部。又,與實施例1 一樣,藉由餓 刻加工至作爲轉寫件層之第1金屬層的表層、及利用加成 法形成第3金屬層,而能任意地控制其膜厚。又,在本實 施例,剝離層並不限於鍍敷層,亦可爲有機層所構成之極 薄之接著劑層或是黏著劑層。 在如此所製作出之第2轉寫材,用以連接前述第1金 屬層501和配線圖案形成用之金屬層503 ·免5之剝離層 502係,本身的接著力弱但具有優異之抗藥品性;即使對 如圖5 (d)所示之4層構造之積層體全體進行蝕刻處理, 可在層間不產生剝離的情況下,毫無問題的形成配線圖案 〇 另一方面,前述第1金屬層501與第2金屬層503之 透過剝離層502的接著強度係30g/cm,具有優異之剝離性 。因此,採用此第2轉寫材,將作爲配線層之第2金屬層 503及第3金屬層505對片狀基板(基板材嵙)進行轉寫 之後,第2金屬層503與剝離層502之間便容易剝離,能 僅將前述配線層殘留於基板。此時,由鍍敷層所構成之剝 48 i紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱1 -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明U7) 離層502係,在剝離時,附著於作爲轉寫件之第1金屬層 5〇1側之狀態。 再者’將如圖5 (e)所示所製作出之本實施例之第2 轉寫材’顧接在含有未硬化狀態之熱硬化性樹脂之片狀基 材(基板材料)的同時,進行熱硬化處理,之後,藉由化 學餓刻來去除第1金屬層,而能將配線層(第2金屬層 503及第3金屬層505 )轉寫至基板。藉由控制蝕刻時間, 可使含有前述配線層之基板表面平坦,亦可使配線層相對 於基板成凹狀。 在本實施例,與實施例1 一樣,由於轉寫件層係由 35μηι的銅箔所構成,因此,在轉寫時即使基板變形,轉寫 件層亦能耐得住此變形應力。另一方面,在本實施例之第 2轉寫材,作爲轉寫件層之第1金屬層的凹部,其深度確 保爲5μιη左右。如此一來,將此轉寫材壓著於片狀基材時 ,被埋入配線圖案的部分之基材便易於流入前述凹部,可 進一步控制使圖案變形之橫方向之變形應力% 因此,採用本實施例之轉寫材時之圖案變形量,僅爲 來自於基材的硬化收縮之0.08%所致。因此,可確認蝕刻 至作爲轉寫件層之第1金屬層表層部,使前述表層部之配 線圖案部分成凸狀、配線圖案以外的部分成凹狀之效果。 更,測試轉寫後之配線電阻,與實施例1比較,使第3金 屬層的配線層厚度增加的部分,由於配線截面積變大,因 此約能降低2〜3成的電阻値。 再者,在本實施例中,如圖5 (e)所示:以化學蝕刻 49 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 Α7 Β7 五、發明說明(w ) 法進行至第1金屬層爲止之圖案化之後’進行轉寫;但是 ,亦可採用不進行化學蝕刻法之轉寫形成材’邊使基材硬 化,邊進行轉寫。惟,在此種情況下’轉寫後’藉由剝離 剝離層及第1金屬層、以軟蝕刻等去除第2金屬層’而形 成僅由第3金屬層所構成之配線圖案。 又,在本實施例中,可將具有凸部配線圖案之轉寫件 銅箔(第1金屬箔)於轉寫後再利用。更,採用本實施例 之轉寫材而被轉寫於基板之配線圖案’因其相對於基板表 面形成凹部,因此可利用此凹部來定位,也具有使得覆晶 組裝變得容易之優點。 (實施例3) 本實施例之轉寫材,係本發明之第2轉寫材的另一例 。本實施例之轉寫材雖與實施例2之轉寫材的配線層具有 不同的構造,但因其圖式爲共通,因此,利用在實施例2 所用之圖5 (a)〜(e)來說明。 首先,準備厚度35μιη的電解銅箔作爲第1金屬層 501。將銅鹽原料溶解於鹼液中,以高電流密度來使其電沉 積於旋轉筒,以製作金屬層(銅層),連續地捲取此銅層 ,來製作電解銅箔。 接著,在前述第1金屬層501之面上,形成由厚度 lOOnm以下之薄鎳鍍敷層所構成之剝離層502。在其上, 以鍍敷法來積層與前述第1金屬層501相同之厚度3μιη電 解銅箔,以作爲配線圖案形成用之第2金屬層503,而製 作出由第1金屬層501、剝離層502、及第2金屬層503之 50 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(π ) 3層構造所構成之積層體。 對此積層體施行粗化處理,使此表面之中心線平均粗 糖度(Ra)變成3μπι左右。再者,前述粗化處理係’藉由 使前述電解銅箔上析出銅微粒來進行。在其上塗佈與實施 例2相同之黏著劑(圖中無顯示),貼上用微影法之乾膜 光阻(DFR) 504。此DFR504係具有耐鍍敷性’具有阻鍍 層的功能。如此一來,如圖5 (a)所示,4層構造之積層 體便被製作完成。 接著,如圖5 (b)所示,將配線圖案部分之DFR504 曝光後,進行顯影,在DFR504的相當於配線圖案之範圍 上,形成深至第2金屬層503之凹部。凹部的深度爲25μιη 。之後,如圖5 (c)所示,以電鍍金法,形成由2μηι厚之 金鏟敷層所構成之第3金屬層505。接著,如圖5 (d)所 示,使其浸漬於剝離液,去除DFR504。 最後,如圖5 (〇所示,藉由浸漬於氯化鐵水溶液之 化學蝕刻法,進行圖案化。與實施例2不同的是,在本蝕 刻製程中,由於金鎪敷層505具有作爲阻蝕層之功能,因 此’可選擇性地去除厚度爲3μιη之第2金屬層503及作爲 薄鍍敷層之剝離層502。結果,因爲能得到在最表層上被 施以金鍍敷之轉寫材,因此,配線層表層便無氧化之疑慮 。如此一來,採用本轉寫材在基板上行成配線圖案後,在 前述配線圖案上進行裸晶片的組裝,便能得到低電阻的連 接。 再者,爲了作比較,對如圖1所示之由銅箔配線一層 51 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 Α7 Β7 五、發明說明(θ ) 來構成配線圖案之轉寫材的表面全體施以金鍍敷’來製作 附有金鍍敷之轉寫材’嘗試對基板進行轉寫時,配線圖案 的轉寫性並沒有受到損傷。因此’在配線圖案的表層上僅 形成金鍍敷層之本實施例之轉寫材的有效性便被確認了。 (實施例4) ^ 如圖6 (a)〜(e)所示,製作出本發明之第3轉寫 材。此第3轉寫材,其配線層的構造係與前述第2實施例 或第3實施例中本發明之第2轉寫材不同。 首先,如圖6 (a)所示,製作第1金屬層601、剝離 層602、第2金屬層603及乾膜光阻(DFR) 604之4層構 造積層體。此積層體的構造及製作方法,與實施例1中圖 4 (Ο所示之積層體一樣,因此在此省略說明。 接著,如圖6 (b)所示,對DFR604之相當於配線圖 •z 案之範圍以外的部分607進行曝光、顯影後,在配線圖案 部分上形成凹部608,其深度相等於DFR604之厚度25μιη 。之後,如圖6 (c)所示,以化學鍍銅法沈積約2μηι之後 ,以電鍍銅法形成15μιη厚之銅鍍敷層(第3金屬層)605 。在本實施例中,更進一步,以電鎪銀法沈積約3μηι厚之 銀鏟敷層(第4金屬層606)。 接著,與實施例2 —樣,如圖6 (d)所示’浸漬在剝 離液中去除DFR。最後,如圖6 (e)所示,寧用浸漬於氯 化鐵水溶液之化學蝕刻法進行圖案化。本蝕刻,基本上雖 是爲了去除3μιη厚之第2金屬層603,但由於銀鍍敷層之 第4金屬層606具有蝕刻光罩的功能,因此,第3金屬層 52 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(y) 又 605及第4金屬層606除了少數之側餓部之外’基本上並 不會被蝕刻,因此能維持其厚度。又,此蝕刻係進行至蝕 刻到剝離層602與第1金屬層601的表層部爲止。 在本實施例中,將第2金屬層603等圖案化之餓刻也 爲短時間即十分足夠。如此一來,便得到在第1金屬層 601表層部上之配線圖案以外的部分形成凹狀之第3轉寫 材。再者,藉由調整蝕刻時間,可任意地控制第1金屬層 601的凹部深度。 a 由於第1、第2及第3金屬層均由銅所構成’因此, 便能在一次的化學蝕刻中,同時蝕刻配線層(第2、第3 金屬層)與一部份的第1金屬層,將第1金屬層表層之配 線圖案以外的部分形成凹狀。本實施例之第3轉寫材係’ 與實施例1 一樣,蝕刻加工至作爲轉寫件層之第1金屬層 爲止。又,與作爲配線層之第2級第3金屬層(銅鍍敷層 )不同之第4金屬層(銀鍍敷層),則採用加成法來形成 〇 如此所製作出之第3轉寫材,用以與作爲轉寫件層之 第1金屬層601、作爲配線層之第2金屬層603、第3金屬 層605、及第4金屬層606進行接著之剝離層602 ’即使其 本身的接著力弱但具有優異之耐藥品性。如此一來’即使 對如圖6 (d)所示之5層構造積層體之全體施以蝕刻處理 ,仍能有效地僅去除第2金屬層603,能在前述積層體不 產生層間剝離的情況下形成轉寫材。再者,前述第1金屬 層601與第2金屬層603之間所介在之剝離層602的接著 53 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) "" --------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(p) 強度係40gf/cm,具有優異之剝離性。 採用如此之第3轉寫材,將第2金屬層603、第3金 屬層605及第4金屬層606所構成之3層構造之配線圖案 轉寫至片狀基材(基板材料)。結果,前述第1金屬層 601與第2金屬層603之間的接著面(剝離層602)便容易 地剝離,能將前述3層構造之配線圖案轉寫至前述基材。 在本實施例,與實施例1 一樣’由於轉寫件層係由 35μιη的銅箔所構成,因此,在轉寫時即使基板變形,轉寫 件層亦能耐得住此變形應力。另一方面,在本實施例之轉 寫材,作爲轉寫件層之第1金屬層的凹部深度確保爲ι〇μηι 左右。如此一來,將此轉寫材壓接於片狀基材時,埋入配 線圖案的部分之基材便易於流入前述凹部,容易控制使圖 案變形之橫方向之變形應力。 因此,在本實施例圖案變形,與第2實施例一樣,僅 爲來自於基材的硬化收縮部分之0.07%。因此,將其蝕刻 至作爲轉寫件層之第1金屬層表面,對應配線圖案之凹凸 形狀的效果已被認可。更,測試轉寫後之配線電阻,與實 施例1比較,藉由使第3及第4金屬層的配線層厚度增加 ,來增大配線截面積,能降低約2〜3成的電阻。 更,本實施例中,因爲在配線層上與基材接觸之最表 層爲銀鍍敷層,因此,如之後的實施例5所示,能使得與 設置於基板內之導電性通孔膠之間的接著性較爲安定。 又,採用本實施例之轉寫材在基板上形成配線圖案的 情況,與前述各實施例一樣,亦可將凹型之配線圖案作爲 54 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^ -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 __ B7 五、發明說明(θ) 覆晶組裝的對位用。又,對應於配線圖案而形成凸部之轉 寫件銅箔(第1金屬層),亦可於轉寫後再利用。 (實施例5) 採用前述實施例4所製作出之第3轉寫材,如圖7 (a )〜(c)所示,製作出複合配線基板。再者,在圖7 ( a) 〜(c),金屬701係對應於實施例4之第3轉寫材中之第 4金屬層606,金屬層702係對應於第3轉寫材之第3金屬 層605,金屬層703係對應於第3轉寫材之第2金屬層603 ,金屬層704係對應於第3轉寫材之剝離層602,金屬層 705係對應於第3轉寫材之第1金屬層601。 首先,準備轉寫配線圖案之基板。此基板係,調製由 下述所示之複合材料所構成之片狀基材706,於其上設置 通孔,在前述通孔內塡充導電性膠707來製得。以下,顯 示前述片狀基材706的成分組成。 (片狀基材706的成分組成) • A1203 (昭和電工製、AS-40 :粒徑12μιη) 90重量% •液狀環氧樹脂(日本雷庫社製、EF-450) 9.5重量% •碳黑(東洋碳社製)0.2重量% •偶合劑(味之素社製、鈦酸酯系·· 46Β) 0.3重量% 將前述各成分依前述組成秤重,對該等之混合物添加 作爲黏度調整用溶劑之甲基乙基酮溶劑,直到前述混合物 的漿料黏度變成約20Pa · s。接著,再加入氧化鋁之微粒 ,在鍋中以轉速500rpm的條件下混合48小時,調製出漿 55 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(β) 接著,準備75μηι厚之PET膜作爲脫模膜,在此PET 膜上,採用前述漿料,以刮塗法造出間隔約〇.7mm之造膜 片。然後,將此造膜片在l〇〇°C下放置1小時’使前述片 中之前述甲基乙基酮溶劑揮發,去除前述PET膜,製作出 厚度350μιη之片狀基材706。由於前述鎔劑的去除是在 l〇〇°C進行,因此,前述環氧樹脂仍在未硬化狀態,前述片 狀基材706因而具有可撓性。 利用此片狀基材的可撓性,以二氧化碳雷射將其切成 既定的大小,在間距爲〇.2mm〜2mm之等間隔的位置上設 置0.15mm的貫通孔(通孔)。接著,以網版印刷法將通 孔塡充用導電性膠707塡充於此貫通孔內,製作出前述基 板。前述導電性膠707係,利用以下的材料依以下的組成 來調製,採用3根輥子所混練出來之物。 (導電性膠707的成分組成) •球麵粒子(三井金屬礦業製:粒徑2μπι) 85重量% •雙酚Α型環氧樹脂(油化殼_氧製、艾皮克特828) 3雷量% •縮水甘油酯系環氧樹脂(東都化成製、YD-ΠΙ ) 9 ^量% •胺加成化合物硬化劑(味之素社製、MY-24) 接著,如圖7 (a)所示,在前述片狀基材706的兩面 上,將實施例4所示之第3轉寫材之第4金屬層401與其 接觸來配置,採用熱壓機,在衝壓溫度120°C、壓力約9.8 X 105Pa ( lOkgf/cm2)下加熱加壓處理5分鐘。經由此加熱 加壓處理,前述片狀基材706及導電性膠707中之環氧樹 脂便熔融軟化,如圖7 (b)所示,前述第2、第3及第4 56 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(π ) , 金屬層703、702、701所構成之配線層係埋入於片狀基材 706 中。 接著,使加熱溫度更進一步上升,在溫度175°C處理 60分鐘,使前述環氧樹脂硬化。如此一來,前述片狀基材 706與第2、第3及第4金屬層703、702、701便強力地接 著;又,前述導電性膠707與前述第4金屬層701便成爲 電氣連接(內通孔連接),且被強力地接著。 從如此之圖7 (b)所示之積層體,藉由將作爲前述轉 寫件層之第1金屬層705與剝離層704同時剝離,而得到 如圖7 (〇所示之兩面上被轉寫了第2、第3、第4金屬 層703、702、701之配線基板。將此配線基板稱爲配線基 板7A。在此配線基板7A,在前述第1金屬層705的表層 上,形成了對應於以蝕刻來形成之凹部所具深度之凹部, 在前述凹部之底部,形成了第2、第3、第4金屬層703、 702、70卜 更進一步,除了在本實施例所製作出之前述配線基板 7A之外,也製作出採用實施例1中所說明之第1轉寫材, 來轉寫配線圖案所得之配線基板(稱爲配線基板7B)。接 著,對該等配線基板7A · 7B進行焊料熔焊測試、溫度循 環測試,來評估其可靠度。各試驗方法係如下所述。 (焊料熔焊測試) 採用帶狀式熔焊裝置(松下電器產業株式會社製), 設定最高溫度爲260°C,在前述溫度作10次10秒鐘的處 理。 57 ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(妙) (溫度循環測試) 設定高溫側125°C、低溫側_60°C ’在各溫度均保持30 分鐘,操作200次的循環。 結果,前述配線基板7A、7B,即使在進行前述各測 試之後,形狀上均不會產生龜裂,以超音波偵測裝置也偵 測出無異常。又,導電性樹脂膠707所造成之內通孔連接 電阻也與初始電阻大致相同。 惟,與前述各測試前之初期性能幾乎沒有產生變化, 惟在變化率方面,相對於配線基板7A之5%以下的變化 率,配線基板7B的變化率爲10%以下。雖然任一配線基 板的通孔連接均具有充分之安定性,但是,在配線層與導 電性樹脂膠的連接部位上存在著銀鍍敷層之配線基板7A, 係能實現具有較安定之通孔連接。 (實施例6) 採用前述實施例1所製作出之轉寫材,製作出如圖8 所示之陶瓷配線基板。 首先,準備欲轉寫配線圖案之基板。此基板係調製含 有低溫燒成陶瓷材料與有機黏合劑之低溫燒成陶瓷生胚 805,於其內設置通孔,塡充導電性膠806於前述通孔內來 製作。以下,表示前述生胚805的成分組成。 (生胚805的成分組成) •陶瓷粉末ai2o3與矽硼酸鉛玻璃的混合物(日本電氣玻 璃社製:MLS-1000) 88重量% •甲基丙烯酸系丙烯基黏合劑(共榮社化學製、歐力寇克 58 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公董) ----------------^-----1—^ AW. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(d) 斯7025) 10重量% ^ • BBP (關東化學社製)2重量% 將前述各成分依前述組成秤重,對該等之混合物添加 作爲黏度調整用溶劑之甲苯溶劑,直到前述混合物的漿料 黏度變成約20Pa · s。接著,再加入氧化鋁之微粒,在鍋 中以轉速500rpm的條件下混合48小時,調製出漿料。 接著,準備75μιη厚之聚苯硫(PPS)膜作爲脫模膜, 在此PPS膜上,採用前述漿料,以刮塗法造出間隔約 0.4mm之造膜片。然後,使前述片中之前述甲苯溶劑揮發 ,去除前述PPS膜,製作出厚度220μιη之生胚805。由於 此生胚805,在作爲有機黏合劑之前述甲基丙烯酸系丙烯 基黏合劑中添加了可塑劑ΒΒΡ,因此具有可撓性及良好的 熱分解性。 利用此生胚805的可撓性,可將其切割成既定的大小 ,利用衝床機在間距爲〇.2mm〜2mm之等間隔的位置上設 置直徑0.15mm的貫通孔(通孔)。接著,以網版印刷法 將通孔塡充用導電性膠707塡充於此貫通孔內,製作出前 述基板。前述導電性膠806係,利用以下的材料依以下的 組成來調製,採用3根輥子所混練出來之物。 (導電性膠806的成分組成) •球狀銀粒子(三井金屬礦業製:粒徑3μη〇 75重量% •丙烯基樹脂(共榮社化學製、聚合度lOOcps) 5重量% •矽硼酸玻璃的混合物(日本電氣玻璃社製)3重量% •蔥品醇(關東化學社製)12重量% 59 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 __________ B7 五、發明說明(分) • BBP (關東化學社製)2重量% , 接著,在前述基板的兩面上,將實施例1所製作出之 第1轉寫材之第2金屬層(配線層)與其接觸來配置,採 用熱壓機,在衝壓溫度70°C、壓力約5.88Xl06Pa ( 60kgf/cm2)下加熱加壓處理5分鐘。經由此加熱加壓處理 ,前述基板中之丙烯酸樹脂便熔融軟化,前述第1轉寫材 之第2金屬層(配線層)、剝離層及第1金屬層(轉寫件 )的一部份(凸部)便埋入於前述基板中。 冷卻此積層體之後,將前述之作爲轉寫件。之第1金屬 層及剝離層自前述積層體剝離,只殘留前述第2金屬層, 如圖8所示,在基板的兩面上形成了具有由前述第2金屬 層所構成之配線層801之配線基板800。 然後,在此配線基板的兩面上,積層在燒成溫度下不 燒結之氧化鋁生胚,藉由在氮環境氣氛下脫黏合劑及燒成 來進行固定。首先,爲了去除前述生胚805中之有機黏合 劑,使用電氣爐,在氮氣中加熱,以25°C/小時的升溫速率 升至700°C,在溫度700°C下處理2小時。然後,使用帶狀 爐,將已經做完前述脫黏合劑處理之配線基板,在氮氣中 、900°C下處理20分鐘來進行燒成。其操作條件爲,升溫 20分鐘、降溫20分鐘、進出共計60分鐘。燒成後,便能 容易地去除前述氧化鋁生胚。如此一來,便製作出低溫燒 成陶瓷配線基板800。 在此配線基板800的兩面上,形成了深度相當於前述 第1轉寫材之第1金屬層凹凸厚度之凹部,在前述凹部的 60 " 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱^ --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 __ B7 五、發明說明(ο ) 底部上則形成了由前述第2金屬層所構成之配線層801。 又,前述配線基板800的兩面配線層801係藉由使導電性 膠806燒結所構成之導電性金屬燒結通孔,向厚度方向來 作電氣連接。在本實施例中,如圖8所示/此配線基板 8〇5的第2金屬層801上,形成了金鍍敷層802之構成。 接著,針對在前述低溫燒成陶瓷配線基板800的表面 上,以覆晶組裝裸晶半導體905之構成來說明。圖9所示 係將裸晶半導體905組裝於前述陶瓷配線基板800上之構 成槪略截面圖。 首先,在裸晶半導體905表面的鋁墊904上,採用打 線法形成由金線所導致的突起凸塊903,在前述凸塊903 上轉寫熱硬化性之導電性接著劑(無圖示接著,在前 述陶瓷配線基板800表面的凹部(配線圖案部)上,使突 出凸塊903對位,透過前述導電性接著劑使突出凸塊903 接著於金鎪敷層802,來組裝半導體905。結果,在採用如 前述之第1轉寫材來轉寫第2金屬層(配線層801)所形 成之前述凹部上,前述凸塊903與配線層(第2金屬層 801及金鍍敷層802)係被連接在一起。 藉由焊料熔焊測試與溫度循環測試,對此覆晶組裝基 板進行可靠度評估。前述各測試係在與前述實4施例4相同 條件下進行。結果,將半導體905以覆晶組裝之陶瓷配線 基板800,即使在進行前述各處理之後,幾乎沒有凸塊接 觸電阻的變化,相當安定。 再者,在本實施例,圖2所示之轉寫材,採用以銀鍍 61 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(2〗〇 X 297公釐) 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(P ) 敷構成第2金屬層、以銀的圖案鍍敷層來構成第3金屬層 之轉寫材,一旦進行轉寫,便能在前述陶瓷生胚805上形 成銀鍍敷配線圖案。此時,在製程中,因爲能在大氣中脫 黏合劑、燒成,因此,從成本上來看是有利的。又,配線 的抗氧化性也顯著提高。 (實施例7) , 採用轉寫材與由前述實施例5同樣製作出之複合材料 所構成之基板,來製作多層配線基板。圖10所示係多靥配 線基板的製作製程之一例的槪略截面圖。 在圖 10 ( a)〜(j)中,1001a、1001b、1001c 所希 係基板用片,10〇2a、10〇2b、1002c所示係作爲轉寫件之 第1金屬層,1003a、l〇〇3b、l〇〇3c所示係導電性膠, l〇(Ma、HHMb、10(MC所示係作爲配線圖案之第2金屬膺 ,l〇〇5a、l〇〇5b、1005c 所示係剝離層,A、B、C、D 所 示係轉寫材,E所示係多層配線基板。 又,在圖10 (a)〜(i)中,圖10 (a)、(d)與( g)所示係,採用轉寫材A與基板i〇〇ia來製作單層配線 基板之製程。同樣地,圖10 (b)、(e)與(h)所示係 ’採用轉寫材B與基板l〇〇ib來製作單層配線基板之製程 。圖10(e)、(f)與(i)所示係,採用轉寫材c與基板 1001c來製作單層配線基板之製程。又,圖1〇 (j)所示係 ’將前述3種單層配線基板積層來製作出之多層配線基板 E °再者,只要沒有特別顯示,前述各個單層配線基板係 與實施例5同樣地製作。 62 --------------------訂---------^ (請先閱讀背面之注意事項再填寫本頁> 本紙張尺度適用中國國家標準(CNS)A4規格(210 297公釐) 1225762 經濟部智慧財產局員工消費合作社印製 A7 ____B7___ 五、發明說明Uf ) 首先,分別製作圖10(a)、(b)、(C)所示之轉 寫材A、B、C與D。首先,利用與前述實施例1同樣的製 箔方法,製作作爲第1金屬層1002a、1002b、1002c、 l〇〇2d之電解銅箔35μιη。 接著,在前述第1金屬層1002a、1002b、1002c、 1002d的粗面上,形成厚度lOOnm以下之由Ni- P合金鍍 敷層所構成之剝離層1005a、1005b、1005c與1005d,再 採用與前述實施例1 一樣之電鍍法,在其上方積層作爲配 線圖案形成用之第2金屬層l〇〇4a、1004b、1004c與 1004d之9μιη厚電解銅箔,來製作3層之積層體。再者, 作爲前述剝離層,亦可採用鉻鍍敷層。 接著,從前述配線圖案形成用之第2金屬層1004b與 1004c側,採用只會蝕刻銅之鹼性系氯化銅水溶液來進行 蝕刻,將第2金屬層1004b與1004c形成任意的配線圖案 ,得到圖10(b)、(c)所示之轉寫材B與C。同樣地, 從前述配線圖案形成用之第2金屬層1004a與1004d側, 利用化學蝕刻法進行銅及Ni- P合金鍍敷層的蝕刻,將第 2金屬層1004a與1004d形成任意的配線圖案的同時,在 第1金屬層l〇〇2a與1002d的表層部上,形成對應於前述 配線圖案之凹凸。再者,凸部係對應於配線圖案部分,凹 部係對應於配線圖案以外的部分。如此一來,變得到如圖 1〇 (a)與(d)所示之轉寫材A與D。 ^ 接著,如圖10(a)、(b)、(c)所示,在基板用 片1001a、1001b、1001c上,分別接觸配置著前述轉寫材 63 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(p) , A、B、C、D 之前述第 2 金屬層 1004a、1004b、1004c 與 1004d。再者,圖10 (c)中,在基板用片1001c的兩面上 ,分別配置轉寫材C與D。 然後,如圖10(d)、(e)、(f)所示,將前述轉 寫材 A、B、C、D 與基板 1001a、1001b、1001c、1001d 的積層體,在溫度l〇〇°C、壓力約9.8Xl05Pa (lOkgf/cm2 )下,進行5分鐘的加壓加熱處理,使得前述基板用片 1001a、1001b、1001c中的環氧樹脂熔融軟化‘,第2金屬 層1004a、1004b、1004c、1004d便分別被埋入前述基板用 片 1001a、1001b、1001c、1001d 之中。 接著,自前述積層體,將前述第1金屬層l〇〇2a、 1002b、1002c、1002d 與前述剝離層 1005a、1005b、1005c 、1005d —同剝離,來使得僅有前述第2金屬層1004a、 1004b、1004c、1004d 被留在基板用片 l〇〇la、1001b、 1001c上。如此一來,便能得到表面爲平坦之單層配線基 板(圖10 (h))、配線層部分爲凹狀之單層配線基板( 參考圖10(g))、以及一面爲平坦、另一面之配線層部 分爲凹狀之單層配線基板(圖10 (i)),等3種單層配線 基板。 最後,如圖10 (j)所示,將前述3種單層配線基板 重疊,在溫度 175°C、壓力約 7.84Xl06Pa (80kgf/cm2)下 ,加熱加壓1小時,以使其熱硬化收縮,而能得到多層配 線基板E。藉由此處理,前述基板用片1001a、1001b、 1001c及導電性膠l〇〇3a、1003b、1003c中的環氧樹脂便 64 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂---------線 (請先閱讀背面之注咅?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(u) 硬化,而能保持多層配線基板E的機械強度。又,第2金 屬層1004a、1004b、1004c、l〇〇4d,係藉由零電性樹脂貫 通孔1003a、1003b、1003c來互相作電連接。多層配線基 板E,如前所述,在重疊單層配線基板之後,使其作一次 熱硬化收縮,因此,完全沒有產生孔對孔構造中之孔偏差 〇 如此所製作出之前述多層配線基板E,因爲能產生線 寬50μιη左右之微細配線圖案,而且具有IVH構造,因此 ,可作爲極小型、高密度之組裝用配線基板。特別是,採 用本發明之轉寫材來轉寫形成配線圖案,因辱不會發生微 細配線圖案所集中之表層面的配線位置偏差,因此,便能 期待良率的提高。 更,因爲組裝晶片等之表層的組裝配線層爲凹狀,因 此,便能輕易地進行覆晶組裝。再者,本發明之多層配線 基板,並不被限制在前述構造,例如,其內層亦可採用具 有前述凹部之配線層的單層配線基板。即使在此種情況之 多層基板,亦能以低電阻來進行高可靠度之通孔連接。 又,若是第2金屬層爲銅箔時,亦可在亭上層部形成 爲了防止氧化之金鍍敷層。此時,若是金鎪敷層的表面也 相對於基板表面形成凹部,即使在微細的配線圖案下,也 能保持沿面距離,有益於防止電致遷移。 再者,在本實施例雖使用複合基板,但是,基材並不 被限定於此,亦可使用陶瓷生胚。此時,只要變更在本實 施例中所說明之製造程序之燒成製程,便能藉由同樣的製 65 本ϋ尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂-------—線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(π ) 造程序來實現多層配線基板。 又,在本實施例中,雖使用由單層配線層之金屬層所 構成之第1轉寫材來作爲轉寫材,但若是採用第2或第3 轉寫材,便能實現,可實現具有由複數金屬層所構成之配 線圖案的多層配線基板。 (實施例8) 採用在前述實施例1中所說明之第1轉寫材,將陶瓷 基板與至少含有熱硬化性樹脂之基板積層,製作出多層配 線基板。 首先,準備欲被轉寫配線圖案之片狀基材,即陶瓷配 線基板1608 (參考圖16 (b))。此片狀基材係由,調製 含有低溫燒成陶瓷材料與有機黏合劑之低溫燒成陶瓷生胚 ,於其內設置通孔,塡充導電性膠1609於前述通孔內來製 作。以下,表示前述生胚的成分組成。 (生胚的成分組成) •陶瓷粉末ai2o3與矽硼酸鉛玻璃的混合物(日本電氣玻 璃社製:MLS-1000) 88重量% •甲基丙烯酸系丙烯基黏合劑(共榮社化學製、歐力寇克 斯7025 ) 10重量% • BBP (關東化學社製)2重量% 將前述各成分依前述組成秤重,對該等之混合物添加 作爲黏度調整用溶劑之甲苯溶劑,直到前述混合物的漿料 黏度變成約20Pa · s。接著,再加入氧化鋁之微粒,在鍋 中、轉速500rpm的條件下混合48小時,調數出漿料。 66 ϋ張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(π) 接著,準備75μιη厚之聚苯硫(PPS)膜作爲脫模膜, 在此PPS膜上,採用前述漿料’以刮塗法造出間隔約 0.4mm之造膜片。然後,使前述片中之前述甲苯溶劑揮發 ,去除前述PPS膜,製作出厚度220μιη之生胚。由於此生 胚在作爲有機黏合劑之前述甲基丙烯酸系丙烯基黏合劑中 添加了可塑劑ΒΒΡ,因此具有可撓性及良好的熱分解性。 利用此生胚的可撓性,將其切割成既定的大小,利用 衝床機在間距爲〇.2mm〜2mm之等間隔的位置上設置 0.15mm的貫通孔(通孔)。接著,以網版印刷法將通孔塡 充用導電性膠1609塡充於此貫通孔內,製作出前述片狀基 材。前述導電性膠1609係,利用以下的材料依以下的組成 來調製,採用3根輥子所混練出來之物。 (導電性膠1609的成分組成) •球狀銀粒子(三井金屬礦業製:粒徑3μιη) 75重量% •丙烯基樹脂(共榮社化學製、聚合度lOOcps) 5重量% •蔥品醇(關東化學社製)15重量% • BBP (關東化學社製)2重量% 接著,在前述基板的兩面上,將實施例1所製作出之 第1轉寫材之第2金屬層(配線層)與其接觸來配置,採 用熱壓機,於衝壓溫度70°C、壓力約5·88 X 106Pa ( 60kgf/cm2)下加熱加壓處理5分鐘。經由此加熱加壓處理 ,前述片狀基材中之丙烯酸樹脂便熔融軟化,前述第1轉 寫材之配線層(第2金屬層)、剝離層及轉寫件(第i金 屬層)的表層部(凸部)便埋入於前述片狀基材中。 67 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(α) 冷卻此積層體之後,將作爲轉寫件之第1轉寫材與剝 離層一同自前述積層體剝離,只殘留前述第2金屬層於積 層體上,便能得到如圖16 (b)中所示,在兩面上具有由 第2金屬層所構成之配線層1610之陶瓷配線基板1608 ° 然後,在此陶瓷配線基板1608的兩面上,積層在燒 成溫度下不燒結之氧化鋁生胚,藉由在氮環境氣氛下脫黏 合劑及燒成來進行固定。首先,爲了去除前述陶瓷配線基 板1608中之有機黏合劑,使用電氣爐,在氮氣中加熱,以 25°C/小時的升溫速率升至700°C,在溫度700°C下處理2 小時。然後,使用帶狀爐,將已經做完前述脫黏合劑處理 之陶瓷配線基板1608,在氮氣中、900°C下處理20分鐘來 進行燒成。其操作條件爲,升溫20分鐘、降溫20分鐘、 進出共計60分鐘。燒成後,便能容易地去除前述氧化鋁生 胚。 , 更,如圖16 (b)所示,將前述所製作出之陶瓷配線 基板1608夾住,如圖16 (a)〜(c)所示,積層由複合 材料構成之配線基板16〇5、1606、16〇7,得到全層層間連 接之積層體。 在此,說明複合配線基板1605等之製造方法。如隆| 16 (a)及圖Ιό (b)的最上段所示,採用本發明之第〖轉 寫材1601 (與實施例1 一樣),將已被形成於此第1轉寫 材上之配線圖案,轉寫至未硬化狀態之複合片(與實施例 5同樣的組成)1602,如此來製作具有配線圖案1604之單 層配線基板16〇5。再者,在複合片16〇2係形成貫通孔, 68 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 1225762 A7 _ B7 五、發明說明(π ) 在貫通孔內塡充導電性膠1603。用同樣的方法,來製作採 用複合片1602之單層配線基板1606及1607。 之後,在前述陶瓷配線基板1608的兩面,將前述複 合單層配線基板1605〜1607積層,在衝壓溫度200°C、壓 力約2.94Xl06Pa (30kgf/cm2)下加熱加壓處理60分鐘。 經由此加熱加壓處理,單層配線基板1605〜1607中之複合 片1602中之丙烯基樹脂便熔融軟化,如圖16 (c)所示’ 含有陶瓷層1608之全體配線基板便被一起硬化。 藉由與本實施例同樣的方法,製作出如圖11或圖12 所示之由複合配線基板1602及陶瓷配線基板1608所構成 之多層配線基板。此構成係與圖11及圖12所示之多層配 線基板一樣。 使用X光來觀察以本實施例之方法所製作出之圖11 及圖12所示多層配線基板,發現在陶瓷層上完全沒有觀察 到龜裂等損傷處。 又,評估本多層配線基板的通孔電阻,確認其具有低 電阻之通孔連接。 ' 再者,如圖11所示,在陶瓷配線基板1608不形成內 通孔,採用Ba — Ti- Ο系陶瓷作爲電容層,亦能容易地實 現高電容値10〜500nF/cm2。 又,圖11所示之內層電極層,可在樹脂基板層1602 形成,亦可在陶瓷層1608層內形成。 更,在本實施例中,雖採用第1轉寫材來形成各單層 配線基板的配線層,但若是採用第2或第3轉寫材,便能 69 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ' ' -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 _B7 五、發明說明(u) 製作具有由複數金屬層所構成之配線層之多層配線基板。 (實施例9) 與實施例8的構成大致相同,但是,構成陶瓷層之陶 瓷配線基板是以圖17(a)〜(〇)所示的方式來製作出只有在高 溫下才會燒結之氧化鋁之類的材料所構成之奪層配線基板 〇 本實施例之多層配線基板,其特徵在於,具有:低溫 燒成陶瓷所無法實現之高強度、高熱傳導基板,銅涪等之 低電阻配線。 首先,準備作爲陶瓷配線基板的材料之氧化鋁生胚。 對其設置貫通孔,在塡充後述之導電性膠之前進行燒成。 在燒成製程中,由於貫通孔的位置資料與後述之樹脂系基 板(複合配線基板)共有,因此,在此氧化鋁生胚的兩面 上,積層在燒成溫度下不會燒結之SiC所構成之生胚,經 由在大氣環境氣氛下脫黏合劑及燒成來進行固定。首先, 爲了去除前述氧化鋁生胚中之有機黏合劑,使用電氣爐, 在氮氣中加熱,以25°C/小時的升溫速率升至700°C,在溫 度1600°C下處理2小時來進行燒成。燒成後,便能容易地 除去SiC層,可在平面方向上無收縮狀態得到燒結之 Al2〇3基板1708。再者,在本實施例中雖使用約束層之無 收縮製程,但是,也可利用修正收縮量之一般的3次元等 si 向收縮燒結。 接著,在氧化鋁基板17〇8上所預先形成之直徑 0.15mm的貫通孔內,以網版印刷法將貫通孔塡充用熱硬化 70 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) --------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(/,?) 型導電性膠1704塡充於此貫通孔內。前述導電性膠1704 可採用與實施例8中所說明之導電性膠具有相同成分組成 之物。 更,如圖17 (b)所示,將氧化鋁基板1708夾住,積 層採用複合片1702之配線基板1705〜1707,如圖17 (c) 所示’得到實現全層層間連接之多層配線基板1709。 在此,說明採用複合片1702之配線基板1705〜1707 的製造方法。如圖17 (a)所示,將本發明之第1轉寫材 1701 (與實施例8 —樣)壓接於未硬化狀態之複合片17〇2 (與實施例8的構成一樣)。 再者,在複合片1702形成貫通孔,在貫通孔內塡充 導電性膠1704(與塡充於氧化鋁基板1708內之導電性膠相 同)。又,作爲形成此貫通孔時的位置資料,可採用與氧化 鋁基板1708之貫通孔形成時所用之相同資料。 接著,與前述實施例8 —樣,藉由一同剝離作爲轉寫 件之第1轉寫材與剝離層,使得僅有第1轉寫材的配線層 留在複合片1702上。如此一來,如圖π (b)的最上段所 示,便製作出具有配線層1703的複合配線基板1705。使 用同樣的方法,來製作複合配線基板1706 · 1707。 之後,在氧化鋁基板1708的兩面上,將複合配線基 板1705〜1707積層,在衝壓溫度200°C、壓力約2.94X 106Pa (30kgf/cm2)下作熱壓處理60分鐘。經由此加熱加 壓處理,前述複合配線基板1705〜1707中之丙烯樹脂便熔 融軟化,如圖17 (〇所示,包含氧化鋁基板U708之全體 71 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 Α7 Β7 五、發明說明(7。) 配線便被一起硬化,製作出多層配線基板1709。再者,此 構成與圖13所示之多層配線基板一樣。 使用X光來觀察圖17 (C)及圖13所示之多層配線基 板,在氧化鋁層上完全沒有觀察到龜裂等損傷處。再者’ 由於氧化鋁層具有高機械強度,因此,即使衝壓爲約9.8X 106Pa ( lOOkgf/cm2),也不會觀察到龜裂等損傷,可得到 具有優異之壓接強度等機械強度的多層配線基板° 又,評估多層配線基板1709的通孔電阻,被形成在 複合層上之銅箔配線係作爲形成在氧化鋁層上之低電阻配 線來作用,確認其具有低電阻之通孔連接與涼線電阻。再 者,多層配線基板1709的熱傳導率,由於採用高熱傳導率 之複合片作爲樹脂系基板,因此具有約6W/m · K之高熱 傳導率。 再者,本實施例中,在陶瓷層與複合層雖採用完全相 同的導電性樹脂膠來形成內通孔,但是也可分別使用不同 的熱硬化性導電性膠。又,作爲陶瓷層之基材,也不限定 於氧化鋁,亦可採用具有高熱傳導性之A1N與低溫燒成之 玻璃陶瓷等中任一種。 (實施例10) 實施例8或實施例9之多層配線基板,係在表層配置 著採用樹脂系片之配線基板,內層配置著陶瓷配線基板; 相對於此’本實施例之多層配線基板,如圖Μ所示,係以 陶瓷層1801、樹脂系片1803、陶瓷層1802的順序被積層 的。亦即’陶瓷配線基板被配置在表層,採用樹脂系片之 72 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 ___ B7 五、發明說明(w) 配線基板被配置在內層。 本實施例之多層配線基板係採用Nd205 *Ti〇2.Si〇2 系之玻璃陶瓷等高介電常數層作爲陶瓷層1801,Al2〇3與 矽硼酸玻璃所構成之低介電常數層作爲陶瓷層。1802,隔著 樹脂系片1803,實現了不同介電常數之異種積層。 惟’陶瓷層並不限定於此種組成,如肥粒體(ferrite )等磁性體與Ba- Ti- Ο系之電介質等之異種積層體亦被 實現。 本多層配線基板的優點如下所述。第1爲,要直接積 層異種的陶瓷層時,由於相互擴散和板彎等問題,在某些 陶瓷層種類會產生組合困難的情形;但是,藉由在陶瓷層 間存在樹脂系片,便與陶瓷層種類無關,能輕易地實現異 種間之積層。第2爲,藉由在陶瓷層間存在樹脂系片,積 層時便不會對陶瓷層產生龜裂等損傷。 本實施例之多層配線基板係,如圖18所示來製作。 首先,準備Nd2〇5 · Ti02 · Si02系玻璃陶瓷生胚18〇1 ’與Ah〇3層和矽硼酸玻璃所構成之生胚ι8〇2 (同實施例 8) ° 在該等層上設置通孔,於其內塡充導電性膠1803 (同 實施例8)之後,如圖18 (a)所示,邊將已形成配線圖案 之轉寫材1804與1805從兩面來對位邊重疊形成積層體, 如圖18 (b)所示,在80°C下加熱加壓後剝離轉寫件,藉 此’如圖18 (c)所示,使得轉寫材18〇4與18〇5的配線 圖案被轉寫至生胚1801上。同樣地,也將配線圖案轉寫至 73 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(γ) 生胚1802上。 再者,本實施例中,由於採用接腳積層作爲製作前述 積層體時的對位手段,因此在生胚1801及18〇2的既定位 置上,預先鑿出直徑3mm〜3.3mm的貫通孔。由於生胚 1801及1802的貫通孔位置資料係與樹脂系基板共有,因 此,必須在燒成製程中不使其產生收縮。因此,在前述積 層體的兩面上,積層在燒成溫度下不會燒結之ai2o3所構 成之生胚,在大氣環境氣氛中進行脫黏合劑及燒成來行固 定。首先,爲了去除前述生胚1801 · 1802中之有機黏合劑 ,使用電氣爐,在氮氣中加熱,以25°C/小時的升溫速率升 至700°C,在溫度900°C下處理2小時來燒成。燒成後,便 能得到能容易去除ai2o3層、在平面方向無收縮狀態下被 燒結之Nd205 · Ti02 · Si02系基板(1801 )與A1203基玻 璃陶瓷基板(1802)。 接著,如圖18 (d)所示,在陶瓷層間,亦即生胚 1801 · 1802之間,配置塡充著導電性膠1806之複合片基 板1807,預先以接腳對位之後,在衝壓溫度170°C、壓力 約7.84X 106Pa (80kgf/cm2)下熱壓處理30分鐘。 在此,對位用接腳的直徑若爲3mm ,在未塡充導電 性膠之通孔會見到部分收縮,在部份的通孔會產生接腳 不易通過之情況。惟,考慮收縮量、預先衝出若干大(直 徑約爲3.06mm〜3.3mm)之通孔上,便能毫無問題地使接 腳貫通。在此種情況下,亦可使衝孔直徑爲3mm,而使接 腳直徑小於3mm來對應。 74 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(p) 又,經由積層衝壓時之加熱加壓處理,前述複合片 1807中之環氧樹脂便熔融軟化’可得到與作爲陶瓷層之生 胚1801 · 1802 —體化之多層配線基板(圖18 (e))。此 構成係與圖14之構成一樣。 再者,本實施例之複合片1807並沒有形成配線圖案 ,但是,視情況而定,亦可在未硬化的狀態下預先轉寫配 線圖案。 又,本實施例中,雖採用由無機塡充劑與環氧樹脂所 構成之複合片’但並不限定於此’亦可採用擇自不含無機 塡充劑之樹脂片、含有玻璃布之膠片、芳族聚醯胺樹脂與 玻璃織布所構成之膠片等任一種材料。 又,在本實施例中,雖採用在平面方向上幾乎沒有收 縮之燒結製程,但是’也可採用修正收縮量之一般的3次 元等向燒結方法。 觀察圖18(e)所示之多層配線基板,發現完全沒有於陶 瓷層發生龜裂等之損傷部位。 又,評估本積層體之通孔電阻,確認其具有低電阻通 孔連接。又,在使本多層配線基板吸濕後(85°C、85Rh、 168小時)在230°C下通過熔焊爐(JEDEC Level 11 ),與 僅積層樹脂系基板時之通孔連接電阻相比,其能達成電阻 變動相當小之通孔連接。此爲陶瓷層具有高耐濕性所致之 效果。 另一方面,例如,如圖15所示,在圖14 (或圖18 (e ))所示之多層配線基板之表層兩面上,更進一步試作積 75 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(卟) 層樹脂系層1807之構成(陶瓷層、樹脂系層的構成與本實 施例相同),對其進行落下測試,與僅由陶瓷配線基板單 獨構成之配線基板相比,確認其龜裂等損傷極不容易發生 〇 再者,用於最表層之樹脂系層1807之基材,不一定 要選擇在內層所用之複合片,可配合用途來_擇玻璃環氧 樹脂等材料。 從該等結果也可看出,若根據本實施例,便能實現同 時具有陶瓷與樹脂兩方優點之基板。 如以上所述,若根據本發明,便能提供在低溫下將無 圖案偏差之微細配線圖案確實且容易地轉寫之轉寫材;藉 由使用此轉寫材,能實現具有微細配線圖案、有利於半導 體覆晶組裝等之配線基板。 更,由於在轉寫材上配線層成凸狀,因、此容易壓縮 IVH,有利於使通孔連接安定化。 又,本發明之轉寫材,由於僅轉寫配線圖案(第2金 屬層等),因此,能再利用作爲轉寫件之第1金屬層的構 成材料,能降低成本,極有工業上之用途。 又,本發明之配線基板,由於採用本發明之轉寫材, 因此爲配線部分不突出於基板外之構成。如此一來,若採 本發明之配線基板,就能使得以往積層時由於對陶瓷層損 傷所導致形成困難的問題被解決,而能容易地製作積層陶 ’z 瓷配線基板與與樹脂系配線基板之多層配線基板。 再者,在實施例1〜10之各轉寫材,爲能使配線圖案 76 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂---------線 (請先閱讀背面之注咅?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 _ B7 五、發明說明(π) 做電氣連接,可形成電感器、電容器、電阻_、或是半導 體元件等之電路元件’再與配線圖案〜同轉寫於基板上。 再者,電感器、電容器及電阻器等被動元件以網版印刷等 印刷法來形成於轉寫材上爲佳。 (實施形態5) 上述各實施形態中,係針對爲將配線圖案轉寫於基板 所採用之轉寫材(第1〜第3轉寫材)進行了說明;在以 下的實施形態中’將針對本發明其他轉寫材,爲了將配線 圖案與電路元件同時轉寫至基板之轉寫用元痒配線圖案形 成材進行說明。 本發明之轉寫用兀件配線圖案形成材的一實施形態( 以下,稱作第4轉寫材)的槪略截面圖如圖19 及圖 19 ( b)所示。 如圖19 (a),作爲第4轉寫材其中一形態之轉寫材 2001A之構成係,在作爲第1金屬層之脫模轉寫件用金屬 箔2101、以及在其上形成作爲第2金屬層之配線用金屬箔 2102之2層構造所形成之轉寫用配線圖案形成材上,爲與 配線用金屬箔2102作電氣連接,以印刷法形成電路元件, 亦即電感器2103、電容器2104及電阻器2105。 又,如圖19 (b)所示,作爲第4轉寫材另一形態之 轉寫材2001B,基本上與圖19 (a)之轉寫材2001A具有 相同之構成,但是不僅僅是電感器2103、電容器2104及 電阻器2105等被動元件,半導體晶片2106等主動元件也 藉由連接部2107,和配線用金屬箔2102被連接,成覆晶 77 ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 _ B7 五、發明說明(7*0 組裝形態。 將圖19 (a)及(b)所示之轉寫材分別壓接於基板後 ,藉由僅剝離脫模轉寫件2101,可將除了脫模轉寫件2101 以外的元件,亦即配線用金屬箔2102、電感器2103、電容 器2104及電阻器2105等被動元件,以及半導體晶片2106 等主動元件,轉寫至基板上。 (實施形態6) 接著,將本發明之其他轉寫用元件配線圖案形成材( 以下,稱爲第5轉寫材)的實施形態的構成槪略示於圖20 〇 如圖20所示,第5轉寫材2002係由,作爲第1金屬 層之脫模轉寫件用金屬箔2201、被形成在其上之剝離層 2202、再於其上所形成之作爲第2金屬層之配線用金屬箔 2203之3層構造所形成之轉寫用配線圖案形成材上,以印 刷法來形成電感器2204、電容器2205及電阻器2206,與 前述配線用金屬箔2203作電氣連接。 (實施形態7) 接著,將本發明之再一其他轉寫用元件配線圖案形成 材(以下,稱爲第6轉寫材)的實施形態的構成槪略示於 圖21。 如圖21所示,第6轉寫材2003係由,作爲第1金屬 層之脫模轉寫件用金屬箔2301、剝離層2302、及作爲第2 金屬層之配線用金屬箔2303之3層構造所構成之轉寫用配 線圖案形成材上,以印刷法來形成電感器2304、電容器 78 1 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) " ------------裝--------訂---------線 (請先閱讀背面之注咅?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(π) 2305及電阻器2306,與前述配線用金屬箔2203作電氣連 接。 脫模轉寫件用金屬箔2301的表層部上,形成了凹凸 部。前述凹部係對應於配線圖案,在此凸部區域上,形成 了由有機層或金屬鍍敷層所構成之剝離層2302與配線用金 屬箔2303。脫模轉寫件用金屬箔2301與配線用金屬箔 2303之間係藉由剝離層2302被貼合在一起。 在前述第4至第6轉寫材,讓前述第1金屬層與第2 金屬層之間的接著強度弱,例如,以50gf/cm以下爲佳。 前述第4轉寫材,由於採用鑛敷法以及蒸鍍法等,在蝕刻 、鍍敷、水洗等製程下,2層金屬層間不會脫離,只有在 剝離之際,僅有第2金屬層會容易地被剝離。又,採用印 刷所形成之被動元件圖案能很容易地自作爲轉寫件之第1 金屬層剝離。 另一方面,前述第5及第6轉寫材,採用具有接著力 、厚度小於Ιμηι之有機層。作爲此有機層的材料可列舉有 ,例如,熱硬化樹脂之氨酯系樹脂、環氧系樹脂、苯酚樹 脂等;但是,並不被限定於此,亦可採用其他的熱可塑性 樹脂等。惟,一旦厚度超過Ιμπι,剝離性能便惡化,可能 產生轉寫困難的情況,因此,以Ιμηι以下爲佳。 另一方面,在刻意的使接著力降低之目的下,亦可使 鍍敷層作爲剝離層介在其中。例如,可使厚度小於Ιμηι之 金屬鍍敷層、鎳鍰敷層或是鎳磷合金層或是鋁鎪敷層介在 銅箔間,使其具有剝離性。 79 張尺度適用中國國家標準(CNS)A4規格(210x297公爱] ' -----------裝--------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(γ) 义 如此一來,關於由前述第2金屬層所構成之配線部, 在對基板轉寫時,容易將前述第2金屬層自前述第1金屬 層剝離,變得容易將前述第2金屬層及元件圖案轉寫於前 述基板上。當剝離層爲金屬鏟敷層時,厚度爲lOOnm至 Ιμπι左右即相當足夠·,厚度愈厚成本便愈高,因此,以至 少小於Ιμιη爲佳。 再者,在第5、第6轉寫材,第2金屬層及採用印刷 所形成之被動元件圖案,能很容易地從作爲轉寫件之第1 金屬層剝離。 又,在第4至第6轉寫材,第1金屬層以含有擇自銅 、鋁、銀及鎳所構成群中之至少一金屬爲佳。特別是,含 銅者爲佳。又,第2金屬層,與第1金屬層一樣,以含有 擇自銅、鋁、銀及鎳所構成群中之至少一金屬爲佳;第4 轉寫材則以含銀爲佳,第5或第6轉寫材則以含銅爲佳。 因爲使用銅作爲第1金屬層具有低成本之優點,換言之, 因爲在市售的產品中,存在著許多具有既定厚度之金屬箔 。又,採用銅作爲第2金屬層時,容易以鎪敷來生成銅。 又,在第6轉寫材的情況下,若是第1金屬層與第2 金屬層爲相同金屬,便具有能以相同蝕刻液來控制製程之 效果。特別是,金屬層爲銅時,藉由蝕刻來進行微細加工 的條件,均已被完整地探討了。再者,前述金屬可爲一種 ,亦可爲至少兩種倂用。 更,在前述第6轉寫材,例如,進行蝕刻等時,在蝕 刻去除剝離層及第1金屬層的表層的情況(參考圖21)下 80 本紙張尺度適用中國國豕標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(π) 又 ,前述第1金屬層及第2金屬層含有同〜成分之金屬爲佳 。再者,採用鍍敷層作爲剝離層時,圖21所示之構成係能 以銅蝕刻液加工,圖20所示之構成係無法以銅蝕刻液加工 。又,如前所示,若是在第1金屬層及第2金屬層含有同 一成分之金屬的情況下,對於此金屬種類並沒有特別的限 制,但是由銅箔構成者爲佳,從具有優異之導電性來看, 又以電解銅箔爲更佳。再者,前述金屬可爲一種,亦可爲 至少兩種倂用。 在前述第4至第6轉寫材中,前述第2金屬層的厚度 以在1〜18μηι的範圍爲佳,其中又以3〜12μιη爲較佳。若 是前述厚度小於3μηι,在將前述第2金屬層轉寫於基板時 ,可能無法顯示良好的導電性;若是前述厚度大於18μιη, 在形成微細之配線圖案則有相當的困難。 在前述第4及第5轉寫材,前述第1金屬層的厚度以 在4〜ΙΟΟμιη的範圍爲佳,其中又以20〜70μπι爲較佳。第 1金屬層,除了具有轉寫件的功能以外,視情況不同,如 圖21所示,與配線層一樣,表層部會具有被蝕刻之凹凸構 造,因此,以具有足夠厚度之金屬層爲佳。又,在前述第 4至第6轉寫材,由於金屬層(第1金屬層)作爲轉寫件 層,對於轉寫時所產生之熱變形以及平面方向的應力變形 ,顯示出足夠之機械強度及耐熱性。 形成與前述配線圖案作電氣連接之被動元件的材料, 可採用膠狀物。再者,欲被轉寫被動元件之基板,例如, 爲由熱硬化樹脂所構成之基板的情況下,作^被動元件的 81 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂---------線^^^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 --- B7 五、發明說明(π) ^ 材料,以採用含有相同熱硬化性樹脂之材料爲佳。形成電 感器時,作爲與熱硬化性樹脂混合在一起之材料,可採用 磁性金屬粉及肥粒體作爲塡充劑。形成電容器時,同樣地 ’可採用鈦酸鋇及鉛系鈣鈦礦等高介電常數之陶瓷粉作爲 塡充劑。形成各種電阻器時,可採用碳等作爲塡充劑。在 此種情況下,藉由改變碳含量,可調整電阻値。以薄膜形 成電阻時,可採用鎳鉻合金、矽化鉻、氮化_、或是ITO 等。 另一方面,若採用前述第4或第5轉寫材,由於兩者 均能在l〇〇°C以下的低溫下形成圖案轉寫,因此,亦可在 陶瓷生胚上形成元件配線圖案。 另一方面,要轉寫被動元件的基板若爲陶瓷的情況下 ,被用於被動元件的印刷之材料(膠狀物),以經過脫黏 合劑製程僅殘留塡充劑之物爲佳。因此,可採用將具有良 好熱分解性之黏合劑溶解之展色料(vehicle),例如,於蔥 品醇溶解黏合劑之展色料之膠。具體而言,以前述展色料 與3根輥子來混練出對應上述電感器、電容器、電阻器特 性之各種塡充劑,採用網版印刷來形成可能的膠狀材料。 形成電感器時,可採用磁性金屬粉及低溫燒結之肥粒 體作爲塡充劑,對其加入玻璃所得的混合物。形成電容器 時,同樣地,可採用鈦酸鋇及玻璃、鉛系鈣鈦礦等作爲塡 充劑。形成電阻器時,可採用釕燒綠石、氧化釕以及硼化 鑭等作爲塡充劑,將其與玻璃混合之物。該f元件,能與 低溫燒成基板用陶瓷同時燒成之外,在內層電阻器的情況 82 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝---------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 Α7 Β7 五、發明說明Ul ) , 下,也比較容易作電阻値的調整。 (實施形態8) 在本實施形態,介紹前述之第4轉寫材(參考圖19 ( a) (b))製造方法之例。 此製造方法,係包含(1)如圖22 (a)〜(e)所示 ,在作爲轉寫件之第1金屬層2401上,形成作爲配線圖案 之第2金屬層2403直接附著之狀態的兩層構成之製程,以 及(2)如圖22 (e) (e,)所示,邊以與前述=第2金屬層 2403進行對位的方式作電連接,邊藉由印刷形成元件圖案 2405、2406、2407、2408 之製程。 在圖22 (a)〜(e)所示之製程,使用乾膜光阻2404 在第1金凰層2401上,形成配線圖案的相反圖案後,採用 包含化學鍰或電鍍法之圖案鍍敷法以及濺鍍法、蒸鑛法等 之直接描繪法,形成由金屬箔所構成之配線圖案(第2金 屬層2403 )。如此一來,便可能形成微細之配線圖案。 又,構成第2金屬層2402的金屬箔,舍爲鍍敷法時 ,可與構成第1金屬層2401之金屬箔一樣,亦可由不同金 屬之銀鍍敷膜所構成。又,第1金屬層的金屬箱可再利用 。因此,便能降低成本,也具有優異之工業上利用性。 再者,作爲與前述配線圖案作電氣連接之被動元件的 形成方法,以印刷法爲最佳。印刷法,可採用偏心(off_se〇 印刷、照相凹版(gravure)印刷、網版印刷中任一種,但以 採用網版印刷爲佳。如果是作爲電阻器之圖案,則視情況 而定,若是Ιμιη以下的薄膜爲適當,亦可採角PVD法或 83 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 _ B7 五、發明說明(π ) CVD法使電介質層附著。 前述配線圖案的線寬,通常,若作爲微細之線寬,貝ί! 被要求至約25μπι左右;在本發明中,以此種線寬爲佳。 (實施形態9) 接著,前述第5轉寫材(參考圖20)的製造方法之一 例顯示於圖23 (a)〜(f)。 此製造方法,係包含(1 )如圖23 ( a)所示,在第1 金屬層2501上,將由有機層或金屬鍍敷層所構成之剝離層 2502、以及含有與第1金屬層2501爲相同金屬成分之第2 金屬層2503積層,形成3層構造之製程;(2)如圖23 ( b)〜(〇所示,以化學蝕刻法僅將第2金屬層2503加工 成配線圖案形狀,在維持剝離層2502整體的狀態下,形成 轉寫用配線圖案2503a (參考圖23 (e))之製程;(3) 如圖23 (f)所示,邊與前述配線圖案2503a作電連接的 狀態下對位,邊採用印刷形成元件圖案(電感器2505、電 容器2506、及電阻器2507)之製程。 在前述(2)之配線圖案2503的形成製程,如圖23 ( b)所示之製程中,在第2金屬層2503上貼附乾膜光阻 2504。在圖23 (c)所示之工程中,藉由圖案曝光,形成 配線圖案部分2504a。在圖23 (d)所示之製程中,經由顯 影及蝕刻,除去配線圖案領域2504a以外的領域( 2504b) 的乾膜光阻。在圖23 (e)所示之製程中,殘餘的乾膜光 阻則被剝離。 化學蝕刻,具體而言,例如,可如以下所述來進行。 84 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) " --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(w) 若採用含有銨離子之鹼性氯化銅水溶液作爲蝕刻液’在剝 離層2502由例如鎳磷合金層所構成的情況下,能夠僅鈾刻 第2金屬層2503。之後,若採用硝酸及過氧化氫水的混合 液作爲蝕刻液,能夠僅去除剝離層2502。若根據此方法, 被轉寫至基板之配線部不會成爲凹部,能使i板表面成平 坦。 (實施形態10) 接著,前述第6轉寫材(參考圖21)製造方法之一例 顯示於圖24 ( a)〜(f)。 圖24 (a)〜(c)的製程,雖與在前述之實施形態9 之第5轉寫材的製造方法共通,但以下製程爲相異。 易言之,在第5轉寫材的製造方法,藉由化學蝕刻僅 對第2金屬層及剝離層作圖案加工,但是,g 6轉寫材的 製造方法,如圖24 (d) (e)所示,經由化學蝕刻,亦將 第1金屬層2601的表層部加工成配線圖案形狀。換言之, 在第1金屬層2601的表層部上形成凹凸部。接著,如圖 24 (f)所示,邊與前述配線圖案2503作電連接的狀態下 對位’邊採用印刷來形成元件圖案(電感器2605、電容器 2606、及電阻器26〇7)。根據上述之第*〜第6轉寫材的 製造方法,任何一種製造方法均採用微影法等之化學蝕刻 法’來形成配線圖案之金屬層,均可能形成^細的配線圖 案。又’在第6轉寫材的製造方法,藉由採用同一種材料 作爲構成配線圖案(第2金屬層)的金屬箔、以及構成轉 寫件(第1金屬層)之金屬箔,可在一次的蝕刻製程中, 85 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762 經濟部智慧財產局員工消費合作社印製 A7 _____B7___ 五、發明說明(㈣) 使轉寫件表層形成與配線圖案相同之凹凸形狀。 如前所述,便可能將第2金屬層以外的轉寫材構成材 料再利用。又,特別是在第6轉寫材的情況下,利用將第 1金屬層加工成配線圖案狀,也可能將此第1金屬層,再 利用於做爲凸版印刷之不同作法之圖案形成上。如此一來 ,便能降低成本,具有工業上之利用性。 再者,在前述之第4〜第6轉寫的製造方法,也可以 電鍍法形成前述第2金屬層。又,在第2金屬層上,亦可 採用電鏟法再形成其他金屬層(第3金屬層)。若採用電 鏟法來形成前述第3金屬層或是配線圖案形成用之第2金 屬層,便不僅能得到第2金屬層與第3金屬層間之接著面 適度的接著性,前述金屬層之間也不會產生縫隙。如此一 來,例如,即使進行蝕刻等,也能形成良好的配線圖案。 或者,亦可在第2金屬層上,以板(panel)鍍敷形成前述第 3金屬層之後,進行配線圖案的遮罩,進行配線圖案的形 成。在此種情況下,有防止轉寫後第2金屬層表面氧化、 以及改善焊料潤濕性的效果。 在此轉寫用配線圖案的製造方法,在前述第2金屬層 上形成第3金屬層之前,對前述第2金屬層表面施以粗化 處理爲佳。所謂形成第3金屬層之前,係指在前述第2金 屬層上形成配線圖案用光罩之前,或是在被遮罩成前述配 線圖案狀之第2金屬層上,沿著前述配線圖案形成第3金 屬層之前。藉由此種對前述第2金屬層表面施以粗化處理 ,使得前述第2金屬層和第3金屬層之間的接著性提高。 86 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762 經濟部智慧財產局員工消費合作社印製 A7 __B7 __ 五、發明說明(W) 更,前述轉寫材的製造方法,可藉由電零法,在前述 第3金屬層上,形成與第1至第3金屬層不同之金屬所構 成之第4金屬層。作爲前述第4金屬層的材料,藉由選擇 對用來腐蝕前述第1至第3金屬層之蝕刻液具有化學安定 性之金屬成分爲佳;如此一來,在前述轉寫材的製造方法 中,可藉由化學蝕刻法,在不減少第2、3、4金屬層厚度 的情況下,對包含前述第1金屬層表層部之各金屬層加工 成配線圖案狀。 作爲此第4金屬層,例如,以具有化學安定性、低電 阻之銀或金的鍍敷層等爲佳。由於該等爲不易氧化之金屬 ,因此,可使得被鏟敷該等金屬之配線層與例如預先被形 成於基板上之通孔、裸晶片的凸塊,或是與導電性接著劑 之間的接著性更加安定。 在前述第5或第6轉寫材的製造方法中,作爲與前述 配線圖案作電氣連接之被動元件圖案的形成方法,與第4 轉寫材的情況一樣,以印刷法最佳。剝離層以鎳鍍敷層或 是鎳磷合金層等之鎪敷層來構成時,可採用偏心印刷、照 相凹版印刷、網版印刷中任一種印刷法,但以採用網版印 刷爲佳。 又,用於元件圖案印刷的材料,以膠狀爲佳。與前述 第4轉寫材的情況一樣,被轉寫元件的基板,例如,以成 分爲熱硬化性樹脂所構成之基板的情況下,可採用含有熱 硬化性樹脂的材料作爲元件圖案的材料。例如,形成電感 器時,可採用磁性金屬粉以及肥粒體作爲與熱硬化性樹脂 87 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公釐)' -----— --------訂--------- C請先閱讀背面之注音?事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(A ) 混合的塡充劑。形成電容器時,可使用鈦酸鋇及Pb系鈣鈦 礦等作爲塡充劑。形成電阻器時,可採用碳作爲塡充劑。 電阻値可藉由改變碳的比例來控制。再者,電阻器亦可如 前所述,由薄膜來形成。電阻器的材料及其製作方法,與 在第4轉寫材的製造方法的說明一樣。 前述第5轉寫材,與前述第4轉寫材一樣,由於可以 在l〇〇°C以下的低溫形成圖案轉寫,因此也能在陶瓷生胚 上形成元件配線圖案。 轉寫元件之基板若爲陶瓷的情況下,作爲元件圖案印 刷用的材料(膠狀),以在脫黏合劑製程後僅會殘留塡充 劑的材料爲佳。因此,可採用能將具有良好熱分解性之黏 合劑溶解之展色料,例如,採用將黏合劑溶解於蔥品醇之 展色料的膠狀物。具體而言,以前述展色料與3根輥子來 混練出對應上述電感器、電容器、電阻器特性之各種塡充 劑’採用網版印刷來形成可能的膠狀材料。 形成電感器時,可採用玻璃與作爲塡充劑之磁性金屬 粉及低溫燒結之肥粒體所得的混合物。形成電容器時,同 樣地’可採用鈦酸鋇及玻璃和鉛系鈣鈦礦等作爲塡充劑。 形成電阻器時,可採用燒綠石釕、氧化釕以及硼化鑭等作 爲玻璃塡充劑。該等元件,能與低溫燒成基板用陶瓷同時 燒成之外,在內層電阻器的情況下,也比較容易作電阻値 的調整。 該2種類的第5及第6之轉寫用元件配線圖案,可適 當地分開使用。例如,被形成在轉寫材上的元件配線圖案 88 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公^ " -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 _ B7 五、發明說明(π ) ,被轉寫至積層基板的內層時,特別是在通孔上又要形成 通孔的情況下,從通孔連接的觀點來看,採用圖20所示之 轉寫材(第5轉寫材)爲佳。 另一方面,在被轉寫至表層時,特別是電感器、電容 器、半導體晶片等端子間的距離接近的情況,從保持沿面 距離來看,亦如圖21所示之被部分加工至轉寫件層之轉寫 形成材(第6轉寫材)爲佳。 (實施形態11) 接著,採用前述第4〜第6轉寫材所製造出之電路基 板的形態,顯示於圖22 (g) (g,)、圖23 (h)及圖24 ⑴。 作爲採用第4〜第6轉寫材之電路基板的製造方法, 至少有以下兩種製造方法。在本實施形態所敘述之第1製 造方法包含: 準備在前述第5〜第7實施形態之轉寫材(參考圖22 (e)、圖23 (f)及圖24 (f)),將此轉寫材之已形成 元件配線圖案之一側,與片狀基材至少一方的表面接觸來 作配置,然後將其接著之製程(參考圖22 (f)、圖23 (g )及圖24 ( g));以及, 從已接著於片狀基材之轉寫材,將作爲轉寫件之第1 金屬層剝離,在前述片狀基材上,將至少含有第2金屬層 及元件圖案之元件配線圖案層轉寫之製程;此爲一種元件 內藏配線基板(參考圖22 (g)、圖23 (h)及圖24 (h) )的製造方法。 89 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明(料) 又 如此一來,含有微細配線圖案、電感器、電容器、電 阻器以及半導體晶片之元件圖案,便在前述片狀基材上形 成平坦狀(參考圖22 (S)、圖23 (h))或凹狀(參考圖 24 (h))。又,如此所製作出之配線基板,例如,配線部 分爲凹狀的情況下(圖24 (h)),例如,配線部分與半 導體晶片的凸塊之間的對位便變得容易,利於半導體的覆 晶組裝等。 (實施形態12) ^ 又,本發明之電路基板的第2製造方法,如圖25所示 之多層電路基板的製造方法,包含將2層以上由實施形態 11的製造方法所得到之電路基板(圖22 (g)、圖23 (h ,)及圖24 (h))積層之製程。 在此,2702、2709爲形成配線圖案之第2金屬層, 2703爲電阻器、2704爲電容器、2705爲電感器、2706爲 片狀基材。 此電路基板,由於是在100°C以下之低έ下,轉寫形 成元件圖案及配線圖案,因此,不限於陶瓷生胚,即使在 採用熱硬化樹脂之片,亦可維持未硬化狀態。如此一來, 便可能在未硬化狀態下將兩層以上電路基板積層之後,一 起使其熱硬化收縮。 如此一來,在4層以上之多層電路基板,便不需要對 每一層進行硬化收縮的修正。因此,能製造具有微細配線 圖案及元件圖案之多層構造電路基板。惟,關於形成內層 之配線部及元件部,因爲不需要如前所述之函狀,即使爲 90 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 1225762 A7 五、發明說明(W ) 平坦也可以,因此,可利用圖22 (g)、圖23 (h)所示之 電路基板。 在實施形態Π及本實施形態中所說明的製造方法,前 述片狀基材係,含有無機塡充劑與熱硬化性樹脂組成物, 具有至少一個貫通孔,前述貫通孔內塡充著導電性膠爲佳 。如此一來,便能容易地得到熱傳導性佳、具有藉由前述 導電性膠使前述配線圖案作電氣連接之IVH構造的高密度 組裝用複合配線基板。 頁 又,若採用此片狀基材,製作配線基板時,不需要作 高溫處理,例如,熱硬化性樹脂組成物的硬化溫度_200它 左右的低溫處理便足夠。 線 對於前述片狀基材全體,前述無機塡充劑的比例爲70 〜95重量%,前述熱硬化性樹脂組成物的比例爲5〜30重 量%爲佳;特別是以前述無機塡充劑的比例爲85〜90重量 %,前述熱硬化性樹脂組成物的比例爲10〜15重量%則更 佳。前述片狀基材,因爲含有高濃度之前述無機塡充劑, 因此能藉由此含有量來任意設定配線基板之熱膨脹係數、 熱傳導率以及介電係數等。 ' 濟 前述無機塡充劑以擇自Al2〇3、MgO、BN、A1N及 Si〇2所構成之群中至少一種之無機塡充劑爲佳。藉由適當 決定前述無機塡充劑的種類,例如,可將熱傳導性、熱膨 脹性以及介電係數設定在所期望的條件。例如,能將前述 片狀基材之平面方向的熱膨脹係數設定在與組裝之半導體 的熱膨脹係數相同程度,同時並賦予高熱傳導性。 本紙張尺度賴巾關家鮮(CNS)A4規格⑽ x 297公釐) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(了o ) 在前述無機塡充劑中,例如,採用Al2〇3、BN、A1N 等之片狀基材具有優異之熱傳導性,採用MgO之片狀基材 具有優異之熱傳導性、且可使熱膨脹係數變大。又,使用 Si02,特別是非晶質Si02的情況下,可得到熱膨脹係數小 、輕、低介電係數之片狀基材。再者,前述無機塡充劑, 可採用一種,亦可至少兩種倂用。 含有前述無機塡充劑與熱硬化性樹脂組成物之片狀基 材,例如,可如以下所述來製作。首先,將調整黏度用之 溶劑加在含有前述無機塡充劑與熱硬化性樹脂組成物之混 合物中,調製任意漿料黏度之漿料。作爲前述調整黏度用 之溶劑,可使用例如甲基乙基酮、甲苯等。 接著,在預先準備好的脫模薄膜上,用前述漿料藉由 例如刮塗法等來造膜,在比前述熱硬化性樹_之硬化溫度 更低的溫度下來處理,使前述調整黏度用之溶劑揮發後, 除去前述脫模膜而能製作片狀基材。 前述造膜時之膜厚係由前述混合物的組成和前述調整 黏用之溶劑的添加量來適當地被決定;通常,厚度範圍爲 80〜200μηι。又,使前述調整黏度用之溶劑揮發的條件係 例如根據前述調整濃度用溶劑的種類以及前述熱硬化性樹 脂的種類等來適當地決定,通常,溫度爲70〜150°C,時 間爲5〜15分鐘。 作爲前述脫模薄膜,通常可使用有機薄膜,例如,可 含有擇自聚乙烯、聚對苯二甲酸乙二醇酯、聚二萘、聚苯 硫(PPS)、聚苯肽、聚醯亞胺以及聚醯胺所構成之群中至 92 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明() 少一種樹脂之有機薄膜爲佳,其中又以PPS更佳。 又,作爲其他的片狀基材,係使片狀補強材中含浸熱 硬化性樹脂組成物、具有一個以上之貫通孔、且前述貫通 孔內塡充著導電性膠之片狀基材。 前述片狀補強材,若爲能保持前述熱硬化性樹脂之者 並無特別的限制;以擇自玻璃纖維織布、玻璃纖維不織布 、耐熱有機纖維織布及耐熱有機纖維不織布所構成之群中 至少一種之片狀補強材爲佳。作爲前述耐熱有機纖維可列 舉有,例如,全芳香族聚醯胺(芳族聚醯胺樹脂),全芳香 族聚酯,聚丁烯氧化物等,其中又以芳族聚醯胺樹脂爲佳 〇 前述熱硬化性樹脂,若爲耐熱性者便無特別限制,從 具有優異之耐熱性來看,以含有擇自環氧系樹脂、苯酚系 樹脂及異氰酸酯系樹脂或是聚苯醚樹脂所構成之群中至少 一種樹脂。又,前述熱硬化性樹脂,可爲一種種類,亦可 至少兩種倂用。 如此之片狀基材能藉由例如將前述片狀補強材浸漬於 前述熱硬化性樹脂組成物之後,使其乾燥,呈現半硬化狀 態來製作。 前述浸漬的進行,係以前述熱硬化性樹脂佔前述片狀 基材全體的比例爲30〜60重量%爲佳。 在該等製造方法中,若採用如上之含有熱硬化性樹脂 之片狀基材時’以加壓加熱處理所得之前述熱硬化性樹脂 的硬化來進行前述配線基板的積層爲佳。如此一來,在前 93 1本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(p) 述配線基板的積層製程中,例如,前述熱硬化性樹脂的硬 化溫度之200°C左右的低溫處理即足夠。 作爲前述片狀基材的補強材,亦可在聚醯亞胺、LCP 、芳族聚醯胺等之薄膜片上塗佈熱硬化性樹脂、 另一方面,該等配線基板並不僅限於樹脂基板,亦可 爲陶瓷基板。在此種情況下,作爲片狀基材可採用含有有 機黏合劑、可塑劑及陶瓷粉末之生胚,具有至少一個以上 之貫通孔,前述貫通孔內被塡充著導電性膠之材料。此片 狀基材,具有高耐熱性、密閉性佳,且具有優異之熱傳導 性。 前述之陶瓷粉末係,以含有擇自Al2〇3、MgO、Zr〇2 、Ti02、BeO、BN、Si02、CaO及玻璃所構成之群之中至 少一種之陶瓷爲佳,又以Α12Ο350〜55重量%與玻璃粉45 〜50重量%之混合物更佳。再者,前述陶瓷,可爲一種種 類,亦可至少兩種倂用。 作爲有機黏合劑可使用,例如,聚乙烯醇縮丁醛( PVB)、丙烯酸丙烯酸樹脂、甲基纖維素樹脂等;作爲前 述熱可塑劑可使用,例如鄰苯二甲酸丁苄酯(BBP)、鄰 苯二甲酸二丁酯(DBP)等。 如此之含有前述陶瓷粉等之生胚可利用捥如與含有前 述無機塡充劑、熱硬化性樹脂之片狀基材之前述製作方& 同樣地來製作。再者,各處理條件係根據前述構成材料的 種類等適當地被決定。 例如,在圖22所示之轉寫材的第2金屬層2403,亦 94 本紙張尺度適用中國國家標準(CNS)A4規袼(210 X 297公釐) --------------------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(p) 即配線層以銀來構成的情況下,由於銀爲具有抗氧化性之 金屬,便能在大氣中進行脫黏合劑處理以及燒成處理,具 有製作製程容易進行的優點。另一方面,在歐23及圖24 所示之第2金屬層2503、2603是由銅所構成的情況下,由 於被轉寫出之配線部爲易於氧化之賤金屬,因此必須在非 氧化環境氣氛,例如,氮環境氣氛下,進行脫黏合劑處理 及氮氣燒成處理。因此,生胚也必須爲能對應該氮氣製程 之構成。更,用於電感器、電容器及電阻器等之印刷的展 色料、黏合劑,也被要求在非氧化環境氣氛下必須具有強 烈的熱分解性。 如以上所述之前述片狀基材的厚度範圍零常是1〇〇〜 250μιη。 前述片狀基材係,如前所述,具有至少一個之貫通孔 ,前述貫通孔內被塡充著導電性膠爲佳。前述貫通孔的位 置係通常若形成與配線圖案連接的狀態,便並無特別的限 制,間距以250〜500μιη之等間隔爲佳。 對於前述貫通孔的大小並無特別的限制,通常,在 100〜200μιη的範圍,其中又以直徑100〜150μηι的範圍爲 佳。 ; 前述貫通孔的形成方法係根據前述片狀基材的種類等 來適當地被決定,可列舉有,例如,二氧化碳雷射加工、 利用衝床機之加工、利用模具之整體加工等。 作爲前述導電性膠,只要具有導電性,便無特別的限 制;通常,可使用含有導電性金屬材料粒子的樹脂等。作 95 表紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公董1 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(π) 爲前述導電性金屬材料可使用,例如,銅、銀、金、銀絕 等;作爲前述樹脂可使用環氧系樹脂、苯酚系樹脂、纖維 系樹脂、丙烯基系樹脂等之有機黏合劑。 又’前述導電性膠中之前述導電性金屬材料的含量, 通常在80〜95重量%之範圍。又,前述片狀基材若爲陶瓷 生胚時’則採用熱可塑性黏合劑取代熱硬化佺樹脂,以玻 璃粉末作爲接著劑。 接著’對於前述製程中之轉寫材與片狀基材間的黏著 方法、以及將第1金屬層自接著於片狀基材上之轉寫材剝 離之方法,並無特別的限制;前述片狀基材若含有陶瓷基 板以外的熱硬化性樹脂時,例如,可如以下所述來進行。 首先,將轉寫材(圖23 (f))與片狀基材2508如圖 23 (g)所示來配置,藉由對其加壓加熱處理來使前述片狀 基材中之前述熱硬化性樹脂熔融軟化,將已經形成配線圖 案之金屬層2503及已經印刷之被動元件圖案2505、2506 、2507埋入前述片狀基材內。再者,2505爲電感器,2506 爲電容器、2507爲電阻器。惟,若是要轉寫像電容器一樣 之在電介質層的兩面上有電極等必要的電路元件時,如圖 23 (g)所示,藉由轉寫等,將對應之配線圖案2510,預 先在片狀基材2508上形成爲佳。 接著,將壓接著轉寫材的片狀基材,在前述熱硬化性 樹脂的軟化溫度或是硬化溫度下處理,在後者的情況下, 係藉由使前述樹脂硬化,使轉寫材與片狀基材接著。又, 第2金屬層2503與片狀基材2508之間的接著也被固定。 96 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮^~' ------------^^裳--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(7$ ) 前述加熱加壓條件,只要在前述熱硬化性樹脂不會完 全硬化的範圍內便沒有特別的限制,通常,壓力爲約9.8X 105 〜9·8Χ 106Pa ( 10 〜100kgf/cm2),溫度爲 70 〜260°C, 時間爲30〜120分鐘。 4 然後,在轉寫材(圖23 (f))與片狀基材2508接著 之後,例如,拉扯作爲轉寫件層之第1金屬層2501,以介 面層介面來剝離,自第2金屬層2503及被動元件圖案 2505、2506、2507將第1金屬層2501剝離。 換言之,隔著剝離層之前述第2金屬層及元件圖案對 第1金屬層的接著強度,比對片狀基材的接著強度來得低 ,乃使得前述第1金屬層與第2金屬層及被動元件圖案之 間的接著面剝離。結果,只有元件及配線圖案被轉寫到前 述片狀基材上,第1金屬層被剝離(參考圖23 (h))。 再者,前述熱硬化性樹脂的硬化,亦可在將第1金屬 層自前述元件配線圖案剝離之後進行。 另一方面,前述片狀基材若是構成前述陶瓷基板之生 胚的情況時,例如,可採用以下的方法。例如,在圖22 ( a)〜(d)的情況下,採用銅箔作爲第1金屬層2401,以 電鍍法形成銀配線作爲第2金屬層、亦即配線層。之後, 以網版印刷使被動元件等與此銀配線作電氣連接的情況下 形成,來形成轉寫用元件及配線圖案。惟,在陶瓷基板的 情況下,由於伴隨著燒成,因此,如圖22 (e,)所示之半 導體晶片便不組裝。對此構成,與前述一樣,藉由進行加 熱加壓處理,使元件配線圖案埋入片狀基材之生胚中,生 97 本紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公爱) 麵 ^裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 胚與轉寫用元件配線圖案形成材便能接著在一起。 之後,與前述一樣,藉由轉寫件的剝離,將前述元件 配線圖案以外的轉寫材構成材料去除。然後,在已經被轉 寫元件配線圖案的生胚上,積層約束用氧化鋁生胚。接著 ,在大氣中進行脫黏合劑及燒成處理,使前述陶瓷燒結, 將已經被轉寫之第2金屬層及元件圖案固定在前述陶瓷基 板上。由於此轉寫材之配線是由銀所形成,因此,具有能 在大氣中進行脫黏合劑及燒成之優點。 另一方面,在圖23 (a)〜(h)及圖24 (a)〜(h) 的方法,以銅箔形成第1金屬層,作爲第2金屬層,亦即 配線層,例如,採用微影法之化學蝕刻法來形成銅配線。 相較於銀配線,銅配線可利用鍍敷法來低成本地製作,且 具有優異的抗電致遷移性。之後,採用網版印刷將被動元 件等與此銅配線作電氣連接的情況下來形成:形成轉寫用 元件配線圖案。 惟,在陶瓷基板的情況下,由於伴隨著燒成,因此, 如圖22 (e,)所示之半導體晶片便不組裝。對此構成,與 前述一樣,藉由進行加熱加壓處理,使配線圖案埋入前述 片狀基材(生胚)中,片狀基材與轉寫用元件配線圖案形 成便能接著在一起。之後,與前述一樣,藉由轉寫件的剝 離’將前述元件配線圖案以外的轉寫材構成材料去除。 然後,在已經被轉寫元件配線圖案的生晦上,積層約 束用氧化鋁生胚。之後,在銅不會產生氧化的環境氣氛, 例如氮環境氣氛中,進行脫黏合劑及燒成處理,藉由使前 98 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(π) 述陶瓷燒結,將已經被轉寫之第2金屬層及元件圖案固定 在陶瓷基板上。由於此轉寫材的配線爲銅,因此,轉寫材 本身能以比銀配線的情況更加低成本地製作,但是,考慮 到銅配線的特性,燒成製程則必須要在非氧化環境氣氛下 進行。 ^ 如此一來,構成生胚的黏合劑及被動元件之膠狀黏合 劑,也必須使用具有良好熱分解性之材料,例如,甲基丙 烯酸系丙烯基黏合劑等。 因此,隨著構成基板之生胚和構成被動元件之陶瓷的 燒結條件的不同,可分別使用不同構成之轉寫材。 前述加熱加壓條件係,例如,根據前述生胚及導電性 膠內所含熱硬化性樹脂的種類而適當地被決定;通常,壓 力爲約 9·8Χ 105 〜1.96Χ 107Pa ( 10 〜200kgf/em2),溫度 爲70〜100°C,時間爲2〜30分鐘。如此一來,便能在對 生胚不產生任何損傷的情況下來形成配線圖案。 前述脫黏合劑處理係例如根據前述黏合劑的種類及構 成配線圖案之金屬等而適當地決定其條件;通常,可使用 電氣爐、進行在500〜700°C的溫度下、2〜5小時的處理。 前述燒成處理的條件係,例如,根據前述陶瓷種類而 適當地被決定;通常,使用帶狀爐,在空氣中或是氮氣中 ’溫度爲860〜950C ’時間爲30〜60分鐘。; 更進一步說明前述配線基板的第2製造方法,亦即說 明多層電路基板的製造方法。根據此方法來製作如圖25所 示之多層配線基板時,係將如前述所製作出單層配線基板 99 冢紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------装--------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 _____ B7 五、發明說明(p ^ 積層依序積層,進行層間接著來製作。當然,亦可將的單 層配線基板積層至少兩層之後,同時使其硬化。 例如,將採用含有熱硬化性樹脂之片狀基材所製作出 之電路基板積層的情況,如圖26 (a)〜(c)所示,與前 述一樣,藉由在不會熱硬化的低溫範圍下,僅將元件配線 圖案轉寫至片狀基材上,得到分別示於圖26 (a’)〜(c’ )之單層電路基板。接著,將此單層電路基板的積層體, 在前述熱硬化性樹脂的硬化溫度下進行加熱加壓處理,使 前述熱硬化性樹脂硬化,藉此,來接著固定前述配線基板 間。 若刻意將轉寫配線層之加熱加壓處理溫度設定在1〇〇 °C以下,即使在轉寫後,片狀基材也幾乎可視爲膠片來處 理。如此一來,就可以不用依序積層單層配線基板而接著 固定,可將單層配線基板複數片積層之後,進行一次接著 固定來製作多層配線基板。 又,例如,將含有陶瓷之片狀基材的陶瓷電路基板積 層的情況下,與前述一樣,在僅將元件配線圖案轉寫至片 狀基材之後,將此單層陶瓷電路基板積層’經由加熱加壓 處理,便能同時進行陶瓷的燒成及電路基板之間的接著固 定。 對於前述多層電路基板(圖25)的層數並無特別限制 ,通常爲4〜8層,但也有可能多及12層。又,前述多層 電路基板全體的厚度,通常爲500〜ΙΟΟΟμπι。 再者,構成前述多層電路基板(圖25)最外層以外的 100 冢紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱Γ --------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(p) 中間層之電路基板的表面,若考慮由內通孔構成電氣連接 構造,配線圖案等可爲被埋入凹部之凹凸面,=亦可爲平坦 。爲了刻意地得到此構造,可採用第4或第5轉寫材。又 ,前述多層電路基板之最外層,可爲表面成平坦構造之電 路基板,但是,若爲在表面具有凹部、且其底部形成第2 金屬層等之配線基板,如圖24 (h)所示之半導體晶片等 的組裝便會變得較容易。 以下,關於前述實施形態5〜12,以更具體的實施例 來說明。 (實施例11) ^ 圖22 (a)〜(g’)所示係,第4轉寫材的製造製程 一例之截面圖。 如圖22 (a)〜(e)及圖22 (a)〜(e’)所示,製 作出含有被動元件2405、2406、2407之轉寫材(圖22(e)) ,以及主動元件之半導體晶片2408之轉寫材(圖22(e’))。 如圖22 ( a)所示,準備厚度35μιη的電解銅箔作爲第 1金屬層2401。首先,將銅鹽原料溶解於鹼液中,使其成 爲高電流密度來電沉積於旋轉筒,以製作金屬層(銅層) ,連續地捲取此銅層,來製作電解銅箔。 接著,如圖22 (b)所示,使用乾膜光阻2404形成配 線圖案的相反圖案。之後,如圖22 (c)所示,採用電鍍 法,將厚度9μιη、由銀所構成之配線圖案形成用之金屬層 2403積層在前述第1金屬層2401的面上,製作出如圖22 (d)所示之2層構造。對其表面施以粗化處理,使其表面 101 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮i 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(γ) 的中心線平均粗糙度(Ra)爲約4μιη。 接著,以網版印刷形成相當於被動元件^電感器、電 容器及電阻器)的部分。在本實施例中,假想成要組裝在 陶瓷基板上,且設定成爲可同時燒成之被動元件之構成。 作爲電感器2405,採用Ni-Zn肥粒體粉、丙烯基樹 脂(共榮社化學製:聚合度:lOOcps) 5重量%、蔥品醇 (關東化學社製)15重量%、BBP (關東化學社製)5重 量%,採用3根輥子混練該等物質,製作膠狀物。 電容器2406,採用Pb系鈣鈦礦化合物(PbO-MgO-Nb205-Ni0-W03_Ti02)粉末,同樣採用3根—子混練該等 物質,製作成膠狀物。電阻器2407,在氧化釕粉末5〜50 重量%中混合矽硼酸玻璃95〜50重量%,同樣製作成膠狀 物。 採用該等膠狀物,利用既定形狀之光罩,在圖22 (d )所示之2層構造上,印刷形成如圖22 (〇所示之電感 器2405、電容器2406、電阻器2407。印刷後,在90°C、 20分鐘之條件下使其乾燥。 再者,要進行對陶瓷基板的轉寫、燒成导固定的情況 下,半導體晶片等之主動元件並不形成於轉寫材上(參考 圖22 (e))。但,若是在轉寫至樹脂基板的情況下,亦 可將作爲主動元件之半導體晶片2408等覆晶組裝(參考圖 22 (e,))。亦可在覆晶組裝後,將底層塡料2W1以塡 入半導體晶片2408與配線圖案2412之間的空隙的方式來 注入,在150°C完全硬化來一體化。 102 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(πί) 採用圖22 (〇之轉寫材,如圖22 (f)〜(g)所示 ,製作出陶瓷電路基板。 < 首先,準備欲轉寫配線圖案之基板2409。此基板 2409係由,調製含有低溫燒成陶瓷材料與有機黏合劑之低 溫燒成陶瓷生胚A,於其內設置通孔’塡充導電性膠2410 於前述通孔內來製作。以下,表示前述生胚A的成分組成 〇 (生胚A的成分組成) •陶瓷粉末A1203與矽硼酸玻璃的混合物(日本電氣玻璃 社製:MLS-2000) 88 重量% •羧酸系丙烯基黏合劑(共榮社化學製、歐力寇克斯 8125T) 10 重量% • BBP (關東化學社製)2重量% 將前述各成分依前述組成秤重’對該等之混合物添加 作爲黏度調整用溶劑之甲苯溶劑,直到前述混合物的漿料 黏度變成約20Pa · s。接著,再加入氧化鋁之微粒,在鍋 中、轉速500rpm的條件下混合48小時,調製出漿料。 接著,準備75μηι厚之聚苯硫(PPS)膜作爲脫模膜, 在此PPS膜上,採用前述漿料,以刮塗法造出間隔約 0.4mm之造膜片。然後,使前述片中之前述甲苯溶劑揮發 ,去除前述PPS膜,製作出厚度220μιη之生胚A。由於此 生胚A,在作爲有機黏合劑之前述羧酸系丙烯基黏合劑中 添加了可塑劑BBP,因此具有高強度、可撓性及良好的熱 分解性。 103 ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(/0) 利用此生胚A的可撓性’可將其切割成既定的大小, 利用衝床機在間距〇.2mm〜2mm之等間隔的位置上設置直 徑0.15mm的貫通孔(通孔)。接著,以網版印刷法將通 孔塡充用導電性膠塡充於此貫通孔內。根據以上製程,製 作基板2409。導電性膠2410係利用以下的材料依以下的 組成來調製,採用3根輥子所混練出來之物。 (導電性膠2401的成分組成) •球狀銀粒子(三井金屬礦業製:粒徑3μηι) 75重量% •丙烯基樹脂(共榮社化學製、聚合度lOOcpS) 5重量% •蔥品醇(關東化學社製)15重量% • BBP (關東化學社製)5重量% 接著,如圖22 (〇所示,在前述基板2409的兩面, 將圖22 (e)之轉寫材與其接觸來配置,採用熱壓機,在 衝壓溫度70°C、壓力約5.88Xl06Pa (60kgf/cm2)下加熱 加壓處理5分鐘。再者,關於電容器2406,由於其電介質 層成爲被上下電極面夾住之構造,因此,亦可預先在基板 2409上,經由轉寫電極圖案2411來形成。此種方法,只 有在採用電容器被印刷形成之本發明的轉寫材才有可能, 採用以往的方法,難以將電介質層印刷在基板生胚上。 藉由此加熱加壓處理,使前述基板2409中之丙烯基 樹脂熔融軟化,而使得第2金屬層之配線層2403及電路元 件 2405、2406、2407 埋入基板 2409 中。 將此基板2409與轉寫材的積層體冷卻之後,將作爲 轉寫材之轉寫件的金屬層2401自前述積層體剝離,便得到 104 -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1225762 經濟部智慧財產局員工消費合作社印製 A7 -—-—_ —__B7___ 五、發明說明(f〇}) 在兩面上被轉寫出配線層2403及電路元件2405、2406、 24〇7之電路基板片。 ’ gjlt電路基板片以在燒成溫度下不燒結之氧化 齊!Η故爲原料的生胚來夾住,藉由在大氣環境氣 氛下脱:黏合劑及燒成來進行固定。首先,爲了去除電路基 板(圖22 (g))中之有機黏合劑,使用電氣爐,以25°C/ 小時的升溫速率升至5〇〇°c,在溫度500°C下處理2小時。 然後’使用帶狀爐,將已做完前述脫黏合劑^理之配線基 板’在大氣中、90(TC下處理2〇分鐘來進行燒成。其操作 條件爲,升溫20分鐘、降溫2〇分鐘、進出共計60分鐘。 燒成後,便能容易地去除前述氧化鋁層。 此配線基板,在燒成後,形成平坦的組裝表面。亦可 在此電路基板(圖22 (g))的配線層2403上,形成金鍍 敷層。 在此電路基板上,沒有發生板彎、龜裂以及變形。其 原因在於,採用了在平面方向上無收縮之燒g技術。由於 採用此法,而能實現銅箔配線與陶瓷基板的同時燒成。電 路元件(電感器、電容器、電阻器)各別組裝位置也正確 ,能以一次轉寫來形成嚴密設計之電路基板。 又,即使進行電容器高溫負荷可靠度測試(125°C、 50V、100小時),電容器2406的電介質層不會產生絕緣 電阻惡化,可確保1〇5Ω以上的絕緣電阻。又,電介質層 的介電係數爲5000,基板層的介電係數爲8.1。電感器 2405的電感可確保爲〇·5μΗ。又,關於電阻器^2407的電阻 105 --------^--------- (請先閱讀背面之注意事項再填寫本頁) 尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1225762 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明(ί外) 値,可實現自100Ω〜1ΜΩ間任思値。 如此,若採用本發明之轉寫材,便能容易地實現含有 電感器、電容器及電阻器等之被動元件之電路形成。 除此以外,本實施例的優點係,藉由在平面方向上無 收縮之燒成製程,與採用鍍敷法所構成之緻密導電圖案的 轉寫製程,可得到具有極大導電係數之配線’且’藉由採 用銀作爲金屬配線,可在大氣中脫黏合劑及燒成。特別是 ,若採用後者之製程,基板組成、電感器、電容器及電阻 器等之被動元件的組成,便可大範圍地選擇。 再者,將圖22 (e,)所示之轉寫材,轉寫、組裝、固 定於樹脂系基板的情況雖顯示在圖22 (Γ) (g’)’但’ 確認其與陶瓷生胚一樣,可良好地進行一次轉寫、組裝。 (實施例12) 圖23 (a)〜(h)所示係,採用第5轉寫材之配線基 板的製程之槪略截面圖。 。 如圖23 (a)〜(f)所示,製作第5轉寫材。最初, 如圖23 ( a)所示,準備厚度35μηι的電解銅箔作爲第1金 屬層2501。具體而言,將銅鹽原料溶解於鹼液中,使其成 爲高電流密度來電沉積於旋轉筒,以製作金屬層(銅層) ,連續地捲取此銅層,來製作電解銅箔。 接著,在前述第1金屬層2501之面上,形成薄鎳磷 合金之鍍敷層作爲剝離層2502。在其上,以電鍍法來積層 與前述第1金屬層2501相同之厚度9μηι之電解銅箔,以 作爲配線圖案形成用之第2金屬層2503,而製作出由3層 106 --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(r、o 構造所構成之積層體(參考圖23 (a))。 接著,施行粗化處理,使此表面之中心線平均粗糙度 (Ra)變成4μηι左右。再者,前述粗化處理係,使前述電 解銅箔上析出銅微粒來進行。 接著,如圖23 (b)所示,在前述積層體上利用微影 法貼上乾膜光阻(DFR) 2504,如圖23 (c)所示,進行 配線圖案部分的曝光及顯影。接著,如圖23 (d)所示, 以化學蝕刻法(浸漬在添加有銨離子之氯化銅水溶液所成 的鹼系中),來蝕刻前述積層體中之第2金屬層2503,形 成任意之配線圖案。若使用此蝕刻液,則僅有第2金屬層 2503被蝕刻,作爲剝離層之鎳磷合金層則不會被蝕刻。 之後,如圖23 (e)所示,以剝離劑去除殘餘的光阻 ,得到轉寫材。 接著,以網版印刷形成相當於被動元件的部分。在本 實施例中,係設定成要組裝在陶瓷基板上,採用可同時燒 成之電感器、電容器及電阻器。 作爲電感器2505,採用Ni-Zn肥粒體粉、丙烯基樹 脂(共榮社化學製:聚合度:lOOcps) 5重量%、蔥品醇 (關東化學社製)15重量%、BBP (關東化學社製)5重 量%,採用3根輥子混練該等物質,製作成膠k物。 電容器2506,採用Pb系鈣鈦礦化合物(PbO-MgO· Nb205-Ni0-W03-Ti02)粉末,同樣採用3根輥子混練該等 物質,製作成膠狀物。 電阻2507,在氧化釕粉末5〜50wt%中混合矽硼酸玻 107 ί紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
If5762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(/4) 璃95〜50wt%,同樣製作成膠狀物。 採用該等膠狀物,利用既定形狀之光罩,在圖23 (e )所示之轉寫材上,印刷形成如圖23 (f)所示之電感器 2505、電容器2506及電阻器2507。採用此轉寫材,如圖 23 (g)〜(h)所示,製作陶瓷電路基板。 首先,準備基板2508。此基板2508係i,調製含有 低溫燒成陶瓷材料與有機黏合劑之低溫燒成陶瓷生胚B, 於其內設置通孔,塡充導電性膠2509於前述通孔內來製作 。以下,表示前述生胚B的成分組成。 (生胚B的成分組成) •陶瓷粉末ai2o3與矽硼酸玻璃的混合物(日本電氣玻璃 社製:MLS-1000) 88 重量% •甲基丙烯酸系丙烯基黏合劑(共榮社化學製、歐力寇克 斯7025 ) 10重量% ^ • BBP (關東化學社製)2重量% 將前述各成分依前述組成秤重,添加作爲黏度調整用 溶劑之甲苯溶劑於該等之混合物中,直到前述混合物的漿 料黏度變成約20Pa · s。接著,再加入氧化鋁之微粒,在 鍋中、轉速500rpm的條件下混合48小時,調製出漿料。 接著,準備75μηι厚之聚苯硫(PPS)膜作爲脫模膜, 在此PPS膜上,採用前述漿料,以刮塗法造出間隔約 〇.4mm之造膜片。然後,使前述片中之前述_苯溶劑揮發 ,去除前述PPS膜,製作出厚度220μιη之生胚B。由於此 生胚Β,在作爲有機黏合劑之前述甲基丙烯酸系丙烯基黏 108 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1^25762 A7 B7 五、發明說明(㈧) 合劑中添加了可塑劑BBP,因此具有高強度、可撓性及良 好的熱分解性。 利用此生胚B的可撓性,可將其切割成既定的大小, 利用衝床機在間距〇.2mm〜2mm之等間隔的位置上設置直 徑0.15mm的貫通孔(通孔)。接著,以網版印刷法將通 孔塡充用導電性膠2509塡充於此貫通孔內。根據以上製程 ,製作基板2508。再者,導電性膠2509係,利用以下的 材料依以下的組成來調製,採用3根輥子所混練出來之物 〇 (導電性膠2509的成分組成) •球狀銀粒子(三井金屬礦業製:粒徑3μιη) 75重量% •丙烯基樹脂(共榮社化學製、聚合度lOOcps) 5重量% •蔥品醇(關東化學社製)15重量% • BBP (關東化學社製)5重量% 接著,如圖23 (〇所示,在基板2508的兩面上,將 前述所製作之轉寫材(圖23 (e))與其接觸來配置,採 用熱壓機,在衝壓溫度70°C、壓力約5.88Xl〇6Pa ( 60kgf/cm2)下加熱加壓處理5分鐘。再者,關於電容器 2506,由於此電介質成爲被上下電極面夾住之構造,因此 ,亦可預先在基板2508上,經由轉寫來形成電極圖案 2510。此種方法,只有在採用電容器被印刷形成之本發明 的轉寫材才有可能,採用以往的方法,難以將介電層直接 印刷在基板生胚上。 藉由此加熱加壓處理,使前述基板2508;中之丙嫌基 109 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 _ B7 五、發明說明(〆) 樹脂熔融軟化’而使得配線層之第2金屬層2503及作爲電 路元件之電感器2505、電容器2506、及電阻器2507埋入 基板2508中。 將如此之轉寫材與基板2508的積層體冷卻之後,將 作爲轉寫材之轉寫件的第1金屬層2501與剝離層2502自 前述積層體剝離’便得到在兩面上被轉寫出作爲配線圖案 之第2金屬層2503及作爲電路元件之電感器2505、電容 器2506、及電阻器2507的電路基板片。 然後,在此電路基板片的兩面上,積層以在燒成溫度 下不燒結之氧化鋁無機塡充劑做爲原料之生胚,藉由在氮 環境氣氛下脫黏合劑及燒成來進行固定。 首先,爲了去除電路基板片(圖23 (h))中之有機 黏合劑,使用電氣爐,以25°C/小時的升溫速率升至600°C ,在溫度600°C下處理2小時。然後,使用帶狀爐,將已 做完前述脫黏合劑處理之配線基板,在氮氣中、900°C下處 理20分鐘來進行燒成。其操作條件爲,升溫20分鐘、降 溫20分鐘、進出共計60分鐘。燒成後,便能容易地去除 前述氧化鋁層。 此配線基板(圖23 (h)),形成平坦的組裝表面。 再者,亦可在此電路基板(圖23 (h))的配線層2503上 ,形成金鍍敷層。 在此電路基板上,沒有發生板彎、龜裂以及變形。其 原因在於,採用了在平面方向上無收縮之燒結技術,只有 陶瓷基板的厚度方向產生收縮所致。如此一來,能使銅箔 110 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂·--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(,β) 配線與陶瓷基板同時燒結。同時’電路元件各別組裝位置 亦正確,可一次轉寫來形成嚴密設計之電路基板。 又,即使進行電容器局溫負荷可靠度測試(125 C、 50V、100小時),電容器2506的電介質層不會產生絕緣 電阻惡化,可確保1〇6Ω以上的絕緣電阻。又,介電層的 介電係數爲5000,基板層的介電係數爲8·1。電感器2505 的電感値可確保爲〇·5μΗ。又,關於電阻2407的電阻値, 可實現100Ω〜1ΜΩ間任意値。 如此,若採用本發明之轉寫材,便能容易地實現含有 電感器、電容器及電阻器等之被動元件之電路形成。 (實施例13) 圖24 (a)〜(h)所示係,採用第6轉寫材之配線基 板的製造製程之槪略截面圖。 首先,如圖24 (a)〜(f)所示,製作第6轉寫材。 首先,準備厚度35μιη的電解銅箔作爲第1金屬層 2601。首先,將銅鹽原料溶解於鹼液中,使其成爲高電流 密度來電沉積於旋轉筒,以製作金屬層(銅層),連續地 捲取此銅層,來製作電解銅箔。 接著,在前述第1金屬層2601之面上,塗佈以有機 層所構成之薄接著劑以形成剝離層2602。在其上,以電敷 法來積層與前述第1金屬層2601相同之厚度爲9μπι之電 解銅箔,以作爲第2金屬層2603。因此,如圖24 (a)所 示,製作出由3層構造所構成之積層體。 接著,施行粗化處理,使此表面之中心線平均粗糙度 111 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) " -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762 A7 B7 五、發明說明(π) (Ra)變成4μηι左右。再者’前述粗化處理係,使前述電 解銅箔上析出銅微粒來進行。 (請先閱讀背面之注意事項再填寫本頁) 接著,如圖24 (b)所示,在前述積層體上貼上乾膜 光阻(DFR) 2604。接著,如圖24 (c)所示,利用微影 成像法進行配線圖案部分的曝光及顯影。之後,如圖24 ( d) 所示,再以化學蝕刻法(浸漬在氯化鐵水溶液中),來 蝕刻前述積層體中之第2金屬層2602及第1金屬層2601 的表層部,來形成任意之配線圖案。 之後,以剝離劑去除殘餘的DFR2604,得到如圖24 ( e) 所示3層構造。由於第1金屬層與第2金屬同樣是由銅 所構成,因此,便能以一次的化學蝕刻,將不僅是第2金 屬層同時將第1金屬層的表層形成部分凸部的配線層。此 構造之特徵在於,可加工至作爲轉寫件層之第1金屬層來 形成配線圖案。再者,在本實施例中,雖採用有機層作爲 剝離層,亦可採用例如鎳鍍敷層,而得到具有相同作用之 轉寫材。 經濟部智慧財產局員工消費合作社印製 在此3層構造,前述第1金屬層2601與作爲配線圖 案形成用之第2金屬層2603之間的剝離層2602,本身的 接著力弱且具有優異之耐藥品性;因此,即使對此3層構 造全體施以蝕刻處理,仍能在不產生層間剝離的情況下形 成配線圖案。另一方面,前述第1金屬層2601與第2金屬 層2603之間所介在之剝離層2602的接著強度係40gf/cm ,具有優異之剝離性。 接著,以網版印刷形成電路元件。在本實施例中,設 112 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(fif ) 定成要組裝在樹脂系基板上,僅形成可同時硬化之電感器 、電容器及電阻器等被動元件。 作爲電感器2605,採用Ni-Zn肥粒體粉、環氧樹脂 (日本雷庫社製·· EF-450) 10wt%、偶合劑(味之素社製 、鈦酸酯系:46B) 0.3重量%,採用高速進行公轉、自轉 之混練機將該等成分混練,製作成膠狀物。 再者,以磁性合金粉、鐵矽鋁磁性合金粉作爲塡充劑 ,製作由同樣構成所得之膠狀物。電容器2506,採用Pb 系鈣鈦礦化合物(Pb0-Mg0-Nb205-Ni0_W03^Ti02)粉末 ,以同樣的構成用混練機混練,製作出膠狀物。電阻器 2607,係製作由使碳含量改變之同樣構成所得之膠狀物。 採用該等膠狀物,利用既定形狀之光罩,在圖24 (e )所示之3層構造上,如圖24 (f)所示,藉由印刷形成 電路元件,來形成第6轉寫材。印刷後,在90°C、20分鐘 之條件下使其乾燥。 又,在本轉寫材上,係假定進一步在採用本轉寫材進 行轉寫後之配線基板組裝半導體晶片2608,預先形成配線 2613。 之後,如前述圖24(g)〜(h)所示,藉以下的方法來製作 印刷電路基板。 首先,準備基板2610。此基板2610係,調製由複合 材料所構成之片狀基材706,於其上設置通孔,在前述通 孔內塡充導電性膠2611來製得。以下,顯示前述片狀基材 2610的成分組成。 113 " 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — ---裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(||> ) (片狀基材2610的成分組成) • Al2〇3 (昭和電工製、AS-40 ·•粒徑12μηι) 90重量% •液狀環氧樹脂(日本雷庫社製、EF_450) 9.5重量% •碳黑(東洋碳社製)〇·2重量% •偶合劑(味之素社製、鈦酸酯系:46Β) 0.3重量% 將前述各成分依前述組成秤重,對該等之混合物添加 作爲黏度調整用溶劑之甲基乙基酮溶劑,直到前述混合物 的漿料黏度變成約20Pa · s。接著,再加入氧化鋁之微粒 ,在鍋中、轉速500rpm的條件下混合48小時,調製出漿 料。 接著,準備75μιη厚之PET膜作爲脫模膜,在此PET 膜上,採用前述漿料,以刮塗法造出間隔約0.7mm之造膜 片。然後,將此造膜片在l〇〇°C下放置1小時,使前述片 中之前述甲基乙基酮溶劑揮發,去除前述PET膜,製作出 厚度350μπι之片狀基材601。由於前述溶劑的去除是在 l〇〇t進行,因此,前述環氧樹脂仍在未硬化狀態,前述片 狀基材706因而具有可撓性。 利用此片狀基材的可撓性,利用二氧化δέ雷射將其切 成既定的大小,在間距〇.2mm〜2mm之等間隔的位置上設 置直徑0.15mm的貫通孔(通孔)。接著,以網版印刷法 將通孔塡充用導電性膠2611塡充於此貫通孔內。根據以上 製程,製作出前述基板2610。前述導電性膠2611係,利 用以下的材料依以下的組成來調製,採用3根輥子所混練 出來之物。 114 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(ιΟ) (導電性膠2611的成分組成) < •球狀銅粒子(三井金屬礦業製:粒徑2μηι) 85重量% •雙酚Α型環氧樹脂(油化殻牌環氧製、艾皮克特828) 3重量% •縮水甘油酯系環氧樹脂(東都化成製、YD-171 ) 9重量 % •胺加成化合物硬化劑(味之素社製、MY_24) 接著,如圖24 (g)所示,在前述基板2610的兩面上 ,將如前述所製作出之轉寫材(圖24 (f)),的元件圖案 側與其接觸來配置,採用熱壓機,在衝壓溫度120°C、壓 力約9.8Xl05Pa ( lOkgf/cm2)下加熱加壓處理5分鐘。 再者,關於電容器2606,由於其電介質成爲被上下電 極面夾住之構造,因此,亦可預先在基板2610上,經由轉 寫來形成電極圖案2612。此種方法,只有在採用電容器被 印刷形成之本發明的轉寫材才有可能;以往的方法,在以 陶瓷作爲塡充劑之複合基板上印刷電介質層是相當困難。 經由此加熱加壓處理,基板2601中之環氧樹脂(前 述片狀基材及導電性膠2611中之環氧樹脂)便熔融軟化, 如圖24 (h)所示,電路元件圖案(電感器2605、電容器 26〇6及電阻器2607)與作爲配線圖案之第2金屬層2603 ,係埋入於基板2610中。接著,使加熱溫度更進一步上升 ,在溫度175°C處理60分鐘,使前述環氧樹脂硬化。之後 ,在配線2613上,將半導體晶片2608作覆晶組裝。 如此一來,前述片狀基材與全部電路元件圖案便強力 115 ϋ張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(IK) 地接著;又,前述導電性膠2611與各電路元件圖案成爲電 氣連接(內通孔連接),且被便強力地接著。 之後,將轉寫件層之第1金屬層2601、剝離層2602 剝離,得到圖24(h)所示之兩面具有電路元件4圖案(電感器 2605、電容器2606及電阻器2607)以及配線圖案(第2金屬 層2603)之配線基板。又,在此配線基板中,於轉寫材中 係形成凹部(對應於第1金屬層2601被蝕刻之深度),所有 的配線圖案與電路元件圖案係形成於前述凹部之底部。 再者,採用此轉寫材,對基板2610進行第2金屬層 2603等的轉寫時,前述第1金屬層2601與第2金屬層 2603之間所存在之剝離層2602的接著面便容易地剝離, 因此,能僅將前述第2金屬層2603及電路元每圖案(電感 器2605、電容器2606及電阻器2607)轉寫至前述基板。 在本實施例,由於作爲轉寫件層之第1金屬層2601 係由35μιη的銅箔所構成,因此,在轉寫時,基板2610的 基材即使變形,轉寫件層亦能耐得住此變形應力。另一方 面,本實施例之轉寫材,由於配線部分由凸部所構成,壓 接時,基板2610的基材便容易流入作爲轉寫件層之第1金 屬層2601的凹部內,容易控制使圖案變形之橫方向之變形 應力。因此,本實施例之圖案變形量爲,僅i基材的硬化 收縮(0.08%)所致之量。 再者,在本實施例,雖採用由有機層所構成之剝離層 ,但是,例如,但亦可採用具有200nm以下厚度之Ni鎪 敷層等之鍍敷層作爲剝離層,亦能實現同樣的配線圖案轉 116 -----------裳--------訂---------線 (請先閱讀背面之注咅?事項再填寫本頁) 張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 1225762 Α7 Β7
五、發明說明(uO 寫。 又,關於在配線圖案2613上進行半導體晶片2608的 覆晶組裝,由於可使凸塊對位至已形成凹部之$線2613, 因此相當容易進行組裝。 同時,電路元件各別組裝位置亦正確,可一次轉寫來 形成嚴密設計之電路基板。本實施例之配線基板’半導體 晶片2608的凸塊與配線2613之間的接合良好’又’半導 體晶片2608的具有分路(by pass)電容器作用所組裝之電容 器2606也能良好地作用。又,即使進行電容器高溫負荷可 靠度測試(、50V、100小時),電容器2606的電介 質層不會產生絕緣電阻惡化,可確保1〇6Ω以上的絕緣電 阻。 又,電介質層的介電係數爲200,基板層的介電係數 爲8.1。至於電感器2605的電感値,無論是肥粒體或是磁 性合金,均可確保在0.5μΗ以上。又,關於電阻器2607的 電阻値,可實現100Ω〜1ΜΩ間任意値。 如此,若採用本發明之轉寫材,便能容易地實現含有 配線圖案、半導體晶片等主動元件,以及電感器、電容器 及電阻器等之被動元件之電路形成。 (實施例14) 採用本發明之第4〜第6轉寫材,與前述實施例13 — 樣,採用由複合材料所製作出之基板,製作出圖25所示之 多層配線基板。圖26所示係多層配線基板各層的槪略製程 之截面圖。 117 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱) -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(tl(〇 在圖26中,2800A、2800B、及2800C分別表示轉寫 材。2800A係,主要爲印刷形成電阻器2803之轉寫材。 2800B係,主要爲印刷形成作爲電容器2804之電介質層之 轉寫材。2800C係,主要爲印刷形成作爲電感器2805之磁 性層之轉寫材。 又,在本實施例中,如圖26 (a)〜(c)所示,採用 已預先在基板片中之內通孔內塡充導電性膠2807之材料。 其詳細構成與實施例13 —樣,因此,在此省略說明。 又,形成在多層配線基板最上層的表面上之配線層 2808與電容器2804之一者的電極2809,已預先經由轉寫 等形成於基板片2806上。再者,用於此轉寫之轉寫材,與 本發明之轉寫材具有相同構造爲佳。 以往,將採用印刷所形成之被動元件內藏於多層基板 的時候,係採用在基板生胚上印刷形成各個被動元件之方 法。惟,若根據此方法,在基板表面上會產生數十μιη厚的 高度差。因此,爲了達到多層化,而持續積層多層基板, 則在加壓燒成時,電容器的外緣部位因外加壓力而被壓潰 變形,容易造成絕緣性降低,常常發生電容器等的短路。 若根據本實施例,如圖26 (b)所示,邊與已預先形 成在基板片2806上之電極圖案2809對位,邊對已形成在 轉寫材2800B上之電極2802及電介質層2804進行壓接。 此時,由於該等電極2802及電介質層2804被埋入流動性 佳之基板片2806中,如圖26 (b’)所示,可在表面完全 沒有高低差的狀態下作成單層配線基板。 118 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公~_ -----------裝--------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明((q) ; 同樣地,若採用轉寫材2800A及2800C進行轉寫,表 面完全不會產生高低差,如圖26 (a,)及(c’)所示,分 別形成平坦面。 最後,將圖26 〇’)〜(c’)所示之單層配線基板’ 與如圖26 (d,)所示之兩面上已轉寫形成配線菌案之配線 基板加以積層,經由前述加壓加熱處理來使片一次硬化。 如此一'來’已內藏著電感器、電谷器及電阻器等之電路兀 件之各層便被積層,能形成如圖25所示之多^電路基板。 若根據本實施例,由於各層均具有無高度差之平坦表面’ 因此,能容易地進行積層製程。 如以上所述,本發明之第4〜第6轉寫材,除了微細 之配線圖案,尙可印刷形成電感器、電容器及電阻器等之 電路元件圖案,將該等圖案一次轉寫,因此,能容易且正 確地組裝於基板上。更,爲了能藉由轉寫來組裝配線圖案 及元件圖案,可在各層的表面不形成高低差的情況下埋入 配線圖案及元件圖案。如此一來’此後的積潘製程’便可 在沒有配線斷線以及圖案形狀壓潰等狀態下輕易地進行。 再者,在前述實施形態5〜12及實施例11〜I4中, 雖舉例顯示已形成包括電感器、電容器及電阻器之所有兀 件之轉寫材,但是’其並不一定要形成所有的元件才行。 【圖式之簡單說明】 圖1所示係本發明之轉寫用圖案形成材(以下,稱作 轉寫材)的第1實施形態(第1轉寫材)的-成槪略之截 119 丨本紙張尺度適用中國國冢^ (CNS)A4規格(21G X 297公^ " -----------裝--------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A7 B7 五、發明說明(w) 面圖。 圖2所示係本發明之轉寫材的第2實施形態(第2轉 寫材)的構成槪略之截面圖。 圖3所示係本發明之轉寫材的第3實施形態(第3轉 寫材)的構成槪略之截面圖。 圖4 (a)〜(f)所示係前述第1轉寫材之製程的槪 略截面圖。 圖5 (a)〜(e)所示係前述第2轉寫材之製程的槪 略截面圖。 圖6 (a)〜(e)所示係前述第3轉寫材之製程的槪 略截面圖。 圖7 (a)〜(c)所示係採用本發明之轉寫材所形成 之複合配線基板的製程之一例的槪略截面圖。 圖8所示係採用本發明之轉寫材所製作出之陶瓷配線 基板之構成槪略截面圖。 圖9所示係將半導體晶片以覆晶方式組裝於陶瓷配線 基板上之構成槪略截面圖。 圖10 (a)〜(j)所示係採用本發明之轉寫材所形成 之多層配線基板的製程之一例的槪略截面圖。 圖11所示係採用本發明之轉寫材所形成之多層配線基 板之一例的槪略截面圖。 圖12所示係採用本發明之轉寫材所形成之多層配線基 板之另一例的槪略截面圖。 圖13所示係採用本發明之轉寫材所形成之多層配線基 120 ΐ紙張尺度gi"中國國家標準(CNS)A4規格(210 x 297公髮) ^ -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 量 1225762 五、發明說明(lj ) 板之又一例的槪略截面圖。 圖I4所示係採用本發明之轉寫材所形成之多層配線基 板之再一例的槪略截面圖。 圖I5所示係採用本發明之轉寫材所形成之多層配線基 板之再一例的槪略截面圖。 圖16 (a)〜(c)所示係採用本發明之轉寫材所形成 之多層配線基板的製程之一例的槪略截面圖。 17 (a)〜(〇所示係採用本發明之轉寫材所形成 之多層配線基板的製程之另一例的槪略截面圖。 圖18 (a)〜(e)所示係採用本發明之轉寫材所形成 之多層配線基板的製程之又一例的槪略截面圖。 圖19 (a)及(b)所示係,本發明之第5實施形態之 轉寫用元件配線圖案形成材(第4轉寫材)έ構成槪略截 面圖。 圖20所示係,本發明之第6實施形態之轉寫用元件配 線圖案形成材(第5轉寫材)之構成槪略截面圖。 圖21所示係,本發明之第7實施形態之轉寫用元件配 線圖案形成材(第6轉寫材)之構成槪略截面圖。 圖22 (a)〜(g,)所示係,採用前述第4轉寫材之 多層電路基板的製程截面圖。 圖23 (a)〜(h)所示係,採用前述第$轉寫材之多 層電路基板的製程截面圖。 圖24 (a)〜(h)所示係,採用前述第6轉寫材之多 層電路基板的製程截面圖。 121 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱) 1225762 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(W) 圖25所示係,採用前述第4〜第6轉寫材所製造出之 多層電路基板的截面圖。 圖26 (a)〜(c)係示意地表示出’採用本發明之第 6轉寫材來形成構成圖25所示之多層電路基板各層之單層 配線基板之截面圖;(a’)〜所示係’以〜(e )的各種方法所形成之多層電路基板各層的截面圖;(d’ )所示係前述多層電路基板最下層之配線基板的截面圖。 【符號說明】 101、 401、501、601、705、1002 第 1 金屬層 102、 402、502、602、704、1005 剝離層 103、 403、503、603、703、1004 第 2 金屬層 104、 505、605、702 第 3 金屬層 105、 606、701 第4金屬層 404、504 乾膜光阻(dry film resist) 706 片狀基材 义 707、806、1603 導電膠 800、1608、1708 陶瓷配線基板 801 配線層 802 金鑛敷層 805、 1801、1802 生胚 806、 1603、1609、1704、1803 導電膠 903 突起凸塊 904 鋁銲墊 又 905 半導體裸晶片 122 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 一 ' 1225762 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明(Η) 1001 1604 1605 1610 1702 1705 1804 2101 2102 2103 2104 2105 2106 2107 2108 2401 2403 2404 基板用片 配線圖案 ' 1607 單層配線基板 1703 配線層 1807 複合片 1707 配線基板 1805 轉寫材 2201、2203 脫模轉寫件用金屬箔 2203 配線用金屬箔 電感器 < 電容器 電阻器 2204 、 2304 2205 、 2305 2206 ^ 2306 半導體晶片 連接部 底層塡料 2501 > 2601 2503 、 2603 、 2504 、 2604 2405〜2408 元件圖案 2409 基板 2410、 2509 導電膠 2411、 2510 電極圖案 2408 半導體晶片 2412 配線圖案
第1金屬層 2702 、 2709 DFR 第2金屬層 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1225762 A7 _B7 五、發明說明( 2502 剝離層 2505、 2605、2705 電感器 2506、 2606、2704 電容器 2507、 2607、2703 電阻器 2508 基板 2706 片狀基材 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 24 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 1225762 A8 B8 S__ 六、申請專利範圍 1. 一種轉寫材,其特徵在於,具備: 第1金屬層,係作爲轉寫件; 第2金屬層,係作爲配線圖案; 、 剝離層,係存在於前述第1金屬層與第2金屬層之間 ,以能自前述第1金屬層和第2金屬層剝離的方式來貼合 ;之至少3層, 在前述第1金屬層的表層部係形成有與前述配線圖案 相對應之形狀之凸部; 在前述凸部區域之上,係形成有前述剝離層及前述第 2金屬層。 2·如申請專利範圍第1項之轉寫材,其年,前述第1 金屬層及第2金屬層分別含有擇自銅、鋁、銀及鎳所構成 群中之至少一種之金屬。 3·如申請專利範圍第1項或第2項之轉寫材,其中, 前述第1金屬層及第2金屬層係含有同一成分之金屬。 4·如申請專利範圍第2項之轉寫材,其中,前述第1 金屬層及第2金屬層係由銅箔所構成。 5·如申請專利範圍第4項之轉寫材,其中,前述剝離 層係由能被銅蝕刻液所蝕刻之材料所構成。‘ 6·如申請專利範圍第1項或第2項之轉寫材,其中, 前述第1金屬層之前述凸部的高度範圍係1〜12μηι。 7·如申請專利範圍第1項或第2項之轉寫材,其中, 前述剝離層的厚度係在Ιμπι以下。 8·如申請專利範圍第1項或第2項之轉寫材,其中, 1 ------訂------^— (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 1225762 A8 B8 C8 D8 六、申請專利範圍 前述剝離層係有機層或金屬鎪敷層。 (請先閱讀背面之注意事項再填寫本頁) 9. 如申請專利範圍第8項之轉寫材,其中,前述剝離 層係金鏟敷層。 10. 如申請專利範圍第1項或第2項之轉寫材,其中 ,前述第1金屬層與第2金屬層之隔著剝離層之接著強度 係50gf/cm以下。 11. 如申請專利範圍第1項或第2項之轉寫材,其中 ,前述第1金屬層的厚度範圍係4〜40μιη,第2金屬層的 厚度範圍係1〜35μπι。 12. 如申請專利範圍第1項或第2項之轉寫材,係在 前述第2金屬層上進一步具備第3金屬層。 13. 如申請專利範圍第12項之轉寫材,其中,前述第 3金屬層的厚度範圍係2〜30μιη。 々 14. 如申請專利範圍第12項之轉寫材,其中,前述第 1〜第3金屬層係含有同一成分之金屬。 15. 如申請專利範圍第12項之轉寫材,其中,前述第 3金屬層係爲金。 16. 如申請專利範圍第12項之轉寫材,係在前述第3 經濟部智慧財產局員工消費合作社印製 金屬層上進一步具備第4金屬層,且前述第4金屬層係由 對腐蝕前述第1至第3金屬層之蝕刻液具有化學安定性之 金屬成分所構成。 < 17. 如申請專利範圍第16項之轉寫材,其中,前述第 4金屬層係由擇自金、銀、鎳、錫、鉍、鉛以及銅中之至 少一種金屬所構成,其厚度範圍係1〜ΙΟμπι。 2 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) 1225762 8 88 8 ABCD 六、申請專利範圍 < 18·如申請專利範圍第1項或第2項之轉寫材,係具 備與前述第2金屬層作電氣連接、採用印刷法所形成之電 路元件。 19·如申請專利範圍桌18項之轉寫材’其中,前述電 路元件係含有擇自電感器、電容器以及電阻器中之至少一 個元件。 20·如申請專利範圍第18項之轉寫材,其中,前述電 路元件係由含有無機塡充劑以及樹脂組成物;έ材料所構成 〇 21·如申請專利範圍第18項之轉寫材,其中,前述電 路元件係由含有無機塡充劑、有機黏合劑以及可塑劑之材 料所構成。 22· —種轉寫材,其特徵在於,具備·· 第1金屬層,係作爲轉寫件; 第2金屬層,係作爲金屬配線;之至少兩層; 於前述第1金屬層上,具備採用印刷法所形成之電路 元件(與前述第2金屬層作電氣連接)。 23·如申請專利範圍第22項之轉寫材,其中,在前述 第1金屬層與第2金屬層之間,係具備與前述第1金屬層 和第2金屬層之間以能剝離之狀態被貼合之剝離層。 24·如申請專利範圍第23項之轉寫材,其中,前述剝 離層的厚度係在Ιμιη以下。 25·如申請專利範圍第23項或第24項之轉寫材,其 中’前述剝離層係由有機層或金屬鍍敷層所構成。 (請先閱讀背面之注意事項再填寫本頁) 訂 f 經濟部智慧財產局員工消費合作社印製 3 1225762 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 . 26. 如申請專利範圍第25項之轉寫材,其中,前述剝 離層係金鍍敷層。 ^ 27. 如申請專利範圍第23項或第24項之轉寫材,其 中,前述剝離層所致之第1金屬層與第2金屬層的接著強 度範圍係l〇gf/em〜50gf/cm。 28. 如申請專利範圍第22〜24項中任一項之轉寫材, 其中,前述電路元件係包含擇自電感器、電容器以及電阻 器中之至少一個元件。 29. 如申請專利範圍第22〜24項中任一項之轉寫材, 其中,前述電路元件係由含有無機塡充劑以及樹脂組成物 之材料所構成。 30. 如申請專利範圍第22〜24項中任一項之轉寫材’ 其中,前述電路元件係由含有無機塡充劑、有機黏合劑以 及可塑劑之材料所構成。 31. 如申請專利範圍第22〜24項中任一項之轉寫材’ 其中,前述第1金屬層的厚度範圍係4〜ΙΟΟμπι ’第2金屬 層及電路元件的厚度範圍係1〜35μιη。 32. 如申請專利範圍第22〜24項中任一項之轉寫材’ 其中,前述第1金屬層的表層部上係形成凹凸; 前述凸部係對應於前述第2金屬層之配線圖案; 在前述凸部上,形成了在前述第1金屬層上之上層。 33. 如申請專利範圍第32項之轉寫材,其中,前述第 1金屬層之前述凸部的高度範圍係1〜。 34. 如申請專利範圍第22〜24項中任一項之轉寫材’ 4 訂 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1225762 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 六、申請專利範圍 其中,前述第1金屬層及第2金屬層分別含有擇自銅、銘 、銀及鎳所構成群中之至少〜種之金屬。 35·如申請專利範圍第22〜24項中任一項之轉寫材, 其中,前述H 1錢層及第2金屬層係含有同一成分之金 Μ ° ; 36· —種轉寫材之製造方法,其特徵在於, 在第1金屬層上形成剝離層; 在前述剝離層上形成第2金屬層; 使用化學蝕刻法將前述第2金屬層、剝離層以及前述 第1金屬層的表層部蝕刻,以將前述第2金屬層及前述剝 離層形成出配線圖案形狀,且在前述第1金屬層的表層部 上,形成對應於前述配線圖案之形狀的凹凸部。 37·如申請專利範圍第36項之轉寫材之^造方法,係 在前述第2金屬層形成後,進行前述蝕刻前: (a) 在前述第2金屬層上,在使前述第2金屬層之表 層露出配線圖案的狀態下形成阻鏟層; (b) 在前述第2金屬層露出的區域上,用鍍敷法形成 第3金屬層; (c) 剝離前述阻鍍層; 之後,利用前述化學蝕刻法,將未形成前述第3金屬 層之區域之前述第2金屬層、前述剝離層以i前述第1金 屬層的表層部加以蝕刻。 38·如申請專利範圍第37項之轉寫材之製造方法,其 中,前述第3金屬層係以對前述化學蝕刻法所使用之蝕刻 5 I紙張尺度適财酬緖準(CNS )八4祕(210X297公着) --------------訂------^— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1225762 A8 B8 C8 __ D8 六、申請專利範圍 劑具有化學安定性之金屬成分來形成,使前述第3金屬層 作爲前述化學蝕刻劑時之阻蝕層來作用。 39·如申請專利範圍第38項之轉寫材之製造方法,其 中,前述第3金屬層係以金或銀來形成。 40·如申請專利範圍第37項之轉寫材之製造方法,係 在形成前述第3金屬層之後、剝離前述阻鍍層之前,在前 述第3金屬層上,以對前述化學蝕刻法所使用之蝕刻劑具 有化學安定性之金屬成分來形成第4金屬層; 之後,進行前述阻鍍層的剝離以及前述化學蝕刻,將 未形成前述第3及第4金屬層之區域之前述第2金屬層、 前述剝離層以及前述第1金屬層的表層部加以蝕刻。 41. 如申請專利範圍第40項之轉寫材之製造方法,其 中’前述第4金屬層係以對前述化學餓刻法所使用之餓刻 劑具有化學安定性之金屬成分來形成,使前述第4金屬層 作爲前述化學蝕刻劑時之阻蝕層來作用。 。 42. 如申請專利範圍第41項之轉寫材之製造方法,其 中’前述第4金屬層係以金或銀來形成。 43·如申請專利範圍第36〜42項中任一項之轉寫材之 製造方法,其中,前述第2金屬層係以電鍍法來形成。 44·如申請專利範圍第36〜42項中任一項之轉寫材之 製造方法,其中,前述第1金屬層及第2金屬層係由同一 成分之金屬所構成。 45·如申請專利範圍第36〜42項中任一項之轉寫材之 製造方法,其中,使用前述化學蝕刻法將前述第1金屬層 6 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ------訂------~ (請先閱讀背面之注意事項再填寫本頁) 1225762 g8s 六、申請專利範圍 的表層部蝕刻的深度範圍係 、&4匕如申請專利範圍第36〜42項中任一項之轉寫材之 製:tH方法,係包含將前述第2金屬層之麵予以粗化之製 程。 二如申請專獅mu 461垃轉·之製造方法,其 中目丨J述被表面粗化處理之第2金屬層麵之中心線平均 粗度係2μιη以上。 48·如申請專利範圍第刊〜42項中任一琯之轉 製造方法,髓與前浦2纟屬層作電氣連接的方式,藉 印刷法來形成電路元件。 < 49·如申請專利範圍第48項之轉寫材之製造方法,其 中,前述印刷法係網版印刷。 5〇·如申請專利範圍第48項之轉寫材之製造方法,其 中,前述電路元件係以含有無機填細及樹脂組成物之材 料所形成。 51·如申請專利範圍第48項之轉寫材之製造方法,其 中,前述電路元件係由含有無機填充劑、有機黏合劑以及 可塑劑之材料所形成。 ‘ 52· —種轉寫材之製造方法,其特徵在於·· 在第1金屬層上,讓第2金屬層形成爲配線圖案形狀 採用印刷來形成與前述第2金屬層作電氣連接之電路 元件。 53·如申請專利範圍第52項之轉寫材之製造方法,其 本紙張尺度逋用中國國家標準(CNS ) Α4規格(21〇Χ297公嫠) ---------- (請先閱讀背面之注意事項再填寫本頁) 、言 f 經濟部智慧財產局員工消費合作杜印製 1225762 A8 B8 __^_§__〜 六、申請^利範圍 —— 中’前述電路元件係採用網版印刷來形成。 54·如申請專利範圍第52項或第53項之轉寫材之製 造方法,其中,前述第2金屬層係採用鍍敷法來形成。 55. —種轉寫材之製造方法,其特徵在於 在第1金屬層上,形成剝離層及第2金屬層; 將前述第2金屬層及剝離層加工成配線圖案形狀; 採用印刷來形成與前述第2金屬層作電氣連接之電路 兀件。 56·如申請專利範圍第55項之轉寫材的製造方法,其 中,前述電路元件係採用網版印刷來形成。 ^ 57·如申請專利範圍第55項或第56項之轉寫材之製 造方法,係使用化學蝕刻法將前述第2金屬層及剝離層加 工成配線圖案形狀,且在第1金屬層的表層部,形成對應 於前述配線圖案形狀之凸部的凹凸部。 58·如申請專利範圍第57項之轉寫材之製造方法,係 在前述第2金屬層形成後、進行前述蝕刻前: μ (a) 在前述第2金屬層上,使前述第2金屬層之表層^ 露出配線圖案的狀態下形成阻鏟層; (b) 在前述第2金屬層露出的區域上,用鍍敷法形 第3金屬層; ; " (c) 剝離前述阻鑛層; 之後,利用前述化學蝕刻法,將未形成前述第3金屬 層之區域之前述第2金屬層、前述剝離層以及前述第丨金 屬層的表層部加以蝕刻。 ~ 8 — f請先閱讀背面之注意事項再填寫本頁} 、-" t 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1225762 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 59. 如申請專利範圍第58項之轉寫材之製造方法,其 中,前述第3金屬層係以對前述化學蝕刻法所使用之餓刻 劑具有化學安定性之金屬成分來形成,使前述第3金屬層 作爲前述化學蝕刻劑時之阻蝕層來作用。 60. 如申請專利範圍第59項之轉寫材之製造方法,其 中,前述第3金屬層係以金或銀來形成。 义 61. 如申請專利範圍第58項之轉寫材之製造方法,係 在形成前述第3金屬層之後、剝離前述阻鎪層之前; 於前述第3金屬層上,以對前述化學蝕刻法所使用之 蝕刻劑具有化學安定性之金屬成分來形成第4金屬層; 之後,進行前述阻鍍層的剝離以及前述化學蝕刻,將 未形成前述第3及第4金屬層之區域之前述第2金屬層、 前述剝離層以及前述第1金屬層的表層部加以蝕刻。 62·如申請專利範圍第61項之轉寫材之製造方法,其 中,前述第4金屬層係以對前述化學蝕刻法所使用之触刻 劑具有化學安定性之金屬成分來形成,使前述第4金屬層 作爲前述化學蝕刻劑時之阻蝕層來作用。 63.如申請專利範圍第62項之轉寫材之製造方法,其 中,前述第4金屬層係以金或銀來形成。 64·如申請專利範圍第57項之轉寫材之製造方法,其 中,前述第2金屬層係以電鍍法來形成。 65·如申請專利範圍第57項之轉寫材之製造方法,其 中,前述第1金屬層及第2金屬層係由同一成分之金屬所 構成。 9 ------訂------^— (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1225762 A8B8C8D8 六、申請專利範圍 (請先間讀背面之注意事項再填寫本頁) 66. 如申請專利範圍第57項之轉寫材之製造方法,其 中,使用前述化學蝕刻法將前述第1金屬層的表層部蝕刻 的深度範圍係1〜12μπι。 67. 如申請專利範圍第57項之轉寫材之製造方法,係 包含將前述第2金屬層之表面予以粗化之製程。 68·如申請專利範圍第67項之轉寫材之製造方法,其 中,前述之被表面粗化處理之第2金屬層表面之中心線平 均粗度係2μπι以上。 69. —種配線基板,係具備: 電氣絕緣性基板;以及 利用申請專利範圍第1〜21項中任一項之轉寫材在前 述電氣絕緣性基板的至少一主面上所形成之配線圖案;其 特徵在於, 前述配線圖案係被形成於前述主面所形成之凹部內。 70. 如申請專利範圍第69項之配線基板,其中,前述 電氣絕緣性基板係具備塡充有導電性組成物之貫通孔; 前述配線圖案係與前述導電性組成物作電氣連接。 71. 如申請專利範圍第69項或第70項之配線基板, 其中,前述凹部的深度範圍係1〜12μιη。 72. 如申請專利範圍第69項或第70項之配線基板, 其中,前述電氣絕緣性基板係包含無機塡充劑及熱硬化性 樹脂組成物,並具備塡充有導電性組成物之貫通孔。 73·如申請專利範圍第72項之配線基板,其中,前述 無機塡充劑係擇自Α12〇3、MgO、BN、AiN及Si02所構成 10 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐) 1225762 B8 C8 D8 六、申請專利範圍 群中之至少一種之無機塡充劑; 前述無機塡充劑的比例係70〜95重量% ; 則述熱硬化性樹脂組成物之比例係5〜30重量%。 74·如申請專利範圍第69項或第70項之配線基板, 其中’前述電氣絕緣基板係對擇自玻璃纖維之織布、玻璃 纖維之不織布、耐熱有機纖維之織布及耐熱有機纖維之不 織布所構成群中之至少一種之補強材,含浸熱硬化性樹脂 組成物所構成者。 75·如申請專利範圍第69項或第70項之配線基板, 其中,前述電氣絕緣性基板係由陶瓷所構成。 76·如申§靑專利範圍第75項之配線基板,其中,前述 陶瓷係含有擇自 Al2〇3、MgO、Zr02、Ti02、Si02、BeO、 BN、CaO及玻璃所構成群中之至少一種成分,或是含有Bi 一 Ca—Nb — Ο之陶瓷。 77. 如申請專利範圍第69項或第70項之配線基板, 係進一步於前述主面的凹部內所形成的配線圖案上,具備 由鍍敷法所形成之金屬層。 78. 如申請專利範圍第69項或第70項之配線基板, 係具備與形成於前述主面之凹部內之配線圖案連接之半導 體元件’前述半導體元件之凸塊係對位於前述凹部而被覆 晶接合。 79· —種多層配線基板,係積層複數之配線基板而構 成內通孔構造;其特徵在於,於至少一層係具備申請專利 範圍第69〜78項中任一項之配線基板。 π 本紙張尺度適用中國國家標準(CNS) A4規格(2Ϊ〇χ 297公釐) _ (請先閲讀背面之注意事項再填寫本頁) 訂: 1225762 8 8 8 8 ABCD 六、申請專利範圍 80.如申請專利範圍第79項之配線基板,其中, (請先閲讀背面之注意事項再填寫本頁) 前述複數之配線基板之至少一片爲具有電氣絕緣性基 板(含有陶瓷)之陶瓷配線基板; 前述陶瓷配線基板之至少一者,其主面之至少一側係 具有形成爲凸狀之配線圖案; 積層在形成有前述凸狀之配線圖案之主i之配線基板 係一複合配線基板,該複合配線基板具備電氣絕緣基板(含 有熱硬化性樹脂組成物); 前述凸狀之配線圖案係被埋設於前述複合配線基板之 主面。 8L如申請專利範圍第80項之配線基板,其中,前述 陶瓷配線基板之燒結溫度係1050°C以上。 82. 如申請專利範圍第79項之配線基板,其中,前述 複數之配線基板之至少二者爲具有電氣絕緣基>反(含有陶瓷 )之陶瓷配線基板; 前述陶瓷配線基板中之至少一者係含有與另一陶瓷配 線基板不同的陶瓷材料; 經濟部智慧財產局員工消費合作社印製 在彼此含有不同陶瓷材料的陶瓷基板之間,配置著具 有電氣絕緣基板(含有熱硬化性樹脂組成物)的配線基板。 83. 如申請專利範圍第79項之配線基板,其中,前述 複數之配線基板之至少最上層與最下層係複合配線基板, 該複合配線基板具備電氣絕緣基板(含有熱硬也性樹脂組成 物); 其內層係具備陶瓷配線基板,該陶瓷配線基板具有電 12 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1225762 A8B8C8D8 六、申請專利範圍 氣絕緣基板(含有陶瓷)。 84· —種配線基板,其特徵在於,具備: 笔熱絕緣性基板; 採用申請專利範圍第22〜35項中任一項之轉寫材在 前述電氣絕緣性基板的至少一主面上所形成之配線圖案及 電路元件;. 前述電路元件係與前述配線圖案作電氣連接,前述電 •路元件及前述配線圖案係被埋設於前述主面。 85.如申請專利範圍第84項之配線基板,其中,前述 電氣絕緣性基板係具有塡充著導電性組成物之貫通孔; 前述配線圖案係與前述導電性組成物作電氣連接。 86·如申請專利範圍第84項或第85項之配線基板, 其中,前述電氣絕緣性基板係含有無機塡充劑及熱硬化性 樹脂組成物,且具備塡充有導電性組成物之貫通孔。 87.如申請專利範圍第86項之配線基板,其中,前述 無機塡充劑係擇自A1203、MgO、BN、A1N及Si02所構成 群中之至少一種之無機塡充劑; 前述無機塡充劑的比例係70〜95重量% ; 前述熱硬化性樹脂組成物之比例係5〜30重量%。 88·如申請專利範圍第84項或第85項之配線基板, 其中,前述電氣絕緣性基板係對擇自玻璃纖維之織布、玻 璃纖維之不織布、耐熱有機纖維之織布及耐熱有機纖維之 不織布中之至少一種之補強材含浸熱硬化性組成物所構成 ‘者。 13 用中國國家標準(CNS)A4規格(210 x 297公^ (請先閲讀背面之注意事項再塡寫本頁) ,ν一tf 1225762 A8 B8 C8 D8 六、申請專利範圍 89. 如申請專利範圍第84項或第85項之配線基板, 其中,前述電氣絕緣性基板係由陶瓷材料所構成。 (請先閱讀背面之注意事項再填寫本頁) 90. 如申請專利範圍第75項之配線基板=其中,前述 陶瓷材料係含有擇自Al2〇3、MgO、Zr02、Ti02、Si02、 BeO、BN、CaO及玻璃所構成群中之至少一種之陶瓷,或 是含有Bi — Ca- Nb- Ο之陶瓷。 91. 一種多層配線基板,係積層複數之配線基板而構 成內通孔構造;其特徵在於,其中至少一層係具備申請專 利範圍第84〜90項中任一項之配線基板。 92. 如申請專利範圍第91項之配線基板,其中,前述 複數之配線基板之至少一者爲具有電氣絕緣基板(含有陶瓷 )之陶瓷配線基板; 前述陶瓷配線基板之至少一者,其主面之至少一側係 具有形成爲凸狀之配線圖案; 積層在形成有前述凸狀之配線圖案之主面之配線基板 係一複合配線基板,該複合配線基板具備電氣絕緣基板(含 有熱硬化性樹脂組成物); 經濟部智慧財產局員工消費合作社印製 前述凸狀之配線圖案係被埋設於前述複合配線基板之 主面。 ‘ 93. 如申請專利範圍第92項之配線基板,其中,前述 陶瓷配線基板之燒結溫度係1050°C以上。 94. 如申請專利範圍第91項之配線基板,其中,前述 複數之配線基板之至少二者爲具有電氣絕緣基板(含有陶瓷 )之陶瓷配線基板; 14 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1225762 A8 B8 C8 D8 六、申請專利範圍 前述陶瓷配線基板中之至少一者係含有與另一陶瓷配 線基板不同的陶瓷材料; (請先閱讀背面之注意事項再填寫本頁) 在彼此含有不同陶瓷材料的陶瓷基板之間,配置著具 有電氣絕緣基板(含有熱硬化性樹脂組成物)的配線基板。 95·如申請專利範圍第91項之配線基板, 其中,前述複數之配線基板之至少最上層與最下層係 複合配線基板,該複合配線基板具備電氣絕緣基板(含有熱 硬化性樹脂組成物); 其內層係具備陶瓷配線基板,該陶瓷配線基板具有電 氣絕緣基板(含有陶瓷)。 96·—種配線基板之製造方法,係採用申請專利範圍 第1〜21項中任一項之轉寫材來製造配線基板;其特徵在 於·· 將前述轉寫材之至少配線圖案金屬層(含有第2金胃胃 )之形成側,壓接於未硬化狀態之片狀基材中之至少一主面 經濟部智慧財產局員工消費合作社印製 藉由前述剝離層,將貼合於前述第2金屬層之前述第 1金屬層自前述第2金屬層剝離,來將前述配線圖案金屬 層轉寫至前述片狀基材。 97.如申請專利範圍第96項之配線基板之製造方法’ 係將已轉寫出前述配線金屬層之片狀基材,在前述未硬化 狀態下至少兩層積層來形成積層體,然後使前述積層體全 層之前述片狀基材一起硬化。 98·如申請專利範圍第96項或第97項之配線基板之 15 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1225762 A8 B8 C8 D8 六、申請專利範圍 製造方法,其中,前述片狀基材係包含無機塡充劑及熱硬 化性樹脂組成物,且具備塡充有導電性組成物之貫通孔。 (請先閱讀背面之注意事項再填寫本頁) 99·如申請專利範圍第98項之配線基板之製造方法’ 其中,前述無機塡充劑係擇自A12〇3、MgO、BN、A1N及 Si〇2所構成群中之至少一種之無機塡充劑; 前述無機塡充劑對前述片狀基材全體的所佔比例係70 〜95重量% , 前述熱硬化性樹脂組成物對前述片狀基材全體的所佔 比例係5〜30重量%。 100. 如申請專利範圍第96項或第97項之配線基板之 製造方法,其中,前述片狀基材係對擇自玻璃纖維之織布 、玻璃纖維之不織布、耐熱有機纖維之織布及耐熱有機纖 維之不織布所構成群中之至少一種之補強材含浸熱硬化性 樹脂組成物所構成者。 101. 如申請專利範圍第96項或第97項之配線基板之 製造方法,其中,前述片狀基材係含有聚醯亞胺。 1〇2·如申請專利範圍第96項或第97項之配線基板之 製造方法,其中,前述片狀基材係含有: 經濟部智慧財產局員工消費合作社印製 有機黏合劑; 可塑劑;以及 含有擇自 Al2〇3、MgO、Zr〇2、Ti〇2、Si〇2、BeO、 BN、CaO、玻璃所構成群中之至少一種之陶瓷所成的陶瓷 粉末; 所構成之陶瓷片。 16 本^張尺度適用中國國家標準(CNS ) A4規格(210X297公着) 1225762 A8 B8 C8 D8 __ 六、申請專利範圍 103·如申請專利範圍第102項之配線基板之製造方法 ,其中, 對前述陶瓷片的兩主面進行採用前述轉Λ材之前述配 線圖案金屬層的轉寫; 在前述陶瓷片的兩面或單面,配置主成分爲無機組成 物之約束片,該無機組成物在前述陶瓷片的燒結溫度下並 無實質的燒結收縮; 將前述陶瓷片與前述約束片一同燒成; 燒成後,去除前述約束片,得到陶瓷配線基板。 104·如申請專利範圍第103項之配線基板之製造方法 ,係對含有熱硬化性樹脂組成物之片狀基材乏至少一主面 ,進行採用前述轉寫材之前述配線圖案金屬層的轉寫,來 得到複合配線基板; 將前述陶瓷配線基板與前述複合配線基板積層,邊加 熱邊壓接,得到多層配線基板。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁} t. 1〇5·如申請專利範圍第103項或第104項之配線基板 之製造方法,在進行採用前述轉寫材之前述配線圖案金屬 層的轉寫之前,在前述陶瓷片形成貫通孔,對前述貫通孔 內塡充導電性組成物。 ‘ 106·—種配線基板之製造方法,其特徵在於, 在陶瓷片上形成貫通孔; 在形成有前述貫通孔之陶瓷片的兩面或單面,配置主 成分爲無機組成物之約束片,該無機組成物在前述陶瓷片 的燒結溫度下並無實質的燒結收縮; 17 尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)— ' 1225762 ABCD 鼇 六、申請專利範圍 將前述陶瓷片與前述約束片一同燒成; 燒成後,去除前述約束片; (請先閎讀背面之注意事項再填寫本頁〕 在前述貫通孔內塡充熱硬化性之導電性組成物,製得 附有通孔導體之陶瓷基板; 將申請專利範圍第1〜21項中任一項之―寫材之至少 配線圖案金屬層(含有第2金屬層)之形成側,壓接於含有 熱硬化性樹脂組成物之未硬化狀態之片狀基材中之至少〜 主面, &、 藉由前述剝離層,將貼合於前述第2金屬層之前述第 1金屬層自前述第2金屬層剝離,來將前述配線圖案金屬 層轉寫至前述片狀基材; t 於前述轉寫前或轉寫後,對含有前述熱硬化性樹脂組 成物之片狀基材形成貫通孔,在前述貫通孔巧塡充熱硬化 性之導電性組成物,製得附有通孔導體之複合配線基板; 將前述陶瓷配線基板與前述複合配線基板積層,邊加 熱邊壓接,來得到多層配線基板。 經濟部智慧財產局員工消費合作社印製 1〇7·如申請專利範圍第1〇5項或第1〇6項之配線基板 之製造方法,在前述陶瓷片形成貫通孔時,同時形成:積 層前述陶瓷基板與前述複合配線基板時之對位接腳用之貪 通孔。 108·如申請專利範圍第107項之配線基板之製造方法 ’其中’前述貫通孔之孔徑係比前述接腳直徑大2〜10% 〇 1G9·如申請專利範圍第96項或第97項之配線基板之 18 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1225762 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 製造方法,係在採用前述轉寫材之前述配線圖案金屬層的 轉寫後’對前述片狀基材表面上所形成之配線圖案金屬層 上,施以鍍敷處理。 UG· —種配線基板之製造方法,係採用申請專利範圍 胃22〜35項中任一項之轉寫材來製造配線基板;其特徵在 於, 將前述轉寫材之至少第2金屬層及前述電路元件之形 接於未硬化狀態之片狀基材之至少一生面, _由剝離前述第1金屬層,將至少前述第2金屬層及 前述電路元件轉寫至前述片狀基材。 Ul·如申請專利範圍第110項之配線基板之製造方法 前述轉寫後之片狀基材,在前述未硬化狀態下積層 胃層來形成積層體,然後使前述積層體全層之前述片 狀基材層〜起硬化。 112·如申請專利範圍第110項或第111項之配線基板 ,其中,前述片狀基材係含有無機塡充劑及熱 硬化性樹脂組成物,且具有塡充著導電性組成物之貫通孔 0 經濟部智慧財產局員工消費合作社印製 113·如申請專利範圍第112項之配線基板之製造方法 ’其中’前述無機塡充劑係擇自Al2〇3、MgO ' BN、A1N 及Sl=所構成群中之至少一種之無機塡充劑; 則述無機塡充劑對前述片狀基材全體的所佔比例係70 〜95重毚%, 則述熱硬化性樹脂組成物對前述片狀基材全體的所佔 __ 19 木氏張尺度適用中國)八4胁(210X297公釐) 1225762 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 比例係5〜30重量%。 114·如申請專利範圍第110項或第111項之配線基板 的製造方法,其中,前述片狀基材係對擇自或璃纖維之織 布、玻璃纖維之不織布、耐熱有機纖維織之布及耐熱有機 纖維之不織布所構成群中之至少一種之補強材含浸熱硬化 性組成物所構成者。 115·如申請專利範圍第110項或第111項之配線基板 之製造方法,其中,前述片狀基材係含有聚醯亞胺。 116·如申請專利範圍第110項或第ill項之配線基板 之製造方法,其中,前述片狀基材係含有: 有機黏合劑; ; 可塑劑,以及 含有擇自 Al2〇3、MgO、Zr02、Ti〇2、Si02、BeO、 BN、CaO、玻璃所構成群中之至少一種陶瓷所成之陶瓷粉 末; 所構成之陶瓷片。 117.如申請專利範圍第116項之配線基板之製造方法 ,係對前述陶瓷片的兩主面進行採用前述轉寫材之前述配 線圖案金屬層的轉寫; 4 在前述陶瓷片的兩面或單面,配置主成分爲無機組成 物之約束片,該無機組成物在前述陶瓷片的燒結溫度下並 無實質的燒結收縮; 將前述陶瓷片與前述約束片一同燒成; 燒成後,去除前述約束片,得到陶瓷配線基板。 20 --------------訂------ f請先閎讀背面之注意事項再填寫本頁〕 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1225762 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 118.如申請專利範圍第117項之配線基板之製造方法 ’係對含有熱硬化性樹脂組成物之片狀基材中至少一主面 ’進行採用前述轉寫材之前述配線圖案金屬層的轉寫,得 到複合配線基板; 將前述陶瓷配線基板與前述複合配線基板積層’邊加 熱邊壓接,得到多層配線基板。 119·如申請專利範圍第117項之配線基板之製造方法 ,在進行採用前述轉寫材之前述配線圖案金屬層的轉寫之 前,在前述陶瓷片形成貫通孔,然後在前述貫通孔內塡充 導電性組成物。 120. —種配線基板之製造方法,其特徵在於, 在陶瓷片形成貫通孔; 在形成前述貫通孔之陶瓷片的兩面,配置主成分爲無 機組成物之約束片,該無機組成物在前述陶瓷片的燒結溆 度下並無實質的燒結收縮; 將前述陶瓷片與前述約束片一同燒成; 燒成後’去除則述約束片; 在前述貫通孔內塡充熱硬化性之導電性組成物’製得 附有通孔導體之陶瓷基板; 將申請專利範圍第22〜35項中任一項之轉寫材之至 少配線圖案金屬層(含有第2金屬層)之形成側,壓接於含 有熱硬化性樹脂組成物之未硬化狀態之片狀基材中之至少 一主面, 藉由前述剝離層,將貼合於前述第2金屬層之前述第 21 --------------訂----—^wi C請先閱讀背面之注意事項再填寫本頁〕 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 1225762 A8 B8 C8 ___ D8 穴、申請專利範園 1金屬層自前述第2金屬層剝離,來將前述配線圖案金屬 層轉寫至前述片狀基材; (請先閱讀背面之注意事項再填寫本頁) 於前述轉寫前或轉寫後,對含有前述熱硬化性樹脂組 成物之片狀基材形成貫通孔,在前述貫通孔內塡充熱硬化 性之導電性組成物,製得附有通孔導體之複合配線基板; 將前述陶瓷配線基板與前述複合配線基板積層,邊加 熱邊壓接,得到多層配線基板。 121·如申請專利範圍第119項之配線基板之製造方法 ’在前述陶瓷片形成貫通孔時,同時形成積層前述陶瓷基 板與前述複合配線基板時之對位接腳用之貫通孔。 122·如申請專利範圍第121項之配線基板之製造方法 ’其中’前述貫通孔之孔徑係比前述接腳直徑大2〜10% 〇 123·如申請專利範圍第no項或第ill項之配線基板 之製造方法,其中,在採用前述轉寫材之前述配線圖案金 屬層的轉寫後,對前述片狀基材表面上所形成之配線圖案 金屬層上,施以鍍敷處理。 經濟部智慧財產局員工消費合作社印製 張 紙 本
TW090102865A 2000-02-09 2001-02-09 Pattern transferring material, its manufacturing method, wiring substrate manufactured by using the same TWI225762B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000031422 2000-02-09
JP2000110307 2000-04-12
JP2000324524 2000-10-24

Publications (1)

Publication Number Publication Date
TWI225762B true TWI225762B (en) 2004-12-21

Family

ID=27342294

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090102865A TWI225762B (en) 2000-02-09 2001-02-09 Pattern transferring material, its manufacturing method, wiring substrate manufactured by using the same

Country Status (4)

Country Link
US (3) US6871396B2 (zh)
EP (4) EP1267594A3 (zh)
CN (2) CN100566510C (zh)
TW (1) TWI225762B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393153B (zh) * 2008-08-22 2013-04-11 A method for forming a conductive pattern and a conductive film substrate
TWI576930B (zh) * 2015-02-26 2017-04-01 Zhi-Liang Hu Circuit package of circuit component module and its product

Families Citing this family (330)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2003136623A (ja) * 2001-08-22 2003-05-14 Tdk Corp モジュール部品、コア基板要素集合体、多層基板、コア基板要素集合体の製造方法、多層基板の製造方法、及びモジュール部品の製造方法
JP2003124429A (ja) 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd モジュール部品
KR100429881B1 (ko) * 2001-11-02 2004-05-03 삼성전자주식회사 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
US8749054B2 (en) 2010-06-24 2014-06-10 L. Pierre de Rochemont Semiconductor carrier with vertical power FET module
US7247544B1 (en) * 2002-04-12 2007-07-24 National Semiconductor Corporation High Q inductor integration
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004129222A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
US6898850B2 (en) 2002-08-06 2005-05-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing circuit board and communication appliance
EP1527480A2 (en) * 2002-08-09 2005-05-04 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004158595A (ja) * 2002-11-06 2004-06-03 Sanyo Electric Co Ltd 回路装置、回路モジュールおよび回路装置の製造方法
JP2004216385A (ja) * 2003-01-09 2004-08-05 Hitachi Via Mechanics Ltd レーザ穴明け加工方法
EP1487245B1 (en) * 2003-01-14 2013-03-27 Panasonic Corporation Manufacturing method for a circuit board
EP1639871B1 (en) * 2003-03-05 2010-07-14 Intune Circuits Oy Method for manufacturing an electrically conductive pattern
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
JP2005096390A (ja) * 2003-05-29 2005-04-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法ならびにこれを用いるグリーンシート成形用キャリアシート
TWI226101B (en) * 2003-06-19 2005-01-01 Advanced Semiconductor Eng Build-up manufacturing process of IC substrate with embedded parallel capacitor
WO2005004567A1 (ja) * 2003-07-04 2005-01-13 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
US7332805B2 (en) * 2004-01-06 2008-02-19 International Business Machines Corporation Electronic package with improved current carrying capability and method of forming the same
JP4439976B2 (ja) * 2004-03-31 2010-03-24 Necエレクトロニクス株式会社 半導体装置およびその製造方法
WO2005114728A1 (ja) * 2004-05-21 2005-12-01 Nec Corporation 半導体装置並びに配線基板及びその製造方法
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
US20060068576A1 (en) * 2004-09-30 2006-03-30 Burdick William E Jr Lithography transfer for high density interconnect circuits
EP2426785A2 (en) 2004-10-01 2012-03-07 L. Pierre De Rochemont Ceramic antenna module and methods of manufacture thereof
US7459340B2 (en) * 2004-12-14 2008-12-02 Casio Computer Co., Ltd. Semiconductor device and manufacturing method thereof
JP4649198B2 (ja) * 2004-12-20 2011-03-09 新光電気工業株式会社 配線基板の製造方法
FI20045501A (fi) * 2004-12-23 2006-06-24 Aspocomp Technology Oy Johdinkuvio, kytkentäalusta ja johdinkuvion ja kytkentäalustan valmistusmenetelmä
US8350657B2 (en) 2005-06-30 2013-01-08 Derochemont L Pierre Power management module and method of manufacture
EP1964159A4 (en) 2005-06-30 2017-09-27 L. Pierre De Rochemont Electrical components and method of manufacture
US7893359B2 (en) * 2005-09-19 2011-02-22 Industrial Technology Research Institute Embedded capacitor core having a multiple-layer structure
TWI280633B (en) * 2005-10-21 2007-05-01 Ind Tech Res Inst Method of fabricating flexible micro-capacitive ultrasonic transducer by the use of imprinting and transfer printing techniques
US8354294B2 (en) 2006-01-24 2013-01-15 De Rochemont L Pierre Liquid chemical deposition apparatus and process and products therefrom
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
JP5114858B2 (ja) * 2006-03-28 2013-01-09 富士通株式会社 多層配線基板およびその作製方法
KR100814461B1 (ko) * 2006-04-18 2008-03-17 삼성전기주식회사 전극 패턴의 제조방법
JP4920335B2 (ja) * 2006-08-07 2012-04-18 新光電気工業株式会社 キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
TWI328984B (en) * 2006-08-29 2010-08-11 Ind Tech Res Inst Substrate structures and fabrication methods thereof
US8064211B2 (en) * 2006-08-31 2011-11-22 Tdk Corporation Passive component and electronic component module
JP2008091685A (ja) * 2006-10-03 2008-04-17 Seiko Epson Corp 素子基板およびその製造方法
JP4344954B2 (ja) * 2006-10-03 2009-10-14 セイコーエプソン株式会社 素子基板の製造方法
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
TW200841780A (en) * 2007-04-10 2008-10-16 Cosmos Vacuum Technology Corp Electric circuit substrate with high thermal conductivity
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
JP5080234B2 (ja) * 2007-12-19 2012-11-21 新光電気工業株式会社 配線基板およびその製造方法
JP5233637B2 (ja) * 2008-04-02 2013-07-10 日立金属株式会社 多層セラミック基板、及び電子部品
US8023269B2 (en) * 2008-08-15 2011-09-20 Siemens Energy, Inc. Wireless telemetry electronic circuit board for high temperature environments
US7959598B2 (en) 2008-08-20 2011-06-14 Asante Solutions, Inc. Infusion pump systems and methods
US7943862B2 (en) * 2008-08-20 2011-05-17 Electro Scientific Industries, Inc. Method and apparatus for optically transparent via filling
DE102008042035A1 (de) * 2008-09-12 2010-03-18 Robert Bosch Gmbh Halbleiteranordnung sowie Verfahren zum Herstellen einer Halbleiteranordnung
DE102008048909A1 (de) 2008-09-26 2010-04-01 Zumtobel Lighting Gmbh Leuchte mit geschlossenem Leuchtengehäuse
KR100990546B1 (ko) * 2008-12-08 2010-10-29 삼성전기주식회사 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
JP5115509B2 (ja) * 2009-03-26 2013-01-09 ブラザー工業株式会社 コンテンツ配信システム、ノード装置、離脱処理遅延方法及び離脱処理遅延制御プログラム
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8952858B2 (en) 2009-06-17 2015-02-10 L. Pierre de Rochemont Frequency-selective dipole antennas
US8922347B1 (en) 2009-06-17 2014-12-30 L. Pierre de Rochemont R.F. energy collection circuit for wireless devices
US20110024160A1 (en) * 2009-07-31 2011-02-03 Clifton Quan Multi-layer microwave corrugated printed circuit board and method
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US9072164B2 (en) * 2009-11-17 2015-06-30 Raytheon Company Process for fabricating a three dimensional molded feed structure
US8127432B2 (en) 2009-11-17 2012-03-06 Raytheon Company Process for fabricating an origami formed antenna radiating structure
US8362856B2 (en) * 2009-11-17 2013-01-29 Raytheon Company RF transition with 3-dimensional molded RF structure
US8043464B2 (en) * 2009-11-17 2011-10-25 Raytheon Company Systems and methods for assembling lightweight RF antenna structures
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
JP4896247B2 (ja) * 2010-04-23 2012-03-14 株式会社メイコー プリント基板の製造方法及びこれを用いたプリント基板
US8552708B2 (en) 2010-06-02 2013-10-08 L. Pierre de Rochemont Monolithic DC/DC power management module with surface FET
JP5637210B2 (ja) * 2010-06-25 2014-12-10 豊田合成株式会社 半導体発光素子
US9023493B2 (en) 2010-07-13 2015-05-05 L. Pierre de Rochemont Chemically complex ablative max-phase material and method of manufacture
US8586472B2 (en) * 2010-07-14 2013-11-19 Infineon Technologies Ag Conductive lines and pads and method of manufacturing thereof
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
CN103180955B (zh) 2010-08-23 2018-10-16 L·皮尔·德罗什蒙 具有谐振晶体管栅极的功率场效应晶体管
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US9107306B2 (en) * 2010-10-14 2015-08-11 Panasonic Intellectual Property Management Co., Ltd. Hybrid substrate, method for manufacturing the same, and semiconductor integrated circuit package
CN103415925A (zh) 2010-11-03 2013-11-27 L·皮尔·德罗什蒙 具有单片集成的量子点器件的半导体芯片载体及其制造方法
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
JP4859996B1 (ja) * 2010-11-26 2012-01-25 田中貴金属工業株式会社 金属配線形成用の転写基板による金属配線の形成方法
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
EP2773169A4 (en) * 2011-10-28 2016-02-10 Kyocera Corp PCB AND ELECTRONIC DEVICE THEREFOR
JP5202714B1 (ja) * 2011-11-18 2013-06-05 田中貴金属工業株式会社 金属配線形成用の転写基板及び前記転写用基板による金属配線の形成方法
US8687369B2 (en) 2012-02-20 2014-04-01 Apple Inc. Apparatus for creating resistive pathways
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
WO2014027418A1 (ja) * 2012-08-17 2014-02-20 富士電機株式会社 電子部品および電子部品の製造方法
JP6092572B2 (ja) * 2012-10-30 2017-03-08 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
FR2998793B1 (fr) 2012-11-30 2014-11-28 Oreal Composition cosmetique sous forme d'emulsion huile-dans-eau
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
KR102130547B1 (ko) * 2013-03-27 2020-07-07 삼성디스플레이 주식회사 가요성 기판 및 이를 포함하는 가요성 표시 장치
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
EP2941105B1 (en) * 2013-05-13 2022-02-16 ULVAC, Inc. Mounting device and method of manufacturing the same
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
KR20150002361A (ko) * 2013-06-28 2015-01-07 삼성전자주식회사 반도체 발광소자 장치 및 광원 모듈의 제조 방법
US9561324B2 (en) 2013-07-19 2017-02-07 Bigfoot Biomedical, Inc. Infusion pump system and method
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
JP2015049985A (ja) * 2013-08-30 2015-03-16 富士通株式会社 Icソケット及び接続端子
US9648740B2 (en) * 2013-09-30 2017-05-09 Honeywell Federal Manufacturing & Technologies, Llc Ceramic substrate including thin film multilayer surface conductor
US9112148B2 (en) * 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US10729001B2 (en) * 2014-08-31 2020-07-28 Skyworks Solutions, Inc. Devices and methods related to metallization of ceramic substrates for shielding applications
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
CN107003257B (zh) * 2014-12-08 2020-07-03 三井金属矿业株式会社 印刷板线路板的制造方法
TWI550803B (zh) * 2015-02-17 2016-09-21 南茂科技股份有限公司 封裝半導體裝置
US10062838B2 (en) 2015-03-31 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Co-fired passive integrated circuit devices
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
JP6478902B2 (ja) * 2015-12-01 2019-03-06 キヤノン株式会社 貫通配線基板の製造方法、及び電子デバイスの製造方法
WO2017113325A1 (zh) * 2015-12-31 2017-07-06 安徽省大富光电科技有限公司 一种图形导电材料的制备方法
EP3374905A1 (en) 2016-01-13 2018-09-19 Bigfoot Biomedical, Inc. User interface for diabetes management system
WO2017123703A2 (en) 2016-01-14 2017-07-20 Bigfoot Biomedical, Inc. Occlusion resolution in medication delivery devices, systems, and methods
EP3443998A1 (en) 2016-01-14 2019-02-20 Bigfoot Biomedical, Inc. Adjusting insulin delivery rates
WO2017154692A1 (ja) * 2016-03-11 2017-09-14 株式会社村田製作所 複合基板及び複合基板の製造方法
WO2018013121A1 (en) * 2016-07-14 2018-01-18 Intel Corporation Systems and methods for semiconductor packages using photoimageable layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
JP6953279B2 (ja) * 2016-12-07 2021-10-27 日東電工株式会社 モジュールの製造方法
EP3544126B1 (en) * 2016-12-08 2021-09-22 Huawei Technologies Co., Ltd. Device having usb port
CA3037432A1 (en) 2016-12-12 2018-06-21 Bigfoot Biomedical, Inc. Alarms and alerts for medication delivery devices and related systems and methods
US10881792B2 (en) 2017-01-13 2021-01-05 Bigfoot Biomedical, Inc. System and method for adjusting insulin delivery
EP3568859A1 (en) 2017-01-13 2019-11-20 Bigfoot Biomedical, Inc. Insulin delivery methods, systems and devices
CN107105578A (zh) * 2017-04-17 2017-08-29 复旦大学 一种制备双面和多层电路的电镀剥离工艺
USD874471S1 (en) 2017-06-08 2020-02-04 Insulet Corporation Display screen with a graphical user interface
TWI658767B (zh) * 2017-09-28 2019-05-01 欣興電子股份有限公司 電路板的製造方法以及應用於製造其之堆疊結構
USD928199S1 (en) 2018-04-02 2021-08-17 Bigfoot Biomedical, Inc. Medication delivery device with icons
US11276618B2 (en) * 2018-04-30 2022-03-15 Intel Corporation Bi-layer prepreg for reduced dielectric thickness
USD920343S1 (en) 2019-01-09 2021-05-25 Bigfoot Biomedical, Inc. Display screen or portion thereof with graphical user interface associated with insulin delivery
JP7455516B2 (ja) * 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11495557B2 (en) * 2020-03-20 2022-11-08 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
JP7437993B2 (ja) * 2020-03-26 2024-02-26 日本メクトロン株式会社 フレキシブルプリント配線板を用いたヒータ及びその製造方法
USD977502S1 (en) 2020-06-09 2023-02-07 Insulet Corporation Display screen with graphical user interface
CN113831154B (zh) * 2020-06-24 2022-11-29 光华科学技术研究院(广东)有限公司 一种介电陶瓷表面金属化的方法及采用该方法制备的介电陶瓷元件
JP7118205B1 (ja) * 2021-04-12 2022-08-15 三菱電機株式会社 半導体装置及びそれを用いた半導体モジュール
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법
CN113490344A (zh) * 2021-07-08 2021-10-08 江西柔顺科技有限公司 一种柔性线路板及其制备方法
CN113745169B (zh) * 2021-07-23 2023-10-24 中国电子科技集团公司第二十九研究所 多腔槽ltcc基板与封装盒体焊接结构及方法
US12097355B2 (en) 2023-01-06 2024-09-24 Insulet Corporation Automatically or manually initiated meal bolus delivery with subsequent automatic safety constraint relaxation

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1106822B (de) 1958-06-12 1961-05-18 Jean Michel Verfahren zur Herstellung eines gedruckten Stromkreises
GB999183A (en) 1962-03-09 1965-07-21 Jean Michel A process for manufacturing printed circuits
US4244605A (en) * 1977-10-25 1981-01-13 Minnesota Mining And Manufacturing Company Material for forming graphics
US4503112A (en) * 1981-06-12 1985-03-05 Oak Industries Inc. Printed circuit material
JPS6055691A (ja) 1983-09-07 1985-03-30 ダイソー株式会社 回路基板の製造法
JPS60164392A (ja) 1984-02-07 1985-08-27 日本電産コパル株式会社 回路板の形成方法
JPS60220140A (ja) 1984-04-16 1985-11-02 Mitsubishi Heavy Ind Ltd 脱硫剤
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPS62276894A (ja) * 1986-02-21 1987-12-01 株式会社メイコー スル−ホ−ル付導体回路板の製造方法
JPS6372193A (ja) 1986-09-13 1988-04-01 松下電工株式会社 回路板
US4797508A (en) * 1986-09-19 1989-01-10 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
JPS63182886A (ja) 1987-01-24 1988-07-28 松下電工株式会社 プリント配線板およびその製法
US5141790A (en) * 1989-11-20 1992-08-25 Minnesota Mining And Manufacturing Company Repositionable pressure-sensitive adhesive tape
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
JP2794960B2 (ja) * 1991-02-19 1998-09-10 松下電器産業株式会社 焼結導体配線基板とその製造方法
CA2070046A1 (en) 1991-06-28 1992-12-29 Richard J. Sadey Metal foil with improved bonding to substrates and method for making said foil
JPH0521959A (ja) 1991-07-16 1993-01-29 Nec Corp 高放熱形複合基板
US5153050A (en) * 1991-08-27 1992-10-06 Johnston James A Component of printed circuit boards
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JP3218414B2 (ja) * 1992-07-15 2001-10-15 キヤノン株式会社 微小ティップ及びその製造方法、並びに該微小ティップを用いたプローブユニット及び情報処理装置
US5403672A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
JPH0677628A (ja) 1992-08-26 1994-03-18 Mitsubishi Electric Corp プリント配線板およびその製造方法
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3063427B2 (ja) 1992-10-21 2000-07-12 松下電器産業株式会社 回路基板およびその形成方法
WO1994024704A1 (en) * 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
JP3252534B2 (ja) 1993-06-10 2002-02-04 株式会社村田製作所 基板への導電パターン形成方法
JP2587596B2 (ja) 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
DE69412952T2 (de) 1993-09-21 1999-05-12 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils
EP0651602B1 (en) 1993-10-29 1999-04-07 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste, and method of manufacturing the same
JP2603053B2 (ja) 1993-10-29 1997-04-23 松下電器産業株式会社 ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
JP3309522B2 (ja) 1993-11-15 2002-07-29 株式会社村田製作所 多層基板及びその製造方法
US5408053A (en) 1993-11-30 1995-04-18 Hughes Aircraft Company Layered planar transmission lines
US5437096A (en) * 1994-02-28 1995-08-01 Technical Materials, Inc. Method for making a multilayer metal leadframe
JP3152852B2 (ja) 1994-10-27 2001-04-03 京セラ株式会社 配線基板及びその製造方法
JP2675985B2 (ja) 1994-10-27 1997-11-12 株式会社東芝 回路基板製造用転写板
JP3292620B2 (ja) 1995-04-20 2002-06-17 京セラ株式会社 配線基板及びその製造方法
JPH0936551A (ja) 1995-05-15 1997-02-07 Ibiden Co Ltd 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP3442200B2 (ja) * 1995-08-08 2003-09-02 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント回路基板、プリント回路基板の製造方法
JPH09116273A (ja) 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JPH09270584A (ja) 1996-03-29 1997-10-14 Kyocera Corp 多層配線基板
JPH08330709A (ja) 1996-05-07 1996-12-13 Shinko Electric Ind Co Ltd 回路形成用転写シートおよび転写シートを用いる回路基板の製造方法
EP0957664B1 (en) * 1996-06-07 2003-07-09 Asahi Kasei Kabushiki Kaisha Resin-carrying metal foil for multilayered wiring board, process for manufacturing the same, multilayered wiring board, and electronic device
JPH09326562A (ja) 1996-06-07 1997-12-16 Tokuyama Corp 回路基板の製造方法及び回路基板
US6320140B1 (en) 1996-06-14 2001-11-20 Ibiden Co., Ltd. One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
JPH1041611A (ja) 1996-07-18 1998-02-13 Matsushita Electric Ind Co Ltd プリント配線板の製造方法及びプリント配線板
JPH1051139A (ja) 1996-07-30 1998-02-20 Ibiden Co Ltd 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP3241605B2 (ja) * 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
US5855716A (en) * 1996-09-24 1999-01-05 The United States Of America As Represented By The Secretary Of The Navy Parallel contact patterning using nanochannel glass
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JP3220400B2 (ja) 1996-12-27 2001-10-22 京セラ株式会社 プリント配線基板の製造方法
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
JP3312723B2 (ja) 1996-10-09 2002-08-12 松下電器産業株式会社 熱伝導シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
JPH10173296A (ja) 1996-12-11 1998-06-26 Kyocera Corp プリント配線基板の製造方法
JPH10173316A (ja) 1996-12-12 1998-06-26 Kyocera Corp 配線基板形成用転写シート及びそれを用いた配線基板の製造方法
TW340297B (en) 1997-03-14 1998-09-11 Compeq Mfg Co Ltd Process for sealing a ball grid array IC free of substrate and free of solder ball
US6000603A (en) * 1997-05-23 1999-12-14 3M Innovative Properties Company Patterned array of metal balls and methods of making
US6238348B1 (en) * 1997-07-22 2001-05-29 Scimed Life Systems, Inc. Miniature spectrometer system and method
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JPH11135946A (ja) 1997-10-31 1999-05-21 Kyocera Corp 多層配線基板とその製造方法
JP3375555B2 (ja) * 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP4055026B2 (ja) 1998-03-13 2008-03-05 日立化成工業株式会社 ビルドアップ多層プリント配線板の製造方法
JP3612594B2 (ja) 1998-05-29 2005-01-19 三井金属鉱業株式会社 樹脂付複合箔およびその製造方法並びに該複合箔を用いた多層銅張り積層板および多層プリント配線板の製造方法
JP3441368B2 (ja) 1998-05-29 2003-09-02 京セラ株式会社 多層配線基板およびその製造方法
JP2000015742A (ja) 1998-07-01 2000-01-18 Hitachi Metals Ltd 転写法用複合材およびその製造方法
JP3619395B2 (ja) 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP3694825B2 (ja) 1999-11-18 2005-09-14 日本航空電子工業株式会社 導体パターンの形成方法及びコネクタ、フレキシブルプリント配線板、異方導電性部材
US6370013B1 (en) 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP2001237512A (ja) 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6459046B1 (en) 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393153B (zh) * 2008-08-22 2013-04-11 A method for forming a conductive pattern and a conductive film substrate
US8426741B2 (en) 2008-08-22 2013-04-23 Hitachi Chemical Company, Ltd. Photosensitive conductive film, method for forming conductive film, method for forming conductive pattern, and conductive film substrate
US8674233B2 (en) 2008-08-22 2014-03-18 Hitachi Chemical Company, Ltd. Photosensitive conductive film, method for forming conductive film, method for forming conductive pattern, and conductive film substrate
US9161442B2 (en) 2008-08-22 2015-10-13 Hitachi Chemical Company, Ltd. Photosensitive conductive film, method for forming conductive film, method for forming conductive pattern, and conductive film substrate
TWI576930B (zh) * 2015-02-26 2017-04-01 Zhi-Liang Hu Circuit package of circuit component module and its product

Also Published As

Publication number Publication date
EP1933376A2 (en) 2008-06-18
US6871396B2 (en) 2005-03-29
EP1482543A3 (en) 2005-06-08
EP1933376A3 (en) 2010-06-30
US6936774B2 (en) 2005-08-30
CN1333649A (zh) 2002-01-30
CN1620220A (zh) 2005-05-25
EP1267594A2 (en) 2002-12-18
CN100566510C (zh) 2009-12-02
US20010023779A1 (en) 2001-09-27
CN1201641C (zh) 2005-05-11
US20050186768A1 (en) 2005-08-25
EP1154469A1 (en) 2001-11-14
US20030102153A1 (en) 2003-06-05
EP1267594A3 (en) 2003-01-02
EP1482543A2 (en) 2004-12-01
US7888789B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
TWI225762B (en) Pattern transferring material, its manufacturing method, wiring substrate manufactured by using the same
TWI386140B (zh) Flexible multilayer circuit board
TW466895B (en) Printed-circuit board having projection electrodes and method for producing the same
TW511405B (en) Device built-in module and manufacturing method thereof
TWI392410B (zh) Multilayer printed wiring board and manufacturing method thereof
WO2012005236A1 (ja) 積層配線基板及びその製造方法
TW200906263A (en) Circuit board and method for manufacturing the same
JP3416658B2 (ja) 転写材及びその製造方法並びにこれを用いて製造される配線基板
TWI296492B (en) Un-symmetric circuit board and method for fabricating the same
JP2008172076A (ja) 多層配線基板の製造方法
CN102342186A (zh) 柔性基板
TW200833190A (en) Adhesive sheet for capacitor and method for manufacturing printed circuit board having built-in capacitor using the same
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
JP4413522B2 (ja) 配線転写シートとその製造方法、および配線基板とその製造方法
JPH08139450A (ja) 印刷配線板の製造方法
WO2004017689A1 (ja) 多層プリント配線板及びその製造方法
JPH0923067A (ja) 多層印刷配線板およびその製造方法
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
JP2007208229A (ja) 多層配線基板の製造方法
KR20130033851A (ko) 다층 인쇄회로기판 및 그 제조방법
KR20120130639A (ko) 양면 연성 인쇄회로기판 및 그 제조방법
JP2000277913A (ja) 多層配線基板及びその製造方法
JP5439165B2 (ja) 多層配線板及びその製造方法
KR100733814B1 (ko) 인쇄회로기판 제조방법
JP4407609B2 (ja) 電子回路装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees