JP3292620B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法

Info

Publication number
JP3292620B2
JP3292620B2 JP9498195A JP9498195A JP3292620B2 JP 3292620 B2 JP3292620 B2 JP 3292620B2 JP 9498195 A JP9498195 A JP 9498195A JP 9498195 A JP9498195 A JP 9498195A JP 3292620 B2 JP3292620 B2 JP 3292620B2
Authority
JP
Japan
Prior art keywords
precursor
powder
semi
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9498195A
Other languages
English (en)
Other versions
JPH08288596A (ja
Inventor
清志 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP9498195A priority Critical patent/JP3292620B2/ja
Publication of JPH08288596A publication Critical patent/JPH08288596A/ja
Application granted granted Critical
Publication of JP3292620B2 publication Critical patent/JP3292620B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子を収容する
ための半導体素子収納用パッケージや混成集積回路基板
等に用いられる配線基板に関するものである。
【０００２】
【従来の技術】従来、配線基板、例えば半導体素子を収
容する半導体素子収納用パッケージに使用される配線基
板として比較的高密度の配線が可能な積層セラミックス
配線基板が多用されている。この配線基板は、酸化アル
ミニウム質焼結体等のセラミックスより成り、その上面
中央部に半導体素子を収容する凹部を有する絶縁基体
と、前記絶縁基体の凹部周辺から下面にかけて導出され
たタングステン、モリブデン等の高融点金属粉末から成
る配線導体とから構成されており、前記絶縁基体の凹部
底面に半導体素子をガラス、樹脂、ロウ材等の接着剤を
介して接着固定するとともに該半導体素子の各電極を例
えばボンディングワイヤ等の電気的接続手段を介して配
線導体に電気的に接続し、しかる後、前記絶縁基体の上
面に、金属やセラミックス等から成る蓋体を絶縁基体の
凹部を塞ぐようにしてガラス、樹脂、ロウ材等の封止材
を介して接合させ、絶縁基体の凹部内に半導体素子を気
密に収容することによって製品としての半導体装置とな
る。
【０００３】またこの従来の配線基板は、一般にセラミ
ックグリーンシート積層法によって製作され、具体的に
は、酸化アルミニウム、酸化珪素、酸化マグネシウム、
酸化カルシウム等のセラミック原料粉末に適当な有機バ
インダー、溶剤等を添加混合して泥漿状となすとともに
これを従来周知のドクターブレード法を採用しシート状
とすることによって複数のセラミックグリーンシートを
得、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施すとともに配線導体となる金属ペース
トを所定パターンに印刷塗布し、最後に前記セラミック
グリーンシートを所定の順に上下に積層してセラミック
生成形体となすとともに該セラミック生成形体を還元雰
囲気中、約１６００℃の高温で焼成することによって製
作される。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の配線基板は、絶縁基体を構成する酸化アルミニウム
質焼結体等のセラミックスが硬くて脆い性質を有するた
め、搬送工程や半導体装置製作の自動ライン等において
配線基板同士が、あるいは配線基板と半導体装置製作自
動ラインの一部とが激しく衝突すると絶縁基体に欠けや
割れ、クラック等が発生し、その結果、半導体素子を気
密に収容することができず、半導体素子を長期間にわた
り正常、且つ安定に作動させることができなくなるとい
う欠点を有していた。
【０００５】また前記配線基板の製造方法によれば、セ
ラミック生成形体を焼成する際、各セラミックグリーン
シートにおけるセラミック原料粉末の密度のバラツキに
起因してセラミック生成形体に不均一な焼成収縮が発生
して得られる配線基板に反り等の変形や寸法のバラツキ
が生じ、変形や寸法のバラツキが大きいと配線導体に断
線を招来するという欠点も有していた。
【０００６】
【発明の目的】本発明は、かかる従来の半導体素子収納
用パッケージの欠点に鑑み案出されたものであり、その
目的は、衝撃力の印加による欠けや割れ等の発生を有効
に防止し、内部に収容する半導体素子を長期間にわたり
正常、且つ安定に作動させることができる配線基板を提
供することにある。
【０００７】また本発明の他の目的は反り等の変形や寸
法のバラツキが少なく、配線導体の断線を有効に防止し
て半導体素子等の電極を外部電気回路に確実に電気的接
続することができる配線基板の製造方法を提供すること
にある。
【０００８】
【課題を解決するための手段】本発明の配線基板は、６
０乃至９５重量％の無機絶縁物粉末と５乃至４０重量％
の熱硬化性樹脂とから成り、前記無機絶縁物粉末を前記
熱硬化性樹脂の前駆体で結合して成る前駆体シートを半
硬化させてその複数枚を積層して熱硬化させた、前記無
機絶縁物粉末を前記熱硬化性樹脂により結合した複数枚
の絶縁基板を積層して成る絶縁基体の前記絶縁基板に、
半硬化の前記前駆体シートとともに熱硬化させた、金属
粉末をエポキシ変性アクリレート系樹脂により結合した
配線導体を被着させて成ることを特徴とするものであ
る。
【０００９】また本発明の配線基板の製造方法は、熱硬
化性樹脂前駆体と無機絶縁物粉末とを混合して成る前駆
体シートを準備する工程と、前記前駆体シートを加熱し
て半硬化させる工程と、半硬化した前記前駆体シート
に、エポキシ変性アクリレート系樹脂と金属粉末とを混
合して成る金属ペーストを所定パターンに印刷する工程
と、前記所定パターンに印刷された金属ペーストを紫外
線にて半硬化させる工程と、半硬化した金属ペーストが
被着された半硬化の前記前駆体シートを複数枚上下に積
層するとともにこれを加熱して前記前駆体シート及び前
記金属ペーストを熱硬化させる工程とから成ることを特
徴とするものである。
【００１０】
【作用】本発明の配線基板によれば、絶縁基体が無機絶
縁物粉末を靱性に優れる熱硬化性樹脂で結合することに
よって形成されていることから配線基板同士あるいは配
線基板と半導体装置製作自動ラインの一部とが激しく衝
突しても絶縁基体に欠けや割れ、クラック等が発生する
ことはない。
【００１１】また本発明の配線基板によれば、熱硬化性
樹脂前駆体と無機絶縁物粉末とを混合して成る前駆体シ
ート、及びエポキシ変性アクリレート系樹脂と金属粉末
とを混合して成る金属ペーストを熱硬化させることによ
って製作され、焼成工程がないことから不均一な焼成収
縮に起因する変形や寸法のバラツキは発生せず、その結
果、配線導体に断線が招来することもなく、配線導体を
介して半導体素子等の電極を外部電気回路に確実に電気
的接続することが可能となる。
【００１２】更に本発明の配線基板の製造方法によれ
ば、熱硬化性樹脂前駆体と無機絶縁物粉末とを混合して
成る前駆体シートに印刷された金属ペーストを一旦、紫
外線によって半硬化させることから前駆体シート等を熱
硬化させる際に配線導体に変形等が発生することはな
く、印刷時の形状を維持することができ、配線導体の高
密度化が容易となる。
【００１３】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の配線基板を半導体素子を収容する半
導体素子収納用パッケージに適用した場合の一実施例を
示し、１は絶縁基体、２は配線導体である。この配線導
体２を絶縁基体１に被着させたものが配線基板となる。
【００１４】前記絶縁基体１は３枚の絶縁基板１ａ、１
ｂ、１ｃを積層することによって形成されており、その
上面の中央部に半導体素子を収容するための凹部１ｄを
有し、該凹部１ｄ底面には半導体素子３が樹脂等の接着
材を介して接着固定される。
【００１５】前記絶縁基体１を構成する３枚の絶縁基板
１ａ、１ｂ、１ｃは例えば酸化珪素、酸化アルミニウ
ム、窒化アルミニウム、炭化珪素、チタン酸バリウム等
の無機絶縁物粉末をエポキシ樹脂、ポリイミド樹脂等の
熱硬化性樹脂で結合することによって形成されており、
絶縁基体１を構成する３枚の絶縁基板１ａ、１ｂ、１ｃ
はその各々が無機絶縁物粉末を靱性に優れる熱硬化性樹
脂で結合することによって形成されていることから絶縁
基体１に外力が印加されても該外力によって絶縁基体１
に欠けや割れ、クラック等が発生することはない。
【００１６】尚、前記無機絶縁物粉末を熱硬化性樹脂で
結合して成る絶縁基体１を構成する３枚の絶縁基板１
ａ、１ｂ、１ｃは無機絶縁物粉末の含有量が６０重量％
未満であると絶縁基体１の熱膨脹係数が半導体素子３の
熱膨脹係数に対して大きく相違し、半導体素子３が作動
時に熱を発し、該熱が半導体素子３と絶縁基体１の両者
に印加されると両者間に両者の熱膨脹係数の相違に起因
する大きな熱応力が発生し、この大きな熱応力によって
半導体素子３が絶縁基体１より剥離したり、半導体素子
３に割れや欠け等が発生してしまう。また９５重量％を
超えると無機絶縁物粉末を熱硬化性樹脂で完全に結合さ
せることができず、所定の絶縁基板１ａ、１ｂ、１ｃを
得ることができなくなる。従って、前記絶縁基体１を構
成する絶縁基板１ａ、１ｂ、１ｃはその各々の内部に含
有される無機絶縁物粉末の量が６０乃至９５重量％の範
囲に特定される。
【００１７】また前記絶縁基体１はその凹部１ｄ周辺か
ら下面にかけて配線導体２が被着形成されており、該配
線導体２は銅、銀、金等の金属粉末をエポキシ変性アク
リレート系樹脂により結合したもので形成されている。
【００１８】前記配線導体２は半導体素子３の電極を外
部電気回路に接続する作用を為し、絶縁基体１の凹部１
ｄ周辺部位に位置する配線導体２には半導体素子３の各
電極がボンディングワイヤ４を介して電気的に接続さ
れ、また絶縁基体１の下面に導出される部位は外部電気
回路に電気的に接続される。
【００１９】尚、前記金属粉末をエポキシ変性アクリレ
ート系樹脂で結合することによって形成される配線導体
２は金属粉末の含有量が７０重量％未満では配線導体２
の電気抵抗値が高くなり、また９５重量％を超えると金
属粉末をエポキシ変性アクリレート系樹脂で結合して所
定の配線導体２を形成するのが困難となる。従って、前
記配線導体２はその金属粉末の含有量を７０乃至９５重
量％の範囲としておくことが好ましい。
【００２０】また前記配線導体２はその露出する表面に
ニッケル、金等の耐蝕性に優れ、且つ良導電性の金属を
メッキ法により１乃至２０μｍの厚みに層着させておく
と配線導体２の酸化腐食を有効に防止することができる
とともに配線導体２にボンディングワイヤ４を強固に電
気的接続させることができる。従って、前記配線導体２
の露出する表面にはニッケルや金等の耐蝕性に優れ、且
つ良導電性の金属をメッキ法により１乃至２０μｍの厚
みに層着させておくことが好ましい。
【００２１】かくして上述の配線基板によれば、絶縁基
体１の凹部１ａ底面に半導体素子３を樹脂等の接着剤を
介して接着固定するとともに半導体素子３の各電極をボ
ンディングワイヤ４を介して配線導体２に電気的に接続
し、しかる後、絶縁基体１の上面に蓋体５を樹脂等から
成る封止材を介して接合させ、絶縁基体１と蓋体５とか
ら成る容器内部に半導体素子３を気密に収容することに
よって製品としての半導体装置が完成する。
【００２２】次に前記半導体素子収納用パッケージに使
用される配線基板の製造方法について説明する。
【００２３】まず図２（ａ）に示すように３枚の前駆体
シート１１ａ、１１ｂ、１１ｃを準備する。前記３枚の
前駆体シート１１ａ、１１ｂ、１１ｃは無機絶縁物粉末
を熱硬化性樹脂前駆体で結合することによって形成され
ており、例えば粒径が０．１〜１００μｍの酸化珪素粉
末に、ビスフェノールＡ型エポキシ樹脂、ノボラック型
エポキシ樹脂、グリシジルエステル型エポキシ樹脂等の
エポキシ樹脂及びアミン系硬化剤、イミダゾール系硬化
剤、酸無水物系硬化剤等の硬化剤を添加混合してペース
ト状となし、しかる後、このペーストをシート状になす
とともに約２５〜１００℃の温度で１〜６０分間加熱し
半硬化させることによって製作される。
【００２４】次に図２（ｂ）に示すように前記３枚の前
駆体シート１１ａ、１１ｂ、１１ｃのうち２枚の前駆体
シート１１ａ、１１ｂに半導体素子３を収容する凹部１
ａとなる開口Ａ、Ａ’を、２枚の前駆体シート１１ｂ、
１１ｃに配線導体２を引き回すための貫通孔Ｂ、Ｂ’を
各々形成する。
【００２５】前記開口Ａ、Ａ’及び貫通孔Ｂ、Ｂ’は前
駆体シート１１ａ、１１ｂ、１１ｃに従来周知のパンチ
ング加工法を施し、前駆体シート１１ａ、１１ｂ、１１
ｃの各々に所定形状の孔を穿孔することによって形成さ
れる。
【００２６】次に図２（ｃ）に示すように、前記前駆体
シート１１ｂ、１１ｃの上下面及び貫通孔Ｂ、Ｂ’内に
配線導体２と成る金属ペースト１２を従来周知のスリー
ン印刷法により所定パターンに印刷塗布するとともにこ
れに紫外線を照射して半硬化させる。
【００２７】前記金属ペースト１２としては例えば、金
属粉末として粒径０．１〜２０μｍの銅粉末に、エポキ
シ変性アクリレート系樹脂を添加混合しペースト状とし
たものが使用される。
【００２８】また前記前駆体シート１１ｂ、１１ｃに印
刷塗布された金属ペースト１２は紫外線の照射により半
硬化されているため後述する３枚の前駆体シート１１
ａ、１１ｂ、１１ｃと該各前駆体シートに所定パターン
に印刷塗布させた金属ペースト１２とを熱硬化させて配
線導体２を絶縁基体１に被着させた配線基板を得る際、
金属ペースト１２のパターンに変形等が発生することは
なく、その結果、前駆体シート１１ｂ、１１ｃに金属ベ
ースト１２によるパターンを多数近接させて印刷塗布し
ても隣接するパターン同士が接触して電気的短絡を生じ
ることはなく、前駆体シート１１ｂ、１１ｃに金属ペー
スト１２によるパターンを高密度に形成することが可能
となる。
【００２９】尚、前記前駆体シート１１ｂ、１１ｃに印
刷塗布された金属ペースト１２は紫外線積算量が２００
〜１６００ｍＪ／ｃｍ2 の紫外線を照射することによっ
て半硬化状態となる。
【００３０】そして最後に前記３枚の前駆体シート１１
ａ、１１ｂ、１１ｃを上下に積層するとともにこれを約
８０〜３００℃の温度で約１０秒〜２４時間加熱し、前
記前駆体シート１１ａ、１１ｂ、１１ｃと、前駆体シー
ト１１ｂ、１１ｃに所定パターンに印刷塗布された金属
ペースト１２とを完全に熱硬化させることによって図１
に示すような絶縁基体１に配線導体２を被着させた半導
体素子収納用パッケージに使用される配線基板が完成す
る。この場合、前記前駆体シート１１ａ、１１ｂ、１１
ｃ及び金属ペースト１２は熱硬化時に収縮することは殆
どなく、従って、得られる配線基板に変形や寸法にバラ
ツキが発生することは皆無で、配線導体に断線が招来す
ることはなく、配線導体を介して半導体素子等の電極を
外部電気回路に確実に電気的接続することが可能とな
る。
【００３１】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では本願発
明の配線基板を半導体素子を収容する半導体素子収納用
パッケージに適用した場合を例に採って説明したがこれ
を混成集積回路基板等に適用してもよい。
【００３２】また上述の実施例では３枚の前駆体シート
を積層することによって配線基板を製作したが、１枚や
２枚、あるいは４枚以上の前駆体シートを使用して配線
基板を製作してもよい。
【００３３】
【発明の効果】本発明の配線基板によれば、絶縁基体が
無機絶縁物粉末を靱性に優れる熱硬化性樹脂で結合する
ことによって形成されていることから配線基板同士ある
いは配線基板と半導体装置製作自動ラインの一部とが激
しく衝突しても絶縁基体に欠けや割れ、クラック等が発
生することはない。
【００３４】また本発明の配線基板によれば、熱硬化性
樹脂前駆体と無機絶縁物粉末とを混合して成る前駆体シ
ート、及びエポキシ変性アクリレート系樹脂と金属粉末
とを混合して成る金属ペーストを熱硬化させることによ
って製作され、焼成工程がないことから不均一な焼成収
縮に起因する変形や寸法のバラツキは発生せず、その結
果、配線導体に断線が招来することもなく、配線導体を
介して半導体素子等の電極を外部電気回路に確実に電気
的接続することが可能となる。
【００３５】更に本発明の配線基板の製造方法によれ
ば、熱硬化性樹脂前駆体と無機絶縁物粉末とを混合して
成る前駆体シートに印刷された金属ペーストを一旦、紫
外線によって半硬化させることから前駆体シート等を熱
硬化させる際に配線導体に変形等が発生することはな
く、印刷時の形状を維持することができ、配線導体の高
密度化が容易となる。
【図面の簡単な説明】
【図１】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の一実施例を示す断面図である。
【図２】（ａ）乃至（ｃ）は本発明の配線基板の製造方
法を説明するための各工程毎の断面図である。
【符号の説明】
１・・・・・・・・・・・・・絶縁基体 １ａ、１ｂ、１ｃ・・・・・・絶縁基板 ２・・・・・・・・・・・・・配線導体 １１ａ、１１ｂ、１１ｃ・・・前駆体シート １２・・・・・・・・・・・・金属ペースト
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/02,1/03,1/09 H05K 3/12,3/46 H01L 23/12,23/14 H01B 1/00 - 1/24

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】６０乃至９５重量％の無機絶縁物粉末と５
    乃至４０重量％の熱硬化性樹脂とから成り、前記無機絶
    縁物粉末を前記熱硬化性樹脂の前駆体で結合して成る前
    駆体シートを半硬化させてその複数枚を積層して熱硬化
    させた、前記無機絶縁物粉末を前記熱硬化性樹脂により
    結合した複数枚の絶縁基板を積層して成る絶縁基体の前
    記絶縁基板に、半硬化の前記前駆体シートとともに熱硬
    化させた、金属粉末をエポキシ変性アクリレート系樹脂
    により結合した配線導体を被着させて成ることを特徴と
    する配線基板。
  2. 【請求項２】熱硬化性樹脂前駆体と無機絶縁物粉末とを
    混合して成る前駆体シートを準備する工程と、前記前駆
    体シートを加熱して半硬化させる工程と、半硬化した前
    記前駆体シートに、エポキシ変性アクリレート系樹脂と
    金属粉末とを混合して成る金属ペーストを所定パターン
    に印刷する工程と、前記所定パターンに印刷された金属
    ペーストを紫外線にて半硬化させる工程と、半硬化した
    前記金属ペーストが被着された半硬化の前記前駆体シー
    トを複数枚上下に積層するとともにこれを加熱して前記
    前駆体シート及び前記金属ペーストを熱硬化させる工程
    とから成ることを特徴とする配線基板の製造方法。
JP9498195A 1995-04-20 1995-04-20 配線基板及びその製造方法 Expired - Fee Related JP3292620B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9498195A JP3292620B2 (ja) 1995-04-20 1995-04-20 配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9498195A JP3292620B2 (ja) 1995-04-20 1995-04-20 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08288596A JPH08288596A (ja) 1996-11-01
JP3292620B2 true JP3292620B2 (ja) 2002-06-17

Family

ID=14125085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9498195A Expired - Fee Related JP3292620B2 (ja) 1995-04-20 1995-04-20 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3292620B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398291B2 (ja) * 1996-11-28 2003-04-21 京セラ株式会社 配線基板
US6871396B2 (en) 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate

Also Published As

Publication number Publication date
JPH08288596A (ja) 1996-11-01

Similar Documents

Publication Publication Date Title
JP3292620B2 (ja) 配線基板及びその製造方法
JP3152852B2 (ja) 配線基板及びその製造方法
JPH1074858A (ja) 配線基板及びその製造方法
JP3292623B2 (ja) 配線基板及びその製造方法
JP3292644B2 (ja) 配線基板及びその製造方法
JP3292624B2 (ja) 配線基板及びその製造方法
JPH1117348A (ja) 配線基板およびその製造方法
JP3145621B2 (ja) 配線基板及びその製造方法
JP3292646B2 (ja) 配線基板及びその製造方法
JP3305574B2 (ja) 配線基板
JP3301907B2 (ja) 配線基板の製造方法
JP3297574B2 (ja) 配線基板及びその製造方法
JP3297575B2 (ja) 配線基板及びその製造方法
JP3292645B2 (ja) 配線基板及びその製造方法
JP3393768B2 (ja) 配線基板及びその製造方法
JP3297576B2 (ja) 配線基板及びその製造方法
JP3297573B2 (ja) 配線基板及びその製造方法
JP3301908B2 (ja) 配線基板及びその製造方法
JP3393760B2 (ja) 配線基板及びその製造方法
JP3605235B2 (ja) 配線基板の製造方法
JP3266508B2 (ja) 配線基板及びその製造方法
JP3145620B2 (ja) 配線基板及びその製造方法
JP3145619B2 (ja) 配線基板及びその製造方法
JP3393747B2 (ja) 配線基板及びその製造方法
JP3323060B2 (ja) 配線基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees