KR890001189A - 다이나믹 랜덤 액세스 메모리(dram) 장치 및 그의 제조방법 - Google Patents

다이나믹 랜덤 액세스 메모리(dram) 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR890001189A
KR890001189A KR1019880007336A KR880007336A KR890001189A KR 890001189 A KR890001189 A KR 890001189A KR 1019880007336 A KR1019880007336 A KR 1019880007336A KR 880007336 A KR880007336 A KR 880007336A KR 890001189 A KR890001189 A KR 890001189A
Authority
KR
South Korea
Prior art keywords
film
conductive
forming
conductive film
random access
Prior art date
Application number
KR1019880007336A
Other languages
English (en)
Other versions
KR910002815B1 (ko
Inventor
마사오 다구찌
다이지 에마
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62149143A external-priority patent/JPH073860B2/ja
Priority claimed from JP62306416A external-priority patent/JP2642364B2/ja
Priority claimed from JP62314764A external-priority patent/JP2627515B2/ja
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR890001189A publication Critical patent/KR890001189A/ko
Application granted granted Critical
Publication of KR910002815B1 publication Critical patent/KR910002815B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

다이나믹 랜덤 액세스 메모리(DRAM)장치 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 DRAM셀의 회로도,
제2도는 본 발명의 원리를 설명하는 사시도,
제3도는 측정용량과 축적전극에 형성된 홈 깊이와의 관계를 나타내는 그래프.

Claims (21)

  1. 기판에 형성되어 있고, 기판 상에 형성된 전계 절연막에 의하여 한정되는 영역내에 위치되어 있는 한 쌍의 불순물 확산 영역들과, 한쌍의 불순물 확산 영역들간에 위치되어 있고 절연막에 의하여 커버되는 게이트 전극과로 구성된 전송 트랜지스터, 그 전송트랜지스터와 상기 기판상에 형성된 축적 캐페시터와로 이루어진 다이나믹 셀, 그 다이나믹 셀 다수로 구성되어 있는 다이나믹 랜덤 액세스 메모리 장착에 있어서, 상호 스태크된 전도성 막들간에 갭이 형성되어 있도록 한 식으로 쌍여져 있는 다수의 전도성 막들로 이루어져 있고, 불순물 확산 영역들 중에서 어느 한 영역에 접속되어 있는 축적 전극으로 구성되는 축적 캐패시터와, 축적 전극 둘레에 형성된 유전체 막과, 그 둘레에 유전체 막이 형성되어 있는 축적 전극 둘레에 형성되어 있는 대항 전극과로 이루어져 있는 다이나믹 랜덤 액세스 메모리 장치,
  2. 제1항에 있어서, 축적 전극이 게이트 전극 및 전계 절연 막상으로 확장하는 다이나믹 랜덤 액세스 메모리 장치.
  3. 제3항에 있어서, 스태크된 전도성 막들 중에서 최하부의 전도성 막이 상기 한쌍의 불순물 확산 영역들중에 한 영역과 콘택트하게 되고, 상기 최하부의 전도성막 이외의 다른 전도성 막들 각각이 인접 하부 전도막과 콘택트하게 되는 다이나믹 랜덤 액세스 장치.
  4. 제1항에 있어서, 스태크된 전도성 막들 중에서 최상부의 전도성 막이 상기 한쌍의 불순물 확산 영역들중에 한 영역과 콘택트하게 되고, 그 이외의 다른 전도성 막들이 최상부의 전도성 막과 전도막과 콘택트하게 되는 다이나믹 랜덤 액세스 장치.
  5. 제1항에 있어서, 축적 전극의 끝부분이 다른 부분보다 더 두껍게 되어 있는 다이나믹 랜덤 액세스 메모리 장치.
  6. 제1항에 있어서, 스태크된 전도성 막들 중에서 최하부의 전도성막과 절연막과의 사이에 갭이 형성되어 있고, 그 갭에다 대향전극을 형성시켜 축적 전극의 표면을 커버하도록 하는 다이나믹 랜덤 액세스 메모리 장치.
  7. 제1항에 있어서, 한 다이나믹 셀의 축적 케패시터의 축적 전극 상기 다이나믹 셀에 인접해 있는 다른 다이나믹 셀의 축적 캐패시터의 축적 전극과 부분적으로 오우버랩하고, 그리고 거기에서 상호 인접 축적 전극들이 서로 다른층 레벨에 있는 다이나믹 랜덤 액세스 장치.
  8. 기판상에 형성된 전계 절연 막에 의하여 한정되는 영역내에 있는 항쌍의 불순물 확산 영역으로 이루어져 있는 전송 트랜지스터를 형성하는 공정, 상기 한쌍의 불순물 확산 영역사이에 있는 게이트 전극, 절연 목적으로 전송 트랜지스터를 커버하도록 하기 위하여 절연막을 형성시키는 공정. 절연막상에 첫번째 전도성막을 형성시키는 공정, 첫번째 전도성막의 재질과 다른 재질로 만든 막을 형성시키는 공정막과, 상기 막상에 두번째 전도성 막을 형성시키는 공정막과, 첫번째 및 두번째 전도성 막들을 패턴하는 공정, 동방성 에칭 기술로 막을 제거시키는 공정, 상기 공정들로 다이마믹 램덤 액세스 메모리 장치를 제조하는 방법.
  9. 제8항에 있어서, 절염막, 첫번째 전도성막 및 막을 관통하는 개구를 만들어 그 개구를 통하여 불순물 확산 영역들이 노출되도록 한 다음에 두번째 전도성 막을 형성시키는 공정을 더 포함하는 다이나믹 랜덤 액세스 메모리 장치의 제조방법.
  10. 제8항에 있어서, 절연막에다 첫번째 개구를 만들고서 절연막상에다 첫번째 전도성 막을 형성시키는 공정과, 첫번째 전도성 막상에 형성된 막에다 두번째 개구를 만들고서 두번째 전도성 막을 형성시키는 공정을 더 포함하는 다이나믹 랜덤 액세스 메모리 장치 제조방법.
  11. 제8항에 있어서, 막이SiO2막이고, 절연막이 Si3N4막이며, 그리고 거기에서 첫번째 및 두번째 전도성 막은 폴리실리콘 막이고, 제거 공정에 있어서의 동방성 에칭은 불화수소(HF)함유 액체를 사용하는 다이나믹 랜덤액세스 메모리 장치 제조방법.
  12. 제8항에 있어서, 막이 Si3N4막이고, 절연막이 SiO2막이며, 그리고 거기에서 첫번째 및 두번째 전도성막이 폴리실리콘막이고, 제거 공정에 있어서의 동방성 에칭은 인산(PH3PO4)함유 액체를 사용하는, 다이나믹 랜덤 액세스 메모리 장치 제조방법.
  13. 제8항에 있어서, 패턴화된 첫번째 및 두번째 전도성 막 둘레에 유전체 막을 형성시키는 공정을 포함하는 다이나믹 랜덤 액세스 메모리 장치의 제조하는 방법
  14. 제13항에 있어서, 10[torr]이하의 저압에서 산소 분위기를 설정하는 열적산화 공정으로 유전체막을 형성 시키는 다이나믹 랜덤 엑세스 메모리 장치의 제조방법.
  15. 제13항에 있어서, 절연막상에 두번째 전도성막상을 형성시킴으로써 그에 의하여 두번째 전도성막상을 형성시킴으로써 그에 의하여 두번째 전도성막에 첫번째 전도성막이 형성되고, 두번째 전도성막과 첫번째 전도성막의 재질이 서로 다른 랜덤 액세스 메모리 장치 제조방법.
  16. 기판상에 형성된 전계 절연 막에 의하여 한정되는 영역내에 있는 한쌍의 불순물 확산 영역으로 이루어져 있는 전송 트랜지스터를 형성하는 공정, 상기 한쌍의 불순물 확산 영역으로 이루어져 있는 전송 트랜지스터를 커버하도록 하기 위하여 절연막을 형성시키는 공정, 절연막에 첫번째 전도성막을 형성시키는 공정, 첫번째 전도성 막상에 두번째 막을 형성시키고, 첫번째 전도성막에 있어서의 에칭율과 두번째 전도성막에 있어서의 에칭율이 다른 공정, 캐패시터의 축적 전극의 크기를 원하는 바에 따라서 첫번째 및 두번째 전도성 막들을 패턴하는 공정, 패턴화한 첫번째 및 두번째 전도성 막들중에서 어느 하나를 선택 에칭하여 홈이 형성되도록 하는 공정, 첫번째 및 두번째 전도성 막들의 노출표면 둘레에다 절연막을 형성시키는 공정, 그 둘레에 유전체막이 형성되어 있는 첫번째 및 두번째 전도성 막들을 완전히 커버하도록 하기 위하여 세번째 전도성 막을 형성시키는 공정, 상기 공정들로 다이나믹 랜덤 액세스 메모리 장치를 제조하는 방법.
  17. 제16항에 있어서, 첫번째 전도성막을 형성시킨 다음에 두번째 전도성막을 형성시키는 공정을 반복적으로 행하는 다이나믹 랜덤 액세스 메모리 장치의 제조방법.
  18. 제16항에 있어서, 첫번째 및 두번째 전도성 막의 재질이 서로 다른 다이나믹 랜덤 액세스 메모리 장치의 제조방법.
  19. 제16항에 있어서, 두번째 전도성막에 있어서의 에칭율과 첫번째 전도성막에 있어서의 에칭율이 다르도록 두번째 전도성막안으로 불순물 이온을 도우핑시키는 랜덤 엑세스 메모리 장치의 제조방법.
  20. 제16항에 있어서, 첫번째 전도막은 불순물로 도우핑시키지않은 (즉,순수한)폴리실리콘막이고, 두번째 전도성막이 n+형 불순물로 도우핑된 폴리실리콘막인 다이나믹 랜덤 액세스 메모리 장치의 제조방법.
  21. 제16항에 있어서, 첫번째 및 두번째 전도막을 형성시키는 공정을 플라즈마 보조 화학 증착 공정으로 행하여서 첫번째 및 두번째 막이 800[°C]이하의 저온에서 성장될 수 있도록 하는 다이나믹 랜덤 액세스 메모리 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880007336A 1987-06-17 1988-06-17 다이나믹 랜덤 액세스 메모리 장치 및 그의 제조방법 KR910002815B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP62149143A JPH073860B2 (ja) 1987-06-17 1987-06-17 半導体記憶装置の製造方法
JP?62-149143 1987-06-17
JP62-149143 1987-06-17
JP62306416A JP2642364B2 (ja) 1987-12-03 1987-12-03 半導体記憶装置及びその製造方法
JP?62-306416 1987-12-03
JP62-306416 1987-12-03
JP62-314764 1987-12-10
JP62314764A JP2627515B2 (ja) 1987-12-10 1987-12-10 半導体記憶装置及びその製造方法
JP?62-314764 1987-12-10

Publications (2)

Publication Number Publication Date
KR890001189A true KR890001189A (ko) 1989-03-18
KR910002815B1 KR910002815B1 (ko) 1991-05-04

Family

ID=27319692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880007336A KR910002815B1 (ko) 1987-06-17 1988-06-17 다이나믹 랜덤 액세스 메모리 장치 및 그의 제조방법

Country Status (4)

Country Link
US (2) US4974040A (ko)
EP (2) EP0750347B1 (ko)
KR (1) KR910002815B1 (ko)
DE (2) DE3856143T2 (ko)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910009805B1 (ko) * 1987-11-25 1991-11-30 후지쓰 가부시끼가이샤 다이나믹 랜덤 액세스 메모리 장치와 그의 제조방법
DE3916228C2 (de) * 1988-05-18 1995-06-22 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
KR910010167B1 (ko) * 1988-06-07 1991-12-17 삼성전자 주식회사 스택 캐패시터 dram셀 및 그의 제조방법
JP2838412B2 (ja) * 1988-06-10 1998-12-16 三菱電機株式会社 半導体記憶装置のキャパシタおよびその製造方法
DE3943617C2 (de) * 1988-06-10 1996-03-14 Mitsubishi Electric Corp DRAM und Herstellungsverfahren dafür
US5180683A (en) * 1988-06-10 1993-01-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing stacked capacitor type semiconductor memory device
DE3918924C2 (de) * 1988-06-10 1996-03-21 Mitsubishi Electric Corp Herstellungsverfahren für eine Halbleiterspeichereinrichtung
JP2681285B2 (ja) * 1988-09-19 1997-11-26 富士通株式会社 半導体記憶装置
JPH0282575A (ja) * 1988-09-19 1990-03-23 Toshiba Corp 半導体装置およびその製造方法
JPH02156566A (ja) * 1988-12-08 1990-06-15 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5219781A (en) * 1988-12-08 1993-06-15 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing semiconductor memory device having a stacked type capacitor
US5059548A (en) * 1989-04-03 1991-10-22 Hyundai Electronics Industries Co., Ltd. Method of making a semiconductor memory device having a double stacked capacitor
US5162249A (en) * 1989-04-03 1992-11-10 Hyundai Electronics Industries Co., Ltd. Method of making semiconductor memory device having a double stacked capacitor
US5314835A (en) * 1989-06-20 1994-05-24 Sharp Kabushiki Kaisha Semiconductor memory device
JP2724209B2 (ja) * 1989-06-20 1998-03-09 シャープ株式会社 半導体メモリ素子の製造方法
JPH0338061A (ja) * 1989-07-05 1991-02-19 Fujitsu Ltd 半導体記憶装置
JPH0382077A (ja) * 1989-08-24 1991-04-08 Nec Corp 半導体メモリ装置
JPH03104273A (ja) * 1989-09-19 1991-05-01 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
EP0424623B1 (en) * 1989-10-26 1995-07-12 International Business Machines Corporation Three-dimensional semiconductor structures formed from planar layers
US5160987A (en) * 1989-10-26 1992-11-03 International Business Machines Corporation Three-dimensional semiconductor structures formed from planar layers
JP2524842B2 (ja) * 1989-11-08 1996-08-14 三菱電機株式会社 半導体記憶装置
JPH03173176A (ja) * 1989-11-30 1991-07-26 Sharp Corp 半導体記憶装置
US5006481A (en) * 1989-11-30 1991-04-09 Sgs-Thomson Microelectronics, Inc. Method of making a stacked capacitor DRAM cell
KR920010204B1 (ko) * 1989-12-02 1992-11-21 삼성전자 주식회사 초고집적 디램셀 및 그 제조방법
EP0764974B1 (en) * 1990-03-08 2006-06-14 Fujitsu Limited Layer structure having contact hole and method of producing the same
JP2524863B2 (ja) * 1990-05-02 1996-08-14 三菱電機株式会社 半導体装置およびその製造方法
JP2504606B2 (ja) * 1990-05-18 1996-06-05 株式会社東芝 半導体記憶装置およびその製造方法
KR930000718B1 (ko) * 1990-05-21 1993-01-30 삼성전자 주식회사 반도체장치의 제조방법
KR920009748B1 (ko) * 1990-05-31 1992-10-22 삼성전자 주식회사 적층형 캐패시터셀의 구조 및 제조방법
KR930002292B1 (ko) * 1990-06-02 1993-03-29 삼성전자 주식회사 반도체 장치 및 그 제조방법
US5005103A (en) * 1990-06-05 1991-04-02 Samsung Electronics Co., Ltd. Method of manufacturing folded capacitors in semiconductor and folded capacitors fabricated thereby
KR920001716A (ko) * 1990-06-05 1992-01-30 김광호 디램셀의 적층형 캐패시터의 구조 및 제조방법
KR930007192B1 (ko) * 1990-06-29 1993-07-31 삼성전자 주식회사 디램셀의 적층형캐패시터 및 제조방법
JPH0496270A (ja) * 1990-08-03 1992-03-27 Sharp Corp 半導体装置の製造方法
KR930007194B1 (ko) * 1990-08-14 1993-07-31 삼성전자 주식회사 반도체 장치 및 그 제조방법
DE69119354T2 (de) * 1990-10-29 1996-09-19 Nec Corp DRAM Zelle mit Stapelkondensator
KR920010908A (ko) * 1990-11-01 1992-06-27 김광호 개선된 핀 구조를 갖는 디램 셀 및 그의 제조방법
US5155057A (en) * 1990-11-05 1992-10-13 Micron Technology, Inc. Stacked v-cell capacitor using a disposable composite dielectric on top of a digit line
US5049517A (en) * 1990-11-07 1991-09-17 Micron Technology, Inc. Method for formation of a stacked capacitor
JP3344485B2 (ja) * 1990-11-09 2002-11-11 富士通株式会社 半導体装置の製造方法
KR930009594B1 (ko) * 1991-01-30 1993-10-07 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법
KR920017248A (ko) * 1991-02-18 1992-09-26 문정환 반도체 메모리 소자의 커패시터 제조방법
US5053351A (en) * 1991-03-19 1991-10-01 Micron Technology, Inc. Method of making stacked E-cell capacitor DRAM cell
KR930010081B1 (ko) * 1991-05-24 1993-10-14 현대전자산업 주식회사 2중 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
US5223448A (en) * 1991-07-18 1993-06-29 Industrial Technology Research Institute Method for producing a layered capacitor structure for a dynamic random access memory device
EP0528183B1 (en) * 1991-07-25 1997-10-08 Fujitsu Limited Method for fabricating a dynamic random access memory having a stacked fin capacitor with reduced fin thickness
TW301782B (ko) * 1991-08-16 1997-04-01 Gold Star Electronics
TW243541B (ko) * 1991-08-31 1995-03-21 Samsung Electronics Co Ltd
US5240871A (en) * 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor
US5192703A (en) * 1991-10-31 1993-03-09 Micron Technology, Inc. Method of making tungsten contact core stack capacitor
US5262662A (en) * 1991-10-31 1993-11-16 Micron Technology, Inc. Storage node capacitor having tungsten and etched tin storage node capacitor plate
US5168073A (en) * 1991-10-31 1992-12-01 Micron Technology, Inc. Method for fabricating storage node capacitor having tungsten and etched tin storage node capacitor plate
JPH05198768A (ja) * 1992-01-21 1993-08-06 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5840605A (en) * 1993-04-19 1998-11-24 Industrial Technology Research Institute Dual layer polysilicon capacitor node DRAM process
JP3176758B2 (ja) * 1993-06-04 2001-06-18 富士通株式会社 半導体装置の製造方法
KR0131744B1 (ko) * 1993-12-28 1998-04-15 김주용 반도체 소자의 캐패시터 제조방법
US5436187A (en) * 1994-02-22 1995-07-25 Nec Corporation Process for fabricating a semiconductor memory device including a capacitor having a cylindrical storage node electrode
US5436186A (en) * 1994-04-22 1995-07-25 United Microelectronics Corporation Process for fabricating a stacked capacitor
US5460999A (en) * 1994-06-06 1995-10-24 United Microelectronics Corporation Method for making fin-shaped stack capacitors on DRAM chips
US6744091B1 (en) * 1995-01-31 2004-06-01 Fujitsu Limited Semiconductor storage device with self-aligned opening and method for fabricating the same
DE19527023C1 (de) * 1995-07-24 1997-02-27 Siemens Ag Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung
US5536673A (en) * 1995-07-26 1996-07-16 United Microelectronics Corporation Method for making dynamic random access memory (DRAM) cells having large capacitor electrode plates for increased capacitance
US5807782A (en) * 1995-09-25 1998-09-15 Vanguard International Semiconductor Corporation Method of manufacturing a stacked capacitor having a fin-shaped storage electrode on a dynamic random access memory cell
US5661064A (en) * 1995-11-13 1997-08-26 Micron Technology, Inc. Method of forming a capacitor having container members
US5637523A (en) * 1995-11-20 1997-06-10 Micron Technology, Inc. Method of forming a capacitor and a capacitor construction
US6218237B1 (en) 1996-01-03 2001-04-17 Micron Technology, Inc. Method of forming a capacitor
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
TW312829B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Semiconductor memory device with capacitor(6)
US5677223A (en) * 1996-10-07 1997-10-14 Vanguard International Semiconductor Corporation Method for manufacturing a DRAM with reduced cell area
US5763304A (en) * 1996-10-07 1998-06-09 Vanguard International Semiconductor Corporation Method for manufacturing a capacitor with chemical mechanical polishing
US5843822A (en) * 1997-02-05 1998-12-01 Mosel Vitelic Inc. Double-side corrugated cylindrical capacitor structure of high density DRAMs
US6027969A (en) * 1998-06-04 2000-02-22 Taiwan Semiconductor Manufacturing Company Capacitor structure for a dynamic random access memory cell
US6214687B1 (en) 1999-02-17 2001-04-10 Micron Technology, Inc. Method of forming a capacitor and a capacitor construction
TW413932B (en) 1999-03-05 2000-12-01 Nanya Plastics Corp Manufacturing method of crown-type capacitor structure
TW415084B (en) * 1999-03-05 2000-12-11 Nanya Technology Corp Fabrication method of crown-shaped capacitor structure
KR100319560B1 (ko) 1999-05-03 2002-01-05 윤종용 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법
FR2800197B1 (fr) * 1999-10-25 2003-02-07 St Microelectronics Sa Procede de definition de deux zones autoalignees a la surface superieure d'un substrat
US6689668B1 (en) 2000-08-31 2004-02-10 Samsung Austin Semiconductor, L.P. Methods to improve density and uniformity of hemispherical grain silicon layers
US6403455B1 (en) 2000-08-31 2002-06-11 Samsung Austin Semiconductor, L.P. Methods of fabricating a memory device
KR101934426B1 (ko) * 2012-11-26 2019-01-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154762A (en) * 1979-05-22 1980-12-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor memory
JPS568871A (en) * 1979-07-04 1981-01-29 Mitsubishi Electric Corp Semiconductor memory device
JPS5658255A (en) * 1979-10-17 1981-05-21 Oki Electric Ind Co Ltd Mos type semiconductor memory device
JPS5824022B2 (ja) * 1979-10-17 1983-05-18 沖電気工業株式会社 Ｍｏｓ型半導体記憶装置の製造方法
JPS5961072A (ja) * 1982-09-29 1984-04-07 Fujitsu Ltd 不揮発性半導体記憶装置
JPS59104156A (ja) * 1982-12-07 1984-06-15 Toshiba Corp 多層キヤパシタ
JPS59104161A (ja) * 1982-12-07 1984-06-15 Nec Corp １トランジスタ型半導体記憶装置
US4649406A (en) * 1982-12-20 1987-03-10 Fujitsu Limited Semiconductor memory device having stacked capacitor-type memory cells
JPS59231851A (ja) * 1983-06-14 1984-12-26 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリセル
JPS609154A (ja) * 1983-06-29 1985-01-18 Hitachi Ltd 半導体メモリとその製造方法
JPS6074470A (ja) * 1983-09-29 1985-04-26 Fujitsu Ltd 半導体装置
JPS6195563A (ja) * 1984-10-16 1986-05-14 Toshiba Corp 半導体記憶装置
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
JPS6248062A (ja) * 1985-08-28 1987-03-02 Sony Corp メモリセル
JPS62128169A (ja) * 1985-11-28 1987-06-10 Nec Ic Microcomput Syst Ltd 半導体装置
JPH0736437B2 (ja) * 1985-11-29 1995-04-19 株式会社日立製作所 半導体メモリの製造方法
JPH0815207B2 (ja) * 1986-02-04 1996-02-14 富士通株式会社 半導体記憶装置
JPS62286269A (ja) * 1986-06-04 1987-12-12 Fujitsu Ltd Ｄｒａｍセル及びその製造方法
US4855801A (en) * 1986-08-22 1989-08-08 Siemens Aktiengesellschaft Transistor varactor for dynamics semiconductor storage means
JPH0728674B2 (ja) * 1987-07-06 1995-04-05 田辺製薬株式会社 アユの体表橙黄色増強剤
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
EP0295709A3 (en) 1990-12-05
DE3856143T2 (de) 1998-10-29
DE3856143D1 (de) 1998-04-16
KR910002815B1 (ko) 1991-05-04
US5021357A (en) 1991-06-04
DE3856528D1 (de) 2002-06-13
EP0750347A1 (en) 1996-12-27
DE3856528T2 (de) 2002-12-05
EP0295709A2 (en) 1988-12-21
EP0750347B1 (en) 2002-05-08
EP0295709B1 (en) 1998-03-11
US4974040A (en) 1990-11-27

Similar Documents

Publication Publication Date Title
KR890001189A (ko) 다이나믹 랜덤 액세스 메모리(dram) 장치 및 그의 제조방법
KR960015520B1 (ko) 반도체기억장치 및 그 제조방법
KR910009788B1 (ko) 다이나믹 랜덤 억세스 메모리 장치용 메모리셀의 층구조 및 그의 제조방법
KR950003915B1 (ko) 반도체집적회로장치 및 그 제조방법
US5429980A (en) Method of forming a stacked capacitor using sidewall spacers and local oxidation
KR950007124A (ko) 마이크로-트렌치 기억 커패시터 제조방법
KR880003429A (ko) 다이내믹 반도체 메모리를 위한 트랜지스터-버랙터 장치 및 그 제조방법
US5482885A (en) Method for forming most capacitor using poly spacer technique
KR100597958B1 (ko) 표면 부위가 증가된 도전성 층을 포함하는 집적회로 구조및 그의 형성 방법
KR920020728A (ko) 반도체 기억장치 및 그 제조방법
US5492848A (en) Stacked capacitor process using silicon nodules
KR0135067B1 (ko) 반도체 장치의 메모리셀 제조방법 및 구조
KR0171072B1 (ko) 반도체 메모리 셀 제조방법 및 구조
US5512768A (en) Capacitor for use in DRAM cell using surface oxidized silicon nodules
KR100363295B1 (ko) 반도체 소자
US5380675A (en) Method for making closely spaced stacked capacitors on DRAM chips
JPS5856267B2 (ja) 半導体集積回路の製造方法
KR920005039Y1 (ko) 이층 전극구조를 가지는 적층축전기 구조
CN116056558B (zh) 一种半导体结构的制作方法及其结构
KR960003772B1 (ko) 반도체 소자의 캐패시터 제조방법
KR920015539A (ko) 싱글 폴리 이이피롬 셀 및 그 제조방법
KR970011749B1 (ko) 디램(dram)의 고용량 캐패시터 제조방법
KR100230355B1 (ko) 실리사이드막을 전극으로 이용한 커패시터 및 그 제조방법
KR930011544B1 (ko) 적층형 셀 제조방법
JPH04216666A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080425

Year of fee payment: 18

EXPY Expiration of term