JP2011077521A - 垂直形不揮発性メモリ装置及びその製造方法 - Google Patents
垂直形不揮発性メモリ装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011077521A JP2011077521A JP2010207858A JP2010207858A JP2011077521A JP 2011077521 A JP2011077521 A JP 2011077521A JP 2010207858 A JP2010207858 A JP 2010207858A JP 2010207858 A JP2010207858 A JP 2010207858A JP 2011077521 A JP2011077521 A JP 2011077521A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- pattern
- single crystal
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 34
- 239000010410 layer Substances 0.000 claims abstract description 90
- 239000011229 interlayer Substances 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000000903 blocking effect Effects 0.000 claims abstract description 33
- 239000013078 crystal Substances 0.000 claims description 43
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 273
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000010354 integration Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】垂直形不揮発性メモリ装置及びその製造方法を提供する。
【解決手段】半導体基板１００上に垂直に備わるフィラー形状の単結晶半導体チャンネルと、単結晶半導体チャンネルの側面に一定間隔を有しながら積層される第１〜第ｎ＋１階（ｎは２以上の自然数）層間絶縁膜（パターン）１２２ａ−１２２ｅと、層間絶縁膜（パターン）１２２ａ−１２２ｅ上に備わる電荷トラップ膜１７０と、電荷トラップ膜１７０上に備わるブロッキング絶縁膜１７５、ブロッキング絶縁膜１７５上に備わっている第１〜第ｎ層コントロールゲート電極パターン１８５ａ−１８５ｄを含む。また、最下位及び最上位層間絶縁膜上に電荷トラップレイヤーのないＧＳＬ及びＳＳＬゲートを含む。
【選択図】 図１０
【解決手段】半導体基板１００上に垂直に備わるフィラー形状の単結晶半導体チャンネルと、単結晶半導体チャンネルの側面に一定間隔を有しながら積層される第１〜第ｎ＋１階（ｎは２以上の自然数）層間絶縁膜（パターン）１２２ａ−１２２ｅと、層間絶縁膜（パターン）１２２ａ−１２２ｅ上に備わる電荷トラップ膜１７０と、電荷トラップ膜１７０上に備わるブロッキング絶縁膜１７５、ブロッキング絶縁膜１７５上に備わっている第１〜第ｎ層コントロールゲート電極パターン１８５ａ−１８５ｄを含む。また、最下位及び最上位層間絶縁膜上に電荷トラップレイヤーのないＧＳＬ及びＳＳＬゲートを含む。
【選択図】 図１０
Description
本発明は、垂直形不揮発性メモリ装置及びその製造方法に関する。より詳細には、垂直形電荷トラップフラッシュメモリ素子及びその製造方法に関する。
最近、フラッシュメモリ素子の集積度向上のために、１つのセルの中にセルトランジスタを垂直方向に積層させることによって集積度を向上させる方法が研究されている。
特に、電極を１つだけ使う電荷トラップフラッシュメモリ素子の場合、セルトランジスタを垂直に積層させることによって、既存のフローティングフラッシュ素子よりさらに簡単に高度に集積化させることができる。
電荷トラップフラッシュメモリ素子を垂直方向に３次元形状に作る時、ＧＳＬ（Ｇｒｏｕｎｄ ｓｏｕｒｃｅ ｌｉｎｅ）、ＳＳＬ（Ｓｔｒｉｎｇ ｓｅｌｅｃｔ ｌｉｎｅ）電極の動作ゲートにはトラップレイヤー（ｔｒａｐ ｌａｙｅｒ）が必要とされない。
ＧＳＬ、ＳＳＬゲートにトラップレイヤーが存在する場合、動作ゲートの内部に絶縁膜が存在して動作電圧を加える場合、トラップレイヤー及び動作ゲート内部に電圧降下が起きて信頼性に影響を及ぼし、安定した動作のためには動作電圧を引き上げる必要が生じる。
このような理由で、垂直方向にトラップフラッシュセルトランジスタが積層されるには、ＧＳＬ、ＳＳＬゲートには電荷トラップ層があってはならない。
本発明の目的は、低い動作電圧を有する高集積化された垂直形不揮発性メモリ装置を提供することにある。
本発明の他の目的は、前述した垂直形不揮発性メモリ装置の製造方法を提供することにある。
前記目的を達成するための本発明に係る垂直形不揮発性メモリ装置は、基板上に備わるライン形状の絶縁膜パターンを含む。単結晶半導体パターンは、前記絶縁膜パターンの側壁上に直接接続しながら、前記基板上に垂直方向に延長形成されたフィラー形状を有する。トンネル酸化膜は前記単結晶半導体パターン上に形成される。下部電極パターンは前記基板に近接して前記トンネル酸化膜上に形成される。多数個の層間絶縁膜パターンは前記下部電極パターン上に備わる。電荷トラップ膜及びブロッキング絶縁膜は前記層間絶縁膜パターンの間に備わり、前記トンネル酸化膜に次々と積層する。多数個のコントロールゲートパターンは前記層間絶縁膜パターンの間に備わり、前記ブロッキング絶縁膜表面上に形成される。上部電極パターンは、最上位の前記層間絶縁膜パターン上に備わり、前記トンネル酸化膜上に形成される。
他の態様の垂直形不揮発性メモリ装置は、前記垂直形不揮発性メモリ装置のための基板の主な表面に対して垂直な垂直形チャンネルを形成するための物質を含む単結晶半導体パターンを含む。トンネル酸化膜は前記単結晶半導体パターン上に形成される。グラウンド選択トランジスタは前記トンネル酸化膜上に直接形成された下部ゲート電極膜パターンを含む。ストリング選択トランジスタは前記トンネル酸化膜上に直接形成された上部ゲート電極膜パターンを含む。
前記他の目的を達成するための本発明に係る垂直形不揮発性メモリ装置の製造方法は、次の段階を含む。半導体基板に不純物領域を形成する。前記不純物領域上に下部絶縁膜を形成する。前記下部絶縁膜上に下部電極層を形成する。前記下部電極層上に犠牲膜及び層間絶縁膜を次々と繰り返して積層する。最上位の前記層間絶縁膜上に上部電極層を形成する。このように多数の層が積層された絶縁膜構造物に前記不純物領域を露出させるチャンネルリセスを形成する。前記チャンネルリセスの一側壁上にトンネル酸化膜を形成する。前記チャンネルリセスの内で前記トンネル酸化膜上に単結晶半導体パターンを形成する。前記チャンネルリセスの内で絶縁膜パターンを形成する。前記犠牲膜の犠牲膜パターンを除去して前記トンネル酸化膜を露出させる。露出した前記トンネル酸化膜上に電荷トラップ層及びブロッキング絶縁膜を形成する。前記ブロッキング絶縁膜の表面上にコントロールゲートパターンを形成する。
（発明の効果）
ＧＳＬ、ＳＳＬゲートに電荷トラップ膜のない垂直形電荷トラップフラッシュメモリ素子は、電荷トラップ膜のあるセルトランジスタが垂直方向に直列接続された構造を有するため、メモリ素子が高度で集積化される。
ＧＳＬ、ＳＳＬゲートに電荷トラップ膜のない垂直形電荷トラップフラッシュメモリ素子は、電荷トラップ膜のあるセルトランジスタが垂直方向に直列接続された構造を有するため、メモリ素子が高度で集積化される。
また、単結晶半導体パターン上に前記電荷トラップ膜のあるセルトランジスタが備わっていて、セルトランジスタ内に含まれるトンネル酸化膜が熱酸化工程によって形成された熱酸化膜で形成される。そのため、前記セルトランジスタの電気的特性が非常に良好であり、高い信頼性を有し、均一なセル散布特性を有する。
一方、ＭＯＳトランジスタを含む半導体素子の場合にも各トランジスタが垂直方向に積層されることによって高度に集積化されることができる。
またＧＳＬ、ＳＳＬには電荷トラップ膜がなく、動作ゲートの内部に電圧降下が起きないため信頼性が良く、動作電圧を低くコントロールすることができる。
以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。
本文に開示されている本発明の実施形態に対して、特定の構造的、機能的説明は単に本発明の実施形態を説明するための目的として例示されたものであり、本発明の実施形態は多様な形態で実施され、本文に説明された実施形態に限定されると解釈されてはいけない。
本発明は多様な変更を加えることができ、色々な形態を有することができるところ、特定の実施形態を図面に例示し、本文に詳細に説明する。
しかし、これは本発明を特定の開示形態に対して限定しようとするのではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物、代替物を含むこととして理解されなければならない。
図１は、本発明の一実施形態に係る垂直形不揮発性メモリ装置のセルトランジスタ領域を示した断面図である。
図１を参照すると、単結晶半導体物質で形成される基板１００が備わる。基板１００は、例えば、単結晶シリコンで形成されることができる。
基板１００に不純物領域１０５が備わっている。不純物領域１０５上には絶縁膜１１０が形成されている。
不純物領域１０５と接し、半導体基板１００上に垂直方向に形成されたフィラー形状の単結晶半導体チャンネルパターン１５０が備わる。単結晶半導体チャンネルパターン１５０は規則的な配列を有するように配置されることができる。例えば、単結晶半導体チャンネルパターン１５０は、半導体基板１００と垂直方向にそれぞれ一定間隔を有しながら規則的に配置されることができる。
単結晶半導体チャンネルパターン１５０は、例えば、単結晶シリコンで形成されることができる。前記単結晶シリコンは非晶質シリコンを熱を通じて相転移させ形成されたものであってもよい。または、前記単結晶シリコンは、基板１００をシードにするエピタキシャル成長工程を通じて形成されたものであってもよい。
１つの単結晶半導体チャンネルパターン１５０には１つのセルストリングを形成する電荷トラップ膜のあるセルトランジスタが形成され、前記セルトランジスタは垂直方向に直列接続されている。
前記電荷トラップ膜のあるセルストリングトランジスタの上下には上部選択トランジスタ及び下部選択トランジスタがそれぞれ接続される。前記下部選択トランジスタはグラウンドソースライン（ＧＳＬ、ｇｒｏｕｎｄ ｓｏｕｒｃｅ ｌｉｎｅ）で使われる下部ゲート電極１１５を含み、前記上部選択トランジスタはストリング選択ライン（ＳＳＬ、ｓｔｒｉｎｇ ｓｅｌｅｃｔ ｌｉｎｅ）で使われる上部ゲート電極１３２を含む。前記上部及び下部ゲート電極上には電荷トラップ膜がないことが特徴である。
通常的に、基板１００上に形成される１つのセルストリング内には２ｍ個（ｍは１以上の自然数）のセルトランジスタが形成されることができる。本実施形態の電荷トラップフラッシュメモリ素子の場合、前記セルストリング内に含まれているセルトランジスタの数が増加すると、セルトランジスタが積層される高さも増加する。そのため、前記セルストリング内に含まれるセルトランジスタの数を増加させる場合、製造工程が容易でない。従って、１つのセルストリングに４個または、８個のセルトランジスタが直列接続され、本実施形態においては４個のセルトランジスタが直列接続されたこととして説明する。
また、前記セルトランジスタを形成するセルゲート電極の垂直方向の間には層間絶縁膜パターン（１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ、１２２ｅ）が備わる。
単結晶半導体チャンネルパターン１５０上にはビットライン１９５が備わり、ビットライン１９５は第１方向に配置された単結晶半導体チャンネルパターン１５０を電気的に接続させ形成される。
以下では、単結晶半導体チャンネルパターン１５０に備わるセルストリングトランジスタに対してより詳細に説明する。
半導体基板絶縁膜１１０上にＧＳＬゲート電極１１５があり、前記ＧＳＬゲート電極上には電荷トラップ膜がない。
基板１００の不純物領域１０５上にはライン形状の絶縁膜パターン１５５が備わって、絶縁膜パターン１５０の両側壁上にはフィラー形状の単結晶半導体パターン１５０が備わる。単結晶半導体パターン１５０は基板１００に対して垂直方向に延びることができる。例えば、単結晶半導体パターン１５０は直六面体形状を有することができる。
単結晶半導体チャンネルパターン１５０の各側面には一定間隔を有しながら積層される第１〜第ｎ＋１層間絶縁膜パターン１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ、１２２ｅが備わる。ここで、層間絶縁膜パターン１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ、１２２ｅパターンの個数は前記セルストリング内に含まれるセルトランジスタの個数より１個多い。すなわち、ｎは２以上の自然数であり、より望ましくは、ｎは２ｎ（ｎは１以上の自然数）であってもよい。本実施形態においては、５階層間絶縁膜パターン１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ、１２２ｅが備わる。
第１〜第ｎ＋１層間絶縁膜パターン１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ、１２２ｅの間に第１〜第ｎ層コントロール ゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄが備わる。本実施形態においては、第１〜４階コントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄが備わる。
トンネル酸化膜１４５は単結晶半導体チャンネルパターン１５０上に形成され、トンネル酸化膜１４５上に電荷トラップ膜１７０、ブロッキング絶縁膜１７５及びセルストリングトランジスタ電極１８５ａ、１８５ｂ、１８５ｃ、１８５ｄが形成されている。
電荷トラップ膜１７０は電荷をトラッピングすることができる物質のシリコン窒化物または、金属酸化物で形成されることができる。電荷トラップ膜１７０は薄い厚さで蒸着させるのに容易なシリコン窒化物で形成されることが最も適当である。
電荷トラップ膜１７０上にはブロッキング絶縁膜１７５が備わる。ブロッキング絶縁膜１７５はシリコン酸化物または、金属酸化物で形成されることができる。ここで、前記金属酸化物はシリコン窒化物に比べて固有戦慄を有する物質であってもよい。電荷トラップ膜１７０とブロッキング絶縁膜１７５はトンネル酸化膜１４５と前記層間絶縁膜パターン上に薄い厚さで次々と形成されることができる。
ブロッキング絶縁膜１７５上には第１〜第５層間絶縁膜パターン１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ、１２２ｅの間に第１〜４階コントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄが備わる。
同一な層のコントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄは全て電気的に接続されることによって、各層のコントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄが１つのワードラインとして機能する。反面、相互異なる層に位置するコントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄは互いに電気的に接続されない。
層間絶縁膜パターン１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ、１２２ｅは前記シリコン酸化物及び単結晶半導体パターンとそれぞれ食刻選択比を有する絶縁物質で形成されることができる。 具体的に、層間絶縁膜パターン１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ、１２２ｅはシリコン窒化物または、酸化膜で形成されることができる。
各層のコントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄは単結晶半導体チャンネルパターン１５０に沿って垂直方向に配列され、層間絶縁膜パターン１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ、１２２ｅ及びコントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄが垂直方向に反復積層されている。
一方、層間絶縁膜パターン１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ、１２２ｅ及びコントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄが積層された構造物の水平方向の間には分離用絶縁膜パターン１９０が介在している。
単結晶半導体チャンネルパターン１５０の上部面と接触し、第１方向に配置された単結晶半導体チャンネルパターン１５０を電気的に接続させるビットライン１９５が備わる。
単結晶半導体チャンネルパターン１５０の最上部及び最下部の各側壁にはトンネル酸化膜及びゲート電極がそれぞれ備わったＧＳＬゲート電極１１７及びＳＳＬゲート電極１３２がある。すなわち、前記上部選択トランジスタＳＳＬはビットライン１９５と最上部セルトランジスタの間に備わり、前記下部選択トランジスタＧＳＬは基板１００と最下部セルトランジスタの間に備わる。
それぞれの単結晶半導体チャンネルパターン１５０表面の下にはＮ形の不純物がドーピングされた不純物領域が備わることができる。基板１００表面の下には共通ソースラインで提供される不純物領域１０５が備わっている。前記不純物領域はＮ形不純物で形成されることができる。前記不純物領域が備わることによって、単結晶半導体チャンネルパターン１５０に形成されている各ストリングの下部が互いに接続される。
前記説明した垂直積層構造を有する電荷トラップフラッシュメモリ素子はフィラー形状の単結晶半導体パターンに１つのセルストリングが備わる。従って、非常に狭い面積でセルストリングを具現することができ、素子の集積度が非常に高い。そして、決定欠陥がほぼない単結晶の半導体パターンにセルトランジスタが具現されるため、セルトランジスタのセル電流及びセル散布特性が非常に良好である。
またＧＳＬ、ＳＳＬゲート電極には電荷トラップ層がなくて動作ゲート内部に電圧降下が起きないため信頼性が良く、動作電圧を低くコントロールすることができる。
図２〜図１１は図１の垂直形不揮発性メモリ装置のセルトランジスタ領域を製造する方法を示した断面図である。
図２を参照すると、単結晶シリコンで形成された基板１００を用意する。基板１００の一部領域にＮ形の不純物をドーピングすることによって、ＮＡＮＤフラッシュメモリ素子のソースラインＳ／Ｌで使われる不純物領域１０５を形成する。前記不純物領域は１つのセルブロックが形成される基板表面の下にＮ形不純物をドーピングすることによって形成することができる。
前記不純物がドーピングされている基板１００上に絶縁膜１１０を形成する。絶縁膜１１０は熱酸化工程または、化学気相蒸着工程によって形成されることができる。絶縁膜１１０は２００Å−５００Åの間の厚さで形成されることができる。
絶縁膜１１０上に下部電極層１１５を形成する。下部電極層１１５は以後の工程を通じてグラウンドソースラインで使われることができる。下部電極層１１５はドーピングされたポリシリコンまたは、金属を利用して形成することができる。
下部電極層１１５上に層間絶縁膜１２０ａを形成する。絶縁膜１２０ａは化学気相蒸着工程を通じて形成されることができる。例えば、層間絶縁膜１２０ａはシリコン酸化物を利用して形成されることができる。絶縁膜１２０ａは５００Å−１０００Å程度の厚さを有することができる。
層間絶縁膜１２０ａ上に第1犠牲膜１２５ａを形成する。例えば、第１犠牲膜１２５ａは前記層間絶縁膜と食刻選択比を有する物質を利用して形成することができる。第１犠牲膜１２５ａはシリコン窒化物を含むことができる。第１犠牲膜１２５ａは５００Å−１５００Å厚さを有することができる。犠牲膜１２０ａは今後形成されるコントロールゲート膜の厚さよりさらに大きく形成されることができる。
層間絶縁膜１２０ａと同じ条件で第１犠牲膜１２５ａ上にまた他の層間絶縁膜１２０ｂを形成する。また、第１犠牲膜１２５ａと同じ条件で他の第１犠牲膜１２５ｂを形成する。このような条件を繰り返して第１〜第ｎ＋１階（ｎは自然数）まで層間絶縁膜１２０ａ−１２０ｎ＋１を積層する。本実施形態においては、ｎは４として５階の層間絶縁膜１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ、１２０ｅ及び４階の第１犠牲膜１２５ａ、１２５ｂ、１２５ｃ、１２５ｄを形成することができる。第１〜第５階の層間絶縁膜１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ、１２０ｅと第１〜第４階の第１犠牲膜１２５ａ、１２５ｂ、１２５ｃ、１２５ｄが互いに交代に積層されることができる。
最上位層間絶縁膜１２０ｅ上に上部電極層１３０を形成する。上部電極層１３０は以後の工程を通じてストリング選択ラインで使われることができる。上部電極層１３０はポリシリコンまたは、金属を利用して形成することができる。
上部電極層１３０上に上部絶縁膜１３５を形成する。上部絶縁膜はシリコン酸化物を利用して化学気相蒸着工程または、物理気相蒸着工程によって形成することができる。
図３を参照すると、前記垂直的に多数の層が形成された基板に所定の写真食刻工程を実行してチャンネルホールを、すなわち、リセス１４０を形成する。チャンネルホール１４０は不純物領域１０５を露出させるように形成されることができる。
図４を参照すると、チャンネルホール１４０側壁にトンネル酸化膜１４５を形成する。トンネル酸化膜１４５上にチャンネル用単結晶シリコンパターン１５０を形成する。トンネル酸化膜１４５はシリコン酸化物を蒸着させ形成することができる。トンネル酸化膜１４５は３０Å−１００Å 程度の厚さを有することができる。チャンネル用単結晶シリコンパターン１５０は化学気相蒸着工程または、原子層積層工程によってポリシルリコン膜を形成した後レーザー熱処理をして単結晶シリコンパターン１５０で相変化を誘導して形成することができる。
チャンネルホール１４０の両側壁上にトンネル酸化膜１４５及びチャンネル用単結晶シリコンパターン１５０をそれぞれ形成した後で、互いに向かい合う単結晶シリコンパターン１５０の間のボイドを満たす酸化膜１５５を形成する。従って、酸化膜１５５の両側壁上にフィラー形態のチャンネル用単結晶シリコンパターン１５０をそれぞれ形成され、チャンネル用単結晶シリコンパターン１５０上部にトンネル酸化膜１４５が形成される。
図５を参照すると、写真食刻工程を通じて第１犠牲膜パターン１２７ａ、１２７ｂ、１２７ｃ、１２７ｄを除去するための犠牲膜除去用ホール１６０を犠牲膜中央に位置するように形成する。犠牲膜除去用ホール１６０は不純物領域１０５を露出させるように形成する。
図６を参照すると、犠牲膜除去用ホール１６０を通じて第１犠牲膜パターン１２７ａ、１２７ｂ、１２７ｃ、１２７ｄ除去用食刻溶液を供給して第１犠牲膜パターン１２７ａ、１２７ｂ、１２７ｃ、１２７ｄを除去する。第１犠牲膜１２７ａ、１２７ｂ、１２７ｃ、１２７ｄが窒化膜で形成されているため、燐酸が含まれた湿式食刻溶液に基板１００を処理すれば第１犠牲膜パターン１２７ａ、１２７ｂ、１２７ｃ、１２７ｄはきれいに除去される。
第１犠牲膜パターン１２７ａ、１２７ｂ、１２７ｃ、１２７ｄが除去されることによって、開口部１６５が形成され電荷トラップ層、ブロッキング絶縁膜及びコントロールゲートを形成するための空間を提供する。
図７を参照すると、第１〜第５階の層間絶縁膜パターン１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ、１２２ｅ上に電荷トラップ膜１７０を形成する。電荷トラップ膜１７０は電荷をトラッピングすることができる絶縁物質を蒸着させ形成することができる。電荷トラップ膜１７０はシリコン窒化物または、金属酸化物を利用して形成することができる。電荷トラップ膜１７０は薄い厚さで蒸着させるのに容易なシリコン窒化物で形成することが適合である。
電荷トラップ膜１７０上にブロッキング絶縁膜が備わる。ブロッキング絶縁膜１７５はシリコン酸化物または、金属酸化物で形成することができる。ここで、前記金属酸化物はシリコン窒化物に比べて固有戦慄を有する物質であってもよい。このとき、前記薄膜によって開口部１６５が満たされないようにブロッキング絶縁膜１７５と電荷トラップ膜１７０は非常に薄い厚さで次々と形成されることができる。
図８及び図９を参照すると、ブロッキング絶縁膜１７５上に開口部１６５及び犠牲膜除去用ホール１６０を完全に満たすように第２犠牲膜１８０を形成する。続いて、第２犠牲膜１８０を異方性食刻して互いに異なる層間に接続されている電荷トラップ膜１７０及びブロッキング絶縁膜１７５を除去した後、図１０の通りに残りの第２犠牲膜１８０を除去する。
図１０を参照すると、ブロッキング絶縁膜１７５上に第１〜第ｎ階の層間絶縁膜パターン１２２ａ〜１２２ｅの間に第１〜第ｎ階コントロールゲートパターン１８５ａ〜１８５ｎを形成する。本実施形態においては、第１〜第４階コントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄが層間絶縁膜パターン１２２ａ〜１２２ｅの間に形成される。
具体的に、ブロッキング絶縁膜１７５上に前記開口部を満たす図示しない導電膜を蒸着する。例えば、前記導電膜は不純物がドーピングされたポリシリコンを蒸着させ形成することができる。
続いて、前記導電膜パターン上に前記導電膜パターンの上部面を選択的に露出させる図示しないフォトレジストパターンを形成する。前記フォトレジストパターンは犠牲膜除去用ホール１６０と同じ部位または、さらに広い部位を露出させる形状を有することができる。
前記フォトレジストパターンを食刻マスクで使用して前記露出された導電膜パターンを異方性食刻することによって、各階の層間絶縁膜パターンの間にコントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄを形成する。
続いて、コントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄの間を満たす素子分離絶縁膜１９０を形成する。
同一な層に位置するコントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄは電気的に接続された構造を有する。しかし、各チャンネル用単結晶シリコンパターン１５０の間に位置する同一な層のコントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄの間の中央部位には素子分離絶縁膜１９０が形成されている。また、コントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄに生成されている素子分離絶縁膜１９０は不純物領域１０５上部面まで貫通する形状を有する。
このように、同一な層のコントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄは全て電気的に接続されることによって、各層のコントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄが１つのワードラインとして機能する。反面、互いに異なる層に位置するコントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄは互いに電気的に接続されない。
図１１を参照すると、チャンネル用単結晶シリコンパターン１５０の上部面と接触し、第１方向に反復配置されたチャンネル用単結晶シリコンパターン１５０を電気的に接続させるビットライン１９５を形成する。
基板１００表面の下に共通ソースラインで提供される不純物領域１０５はチャンネル用単結晶シリコンパターン１５０に接続されて、各ストリングの下部が互いに接続される。
前記説明した通り、上部電極パターン１３２はトンネル酸化膜１４５上に直接形成されてグラウンドソースラインのゲートで使われる。下部電極パターン１１５はトンネル酸化膜１４５上に直接形成されてストリング選択ラインのゲートで使われる。従って、本発明による垂直形電荷トラップフラッシュメモリ素子は電荷トラップ層のないグラウンドソーストランジスタとストリング選択トランジスタ及びセルトランジスタがフィラー形状の単結晶半導体パターンに形成された１つのセルストリングを含む。従って、前記グラウンドソーストランジスタと前記ストリング選択トランジスタの動作による電圧降下を防止してメモリ素子の信頼性を向上させることができる。また、非常に狭い面積でセルストリングを具現することができて素子の集積度が非常に高い。そして、決定欠陥がほぼない単結晶の半導体パターンにセルトランジスタが具現されるためセルトランジスタのセル電流及びセル散布特性が非常に良好である。
また、ＧＳＬ、ＳＳＬゲートには電荷トラップ層がなく動作ゲート内部に電圧降下が起きないため信頼性が良く、動作電圧を低くコントロールすることができる。
図１２〜図２１は本発明の一実施形態に係わる垂直形不揮発性メモリ装置を製造する方法を示した断面図である。
図１２を参照すると、単結晶シリコンで形成された基板２００を用意する。基板２００に素子分離工程を実行して素子分離領域及びアクティブ領域を区分する。
基板２００上にゲート酸化膜２０５及びゲート電極２１０を形成し、ゲート電極２１０両側の基板の下へ不純物をドーピングすることによって図示しないソース／ドレーン領域を形成する。続いて、コア及びフェリー回路を形成するＮＭＯＳトランジスタ及びＰＭＯＳトランジスタ２１０をそれぞれ形成する。
この後、ＮＭＯＳ及びＰＭＯＳトランジスタ２１０を覆う第１下部層間絶縁膜２１５を形成する。第１下部層間絶縁膜２１５はシリコン酸化物を利用して化学気相蒸着（ＣＶＤ）法で蒸着させ形成することができる。
写真及び食刻工程を利用して第１下部層間絶縁膜２１５にコンタクトホールを形成し、前記コンタクトホール内部を満たすように第１導電膜を蒸着した後練磨して第１導電膜パターンを形成する。
また、第１導電膜上に第２導電膜を蒸着し、前記第２導電膜をパターニングすることによって、電気的に接続する第１下部導電性ライン２２０を形成する。第１下部導電性ライン２２０は金属物質または、不純物がドーピングされたポリシリコンで形成することができる。しかし、動作速度を速くするために低抵抗を有する金属物質として第１下部導電性ライン２２０を形成することが望ましい。
図１３を参照すると、第１下部導電性ライン２２０が形成されている第１下部層間絶縁膜２１５上に第２下部層間絶縁膜２２５を形成する。
図１４を参照すると、第２下部層間絶縁膜２２５に単結晶シリコン膜２３０を形成する。単結晶シリコン膜２３０は基板ボンディング方法を通じて形成することができる。
具体的に、第２下部層間絶縁膜２２５にボンディングされるドナー単結晶シリコン基板を用意する。前記ドナー単結晶シリコン基板に水素イオンを注入することによって、前記ドナー基板内部にイオン注入領域を形成する。次に、前記ドナー基板と第２下部層間絶縁膜２２５が形成されているアクセプト基板を互いに積み重ねた後、高温で結合させ前記アクセプト基板の第２下部層間絶縁膜上に前記ドナー基板を接合させる。また、前記ドナー基板のイオン注入領域で切断され前記ドナー基板を２つに分離させることによって第２下部層間絶縁膜２２５上に予備単結晶シリコン膜を形成する。この後、前記予備単結晶シリコン膜を化学機械的練磨工程を通じて平坦化することによって単結晶シリコン膜２３０を形成する。
この後、単結晶シリコン膜２３０を写真及び食刻工程を通じてパターニングすることによって、アクティブ領域部位にだけ単結晶シリコン膜２３０が残るようにする。すなわち、単結晶シリコン膜２３０はセルブロックが形成される部位にだけ残るようにする。
続いて、単結晶シリコン膜２３０上に図３〜図１２を参照して説明したのと同一な工程を実行することによってセル構造物を形成する。
図１５を参照すると、単結晶シリコン膜２３０に不純物をドーピングして不純物領域を作り、単結晶シリコン膜２３０上に第３下部絶縁膜２３５を形成する。第３下部絶縁膜２３５はＣＶＤ法で５００Å−１５００Åの間の厚さで形成することができる。
第３下部絶縁膜２３５上にＧＳＬ電極層２４０を形成する。ＧＳＬ電極層２４０はドーピングされたポリシリコン層または、金属層で形成することができる。
ＧＳＬ電極層２４０上に第１電極層間絶縁膜２４５ａを形成する。第１電極層間絶縁膜２４５ａはＣＶＤ工程で５００Å−１０００Å程度形成する。
第１電極層間絶縁膜２４５ａ上に第１犠牲膜２５０ａを形成する。第１犠牲膜２５０ａは５００Å−１５００Åの厚さの窒化膜で形成する。犠牲膜２５０ａは今後形成されるコントロールゲート膜より大きく形成する。
第１電極層間絶縁膜２４５ａと同じ条件で第１犠牲膜２５０ａ上に第２電極層間絶縁膜２４５ｂを形成する。また、第１犠牲膜２５０ａと同じ条件で第２犠牲膜２５０ｂを形成する。このような条件を繰り返して第１〜第ｎ＋１階（ｎは自然数）まで電極層間絶縁膜２４５ａ−２４５ｎ＋１を積層する。本実施形態においては、ｎは４にして５階の電極層間絶縁膜２４５ａ、２４５ｂ、２４５ｃ、２４５ｄ、２４５e及び電極層間絶縁膜２４５ａ、２４５ｂ、２４５ｃ、２４５ｄ、２４５ｅの間に第１〜第４犠牲膜２５０ａ、２５０ｂ、２５０ｃ、２５０ｄを形成する。
最上位電極層間絶縁膜２４５ｅ上にＳＳＬ電極層２５５を形成する。ＳＳＬ電極層２５５はポリシリコン層または、金属層で形成する。
ＳＳＬ電極層２５５上に図示しない上部絶縁膜を形成する。図示しない前記上部絶縁膜は酸化膜でＣＶＤ、またはＰＶＤ法で形成する。
図１６を参照すると、前記垂直的に多数の層が形成された基板に所定の写真食刻工程を実行してチャンネルホールを２６０を形成する。チャンネルホールを２６０は不純物領域２３０を露出させるように形成されることができる。
図１７を参照すると、チャンネルホールを２６０側壁にトンネル酸化膜２６５を形成する。トンネル酸化膜２６５上にチャンネル用単結晶シリコン膜２７０を形成する。トンネル酸化膜２６５はシリコン酸化物を蒸着させ形成することができる。トンネル酸化膜２６５は３０Å−１００Å程度の厚さを有することができる。チャンネル用単結晶シリコン膜２７０は化学気相蒸着工程、または、原子層積層工程でポリシリコン膜を形成した後レーザー熱処理をして単結晶シリコン膜２７０で変化を誘導して形成することができる。
チャンネルホール２６０の両側壁上にトンネル酸化膜２６５及びチャンネル用単結晶シリコン膜２７０を形成した後、互いに向かい合う単結晶シリコン膜２７０の間のボイドを満たす酸化膜２７５を形成する。従って、酸化膜２７５の両側壁上にフィラー形態のチャンネル用単結晶シリコン膜２７０がそれぞれ形成され、チャンネル用単結晶シリコン膜２７０上にトンネル酸化膜２６５が形成される。
前記基板を写真食刻工程を通じて第１犠牲膜パターン１２７ａ、１２７ｂ、１２７ｃ、１２７ｄを除去するための犠牲膜除去ホールを２８０を犠牲膜中央に位置するように形成する。犠牲膜除去ホール２８０は不純物領域２３０を露出させるように形成する。
図１８を参照すると、犠牲膜除去ホール２８０及び周辺回路の空間を通じて犠牲膜パターン２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ除去用食刻溶液を供給して犠牲膜パターン２５２ａ、２５２ｂ、２５２ｃ、２５２ｄを除去する。犠牲膜パターン２５２ａ、２５２ｂ、２５２ｃ、２５２ｄが窒化膜で形成されているため、燐酸が含まれた湿式食刻溶液に基板２００を処理すれば犠牲膜パターン２５２ａ、２５２ｂ、２５２ｃ、２５２ｄはきれいに除去される。
すると、犠牲膜パターン２５２ａ、２５２ｂ、２５２ｃ、２５２ｄが除去されることによって、開口部２８２が形成されて電荷トラップ層、ブロッキング絶縁膜及びコントロールゲートを形成するための空間を提供する。同時に周辺回路が形成される空間も共に食刻して、今後層間膜を満たし金属配線構造を形成する空間を提供する。
図１９を参照すると、第１〜第５階層間絶縁膜パターン２４７ａ、２４７ｂ、２４７ｃ、２４７ｄ、２４７ｅ上に電荷トラップ膜２８５を形成する。電荷トラップ膜２８５は電荷をトラッピングすることができる絶縁物質を蒸着させ形成することができる。 電荷トラップ膜２８５はシリコン窒化物または、金属酸化物を利用して形成することができる。電荷トラップ膜２８５は薄い厚さで蒸着させるのに容易なシリコン窒化物で形成することが適合である。
電荷トラップ膜２８５上にブロッキング絶縁膜２９０が備わる。ブロッキング絶縁膜２９０はシリコン酸化物または、金属酸化物で形成することができる。ここで、前記金属酸化物はシリコン窒化物に比べて固有戦慄を有する物質でありうる。この時、前記薄膜によって開口部２８２が満たされないようにブロッキング絶縁膜２９０と電荷トラップ膜２８５は非常に薄い厚さで次々と形成されることができる。
ブロッキング絶縁膜２９０上に開口部２８２及び犠牲膜除去用ホール２８０を完全に満たすように第２犠牲膜（図示せず）を形成する。続いて、前記第２犠牲膜を異方性食刻して互いに異なる層間に接続されている電荷トラップ膜２８５及びブロッキング絶縁膜２９０を除去する。
図２０を参照すると、ブロッキング絶縁膜２９０上に第１〜第ｎ＋１階層間絶縁膜パターン２４７ａ、２４７ｂ、２４７ｃ、２４７ｄ、２４７ｅに１〜第ｎ層コントロールゲートパターン２９５ａ〜２９５ｎを形成する。本実施形態においては、第１〜第４階コントロールゲートパターン２９５ａ、２９５ｂ、２９５ｃ、２９５ｄが層間絶縁膜パターン２４７ａ、２４７ｂ、２４７ｃ、２４７ｄ、２４７ｅの間に形成される。
具体的に、ブロッキング絶縁膜２９０上に前記開口部を満たす図示しない導電膜を蒸着する。例えば、前記導電膜は不純物がドーピングされたポリシリコンを蒸着させ形成することができる。
続いて、前記導電膜パターン上に前記導電膜パターンの上部面を選択的に露出させる図示しないフォトレジストパターンを形成する。前記フォトレジストパターンは犠牲膜除去用ホール２８０と同じ部位または、さらに広い部位を露出させる形状を有することができる。
前記フォトレジストパターンを食刻マスクとして使い、前記露出した導電膜パターンを異方性食刻することによって、各層の層間絶縁膜パターンの間にコントロールゲートパターン２９５ａ、２９５ｂ、２９５ｃ、２９５ｄを形成する。
続いて、コントロールゲートパターン１８５ａ、１８５ｂ、１８５ｃ、１８５ｄの間を満たす素子分離絶縁膜３００を形成する。
同一な層に位置するコントロールゲートパターン２９５ａ、２９５ｂ、２９５ｃ、２９５ｄは電気的に接続された構造を有する。 しかし、各チャンネル用単結晶シリコン膜２７０の間に位置する同一な層のコントロールゲートパターン２９５ａ、２９５ｂ、２９５ｃ、２９５ｄの間の中央部位には素子分離絶縁膜３００が形成されている。また、コントロールゲートパターン２９５ａ、２９５ｂ、２９５ｃ、２９５ｄに生成されている素子分離絶縁膜３００は不純物領域２３０上部面まで貫通する形状を有する。素子分離膜３００が形成される時、周辺回路領域の空間も満たされることができる。
このように、同一な層のコントロールゲートパターン２９５ａ、２９５ｂ、２９５ｃ、２９５ｄは全て電気的に接続されることによって、各層のコントロールゲートパターン２９５ａ、２９５ｂ、２９５ｃ、２９５ｄが１つのワードラインとして機能する。反面、互いに異なる層に位置するコントロールゲートパターン２９５ａ、２９５ｂ、２９５ｃ、２９５ｄは互いに電気的に接続されない。
図２１を参照すると、周辺回路の領域にある素子分離層間膜３００に第１下部導電性ライン２２０及び不純物領域２３０と接続されるコンタクトホールを形成し、前記コンタクトホールを満たす金属膜３０５を形成する。金属膜３０５上部に金属配線３１０を形成する。
チャンネル用単結晶シリコン膜２７０の上部面と接触し、第１方向に反復配置されたチャンネル用単結晶シリコン膜２７０を電気的に接続させるビットライン３１５を形成して保護膜３２０を形成する。
前記説明した通り、ＧＳＬ電極パターン２５７はトンネル酸化膜２６５上に直接形成されてグラウンドソースラインのゲートで使われる。ＳＳＬ電極パターン２４２はトンネル酸化膜２５７上に直接形成されてストリング選択ラインのゲートで使われる。従って、本発明による垂直形電荷トラップフラッシュメモリ素子は電荷トラップ層がないグラウンドソーストランジスタとストリング選択トランジスタ及びセルトランジスタがフィラー形状の単結晶半導体パターンに形成された１つのセルストリングを含む。従って、前記グラウンドソーストランジスタと前記ストリング選択トランジスタの動作による電圧降下を防止してメモリ素子の信頼性を向上させることができる。また、非常に狭い面積でセルストリングを具現することができ、素子の集積度が非常に高い。
図２２は、本発明の一実施形態に係るメモリ素子を利用するシステムを示したブロックダイアグラムである。
図２２を参照すると、システム４００はメモリコントローラ４２０とメモリ４１０が接続されている。前記メモリは前の実施形態で説明したＧＳＬ、ＳＳＬ電極には電荷トラップ膜がない垂直形電荷トラップフラッシュメモリ装置である。前記メモリ装置はフラッシュだけでなく本発明の思想を応用したノアフラッシュメモリになることもできる。
メモリコントローラ４２０は前記メモリ動作をコントロールするために入力信号を提供する。
システム４００は、例えば、メモリカードに書かれるメモリコントローラとメモリとの関係であるなら、ホストの命令を伝達して入出力データをコントロールし、印加されるコントロール信号に基づいてメモリの多様なデータをコントロールする。
図２３は、本発明の一実施形態に係るメモリ素子を利用する他のシステムを示したブロックダイアグラムである。
図２３を参照すると、ＣＰＵ５１０とメモリ４１０が接続されている。前記メモリは前で説明したＧＳＬ、ＳＳＬ電極には電荷トラップ膜がない垂直形電荷トラップフラッシュメモリ装置である。前記メモリ装置はＮＡＮＤフラッシュだけでなく本発明の思想を応用したノアフラッシュメモリになることもできる。ＣＰＵ５１０は前記メモリのデータを支援されて動作信号を提供する。
図２４は、本発明の一実施形態に係るメモリ素子を利用する他のシステムを図示したブロックダイアグラムである。
図２４を参照すると、本実施形態は携帯用装置６００を示す。前述した通り、メモリ４１０はＧＳＬ、ＳＳＬ電極には電荷トラップ膜のない垂直形電荷トラップフラッシュメモリ装置である。
携帯装置６００はＭＰ３プレーヤー、ビデオプレーヤー、ビデオとオーディオプレーヤーがあるＰＭＰ（ｐｏｒｔａｂｌｅ ｍｕｌｔｉ−ｍｅｄｉａ ｐｌａｙｅｒ）等になることもありうる。携帯用装置６００メモリ４１０及びメモリコントローラ４２０、エンコード／デコード６１０、表示部材６２０及びインタフェース６３０を含む。
データはエンコード／デコード６１０によりメモリコントローラ４２０を経由してメモリ４１０から入出力される。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
（産業上の利用可能性）
前記説明した垂直形電荷トラップフラッシュメモリ素子は電荷トラップ層のないグラウンドソーストランジスタとストリング選択トランジスタ及びセルトランジスタがフィラー形状の単結晶半導体パターンに形成された１つのセルストリングを含む。従って、前記グラウンドソーストランジスタと前記ストリング選択トランジスタの動作による電圧降下を防止してメモリ素子の信頼性を向上させることができる。また、非常に狭い面積でセルストリングを具現することができるため素子の集積度が非常に高い。そして、決定欠陥がほぼない単結晶義半導体パターンにセルトランジスタが具現されるため、セルトランジスタのセル電流及びセル散布特性が非常に良好である。
前記説明した垂直形電荷トラップフラッシュメモリ素子は電荷トラップ層のないグラウンドソーストランジスタとストリング選択トランジスタ及びセルトランジスタがフィラー形状の単結晶半導体パターンに形成された１つのセルストリングを含む。従って、前記グラウンドソーストランジスタと前記ストリング選択トランジスタの動作による電圧降下を防止してメモリ素子の信頼性を向上させることができる。また、非常に狭い面積でセルストリングを具現することができるため素子の集積度が非常に高い。そして、決定欠陥がほぼない単結晶義半導体パターンにセルトランジスタが具現されるため、セルトランジスタのセル電流及びセル散布特性が非常に良好である。
これによって、ＧＳＬ、ＳＳＬゲートには電荷トラップ層がなく、動作ゲート内部に電圧降下が起きないため信頼性が良く、動作電圧を低くコントロールすることができる。
前記では本発明の望ましい実施例を参照して説明したが、該当技術分野の熟練した当業者は下記の特許請求範囲に記載された本発明の思想及び領域から離れない範囲内で本発明を多様に修正及び変更させる可能性があることを理解することができるはずである。
１００、２００ ・・・半導体基板
１０５ ・・・第１導電形高濃度不純物層
１１０、２１５ ・・・下部絶縁膜
１１５、２４０ ・・・ＧＳＬ電極
１２０ａ−ｅ、２４５ａ−ｅ・・・層間絶縁膜
１３０、２５５ ・・・ＳＳＬ電極
１４５、２６５ ・・・トンネル酸化膜
１５０、２７０ ・・・シリコン単結晶チャンネル膜
１５５、２７６ ・・・フィラー酸化膜
１７０、２８５ ・・・電荷トラップ膜
１７５、２９０ ・・・ブロッキング絶縁膜
１８５ａ−ｄ、２９５ａ−ｄ・・・コントロールゲート
１９５、３１５ ・・・ビットライン
４１０ ・・・メモリ
４２０ ・・・メモリコントローラ
５１０ ・・・ＣＰＵ
６１０ ・・・ＥＤＣ
６２０ ・・・表示部材
６３０ ・・・インタフェース
１０５ ・・・第１導電形高濃度不純物層
１１０、２１５ ・・・下部絶縁膜
１１５、２４０ ・・・ＧＳＬ電極
１２０ａ−ｅ、２４５ａ−ｅ・・・層間絶縁膜
１３０、２５５ ・・・ＳＳＬ電極
１４５、２６５ ・・・トンネル酸化膜
１５０、２７０ ・・・シリコン単結晶チャンネル膜
１５５、２７６ ・・・フィラー酸化膜
１７０、２８５ ・・・電荷トラップ膜
１７５、２９０ ・・・ブロッキング絶縁膜
１８５ａ−ｄ、２９５ａ−ｄ・・・コントロールゲート
１９５、３１５ ・・・ビットライン
４１０ ・・・メモリ
４２０ ・・・メモリコントローラ
５１０ ・・・ＣＰＵ
６１０ ・・・ＥＤＣ
６２０ ・・・表示部材
６３０ ・・・インタフェース
Claims (10)
- 基板上に備わるライン形状の絶縁膜パターンと、
前記絶縁膜パターンの側壁上に直接接続しながら前記基板上に垂直方向に延長形成されたフィラー形状の単結晶半導体パターンと、
前記単結晶半導体パターン上に形成されたトンネル酸化膜と、
前記基板に近接して前記トンネル酸化膜上に形成される下部電極パターンと、
前記下部電極パターン上に備わる多数個の層間絶縁膜パターンと、
前記層間絶縁膜パターンの間に備わり、前記トンネル酸化膜に次々と積層する電荷トラップ膜及びブロッキング絶縁膜と、
前記層間絶縁膜パターンの間に備わり、前記ブロッキング絶縁膜表面上に形成される多数個のコントロールゲートパターンと、
最上位の前記層間絶縁膜パターン上に備わって、前記トンネル酸化膜上に形成される上部電極パターンと、を含む垂直形不揮発性メモリ装置。 - 前記電荷トラップ膜はシリコン窒化物または、金属酸化物を含むことを特徴とする請求項１に記載の垂直形不揮発性メモリ装置。
- 前記電荷トラップ膜及び前記ブロッキング絶縁膜は、前記トンネル酸化膜の一部表面及び前記層間絶縁膜パターンの上部面及び下部面のプロファイルに従って形成されることを特徴とする請求項１に記載の垂直形不揮発性メモリ装置。
- 前記単結晶半導体パターンは単結晶シリコンで形成されたことを特徴とする請求項１に記載の垂直形不揮発性メモリ装置。
- 垂直形不揮発性メモリ装置のための基板の主な表面に対して垂直した垂直形チャンネルを形成するための物質を含む単結晶半導体パターンと、
前記単結晶半導体パターン上に形成されたトンネル酸化膜と、
前記トンネル酸化膜上に直接形成された下部ゲート電極膜パターンを含むグラウンド選択トランジスタと、
前記トンネル酸化膜上に直接形成された上部ゲート電極膜パターンを含むストリング選択トランジスタと、を含む垂直形不揮発性メモリ装置。 - 半導体基板に不純物領域を形成する段階と、
前記不純物領域上に下部絶縁膜を形成する段階と、
前記下部絶縁膜上に下部電極層を形成する段階と、
前記下部電極層上に犠牲膜及び層間絶縁膜を次々と繰り返して積層する段階と、
最上位の前記層間絶縁膜上に上部電極層を形成する段階と、
多数の層が積層された絶縁膜構造物に前記不純物領域を露出させるチャンネルリセスを形成する段階と、
前記チャンネルリセスの一側壁上にトンネル酸化膜を形成する段階と、
前記チャンネルリセス内の前記トンネル酸化膜上に単結晶半導体パターンを形成する段階と、
前記チャンネルリセス内に絶縁膜パターンを形成する段階と、
前記犠牲膜の犠牲膜パターンを除去して前記トンネル酸化膜を露出させる段階と、
露出した前記トンネル酸化膜上に電荷トラップ層及びブロッキング絶縁膜を形成する段階と、
前記ブロッキング絶縁膜表面上にコントロールゲートパターンを形成する段階と、を含む垂直形不揮発性メモリ装置の製造方法。 - 前記コントロールゲートパターンを形成した後、前記単結晶半導体パターンと接するビットラインを形成する段階をさらに含むことを特徴とする請求項６に記載の垂直形不揮発性メモリ装置の製造方法。
- 前記犠牲膜パターンを除去して前記トンネル酸化膜を露出させる段階は、
前記単結晶半導体パターンの間に位置する前記絶縁膜構造物の一部分を除去して第１開口部を形成する段階と、
湿式食刻工程を利用して前記犠牲膜パターンを除去して前記トンネル酸化膜を露出させる第２開口部を形成する段階と、を含むことを特徴とする請求項６に記載の垂直形不揮発性メモリ装置の製造方法。 - 前記コントロールゲートパターンを形成する段階は、
前記層間絶縁膜の層間絶縁膜パターンの間を満たしながら前記ブロッキング絶縁膜表面上に導電膜を形成する段階と、
前記第１開口部の内部に位置する前記導電膜を食刻する段階と、を含むことを特徴とする請求項８に記載の垂直形不揮発性メモリ装置の製造方法。 - 前記第１開口部に素子分離膜を形成して同一な層のコントロール電極を離隔する段階をさらに含むことを特徴とする請求項９に記載の垂直形不揮発性メモリ装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090092258A KR101603731B1 (ko) | 2009-09-29 | 2009-09-29 | 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법 |
| KR10-2009-0092258 | 2009-09-29 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011077521A true JP2011077521A (ja) | 2011-04-14 |
| JP2011077521A5 JP2011077521A5 (ja) | 2013-10-10 |
| JP5647840B2 JP5647840B2 (ja) | 2015-01-07 |
Family
ID=43662716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010207858A Active JP5647840B2 (ja) | 2009-09-29 | 2010-09-16 | 垂直形不揮発性メモリ装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8344385B2 (ja) |
| JP (1) | JP5647840B2 (ja) |
| KR (1) | KR101603731B1 (ja) |
| CN (1) | CN102034829B (ja) |
| DE (1) | DE102010037434B8 (ja) |
| TW (1) | TWI501384B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130059821A (ko) * | 2011-11-29 | 2013-06-07 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| KR20130102891A (ko) * | 2012-03-08 | 2013-09-23 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| KR101825534B1 (ko) | 2011-02-07 | 2018-02-06 | 삼성전자주식회사 | 3차원 반도체 장치 |
| US9917099B2 (en) | 2016-03-09 | 2018-03-13 | Toshiba Memory Corporation | Semiconductor device having vertical channel between stacked electrode layers and insulating layers |
| JP2019096880A (ja) * | 2017-11-21 | 2019-06-20 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 垂直型メモリ装置 |
| KR20190136998A (ko) | 2018-05-31 | 2019-12-10 | 도쿄엘렉트론가부시키가이샤 | 기판 액처리 장치, 기판 액처리 방법, 및 기억 매체 |
Families Citing this family (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8535993B2 (en) * | 2010-09-17 | 2013-09-17 | Infineon Technologies Ag | Semiconductor device and method using a sacrificial layer |
| US8378412B2 (en) | 2010-10-13 | 2013-02-19 | Micron Technology, Inc. | Memory arrays where a distance between adjacent memory cells at one end of a substantially vertical portion is greater than a distance between adjacent memory cells at an opposing end of the substantially vertical portion and formation thereof |
| KR101137928B1 (ko) * | 2010-10-22 | 2012-05-09 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 제조 방법 |
| KR20120043475A (ko) * | 2010-10-26 | 2012-05-04 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 장치의 제조 방법 |
| KR101149619B1 (ko) * | 2010-11-19 | 2012-05-25 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
| US9136128B2 (en) | 2011-08-31 | 2015-09-15 | Micron Technology, Inc. | Methods and apparatuses including memory cells with air gaps and other low dielectric constant materials |
| KR101835114B1 (ko) * | 2011-09-07 | 2018-03-06 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
| KR20130037063A (ko) * | 2011-10-05 | 2013-04-15 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
| KR20130044711A (ko) * | 2011-10-24 | 2013-05-03 | 에스케이하이닉스 주식회사 | 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법 |
| US8637914B2 (en) | 2011-12-13 | 2014-01-28 | Micron Technology, Inc. | Memory cells having a plurality of control gates and memory cells having a control gate and a shield |
| KR101891959B1 (ko) * | 2012-03-05 | 2018-08-28 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| KR20130117130A (ko) * | 2012-04-17 | 2013-10-25 | 삼성전자주식회사 | 비휘발성 메모리 소자의 게이트 구조물 |
| KR20130127791A (ko) * | 2012-05-15 | 2013-11-25 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| KR20130139602A (ko) * | 2012-06-13 | 2013-12-23 | 에스케이하이닉스 주식회사 | 반도체 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법 |
| US9343469B2 (en) | 2012-06-27 | 2016-05-17 | Intel Corporation | Three dimensional NAND flash with self-aligned select gate |
| KR20140011872A (ko) | 2012-07-20 | 2014-01-29 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| KR102003526B1 (ko) | 2012-07-31 | 2019-07-25 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| US8987805B2 (en) | 2012-08-27 | 2015-03-24 | Samsung Electronics Co., Ltd. | Vertical type semiconductor devices including oxidation target layers |
| KR102091713B1 (ko) | 2012-09-27 | 2020-03-20 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US9076824B2 (en) | 2012-11-02 | 2015-07-07 | Micron Technology, Inc. | Memory arrays with a memory cell adjacent to a smaller size of a pillar having a greater channel length than a memory cell adjacent to a larger size of the pillar and methods |
| US10651315B2 (en) | 2012-12-17 | 2020-05-12 | Micron Technology, Inc. | Three dimensional memory |
| KR102007274B1 (ko) | 2013-01-15 | 2019-08-05 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| US9129859B2 (en) | 2013-03-06 | 2015-09-08 | Intel Corporation | Three dimensional memory structure |
| US9276011B2 (en) | 2013-03-15 | 2016-03-01 | Micron Technology, Inc. | Cell pillar structures and integrated flows |
| KR102098588B1 (ko) | 2013-06-28 | 2020-04-08 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
| KR20150026209A (ko) * | 2013-09-02 | 2015-03-11 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| KR102154784B1 (ko) * | 2013-10-10 | 2020-09-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| US9437604B2 (en) | 2013-11-01 | 2016-09-06 | Micron Technology, Inc. | Methods and apparatuses having strings of memory cells including a metal source |
| US9431410B2 (en) | 2013-11-01 | 2016-08-30 | Micron Technology, Inc. | Methods and apparatuses having memory cells including a monolithic semiconductor channel |
| KR102039708B1 (ko) | 2013-11-13 | 2019-11-01 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| CN103594475B (zh) * | 2013-11-18 | 2016-08-24 | 唐棕 | 半导体器件及其制造方法 |
| KR102195112B1 (ko) | 2013-11-19 | 2020-12-24 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| KR102161814B1 (ko) | 2013-11-19 | 2020-10-06 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| EP2887396B1 (en) | 2013-12-20 | 2017-03-08 | Imec | Three-dimensional resistive memory array |
| KR102128465B1 (ko) | 2014-01-03 | 2020-07-09 | 삼성전자주식회사 | 수직 구조의 비휘발성 메모리 소자 |
| US9698156B2 (en) * | 2015-03-03 | 2017-07-04 | Macronix International Co., Ltd. | Vertical thin-channel memory |
| US9847340B2 (en) | 2014-03-27 | 2017-12-19 | Intel Corporation | Methods of tunnel oxide layer formation in 3D NAND memory structures and associated devices |
| US11018149B2 (en) | 2014-03-27 | 2021-05-25 | Intel Corporation | Building stacked hollow channels for a three dimensional circuit device |
| US9559113B2 (en) * | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US9240416B2 (en) | 2014-06-12 | 2016-01-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| KR102258369B1 (ko) * | 2014-06-23 | 2021-05-31 | 삼성전자주식회사 | 수직형 메모리 장치 및 이의 제조 방법 |
| KR101603971B1 (ko) * | 2014-07-30 | 2016-03-17 | 피에스케이 주식회사 | 기판 처리 장치 및 기판 처리 방법 |
| TWI550764B (zh) * | 2014-08-08 | 2016-09-21 | 旺宏電子股份有限公司 | 半導體結構及其製造方法 |
| KR102239602B1 (ko) | 2014-08-12 | 2021-04-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102240769B1 (ko) * | 2014-08-14 | 2021-04-16 | 삼성전자주식회사 | 자기 메모리 장치 및 그의 형성방법 |
| WO2016046602A1 (zh) | 2014-09-26 | 2016-03-31 | 三星电子株式会社 | 半导体存储器件及其制造方法 |
| US9263459B1 (en) | 2014-09-26 | 2016-02-16 | Intel Corporation | Capping poly channel pillars in stacked circuits |
| EP3029736A1 (en) * | 2014-12-05 | 2016-06-08 | IMEC vzw | Vertical, three-dimensional semiconductor device |
| US10354860B2 (en) | 2015-01-29 | 2019-07-16 | Versum Materials Us, Llc | Method and precursors for manufacturing 3D devices |
| US9478561B2 (en) | 2015-01-30 | 2016-10-25 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of fabricating the same |
| CN105990281B (zh) * | 2015-02-27 | 2018-06-22 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| US9466610B1 (en) * | 2015-03-24 | 2016-10-11 | Macronix International Co., Ltd. | Method of fabricating three-dimensional gate-all-around vertical gate structures and semiconductor devices, and three-dimensional gate-all-round vertical gate structures and semiconductor devices thereof |
| CN104779154B (zh) * | 2015-04-10 | 2017-11-14 | 武汉新芯集成电路制造有限公司 | 3d闪存沟道的制造方法 |
| TWI550852B (zh) * | 2015-04-28 | 2016-09-21 | 旺宏電子股份有限公司 | 半導體結構及其製造方法 |
| KR102447489B1 (ko) * | 2015-09-02 | 2022-09-27 | 삼성전자주식회사 | 반도체 메모리 소자 |
| US9620512B1 (en) * | 2015-10-28 | 2017-04-11 | Sandisk Technologies Llc | Field effect transistor with a multilevel gate electrode for integration with a multilevel memory device |
| US9754888B2 (en) | 2015-12-14 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing the same |
| US9818754B2 (en) | 2016-03-15 | 2017-11-14 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing same |
| US10446571B2 (en) * | 2016-06-01 | 2019-10-15 | Micron Technology, Inc. | Memory circuitry comprising a vertical string of memory cells and a conductive via and method used in forming a vertical string of memory cells and a conductive via |
| KR102636463B1 (ko) | 2016-10-05 | 2024-02-14 | 삼성전자주식회사 | 반도체 메모리 장치 |
| CN107919435B (zh) * | 2016-10-09 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| US10361218B2 (en) * | 2017-02-28 | 2019-07-23 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing same |
| JP6800057B2 (ja) * | 2017-03-15 | 2020-12-16 | キオクシア株式会社 | 記憶装置 |
| KR101970316B1 (ko) * | 2017-07-20 | 2019-04-18 | 고려대학교 산학협력단 | 삼차원 낸드 플래시 메모리 및 그 제조방법 |
| US10680006B2 (en) | 2017-08-11 | 2020-06-09 | Micron Technology, Inc. | Charge trap structure with barrier to blocking region |
| US10164009B1 (en) | 2017-08-11 | 2018-12-25 | Micron Technology, Inc. | Memory device including voids between control gates |
| US10453855B2 (en) | 2017-08-11 | 2019-10-22 | Micron Technology, Inc. | Void formation in charge trap structures |
| US10446572B2 (en) | 2017-08-11 | 2019-10-15 | Micron Technology, Inc. | Void formation for charge trap structures |
| JP7304335B2 (ja) | 2017-08-21 | 2023-07-06 | 長江存儲科技有限責任公司 | Ｎａｎｄメモリデバイスおよびｎａｎｄメモリデバイスを形成するための方法 |
| CN107731828B (zh) * | 2017-08-21 | 2019-01-01 | 长江存储科技有限责任公司 | Nand存储器及其制备方法 |
| JP2019041054A (ja) | 2017-08-28 | 2019-03-14 | 東芝メモリ株式会社 | 半導体装置 |
| JP6842386B2 (ja) | 2017-08-31 | 2021-03-17 | キオクシア株式会社 | 半導体装置 |
| JP2019050271A (ja) | 2017-09-08 | 2019-03-28 | 東芝メモリ株式会社 | 記憶装置 |
| JP2019054162A (ja) | 2017-09-15 | 2019-04-04 | 東芝メモリ株式会社 | 記憶装置の製造方法および記憶装置 |
| US10147732B1 (en) | 2017-11-30 | 2018-12-04 | Yangtze Memory Technologies Co., Ltd. | Source structure of three-dimensional memory device and method for forming the same |
| CN107887395B (zh) * | 2017-11-30 | 2018-12-14 | 长江存储科技有限责任公司 | Nand存储器及其制备方法 |
| JP2019114698A (ja) | 2017-12-25 | 2019-07-11 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
| JP2019160871A (ja) | 2018-03-08 | 2019-09-19 | 東芝メモリ株式会社 | 半導体装置の製造方法および半導体記憶装置 |
| JP2019161012A (ja) | 2018-03-13 | 2019-09-19 | 東芝メモリ株式会社 | 記憶装置 |
| JP2019161110A (ja) | 2018-03-15 | 2019-09-19 | 東芝メモリ株式会社 | 記憶装置 |
| JP7123585B2 (ja) | 2018-03-15 | 2022-08-23 | キオクシア株式会社 | 半導体記憶装置 |
| CN111627916B (zh) | 2018-04-18 | 2021-03-30 | 长江存储科技有限责任公司 | 用于形成三维存储器设备的沟道插塞的方法 |
| US10720444B2 (en) | 2018-08-20 | 2020-07-21 | Sandisk Technologies Llc | Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same |
| US10937798B2 (en) | 2018-11-02 | 2021-03-02 | Micron Technology, Inc. | Memory array and a method used in forming a memory array |
| US10748922B2 (en) | 2018-11-28 | 2020-08-18 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array |
| KR20200073702A (ko) | 2018-12-14 | 2020-06-24 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| KR20200073429A (ko) | 2018-12-14 | 2020-06-24 | 삼성전자주식회사 | 반도체 소자 |
| CN109887922B (zh) * | 2019-03-15 | 2022-03-22 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| TWI701811B (zh) * | 2019-05-15 | 2020-08-11 | 力晶積成電子製造股份有限公司 | 非揮發性記憶體結構 |
| KR20210058168A (ko) | 2019-11-13 | 2021-05-24 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| US11521972B2 (en) * | 2020-05-01 | 2022-12-06 | Tokyo Electron Limited | High performance multi-dimensional device and logic integration |
| WO2021246664A1 (ko) * | 2020-06-05 | 2021-12-09 | 한양대학교 산학협력단 | 누설 전류를 개선하는 3차원 플래시 메모리 |
| KR20210158174A (ko) | 2020-06-23 | 2021-12-30 | 삼성전자주식회사 | 반도체 소자 |
| CN113519055B (zh) * | 2021-06-07 | 2023-07-21 | 长江存储科技有限责任公司 | 三维存储装置及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008159699A (ja) * | 2006-12-21 | 2008-07-10 | Toshiba Corp | 不揮発性半導体メモリ |
| JP2008263029A (ja) * | 2007-04-11 | 2008-10-30 | Toshiba Corp | 半導体記憶装置 |
| JP2009117843A (ja) * | 2007-11-08 | 2009-05-28 | Samsung Electronics Co Ltd | 垂直型半導体素子及びその製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3651689B2 (ja) | 1993-05-28 | 2005-05-25 | 株式会社東芝 | Ｎａｎｄ型不揮発性半導体記憶装置及びその製造方法 |
| KR100674952B1 (ko) * | 2005-02-05 | 2007-01-26 | 삼성전자주식회사 | 3차원 플래쉬 메모리 소자 및 그 제조방법 |
| JP4822841B2 (ja) * | 2005-12-28 | 2011-11-24 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP2007317874A (ja) | 2006-05-25 | 2007-12-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR20080017244A (ko) | 2006-08-21 | 2008-02-26 | 가부시키가이샤 고베 세이코쇼 | 고장력 후강판 및 그 제조 방법 |
| KR101559868B1 (ko) * | 2008-02-29 | 2015-10-14 | 삼성전자주식회사 | 수직형 반도체 소자 및 이의 제조 방법. |
| JP2009224468A (ja) * | 2008-03-14 | 2009-10-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR101481104B1 (ko) * | 2009-01-19 | 2015-01-13 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| KR20110132865A (ko) * | 2010-06-03 | 2011-12-09 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
| KR101652829B1 (ko) * | 2010-06-03 | 2016-09-01 | 삼성전자주식회사 | 수직 구조의 비휘발성 메모리 소자 |
| KR101660432B1 (ko) * | 2010-06-07 | 2016-09-27 | 삼성전자 주식회사 | 수직 구조의 반도체 메모리 소자 |
| KR20110136273A (ko) * | 2010-06-14 | 2011-12-21 | 삼성전자주식회사 | 수직형 반도체 소자의 제조 방법 |
| KR101692389B1 (ko) * | 2010-06-15 | 2017-01-04 | 삼성전자주식회사 | 수직형 반도체 소자 및 그 제조 방법 |
| KR20120006843A (ko) * | 2010-07-13 | 2012-01-19 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR101699515B1 (ko) * | 2010-09-01 | 2017-02-14 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
| KR101763420B1 (ko) * | 2010-09-16 | 2017-08-01 | 삼성전자주식회사 | 3차원 반도체 기억 소자 및 그 제조 방법 |
| US20120086072A1 (en) * | 2010-10-11 | 2012-04-12 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory device and related method of manufacture |
| KR101755635B1 (ko) * | 2010-10-14 | 2017-07-10 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
-
2009
- 2009-09-29 KR KR1020090092258A patent/KR101603731B1/ko active IP Right Grant
-
2010
- 2010-08-31 US US12/872,270 patent/US8344385B2/en active Active
- 2010-09-09 DE DE102010037434.2A patent/DE102010037434B8/de active Active
- 2010-09-16 JP JP2010207858A patent/JP5647840B2/ja active Active
- 2010-09-20 TW TW099131825A patent/TWI501384B/zh active
- 2010-09-29 CN CN201010299123.1A patent/CN102034829B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008159699A (ja) * | 2006-12-21 | 2008-07-10 | Toshiba Corp | 不揮発性半導体メモリ |
| JP2008263029A (ja) * | 2007-04-11 | 2008-10-30 | Toshiba Corp | 半導体記憶装置 |
| JP2009117843A (ja) * | 2007-11-08 | 2009-05-28 | Samsung Electronics Co Ltd | 垂直型半導体素子及びその製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101825534B1 (ko) | 2011-02-07 | 2018-02-06 | 삼성전자주식회사 | 3차원 반도체 장치 |
| KR20130059821A (ko) * | 2011-11-29 | 2013-06-07 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| KR102031182B1 (ko) * | 2011-11-29 | 2019-10-14 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| KR20130102891A (ko) * | 2012-03-08 | 2013-09-23 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| KR101949375B1 (ko) | 2012-03-08 | 2019-04-25 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| US9917099B2 (en) | 2016-03-09 | 2018-03-13 | Toshiba Memory Corporation | Semiconductor device having vertical channel between stacked electrode layers and insulating layers |
| US10276590B2 (en) | 2016-03-09 | 2019-04-30 | Toshiba Memory Corporation | Method for manufacturing a semiconductor device including a vertical channel between stacked electrode layers and an insulating layer |
| JP2019096880A (ja) * | 2017-11-21 | 2019-06-20 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 垂直型メモリ装置 |
| JP7292027B2 (ja) | 2017-11-21 | 2023-06-16 | 三星電子株式会社 | 垂直型メモリ装置 |
| KR20190136998A (ko) | 2018-05-31 | 2019-12-10 | 도쿄엘렉트론가부시키가이샤 | 기판 액처리 장치, 기판 액처리 방법, 및 기억 매체 |
| US10840081B2 (en) | 2018-05-31 | 2020-11-17 | Tokyo Electron Limited | Liquid processing apparatus, liquid processing method, and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| US8344385B2 (en) | 2013-01-01 |
| DE102010037434B4 (de) | 2020-03-05 |
| CN102034829A (zh) | 2011-04-27 |
| DE102010037434B8 (de) | 2020-04-30 |
| CN102034829B (zh) | 2015-11-25 |
| TW201138070A (en) | 2011-11-01 |
| US20110073866A1 (en) | 2011-03-31 |
| KR20110034816A (ko) | 2011-04-06 |
| KR101603731B1 (ko) | 2016-03-16 |
| DE102010037434A1 (de) | 2011-03-31 |
| TWI501384B (zh) | 2015-09-21 |
| JP5647840B2 (ja) | 2015-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5647840B2 (ja) | 垂直形不揮発性メモリ装置の製造方法 | |
| TWI713203B (zh) | 記憶體元件及其製作方法 | |
| CN110335856B (zh) | 半导体器件及其制造方法 | |
| KR101126834B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| KR101087476B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| KR101736982B1 (ko) | 수직 구조의 비휘발성 메모리 소자 | |
| TWI653745B (zh) | Semiconductor device and method of manufacturing same | |
| WO2018194751A1 (en) | Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof | |
| CN109192735B (zh) | 3d存储器件及其制造方法 | |
| KR20120089127A (ko) | 수직 구조의 비휘발성 메모리 소자 | |
| KR20120068392A (ko) | 비휘발성 메모리 소자 및 반도체 소자의 콘택 플러그의 제조 방법 | |
| CN111326524B (zh) | 制造三维非易失性存储器装置的方法 | |
| JP2010027870A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2011035343A (ja) | 半導体装置の製造方法 | |
| JP2010114113A (ja) | 半導体記憶装置 | |
| CN109698201A (zh) | 3d存储器件及其制造方法 | |
| JP2020009904A (ja) | 半導体メモリ | |
| TW202011586A (zh) | 半導體記憶裝置及半導體記憶裝置之製造方法 | |
| KR20160008404A (ko) | 반도체 장치 | |
| JP2009004638A (ja) | 半導体記憶装置およびその製造方法 | |
| TW202121605A (zh) | 記憶體陣列及用於形成包括記憶體單元串之記憶體陣列之方法 | |
| KR102134607B1 (ko) | 3차원 수직 채널 낸드 내의 스트링 선택 라인/접지 선택 라인 게이트 산화물 | |
| CN109686740A (zh) | 3d存储器件及其制造方法 | |
| CN111341780B (zh) | 一种3d nand存储器及其制造方法 | |
| KR101895528B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141110 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5647840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |