ES2437192T3 - Procedimiento de corte de un sustrato semiconductor - Google Patents

Procedimiento de corte de un sustrato semiconductor Download PDF

Info

Publication number
ES2437192T3
ES2437192T3 ES10009049.7T ES10009049T ES2437192T3 ES 2437192 T3 ES2437192 T3 ES 2437192T3 ES 10009049 T ES10009049 T ES 10009049T ES 2437192 T3 ES2437192 T3 ES 2437192T3
Authority
ES
Spain
Prior art keywords
semiconductor substrate
cut
resin layer
cutting
silicon plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES10009049.7T
Other languages
English (en)
Inventor
Fumitsugu Fukuyo
Kenshi Fukumitsu
Naoki Uchiyama
Ryuji Sugiura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002351600A external-priority patent/JP4358502B2/ja
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Application granted granted Critical
Publication of ES2437192T3 publication Critical patent/ES2437192T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/22—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by cutting, e.g. incising
    • B28D1/221—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by cutting, e.g. incising by thermic methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

Un procedimiento de corte de un sustrato semiconductor (1) que tiene una cara frontal (3) formada con unapluralidad de dispositivos funcionales para dividirlo en ca 5 da uno de dichos dispositivos funcionales, comprendiendoel procedimiento las etapas de: pegar una lámina (20, 220) a la cara trasera (17) del sustrato semiconductor (1) por medio de una capa de resina depegado de plaquetas (23, 223); después del pegado de la lámina (20, 220) a la cara trasera (17) del sustrato semiconductor (1), formar una regiónprocesada fundida (13) dentro del sustrato semiconductor irradiando el sustrato semiconductor con luz lásermientras se utiliza una cara frontal del sustrato semiconductor como una superficie de entrada de luz láser y ubicarun punto de convergencia de luz dentro del sustrato semiconductor, para dividir el sustrato semiconductor en chipssemiconductores, teniendo cada uno de ellos un dispositivo funcional en el mismo; en el que se forma una parte que está destinada a ser cortada (9) mediante la formación de una región procesadafundida (13), y en el que en la formación de la parte que está destinada a ser cortada (9), la luz láser es emitida conel fin de que discurra entre una pluralidad de dispositivos funcionales dispuestos como una matriz en la caradelantera (3), con lo que la parte que está destinada a ser cortada (9) es formada como una cuadrícula que discurredirectamente por debajo de entre los dispositivos funcionales vecinos; después de la división del sustrato semiconductor, cortar la capa de resina de pegado de plaquetas (23, 223) a lolargo de una superficie de corte del chip semiconductor (25) mediante la expansión de la lámina; y después de cortar la capa de resina de pegado de plaquetas (23, 223), irradiar la lámina adhesiva (20) con rayos UV desde el lado de la cara trasera, con lo que una capa de resina curablepor radiación UV (22) es curada, reduciendo la fuerza adhesiva entre la capa de resina curable por radiación UV (22)y la capa de resina de pegado de plaquetas (23), en el que irradiar la lámina adhesiva (20) puede realizarse tambiénantes de iniciar la expansión de la lámina adhesiva (20); recoger el chip semiconductor (25) de la lámina mientras el chip semiconductor (25) recogido tiene la capa de resinade pegado de plaquetas en una superficie trasera del chip semiconductor (25) recogido.

Description

Procedimiento de corte de un sustrato semiconductor
Campo técnico
La presente invención se refiere a un procedimiento de corte de un sustrato semiconductor que se utiliza para cortar un sustrato semiconductor en los procesos de fabricación de dispositivos semiconductores y similares.
Antecedentes de la técnica
Como técnica convencional de este tipo, la Solicitud de Patente Japonesa Expuesta al Público con Nos. 2002
158.276 y 2000-104040 describe la siguiente técnica. En primer lugar, se adhiere una lámina adhesiva a la cara trasera de una plaqueta semiconductora por medio de una capa de resina de pegado de plaquetas (die-bonding resin layer), y se corta la plaqueta semiconductora con una cuchilla mientras se encuentra en un estado en el que la plaqueta semiconductora se sostiene en la lámina adhesiva, con el fin de producir chips semiconductores. Posteriormente, al retirar los chips semiconductores de la lámina adhesiva, la resina de pegado de plaquetas se despega junto con los chips semiconductores individuales. Esto puede pegar los chips semiconductores a un marco de conexión (lead frame) omitiéndose la etapa de aplicar un adhesivo a las caras traseras de los chips semiconductores, y así sucesivamente.
Cuando, en la técnica mencionada anteriormente, se corta con la cuchilla la plaqueta semiconductora sostenida en la lámina adhesiva, se necesita, sin embargo, que la capa de resina de pegado de plaquetas que existe entre la plaqueta semiconductora y la lámina adhesiva sea cortada de forma segura sin cortar la lámina adhesiva. Por lo tanto, en dicho caso se debe tener un cuidado especial cuando se corta una plaqueta semiconductora con una cuchilla. El documento WO 02/22301 A, que se considera que es el estado de la técnica más cercano divulga un procedimiento de cortar un sustrato semiconductor que tiene una cara delantera formada por una pluralidad de dispositivos funcionales para dividirlo en cada uno de dichos dispositivos funcionales, comprendiendo el procedimiento las etapas de:
pegar una lámina a la cara trasera del sustrato semiconductor por medio de una capa de resina adhesiva; después de pegar la lámina a la cara trasera del sustrato semiconductor, formar unas regiones modificadas dentro del sustrato semiconductor en forma de matriz de modo que las regiones modificadas discurren sólo por debajo de unos espacios entre los dispositivos funcionales adyacentes entre sí irradiando el sustrato semiconductor con una luz láser mientras se utiliza una cara delantera del sustrato semiconductor como superficie de entrada de luz láser, y ubicando un punto de convergencia de luz dentro del sustrato semiconductor, para dividir el sustrato semiconductor en unos chips semiconductores, teniendo cada uno el dispositivo funcional en el mismo.
Descripción de la invención
En vista de tales circunstancias, es un objeto de la presente invención proporcionar un procedimiento de corte de un sustrato semiconductor que puede cortar de manera eficiente un sustrato semiconductor con una capa de resina de pegado de plaquetas.
Para lograr el objeto mencionado anteriormente, en un aspecto, la presente invención proporciona un procedimiento.
El dispositivo funcional se refiere a, por ejemplo, capas operativas semiconductoras formadas por el crecimiento de cristales, dispositivos de recepción de luz tales como fotodiodos, dispositivos emisores de luz tales como diodos láser, y dispositivos de circuito formados como circuitos.
Breve descripción de los dibujos
La figura 1 es una vista en planta de un sustrato semiconductor durante el procesamiento por láser mediante el procedimiento de procesamiento por láser de acuerdo con una forma de realización;
La figura 2 es una vista en sección del sustrato semiconductor tomada a lo largo de la línea II-II de la figura 1;
La figura 3 es una vista en planta del sustrato semiconductor después del procesamiento por láser mediante el procedimiento de procesamiento por láser de acuerdo con la realización;
La figura 4 es una vista en sección del sustrato semiconductor tomada a lo largo de la línea IV-IV de la figura 3; La figura 5 es una vista en sección del sustrato semiconductor tomada a lo largo de la línea V-V de la figura 3;
La figura 6 es una vista en planta del sustrato semiconductor cortado por el procedimiento de procesamiento por láser de acuerdo con la realización;
La figura 7 es una vista que muestra una fotografía de una sección transversal de una parte de una plaqueta de silicio cortada por el procedimiento de procesamiento por láser de acuerdo con la realización;
La figura 8 es un gráfico que muestra relaciones entre la longitud de onda de la luz láser y la transmitancia dentro de un sustrato de silicio en el procedimiento de procesamiento por láser de acuerdo con la realización;
La figura 9 es un diagrama esquemático del aparato de procesamiento por láser de acuerdo con una forma de realización;
La figura 10 es un diagrama de flujo para explicar un procedimiento de formación de una parte destinada a ser cortada por el aparato de procesamiento por láser de acuerdo con la realización;
Las figuras 11A y 11B son unas vistas esquemáticas para explicar el procedimiento de corte de una plaqueta de silicio de acuerdo con una forma de realización, en las que la figura 11A muestra un estado en el que una lámina adhesiva está pegada a la plaqueta de silicio, mientras que la figura 11B muestra un estado en el que una parte destinada a ser cortada debida a una región procesada fundida está formada dentro de la plaqueta de silicio;
Las figuras 12A y 12B son unas vistas esquemáticas para explicar el procedimiento de corte de una plaqueta de silicio de acuerdo con la forma de realización, en las que la figura 12A muestra un estado en el que se expande la lámina adhesiva, mientras que la figura 12B muestra un estado en el que la lámina adhesiva se irradia con rayos UV;
Las figuras 13A y 13B son unas vistas esquemáticas para explicar el procedimiento de corte de una plaqueta de silicio de acuerdo con la forma de realización, en las que la figura 13A muestra un estado en el que se recoge un chip semiconductor junto con una capa cortada de resina de pegado de plaquetas, mientras que la figura 13B muestra un estado en el que el chip semiconductor está pegado a un marco de conexión (lead frame) por medio de la capa de resina de pegado de plaquetas;
Las figuras 14A y 14B son unas vistas esquemáticas que muestran unas relaciones entre la plaqueta de silicio y una parte destinada a ser cortada en el procedimiento de corte de una plaqueta de silicio de acuerdo con la forma de realización, en las que la figura 14A muestra un estado en el que no se inician fracturas desde la parte destinada a ser cortada, mientras que la figura 14B muestra un estado en el que unas fracturas iniciadas desde la parte destinada a ser cortada han llegado a las caras delantera y trasera de la plaqueta de silicio;
Las figuras 15A y 15B son unas vistas esquemáticas que muestran unas relaciones entre la plaqueta de silicio y una parte destinada a ser cortada en el procedimiento de corte de una plaqueta de silicio de acuerdo con la forma de realización, en las que la figura 15A muestra un estado en el que una fractura iniciada desde la parte destinada a ser cortada ha llegado a la cara delantera de la plaqueta de silicio, mientras que la figura 15B muestra un estado en el que una fractura iniciada desde la parte destinada a ser cortada ha llegado a la cara trasera de la plaqueta de silicio;
Las figuras 16A y 16B son unas vistas esquemáticas para explicar un ejemplo del procedimiento de corte de una plaqueta de silicio de acuerdo con la forma de realización, en las que la figura 16A muestra un estado inmediatamente después de iniciar la expansión de la lámina adhesiva, mientras que la figura 16B muestra un estado durante la expansión de la lámina adhesiva;
Las figuras 17A y 17B son unas vistas esquemáticas para explicar este ejemplo del procedimiento de corte de una plaqueta de silicio de acuerdo con la forma de realización, en las que la figura 17A muestra un estado después de completar la expansión de la lámina adhesiva, mientras que la figura 17B muestra un estado en el momento de recoger un chip semiconductor;
La figura 18 es una vista esquemática para explicar otro ejemplo del procedimiento de corte de una plaqueta de silicio de acuerdo con la realización;
Las figuras 19A y 19B son unas vistas para explicar un caso en el que no se han iniciado fracturas desde una parte destinada a ser cortada en aún otro ejemplo del procedimiento de corte de una plaqueta de silicio de acuerdo con la forma de realización, en las que la figura 19A muestra un estado después de la formación de la parte destinada a ser cortada debida a una región procesada fundida, mientras que la figura 19B muestra un estado en el que se expande la lámina adhesiva;
Las figuras 20A y 20B son unas vistas para explicar un caso en el que unas fracturas iniciadas desde una parte destinada a ser cortada llegan a las caras delantera y trasera de la plaqueta de silicio en este ejemplo del procedimiento de corte de una plaqueta de silicio de acuerdo con la forma de realización, en las que la figura 20A muestra un estado después de la formación de la parte destinada a ser cortada debida a una región procesada fundida, mientras que la figura 20B muestra un estado en el que se expande la lámina adhesiva;
Las figuras 21A y 21B son unas vistas para explicar un caso en el que una fractura iniciada desde una parte destinada a ser cortada alcanza la cara delantera de la plaqueta de silicio en este ejemplo del procedimiento de corte de una plaqueta de silicio de acuerdo con la forma de realización, en las que la figura 21A muestra un estado después de la formación de la parte destinada a ser cortada debida a una región procesada fundida, mientras que la figura 21B muestra un estado en el que se expande la lámina adhesiva;
Las figuras 22A y 22B son unas vistas para explicar un caso en el que una fractura iniciada desde una parte destinada a ser cortada llega a la cara trasera de la plaqueta de silicio en este ejemplo del procedimiento de corte de una plaqueta de silicio de acuerdo con la forma de realización, en las que la figura 22A muestra un estado después de la formación de la parte destinada a ser cortada debida a una región procesada fundida, mientras que la figura 22B muestra un estado en el que se expande la lámina adhesiva;
La figura 23 es una vista en planta de una plaqueta de silicio a convertir en un objeto para su procesamiento en el procedimiento de corte de un sustrato semiconductor de acuerdo con una forma de realización;
Las figuras 24A a 24C son unas vistas esquemáticas para explicar el procedimiento de corte de un sustrato semiconductor de acuerdo con la forma de realización, en las que la figura 24A muestra un estado en el que una película protectora está pegada a la plaqueta de silicio, la figura 24B muestra un estado en el que se ha reducido el espesor de la plaqueta de silicio, y la figura 24B muestra un estado en el que la película protectora es irradiada con rayos UV;
Las figuras 25A a 25C son unas vistas esquemáticas para explicar el procedimiento de corte de un sustrato semiconductor de acuerdo con la forma de realización, en las que la figura 25A muestra un estado en el que la plaqueta de silicio y la película protectora están fijadas sobre una tabla de soporte, la figura 25B muestra un estado en el que la plaqueta de silicio es irradiada con luz láser, y la figura 25C muestra un estado en el que una región de inicio de corte está formada dentro de la plaqueta de silicio;
Las figuras 26A a 26C son unas vistas esquemáticas para explicar el procedimiento de corte de un sustrato semiconductor de acuerdo con la forma de realización, en las que la figura 26A muestra un estado en el que una película con una película de resina de pegado de plaquetas está pegada a la plaqueta de silicio, la figura 26B muestra un estado en el que la película protectora está retirada de la plaqueta de silicio, y la figura 26C muestra un estado en el que una película expansible es irradiada con rayos UV; y
Las figuras 27A a 27C son unas vistas esquemáticas para explicar el procedimiento de corte de un sustrato semiconductor de acuerdo con la forma de realización, en las que la figura 27A muestra un estado en el que se expande la película expansible, la figura 27B muestra un estado en el que se recoge un chip semiconductor junto con una capa cortada de resina de pegado de plaquetas, y la figura 27C muestra un estado en el que el chip semiconductor está pegado a un marco de conexión por medio de la capa de resina de pegado de plaquetas.
Mejores modos de llevar a cabo la invención
A continuación, realizaciones preferidas del procedimiento de corte de un sustrato semiconductor de acuerdo con la presente invención serán explicadas en detalle con respecto a los dibujos.
El procedimiento de corte de un sustrato semiconductor de acuerdo con una forma de realización irradia un sustrato semiconductor con luz láser mientras se ubica un punto de convergencia de luz dentro del sustrato semiconductor, con el fin de formar una región modificada causada por absorción multifotónica dentro del sustrato semiconductor, y hace que la región modificada forme una parte destinada a ser cortada. Por lo tanto, antes de explicar el procedimiento de corte de un sustrato semiconductor de acuerdo con esta forma de realización, se explicará, principalmente en términos de absorción multifotónica, un procedimiento de procesamiento por láser realizado para formar la parte destinada a ser cortada.
Un material se hace ópticamente transparente cuando su banda prohibida de absorción EG es mayor que la energía del fotón hv. Por lo tanto, una condición bajo la cual se produce la absorción en el material es hv > EG. Sin embargo, incluso cuando es ópticamente transparente, el material produce absorción bajo una condición de nhv > EG (en que n = 2, 3, 4, ...) si la intensidad de la luz láser se hace muy alta. Este fenómeno se conoce como absorción multifotónica. En el caso de ondas pulsadas, la intensidad de la luz láser está determinada por la densidad de potencia pico (W/cm2) de la luz láser en un punto de convergencia de la luz. La absorción multifotónica se produce, por ejemplo, bajo una condición en la que la densidad de potencia pico es 1 x 108 (W/cm2) o mayor. La densidad de potencia pico se determina por (la energía de la luz láser en el punto de convergencia de luz por pulso) / (el área de la sección transversal del haz de luz láser x anchura de pulso). En el caso de ondas continuas, la intensidad de la luz láser se determina por la intensidad del campo (W/cm2) de la luz láser en el punto de convergencia de la luz.
El fundamento del procedimiento de procesamiento por láser de acuerdo con una forma de realización usando dicha absorción multifotónica será explicado con respecto a las figuras 1 a 6. La figura 1 es una vista en planta de un sustrato semiconductor 1 durante el procesamiento por láser. La figura 2 es una vista en sección del sustrato semiconductor 1 tomada a lo largo de la línea II-II de la figura 1. La figura 3 es una vista en planta del sustrato semiconductor 1 después del procesamiento por láser. La figura 4 es una vista en sección del sustrato semiconductor 1 tomada a lo largo de la línea IV-IV de la figura 3. La figura 5 es una vista en sección del sustrato semiconductor 1 tomada a lo largo de la línea V-V de la figura 3. La figura 6 es una vista en planta del sustrato semiconductor 1 cortado.
Según se muestra en las figuras 1 y 2, existe una línea deseable de corte 5 en una cara delantera 3 del sustrato semiconductor 1. La línea de corte 5 es una línea virtual que se extiende recta (aunque en realidad puede dibujarse una línea en el sustrato semiconductor 1 con el fin de que sea la línea de corte 5). El procesamiento por láser de acuerdo con esta realización irradia el sustrato semiconductor 1 con luz láser mientras ubica un punto de convergencia de luz P dentro del sustrato semiconductor 1 bajo una condición que genera una absorción multifotónica, con el fin de formar una región modificada 7. El punto de convergencia de la luz es una posición en la que converge la luz láser L.
La luz láser L se mueve relativamente a lo largo de la línea de corte 5 (es decir, a lo largo de la dirección de la flecha A), con el fin de desplazar el punto P de convergencia de la luz a lo largo de la línea de corte 5. Como consecuencia de ello, se forma la región modificada 7 a lo largo de la línea de corte 5 sólo dentro del sustrato semiconductor 1 según se muestra en las figuras 3 a 5, y una parte destinada a ser cortada 9 es formada por la región modificada 7. En el procedimiento de procesamiento por láser de acuerdo con esta forma de realización, la región modificada 7 no se forma por el calor generado por el sustrato semiconductor 1 al absorber la luz láser L. La luz láser L se transmite a través del sustrato semiconductor 1, con el fin de generar una absorción multifotónica dentro del mismo, formando de esta manera la región modificada 7. Por lo tanto, la cara delantera 3 del sustrato semiconductor 1 apenas absorbe la luz láser L y no se funde.
Cuando existe un punto de inicio en un área para cortar el sustrato semiconductor 1, el sustrato semiconductor 1 se fractura a partir de este punto de inicio, en cuyo caso el sustrato semiconductor 1 se puede cortar con una fuerza relativamente pequeña según se muestra en la figura 6. Por lo tanto, el sustrato semiconductor 1 se puede cortar sin generar fracturas innecesarias en la cara delantera 3 del sustrato semiconductor 1.
Al parecer existen las siguientes dos maneras de cortar un sustrato semiconductor a partir de una región de inicio de corte que actúa como punto de inicio. El primer caso es cuando se aplica una fuerza artificial al sustrato semiconductor después de que se haya formado la región de inicio de corte, de modo que el sustrato semiconductor se fractura a partir de la región de inicio de corte que actúa como un punto de inicio, y por lo tanto es cortado. Este es el corte en el caso en el cual el sustrato semiconductor tiene, por ejemplo, un gran espesor. La aplicación de una fuerza artificial se refiere a, por ejemplo, ejercer una tensión de flexión o de corte al sustrato semiconductor a lo largo de la región de inicio de corte, o a generar una tensión térmica impartiendo una diferencia de temperatura al sustrato semiconductor. El otro caso es cuando la formación de la región de inicio de corte hace que el sustrato semiconductor se fracture de forma natural en su dirección transversal (dirección del espesor) a partir de la región de inicio de corte que actúa como punto de inicio, cortando de este modo el sustrato semiconductor. Esto se hace posible si la región de inicio de corte está formada por una fila de la región modificada cuando el sustrato semiconductor tiene un pequeño espesor, o si la región de inicio de corte está formada por una pluralidad de filas de la región modificada en la dirección del espesor cuando el sustrato semiconductor tiene un gran espesor. Incluso en este caso de fractura natural, las fracturas no se extienden hasta la cara delantera en una porción correspondiente a un área no formada con la región de inicio de corte de la parte destinada a ser cortada, de modo que sólo la parte correspondiente al área formada con la región de inicio de corte puede ser cortada, por lo que se puede controlar bien el corte. Tal procedimiento de corte con una controlabilidad favorable es bastante eficaz, ya que los sustratos semiconductores tales como plaquetas de silicio han sido recientemente aptos para disminuir su espesor.
Un ejemplo de la región modificada formada por absorción multifotónica en esta realización es una región procesada fundida que se explicará a continuación.
Un sustrato semiconductor es irradiado con luz láser mientras se ubica un punto de convergencia de la luz dentro del mismo bajo una condición con una intensidad de campo de al menos 1 x 108 (W/cm2) en el punto de convergencia de la luz y un ancho de pulso de 1 µs o menos. Como consecuencia, el interior del objeto es calentado localmente por la absorción multifotónica. Este calentamiento forma una región procesada fundida dentro del objeto. La región procesada fundida abarca regiones fundidas una vez y luego re-solidificadas, regiones sólo en un estado fundido, y regiones en proceso de ser re-solidificadas a partir del estado fundido, y también puede ser denominada como una región cuya fase ha cambiado o una región cuya estructura de cristal ha cambiado. La región procesada fundida también puede ser denominada como una región que cambia de una cierta estructura a otra estructura de entre las estructuras mono-cristal, amorfa, y poli-cristal. Por ejemplo, esto significa que una región ha cambiado de la estructura mono-cristal a la estructura amorfa, que una región ha cambiado de la estructura mono-cristal a la estructura poli-cristal, o que una región ha cambiado de la estructura mono-cristal a una estructura que contiene estructuras amorfas y poli-cristalinas. Cuando el objeto a procesar es una estructura mono-cristal de silicio, la región procesada fundida es, por ejemplo, una estructura de silicio amorfa. El límite superior de la intensidad de campo es, por ejemplo, 1 x 1012 (W/cm2). El ancho de pulso es preferiblemente de, por ejemplo, 1 a 200 ns.
Por medio de un experimento, los inventores verificaron que se formó una región procesada fundida dentro de una plaqueta de silicio. Las siguientes son condiciones del experimento.
(A)
Objeto a procesar: plaqueta de silicio (con un espesor de 350 µm y un diámetro exterior de 4 pulgadas)
(B)
Laser fuente de luz: bombeo de láser semiconductor Nd:YAG (semiconductor laser pumping Nd:YAG laser) longitud de onda: 1064 nm área de la sección transversal del haz de luz láser: 3.14 x 10-8 cm2 modo de oscilación: pulso Q-conmutado (Q-switched pulse) frecuencia de repetición: 100 kHz ancho de pulso: 30 ns salida (output): 20 µJ/pulso calidad de la luz laser: TEM00 propiedad de polarización: polarización lineal
(C)
lente condensadora magnificación: x50 Apertura Numérica (N.A.): 0,55 transmitancia a una longitud de onda de la luz láser: 60%
(D)
Velocidad de movimiento de la tabla de soporte para sostener el objeto: 100 mm/seg
La figura 7 es una vista que muestra una fotografía de una sección transversal de una parte de una plaqueta de silicio cortada por un procesamiento por láser bajo las condiciones mencionadas anteriormente. Se forma una región procesada fundida 13 dentro de la plaqueta de silicio 11. La región procesada fundida 13 formada bajo las condiciones mencionadas anteriormente tiene un tamaño de aproximadamente 100 µm en la dirección del espesor.
Ahora se explicará el hecho de que la región procesada fundida 13 se forma por absorción multifotónica. La figura 8 es un gráfico que muestra unas relaciones entre la longitud de onda de la luz láser y la transmitancia dentro del sustrato de silicio. En este caso, se eliminan los respectivos componentes reflejados en las caras delantera y trasera del sustrato de silicio, con el fin de mostrar sólo la transmitancia interna. Se muestran las relaciones respectivas en los casos en los que el espesor t del sustrato de silicio es de 50 µm, 100 µm, 200 µm, 500 µm, y 1000 µm.
Por ejemplo, con la longitud de onda del láser Nd:YAG de 1064 nm, la luz láser parece ser transmitida a través del sustrato de silicio en al menos el 80% cuando el sustrato de silicio tiene un espesor de 500 µm o menos. Puesto que la plaqueta de silicio 11 que se muestra en la figura 7 tiene un espesor de 350 µm, la región procesada fundida 13 causada por la absorción multifotónica se forma cerca del centro de la plaqueta de silicio 11, es decir, en una parte distanciada 175 µm de la cara delantera. La transmitancia en este caso es del 90% o más con respecto a una plaqueta de silicio que tiene un espesor de 200 µm, por lo que la luz láser es absorbida sólo ligeramente dentro de la plaqueta de silicio 11 pero es sustancialmente transmitida a través de la misma. Esto significa que la región procesada fundida 13 se forma dentro de la plaqueta de silicio 11 no por la absorción de la luz láser dentro de la plaqueta de silicio 11 (es decir, no por el calentamiento habitual con la luz láser) sino por absorción multifotónica. La formación de una región procesada fundida por absorción multifotónica se divulga, por ejemplo, en "Silicon Processing Characteristic Evaluation by Picosecond Pulse Laser", Preprints of the National Meetings of Japan Welding Society, vol. 66 (abril, 2000), pp. 72-73.
Se genera una fractura en una plaqueta de silicio desde una región de inicio de corte formada por una región procesada fundida, que actúa como un punto de inicio, hacia una sección transversal, y alcanza las caras delantera y trasera de la plaqueta de silicio, con lo cual la plaqueta de silicio es cortada. La fractura que alcanza las caras delantera y trasera de la plaqueta de silicio puede crecer de forma natural o mediante la aplicación de una fuerza a la plaqueta de silicio. La fractura que crece de forma natural desde la región de inicio de corte hasta las caras delantera y trasera de la plaqueta de silicio comprende un caso en el que la fractura crece a partir de un estado en el que la región procesada fundida que forma la región de inicio de corte está fundida y un caso en el que la fractura crece cuando la región procesada fundida que forma la región de inicio de corte está re-solidificada a partir del estado fundido. En cualquiera de los casos, la región procesada fundida se forma sólo dentro de la plaqueta de silicio, y por lo tanto sólo se encuentra dentro de la sección de corte después del corte según se muestra en la figura
7. Cuando una región de inicio de corte dentro del objeto es formada por una región procesada fundida como tal, es más difícil que se produzcan fracturas innecesarias que se desvíen de una línea de la región de inicio de corte en el momento del corte, con lo cual se hace más fácil el control del corte.
Cuando se forma una región de inicio de corte de la siguiente manera mientras se tiene en cuenta la estructura de cristal de un sustrato semiconductor, su característica de corte, y similares, el objeto puede ser cortado con una alta precisión por medio de una fuerza más pequeña desde la región de inicio de corte que actúa como punto de inicio.
Es decir, en el caso de un sustrato hecho de un semiconductor mono-cristal que tiene una estructura de diamante tal como silicio, éste será preferible si una región de inicio de corte está formada en una dirección que se extiende a lo largo de un plano (111) (primer plano de corte) o un plano (110) (segundo plano de corte). En el caso de un sustrato hecho de un semiconductor compuesto de la familia III-V de estructura de esfalerita tal como GaAs, éste será preferible si una región de inicio de corte está formada en una dirección que se extiende a lo largo de un plano (110).
Cuando el sustrato está formado con un plano de orientación (orientation flat) en una dirección para formarse con la región de inicio de corte mencionada anteriormente (por ejemplo, una dirección que se extiende a lo largo de un plano (111) en un sustrato de silicio mono-cristal) o una dirección ortogonal a la dirección para formarse con ésta, la región de inicio de corte que se extiende en la dirección para formarse con la región de inicio de corte se puede formar fácilmente y con precisión con respecto al plano de orientación.
Con respecto a la figura 9, ahora se explicará un aparato de procesamiento por láser utilizado en el procedimiento de procesamiento por láser anteriormente mencionado. La figura 9 es un diagrama esquemático de un aparato de procesamiento por láser 100.
El aparato de procesamiento por láser 100 comprende una fuente de luz láser 101 para la generación de luz láser L, un controlador de la fuente de luz láser 102 para controlar la fuente de luz láser 101 con el fin de regular la salida, el ancho de pulso, y similares de la luz láser L; un espejo dicroico 103 dispuesto de manera que se cambia la orientación del eje óptico de la luz láser L en 90° mientras funciona para reflejar la luz láser L; una lente condensadora 105 para hacer converger la luz láser L reflejada por el espejo dicroico 103; una tabla de soporte 107 para sostener un sustrato semiconductor 1 a irradiar con la luz láser L convergida por la lente condensadora 105; una plataforma 109 de eje X para mover la tabla de soporte 107 a lo largo de un eje X; una plataforma 111 de eje Y para mover la tabla de soporte 107 a lo largo de un eje Y que es ortogonal al eje X; una plataforma 113 de eje Z para mover la tabla de soporte 107 a lo largo de un eje Z que es ortogonal a los ejes X e Y; y un controlador de plataformas 115 para controlar el movimiento de las tres plataformas 109, 111, 113.
El eje Z es ortogonal a la cara delantera 3 del sustrato semiconductor 1, y por lo tanto es la dirección de la profundidad focal de la luz láser incidente en el sustrato semiconductor 1. Por lo tanto, el punto de convergencia de luz P de la luz láser L se puede colocar dentro del sustrato semiconductor 1 moviendo la plataforma 113 de eje Z a lo largo del eje Z. El movimiento del punto de convergencia de luz P a lo largo del eje X (Y) se efectúa moviendo el sustrato semiconductor 1 a lo largo del eje X (Y) por medio de la plataforma 109 (111) del eje X (Y).
La fuente de luz láser 101 es un láser Nd:YAG que genera luz láser pulsada. Otros ejemplos de láser que se podrían usar en la fuente de luz láser 101 incluyen láser Nd:YVO4, láser Nd:YLF, y láser de titanio zafiro. Para formar una región procesada fundida, se utiliza preferiblemente láser Nd:YAG, láser Nd:YVO4, y láser Nd:YLF. Aunque esta forma de realización utiliza luz láser pulsada para procesar el sustrato semiconductor 1, puede usarse también luz láser de onda continua si ésta puede provocar una absorción multifotónica.
El aparato de procesamiento por láser 100 comprende además una fuente de luz de observación 117 para generar rayos visibles para iluminar el sustrato semiconductor 1 montado en la tabla de soporte 107, y un divisor de haz de rayo visible 119 dispuesto en el mismo eje óptico que el espejo dicroico 103 y la lente condensadora 105. El espejo dicroico 103 está dispuesto entre el divisor de haz 119 y la lente condensadora 105. El divisor de haz 119 funciona para reflejar aproximadamente la mitad de los rayos visibles y transmitir la mitad restante a través del mismo, y está dispuesto con el fin de cambiar la orientación del eje óptico de los rayos visibles en 90°. Alrededor de la mitad de los rayos visibles generados a partir de la fuente de luz de observación 117 son reflejados por el divisor de haz 119. Por lo tanto los rayos visibles reflejados pasan a través del espejo dicroico 103 y la lente condensadora 105, lo que ilumina la cara delantera 3 del sustrato semiconductor 1 que incluye la línea de corte 5 y similares.
El aparato de procesamiento por láser 100 comprende además un dispositivo de captación de imágenes 121 y una lente de formación de imágenes 123 que están dispuestos en el mismo eje óptico que el divisor de haz 119, el espejo dicroico 103, y la lente condensadora 105. Un ejemplo del dispositivo de captación de imágenes 121 es una cámara CCD. La luz reflejada de los rayos visibles que han iluminado la cara delantera 3 del sustrato semiconductor 1 que incluye la línea de corte 5 y similares pasa a través de la lente condensadora 105, el espejo dicroico 103, y el divisor de haz 119, de manera que es enfocada por la lente de formación de imágenes 123 y capturada por el dispositivo de captación de imágenes 121, produciendo de este modo datos de formación de imágenes.
El aparato de procesamiento por láser 100 comprende además un procesador de datos de formación de imágenes 125 para recibir los datos de formación de imágenes emitidos desde el dispositivo de captación de imágenes 121, un controlador global 127 para controlar el aparato de procesamiento por láser 100 como un todo, y un monitor 129. Basándose en los datos de formación de imágenes, el procesador de datos de formación de imágenes 125 calcula datos focales para posicionar el punto focal de los rayos visibles generados por la fuente de luz de observación 117 en la cara delantera 3. De acuerdo con los datos focales, el controlador de plataformas 115 regula el movimiento de la plataforma 113 de eje Z, con el fin de posicionar el punto focal de rayos visibles en la cara delantera 3. Por lo tanto, el procesador de datos de formación de imágenes 125 funciona como una unidad de enfoque automático. En base a los datos de formación de imágenes, el procesador de datos de formación de imágenes 125 calcula datos de imágenes tales como imágenes ampliadas de la cara delantera 3. Los datos de imágenes se envían al controlador global 127, con el fin de someterlos a varias operaciones de procesamiento, y de este modo se transmiten datos procesados al monitor 129. Como consecuencia de ello, se visualizan imágenes ampliadas y similares en el monitor
129.
Los datos procedentes del controlador de plataformas 115, los datos de imágenes procedentes del procesador de datos de formación de imágenes 125, etc. son introducidos en el controlador global 127, mientras que el controlador de la fuente de luz láser 102, la fuente de luz de observación 117, y el controlador de plataformas 115 son regulados también de acuerdo con estos datos, con lo cual se controla el aparato de procesamiento por láser 100 como un todo. Por lo tanto, el controlador global 127 funciona como una unidad informática.
Ahora se explicará con respecto a las figuras 9 y 10 un procedimiento que, realizado por un aparato de procesamiento por láser 100 configurado de este modo, forma una parte destinada a ser cortada. La figura 10 es un diagrama de flujo para explicar el procedimiento mediante el cual un aparato de procesamiento por láser 100 configurado de este modo forma una parte destinada a ser cortada.
La característica de absorción de luz del sustrato semiconductor 1 se mide mediante un espectrofotómetro o similar que no está representado. De acuerdo con el resultado de la medición, se elige una fuente de luz láser 101 que genera una luz láser L que tiene una longitud de onda a la que el sustrato semiconductor 1 es transparente o tiene menos absorción (S101). Posteriormente, se mide el grosor del sustrato semiconductor 1. De acuerdo con el resultado de la medición del espesor y el índice de refracción del sustrato semiconductor 1, se determina la cantidad de movimiento del sustrato semiconductor a lo largo del eje Z (S103). Se trata de una cantidad de movimiento del sustrato semiconductor 1 a lo largo del eje Z con respecto al punto de convergencia de luz P de la luz láser situado en la cara delantera 3 del sustrato semiconductor 1 para ubicar el punto de convergencia de luz P de la luz láser L dentro del sustrato semiconductor 1. Esta cantidad de movimiento es proporcionada al controlador global 127.
El sustrato semiconductor 1 es montado sobre la tabla de soporte 107 del aparato de procesamiento por láser 100. Entonces, se generan rayos visibles desde la fuente de luz de observación 117, con el fin de iluminar el sustrato semiconductor 1 (S105). La cara delantera 3 del sustrato semiconductor 1 que incluye la línea de corte 5 iluminada es capturada por el dispositivo de captación de imágenes 121. La línea de corte 5 es una línea virtual deseable para cortar el sustrato semiconductor 1. Los datos de formación de imágenes capturados por el dispositivo de captación de imágenes 121 se envían al procesador de datos de formación de imágenes 125. De acuerdo con los datos de formación de imágenes, el procesador de datos de formación de imágenes 125 calcula unos datos focales para situar el punto focal de los rayos visibles generados por la fuente de luz de observación 117 sobre la cara delantera 3 (S107).
Los datos focales se envían al controlador de plataformas 115. De acuerdo con los datos focales, el controlador de plataformas 115 mueve la plataforma 113 de eje Z a lo largo del eje Z (S109). Como consecuencia, el punto focal de los rayos visibles de la fuente de luz de observación 117 se posiciona en la cara delantera 3 del sustrato semiconductor 1. De acuerdo con los datos de formación de imágenes, el procesador de datos de formación de imágenes 125 calcula unos datos de formación de imagen ampliada de la cara delantera 3 del sustrato semiconductor 1 que incluye la línea de corte 5. Los datos de formación de imagen ampliada son enviados al monitor 129 por medio del controlador global 127, con lo cual se muestra en el monitor 129 una imagen ampliada de la línea de corte 5 y sus inmediaciones.
Los datos de cantidad de movimiento determinados por la etapa S103 han sido proporcionados de antemano al controlador global 127, y se envían al controlador de plataformas 115. De acuerdo con los datos de cantidad de movimiento, el controlador de plataformas 115 hace que la plataforma 113 de eje Z mueva el sustrato semiconductor 1 a lo largo del eje Z a una posición tal que el punto de convergencia de luz P de la luz láser L se ubique dentro del sustrato semiconductor 1 (S111).
A continuación, se genera la luz láser L desde la fuente de luz láser 101, con el fin de iluminar la línea de corte 5 de la cara delantera 3 del sustrato semiconductor 1. Dado que el punto de convergencia de luz P de la luz láser L se encuentra dentro del sustrato semiconductor 1, se forma una región procesada fundida sólo dentro del sustrato semiconductor 1. A continuación, la plataforma 109 de eje X y la plataforma 111 de eje Y son movidas a lo largo de la línea de corte 5, con lo que la región procesada fundida formada a lo largo de la línea de corte 5 forma una parte destinada a ser cortada a lo largo de la línea de corte 5 (S113).
Con lo anterior se completa la formación de la parte destinada a ser cortada por el aparato de procesamiento por láser 100, con lo que la parte destinada a ser cortada es formada dentro del sustrato semiconductor 1. Cuando la parte destinada a ser cortada está formada dentro del sustrato semiconductor 1, una fuerza relativamente pequeña puede iniciar fracturas en la dirección del espesor del sustrato semiconductor 1 a partir de la parte destinada a ser cortada.
Ahora se explicará el procedimiento de corte de un sustrato semiconductor de acuerdo con esta forma de realización. En este punto, una plaqueta de silicio 11 que es una plaqueta semiconductora se utiliza como el sustrato semiconductor.
En primer lugar, según se muestra en la figura 11A, una lámina adhesiva 20 es pegada a la cara trasera 17 de la plaqueta de silicio 11 con el fin de cubrir la cara trasera 17. La lámina adhesiva 20 incluye una base 21 que tiene un espesor de aproximadamente 100 µm, sobre la que está dispuesta una capa de resina curable por radiación UV 22 que tiene un espesor del orden de varios micrómetros. Además, una capa de resina de pegado de plaquetas 23 que funciona como un adhesivo de pegado de plaquetas está dispuesta sobre la capa de resina curable por radiación UV
22. Una pluralidad de dispositivos funcionales están formados como una matriz en la cara delantera 3 de la plaqueta de silicio 11. El dispositivo funcional se refiere a un dispositivo de recepción de luz tal como un fotodiodo, un dispositivo emisor de luz tal como un diodo láser, un dispositivo de circuito formado como un circuito, o similar.
Posteriormente, según se muestra en la figura 11B, la plaqueta de silicio 11 es irradiada con luz láser desde el lado de la cara delantera 3 mediante, por ejemplo, el uso del aparato de procesamiento por láser 100 mencionado anteriormente, de tal manera que el punto de convergencia de luz está ubicado dentro de la plaqueta de silicio 11. Como consecuencia de ello, se forma una región procesada fundida 13, que es una región modificada, dentro de la plaqueta de silicio 11, con lo que se forma una parte destinada a ser cortada 9. En la formación de la parte destinada a ser cortada 9, se emite la luz láser con el fin de que discurra entre una pluralidad de dispositivos funcionales dispuestos como una matriz en la cara delantera 3 de la plaqueta de silicio 11, con lo que la parte destinada a ser cortada 9 es formada como una cuadrícula que discurre directamente por debajo de entre dispositivos funcionales vecinos.
Después de la formación de la parte destinada a ser cortada 9, unos medios de expansión de lámina 30 tiran de la periferia de la lámina adhesiva 20 hacia afuera según se muestra en la figura 12A, expandiendo de esta manera la lámina adhesiva 20. La expansión de la lámina adhesiva 20 inicia unas fracturas en la dirección del espesor a partir de la parte destinada a ser cortada 9, y las fracturas llegan a la cara delantera 3 y la cara trasera 17 de la plaqueta de silicio 11. Como consecuencia de ello, la plaqueta de silicio 11 es cortada en los dispositivos funcionales con una alta precisión, con lo que se obtienen unos chips semiconductores 25, teniendo cada uno un dispositivo funcional.
En este punto, secciones de corte opuestas 25a, 25a de chips semiconductores vecinos 25, 25 están inicialmente en estrecho contacto entre sí, pero son separadas la una de la otra a medida que se expande la lámina adhesiva 20, con lo que la capa de resina de pegado de plaquetas 23 que está en estrecho contacto con la cara trasera 17 de la plaqueta de silicio 11 es cortada a lo largo de la parte destinada a ser cortada 9.
Hay casos en los que los medios de expansión de lámina 30 están dispuestos en una plataforma para el montaje de la plaqueta de silicio 11 cuando se forma la línea de corte 9, y casos en que no. En el caso en que los medios de expansión de lámina 30 no están dispuestos en la plataforma, unos medios de transferencia transfieren la plaqueta de silicio 11 montada en la plataforma a otra plataforma provista con los medios de expansión de lámina 30 después de formar la parte destinada a ser cortada 9.
Después de completar la expansión de la lámina adhesiva 20, la lámina adhesiva 20 es irradiada con rayos UV desde el lado de la cara trasera según se muestra en la figura 12B, con lo que se cura la capa de resina curable por radiación UV 22. Esto reduce la fuerza adhesiva entre la capa de resina curable por radiación UV 22 y la capa de resina de pegado de plaquetas 23. La irradiación con los rayos UV se puede realizar también antes de que empiece la expansión de la lámina adhesiva 20.
Posteriormente, según se muestra en la figura 13A, una pinza de vacío o similar, que constituye un medio de recogida, se utiliza sucesivamente para recoger los chips semiconductores 25. En este punto, la capa de resina de pegado de plaquetas 23 está cortada en formas exteriores similares a las de los chips semiconductores 25, al mismo tiempo que la fuerza adhesiva entre la capa de resina de pegado de plaquetas 23 y la capa de resina curable por radiación UV 22 es reducida, con lo que cada chip semiconductor 25 es recogido estando en un estado en el que la capa de resina de pegado de plaquetas 23 está pegada a su cara trasera. Entonces, según se muestra en la figura 13B, el chip semiconductor 25 es montado sobre una base de plaqueta (die pad) de un marco de conexión 27 por medio de la capa de resina de pegado de plaquetas 23 en estrecho contacto con la cara trasera, y es unido a la misma con el relleno por calentamiento.
En el procedimiento de corte de la plaqueta de silicio 11, la región procesada fundida 13 formada por absorción multifotónica produce la línea de corte 9 dentro de la plaqueta de silicio 11 a lo largo de una línea deseable de corte para cortar la plaqueta de silicio 11 según lo anterior. Por lo tanto, cuando la lámina adhesiva 20 pegada a la plaqueta de silicio 11 es expandida, la plaqueta de silicio 11 es cortada a lo largo de la parte destinada a ser cortada 9 con una alta precisión, con lo que se obtienen los chips semiconductores 25. En este punto, las secciones de corte opuestas 25a, 25a de los sustratos semiconductores vecinos 25, 25 están inicialmente en estrecho contacto entre sí, pero son separados el uno del otro a medida que la lámina adhesiva 20 se expande, con lo que la capa de resina de pegado de plaquetas 23 en estrecho contacto con la cara trasera 17 de la plaqueta de silicio 11 es cortada a lo largo de la parte destinada a ser cortada 9. Por lo tanto, la plaqueta de silicio 11 y la capa de resina de pegado de plaquetas 23 pueden ser cortadas a lo largo de la parte destinada a ser cortada 9 de forma mucho más eficiente que en el caso en el que la plaqueta de silicio 11 y la capa de resina de pegado de plaquetas 23 son cortadas con una cuchilla evitando el corte de la base 21.
Además, dado que las secciones de corte opuestas 25a, 25a de los chips semiconductores vecinos 25, 25 están inicialmente en estrecho contacto entre sí, los chips semiconductores individuales cortados 25 y las piezas cortadas de la capa de resina de pegado de plaquetas 23 tienen sustancialmente la misma forma exterior, por lo que se impide que la resina de pegado de plaquetas sobresalga de las secciones de corte 25a de los chips semiconductores 25.
Aunque el procedimiento anterior de corte de la plaqueta de silicio 11 se refiere a un caso en el que no se generan, en la plaqueta de silicio 11, fracturas iniciadas a partir de la parte destinada a ser cortada 9 antes de que se expanda la lámina adhesiva 20 según se muestra en la figura 14A, pueden iniciarse fracturas 15 a partir de la parte destinada a ser cortada 9 con el fin de que lleguen a la cara delantera 3 y la cara trasera 17 de la plaqueta de silicio 11 según se muestra en la figura 14B antes de que se expanda la lámina adhesiva 20. Ejemplos de procedimientos de generación de las fracturas 15 incluyen uno en el que un medio de aplicación de tensión tal como un filo de cuchillo es presionado contra la cara trasera 17 de la plaqueta de silicio 11 a lo largo de la parte destinada a ser cortada 9 con el fin de causar una tensión de flexión o de corte en la plaqueta de silicio 11 a lo largo de la parte destinada a ser cortada 9, y uno en el que se proporciona una diferencia de temperatura a la plaqueta de silicio 11 con el fin de generar una tensión térmica en la plaqueta de silicio 11 a lo largo de la parte destinada a ser cortada 9.
Cuando se genera una tensión en la plaqueta de silicio 11 a lo largo de la parte destinada a ser cortada 9 después de formar la parte destinada a ser cortada 9, con el fin de cortar la plaqueta de silicio 11 a lo largo de la parte destinada a ser cortada 9 como tal, se pueden obtener chips semiconductores 25 cortados con una precisión muy alta. Cuando la lámina adhesiva 20 pegada a la plaqueta de silicio 11 es expandida, las secciones de corte opuestas 25a, 25a de los sustratos semiconductores vecinos 25, 25 son separadas entre sí a partir de su estado de contacto estrecho a medida que se expande la lámina adhesiva 20, con lo que la capa de resina de pegado de plaquetas 23 en estrecho contacto con la cara trasera 17 de la plaqueta de silicio 11 es cortada a lo largo de las secciones de corte 25a también en este caso. Por lo tanto, la plaqueta de silicio 11 y la capa de resina de pegado de plaquetas 23 también pueden ser cortadas a lo largo de la parte destinada a ser cortada 9 de forma mucho más eficiente por este procedimiento de corte que en el caso en el que la plaqueta de silicio 11 y la capa de pegado de plaquetas 23 son cortadas con una cuchilla evitando el corte de la base 21.
Cuando la plaqueta de silicio 11 se hace más delgada, hay un caso en el que las fracturas 15 iniciadas a partir de la parte destinada a ser cortada 9 llegan a la cara delantera 3 y la cara trasera 17 de la plaqueta de silicio 11 según se muestra en la figura 14B sin provocar una tensión a lo largo de la parte destinada a ser cortada 9.
Cuando la parte destinada a ser cortada 9 causada por la región procesada fundida 13 es formada cerca de la cara delantera 3 dentro de la plaqueta de silicio 11 de tal manera que una fractura 15 llega a la cara delantera 3 según se muestra en la figura 15A, la precisión de corte de la cara delantera (es decir, la superficie que forma el dispositivo funcional) de los chips semiconductores 25 obtenidos mediante corte puede ser muy alta. Por otro lado, cuando la parte destinada a ser cortada 9 causada por la región procesada fundida 13 es formada cerca de la cara trasera 17 dentro de la plaqueta de silicio 11 de tal manera que una fractura 15 llega a la cara trasera 17 según se muestra en la figura 15B, la capa de resina de pegado de plaquetas 23 se puede cortar con una alta precisión expandiendo la lámina adhesiva 20.
Ahora se explicarán los resultados de un experimento en un caso de uso de "LE-5000 (nombre del producto)", de Lintec Corporation, como lámina adhesiva 20. Las figuras 16 y 17 son unas vistas esquemáticas que muestran una serie de estados en el caso en que se expande la lámina adhesiva 20 después de la formación, dentro de la plaqueta de silicio 11, de la parte destinada a ser cortada 9 causada por la región procesada fundida 13. En concreto, la figura 16A muestra el estado inmediatamente después del inicio de la expansión de la lámina adhesiva 20, la figura 16B muestra el estado en el proceso de expansión, la figura 17A muestra el estado después de haber completado la expansión de la lámina adhesiva 20, y la figura 17B muestra el estado en el momento de recoger el chip semiconductor 25.
Inmediatamente después de comenzar la expansión de la lámina adhesiva 20, la plaqueta de silicio 11 se cortó a lo largo de la parte destinada a ser cortada 9, por lo que las secciones de corte opuestas 25a, 25a de los chips semiconductores 25 vecinos estaban en estrecho contacto entre sí según se muestra en la figura 16A. En este punto, la capa de resina de pegado de plaquetas 23 aún no había sido cortada. Entonces, a medida que la lámina adhesiva 20 se expandía, la capa de resina de pegado de plaquetas 23 era desgarrada para ser cortada a lo largo de la parte destinada a ser cortada 9 según se muestra en la figura 16B.
Cuando se completó la expansión de la lámina adhesiva 20 como tal, la capa de resina de pegado de plaquetas 23 fue cortada en los chips semiconductores individuales 25, según se muestra en la figura 17A. En este punto, se quedó una fina parte 23b de la capa de resina de pegado de plaquetas 23 en la base 21 de la lámina adhesiva 20 entre los chips semiconductores 25, 25 separados entre sí. La sección de corte 23a de la capa de resina de pegado de plaquetas 23 cortada junto con el chip semiconductor 25 resultó ligeramente rebajada con respecto a la sección de corte 25a del chip semiconductor 25. Esto impidió de forma fiable que la resina de pegado de plaquetas sobresaliera de las secciones de corte 25a de los chips semiconductores 25. A continuación, el chip semiconductor 25 pudo ser recogido junto con la capa cortada de resina de pegado de plaquetas 23 por una pinza de vacío o similar, según se muestra en la figura 17B.
Cuando está hecha de un material no elástico y similar, la capa de resina de pegado de plaquetas 23 no se queda en la base 21 de la lámina adhesiva 20 entre los chips semiconductores 25, 25 separados entre sí según se muestra en la figura 18. Por consiguiente, la sección de corte 25a del chip semiconductor 25 y la sección de corte 23a de la capa de resina de pegado de plaquetas 23 en estrecho contacto con la cara trasera del mismo pueden coincidir sustancialmente entre sí.
La lámina adhesiva 20 que comprende la base 21 y la capa de resina curable por radiación UV 22 puede estar pegada a la cara trasera 17 de la plaqueta de silicio 11 por medio de la capa de resina curable por radiación UV 22, según se muestra en la figura 19A, con el fin de formar la parte destinada a ser cortada 9 causada por la región procesada fundida 13, y a continuación la periferia de la lámina adhesiva 20 puede ser expandida hacia fuera según se muestra en la figura 19B, con el fin de cortar la plaqueta de silicio 11 en los chips semiconductores 25. La plaqueta de silicio 11 también se puede cortar a lo largo de la parte destinada a ser cortada 9 con una alta precisión de forma mucho más eficiente en este caso que en el caso en que la plaqueta de silicio 11 es cortada con una cuchilla al mismo tiempo que se deja la lámina adhesiva 20.
El procedimiento de corte de la plaqueta de silicio 11 mediante el uso de la lámina adhesiva 20 que comprende la base 21 y la capa de resina curable por radiación UV 22 no se limita al caso en que no se producen fracturas iniciadas a partir de la parte que está destinada a ser cortada 9 en la plaqueta de silicio 11 antes de la expansión de la lámina adhesiva 20, según se explica con respecto a la figura 19, sino que puede permitirse que las fracturas 15 iniciadas a partir de la parte destinada a ser cortada 9 puedan llegar a la cara delantera 3 y la cara trasera 17 de la plaqueta de silicio 11 (figura 20A) antes de que se expanda la lámina adhesiva 20 (figura 20B) según se muestra en las figuras 20A y 20B. También, puede permitirse que una fractura 15 iniciada a partir de la parte destinada a ser cortada 9 llegue a la cara delantera 3 de la plaqueta de silicio 11 (figura 21A) antes de que se expanda la lámina adhesiva 20 (figura 21B) según se muestra en la figura 21, o puede permitirse que una fractura 15 iniciada a partir de la parte destinada a ser cortada 9 llegue a la cara trasera 17 de la plaqueta de silicio 11 (figura 22A) antes de que se expanda la lámina adhesiva 20 (figura 22B) según se muestra en la figura 22.
En lo siguiente, se explicará más específicamente una segunda forma de realización preferida del procedimiento de corte de un sustrato semiconductor de acuerdo con la presente invención. Las figuras 24 a 27 son unas vistas parcialmente en sección de la plaqueta de silicio tomadas a lo largo de la línea XIII-XIII de la figura 23.
En la cara delantera 3 de una plaqueta de silicio (sustrato semiconductor) 11 que va a ser un objeto a procesar, una pluralidad de dispositivos funcionales 215 están modelados en una matriz en direcciones paralelas y perpendiculares a un plano de orientación 16 según se muestra en la figura 23. Del siguiente modo, se corta una plaqueta de silicio 11 en los dispositivos funcionales 215.
En primer lugar, según se muestra en la figura 24A, una película protectora 18 es pegada a la plaqueta de silicio 11 en el lado de la cara delantera 3, con el fin de cubrir los dispositivos funcionales 215. La película protectora 18 protege los dispositivos funcionales 215 y sostiene la plaqueta de silicio 11. Después de pegar la película protectora 18, la cara trasera 17 de la plaqueta de silicio 11 es reducida a un plano (is ground to a plane) de tal manera que la plaqueta de silicio 11 alcanza un grosor predeterminado, y es sometida además a un ataque químico (chemical etching), con el fin de reducir su espesor según se muestra en la figura 24B. Como tal, por ejemplo, la plaqueta de silicio 11 que tiene un espesor de 350 µm es reducida hasta un espesor de 100 µm. Después de la reducción del espesor de la plaqueta de silicio 11, la película protectora 18 es irradiada con rayos UV. Esto endurece la capa de resina curable por radiación UV, que es una capa adhesiva de la película protectora 18, haciendo así más fácil el despegado de la película protectora 18.
Posteriormente, usando un aparato de procesamiento por láser, se forma una región de inicio de corte dentro de la plaqueta de silicio 11. Es decir, según se muestra en la figura 25A, la película protectora 18 es fijada sobre la tabla de soporte 19 del aparato de procesamiento por láser por succión de vacío de tal manera que la cara trasera 17 de la plaqueta de silicio 11 queda hacia arriba, y se establecen unas líneas de corte 5 como cuadrículas de manera que pasan entre dispositivos funcionales vecinos 215, 215 (ver líneas discontinuas con dos puntos en la figura 23). Entonces, según se muestra en la figura 25B, la plaqueta de silicio 11 es irradiada con luz láser L usando la cara trasera 17 como superficie de entrada de luz láser y ubicando el punto de convergencia de luz P dentro de la plaqueta de silicio 11 bajo una condición que genera la mencionada absorción multifotónica, y se mueve la tabla de soporte 19, de tal manera que el punto de convergencia de luz P es desplazado relativamente a lo largo de las líneas de corte 5. Por consiguiente, según se muestra en la figura 25C, unas regiones de inicio de corte 8 son formadas por unas regiones procesadas fundidas 13 dentro de la plaqueta de silicio 11 a lo largo de las líneas de corte 5.
A continuación, la plaqueta de silicio 11 que tiene la película protectora 18 pegada a ésta es retirada de la tabla de soporte 19, y se pega una película pegada de resina de pegado de plaquetas (die-bonding-resin-attached film) 220 (por ejemplo, "LE-5000 (nombre del producto)" de Lintec Corporación) a la cara trasera 17 de la plaqueta de silicio 11 según se muestra en la figura 26A. La película pegada de resina de pegado de plaquetas 220 incluye una película expansible (elemento de sujeción) 221 que tiene un espesor de alrededor de 100 µm, mientras que la capa de resina de pegado de plaquetas 223 que funciona como un adhesivo de pegado de plaquetas está dispuesto sobre la película expansible 221 por medio de una capa de resina curable por radiación UV que tiene un espesor del orden de varios micrómetros. En concreto, la película expansible 221 está pegada a la cara trasera 17 de la plaqueta de silicio 11 por medio de la capa de resina de pegado de plaquetas 223. Unos medios de expansión de lámina 30 están unidos a una parte periférica de la película expansible 221. Después de pegar la película pegada de resina de pegado de plaquetas 220, se retira la película protectora 18 del lado de la cara delantera 3 de la plaqueta de silicio 11 según se muestra en la figura 26B, y la película expansible 221 es irradiada con rayos UV según se muestra en la figura 26C. Esto endurece la capa de resina curable por radiación UV, que es una capa adhesiva de la película expansible 221, haciendo así más fácil el despegar la capa de resina de pegado de plaquetas 223 de la película expansible 221.
Posteriormente, según se muestra en la figura 27A, los medios de expansión de película 30 tiran de la parte periférica de la película expansible 221 hacia el exterior, con el fin de expandir la película expansible 221. La expansión de la película expansible 221 provoca que se inicien fracturas a partir de las regiones de inicio de corte 8 y lleguen a la cara delantera 3 y la cara trasera 17 de la plaqueta de silicio 11. Como consecuencia de ello, la plaqueta de silicio 11 es cortada a lo largo de las líneas de corte 5 con una alta precisión, con lo que se obtiene una pluralidad de chips semiconductores 25, incluyendo cada uno de ellos un dispositivo funcional 215. En este punto, las secciones de corte opuestas 25a, 25a de los chips semiconductores vecinos 25, 25 son separadas entre sí desde su estado de estrecho contacto a medida que se expande la película expansible 221, con lo que la capa de resina de pegado de plaquetas 223 en estrecho contacto con la cara trasera 17 de la plaqueta de silicio 11 es cortada a lo largo de las líneas de corte 5 junto con la plaqueta de silicio 11.
A continuación, utilizando una pinza de vacío o similar, los chips semiconductores 25 son recogidos sucesivamente según se muestra en la figura 27B. En este punto, la capa de resina de pegado de plaquetas 23 es cortada en unas formas exteriores similares a las de los chips semiconductores 25, al mismo tiempo que se reduce la fuerza adhesiva entre la capa de resina de pegado de plaquetas 223 y la película expansible 221, con lo que cada chip semiconductor 25 es recogido estando en un estado en el que la capa de resina de pegado de plaquetas 223 está pegada a su cara trasera. Entonces, según se muestra en la figura 27C, el chip semiconductor 25 es montado sobre una base de plaqueta de un marco de conexión 27 por medio de la capa de resina de pegado de plaquetas 223 en contacto estrecho con la cara trasera, y es pegado a la misma con el relleno por calentamiento.
En el procedimiento anterior de corte de la plaqueta de silicio 11, la plaqueta de silicio 11 que tiene la cara delantera 3 formada con los dispositivos funcionales 215 se utiliza como un objeto a procesar, y es irradiada con luz láser L mientras se usa su cara trasera 17 como una superficie de entrada de luz láser y se ubica el punto de convergencia de luz P dentro de la plaqueta de silicio 11. Esto genera absorción multifotónica dentro de la plaqueta de silicio 11, formando de ese modo las regiones de inicio de corte 8 causadas por las regiones procesadas fundidas 13 dentro de la plaqueta de silicio 11 a lo largo de las líneas de corte 5. En este punto, se utiliza la cara trasera del sustrato semiconductor como la superficie de entrada de luz láser, ya que si se usa la cara delantera como superficie de entrada de luz láser, habrá el peligro de que los dispositivos funcionales impidan que entre la luz láser. Cuando las regiones de inicio de corte 8 se forman dentro de la plaqueta de silicio 11 como tal, pueden iniciarse fracturas desde las regiones de inicio de corte 8 de forma natural o con una fuerza relativamente pequeña aplicada a la misma, con el fin de que lleguen a la cara delantera 3 y la cara trasera 17 de la plaqueta de silicio 11. Por lo tanto, cuando la película expansible 221 es pegada a la cara trasera 17 de la plaqueta de silicio 11 por medio de la capa de resina de pegado de plaquetas 223 y expandida después de la formación de las regiones de inicio de corte 8, las secciones de corte 25a, 25a de la plaqueta de silicio 11 cortada a lo largo de las líneas de corte 5 son separadas entre sí a partir de su estado de estrecho contacto. Como consecuencia de ello, la capa de resina de pegado de plaquetas 223 que existe entre la plaqueta de silicio 11 y la película expansible 221 también es cortada a lo largo de las líneas de corte
5. Por lo tanto, la plaqueta de silicio 11 y la capa de resina de pegado de plaquetas 223 pueden ser cortadas a lo largo de las líneas de corte 5 de forma mucho más eficiente que en el caso del corte con una cuchilla o similar.
Puesto que las secciones de corte 25a, 25a de la plaqueta de silicio 11 a lo largo de las líneas de corte 5 están inicialmente en contacto estrecho entre sí, las piezas cortadas de la plaqueta de silicio 11 y las piezas cortadas de la capa de resina de pegado de plaquetas 223 tienen sustancialmente la misma forma externa, por lo que se impide que la resina de pegado de plaquetas sobresalga de las secciones de corte 25a de las piezas de la plaqueta de silicio 11.
Además, antes de formar las regiones de inicio de corte 8 dentro de la plaqueta de silicio 11, la cara trasera 17 de la plaqueta de silicio 11 es reducida de tal manera que la plaqueta de silicio 11 alcanza un grosor predeterminado. Cuando la plaqueta de silicio 11 es reducida a un espesor predeterminado como tal, la plaqueta de silicio 11 y la capa de resina de pegado de plaquetas 223 se pueden cortar a lo largo de las líneas de corte 5 con una mayor precisión.
Aplicabilidad industrial
Según se explica en lo anterior, el procedimiento de corte de un sustrato semiconductor de acuerdo con la presente invención puede cortar de manera eficiente el sustrato semiconductor junto con una capa de resina de pegado de plaquetas.

Claims (1)

  1. REIVINDICACIONES
    1. Un procedimiento de corte de un sustrato semiconductor (1) que tiene una cara frontal (3) formada con una pluralidad de dispositivos funcionales para dividirlo en cada uno de dichos dispositivos funcionales, comprendiendo el procedimiento las etapas de:
    pegar una lámina (20, 220) a la cara trasera (17) del sustrato semiconductor (1) por medio de una capa de resina de pegado de plaquetas (23, 223);
    después del pegado de la lámina (20, 220) a la cara trasera (17) del sustrato semiconductor (1), formar una región procesada fundida (13) dentro del sustrato semiconductor irradiando el sustrato semiconductor con luz láser mientras se utiliza una cara frontal del sustrato semiconductor como una superficie de entrada de luz láser y ubicar un punto de convergencia de luz dentro del sustrato semiconductor, para dividir el sustrato semiconductor en chips semiconductores, teniendo cada uno de ellos un dispositivo funcional en el mismo;
    en el que se forma una parte que está destinada a ser cortada (9) mediante la formación de una región procesada fundida (13), y en el que en la formación de la parte que está destinada a ser cortada (9), la luz láser es emitida con el fin de que discurra entre una pluralidad de dispositivos funcionales dispuestos como una matriz en la cara delantera (3), con lo que la parte que está destinada a ser cortada (9) es formada como una cuadrícula que discurre directamente por debajo de entre los dispositivos funcionales vecinos;
    después de la división del sustrato semiconductor, cortar la capa de resina de pegado de plaquetas (23, 223) a lo largo de una superficie de corte del chip semiconductor (25) mediante la expansión de la lámina; y
    después de cortar la capa de resina de pegado de plaquetas (23, 223),
    irradiar la lámina adhesiva (20) con rayos UV desde el lado de la cara trasera, con lo que una capa de resina curable por radiación UV (22) es curada, reduciendo la fuerza adhesiva entre la capa de resina curable por radiación UV (22) y la capa de resina de pegado de plaquetas (23), en el que irradiar la lámina adhesiva (20) puede realizarse también antes de iniciar la expansión de la lámina adhesiva (20);
    recoger el chip semiconductor (25) de la lámina mientras el chip semiconductor (25) recogido tiene la capa de resina de pegado de plaquetas en una superficie trasera del chip semiconductor (25) recogido.
ES10009049.7T 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor Expired - Lifetime ES2437192T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002351600 2002-12-03
JP2002351600A JP4358502B2 (ja) 2002-03-12 2002-12-03 半導体基板の切断方法

Publications (1)

Publication Number Publication Date
ES2437192T3 true ES2437192T3 (es) 2014-01-09

Family

ID=32463160

Family Applications (7)

Application Number Title Priority Date Filing Date
ES10014153.0T Expired - Lifetime ES2442848T3 (es) 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor
ES10012640.8T Expired - Lifetime ES2464166T3 (es) 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor
ES10007917.7T Expired - Lifetime ES2439220T3 (es) 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor
ES12001098.8T Expired - Lifetime ES2470325T3 (es) 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor
ES10005697.7T Expired - Lifetime ES2462219T3 (es) 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor
ES10009049.7T Expired - Lifetime ES2437192T3 (es) 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor
ES03812274.3T Expired - Lifetime ES2479791T3 (es) 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor

Family Applications Before (5)

Application Number Title Priority Date Filing Date
ES10014153.0T Expired - Lifetime ES2442848T3 (es) 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor
ES10012640.8T Expired - Lifetime ES2464166T3 (es) 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor
ES10007917.7T Expired - Lifetime ES2439220T3 (es) 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor
ES12001098.8T Expired - Lifetime ES2470325T3 (es) 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor
ES10005697.7T Expired - Lifetime ES2462219T3 (es) 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor

Family Applications After (1)

Application Number Title Priority Date Filing Date
ES03812274.3T Expired - Lifetime ES2479791T3 (es) 2002-12-03 2003-09-11 Procedimiento de corte de un sustrato semiconductor

Country Status (9)

Country Link
US (4) US8263479B2 (es)
EP (7) EP2284872B1 (es)
KR (1) KR100855136B1 (es)
CN (2) CN101369554A (es)
AU (1) AU2003262077A1 (es)
ES (7) ES2442848T3 (es)
MY (1) MY160196A (es)
TW (1) TWI520269B (es)
WO (1) WO2004051721A1 (es)

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
TWI326626B (en) * 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
ATE493226T1 (de) 2002-03-12 2011-01-15 Hamamatsu Photonics Kk Verfahren zum schneiden eines bearbeiteten objekts
US8268704B2 (en) 2002-03-12 2012-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
FR2852250B1 (fr) 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
DE60315515T2 (de) 2003-03-12 2007-12-13 Hamamatsu Photonics K.K., Hamamatsu Laserstrahlbearbeitungsverfahren
JP2005032903A (ja) * 2003-07-10 2005-02-03 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
ES2523432T3 (es) * 2003-07-18 2014-11-25 Hamamatsu Photonics K.K. Chip semiconductor cortado
JP4563097B2 (ja) * 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
JP4509578B2 (ja) 2004-01-09 2010-07-21 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP4598407B2 (ja) * 2004-01-09 2010-12-15 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP4601965B2 (ja) * 2004-01-09 2010-12-22 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP2005222989A (ja) * 2004-02-03 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法
KR101336523B1 (ko) * 2004-03-30 2013-12-03 하마마츠 포토닉스 가부시키가이샤 레이저 가공 방법 및 반도체 칩
CN100548564C (zh) * 2004-08-06 2009-10-14 浜松光子学株式会社 激光加工方法及半导体装置
JP4198123B2 (ja) 2005-03-22 2008-12-17 浜松ホトニクス株式会社 レーザ加工方法
NL1029172C2 (nl) * 2005-06-02 2006-12-05 Fico Bv Werkwijze en inrichting voor het met een laserstraal snijden van elektronische componenten.
JP4776994B2 (ja) * 2005-07-04 2011-09-21 浜松ホトニクス株式会社 加工対象物切断方法
JP2007081037A (ja) * 2005-09-13 2007-03-29 Disco Abrasive Syst Ltd デバイスおよびその製造方法
JP4762653B2 (ja) * 2005-09-16 2011-08-31 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP4830740B2 (ja) * 2005-11-16 2011-12-07 株式会社デンソー 半導体チップの製造方法
US20070111480A1 (en) * 2005-11-16 2007-05-17 Denso Corporation Wafer product and processing method therefor
JP4237745B2 (ja) * 2005-11-18 2009-03-11 浜松ホトニクス株式会社 レーザ加工方法
JP4907965B2 (ja) * 2005-11-25 2012-04-04 浜松ホトニクス株式会社 レーザ加工方法
JP4804911B2 (ja) * 2005-12-22 2011-11-02 浜松ホトニクス株式会社 レーザ加工装置
JP4907984B2 (ja) * 2005-12-27 2012-04-04 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップ
JP2007235069A (ja) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd ウェーハ加工方法
JP2007266557A (ja) * 2006-03-30 2007-10-11 Renesas Technology Corp 半導体装置の製造方法
EP1875983B1 (en) 2006-07-03 2013-09-11 Hamamatsu Photonics K.K. Laser processing method and chip
JP5183892B2 (ja) 2006-07-03 2013-04-17 浜松ホトニクス株式会社 レーザ加工方法
EP2065120B1 (en) * 2006-09-19 2015-07-01 Hamamatsu Photonics K.K. Laser processing method
JP4954653B2 (ja) 2006-09-19 2012-06-20 浜松ホトニクス株式会社 レーザ加工方法
JP5101073B2 (ja) * 2006-10-02 2012-12-19 浜松ホトニクス株式会社 レーザ加工装置
JP4964554B2 (ja) * 2006-10-03 2012-07-04 浜松ホトニクス株式会社 レーザ加工方法
JP5132911B2 (ja) * 2006-10-03 2013-01-30 浜松ホトニクス株式会社 レーザ加工方法
KR101428824B1 (ko) * 2006-10-04 2014-08-11 하마마츠 포토닉스 가부시키가이샤 레이저 가공방법
US20080206897A1 (en) * 2007-02-27 2008-08-28 Woo Sik Yoo Selective Depth Optical Processing
US20080232419A1 (en) * 2007-03-22 2008-09-25 Seiko Epson Corporation Laser array chip, laser module, manufacturing method for manufacturing laser module, manufacturing method for manufacturing laser light source, laser light source, illumination device, monitor, and projector
DE202007004412U1 (de) * 2007-03-22 2008-07-24 STABILA Messgeräte Gustav Ullrich GmbH Wasserwaage
JP5336054B2 (ja) 2007-07-18 2013-11-06 浜松ホトニクス株式会社 加工情報供給装置を備える加工情報供給システム
EP3267495B1 (en) * 2007-08-03 2019-10-23 Nichia Corporation Semiconductor light emitting element
JP5449665B2 (ja) 2007-10-30 2014-03-19 浜松ホトニクス株式会社 レーザ加工方法
JP5054496B2 (ja) * 2007-11-30 2012-10-24 浜松ホトニクス株式会社 加工対象物切断方法
JP5134928B2 (ja) * 2007-11-30 2013-01-30 浜松ホトニクス株式会社 加工対象物研削方法
JP5692969B2 (ja) 2008-09-01 2015-04-01 浜松ホトニクス株式会社 収差補正方法、この収差補正方法を用いたレーザ加工方法、この収差補正方法を用いたレーザ照射方法、収差補正装置、及び、収差補正プログラム
JP5254761B2 (ja) 2008-11-28 2013-08-07 浜松ホトニクス株式会社 レーザ加工装置
JP5241525B2 (ja) 2009-01-09 2013-07-17 浜松ホトニクス株式会社 レーザ加工装置
JP5241527B2 (ja) 2009-01-09 2013-07-17 浜松ホトニクス株式会社 レーザ加工装置
EP2394775B1 (en) 2009-02-09 2019-04-03 Hamamatsu Photonics K.K. Workpiece cutting method
JP5573832B2 (ja) 2009-02-25 2014-08-20 日亜化学工業株式会社 半導体素子の製造方法
KR101769158B1 (ko) 2009-04-07 2017-08-17 하마마츠 포토닉스 가부시키가이샤 레이저 가공 장치 및 레이저 가공 방법
JP5491761B2 (ja) 2009-04-20 2014-05-14 浜松ホトニクス株式会社 レーザ加工装置
JP5476063B2 (ja) 2009-07-28 2014-04-23 浜松ホトニクス株式会社 加工対象物切断方法
JP5537081B2 (ja) 2009-07-28 2014-07-02 浜松ホトニクス株式会社 加工対象物切断方法
US20120061356A1 (en) * 2009-08-11 2012-03-15 Hamamatsu Photonics K.K. Laser machining device and laser machining method
JP5379604B2 (ja) 2009-08-21 2013-12-25 浜松ホトニクス株式会社 レーザ加工方法及びチップ
JP2011060848A (ja) * 2009-09-07 2011-03-24 Nitto Denko Corp 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
US8759951B2 (en) * 2009-12-11 2014-06-24 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, and semiconductor device
JP5583981B2 (ja) * 2010-01-25 2014-09-03 株式会社ディスコ レーザー加工方法
DE102010009015A1 (de) * 2010-02-24 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
US8950217B2 (en) 2010-05-14 2015-02-10 Hamamatsu Photonics K.K. Method of cutting object to be processed, method of cutting strengthened glass sheet and method of manufacturing strengthened glass member
JP5670647B2 (ja) 2010-05-14 2015-02-18 浜松ホトニクス株式会社 加工対象物切断方法
JP2012000636A (ja) 2010-06-16 2012-01-05 Showa Denko Kk レーザ加工方法
EP2599579B1 (en) * 2010-07-26 2020-03-11 Hamamatsu Photonics K.K. Method for manufacturing semiconductor device
US8722516B2 (en) 2010-09-28 2014-05-13 Hamamatsu Photonics K.K. Laser processing method and method for manufacturing light-emitting device
JP2012079936A (ja) 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5480169B2 (ja) * 2011-01-13 2014-04-23 浜松ホトニクス株式会社 レーザ加工方法
US8538576B2 (en) * 2011-04-05 2013-09-17 Asm Technology Singapore Pte. Ltd. Method of configuring a dicing device, and a dicing apparatus for dicing a workpiece
JP2012238746A (ja) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
KR101800223B1 (ko) * 2011-06-08 2017-11-22 니폰 덴키 가라스 가부시키가이샤 판형상 유리의 절단방법 및 그 절단장치
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
WO2013001448A1 (en) * 2011-06-27 2013-01-03 Koninklijke Philips Electronics N.V. Ultrasound transducer assembly and method of manufacturing the same
US8697463B2 (en) * 2012-01-26 2014-04-15 Epistar Corporation Manufacturing method of a light-emitting device
JP5919087B2 (ja) * 2012-05-10 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2013237097A (ja) * 2012-05-17 2013-11-28 Disco Corp 改質層形成方法
JP2014179419A (ja) * 2013-03-14 2014-09-25 Alpha- Design Kk 電子部品の接合方法
US9640714B2 (en) 2013-08-29 2017-05-02 Nichia Corporation Method for manufacturing light emitting element
US8993412B1 (en) * 2013-12-05 2015-03-31 Texas Instruments Incorporated Method for reducing backside die damage during die separation process
US9859162B2 (en) 2014-09-11 2018-01-02 Alta Devices, Inc. Perforation of films for separation
JP6347714B2 (ja) * 2014-10-02 2018-06-27 株式会社ディスコ ウエーハの加工方法
JP6395613B2 (ja) * 2015-01-06 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395632B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395633B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP2016167552A (ja) * 2015-03-10 2016-09-15 株式会社ディスコ 単結晶基板の加工方法
JP6494382B2 (ja) * 2015-04-06 2019-04-03 株式会社ディスコ ウエーハの生成方法
JP6425606B2 (ja) 2015-04-06 2018-11-21 株式会社ディスコ ウエーハの生成方法
JP6429715B2 (ja) 2015-04-06 2018-11-28 株式会社ディスコ ウエーハの生成方法
JP6472333B2 (ja) 2015-06-02 2019-02-20 株式会社ディスコ ウエーハの生成方法
JP6482423B2 (ja) 2015-07-16 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6482425B2 (ja) 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法
JP6472347B2 (ja) 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
JP6594699B2 (ja) * 2015-08-18 2019-10-23 浜松ホトニクス株式会社 加工対象物切断方法及び加工対象物切断装置
US11437275B2 (en) * 2015-08-31 2022-09-06 Disco Corporation Method of processing wafer and protective sheeting for use in this method
KR102546307B1 (ko) 2015-12-02 2023-06-21 삼성전자주식회사 발광 소자 및 이를 포함하는 표시 장치
JP6690983B2 (ja) 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第２のオリエンテーションフラット検出方法
CN107579041A (zh) * 2016-07-05 2018-01-12 力成科技股份有限公司 封装结构的制作方法
JP2018042208A (ja) * 2016-09-09 2018-03-15 株式会社ディスコ 表面弾性波デバイスチップの製造方法
JP6821245B2 (ja) * 2016-10-11 2021-01-27 株式会社ディスコ ウェーハの加工方法
JP6858587B2 (ja) 2017-02-16 2021-04-14 株式会社ディスコ ウエーハ生成方法
JP2018160623A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体装置の製造方法
TWI606530B (zh) * 2017-03-29 2017-11-21 台灣愛司帝科技股份有限公司 位置偵測與晶片分離裝置
JP6991475B2 (ja) * 2017-05-24 2022-01-12 協立化学産業株式会社 加工対象物切断方法
JP6855127B2 (ja) * 2017-06-05 2021-04-07 株式会社ディスコ チップの製造方法
WO2019107320A1 (en) 2017-11-29 2019-06-06 Nichia Corporation Method for producing semiconductor light emitting element
CN108214593B (zh) * 2018-01-02 2019-11-29 京东方科技集团股份有限公司 一种刀轮、切割装置以及切割方法
DE102018115205A1 (de) * 2018-06-25 2020-01-02 Vishay Electronic Gmbh Verfahren zur Herstellung einer Vielzahl von Widerstandsbaueinheiten
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods

Family Cites Families (332)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3448510A (en) 1966-05-20 1969-06-10 Western Electric Co Methods and apparatus for separating articles initially in a compact array,and composite assemblies so formed
DE1964332U (de) 1967-02-27 1967-07-20 Segger & Soehne B Tragebehaelter fuer industriegeraete.
JPS4624989Y1 (es) 1967-08-31 1971-08-28
US3629545A (en) 1967-12-19 1971-12-21 Western Electric Co Laser substrate parting
GB1246481A (en) 1968-03-29 1971-09-15 Pilkington Brothers Ltd Improvements in or relating to the cutting of glass
US3613974A (en) 1969-03-10 1971-10-19 Saint Gobain Apparatus for cutting glass
JPS4812599Y1 (es) 1969-03-24 1973-04-05
US3610871A (en) 1970-02-19 1971-10-05 Western Electric Co Initiation of a controlled fracture
US3626141A (en) 1970-04-30 1971-12-07 Quantronix Corp Laser scribing apparatus
US3824678A (en) 1970-08-31 1974-07-23 North American Rockwell Process for laser scribing beam lead semiconductor wafers
US3909582A (en) 1971-07-19 1975-09-30 American Can Co Method of forming a line of weakness in a multilayer laminate
US3790744A (en) 1971-07-19 1974-02-05 American Can Co Method of forming a line of weakness in a multilayer laminate
US3790051A (en) 1971-09-07 1974-02-05 Radiant Energy Systems Semiconductor wafer fracturing technique employing a pressure controlled roller
US3970819A (en) 1974-11-25 1976-07-20 International Business Machines Corporation Backside laser dicing system
JPS5333050A (en) 1976-09-08 1978-03-28 Hitachi Ltd Production of semiconductor element
US4092518A (en) 1976-12-07 1978-05-30 Laser Technique S.A. Method of decorating a transparent plastics material article by means of a laser beam
JPS53141573A (en) 1977-05-16 1978-12-09 Toshiba Corp Pellet dividing method of semiconductor wafer
US4242152A (en) 1979-05-14 1980-12-30 National Semiconductor Corporation Method for adjusting the focus and power of a trimming laser
JPS5628630A (en) 1979-08-16 1981-03-20 Kawasaki Steel Corp Temperature controlling method of high temperature high pressure reacting cylinder
JPS6041478B2 (ja) 1979-09-10 1985-09-17 富士通株式会社 半導体レ−ザ素子の製造方法
JPS5676522A (en) 1979-11-29 1981-06-24 Toshiba Corp Formation of semiconductor thin film
JPS6043236B2 (ja) 1980-03-12 1985-09-27 松下電器産業株式会社 レ−ザ加工方法
US4336439A (en) 1980-10-02 1982-06-22 Coherent, Inc. Method and apparatus for laser scribing and cutting
JPS5836939A (ja) 1981-08-26 1983-03-04 Toshiba Corp ガラスウエハの切断方法
JPS5854648A (ja) 1981-09-28 1983-03-31 Nippon Kogaku Kk <Nikon> 位置合わせ装置
JPS5857767A (ja) 1981-10-01 1983-04-06 Matsushita Electric Ind Co Ltd レ−ザ装置
US4475027A (en) 1981-11-17 1984-10-02 Allied Corporation Optical beam homogenizer
JPS58171783A (ja) 1982-04-02 1983-10-08 Hitachi Ltd 磁気バブルメモリチツプ
JPS58181492A (ja) 1982-04-02 1983-10-24 グレタ−ク・アクチエンゲゼルシヤフト 干渉性のある光ビ−ムの焦点合せの方法および装置
JPS58171783U (ja) 1982-05-14 1983-11-16 有限会社河島農具製作所 クロ−ラの張り装置
JPS6054151B2 (ja) 1982-10-22 1985-11-28 株式会社東芝 レ−ザ切断方法
WO1984002296A1 (en) 1982-12-17 1984-06-21 Inoue Japax Res Laser machining apparatus
JPS59141233A (ja) 1983-02-02 1984-08-13 Nec Corp 半導体装置の製造方法
JPS59150691A (ja) 1983-02-15 1984-08-28 Matsushita Electric Ind Co Ltd レ−ザ加工機
JPH0611071B2 (ja) * 1983-09-07 1994-02-09 三洋電機株式会社 化合物半導体基板の分割方法
US4546231A (en) 1983-11-14 1985-10-08 Group Ii Manufacturing Ltd. Creation of a parting zone in a crystal structure
JPS59130438A (ja) 1983-11-28 1984-07-27 Hitachi Ltd 板状物の分離法
US4650619A (en) 1983-12-29 1987-03-17 Toshiba Ceramics Co., Ltd. Method of machining a ceramic member
JPS60144985A (ja) 1983-12-30 1985-07-31 Fujitsu Ltd 半導体発光素子の製造方法
JPS60167351A (ja) 1984-02-09 1985-08-30 Mitsubishi Electric Corp 混成集積回路装置の製造方法
US4562333A (en) 1984-09-04 1985-12-31 General Electric Company Stress assisted cutting of high temperature embrittled materials
JPS6196439A (ja) 1984-10-17 1986-05-15 Toray Ind Inc レンズ欠点検査装置
JPS61112345A (ja) 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPS61121453A (ja) 1984-11-19 1986-06-09 Matsushita Electric Ind Co Ltd ぜい性薄板のブレイキング・エキスパンド方法
JPS61220339A (ja) 1985-03-26 1986-09-30 Nippon Telegr & Teleph Corp <Ntt> 半導体材料特性の制御方法
JPS61229487A (ja) 1985-04-03 1986-10-13 Sasaki Glass Kk レ−ザビ−ムによるガラス切断方法
JPS624341A (ja) 1985-06-29 1987-01-10 Toshiba Corp 半導体装置の製造方法
JPS6240986A (ja) 1985-08-20 1987-02-21 Fuji Electric Corp Res & Dev Ltd レ−ザ−加工方法
JPH0732281B2 (ja) 1985-10-25 1995-04-10 株式会社日立製作所 劈開装置及び劈開方法
AU584563B2 (en) 1986-01-31 1989-05-25 Ciba-Geigy Ag Laser marking of ceramic materials, glazes, glass ceramics and glasses
US4691093A (en) 1986-04-22 1987-09-01 United Technologies Corporation Twin spot laser welding
FR2605310B1 (fr) 1986-10-16 1992-04-30 Comp Generale Electricite Procede de renforcement de pieces ceramiques par traitement au laser
US4815854A (en) 1987-01-19 1989-03-28 Nec Corporation Method of alignment between mask and semiconductor wafer
JPH0688149B2 (ja) 1987-03-04 1994-11-09 株式会社半導体エネルギ−研究所 光加工方法
JPS63278692A (ja) 1987-05-07 1988-11-16 D S Sukiyanaa:Kk レ−ザ−加工装置に於ける自動焦点機構
JPS6438209A (en) 1987-08-04 1989-02-08 Nec Corp Preparation of semiconductor device
JPH01112130A (ja) 1987-10-26 1989-04-28 Matsushita Electric Ind Co Ltd 赤外光ファイバの評価方法
US4981525A (en) 1988-02-19 1991-01-01 Sanyo Electric Co., Ltd. Photovoltaic device
JPH0256987A (ja) 1988-02-23 1990-02-26 Mitsubishi Electric Corp 混成集積回路の実装方法
JPH01225509A (ja) 1988-03-04 1989-09-08 Sumitomo Electric Ind Ltd 半導体基板の分割方法
JPH01225510A (ja) 1988-03-04 1989-09-08 Sumitomo Electric Ind Ltd 半導体基板の切断分割方法
JPH01133701U (es) 1988-03-07 1989-09-12
JP2680039B2 (ja) 1988-06-08 1997-11-19 株式会社日立製作所 光情報記録再生方法及び記録再生装置
JP2507665B2 (ja) 1989-05-09 1996-06-12 株式会社東芝 電子管用金属円筒部材の製造方法
JP2810151B2 (ja) 1989-10-07 1998-10-15 ホーヤ株式会社 レーザマーキング方法
JP2765746B2 (ja) 1990-03-27 1998-06-18 科学技術振興事業団 微細修飾・加工方法
JP2891264B2 (ja) 1990-02-09 1999-05-17 ローム 株式会社 半導体装置の製造方法
US5132505A (en) 1990-03-21 1992-07-21 U.S. Philips Corporation Method of cleaving a brittle plate and device for carrying out the method
JPH03276662A (ja) 1990-03-26 1991-12-06 Nippon Steel Corp ウエハ割断法
JP2620723B2 (ja) 1990-05-24 1997-06-18 サンケン電気株式会社 半導体装置の製造方法
JP3024990B2 (ja) 1990-08-31 2000-03-27 日本石英硝子株式会社 石英ガラス材料の切断加工方法
JPH04167985A (ja) 1990-10-31 1992-06-16 Nagasaki Pref Gov ウェハの割断方法
FR2669427B1 (fr) 1990-11-16 1993-01-22 Thomson Csf Dispositif de controle d'alignement de deux voies optiques et systeme de designation laser equipe d'un tel dispositif de controle.
JPH04188847A (ja) 1990-11-22 1992-07-07 Mitsubishi Electric Corp 粘着テープ
US5211805A (en) * 1990-12-19 1993-05-18 Rangaswamy Srinivasan Cutting of organic solids by continuous wave ultraviolet irradiation
JPH0639572A (ja) 1991-01-11 1994-02-15 Souei Tsusho Kk ウェハ割断装置
IL97479A (en) 1991-03-08 1994-01-25 Shafir Aaron Laser beam heating method and apparatus
JPH04300084A (ja) 1991-03-28 1992-10-23 Toshiba Corp レーザ加工機
JP3165192B2 (ja) 1991-03-28 2001-05-14 株式会社東芝 半導体集積回路装置の製造方法
JPH04339586A (ja) 1991-05-13 1992-11-26 Mitsubishi Electric Corp レーザ加工装置
JP3213338B2 (ja) 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
US5230184A (en) 1991-07-05 1993-07-27 Motorola, Inc. Distributed polishing head
US5762744A (en) 1991-12-27 1998-06-09 Rohm Co., Ltd. Method of producing a semiconductor device using an expand tape
SG52223A1 (en) 1992-01-08 1998-09-28 Murata Manufacturing Co Component supply method
RU2024441C1 (ru) 1992-04-02 1994-12-15 Владимир Степанович Кондратенко Способ резки неметаллических материалов
US5254149A (en) 1992-04-06 1993-10-19 Ford Motor Company Process for determining the quality of temper of a glass sheet using a laser beam
JP3101421B2 (ja) 1992-05-29 2000-10-23 富士通株式会社 整形金属パターンの製造方法
JP3088193B2 (ja) 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
GB9216643D0 (en) 1992-08-05 1992-09-16 Univ Loughborough Automatic operations on materials
WO1994014567A1 (en) 1992-12-18 1994-07-07 Firebird Traders Ltd. Process and apparatus for etching an image within a solid article
JP3255741B2 (ja) 1992-12-22 2002-02-12 リンテック株式会社 ウェハダイシング方法、およびこの方法に用いる放射線照射装置ならびにウェハ貼着用粘着シート
JP2720744B2 (ja) 1992-12-28 1998-03-04 三菱電機株式会社 レーザ加工機
US5382770A (en) 1993-01-14 1995-01-17 Reliant Laser Corporation Mirror-based laser-processing system with visual tracking and position control of a moving laser spot
US5637244A (en) 1993-05-13 1997-06-10 Podarok International, Inc. Method and apparatus for creating an image by a pulsed laser beam inside a transparent material
WO1994029069A1 (fr) 1993-06-04 1994-12-22 Seiko Epson Corporation Appareil et procede d'usinage au laser, et panneau a cristaux liquides
JPH0775955A (ja) * 1993-06-17 1995-03-20 Disco Abrasive Syst Ltd 精密切削装置
US5580473A (en) 1993-06-21 1996-12-03 Sanyo Electric Co. Ltd. Methods of removing semiconductor film with energy beams
JPH0729855A (ja) 1993-07-12 1995-01-31 Sumitomo Electric Ind Ltd 半導体ウエハのエキスパンデイング方法
JPH0732281A (ja) 1993-07-19 1995-02-03 Toyoda Mach Works Ltd ロボット制御装置
JP2616247B2 (ja) * 1993-07-24 1997-06-04 日本電気株式会社 半導体装置の製造方法
JPH0740336A (ja) 1993-07-30 1995-02-10 Sumitomo Electric Ind Ltd ダイヤモンドの加工方法
GB2281129B (en) 1993-08-19 1997-04-09 United Distillers Plc Method of marking a body of glass
JPH0776167A (ja) 1993-09-08 1995-03-20 Miyachi Technos Kk レーザマーキング方法
US5376793A (en) 1993-09-15 1994-12-27 Stress Photonics, Inc. Forced-diffusion thermal imaging apparatus and method
JP2760288B2 (ja) 1993-12-28 1998-05-28 日本電気株式会社 ビアホール形成法及びフィルム切断法
DE4404141A1 (de) 1994-02-09 1995-08-10 Fraunhofer Ges Forschung Vorrichtung und Verfahren zur Laserstrahlformung, insbesondere bei der Laserstrahl-Oberflächenbearbeitung
JPH07263382A (ja) 1994-03-24 1995-10-13 Kawasaki Steel Corp ウェーハ固定用テープ
US5656186A (en) 1994-04-08 1997-08-12 The Regents Of The University Of Michigan Method for controlling configuration of laser induced breakdown and ablation
US5776220A (en) 1994-09-19 1998-07-07 Corning Incorporated Method and apparatus for breaking brittle materials
US5622540A (en) 1994-09-19 1997-04-22 Corning Incorporated Method for breaking a glass sheet
JP3374880B2 (ja) 1994-10-26 2003-02-10 三菱電機株式会社 半導体装置の製造方法、及び半導体装置
JP3535241B2 (ja) 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
JPH08148692A (ja) 1994-11-24 1996-06-07 Sony Corp 薄膜半導体装置の製造方法
US5543365A (en) 1994-12-02 1996-08-06 Texas Instruments Incorporated Wafer scribe technique using laser by forming polysilicon
JPH08197271A (ja) 1995-01-27 1996-08-06 Ricoh Co Ltd 脆性材料の割断方法及び脆性材料の割断装置
US5841543A (en) 1995-03-09 1998-11-24 Texas Instruments Incorporated Method and apparatus for verifying the presence of a material applied to a substrate
JPH08264488A (ja) 1995-03-22 1996-10-11 Nec Corp ウェハスクライブ装置及び方法
JP3509985B2 (ja) 1995-03-24 2004-03-22 三菱電機株式会社 半導体デバイスのチップ分離方法
US5786560A (en) 1995-03-31 1998-07-28 Panasonic Technologies, Inc. 3-dimensional micromachining with femtosecond laser pulses
JP2737744B2 (ja) 1995-04-26 1998-04-08 日本電気株式会社 ウエハプロービング装置
JPH09150286A (ja) 1995-06-26 1997-06-10 Corning Inc 脆弱性材料切断方法および装置
JPH0917756A (ja) * 1995-06-28 1997-01-17 Toshiba Corp 半導体用保護テープおよびその使用方法
KR970008386A (ko) 1995-07-07 1997-02-24 하라 세이지 기판의 할단(割斷)방법 및 그 할단장치
JPH0929472A (ja) 1995-07-14 1997-02-04 Hitachi Ltd 割断方法、割断装置及びチップ材料
EP0847317B1 (en) 1995-08-31 2003-08-27 Corning Incorporated Method and apparatus for breaking brittle materials
US6057525A (en) 1995-09-05 2000-05-02 United States Enrichment Corporation Method and apparatus for precision laser micromachining
US5641416A (en) 1995-10-25 1997-06-24 Micron Display Technology, Inc. Method for particulate-free energy beam cutting of a wafer of die assemblies
KR0171947B1 (ko) 1995-12-08 1999-03-20 김주용 반도체소자 제조를 위한 노광 방법 및 그를 이용한 노광장치
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
JP3592018B2 (ja) 1996-01-22 2004-11-24 日本テキサス・インスツルメンツ株式会社 ポリイミド接着シートおよびポリイミド用工程フィルム
JPH09213662A (ja) 1996-01-31 1997-08-15 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
JP3660741B2 (ja) 1996-03-22 2005-06-15 株式会社日立製作所 電子回路装置の製造方法
DE69722673T2 (de) 1996-03-25 2004-02-05 Nippon Sheet Glass Co., Ltd. Laserherstellungsverfahren für Glassubstrate und so hergestellte Mikrolinsenmatrizen
JPH09298339A (ja) 1996-04-30 1997-11-18 Rohm Co Ltd 半導体レーザの製法
JP3259014B2 (ja) 1996-07-24 2002-02-18 ミヤチテクノス株式会社 スキャニング式レーザマーキング方法及び装置
JPH1071483A (ja) 1996-08-29 1998-03-17 Hitachi Constr Mach Co Ltd 脆性材料の割断方法
DK109197A (da) 1996-09-30 1998-03-31 Force Instituttet Fremgangsmåde til bearbejdning af et materiale ved hjælp af en laserstråle
JPH10128567A (ja) 1996-10-30 1998-05-19 Nec Kansai Ltd レーザ割断方法
DE19646332C2 (de) 1996-11-09 2000-08-10 Fraunhofer Ges Forschung Verfahren zur Veränderung des optischen Verhaltens an der Oberfläche und/oder innerhalb eines Werkstückes mittels eines Lasers
JPH10163780A (ja) 1996-12-04 1998-06-19 Ngk Insulators Ltd 圧電単結晶からなる振動子の製造方法
JP3468676B2 (ja) 1996-12-19 2003-11-17 リンテック株式会社 チップ体の製造方法
JP3421523B2 (ja) 1997-01-30 2003-06-30 三洋電機株式会社 ウエハーの分割方法
US6312800B1 (en) * 1997-02-10 2001-11-06 Lintec Corporation Pressure sensitive adhesive sheet for producing a chip
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
US6529362B2 (en) 1997-03-06 2003-03-04 Applied Materials Inc. Monocrystalline ceramic electrostatic chuck
US5976392A (en) 1997-03-07 1999-11-02 Yageo Corporation Method for fabrication of thin film resistor
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6156030A (en) 1997-06-04 2000-12-05 Y-Beam Technologies, Inc. Method and apparatus for high precision variable rate material removal and modification
BE1011208A4 (fr) 1997-06-11 1999-06-01 Cuvelier Georges Procede de decalottage de pieces en verre.
JP3767978B2 (ja) 1997-06-26 2006-04-19 三菱鉛筆株式会社 棒状化粧料
DE19728766C1 (de) 1997-07-07 1998-12-17 Schott Rohrglas Gmbh Verwendung eines Verfahrens zur Herstellung einer Sollbruchstelle bei einem Glaskörper
JPH1128586A (ja) 1997-07-08 1999-02-02 Keyence Corp レーザマーキング装置
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JP3498895B2 (ja) 1997-09-25 2004-02-23 シャープ株式会社 基板の切断方法および表示パネルの製造方法
JP3292294B2 (ja) 1997-11-07 2002-06-17 住友重機械工業株式会社 レーザを用いたマーキング方法及びマーキング装置
JP3208730B2 (ja) 1998-01-16 2001-09-17 住友重機械工業株式会社 光透過性材料のマーキング方法
JPH11121517A (ja) 1997-10-09 1999-04-30 Hitachi Ltd 半導体素子搭載装置および搭載方法
JPH11162889A (ja) 1997-11-25 1999-06-18 Sony Corp ウエハのブレーキング・延伸装置及び方法
JPH11156564A (ja) 1997-11-28 1999-06-15 Toshiba Ceramics Co Ltd 耐熱性透明体およびその製造方法
JP3449201B2 (ja) 1997-11-28 2003-09-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP3076290B2 (ja) 1997-11-28 2000-08-14 山形日本電気株式会社 半導体チップのピックアップ装置およびその方法
JP3532100B2 (ja) 1997-12-03 2004-05-31 日本碍子株式会社 レーザ割断方法
JPH11177176A (ja) 1997-12-10 1999-07-02 Hitachi Cable Ltd 半導体レーザ
JP3604550B2 (ja) 1997-12-16 2004-12-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
JPH11204551A (ja) 1998-01-19 1999-07-30 Sony Corp 半導体装置の製造方法
JP3352934B2 (ja) 1998-01-21 2002-12-03 理化学研究所 高強度超短パルスレーザー加工方法およびその装置
JP4132172B2 (ja) * 1998-02-06 2008-08-13 浜松ホトニクス株式会社 パルスレーザ加工装置
US6641662B2 (en) 1998-02-17 2003-11-04 The Trustees Of Columbia University In The City Of New York Method for fabricating ultra thin single-crystal metal oxide wave retarder plates and waveguide polarization mode converter using the same
JPH11240730A (ja) 1998-02-27 1999-09-07 Nec Kansai Ltd 脆性材料の割断方法
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP3152206B2 (ja) 1998-06-19 2001-04-03 日本電気株式会社 オートフォーカス装置及びオートフォーカス方法
JP2000015467A (ja) 1998-07-01 2000-01-18 Shin Meiwa Ind Co Ltd 光による被加工材の加工方法および加工装置
US6181728B1 (en) 1998-07-02 2001-01-30 General Scanning, Inc. Controlling laser polarization
JP3784543B2 (ja) 1998-07-29 2006-06-14 Ｎｔｎ株式会社 パターン修正装置および修正方法
JP3156776B2 (ja) 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法
US6407360B1 (en) 1998-08-26 2002-06-18 Samsung Electronics, Co., Ltd. Laser cutting apparatus and method
US6402004B1 (en) 1998-09-16 2002-06-11 Hoya Corporation Cutting method for plate glass mother material
JP3605651B2 (ja) 1998-09-30 2004-12-22 日立化成工業株式会社 半導体装置の製造方法
JP2000124537A (ja) 1998-10-21 2000-04-28 Sharp Corp 半導体レーザチップの製造方法とその方法に用いられる製造装置
US6413839B1 (en) 1998-10-23 2002-07-02 Emcore Corporation Semiconductor device separation using a patterned laser projection
US6172329B1 (en) 1998-11-23 2001-01-09 Minnesota Mining And Manufacturing Company Ablated laser feature shape reproduction control
JP3178524B2 (ja) 1998-11-26 2001-06-18 住友重機械工業株式会社 レーザマーキング方法と装置及びマーキングされた部材
KR100338983B1 (ko) 1998-11-30 2002-07-18 윤종용 웨이퍼분리도구및이를이용하는웨이퍼분리방법
US6420678B1 (en) * 1998-12-01 2002-07-16 Brian L. Hoekstra Method for separating non-metallic substrates
US6252197B1 (en) * 1998-12-01 2001-06-26 Accudyne Display And Semiconductor Systems, Inc. Method and apparatus for separating non-metallic substrates utilizing a supplemental mechanical force applicator
US6259058B1 (en) 1998-12-01 2001-07-10 Accudyne Display And Semiconductor Systems, Inc. Apparatus for separating non-metallic substrates
US6211488B1 (en) 1998-12-01 2001-04-03 Accudyne Display And Semiconductor Systems, Inc. Method and apparatus for separating non-metallic substrates utilizing a laser initiated scribe
IL127388A0 (en) 1998-12-03 1999-10-28 Universal Crystal Ltd Material processing applications of lasers using optical breakdown
JP2000195828A (ja) 1998-12-25 2000-07-14 Denso Corp ウエハの切断分離方法およびウエハの切断分離装置
US6127005A (en) 1999-01-08 2000-10-03 Rutgers University Method of thermally glazing an article
JP2000219528A (ja) 1999-01-18 2000-08-08 Samsung Sdi Co Ltd ガラス基板の切断方法及びその装置
EP1022778A1 (en) 1999-01-22 2000-07-26 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JP2000210785A (ja) 1999-01-26 2000-08-02 Mitsubishi Heavy Ind Ltd 複数ビ―ムレ―ザ加工装置
JP3569147B2 (ja) 1999-01-26 2004-09-22 松下電器産業株式会社 基板の切断方法
KR100452661B1 (ko) 1999-02-03 2004-10-14 가부시끼가이샤 도시바 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JP4040819B2 (ja) 1999-02-03 2008-01-30 株式会社東芝 ウェーハの分割方法及び半導体装置の製造方法
JP4119028B2 (ja) 1999-02-19 2008-07-16 小池酸素工業株式会社 レーザーピアシング方法
JP2000237885A (ja) 1999-02-19 2000-09-05 Koike Sanso Kogyo Co Ltd レーザー切断方法
TW428295B (en) 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
JP3426154B2 (ja) 1999-02-26 2003-07-14 科学技術振興事業団 グレーティング付き光導波路の製造方法
JP2000247671A (ja) 1999-03-04 2000-09-12 Takatori Corp ガラスの分断方法
TW445545B (en) 1999-03-10 2001-07-11 Mitsubishi Electric Corp Laser heat treatment method, laser heat treatment apparatus and semiconductor device
JP3648399B2 (ja) 1999-03-18 2005-05-18 株式会社東芝 半導体装置
US6285002B1 (en) 1999-05-10 2001-09-04 Bryan Kok Ann Ngoi Three dimensional micro machining with a modulated ultra-short laser pulse
JP2000323441A (ja) 1999-05-10 2000-11-24 Hitachi Cable Ltd セラミックス基板上に形成した光導波回路チップの切断方法
US6420245B1 (en) 1999-06-08 2002-07-16 Kulicke & Soffa Investments, Inc. Method for singulating semiconductor wafers
US6562698B2 (en) 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
JP2000349107A (ja) 1999-06-09 2000-12-15 Nitto Denko Corp 半導体封止チップモジュールの製造方法及びその固定シート
US6229113B1 (en) 1999-07-19 2001-05-08 United Technologies Corporation Method and apparatus for producing a laser drilled hole in a structure
US6344402B1 (en) 1999-07-28 2002-02-05 Disco Corporation Method of dicing workpiece
TW404871B (en) 1999-08-02 2000-09-11 Lg Electronics Inc Device and method for machining transparent medium by laser
JP2001047264A (ja) 1999-08-04 2001-02-20 Seiko Epson Corp 電気光学装置およびその製造方法ならびに電子機器
KR100578309B1 (ko) 1999-08-13 2006-05-11 삼성전자주식회사 레이저 커팅 장치 및 이를 이용한 유리 기판 커팅 방법
JP2001064029A (ja) 1999-08-27 2001-03-13 Toyo Commun Equip Co Ltd 多層ガラス基板及び、その切断方法
JP4493127B2 (ja) 1999-09-10 2010-06-30 シャープ株式会社 窒化物半導体チップの製造方法
US6229114B1 (en) 1999-09-30 2001-05-08 Xerox Corporation Precision laser cutting of adhesive members
US6359254B1 (en) 1999-09-30 2002-03-19 United Technologies Corporation Method for producing shaped hole in a structure
JP3932743B2 (ja) 1999-11-08 2007-06-20 株式会社デンソー 圧接型半導体装置の製造方法
JP4180206B2 (ja) 1999-11-12 2008-11-12 リンテック株式会社 半導体装置の製造方法
US6489588B1 (en) 1999-11-24 2002-12-03 Applied Photonics, Inc. Method and apparatus for separating non-metallic materials
US6612035B2 (en) 2000-01-05 2003-09-02 Patrick H. Brown Drywall cutting tool
JP2001196282A (ja) 2000-01-13 2001-07-19 Hitachi Ltd 半導体装置及びその製造方法
JP2001250798A (ja) 2000-03-06 2001-09-14 Sony Corp ケガキ線で材料を分割する方法及び装置
DE10015702A1 (de) 2000-03-29 2001-10-18 Vitro Laser Gmbh Verfahren zum Einbringen wenigstens einer Innengravur in einen flachen Körper und Vorrichtung zum Durchführen des Verfahrens
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
JP2001284292A (ja) 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
AU2001254866A1 (en) 2000-04-14 2001-10-30 S.O.I.Tec Silicon On Insulator Technologies Method for cutting out at least a thin layer in a substrate or ingot, in particular made of semiconductor material(s)
US6333486B1 (en) 2000-04-25 2001-12-25 Igor Troitski Method and laser system for creation of laser-induced damages to produce high quality images
WO2001085387A1 (en) 2000-05-11 2001-11-15 Ptg Precision Technology Center Limited Llc System for cutting brittle materials
JP4697823B2 (ja) 2000-05-16 2011-06-08 株式会社ディスコ 脆性基板の分割方法
TW443581U (en) 2000-05-20 2001-06-23 Chipmos Technologies Inc Wafer-sized semiconductor package structure
JP2001339638A (ja) 2000-05-26 2001-12-07 Hamamatsu Photonics Kk ストリークカメラ装置
JP2001345252A (ja) 2000-05-30 2001-12-14 Hyper Photon Systens Inc レーザ切断機
JP3650000B2 (ja) 2000-07-04 2005-05-18 三洋電機株式会社 窒化物系半導体レーザ素子および窒化物半導体レーザ装置の製造方法
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
US6376797B1 (en) 2000-07-26 2002-04-23 Ase Americas, Inc. Laser cutting of semiconductor materials
JP2002047025A (ja) 2000-07-31 2002-02-12 Seiko Epson Corp 基板の切断方法、およびこれを用いた電気光学装置の製造方法とこれに用いるレーザ切断装置および電気光学装置と電子機器
JP2002050589A (ja) 2000-08-03 2002-02-15 Sony Corp 半導体ウェーハの延伸分離方法及び装置
US6726631B2 (en) 2000-08-08 2004-04-27 Ge Parallel Designs, Inc. Frequency and amplitude apodization of transducers
US6325855B1 (en) 2000-08-09 2001-12-04 Itt Manufacturing Enterprises, Inc. Gas collector for epitaxial reactors
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP3626442B2 (ja) 2000-09-13 2005-03-09 浜松ホトニクス株式会社 レーザ加工方法
JP3408805B2 (ja) * 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP4762458B2 (ja) 2000-09-13 2011-08-31 浜松ホトニクス株式会社 レーザ加工装置
JP3751970B2 (ja) 2000-09-13 2006-03-08 浜松ホトニクス株式会社 レーザ加工装置
JP3761567B2 (ja) 2000-09-13 2006-03-29 浜松ホトニクス株式会社 レーザ加工方法
JP4837320B2 (ja) 2000-09-13 2011-12-14 浜松ホトニクス株式会社 加工対象物切断方法
JP4964376B2 (ja) 2000-09-13 2012-06-27 浜松ホトニクス株式会社 レーザ加工装置及びレーザ加工方法
JP3722731B2 (ja) 2000-09-13 2005-11-30 浜松ホトニクス株式会社 レーザ加工方法
JP3761565B2 (ja) 2000-09-13 2006-03-29 浜松ホトニクス株式会社 レーザ加工方法
JP2002192371A (ja) 2000-09-13 2002-07-10 Hamamatsu Photonics Kk レーザ加工方法及びレーザ加工装置
JP2003001458A (ja) 2000-09-13 2003-01-08 Hamamatsu Photonics Kk レーザ加工方法
JP2003039184A (ja) 2000-09-13 2003-02-12 Hamamatsu Photonics Kk レーザ加工方法
JP3660294B2 (ja) 2000-10-26 2005-06-15 株式会社東芝 半導体装置の製造方法
JP3332910B2 (ja) 2000-11-15 2002-10-07 エヌイーシーマシナリー株式会社 ウェハシートのエキスパンダ
JP2002158276A (ja) 2000-11-20 2002-05-31 Hitachi Chem Co Ltd ウエハ貼着用粘着シートおよび半導体装置
US6875379B2 (en) 2000-12-29 2005-04-05 Amkor Technology, Inc. Tool and method for forming an integrated optical circuit
JP2002226796A (ja) * 2001-01-29 2002-08-14 Hitachi Chem Co Ltd ウェハ貼着用粘着シート及び半導体装置
TW521310B (en) 2001-02-08 2003-02-21 Toshiba Corp Laser processing method and apparatus
US6770544B2 (en) 2001-02-21 2004-08-03 Nec Machinery Corporation Substrate cutting method
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW473896B (en) 2001-03-20 2002-01-21 Chipmos Technologies Inc A manufacturing process of semiconductor devices
WO2002082540A1 (fr) 2001-03-30 2002-10-17 Fujitsu Limited Dispositif a semi-conducteurs, son procede de fabrication et substrat semi-conducteur connexe
KR100701013B1 (ko) 2001-05-21 2007-03-29 삼성전자주식회사 레이저 빔을 이용한 비금속 기판의 절단방법 및 장치
JP2003017790A (ja) 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd 窒化物系半導体素子及び製造方法
JP2003046177A (ja) 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd 半導体レーザの製造方法
JP2003154517A (ja) 2001-11-21 2003-05-27 Seiko Epson Corp 脆性材料の割断加工方法およびその装置、並びに電子部品の製造方法
US6608370B1 (en) 2002-01-28 2003-08-19 Motorola, Inc. Semiconductor wafer having a thin die and tethers and methods of making the same
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4358502B2 (ja) 2002-03-12 2009-11-04 浜松ホトニクス株式会社 半導体基板の切断方法
JP2006135355A (ja) 2002-03-12 2006-05-25 Hamamatsu Photonics Kk 半導体基板の切断方法
JP2003338636A (ja) 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子
JP3935186B2 (ja) 2002-03-12 2007-06-20 浜松ホトニクス株式会社 半導体基板の切断方法
JP2003338468A (ja) 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子
JP3670267B2 (ja) 2002-03-12 2005-07-13 浜松ホトニクス株式会社 レーザ加工方法
US8268704B2 (en) 2002-03-12 2012-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
TWI326626B (en) 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
ATE493226T1 (de) 2002-03-12 2011-01-15 Hamamatsu Photonics Kk Verfahren zum schneiden eines bearbeiteten objekts
WO2003076118A1 (fr) 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Substrat semi-conducteur, puce a semi-conducteur et procede de fabrication d'un dispositif a semi-conducteur
JP4509720B2 (ja) 2002-03-12 2010-07-21 浜松ホトニクス株式会社 レーザ加工方法
US6787732B1 (en) 2002-04-02 2004-09-07 Seagate Technology Llc Method for laser-scribing brittle substrates and apparatus therefor
US6744009B1 (en) 2002-04-02 2004-06-01 Seagate Technology Llc Combined laser-scribing and laser-breaking for shaping of brittle substrates
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
KR101119262B1 (ko) 2002-12-05 2012-03-16 하마마츠 포토닉스 가부시키가이샤 레이저 가공 장치
JP2004188422A (ja) 2002-12-06 2004-07-08 Hamamatsu Photonics Kk レーザ加工装置及びレーザ加工方法
JP4334864B2 (ja) 2002-12-27 2009-09-30 日本電波工業株式会社 薄板水晶ウェハ及び水晶振動子の製造方法
JP4188847B2 (ja) 2003-01-14 2008-12-03 富士フイルム株式会社 分析素子用カートリッジ
US7341007B2 (en) 2003-03-05 2008-03-11 Joel Vatsky Balancing damper
FR2852250B1 (fr) 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
DE60315515T2 (de) 2003-03-12 2007-12-13 Hamamatsu Photonics K.K., Hamamatsu Laserstrahlbearbeitungsverfahren
GB2404280B (en) 2003-07-03 2006-09-27 Xsil Technology Ltd Die bonding
ES2523432T3 (es) 2003-07-18 2014-11-25 Hamamatsu Photonics K.K. Chip semiconductor cortado
JP4563097B2 (ja) 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
JP2005086175A (ja) 2003-09-11 2005-03-31 Hamamatsu Photonics Kk 半導体薄膜の製造方法、半導体薄膜、半導体薄膜チップ、電子管、及び光検出素子
KR101195311B1 (ko) 2004-01-07 2012-10-26 하마마츠 포토닉스 가부시키가이샤 반도체 발광 소자 및 그 제조 방법
JP4509578B2 (ja) 2004-01-09 2010-07-21 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP4598407B2 (ja) 2004-01-09 2010-12-15 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP4601965B2 (ja) 2004-01-09 2010-12-22 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
US7718510B2 (en) 2004-03-30 2010-05-18 Hamamatsu Photonics K.K. Laser processing method and semiconductor chip
JP4536407B2 (ja) 2004-03-30 2010-09-01 浜松ホトニクス株式会社 レーザ加工方法及び加工対象物
KR101336523B1 (ko) 2004-03-30 2013-12-03 하마마츠 포토닉스 가부시키가이샤 레이저 가공 방법 및 반도체 칩
JP4733934B2 (ja) 2004-06-22 2011-07-27 株式会社ディスコ ウエーハの加工方法
JP4634089B2 (ja) 2004-07-30 2011-02-16 浜松ホトニクス株式会社 レーザ加工方法
CN100548564C (zh) 2004-08-06 2009-10-14 浜松光子学株式会社 激光加工方法及半导体装置
JP4754801B2 (ja) 2004-10-13 2011-08-24 浜松ホトニクス株式会社 レーザ加工方法
JP4917257B2 (ja) 2004-11-12 2012-04-18 浜松ホトニクス株式会社 レーザ加工方法
JP4781661B2 (ja) 2004-11-12 2011-09-28 浜松ホトニクス株式会社 レーザ加工方法
JP4198123B2 (ja) 2005-03-22 2008-12-17 浜松ホトニクス株式会社 レーザ加工方法
JP4776994B2 (ja) 2005-07-04 2011-09-21 浜松ホトニクス株式会社 加工対象物切断方法
JP4749799B2 (ja) 2005-08-12 2011-08-17 浜松ホトニクス株式会社 レーザ加工方法
JP4762653B2 (ja) 2005-09-16 2011-08-31 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP4237745B2 (ja) 2005-11-18 2009-03-11 浜松ホトニクス株式会社 レーザ加工方法
JP4907965B2 (ja) 2005-11-25 2012-04-04 浜松ホトニクス株式会社 レーザ加工方法
JP4804911B2 (ja) 2005-12-22 2011-11-02 浜松ホトニクス株式会社 レーザ加工装置
JP4907984B2 (ja) 2005-12-27 2012-04-04 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップ
EP1875983B1 (en) 2006-07-03 2013-09-11 Hamamatsu Photonics K.K. Laser processing method and chip
JP5183892B2 (ja) 2006-07-03 2013-04-17 浜松ホトニクス株式会社 レーザ加工方法
EP2065120B1 (en) 2006-09-19 2015-07-01 Hamamatsu Photonics K.K. Laser processing method
JP4954653B2 (ja) 2006-09-19 2012-06-20 浜松ホトニクス株式会社 レーザ加工方法
JP5101073B2 (ja) 2006-10-02 2012-12-19 浜松ホトニクス株式会社 レーザ加工装置
JP5132911B2 (ja) 2006-10-03 2013-01-30 浜松ホトニクス株式会社 レーザ加工方法
JP4964554B2 (ja) 2006-10-03 2012-07-04 浜松ホトニクス株式会社 レーザ加工方法
KR101428824B1 (ko) 2006-10-04 2014-08-11 하마마츠 포토닉스 가부시키가이샤 레이저 가공방법
JP5336054B2 (ja) 2007-07-18 2013-11-06 浜松ホトニクス株式会社 加工情報供給装置を備える加工情報供給システム
JP4402708B2 (ja) 2007-08-03 2010-01-20 浜松ホトニクス株式会社 レーザ加工方法、レーザ加工装置及びその製造方法
JP5225639B2 (ja) 2007-09-06 2013-07-03 浜松ホトニクス株式会社 半導体レーザ素子の製造方法
JP5342772B2 (ja) 2007-10-12 2013-11-13 浜松ホトニクス株式会社 加工対象物切断方法
JP5449665B2 (ja) 2007-10-30 2014-03-19 浜松ホトニクス株式会社 レーザ加工方法
JP5054496B2 (ja) 2007-11-30 2012-10-24 浜松ホトニクス株式会社 加工対象物切断方法
JP5134928B2 (ja) 2007-11-30 2013-01-30 浜松ホトニクス株式会社 加工対象物研削方法
JP5241525B2 (ja) 2009-01-09 2013-07-17 浜松ホトニクス株式会社 レーザ加工装置

Also Published As

Publication number Publication date
EP2284872B1 (en) 2014-01-01
EP2485251B1 (en) 2014-04-09
MY160196A (en) 2017-02-28
US8865566B2 (en) 2014-10-21
EP2284872A3 (en) 2011-09-07
US8409968B2 (en) 2013-04-02
EP1580800A4 (en) 2009-09-16
EP2267763B1 (en) 2014-04-09
EP2249380A3 (en) 2011-08-31
TW201324686A (zh) 2013-06-16
EP2216805B1 (en) 2014-04-02
US20060148212A1 (en) 2006-07-06
ES2439220T3 (es) 2014-01-22
KR20050084878A (ko) 2005-08-29
KR100855136B1 (ko) 2008-08-28
ES2479791T3 (es) 2014-07-24
EP2485251A3 (en) 2012-11-07
EP2267763A2 (en) 2010-12-29
EP2216805A2 (en) 2010-08-11
EP2284872A2 (en) 2011-02-16
CN100440443C (zh) 2008-12-03
TWI520269B (zh) 2016-02-01
US8450187B2 (en) 2013-05-28
WO2004051721A1 (ja) 2004-06-17
US8263479B2 (en) 2012-09-11
EP2485251A2 (en) 2012-08-08
EP2249380A2 (en) 2010-11-10
EP2239764A2 (en) 2010-10-13
ES2462219T3 (es) 2014-05-22
EP2239764A3 (en) 2011-08-31
AU2003262077A1 (en) 2004-06-23
EP2267763A3 (en) 2011-09-07
EP2239764B1 (en) 2013-11-06
ES2464166T3 (es) 2014-05-30
EP1580800B1 (en) 2014-06-04
CN101369554A (zh) 2009-02-18
EP2249380B1 (en) 2013-11-06
US20130252403A1 (en) 2013-09-26
EP2216805A3 (en) 2011-08-31
ES2442848T3 (es) 2014-02-13
ES2470325T3 (es) 2014-06-23
EP1580800A1 (en) 2005-09-28
US20110306182A1 (en) 2011-12-15
US20120329248A1 (en) 2012-12-27
CN1703770A (zh) 2005-11-30

Similar Documents

Publication Publication Date Title
ES2437192T3 (es) Procedimiento de corte de un sustrato semiconductor
ES2285634T3 (es) Metodo para dividir un siustrato.
ES2356817T3 (es) Método de corte de un objeto procesado.
ES2428826T3 (es) Procedimiento de procesamiento por láser y chip
ES2523432T3 (es) Chip semiconductor cortado
TWI395293B (zh) 半導體基板之切斷方法
ES2356295T3 (es) Método para procesamiento con láser.
US8551817B2 (en) Semiconductor substrate cutting method
ES2381254T3 (es) Dispositivos de procesamiento con láser
TW200307322A (en) Semiconductor substrate, semiconductor chip and production method for a semiconductor device
JP3822626B2 (ja) 半導体基板の切断方法
JP2006114938A (ja) 半導体基板の切断方法
ES2360925T3 (es) Procedimiento de corte de un substrato semiconductor.