JP2001196282A

JP2001196282A - 半導体装置及びその製造方法

Info

Publication number: JP2001196282A
Application number: JP2000009951A
Authority: JP
Inventors: Yoshio Ozeki; 良雄大関; Kunio Matsumoto; 邦夫松本; Masaru Sakaguchi; 勝坂口; Isamu Yoshida; 勇吉田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-01-13
Filing date: 2000-01-13
Publication date: 2001-07-19

Abstract

(57)【要約】【課題】第一の目的は、半導体装置のチップ割れ耐性の
向上をコストを増加させずに実現することである。ま
た、第二の目的は、チップ割れ耐性を維持した状態で低
コスト化を実現することである。【解決手段】半導体装置３の直交する端辺の長さＬ₁、
Ｌ₂の関係がＬ₁＞Ｌ₂の場合、半導体装置３の長辺Ｌ₁方
向の縦弾性係数Ｅ₁(４)と、短辺Ｌ₂方向の縦弾性係数Ｅ
₂(５)の関係をＥ₁＞Ｅ₂とする。また、Ｌ₁、Ｌ₂の関係
がＬ₁≒Ｌ₂、半導体装置のＬ₁方向の縦弾性係数Ｅ₁とＬ
₂方向の縦弾性係数Ｅ₂との関係がＥ₁＞Ｅ₂の場合、半導
体装置のＬ₁方向のダイシング速度Ｓ₁とＬ₂方向のダイ
シング速度Ｓ₂との関係をＳ₁＞Ｓ₂とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に半導体チップ割れ耐性向上を低
コストで実現する半導体装置及びその製造方法に関す
る。

【０００２】

【従来の技術】近年、ノートパソコン、携帯電話、ＰＨ
Ｓ、ＰＤＡ、ムービー、カメラ、また、メモリーカー
ド、ＩＣカード等の電子機器や情報機器の小形化、軽量
化、薄形化に伴い、高密度実装を実現するため、50〜30
0μｍ程度に薄形化した半導体装置を用いることがあ
る。

【０００３】半導体装置の薄形化工程は、半導体素子を
形成した500〜700μｍ厚程度の半導体ウェーハを薄くす
るための裏面研削、化学的エッチング、また、保護シー
トからの剥離や、個々の半導体装置に分割するためのダ
イシングを行う。

【０００４】薄形化した従来の半導体装置は、大きなク
ラックを内在しているため、機械的強度を低下させる問
題を有していた。特に、ダイシングを行った場合、半導
体装置端部のチッピングが大きくなり、半導体装置の機
械的強度を大きく低下させる。

【０００５】そのため、半導体装置を回路基板に実装し
たＦＣＡ(Flip Chip Attach)、Ｃ４(Controlled Collap
se Chip Connection)等のベアチップ実装構造体や、Ｑ
ＦＰ(Quad Flat Package)等を薄形化したパッケージを
基板に実装した実装構造体の製造過程や市場において、
機械的応力や熱応力によって図４に示すような半導体装
置に割れが発生し、電気的不良になることがあった。

【０００６】すなわち、図４(ａ)は、厚さ500μｍの半
導体ウェーハの裏面を研削して100μｍの厚さに薄形化
したウェーハに対してダイシングを行って個々の半導体
装置（チップ）に分離したときの薄形加工面の平面拡大
図である。図中の符号２はダイシングラインを示してお
り、このダイシングライン２に沿って半導体チップ３の
端部にチッピング３１が発生している。

【０００７】また、図４(ｂ)は、この薄形化された半導
体チップ３を回路基板１０上に実装したベアチップ実装
構造体１２の断面構造を示しており、0.5ｋｇｆ／４ｍ
ｍ²の外力Ｆで湾曲させた時に、半導体チップ３に割れ
１４が発生した状態を模式的に示している。なお、同図
の９は充填樹脂、１１は回路基板上の配線、１３は電気
的接続用のバンプをそれぞれ示している。

【０００８】この半導体装置３に生じる割れ１４は、半
導体装置の長辺方向の垂直な面に割れを生じることがほ
とんどである。

【０００９】この割れ防止のために、従来は薄くした半
導体ウェーハに補強部材を接着してダイシングする方法
により、チッピング量を少なくし機械的強度を高くして
チップ割れ耐性を向上させる方法や、例えば特開昭62-1
42695号公報や特開平08-263616に記載されているよう
に、薄くした半導体装置を実装した実装構造体の上下面
もしくは半導体装置の端辺側に補強板を設けて全体の剛
性を向上させ、半導体装置に生じる機械的応力を低減す
る方法等が採られていた。

【００１０】しかし、半導体装置のチップ割れ耐性向上
について、半導体装置の物性の方向依存性まで踏み込ん
で検討した事例はこれまでになかった。

【００１１】

【発明が解決しようとする課題】半導体装置として用い
られている一般的材料は、シリコンやGaAs等の脆性材料
であるため、これらの材料にクラック等が内在すると機
械的強度が著しく低下する。薄形化工程で機械的強度が
低下した半導体装置を回路基板に実装した実装構造体は
製造過程や市場において、機械的応力や熱応力によって
半導体装置に割れが発生し、電気的不良になる。

【００１２】よって、半導体装置のチップ割れ耐性向上
は、特にメモリーカードやＩＣカード等の薄形の半導体
装置を使用する上での基本的課題であった。そこで、従
来は上記のように何らかの補強手段を用いてこれに応え
てきたが、かなりのコスト増になっていた。

【００１３】したがって、本発明の目的は、このような
従来技術の問題点を解消することにあり、半導体装置が
薄形化されても何ら特別の補強手段を設けることなく、
割れの発生を著しく低減でき、信頼性の高い半導体装置
が得られる半導体装置の構造及びその製造方法を提供す
ることにある。

【００１４】これによって、半導体装置のチップ割れ耐
性の向上をコストを増加させずに実現することができ、
また、チップ割れ耐性を維持した状態で低コスト化を実
現することができる。

【００１５】

【課題を解決するための手段】そこで本発明者等は、上
記目的を達成するために、半導体チップの機械的強度と
機械的応力とが半導体装置のチップ割れに対して如何に
影響するのか詳細な実験検討を行った。その結果、半導
体装置の直交する端辺の長さＬ₁、Ｌ₂の関係がＬ₁＞Ｌ₂
の場合、半導体装置の長辺Ｌ₁方向の縦弾性係数Ｅ₁と短
辺Ｌ₂方向の縦弾性係数Ｅ₂の関係をＥ₁＞Ｅ₂とすること
により、半導体装置のチップ割れ耐性が著しく向上する
と云う知見を得た。

【００１６】ここで縦弾性係数Ｅとは、半導体装置をあ
る一定方向（例えば長辺Ｌ₁方向、もしくは短辺Ｌ₂方
向）に引っ張ったときの弾性率（ヤング率）を意味する
ものである。

【００１７】本発明に係る半導体装置は、このような新
しい知見に基づいてなされたものであり、以下に本発明
の原理を具体的に説明する。

【００１８】半導体装置のチップ割れ耐性Ｍは、機械的
強度σ_Sと機械的応力σ_Lの関係から、Ｍ＝σ_S−σ_Lとな
る。この半導体装置のチップ割れ耐性Ｍの向上を実現す
るためには、半導体装置の縦弾性係数Ｅの方向依存性と
半導体装置端辺の長さＬの関係に依存した機械的強度σ
_Sと機械的応力σ_Lをバランスよく確保してチップ割れ耐
性Ｍ＝σ_S−σ_L＞０を大きくする必要がある。

【００１９】ここで、薄形化された半導体装置の長辺Ｌ
₁方向の機械的応力σ_L1と短辺Ｌ₂方向の機械的応力σ_L2
との関係を、周知の３点曲げ試験により測定する場合を
図１（ｃ）及び図１（ｄ）を用いて説明する。

【００２０】すなわち、図１（ｃ）は長辺Ｌ₁方向の機
械的応力σ_L1を、図１（ｄ）は短辺Ｌ₂方向の機械的応
力σ_L2を測定する場合を模式的に示したものである。先
ず、所定間隔ｄで配置した二つの支点15ａ−15ｂ上に半
導体装置３の薄形加工面を搭載し、これら二つの支点間
の中心部に向かって背面の半導体装置の素子形成面側か
ら同一負荷（外力Ｆ）を掛けて測定する。

【００２１】一般的に、端辺の長さＬが長いほど機械的
応力σ_Lは大きくなるため、図１（ｃ）及び図１（ｄ）
に示すように、半導体装置３に同一負荷（外力Ｆ）が作
用した場合、半導体装置の長辺Ｌ₁方向の機械的応力σ
_L1と短辺Ｌ₂方向の機械的応力σ_L2との関係は、図示の
ようにσ_L1＞σ_L2となる。

【００２２】半導体装置３の長辺Ｌ₁方向のチップ割れ
耐性Ｍ₁と短辺Ｌ₂方向のチップ割れ耐性Ｍ₂をバランス
よく確保するには、長辺Ｌ₁方向の機械的強度σ_S1と、
短辺Ｌ₂方向の機械的強度σ_S2との関係をσ_S1＞σ_S2と
なるようにする必要がある。

【００２３】一方、半導体装置の機械的強度σ_Sと縦弾
性係数Ｅは、同一材料の場合、σ_S∝ Ｅが成立するた
め、半導体装置の長辺Ｌ₁方向の縦弾性係数Ｅ₁と短辺Ｌ
₂方向の縦弾性係数Ｅ₂は、Ｅ₁＞Ｅ₂になるように選べば
よい。

【００２４】すなわち、半導体装置の長辺Ｌ₁方向のチ
ップ割れ耐性Ｍ₁は、半導体装置の端辺の長さＬ₁に依存
して高い機械的応力σ_L1が生じた場合でも、Ｅ₁＞Ｅ₂の
関係にある縦弾性係数Ｅ₁に依存して高い機械的強度σ
_S1であるため、チップ割れ耐性Ｍ₁を確保できる。

【００２５】また、半導体装置の短辺Ｌ₂方向のチップ
割れ耐性Ｍ₂は、長辺方向と比べて低い機械的強度σ_S2
であっても、端辺の長さＬ₂に依存して低い機械的応力
σ_L2となるため、両者バランスよく確保できる。

【００２６】よって、半導体装置のチップ割れ耐性Ｍ
は、半導体装置の縦弾性係数Ｅの方向依存性と半導体装
置端辺の長さＬとの関係を考慮することで、チップ割れ
耐性Ｍの向上をコストを増加させずに実現することがで
きる。

【００２７】また、本発明は、半導体装置の直交する端
辺の長さＬ₁、Ｌ₂の関係がＬ₁≒Ｌ₂で、半導体装置のＬ
₁方向の縦弾性係数Ｅ₁とＬ₂方向の縦弾性係数Ｅ₂との関
係がＥ₁＞Ｅ₂の場合には、半導体装置のＬ₁方向のダイ
シング速度Ｓ₁とＬ₂方向のダイシング速度Ｓ₂との関係
をＳ₁＞Ｓ₂として、半導体装置のＬ₁方向のダイシング
速度Ｓ₁をＬ₂方向のダイシング速度Ｓ₂よりも速くする
半導体装置の製造方法により、所期の目的が達成でき
る。

【００２８】以下にその理由を具体的に述べる。半導体
装置のチップ割れ耐性Ｍを維持するためには、上記と同
様に機械的強度σ_Sと機械的応力σ_Lとの関係において、
Ｍ＝σ_S−σ_L＞０を維持する必要がある。半導体装置の
Ｌ₁方向の機械的強度σ_S1とＬ₂方向の機械的強度σ_S2の
関係は、Ｅ₁＞Ｅ₂の関係からσ_S1＞σ_S2となる。

【００２９】また、半導体装置のＬ₁方向に生じる機械
的応力σ_L1とＬ₂方向に生じる機械的応力σ_L2の関係
は、Ｌ₁≒Ｌ₂よりσ_L1≒σ_L2となる。このため、半導体
装置のチップ割れ耐性Ｍは、半導体装置の直交する端辺
の機械的強度σ_S1＞σ_S2の関係に依存して、Ｍ₁＞Ｍ₂＞
０となる。

【００３０】ここで、半導体装置の低コスト化を実現す
るための一つの方法として、ダイシング速度Ｓの高速化
がある。ダイシング速度Ｓと機械的強度σ_Sの関係がσ_S
∝１／Ｓであることを考慮し、半導体装置のチップ割
れ耐性Ｍを維持できる範囲内で、ダイシング速度を速く
することが可能となる。

【００３１】よって、半導体装置のチップ割れ耐性Ｍを
維持できる範囲内で、半導体装置のＬ₁方向のダイシン
グ速度Ｓ₁とＬ₂方向のダイシング速度Ｓ₂との関係をＳ₁
＞Ｓ₂として、半導体装置のＬ₁方向のダイシング速度Ｓ
₁をＬ₂方向のダイシング速度Ｓ₂よりも速くすること
で、低コスト化を実現することができる。

【００３２】また、半導体装置の直交する端辺の長さＬ
₁、Ｌ₂の関係がＬ₁≒Ｌ₂であっても、半導体装置のＬ₁
方向の縦弾性係数Ｅ₁とＬ₂方向の縦弾性係数Ｅ₂との関
係が上記と逆の関係、すなわち、Ｅ₁＜Ｅ₂の場合には、
半導体装置のＬ₁方向のダイシング速度Ｓ₁とＬ₂方向の
ダイシング速度Ｓ₂との関係をＳ₁＜Ｓ₂として、半導体
装置のＬ₂方向のダイシング速度Ｓ₂を、Ｌ₁方向のダイ
シング速度Ｓ₁よりも速くすればよい。

【００３３】また、本発明は、上記半導体装置およびそ
の製造方法において、半導体装置の材料がシリコンの場
合、シリコンの結晶方位〈１１１〉、〈１１０〉、〈１
１２〉、〈１００〉によって機械的強度はσ_〈111〉＞
σ_〈110〉＝σ_〈112〉＞σ_〈100〉の関係にあるので、
これに対応した縦弾性係数がＥ₁＞Ｅ₂の関係となるよう
に結晶方位の組み合わせを適宜選択して半導体装置の直
交する端辺を構成すればよい。

【００３４】具体的には、シリコン半導体装置の直交す
る端辺の長さＬ₁、Ｌ₂の関係を例えばＬ₁＞Ｌ₂とした場
合、長辺Ｌ₁方向に結晶方位〈１１１〉を、短辺Ｌ₂方
向に結晶方位〈１１０〉を選択する組み合わせ、長辺
Ｌ₁方向に結晶方位〈１１１〉を、短辺Ｌ₂方向に結晶方
位〈１１２〉を選択する組み合わせ、長辺Ｌ₁方向に
結晶方位〈１１０〉を、短辺Ｌ₂方向に結晶方位〈１０
０〉を選択する組み合わせが好ましい。

【００３５】本発明の半導体装置を構成する材料として
は、シリコン単結晶に限らず非晶質シリコン、さらには
例えばＧａＡｓ等の化合物半導体でもよい。

【００３６】以上説明したように、上記本発明の構成に
よれば、薄形化した半導体装置を基板に実装したＦＣ
Ａ、Ｃ４等のベアチップ実装構造体や、ＱＦＰ等を薄形
化したパッケージを基板に実装した実装構造体の製造過
程や市場において、機械的応力や熱応力によって半導体
装置に生じる割れの発生を低減し、コストをかけずに半
導体装置の信頼性を向上させたり、信頼性を維持しなが
らコスト低減することができる。

【００３７】特に、携帯電話、ＰＨＳ、ＰＤＡ、メモリ
ーカード、ＩＣカード等の電子機器や情報機器におい
て、薄形化された半導体装置への補強構造を用いること
なく、小形化、軽量化、薄形化のための高密度実装を低
コスト化で実現することができる。

【００３８】

【発明の実施の形態】本発明に係わる半導体装置の実施
の形態を図面にしたがって説明する。図１は、本発明に
係わる半導体装置の一実施の形態を示す平面図及び断面
図、図２は、本発明に係わる半導体装置の他の一実施の
形態を示す平面図、図３は、本発明の一実施の形態を具
体的に説明する斜視図で、図４は、比較例として従来の
半導体装置を基板に実装した実装構造体を示す平面図及
び断面図である。

【００３９】図１、図２、図３、図４において、符号の
１は半導体ウェーハ、２はダイシングライン、３は半導
体装置（チップ）、３１はチッピング、４は半導体装置
の長辺Ｌ₁方向の縦弾性係数Ｅ₁、同じく符号の４１、４
２、４３は半導体装置の長辺Ｌ₁方向に平行なシリコン
の結晶方位の縦弾性係数Ｅ₁、符号の５は半導体装置の
短辺Ｌ₂方向の縦弾性係数Ｅ₂、同じく符号の５１、５
２、５３は半導体装置の短辺Ｌ₂方向に平行なシリコン
の結晶方位の縦弾性係数Ｅ₂、６は半導体装置のＬ₁方向
のダイシング速度Ｓ₁、７は半導体装置のＬ₂方向のダイ
シング速度Ｓ₂、８はダイシング用ブレード、９は充填
樹脂、１０は回路基板、１１は配線、１２はベアチップ
実装構造体、１３は電気的接続用のバンプで、１４は割
れ、１５ａ及び１５ｂは支点、をそれぞれ示している。

【００４０】上記本発明の半導体装置は以下に特徴付け
られた二つの製造方法により得ることができる。その一
つは、ウェーハの主表面に半導体素子を形成し、裏面を
研削もしくはエッチングして厚さを３００μｍ以下に薄
形化したウェーハから個々の半導体装置を切り出す工程
を有する半導体装置の製造方法であって、前記ウェーハ
から個々の半導体装置を切り出す工程においては、半導
体装置の直交する端辺の長さＬ₁、Ｌ₂の関係をＬ₁＞Ｌ₂
とし、半導体装置の長辺Ｌ₁方向の縦弾性係数Ｅ₁と短辺
Ｌ₂方向の縦弾性係数Ｅ₂との関係をＥ₁＞Ｅ₂とした条件
下で、前記薄形化したウェーハから半導体装置を切り出
すことを特徴とする。

【００４１】他の一つは、ウェーハの主表面に半導体素
子を形成し、裏面を研削もしくはエッチングして厚さを
３００μｍ以下に薄形化したウェーハから個々の半導体
装置を切り出す工程を有する半導体装置の製造方法であ
って、前記半導体装置の直交する端辺の長さＬ₁、Ｌ₂の
関係がＬ₁≒Ｌ₂、半導体装置のＬ₁方向の縦弾性係数Ｅ₁
とＬ₂方向の縦弾性係数Ｅ₂の関係がＥ₁＞Ｅ₂であり、半
導体装置のＬ₁方向のダイシング速度Ｓ₁とＬ₂方向のダ
イシング速度Ｓ₂との関係をＳ₁＞Ｓ₂としたことを特徴
とする。

【００４２】また、半導体装置のＬ₁方向の縦弾性係数
Ｅ₁とＬ₂方向の縦弾性係数Ｅ₂の関係がＥ₁＜Ｅ₂のとき
は、半導体装置のＬ₁方向のダイシング速度Ｓ₁とＬ₂方
向のダイシング速度Ｓ₂との関係をＳ₁＜Ｓ₂とすればよ
い。

【００４３】

【実施例】以下、図面にしたがって本発明の実施例を具
体的に説明する。〈実施例１〉本発明に係わる半導体装置の一実施例につ
いて、図１を参照しながら説明する。図１（a）は、半
導体装置３の直交する端辺の長さＬと縦弾性係数Ｅの関
係を半導体ウェーハ上に示した平面図である。

【００４４】厚さ500μｍのウェーハに半導体素子を形
成した後、裏面を研削して厚さ100μｍとし、この薄形
化されたウェーハ１から直交するダイシングライン２に
沿って個々の半導体装置３を切り出した。

【００４５】図１（b）はその半導体装置３の拡大平面
図で、半導体装置３に直交する端辺の長さＬ₁、Ｌ₂の関
係は、Ｌ₁＞Ｌ₂である。また、半導体装置３の直交する
端辺の長さの関係に対応して、半導体装置３の長辺Ｌ₁
方向の縦弾性係数（Ｅ₁）４と短辺Ｌ₂方向の縦弾性係数
（Ｅ₂）５の関係は、Ｅ₁＞Ｅ₂で構成される。

【００４６】このように、Ｌ₁＞Ｌ₂の関係にある半導体
装置３の長辺Ｌ₁方向の縦弾性係数（Ｅ₁）４をより高く
して、短辺Ｌ₂方向の縦弾性係数（Ｅ₂）５を低く設けて
構成するのは、コストを増加させずにＭ＝σ_S−σ_L＞０
の関係にある半導体装置３のチップ割れ耐性Ｍの向上を
実現するためである。

【００４７】なお、チップ割れ耐性Ｍの向上を実現する
ための半導体装置３の機械的強度σ_Sは、σ_S ∝ Ｅの関
係にあり、半導体装置３の機械的応力σ_Lは端辺の長さ
の増加と共に低くなるので、上記構成の半導体装置３と
なる。

【００４８】この機械的強度σ_Sと縦弾性係数Ｅとの関
係について半導体装置３の一般的材料であるシリコン基
板を用いて評価した。機械的強度σ_Sの評価は、同一形
状の３種類のシリコン基板を用いて、図１(ｃ)及び図１
(ｄ)に示した３点曲げ試験で行った。

【００４９】機械的強度σ_Sは、周知の計算式 σ_S＝２
ＰＬ／３ｂｈ² で求めることができる。式中のＰは加重
(Ｆ)、Ｌは試料の長さ、ｂは試料の幅、ｈは試料の厚さ
である。この例では、Ｌ＝４ｍｍ、ｂ＝２、ｈ＝100μ
ｍの条件とした。

【００５０】ここで、３点曲げ試験の時に生じる機械的
応力σ_Lの方向は、異なる縦弾性係数Ｅを有する３種類
のシリコンの結晶方位とした。一つ目のシリコン基板に
生じる機械的応力σ_Lの方向は、縦弾性係数１８８ＧＰ
ａのシリコンの結晶方位〈１１１〉、二つ目のシリコン
基板に生じる機械的応力σ_Lの方向は、縦弾性係数１６
９ＧＰａのシリコンの結晶方位〈１１０〉および〈１１
２〉、三つ目のシリコン基板に生じる機械的応力σ_Lの
方向は、縦弾性係数１３０ＧＰａのシリコンの結晶方位
〈１００〉とした。

【００５１】その結果、機械的応力σ_Lの方向の縦弾性
係数が１８８ＧＰａの場合には、縦弾性係数１６９ＧＰ
ａに比べ、機械的強度σ_Sが平均で１．２培、縦弾性係
数１３０ＧＰａに比べ、機械的強度σ_Sが平均で１．５
培となり、縦弾性係数Ｅに依存して高い機械的強度σ_S
になることを確認した。

【００５２】よって、半導体装置３は、図１（c）及び
図１（d）に示すように、外部負荷Ｆによって生じる機
械的応力σ_Lが生じたとしても、割れが生じることなく
チップ割れ耐性を確保することができる。

【００５３】次いで、図３は、半導体装置３としてシリ
コンを用いた実施例を示した図で、半導体装置の長辺Ｌ
₁方向に高い縦弾性係数Ｅ₁を持つシリコンの結晶方位と
し、半導体装置の短辺Ｌ₂方向に低い縦弾性係数Ｅ₂を持
つシリコンの結晶方位で構成した半導体装置である。

【００５４】具体的には、図３（a）の半導体装置は、
半導体装置の長辺Ｌ₁方向を〈１１１〉、短辺Ｌ₂方向に
〈１１０〉とした半導体装置である。この場合、縦弾性
係数41（Ｅ₁）＝188ＧＰａ、縦弾性係数51（Ｅ₂）＝169
ＧＰａであるから、Ｅ₁＞Ｅ₂となる。

【００５５】また、図３（b）の半導体装置は、半導体
装置の長辺Ｌ₁方向を〈１１１〉、短辺Ｌ₂方向に〈１１
２〉とした半導体装置である。この場合、縦弾性係数42
（Ｅ₁）＝188ＧＰａ、縦弾性係数52（Ｅ₂）＝169ＧＰａ
であるから、Ｅ₁＞Ｅ₂となる。

【００５６】図３（c）の半導体装置は、半導体装置の
長辺Ｌ₁方向を〈１１０〉、短辺Ｌ₂方向に〈１００〉と
した半導体装置である。この場合、縦弾性係数43
（Ｅ₁）＝169ＧＰａ、縦弾性係数52（Ｅ₂）＝130ＧＰａ
であるから、Ｅ₁＞Ｅ₂となる。

【００５７】この場合の各結晶方位における機械的強度
σ_Sを平均値で表すと、結晶方位〈１１１〉の場合には
σ_S＝1.0〜1.7ＧＰａ、結晶方位〈１１０〉及び〈１１
２〉の場合には、いずれもσ_S＝0.8〜1.5ＧＰａ、結晶
方位〈１００〉の場合にはσ_S=0.3〜1.0ＧＰａとなる。

【００５８】なお、図３（a）〜図３（c）において、Ｌ
₁及びＬ₂の結晶面方位を、逆転させた比較例の場合に
は、いずれもＥ₁＜Ｅ₂ となり、チップ割れ耐性がＭ
＝σ_S−σ_L＜０となって全く実用にならなかった。

【００５９】〈実施例２〉次に、本発明に係わる半導体
装置３の他の一実施例として図２を用いて説明する。図
２（a）は、半導体装置３の直交する端辺の長さＬおよ
び縦弾性係数Ｅと、ダイシング速度Ｓとの関係を半導体
ウェーハ上に示した平面図である。

【００６０】図２（a）の半導体装置３は、半導体装置
３の直交する端辺の長さＬ₁、Ｌ₂の関係がＬ₁≒Ｌ₂の場
合、半導体装置のＬ₁方向の縦弾性係数（Ｅ₁）４とＬ₂
方向の縦弾性係数（Ｅ₂）５の関係をＥ₁＞Ｅ₂となるよ
うに構成する。この時の半導体装置のチップ割れ耐性Ｍ
は、半導体装置の直交する端辺の機械的強度σ_S1＞σ_S2
の関係に依存してＭ₁＞Ｍ₂となる。

【００６１】ここで、半導体装置３のチップ割れ耐性Ｍ
を維持した状態で低コスト化を実現するための半導体装
置３の製造方法は、ダイシング速度Ｓと機械的強度σ_S
の関係がσ_S ∝ １／Ｓであることを考慮して、半導体
装置のＬ₁方向のダイシング速度（Ｓ₁）６を、半導体装
置のＬ₂方向のダイシング速度（Ｓ₂）７より速くする方
法である。このようなプロセスの半導体装置３は、図２
（b）に示すように、ダイシング工程で生じる半導体装
置３の端部へのチッピングを増加させることなく、半導
体装置３のチップ割れ耐性Ｍを確保することができる。

【００６２】

【発明の効果】本発明によれば、薄形化した半導体装置
を基板に実装したＦＣＡ、Ｃ４等のベアチップ実装構造
体や、ＱＦＰ等を薄形化したパッケージを基板に実装し
た実装構造体の製造過程や市場において、機械的応力や
熱応力によって半導体装置に生じるクラックを防止し、
信頼性を向上させることができる。

【００６３】特に、携帯電話、ＰＨＳ、ＰＤＡ、メモリ
ーカード、ＩＣカード等の電子機器や情報機器におい
て、半導体装置への補強構造を用いることなく、小形
化、軽量化、薄形化のための高密度実装を低コストで実
現できる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わる半導体装置で、図１
（a）は半導体装置の直交する端辺の長さと縦弾性係数
との関係を半導体ウェーハ上に示した平面図、図１
（b）は半導体装置の拡大平面図、図１（c）は図１
（b）のＡ−Ａ’断面の湾曲状態図、図１（d）は図１
（b）のＢ−Ｂ’断面の湾曲状態図である。

【図２】本発明の他の一実施例に係わる半導体装置の製
造方法で、図２（a）は半導体装置の直交する端辺の長
さおよび縦弾性係数と、ダイシング速度の関係を半導体
ウェーハ上に示した平面図、図２（b）は半導体ウェー
ハを個々の半導体装置に分離した時の薄形加工面の拡大
平面図である。

【図３】本発明の実施例を具体的に説明する斜視図であ
る。

【図４】従来の実施の形態を示す説明図で、図４（a）
は半導体ウェーハを個々の半導体装置に分離した時の薄
形加工面の拡大平面図、図４（b）はベアチップ実装構
造体を湾曲させた時の断面図である。

【符号の説明】

１…半導体ウェーハ、２…ダイシングライ
ン、３…半導体装置、４、４１、４２、４３、Ｅ₁…
半導体装置の長辺Ｌ₁方向の縦弾性係数、５、５１、５
２、５３、Ｅ₂…半導体装置の短辺Ｌ₂方向の縦弾性係
数、６、Ｓ₁…半導体装置のＬ₁方向のダイシング速度、
７、Ｓ₂…半導体装置のＬ₂方向のダイシング速度、８…
ダイシング用ブレード、９…充填樹脂、
１０…回路基板、１１…配線、１
２…ベアチップ実装構造体、１３…電気的接続用のバン
プ、１４…割れ、１５ａ、１５ｂ…支点。

───────────────────────────────────────────────────── フロントページの続き (72)発明者坂口勝神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (72)発明者吉田勇神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内

Claims

【特許請求の範囲】

【請求項１】厚さが３００μｍ以下に薄形化された半導
体装置の直交する端辺の長さＬ₁、Ｌ₂の関係がＬ₁＞Ｌ₂
であり、半導体装置の長辺Ｌ₁方向の縦弾性係数Ｅ₁と短
辺Ｌ₂方向の縦弾性係数Ｅ₂との関係をＥ₁＞Ｅ₂としたこ
とを特徴とする半導体装置。
【請求項２】前記半導体装置を構成する材料がシリコン
単結晶であり、その結晶方位〈111〉、〈110〉、〈11
2〉、〈100〉に対応した縦弾性係数がＥ₁＞Ｅ₂の関係を
満足するように前記結晶方位の組み合わせを選択して半
導体装置の直交する端辺を構成したことを特徴とする請
求項１記載の半導体装置。
【請求項３】ウェーハの主表面に半導体装置を形成し、
裏面を研削もしくはエッチングして厚さを３００μｍ以
下に薄形化したウェーハから個々の半導体装置を切り出
す工程を有する半導体装置の製造方法であって、前記ウ
ェーハから個々の半導体装置を切り出す工程において
は、半導体装置の直交する端辺の長さＬ₁、Ｌ₂の関係を
Ｌ₁＞Ｌ₂とし、半導体装置の長辺Ｌ₁方向の縦弾性係数
Ｅ₁と短辺Ｌ₂方向の縦弾性係数Ｅ₂との関係をＥ₁＞Ｅ₂
とした条件下で、前記薄形化したウェーハから半導体装
置を切り出すことを特徴とする半導体装置の製造方法。
【請求項４】ウェーハの主表面に半導体装置を形成し、
裏面を研削もしくはエッチングして厚さを３００μｍ以
下に薄形化したウェーハから個々の半導体装置を切り出
す工程を有する半導体装置の製造方法であって、前記半
導体装置の直交する端辺の長さＬ₁、Ｌ₂の関係がＬ₁≒
Ｌ₂、半導体装置のＬ₁方向の縦弾性係数Ｅ₁とＬ₂方向の
縦弾性係数Ｅ₂の関係がＥ₁＞Ｅ₂であり、半導体装置の
Ｌ₁方向のダイシング速度Ｓ₁とＬ₂方向のダイシング速
度Ｓ₂との関係をＳ₁＞Ｓ₂としたことを特徴とする半導
体装置の製造方法。
【請求項５】前記半導体装置のＬ₁方向の縦弾性係数Ｅ₁
とＬ₂方向の縦弾性係数Ｅ₂の関係がＥ₁＜Ｅ₂であり、半
導体装置のＬ₁方向のダイシング速度Ｓ₁とＬ₂方向のダ
イシング速度Ｓ₂との関係をＳ₁＜Ｓ₂としたことを特徴
とする請求項４記載の半導体装置の製造方法。