JPS59141233A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59141233A
JPS59141233A JP1564283A JP1564283A JPS59141233A JP S59141233 A JPS59141233 A JP S59141233A JP 1564283 A JP1564283 A JP 1564283A JP 1564283 A JP1564283 A JP 1564283A JP S59141233 A JPS59141233 A JP S59141233A
Authority
JP
Japan
Prior art keywords
etching
silicon
laser beams
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1564283A
Other languages
English (en)
Inventor
Toshiyuki Kotani
俊幸 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP1564283A priority Critical patent/JPS59141233A/ja
Publication of JPS59141233A publication Critical patent/JPS59141233A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特に半導体基体
の選択的エツチング方法に関するものである。
半導体装置を製造するために、能動領域を分離する必要
があシ、一般的には能動領域と反対の導電型の不純物を
拡散して素子の分離を行っている。
すなわち、PN接合分離方法である。しかし、この方法
では、接合容量尋の問題で素子の電気的応答速度が遅く
なったシ、耐圧が低くなることが起る。
そこで、誘電体によって素子を分離すれば、前記問題点
が克服することができる。一般的に誘電体分離は選択酸
化や能動領域をエツチングすることによシ行われている
。しかし、選択酸化の場合、耐酸化マスクと酸化物の間
に応力がかかり、しばしば転位が導入されるという欠点
を有す。又、能動領域をエツチング分離する場合は、エ
ツチングが横方向にも行なわれるため、その巾が杭がシ
、素子の占有面積が大きくなるという欠点を有す。
本発明は転位が発生せずしかもエツチング巾が縮少され
た方法を提供するものである。
本発明は選択的エツチングにレーザービームを用いるこ
とを特徴とするもので、以下、本発明を図面を用いて詳
細に説明する。
第1図は本発明の一実施例を説明する図である。
シリコン半導体基体4を石英の載物台5上に置き、載物
台5を石英の反応管3に入れる。ガス導入路6から無水
塩酸を1ノ/分、キャリヤーガスとして水素40ノ/分
導入する。レーザー発生装f1からレーザー光を集光レ
ンズ2を通じてシリコン牛導体装置4に照射する。本実
施例の場合、レーサー発生装置はNd:YAGL/−f
−(波長i、oaμm。
5W)を用いて集光レンズ2でシリコン半導体装置40
表面より焦点を100μmずらすことによりレーザーパ
ルスのエネルギー密度を調節した。ことで、レーザー光
の焦点をシリコン牛導体装置4の表面に合せれば、シリ
コン半導体装t4のシリコンが融解、蒸発することによ
る穿孔は容易に転位発生源となる。従って、焦点を基板
4からはなす、又は基板4内部にすることによシレーザ
ービームのエネルギー密度を調節して、シリコンの融解
・蒸発させずに照射部分のみを高温度にし、雰囲気中の
塩酸とシリコンの反応を行わしめ、エツチングする。レ
ーザー光をIQmm/secの速度で掃引することによ
多、深さ3μm巾47μmの溝が形成でン きた。これによシ、溝の側面に転位発生源がなく、かつ
レーザー光の照射部のみエツチングすることができるた
め横方向に広が如かないエツチングができる。
本発明の応用範囲は広く、シリコンだけでなくガリウム
ヒ素子導体装置等にも適用できる。又、レーサー光を掃
引せず一点のみ照射し続ければ、半導体装置に穿孔する
ことができ前記穿孔にて半導体装置の能動領域から前記
能動領域の反対側に電極を取り出すことも可能である。
【図面の簡単な説明】
第1図は本発明の一実施例によるエツチング方法で用い
られる装置を示す図である。 1・・・・・・レーザー発生装置、2・・・・・・収光
レンズ、3・・・・・・石英反応管、4・・・・・・シ
リコン牛導体装置、5・・・・・・石英載物台、6・・
・・・・ガス導入路。

Claims (1)

    【特許請求の範囲】
  1. 半導体基体を選択的にエツチングする方法において、半
    導体物質が高温度で化学反応する腐食性ガス雰囲気中で
    、前記半導体基体にレーザービームを照射することによ
    ルエッチングすることを特徴とする半導体装置の製造方
    法。
JP1564283A 1983-02-02 1983-02-02 半導体装置の製造方法 Pending JPS59141233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1564283A JPS59141233A (ja) 1983-02-02 1983-02-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1564283A JPS59141233A (ja) 1983-02-02 1983-02-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59141233A true JPS59141233A (ja) 1984-08-13

Family

ID=11894366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1564283A Pending JPS59141233A (ja) 1983-02-02 1983-02-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59141233A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6153731A (ja) * 1984-08-24 1986-03-17 Anritsu Corp 紫外線によるエツチング方法及び装置
JPS6218035A (ja) * 1985-07-04 1987-01-27 ブリテイシユ・テレコミユニケ−シヨンズ・パブリツク・リミテツド・カンパニ エツチング方法
US7396742B2 (en) 2000-09-13 2008-07-08 Hamamatsu Photonics K.K. Laser processing method for cutting a wafer-like object by using a laser to form modified regions within the object
US7566635B2 (en) 2002-03-12 2009-07-28 Hamamatsu Photonics K.K. Substrate dividing method
US8058103B2 (en) 2003-09-10 2011-11-15 Hamamatsu Photonics K.K. Semiconductor substrate cutting method
US8865566B2 (en) 2002-12-03 2014-10-21 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6153731A (ja) * 1984-08-24 1986-03-17 Anritsu Corp 紫外線によるエツチング方法及び装置
JPS6218035A (ja) * 1985-07-04 1987-01-27 ブリテイシユ・テレコミユニケ−シヨンズ・パブリツク・リミテツド・カンパニ エツチング方法
US8946592B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7547613B2 (en) 2000-09-13 2009-06-16 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7396742B2 (en) 2000-09-13 2008-07-08 Hamamatsu Photonics K.K. Laser processing method for cutting a wafer-like object by using a laser to form modified regions within the object
US7592238B2 (en) * 2000-09-13 2009-09-22 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7615721B2 (en) 2000-09-13 2009-11-10 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7626137B2 (en) 2000-09-13 2009-12-01 Hamamatsu Photonics K.K. Laser cutting by forming a modified region within an object and generating fractures
US10796959B2 (en) 2000-09-13 2020-10-06 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8946591B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Method of manufacturing a semiconductor device formed using a substrate cutting method
US9837315B2 (en) 2000-09-13 2017-12-05 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8937264B2 (en) 2000-09-13 2015-01-20 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US9548246B2 (en) 2002-03-12 2017-01-17 Hamamatsu Photonics K.K. Substrate dividing method
US9553023B2 (en) 2002-03-12 2017-01-24 Hamamatsu Photonics K.K. Substrate dividing method
US9543207B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US9287177B2 (en) 2002-03-12 2016-03-15 Hamamatsu Photonics K.K. Substrate dividing method
US9142458B2 (en) 2002-03-12 2015-09-22 Hamamatsu Photonics K.K. Substrate dividing method
US9543256B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US11424162B2 (en) 2002-03-12 2022-08-23 Hamamatsu Photonics K.K. Substrate dividing method
US10622255B2 (en) 2002-03-12 2020-04-14 Hamamatsu Photonics K.K. Substrate dividing method
US9711405B2 (en) 2002-03-12 2017-07-18 Hamamatsu Photonics K.K. Substrate dividing method
US8889525B2 (en) 2002-03-12 2014-11-18 Hamamatsu Photonics K.K. Substrate dividing method
US10068801B2 (en) 2002-03-12 2018-09-04 Hamamatsu Photonics K.K. Substrate dividing method
US7566635B2 (en) 2002-03-12 2009-07-28 Hamamatsu Photonics K.K. Substrate dividing method
US8865566B2 (en) 2002-12-03 2014-10-21 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate
US8058103B2 (en) 2003-09-10 2011-11-15 Hamamatsu Photonics K.K. Semiconductor substrate cutting method

Similar Documents

Publication Publication Date Title
US4514895A (en) Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions
JPH0412615B2 (ja)
JP7024433B2 (ja) 不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法
KR940006280A (ko) 반도체장치와 그 제조방법 및 실리콘 절연기판의 제조방법
JPS6359251B2 (ja)
JPS61502922A (ja) 絶縁体上の半導体(soi)デバイス及びsoi ic製作法
US4347654A (en) Method of fabricating a high-frequency bipolar transistor structure utilizing permeation-etching
JPS59141233A (ja) 半導体装置の製造方法
KR970013198A (ko) 반도체 소자의 소자분리절연막 형성방법
JP2000091570A5 (ja)
JP2600827B2 (ja) 薄膜トランジスタの製造方法
KR970705833A (ko) 반도체장치의 제조방법(method for manufacturing semiconductor device)
JP2885843B2 (ja) 半導体装置の製造方法
NL9401371A (nl) Werkwijzen voor het vormen van een transistor die een emittor met verhoogd rendement heeft.
JPS5856457A (ja) 半導体装置の製造方法
JPH0251224A (ja) 不純物の注入方法
JPH01256124A (ja) Mos型半導体装置の製造方法
JPS62181423A (ja) 半導体装置の製造方法
JP3084089B2 (ja) 半導体装置用基板及びその製造方法
JPH04299535A (ja) 半導体装置の製造方法
KR100325077B1 (ko) 실리사이드막을구비한박막트랜지스터의형성방법
JPS63169760A (ja) 半導体装置の製造方法
TW202416369A (zh) 雷射切割裝置以及晶圓切割方法
JPH01313922A (ja) 半導体装置の製造方法
JPS58165317A (ja) 半導体単結晶膜の製造方法