KR940006280A - 반도체장치와 그 제조방법 및 실리콘 절연기판의 제조방법 - Google Patents

반도체장치와 그 제조방법 및 실리콘 절연기판의 제조방법 Download PDF

Info

Publication number
KR940006280A
KR940006280A KR1019930007222A KR930007222A KR940006280A KR 940006280 A KR940006280 A KR 940006280A KR 1019930007222 A KR1019930007222 A KR 1019930007222A KR 930007222 A KR930007222 A KR 930007222A KR 940006280 A KR940006280 A KR 940006280A
Authority
KR
South Korea
Prior art keywords
conductor
region
semiconductor
semiconductor device
substrate
Prior art date
Application number
KR1019930007222A
Other languages
English (en)
Other versions
KR100292330B1 (ko
Inventor
히로유키 미와
다카유키 고미
카츠유키 카토
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4112714A external-priority patent/JPH05315350A/ja
Priority claimed from JP4160263A external-priority patent/JPH0661243A/ja
Priority claimed from JP4160265A external-priority patent/JPH0669221A/ja
Priority claimed from JP4160264A external-priority patent/JPH0661244A/ja
Priority claimed from JP4162306A external-priority patent/JPH05335530A/ja
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR940006280A publication Critical patent/KR940006280A/ko
Application granted granted Critical
Publication of KR100292330B1 publication Critical patent/KR100292330B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66265—Thin film bipolar transistors

Abstract

본 발명의 목적은 베이스폭에 대해 좁은 폭의 베이스영역을 가지고, 매우 정확한 베이폭을 가지는 측면 바이폴라 트랜지스터를 구성할 수 있는 반도체소자와 그의 제조방법을 제공하는 것이다.
본 발명의 구성은 실리콘절연기판구조의 측면 바이폴라 트랜지스터를 형성함에 있어서, 단결정 실리콘으로 이루어진 반도체부로 구성된 트랜지스터 형성영역이 실리콘 산화기판과 같은 절연체기판위에 배열되고, 고집적 불순물 확산층이 배열된 후, 트랜지스터 형성영역위에 콜레터영역을 만들고, 베이스 취출 전극이 연결되고, 실리콘 산화막을 거쳐서, 베이스영역이 형성된다. 베이스 취출 전극이 폴리실리콘의 반막구조, 산화실리콘막, 박막구조의 측면에 형성된 폴리실리콘측벽에 의해 구성되고, 실리콘 산화막의 측벽은 베이스 취출전극위에 형성되고, 베이스 취출전극, 에미터취출전극, 콜렉터 취출전극이 측벽에 의해 분리되므로 측면 바이폴라 트랜지스터는 구성된다.

Description

반도체장치의 그 제조방법 및 실리콘 절연기판의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도에서 제1G도는 결합된 SOI의 제조방법을 니타낸 것이다.
제2A도에서 제2D도는 SOI바이플라 트랜지스터의 구조를 나타낸 것이다.
제3A도에서 제3D도는 관련된 기술의 또 다른 SOI바이폴라 트랜지스터의 제조방법을 나타낸 것이다.

Claims (51)

  1. 제1도체와 절연체를 포함하는 박막구조, 상기 박막구조의 하나의 측벽일부에 접촉된 제2도체를 포함하는 측벽, 상기 박막구조의 다른 측벽의 전체표면과 접촉하는 도체를 포함하는 측벽, 상기 제2도체를 포함하는 측벽과 접촉하는 도체를 포함하는 측벽, 상기 박막구조에 근접하여 기판반도체에 형성된 오목부를 포함하고, 상기 측벽이 상기 기판반도체의 오목부에 매설된 제3의 도체와 절연체를 포함하여 구성된 것을 특징으로하는 반도체 장치.
  2. 제1항에 있어서 제1 및 제2도체가 폴리 실리콘이나 폴리실리콘과 고온용융 금속과 폴리실리콘의 박막구조를 포함하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 제3도체가 폴리 실리콘을 포함하여 구성된 것을 특징으로하는 반도체 장치.
  4. 제1도체와 절연체를 포함하는 박막구조를 형성하는 공정, 상기 박막구조의 측벽의 전체표면과 접촉하는 제2도체를 포함하는 측벽을 형성하는 공정, 상기 도체를 포함하는 측벽과 상기 박막 구조의 불필요한 부분을 제거하는 도체를 포함하는 측벽을 형성하는 공정, 상기 도체를 포함하는 측벽과 상기 박막구조의 불필요한부분을 제거하는 공정, 상기 도체의 측벽과 접촉하는 도체를 포함하는 측벽을 형성하는 공정, 마스크로써 상기 도체의 측벽과 상기 박막구조를 이용하는 기판반도체의 부분을 제거하는 공정, 상기 기판 반도체의 제거된 부분으로 제3도체를 묻는 공정, 디퓨젼쏘스로 제3도체를 사용하는 디퓨젼 영역을 형성하는 공정을 포함하여 구성된 것을 특징으로하는 반도체장치의 제조방법.
  5. 제4항에 있어서, 제1 및 제2도체가 폴리실리폰이나 폴리실리콘과 고온용융금속의 박막구조로 구성된 것을 특징으로하는 반도체장치의 제조방법.
  6. 제4항 또는 제5항에 있어서, 제3도체가 폴리실리콘을 포함하여 구성된 것을 특징으로하는 반도체장치의 제조방법.
  7. 절연부분에 두는 반도체부분에 두개 이상의 디퓨젼영역을 형성한 구조를 가지고, 그내부에 상기 디퓨젼영역중의 하나에 대해 취출전극으로 자체배선정렬로 형성된 오목부를 형성하는 도체를 가지고 구성된 것을 특징으로하는 반도체장치.
  8. 제7항에 있어서, 각디퓨젼영역이 베이스영역인 바이폴라트랜지스터로 구성된 것을 특징으로하는 반도체장치.
  9. 두개이상의 디퓨젼영역이 절연부분에 위치하고 반도체부분에 형성되고, 하나의 디퓨젼영역에 대해 취출전극과 자체배선정렬로 형성된 오목부에 형성된 도체와 다른 디퓨젼영역이 상기 도체에 의해 취출되는 구성으로된 것을 특징으로하는 반도체장치.
  10. 제9항에 있어서, 각디퓨전영역이 베이스영역이고 다른 디퓨전영역이 에미터영역인 바이폴라트랜지스터를 포함하여 구성된 것을 특징으로하는 반도체장치.
  11. 적어도 두개 이상의 디퓨젼영역이 절연부분이 위치하는 반도체 부분에 형성되고, 측벽(디퓨젼쑈스)로서 상기 반도체 부분을 갖는 오목부에 형성된 도체를 디퓨젼쏘스로 이용하므로서 적어도 하나의 상기 디퓨젼영역을 형성하는 구조로 구성된 것을 특징으로하는 반도체장치.
  12. 제11항에 있어서, 어떤 하나의 디퓨젼영역에 대해 취출전극과 자체배선 정렬방식으로 배치하여 오목부를 형성하도록 구성된 것을 특징으로하는 반도체장치.
  13. 제11항 또는 제12항에 있어서, 디퓨젼쏘스로서 도체를 사용하여 형성된 디퓨젼영역이 베이스와 에미터의 하나 또는 모두인 바이폴라트랜지스터를 포함하는 반도체장치.
  14. 제12항 또는 제13항에 있어서, 오목부가 위치한 어느 하나의 디퓨젼영역의 취출전극이 베이스영역의 전극이 되는 바이폴라 트랜지스터를 포함하여 구성된 것을 특징으로하는 반도체장치.
  15. 상기디퓨전영역의 적어도 하나가 측벽으로서 상기 반도체 부분을 갖는 오목부에 형성된 도체를 디퓨전쏘스로 포함하여 적어도 하나의 상기 디퓨전영역을 가지고 상기 디퓨젼영역의 어느 하나가 상기 도체에 의해 취출되고, 절연부분이 위치한 반도체부분에 두개이상의 디퓨전영역이 형성된 구성으로된 것을 특징으로하는 반도체장치.
  16. 제15항에 있어서, 어떤 하나의 디퓨젼영역에 대해 취출전극을 자체배선 정열방식으로 위치시키므로서 오목부가 형성되도록 구성된 것을 특징으로하는 반도체장치.
  17. 제15항 또는 제16항에 있어서, 디퓨젼쏘스로서 도체를 사용하여 형성된 디퓨젼영역이 베이스와 에미터의 하나 혹은 모두인 바이폴라트랜지스터를 포함하여 구성된 것을 특징으로하는 반도체장치.
  18. 제16항 또는 제17항에 있어서, 오목부가 위치한 어느하나의 디퓨젼영역에 대한 취출전극이 베이스영역에 대한 취출영역인 바이폴라트랜지스터를 포함하여 구성된 것을 특징으로하는 반도체장치.
  19. 제16항에서 제18항 까지의 어느한항에 있어서, 상기 도체에 의해 취출을 전도하는 디퓨젼영역이 에미터영역인 바이폴라트랜지스터를 포함하는 반도체장치.
  20. 제7항에서 제19항중의 어느한항에 있어서, 어느한 디퓨젼영역이 베이스영역이고, 베이스취출전극이 상기 박막구조의 측벽의 일부와 접촉하는 도체와 절연체를 포함하는 박막구조로 구성된 바이폴라트랜지터를 포함하여 구성된 것을 특징으로하는 반도체장치.
  21. 제1도체와 절연체를 포함하는 박막구조, 상기박막구조의 측벽부분의 일부와 접촉하는 제2도체의측벽, 상기 제2도체를 포함하는 측벽과 접촉하는 제2절연체를 포함하는 측벽, 상기 측벽의 상기 절연체와 상기 박막구조와 인접하는 기판반도체에 형성된 오목부를 포함하여 구성된 것을 특징으로하는 반도체장치.
  22. 제21항에 있어서, 제1 및 제2도체가 폴리실리폰과 고온용융금속외 박막구조 혹은 폴리실리콘을 포함하여 구성된 것을 특징으로하는 반도체장치.
  23. 제21항 또는 제22항에 있어서, 제3도체가 폴리실리콘을 포함하여 구성된것을 특징으로하는 반도체장치.
  24. 제7항에서 제23항중의 어느한항에 있어서, 마스크영역으로서 디퓨젼영역의 어느하나에 대해 형성된 취출전극의 일부를 사용하는 동안 위치되어 지므로서 자체배선정렬방식으로 형성된 오목부가 형성되어 구성된 것을 특징으로하는 반도체장치.
  25. 제1도체와 절연체를 포함하는 박막구조를 형성하는 공정, 상기 박막구조의 측벽의 일부와 접촉하는 제2도체를 포함하는 측벽을 포함하는 측벽을 형성하는 공정, 상기 도체의 측벽과 접촉하는 절연체를 포함하는 측벽을 형성하는 공정, 마스크로서 상기 절연체와 상기 박막구조를 사용하는 기판반도체의 일부를 제거하는 공정, 상기 기판 반도체로부터 제거된 부분으로 제3도체를 매립하는 공정, 디퓨전쏘스로서 제3도체를 사용하는 디퓨전영역을 형성하는 공정을 포함하여 구성된 것을 특징으로하는 반도체장치의 제조방법.
  26. 제25항에 있어서, 제1 제2도체가 폴리실리콘과 고온용융금속 혹은 폴리실리콘을 포함하여 구성된 것을 특징으로하는 반도체장치의 제조방법.
  27. 제25항 또는 제26항에 있어서, 제3도체가 폴리실리콘을 포함하여 구성된 것을 특징으로하는 반도체장치의 제조방법.
  28. 절연부분에 위치한 반도체부분의 일부를 제거하는 공정, 상기 반도체부분으로부터 제거된 부분에 도체를 매립하는 공정, 마스크로서 상기 절연체와 상기 박막구조의 측벽을 사용하는 기판반도체를 일을 제거하는 공정, 상기 기판반도체로부티 제거된 부분에 제3도체를 매립하는 공정, 디퓨젼쏘스로서 제3도체를 사용하는 디퓨젼영역을 형성하는 공정을 포함하여 구성된것을 특징으로하는 반도체장치 제조방법.
  29. 제25항에 있어서, 제1 제2도체가 폴리실리콘 및 고온용융금속의 박막구조를 포함하여 구성된 것을 특징으로한는 반도체장치의 제조방법.
  30. 제25항 혹은 제26항에 있어서, 제3도체가 폴리실리콘을 포함하여 구성된 것을 특징으로하는 반도장치의 제조방법,
  31. 절연부분에 위치하는 반도체부분의 일부를 제거하는 공정, 반도체 부분으로부터 제거된 부분에 도체를 매립하는 공정, 디퓨젼쏘스로서 상기 도체를 사용하는 디퓨젼영역을 형성하는 공정, 마스크로서 도체를 사용하는 상기 절연부분의 일부를 제거하므로서 상기 반도체부분으로부터 제거될 상기부분에 매립된 적어도 상기 도체의 일부를 노출시키는 공정, 상기 도체의 상기 노출된 부분을 선택적으로 규소화합물화하는 공정을 포함하여 구성된 것을 특징으로하는 반도체장치의 제조방법.
  32. 제28항에 있어서, 반도체부분이 SOI구조를 포함하여 구성된 것을 특징으로하는 반도체장치의 제조방법.
  33. 제28항 또는 제29항에 있어서, 반도체장치가 바이폴라트랜지스터이고, 도체를 디퓨젼쏘스로 사용하는 디퓨젼영역을 형성하는 공정이 에미터와 베이스의 적어도 하나를 형성하는 공정으로 구성된 것을 특징으로하는 반도체장치의 제조방법.
  34. 제28항에서 제30항 중의 어느한항에 있어서, 도체가 폴리실리콘을 포함 구성된 것을 특징으로하는 반도체장치의 제조방법
  35. 절연부분내에 반도체부분이 형성된 기판상에 제1도체와 절연체를 포함하는 박막구조를 형성하는 공정, 상기 박막구조의 측벽의 한쪽 측면과 접촉하는 제2도체를 포함하는 측벽을 형성하는 공정, 상기 제2도체를 포함하는 측벽과 접촉하는 절연체를 포함하는 측벽을 형성하는 공정, 마스크로서 절연체와 상기 박막구조의 측벽을 사용하는 상기 반도체부분의 일부를 제거하는 공정, 반도체부분의 제거된 부분적으로 제3도체를 매립하는 공정, 디퓨젼쏘스로서 상기 제3도체를 사용하는 디퓨젼영역을 형성하는 공정, 마스크로서 상기 제3도체를 사용하는 상기 절연부분의 일부를 제거하고 따라서 반도체부분의 상기 제거된 부분에 묻힌 제3도체를 노출시키는 공정, 상기 제3도체의 노출된 부분을 선택적으로 규소화합물화하는 공정을 포함하여 구성된 것을 특징으로하는 반도체장치의 제조방법.
  36. 제32항에 있어서, 반도체부분이 SOI구조를 갖도록 구성된 것을 특징으로하는 반도체장치의 제조방법.
  37. 제32항 혹은 제33항에 있어서, 반도체장치가 바이폴라트랜지스터이고 디퓨젼쏘스로서 도체를 사용하는 디퓨젼영역을 형성하는 공정이 에미터와 베이스 중의 적어도 하나를 형성하는 공정으로 구성된 것을 특징으로하는 반도체장치의 제조방법.
  38. 제32항에서 제34항의 어느한항에 있어서, 제1 제2도체의 적어도 하나가 폴리실리콘과 고온용융금속의 박막구조 혹은 폴리실리콘을 포함하여 구성된 것을 특징으로하는 반도체장치의 제조방법.
  39. 제32항에서 제35항의 어느한항에 있어서, 제3도체가 폴리실리콘을 포함하도록 구성된 것을 특징으로하는 반도체장치의 제조방법.
  40. 에미터 취출영역이 실리콘 기판상에 형성되고, 절연층이 상기 에미터취출영역아래에 형성되고, 베이스 취출영역이 상기 절연층 아래에 형성되어 절연막상에 실리콘 기판내에 바이폴라트랜지스터를 가지는 구성으로된 것을 특징으로하는 반도체장치.
  41. 에미터 취출영역이 상기 실리콘기판내에 폴리실리콘으로 형성되고, 절연막이 상기 에미터취출영역아래에 형성되고, 베이스 취출영역이 상기 절연층 아래에 제1불순물로 형성되고, 에미터영역이 상기 에미터취출영역의 측면에 제2불순물로 헝성되고, 베이스 영역이 상기 베이스취출영역과 상기 에미터영역의 측면상에 제1불순물로 형성되고, 콜렉터영역이 상기 베이스영역의 측면상에 제2불순물로 형성되고, 콜렉터 취출영역이 상기 콜렉터영역의 측면상에 제2불순물로 형성된, 절연막상의 실리콘기판내에 바이폴라트랜지스터를 갖는 반도체장치.
  42. 에미터 취출영역이 상기 실리콘기판내에 폴리실리콘으로 형성되고, 절연층이 상기 에미터취출영역아래에 형성되고, 베이스 취출영역이 상기 절연층 아래에 제1불순물로 형성되고, 에미터영역이 상기 에미터취출영역의 측면에 제2불순물로 형성되고, 베이스 영역이 상기 베이스취출영역과 상기 에미터영역의 측면상에 제1불순물로 형성되고, 콜렉터영역이 상기 베이스영역의 측면상에 제2불순물로 헝성되고, 제1콜렉터취출영역이 상기 콜렉터영역의 측면상에 제2불순물로 형성되고, 제2콜렉터취출영역이 제1콜렉터취출영역의 측면상에 폴리실리콘으로 형성된 절연막상의 실리콘기판내에 바이폴라트랜지스터를 갖도록 구성된 것을 특징으로하는 반도체장치.
  43. 상기 실리콘기판의 제1예정영역에 제1불순물을 주입하는 공정, 상기 제1예정영역내에 실리콘을 제거하는 공정, 상기 제1예정영역의 표면에 절연층을 형성하는 공정, 상기 절연층에 폴리실리콘을 형성하는 공정, 상기 폴리실리콘에 제1불순물을 주입하고 열처리를 가하는 공정, 상기 실리콘기판의 제2예정영역에 접촉구멍을 여는공정, 상기 제1예정영역과 제2예정영역의 제2불순물을 주입한 다음 열처리를 가하는 공정을 포함하고 절연막상의 실리콘기판에 바이폴라 트랜지스터를 가지는 구성으로 된 것을 특징으로하는 반도체장치의 제조방법.
  44. 상기 실리콘기판의 제1예정영역에 제1불순물을 주입하는 공정, 제1예정영역과 제2예정영역에 실리콘을 제거하는 공정, 상기 제1예정영역에 절연층을 형성하는 공정, 상기 제1예정영역과 상기 제2예정영역에 폴리실리콘을 형성하는 공정, 상기 제1예정영역에 제1불순물을 주입하고 그 다음에 열처리를 가하는 공정, 상기 제1예정영역과 상기 제2예정영역에 제2불순물을 주입하고 그다음에 열처리를 가하는 공정을 포함하고 절연막상의 실리콘기판내에 바이폴라트랜지스터를 가지도록 구성된 것을 특징으로하는 반도체장치의 제조방법.
  45. 반도체기판과 결정성 실리콘막사이에 절연막이 산소의 이온투입과 연이은 익싸이머(excimer) 레이저빔의 방사에 의한 어닐링으로 형성되고 반도체기판상에 결정성 실리콘막을 가지도록 구성된 것을 특징으로하는 SOI 기판제조방법.
  46. 산소의 이은투입과 연이은 엑싸이머 레이저빔의 방사에 의해 반도체기판상에 절연막을 형성하고, 결정성 실리콘막이 그위에 형성되어 반도체기판상에 결정성 실리콘막을 갖도록 구성된 것을 특징으로하는 SOI기판제조방법.
  47. 산소이온투입과 연이은 엑싸이머레이저빔의 방사에 의해 절연막을 반도체기판에 형성하고, 결정성 실리콘막이 그위에 형성되고 실리콘막이 에피택셜 성장되고 반도체기판상에 결정성실리콘막을 가지도록 구성된 것을 특징으로 하는 SOI기판제조방법.
  48. 산소이온투입과 연이은 엑싸이머레이저빔의 방사에 의해 절연막을 반도체기판에 형성하고, 결정성 실리콘막이 그위에 형성되고 실리콘막이 에피택셜성장되고, 상기 산소이온투입과 상기 에피탤셜성장이 필요한 횟수동안 상기 실리콘층에 반복되고 반도체기판상에 결정성실리콘막을 가지도록 구성된 것을 특징으로 하는 SOI기판제조방법.
  49. 절연막이 산소이온투입과 연이은 엑싸이머레이저빔과 방사에 의한 어닐링에 의해 결정성 실리콘의 다수층 사이에 형성되고 반도체기판상에 결정성 실리콘막을 다수층 가지도록 구성된 것을 특징으로하는 SOI기판제조방법.
  50. 산소이온투입과 연이은 엑싸이머레이저빔에 의한 어닐링에의해 절연막이 결정실리콘의 다수층사이에 형성되고 실리콘층이 에피택셜 성장하고 반도체기판상에 결정성 실리콘막의 다수층을 가지도록 구성된 것을 특징으로 하는 SOI기판제조방법.
  51. 산소이온투입과 엑싸이머레이저빔의 방사에 의한 연이은 어닐링에의해 절연막이 결정실리콘의 다수층사이에 형성되고, 실리콘층이 에피택셜성장하고, 상기 산소이온투입과 상기 에픽택셜성장이 필요한 횟수만큼 반복되어 반도체기판상에 다수층의 결정실리콘막을 가지도록 구성된 것을 특징으로 하는 SOI기판제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930007222A 1992-05-01 1993-04-28 반도체장치와그제조방법및실리콘절연기판의제조방법 KR100292330B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP4112714A JPH05315350A (ja) 1992-05-01 1992-05-01 半導体装置およびその製造方法
JP92-112714 1992-05-01
JP4160263A JPH0661243A (ja) 1992-05-27 1992-05-27 半導体装置及び半導体装置の製造方法
JP92-160263 1992-05-27
JP92-160265 1992-05-27
JP4160265A JPH0669221A (ja) 1992-05-27 1992-05-27 半導体装置の製造方法
JP4160264A JPH0661244A (ja) 1992-05-27 1992-05-27 半導体装置及び半導体装置の製造方法
JP92-160264 1992-05-27
JP4162306A JPH05335530A (ja) 1992-05-28 1992-05-28 Ｓｏｉ基板の製造方法
JP92-162306 1992-05-28

Publications (2)

Publication Number Publication Date
KR940006280A true KR940006280A (ko) 1994-03-23
KR100292330B1 KR100292330B1 (ko) 2001-09-17

Family

ID=37526255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930007222A KR100292330B1 (ko) 1992-05-01 1993-04-28 반도체장치와그제조방법및실리콘절연기판의제조방법

Country Status (2)

Country Link
US (5) US5580797A (ko)
KR (1) KR100292330B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504163B1 (ko) * 2002-09-12 2005-07-27 주성엔지니어링(주) Ｓｏｉ 기판 및 그 제조방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292330B1 (ko) * 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
KR100218668B1 (ko) * 1996-12-14 1999-09-01 권혁준 바이폴라 소자의 컬랙터 장치 및 그 제조방법
US6081139A (en) * 1997-09-25 2000-06-27 Intel Corporation Differential amplifier with lateral bipolar transistor
JPH11243208A (ja) * 1998-02-26 1999-09-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6174779B1 (en) * 1998-03-13 2001-01-16 Kabushiki Kaisha Toshiba Method for manufacturing a lateral bipolar transistor
KR20010079918A (ko) * 1998-09-25 2001-08-22 야마모토 카즈모토 반도체 기판과 그 제조 방법, 및 그것을 이용한 반도체디바이스와 그 제조 방법
JP2001118857A (ja) 1999-10-15 2001-04-27 Matsushita Electronics Industry Corp 横型バイポーラトランジスタ及びその製造方法
TW493278B (en) * 1999-10-21 2002-07-01 Matsushita Electric Ind Co Ltd Lateral heterojunction bipolar transistor and method of fabricating the same
DE10117558A1 (de) * 2001-04-07 2002-10-10 Philips Corp Intellectual Pty Herstellung eines lateralen Bipolartransistors
US6645795B2 (en) * 2001-05-03 2003-11-11 International Business Machines Corporation Polysilicon doped transistor using silicon-on-insulator and double silicon-on-insulator
FR2824666B1 (fr) * 2001-05-09 2003-10-24 St Microelectronics Sa Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant
US7087979B1 (en) 2001-06-15 2006-08-08 National Semiconductor Corporation Bipolar transistor with an ultra small self-aligned polysilicon emitter
US8288239B2 (en) 2002-09-30 2012-10-16 Applied Materials, Inc. Thermal flux annealing influence of buried species
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US7115965B2 (en) * 2004-09-01 2006-10-03 International Business Machines Corporation Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation
DE102006007053B4 (de) * 2006-02-15 2008-08-14 Infineon Technologies Austria Ag Optimierte dielektrische Isolationsstrukturen und Verfahren zu deren Herstellung
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2014116342A (ja) * 2012-12-06 2014-06-26 Toshiba Corp 半導体装置の製造方法
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9059230B1 (en) 2014-01-10 2015-06-16 International Business Machines Corporation Lateral silicon-on-insulator bipolar junction transistor process and structure
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411051A (en) * 1964-12-29 1968-11-12 Texas Instruments Inc Transistor with an isolated region having a p-n junction extending from the isolation wall to a surface
US4381201A (en) * 1980-03-11 1983-04-26 Fujitsu Limited Method for production of semiconductor devices
JPS57112031A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Formation of insulating film
JPS57126131A (en) * 1981-01-28 1982-08-05 Toshiba Corp Manufacture of semiconductor device
JPS5873156A (ja) * 1981-10-28 1983-05-02 Hitachi Ltd 半導体装置
KR900001267B1 (ko) * 1983-11-30 1990-03-05 후지쓰 가부시끼가이샤 Soi형 반도체 장치의 제조방법
US4655849A (en) * 1985-05-22 1987-04-07 Eaton Corporation Semiconductor processing technique for generating dangling surface bonds and growing epitaxial layer by excimer laser
EP0251280A3 (en) * 1986-06-30 1989-11-23 Nec Corporation Method of gettering semiconductor wafers with a laser beam
JP2503460B2 (ja) * 1986-12-01 1996-06-05 三菱電機株式会社 バイポ−ラトランジスタおよびその製造方法
US4786608A (en) * 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
US5019525A (en) * 1987-08-18 1991-05-28 Texas Instruments Incorporated Method for forming a horizontal self-aligned transistor
JPS6467935A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Manufacture of semiconductor device
US4860077A (en) * 1987-09-28 1989-08-22 Motorola, Inc. Vertical semiconductor device having a sidewall emitter
JP2751237B2 (ja) * 1988-09-07 1998-05-18 ソニー株式会社 集積回路装置及び集積回路装置の製造方法
US5128271A (en) * 1989-01-18 1992-07-07 International Business Machines Corporation High performance vertical bipolar transistor structure via self-aligning processing techniques
US4953060A (en) * 1989-05-05 1990-08-28 Ncr Corporation Stackable integrated circuit chip package with improved heat removal
JP3163092B2 (ja) * 1990-08-09 2001-05-08 株式会社東芝 半導体装置の製造方法
US5212397A (en) * 1990-08-13 1993-05-18 Motorola, Inc. BiCMOS device having an SOI substrate and process for making the same
US5137837A (en) * 1990-08-20 1992-08-11 Hughes Aircraft Company Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate
US5298786A (en) * 1990-12-06 1994-03-29 International Business Machines Corp. SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same
US5204275A (en) * 1990-12-26 1993-04-20 North American Philips Corp. Method for fabricating compact bipolar transistor
JP3193736B2 (ja) * 1991-03-15 2001-07-30 富士通株式会社 半導体装置とその製造方法
US5376823A (en) * 1991-03-15 1994-12-27 Fujitsu Limited Lateral bipolar transistor and method of producing the same
JPH04356929A (ja) * 1991-06-03 1992-12-10 Hitachi Ltd 半導体装置
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
US5279987A (en) * 1991-10-31 1994-01-18 International Business Machines Corporation Fabricating planar complementary patterned subcollectors with silicon epitaxial layer
US5352624A (en) * 1992-01-23 1994-10-04 Sony Corporation SOI type semiconductor device and manufacturing method therefor
KR100292330B1 (ko) * 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
US5460982A (en) * 1993-07-02 1995-10-24 Siemens Aktiengesellschaft Method for manufacturing lateral bipolar transistors
US5374568A (en) * 1993-09-23 1994-12-20 Motorola, Inc. Method for forming a base link in a bipolar transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504163B1 (ko) * 2002-09-12 2005-07-27 주성엔지니어링(주) Ｓｏｉ 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR100292330B1 (ko) 2001-09-17
US5629217A (en) 1997-05-13
US5548156A (en) 1996-08-20
US5786258A (en) 1998-07-28
US5580797A (en) 1996-12-03
US5783472A (en) 1998-07-21

Similar Documents

Publication Publication Date Title
KR940006280A (ko) 반도체장치와 그 제조방법 및 실리콘 절연기판의 제조방법
EP0004298B1 (en) Method of fabricating isolation of and contact to burried layers of semiconductor structures
KR100592401B1 (ko) 실리콘 카바이드내의 자기 정렬된 전력 전계 효과트랜지스터
US4272880A (en) MOS/SOS Process
KR900001267B1 (ko) Soi형 반도체 장치의 제조방법
JPS6080276A (ja) 半導体素子の形成方法
CA1063731A (en) Method for making transistor structures having impurity regions separated by a short lateral distance
JPS63502390A (ja) 部分的誘電体分離半導体装置
EP0091686B1 (en) Semiconductor device having a diffused region of reduced length and method of fabricating the same
KR930011301A (ko) 서브-마이크로 메터 집적회로의 얕은 접합 형성방법
KR920001750A (ko) 반도체 장치 및 그 제조방법
US6800528B2 (en) Method of fabricating LDMOS semiconductor devices
US5246877A (en) Method of manufacturing a semiconductor device having a polycrystalline electrode region
KR940016938A (ko) 모스(mos) 트랜지스터 및 그 제조방법
EP0067419A2 (en) Method of manufacturing integrated circuit devices using dielectric isolation
US5179030A (en) Method of fabricating a buried zener diode simultaneously with other semiconductor devices
CN1008578B (zh) 绝缘体结构上的硅互联埋层
US5556793A (en) Method of making a structure for top surface gettering of metallic impurities
JPS6038864B2 (ja) 半導体装置
JP2508194B2 (ja) 半導体素子の製造方法
JPS641063B2 (ko)
JPS5837990B2 (ja) 半導体装置の製造方法
KR0143709B1 (ko) 반도체 소자의 소자분리막 형성방법
JPS6322065B2 (ko)
JPS60244036A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050302

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee