JPH05315350A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05315350A JPH05315350A JP4112714A JP11271492A JPH05315350A JP H05315350 A JPH05315350 A JP H05315350A JP 4112714 A JP4112714 A JP 4112714A JP 11271492 A JP11271492 A JP 11271492A JP H05315350 A JPH05315350 A JP H05315350A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- base
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】ＳＯＩ構造を有するバイポーラトランジスタ
で，そのベース幅の制御性が良く安定し、ベース抵抗の
小さいバイポーラトランジスタを提供する。 【構成】絶縁膜上のシリコン（ＳＯＩ構造）内に、バイ
ポーラトランジスタを有する半導体装置であって、シリ
コン基板内にポリシリコンでエミッター取り出し領域５
ａが形成され、上記エミッター取り出し領域５ａの下に
は絶縁層１ｃが形成され、上記エミッター取り出し領域
５ａの側部には第２の不純物でエミッター領域６ａが形
成され、上記エミッター領域６ａおよびベース取り出し
領域４ａの側部には、第１の不純物でベース領域７が形
成され、上記ベース領域７の側部には第２の不純物でコ
レクター領域３が形成され、コレクター領域３に隣接し
てコレクター取り出し領域６ｂが形成される。
で，そのベース幅の制御性が良く安定し、ベース抵抗の
小さいバイポーラトランジスタを提供する。 【構成】絶縁膜上のシリコン（ＳＯＩ構造）内に、バイ
ポーラトランジスタを有する半導体装置であって、シリ
コン基板内にポリシリコンでエミッター取り出し領域５
ａが形成され、上記エミッター取り出し領域５ａの下に
は絶縁層１ｃが形成され、上記エミッター取り出し領域
５ａの側部には第２の不純物でエミッター領域６ａが形
成され、上記エミッター領域６ａおよびベース取り出し
領域４ａの側部には、第１の不純物でベース領域７が形
成され、上記ベース領域７の側部には第２の不純物でコ
レクター領域３が形成され、コレクター領域３に隣接し
てコレクター取り出し領域６ｂが形成される。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に係わり、とりわけＳＯＩ（SiliconOn Insulato
r）構造の高性能なバイポーラトランジスターを有する
半導体装置および製造方法に関するものである。
造方法に係わり、とりわけＳＯＩ（SiliconOn Insulato
r）構造の高性能なバイポーラトランジスターを有する
半導体装置および製造方法に関するものである。
【０００２】
【従来の技術】低寄生容量、ラッチアップフリー、α−
線耐性向上等を目的としてＳＯＩ構造のバイポーラトラ
ンジスターの開発が進められており、図６は従来の方法
により作られたＳＯＩ構造のバイポーラトランジスター
の断面図である。
線耐性向上等を目的としてＳＯＩ構造のバイポーラトラ
ンジスターの開発が進められており、図６は従来の方法
により作られたＳＯＩ構造のバイポーラトランジスター
の断面図である。
【０００３】図６に示すバイポーラトランジスターは、
全面酸化した基板（ＳｉＯ2１）の上にＮ形シリコン基
板を貼り合わせ、素子分離を行ってフィールド酸化膜１
１およびＳｉＯ2１ｅを形成した後に、コレクター領域
上にコンタクトホールを開口する。次にポリシリコン、
ＳｉＯ2を順次Ｎ基板の全面に形成した後に、コレクタ
ー領域上のポリシリコン５ｃ、ＳｉＯ2１ｆを残してポ
リシリコン、ＳｉＯ2を除去する。次にボロンをＮ基板
の全面に注入した後、ＳｉＮサイドウォール２ａを形成
する。次にベース取り出し領域をレジストパターンで被
覆した後にヒ素をイオン注入する。この時、ＳｉＮサイ
ドウォール２ａの下のＰ形イオンは残り、その他の領域
のＰ形イオンはＮ+イオンにより補償され、Ｎ+拡散層６
ａ、Ｐ拡散層７が形成される。次に層間絶縁膜１２をパ
ターニングした後に、アルミニウムをＮ基板の表面に蒸
着して電極８を形成する。その結果、Ｎ+拡散層６ａが
エミッター領域、Ｐ拡散層７がベース領域、Ｎ拡散層３
がコレクター領域を形成する。
全面酸化した基板（ＳｉＯ2１）の上にＮ形シリコン基
板を貼り合わせ、素子分離を行ってフィールド酸化膜１
１およびＳｉＯ2１ｅを形成した後に、コレクター領域
上にコンタクトホールを開口する。次にポリシリコン、
ＳｉＯ2を順次Ｎ基板の全面に形成した後に、コレクタ
ー領域上のポリシリコン５ｃ、ＳｉＯ2１ｆを残してポ
リシリコン、ＳｉＯ2を除去する。次にボロンをＮ基板
の全面に注入した後、ＳｉＮサイドウォール２ａを形成
する。次にベース取り出し領域をレジストパターンで被
覆した後にヒ素をイオン注入する。この時、ＳｉＮサイ
ドウォール２ａの下のＰ形イオンは残り、その他の領域
のＰ形イオンはＮ+イオンにより補償され、Ｎ+拡散層６
ａ、Ｐ拡散層７が形成される。次に層間絶縁膜１２をパ
ターニングした後に、アルミニウムをＮ基板の表面に蒸
着して電極８を形成する。その結果、Ｎ+拡散層６ａが
エミッター領域、Ｐ拡散層７がベース領域、Ｎ拡散層３
がコレクター領域を形成する。
【０００４】
【発明が解決しようとする課題】しかしながら、図６に
示す方法によればベース領域７は、ＳｉＮ２ａのサイド
ウォールをヒ素イオンのマスクとすることによって形成
される。従ってベース領域の幅は、サイドウォールの幅
によって制御される。しかしこのサイドウォールの幅に
はバラツキが生じ、制御することが困難であるのでベー
ス幅の制御も難しくなり、問題となる。
示す方法によればベース領域７は、ＳｉＮ２ａのサイド
ウォールをヒ素イオンのマスクとすることによって形成
される。従ってベース領域の幅は、サイドウォールの幅
によって制御される。しかしこのサイドウォールの幅に
はバラツキが生じ、制御することが困難であるのでベー
ス幅の制御も難しくなり、問題となる。
【０００５】またベース取り出し領域は、ベースの幅方
向と直角な方向に形成されているので、ベース電流は経
路の長いパスを流れることになるのでその分ベース抵抗
が大きくなり問題となる。
向と直角な方向に形成されているので、ベース電流は経
路の長いパスを流れることになるのでその分ベース抵抗
が大きくなり問題となる。
【０００６】そこで本発明は、制御性の良い安定したベ
ース幅を持ち、ベース抵抗およびコレクター抵抗の小さ
いＳＯＩ構造のバイポーラトランジスターを有する半導
体装置およびその製造方法を提供することを目的とす
る。
ース幅を持ち、ベース抵抗およびコレクター抵抗の小さ
いＳＯＩ構造のバイポーラトランジスターを有する半導
体装置およびその製造方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記課題は、本発明によ
れば絶縁膜上のシリコン基板（ＳＯＩ構造）内にバイポ
ーラトランジスターを有する半導体装置であって、前記
シリコン基板内に、エミッター取り出し領域が形成さ
れ、前記エミッター取り出し領域の下には、絶縁膜が形
成され、前記絶縁膜の下にはベース取り出し領域が形成
されてなることを特徴とする半導体装置によって解決さ
れる。
れば絶縁膜上のシリコン基板（ＳＯＩ構造）内にバイポ
ーラトランジスターを有する半導体装置であって、前記
シリコン基板内に、エミッター取り出し領域が形成さ
れ、前記エミッター取り出し領域の下には、絶縁膜が形
成され、前記絶縁膜の下にはベース取り出し領域が形成
されてなることを特徴とする半導体装置によって解決さ
れる。
【０００８】また上記課題は、前記シリコン基板内にポ
リシリコンでエミッター取り出し領域が形成され、前記
エミッター取り出し領域の下には絶縁層が形成され、前
記エミッター取り出し領域の側部には、第２の不純物で
エミッター領域が形成され、前記エミッター領域および
前記ベース取り出し領域の側部には、第１の不純物でベ
ース領域が形成され、前記ベース領域の側部には第２の
不純物でコレクター領域が形成され、前記コレクター領
域の側部には、第２の不純物でコレクター取り出し領域
が形成されてなることを特徴とする半導体装置によって
解決される。
リシリコンでエミッター取り出し領域が形成され、前記
エミッター取り出し領域の下には絶縁層が形成され、前
記エミッター取り出し領域の側部には、第２の不純物で
エミッター領域が形成され、前記エミッター領域および
前記ベース取り出し領域の側部には、第１の不純物でベ
ース領域が形成され、前記ベース領域の側部には第２の
不純物でコレクター領域が形成され、前記コレクター領
域の側部には、第２の不純物でコレクター取り出し領域
が形成されてなることを特徴とする半導体装置によって
解決される。
【０００９】更に上記課題は、前記シリコン基板内にポ
リシリコンでエミッター取り出し領域が形成され、前記
エミッター取り出し領域の下には絶縁層が形成され、前
記エミッター取り出し領域の側部には第２の不純物でエ
ミッター領域が形成され、前記エミッター領域およびベ
ース取り出し領域の側部には、第１の不純物でベース領
域が形成され、前記ベース領域の側部には第１の不純物
でベース領域が形成され、前記ベース領域の側部には第
２の不純物でコレクター領域が形成され、前記コレクタ
ー領域の側部には、第２の不純物で第１のコレクター取
り出し領域が形成され、前記第１のコレクター取り出し
領域の側部にはポリシリコンで第２のコレクター取り出
し領域が形成されてなることを特徴とする半導体装置に
よって解決される。
リシリコンでエミッター取り出し領域が形成され、前記
エミッター取り出し領域の下には絶縁層が形成され、前
記エミッター取り出し領域の側部には第２の不純物でエ
ミッター領域が形成され、前記エミッター領域およびベ
ース取り出し領域の側部には、第１の不純物でベース領
域が形成され、前記ベース領域の側部には第１の不純物
でベース領域が形成され、前記ベース領域の側部には第
２の不純物でコレクター領域が形成され、前記コレクタ
ー領域の側部には、第２の不純物で第１のコレクター取
り出し領域が形成され、前記第１のコレクター取り出し
領域の側部にはポリシリコンで第２のコレクター取り出
し領域が形成されてなることを特徴とする半導体装置に
よって解決される。
【００１０】また上記課題は、本発明によれば絶縁膜上
のシリコン基板（ＳＯＩ構造）内にバイポーラトランジ
スターを有する半導体装置の製造方法であって、前記シ
リコン基板の第１の所定の領域に第１の不純物を注入す
る工程と、前記第１の所定の領域の前記シリコンを除去
する工程と、前記第１の所定の領域のシリコン表面に絶
縁膜を形成する工程と、前記絶縁層の上にポリシリコン
を形成する工程と、前記ポリシリコンに第１の不純物を
注入した後に熱処理を行う工程と、前記シリコン基板の
第２の所定の領域にコンタクトホールを開口する工程
と、前記第１の所定の領域および第２の所定の領域に第
２の不純物を注入した後に、熱処理を行う工程を含むこ
とを特徴とする半導体装置の製造方法によって解決され
る。
のシリコン基板（ＳＯＩ構造）内にバイポーラトランジ
スターを有する半導体装置の製造方法であって、前記シ
リコン基板の第１の所定の領域に第１の不純物を注入す
る工程と、前記第１の所定の領域の前記シリコンを除去
する工程と、前記第１の所定の領域のシリコン表面に絶
縁膜を形成する工程と、前記絶縁層の上にポリシリコン
を形成する工程と、前記ポリシリコンに第１の不純物を
注入した後に熱処理を行う工程と、前記シリコン基板の
第２の所定の領域にコンタクトホールを開口する工程
と、前記第１の所定の領域および第２の所定の領域に第
２の不純物を注入した後に、熱処理を行う工程を含むこ
とを特徴とする半導体装置の製造方法によって解決され
る。
【００１１】更に上記課題は前記シリコン基板の第１の
所定の領域に第１の不純物を注入する工程と、前記第１
の所定の領域および第２の所定の領域の前記シリコンを
除去する工程と、前記第１の所定の領域の表面に絶縁層
を形成する工程と、前記第１の所定の領域および前記第
２の所定の領域にポリシリコンを形成する工程と、前記
第１所定の領域および前記第２の所定の領域に第２の不
純物を注入した後に、熱処理を行うことを特徴とする半
導体装置の製造方法によって解決される。
所定の領域に第１の不純物を注入する工程と、前記第１
の所定の領域および第２の所定の領域の前記シリコンを
除去する工程と、前記第１の所定の領域の表面に絶縁層
を形成する工程と、前記第１の所定の領域および前記第
２の所定の領域にポリシリコンを形成する工程と、前記
第１所定の領域および前記第２の所定の領域に第２の不
純物を注入した後に、熱処理を行うことを特徴とする半
導体装置の製造方法によって解決される。
【００１２】
【作用】本発明によれば、図２（ｃ）に示す様にエミッ
ター取り出し領域５ａとベース取り出し領域４ａが絶縁
層１ｃを介して形成されることによりエミッター取り出
し領域５ａとベース取り出し領域４ａに注入した不純物
の拡散方向を横方向にのみ制御することが出来る様にな
り、ベース取り出し領域５ａをベース電流を経路の短い
ベースの幅方向あるいは深さの方向に流すことが出来る
様になりベース抵抗を小さくできる。
ター取り出し領域５ａとベース取り出し領域４ａが絶縁
層１ｃを介して形成されることによりエミッター取り出
し領域５ａとベース取り出し領域４ａに注入した不純物
の拡散方向を横方向にのみ制御することが出来る様にな
り、ベース取り出し領域５ａをベース電流を経路の短い
ベースの幅方向あるいは深さの方向に流すことが出来る
様になりベース抵抗を小さくできる。
【００１３】また本発明によれば、図２（ｃ）に示す様
にシリコン基板内ポリシリコンで形成されたエミッター
取り出し領域５ａ、エミッター取り出し領域５ａの下に
絶縁層１ｃ、絶縁層１ｃの下にベース取り出し領域４ａ
の構成により、エミッター取り出し領域５ａ、ベース取
り出し領域４ａに注入した不純物を横方向に制御するこ
とが出来る様になり、第２の不純物でエミッター領域６
ａ、第１の不純物でベース領域７を拡散により形成で
き、この拡散は制御性が良いため、エミッター取り出し
領域５ａ、ベース領域７、第２の不純物でコレクター領
域３、第２の不純物でコレクター取り出し領域６ｂを横
方向に形成したベース抵抗の小さい、安定した制御性の
良いベース幅を持つラテラルバイポーラトランジスター
を形成することが出来る。
にシリコン基板内ポリシリコンで形成されたエミッター
取り出し領域５ａ、エミッター取り出し領域５ａの下に
絶縁層１ｃ、絶縁層１ｃの下にベース取り出し領域４ａ
の構成により、エミッター取り出し領域５ａ、ベース取
り出し領域４ａに注入した不純物を横方向に制御するこ
とが出来る様になり、第２の不純物でエミッター領域６
ａ、第１の不純物でベース領域７を拡散により形成で
き、この拡散は制御性が良いため、エミッター取り出し
領域５ａ、ベース領域７、第２の不純物でコレクター領
域３、第２の不純物でコレクター取り出し領域６ｂを横
方向に形成したベース抵抗の小さい、安定した制御性の
良いベース幅を持つラテラルバイポーラトランジスター
を形成することが出来る。
【００１４】また本発明によれば、図４に示す様にポリ
シリコンで形成されたエミッター取り出し領域５ａ、絶
縁層１ｃ、ベース取り出し領域４ａが縦に並び、エミッ
ター取り出し領域５ａ、第２の不純物でエミッター領域
６ａ、第１の不純物でベース領域７、第２の不純物でコ
レクター領域３、第２の不純物で第１のコレクター取り
出し領域６ｂ、ポリシリコンで第２のコレクター取り出
し領域５ｂが横に並んで構成されるラテラルバイポーラ
トランジスターを形成することができ、第１のコレクタ
ー取り出し領域６ｃはコレクター領域３の中に深く形成
することが出来るため、その分コレクター領域３を小さ
くできるのでコレクター抵抗を小さくできる。
シリコンで形成されたエミッター取り出し領域５ａ、絶
縁層１ｃ、ベース取り出し領域４ａが縦に並び、エミッ
ター取り出し領域５ａ、第２の不純物でエミッター領域
６ａ、第１の不純物でベース領域７、第２の不純物でコ
レクター領域３、第２の不純物で第１のコレクター取り
出し領域６ｂ、ポリシリコンで第２のコレクター取り出
し領域５ｂが横に並んで構成されるラテラルバイポーラ
トランジスターを形成することができ、第１のコレクタ
ー取り出し領域６ｃはコレクター領域３の中に深く形成
することが出来るため、その分コレクター領域３を小さ
くできるのでコレクター抵抗を小さくできる。
【００１５】また本発明によれば、図１（ｂ）に示す様
にシリコン基板の第１の所定の領域に第１の不純物を注
入した後に、図１（ｃ）に示す様に第１の所定の領域の
シリコンを除去すると、第１の不純物でベース取り出し
領域４ａが形成され、第１の所定の領域の表面に絶縁層
１ｃを形成し、この絶縁層１ｃの上にポリシリコン５ａ
を形成し、次にこのポリシリコンに第１の不純物を注入
した後熱処理を行うことにより、絶縁層のＳｉＯ2１ｃ
があるために、ポリシリコン５ａおよびベース取り出し
領域４ａに注入された第１の不純物が横方向に拡散し、
接合できる。次にシリコン基板の第２の所定の領域にコ
ンタクトホールを開口した後に、第１の所定の領域およ
び第２の所定の領域に、第２の不純物を注入し熱処理を
行うことにより、第１の所定の領域に注入された第２の
不純物が横方向に拡散し、第１の不純物と補償した領域
がエミッター領域６ａ、第１の不純物が補償されなかっ
た領域がベース領域７、第２の所定の領域に注入された
第２の不純物の拡散により、コレクター取り出し領域６
ｂが形成される。
にシリコン基板の第１の所定の領域に第１の不純物を注
入した後に、図１（ｃ）に示す様に第１の所定の領域の
シリコンを除去すると、第１の不純物でベース取り出し
領域４ａが形成され、第１の所定の領域の表面に絶縁層
１ｃを形成し、この絶縁層１ｃの上にポリシリコン５ａ
を形成し、次にこのポリシリコンに第１の不純物を注入
した後熱処理を行うことにより、絶縁層のＳｉＯ2１ｃ
があるために、ポリシリコン５ａおよびベース取り出し
領域４ａに注入された第１の不純物が横方向に拡散し、
接合できる。次にシリコン基板の第２の所定の領域にコ
ンタクトホールを開口した後に、第１の所定の領域およ
び第２の所定の領域に、第２の不純物を注入し熱処理を
行うことにより、第１の所定の領域に注入された第２の
不純物が横方向に拡散し、第１の不純物と補償した領域
がエミッター領域６ａ、第１の不純物が補償されなかっ
た領域がベース領域７、第２の所定の領域に注入された
第２の不純物の拡散により、コレクター取り出し領域６
ｂが形成される。
【００１６】これによりエミッター取り出し領域５ａ、
エミッター領域６ａ、ベース領域７、コレクター領域
３、コレクター取り出し領域６ｂから構成され、ベース
抵抗の小さく、ベース幅の制御性の良いラテラルバイポ
ーラトランジスターを形成することができる。
エミッター領域６ａ、ベース領域７、コレクター領域
３、コレクター取り出し領域６ｂから構成され、ベース
抵抗の小さく、ベース幅の制御性の良いラテラルバイポ
ーラトランジスターを形成することができる。
【００１７】また本発明によれば、図３（ａ）に示す様
に第２の所定の領域のシリコンを除去し、図３（ｂ）に
示す様に第２の所定の領域にポリシリコン５ｂを形成
し、次に第２の所定の領域に第２の不純物を注入した後
熱処理を行うと、第２の不純物の拡散により第１のコレ
クター取り出し領域６ｃおよび第２のコレクター取り出
し領域５ｂが形成され、この第１のコレクター取り出し
領域６ｃをコレクター領域３の中に深く形成することが
出来る。
に第２の所定の領域のシリコンを除去し、図３（ｂ）に
示す様に第２の所定の領域にポリシリコン５ｂを形成
し、次に第２の所定の領域に第２の不純物を注入した後
熱処理を行うと、第２の不純物の拡散により第１のコレ
クター取り出し領域６ｃおよび第２のコレクター取り出
し領域５ｂが形成され、この第１のコレクター取り出し
領域６ｃをコレクター領域３の中に深く形成することが
出来る。
【００１８】
【実施例】以下、本発明による実施例を図面に基づいて
詳細に説明する。
詳細に説明する。
【００１９】図１〜図２は本発明による第１の実施例で
あり、ＳＯＩ構造バイポーラトランジスターの製造工程
における断面図である。
あり、ＳＯＩ構造バイポーラトランジスターの製造工程
における断面図である。
【００２０】図１（ａ）に示す様にＳｉＯ2１ａを埋め
込んで平坦化したＮ基板（Ｎ拡散層）３と、全面酸化
（ＳｉＯ2１）した基板を貼合わせ、表面を研磨する。
込んで平坦化したＮ基板（Ｎ拡散層）３と、全面酸化
（ＳｉＯ2１）した基板を貼合わせ、表面を研磨する。
【００２１】次に図１（ｂ）に示す様にＳｉＯ2を１０
０ｎｍの厚さに、ＳｉＮを１００ｎｍの厚さにＮ基板上
に順次形成した後、パターニングしＳｉＯ2１ｂ、Ｓｉ
Ｎ２を形成する。次にボロンを６０ＫｅＶのエネルギ
ー、７×１０13／ｃｍ2の濃度でＮ拡散層３にイオン注
入し、Ｐ+拡散層４を形成する。
０ｎｍの厚さに、ＳｉＮを１００ｎｍの厚さにＮ基板上
に順次形成した後、パターニングしＳｉＯ2１ｂ、Ｓｉ
Ｎ２を形成する。次にボロンを６０ＫｅＶのエネルギ
ー、７×１０13／ｃｍ2の濃度でＮ拡散層３にイオン注
入し、Ｐ+拡散層４を形成する。
【００２２】次に図１（ｃ）に示す様に、ＳｉＮ２およ
びＳｉＯ2１ａをマスクとしてＮ基板のシリコンを除去
し、Ｐ+拡散層４ａを形成し、次にＰ+拡散層４ａの表面
を選択酸化を行い、ＳｉＯ2１ｃを形成する。
びＳｉＯ2１ａをマスクとしてＮ基板のシリコンを除去
し、Ｐ+拡散層４ａを形成し、次にＰ+拡散層４ａの表面
を選択酸化を行い、ＳｉＯ2１ｃを形成する。
【００２３】次に図２（ａ）に示す様に、ポリシリコン
をＮ基板の全面に減圧ＣＶＤ法により形成した後に、溝
部のポリシリコン５ａを残して、その他のポリシリコン
を除去する。
をＮ基板の全面に減圧ＣＶＤ法により形成した後に、溝
部のポリシリコン５ａを残して、その他のポリシリコン
を除去する。
【００２４】次に図２（ｂ）に示す様にＮ基板の全面に
ボロンを５０ＫｅＶ、１×１０14〜３×１０14／ｃｍ2
の濃度でイオン注入した後に、８００℃の温度で３０分
間熱処理を行う。次に、コレクター取り出し領域上のＳ
ｉＮ２／ＳｉＯ2１ｂを異方性エッチングした後に、Ｎ
基板の全面にヒ素を６０ＫｅＶのエネルギー、１×１０
16〜３×１０16／ｃｍ2の濃度でイオン注入した後に、
８００℃で３０分間熱処理を行い、更に１０００〜１１
００℃で１０秒間熱処理を行うと、熱による横方向への
拡散によりＮ+拡散層６ａ、６ｂおよびＰ拡散層７が形
成される。
ボロンを５０ＫｅＶ、１×１０14〜３×１０14／ｃｍ2
の濃度でイオン注入した後に、８００℃の温度で３０分
間熱処理を行う。次に、コレクター取り出し領域上のＳ
ｉＮ２／ＳｉＯ2１ｂを異方性エッチングした後に、Ｎ
基板の全面にヒ素を６０ＫｅＶのエネルギー、１×１０
16〜３×１０16／ｃｍ2の濃度でイオン注入した後に、
８００℃で３０分間熱処理を行い、更に１０００〜１１
００℃で１０秒間熱処理を行うと、熱による横方向への
拡散によりＮ+拡散層６ａ、６ｂおよびＰ拡散層７が形
成される。
【００２５】次に図２（ｃ）に示す様に、アルミニウム
をＮ基板の全面に蒸着した後に、パターニングを行いエ
ミッター電極８、コレクター電極９を形成する。
をＮ基板の全面に蒸着した後に、パターニングを行いエ
ミッター電極８、コレクター電極９を形成する。
【００２６】これらにより、図２（ｃ）に示す様にエミ
ッター取り出し領域５ａ、エミッター領域６ａ、ベース
領域７、コレクター領域３、コレクター取り出し領域６
ｂが横方向に並び、エミッター取り出し領域５ａとＳｉ
Ｏ2１ｃを介してベース取り出し領域４ａから構成され
るＳＯＩ構造のラテラルバイポーラトランジスター（La
teral Biop Tr）が形成される。
ッター取り出し領域５ａ、エミッター領域６ａ、ベース
領域７、コレクター領域３、コレクター取り出し領域６
ｂが横方向に並び、エミッター取り出し領域５ａとＳｉ
Ｏ2１ｃを介してベース取り出し領域４ａから構成され
るＳＯＩ構造のラテラルバイポーラトランジスター（La
teral Biop Tr）が形成される。
【００２７】次に図３および図４は第２実施例であり、
ＳＯＩ構造のバイポーラトランジスターの製造工程断面
図である。
ＳＯＩ構造のバイポーラトランジスターの製造工程断面
図である。
【００２８】図４に示す様に、本実施例に示すバイポー
ラトランジスターは、ポリシリコンで形成されたエミッ
ター取り出し領域５ａ、エミッター領域６ａ、ベース領
域７、コレクター領域３、第１のコレクター取り出し領
域６ｃ、ポリシリコンで形成された第２のコレクター取
り出し領域５ａが横方向に並び、ＳｉＯ2１ｃを介して
エミッター取り出し領域５ａ、ベース取り出し領域４ａ
が形成されたラテラルバイポーラトランジスターであ
る。
ラトランジスターは、ポリシリコンで形成されたエミッ
ター取り出し領域５ａ、エミッター領域６ａ、ベース領
域７、コレクター領域３、第１のコレクター取り出し領
域６ｃ、ポリシリコンで形成された第２のコレクター取
り出し領域５ａが横方向に並び、ＳｉＯ2１ｃを介して
エミッター取り出し領域５ａ、ベース取り出し領域４ａ
が形成されたラテラルバイポーラトランジスターであ
る。
【００２９】図４に示したバイポーラの製造は、図１
（ａ）に示す方法と同様にして、ＳｉＯ2１ａを埋め込
んで平坦化したＮ基板と全面酸化（ＳｉＯ2１）した基
板を貼り合わせ表面側を研磨した後に、図１（ｂ）に示
す方法と同様にしてＳｉＯ2１ｂを１００ｎｍの厚さ
に、ＳｉＮ２を１００ｎｍの厚さに形成する。次にボロ
ンを６０ＫｅＶのエネルギー、７×１０13／ｃｍ2の濃
度でイオン注入を行う。
（ａ）に示す方法と同様にして、ＳｉＯ2１ａを埋め込
んで平坦化したＮ基板と全面酸化（ＳｉＯ2１）した基
板を貼り合わせ表面側を研磨した後に、図１（ｂ）に示
す方法と同様にしてＳｉＯ2１ｂを１００ｎｍの厚さ
に、ＳｉＮ２を１００ｎｍの厚さに形成する。次にボロ
ンを６０ＫｅＶのエネルギー、７×１０13／ｃｍ2の濃
度でイオン注入を行う。
【００３０】次に、図１（ｂ）に示すコレクター取り出
し領域上のＳｉＮ２／ＳｉＯ2１ｂを異方性エッチング
により除去した後に、図３（ａ）に示す様にエミッター
取り出し領域およびコレクター取り出し領域のＮ基板の
シリコンを除去する。次に、エミッター取り出し領域の
表面を選択的に酸化１ｃした後に、図３（ｂ）に示す様
にポリシリコンをＮ基板の全面に減圧ＣＶＤ法によりポ
リシリコンを形成した後に、エミッター取り出し領域５
ａ、コレクター取り出し領域５ｂを残して、その他のポ
リシリコンを除去する。
し領域上のＳｉＮ２／ＳｉＯ2１ｂを異方性エッチング
により除去した後に、図３（ａ）に示す様にエミッター
取り出し領域およびコレクター取り出し領域のＮ基板の
シリコンを除去する。次に、エミッター取り出し領域の
表面を選択的に酸化１ｃした後に、図３（ｂ）に示す様
にポリシリコンをＮ基板の全面に減圧ＣＶＤ法によりポ
リシリコンを形成した後に、エミッター取り出し領域５
ａ、コレクター取り出し領域５ｂを残して、その他のポ
リシリコンを除去する。
【００３１】次にコレクター取り出し領域にレジストパ
ターンを形成した後に、Ｎ基板の全面にボロンを５０Ｋ
ｅＶのエネルギー、１×１０14〜３×１０14／ｃｍ2の
濃度でイオン注入した後に、８００℃で３０分間熱処理
を行う。次にコレクター取り出し領域のレジストパター
ンを除去した後に、ヒ素を６０ＫｅＶのエネルギー、１
×１０16〜３×１０16／ｃｍ2の濃度でＮ基板の全面に
イオン注入した後に、まず８００℃で３０分間、その後
１０００〜１１００℃で１０秒間熱処理を行う。すると
図３（ｃ）に示す様に、Ｐ拡散層７がベース領域として
形成され、Ｎ+拡散層６ａがエミッター領域、Ｎ拡散層
３がコレクター領域、Ｎ+拡散層６ｃが第１のコレクタ
ー取り出し領域として形成される。
ターンを形成した後に、Ｎ基板の全面にボロンを５０Ｋ
ｅＶのエネルギー、１×１０14〜３×１０14／ｃｍ2の
濃度でイオン注入した後に、８００℃で３０分間熱処理
を行う。次にコレクター取り出し領域のレジストパター
ンを除去した後に、ヒ素を６０ＫｅＶのエネルギー、１
×１０16〜３×１０16／ｃｍ2の濃度でＮ基板の全面に
イオン注入した後に、まず８００℃で３０分間、その後
１０００〜１１００℃で１０秒間熱処理を行う。すると
図３（ｃ）に示す様に、Ｐ拡散層７がベース領域として
形成され、Ｎ+拡散層６ａがエミッター領域、Ｎ拡散層
３がコレクター領域、Ｎ+拡散層６ｃが第１のコレクタ
ー取り出し領域として形成される。
【００３２】次に、図４に示す様にアルミニウムをＮ基
板の全面に蒸着した後に、パターニングを行い、エミッ
ター電極８、コレクター電極９を形成する。このように
して図４に示したバイポーラトランジスターを得る。
板の全面に蒸着した後に、パターニングを行い、エミッ
ター電極８、コレクター電極９を形成する。このように
して図４に示したバイポーラトランジスターを得る。
【００３３】次に図５は第３の実施例であり、ベース電
極を示した断面図である。
極を示した断面図である。
【００３４】図５（ａ）は、全面酸化（ＳｉＯ2１）し
た基板の上に、ＳｉＯ2１ａを埋め込んだＮ基板が形成
され、このＮ基板の上にベース電極１０が形成されてい
る。ベース電極１０とベース領域７とはＰ+拡散層で形
成された、ベース取り出し領域４ｂおよび４ａを介して
接続されている。またベース取り出し領域４ａおよび４
ｂとエミッター取り出し領域５ａはＳｉＯ2１ｃおよび
１ａを介して形成され、エミッター取り出し領域５ａ、
エミッター領域６ａ、ベース領域７、コレクター領域
３、コレクター取り出し領域６ｂが横に並び、エミッタ
ー電極８、コレクター電極９、電極を挟んでＳｉＮ２／
ＳｉＯ2１ｂが形成されている。
た基板の上に、ＳｉＯ2１ａを埋め込んだＮ基板が形成
され、このＮ基板の上にベース電極１０が形成されてい
る。ベース電極１０とベース領域７とはＰ+拡散層で形
成された、ベース取り出し領域４ｂおよび４ａを介して
接続されている。またベース取り出し領域４ａおよび４
ｂとエミッター取り出し領域５ａはＳｉＯ2１ｃおよび
１ａを介して形成され、エミッター取り出し領域５ａ、
エミッター領域６ａ、ベース領域７、コレクター領域
３、コレクター取り出し領域６ｂが横に並び、エミッタ
ー電極８、コレクター電極９、電極を挟んでＳｉＮ２／
ＳｉＯ2１ｂが形成されている。
【００３５】また、ベース電極１０の下のベース取り出
し領域４ｂをボロンを注入したポリシリコンで形成する
ことも可能である。
し領域４ｂをボロンを注入したポリシリコンで形成する
ことも可能である。
【００３６】次に、図５（ｂ）は、Ｎ基板の下側の基板
にベース電極１０ａを形成したものであり、ＳｉＯ2１
ａを埋め込んで平坦化したＮ基板と全面酸化（ＳｉＯ2
１）した基板の中に、ベース電極１０ａをタングステン
ポリサイドあるいはボロンを注入したポリシリコンを埋
め込み貼り合わせたものである。
にベース電極１０ａを形成したものであり、ＳｉＯ2１
ａを埋め込んで平坦化したＮ基板と全面酸化（ＳｉＯ2
１）した基板の中に、ベース電極１０ａをタングステン
ポリサイドあるいはボロンを注入したポリシリコンを埋
め込み貼り合わせたものである。
【００３７】ベース電極１０ａは、ベース領域７とベー
ス取り出し領域４ａと介して接続されるようになり、ベ
ース抵抗の小さいラテラルバイポーラトランジスターを
形成する。
ス取り出し領域４ａと介して接続されるようになり、ベ
ース抵抗の小さいラテラルバイポーラトランジスターを
形成する。
【００３８】
【発明の効果】以上説明した様に、本発明によればＳＯ
Ｉ構造のラテラルバイポーラトランジスターにおいて、
ベース幅の制御性が良く、ベース抵抗およびコレクター
抵抗の小さい半導体装置を製造することが可能になる。
Ｉ構造のラテラルバイポーラトランジスターにおいて、
ベース幅の制御性が良く、ベース抵抗およびコレクター
抵抗の小さい半導体装置を製造することが可能になる。
【図１】第１の実施例であり、ＳＯＩ構造を有するバイ
ポーラトランジスター製造前半工程断面図である。
ポーラトランジスター製造前半工程断面図である。
【図２】第１の実施例であり、ＳＯＩ構造を有するバイ
ポーラトランジスター製造中半工程断面図である。
ポーラトランジスター製造中半工程断面図である。
【図３】第２の実施例であり、ＳＯＩ構造を有するバイ
ポーラトランジスター製造後半工程断面図である。
ポーラトランジスター製造後半工程断面図である。
【図４】第２の実施例であり、ＳＯＩ構造を有するバイ
ポーラトランジスター製造後半工程断面図である。
ポーラトランジスター製造後半工程断面図である。
【図５】第３の実施例であり、ＳＯＩ構造を有するバイ
ポーラトランジスターのベース電極の取り付け例を示す
断面図である。
ポーラトランジスターのベース電極の取り付け例を示す
断面図である。
【図６】従来のＳＯＩ構造を有するバイポーラトランジ
スターの断面図である。
スターの断面図である。
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ シリコン酸
化膜（ＳｉＯ2） ２ 窒化シリコン（ＳｉＮ） ２ａ ＳｉＮサイドウォール ３ コレクター領域（Ｎ拡散層） ４ Ｐ+ 拡散層 ４ａ，４ｂ ベース取り出し領域（Ｐ拡散層） ５ ポリシリコン ５ａ エミッター取り出し領域（ポリシリコン） ５ｂ 第２のコレクター取り出し領域（ポリシリコン） ６ａ エミッター領域（Ｎ+拡散層） ６ｂ コレクター取り出し領域 ６ｃ 第１のコレクター取り出し領域 ７ ベース領域（Ｐ+ 拡散） ８ エミッター電極（アルミニウム電極） ９ コレクター電極（アルミニウム電極） １０ ベース電極 １１ フィールド酸化膜 １２ 層間絶縁膜
化膜（ＳｉＯ2） ２ 窒化シリコン（ＳｉＮ） ２ａ ＳｉＮサイドウォール ３ コレクター領域（Ｎ拡散層） ４ Ｐ+ 拡散層 ４ａ，４ｂ ベース取り出し領域（Ｐ拡散層） ５ ポリシリコン ５ａ エミッター取り出し領域（ポリシリコン） ５ｂ 第２のコレクター取り出し領域（ポリシリコン） ６ａ エミッター領域（Ｎ+拡散層） ６ｂ コレクター取り出し領域 ６ｃ 第１のコレクター取り出し領域 ７ ベース領域（Ｐ+ 拡散） ８ エミッター電極（アルミニウム電極） ９ コレクター電極（アルミニウム電極） １０ ベース電極 １１ フィールド酸化膜 １２ 層間絶縁膜
Claims (5)
- 【請求項１】 絶縁膜上のシリコン基板内にバイポーラ
トランジスターを有する半導体装置であって、 前記シリコン基板内にエミッター取り出し領域が形成さ
れ、 前記エミッター取り出し領域の下には絶縁層が形成さ
れ、 前記絶縁層の下にはベース取り出し領域が形成されてな
ることを特徴とする半導体装置。 - 【請求項２】 絶縁膜上のシリコン基板内にバイポーラ
トランジスターを有する半導体装置であって、 前記シリコン基板内にポリシリコンでエミッター取り出
し領域が形成され、 前記エミッター取り出し領域の下には絶縁層が形成さ
れ、 前記絶縁層の下には第１の不純物でベース取り出し領域
が形成され、 前記エミッター取り出し領域の側部には、第２の不純物
でエミッター領域が形成され、 前記エミッター領域および前記ベース取り出し領域の側
部には、第１の不純物でベース領域が形成され、 前記ベース領域の側部には第２の不純物でコレクター領
域が形成され、 前記コレクター領域の側部には第２の不純物でコレクタ
ー取り出し領域が形成されてなることを特徴とする半導
体装置。 - 【請求項３】 絶縁膜上のシリコン基板内にバイポーラ
トランジスターを有する半導体装置であって、 前記シリコン基板内にポリシリコンでエミッター取り出
し領域が形成され、 前記エミッター取り出し領域の下には絶縁層が形成さ
れ、 前記絶縁層の下には第１の不純物でベース取り出し領域
が形成され、 前記エミッター取り出し領域の側部には、第２の不純物
でエミッター領域が形成され、 前記エミッター領域およびベース取り出し領域の側部に
は、第１の不純物でベース領域が形成され、 前記ベース領域の側部には第２の不純物でコレクター領
域が形成され、 前記コレクター領域の側部には、第２の不純物で第１の
コレクター取り出し領域が形成され、 前記第１のコレクター取り出し領域の側部には、ポリシ
リコンで第２のコレクター取り出し領域が形成されてな
ることを特徴とする半導体装置。 - 【請求項４】絶縁膜上のシリコン基板内にバイポーラト
ランジスターを有する半導体装置の製造方法であって、 前記シリコン基板の第１の所定の領域に第１の不純物を
注入する工程と、 前記第１の所定の領域のシリコンを除去する工程と、 前記第１の所定の領域の表面に絶縁層を形成する工程
と、 前記絶縁層の上にポリシリコンを形成する工程と、 前記ポリシリコンに第１の不純物を注入した後に、熱処
理を行なう工程と、 前記シリコン基板の第２の所定の領域にコンタクトホー
ルを開口する工程と、 前記第１の所定の領域および第２の所定の領域に第２の
不純物を注入した後に、熱処理を行なう工程を含むこと
を特徴とする半導体装置の製造方法。 - 【請求項５】絶縁膜上のシリコン基板内にバイポーラト
ランジスターを有する半導体装置の製造方法であって、 前記シリコン基板の第１の所定の領域に第１の不純物を
注入する工程と、 前記第１の所定の領域および第２の所定の領域の前記シ
リコンを除去する工程と、 前記第１の所定の領域の表面に絶縁層を形成する工程
と、 前記第１の所定の領域および前記第２の所定の領域にポ
リシリコンを形成する工程と、 前記第１の所定の領域に第１の不純物を注入した後に、
熱処理を行なう工程と、 前記第１の所定の領域および前記第２の所定の領域に第
２の不純物を注入した後に、熱処理を行なう工程を含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4112714A JPH05315350A (ja) | 1992-05-01 | 1992-05-01 | 半導体装置およびその製造方法 |
| KR1019930007222A KR100292330B1 (ko) | 1992-05-01 | 1993-04-28 | 반도체장치와그제조방법및실리콘절연기판의제조방법 |
| KR1019930007223A KR930021938A (ko) | 1992-04-30 | 1993-04-28 | 파워 트랜지스터 장치 |
| US08/245,767 US5580797A (en) | 1992-05-01 | 1994-05-18 | Method of making SOI Transistor |
| US08/319,150 US5629217A (en) | 1992-05-01 | 1994-10-06 | Method and apparatus for SOI transistor |
| US08/400,447 US5548156A (en) | 1992-05-01 | 1995-03-07 | Method and apparatus for SOI transistor |
| US08/786,879 US5786258A (en) | 1992-05-01 | 1997-01-23 | Method of making an SOI transistor |
| US08/787,797 US5783472A (en) | 1992-04-27 | 1997-01-23 | Method of making an SOI transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4112714A JPH05315350A (ja) | 1992-05-01 | 1992-05-01 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315350A true JPH05315350A (ja) | 1993-11-26 |
Family
ID=14593679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4112714A Pending JPH05315350A (ja) | 1992-04-27 | 1992-05-01 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315350A (ja) |
-
1992
- 1992-05-01 JP JP4112714A patent/JPH05315350A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62155552A (ja) | バイポ−ラ・トランジスタとｃｍｏｓトランジスタの同時製造方法 | |
| JPH04226064A (ja) | 半導体装置用の相互接続体及びその製造方法 | |
| JP2953425B2 (ja) | 半導体装置の製造方法 | |
| JP2509690B2 (ja) | 半導体装置 | |
| JPH0557741B2 (ja) | ||
| US6958282B1 (en) | SOI semiconductor configuration and method of fabricating the same | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JPH05315350A (ja) | 半導体装置およびその製造方法 | |
| JPH03262154A (ja) | ＢｉＣＭＯＳ型半導体集積回路の製造方法 | |
| JP2570749B2 (ja) | 半導体装置の製造方法 | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| JPH0541516A (ja) | 半導体装置及び製造方法 | |
| JPH0779126B2 (ja) | 半導体装置の製造方法 | |
| JP2792094B2 (ja) | 半導体装置の製造方法 | |
| JPH07335893A (ja) | 半導体装置 | |
| JP2708764B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 | |
| JPH04260331A (ja) | 半導体装置の製造方法 | |
| JPH0750306A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01157565A (ja) | Ｂｉ−ＭＯＳ集積回路装置の製造方法 | |
| JPS63108776A (ja) | 半導体装置の製造方法 | |
| JPH053210A (ja) | 半導体装置の製造方法 | |
| JPH04330775A (ja) | ＢｉＣＭＯＳ半導体集積装置の製造方法 | |
| JPH10270457A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0795573B2 (ja) | 半導体集積回路の製造方法 |