JPH0661243A

JPH0661243A - 半導体装置及び半導体装置の製造方法

Info

Publication number: JPH0661243A
Application number: JP4160263A
Authority: JP
Inventors: Hiroyuki Miwa; 浩之三輪
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-05-27
Filing date: 1992-05-27
Publication date: 1994-03-04

Abstract

(57)【要約】（修正有）【目的】ベース幅の寸法が狭く、かつベース幅の寸法
精度が高いベース領域を有するラテラルバイポーラトラ
ンジスタ等として具体化できる半導体装置及びその製造
方法の提供。【構成】絶縁部２内に位置する半導体部分10に２以
上の拡散領域が形成された構造を備え、いずれかの拡散
領域の取り出し電極に対して自己整合に形成された凹部
10ａ，10ｂ内に導伝体81，82が形成された半導体装置。
第１の導伝体51及び絶縁体52より積層構造体５を形
成、積層構造体の側壁部の一部に接する第２の導伝体の
サイドウォール61，62を形成、これに接する絶縁体のサ
イドウォール71，72を形成、サイドウォールをマスクと
して、基板半導体10の一部を除去、除去部10ａ，10ｂに
第３の導伝体81，82を埋め込む、該第３の導伝体を拡散
源として、拡散領域を形成する工程を含む半導体装置の
製造方法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置及び半導体
装置の製造方法に関する。本発明は、例えばラテラルバ
イポーラトランジスタ及びその製造方法として利用する
ことができる。また、特に、ＳＯＩ構造のラテラルバイ
ポーラトランジスタ及びその製造方法として利用でき
る。

【０００２】

【従来の技術】接合容量Ｃｊｓの低減、α線耐性の向上
等を図ることを目的として、ＳＯＩ構造のバイポーラト
ランジスタが提案されている。

【０００３】一方、バイポーラトランジスタの動作特性
を高める構造として、ベース幅を狭くすることが容易な
縦型（ラテラル）バイポーラトランジスタが提案されて
いる。

【０００４】縦型バイポーラトランジスタでは、寄生抵
抗を小さくするために、埋め込み層を形成することが一
般的である。この埋め込み層を形成した場合には、バイ
ポーラトランジスタの形成面積が大きくなるために、高
集積化が困難になる。

【０００５】そこで、ベース幅の縮小が容易なＳＯＩ構
造のラテラルバイポーラトランジスタが提案されてい
る。

【０００６】ＳＯＩ構造の半導体装置については数多く
の提案があり、その形成手段も多数あって、本発明をＳ
ＯＩ構造について適用する場合も、いずれの手段を用い
てもよいものであるが、その形成方法の一つとして、は
り合わせＳＯＩ構造の形成方法と称される手法が知られ
ている。以下この手法を例にとってＳＯＩ構造の形成に
ついて図３を参照して説明すると、以下のとおりである
（Extended Abstractsof the 21st Conference on Soli
d State Devices and Materials,Tokyo,1989,pp.89-92
のM.Hashimoto et.al.「Low Leakage SOIMOSFETs Fabri
cated Using aWafer Bonding Method」参照）。

【０００７】図２（ａ）に示すようにシリコン基板１
（一般に高平坦度シリコンウエーハを用いる。これを基
板Ａとする）の一方の側の面をフォトリソグラフィー技
術やエッチング技術を用いてパターニングし、１５００
Åあるいはこれより小さい位の深さの凹部を形成する。

【０００８】次に、この面にＳｉＯ₂膜をＣＶＤ等で形
成すること等によって絶縁部２を形成する。これによっ
て、図２（ｂ）に示すように、シリコン基板１の一方の
側に絶縁部２が形成された構造が得られる。絶縁部２
は、パターニングされたシリコン基板１の表面形状に従
って、図示の如く凹凸をもった膜として形成される。

【０００９】更にこの絶縁部２上に接着層３としてのポ
リシリコン膜等をＣＶＤ等により５μｍ厚程度で形成す
る（図３（ｃ））。接着層３であるポリシリコン膜は、
後の工程で別の基板（図２（ｅ）にＢで示す基板４）を
はり合わせる際に、高度に平滑なはり合わせ面を形成す
るためのものである。

【００１０】次に、接着層３の表面を平坦化研磨し、高
度に平滑な面とする（図２（ｄ））。ここで残膜として
接着層（ポリシリコン膜）が３μｍ厚かそれ以下になる
ようにする。

【００１１】この接着層３の研磨面に、別の基板４（こ
れを基板Ｂとする）を密着させる。密圧着によって両面
は接合し、この結果図２（ｅ）に示すような接合構造が
得られる。一般には、両面に介在する水ないしは水酸基
の作用による水素結合によって、しっかりとした接合が
達成されると言われている。これを通常、熱して熱接合
させ、きわめて強固なはり合わせを達成する。はり合わ
せ強度は一般に２００ｋｇ／ｃｍ²以上であり、場合に
よっては２，０００ｋｇ／ｃｍ²にもなる。はり合わせ
る別の基板４（基板Ｂ）は、基板１（基板Ａ）と同様な
シリコン基板を用いるのが通常である。はり合わせ後加
熱工程を経ることが多いので、熱膨張等の物性が等しい
ものでないと、不都合が生じるおそれがあるからであ
る。このような問題がなければ、例えば図２に示す従来
技術にあっては別の基板４は支持台としての役割を果た
すだけであるので、これは必ずしもシリコン基板である
必要はない。但し、はり合わせる別の基板４（基板Ｂ）
の方にも素子を形成する場合は、素子形成可能な半導体
基板であることが要される。

【００１２】次に、基板１を研削し、基板１のシリコン
部分が残膜として５μｍ程度かそれ以下になるようにし
て、図２（ｆ）の構造とする。図２（ｆ）は、図２
（ｅ）と上下が逆になっているが、これは、この研削
や、次の選択研磨のため、上下を逆にして基板１を上側
にしたためである。

【００１３】次いで、選択研磨を行う。ここでは、丁度
絶縁部２が露出するまで、精密な仕上げの研磨で行う。
これにより、図２（ｇ）に示すように、凹凸のある絶縁
部２に囲まれて、この絶縁部２上にシリコン部分10が存
在する構造が得られる。このシリコン部分10がＳＯＩ膜
となる。このように絶縁部２上にシリコン部分10が存在
する構造（ＳＯＩ構造）について、そのシリコン部分10
に各素子を形成する。図２（ｇ）に示すように、各シリ
コン部分10が絶縁部２に囲まれているので、当初より完
全な素子分離がなされた構成となっている。

【００１４】上記説明したような手法により形成される
如き各種のＳＯＩ構造を利用してラテラルバイポーラト
ランジスタを形成する場合について、次に述べる。即
ち、公知のＳＯＩ構造のラテラルバイポーラトランジス
タを、図３により説明すると、次のとおりである。図３
（ａ）は概略構成平面図、図３（ｂ）は概略構成断面図
で図３（ｂ）のＩＩＩ−ＩＩＩ線断面に対応する。

【００１５】図３（ｂ）に示すように、絶縁部（例え
ば、酸化シリコン基板等の絶縁基板）２上には、単結晶
シリコンよりなる半導体部分10から構成されたトランジ
スタ形成領域が設けられている。

【００１６】上記トランジスタ形成領域には、エミッタ
領域３Ｅ、ベース領域３Ｂ、コレクタ領域３Ｃ、及びコ
レクタコンタクト形成のための高濃度不純物拡散領域
（図の右側のｎ⁺部分）が設けられている。上記コレク
タ領域３Ｃは、上記トランジスタ形成領域で形成されて
いる。

【００１７】更に、上記トランジスタ形成領域上には、
図３（ａ），（ｂ）に示すように、酸化シリコン膜３Ａ
を介して、ベース領域３Ｂに接続するベース取り出し電
極３Ｄが形成されており、当該ベース取り出し電極３Ｄ
は、ポリシリコン３Ｆ、酸化シリコン膜３Ａの積層構造
及びこの積層構造の側部に形成されたポリシリコンのサ
イドウォール３Ｇよりなる。更に、前記ベース取り出し
電極の側部には、酸化シリコン膜のサイドウォール３Ｈ
が形成され、当該サイドウォール３Ｈにより、ベース取
り出し電極３Ｄと、エミッタ取り出し電極（図示せ
ず）、コレクタ取り出し電極（図示せず）とが分離され
ている。

【００１８】上記の如く、ラテラルバイポーラトランジ
スタが構成される。なお図２（ａ）中、３Ｉは外部ベー
ス電極である。

【００１９】次に、上記ラテラルバイポーラトランジス
タの製造方法を、図４の製造工程図により説明する。

【００２０】図４（ａ）に示すように、絶縁部２（例え
ば酸化シリコン基板である絶縁性基板）上に、単結晶シ
リコンよりなる薄膜半導体部分10を形成する。これは前
記ＳＯＩ構造で形成できる。その薄膜半導体部分10はＮ
型に不純物が導入されている。

【００２１】その後、化学気相成長法によって、酸化シ
リコン膜３Ｊ及びＰ⁺多結晶シリコン３Ｋを形成する。

【００２２】次に、図４（ｂ）に示すように、前記Ｐ⁺
多結晶シリコン３Ｋと酸化シリコン膜３Ｊの積層膜を加
工し、ポリシリコン３Ｆと酸化シリコン３Ａとする。こ
の時の加工幅が、コレクタ長となる。

【００２３】ひき続き、化学気相成長法及びそれに引き
続く異方性エッチングにより、エミッタ側の側壁に、多
結晶シリコンのサイドウォール３Ｇを形成する。当該サ
イドウォール３Ｇはベースコンタクトとして機能する。

【００２４】次に、エミッタ側をレジストで覆った後、
全面にＮ⁺のイオン注入を行う。これにより、コレクタ
コンタクト形成のための高濃度不純物拡散領域を形成す
る。

【００２５】ひき続き、化学気相成長法及びそれにひき
続く異方性エッチングにより、前記Ｐ⁺多結晶シリコン
３Ｆと酸化シリコン膜３Ａの積層膜の側壁に、酸化シリ
コン膜のサイドウォール３Ｈ′を形成する。ひき続き、
全面にベースのイオン注入を行う。この時点での断面構
造を示したのが図４（ｃ）である。

【００２６】次に、全面にＮ⁺イオン注入を行い、エミ
ッタを形成する。ひき続き、化学気相成長法及びそれに
ひき続く異方性エッチングにより、前記Ｐ⁺多結晶シリ
コン３Ｆと酸化シリコン膜３Ａの積層膜の側壁に、比較
的厚膜の酸化シリコン膜のサイドウォール３Ｈを形成し
た後、シリサイド化プロセスを行う。シリサイド部分を
符号３Ｌで示す。前記サイドウォール３Ｈは、シリサイ
ド３Ｌをエミッタ，ベース接合から遠ざける働きを果た
すものであるので、厚さは比較的大きくする必要があ
る。これにより、図４（ｄ）の断面構造を得る。上記の
如くして、ラテラルバイポーラトランジスタが形成され
る。

【００２７】

【発明が解決しようとする課題】しかしながら、図５に
示した２次元不純物プロファイルからも理解できるよう
に、ベース及びエミッタを上方からのサイド拡散により
形成する形となるため、ベース領域の幅に、深さ方向の
バラツキが生じる。

【００２８】具体的には、表面から遠ざかるにつれてベ
ース領域の幅が広がり、この部分での電流増幅率ｈ_FEの
低下や遮断周波数ｆ_Tの低下といった悪影響をひき起こ
す。このことは、ＳＯＩシリコン膜厚のバラツキによる
特性バラツキの原因となる。

【００２９】また、上記従来のラテラルバイポーラトラ
ンジスタは、酸化シリコン膜のサイドウォール３Ｈ′を
マスクとしてイオン注入を行い、その後上方からの拡散
により、ベース及びエミッタを形成するので、ベース領
域の幅は、酸化シリコン膜のサイドウォール３Ｈ′の幅
に影響されやすく、その後の熱処理によっても規定され
る。

【００３０】従って、ベース領域の幅は、酸化シリコン
膜のサイドウォール３Ｈ′の幅と熱処理条件により変動
し、電流増幅率ｈ_FEや遮断周波数ｆ_T等の電気特性がば
らつく。

【００３１】

【発明の目的】本発明は、ベース幅の寸法が狭く、かつ
ベース幅の寸法精度が高いベース領域を有するラテラル
バイポーラトランジスタ等として具体化できる半導体装
置を提供することを目的とし、またその製造方法を提供
することを目的とする。

【００３２】

【課題を解決するための手段】本出願の請求項１の発明
は、絶縁部内に位置する半導体部分に２以上の拡散領域
が形成された構造を備えた半導体装置であって、いずれ
かの拡散領域の取り出し電極に対して自己整合に形成さ
れた凹部内に導伝体が形成されていることを特徴とした
半導体装置であって、これにより上記目的を達成したも
のである。

【００３３】本出願の請求項２の発明は、前記いずれか
の拡散領域が、ベース領域であり、バイポーラトランジ
スタを構成するものである請求項１に記載の半導体装置
であって、これにより上記目的を達成したものである。

【００３４】本出願の請求項３の発明は、絶縁部内に位
置する半導体部分に２以上の拡散領域が形成された構造
を備えた半導体装置であって、いずれかの拡散領域の取
り出し電極に対して自己整合に形成された凹部内に導伝
体が形成され、該導伝体により他の拡散領域の取り出し
を行うことを特徴とした半導体装置であって、これによ
り上記目的を達成したものである。

【００３５】本出願の請求項４の発明は、前記いずれか
の拡散領域がベース領域であり、前記他の拡散領域がエ
ミッタ領域であり、バイポーラトランジスタを構成する
ものである請求項３に記載の半導体装置であって、これ
により上記目的を達成したものである。

【００３６】本出願の請求項５の発明は、絶縁部内に位
置する半導体部分に２以上の拡散領域が形成された構造
を備えた半導体装置であって、前記拡散領域の少なくと
もいずれか１つは、前記半導体部分を一側壁とする凹部
に形成された導伝体を拡散源として形成されたことを特
徴とした半導体装置であって、これにより上記目的を達
成したものである。

【００３７】本出願の請求項６の発明は、前記凹部が、
いずれかの拡散領域の取り出し電極に対して自己整合的
に位置を定めて形成されたものである請求項５に記載の
半導体装置であって、これにより上記目的を達成したも
のである。

【００３８】本出願の請求項７の発明は、前記導伝体を
拡散源として形成された拡散領域が、ベース、エミッタ
のいずれか一方もしくは双方であり、バイポーラトラン
ジスタを構成するものである請求項５または６に記載の
半導体装置であって、これにより上記目的を達成したも
のである。

【００３９】本出願の請求項８の発明は、前記凹部が位
置決めされる前記いずれかの拡散領域の取り出し電極
が、ベース領域の取り出し電極であり、バイポーラトラ
ンジスタを構成するものである請求項６または７に記載
の半導体装置であって、これにより上記目的を達成した
ものである。

【００４０】本出願の請求項９の発明は、絶縁部内に位
置する半導体部分に２以上の拡散領域が形成された構造
を備えた半導体装置であって、前記拡散領域の少なくと
もいずれか１つは、前記半導体部分を一側壁とする凹部
に形成された導伝体を拡散源として形成され、かつ該導
伝体によりいずれかの拡散領域の取り出しを行うことを
特徴とした半導体装置であって、これにより上記目的を
達成したものである。

【００４１】本出願の請求項10の発明は、前記凹部が、
いずれかの拡散領域の取り出し電極に対して自己整合的
に位置を定めて形成されたものである請求項９に記載の
半導体装置であって、これにより上記目的を達成したも
のである。

【００４２】本出願の請求項11の発明は、前記導伝体を
拡散源として形成された拡散領域が、ベース、エミッタ
のいずれか一方もしくは双方であり、バイポーラトラン
ジスタを構成するものである請求項９または10に記載の
半導体装置であって、これにより上記目的を達成したも
のである。

【００４３】本出願の請求項12の発明は、前記凹部が位
置決めされる前記いずれかの拡散領域の取り出し電極
が、ベース領域の取り出し電極であり、バイポーラトラ
ンジスタを構成するものである請求項10または11のいず
れか記載の半導体装置であって、これにより上記目的を
達成したものである。

【００４４】本出願の請求項13の発明は、前記導伝体に
より取り出しを行う拡散領域がエミッタ領域であり、バ
イポーラトランジスタを構成するものである請求項10な
いし12のいずれか記載の半導体装置であって、これによ
り上記目的を達成したものである。

【００４５】本出願の請求項14の発明は、拡散領域のい
ずれかがベース領域であり、ベース取り出し電極が、導
伝体及び絶縁体より形成された積層構造体及び該積層構
造体の側壁部の一部に接する導伝体より形成され、バイ
ポーラトランジスタを構成するものである請求項１ない
し13のいずれか記載の半導体装置であって、これにより
上記目的を達成したものである。

【００４６】本出願の請求項15の発明は、第１の導伝体
及び絶縁体よりなる積層構造体と、前記積層構造体の側
壁部の一部に接する第２の導伝体のサイドウォールと、
前記第２の導伝体のサイドウォールに接する絶縁体のサ
イドウォールと、前記積層構造体及び絶縁体のサイドウ
ォールに近接して、形成された基板半導体の凹部と、前
記基板半導体の凹部に込め込まれた第３の導伝体とから
なる半導体装置であって、これにより上記目的を達成し
たものである。

【００４７】本出願の請求項16の発明は、第１及び第２
の導伝体を多結晶シリコン、もしくは、多結晶シリコン
と高融点金属との積層構造としたところの請求項15に記
載の半導体装置であって、これにより上記目的を達成し
たものである。

【００４８】本出願の請求項17の発明は、第３の導伝体
を多結晶シリコンとしたところの請求項15または16に記
載の半導体装置であって、これにより上記目的を達成し
たものである。

【００４９】本出願の請求項18の発明は、自己整合的に
形成される凹部が、前記いずれかの拡散領域の取り出し
電極の形成部分をマスク領域にして形成することによる
位置決めして形成されるものである請求項１ないし17の
いずれか記載の半導体装置であって、これにより上記目
的を達成したものである。

【００５０】本出願の請求項19の発明は、第１の導伝体
及び絶縁体よりなる積層構造体を形成する工程と、前記
積層構造体の側壁部の一部に接する第２の導伝体のサイ
ドウォールを形成する工程と、前記導伝体のサイドウォ
ールに接する絶縁体のサイドウォールを形成する工程
と、前記積層構造体及び絶縁体のサイドウォールをマス
クとして、基板半導体の一部を除去する工程と、前記基
板半導体の除去部に第３の導伝体を埋め込む工程と、該
第３の導伝体を拡散源として、拡散領域を形成する工程
とを含む半導体装置の製造方法であって、これにより上
記目的を達成したものである。

【００５１】本出願の請求項20の発明は、第１及び第２
の導伝体を多結晶シリコン、もしくは、多結晶シリコン
と高融点金属との製造構造としたところの請求項19に記
載の半導体装置の製造方法であって、これにより上記目
的を達成したものである。

【００５２】本出願の請求項21の発明は、第３の導伝体
を多結晶シリコンとしたところの請求項19または20記載
の半導体装置の製造方法であって、これにより上記目的
を達成したものである。

【００５３】本出願の発明のにおいては、シリコン基板
等の半導体部分内に概略均一濃度の不純物拡散源を凹部
に埋め込んだ構成しと、ベース及びエミッタ等の拡散領
域を前記不純物拡散源からの拡散により形成することが
でき、及び／または前記概略均一濃度の不純物拡散源
を、ベース等の取り出し電極に対して自己整合で形成し
て、位置決めすることができる。

【００５４】

【作用】本出願の発明によれば、半導体装置（ラテラル
バイポーラトランジスタ等）の拡散領域（ベース及びエ
ミッタ等）をシリコン等の半導体部分に埋め込まれた概
略均一濃度の不純物拡散源からの拡散により形成するこ
とで、拡散領域幅（ベース幅等）の寸法が狭く、かつ該
拡散領域の深さ方向のバラツキが無いベース領域等拡散
領域の形成が可能となる。

【００５５】更に、前記概略均一濃度の不純物拡散源
を、拡散領域の取り出し電極（ベース取り出し電極等）
に対して自己整合で形成することにより、素子領域の縮
小を図り、素子特性の向上、集積度の向上に寄与するこ
とが可能となる。

【００５６】また、シリサイド化のための比較的厚いＳ
ｉＯ₂の形成などが不要で、プロセスを簡単にできる。

【００５７】

【実施例】以下、本発明の具体的な実施例を図面を用い
て説明する。但し当然ではあるが、本発明は実施例によ
り限定されるものではない。

【００５８】実施例１この実施例は、ＳＯＩラテラルバイポーラトランジスタ
について、本出願の発明を適用したものである。図１各
図を参照する。

【００５９】図１（ａ）に示すように、絶縁性基板（例
えば酸化シリコン基板）である絶縁部２上に、単結晶シ
リコンよりなる薄膜層を形成し、半導体部分10とする。
この薄膜層半導体部分10にはＮ型に不純物が導入されて
いる。この構成の形成のためには、既存のウエーハはり
合わせ技術（例えば前述の説明参照）と、選択酸化技術
を用いることができる。

【００６０】次に、図１（ｂ）に示すように、ＣＶＤに
よりＳｉＯ₂等の薄い酸化膜11を形成し、図示の如く単
結晶シリコン薄膜層である半導体部分10の一部が露出す
る形に、この薄い酸化膜11を開口する。

【００６１】次に、図１（ｃ）に示すように、ＣＶＤに
よりシリコン窒化膜50、及び第１の導伝体としてのＰ⁺
多結晶シリコン51と絶縁体である酸化シリコン膜52との
積層膜５を形成する。その後、前記シリコン窒化膜50、
Ｐ⁺多結晶シリコン51と酸化シリコン膜52の積層膜５を
加工する。この時、前記積層膜５の一端が、前記図１
（ｂ）の薄い酸化膜11を被覆するように加工する。しか
も、この被覆する側の薄い酸化膜を残存させることが必
要となるため、例えば、ＣＨ₂Ｆ₂＋ＣＯ₂ガスによる
異方性エッチング技術を用いて、シリコン窒化膜50の加
工を行う。これにより、シリコン窒化膜50の対酸化膜11
高選択比エッチングが可能となる。また、この加工幅
は、コレクタ長となる。

【００６２】次に、図１（ｄ）に示すように、ひき続
き、化学気相成長法及びそれにひき続く異方性エッチン
グにより、前記積層膜５の側壁に、第２の導伝体として
多結晶シリコンのサイドウォール61，62を形成する。当
該サイドウォール61，62はベースコンタクトとして機能
する。しかも、図１（ｃ）にて、前記積層膜５の一端に
薄い酸化膜11が残存させてあるため、この部分における
当該サイドウォール61は、単結晶シリコン薄膜層である
半導体部分10と接続されない。従って、ベースコンタク
トとして機能する当該サイドウォール62は、前記積層膜
５の側壁の一端（図の左側の端）のみで、単結晶シリコ
ン薄膜層である半導体部分10と接続することが可能とな
る。

【００６３】更にひき続き、化学気相成長法及びそれに
ひき続く異方性エッチングにより、前記積層膜５の側壁
に、酸化シリコン膜により絶縁体のサイドウォール71，
72を形成する。当該サイドウォール71，72はベースコン
タクトと、その後形成するエミッタコンタクトとの分離
膜として機能する。

【００６４】その後、前記酸化シリコン膜71，72のサイ
ドウォールをマスクとして、露出した単結晶シリコン薄
膜層である半導体部分10を、下地の絶縁性基板２に達す
るまで、エッチング除去する。エッチング除去により形
成された凹部を符号10ａ，10ｂで示す。

【００６５】次に、図１（ｅ）に示すように、化学気相
成長法により、図１（ｄ）における単結晶シリコン薄膜
層半導体部分10の凹部10ａ，10ｂに第３の導伝体として
多結晶シリコン81，82を埋め込む。

【００６６】次に、コレクタ側（図の右側）をレジスト
で覆った後、全面にＰ⁺のイオン注入を行う。これによ
り一方（図の左側）の多結晶シリコン82がＰ⁺となる。
その後、アニールすることで、前記多結晶シリコン82を
拡散源として、単結晶シリコン薄膜層半導体部分10の表
面層と平行方向（図の水平方向）にベース３Ｂを形成す
る。

【００６７】この方法により、単結晶シリコン薄膜層半
導体部分10の深さ方向（図の垂直方向）に、概略濃度一
定の拡散源から、ベース３Ｂを形成することが可能とな
り、従来例で問題となった、基板深さ方向での不純物濃
度の不均一性が解消される。更に、不純物拡散源は、ベ
ースコンタクト電極として機能するサイドウォール62に
規定され、よってこれに対して自己整合で形成される。

【００６８】次に、全面にＮ⁺のイオン注入を行い、そ
の後アニールすることで、前記多結晶シリコン81，82を
拡散源として、エミッタ及びコレクタコンタクト形成の
ための高濃度不純物拡散領域を形成する。

【００６９】エミッタにおいても、従来例で問題となっ
た基板深さ方向での不純物濃度の不均一性が解消される
点は、先のベースの場合と同様である。

【００７０】その後、エミッタ及びコレクタ取り出し電
極を残して、当該結晶シリコンを加工する。これによ
り、コレクタコンタクト形成のための高濃度不純物拡散
領域を形成する。

【００７１】以上、詳しく説明したように、実施例によ
れば、薄膜ＳＯＩ基板にバイポーラトランジスタを形成
する際、拡散領域３Ｅ，３Ｂであるベース及びエミッタ
をシリコン半導体部分10（Ｓｉ基板）内に埋め込まれた
導伝体81，82により形成された概略均一濃度の不純物拡
散源からの拡散により形成することで、ベース幅の寸法
が狭く、かつベース幅の深さ方向のバラツキが無いベー
ス領域の形成が可能となる。

【００７２】更に、前記概略均一濃度の不純物拡散源
を、ベース取り出し電極に対して自己整合で形成するこ
とにより、素子領域の縮小を図り、素子特性の向上、集
積度の向上に寄与することが可能となる。

【００７３】

【発明の効果】本出願の発明によれば、ベース幅の寸法
が狭く、かつベース幅の寸法精度が高いベース領域を有
するラテラルバイポーラトランジスタ等として具体化で
きる半導体装置を提供することができ、またその製造方
法を提供することができる。

【図面の簡単な説明】

【図１】実施例１の工程を順に断面図で示すものであ
る。

【図２】従来技術を示す。

【図３】従来技術を示す。

【図４】従来技術を示す。

【図５】従来技術を示す。

【符号の説明】

10 半導体部分 11ａ凹部 11ｂ凹部２絶縁部３Ｂ拡散領域（ベース領域）３Ｃ拡散領域（コレクタ領域）３Ｅ拡散領域（エミッタ領域） 51 第１の導伝体 52 絶縁体５積層構造体 61，62 第２の導伝体のサイドウォール 71，72 絶縁体のサイドウォール 81，82 第３の導伝体

Claims

【特許請求の範囲】

【請求項１】絶縁部内に位置する半導体部分に２以上の
拡散領域が形成された構造を備えた半導体装置であっ
て、いずれかの拡散領域の取り出し電極に対して自己整合に
形成された凹部内に導伝体が形成されていることを特徴
とした半導体装置。
【請求項２】前記いずれかの拡散領域が、ベース領域で
あり、バイポーラトランジスタを構成するものである請
求項１に記載の半導体装置。
【請求項３】絶縁部内に位置する半導体部分に２以上の
拡散領域が形成された構造を備えた半導体装置であっ
て、いずれかの拡散領域の取り出し電極に対して自己整合に
形成された凹部内に導伝体が形成され、該導伝体により
他の拡散領域の取り出しを行うことを特徴とした半導体
装置。
【請求項４】前記いずれかの拡散領域がベース領域であ
り、前記他の拡散領域がエミッタ領域であり、バイポー
ラトランジスタを構成するものである請求項３に記載の
半導体装置。
【請求項５】絶縁部内に位置する半導体部分に２以上の
拡散領域が形成された構造を備えた半導体装置であっ
て、前記拡散領域の少なくともいずれか１つは、前記半導体
部分を一側壁とする凹部に形成された導伝体を拡散源と
して形成されたことを特徴とした半導体装置。
【請求項６】前記凹部が、いずれかの拡散領域の取り出
し電極に対して自己整合的に位置を定めて形成されたも
のである請求項５に記載の半導体装置。
【請求項７】前記導伝体を拡散源として形成された拡散
領域が、ベース、エミッタのいずれか一方もしくは双方
であり、バイポーラトランジスタを構成するものである
請求項５または６に記載の半導体装置。
【請求項８】前記凹部が位置決めされる前記いずれかの
拡散領域の取り出し電極が、ベース領域の取り出し電極
であり、バイポーラトランジスタを構成するものである
請求項６または７に記載の半導体装置。
【請求項９】絶縁部内に位置する半導体部分に２以上の
拡散領域が形成された構造を備えた半導体装置であっ
て、前記拡散領域の少なくともいずれか１つは、前記半導体
部分を一側壁とする凹部に形成された導伝体を拡散源と
して形成され、かつ該導伝体によりいずれかの拡散領域
の取り出しを行うことを特徴とした半導体装置。
【請求項10】前記凹部が、いずれかの拡散領域の取り出
し電極に対して自己整合的に位置を定めて形成されたも
のである請求項９に記載の半導体装置。
【請求項11】前記導伝体を拡散源として形成された拡散
領域が、ベース、エミッタのいずれか一方もしくは双方
であり、バイポーラトランジスタを構成するものである
請求項９または10に記載の半導体装置。
【請求項12】前記凹部が位置決めされる前記いずれかの
拡散領域の取り出し電極が、ベース領域の取り出し電極
であり、バイポーラトランジスタを構成するものである
請求項10または11のいずれか記載の半導体装置。
【請求項13】前記導伝体により取り出しを行う拡散領域
がエミッタ領域であり、バイポーラトランジスタを構成
するものである請求項10ないし12のいずれか記載の半導
体装置。
【請求項14】拡散領域のいずれかがベース領域であり、
ベース取り出し電極が、導伝体及び絶縁体より形成され
た積層構造体及び該積層構造体の側壁部の一部に接する
導伝体より形成され、バイポーラトランジスタを構成す
るものである請求項１ないし13のいずれか記載の半導体
装置。
【請求項15】第１の導伝体及び絶縁体よりなる積層構造
体と、前記積層構造体の側壁部の一部に接する第２の導
伝体のサイドウォールと、前記第２の導伝体のサイドウ
ォールに接する絶縁体のサイドウォールと、前記積層構
造体及び絶縁体のサイドウォールに近接して形成された
基板半導体の凹部と、前記基板半導体の凹部に込め込ま
れた第３の導伝体とからなる半導体装置。
【請求項16】第１及び第２の導伝体を多結晶シリコン、
もしくは、多結晶シリコンと高融点金属との積層構造と
したところの請求項15に記載の半導体装置。
【請求項17】第３の導伝体を多結晶シリコンとしたとこ
ろの請求項15または16に記載の半導体装置。
【請求項18】自己整合的に形成される凹部が、前記いず
れかの拡散領域の取り出し電極の形成部分をマスク領域
にして形成することにより位置決めして形成されるもの
である請求項１ないし17のいずれか記載の半導体装置。
【請求項19】第１の導伝体及び絶縁体よりなる積層構造
体を形成する工程と、前記積層構造体の側壁部の一部に
接する第２の導伝体のサイドウォールを形成する工程
と、前記導伝体のサイドウォールに接する絶縁体のサイ
ドウォールを形成する工程と、前記積層構造体及び絶縁
体のサイドウォールをマスクとして、基板半導体の一部
を除去する工程と、前記基板半導体の除去部に第３の導
伝体を埋め込む工程と、該第３の導伝体を拡散源とし
て、拡散領域を形成する工程とを含む半導体装置の製造
方法。
【請求項20】第１及び第２の導伝体を多結晶シリコン、
もしくは、多結晶シリコンと高融点金属との製造構造と
したところの請求項19に記載の半導体装置の製造方法。
【請求項21】第３の導伝体を多結晶シリコンとしたとこ
ろの請求項19または20記載の半導体装置の製造方法。