JP2885843B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2885843B2
JP2885843B2 JP24407789A JP24407789A JP2885843B2 JP 2885843 B2 JP2885843 B2 JP 2885843B2 JP 24407789 A JP24407789 A JP 24407789A JP 24407789 A JP24407789 A JP 24407789A JP 2885843 B2 JP2885843 B2 JP 2885843B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
light
film
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24407789A
Other languages
English (en)
Other versions
JPH03105919A (ja
Inventor
順一 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24407789A priority Critical patent/JP2885843B2/ja
Publication of JPH03105919A publication Critical patent/JPH03105919A/ja
Application granted granted Critical
Publication of JP2885843B2 publication Critical patent/JP2885843B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術(第5図) 発明が解決しようとする課題(第5図) 課題を解決するための手段 作用 実施例 第1の発明の第1の実施例(第1図) 第1の発明の第2の実施例(第2図) 第1の発明の第3の実施例(第3図) 第2の発明の実施例(第4図) 発明の効果 〔概要〕 半導体装置の製造方法、更に詳しくいえば、半導体基
板のエッチング方法に関し、 半導体基板に重金属汚染やダメージを与えず、かつレ
ジスト膜などのマスクを用いなくても半導体基板の局部
的かつ微細なエッチングが可能な半導体基板のエッチン
グ方法を提供することを目的とし、 減圧雰囲気中の半導体基板表面を酸化性のガス及びフ
ッ酸のガスを含む反応ガスに曝し、光照射により前記半
導体基板を加熱することにより前記光照射部分の半導体
基板表面に酸化膜を形成しつつ、形成された酸化膜を直
ちにエッチングすることを含み構成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法、更に詳しくいえ
ば、半導体基板のエッチング方法に関する。
〔従来の技術〕
従来、半導体基板の微細なエッチング方法として、レ
ジスト膜をマスクにしてイオン化したSF6ガス粒子を半
導体基板の表面に物理的に衝突させることによりレジス
ト膜に被覆されていない部分の半導体原子などを飛散・
除去するエッチング方法がある。
この方法は物理的にエッチングを行うので、エッチン
グの異方性を有する。
いま、第5図(a)に示すように、このエッチング方
法によりレジスト膜2をマスクにしてSi基板1に溝を形
成する場合、形成される溝3の形状は横方向のエッチン
グのない、レジストパターン2寸法通りの形状になる。
これにより、微細なトレンチの形成も可能となる。
また、絶縁ゲート型電界効果トランジスタ形成工程で
もポリシリコンのエッチングを要する場合がある。第5
図(b)は、形成途中の絶縁ゲート型電界効果トランジ
スタの要部断面を示す図であり、同図(b)において、
4はSi基板、5はフィールド酸化膜である。また、6は
ゲート酸化膜、7はゲート電極、9はSiO2膜で、これら
がゲート部7aとなる。更に、8a,8bはS/D領域、10は除去
されるゲート部7a上のポリシリコン膜、11はレジスト膜
である。
第5図(b)に示すように、絶縁ゲート型電界効果ト
ランジスタのポリシリコンからなるソース・ドレイン
(S/D)引出電極10a,10bを形成する場合、ゲート部7aの
上を介してつながるポリシリコン膜10を除去する必要が
ある。この場合、ゲート部7aの上以外の部分をレジスト
膜11で被覆してSF6ガスなどを用いてポリシリコン膜を
ドライエッチングし、各S/D引出電極10a,10bを分離・形
成している。
〔発明が解決しようとする課題〕
しかし、このエッチング方法を用いる場合、イオン化
されたSF6ガス粒子がチャンバの壁などにも衝突してチ
ャンバなどの材料の鉄,クロムやAlなどを飛散させ、こ
れが半導体基板に付着して後の熱処理により半導体基板
中に拡散する場合がある。
また、第5図(a)に示すように、イオン化されたSF
6ガス粒子がそのまま半導体基板に衝突するので、半導
体基板の表面は結晶欠陥などのダメージを受ける場合が
多い。
このため、半導体基板のエッチング面付近にpn接合や
キャパシタが形成される場合、作成される半導体装置は
リーク電流が増加して性能が悪化するという問題があ
る。
更に、第5図(a),(b)に示すように、レジスト
膜のパターニングの工程が必要であり手間がかかるこ
と、レジスト膜を除去した後であってもレジストが残存
する場合があり半導体装置の信頼度を低下させること、
また、半導体装置が高密度化し、パターンが微細化して
くると、レジスト膜のパターニングが困難になり、レジ
スト膜をマスクとして行うエッチング処理が難しくなる
場合もあることなどの問題もある。
そこで本発明は、かかる従来例の問題点に鑑みてなさ
れたものであり、半導体基板に重金属汚染やダメージを
与えず、かつレジスト膜などのマスクを用いなくても半
導体基板の局部的かつ微細なエッチングが可能な半導体
基板のエッチング方法を提供することを目的とする。
〔課題を解決するための手段〕
上記課題は、第1に、減圧雰囲気中の半導体基板表面
を酸化性のガス及びフッ酸のガスを含む反応ガスに曝し
て光照射により前記半導体基板を加熱することにより前
記光照射部分の半導体基板表面に酸化膜を形成しつつ、
形成された酸化膜を直ちにエッチングすることを特徴と
する半導体装置の製造方法によって解決され、 第2に、第1の発明の製造方法に記載の半導体基板が
光による加熱とは別に加熱手段より補助的に加熱されて
いることを特徴とする第1の発明の製造方法に記載の半
導体装置の製造方法によって解決される。
〔作用〕
第1の発明の製造方法によれば、光を照射して半導体
基板を加熱することにより、酸化性のガスで半導体基板
表面に酸化膜を形成しつつ、該酸化膜をフッ酸のガスで
化学的にエッチングしているので、従来と異なり、イオ
ン粒子の衝突によるダメージの発生を防止することがで
きる。
また、半導体基板上の必要な部分にだけ光照射して加
熱し、半導体基板と反応ガスとを反応させているので、
チャンバの壁やチャンバ内の治具類に含まれる重金属を
減圧雰囲気中に発生させることもない。
更に、半導体基板を加熱するための手段として光を用
いているので、光を絞ったり拡大したりして照射部分の
面積を自由に変えることができる。しかも局部的に加熱
を行えばよいので、短時間に昇温でき、従って光照射部
分以外に熱がほとんど広がらない。これにより、レジス
ト膜などを用いなくても半導体基板の局部的かつ微細な
エッチングを行うことができる。
また、第2の発明の製造方法のように、半導体基板が
光による加熱とは別に加熱手段により補助的に加熱され
ているので、第1の発明の製造方法の酸化反応を起こさ
せるための光のエネルギーは小さくてもよい。このた
め、高性能の光の発生装置を用いる必要がなく、容易に
第1の発明の製造方法の作用効果を達成できる。
〔実施例〕
以下、第1及び第2の発明を図示の実施例により具体
的に説明する。
第1の発明の第1の実施例 第1図(a)〜(d)は、第1の発明の半導体基板の
エッチング方法を半導体基板表面の重金属汚染層やダメ
ージ層を除去する場合に適用した第1の実施例について
説明する断面図である。
同図(a)は、異方性のエッチング加工後のSi基板12
の表面状態を示す図で、Si基板12の表面にはチャンバか
らの重金属による重金属汚染層及び反応ガス粒子の衝突
によるダメージ層13aが生じている。
まず、減圧雰囲気にしたフッ素樹脂からなるチャンバ
中にこのSi基板12を置き、O2/HF/N2混合ガスを導入す
る。そして、電力数ワットのNd-YAGレーザ光或いはエキ
シマレーザ光を照射する。このとき、Si基板12表面の重
金属汚染層又はダメージ層13aは1000℃前後に温められ
るので、O2/HF/N2混合ガス中のO2と反応し、表面にSiO2
膜14aが形成される(同図(b))。更に、形成されたS
iO2膜14aはO2/HF/N2混合ガス中のHFと反応して直ちに除
去される。
この状態を保持することによりこの反応が逐次進行
し、最後には重金属汚染層又はダメージ層13a/13b/13c
は除去される(同図(b),(c),(d))。このと
きのエッチングレートは酸化反応速度又はエッチング反
応速度によって決定される。そして、酸化反応速度又は
エッチング反応速度はO2/HF/N2混合ガス中のN2の量を調
整することにより制御可能である。
以上のように、第1の発明の第1の実施例によれば、
光のエネルギーを利用した加熱によりSi基板12の表面に
SiO2膜14a/14bを形成しつつ、このSiO2膜14a/14bを除去
してエッチングが行われているので、従来のような反応
ガス粒子の衝突によるチャンバからの重金属汚染やSi基
板12へのダメージ導入は新たに生じない。
これにより、この部分に正常なpn接合を形成すること
ができるので、半導体装置の性能や信頼度の向上を図る
ことができる。
第1の発明の第2の実施例 第2図(a)〜(d)は、第1の発明の半導体基板の
エッチング方法により半導体基板に溝を形成する場合の
第2の実施例について説明する断面図である。
まず、減圧雰囲気にしたフッ素樹脂からなるチャンバ
中に同図(a)のSi基板15を置き、O2/HF/N2混合ガスを
導入する。そして、溝を形成する部分17aに絞って電力
十ワット前後のNb-YAGレーザ光或いはエキシマレーザ光
を照射する。このとき、光照射部分は体積が小さいの
で、熱容量が小さく、短時間で昇温する。これにより、
この部分17aは1000℃程度に温められ、この部分17aには
O2/HF/N2混合ガス中のO2と反応してSiO2膜16aが形成さ
れる(同図(b))。
すると、このSiO2膜16aは直ちにO2/HF/N2混合ガス中
のHFによりエッチング・除去される。この状態を保持す
ることによりSi基板15は逐次エッチングされていき、溝
17bは深くなっていく(同図(c))。
そして、所定の時間経過した後、Si基板15には所定の
深さの溝17cが形成される(同図(d))。これによ
り、アスペクト比1以上の溝を容易に作成できる。
以上のように、第1の発明の第2の実施例によれば、
レーザ光を絞って短時間に所定の部分を照射することに
より光照射部分のみ反応を起こさせることができるの
で、局部的にかつ微細な溝17cを形成することができ
る。また、光の加熱によりSi基板15の表面にSiO2膜16a/
16bを形成しつつ、このSiO2膜16a/16bを除去しているの
で、従来のような重金属汚染層又はダメージ層は発生し
ない。従って、この溝17cにキャパシタを形成する場
合、リーク電流を小さくできるので、蓄積電荷の漏洩が
少なくて性能のよい、かつ信頼度の高いキャパシタを形
成することができる。
第1の発明の第3の実施例 第3図(a)〜(c)は、第1の発明の半導体基板の
エッチング方法により多結晶半導体層をパターニング
し、絶縁ゲート型電界効果トランジスタの引出電極を形
成する場合の第3の実施例について説明する断面図であ
る。
同図(a)は、ゲート電極22の形成されたSi基板18上
に引出電極用のポリシリコン膜24を形成した直後の状態
を示す断面図である。
同図(a)において、19はSi基板18の表面を素子形成
領域に区分するフィールド酸化膜、21はゲート酸化膜、
22はゲート酸化膜21上のゲート電極、20a,20bはゲート
電極22をマスクとしてSi基板18に形成されたソース・ド
レイン(S/D)領域、23はゲート電極11を絶縁するため
のSiO2膜、24は全面に形成されたS/D引出電極となるポ
リシリコン膜である。
まず、同図(b)に示すように、減圧雰囲気にしたフ
ッ素樹脂からなるチャンバ中に同図(a)のSi基板18を
置いた後、O2/HF/N2混合ガスを導入する。その後、ゲー
ト電極22上のポリシリコン膜24を除去する部分に数ワッ
トのNd-YAGレーザ光或いはエキシマレーザ光を短時間照
射する。すると、光照射部分のみ温度が上がり、O2/HF/
N2混合ガス中のO2ガスがポリシリコン膜24と反応してSi
O2膜25が形成される。
このSiO2膜25は直ちにO2/HF/N2混合ガス中のHFにより
エッチング・除去される。そして、ゲート電極22上のポ
リシリコン膜24が除去されるまでこの状態を保持する。
その結果、開口部26が形成されてポリシリコン膜24が分
離され、ソース・ドレイン引出し電極27a,27bが形成さ
れる(同図(c))。
以上のように、第1の発明の第3の実施例によれば、
レジスト膜をマスクとして用いなくてもレーザ光を絞っ
て短時間に所定部分に照射することによりゲート電極22
上のポリシリコン膜24のみ局部的に、かつサブミクロン
程度の微細な寸法で除去することができる。
第2の発明の実施例 第4図(a)〜(c)は、第2の発明の半導体基板の
エッチング方法を半導体基板に溝を形成する場合の実施
例について説明する断面図である。
第2図のエッチング方法と異なるところは、Si基板を
予め加熱した状態でエッチングを行っていることであ
る。
まず、同図(a)に示すように、減圧雰囲気にしたチ
ャンバ中でヒータを内蔵する載置台31の上にSi基板28を
載置した後、ヒータにより酸化反応が起こらない程度の
温度600〜700℃にSi基板28を加熱する。
次に、O2/HF/N2混合ガスを導入した後、溝を形成する
部分にレーザ光を照射する。すると、レーザ光の照射に
より局部的に温度が上昇し、この部分だけ1000℃程度に
なる。これにより、O2/HF/N2混合ガス中のO2ガスとSi基
板28とが反応し、SiO2膜29が形成されるが、このSiO2
29は直ちにO2/HF/N2混合ガス中のHFにより除去される。
これらの反応が次々に繰り返され、溝30aは次第に深く
なる(同図(b))。この場合、Si基板28が予め加熱さ
れているので、小さいエネルギーのレーザ光の照射によ
り直ちに酸化に必要な温度に達する。このため、高性能
な光の発生装置を用いる必要もない。
そして、この状態を所定の時間保持することによりこ
の反応が逐次進行して所定の深さの溝30bが形成される
(同図(c))。
以上のように、第2の発明の実施例によれば、予めSi
基板28を加熱しておくことにより酸化反応を促進するこ
とができるので、小さいエネルギーのレーザ光を用いて
容易にエッチングできる。
なお、以上が本発明の実施例による説明であるが、本
発明は以上の実施例に限定されることなく多数の変形が
可能である。例えば、以上では加熱に用いる光とし、Nd
-YAGレーザ光やエキシマレーザ光のように、コヒーレン
トな光を用いて説明を進めてきた。勿論局部加熱にコヒ
ーレント光が有用であることは言うでもないが、さほど
微細でない部分に適用する際には、インコヒーレトな光
であっても差し支えない。
〔発明の効果〕
以上のように、第1の発明の製造方法によれば、光エ
ネルギーを利用し、酸化膜形成・除去を繰り返すことに
よりエッチングを行うので、半導体基板や半導体膜に重
金属汚染やダメージを与えず、かつ半導体基板や半導体
膜などの局部的にかつ微細にエッチングすることができ
る。
また、このため、半導体基板上のエッチングする部分
以外の他の部分をカバーしなくても、他の部分に影響を
与えずに重金属汚染層やダメージ層を除去できる。しか
も、除去した跡には重金属汚染やダメージなどが新たに
生じない。
これにより、工程の簡略化を図ることができるととも
に、半導体装置の性能や信頼度の向上を図ることができ
る。
また、第2の発明の製造方法によれば、半導体基板が
光による加熱とは別に加熱手段により加熱されているの
で、第1の発明の製造方法の酸化反応を起こさせるため
の光のエネルギーは小さくてもよい。これにより、高性
能な光の発生装置も必要でなく、更に容易に第1の発明
の製造方法の効果を達成できる。
【図面の簡単な説明】
第1図は、第1の発明の第1の実施例を説明する断面
図、 第2図は、第1の発明の第2の実施例を説明する断面
図、 第3図は、第1の発明の第3の実施例を説明する断面
図、 第4図は、第2の発明の実施例を説明する断面図、 第5図は、従来例のエッチング方法を説明する断面図で
ある。 〔符号の説明〕 1,4,12,15,18,28……Si基板、2,11……レジスト膜、3,1
7a,17b,17c,30a,30b……溝、5,19……フィールド酸化
膜、6,21……ゲート酸化膜、7,22……ゲート電極、7a…
…ゲート部、8a,8b,20a,20b……S/D領域、9,14a,14b,16
a,16b,23,25,29……SiO2膜、10a,10b,27a,27b……S/D引
出電極、13a……重金属汚染層又はダメージ層、24……
ポリシリコン膜、26……開口部、31……ヒータ内蔵載置
台。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】減圧雰囲気中の半導体基板表面を酸化性の
    ガス及びフッ酸のガスを含む反応ガスに曝し、光照射に
    より前記半導体基板を加熱することにより前記光照射部
    分の該半導体基板表面に酸化膜を形成しつつ、形成され
    た該酸化膜を直ちにエッチングすることを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】請求項1記載の半導体基板が光による加熱
    とは別に加熱手段により補助的に加熱されていることを
    特徴とする請求項1記載の半導体装置の製造方法。
JP24407789A 1989-09-19 1989-09-19 半導体装置の製造方法 Expired - Lifetime JP2885843B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24407789A JP2885843B2 (ja) 1989-09-19 1989-09-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24407789A JP2885843B2 (ja) 1989-09-19 1989-09-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03105919A JPH03105919A (ja) 1991-05-02
JP2885843B2 true JP2885843B2 (ja) 1999-04-26

Family

ID=17113394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24407789A Expired - Lifetime JP2885843B2 (ja) 1989-09-19 1989-09-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2885843B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310491A (ja) * 1993-04-27 1994-11-04 Nec Corp 固体表面パターン形成方法
US7870824B2 (en) 2005-04-20 2011-01-18 Zih Corp. Single-pass double-sided image transfer process and system
US8429787B2 (en) 2005-07-27 2013-04-30 Zih Corp. Dual use cleaning apparatus and method
US7882590B2 (en) 2005-07-27 2011-02-08 Zih Corp. Double-sided media cleaning apparatus and method

Also Published As

Publication number Publication date
JPH03105919A (ja) 1991-05-02

Similar Documents

Publication Publication Date Title
KR100290505B1 (ko) Soi기판을사용한전계효과트랜지스터의제조방법
EP0327152B1 (en) Method of manufacturing a semiconductor device, in which metal silicide is provided in a self-registered manner
US5776821A (en) Method for forming a reduced width gate electrode
US4514251A (en) Method of manufacturing a semiconductor device, in which patterns are formed in a layer of silicon nitride by means of ion implantation
EP0313683A1 (en) Method for fabricating a semiconductor integrated circuit structure having a submicrometer length device element
EP0107416A2 (en) Method of producing semiconductor device
US4615765A (en) Self-registered, thermal processing technique using a pulsed heat source
JPH0529133B2 (ja)
Horiike et al. Excimer-laser etching on silicon
JP2885843B2 (ja) 半導体装置の製造方法
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
JPH0770502B2 (ja) 半導体装置の製造方法
KR100624961B1 (ko) 메탈 게이트를 채용한 트랜지스터 제조방법
KR100341198B1 (ko) 반도체 기판의 열적 산화 공정 및 복수의 결정 방위의 동시적 열적 산화 공정
JPH09148449A (ja) 半導体装置の製造方法
KR100511907B1 (ko) 반도체 소자의 제조방법
JPS6161268B2 (ja)
KR100320445B1 (ko) 반도체장치의트렌치형성방법
KR100225382B1 (ko) 고전압 반도체 소자 및 그의 제조방법
EP0308588B1 (en) Semiconductor-on-insulator fabrication method
JP3313300B2 (ja) サイドウォールスペーサの形成方法及び半導体装置の製造方法
KR100447991B1 (ko) 반도체소자의제조방법
JPS6320383B2 (ja)
JP2004228258A (ja) 半導体装置の製造方法
KR100298463B1 (ko) 반도체 소자 및 그의 제조방법