JPS58171783A - 磁気バブルメモリチツプ - Google Patents

磁気バブルメモリチツプ

Info

Publication number
JPS58171783A
JPS58171783A JP57053858A JP5385882A JPS58171783A JP S58171783 A JPS58171783 A JP S58171783A JP 57053858 A JP57053858 A JP 57053858A JP 5385882 A JP5385882 A JP 5385882A JP S58171783 A JPS58171783 A JP S58171783A
Authority
JP
Japan
Prior art keywords
defect
chip
loop
defective
magnetic bubble
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57053858A
Other languages
English (en)
Inventor
Minoru Hiroshima
實 廣島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57053858A priority Critical patent/JPS58171783A/ja
Publication of JPS58171783A publication Critical patent/JPS58171783A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は磁気バブルメモリチップに関するものである。
第1図に磁気パズルメモリチップの構成図の1例を示す
。同図においてmは情報を貯える複数のマイナループ、
RLは出力情報を転送するリードライン、WLは入力情
報を転送するライトラインである。また、Dは磁気バブ
ルを電気信号に変換するバブル検出器、Gは情報を書き
込む′磁気パズル発生器、Rはマイナループmの情報を
リードラインRLに複写するレプリケートゲート、8は
ライトラインWL上の情報とマイナループ中の情報を入
れ替えるスワップゲートである。
このように磁気バブルメモリチップは多数個のマイナル
ープmを持ち、チップの全体面積の80%〜90%はこ
のマイナループmで占められている。マイナループmの
数ノは、64kbチツプの場合100〜150個あり、
256kbチツプでは、250〜300個、1Mbチッ
プでは550〜600個ある。
このような磁気バブルメモリチップを実際に作製し九場
合、無欠陥のチップばかり作製することはできず、多く
のものはチップ内圧幾つかの欠陥を持つ。欠陥はチップ
内でランダムに発生するため、これらの欠陥のほとんど
すべてはマイナル−プロ上に生じる。すなわち作製され
た多くのチップは、欠陥dのあるマイナループ(欠陥ル
ープと呼ぶ)を幾つか持つことになる。
この欠陥ループ対策として、マイナループmの数ノを実
際に使用する必要数すよりあらかじめ余分に8個設けて
置き、一つのチップ内にF個までの欠陥ループを許容さ
せる方法が用いられている。
余分に設けるS個のマイナループはスペアループと呼ば
れている。スペアループの数3は、普通、154kbチ
ツプの場合4〜10個、256kbチツプの場合20〜
30個、IMbチップの場合50〜60個用意される。
このように磁気バブルメモリチップは、マイナループに
欠陥ループがあっても、その数が1個まで許容できる構
成になっている。すなわち、欠陥ループ数が1個以内で
あれば、そのチップは合格となり、(8+1 )個以上
であればそのチップは不合格になる構成になっていた。
ところが、欠陥ループ数が1個以内の合格となるべきチ
ップのあるものは、次のような問題を持つO 欠陥ループで誤動作をする場合、この誤動作の種1ji
I#′i欠陥の種類に対応して次の3種類がある。
すなわち書き込んだ磁気バブルが消滅する消滅性欠陥ル
ープ、曹き込んだ磁気バブルが分裂する分裂性欠陥ルー
プ、そして磁気バブルを一個も書き込まなくても磁気バ
ブルを湧き出すニュークリエート性欠陥ループである。
ニュークリエート性欠陥ループは、欠陥部分で磁気バブ
ルがニュークリエーション(新しく発生)されることに
よって起こる。
これら3種類の欠陥ループの中で、ニュークリエート性
欠陥ループがチップ内に1個でも存在すると、この欠陥
ループをスキップしてその使用を禁止しても、長時間の
メモリ動作を行なうと、メモリチップは次のような誤動
作を起こす。すなわち、メモリ動作を続けて行なってい
ると、ニュークリエート性欠陥ループで生まれる磁気バ
ブルの数が増えてゆき、そのうち欠陥ループ内はこの磁
気バブルで充満する。メモリ動作をさらに続けて行なう
と、欠陥から新らしく生まれる磁気バブルは、すでにル
ープ内に充満している磁気バブルと衝突してループの外
へ飛び出す。こうして外へ飛び出した磁気バブルは、そ
のうち正常な別のループへ入る誤動作を起こす。この誤
動作は、チップに書き込んである正しい情報を破壊する
ことになぁ。
したがってニュークリエート性欠陥ループは、チップに
とって致命的な欠陥ループとなる。したかって、欠陥ル
ープ数が許容ループ数[個以内でも、ニュークリエート
性欠陥ループがチップ内に一個でも存在していると、そ
のチップは使用できないことになる。
本発明の目的は、ニュークリエート性欠陥ループがあり
、かつそのチップを長時間動作しても、上記誤動作の起
こらないようにした磁気バブルメモリチップを提供しよ
うとするものである。
以下、本発明の詳細な説明する。
本発明の基本的な考え方は、ニュークリエート性の欠陥
があった場合、この欠陥を含めて、この周辺部に次に述
べる処理を行なうことにょ9、この欠陥を隔離しようと
するものである。すなわち、この処理により、ニューク
リエート性欠陥を閉じ込めようとするものである。欠陥
から新らしく一気バプルが学才れても、その磁気バブル
が、この領域内に封じ込められて、他の領域へ波及しな
いようにしようとするものである。
この封じ込み処理は、レーザスポット光を利用して、欠
陥部にサーマルストレスを加えることにより容易に処理
することができる。
サーマルストレスにより、その部分で磁気バブルの転送
が完全に阻止され、それより先へのバブル転送が不能と
なり、バブル封じ込みができるわけである。
以下、本発明を実施例によシ説明する。
第2図は本発明による実施例を説明する図である。同図
において、mはマイナループ、1θfiマイナループを
形成する磁気バブル転送要素、dはニュークリエート性
欠陥である。Tはレーザビームでサーマルストレスを加
えた部分である。これにより、dから新らしく生まれだ
磁気バブルは、この領域Tの内部に封じ込められ、この
外部へ出ることを完全に防止できた。これにより、これ
ら2つのマイナループは、欠陥ループとなるだけで済み
、致命的な欠陥とはならない。すなわち、このチップは
、正常チップとして使用できる。
以上説明した如く本発明によれば、ニュークリエート性
欠陥が存在しても、それを封じ込めることにより、その
チップを正常チップとして使用することが可能となる。
【図面の簡単な説明】
第1図は磁気バブルメモリチップの構成図の一例を示す
図、第2図は本発明の一実施例を説明する図である。 10・O・・磁気バブル転送要素、m・Φ・・マイナル
ープ、dφ・φ・ニュークリエート性欠陥、rf 、書
・・甘−マルストレスを加えた領域。 代理人 弁理士  薄 1)利 幸 第1図

Claims (1)

    【特許請求の範囲】
  1. チップのニュークリエート性欠陥部に、レーザスポット
    によってサーマルストレスを加えることにより欠陥を封
    じ込めた磁気バブルメモリチップ。
JP57053858A 1982-04-02 1982-04-02 磁気バブルメモリチツプ Pending JPS58171783A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57053858A JPS58171783A (ja) 1982-04-02 1982-04-02 磁気バブルメモリチツプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57053858A JPS58171783A (ja) 1982-04-02 1982-04-02 磁気バブルメモリチツプ

Publications (1)

Publication Number Publication Date
JPS58171783A true JPS58171783A (ja) 1983-10-08

Family

ID=12954469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57053858A Pending JPS58171783A (ja) 1982-04-02 1982-04-02 磁気バブルメモリチツプ

Country Status (1)

Country Link
JP (1) JPS58171783A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7396742B2 (en) 2000-09-13 2008-07-08 Hamamatsu Photonics K.K. Laser processing method for cutting a wafer-like object by using a laser to form modified regions within the object
US7566635B2 (en) 2002-03-12 2009-07-28 Hamamatsu Photonics K.K. Substrate dividing method
US8865566B2 (en) 2002-12-03 2014-10-21 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946592B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7547613B2 (en) 2000-09-13 2009-06-16 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US10796959B2 (en) 2000-09-13 2020-10-06 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7592238B2 (en) 2000-09-13 2009-09-22 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7615721B2 (en) * 2000-09-13 2009-11-10 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7626137B2 (en) 2000-09-13 2009-12-01 Hamamatsu Photonics K.K. Laser cutting by forming a modified region within an object and generating fractures
US9837315B2 (en) 2000-09-13 2017-12-05 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7396742B2 (en) 2000-09-13 2008-07-08 Hamamatsu Photonics K.K. Laser processing method for cutting a wafer-like object by using a laser to form modified regions within the object
US8927900B2 (en) 2000-09-13 2015-01-06 Hamamatsu Photonics K.K. Method of cutting a substrate, method of processing a wafer-like object, and method of manufacturing a semiconductor device
US8937264B2 (en) 2000-09-13 2015-01-20 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8946591B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Method of manufacturing a semiconductor device formed using a substrate cutting method
US9711405B2 (en) 2002-03-12 2017-07-18 Hamamatsu Photonics K.K. Substrate dividing method
US9142458B2 (en) 2002-03-12 2015-09-22 Hamamatsu Photonics K.K. Substrate dividing method
US9287177B2 (en) 2002-03-12 2016-03-15 Hamamatsu Photonics K.K. Substrate dividing method
US9543256B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US9543207B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US9548246B2 (en) 2002-03-12 2017-01-17 Hamamatsu Photonics K.K. Substrate dividing method
US9553023B2 (en) 2002-03-12 2017-01-24 Hamamatsu Photonics K.K. Substrate dividing method
US8889525B2 (en) 2002-03-12 2014-11-18 Hamamatsu Photonics K.K. Substrate dividing method
US10068801B2 (en) 2002-03-12 2018-09-04 Hamamatsu Photonics K.K. Substrate dividing method
US10622255B2 (en) 2002-03-12 2020-04-14 Hamamatsu Photonics K.K. Substrate dividing method
US7566635B2 (en) 2002-03-12 2009-07-28 Hamamatsu Photonics K.K. Substrate dividing method
US11424162B2 (en) 2002-03-12 2022-08-23 Hamamatsu Photonics K.K. Substrate dividing method
US8865566B2 (en) 2002-12-03 2014-10-21 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate

Similar Documents

Publication Publication Date Title
US5745673A (en) Memory architecture for solid state discs
US4866676A (en) Testing arrangement for a DRAM with redundancy
KR20200100951A (ko) 메모리 장치 및 이를 포함하는 데이터 처리 시스템
US20060140026A1 (en) Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information
DE69225296T2 (de) Datenrekonstruktion in einem Speichergerätanordnungssystem
US20220245031A1 (en) Apparatuses, systems, and methods for error correction
JPH01224999A (ja) 半導体記憶装置
Aichelmann Fault-tolerant design techniques for semiconductor memory applications
JPS593798A (ja) メモリ・システムにおける置換ベクトル発生方法
US5386387A (en) Semiconductor memory device including additional memory cell block having irregular memory cell arrangement
JPS58171783A (ja) 磁気バブルメモリチツプ
KR100823013B1 (ko) 반도체 기억 장치
JPH03134900A (ja) 記憶装置
JPS58211254A (ja) 蓄積プログラム制御方式
US20240071561A1 (en) Sram repair system and method
JPS6269342A (ja) 半導体デイスク装置
JPS6350733B2 (ja)
JPH11161558A (ja) メモリ管理装置及び情報処理装置
JPH01309159A (ja) マルチポートメモリ
JPS58150991A (ja) シンボルパタ−ン発生装置
KR20200101651A (ko) 메모리 및 메모리의 동작 방법
JPS6020383A (ja) 磁気バブルメモリ
JPH0262800A (ja) 半導体集積回路
JPH02294859A (ja) パリティビットの記録方式
JPS6047300A (ja) プログラマブル読出し専用半導体記憶装置