JPH02294859A - パリティビットの記録方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパリテイビットの記録方式、特に、多ビット入
出力型のメモリを使用して記録するパリテイビットの記
録方式に関する。

〔従来の技術〕

従来のパリテイビット記録方式は、１ビット入出力型の
メモリや多ビット入出力型メモリの各ワードの１ビット
のみを使用していた。

〔発明が解決しようとする課題〕

上述した従来のパリテイビットの記録方式は、１ビット
入出力型のメモリや多ビット入出力型のメモリの一部を
使用するため、実装効率が悪いという欠点がある。

〔課題を解決するための手段〕

本発明のパリテイビットの記録方式は、多ビット入出力
型メモリを用い、読み出し時はメモリから読み出したワ
ードより所要のビットを抽出し、書き込み時は、メモリ
から一旦ワードを読み出し、所要のビットを変更し書き
込む横成を有する。

〔実施例〕

次に本発明について図面を参照して説明する．第１図は
本発明の一実施例のブロック図である。

１はデコーダ、２．３はデータセレクタ、４はラッチ、
５はメモリである。

メモリ５よりパリテイビットを読み出す場合、メモリ５
より複数ビットを読み出し、そのデータの中から下位ア
ドレスによりデータセレクタ２を用い必要なビットのみ
を抽出する。

丈なパリテイビットをメモリ５に書きこむ場合、１ビッ
トのみの書きこみを行なわなくてはならないため、複数
ビットのうち１のデコータを用い下位アドレスにより該
当ビットを選択しＪ亥当ビットにはバリティを書き込み
、その他のビットには書き込み前に読み出しを行ないラ
ッチ４によりデータを帰還させる。

〔発明の効果〕

以上説明したように本発明のパリテイビットの記録方式
は、パリティの記録を多ビッ）・入出力型を用いること
により、データメモリと同様のメモリを用い実装および
回路において効率よく行なう効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例のブロック図である。 １・・・デコーダ、２・・・データセレクタ、３・・・
データセレクタ、４・・・ラッチ、５・・・メモリ。

Claims (1)

【特許請求の範囲】
1. パリテイビットの記録のための多ビット入出力型メモリ
   と、ビットアドレス検出のためのデコーダ回路と、１ビ
   ットアクセスのためのデータセレクタ回路と、読み出し
   データを記憶するラッチ回路を有するパリテイビットの
   記録方式において、多ビット入出力型メモリの全ビット
   を有効に使用するためにパリテイビットを書き込む前に
   一旦パリテイビットワードを読み出しラッチして所要の
   パリテイビットのみを変更して書き込むことを特徴とし
   たパリテイビットの記録方式。