JPS58150991A - シンボルパタ−ン発生装置 - Google Patents
シンボルパタ−ン発生装置Info
- Publication number
- JPS58150991A JPS58150991A JP57033281A JP3328182A JPS58150991A JP S58150991 A JPS58150991 A JP S58150991A JP 57033281 A JP57033281 A JP 57033281A JP 3328182 A JP3328182 A JP 3328182A JP S58150991 A JPS58150991 A JP S58150991A
- Authority
- JP
- Japan
- Prior art keywords
- symbol pattern
- write
- data
- image memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、画像処理装置等におけるシンボルパターン発
生装置に関する。
生装置に関する。
第１図に従来のシンボルパターン発生装置の例を示す。
従来、シンボルパターンを画像メモリに書込むためのシ
ンボルパターン発生方式には次の２つの方式があった。
ンボルパターン発生方式には次の２つの方式があった。
第１の方式は、第１図に示すように、シンボルパターン
１０１を１ドツト当り１ビツトの情報としてドツトマト
リクスによりシンボルパターンメモリ１１に記憶させて
おき、このシンボルパターンメモリ１１からシンボルパ
ターン１０１ を読出し、書込制御回路１２の制御によ
り画像メモリ１３に書込むというものである。画像メモ
リ１３へのデータ転送量はＸ方向のデータ長：ＬＸ、Ｙ
方向のデータ長：ＬＹの積であり、（ＬＸ）Ｘ （ＬＹ
）で表わされる。この（ｔ、ｘ） Ｘ （ＬＹ）のデー
タは書込制御回路Ｉ２によりそのまま画像メモリ１３の
指定された場所に書込まれる。そのため、この方式によ
れば画像メモＩＪ１３の指定場所において元の情報（例
えば背景等）を部分的に残すということが困難であった
。
１０１を１ドツト当り１ビツトの情報としてドツトマト
リクスによりシンボルパターンメモリ１１に記憶させて
おき、このシンボルパターンメモリ１１からシンボルパ
ターン１０１ を読出し、書込制御回路１２の制御によ
り画像メモリ１３に書込むというものである。画像メモ
リ１３へのデータ転送量はＸ方向のデータ長：ＬＸ、Ｙ
方向のデータ長：ＬＹの積であり、（ＬＸ）Ｘ （ＬＹ
）で表わされる。この（ｔ、ｘ） Ｘ （ＬＹ）のデー
タは書込制御回路Ｉ２によりそのまま画像メモリ１３の
指定された場所に書込まれる。そのため、この方式によ
れば画像メモＩＪ１３の指定場所において元の情報（例
えば背景等）を部分的に残すということが困難であった
。
元の情報を部分的に残すとは、例えば、第２図に示すシ
ンボルパターン１０１を画像メモリ１３に書込んだとき
、シンボルパターンの１〜４０部分に元のデータを残し
、６の部分に論理ゝ１“を誓込み、かつ５の部分を論理
ゝ０”としてクリアにするというようなパターンを発生
させることである。
ンボルパターン１０１を画像メモリ１３に書込んだとき
、シンボルパターンの１〜４０部分に元のデータを残し
、６の部分に論理ゝ１“を誓込み、かつ５の部分を論理
ゝ０”としてクリアにするというようなパターンを発生
させることである。
なお、第２図において１〜５０部分は余白であり、論理
ゝ０“である。６０部分は実線を示し論理ゝ１”である
。
ゝ０“である。６０部分は実線を示し論理ゝ１”である
。
第２の方式は、シンボルパターンメモリ１１の１アドレ
スにシンボルパターンの１ドツトに対応させ、かつ画像
メモリ１３のアドレスと１ビツトの情報との組合せで記
憶しておき、この組合せデータな書込制御回路１２によ
り読出して画像メモリ１３に転送し、組合せデータに含
まれる指定アドレスに１ビツトの情報を書込むものであ
る。
スにシンボルパターンの１ドツトに対応させ、かつ画像
メモリ１３のアドレスと１ビツトの情報との組合せで記
憶しておき、この組合せデータな書込制御回路１２によ
り読出して画像メモリ１３に転送し、組合せデータに含
まれる指定アドレスに１ビツトの情報を書込むものであ
る。
この方式によれば、画像メモ１月３の指定アドレスに指
定情報を書込むので、例えば背景（元のデータ）を破壊
することなくシンボルパターンを画像メモリ１３に発生
させることはできる。しかし、シンボルパターンの１ド
ツトに対応して画像メモリの１アドレスと１ピット情報
とをシンボルパターンメモリに記憶しなければならない
ので、第１（３） の方式と比較した場合、シンボルパターンメモリの記憶
容量を増やす必要が生じるという欠点がある０ そこで、本発明は元の情報を破壊Ｔろことなくシンボル
パターンを書込むことができ、かつメモリの記憶必要量
の増大を最少限度に抑制しつるシンボルパターン発生装
置を提供することを目的とする０ 以下本発明を図示する実施例に基づいて詳述する０ く構 成〉 本発明によるシンボルパターン発生装置の一実施例を第
３図に示す。シンボルパターンメモリ２１は後述するシ
ンボルパターン２０１ （Ｍ４図）’＆１ドツト当り２
ビツトの情報で記憶する。シンボルパターン２０１は、
第４図に示すように、２ビツトの情報からなり、上位ビ
ットである書込許可制御ビットＵと下位ビットである書
込データＬからなる。第４図において、実線および黒色
部は論理′１“であり、余白部分は値１０”のビットで
ある。
定情報を書込むので、例えば背景（元のデータ）を破壊
することなくシンボルパターンを画像メモリ１３に発生
させることはできる。しかし、シンボルパターンの１ド
ツトに対応して画像メモリの１アドレスと１ピット情報
とをシンボルパターンメモリに記憶しなければならない
ので、第１（３） の方式と比較した場合、シンボルパターンメモリの記憶
容量を増やす必要が生じるという欠点がある０ そこで、本発明は元の情報を破壊Ｔろことなくシンボル
パターンを書込むことができ、かつメモリの記憶必要量
の増大を最少限度に抑制しつるシンボルパターン発生装
置を提供することを目的とする０ 以下本発明を図示する実施例に基づいて詳述する０ く構 成〉 本発明によるシンボルパターン発生装置の一実施例を第
３図に示す。シンボルパターンメモリ２１は後述するシ
ンボルパターン２０１ （Ｍ４図）’＆１ドツト当り２
ビツトの情報で記憶する。シンボルパターン２０１は、
第４図に示すように、２ビツトの情報からなり、上位ビ
ットである書込許可制御ビットＵと下位ビットである書
込データＬからなる。第４図において、実線および黒色
部は論理′１“であり、余白部分は値１０”のビットで
ある。
（４）
この書込許可制御ピッ）Ｕと書込データＬからなるシン
ボルパターン２０１は書込制御回路２２に送られる。
ボルパターン２０１は書込制御回路２２に送られる。
書込制御回路２２は、送られたシンボルパターン２ｏ１
０番込許可制御ピッ）Ｕの内容に基づいて画像メモＩＪ
２３への書込みの可否を判断し、それによって書込デ
ータＬの画像メモリ１３への書込制御を行うものである
。この書込制御により画像メモリ乙にシンボルパターン
２０２が発生することとなる。
０番込許可制御ピッ）Ｕの内容に基づいて画像メモＩＪ
２３への書込みの可否を判断し、それによって書込デ
ータＬの画像メモリ１３への書込制御を行うものである
。この書込制御により画像メモリ乙にシンボルパターン
２０２が発生することとなる。
書込制御回路２２は、シンボルパターンメモリ２１から
の書込許可制御ピッ）Ｕと書込データＬのそれぞれを保
持するフリップフロップ２４．２’）書込許可制御ビッ
トＵと書込タイミングパルスＷＥＩとの論理積により書
込可否を判断するＡＮＤゲート２６を有している。そし
て、書込許可制御ビットＵと書込タイミングパルスＷＥ
Ｉが共に論理ゝ１”である場合のみ、書込指令信号ＷＥ
が出され、書込指令信号ＷＥが論理１１句ときのみ書込
データＬが画像メモリ２３に書込まれる。
の書込許可制御ピッ）Ｕと書込データＬのそれぞれを保
持するフリップフロップ２４．２’）書込許可制御ビッ
トＵと書込タイミングパルスＷＥＩとの論理積により書
込可否を判断するＡＮＤゲート２６を有している。そし
て、書込許可制御ビットＵと書込タイミングパルスＷＥ
Ｉが共に論理ゝ１”である場合のみ、書込指令信号ＷＥ
が出され、書込指令信号ＷＥが論理１１句ときのみ書込
データＬが画像メモリ２３に書込まれる。
画像メモリ２３は、例えばグラフィックディスプレイの
フレッシュ用記憶装置として用いられるものである。こ
の画像メモリ器には書込指令信号ＷＥと書込データＬに
よりシンボルパターン２０２力徐生する。シンボルパタ
ーン２０２において、実線部は論理ゝ１−余白部分は′
０”、Ｎで示される部分は現在のシンボルパターン転送
前にすでに書込まれていた元のデータ、丁なわち例えば
背景である。
フレッシュ用記憶装置として用いられるものである。こ
の画像メモリ器には書込指令信号ＷＥと書込データＬに
よりシンボルパターン２０２力徐生する。シンボルパタ
ーン２０２において、実線部は論理ゝ１−余白部分は′
０”、Ｎで示される部分は現在のシンボルパターン転送
前にすでに書込まれていた元のデータ、丁なわち例えば
背景である。
偵 作〉
次に、動作を説明てろ。いま、シンボルパターンメモリ
２】からシンボルパターン２０２が書込制御回路２２に
転送されると、書込許可制御ピッ）Ｕおよび書込データ
Ｌはそれぞれフリップフロップ２４、χ言市ケれる。書
込許可制御ビットＵが１１“であってＡＮＤゲート部に
送られ、このとき書込タイミングパルスＷＥＩが１１“
であった場合、ＡＮＤゲート２６は書込指令信号ＷＥを
出力する。
２】からシンボルパターン２０２が書込制御回路２２に
転送されると、書込許可制御ピッ）Ｕおよび書込データ
Ｌはそれぞれフリップフロップ２４、χ言市ケれる。書
込許可制御ビットＵが１１“であってＡＮＤゲート部に
送られ、このとき書込タイミングパルスＷＥＩが１１“
であった場合、ＡＮＤゲート２６は書込指令信号ＷＥを
出力する。
書込指令信号ＷＥが１１′′であるから、このときの書
込データＬはフリップフロップ５より画像メモリ乙に書
込まれろ。一方、書込許可制御ビットＵがＮ″０′であ
った場合には書込指令信号ＷＥが１０“どなるので書込
データＬは画像メモリ路に書込捷れない。
込データＬはフリップフロップ５より画像メモリ乙に書
込まれろ。一方、書込許可制御ビットＵがＮ″０′であ
った場合には書込指令信号ＷＥが１０“どなるので書込
データＬは画像メモリ路に書込捷れない。
語がって、画像メモリ２３内に記憶されている元のデー
タのうち残したいデータＮの部分に相当てる書込データ
Ｌの書込許可制御ピッ）Ｕを１０“とじておき、書替え
部分のデータについてのみ制御ビット１１“とすればよ
いから、データを任意に選択して残存させることができ
ろ。
タのうち残したいデータＮの部分に相当てる書込データ
Ｌの書込許可制御ピッ）Ｕを１０“とじておき、書替え
部分のデータについてのみ制御ビット１１“とすればよ
いから、データを任意に選択して残存させることができ
ろ。
なお、本発明の実施例によれば、１ドツト当り暑込制呻
ビット、データビットの各１ビツトずつの計２ビットで
表現する場合について述べたが、制御ビットあるいはデ
ータビットを複数で表現することも可能であり、その場
合には例えば１ピット当り３ビツト、４ビツトのように
表現することは本発明の範囲内である。
ビット、データビットの各１ビツトずつの計２ビットで
表現する場合について述べたが、制御ビットあるいはデ
ータビットを複数で表現することも可能であり、その場
合には例えば１ピット当り３ビツト、４ビツトのように
表現することは本発明の範囲内である。
〈効 果〉
以上の通り、本発明によれば、新たなシンボルパターン
の発生に際して残存させたい元のデータを破壊すること
を防止でき、任意に選択的にシン（７） ポルパターンを発生できる。また、従来のように１ドツ
ト当り１アドレスで記憶する方法によるとメモリの必要
記憶容量が増加するが、本発明によれば１ドツト当り２
ビツトなので比較的少ない容量で済む。
の発生に際して残存させたい元のデータを破壊すること
を防止でき、任意に選択的にシン（７） ポルパターンを発生できる。また、従来のように１ドツ
ト当り１アドレスで記憶する方法によるとメモリの必要
記憶容量が増加するが、本発明によれば１ドツト当り２
ビツトなので比較的少ない容量で済む。
第１図は従来のシンボルパターン発生装置の例を示Ｔブ
ロック図、第２図はシンボルパターンメモリに記憶され
るシンボルパターンの態様を示す説明図、第３図は本発
明によるシンボルパターン発生装置の一実施例を示すブ
ロック図、第４図は本発明におけろシンボルパターンの
態様火示−１明図である。 ２］・・・シンボルパターンメモリ、２２・・・書込制
御回路、２：３・・・画像メモリ、２．４ 、２５・・
・フリップフロップ、２６・・・ＡＮＤゲート、２０１
・・・シンボルパターンメモリ内のシンボルパターン、
２０２・・・画像メモリ内のシンボルパターン、Ｕ・・
・書込許可制御ビット、Ｌ・・・企込テータ。 （８）
ロック図、第２図はシンボルパターンメモリに記憶され
るシンボルパターンの態様を示す説明図、第３図は本発
明によるシンボルパターン発生装置の一実施例を示すブ
ロック図、第４図は本発明におけろシンボルパターンの
態様火示−１明図である。 ２］・・・シンボルパターンメモリ、２２・・・書込制
御回路、２：３・・・画像メモリ、２．４ 、２５・・
・フリップフロップ、２６・・・ＡＮＤゲート、２０１
・・・シンボルパターンメモリ内のシンボルパターン、
２０２・・・画像メモリ内のシンボルパターン、Ｕ・・
・書込許可制御ビット、Ｌ・・・企込テータ。 （８）
Claims (1)
- 【特許請求の範囲】 書込制御ビットおよび書込データを含んで１ドツト当り
少なくとも２ビツトからなるシンボルパターンをドツト
マトリクスで記憶するシンボルパターンメモリと、 前記記憶シンボルパターンを受け、その書込制御ビット
の内容に応じて画像メモリへの書込可否を判断して画像
メモリへの書込制御を行う書込制御回路とを備えたこと
を特徴とするシンボルパターン発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57033281A JPS58150991A (ja) | 1982-03-03 | 1982-03-03 | シンボルパタ−ン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57033281A JPS58150991A (ja) | 1982-03-03 | 1982-03-03 | シンボルパタ−ン発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58150991A true JPS58150991A (ja) | 1983-09-07 |
Family
ID=12382140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57033281A Pending JPS58150991A (ja) | 1982-03-03 | 1982-03-03 | シンボルパタ−ン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58150991A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS638788A (ja) * | 1986-06-30 | 1988-01-14 | 株式会社ピーエフユー | デイスプレイ表示制御方式 |
-
1982
- 1982-03-03 JP JP57033281A patent/JPS58150991A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS638788A (ja) * | 1986-06-30 | 1988-01-14 | 株式会社ピーエフユー | デイスプレイ表示制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034096A (ko) | 기록 매체용 기록 방법 및 장치 | |
| JPS58150991A (ja) | シンボルパタ−ン発生装置 | |
| EP0863513A3 (en) | Method of writing data into memory with finite guaranteed write number of times and device for writing data into such memory | |
| JPH04137077A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPS593471A (ja) | 画像メモリ制御方式 | |
| JPH0547189A (ja) | メモリカード装置 | |
| JPS626490A (ja) | ダイナミツク型半導体記憶装置 | |
| JPS6141186A (ja) | カラ−デ−タ同時書込み装置 | |
| JPS5891491A (ja) | 画像メモリの画像情報入力回路 | |
| JPH0120514B2 (ja) | ||
| JPS6051748B2 (ja) | メモリ書き込み方式 | |
| JPS58169185A (ja) | メモリのアクセス方式 | |
| JPS6134588A (ja) | 画像記憶制御回路 | |
| JPH0640260B2 (ja) | 記憶装置 | |
| JPS5839795U (ja) | リプレ−ス制御装置 | |
| JPS6039686A (ja) | パタ−ン書込回路 | |
| JPS61210389A (ja) | キヤラクタデ−タの有効格納方法 | |
| EP0853318A3 (en) | Memory control in recording and/or reproducing apparatus | |
| JPS5860395U (ja) | バツフア記憶装置 | |
| JPS6167886A (ja) | ビツトマツプメモリのデ−タ格納方式 | |
| JPS6079390A (ja) | 画像メモリ | |
| JPS6069689A (ja) | 文字パタ−ン発生方式 | |
| JPS59214078A (ja) | 図形発生装置 | |
| KR890001087A (ko) | 내용판단 어드레스 기억소자 | |
| JPH0487077A (ja) | データ処理装置 |