KR890001087A - 내용판단 어드레스 기억소자 - Google Patents

내용판단 어드레스 기억소자 Download PDF

Info

Publication number
KR890001087A
KR890001087A KR1019870006472A KR870006472A KR890001087A KR 890001087 A KR890001087 A KR 890001087A KR 1019870006472 A KR1019870006472 A KR 1019870006472A KR 870006472 A KR870006472 A KR 870006472A KR 890001087 A KR890001087 A KR 890001087A
Authority
KR
South Korea
Prior art keywords
data
unit
signal
output
header
Prior art date
Application number
KR1019870006472A
Other languages
English (en)
Other versions
KR900000044B1 (ko
Inventor
이학민
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR1019870006472A priority Critical patent/KR900000044B1/ko
Publication of KR890001087A publication Critical patent/KR890001087A/ko
Application granted granted Critical
Publication of KR900000044B1 publication Critical patent/KR900000044B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

내용판단 어드레스 기억소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 블럭 구성도,
제4도는 본 발명의 데이터 독출동작을 나타내는 순서도,
제5도는 본 발명에 따른 일실시예를 나타낸 상세 회로도.

Claims (1)

  1. 서로 상관 관계가 있는 2개이상의 데이터로 이루어진 정보를 독출 및 기입시킬 수 있는 메모리에 있어서, 데이터를 비트수에 대응되는 플립플롭에 래치시키는 머릿말 지정기억부(10)와, 상기 래치된 데이터의 각 비트신호와 메모리의 머릿말 저장부에 저장된 머릿말 데이터의 각 비트신호를 각 익스클루시브 노아게이트에서 비교되는 비교부(20)와, 데이터의 1트를 저장하는 래치셀(LC)과 이 래치셀의 데이터 입출력을 제어하는 트랜스미션게이트(TG)로 된 단위기억소자를 머릿말 데이터의 비트수에 대응되게 구성한 머릿말 저장부(30)와, 상기 단위기억소자를 상관관계가 있는 머릿말 데이터외의 데이터 비트수에 대응되게 구성한 단위기억소자 배열부(40)와, 메인시스템의 출력조정신호로 세팅되는 플립플롭에 의해 머릿말 저장부(30)에 있는 트랜스미션게이트를 제어하고, 출력조정신호와 비교부(20)의 출력신호를 논리합한 신호로 세팅되는 플립플롭에 의해 머릿말 데이터에 대응된 단위기억소자배열의 트랜스미션게이트를 제어하며, 상기 비교부(20)의 출력신호를 인가하는 노아게이트(G5)에서 입출력제어신호를 발생시키는 입출력 저정부(50)와, 상기 입출력 제어신호와 데이터 기입 또는 독출신호를 논리조합하는 노아게이트(G6·G7)와 이 논리조합된 신호로 인에이블되는 3상태버퍼(TB1·TB2)로 이루어진 단위입출력조저부(61)가 머릿말데이터의 비트수에 대응되게 구성한 입출력 조정부(60)로 이루어진 것을 특징으로 하는 내용판단 어드레스 기억소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870006472A 1987-06-25 1987-06-25 내용판단 어드레스 기억소자 KR900000044B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870006472A KR900000044B1 (ko) 1987-06-25 1987-06-25 내용판단 어드레스 기억소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870006472A KR900000044B1 (ko) 1987-06-25 1987-06-25 내용판단 어드레스 기억소자

Publications (2)

Publication Number Publication Date
KR890001087A true KR890001087A (ko) 1989-03-18
KR900000044B1 KR900000044B1 (ko) 1990-01-18

Family

ID=19262344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870006472A KR900000044B1 (ko) 1987-06-25 1987-06-25 내용판단 어드레스 기억소자

Country Status (1)

Country Link
KR (1) KR900000044B1 (ko)

Also Published As

Publication number Publication date
KR900000044B1 (ko) 1990-01-18

Similar Documents

Publication Publication Date Title
KR950004854B1 (ko) 반도체 메모리 장치
KR930020472A (ko) 틀림정정회로를 가지는 이이피롬
KR940020228A (ko) 데이타 기억장치
KR900008526A (ko) 반도체 기억장치
KR880003328A (ko) 반도체 메모리장치
KR890013648A (ko) 내부적으로 기입신호발생기능을 갖는 반도체 메모리장치
JPS5958700A (ja) 記憶保護判定方式
US4799198A (en) Image memory
KR910001777A (ko) 속도변환용 라인 메모리
KR940016225A (ko) 반도체 기억장치
KR900005328A (ko) 메모리카드(memory card)
KR910020733A (ko) 스태틱형 메모리
JPS63163937A (ja) メモリ制御装置
US4103823A (en) Parity checking scheme for detecting word line failure in multiple byte arrays
US6330682B1 (en) Semiconductor memory device achieving faster operation based on earlier timings of latch operations
KR900013621A (ko) 반도체장치
KR970017610A (ko) 반도체 메모리 장치
KR19990056396A (ko) 동시 칼럼선택라인 활성화 회로를 구비하는 반도체 메모리장치 및 칼럼 선택 라인 제어방법
US4875189A (en) Random access memory device with nibble mode operation
KR890001087A (ko) 내용판단 어드레스 기억소자
US6292404B1 (en) Semiconductor memory
KR910017284A (ko) 메모리 칩용 패리티 검사 방법 및 장치
KR950001724A (ko) 에러정정용 메모리장치
KR890008707A (ko) Cd 재생용 집적회로
KR930002948A (ko) 블럭읽기 및 쓰기에서의 메모리 엑세스 시간 단축장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041209

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee