JPS6167886A - ビツトマツプメモリのデ−タ格納方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は印刷装置、或いはディスプレイ装置に用いられ
るビットマツプメモリのデータ格納方式％式％ 漢字処理を取扱う出力装置、例えば印刷装置とディスプ
レイ装置は、処理装置の情報を読取り、その情報を文字
発生機構へ送って印字或いは表示パターンに変換する。

この変換したパターンをビットマツプメモリに格納する
。このビットマツプメモリのパターンに基づいて出力装
置は、印字或いは表示を行うのである。

装置を高速化する上で文字発生機構からビ・ノトマソプ
メモリへのパターン転送を高速化すること。

が要望されている。

〔従来の技術〕

従来文字、例えば第２図に示す９ボの文字りのパターン
は、行列３２ビツトで構成されるマトリックスからなる
ドツトデータで示されている。又この文字の区切を明確
にする目的で、３２ビツトの上下、左右のそれぞれ１ビ
ツトを除いた各３０ビ・ノドで文字を表している。従っ
て、文字発生機構からビットメモリへ文字りを転送する
際に、図に示すように１行目のデータの無い行、或いは
、２行目の数ドツトのデータがある場合にも、逐一デー
タをビットマツプメモリに転送することとなる。

〔発明が解決しようとする問題点〕

上記の従来のビットマツプメモリの格納方式は、転送デ
ータ中に文字ドツトデータが無くとも、或いは部分的に
しかデータがない場合であっても、全ビットの転送を行
うので、転送量が多く高速転送を阻害すると云う不具合
があった。

〔問題点を解決するための手段〕

本発明は上記問題点を解消し、高速転送の行えるビット
マツプメモリの格納方式を提供するものである。その手
段は、画素単位とビットが対応するビットマツプメモリ
と文字発生器機構を具備する装置に、前記文字発生機構
のデータの読取る際に該データを保持する記憶域を設け
ると共に、所要ビット間のデータの有無を前記記憶域に
フラグ表示し、該フラグに基づいてデータ有の際に格納
処理を行うビットマツプメモリの格納方式によってなさ
れる。

〔作用〕

文字発生機構のデータを読取る際にデータを保持する記
憶域を設けて、読取る際に所要ビット間のデータの有無
を記憶域にフラグ表示して、このフラグに基づいてデー
タ有の場合にのみ、ピントマツプメモリに格納し、デー
タの無しの場合には、データ転送を行わないようにして
転送を高速化するものである。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明によるビットマツプメモリの格納方式の
一実施例のブロック図である。文字発生機構１の格納す
るデータは３２ビツトで構成され、区切を明確にするた
めに、ビット列の最前、最後部ビットを除いて３０ビツ
トでデータを構成している。この点に着目して、データ
を読取って格納する記憶域として動作するバッファメモ
リ２を設ける。このバッファメモリ２は、データの有無
を示す所要ビット間を１６ビツトとすると１６ビツト構
成とし、１６ビツト単位に読取ったデータを最前部ビッ
トからバッファメモリ２に格納して保持する。

従って、バッファメモリ２の最後部ビットは空ビットと
なる。この空ビットを転送ビ・ノドとする。

例えば、データの１６ビツト間にデータが無ければ論理
“１”、データが有れば論理“Ｏ”を転送ピントにフラ
グ表示する。

ピントマツプメモリ５は、メモリ制御回路６により上記
文字発生機構１に対する処理と並列してクリア処理がな
される。このバッファメモリ２から順次データを取出し
、フラグ検査回路３はフラグの状態を検査する。データ
が無く論理′１′であると、アドレス更新回路４を作動
してアドレスを更新する。従って、ビットマツプメモリ
５に書込みを行わず、アドレス更新のみ行うこととなる
。

ピントマツプメモリ５は、予めクリアされているので、
書込みを行なわないことは、即ちＯという内容になって
いる。尚、“Ｏ“クリアは書込みに比し、一括処理を行
うことができる。

データが有って論理“０°で有ると、メモリ制御回路６
を作動して、当該データをビットマツプメモリ５に格納
する。

以上の説明は、所要ビット間を１６ビツトとして、読取
りを行う場合について行ったが、読取り単位を任意に所
要ビット間を選択しても何等支障されるもので無いこと
は云うまでもない。

〔発明の効果〕

・以上説明したように本発明によれば、特別なビット数
を増やすことなく、既存のハードを巧みに利用し、所要
のビット間に転送データが無いと転送を行わず、データ
のある場合のみ転送を行い、転送速度の高速化が計れる
ものとなり、ビ・７トマソブメモリを使用する装置に適
用すれば処理速度を向上する上で利点の多いものとなる
。

【図面の簡単な説明】

第１図は本発明によるビットマツプの格納方式の一実施
例のブロック図、 第２図は転送データの模式図である。 図において、１は文字発生機構、２はバッファメモリ、
５はビットマツプメモリをそれぞれ示す。

Claims (1)

【特許請求の範囲】
1. 画素単位とビットが対応するビットマップメモリと文字
   発生器機構を具備する装置に、前記文字発生機構のデー
   タを読取る際に該データを保持する記憶域を設けると共
   に、所要ビット間のデータの有無を前記記憶域にフラグ
   表示し、予めビットマップメモリ内を所定値にクリアし
   、次に前記フラグに基づいてデータ有の際に前記ビット
   マップメモリへの格納処理を行うことを特徴とするビッ
   トマップメモリのデータ格納方式。