CN1525542A - 具有抬升的源极和漏极结构的金氧半晶体管及其制造方法 - Google Patents

具有抬升的源极和漏极结构的金氧半晶体管及其制造方法 Download PDF

Info

Publication number
CN1525542A
CN1525542A CNA2003101197057A CN200310119705A CN1525542A CN 1525542 A CN1525542 A CN 1525542A CN A2003101197057 A CNA2003101197057 A CN A2003101197057A CN 200310119705 A CN200310119705 A CN 200310119705A CN 1525542 A CN1525542 A CN 1525542A
Authority
CN
China
Prior art keywords
drain region
source
transistor
substrate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101197057A
Other languages
English (en)
Other versions
CN100474534C (zh
Inventor
ˮ�ٽ�
高荣健
吴昌奉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1525542A publication Critical patent/CN1525542A/zh
Application granted granted Critical
Publication of CN100474534C publication Critical patent/CN100474534C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种具有抬升的源极和漏极结构的金氧半晶体管及其制造方法，该晶体管包括源极延伸区和漏极延伸区，其中抑制或消除了掺杂剂在沟道区内的扩散。这部分地通过抬升源极延伸区和漏极延伸区至形成在下面的衬底上的外延层中来实现。由此，增大了有效沟道长度，同时限制了掺杂剂扩散至沟道区中。按此方式，可以通过控制源极延伸区和漏极延伸区、源极区和漏极区各自的几何形状(例如，深度和宽度)、沟道宽度以及可选地形成在下面的衬底中的沟槽，精确地确定晶体管的性能特性。在几个实施例中，源极区和漏极区以及源极延伸区和漏极延伸区可部分或完全延伸穿过外延层，或者甚至延伸至下面的半导体衬底中。

Description

具有抬升的源极和漏极结构的 金氧半晶体管及其制造方法
技术领域
本发明一般性地涉及一种金氧半(MOS)晶体管及其制造方法，并且特别涉及一种具有抬升的源极和漏极结构(elevated source and drain structure)的金氧半晶体管及其制造方法。
背景技术
在半导体产业中，集成电路中金属氧化物半导体(MOS)晶体管部件尺寸的最小化是普遍的目标。这一目标主要受到对于在尽可能低的成本下制造集成电路、同时改善电路的功能性和速度的需求的驱动。尺寸的缩小可以通过减小晶体管的特征尺寸(例如减小栅极长度、栅极氧化物厚度、以及结深度)和提高沟道的掺杂水平来实现。然而，尺寸缩小的MOS晶体管通常受到所谓“短通道效应”现象的影响。由于开关特性受栅极电极的控制不足，因此短通道效应对晶体管的开关特性产生负面影响，这将导致阈值电压不期望的降低。机械性地，源极和漏极周围的耗尽区占据了沟道区越来越大的部分，使得需要栅极上更低的电势来实现沟道中的倒置。
参照图1，制造于半导体衬底102内的传统小尺寸MOS晶体管100包括源极延伸区106a和漏极延伸区106b。源极延伸区106a和漏极延伸区106b具有很浅的结，这是为了使发生在具有亚微米或纳米尺度的MOS晶体管中的短通道效应降到最低。MOS晶体管100还包括源极区108a和漏极区108b，与源极延伸区106a和漏极延伸区106b相比，源极区108a和漏极区108b具有更深的结，从而提供更低的电阻。MOS晶体管100还包括由栅极电介质112和栅极电极114构成的栅极结构110。通常由氮化硅(SiN)构成的绝缘间隔壁118沉积在栅极结构110的侧壁上。MOS晶体管100还包括硅化物区域120a、120b和120c，从而提供与源极区108a/漏极区108b以及栅极电极114之间的低电阻电接触。MOS晶体管通过浅沟槽隔离结构104与其它器件电隔离开。
问题在于源极延伸区106a/漏极延伸区106b中的杂质容易扩散到直接位于栅极110下面的区域中。直接形成在栅极100下面的源极延伸区106a/漏极延伸区106b的部分与直接位于侧壁间隔壁118下的延伸区106a/106b的部分相比，具有较高电阻的栅极110下面。因此，晶体管100具有与源极和漏极串联的有效电阻R。这抑制了电流的流动，因此降低了运行速度。
第二个问题是有关于沟道掺杂浓度的升高，这将导致场效应晶体管中阈值电压的升高。为了满足MOS结构中所需的小型化，沟道杂质区的杂质浓度必须升高。同时，目前的半导体器件设计为工作在较低的电源电压下，例如从5V至3.3V的范围内。为了在如此低的电源电压下工作，需要降低场效应晶体管的阈值电压。因此，由于沟道掺杂浓度的升高导致的MOS晶体管阈值电压的升高是不期望的。另一方面，小尺寸器件中过高的沟道掺杂水平导致过量漏电流的增大，并使结击穿。
为了克服上述缺点，已经提出了抬升的源极和漏极结构。参照图2，在半导体衬底202的表面上形成由栅极电介质212和栅极电极214构成的栅极结构210。源极延伸区206a和漏极延伸区206b随后形成在半导体衬底中。通常由氮化硅(SiN)构成的间隔壁218形成在栅极结构210的侧壁上。通常由硅构成的外延层205通常使用选择性外延生长法生长在源极延伸区206a/漏极延伸区206b的暴露部分上。生长外延层205后，注入并活化掺杂剂，从而形成抬升的源极208a和抬升的漏极208b。MOS晶体管200还包括硅化物区域220a、220b和220c，从而提供与抬升的源极区208a/漏极区208b以及栅极电极214之间的电接触。
根据图2的结构制造的具有抬升的源极/漏极的MOS晶体管对于通过增大源极区和漏极区的厚度来降低电阻以及通过抬升源极区208a/漏极区208b来降低掺杂水平十分有效。然而，不可避免的是，源极延伸区206a/漏极延伸区206b的掺杂剂扩散到直接位于栅极210下面的区域中，这将导致穿过源极延伸区206a/漏极延伸区206b的结漏电流。
发明内容
本发明教导了一种具有抬升的源极和漏极结构的MOS晶体管，及其形成方法，其克服了传统实施例的限制。具体地说，本发明提供了一种晶体管，包括源极延伸区和漏极延伸区，其中抑制或消除了掺杂剂在沟道区内的扩散。这部分地通过抬升源极延伸区和漏极延伸区至形成在下面的衬底上的外延层中来实现。由此，增大了有效沟道长度，同时限制了掺杂剂扩散至沟道区中。
可以通过控制源极延伸区和漏极延伸区、源极区和漏极区各自的几何形状(例如，深度和宽度)、沟道宽度以及可选地形成在下面的衬底上的沟槽，精确地确定晶体管的性能特性。在几个实施例中，源极区和漏极区以及源极延伸区和漏极延伸区可部分或完全延伸穿过外延层，或者甚至延伸至下面的半导体衬底中。
在一个方面中，本发明教导了一种用于形成具有抬升的源极和漏极结构的MOS晶体管的方法。在衬底上设置牺牲栅极图形。在衬底上、临近牺牲栅极图形，设置外延层。在外延层上、临近牺牲栅极图形，设置氮化硅膜和氧化硅膜。移除牺牲栅极图形，从而暴露部分的衬底和外延层的侧壁部分。在衬底的暴露部分上并沿着外延层的侧壁部分设置栅极介电层。在栅极介电层上设置栅极电极。移除氧化硅膜和氮化硅膜。使用栅极电极作为掩模，以杂质掺杂外延层，从而在最接近栅极介电层的外延层中形成源极延伸区和漏极延伸区。在栅极电极上部的侧壁上设置绝缘间隔壁。使用栅极电极和绝缘间隔壁作为掩模，以杂质掺杂外延层，从而形成临近源极延伸区和漏极延伸区的深源极区和深漏极区。
在一个实施例中，源极延伸区和漏极延伸区通过在外延层上设置氮化硅膜和氧化硅膜之前用杂质掺杂外延层来形成。设置牺牲栅极图形可包括顺序形成氧化硅膜和氮化硅膜，并且构图顺序形成的薄膜，从而形成牺牲栅极图形。
衬底，例如为从由以下材料构成的组中选取的一种类型：硅；绝缘硅(SOI)；SiGe；绝缘SiGe(SGOI)；应变硅；应变绝缘硅；以及GaAs。衬底可选地由第一导电类型的材料形成，用于掺杂外延层的杂质为与第一导电类型相反的第二导电类型。可在外延层上形成焊垫氧化层。
在外延层上、临近牺牲栅极图形，设置氮化硅膜和氧化硅膜的步骤包括：在外延层和牺牲栅极图形上顺序设置氮化硅膜和氧化硅膜；以及，平整化氮化硅膜、氧化硅膜和牺牲栅极图形，从而暴露牺牲栅极图形的上表面。氧化硅膜例如通过化学汽相沉积(CVD)工艺设置。平整化步骤例如包括利用化学机械抛光工艺(CMP)或回蚀处理来平整化。
移除牺牲栅极图形包括蚀刻牺牲栅极图形，从而暴露衬底的上表面，或者可选地，在衬底中形成凹陷，其中栅极介电层形成在衬底凹陷的底部和侧壁上。凹陷优选具有小于50nm的深度。
可利用杂质掺杂衬底的暴露部分，从而在移除牺牲栅极图形后，或者可选地，在衬底上设置牺牲栅极图形之前，形成沟道区，沟道区与由牺牲栅极图形覆盖的衬底的面积相对应。
栅极介电层优选包括从由以下材料构成的材料组中选取的材料：氧化硅膜；氮氧化硅(SiON)；氧化钽；以及高介电常数材料。
设置栅极电极的步骤例如包括：在栅极介电层和氧化硅膜上形成栅极电极材料膜；以及，平整化栅极电极材料膜和氧化硅膜。平整化例如包括通过化学机械抛光工艺(CMP)或回蚀处理来平整化。
栅极电极包括从由以下材料构成的材料组中选取的材料：多晶硅膜；硅锗膜；硅化物膜；金属膜；以及叠层膜。移除氧化硅膜和氮化硅膜的步骤包括使用湿法蚀刻工艺来移除。
在栅极电极上部的侧壁上设置绝缘间隔壁的步骤例如包括：在所得的结构上设置氮化硅膜；以及，各向异性地蚀刻氮化硅膜。在设置氮化硅膜以前，可以在所得的结构上设置氧化硅缓冲层。
使用栅极电极和绝缘间隔壁作为掩模用杂质掺杂外延层，从而形成与源极延伸区和漏极延伸区相邻的源极区和漏极区的步骤包括，例如，用具有与源极延伸区和漏极延伸区相同导电类型的杂质来掺杂。
可以可选地在源极区、漏极区和栅极电极上形成硅化物膜。硅化物膜例如包括硅化钴膜。
例如源极延伸区和漏极延伸区形成至第一深度，而源极区和漏极区形成至第二深度。在一个示例中，第一深度小于第二深度。深源极区和深漏极区和/或源极延伸区和漏极延伸区可以可选地延伸至衬底中。
例如，衬底中的沟槽隔离结构可根据浅沟槽隔离工艺形成在深源极区和深漏极区的相对侧上。
在另一方面中，本发明教导了一种具有抬升的源极和漏极结构的MOS晶体管。在衬底上设置栅极介电层。在栅极介电层上设置栅极电极。在衬底上、临近栅极介电层设置外延层。在外延层中，临近栅极电极下侧部分处的栅极介电层设置第一源极区和第一漏极区。
在一个示例中，栅极介电层延伸过栅极电极的底部和下侧部分。第一源极区和第一漏极区通过用杂质掺杂外延层形成。衬底由第一导电类型的材料形成，其中用于掺杂外延层的杂质为与第一导电类型相对的第二导电类型。
绝缘间隔壁可设置在栅极电极上侧部分处的外延层上；并且临近与栅极电极相对的第一源极区和第一漏极区设置第二源极区和第二漏极区。在此情况下，第二源极区和第二漏极区例如通过使用栅极电极和绝缘间隔壁作为掩模用杂质掺杂暴露的表面来形成。第一源极区和第一漏极区包括源极延伸区和漏极延伸区，并且其中第二源极区和第二漏极区包括深源极区和深漏极区。第一源极区和第一漏极区在外延层中形成至第一深度，而第二源极区和第二漏极区形成至第二深度。在一个示例中，第一深度小于第二深度。第一源极区和第一漏极区和/或第二源极区和第二漏极区可以可选地延伸至衬底的一部分中。
衬底可以利用从由以下材料构成的组中选取的一种类型形成：硅；绝缘硅(SOI)；SiGe；绝缘SiGe(SGOI)；应变硅；应变绝缘硅；以及GaAs。
栅极介电层和栅极电极延伸至形成于衬底上部内的沟槽中。在一个示例中，沟槽具有小于50nm的深度。
沟道区形成在栅极电极下和邻近栅极电极下侧部分的衬底中。
栅极介电层包括从由以下材料构成的材料组中选取的材料：氧化硅膜；氮氧化硅(SiON)；氧化钽；以及高介电常数材料。栅极电极包括从由以下材料构成的材料组中选取的材料：多晶硅膜；硅锗膜；硅化物膜；金属膜；以及叠层膜。氧化硅缓冲层可设置在栅极电极与绝缘间隔壁之间。例如包括硅化钴的硅化物膜可形成在源极区、漏极区和栅极电极上。
附图说明
通过对本发明优选实施例更加具体的介绍，如附图中所示，本发明的前述及其它的目的、特征和优点将更加明显易懂，附图中相同的附图标记在不同的视图中始终表示相同的元件。附图并非必须是成比例的，而是将对于本发明原理的说明进行强调。
图1为传统MOS晶体管的截面示意图；
图2为具有抬升的源极和漏极区的传统MOS晶体管的截面示意图；
图3为根据本发明第一实施例，具有抬升的源极和漏极区的MOS晶体管的截面示意图；
图4为根据本发明第二实施例，具有抬升的源极和漏极区的MOS晶体管的截面示意图；
图5、6和7为根据本发明，具有抬升的源极和漏极区的MOS晶体管的截面示意图，其中源极和漏极区以及源极和漏极延伸区具有不同的掺杂深度；
图8A和8B为根据本发明第一和第二实施例，形成在绝缘硅(SOI)衬底上的、具有抬升的源极和漏极区的MOS晶体管的截面示意图；
图9A至9L为用于制造根据本发明第一实施例的MOS晶体管的方法的截面示意图；以及
图10A至10C为用于制造根据本发明第二实施例的MOS晶体管的方法的截面示意图。
具体实施方式
图3中示出了根据本发明的MOS晶体管结构300。在半导体衬底302上方形成栅极电极314，从而形成栅极310。例如由氧化硅(SiO2)形成的栅极电介质312形成在栅极电极314下，并且位于栅极电极314侧壁的下部。在靠近栅极310相对侧面的衬底302上，形成例如由硅或硅锗构成的外延层305。在栅极310侧壁的上部形成绝缘间隔壁318。在外延层305中，源极延伸区306a和漏极延伸区306b形成于间隔壁318下。源极308a和漏极308b形成在源极延伸区316a/漏极延伸区316b的暴露部分上，即未处于间隔壁318下的外延区域。MOS晶体管300还可以可选地包括硅化物区域320a、320b和320c，从而提供与抬升的源极区308a/漏极区308b以及栅极电极314之间的电接触。
间隔壁318例如由氮化硅(SiN)构成。另外，可以在SiN间隔壁318与诸如栅极电极314和外延层305的其它硅层之间形成作为缓冲层的可选氧化硅层316。
参照图4，栅极电极414可以可选地形成在半导体衬底402的沟道417或凹陷部分中，如图所示。在此情况下，栅极电介质412部分地形成于栅极电极的侧壁之下以及位于其下部，例如，在半导体衬底402的栅极沟槽417的底面和侧面上以及外延层405的侧壁处，如图所示。图4沟槽的实施例提供了源极延伸区406a与漏极延伸区406b之间的沟道区的有效延展。
本发明晶体管结构的有效沟道长度可以通过控制几个因数来改变，包括外延层305(405)的厚度、源极延伸区306a(406a)/漏极延伸区306b(406b)的深度、源极区308a(308a)/漏极区308b(408b)的深度、以及栅极沟槽417的深度。
在图3和4的典型实施例中，源极区308a(308a)/漏极区308b(408b)的深度延伸至半导体衬底302(402)中，如图所示。可选的，源极延伸区306a(406a)/漏极延伸区306b(406b)的深度也可以延伸至半导体衬底302(402)中(未示出)。在图5的示例中，源极区508a/漏极区508b延伸到了外延层505与半导体衬底502之间的边界处，而源极延伸区506a/漏极延伸区506b部分地延伸穿过外延层505。在图6的示例中，源极区608a/漏极区608b延伸到了外延层605与半导体衬底602之间的边界处，而源极延伸区606a/漏极延伸区606b也延伸到了外延层605与半导体衬底602之间的边界处。在图7的实施例中，源极区708a/漏极区708b部分地延伸穿过外延层705，而源极延伸区706a/漏极延伸区706b也部分地延伸穿过外延层705，至与源极区708a/漏极区708b不同的深度。
通过控制沟道长度，除去对于降低器件尺寸的需求以外，可以实现各种器件特性，并且可以抑制短通道效应。在传统的晶体管中，沟道长度主要通过栅极长度来控制；然而，在本发明的晶体管中，沟道长度不仅通过栅极长度来控制，还根据外延层的厚度、源极区/漏极区的深度、以及栅极沟槽的深度来控制。
根据本发明，通过参照图3，由于源极延伸区306a/漏极延伸区306b中的杂质位于外延层305中，因此杂质不会如同在传统的实施例中那样扩散到栅极310下的区域中，即使是在对硅衬底302进行热处理后。按此方式，抑制了沟道长度相对于栅极长度的缩短。另外，通过控制外延层305的厚度、源极延伸区306a/漏极延伸区306b的深度、以及半导体衬底中栅极沟槽317的长度，沟道长度可以变化地延长，从而包括栅极的下侧壁以及直接位于栅极电极下的区域。按此方式，可以在包括有最小栅极长度的晶体管结构中实现具有足够长度的沟道。
根据本发明，源极延伸区与漏极延伸区之间沟道区中的杂质浓度分布可以精确地控制。结果，所得的MOS晶体管阈值电压可以精确地预测，并且因此，可以获得具有优化电学特性的半导体器件。
例如，可以通过在外延层305中形成具有较低杂质浓度的源极区306a/漏极区306b，来限制MOS晶体管阈值电压的升高，由此提供与半导体器件电源电压降低的相容。
半导体衬底的材料不限于硅，还可以由多种其它半导体材料或构造中的任何一种构成，包括绝缘硅(SOI)、SiGe、绝缘SiGe(SGOI)、应变硅(硅覆SiGe)、应变绝缘硅、以及GaAs。图8A和8B中示出了本发明实施例的截面示意图，其中在SOI衬底702上形成了MOS晶体管。在图8A的实施例中，形成在SOI衬底702上的MOS晶体管700包括形成在SOI衬底702上的栅极710，如图3的实施例所示。在图8B的实施例中，形成在SOI衬底802上的MOS晶体管800包括形成在沟槽817中的栅极810，沟槽817形成在SOI衬底802中，如图4的实施例所示。按此方式，根据本发明的晶体管700、800完全与SOI制造工艺相兼容。结果，可以保持或明显降低晶体管中的沟道杂质区域的厚度，同时增大所得抬升的源极区/漏极区的结深度。
在SOI器件中，由于表面硅的厚度相对较浅，源极区/漏极区的深度变浅。结果，增大了所得源极区/漏极区的电阻。由于源极区/漏极区藉由外延层而具有适当的深度，因此本发明消除了上述问题。
栅极电介质312、412可由前面所提到的氧化硅膜或者可选的氮氧化硅(SiON)形成。或者，可以使用由诸如氧化钽的高介电常数材料构成的薄膜。栅极电介质层可以在例如沉积法或者热氧化法中形成。对于栅极电极，例如可以使用锗硅薄膜、硅化物膜或金属膜取代多晶硅膜。可选地，也可以使用上述材料的叠层膜。
上面，参照图3示出并介绍了本发明第一实施例。下面，将参照图9A至9L介绍制造根据本发明第一实施例的半导体器件的方法。
首先，参照图9A，通过例如浅沟槽隔离法，在硅衬底302中形成元件隔离膜304。接着，在硅衬底302中掺入杂质，从而形成阱区和沟道杂质区(未示出)。接着，在硅衬底302上顺序形成氧化硅膜332和氮化硅膜334，并且实施各向异性蚀刻，从而形成虚栅极电极330。
接着，参照图9B，在衬底302上、虚栅极330的侧边上，选择性地生长外延层305。可以使用例如选择性外延生长(SEG)来形成外延层305，使得其形成在硅衬底的表面上，而不形成在氮化硅334层或氧化沟槽隔离元件304上。在此阶段可以可选地掺杂外延层305，从而形成源极伸区/漏极延伸区，或者，在此阶段可以保持非掺杂状态。在优选实施例中，源极伸区/漏极延伸区的掺杂接在栅极电极形成的后面，如下面参照图9I所述。若在此阶段掺杂外延层，则在外延层305上设置可选的焊垫氧化层(未示出)作为缓冲层，用于在注入掺杂剂期间保护外延层。可选的焊垫氧化层可通过热氧化形成。
如图9C所示，在图9B所得结构的整个表面上形成氮化硅膜337。接着，通过例如CVD法形成氧化硅膜338。接着，对氧化硅膜338实施例如化学机械抛光处理，或全表面回蚀工艺，来平整化氧化硅膜338的表面，并且暴露氮化硅334的表面，如图9D所示。
参照图9E，去除包括氮化硅膜334和氧化硅膜332的虚栅极330，暴露半导体衬底302表面的一部分。由于暴露了沟道区上方的半导体衬底的表面，此时可以可选地形成沟道杂质区，而非在参照图9A的上述阱区形成期间形成沟道杂质区。按此方式，可以在一个区域内的半导体衬底中形成沟道杂质区，该区域局限于当前已移除虚栅极图形的区域下的面积内。这特别有利于图4的实施例，其包括形成在半导体衬底中的沟槽和形成在沟槽下的沟道区。
参照图9F，栅极电介质312层，例如氧化硅膜，形成在暴露的沟道杂质区和外延层305的侧壁上。栅极电介质312层可以使用热氧化法由氧化硅形成，或者可以使用诸如氮氧化硅(SiON)、氧化铝、HfO2、或氧化钽的高介电常数材料的沉积来形成。接着，在栅极电介质312上沉积诸如多晶硅膜的栅极电极314。或者，栅极电极314的材料可以由例如硅锗膜、硅化物膜、钨膜、TiN膜、或金属膜、或其叠层构成。参照图9G，接着利用诸如化学机械抛光处理或全表面回蚀工艺去除栅极电介质层312的上部并暴露氧化硅膜338，来平整化多晶硅膜。接着，参照图9H，通过例如湿法蚀刻工艺，去除氧化硅层338和氮化硅层337，从而形成栅极结构310。
接着，如图9I所示，具有与硅衬底相反导电类型的杂质被注入至外延层305中，从而形成相应的源极延伸区306a和漏极延伸区306b。通过热氧化或沉积形成的、诸如氧化硅材料的焊垫氧化膜316可以可选地形成在外延层上305，作为缓冲层，从而保护外延层305的表面在注入工艺期间免受损伤。
参照图9J，设置氮化硅(SiN)膜来覆盖衬底，随后对其进行各向异性蚀刻，或者干法蚀刻工艺，从而形成栅极310上侧壁上的间隔壁318。SiN间隔壁318与诸如栅极电极314和外延层305的其它硅层之间的氧化硅缓冲层316在各向异性蚀刻后保留。
参照图9K，使用栅极310和间隔壁318作为掩模，将具有与源极延伸区306a/漏极延伸区306b相同导电类型的杂质注入外延层305内，从而形成源极区308a和漏极区308b。此时，源极延伸区306a和漏及延伸区306b保留在间隔壁318下，而源极区306a/漏极区306b形成在外延层中的间隔壁318旁边。源极区308a和漏极区308b的深度根据掺杂工艺控制，例如，根据杂质浓度和曝光时长。
参照图9L，例如通过溅射法形成钴膜，接着在氮气氛或氩气氛中、在500℃至1000℃之间的温度范围内实施热处理，从而允许钴膜与外延层305和栅极310中的硅反应，由此以自对准方式分别在源极区308a/漏极区308b和栅极电极314的暴露表面上形成硅化钴膜320a、320b和320c。未反应的钴膜随后使用传统方式去除。或者，硅化物膜可以由其它适合的材料构成，包括Co、M、W、Ti及其组合。
按此方式，通过推延源极延伸区306a/漏极延伸区306b的形成直至栅极电极314形成后，本发明晶体管结构的制造将需要更少的步骤。或者，如上所述，源极延伸区306a/漏极延伸区306b可形成在图9B所示的步骤中，使用虚栅极图形330作为掩模。然而，此方式需要额外的步骤。
第二实施例
本发明的第二实施例将示出并在上面参照图4说明。在第二实施例中，栅极电极414形成在半导体衬底402的沟槽或凹陷部分417中。第二实施例晶体管构造的其它部件与上述第一种构造相似，并且因此此处将略去其介绍。具有以前缀“4”开头和一致的后缀“4xx”的附图标记的图4的部件享有与具有相同后缀“3xx”的图3的上述部件相同的功用。
现在，将参照图10A至10C介绍根据本发明第二实施例的制造半导体器件的方法。
图10A所示步骤之前的工艺与上述参照第一实施例的图9A至9D所示的一致。
参照图10A，去除包括氮化硅膜和氧化硅膜的虚栅极，暴露半导体衬底402表面的一部分。进一步对半导体衬底的暴露表面实施蚀刻，从而形成沟槽417或凹陷区域。沟槽417的深度根据所得器件的期望沟道长度确定，沟槽417越深，有效沟道长度就越长。通常，沟槽417的深度小于50nm。
如上所述，由于暴露了沟道区上方的半导体衬底表面，因此沟道杂质区可选地在此时形成，而非在上述参照图9A介绍的阱区形成期间形成沟道杂质区。按此方式，可以在一个区域内的半导体衬底中形成沟道杂质区，该区域局限于当前已移除虚栅极图形的区域下的面积内。由于沟道区直至沟槽形成时也未完全限定，这特别有利于本实施例，其包括形成在半导体衬底中的沟槽和形成在沟槽下的沟道区。
参照图10B，栅极电介质412层，例如氧化硅膜，形成在暴露的沟道杂质区、沟槽417的侧壁和外延层405的侧壁上。如上所述，栅极电介质412层可以使用热氧化法由氧化硅形成，或者可以使用诸如氮氧化硅(SiON)、氧化铝、HfO2、或氧化钽的高介电常数材料的沉积来形成。接着，在栅极电介质412上沉积诸如多晶硅膜的栅极电极414。或者，栅极电极414的材料可以由例如硅锗膜、硅化物膜、钨膜、TiN膜、或金属膜、或其叠层构成。参照图10C，接着利用诸如化学机械抛光处理或全表面回蚀工艺来去除栅极电介质层412的上部并暴露氧化硅膜438，从而平整化多晶硅膜。
其后的工艺与参照图9H至图9L所示、在第一实施例中说明的工艺相一致。
所得晶体管的性能特征可以通过控制各个源极延伸区/漏及延伸区、源极/漏极区的尺寸(例如，深度、宽度)，沟槽宽度和可选的沟槽。在各个实施例中，至少源极区/漏及区、源极延伸区/漏及延伸区部分地延伸，或全部延伸穿过外延层，甚至抵达下面的半导体衬底中。
虽然本发明已部分地参照其优选实施例具体示出并说明，本领域技术人员应理解在不脱离本发明所附权利要求限定的精神和范围的前提下，可以在形式和细节上进行各种改进。

Claims (92)

1.一种用于形成具有抬升的源极和漏极结构的MOS晶体管的方法，包括：
在衬底上设置牺牲栅极图形；
在衬底上、临近牺牲栅极图形，设置外延层；
在外延层上、临近牺牲栅极图形，设置第一绝缘层和第二绝缘层；
移除牺牲栅极图形，从而暴露部分的衬底和外延层的侧壁部分；
在衬底的暴露部分上并沿着外延层的侧壁部分设置栅极介电层；
在栅极介电层上设置栅极电极；
移除第二绝缘层和第一绝缘层；
使用栅极电极作为掩模，以杂质掺杂外延层，从而在最接近栅极介电层的外延层中形成源极延伸区和漏极延伸区；
在栅极电极上部的侧壁上设置绝缘间隔壁；以及
使用栅极电极和绝缘间隔壁作为掩模，以杂质掺杂外延层，从而形成临近源极延伸区和漏极延伸区的深源极区和深漏极区。
2.如权利要求1所述的方法，其中源极延伸区和漏极延伸区通过在外延层上设置氮化硅膜和氧化硅膜之前用杂质掺杂外延层来形成。
3.如权利要求1所述的方法，其中设置牺牲栅极图形包括顺序形成氧化硅膜和氮化硅膜、并且构图顺序形成的薄膜从而形成牺牲栅极图形。
4.如权利要求1所述的方法，其中衬底为从由以下材料构成的组中选取的一种类型：硅；绝缘硅(SOI)；SiGe；绝缘SiGe(SGOI)；应变硅；应变绝缘硅；以及GaAs。
5.如权利要求1所述的方法，还包括在外延层上形成焊垫氧化层。
6.如权利要求1所述的方法，其中在临近牺牲栅极图形的外延层上形成第一绝缘层和第二绝缘层包括：
在外延层和牺牲栅极图形上顺序设置氮化硅膜和氧化硅膜；以及
平整化氮化硅膜、氧化硅膜和牺牲栅极图形，从而暴露牺牲栅极图形的上表面。
7.如权利要求6所述的方法，其中平整化包括通过化学机械抛光工艺(CMP)或回蚀处理来平整化。
8.如权利要求1所述的方法，其中移除牺牲栅极图形包括蚀刻牺牲栅极图形从而暴露衬底的上表面。
9.如权利要求1所述的方法，其中移除牺牲栅极图形包括蚀刻牺牲栅极图形从而在衬底中形成凹陷。
10.如权利要求9所述的方法，其中设置栅极介电层包括在衬底凹陷的底部和侧壁上设置栅极介电层。
11.如权利要求9所述的方法，其中凹陷具有小于50nm的深度。
12.如权利要求1所述的方法，还包括用杂质掺杂衬底的暴露部分，从而在移除牺牲栅极图形后形成沟道区。
13.如权利要求1所述的方法，还包括在衬底上设置牺牲栅极图形前用杂质掺杂衬底的沟道区。
14.如权利要求1所述的方法，其中栅极介电层包括从由以下材料构成的材料组中选取的材料：氧化硅膜；氮氧化硅(SiON)；氧化钽；以及高介电常数材料。
15.如权利要求1所述的方法，其中设置栅极介电层包括使用沉积或热氧化工艺形成栅极介电层。
16.如权利要求1所述的方法，其中设置栅极电极包括：
在栅极介电层和第二绝缘层上形成栅极电极材料膜；以及
平整化栅极电极材料膜和第二绝缘层。
17.如权利要求16所述的方法，其中平整化包括通过化学机械抛光工艺(CMP)或回蚀处理来平整化。
18.如权利要求1所述的方法，其中栅极电极包括从由以下材料构成的材料组中选取的材料：多晶硅膜；硅锗膜；硅化物膜；金属膜；以及叠层膜。
19.如权利要求1所述的方法，其中移除第二绝缘层和第一绝缘层包括使用湿法蚀刻工艺来移除。
20.如权利要求1所述的方法，其中在栅极电极上部的侧壁上设置绝缘间隔壁包括：
在所得的结构上设置氮化硅膜；以及
各向异性地蚀刻氮化硅膜。
21.如权利要求20所述的方法，还包括在设置氮化硅膜以前，在所得的结构上设置氧化硅缓冲层。
22.如权利要求1所述的方法，还包括在源极区、漏极区和栅极电极上形成硅化物膜。
23.如权利要求22所述的方法，其中硅化物膜包括从由以下材料构成的组中选取的材料：Co、Ni、W、Ti、及其组合。
24.如权利要求1所述的方法，其中源极延伸区和漏极延伸区的深度小于深源极区和深漏极区的深度。
25.如权利要求1所述的方法，其中深源极区和深漏极区延伸至衬底中。
26.如权利要求1所述的方法，其中源极延伸区和漏极延伸区延伸至衬底中。
27.一种MOS晶体管，其具有抬升的源极和漏极结构，包括：
栅极介电层，在衬底上；
栅极电极，在栅极介电层上；
外延层，临近栅极介电层、在衬底上；
第一源极区和第一漏极区，在外延层中，临近栅极电极下侧部分处的栅极介电层；以及
绝缘间隔壁，在栅极电极上侧部分处的外延层上。
28.如权利要求27所述的晶体管，其中栅极介电层延伸过栅极电极的底部和下侧部分。
29.如权利要求27所述的晶体管，其中第一源极区和第一漏极区通过用杂质掺杂外延层形成。
30.如权利要求27所述的晶体管，还包括临近与栅极电极相对的第一源极区和第一漏极区的第二源极区和第二漏极区。
31.如权利要求30所述的晶体管，其中第二源极区和第二漏极区通过使用栅极电极和绝缘间隔壁作为掩模用杂质掺杂暴露的表面来形成。
32.如权利要求30所述的晶体管，其中第一源极区和第一漏极区包括源极延伸区和漏极延伸区，并且其中第二源极区和第二漏极区包括深源极区和深漏极区。
33.如权利要求30所述的晶体管，其中第一源极区和第一漏极区的深度小于第二源极区和第二漏极区的深度。
34.如权利要求30所述的晶体管，其中第二源极区和第二漏极区延伸至衬底的一部分中。
35.如权利要求29所述的晶体管，其中第一源极区和第一漏极区延伸至衬底的一部分中。
36.如权利要求27所述的晶体管，其中衬底利用从由以下材料构成的组中选取的一种类型形成：硅；绝缘硅(SOI)；SiGe；绝缘SiGe(SGOI)；应变硅；应变绝缘硅；以及GaAs。
37.如权利要求27所述的晶体管，其中外延层包括硅或硅锗。
38.如权利要求27所述的晶体管，其中栅极介电层和栅极电极延伸至形成于衬底上部中的沟槽内。
39.如权利要求38所述的晶体管，其中沟槽具有小于50nm的深度。
40.如权利要求27所述的晶体管，还包括栅极电极下和邻近栅极电极下侧部分的衬底中的沟道区。
41.如权利要求27所述的晶体管，其中栅极介电层包括从由以下材料构成的材料组中选取的材料：氧化硅膜；氮氧化硅(SiON)；氧化钽；以及高介电常数材料。
42.如权利要求27所述的晶体管，其中栅极介电层使用沉积或热氧化工艺形成。
43.如权利要求27所述的晶体管，其中栅极电极包括从由以下材料构成的材料组中选取的材料：多晶硅膜；硅锗膜；硅化物膜；金属膜；以及叠层膜。
44.如权利要求27所述的晶体管，还包括栅极电极与绝缘间隔壁之间的氧化硅缓冲层。
45.如权利要求27所述的晶体管，还包括源极区、漏极区和栅极电极上的硅化物膜。
46.如权利要求45所述的晶体管，其中硅化物膜包括从由以下材料构成的组中选取的材料：Co、Ni、W、Ti、及其组合。
47.一种MOS晶体管，其具有抬升的源极和漏极结构，包括：
栅极介电层，在衬底上；
栅极电极，在栅极介电层上，其中栅极介电层延伸过栅极电极的底部和下侧部分；
外延层，临近栅极介电层、在衬底上；
第一源极区和第一漏极区，在外延层中，临近栅极电极下侧部分处的栅极介电层；以及
第二源极区和第二漏极区，临近与栅极电极相对的第一源极区和第一漏极区。
48.如权利要求47所述的晶体管，其中第一源极区和第一漏极区通过用杂质掺杂外延层形成。
49.如权利要求47所述的晶体管，还包括栅极电极上侧部分处的外延层上的绝缘间隔壁，其中第二源极区和第二漏极区通过使用栅极电极和绝缘间隔壁作为掩模用杂质掺杂暴露的表面来形成。
50.如权利要求49所述的晶体管，其中第一源极区和第一漏极区包括源极延伸区和漏极延伸区，并且其中第二源极区和第二漏极区包括深源极区和深漏极区。
51.如权利要求47所述的晶体管，其中衬底为从由以下材料构成的组中选取的一种类型：硅；绝缘硅(SOI)；SiGe；绝缘SiGe(SGOI)；应变硅；应变绝缘硅；以及GaAs。
52.如权利要求47所述的晶体管，其中第一源极区和第一漏极区在外延层中形成至第一深度，而其中第二源极区和第二漏极区形成至第二深度，其中第一深度小于第二深度。
53.如权利要求47所述的晶体管，其中第二源极区和第二漏极区延伸至衬底的一部分中。
54.一种MOS晶体管，其具有抬升的源极和漏极结构，包括：
衬底，在其上部中具有沟槽；
栅极介电层，作为沟槽的内衬；
栅极电极，在栅极介电层上，栅极电极延伸至沟槽内，其中栅极介电层延伸过栅极电极的底部和下侧部分；
外延层，临近栅极介电层、在衬底上；
第一源极区和第一漏极区，在外延层中，临近栅极电极下侧部分处的栅极介电层；以及
第二源极区和第二漏极区，临近与栅极电极相对的第一源极区和第一漏极区。
55.如权利要求54所述的晶体管，其中第一源极区和第一漏极区通过用杂质掺杂外延层形成。
56.如权利要求54所述的晶体管，还包括栅极电极上侧部分处的外延层上的绝缘间隔壁，其中第二源极区和第二漏极区通过使用栅极电极和绝缘间隔壁作为掩模用杂质掺杂暴露的表面来形成。
57.如权利要求56所述的晶体管，其中第一源极区和第一漏极区包括源极延伸区和漏极延伸区，并且其中第二源极区和第二漏极区包括深源极区和深漏极区。
58.如权利要求54所述的晶体管，其中衬底为从由以下材料构成的组中选取的一种类型：硅；绝缘硅(SOI)；SiGe；绝缘SiGe(SGOI)；应变硅；应变绝缘硅；以及GaAs。
59.如权利要求54所述的晶体管，其中第一源极区和第一漏极区在外延层中形成至第一深度，而其中第二源极区和第二漏极区形成至第二深度，其中第一深度小于第二深度。
60.如权利要求54所述的晶体管，其中第二源极区和第二漏极区延伸至衬底的一部分中。
61.如权利要求54所述的晶体管，其中第一源极区和第一漏极区延伸至衬底的一部分中。
62.一种MOS晶体管，其具有抬升的源极和漏极结构，包括：
栅极介电层，在衬底上；
栅极电极，在栅极介电层上，其中栅极介电层延伸过栅极电极的底部和下侧部分；
外延层，临近栅极介电层、在衬底上；
源极延伸区和漏极延伸区，在外延层中，临近栅极电极下侧部分处的栅极介电层，通过用杂质掺杂外延层形成；
绝缘间隔壁，在栅极电极上侧部分处的外延层上；以及
深源极区和深漏极区，临近与栅极电极相对的源极延伸区和漏极延伸区，其中深源极区和深漏极区通过使用栅极电极和绝缘间隔壁作为掩模用杂质掺杂外延层来形成。
63.如权利要求62所述的晶体管，其中衬底为从由以下材料构成的组中选取的一种类型：硅；绝缘硅(SOI)；SiGe；绝缘SiGe(SGOI)；应变硅；应变绝缘硅；以及GaAs。
64.如权利要求62所述的晶体管，其中深源极区和深漏极区延伸至外延层下的衬底中。
65.如权利要求62所述的晶体管，其中源极延伸区和漏极延伸区延伸至衬底的一部分中。
66.如权利要求62所述的晶体管，其中栅极电极延伸至形成在衬底上侧部分内的沟槽中。
67.一种MOS晶体管，其具有抬升的源极和漏极结构，包括：
衬底，在其上部中具有沟槽；
栅极介电层，作为沟槽的内衬；
栅极电极，在栅极介电层上，栅极电极延伸至沟槽内，其中栅极介电层延伸过栅极电极的底部和下侧部分；
外延层，临近栅极介电层，在衬底上；
源极延伸区和漏极延伸区，在外延层中，临近栅极电极下侧部分处的栅极介电层，其通过用杂质掺杂外延层形成；
绝缘间隔壁，在栅极电极上侧部分处的外延层上；以及
深源极区和深漏极区，临近与栅极电极相对的源极延伸区和漏极延伸区，其中深源极区和深漏极区通过使用栅极电极和绝缘间隔壁作为掩模用杂质掺杂外延层来形成。
68.如权利要求67所述的晶体管，其中衬底为从由以下材料构成的组中选取的一种类型：硅；绝缘硅(SOI)；SiGe；绝缘SiGe(SGOI)；应变硅；应变绝缘硅；以及GaAs。
69.如权利要求67所述的晶体管，其中深源极区和深漏极区延伸至外延层下的衬底中。
70.如权利要求67所述的晶体管，其中源极延伸区和漏极延伸区延伸至外延层下的衬底中。
71.如权利要求67所述的晶体管，其中沟槽的深度小于50nm。
72.一种MOS晶体管，其具有抬升的源极和漏极结构，包括：
栅极介电层，在衬底上；
栅极电极，在栅极介电层上，其中栅极介电层延伸过栅极电极的底部和下侧部分；
外延层，临近栅极介电层，在衬底上；以及
第一源极区和第一漏极区，在外延层中，临近栅极电极下侧部分处的栅极介电层。
73.如权利要求72所述的晶体管，还包括绝缘间隔壁，在栅极电极上侧部分处的外延层上。
74.如权利要求72所述的晶体管，其中栅极介电层延伸过栅极电极的底部和下侧部分。
75.如权利要求72所述的晶体管，其中第一源极区和第一漏极区通过用杂质掺杂外延层形成。
76.如权利要求72所述的晶体管，还包括临近与栅极电极相对的第一源极区和第一漏极区的第二源极区和第二漏极区。
77.如权利要求76所述的晶体管，其中第二源极区和第二漏极区通过使用栅极电极和绝缘间隔壁作为掩模用杂质掺杂暴露的表面来形成。
78.如权利要求76所述的晶体管，其中第一源极区和第一漏极区包括源极延伸区和漏极延伸区，并且其中第二源极区和第二漏极区包括深源极区和深漏极区。
79.如权利要求76所述的晶体管，其中第一源极区和第一漏极区的深度小于第二源极区和第二漏极区的深度。
80.如权利要求76所述的晶体管，其中第二源极区和第二漏极区延伸至衬底的一部分中。
81.如权利要求76所述的晶体管，其中第一源极区和第一漏极区延伸至衬底的一部分中。
82.如权利要求72所述的晶体管，其中衬底为从由以下材料构成的组中选取的一种类型：硅；绝缘硅(SOI)；SiGe；绝缘SiGe(SGOI)；应变硅；应变绝缘硅；以及GaAs。
83.如权利要求72所述的晶体管，其中外延层包括硅或硅锗。
84.如权利要求72所述的晶体管，其中栅极介电层和栅极电极延伸至形成于衬底上部内的沟槽中。
85.如权利要求84所述的晶体管，其中沟槽具有小于50nm的深度。
86.如权利要求72所述的晶体管，还包括栅极电极下和邻近栅极电极下侧部分的衬底中的沟道区。
87.如权利要求72所述的晶体管，其中栅极介电层包括从由以下材料构成的材料组中选取的材料：氧化硅膜；氮氧化硅(SiON)；氧化钽；以及高介电常数材料。
88.如权利要求72所述的晶体管，其中栅极介电层使用沉积或热氧化工艺形成。
89.如权利要求72所述的晶体管，其中栅极电极包括从由以下材料构成的材料组中选取的材料：多晶硅膜；硅锗膜；硅化物膜；金属膜；以及叠层膜。
90.如权利要求72所述的晶体管，还包括栅极电极与绝缘间隔壁之间的氧化硅缓冲层。
91.如权利要求72所述的晶体管，还包括源极区、漏极区和栅极电极上的硅化物膜。
92.如权利要求91所述的晶体管，其中硅化物膜包括从由以下材料构成的组中选取的材料：Co、Ni、W、Ti、及其组合。
CNB2003101197057A 2003-02-28 2003-12-03 具有抬升的源极和漏极结构的金氧半晶体管及其制造方法 Expired - Lifetime CN100474534C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR12793/03 2003-02-28
KR12793/2003 2003-02-28
KR10-2003-0012793A KR100499159B1 (ko) 2003-02-28 2003-02-28 리세스 채널을 갖는 반도체장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1525542A true CN1525542A (zh) 2004-09-01
CN100474534C CN100474534C (zh) 2009-04-01

Family

ID=32866976

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101197057A Expired - Lifetime CN100474534C (zh) 2003-02-28 2003-12-03 具有抬升的源极和漏极结构的金氧半晶体管及其制造方法

Country Status (6)

Country Link
US (4) US7227224B2 (zh)
JP (1) JP4744812B2 (zh)
KR (1) KR100499159B1 (zh)
CN (1) CN100474534C (zh)
DE (2) DE102004005502B4 (zh)
TW (1) TWI272699B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397659C (zh) * 2005-02-22 2008-06-25 台湾积体电路制造股份有限公司 具混成应变诱导层的应变晶体管及其形成方法
CN100440536C (zh) * 2005-06-22 2008-12-03 富士通株式会社 半导体器件及其制造方法
CN100568533C (zh) * 2007-01-10 2009-12-09 国际商业机器公司 双栅场效应晶体管及其形成方法
CN101640220A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN101300680B (zh) * 2005-11-09 2010-10-27 先进微装置公司 具有减少的栅极氧化物泄漏的取代金属栅极晶体管
CN101569015B (zh) * 2007-10-15 2011-01-05 松下电器产业株式会社 半导体装置及其制造方法
CN101667598B (zh) * 2009-09-09 2011-03-23 上海宏力半导体制造有限公司 一种垂直双扩散mos晶体管测试结构
CN101542699B (zh) * 2007-01-09 2011-05-18 索尼株式会社 半导体器件和制造半导体器件的方法
CN102347235A (zh) * 2010-08-04 2012-02-08 中国科学院微电子研究所 应变半导体沟道形成方法和半导体器件
CN102376582A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 半导体器件结构和制作该半导体器件结构的方法
GB2487113A (en) * 2010-08-04 2012-07-11 Inst Of Microelectronics Cas Method for forming strained semiconductor channel and semiconductor device
CN102655110A (zh) * 2011-03-04 2012-09-05 中芯国际集成电路制造(上海)有限公司 Soi晶体管及其制造方法
CN102891176A (zh) * 2011-07-19 2013-01-23 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN103779214A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种soi半导体氧化物晶体管及其制作方法
US8951871B2 (en) 2011-07-19 2015-02-10 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN112331558A (zh) * 2020-10-23 2021-02-05 矽力杰半导体技术(杭州)有限公司 Ldmos晶体管及其制造方法

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100485690B1 (ko) * 2002-10-26 2005-04-27 삼성전자주식회사 모스 트랜지스터 및 그 제조방법
US7122431B2 (en) * 2003-01-16 2006-10-17 Samsung Electronics Co., Ltd. Methods of fabrication metal oxide semiconductor (MOS) transistors having buffer regions below source and drain regions
KR100505113B1 (ko) * 2003-04-23 2005-07-29 삼성전자주식회사 모스 트랜지스터 및 그 제조방법
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7202132B2 (en) * 2004-01-16 2007-04-10 International Business Machines Corporation Protecting silicon germanium sidewall with silicon for strained silicon/silicon germanium MOSFETs
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7122412B2 (en) * 2004-04-30 2006-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a necked FINFET device
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
KR100678462B1 (ko) * 2004-11-16 2007-02-02 삼성전자주식회사 단결정 박막 트랜지스터들을 갖는 반도체 집적회로 소자들및 그 제조방법들
KR100882930B1 (ko) 2004-12-17 2009-02-10 삼성전자주식회사 소오스 및 드레인 영역들을 갖는 씨모스 반도체 소자들 및 그 제조방법들
JP4369379B2 (ja) * 2005-02-18 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
JP4867176B2 (ja) * 2005-02-25 2012-02-01 ソニー株式会社 半導体装置の製造方法
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
JP4887643B2 (ja) * 2005-03-24 2012-02-29 ソニー株式会社 半導体装置およびその製造方法
KR100663359B1 (ko) 2005-03-31 2007-01-02 삼성전자주식회사 리세스 채널 트랜지스터 구조를 갖는 단일 트랜지스터플로팅 바디 디램 셀 및 그 제조방법
JP2006339476A (ja) * 2005-06-03 2006-12-14 Elpida Memory Inc 半導体装置及びその製造方法
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US8338887B2 (en) * 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
KR100653536B1 (ko) * 2005-12-29 2006-12-05 동부일렉트로닉스 주식회사 반도체 소자의 핀 전계효과 트랜지스터 제조방법
KR100760909B1 (ko) * 2005-12-29 2007-09-21 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7790527B2 (en) * 2006-02-03 2010-09-07 International Business Machines Corporation High-voltage silicon-on-insulator transistors and methods of manufacturing the same
US7442619B2 (en) * 2006-05-18 2008-10-28 International Business Machines Corporation Method of forming substantially L-shaped silicide contact for a semiconductor device
KR100714900B1 (ko) 2006-06-09 2007-05-04 삼성전자주식회사 매몰 게이트 전극을 갖는 반도체 소자 및 그 제조방법
KR100755671B1 (ko) * 2006-07-14 2007-09-05 삼성전자주식회사 균일한 두께의 니켈 합금 실리사이드층을 가진 반도체 소자및 그 제조 방법
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
JP5503833B2 (ja) * 2006-08-23 2014-05-28 ピーエスフォー ルクスコ エスエイアールエル Ｍｏｓトランジスタ、半導体装置及びその製造方法
US7851859B2 (en) 2006-11-01 2010-12-14 Samsung Electronics Co., Ltd. Single transistor memory device having source and drain insulating regions and method of fabricating the same
KR100773355B1 (ko) * 2006-11-01 2007-11-05 삼성전자주식회사 소오스 및 드레인 영역들 및 벌크 영역 사이의 절연영역들을 갖는 단일 트랜지스터 메모리 셀 및 그 제조방법
GB0624106D0 (en) * 2006-12-02 2007-01-10 Nxp Bv Field effect transistors
US8652912B2 (en) * 2006-12-08 2014-02-18 Micron Technology, Inc. Methods of fabricating a transistor gate including cobalt silicide
KR100801707B1 (ko) 2006-12-13 2008-02-11 삼성전자주식회사 플로팅 바디 메모리 및 그 제조방법
WO2008084765A1 (ja) * 2007-01-09 2008-07-17 Sony Corporation 半導体装置および半導体装置の製造方法
KR100843883B1 (ko) * 2007-05-04 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2009054719A (ja) * 2007-08-24 2009-03-12 Tokyo Electron Ltd 半導体製造方法、半導体製造装置および表示装置
US20090057810A1 (en) * 2007-09-05 2009-03-05 Victor Verdugo Method of Fabricating an Integrated Circuit
KR100960451B1 (ko) * 2008-02-29 2010-05-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8921190B2 (en) 2008-04-08 2014-12-30 International Business Machines Corporation Field effect transistor and method of manufacture
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
JP5322169B2 (ja) * 2009-08-28 2013-10-23 独立行政法人産業技術総合研究所 炭化珪素絶縁ゲート電界効果トランジスタを用いたインバータ回路および論理ゲート回路
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
FR2955203B1 (fr) * 2010-01-14 2012-03-23 Soitec Silicon On Insulator Cellule memoire dont le canal traverse une couche dielectrique enterree
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
KR101776926B1 (ko) * 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8420491B2 (en) * 2010-11-09 2013-04-16 International Business Machines Corporation Structure and method for replacement metal gate field effect transistors
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
DE102011004322B4 (de) * 2011-02-17 2012-12-06 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US9524934B2 (en) * 2011-11-22 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits with electrical fuses and methods of forming the same
CN103151292B (zh) * 2011-12-07 2015-04-08 上海华虹宏力半导体制造有限公司 抬高源漏结构CMOS和Bipolar器件的集成方法
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US8828851B2 (en) * 2012-02-01 2014-09-09 Stmicroeletronics, Inc. Method to enable the formation of silicon germanium channel of FDSOI devices for PFET threshold voltage engineering
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
CN103594372A (zh) * 2012-08-17 2014-02-19 中国科学院微电子研究所 半导体器件制造方法
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
FR2995135B1 (fr) * 2012-09-05 2015-12-04 Commissariat Energie Atomique Procede de realisation de transistors fet
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9093530B2 (en) * 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
EP2887399B1 (en) 2013-12-20 2017-08-30 Imec A method for manufacturing a transistor device and associated device
JP2015228418A (ja) * 2014-05-30 2015-12-17 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
US9472628B2 (en) * 2014-07-14 2016-10-18 International Business Machines Corporation Heterogeneous source drain region and extension region
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
KR102445837B1 (ko) * 2015-06-26 2022-09-22 인텔 코포레이션 고 이동도 반도체 소스/드레인 스페이서
US11049939B2 (en) * 2015-08-03 2021-06-29 Semiwise Limited Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
US10490641B2 (en) * 2017-04-28 2019-11-26 Globalfoundries Inc. Methods of forming a gate contact structure for a transistor
JP7282485B2 (ja) * 2018-05-14 2023-05-29 キオクシア株式会社 半導体装置およびその製造方法
US11004958B2 (en) 2018-10-31 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US11373696B1 (en) 2021-02-19 2022-06-28 Nif/T, Llc FFT-dram

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513303A (en) * 1980-07-08 1985-04-23 International Business Machines Corporation Self-aligned metal field effect transistor integrated circuit
JPS6252969A (ja) * 1985-08-30 1987-03-07 Nippon Texas Instr Kk 絶縁ゲ−ト型電界効果半導体装置
US5079180A (en) * 1988-12-22 1992-01-07 Texas Instruments Incorporated Method of fabricating a raised source/drain transistor
US4998150A (en) * 1988-12-22 1991-03-05 Texas Instruments Incorporated Raised source/drain transistor
US5144393A (en) * 1989-04-04 1992-09-01 Mitsubishi Denki Kabushiki Kaisha Structure for a PSD type field effect transistor
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
JPH04350942A (ja) * 1991-05-29 1992-12-04 Nec Corp 半導体装置の製造方法
JPH09321287A (ja) * 1996-05-28 1997-12-12 Sony Corp 半導体装置の製造方法
US5677214A (en) * 1996-09-05 1997-10-14 Sharp Microelectronics Technology, Inc. Raised source/drain MOS transistor with covered epitaxial notches and fabrication method
US6063677A (en) * 1996-10-28 2000-05-16 Texas Instruments Incorporated Method of forming a MOSFET using a disposable gate and raised source and drain
US6051473A (en) * 1996-11-22 2000-04-18 Advanced Micro Devices, Inc. Fabrication of raised source-drain transistor devices
JPH10189966A (ja) * 1996-12-26 1998-07-21 Toshiba Corp 半導体装置及びその製造方法
JPH10200106A (ja) * 1997-01-13 1998-07-31 Sony Corp 半導体装置及びその製造方法
JP4112690B2 (ja) * 1997-06-30 2008-07-02 株式会社東芝 半導体装置の製造方法
JP4160167B2 (ja) * 1997-06-30 2008-10-01 株式会社東芝 半導体装置の製造方法
US6160299A (en) * 1997-08-29 2000-12-12 Texas Instruments Incorporated Shallow-implant elevated source/drain doping from a sidewall dopant source
US6127233A (en) * 1997-12-05 2000-10-03 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain regions and the channel region
US6465842B2 (en) * 1998-06-25 2002-10-15 Kabushiki Kaisha Toshiba MIS semiconductor device and method of fabricating the same
US6528847B2 (en) * 1998-06-29 2003-03-04 Advanced Micro Devices, Inc. Metal oxide semiconductor device having contoured channel region and elevated source and drain regions
US6278165B1 (en) * 1998-06-29 2001-08-21 Kabushiki Kaisha Toshiba MIS transistor having a large driving current and method for producing the same
US6093947A (en) * 1998-08-19 2000-07-25 International Business Machines Corporation Recessed-gate MOSFET with out-diffused source/drain extension
US6303448B1 (en) * 1998-11-05 2001-10-16 Taiwan Semiconductor Manufacturing Company Method for fabricating raised source/drain structures
KR100347544B1 (ko) * 1999-02-13 2002-08-07 주식회사 하이닉스반도체 반도체 소자의 접합 제조 방법
US6407373B1 (en) * 1999-06-15 2002-06-18 Applied Materials, Inc. Apparatus and method for reviewing defects on an object
KR100301246B1 (ko) * 1999-06-30 2001-11-01 박종섭 반도체 소자의 제조 방법
KR100307635B1 (ko) * 1999-09-27 2001-11-02 윤종용 ＳｉＧｅ 채널의 모스 트랜지스터 및 그 제조 방법
US6087235A (en) * 1999-10-14 2000-07-11 Advanced Micro Devices, Inc. Method for effective fabrication of a field effect transistor with elevated drain and source contact structures
KR20010064118A (ko) 1999-12-24 2001-07-09 박종섭 선택적 에피택셜 성장 기술을 적용한 대머신 게이트형모스 트랜지스터 제조방법
US6284606B1 (en) * 2000-01-18 2001-09-04 Chartered Semiconductor Manufacturing Ltd Process to achieve uniform groove depth in a silicon substrate
JP2001223355A (ja) * 2000-02-09 2001-08-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW497120B (en) * 2000-03-06 2002-08-01 Toshiba Corp Transistor, semiconductor device and manufacturing method of semiconductor device
KR100349343B1 (ko) * 2000-03-28 2002-08-21 주식회사 하이닉스반도체 반도체장치의 트랜지스터 제조방법
KR100333372B1 (ko) * 2000-06-21 2002-04-19 박종섭 금속 게이트 모스팻 소자의 제조방법
JP2002043566A (ja) * 2000-07-27 2002-02-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002094051A (ja) 2000-09-13 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002100762A (ja) 2000-09-22 2002-04-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002124665A (ja) * 2000-10-12 2002-04-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6531781B2 (en) * 2000-12-13 2003-03-11 Vanguard International Semiconductor Corporation Fabrication of transistor having elevated source-drain and metal silicide
US20020171107A1 (en) * 2001-05-21 2002-11-21 Baohong Cheng Method for forming a semiconductor device having elevated source and drain regions
US6914303B2 (en) * 2003-08-28 2005-07-05 International Business Machines Corporation Ultra thin channel MOSFET

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397659C (zh) * 2005-02-22 2008-06-25 台湾积体电路制造股份有限公司 具混成应变诱导层的应变晶体管及其形成方法
CN100440536C (zh) * 2005-06-22 2008-12-03 富士通株式会社 半导体器件及其制造方法
TWI447908B (zh) * 2005-11-09 2014-08-01 Advanced Micro Devices Inc 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體
CN101300680B (zh) * 2005-11-09 2010-10-27 先进微装置公司 具有减少的栅极氧化物泄漏的取代金属栅极晶体管
TWI447913B (zh) * 2005-11-09 2014-08-01 Advanced Micro Devices Inc 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體
CN101542699B (zh) * 2007-01-09 2011-05-18 索尼株式会社 半导体器件和制造半导体器件的方法
CN100568533C (zh) * 2007-01-10 2009-12-09 国际商业机器公司 双栅场效应晶体管及其形成方法
CN101569015B (zh) * 2007-10-15 2011-01-05 松下电器产业株式会社 半导体装置及其制造方法
US10559695B2 (en) 2008-07-31 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10930792B2 (en) 2008-07-31 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101640220A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN101640220B (zh) * 2008-07-31 2014-04-30 株式会社半导体能源研究所 半导体装置及其制造方法
CN101667598B (zh) * 2009-09-09 2011-03-23 上海宏力半导体制造有限公司 一种垂直双扩散mos晶体管测试结构
US8575654B2 (en) 2010-08-04 2013-11-05 Institute of Microelectronics, Chinese Academy of Sciences Method of forming strained semiconductor channel and semiconductor device
GB2487113B (en) * 2010-08-04 2014-10-15 Inst Of Microelectronics Cas Method of forming strained semiconductor channel and semiconductor device
CN102347235A (zh) * 2010-08-04 2012-02-08 中国科学院微电子研究所 应变半导体沟道形成方法和半导体器件
WO2012016361A1 (zh) * 2010-08-04 2012-02-09 中国科学院微电子研究所 应变半导体沟道形成方法和半导体器件
GB2487113A (en) * 2010-08-04 2012-07-11 Inst Of Microelectronics Cas Method for forming strained semiconductor channel and semiconductor device
CN102376582A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 半导体器件结构和制作该半导体器件结构的方法
CN102655110B (zh) * 2011-03-04 2014-10-22 中芯国际集成电路制造(上海)有限公司 Soi晶体管及其制造方法
CN102655110A (zh) * 2011-03-04 2012-09-05 中芯国际集成电路制造(上海)有限公司 Soi晶体管及其制造方法
US8951871B2 (en) 2011-07-19 2015-02-10 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN102891176B (zh) * 2011-07-19 2016-06-01 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN102891176A (zh) * 2011-07-19 2013-01-23 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN103779214B (zh) * 2012-10-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 一种soi半导体氧化物晶体管及其制作方法
CN103779214A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种soi半导体氧化物晶体管及其制作方法
CN112331558A (zh) * 2020-10-23 2021-02-05 矽力杰半导体技术(杭州)有限公司 Ldmos晶体管及其制造方法
CN112331558B (zh) * 2020-10-23 2023-09-15 杭州芯迈半导体技术有限公司 Ldmos晶体管及其制造方法

Also Published As

Publication number Publication date
US20070166926A1 (en) 2007-07-19
DE102004064122B4 (de) 2010-08-05
US7227224B2 (en) 2007-06-05
US20070164373A1 (en) 2007-07-19
KR20040077289A (ko) 2004-09-04
US7569456B2 (en) 2009-08-04
JP2004266278A (ja) 2004-09-24
TW200416964A (en) 2004-09-01
US20040169221A1 (en) 2004-09-02
JP4744812B2 (ja) 2011-08-10
CN100474534C (zh) 2009-04-01
KR100499159B1 (ko) 2005-07-01
DE102004005502A1 (de) 2004-09-16
DE102004005502B4 (de) 2008-04-17
US20070164354A1 (en) 2007-07-19
TWI272699B (en) 2007-02-01

Similar Documents

Publication Publication Date Title
CN100474534C (zh) 具有抬升的源极和漏极结构的金氧半晶体管及其制造方法
US10050126B2 (en) Apparatus and method for power MOS transistor
KR100597460B1 (ko) 반도체 소자의 트랜지스터 및제조방법
US7282415B2 (en) Method for making a semiconductor device with strain enhancement
KR101589765B1 (ko) 익스텐션 저항 및 채널 스트레인 특성들을 개선하기 위한 임베드된 익스텐션 영역을 갖는 ｓｏｉ 트랜지스터들 및 그 제조방법
US5164325A (en) Method of making a vertical current flow field effect transistor
US6051488A (en) Methods of forming semiconductor switching devices having trench-gate electrodes
US20140197483A1 (en) Trench shielding structure for semiconductor device and method
US20070037327A1 (en) Structure and method for forming inter-poly dielectric in a shielded gate field effect transistor
US9159786B2 (en) Dual gate lateral MOSFET
US10985246B2 (en) MOSFET with selective dopant deactivation underneath gate
CN1885562A (zh) 场效应晶体管及其制作方法
KR100385859B1 (ko) 트렌치 게이트 mosfet 전력소자 제조방법
US7732862B2 (en) Power semiconductor device having improved performance and method
US9000516B2 (en) Super-junction device and method of forming the same
US8097916B2 (en) Method for insulating a semiconducting material in a trench from a substrate
KR20030045633A (ko) 반도체 장치와 그 제조 방법
US8823087B2 (en) Semiconductor device including auxiliary structure and methods for manufacturing a semiconductor device
CN1264158A (zh) 自对准沟道注入
CN1667837A (zh) 半导体器件及其制造方法
KR20050058242A (ko) 낮은 기생 저항을 가진 트렌치 ｍｏｓｆｅｔ 디바이스형성 방법
KR101801406B1 (ko) 반도체 장치 및 관련 제조 방법
WO2017145593A1 (ja) 化合物半導体装置の製造方法
CN1492515A (zh) Mos晶体管及其制造方法
US7504293B2 (en) Fabrication method for semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090401

CX01 Expiry of patent term