CN103779214A - 一种soi半导体氧化物晶体管及其制作方法 - Google Patents

一种soi半导体氧化物晶体管及其制作方法 Download PDF

Info

Publication number
CN103779214A
CN103779214A CN201210398041.1A CN201210398041A CN103779214A CN 103779214 A CN103779214 A CN 103779214A CN 201210398041 A CN201210398041 A CN 201210398041A CN 103779214 A CN103779214 A CN 103779214A
Authority
CN
China
Prior art keywords
clearance wall
grid
layer
sides
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210398041.1A
Other languages
English (en)
Other versions
CN103779214B (zh
Inventor
刘金华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210398041.1A priority Critical patent/CN103779214B/zh
Publication of CN103779214A publication Critical patent/CN103779214A/zh
Application granted granted Critical
Publication of CN103779214B publication Critical patent/CN103779214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种SOI半导体氧化物晶体管及其制作方法。该制作方法，包括：A）提供半导体衬底，所述半导体衬底包括埋氧化层和位于所述埋氧化层上的硅层；B）在所述半导体衬底上形成栅极，且在所述栅极两侧的所述硅层中形成浅掺杂区；C）在所述栅极两侧的所述半导体衬底上形成L形间隙壁；以及D）在所述栅极两侧形成覆盖部分所述L形间隙壁抬升的源极和漏极。本发明的方法通过栅极两侧形成L形间隙壁来阻挡金属向浅掺杂区和栅极区域扩散，以避免较高的结泄露以及桥连现象的出现，进而保证该SOI半导体氧化物晶体管的稳定性。

Description

一种SOI半导体氧化物晶体管及其制作方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种SOI半导体氧化物晶体管及其制作方法。
背景技术
随着半导体技术的发展，器件的特征尺寸降低至32nm以下的技术结点。此时，传统的CMOS体硅技术制备的场效应晶体管，由于受到严重的短沟道效应和其它寄生效应的影响，在应用方面受到很大的限制。短沟道效应可能导致源极和漏极穿通而增大漏电流，而寄生电容将降低器件的固有频率。
基于上述影响，绝缘体上硅（Silicon On Insulator，SOI）技术应运而生。图1为现有的一种SOI半导体氧化物晶体管的示意图。如图1所示，衬底100上形成有埋氧化层101。埋氧化层101上形成有超薄硅（Ultra ThinSilicon，UTS）层102，该UTS层102可以使外延硅层。在UTS层102上形成有栅极104，栅极104两侧形成有间隙壁105。源极103A和漏极103B形成在栅极104两侧的UTS层102中。在栅极104、源极103A和漏极103B表面上形成对金属硅化物层106。SOI半导体氧化物晶体管能够很好地抑制短沟道效应，获得较小的阈值电压波动和接近理想的亚阈值斜率。
在UTS层102与间隙壁105之间的界面处处会存在大量的缺陷107。这些缺陷107容易使金属硅化物层106中的金属沿着UTS层102与间隙壁105之间的界面快速扩散。扩散的金属可能会导致较高的结泄露，甚至导致源极103A和漏极103B与栅极104发生桥连，扩散的金属还会降低SOI半导体氧化物晶体管的稳定性。
因此，目前急需一种SOI半导体氧化物晶体管及其制作方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种SOI半导体氧化物晶体管的制作方法，包括：A）提供半导体衬底，所述半导体衬底包括埋氧化层和位于所述埋氧化层上的硅层；B）在所述半导体衬底上形成栅极，且在所述栅极两侧的所述硅层中形成浅掺杂区；C）在所述栅极两侧的所述半导体衬底上形成L形间隙壁；以及D）在所述栅极两侧形成覆盖部分所述L形间隙壁抬升的源极和漏极。
优选地，所述B）步骤中形成所述浅掺杂区的方法包括：在所述栅极两侧形成第一间隙壁；执行浅掺杂离子注入工艺，以在所述栅极两侧的所述硅层中形成所述浅掺杂区；以及去除所述第一间隙壁。
优选地，所述栅极上还形成有盖帽层。
优选地，所述L形间隙壁是由氧化物形成的。
优选地，所述C）步骤中形成所述L形间隙壁的步骤包括：在所述半导体衬底和所述栅极上形成依次氧化物层和氮化物层；采用干法刻蚀工艺，以在所述栅极两侧形成间隙壁结构；以及去除所述间隙壁结构中的刻蚀后的氮化物层，以形成所述L形间隙壁。
优选地，所述盖帽层是由氮化物形成的，在去除所述氮化物层的过程中去除所述盖帽层。
优选地，所述D）步骤包括：采用外延生长工艺在所述栅极两侧的所述半导体衬底上形成外延层，所述外延层覆盖所述L形间隙壁的一部分；在所述L形间隙壁两侧以及部分所述外延层上形成第二间隙壁；以及执行源漏极离子注入工艺，以形成所述源极和所述漏极。
优选地，所述第二间隙壁覆盖所述L形间隙壁的侧面。
优选地，所述方法还包括在所述源极、所述漏极和所述栅极上形成金属硅化物。
本发明还提供一种SOI半导体氧化物晶体管，所述SOI半导体氧化物晶体管是由如上所述的任一种方法制成的。
本发明的方法通过栅极两侧形成L形间隙壁来阻挡金属向浅掺杂区和栅极区域扩散，以避免较高的结泄露以及桥连现象的出现，进而保证该SOI半导体氧化物晶体管的稳定性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1为现有的SOI半导体氧化物晶体管的示意图；
图2为根据本发明一个实施方式制作SOI半导体氧化物晶体管的工艺流程图；以及
图3A-3K为根据本发明一个实施方式制作SOI半导体氧化物晶体管的工艺流程中各步骤所获得的器件的剖视图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
图2示出了根据本发明一个实施方式制作半导体器件的工艺流程图，图3A-3K示出了根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。应当注意的是，半导体器件中的部分器件结构可以由CMOS制作流程来制造，因此在本发明的方法之前、之中或之后可以提供额外的工艺，且其中某些工艺在此仅作简单的描述。下面将结合附图来详细说明本发明的制作方法。
执行步骤201，提供半导体衬底，该半导体衬底包括埋氧化层和位于所述埋氧化层上的硅层。
如图3A所示，半导体衬底可以包括埋氧化层301和位于埋氧化层301上的硅层302。埋氧化层301和硅层302可以形成在基底300上。基底300可以为以下所提到的材料中的至少一种：硅（Si）、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅(SiGeOI）以及绝缘体上锗（GeOI）等。硅层302可以为采用外延法生长的超薄硅（UTS）层。在半导体衬底中可以形成有掺杂区域（未示出），例如N型阱区和P型阱区。此外，半导体衬底中还可以包括隔离结构，例如浅沟槽隔离（STI）结构等，隔离结构可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其它现有的低介电常数材料形成。
执行步骤202，在半导体衬底上形成栅极，且在栅极两侧的硅层中形成浅掺杂区。
如图3B所示，在半导体衬底上形成栅极，该栅极包括栅介电层303和栅材料层304，其中栅介电层可以是包括以下材料层中的一层或多层所形成的单层结构或复合层结构，所述材料层包括氧化硅层、氮氧化硅层和氧化铪层等。作为示例，当栅介电层为氧化硅层是，其可以利用氧化工艺在氧蒸气环境中温度约在800~1000摄氏度下将半导体衬底氧化而形成。栅材料层的材料可以多晶硅。上述各层的材料和形成工艺以为本领域说熟知，因此不再详细描述。
优选地，在栅极上还形成有盖帽层305。盖帽层305的材料可以为氮化物，其用于在后续工艺中保护栅极免受损伤。为了简洁，将栅极和盖帽层305共同成为栅堆叠结构，并用附图标记310来表示。
下面将结合附图来说明根据本发明一个实施方式的形成浅掺杂区的方法，包括：首先，在栅极两侧形成第一间隙壁（当栅极上形成有盖帽层时，该步骤为在栅堆叠结构310的两侧形成第一间隙壁306，参照图3C），作为示例，第一间隙壁310可以使由氧化物形成的；然后，执行浅掺杂离子注入工艺，以在栅极（或者栅堆叠结构310）两侧的硅层302中形成浅掺杂区307A和307B，参照图3D；以及去除第一间隙壁306，参照图3E。对于P型晶体管则注入P型掺杂剂；对于N型晶体管则注入N型掺杂剂。由于浅掺杂离子注入工艺已为本领域的技术人员所熟知，因此不再详述。
执行步骤203，在栅极两侧的半导体衬底上形成L形间隙壁。
优选地，一对L形间隙壁可以分别位于栅极（或栅堆叠结构）的两侧，其中，L形间隙壁的一条边形成在半导体衬底上，另一条边倚靠栅极（或栅堆叠结构）的侧面。在栅极（或栅堆叠结构）的两侧形成L形间隙壁可以防止随后形成的金属硅化物中的金属向浅掺杂区和栅极区域扩散，进而保证该SOI半导体氧化物晶体管的稳定性。优选地，L形间隙壁可以是由氧化物形成的。
在L形间隙壁由氧化物形成的情况下，结合附图说明根据本发明一个实施方式的L形间隙壁的形成方法，该方法包括以下步骤：
首先，在半导体衬底和栅极（或栅堆叠结构）上形成依次氧化物层和氮化物层，即在图3E所示的器件结构上依次形成氧化物层和氮化物层，其形成方法可以为物理气相沉积、化学气相沉积、原子层沉积或磁控溅射法等。
然后，采用干法刻蚀工艺对氧化物层和氮化物层进行刻蚀，以在栅极（或栅堆叠结构310）两侧形成间隙壁结构。该间隙壁结构中包括刻蚀后的氧化物层308和氮化物层309，参照图3F。
最后，去除间隙壁结构中的刻蚀后的氮化物层309，以形成L形间隙壁308，参照图3G。优选地，当栅极上形成有盖帽层时，优选地，使盖帽层由氮化物形成，以便在去除氮化物层309的过程中同时去除盖帽层305（参照图3B）。这样可以节省工艺步骤，降低成本。
执行步骤204，在栅极两侧形成覆盖部分的L形间隙壁抬升的源极和漏极。
根据本发明一个实施方式，并结合附图形成源极和漏极的步骤包括以下步骤：
首先，如图3H所示，采用外延生长工艺在栅极（或去除了盖帽层的栅堆叠结构310’）两侧的半导体衬底上形成外延层311A和311B。外延层311A和311B覆盖L形间隙壁308的一部分，以尽量阻挡随后形成在源极和漏极上的金属硅化物层中的金属向浅掺杂区307A和307B中扩散。作为示例，外延层311A和311B可以为硅外延层、碳硅外延层或锗硅外延层。优选地，外延层311A和311B的厚度可以为30-100nm。
接着，如图3I所示，在L形间隙壁308两侧以及部分外延层311A和311B上形成第二间隙壁312。具体地，可以在图3H所示的半导体器件结构上形成材料层，然后采用干法刻蚀，以形成第二间隙壁312。优选地，该材料层可以为与L形间隙壁308以及外延层311A和311B都具有较高的刻蚀选择比的材料。作为示例，当L形间隙壁308为氧化物材料制成时，材料层可以为氮化物。优选地，第二间隙壁312覆盖L形间隙壁308的侧面，即第二间隙壁312接触L形间隙壁308的侧面形成，并且从L形间隙壁308的侧面看，其能够完全被第二间隙壁312所覆盖。第二间隙壁312的顶部靠近L形间隙壁308的顶部，使两者具有大致相等的高度。
最后，如图3J所示，执行源漏极离子注入工艺，以形成源极313A和漏极313B。对于P型器件则注入P型掺杂剂；对于N型器件则注入N型掺杂剂。由于源漏极离子注入工艺已为本领域的技术人员所熟知，因此不再详述。
进一步，本发明提供的SOI半导体氧化物晶体管的方法还包括在源极、源极313A和漏极313B上形成有金属硅化物314，如图3K所示。作为示例，可以首先在图3J所示的半导体器件结构上形成金属（例如，镍）层，然后经高温退火工艺使金属层与源极、源极313A和漏极313B表面的硅发生反应而形成金属硅化物。
本发明的另一方面还提供一种SOI半导体氧化物晶体管，该SOI半导体氧化物晶体管是由如上所述的任一种方法制成的。
综上所示，本发明的方法通过栅极两侧形成L形间隙壁来阻挡金属向浅掺杂区和栅极区域扩散，以避免较高的结泄露以及桥连现象的出现，进而保证该SOI半导体氧化物晶体管的稳定性。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种SOI半导体氧化物晶体管的制作方法，包括：
A）提供半导体衬底，所述半导体衬底包括埋氧化层和位于所述埋氧化层上的硅层；
B）在所述半导体衬底上形成栅极，且在所述栅极两侧的所述硅层中形成浅掺杂区；
C）在所述栅极两侧的所述半导体衬底上形成L形间隙壁；以及
D）在所述栅极两侧形成覆盖部分所述L形间隙壁抬升的源极和漏极。
2.如权利要求1所述的方法，其特征在于，所述B）步骤中形成所述浅掺杂区的方法包括：
在所述栅极两侧形成第一间隙壁；
执行浅掺杂离子注入工艺，以在所述栅极两侧的所述硅层中形成所述浅掺杂区；以及
去除所述第一间隙壁。
3.如权利要求1所述的方法，其特征在于，所述栅极上还形成有盖帽层。
4.如权利要求3所述的方法，其特征在于，所述L形间隙壁是由氧化物形成的。
5.如权利要求4所述的方法，其特征在于，所述C）步骤中形成所述L形间隙壁的步骤包括：
在所述半导体衬底和所述栅极上形成依次氧化物层和氮化物层；
采用干法刻蚀工艺，以在所述栅极两侧形成间隙壁结构；以及
去除所述间隙壁结构中的刻蚀后的氮化物层，以形成所述L形间隙壁。
6.如权利要求5所述的方法，其特征在于，所述盖帽层是由氮化物形成的，在去除所述氮化物层的过程中去除所述盖帽层。
7.如权利要求1所述的方法，其特征在于，所述D）步骤包括：
采用外延生长工艺在所述栅极两侧的所述半导体衬底上形成外延层，所述外延层覆盖所述L形间隙壁的一部分；
在所述L形间隙壁两侧以及部分所述外延层上形成第二间隙壁；以及
执行源漏极离子注入工艺，以形成所述源极和所述漏极。
8.如权利要求7所述的方法，其特征在于，所述第二间隙壁覆盖所述L形间隙壁的侧面。
9.如权利要求1所述的方法，其特征在于，所述方法还包括在所述源极、所述漏极和所述栅极上形成金属硅化物。
10.一种SOI半导体氧化物晶体管，其特征在于，所述SOI半导体氧化物晶体管是由权利要求1-9中任一所述方法制成的。
CN201210398041.1A 2012-10-18 2012-10-18 一种soi半导体氧化物晶体管及其制作方法 Active CN103779214B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210398041.1A CN103779214B (zh) 2012-10-18 2012-10-18 一种soi半导体氧化物晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210398041.1A CN103779214B (zh) 2012-10-18 2012-10-18 一种soi半导体氧化物晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN103779214A true CN103779214A (zh) 2014-05-07
CN103779214B CN103779214B (zh) 2016-08-31

Family

ID=50571336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210398041.1A Active CN103779214B (zh) 2012-10-18 2012-10-18 一种soi半导体氧化物晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN103779214B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525542A (zh) * 2003-02-28 2004-09-01 ���ǵ�����ʽ���� 具有抬升的源极和漏极结构的金氧半晶体管及其制造方法
US20090039426A1 (en) * 2007-08-10 2009-02-12 International Business Machines Corporation Extremely-thin silicon-on-insulator transistor with raised source/drain

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525542A (zh) * 2003-02-28 2004-09-01 ���ǵ�����ʽ���� 具有抬升的源极和漏极结构的金氧半晶体管及其制造方法
US20090039426A1 (en) * 2007-08-10 2009-02-12 International Business Machines Corporation Extremely-thin silicon-on-insulator transistor with raised source/drain

Also Published As

Publication number Publication date
CN103779214B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
US10079279B2 (en) FET with local isolation layers on S/D trench sidewalls
CN101752365B (zh) 集成电路结构
US9806170B1 (en) Differential SG/EG spacer integration with equivalent NFET/PFET spacer widths and dual raised source drain expitaxial silicon and triple-nitride spacer integration enabling high-voltage EG device on FDSOI
US8476131B2 (en) Methods of forming a semiconductor device with recessed source/design regions, and a semiconductor device comprising same
JP2007042964A (ja) 半導体装置及びその製造方法
CN100590815C (zh) 半导体器件的制造方法
CN101599459B (zh) 半导体器件的制造方法
CN102915971B (zh) 一种半导体器件的制造方法
CN102479709B (zh) 晶体管及其制作方法
US8877595B2 (en) Transistor structure with silicided source and drain extensions and process for fabrication
CN105470296A (zh) 一种半导体器件及其制造方法、电子装置
CN105470134A (zh) 一种半导体器件及其制造方法、电子装置
CN103107090B (zh) 制造半导体器件的方法
CN103779214A (zh) 一种soi半导体氧化物晶体管及其制作方法
CN104517840A (zh) 一种半导体器件的制造方法
CN103187253B (zh) 制作半导体器件的方法
CN103177944B (zh) 制作半导体器件的方法
CN102956490B (zh) 半导体器件及其制作方法
CN107437504A (zh) 一种半导体器件及其制造方法、电子装置
CN103578936B (zh) 一种制作半导体器件的方法
CN104952798A (zh) 一种半导体器件的制造方法
CN104952725A (zh) 一种半导体器件及其制造方法
CN104934375A (zh) 一种半导体器件的制造方法
CN104576372A (zh) 一种半导体器件及其制造方法
CN103474352B (zh) 一种无需侧墙制作半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant