CN100397659C - 具混成应变诱导层的应变晶体管及其形成方法 - Google Patents
具混成应变诱导层的应变晶体管及其形成方法 Download PDFInfo
- Publication number
- CN100397659C CN100397659C CNB2005100841370A CN200510084137A CN100397659C CN 100397659 C CN100397659 C CN 100397659C CN B2005100841370 A CNB2005100841370 A CN B2005100841370A CN 200510084137 A CN200510084137 A CN 200510084137A CN 100397659 C CN100397659 C CN 100397659C
- Authority
- CN
- China
- Prior art keywords
- strain
- semiconductor device
- layer
- partly
- strained layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 230000001939 inductive effect Effects 0.000 title description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000000463 material Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000001419 dependent effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 2
- 125000006850 spacer group Chemical group 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 174
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 230000006835 compression Effects 0.000 description 9
- 238000007906 compression Methods 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 239000004575 stone Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000001976 improved effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- 229910012990 NiSi2 Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001325 element alloy Inorganic materials 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种具混成应变(hybrid-strained)层的半导体装置，及其形成方法。此半导体装置包括：栅极介电层位于基材之上栅极介电层；栅极电极位于栅极介电层之上；一选择性的间隙壁对位于沿着栅极介电层与栅极电极的侧壁之上；实质上与栅极电极的一边缘对准的源极/漏极区域；与应变层覆盖源极/漏极区域、栅极电极与间隙壁，其中此应变层具有一第一部份与一第二部份。应变层的第一部份实质上覆盖源极/漏极区域并具有一第一本质应变。应变层的第二部份的至少一部分实质上覆盖栅极电极与间隙壁并具有与第一本质应变形式相反的一第二本质应变。
Description
技术领域
本发明涉及一种半导体装置，特别是有关于具有在栅极与源极/漏极区域上方的一混成应变(hybrid-strained)层的装置，且更特别是有关于具有一混成应变接触蚀刻停止层的MOS装置。
背景技术
当前一直在致力于超大型集成(VLSI)电路尺寸的缩减。随着电路变的又小又快，装置驱动电流的改善变的是越来越重要。装置电流与栅极长度、栅极电容与载子迁移率有密切的关系。缩短多晶硅栅极长度、增加栅极电容与增加载子迁移率可以改善装置的电流性能。一直在努力缩减栅极长度为的是要缩小电路尺寸。在像是减少栅极介电层的厚度、增加栅极介电层的介电常数或是类似方面的努力以达成增加栅极电容的目的。另外并致力于增进载子迁移率，以能更进一步改善装置电流。
在诸多用以增进载子迁移率的努力中，形成一应变(strained)硅通道是一已知的手段。应变(strain)，有时亦指为应力(stress)，能增进整体的电子与电洞迁移率。可通过一应变表面通道来增进MOS装置的性能。这种技术使得在固定栅极长度、不增加电路制造或是设计的复杂度下得以改善MOS装置的性能。
当硅处在应变状态时，内平面的室温电子迁移率能呈现戏剧性地增加。一种发展应变的方法是，使用一渐变(graded)的硅锗(SiGe)磊晶层做为一基材，于其上再形成一层经松弛(relaxed)的SiGe层。一硅层形成于此经松弛的SiGe层上。MOS装置随后形成于此具有本质应变的硅层上。由于SiGe的晶格常数比硅的大，此硅膜是处于双轴张力下，并因此载子群呈现出为应变所促进的迁移率。
在装置中的应变可以在三个方向上有分量；平行于MOS装置通道长度、平行于装置通道宽度，与垂直于通道平面。平行于装置通道长度与宽度的应变称为内平面应变。研究显示，双轴、内平面伸张应变场可以改善nMOS性能，而平行于通道长度方向的压缩应变可以改善pMOS装置性能。
藉由在MOS装置上形成一应变接触蚀刻停止(CES)层也可提供应变。当形成了一应变接触蚀刻停止层时，由于CES层与下方层间晶格常数不匹配的缘故，会发展出一内平面应力来配合下方层的晶格常数。图1绘示现有习知的具有一应变通道区域的nMOS装置。CES层14具有本质伸张应变。在源极/漏极区域12顶部的部份CES层14a将一压缩应变引入了源极/漏极区域12中，因此在通道区域11中造成了一伸张应变。据此，通道区域11中的载子迁移率可因之而增进。然而，此CES层14是为单(uni)应变，代表着相同的伸张应变CES层亦帽盖在栅极电极6与间隙壁8的顶部。帽盖部份具有将压缩应变引入包含通道区域11的其下区域的效果，因而降低了整体通道的伸张应变。
通道区域11中的应变可由形成一未被帽盖的CES层来改善，其中此CES层14并不形成在电极6与间隙壁8的顶部。然而，目前所需要的是一种能改善CES层的能力将理想的应变施加于通道又不增加制程复杂度的方法。
由此可见，上述现有的MOS装置在结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决MOS装置存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的MOS装置，便成了当前业界极需改进的目标。
有鉴于上述现有的MOS装置存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的具混成应变诱导层的应变晶体管，能够改进一般现有的MOS装置，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的MOS装置存在的缺陷，而提供一种新型结构的具混成应变诱导层的应变晶体管，所要解决的技术问题是使其提供一种能改善CES层的能力将理想的应变施加于通道又不增加制程复杂度的方法。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体装置，其至少包含：一栅极介电层，在一基材之上；一栅极电极，在该栅极介电层之上；二源极/漏极区域，位于该栅极电极的两侧；一第一应变层，位于该些源极/漏极区域上，该第一应变层具有一第一应力；以及一第二应变层，位于该栅极电极上，该第二应变层具有一第二应力，其中该第二应力实质上与该第一应力不同。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的半导体装置，其中所述的第一应变层实质上延伸至该栅极电极，部份的该第二应变层位于该第一应变层之上。
前述的半导体装置，其中所述的第二应变层从该栅极电极延伸至该源极/漏极区域，与其中该第一应变层邻接该第二应变层的一侧壁。
前述的半导体装置，其中所述的第一与第二应变层各别包含一选自本质上由氮化、氧化、氧氮化硅、碳化硅、半导体材料、金属及其组合所组成的一材料。
前述的半导体装置，其中所述的第一与第二应变层各别包含复数层。
前述的半导体装置，其中所述的第一与第二应变层各别具有介于大约20nm与大约200nm间的一厚度。
前述的半导体装置，其中所述的第二应变层的应力形式与第一应变层的应力形式相反，该第二应变层的应力量值介于约0Gpa与约3Gpa间。
前述的半导体装置，其中所述的第二应变层的应力形式与该第一应变层的应力形式相同，与其中第二应变层的应力量值小于约百分之50的该第一应变层的应力。
前述的半导体装置，其中所述的第一应变层与第二应变层组合在一起形成一接触蚀刻停止层。
前述的半导体装置，其中所述的第一应变层与第二应变层具有实质上不同的晶格常数。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体装置的制造方法，其至少包含：提供一基材，该基材上至少具有一栅极结构及二源/漏极区域，该源极/漏极区域位于该栅极结构的两侧的基材上；形成一第一应变层至少覆盖该些源极/漏极区域；以及形成一第二应变层至少覆盖该栅极结构顶面及侧壁上半部，该第二应变层具有与该第一应变层不同的应变。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的半导体装置的制造方法，其中所述的第一应变层与第二应变层具有不同的本质应变。
前述的半导体装置的制造方法，其中所述的第一应变层与该第二应变层具有相同的本质应变且该第二应变层的应变量低于该第一应变层的应变量的百分之五十。
前述的半导体装置的制造方法，其中所述的第一应变层与第二应变层累积形成一接触蚀刻停止层。
前述的半导体装置的制造方法，其中形成第一应变层的方法至少包括：毯覆一材料层覆盖该栅极结构及该些源/漏极区域；以及
以一微影蚀刻制程移除部分该材质层以暴露出该栅极结构的顶面和至少部分该栅极结构的上半部侧壁。
前述的半导体装置的制造方法，其中形成第一应变层的方法至少包括：形成一罩幕遮蔽该栅极结构的顶面和至少部分该栅极结构的上半部侧壁；沉积一材料层覆盖暴露出来的部分；以及移除该罩幕。
前述的半导体装置的制造方法，其中所述的第一应变层与第二应变层具有一介面部份。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
依据本发明的一情形，此半导体装置包括栅极结构及实质上与该栅极结构的边缘对准二源/漏极区域。栅极结构可包括栅极介电层覆盖在基材之上；栅极电极覆盖在栅极介电层之上；一对间隙壁位于沿着栅极介电层与栅极电极的侧壁。源极/漏极区域可实质上与栅极电极的边缘对准；与一应变层覆盖在源极/漏极区域、栅极电极与间隙壁的上。应变层具有一第一部份与一第二部份。应变层的第一部份实质上在源极/漏极区域上方并具有一第一本质应变。应变层的第二部份的至少一部份实质上覆盖在栅极电极与间隙壁之上，并具有与第一应变形式相反的一第二本质应变。由于应变层的第一部份与第二部份中的应变形式相反，由第二部份所造成的负面效应转成了正面效应。在装置通道区域中的应变于是得以增强。
依据本发明的另一情形，应变层的第二部份具有与第一部份相同形式的应变。然而，在第二部份中的应变量值较低，较佳为低于第一部份应变的百分之五十。在栅极电极与间隙壁的顶部有较小应变时，得以减少由第二部份所造成的负面效应。
应变是可由具有不同晶格常数的材料互相接触来产生。应变亦可由将不纯物引入应变层中来进行调整。
借由上述技术方案，本发明具混成应变诱导层的应变晶体管至少具有下列优点：
本发明能改善CES层的能力将理想的应变施加于通道又不增加制程复杂度，降低了整体通道的伸张应变。
综上所述，本发明特殊的具混成应变诱导层的应变晶体管，其具有上述诸多的优点及实用价值，并在同类产品及方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、制造方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的MOS装置具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1示出了一现有习知的单应变MOS装置，一CES层形成在源极/漏极区域与一栅极结构两者上；
图2至图4D为截面图，示出了在制造一混成应变MOS晶体管实施例的中间阶段；
图5示出了较佳实施例的结果，将应变表示为通道区域中深度的函数。
2：基材 6：栅极电极
10：浅沟渠隔离 12：源极/漏极区域
14a：第一应变层 4：栅极介电层
8：间隙壁 11：通道区域
14：应变层/CES层 14b：第二应变层
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具混成应变诱导层的应变晶体管其具体实施方式、结构、制造方法、步骤、特征及其功效，详细说明如后。
兹提出具有一混成应变诱导层的一新颖半导体结构与其形成方法。制造本发明较佳实施例中间阶段亦绘示出来。各种较佳实施例的变化亦被讨论。在本发明从头到尾的多种概观与例示性实施例中，类似的元件符号用作代表类似的元件。
图2绘示浅沟渠隔离(STI)的形成。在较佳实施例中，基材2为硅基材。在其他的实施例中，基材2为一虚拟基材，其中经松弛的一SiGe层形成于渐变SiGe层之上，而一应变硅层形成于经松弛的SiGe层上。此结构将一伸张应力提供至此装置的通道而增进了载子迁移率。又在其他的实施例中，整体(bulk)半导体、应变半导体、化合物半导体、多层半导体或绝缘体上硅(SOI)、应变绝缘体上硅(SSOI)、应变绝缘体上硅镓(S-SiGeOI)、绝缘体上硅镓(SiGeOI)、绝缘体上镓(GeOI)与之类似者，可用做为基材2。将浅沟渠隔离10形成于基材2中。较佳者，藉由蚀刻在基材2中以形成浅沟渠，再以一绝缘体，如氧化硅，填满浅沟渠以形成浅沟渠结构10。
将一栅极介电层4形成于基材2的表面上。栅极介电层4较佳为氧化物。此形成法可为任何已知的方法，例如热氧化法、区域硅氧化法(LOCOS)、化学气相沉积法(CVD)等等。因为氮化硅可做为杂质扩散时的有效屏障，故亦可使用氮化硅。氮化硅膜较佳由硅的热氮化法来形成。亦可由使用氮-氢的电浆阳极氮化法来制备。此氮化硅膜亦可由二氧化硅的热氮化法来形成。此栅极介电层也可为氧氮化物、含氧的介电物、高k材料或任何的组合。
栅极电极6形成于栅极介电层4之上。此栅极电极6较佳为多晶硅、虽然亦可由金属、或一包括金属、半导体、金属氧化物及/或金属硅化物的化合物结构所形成。较佳的形成方法为CVD法。多晶硅具有做为达成最小栅极对源极/漏极重达的遮罩能力。这又更增进了装置性能。然后对多晶硅掺杂以减低片电阻(sheet resistance)。其他的实施例可使用非晶硅、会导电的元素金属、会导电的元素金属合金、会导电的元素金属的硅化物或氮化物或任何的组合。典型地，栅极电极6与栅极介电层4沉积成层后，会被图案化以形成栅极。
一对间隙壁8沿着栅极介电层4与栅极电极6的侧壁而形成。如业界中所知，间隙壁8较佳是将一介电层毯覆沉积在一整个区域上来形成，然后，再将此介电层自水平表面进行非等向性地蚀刻，于是留下了间隙壁8。图2绘示矩形间隙壁。在另一实施例中，间隙壁8亦可为L形，其形成法已为业界所知悉。
图3绘示源极/漏极区域12的形成。源极/漏极区域12可凹入或是凸出于基材2(使用如磊晶所成长的区域)，这样一来，后续所形成的应变诱导层亦会跟着凹入或是凸出。在一较佳实施例中，源极/漏极区域12藉由将不纯物植入半导体基材2中而形成。间隙壁8用做为遮罩，使得源极/漏极区域12的边缘实质上与间隙壁8对准。栅极电极6较佳亦被掺杂以减低片电阻。在其他的实施例中，源极/漏极区域12的形成方式是，先将源极/漏极区域凹入，再于凹口中以磊晶方式来成长所需掺杂的硅、SiGe或SiC。又于其他的实施例中，源极/漏极区域12的形成是，将具有所需掺质的硅、SiGe、SiC磊晶地成长在基材2的上表面上。较佳为，先于不形成源极与漏极的区域上形成一层二氧化硅。则后续沉积形成磊晶膜时，位于二氧化硅膜上者将为多晶硅将在后续制程中被移除；而在源极/漏极区域12(即暴露出基材2)上则成长成单晶硅磊晶层。
一组硅化金属区域(此处未示)，可选择性的由硅化金属制程形成在源极/漏极区域12上。此硅化金属较佳为NiSi2、CoSi2、TiSi2或其类似者。要形成一硅化金属层，较佳先在装置上沉积一金属薄层，例如钴、镍、钛或其类似者，以形成一金属层。然后再将装置回火，在沉积的金属与位于其下暴露出的硅区域间形成硅化金属。再移除未反应的金属。
接着，如图4A、图4B、图4C与图4D所示，形成一应变层14(有时亦称为：应变诱导层)。虽然此层较佳为一CES层，而且CES层14可为单层或是复数层的结构，即使有些层不作为蚀刻停止层之用，但是在本发明整份说明书中仍称之为CES层14。应变层14亦可为包括一CES层与其他层的一复合层。如前所述，此应变层可以增进装置性能。应变，有时亦指为应力，应力的种类与强度是由沉积制程与所使用的材料来决定。一般说来，若应变材料比位于其下材料具有较小的晶格常数，此应变材料会具有本质压缩应变而位于其下的材料在松弛后会有本质伸张应变。相反地，若应变材料比起位于其下的材料具有较大的晶格常数时，此应变材料会具有本质伸张应变，而位于其下的材料在松弛后会有本质压缩应变。
伸张应变较佳形成于由碳化硅、氮化、氧化、氮氧化硅等材料所形成的应变层14与位于其下的材料(即基材2)之间。压缩应变较佳形成于由硅化锗、氮化、氧化、氮氧化硅等材料所形成的应变层14与位于其下的材料(即基材2)之间。应变的种类与量值取决于应变层14与位于其下的材料的相对性质。应变可藉由位于其下的材料中不纯物的种类与浓度来调整。例如，将如锗的不纯物引入硅化锗或碳化硅中，典型地会增加材料的晶格常数(因为锗的晶格常数比较大)，而将如碳的不纯物引入硅化锗或碳化硅中，典型地会减小其晶格常数(因为碳的晶格常数比较小)。在较佳的实施例中，CES层14包括一介电层。在替代的实施例中，应变层14包括半导体、金属、及其组合。应变层14亦可为单层或是复合层的形式。这样的材料的有利处在于材料在沉积时即具有本质应力，可对诱导位于其下方的材料产生应力或是应变。
图4A绘示一第一应变层14a选择性地形成在源极/漏极区域12之上。虽然第一应变层14a与后续要说明的第二应变层14b虽如图显示为一层，但也可以为不同的膜层。在一较佳实施例中，一罩幕是在沉积第一应变层14a沉积时，用以覆盖栅极电极6与间隙壁8。在另一可替换的实施例中，将一应变诱导材料以坦覆方式沉积，然后再将栅极电极6与间隙壁8上的应变诱导材料移除。第一应变层14a可用一般的方法来形成，如化学气相沉积法(CVD)、选择性磊晶法、原子层沉积法(ALD)、物理气相沉积法(PVD)或其类似者。第一应变层14a的厚度，较佳者约大于
更佳者，介于约
与
之间。
随后将第二应变层14b形成在栅极结构上方。也许需要微影与蚀刻以形成所需的图案。第二应变层14b较佳由CVD法来形成，但亦可使用其他常见的方法，如ALD、PVD与其类似者。类似于第一应变层14a，第二应变层14b的材料较佳为介电材料。然而，亦可使用半导体、金属、其组合与复合结构。第二应变层14b的厚度，较佳者约大于
更佳者，介于约
与
之间。第二应变层14b之应力较佳介于约0Gpa与约3Gpa之间。如图所示者，应变层14a与14b较佳以共形地方式沉积覆盖位于其下的材料之上(即，分别在栅极电极6与源极/漏极区域12上方)。
如果第二应变层14b具有与第一应变层14a相同形式的应变，应变层14a与14b将如前所述，在通道区域11中产生相反形式的应变。这会降低通道区域11中的应变程度。为了要减少这样的负面效应，第二应变层14b较佳为具有较小的本质应变，较佳为低于第一应变层14a中应变的百分之五十。为了进一步增进通道区域11中的应变，应变层14a与14b较佳为在通道区域11中产生相同形式的应变。因此，更佳的是，第二应变层14b具有对第一应变层14a相反形式的应变。甚至更佳的是，在第二应变层14b中(相反形式之)应变的量值，大于第一应变层14a中应变量值的百分之五十。
如图4A中所绘示的较佳实施例，第二应变层14b形成在第一应变层14a之上。在其他的实施例中，如图4B中所绘示，第二应变层14b覆盖栅极电极6、栅极间隙壁8，并延伸至源极/漏极区域12。较佳地，例如绘示于图4B中的一实施例，先形成第二应变层14b，随后再形成第一应变层14a。
又在其他的实施例中，应变层14a与14b可具有不规则的形状，其一实例如图4C中所例示者。不管应变层14a与14b的不规则形状为何，第二应变层14b实质上覆盖在栅极电极6与栅极间隙壁8之上，而第一应变层14a实质上覆盖在源极/漏极区域12之上。然而，应变层14a与14b累积在一起在通道区域11中造成相同形式的应变(假设，如同本实施例的情况者，应变层14a与14b两部份是产生相反形式的应变)。
图4D中绘示一凸出的应变层14。在此实施例中，源极/漏极区域12磊晶地成长于基材2上，并因此而高起。因而，应变层14因此而高起。通道应力调节效应在此的实施例中多少会变低。相反地，当源极/漏极区域12凹入时(此处未绘示)，位于其上的第一应变层14a也会是凹入。典型地，此通道应力调节效应为凹入的源/漏极结构所强化。如果将硅化金属形成于源极/漏极区域12上时，硅化金属的上表面可比晶片的表面更高，于是其上的CES层14a亦凸出，于是通道区域中的应力调节再次因凸出的源/漏极结构而些微地减低。因此，源极/漏极区域12较佳为凹入。应变层14可实质上与源极/漏极区域12相接而形成。要不然，其可延伸至浅沟渠隔离10之上，如图4D中所绘示。
如图4A、图4B、图4C与图4D中所示的结构，均可用于pMOS与nMOS等两种装置。对于pMOS而言，第一应变层14a较佳为具有压缩应变，而第二应变层14b较佳具有伸张应变，于是通道区域11具有所得的压缩应变。相反地，对于nMOS而言，第一应变层14a较佳具有伸张应变，而第二应变层14b较佳具有压缩应变，于是通道区域11具有所得的伸张应变。
图5为模拟在nMOS装置上使用应变层的结果所得的结果。线20、22与24绘示使用一传统具有约1.3Gpa的伸张应变的氮化硅单应变接触蚀刻停止层的模拟所得的结果。线20例示一大约的接触蚀刻停止(CES)层的模拟结果；线22例示一
层的模拟结果；线24例示一层的模拟结果。所显示的应变数据为通道区域11深度的函数。值得注意的是，线26绘示一模拟状况，其中栅极电极属未帽盖者(代表应变层并不形成在栅极电极上，或后续已被移除)。如所示者，未经帽盖的装置在通道区域中，具有比其他的模拟(线20、22与24)明显较高的应变。这是因为未经帽盖的实施例不具有如前所述的在栅极上的应变层所导致的负面效应。线30例示一混成应变(hybrid-strained)层的结果，例如一混成CES层。图4A(如线30的模拟结果所示)中所例示的混成应变结构，比图4B中(如线28所示的模拟结果)所例示的混成应变结构在通道区域中具有较高的应变。于是，图4A中所例示的实施例为较佳的实施例。图5中指出，当CES层的厚度增加时(如线20、22与24所示)，应变也随之增加。然而，如果此结构与相同CES厚度相比，比起未帽盖的CES层(线26)与混成CES层(线30)，单应变的CES层(线20)提供较少的应变。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (17)
1.一种半导体装置，其特征在于该半导体装置至少包含：
一栅极介电层，在一基材之上；
一栅极电极，在该栅极介电层之上；
二源极/漏极区域，位于该栅极电极的两侧；以及
一应变层覆盖该栅极电极及该些源极/漏极区域，该应变层包括：
一第一应变部分，至少位于该些源极/漏极区域上，该第一应变部分具有一第一应力；以及
一第二应变部分，至少位于该栅极电极上，该第二应变部分具有一第二应力，其中该第二应力实质上与该第一应力不同。
2.根据权利要求1所述的半导体装置，其特征在于其中所述的第一应变部分实质上延伸至该栅极电极，部份的该第二应变部分位于该第一应变部分之上。
3.根据权利要求第1所述的半导体装置，其特征在于其中所述的第二应变部分从该栅极电极延伸至该源极/漏极区域，与其中该第一应变部分邻接该第二应变部分的一侧壁。
4.根据权利要求1所述的半导体装置，其特征在于其中所述的第一与第二应变部分各包含一选自本质上由氮化、氧化、氧氮化硅、碳化硅、半导体材料、金属及其组合所组成的一材料。
5.根据权利要求1所述的半导体装置，其特征在于其中所述的第一应变部分与第二应变部分各包含复数层。
6.根据权利要求1所述的半导体装置，其特征在于其中所述的第一与第二应变部分各具有介于大约20nm与大约200nm间的一厚度。
7.根据权利要求1所述的半导体装置，其特征在于其中所述的第二应变部分的应力形式与该第一应变部分的应力形式相反，该第二应变部分的应力量值介于约0Gpa与约3Gpa间。
8.根据权利要求1所述的半导体装置，其特征在于其中所述的第二应变部分的应力形式与该第一应变部分的应力形式相同，与其中该第二应变部分的应力量值小于约百分之50的该第一应变部分的应力。
9.根据权利要求1所述的半导体装置，其特征在于其中所述的第一应变部分与该第二应变部分组合在一起形成一接触蚀刻停止层。
10.根据权利要求1所述的半导体装置，其特征在于其中所述的第一应变部分与该第二应变部分具有实质上不同的晶格常数。
11.一种半导体装置的制造方法，其特征在于其至少包含：
提供一基材，该基材上至少具有一栅极结构及二源/漏极区域，该源极/漏极区域位于该栅极结构的两侧的基材上；以及
形成一应变层覆盖该栅极结构及该些源/漏极区域，形成该应变层的方法包括：
形成一第一应变部分至少覆盖该些源极/漏极区域；以及
形成一第二应变部分至少覆盖该栅极结构顶面及侧壁上半部，该第二应变部分具有与该第一应变部分不同的应变。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于其中所述的第一应变部分与该第二应变部分具有不同的本质应变。
13.根据权利要求11所述的半导体装置的制造方法，其特征在于其中所述的第一应变部分与该第二应变部分具有相同的本质应变且该第二应变部分的应变量低于该第一应变部分的应变量的百分之五十。
14.根据权利要求11所述的半导体装置的制造方法，其特征在于其中所述的第一应变部分与该第二应变部分累积形成一接触蚀刻停止层。
15.根据权利要求11所述的半导体装置的制造方法，其特征在于其中形成该第一应变部分的方法至少包括：
毯覆一材料层覆盖该栅极结构及该些源/漏极区域；以及
以一微影蚀刻制程移除部分该材质层以暴露出该栅极结构的顶面和至少部分该栅极结构的上半部侧壁。
16.根据权利要求11所述的半导体装置的制造方法，其特征在于其中形成该第一应变部分的方法至少包括：
形成一罩幕遮蔽该栅极结构的顶面和至少部分该栅极结构的上半部侧壁；
沉积一材料层覆盖暴露出来的部分；以及
移除该罩幕。
17.根据权利要求11所述的半导体装置的制造方法，其特征在于其中所述的第一应变部分与该第二应变部分具有一介面部份。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/062,723 | 2005-02-22 | ||
| US11/062,723 US7164163B2 (en) | 2005-02-22 | 2005-02-22 | Strained transistor with hybrid-strain inducing layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1825625A CN1825625A (zh) | 2006-08-30 |
| CN100397659C true CN100397659C (zh) | 2008-06-25 |
Family
ID=36911778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100841370A Active CN100397659C (zh) | 2005-02-22 | 2005-07-14 | 具混成应变诱导层的应变晶体管及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7164163B2 (zh) |
| CN (1) | CN100397659C (zh) |
| TW (1) | TWI254355B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280379A (zh) * | 2011-09-05 | 2011-12-14 | 上海集成电路研发中心有限公司 | 一种应变硅nmos器件的制造方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6949443B2 (en) * | 2003-10-10 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company | High performance semiconductor devices fabricated with strain-induced processes and methods for making same |
| KR100586737B1 (ko) * | 2003-12-26 | 2006-06-08 | 한국전자통신연구원 | ＳＯＩ 기판 위에 구현된 ＮＭＯＳ 소자, ＰＭＯＳ 소자및 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및 그 제조 방법 |
| US7279758B1 (en) * | 2006-05-24 | 2007-10-09 | International Business Machines Corporation | N-channel MOSFETs comprising dual stressors, and methods for forming the same |
| US7439120B2 (en) * | 2006-08-11 | 2008-10-21 | Advanced Micro Devices, Inc. | Method for fabricating stress enhanced MOS circuits |
| US7416931B2 (en) * | 2006-08-22 | 2008-08-26 | Advanced Micro Devices, Inc. | Methods for fabricating a stress enhanced MOS circuit |
| KR100809330B1 (ko) * | 2006-09-04 | 2008-03-05 | 삼성전자주식회사 | 게이트 스페이서로 인한 응력이 배제된 반도체 소자 및 그제조 방법 |
| US7442601B2 (en) * | 2006-09-18 | 2008-10-28 | Advanced Micro Devices, Inc. | Stress enhanced CMOS circuits and methods for their fabrication |
| KR100880326B1 (ko) * | 2006-09-29 | 2009-01-28 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US8008157B2 (en) * | 2006-10-27 | 2011-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS device with raised source and drain regions |
| US8558278B2 (en) * | 2007-01-16 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained transistor with optimized drive current and method of forming |
| DE102007004861B4 (de) * | 2007-01-31 | 2010-02-18 | Advanced Micro Devices, Inc., Sunnyvale | Transistor mit eingebettetem Si/Ge-Material auf einem verspannten Halbleiter-auf-Isolator-Substrat und Verfahren zum Herstellen des Transistors |
| US8569837B2 (en) * | 2007-05-07 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS devices having elevated source/drain regions |
| US7781799B2 (en) * | 2007-10-24 | 2010-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain strained layers |
| US7943961B2 (en) * | 2008-03-13 | 2011-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strain bars in stressed layers of MOS devices |
| US7977202B2 (en) | 2008-05-02 | 2011-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing device performance drift caused by large spacings between active regions |
| US8350330B2 (en) * | 2008-05-08 | 2013-01-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy pattern design for reducing device performance drift |
| US7958465B2 (en) | 2008-05-08 | 2011-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy pattern design for reducing device performance drift |
| US7808051B2 (en) * | 2008-09-29 | 2010-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell without OD space effect in Y-direction |
| DE102009046241B4 (de) * | 2009-10-30 | 2012-12-06 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verformungsverstärkung in Transistoren, die eine eingebettete verformungsinduzierende Halbleiterlegierung besitzen, durch Kantenverrundung an der Oberseite der Gateelektrode |
| US8003503B1 (en) | 2010-09-30 | 2011-08-23 | Tokyo Electron Limited | Method of integrating stress into a gate stack |
| US8704306B2 (en) * | 2011-03-10 | 2014-04-22 | Tsinghua University | Strained Ge-on-insulator structure and method for forming the same |
| US8786017B2 (en) * | 2011-03-10 | 2014-07-22 | Tsinghua University | Strained Ge-on-insulator structure and method for forming the same |
| US8890209B2 (en) * | 2011-03-10 | 2014-11-18 | Tsinghua University | Strained GE-ON-insulator structure and method for forming the same |
| CN103855024A (zh) * | 2012-12-05 | 2014-06-11 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管、cmos晶体管及两者的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040075148A1 (en) * | 2000-12-08 | 2004-04-22 | Yukihiro Kumagai | Semiconductor device |
| US20040135234A1 (en) * | 2002-11-05 | 2004-07-15 | Stmicroelectronics Sa | Semiconductor device with MOS transistors with an etch-stop layer having an improved residual stress level and method for fabricating such a semiconductor device |
| CN1525542A (zh) * | 2003-02-28 | 2004-09-01 | ���ǵ�����ʽ���� | 具有抬升的源极和漏极结构的金氧半晶体管及其制造方法 |
| US20050035409A1 (en) * | 2003-08-15 | 2005-02-17 | Chih-Hsin Ko | Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621131B2 (en) * | 2001-11-01 | 2003-09-16 | Intel Corporation | Semiconductor transistor having a stressed channel |
| US6825529B2 (en) * | 2002-12-12 | 2004-11-30 | International Business Machines Corporation | Stress inducing spacers |
| US6939814B2 (en) * | 2003-10-30 | 2005-09-06 | International Business Machines Corporation | Increasing carrier mobility in NFET and PFET transistors on a common wafer |
| US7220630B2 (en) * | 2004-05-21 | 2007-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for selectively forming strained etch stop layers to improve FET charge carrier mobility |
| DE102004026142B3 (de) * | 2004-05-28 | 2006-02-09 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Steuern der mechanischen Spannung in einem Kanalgebiet durch das Entfernen von Abstandselementen und ein gemäß dem Verfahren gefertigtes Halbleiterbauelement |
-
2005
- 2005-02-22 US US11/062,723 patent/US7164163B2/en not_active Expired - Fee Related
- 2005-07-04 TW TW094122621A patent/TWI254355B/zh not_active IP Right Cessation
- 2005-07-14 CN CNB2005100841370A patent/CN100397659C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040075148A1 (en) * | 2000-12-08 | 2004-04-22 | Yukihiro Kumagai | Semiconductor device |
| US20040135234A1 (en) * | 2002-11-05 | 2004-07-15 | Stmicroelectronics Sa | Semiconductor device with MOS transistors with an etch-stop layer having an improved residual stress level and method for fabricating such a semiconductor device |
| CN1525542A (zh) * | 2003-02-28 | 2004-09-01 | ���ǵ�����ʽ���� | 具有抬升的源极和漏极结构的金氧半晶体管及其制造方法 |
| US20050035409A1 (en) * | 2003-08-15 | 2005-02-17 | Chih-Hsin Ko | Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280379A (zh) * | 2011-09-05 | 2011-12-14 | 上海集成电路研发中心有限公司 | 一种应变硅nmos器件的制造方法 |
| CN102280379B (zh) * | 2011-09-05 | 2016-06-01 | 上海集成电路研发中心有限公司 | 一种应变硅nmos器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1825625A (zh) | 2006-08-30 |
| US7164163B2 (en) | 2007-01-16 |
| US20060186470A1 (en) | 2006-08-24 |
| TWI254355B (en) | 2006-05-01 |
| TW200631065A (en) | 2006-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100397659C (zh) | 具混成应变诱导层的应变晶体管及其形成方法 | |
| US8076194B2 (en) | Method of fabricating metal oxide semiconductor transistor | |
| US7566606B2 (en) | Methods of fabricating semiconductor devices having strained dual channel layers | |
| US9331200B1 (en) | Semiconductor device and method for fabricating the same | |
| US9502530B2 (en) | Method of manufacturing semiconductor devices | |
| CN100481490C (zh) | 在先进CMOS技术中应变Ge的集成 | |
| US6492216B1 (en) | Method of forming a transistor with a strained channel | |
| KR101023208B1 (ko) | 인장 변형된 기판을 구비한 ｍｏｓｆｅｔ 디바이스와 그제조방법 | |
| TWI446453B (zh) | 受應力之場效電晶體以及其製造方法 | |
| US8853740B2 (en) | Strained silicon channel semiconductor structure | |
| JP4630728B2 (ja) | 半導体装置及びその製造方法 | |
| CN102903744B (zh) | 半导体结构及其形成方法 | |
| US7175709B2 (en) | Epitaxy layer and method of forming the same | |
| US7326622B2 (en) | Method of manufacturing semiconductor MOS transistor device | |
| CN100461454C (zh) | 半导体元件及形成半导体元件的方法 | |
| US10211341B2 (en) | Tensile strained high percentage silicon germanium alloy FinFETS | |
| US20080242020A1 (en) | Method of manufacturing a mos transistor device | |
| US9614077B1 (en) | Vertical finfet with strained channel | |
| US7135365B2 (en) | Method of manufacturing MOS transistors | |
| US10395996B2 (en) | Method for forming a semiconductor structure containing high mobility semiconductor channel materials | |
| JPH11163343A (ja) | 半導体装置およびその製造方法 | |
| US7951662B2 (en) | Method of fabricating strained silicon transistor | |
| CN202839584U (zh) | 一种半导体器件 | |
| TWI838393B (zh) | 具有應力的超晶格作為源極/汲極區的電晶體 | |
| CN102856202B (zh) | 半导体结构及其形成方法，pmos晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |