CN103531238A - 闪烁多电平阈值分布方案 - Google Patents
闪烁多电平阈值分布方案 Download PDFInfo
- Publication number
- CN103531238A CN103531238A CN201310460506.6A CN201310460506A CN103531238A CN 103531238 A CN103531238 A CN 103531238A CN 201310460506 A CN201310460506 A CN 201310460506A CN 103531238 A CN103531238 A CN 103531238A
- Authority
- CN
- China
- Prior art keywords
- threshold voltage
- voltage
- state
- programming
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
一种用于多电平闪烁单元的阈值电压分布方案,其中擦除阈值电压和至少一个编程阈值电压位于擦除电压域中。擦除电压域中的至少一个编程阈值电压降低了Vread电压电平,以最小化读出干扰效应,由于编程的状态之间的阈值电压距离被最大化,则延长了多电平闪烁单元的寿命长度。擦除电压域可以低于0V,而编程电压域大于0V。因此,用于编程验证和读出具有擦除电压域和编程电压域中的编程阈值电压的多电平闪烁单元的电路使用负和正的高电压。
Description
本申请为申请号为200780034118.4、申请日为2007年9月12日、发明名称为“闪烁多电平阈值分布方案”的申请的分案申请。
相关申请的交叉引用
本申请要求2006年9月13日提交的美国临时专利申请60/844154的优先权的权益。
技术领域
本发明总的涉及闪烁存储器,更具体地,本发明涉及闪烁存储器装置、用于闪烁存储器单元的编程的方法以及用于验证阈值电压的方法。
背景技术
多种类型的消费电子设备产品依赖于用于保存由微控制器执行代码的数据或者软件的一些形式的大容量存储设备。这样的消费电子设备是丰富的,并且包括诸如个人数字助理(PDA)、便携式音乐播放器、便携式多媒体播放器(PMP)和数字照相机的装置。在PDA中,需要大容量存储设备用于存储应用和数据,而便携式音乐播放器和数字照相机需要大量的大容量存储设备用于保存音乐文件数据和/或图像数据。用于这样的便携式电子设备的大容量存储设备的解决方案优选尺寸小、功耗最低并且具有高存储密度。因为诸如静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)的易失性存储器为了保持数据而需要不断地施加电力,所以将对存储器的选择限制到非易失性形式的存储器。如本领域内所公知的,便携式电子设备依赖于具有有限电源的电池。因此,优选电源移除之后仍保持数据的非易失性存储器。
虽然许多消费产品使用商用闪烁存储器,而消费者在诸如具有微处理功能的蜂窝电话和装置的产品中间接使用闪烁存储器。更特别地,通常在消费电子设备中存在的专用集成电路(ASIC)能够具有集成闪烁存储器,以启用固件升级。无需多言,由于闪烁存储器在尺寸、存储密度和速度方面的最佳折衷,使其成为用于消费电子设备的优选非易失性大容量存储设备的解决方案,所以闪烁存储器用途十分广泛。
图1是典型的闪烁存储器装置的框图。闪烁存储器10包括用于控制多种功能的闪烁电路的逻辑电路、用于存储地址和数据的寄存器、用于产生所需的编程和擦除电压的高电压电路和用于存取闪烁存储器阵列的核心存储器电路。闪烁存储器10的所示电路块的功能在本领域内应该是公知的。本领域内的普通技术人员将理解图1中所示的闪烁存储器10表示许多可能配置中的一个可能的闪烁存储器配置。
读操作是对存储在存储器阵列的特定存储位置(称为地址)的数据的相对直接存取。在对存储器阵列的特定块的写操作之前,该特定块首先必须通过高电压擦除。写操作,更精确地称为编程操作,需要谨慎地施加高电压到所选择的存储位置,之后是编程验证操作以确保数据已经被正确编程。此外,由于使用了高电压,所以闪烁芯片必须被设计为相对容许对未选择的存储器单元的无意编程。
图2是示出图1中所示的存储器单元阵列中使用的与非(NAND)单元串的电路示意图。图2是两个与非存储器单元串的电路示意图。每个与非存储器单元串包括32个串联的浮栅存储器单元50(每个连接到各自的字线WL0到WL31)、连接到位线54和第一浮栅存储器单元50之间的串选择晶体管52和连接到公共电源线(CSL)58和最后一个浮栅存储器单元50之间的接地选择晶体管56。串选择晶体管52的栅极接收串选择信号SSL,而接地选择晶体管56的栅极接收接地选择信号GSL。块的与非存储器单元串共用公共字线、串选择SSL和接地选择GSL信号线。本领域内公知所示的与非存储器串的结构和布置。
如前所述,根据本领域内的公知技术,首先擦除存储器阵列的与非存储器单元串。能够选择性地擦除与非存储器单元串的每一个块;从而可以同时擦除一个或者多个块。当成功擦除后,所有擦除的浮栅存储器单元50将具有负阈值电压。事实上,所有擦除的存储器单元50被设置为缺省逻辑状态,诸如例如逻辑“1”。编程的存储器单元50将它们的阈值电压改变为正阈值电压,因此表示相反的“0”逻辑状态。
图3为典型闪烁存储器单元的横截面示意图。本领域内公知这样的单元的结构。通常,控制栅极60连接到字线,而浮栅62通过氧化物绝缘体61与所有其他节点隔离。电子(电荷载流子)通过浮栅62和衬底68之间的薄隧道氧化物63注入到浮栅62和具有源极64和漏极66的衬底68或从其流出。
图4是具有电荷陷阱的氮化物ROM单元的横截面示意图。本领域内也公知这样的单元。在氮化物ROM单元中,浮栅被消除,并且数据被置于非导电层72(例如控制栅极70和具有源极74和漏极76的衬底78之间的氮化硅)的“保持腔”或者“电荷陷阱”中。最近,硅纳米晶体也已经被用作电荷陷阱。
总的来说,通过施加高电压到单元的栅极同时保持其源极和漏极端子接地来编程该单元。高电场使得存储器单元通道中的电子穿过栅极氧化物并且嵌入浮栅(公知为Fowler-Nordheim(F-N)隧道)中,从而增加了存储器单元的有效阈值电压。
由于一直增加的对于尺寸降低的需求以及增加数据存储的密度的期望,多电平FLASH(闪烁)单元现在被广泛使用。如名称所述,多电平单元每单元具有多于两个逻辑状态。存储两位信息的单个单元具有对应于浮栅(或者电荷陷阱)中存储的电荷电平的不同电平的四个逻辑状态。通常,能够存储N个二进制位的数据的多电平单元将具有2的N次方个状态或者逻辑电平。
但是,每一个浮栅晶体管具有阈值电压的某个总的范围,其中该晶体管可以被实际操作。该总的范围被划分为被限定用于存储器单元的状态的数量,包括考虑到一个状态与另一个状态的清晰区分。制造过程中的误差和装置的老化亦可以导致阈值电压的偏移。通过移动一个状态靠近下一个状态,这些偏移可以削弱单元状态的强度。同样,由于多电平被压缩到一个固定的总的范围内(例如,固定的电源电压范围),所以对这些偏移的允许量降低。
图5是对于多电平闪烁存储器单元的阈值电压(Vt)分布图。同样示出中间参考电压。这个特定图示出能够存储2位数据的闪烁存储器单元的阈值。因此,每个多电平闪烁存储器单元必须存储四个阈值电压的一个。在这个现有技术的方案中,由负阈值电压表示的擦除状态位于擦除电压域内。所有的擦除的存储器单元将缺省具有这个负阈值电压。剩余的三个状态必须被编程,并且它们对应的阈值电压为正数值并位于编程电压域内。在此例中,擦除电压域在0以下,而编程电压域在0伏特之上。这个方案的问题是每一个状态所要求的分布的紧密度和这些状态之间的距离。
编程典型地通过页面完成,意味着连接到同一字线的块中的所有的存储器单元50被选择在同时通过写数据(逻辑“0”)被编程。剩余的存储器单元因此在编程期间未被选择。由于在编程之前存储器单元开始于擦除的状态(逻辑“1”),仅用逻辑“0”编程的存储器单元应该经历对于促进F-N隧穿必须的高电场。但是,由于存储器阵列的物理连接,沿着同一字线的所有的存储器单元接收同样的高电压编程电平。结果,有可能擦除的存储器单元将具有它们无意地偏移的阈值电压。这被称为编程干扰,其在闪烁存储器领域内公知。当多个电平被压缩到一个固定的电压范围内时,该问题在多电平单元中更加显著。
诸如Vt窗、Vt距离和Vread距离的多个参数是确定图5中所示的多电平闪烁存储器的读/写速度、可靠性和寿命的关键参数。这三个参数互相影响:在2位单元的情况中,由于这三个单元状态存在于具有正Vt的编程电压域中,所以多电平闪烁存储器中的单元Vt窗和单元Vt距离比单电平闪烁存储器中的单元Vt窗和单元Vt距离更紧密。如果单元Vt窗较宽,则单元Vt距离较窄。这降低了读取感应裕度并且最终导致不能感应相邻单元状态。换句话说,Vt交迭乃至相邻单元状态之间的最小Vt距离导致设备故障。
当Vt处于相邻参考电压的一半时,Vt状态的强度或者安全裕度最大。可以指定对于限定单元Vt窗的每一Vt状态的较高限和较低限。例如,在图5中,单元状态0处于较低限VL0(-3伏)和较高限VU0(-2伏)之间。单元状态1处于较低限VL1(0.3伏)和较高限VU1(0.8伏)之间。典型地,多电平闪烁存储器中的单元Vt窗处于0.5到1.0伏之间。理想的,窄单元Vt窗优选用于状态的较好的限定和区分。
单元Vt距离被限定为一个单元状态的阈值电压范围的Vt的较低限和前一个单元状态的阈值电压范围的Vt的较高限之间的Vt差值。例如,单元状态2和单元状态1之间的Vt距离为1.5-0.8=0.7伏。典型地,多电平闪烁存储器单元中的单元Vt距离处于0.7到1.0V之间。显然,优选较大的单元Vt距离。
也期望Vread距离尽可能地高,即读出传输电压和全编程状态的更高限之间的距离尽可能地高。例如,在图5中,Vread距离是5.5-3.3=2.2伏。但是,为了存储器单元的最优性能,由于高Vread能够导致干扰,所以优选较低的Vread。因此,在Vread距离和Vread值之间存在一个折衷。而且,可用的固定的电源电压范围可以确定最大的Vread值。
此外,随着重写(擦除和编程)周期的数量的增加,由于所捕获电荷带来的隧道氧化物退化,单元Vt窗变得更宽。同样,读出传输电压Vread应该更低,以最小化对于所选择串中的未选择单元的读出干扰。但是,为了适应编程电压域中的三个单元状态(在2位单元中),Vread距离必须被维持至少大于VU3。这增加了Vread的电平。
为了紧密控制编程单元的Vt,增量阶跃脉冲编程(ISPP)已经被提议并且广泛用在闪烁存储器中。图6为示出施加于字线用于编程阈值电压的编程脉冲的数量相对于每一个脉冲的大小之间的关系的图。通常,当每一编程脉冲的步长小时,能够获得紧密阈值电压分布。但是,由于需要更多的编程脉冲,所以其权衡的是编程时间。
对于单元Vt分布,具有以上现有技术方案的多电平闪烁存储器中的累积的编程/擦除周期典型地导致以下描述的公知的问题。
重复的电荷迁移导致电子被捕获到浮栅和电介质中,这削弱了单元的编程和擦除特性。随之,随着擦除-编程周期的数量的增加,单元需要逐步更高的编程和擦除电压;导致对于单元上的擦除-编程周期的数量的限制。
由于小的单元Vt距离,多电平单元中的数据保持特性将显著降低。而且,由于对于给定状态的Vt分布较大,编程的单元的最大Vt较高。较高的Vt需要较高的编程电压Vpgm,并且由于隧道氧化物上的较大的电场,其不利地影响数据保持特性。而且,多电平单元中所需的较高的Vt需要较高的Vread。这在读出操作期间(即由更高Vread对于未选择存储器单元的软编程)导致对于所选择与非单元串中的未选择存储器单元的读出干扰。
此外,因为不能降低通过包括存储器单元的所有晶体管的电场,所以对于多电平闪烁存储器中的读和写操作的较高电压需求不能随着装置尺寸变化而变化。
因此,多电平闪烁存储器单元的寿命相对短,典型地仅有10000个周期。这显著短于对于每单元单个位的闪烁存储器装置的100000个周期的限制。
发明内容
本发明的目的是用来消除或者减轻先前多电平闪烁存储器单元装置的至少一个缺陷。例如,本发明通过在擦除和编程电压域中分布编程阈值电压来改进闪烁存储器单元的耐久性。
在第一方面,本发明提供一种闪烁存储器装置。所述闪烁存储器装置包括具有按行和列布置的存储器单元的存储器阵列和行控制逻辑。所述存储器阵列具有按行和列布置的存储器单元,其中,每一个存储器单元是可擦除的以具有擦除电压域中的擦除阈值电压并且是可编程的以具有擦除电压域中的编程电压阈值。在编程验证和读出操作期间,行控制逻辑利用正电压和负电压的其中一个选择性地驱动连接到存储器单元的栅极端子的字线。在本方面的实施例中,所述闪烁存储器装置还包括正电压发生器和负电压发生器,其中,所述正电压发生器提供正电压到所述行控制逻辑,并且所述负电压发生器提供负电压到所述行控制逻辑。
根据本方面的实施例,每个存储器单元是可编程的以具有编程电压域中的编程阈值电压,并且所述擦除电压域包括负的阈值电压,而所述编程电压域包括正的阈值电压。在本实施例中,每个存储器单元是可编程的以存储对应于第一、第二、第三和第四阈值电压的两位数据,其中第一阈值电压和第二阈值电压位于所述擦除电压域中,并且所述第三阈值电压和所述第四阈值电压位于所述编程电压域中。所述第一阈值电压可对应于所述擦除阈值电压。
在第二方面中,本发明提供一种用于验证配置在与非串中的擦除的存储器单元的阈值电压的方法。所述方法包括将耦合到所述与非串的位线预充电到第一电压电平;施加参考电压到连接到与非串的擦除的存储器单元的所有字线用于耦合所述位线到第二电压电平;并且感应位线中的电压电平改变。
根据本发明的实施例,所述第一电压电平为正电压,并且所述擦除的存储器单元具有擦除电压域中的擦除阈值电压,而所述参考电压处于所述擦除电压域中。所述参考电压可以大于所述擦除阈值电压,并且小于所述擦除电压域中的编程阈值电压。在本实施例的另一个方面中,如果在所述位线中没有感应到电压电平改变,则擦除所述存储器单元,并且预充电、施加参考电压和感应所述存储器单元的步骤被重复。
在第三方面,本发明提供一种用于编程被最初擦除以具有擦除电压域中的第一阈值电压的闪烁存储器单元的方法。所述方法包括改变所述闪烁存储器单元的所述第一阈值电压为第二阈值电压,所述第二阈值电压处于所述擦除电压域中。所述改变的步骤可包括偏置连接到所述闪烁存储器单元的位线到编程电压电平,之后利用预定数量脉冲驱动连接到所述闪烁存储器单元的字线,每一脉冲具有预定的步长。
根据本方面的实施例,验证所述第二阈值电压并且如果所述闪烁存储器单元不具有第二阈值电压则重复所述改变的步骤。所述验证的方法包括预充电连接到所述闪烁存储器单元的位线到第一电压电平,利用所述擦除电压域中的参考电压驱动连接到闪烁存储器单元的字线,并且感应所述位线中的电压电平改变。所述参考电压可大于所述第一阈值电压并且小于所述第二阈值电压。在另一个实施例中,所述闪烁存储器单元和多个闪烁存储器单元形成与非串,并且所述驱动的步骤还包括利用传输电压驱动连接到多个闪烁存储器单元的字线。
在第四方面中,本发明提供一种用于读出可编程的以具有擦除电压域阈值电压或者编程域阈值电压的闪烁存储器单元的方法。所述方法包括通过施加擦除电压域参考电压到所述闪烁存储器单元的栅极端子并且感应连接到所述闪烁存储器单元的位线电压来确定擦除阈值电压和擦除电压域阈值电压的其中一个;存储所述闪烁存储器单元的逻辑状态;通过施加另一个参考电压到所述栅极端子并且感应连接到所述闪烁存储器单元的位线电压来确定所述擦除电压域阈值电压和编程域阈值电压的其中一个;并且更新所述逻辑状态。
在第五方面中,本发明提供一种闪烁存储器装置。所述闪烁存储器装置包括具有存储器单元的存储器阵列,每一个存储器单元是可擦除的以具有擦除电压域中的阈值电压,并且是可编程的以具有擦除电压域中的至少一个阈值电压电平和编程电压域中的至少另一个阈值电压。
根据本方面的实施例,所述擦除电压域包括负的阈值电压,并且所述编程电压域包括正的阈值电压,并且,每个存储器单元是可编程的以存储对应于第一、第二、第三和第四阈值电压的多位数据。第一阈值电压和第二阈值电压可以位于所述擦除电压域中,并且所述第三阈值电压和所述第四阈值电压可以位于所述编程电压域中。在替代实施例中,所述擦除电压域包括正的阈值电压,并且所述编程电压域包括负的阈值电压。
在本方面的另一个实施例中,所述闪烁存储器装置还包括用于响应行地址来利用负电压和正电压选择性驱动字线的行控制逻辑。所述闪烁存储器装置还可以包括用于提供正电压的第一电压发生器和用于提供负电压的第二电压发生器。所述行控制逻辑包括用于接收正电压和负电压的行译码器,所述行译码器响应所述行地址来提供行信号,所述行控制逻辑还包括用于响应使能信号来传输所述行信号的字线驱动器。在又一个实施例中,所述行控制逻辑包括用于响应块地址来提供所述使能信号的块译码器,所述使能信号具有所述正电压和所述负电压的其中一个。
对本领域普通技术人员来说,当结合附图阅读本发明具体实施例的下面描述时,本发明的其他方面和特征将变得清楚。
附图说明
参考附图,将仅通过示例方式来描述本发明的实施例,其中:
图1是典型的闪烁存储器装置的框图;
图2是与非单元串的电路示意图;
图3是典型的闪烁存储器单元的横截面示意图;
图4是具有电荷陷阱的氮化物ROM单元的横截面示意图;
图5是对于现有技术的多电平闪烁存储器单元的阈值电压(Vt)分布图;
图6是示出施加于字线用于编程阈值电压的编程脉冲的数量相对于每一个脉冲的大小之间的关系的图;
图7是示出对于能够存储2位数据的闪烁存储器单元的阈值电压分布的本发明的示例性实施例;
图8是示出对于能够存储3位数据的闪烁存储器单元的阈值电压分布图的本发明的替代实施例;
图9是根据本发明的实施例的对于多电平闪烁存储器装置的行电路的框图;
图10是图9所示的块译码器和字线驱动器电路的电路示意图;
图11是图9所示的行译码器电路的电路示意图;
图12是示出用于执行擦除验证操作的方法的流程图;
图13是示出根据本发明的实施例的用于编程多个阈值电压的方法的流程图;
图14是示出根据本发明的实施例的编程验证方法的流程图;和
图15是示出根据本发明的实施例的用于读出数据的方法的流程图。
具体实施方式
总的来说,对于多电平闪烁单元本发明的多个方面提供具有优化Vt窗和最大Vt距离的阈值电压分布方案,同时将Vread维持在较低的电平。在一个实施例中,通过编程擦除电压域中的至少一个单元状态(例如,以负的Vt值)来实现。
图7是本发明的示例性实施例。图7示出对于能够存储2位数据的多电平闪烁存储器单元的阈值电压分布。在本实施例中,存在位于具有擦除状态(单元状态0,对应于数据“11”)的擦除电压域中的一个编程状态(单元状态1,对应于数据“10”)。因此,存在位于擦除电压域中的两个单元状态和编程电压域中的两个单元状态(单元状态2,对应于数据“01”和单元状态3,对应于数据“00”)。通过编程擦除电压域中的这个状态,得到不同的益处。首先,由于状态之间的Vt距离增加,相对于具有相同Vt窗的现有技术装置,耐久性被立刻增加。第二,通过最小化Vt窗以编程速度的代价,耐久性被进一步增加。第三,Vt距离和Vt窗需求被放宽,以提供优于现有技术装置的改进的编程性能,但是具有相同的耐久性。此外,可以降低对于未选择单元的Vread电压,例如,从5.5伏的典型值降到4.8伏。图7示出示例的VL值和VU值,但对于每一状态可以设定任意的VL和VU。
在传统方法中,诸如结合图5描述的阈值电压方案,单元状态0具有负的Vt(擦除电压域),而剩余的三个单元状态(状态1、2和3)具有正的Vt(编程电压域)。在如图7所示的本实施例的阈值电压方案中,单元状态0和1具有负的Vt,而单元状态2和3具有正的Vt。擦除电压域和编程电压域中的单元状态的数量相等,并且因此该方案被称为“平衡的”Vt分布方案。
这个平衡的单元Vt分布方案提供至少以下的益处:由于单元状态的分离,每一状态的Vt窗可被加宽,因此改进了编程速度。单元Vt距离被最大化,这将极大地改进数据保持和耐久性。该方案进一步降低编程电压Vpgm和编程传输电压Vpass,允许随着装置几何构形变化而变化。这又使得降低了Vread电压,结果是其提供了对于由传统高Vread值通常遭遇的读出干扰的更高抗扰性。虽然图7是对于每单元2位装置的示例Vt分布,但是存储任意数量个位的单元将从本发明的实施例获益。
图8为本发明的替代实施例。图8示出对于能够存储3位信息(即,8个不同状态)的多电平闪烁存储器单元的阈值电压分布图。应该注意到,在图8的实施例中,8个可能状态中的正好一半处于擦除电压域中,而另一半处于编程电压域中。在另一个替代实施例中,可能五个状态在擦除电压域中,或者三个状态在擦除电压域中,或者具有至少两个状态在擦除电压域中的其它组合。
如前对于图6所讨论,ISPP被用作编程对应于多电平闪烁存储器单元的不同状态的期望的阈值电压。因为所有的存储器单元被从擦除状态编程到期望的阈值电压,所以ISPP利用施加到擦除的闪烁存储器单元的控制栅的增加的较大的电压脉冲逐渐地移动该擦除的闪烁存储器单元的负的阈值电压。该增量步长和脉冲的数量确定了编程的闪烁存储器单元的最终的阈值电压。根据本发明的实施例,通过设定脉冲数量和脉冲的步长来获得期望的负的阈值电压,从而实现擦除电压域中的编程状态。在图6的例子中,基于所选择的脉冲步长,通过使用2个和3个脉冲之间,获得-2V的阈值电压。一旦擦除域编程状态已经被编程,则根据已知的技术编程剩余的编程域状态。注意,由于从擦除状态偏移的阈值电压相对小,用于编程擦除域状态的步长可以小且不影响编程速度。
任一编程操作的一部分是编程验证操作,被用作检查数据已经被正确编程。例如,在编程操作期间,可以还没有设置期望的阈值电压。因此,存储单元要经过重新编程,直到编程验证清除了存储器单元,或者直到其确定该单元有缺陷。一旦编程验证操作清除了存储器单元,则可以读出数据。根据本发明的实施例,以正的和负的电压二者执行编程验证和读出操作。
表1示出在使用图5的单元Vt分布方案的传统多电平闪烁存储器中编程期间的读出、验证和控制编程的单元Vt期间的区分每一单元状态的所选择字线和未选择字线的偏置条件。表2示出根据本发明的方面的可编程的以在擦除电压域中具有至少两个状态的多电平闪烁存储器中编程验证和读出期间的所选择字线和未选择字线的偏置条件。
表1
表2示出用于可编程的以在擦除电压域中具有至少两个状态的多电平闪烁单元的编程验证和读出操作的示例性偏置条件。如表2中所示,在对于具有负单元Vt(即,单元状态0和单元状态1)的单元读出和编程验证操作期间,负的电压被施加到所选择的字线。应该注意,表2中的电压值仅用于说明目的。换句话说,表2中的电压值能够根据工艺技术和单元特性而改变。
表2
如表2所示,由于至少一个编程的单元状态的Vt到擦除电压域的偏移,所以施加到所选择字线的编程验证电压和读出电压不同于传统的编程验证和读出操作。典型地,所有的编程验证电压和读出电压以正的电压值实现。但是,对于此处描述的多电平闪烁单元的阈值电压分布方案利用正的和负的电压用于编程验证和读出操作。这导致对于如下描述的字线电路的实现的改变。
图9是根据本发明的实施例的对于多电平闪烁存储器装置的示例性行控制逻辑的框图。行控制逻辑100包括块译码器102、行译码器电路108和字线驱动器电路110。具有行控制逻辑100的装置具有正电压发生器104和负电压发生器106,其可以由图9中未示出的其它电路使用。每一存储器块具有一个块译码器102,其接收块地址BA,用于启动字线驱动器。所有存储器块共享行译码器108,其接收行地址RA_b以及未示出的其它信号,用于产生源选择信号SS、字线信号S[0:n]和接地选择信号GS,统称之为行信号。由于编程状态的至少其中一个将处于擦除电压域(例如具有负的阈值电压)中,块译码器102和行译码器电路108将接收一个或者多个负的电压,用于应用到所选择的字线信号。在编程、编程验证和读出操作期间,响应有效的块地址BA和行译码器信号,信号SSL、GSL和WL0-WLn被设定为它们所需的电压电平。表2中示出的示例电压用于编程验证和读出操作。
图10是示出图9的块译码器102和字线驱动器电路110的电路细节的电路示意图。块译码器102和一个存储器块相关联,并且包括交叉耦合的反相器锁存电路和电平移位器电路。锁存电路包括交叉耦合的反相器200和202、n沟道复位晶体管204以及n沟道使能晶体管206和208。当锁存使能信号LTCH_EN和块地址BA处于高逻辑电平时,使能或者置位该锁存电路。当信号RST_BD处于高逻辑电平时,复位反相器200和202的锁存电路。电平移位器电路包括一对交叉耦合的p沟道晶体管210和212,每一个被连接到各自的n沟道引导晶体管214和216。晶体管210和212的共享端子接收高电压Vh,而晶体管214和216的共享端子接收负电压Vn。节点Vh连接到正电压发生器104,而节点Vn连接到负电压发生器106。引导晶体管214和216具有连接到反相器200和反相器218的输出的栅极端子,反相器218的输入连接到晶体管214的栅极。注意,提供给反相器200的高电压源低于Vh,而提供到反相器202的低电压源高于Vn。电平移位器电路的输出(使能信号)BD_out驱动字线驱动器110的所有n沟道传输晶体管220的栅极端子。所有传输晶体管220的衬底端子连接到Vn。每个传输晶体管能够选择性传输源选择(SS)、字线(S0-Sn)和接地选择(GS)信号到存储器阵列。占位符“n”可以是任意非零整数,典型地对应于闪烁单元串中的单元的最大数量。现在描述块译码电路的总的操作。
例如,在读出操作中,一个存储器块被选择,而其它块保持未被选择。换句话说,一个存储器块被启用,而剩余的存储器块被禁止。为了启用存储器块,LTCH_EN和BA将处于高逻辑电平,从而设置电平移位器电路来输出高电压Vh。因此,字线驱动器电路110的所有的传输晶体管220被导通。未被选择字线(未被选择的Si)将被设置为Vread电压。而选择的字线(选择的Si)将被设置为期望的电压。例如,如果本次读出操作意于在单元状态0和单元状态1之间区分,则期望的电压可以是-1.5V。禁止的存储器块将使得它们对应的块译码器电路的输出被设置来输出低电压Vn(例如-1.5V)。因此,未被选择的存储器块中的所有传输晶体管220将截止,即使Si信号的其中一个可以是例如-1.5V的Vn。表3示出用于读出、编程、编程验证、擦除和擦除验证操作的示例Vh和Vn电压。
表3
Vh | Vn | |
读出 | ~6.5V | 0V/-1.5V(Vref_rd1) |
编程 | ~18V | 0V |
编程验证 | ~6.5V | 0V/-1.1V(Vref_pv1) |
擦除 | Vdd | 0V |
擦除验证 | ~6.5V | 0V |
图11是示出图9的行译码器108的一个行译码器电路的电路示意图。由于可以存在可能的不同的特定电路实现,所以图11的当前所示的示意图仅为功能性表示。在现有技术的行译码器电路中,仅提供编程电压域中的电压。根据本发明的实施例,编程电压域(即,正电压)和擦除电压域(即,负电压)二者由当前示出的行译码器电路提供。图11示出用于产生一个行信号Si的一个电路,其中,i可以是0到n之间的整数值,但是用于产生信号SS和GS的电路类似配置。行译码器电路包括用于接收在编程、编程验证、读出、擦除和擦除验证操作期间使用的所有电压的多路复用器300。这包括例如编程验证电压Vver、读出电压Vread、传输电压Vpass和编程电压Vpgm。
多路复用器300还接收用于读出和编程验证操作的不同参考电压,诸如用于2位/单元配置的Vref_rd1、Vref_rd2和Vref_rd3。在本实施例中,Vref_rd1为负的擦除域电压,而Vref_rd2和Vref_rd3为正的编程域电压。任意数量的电压可以被提供给多路复用器300,并且随后选择性地传输到节点Sn。电压选择信号Vselect被用于传输任意一个电压。本领域内的普通技术人员将理解Vselect将是多位信号,数量依赖于多路复用器300被配置具有的输入端口的数量。行译码器电路包括连接到节点Sn和接地之间的n沟道禁止晶体管302,用于例如在电路未被使用时或者在低功耗操作模式期间禁止该电路。
在一般操作中,当地址RA_b为低逻辑电平时,响应所选择的地址使能信号Sn,用于启用特定的字线。RA_b可以是译码的行地址或者预译码的行地址。基于所执行的操作,Vselect将被置位来传输由多路复用器300接收的其中一个电压到Sn节点。虽然没有示出,但是基于执行的操作,图9的电压发生器104和106被控制以提供适当的电压电平。表4示出对于所选择和未被选择字线Si的在读取操作期间的由行译码器电路施加到字线的示例电压,其中,i是0和n之间的整数。表5示出对于所选择和未被选择字线Si的在编程验证操作期间的由行译码器电路施加到字线的示例电压,其中,i是0和n之间的整数。
表4
表5
在现有技术的编程方案中,编程的单元状态被限定到编程电压域,即具有正的阈值电压。在当前披露的平衡阈值编程方案中,至少一个编程的单元状态驻留在擦除电压域中。因此,擦除验证算法用于确保所有的擦除的存储器单元具有正确的擦除阈值电压电平。图12是示出根据本发明的实施例的用于执行擦除验证操作的方法的流程图。由于编程的状态将在擦除电压域内,所以图12的方法确保所有的存储器单元被充分擦除,使得对于编程的状态它们的阈值电压不位于所指定的负的阈值电压范围内。
图12的方法在步骤400通过擦除存储器阵列的所选择的块开始。所有的存储器单元已经被擦除之后,在步骤402,所选择的存储器块的所有位线被预充电到诸如VDD的第一电压电平。在步骤404,参考电压随后被施加到存储器单元的所有字线。假设存储器单元被配置为与非单元串,诸如图2中之前示出的一个。对于擦除状态参考电压被选择大于最高可能擦除阈值电压,并且对于相邻编程状态低于最低可能编程阈值电压。总的来说,擦除域电压中的参考电压和擦除域低于0V的例子中的参考电压是负的电压电平。参考例如图7的示例阈值电压分布,如果所有的存储器单元已经被正确擦除,则随后它们的阈值电压应该在-2.9V和-2.1V之间。施加到字线的参考电压将大约是-1.5伏。如果所有的存储单元已经被正确擦除,随后字线0到31上的-1.5伏电平足以导通晶体管并且放电位线到CSL或者接地。但是,如果与非单元串中的任意一个单元具有高于-1.5伏的阈值电压,则位线将不放电到接地。因此,在步骤406感应位线电压。在步骤408,做出确定以知晓位线电压是否等于或者不等于最初预充电电压。如果位线电压相同,该方法循环返回步骤400来重新擦除该单元并且重复验证过程。否则,在步骤410,所有的存储器单元已经被正确擦除并且擦除验证方法结束。
当所有的存储器单元已经被验证为成功擦除之后,可以进行将数据编程到存储器单元。图13是示出根据本发明的实施例的在擦除电压域内编程一个编程的状态的方法的流程图。通过设置诸如编程脉冲的数量和对于每一脉冲的步长的ISPP参数用于擦除电压域中的将编程的状态而在步骤500该方法开始。在步骤502,擦除电压域阈值电压被编程到所选择的闪烁存储器单元。如前所提及的,根据ISPP方案存储器单元的擦除阈值电压通过使用预定数量的编程脉冲和步长被有效地偏移到期望的擦除域阈值电压电平。在步骤504,执行编程验证操作以确保编程的状态已经被正确编程。更具体地,编程验证将使用合适的擦除电压域参考电压来验证编程的状态。在当前例子中,编程验证参考电压将是负电压电平。编程验证操作的其它细节在下面图14中示出。
在步骤506,做出确定以知晓是否至少一个存储器单元编程验证失败。如果确定至少一个失败,则该方法循环返回步骤502用于重新编程该至少一个存储器单元。否则,所有的存储器单元已经被认为已经被成功编程,并且该方法进行到步骤508,其中,执行随后的编程顺序用于其余的状态。其余的状态可以包括其他的擦除电压域状态和/或编程电压域状态。根据步骤500到506所示的同一顺序,编程其他的擦除电压域状态,但使用不同的ISPP参数和编程验证参考电压。
图14是用于在擦除电压域中状态已经被编程后执行编程验证操作的方法的流程图。通过预充电位线到诸如正电压电平的第一电压电平而在步骤600该方法开始。在步骤602,对应于被编程的页面的所选择的字线被驱至擦除电压域参考电压,并且在步骤604未被选择字线被驱至读出电压。擦除电压域参考电压被选择低于当前编程的状态的期望的阈值电压范围,但是高于具有较低阈值电压范围的相邻状态。在图7的例子中,如果被验证的编程的状态为单元状态1,则擦除电压域参考电压被选作高于Vref1_rd。读出电压典型地是编程电压域电压,其足以导通具有诸如图7的例子中的Vread的最高编程的阈值电压的存储器单元。在步骤606感应位线,并且在步骤608做出确定以知晓位线电压是否已经改变,即是否已经通过与非单元串被放电。如果位线电压存在改变,则当前编程的状态的阈值电压太低并且传导电流。因此存储器单元被认为已经失败,并且该方法进行到步骤610来对于失败的单元重复编程。否则,由于所有的单元对于当前编程的状态已经通过验证,则在步骤612编程验证方法结束。
一旦数据已经被编程和验证,则可以从存储器阵列读出。在一个多电平感应方案中,用于表示四个可能逻辑状态的其中一个的两位的锁存器被设定为诸如1、1的缺省状态。通过在每次循环操作中施加Vref1_rd、Vref2_rd和Vref3_rd来循环读出单元来实现读出。对于该次循环操作如果所选择存储器单元的阈值电压被确定低于所施加的参考电压,则没有位状态被改变或转换(toggled)。对于该次循环操作如果所选择存储器单元的阈值电压被确定大于所施加的参考电压,则一位状态被改变或者转换。转换的具体位依赖于要执行的具体读出循环操作。这确保了对于最低阈值电压的位状态(即擦除状态)对于每次随后循环操作将保持不变。因此,对于两位多电平存储器单元,需要三个读出循环操作用于确定存储器单元的两位状态。
图15是用于读出擦除电压域中的一个单元状态的方法的流程图。通过预充电位线到诸如正电压电平的第一电压电平而在步骤700该方法开始。在步骤702,所选择的字线被驱至擦除电压域参考电压,而在步骤704其余的未被选择的字线被驱至读出电压。在当前描述的例子中,擦除电压域参考电压被选择为低于当前编程状态的期望的阈值电压范围,但是高于具有较低阈值电压范围的相邻状态。在图8的例子中,如果被读出的编程的状态为单元状态1,则擦除电压域参考电压被选择为Vref1_rd。读出电压典型地是编程电压域电压,其足以导通具有诸如图8的例子中的Vread的最高编程的阈值电压的存储器单元。在步骤706感应位线来确定单元阈值电压是否高于或者低于Vref1_rd,并且更新位的状态。在步骤708,感应其余的状态来完成对于存储器单元的读出操作。其余的状态可以是其他的擦除电压域状态和编程电压域状态。换句话说,读出过程将使用对应于所感应的状态的更新的参数来重复,即在步骤700设置参考电压为Vref2_rd。一旦感应了存储在闪烁存储器单元中的所有可能的状态,则在步骤710对应于存储在存储器单元的阈值电平的多位逻辑状态通过读出路径电路被输出。
因此,如本发明的实施例的之前描述的通过编程擦除电压域中的至少一个状态,则多电平闪烁存储器装置的可靠性或者耐久性相对于现有技术的多电平闪烁存储器装置被最大化,因为对于每一单元状态的Vt窗被最小化而单元状态之间的Vt距离被最大化。或者是,对于每一单元状态的Vt窗能够被放宽,从而由于步长增加并且步数量减少,相对于现有技术多电平闪烁存储器装置增加了ISPP编程速度。本领域内的普通技术人员将理解Vt窗和Vt距离的最优化将被设计用于多电平闪烁存储器装置的特定应用。
本发明的上述实施例仅意于示例。本领域普通技术人员在不脱离本发明的范围的情况下对于特定实施例可以做出替代、修改和改变,并且本发明的范围仅由所附权利要求书限定。
例如,在示例实施例中描述擦除电压域为低于0V的电压,而编程电压域包括大于0V的电压。在替代实施例中,可以反转阈值电压分布方案,使得擦除电压域包括大于0V的电压,而编程电压域包括低于0V的电压。
在之前描述中,出于解释的目的,为了提供对本发明的实施例的全面理解而描述了多个细节。但是,对于本领域内的普通技术人员来说为了实现本发明并不一定需要这些具体细节是明显的。在其它情况中,以框图形式示出公知的电结构和电路是为了不模糊本发明。例如,对于此处所述的本发明的实施例是否被实现为软件程序、硬件电路、固件或其组合,没有提供具体细节。
本发明的实施例可以被表示为机器可读介质(也称为计算机可读介质、处理器可读介质或者具有在其中实现的计算机可读程序代码的计算机可用介质)中存储的软件产品。机器可读介质可以是任意适合的有形介质,包括磁性、光学或者电存储介质,包括磁盘、光盘只读存储器(CD-ROM)、存储器装置(易失性或者非易失性)或者类似的存储机构。机器可读介质可以包含各种指令集、代码序列、配置信息或者其他数据,其可以在执行时使得处理器执行根据本发明的实施例的方法中的步骤。本领域内的普通技术人员将理解对于实现所述发明必须的其它的指令和操作也可以存储在机器可读介质上。从机器可读介质运行的软件可以和电路接口用于执行所述任务。
本发明的上述的实施例仅用于示例。对于本领域技术人员来说,在不脱离由所附的权利要求单独限定的本发明范围的前提下,可以实现对特定实施例的替换、修改和变更。
Claims (23)
1.一种用于验证耦合到位线的闪烁存储器单元的编程状态的方法,包括:
使用负的参考电压驱动连接到所述闪烁存储器单元的字线;
如果所述位线的电压电平响应于处于所述负的参考电压的字线而改变,则确定未能将所述闪烁存储器单元编程到所述编程状态。
2.根据权利要求1所述的方法,还包括:在驱动所述字线之前将所述位线预充电到所述电压电平。
3.根据权利要求1所述的方法,其中,所述确定包括响应于处于所述负的参考电压的字线在所述闪烁存储器单元导通时感应所述位线的电压电平的改变。
4.根据权利要求1所述的方法,其中,所述编程状态对应于第一单元状态,并且所述负的参考电压大于与所述闪烁存储器单元的第二单元状态对应的负的阈值电压。
5.根据权利要求4所述的方法,其中,所述第二单元状态对应于擦除状态。
6.根据权利要求4所述的方法,其中,所述第二单元状态对应于另一个编程状态。
7.根据权利要求1所述的方法,其中,所述编程状态具有由较低电压限和较高电压限定义的阈值电压范围,所述较高电压限大于所述较低电压限,所述较低电压限是负的电压。
8.根据权利要求7所述的方法,其中,所述较高电压限是另一个负的电压。
9.根据权利要求7所述的方法,其中,所述较高电压限是正的电压。
10.根据权利要求3所述的方法,其中,所述编程状态对应于第一编程状态,并且所述闪烁存储器单元可编程到第二编程状态,所述第二编程状态具有大于所述较高电压限的阈值电压。
11.一种存储器装置,包括:
具有按行和列布置的存储器单元的存储器阵列,每一个存储器单元是可擦除的以具有负的擦除阈值电压并且是可在编程操作中编程的以具有至少一个负的编程阈值;以及
字线驱动器,其使用用于在编程操作期间将所述负的擦除阈值电压改变到所述至少一个负的编程阈值电压的编程电压来选择性地驱动连接到存储器单元的栅极端子的字线。
12.根据权利要求11所述的存储器装置,其中,
每一个存储器单元是可编程的以具有正的编程阈值电压。
13.根据权利要求11所述的存储器装置,其中,
每一个存储器单元存储与2N个阈值电压对应的N位的数据,其中N是至少为2的整数值。
14.根据权利要求13所述的存储器装置,其中,所述2N个阈值电压中的第一部分具有负的阈值电压,并且所述2N个阈值电压中的第二部分具有正的阈值电压。
15.根据权利要求14所述的存储器装置,其中,
所述2N个阈值电压中的第一部分中的一个具有负的阈值电压,
所述第一部分包括所述2N个阈值电压中的一半,
所述第一部分包括所述2N个阈值电压中的一半以上,或者
所述第一部分包括所述2N个阈值电压中的不到一半。
16.根据权利要求12所述的存储器装置,其中,
所述存储器阵列中的至少一个存储器单元是可编程的以具有第一单元状态和第二单元状态中的一个,所述第一单元状态具有在负电压和正电压之间的阈值电压范围内的阈值电压。
17.根据权利要求16所述的存储器装置,其中,所述第二单元状态具有第二阈值电压,所述第二阈值电压小于所述第一单元状态的阈值电压。
18.根据权利要求17所述的存储器装置,其中,
所述第一单元状态对应于擦除状态或编程状态,并且所述第二单元状态对应于另一个编程状态,
所述第一单元状态对应于第一编程状态并且所述阈值电压范围是第一阈值电压范围,并且所述第二单元状态对应于第二编程状态,所述第二编程状态具有在第二阈值电压范围内的第二阈值电压,所述第二阈值电压范围低于所述第一阈值电压范围,或者
所述第二单元状态对应于擦除状态。
19.根据权利要求18所述的存储器装置,还包括:具有擦除阈值电压范围的擦除状态,所述擦除阈值电压范围低于所述第二阈值电压范围。
20.根据权利要求19所述的存储器装置,其中,所述至少一个存储器单元可编程到第三编程状态,所述第三编程状态具有大于所述第一阈值电压范围的第三阈值电压范围。
21.一种用于在闪烁存储器单元中存储数据的方法,其特征在于:
擦除所述闪烁存储器单元以具有擦除状态,所述擦除状态具有负的阈值电压,
编程所述闪烁存储器单元以具有编程状态的第一部分中的任意一个,所述编程状态的第一部分不同于具有负的阈值电压的擦除状态和具有正的阈值电压的编程状态的第二部分。
22.根据权利要求21所述的方法,其中,所述闪烁存储器单元存储2N个状态中的任意一个,其中N是至少为2的整数值。
23.根据权利要求22所述的方法,其中,
2N个状态中的一半具有负的阈值电压并包括编程状态的第一部分和所述擦除状态,
2N个状态中的一半以上具有负的阈值电压并包括编程状态的第一部分和所述擦除状态,
2N个状态中的不到一半具有负的阈值电压并包括编程状态的第一部分和所述擦除状态,或者
所述编程包括使用编程电压来驱动连接到所述闪烁存储器单元的字线,用于将与所述擦除状态对应的负的阈值电压改变到与编程状态的第一部分和编程状态的第二部分中的任意一个对应的正的阈值电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US84415406P | 2006-09-13 | 2006-09-13 | |
US60/844,154 | 2006-09-13 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800341184A Division CN101517652B (zh) | 2006-09-13 | 2007-09-12 | 闪烁多电平阈值分布方案 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103531238A true CN103531238A (zh) | 2014-01-22 |
Family
ID=39183317
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800341184A Active CN101517652B (zh) | 2006-09-13 | 2007-09-12 | 闪烁多电平阈值分布方案 |
CN201310460506.6A Pending CN103531238A (zh) | 2006-09-13 | 2007-09-12 | 闪烁多电平阈值分布方案 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800341184A Active CN101517652B (zh) | 2006-09-13 | 2007-09-12 | 闪烁多电平阈值分布方案 |
Country Status (9)
Country | Link |
---|---|
US (6) | US7593259B2 (zh) |
EP (2) | EP2426668B1 (zh) |
JP (2) | JP2010503944A (zh) |
KR (3) | KR20130125839A (zh) |
CN (2) | CN101517652B (zh) |
CA (1) | CA2659872A1 (zh) |
ES (2) | ES2448417T3 (zh) |
TW (2) | TW201503139A (zh) |
WO (1) | WO2008031217A1 (zh) |
Families Citing this family (147)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103280239B (zh) | 2006-05-12 | 2016-04-06 | 苹果公司 | 存储设备中的失真估计和消除 |
WO2007132457A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Combined distortion estimation and error correction coding for memory devices |
WO2007132456A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Memory device with adaptive capacity |
WO2007132452A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies | Reducing programming error in memory devices |
WO2008026203A2 (en) | 2006-08-27 | 2008-03-06 | Anobit Technologies | Estimation of non-linear distortion in memory devices |
US7593259B2 (en) * | 2006-09-13 | 2009-09-22 | Mosaid Technologies Incorporated | Flash multi-level threshold distribution scheme |
US7975192B2 (en) | 2006-10-30 | 2011-07-05 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
WO2008053473A2 (en) * | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Memory cell readout using successive approximation |
US7924648B2 (en) * | 2006-11-28 | 2011-04-12 | Anobit Technologies Ltd. | Memory power and performance management |
US8151163B2 (en) | 2006-12-03 | 2012-04-03 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
US7706182B2 (en) * | 2006-12-03 | 2010-04-27 | Anobit Technologies Ltd. | Adaptive programming of analog memory cells using statistical characteristics |
US7900102B2 (en) | 2006-12-17 | 2011-03-01 | Anobit Technologies Ltd. | High-speed programming of memory devices |
US7751240B2 (en) | 2007-01-24 | 2010-07-06 | Anobit Technologies Ltd. | Memory device with negative thresholds |
US8151166B2 (en) | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
US7646636B2 (en) | 2007-02-16 | 2010-01-12 | Mosaid Technologies Incorporated | Non-volatile memory with dynamic multi-mode operation |
WO2008111058A2 (en) | 2007-03-12 | 2008-09-18 | Anobit Technologies Ltd. | Adaptive estimation of memory cell read thresholds |
US8001320B2 (en) | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
US8429493B2 (en) | 2007-05-12 | 2013-04-23 | Apple Inc. | Memory device with internal signap processing unit |
US8234545B2 (en) | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
KR100888842B1 (ko) * | 2007-06-28 | 2009-03-17 | 삼성전자주식회사 | 읽기 전압을 최적화할 수 있는 플래시 메모리 장치 및그것의 독출 전압 설정 방법 |
US7925936B1 (en) | 2007-07-13 | 2011-04-12 | Anobit Technologies Ltd. | Memory device with non-uniform programming levels |
US8259497B2 (en) | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
US8174905B2 (en) | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
US7773413B2 (en) * | 2007-10-08 | 2010-08-10 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells in the presence of temperature variations |
US7639532B2 (en) * | 2007-10-10 | 2009-12-29 | Micron Technology, Inc. | Non-equal threshold voltage ranges in MLC NAND |
US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
US8527819B2 (en) | 2007-10-19 | 2013-09-03 | Apple Inc. | Data storage in analog memory cell arrays having erase failures |
US8068360B2 (en) | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
US8270246B2 (en) | 2007-11-13 | 2012-09-18 | Apple Inc. | Optimized selection of memory chips in multi-chips memory devices |
US7633798B2 (en) * | 2007-11-21 | 2009-12-15 | Micron Technology, Inc. | M+N bit programming and M+L bit read for M bit memory cells |
US8225181B2 (en) | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8209588B2 (en) | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8085586B2 (en) | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
KR101458955B1 (ko) * | 2008-01-04 | 2014-11-10 | 삼성전자주식회사 | 넓은 패스 전압 윈도우를 얻는 플래쉬 메모리 장치의프로그램 검증 방법 |
US8156398B2 (en) | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
US7924587B2 (en) | 2008-02-21 | 2011-04-12 | Anobit Technologies Ltd. | Programming of analog memory cells using a single programming pulse per state transition |
US7864573B2 (en) * | 2008-02-24 | 2011-01-04 | Anobit Technologies Ltd. | Programming analog memory cells for reduced variance after retention |
US8230300B2 (en) | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US8059457B2 (en) | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
JP2009301599A (ja) * | 2008-06-10 | 2009-12-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
IT1391466B1 (it) * | 2008-07-09 | 2011-12-23 | Micron Technology Inc | Rilevamento di una cella di memoria tramite tensione negativa |
US7924613B1 (en) | 2008-08-05 | 2011-04-12 | Anobit Technologies Ltd. | Data storage in analog memory cells with protection against programming interruption |
US7995388B1 (en) | 2008-08-05 | 2011-08-09 | Anobit Technologies Ltd. | Data storage using modified voltages |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8000135B1 (en) | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
JP2010092559A (ja) * | 2008-10-10 | 2010-04-22 | Toshiba Corp | Nand型フラッシュメモリ |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US8261159B1 (en) | 2008-10-30 | 2012-09-04 | Apple, Inc. | Data scrambling schemes for memory devices |
US7852671B2 (en) | 2008-10-30 | 2010-12-14 | Micron Technology, Inc. | Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array |
US8208304B2 (en) | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
US8174857B1 (en) | 2008-12-31 | 2012-05-08 | Anobit Technologies Ltd. | Efficient readout schemes for analog memory cell devices using multiple read threshold sets |
US8248831B2 (en) | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
US8832354B2 (en) | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
KR101596826B1 (ko) * | 2009-10-26 | 2016-02-23 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 바이어스 전압 인가 방법 |
US8248862B2 (en) * | 2009-12-14 | 2012-08-21 | Ercole Rosario Di Iorio | Source bias shift for multilevel memories |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
JP5268882B2 (ja) * | 2009-12-28 | 2013-08-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8572311B1 (en) | 2010-01-11 | 2013-10-29 | Apple Inc. | Redundant data storage in multi-die memory systems |
US8320185B2 (en) | 2010-03-31 | 2012-11-27 | Micron Technology, Inc. | Lifetime markers for memory devices |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
US8406051B2 (en) | 2010-05-17 | 2013-03-26 | Seagate Technology Llc | Iterative demodulation and decoding for multi-page memory architecture |
US8254167B2 (en) | 2010-05-17 | 2012-08-28 | Seagate Technologies Llc | Joint encoding of logical pages in multi-page memory architecture |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
KR101605911B1 (ko) * | 2010-07-09 | 2016-03-23 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자 및 그 소거방법 |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8767459B1 (en) | 2010-07-31 | 2014-07-01 | Apple Inc. | Data storage in analog memory cells across word lines using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
KR101666942B1 (ko) * | 2010-08-18 | 2016-10-18 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법과, 상기 방법을 수행할 수 있는 장치들 |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
KR101682189B1 (ko) * | 2011-01-04 | 2016-12-05 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 워드라인 전압 발생 방법 |
US8559229B2 (en) | 2010-09-30 | 2013-10-15 | Samsung Electronics Co., Ltd. | Flash memory device and wordline voltage generating method thereof |
DE102011056141A1 (de) * | 2010-12-20 | 2012-06-21 | Samsung Electronics Co., Ltd. | Negativspannungsgenerator, Dekoder, nicht-flüchtige Speichervorrichtung und Speichersystem, das eine negative Spannung verwendet |
US8638618B2 (en) | 2010-12-23 | 2014-01-28 | Macronix International Co., Ltd. | Decoder for NAND memory |
US8310877B2 (en) * | 2011-01-06 | 2012-11-13 | Freescale Semiconductor, Inc. | Read conditions for a non-volatile memory (NVM) |
US8526266B2 (en) | 2011-01-21 | 2013-09-03 | Qualcomm Incorporated | Row-decoder circuit and method with dual power systems |
US9588883B2 (en) * | 2011-09-23 | 2017-03-07 | Conversant Intellectual Property Management Inc. | Flash memory system |
US8693257B2 (en) | 2011-10-18 | 2014-04-08 | Seagate Technology Llc | Determining optimal read reference and programming voltages for non-volatile memory using mutual information |
US8760932B2 (en) | 2011-10-18 | 2014-06-24 | Seagate Technology Llc | Determination of memory read reference and programming voltages |
US8711619B2 (en) | 2011-10-18 | 2014-04-29 | Seagate Technology Llc | Categorizing bit errors of solid-state, non-volatile memory |
US8737133B2 (en) | 2011-10-18 | 2014-05-27 | Seagate Technology Llc | Shifting cell voltage based on grouping of solid-state, non-volatile memory cells |
US8837226B2 (en) * | 2011-11-01 | 2014-09-16 | Apple Inc. | Memory including a reduced leakage wordline driver |
KR101809202B1 (ko) | 2012-01-31 | 2017-12-14 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
KR101942274B1 (ko) | 2012-02-13 | 2019-01-28 | 삼성전자주식회사 | 저항성 메모리 장치 |
US8838883B2 (en) | 2012-04-13 | 2014-09-16 | Sandisk Technologies Inc. | System and method of adjusting a programming step size for a block of a memory |
KR20140008098A (ko) * | 2012-07-10 | 2014-01-21 | 삼성전자주식회사 | 메모리 장치 및 상기 메모리 장치의 독출 방법 |
US9246493B2 (en) * | 2012-08-01 | 2016-01-26 | Renesas Electronics Corporation | Level shift circuit and semiconductor device |
KR102009435B1 (ko) | 2012-08-24 | 2019-08-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
KR102016041B1 (ko) * | 2012-10-11 | 2019-08-30 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 |
US10468096B2 (en) | 2012-10-15 | 2019-11-05 | Seagate Technology Llc | Accelerated soft read for multi-level cell nonvolatile memories |
US9048777B2 (en) * | 2012-12-31 | 2015-06-02 | Silicon Laboratories Inc. | Apparatus for integrated circuit interface and associated methods |
KR102068163B1 (ko) | 2013-02-27 | 2020-01-20 | 삼성전자주식회사 | 불휘발성 메모리 및 불휘발성 메모리의 동작 방법 |
US9135109B2 (en) | 2013-03-11 | 2015-09-15 | Seagate Technology Llc | Determination of optimum threshold voltage to read data values in memory cells |
US9183940B2 (en) | 2013-05-21 | 2015-11-10 | Aplus Flash Technology, Inc. | Low disturbance, power-consumption, and latency in NAND read and program-verify operations |
US9263137B2 (en) | 2013-06-27 | 2016-02-16 | Aplus Flash Technology, Inc. | NAND array architecture for multiple simutaneous program and read |
WO2015013689A2 (en) | 2013-07-25 | 2015-01-29 | Aplus Flash Technology, Inc. | Nand array hiarchical bl structures for multiple-wl and all -bl simultaneous erase, erase-verify, program, program-verify, and read operations |
US9146850B2 (en) * | 2013-08-01 | 2015-09-29 | SMART Storage Systems, Inc. | Data storage system with dynamic read threshold mechanism and method of operation thereof |
US9293205B2 (en) | 2013-09-14 | 2016-03-22 | Aplus Flash Technology, Inc | Multi-task concurrent/pipeline NAND operations on all planes |
US9213599B2 (en) * | 2013-09-18 | 2015-12-15 | Seagate Technology Llc | Method of erase state handling in flash channel tracking |
US9378840B2 (en) | 2013-10-28 | 2016-06-28 | Seagate Technology Llc | Systems and methods for sub-zero threshold characterization in a memory cell |
US9613704B2 (en) | 2013-12-25 | 2017-04-04 | Aplus Flash Technology, Inc | 2D/3D NAND memory array with bit-line hierarchical structure for multi-page concurrent SLC/MLC program and program-verify |
US9269432B2 (en) * | 2014-01-09 | 2016-02-23 | Micron Technology, Inc. | Memory systems and memory programming methods |
KR102218722B1 (ko) | 2014-06-09 | 2021-02-24 | 삼성전자주식회사 | 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법 |
US9659636B2 (en) | 2014-07-22 | 2017-05-23 | Peter Wung Lee | NAND memory array with BL-hierarchical structure for concurrent all-BL, all-threshold-state program, and alternative-WL program, odd/even read and verify operations |
KR102235516B1 (ko) | 2014-09-30 | 2021-04-05 | 삼성전자주식회사 | 이레이즈 컨트롤 유닛을 포함하는 메모리 시스템 및 동작 방법 |
KR102293136B1 (ko) | 2014-10-22 | 2021-08-26 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법 |
US9899102B2 (en) * | 2015-03-31 | 2018-02-20 | SK Hynix Inc. | Semiconductor device and operating method thereof |
US9679652B2 (en) * | 2015-05-04 | 2017-06-13 | Phison Electronics Corp. | Threshold based multi-level cell programming for reliability improvement |
US11437094B2 (en) | 2015-08-13 | 2022-09-06 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, storage device, and operation method of storage device |
KR102291456B1 (ko) | 2015-08-13 | 2021-08-23 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 및 프로그램 검증 방법 |
KR102393323B1 (ko) | 2015-08-24 | 2022-05-03 | 삼성전자주식회사 | 재사용 주기를 이용하여 사용자 데이터를 쓰기 위한 워드라인을 결정하는 저장 장치의 동작 방법 |
KR102456104B1 (ko) | 2015-08-24 | 2022-10-19 | 삼성전자주식회사 | 데이터 신뢰성에 따라 동작 조건을 변경하는 저장 장치의 동작 방법 |
KR102295528B1 (ko) * | 2015-08-25 | 2021-08-30 | 삼성전자 주식회사 | 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법 |
KR102333746B1 (ko) | 2015-09-02 | 2021-12-01 | 삼성전자주식회사 | 재사용 주기에 따라 마모도를 관리하는 저장 장치의 동작 방법 |
KR20170073980A (ko) * | 2015-12-21 | 2017-06-29 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
US10055159B2 (en) * | 2016-06-20 | 2018-08-21 | Samsung Electronics Co., Ltd. | Morphic storage device |
US10095424B2 (en) * | 2016-08-04 | 2018-10-09 | Intel Corporation | Apparatus and method for programming non-volatile memory using a multi-cell storage cell group |
US10043573B2 (en) * | 2016-08-04 | 2018-08-07 | Intel Corporation | Apparatus and method for endurance friendly programming using lower voltage thresholds |
US10083742B2 (en) | 2016-09-26 | 2018-09-25 | Intel Corporation | Method and apparatus for programming non-volatile memory using a multi-cell storage cell group to provide error location information for retention errors |
KR102015298B1 (ko) * | 2016-12-07 | 2019-08-28 | 한국과학기술연구원 | 양극성 전하저장 특성을 이용한 비휘발성 메모리 장치 및 프로그래밍 방법 |
US9984759B1 (en) | 2017-03-28 | 2018-05-29 | Macronix International Co., Ltd. | Detecting data integrity in memory systems |
US9928126B1 (en) | 2017-06-01 | 2018-03-27 | Apple Inc. | Recovery from cross-temperature read failures by programming neighbor word lines |
JP6997595B2 (ja) * | 2017-11-09 | 2022-01-17 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置、及び半導体記憶装置の制御方法 |
CN108986865B (zh) * | 2018-06-29 | 2020-06-19 | 长江存储科技有限责任公司 | 非易失性存储系统及其读取方法 |
TWI797408B (zh) | 2018-12-28 | 2023-04-01 | 美商美光科技公司 | 具有改善之跨溫度可靠度與讀取性能之記憶體 |
CN110993007B (zh) * | 2019-12-09 | 2022-04-12 | 中国科学院微电子研究所 | 一种存储器的编程方法和编程系统 |
CN111276176A (zh) * | 2020-02-11 | 2020-06-12 | 上海威固信息技术股份有限公司 | 一种三维堆叠闪存单元阈值电压分布模型构建方法 |
US11776629B2 (en) | 2020-08-17 | 2023-10-03 | Micron Technology, Inc. | Threshold voltage based on program/erase cycles |
US11430528B2 (en) | 2020-08-25 | 2022-08-30 | Micron Technology, Inc. | Determining a read voltage based on a change in a read window |
US11189355B1 (en) | 2020-08-25 | 2021-11-30 | Micron Technology, Inc. | Read window based on program/erase cycles |
US11392312B2 (en) | 2020-08-25 | 2022-07-19 | Micron Technology, Inc. | Read calibration based on ranges of program/erase cycles |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
US11705206B2 (en) | 2021-08-17 | 2023-07-18 | Sandisk Technologies Llc | Modifying program and erase parameters for single-bit memory cells to improve single-bit/multi-bit hybrid ratio |
TWI792967B (zh) * | 2022-03-31 | 2023-02-11 | 旺宏電子股份有限公司 | 記憶體裝置及其字元線驅動器 |
US11875854B2 (en) | 2022-03-31 | 2024-01-16 | Macronix International Co., Ltd. | Memory device and word line driver thereof |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5953255A (en) * | 1997-12-24 | 1999-09-14 | Aplus Flash Technology, Inc. | Low voltage, low current hot-hole injection erase and hot-electron programmable flash memory with enhanced endurance |
US6154391A (en) * | 1997-09-18 | 2000-11-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US20030235080A1 (en) * | 2002-06-20 | 2003-12-25 | Toshitake Yaegashi | Nonvolatile semiconductor memory device |
US20040105310A1 (en) * | 2002-11-29 | 2004-06-03 | Fumitaka Arai | Non-volatile semiconductor storage device composed of NAND type EEPROM and deletion verification method in non-volatile semiconductor storage device |
US20060034128A1 (en) * | 2004-08-10 | 2006-02-16 | Han Eui-Gyu | Non-volatile memory device and erase method of the same |
CN1811982A (zh) * | 2005-01-24 | 2006-08-02 | 三星电子株式会社 | 在非易失性半导体存储器件中驱动编程操作的方法 |
CN1853240A (zh) * | 2003-07-29 | 2006-10-25 | 桑迪士克股份有限公司 | 在编程相邻存储单元后对过度编程的存储单元的检测 |
Family Cites Families (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930000869B1 (ko) | 1989-11-30 | 1993-02-08 | 삼성전자 주식회사 | 페이지 소거 가능한 플래쉬형 이이피롬 장치 |
US6230233B1 (en) | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
KR950000273B1 (ko) | 1992-02-21 | 1995-01-12 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치 및 그 최적화 기입방법 |
US5396459A (en) * | 1992-02-24 | 1995-03-07 | Sony Corporation | Single transistor flash electrically programmable memory cell in which a negative voltage is applied to the nonselected word line |
JP2968906B2 (ja) * | 1992-04-07 | 1999-11-02 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
KR960000616B1 (ko) | 1993-01-13 | 1996-01-10 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 |
JP3626221B2 (ja) * | 1993-12-13 | 2005-03-02 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3181454B2 (ja) * | 1993-12-13 | 2001-07-03 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3737525B2 (ja) | 1994-03-11 | 2006-01-18 | 株式会社東芝 | 半導体記憶装置 |
KR0142367B1 (ko) | 1995-02-04 | 1998-07-15 | 김광호 | 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로 |
JPH08256473A (ja) | 1995-03-16 | 1996-10-01 | Toshiba Corp | 昇圧回路 |
JP3205484B2 (ja) * | 1995-05-23 | 2001-09-04 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JP3980094B2 (ja) * | 1995-09-13 | 2007-09-19 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5835935A (en) | 1995-09-13 | 1998-11-10 | Lexar Media, Inc. | Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory |
TW389909B (en) | 1995-09-13 | 2000-05-11 | Toshiba Corp | Nonvolatile semiconductor memory device and its usage |
KR0169418B1 (ko) | 1995-10-30 | 1999-02-01 | 김광호 | 페이지 소거시 데이터의 자기 보존회로를 가지는 불휘발성 반도체 메모리 |
KR0172408B1 (ko) | 1995-12-11 | 1999-03-30 | 김광호 | 다수상태 불휘발성 반도체 메모리 및 그의 구동방법 |
JP3740212B2 (ja) * | 1996-05-01 | 2006-02-01 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
KR100225852B1 (ko) | 1996-12-16 | 1999-10-15 | 윤종용 | 불휘발성 반도체 메모리 장치의 번-인 독출방법 |
JPH10241388A (ja) * | 1996-12-29 | 1998-09-11 | Sony Corp | 電圧供給回路および半導体不揮発性記憶装置 |
KR100252476B1 (ko) * | 1997-05-19 | 2000-04-15 | 윤종용 | 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법 |
JPH1139887A (ja) * | 1997-07-14 | 1999-02-12 | Sony Corp | 不揮発性半導体記憶装置 |
JPH1145986A (ja) * | 1997-07-28 | 1999-02-16 | Sony Corp | 不揮発性半導体記憶装置 |
KR100284916B1 (ko) | 1997-07-29 | 2001-03-15 | 니시무로 타이죠 | 반도체 기억 장치 및 그 기입 제어 방법 |
US5937425A (en) | 1997-10-16 | 1999-08-10 | M-Systems Flash Disk Pioneers Ltd. | Flash file system optimized for page-mode flash technologies |
JPH11134888A (ja) * | 1997-10-27 | 1999-05-21 | Matsushita Electric Ind Co Ltd | デコーダ回路 |
US5912844A (en) * | 1998-01-28 | 1999-06-15 | Macronix International Co., Ltd. | Method for flash EEPROM data writing |
US6359810B1 (en) | 1998-03-13 | 2002-03-19 | Atmel Corporation | Page mode erase in a flash memory array |
US6118705A (en) | 1998-03-13 | 2000-09-12 | Atmel Corporation | Page mode erase in a flash memory array |
JP3389856B2 (ja) * | 1998-03-24 | 2003-03-24 | 日本電気株式会社 | 半導体装置 |
US6128224A (en) * | 1998-07-29 | 2000-10-03 | Motorola, Inc. | Method and apparatus for writing an erasable non-volatile memory |
US5995417A (en) | 1998-10-20 | 1999-11-30 | Advanced Micro Devices, Inc. | Scheme for page erase and erase verify in a non-volatile memory array |
KR100686681B1 (ko) | 1999-02-01 | 2007-02-27 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적 회로 및 불휘발성 기억 소자 |
KR100347866B1 (ko) | 1999-03-08 | 2002-08-09 | 삼성전자 주식회사 | 낸드 플래시 메모리 장치 |
KR100295598B1 (ko) | 1999-05-03 | 2001-07-12 | 윤종용 | 반도체 메모리 장치 및 그 장치의 디코더 |
US6552580B2 (en) * | 1999-05-24 | 2003-04-22 | Level One Communications Inc. | Bias technique for operating point control in multistage circuits |
JP4242006B2 (ja) * | 1999-06-23 | 2009-03-18 | 株式会社ルネサステクノロジ | チャージポンプ回路およびそれを用いた不揮発性半導体記憶装置 |
US6108241A (en) * | 1999-07-01 | 2000-08-22 | Micron Technology, Inc. | Leakage detection in flash memory cell |
US6111787A (en) | 1999-10-19 | 2000-08-29 | Advanced Micro Devices, Inc. | Address transistion detect timing architecture for a simultaneous operation flash memory device |
JP3967537B2 (ja) * | 2000-10-30 | 2007-08-29 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7082056B2 (en) | 2004-03-12 | 2006-07-25 | Super Talent Electronics, Inc. | Flash memory device and architecture with multi level cells |
TW540053B (en) * | 2000-07-13 | 2003-07-01 | Samsung Electronics Co Ltd | Row decoder of a NOR-type flash memory device |
FR2816751A1 (fr) | 2000-11-15 | 2002-05-17 | St Microelectronics Sa | Memoire flash effacable par page |
JP2002184190A (ja) | 2000-12-11 | 2002-06-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
US6763424B2 (en) | 2001-01-19 | 2004-07-13 | Sandisk Corporation | Partial block data programming and reading operations in a non-volatile memory |
JP3875570B2 (ja) * | 2001-02-20 | 2007-01-31 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 |
US6732221B2 (en) | 2001-06-01 | 2004-05-04 | M-Systems Flash Disk Pioneers Ltd | Wear leveling of static areas in flash memory |
US6522580B2 (en) * | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
US6671204B2 (en) | 2001-07-23 | 2003-12-30 | Samsung Electronics Co., Ltd. | Nonvolatile memory device with page buffer having dual registers and methods of using the same |
US7042770B2 (en) | 2001-07-23 | 2006-05-09 | Samsung Electronics Co., Ltd. | Memory devices with page buffer having dual registers and method of using the same |
US6522584B1 (en) * | 2001-08-02 | 2003-02-18 | Micron Technology, Inc. | Programming methods for multi-level flash EEPROMs |
US6456528B1 (en) | 2001-09-17 | 2002-09-24 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
US6714457B1 (en) * | 2001-09-19 | 2004-03-30 | Aplus Flash Technology, Inc. | Parallel channel programming scheme for MLC flash memory |
KR100454119B1 (ko) | 2001-10-24 | 2004-10-26 | 삼성전자주식회사 | 캐쉬 기능을 갖는 불 휘발성 반도체 메모리 장치 및 그것의 프로그램, 읽기, 그리고 페이지 카피백 방법들 |
JP2003141885A (ja) * | 2001-11-01 | 2003-05-16 | Toshiba Corp | 半導体装置 |
US6614711B2 (en) * | 2001-11-08 | 2003-09-02 | Micron Technology, Inc. | Row decoder scheme for flash memory devices |
KR20040070218A (ko) | 2001-12-13 | 2004-08-06 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 2트랜지스터 플래시 메모리 셀과 그 어레이 판독 방법 및메모리 디바이스 |
JP3702229B2 (ja) * | 2002-01-16 | 2005-10-05 | 株式会社東芝 | 半導体記憶装置 |
JP2004103202A (ja) | 2002-07-18 | 2004-04-02 | Renesas Technology Corp | 薄膜磁性体記憶装置 |
JP4086583B2 (ja) | 2002-08-08 | 2008-05-14 | シャープ株式会社 | 不揮発性半導体メモリ装置およびデータ書き込み制御方法 |
JP4270832B2 (ja) | 2002-09-26 | 2009-06-03 | 株式会社東芝 | 不揮発性半導体メモリ |
ITMI20022240A1 (it) | 2002-10-22 | 2004-04-23 | Atmel Corp | Architettura di memoria flash con cancellazione di modo |
US6847550B2 (en) | 2002-10-25 | 2005-01-25 | Nexflash Technologies, Inc. | Nonvolatile semiconductor memory having three-level memory cells and program and read mapping circuits therefor |
KR100514415B1 (ko) | 2003-01-22 | 2005-09-09 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리의 페이지 버퍼 |
US6859397B2 (en) * | 2003-03-05 | 2005-02-22 | Sandisk Corporation | Source side self boosting technique for non-volatile memory |
JP2004348789A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶装置及び携帯電子機器 |
US6947331B1 (en) * | 2003-06-16 | 2005-09-20 | National Semiconductor Corporation | Method of erasing an EEPROM cell utilizing a frequency/time domain based erased signal |
JP4315767B2 (ja) * | 2003-09-04 | 2009-08-19 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
JP4287235B2 (ja) * | 2003-10-09 | 2009-07-01 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100562134B1 (ko) | 2004-01-09 | 2006-03-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 페이지 버퍼 |
US7020017B2 (en) | 2004-04-06 | 2006-03-28 | Sandisk Corporation | Variable programming of non-volatile memory |
JP4405405B2 (ja) * | 2004-04-15 | 2010-01-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100575336B1 (ko) | 2004-04-20 | 2006-05-02 | 에스티마이크로일렉트로닉스 엔.브이. | 듀얼 레지스터를 갖는 페이지 버퍼, 이를 구비한 반도체메모리 장치 및 그의 프로그램 방법 |
JP4427382B2 (ja) | 2004-04-28 | 2010-03-03 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7038945B2 (en) * | 2004-05-07 | 2006-05-02 | Micron Technology, Inc. | Flash memory device with improved programming performance |
KR100567912B1 (ko) | 2004-05-28 | 2006-04-05 | 주식회사 하이닉스반도체 | 플래시 메모리 장치의 페이지 버퍼 및 이를 이용한 데이터프로그램 방법 |
JP4256305B2 (ja) | 2004-06-09 | 2009-04-22 | 株式会社東芝 | 半導体記憶装置 |
US7251158B2 (en) * | 2004-06-10 | 2007-07-31 | Spansion Llc | Erase algorithm for multi-level bit flash memory |
US7148742B2 (en) | 2004-07-07 | 2006-12-12 | Micron Technology, Inc. | Power supply voltage detection circuitry and methods for use of the same |
KR100609568B1 (ko) | 2004-07-15 | 2006-08-08 | 에스티마이크로일렉트로닉스 엔.브이. | 비휘발성 메모리 장치의 페이지 버퍼 및 이를 이용한프로그램 방법과 독출 방법 |
JP2006164408A (ja) | 2004-12-08 | 2006-06-22 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータ消去方法。 |
JP4768256B2 (ja) * | 2004-12-16 | 2011-09-07 | 株式会社東芝 | 半導体記憶装置 |
KR100672122B1 (ko) | 2005-03-10 | 2007-01-19 | 주식회사 하이닉스반도체 | 소비 전력이 감소된 플래시 메모리 장치의 페이지 버퍼 회로 |
JP4928752B2 (ja) * | 2005-07-14 | 2012-05-09 | 株式会社東芝 | 半導体記憶装置 |
EP1746604B1 (en) * | 2005-07-22 | 2009-02-04 | STMicroelectronics S.r.l. | Method for accessing a multilevel nonvolatile memory device of the flash NAND type |
JP4828938B2 (ja) * | 2005-12-28 | 2011-11-30 | 株式会社東芝 | 不揮発性半導体記憶装置及びその駆動方法 |
US7561472B2 (en) * | 2006-09-11 | 2009-07-14 | Micron Technology, Inc. | NAND architecture memory with voltage sensing |
US7593259B2 (en) * | 2006-09-13 | 2009-09-22 | Mosaid Technologies Incorporated | Flash multi-level threshold distribution scheme |
KR20070057716A (ko) * | 2007-04-02 | 2007-06-07 | 김경섭 | 멀티 레벨 셀을 갖는 플래시 메모리 장치의 프로그램 방법 |
ITRM20070273A1 (it) * | 2007-05-16 | 2008-11-17 | Micron Technology Inc | Lettura di celle di memoria non volatile a livello mutiplo. |
-
2007
- 2007-06-13 US US11/762,330 patent/US7593259B2/en active Active
- 2007-09-12 KR KR1020137027928A patent/KR20130125839A/ko not_active Application Discontinuation
- 2007-09-12 CN CN2007800341184A patent/CN101517652B/zh active Active
- 2007-09-12 WO PCT/CA2007/001621 patent/WO2008031217A1/en active Application Filing
- 2007-09-12 EP EP11009492.7A patent/EP2426668B1/en active Active
- 2007-09-12 CN CN201310460506.6A patent/CN103531238A/zh active Pending
- 2007-09-12 ES ES11009492.7T patent/ES2448417T3/es active Active
- 2007-09-12 CA CA002659872A patent/CA2659872A1/en not_active Abandoned
- 2007-09-12 KR KR1020147005613A patent/KR20140033255A/ko not_active Application Discontinuation
- 2007-09-12 KR KR1020097007534A patent/KR101515645B1/ko active IP Right Grant
- 2007-09-12 JP JP2009527662A patent/JP2010503944A/ja active Pending
- 2007-09-12 ES ES07815815T patent/ES2404831T3/es active Active
- 2007-09-12 EP EP07815815A patent/EP2064707B1/en active Active
- 2007-09-13 TW TW103132394A patent/TW201503139A/zh unknown
- 2007-09-13 TW TW096134279A patent/TWI462102B/zh active
-
2009
- 2009-05-11 US US12/463,759 patent/US7821827B2/en active Active
-
2010
- 2010-09-17 US US12/884,939 patent/US8102708B2/en active Active
-
2011
- 2011-12-16 US US13/328,762 patent/US8462551B2/en active Active
-
2013
- 2013-05-13 US US13/892,743 patent/US8711621B2/en active Active
- 2013-09-30 JP JP2013203787A patent/JP2013257938A/ja active Pending
-
2014
- 2014-03-13 US US14/208,812 patent/US9263146B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154391A (en) * | 1997-09-18 | 2000-11-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US5953255A (en) * | 1997-12-24 | 1999-09-14 | Aplus Flash Technology, Inc. | Low voltage, low current hot-hole injection erase and hot-electron programmable flash memory with enhanced endurance |
US20030235080A1 (en) * | 2002-06-20 | 2003-12-25 | Toshitake Yaegashi | Nonvolatile semiconductor memory device |
US20040105310A1 (en) * | 2002-11-29 | 2004-06-03 | Fumitaka Arai | Non-volatile semiconductor storage device composed of NAND type EEPROM and deletion verification method in non-volatile semiconductor storage device |
CN1853240A (zh) * | 2003-07-29 | 2006-10-25 | 桑迪士克股份有限公司 | 在编程相邻存储单元后对过度编程的存储单元的检测 |
US20060034128A1 (en) * | 2004-08-10 | 2006-02-16 | Han Eui-Gyu | Non-volatile memory device and erase method of the same |
CN1811982A (zh) * | 2005-01-24 | 2006-08-02 | 三星电子株式会社 | 在非易失性半导体存储器件中驱动编程操作的方法 |
Also Published As
Publication number | Publication date |
---|---|
US7821827B2 (en) | 2010-10-26 |
CN101517652A (zh) | 2009-08-26 |
ES2448417T3 (es) | 2014-03-13 |
EP2064707B1 (en) | 2013-04-03 |
EP2064707A1 (en) | 2009-06-03 |
US8462551B2 (en) | 2013-06-11 |
US8102708B2 (en) | 2012-01-24 |
US7593259B2 (en) | 2009-09-22 |
EP2426668B1 (en) | 2014-01-08 |
US20140192593A1 (en) | 2014-07-10 |
US20110007564A1 (en) | 2011-01-13 |
KR101515645B1 (ko) | 2015-04-27 |
US8711621B2 (en) | 2014-04-29 |
CN101517652B (zh) | 2013-10-23 |
KR20130125839A (ko) | 2013-11-19 |
US20080062760A1 (en) | 2008-03-13 |
CA2659872A1 (en) | 2008-03-20 |
KR20090074763A (ko) | 2009-07-07 |
WO2008031217A1 (en) | 2008-03-20 |
US20130242653A1 (en) | 2013-09-19 |
TW200836202A (en) | 2008-09-01 |
US20090225595A1 (en) | 2009-09-10 |
US9263146B2 (en) | 2016-02-16 |
TWI462102B (zh) | 2014-11-21 |
US20120087193A1 (en) | 2012-04-12 |
TW201503139A (zh) | 2015-01-16 |
KR20140033255A (ko) | 2014-03-17 |
JP2013257938A (ja) | 2013-12-26 |
JP2010503944A (ja) | 2010-02-04 |
EP2064707A4 (en) | 2009-11-11 |
EP2426668A1 (en) | 2012-03-07 |
ES2404831T3 (es) | 2013-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101517652B (zh) | 闪烁多电平阈值分布方案 | |
US7379346B2 (en) | Erase inhibit in non-volatile memories | |
JP4856138B2 (ja) | 不揮発性半導体記憶装置 | |
US7450433B2 (en) | Word line compensation in non-volatile memory erase operations | |
US6859397B2 (en) | Source side self boosting technique for non-volatile memory | |
US7821835B2 (en) | Concurrent programming of non-volatile memory | |
US8619474B2 (en) | Data line management in a memory device | |
US8472259B2 (en) | Non-volatile semiconductor memory device | |
US8811075B2 (en) | Charge cycling by equalizing and regulating the source, well, and bit line levels during write operations for NAND flash memory: verify to program transition | |
US7898872B2 (en) | Operating method used in read or verification method of nonvolatile memory device | |
US9564227B2 (en) | Memory device having a different source line coupled to each of a plurality of layers of memory cell arrays | |
US20100046297A1 (en) | Non-volatile memory and method for ramp-down programming | |
JPH10320987A (ja) | 多値不揮発性半導体記憶装置 | |
KR101184539B1 (ko) | 반도체 메모리 장치 및 그의 동작 방법 | |
CN101802925B (zh) | 控制门线架构 | |
US7952935B2 (en) | Nonvolatile memory device and program or verification method using the same | |
JP3961759B2 (ja) | 不揮発性半導体記憶装置 | |
CN118230792A (zh) | 存储器装置及存储器装置的操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent of invention or patent application | ||
CB02 | Change of applicant information |
Address after: Ontario, Canada Applicant after: Examine Vincent Zhi Cai management company Address before: Ontario, Canada Applicant before: Mosaid Technologies Inc. |
|
COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: MOSAID TECHNOLOGIES INC. TO: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC. |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140122 |