JP6997595B2 - 半導体記憶装置、及び半導体記憶装置の制御方法 - Google Patents

半導体記憶装置、及び半導体記憶装置の制御方法 Download PDF

Info

Publication number
JP6997595B2
JP6997595B2 JP2017216152A JP2017216152A JP6997595B2 JP 6997595 B2 JP6997595 B2 JP 6997595B2 JP 2017216152 A JP2017216152 A JP 2017216152A JP 2017216152 A JP2017216152 A JP 2017216152A JP 6997595 B2 JP6997595 B2 JP 6997595B2
Authority
JP
Japan
Prior art keywords
memory cell
threshold voltage
data
difference
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017216152A
Other languages
English (en)
Other versions
JP2019087293A (ja
Inventor
寛和 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017216152A priority Critical patent/JP6997595B2/ja
Priority to US16/112,655 priority patent/US10658031B2/en
Priority to EP18192298.0A priority patent/EP3483888B1/en
Priority to KR1020180126573A priority patent/KR20190053088A/ko
Priority to CN201811233219.0A priority patent/CN109767802B/zh
Publication of JP2019087293A publication Critical patent/JP2019087293A/ja
Application granted granted Critical
Publication of JP6997595B2 publication Critical patent/JP6997595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Description

本発明は半導体記憶装置、及び半導体記憶装置におけるデータの定義方法に関し、例えば多値データを記憶可能な半導体記憶装置、及び半導体記憶装置におけるデータの定義方法に関する。
近年、不揮発性の半導体記憶装置としてフラッシュメモリが多く用いられている。また、フラッシュメモリの大容量化を実現するための技術として、多値化技術が用いられている。特許文献１には、１つのメモリセルに複数の閾値電圧を設定することで、１つのメモリセルに多値のデータを格納する技術が開示されている。
特開２００１－１０１８７９号公報
特許文献１に開示されている技術では、１つのメモリセルが取り得る閾値電圧の範囲を複数の領域に分割し、各々の領域に異なるデータを割り当てることで、１つのメモリセルに多値データを格納している。
ここで、メモリセルの閾値電圧は電荷の経時的な放電などが原因で初期値から変動する。このため、データの一意性を保証するためには、各々のデータが割り当てられる各々の閾値電圧の範囲を広くして、各々の閾値電圧が他のデータの領域に入らないようにする必要がある。
しかしながら、各々のデータが割り当てられる各々の閾値電圧の範囲を広くすると、メモリセルに設定する閾値電圧の値が高くなるという問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態にかかる半導体記憶装置は、第１のメモリセルと第２のメモリセルとを備えるメモリセル対を複数有する。第１のメモリセルは少なくとも１つの閾値電圧を設定可能に構成されており、第２のメモリセルは複数の閾値電圧を設定可能に構成されている。メモリセル対に格納される各々のデータは、第２のメモリセルの各々の閾値電圧と第１のメモリセルの閾値電圧との各々の差を用いて定義される。
前記一実施の形態によれば、メモリセルに設定する閾値電圧が高くなることを抑制しつつ多値データを格納可能な半導体記憶装置、及び半導体記憶装置におけるデータの定義方法を提供することができる。
関連技術にかかる半導体記憶装置におけるデータ定義例を示す図である。 関連技術にかかる半導体記憶装置におけるデータ定義例を示す図である。 関連技術にかかる半導体記憶装置におけるデータ定義例を示す表である。 実施の形態１にかかる半導体記憶装置におけるデータ定義例を示す図である。 実施の形態１にかかる半導体記憶装置におけるデータ定義例を示す図である。 実施の形態１にかかる半導体記憶装置におけるデータ定義例を示す表である。 メモリセルに定義するデータ数と必要電圧幅との関係を示すシミュレーション結果である。 実施の形態１にかかる半導体記憶装置の構成例を示すブロック図である。 実施の形態１にかかる半導体記憶装置が備えるメモリコントローラの構成例を示すブロック図である。 実施の形態１にかかる半導体記憶装置におけるデータ定義例を示す表である。 実施の形態１にかかる半導体記憶装置におけるデータ書き込みシーケンスを示すフローチャートである。 実施の形態１にかかる半導体記憶装置におけるデータ読み出しシーケンスを示すフローチャートである。 実施の形態２にかかる半導体記憶装置におけるデータ定義例を示す表である。 実施の形態３にかかる半導体記憶装置におけるデータ定義例を示す表である。 実施の形態３にかかる半導体記憶装置におけるデータ定義例を示す表である。 実施の形態３にかかる半導体記憶装置におけるデータ定義例を示す図である。 実施の形態３にかかる半導体記憶装置におけるリフレッシュ動作を説明するための図である。 実施の形態４にかかる半導体記憶装置におけるデータ定義例を示す図である。 実施の形態４にかかる半導体記憶装置におけるデータ定義例を示す図である。 実施の形態５にかかる半導体記憶装置が備えるメモリコントローラの構成例を示すブロック図である。 実施の形態５にかかる半導体記憶装置におけるデータ定義例を示す図である。
＜関連技術の説明＞
まず、関連技術にかかる半導体記憶装置について説明する。
関連技術にかかる半導体記憶装置は、例えばフラッシュメモリである。フラッシュメモリは、各々のメモリセルが備えるフローティングゲートに注入する電荷の量に応じて閾値電圧が変化する。具体的には、フローティングゲートに注入する電荷の量が多いほど閾値電圧が高くなる。関連技術にかかる半導体記憶装置では、フローティングゲートに注入する電荷の量を調整し、１つのメモリセルに複数の閾値電圧を設定することで、１つのメモリセルに多値のデータを格納している。
図１は、関連技術にかかる半導体記憶装置におけるデータ定義例を示す図である。図１に示すように、関連技術では１つのメモリセルが取り得る閾値電圧の範囲を複数の領域１１１～１１３に分割し、各々の領域１１１～１１３に異なるデータ０～データ２を割り当てることで、１つのメモリセルに多値データを格納している。図１では、閾値電圧Ｖｔｈ１に対応する領域１１１にデータ０を割り当て、閾値電圧Ｖｔｈ２に対応する領域１１２にデータ１を割り当て、閾値電圧Ｖｔｈ３に対応する領域１１３にデータ２を割り当てている。
ここで、メモリセルの閾値電圧は電荷の経時的な放電などが原因で初期値から変動する。つまり、図１に示すように、各々の閾値電圧Ｖｔｈ１～Ｖｔｈ３は、メモリセルへの書き込み直後から時間の経過と共に徐々に低下していく。このため、データの一意性を保証するためには、各々のデータ０～２が割り当てられる各々の閾値電圧Ｖｔｈ１～Ｖｔｈ３の範囲を広くして（データ領域１１１～１１３を参照）、各々の閾値電圧Ｖｔｈ１～Ｖｔｈ３が他のデータの領域に入らないようにする必要がある。つまり、各々の閾値電圧Ｖｔｈ１～Ｖｔｈ３の低下量を考慮し、各々の閾値電圧Ｖｔｈ１～Ｖｔｈ３が、製品寿命までの間に他のデータ領域と重複しないように、各々のデータ０～２に対応するデータ領域１１１～１１３を割り当てている。
図２は、関連技術にかかる半導体記憶装置におけるデータ定義例を示す図である。図１では便宜上、各々の閾値電圧の低下量を同一としたが、実際には、図２に示すように、各々の閾値電圧の低下量は、閾値電圧が高いほど急になる。つまり、閾値電圧が高い場合はフローティングゲートへの電荷注入量が多いため、時間の経過とともにフローティングゲートから抜けていく電荷の量も多くなる。よって、閾値電圧が高いほど、その後の放電量も多くなり、閾値電圧の低下量も多くなる。
図２に示すデータ定義例では、各々の閾値電圧Ｖｔｈ（本明細書では、閾値電圧Ｖｔｈ１、Ｖｔｈ２、・・・を総称して記載する場合、「閾値電圧Ｖｔｈ」と記載する）の範囲上限値および範囲下限値を定義している。ここで、範囲上限値はメモリセルへの書き込み直後（時間＝０）における各々の閾値電圧の値であり、範囲下限値はメモリセルの製品寿命時における各々の閾値電圧の値である。
具体的には、図２に示すデータ定義例では、各々の閾値電圧Ｖｔｈの範囲上限値および範囲下限値を、閾値電圧Ｖｔｈ１の初期（書き込み直後）の電圧値Ｖ０、閾値電圧Ｖｔｈ１の書き込み直後から製品寿命までの変動幅（リテンション変動幅）ｄ１、分解能ｒ、及び差分縮小率Ａを用いて定義している。ここで、分解能ｒは、閾値電圧Ｖｔｈ_Ｎ（Ｎは自然数）の範囲上限値と閾値電圧Ｖｔｈ_Ｎ＋１の範囲下限値との差に対応している。なお、分解能ｒはＮの値にかかわらず一定と定義している。
差分縮小率Ａは、隣接する２つの閾値電圧の範囲下限値の差分に対する、隣接する２つの閾値電圧の範囲上限値の差分の割合である。具体的には、閾値電圧Ｖｔｈ_Ｎ（Ｎは自然数）の範囲上限値と閾値電圧Ｖｔｈ_Ｎ＋１の範囲上限値との差分をａとし、閾値電圧Ｖｔｈ_Ｎ（Ｎは自然数）の範囲下限値と閾値電圧Ｖｔｈ_Ｎ＋１の範囲下限値との差分をｂとすると、差分縮小率Ａ＝ａ／ｂと定義することができる。なお、差分縮小率Ａは、Ｎの値にかかわらず一定と定義している。
上述の定義を用いると、図２、図３に示すように、閾値電圧Ｖｔｈ１の範囲下限値は「Ｖ０－ｄ１」、範囲上限値は「Ｖ０」、この範囲におけるデータは「０」と定義することができる。また、閾値電圧Ｖｔｈ２の範囲下限値は「Ｖ０＋ｒ」、範囲上限値は「Ｖ０＋Ａ＊（ｄ１＋ｒ）」、この範囲におけるデータは「１」と定義することができる。また、閾値電圧Ｖｔｈ３の範囲下限値は「Ｖ０＋Ａ＊（ｄ１＋ｒ）＋ｒ」、範囲上限値は「Ｖ０＋Ａ＊（ｄ１＋ｒ）＋Ａ２＊（ｄ１＋ｒ）」、この範囲におけるデータは「２」と定義することができる。
図３では、データ数が３値の場合の定義例について示しており、この場合に必要となる１メモリセル当たりの電圧幅は、閾値電圧Ｖｔｈ３の範囲上限値に対応するので「Ｖ０＋Ａ＊（ｄ１＋ｒ）＋Ａ２＊（ｄ１＋ｒ）」となる。
この定義を一般化すると、Ｎ値のデータを定義するのに必要な１メモリセル当たりの電圧幅Ｖａは、次の式（１）で表すことができる。
Figure 0006997595000001
式（１）では、Ｎ値のデータを定義するのに必要な１メモリセル当たりの電圧幅Ｖａは、閾値電圧Ｖｔｈ１の変動幅ｄ１（つまり、リテンション変動幅）に比例している。このため、Ｎ値のデータを定義するのに必要な１メモリセル当たりの電圧幅Ｖａが高くなる傾向にある。
また、関連技術にかかる半導体記憶装置では、メモリセルの閾値電圧の経時的な変動の影響を抑制するために、各々のデータが割り当てられる各々の閾値電圧の範囲（データ領域１１１～１１３参照）を広くして、各々の閾値電圧が他のデータの領域に入らないようにしている。このように、各々のデータが割り当てられる各々の閾値電圧の範囲を広くすると、メモリセルに設定する閾値電圧の値が高くなるという問題がある。
以下で説明する実施の形態にかかる半導体記憶装置では、関連技術におけるこのような課題を解決するために、次のようにしてデータを定義している。すなわち、実施の形態にかかる半導体記憶装置は、第１のメモリセルと第２のメモリセルとを備えるメモリセル対を備えており、第１のメモリセルは少なくとも１つの閾値電圧を設定可能に構成されており、第２のメモリセルは複数の閾値電圧を設定可能に構成されている。そして、メモリセル対に格納される各々のデータは、第２のメモリセルの各々の閾値電圧と第１のメモリセルの閾値電圧との各々の差を用いて定義される。
以下、実施の形態にかかる半導体記憶装置、及び半導体記憶装置におけるデータの定義方法について詳細に説明する。
＜実施の形態１＞
図４は、実施の形態１にかかる半導体記憶装置におけるデータ定義例を示す図である。本実施の形態にかかる半導体記憶装置は、メモリセルＡとメモリセルＢとを備えるメモリセル対を１つのメモリユニットとし、この１つのメモリユニット（メモリセル対）に多値のデータを格納している。具体的には、一方のメモリセルＡに基準閾値電圧Ｖｔｈ１を設定し、他方のメモリセルＢに複数の閾値電圧Ｖｔｈ２～Ｖｔｈ４を設定している。各々のデータは、メモリセルＢの各々の閾値電圧Ｖｔｈ２～Ｖｔｈ４とメモリセルＡの閾値電圧Ｖｔｈ１との各々の差ΔＶｔｈ１～ΔＶｔｈ３を用いて定義される。
図４に示すように、各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４は、閾値電圧Ｖｔｈ１、閾値電圧Ｖｔｈ２、閾値電圧Ｖｔｈ３、閾値電圧Ｖｔｈ４の順に高くなるように設定されている。各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４は正の値である。また、閾値電圧差ΔＶｔｈ１、閾値電圧差ΔＶｔｈ２、閾値電圧差ΔＶｔｈ３の順に電圧差が大きくなるように設定されている。
図４の右図に示すように、本実施の形態にかかる半導体記憶装置では、各々の閾値電圧差ΔＶｔｈ１～ΔＶｔｈ３で定義されるデータ領域５１～５３が、製品寿命までの間に他のデータ領域と重複しないように、各々のデータ０～２を割り当てている。このとき、本実施の形態にかかる半導体記憶装置では、２つのメモリセルの閾値電圧の差分を用いてデータを定義しているので、メモリセルの閾値電圧の変動幅（リテンション変動幅）の影響を小さくすることができる。つまり、２つのメモリセルによる閾値電圧差ΔＶｔｈ１～ΔＶｔｈ３の変動幅は、メモリセルのリテンション変動幅よりも小さいので、データ領域５１～５３の幅を狭くすることができる。
換言すると、本実施の形態にかかる半導体記憶装置では、各々の閾値電圧差ΔＶｔｈ１～ΔＶｔｈ３を用いてデータを定義しているので、メモリセルＢに設定する複数の閾値電圧Ｖｔｈ２～Ｖｔｈ４が、製品寿命までの間に他の閾値電圧の範囲（つまり、各々の閾値電圧の書き込み時から製品寿命時までの値）と重複しても問題ない（図４の左図参照）。このため、メモリセルＢに設定する複数の閾値電圧Ｖｔｈ２～Ｖｔｈ４の間隔を狭くすることができるので、メモリセルに設定する閾値電圧が高くなることを抑制することができる。
また、本実施の形態にかかる半導体記憶装置では、メモリセルＢに設定する複数の閾値電圧Ｖｔｈ２～Ｖｔｈ４の間隔を狭くすることができるので、メモリセル対に定義するデータ数を増やすことができる。
図５は、本実施の形態にかかる半導体記憶装置におけるデータ定義例を示す図である。また、図６は、本実施の形態にかかる半導体記憶装置におけるデータ定義例を示す表であり、各々の閾値電圧差ΔＶｔｈ１～ΔＶｔｈ３の範囲上限値および範囲下限値を定義している。ここで、範囲上限値はメモリセルへの書き込み直後における各々の閾値電圧差ΔＶｔｈ１～ΔＶｔｈ３の値であり、範囲下限値は、メモリセルの製品寿命時における各々の閾値電圧差ΔＶｔｈ１～ΔＶｔｈ３の値である。
図５、図６に示すデータ定義例では、各々の閾値電圧差ΔＶｔｈ１～ΔＶｔｈ３の範囲上限値および範囲下限値を、分解能ｒ、及び差分縮小率Ａを用いて定義している。ここで、分解能ｒは、閾値電圧差ΔＶｔｈ_Ｎ（Ｎは自然数）の範囲上限値と閾値電圧差ΔＶｔｈ_Ｎ＋１の範囲下限値との差に対応している（図４の右図参照）。なお、分解能ｒはＮの値にかかわらず一定と定義している。
差分縮小率Ａは、隣接する２つの閾値電圧の範囲下限値の差分に対する、隣接する２つの閾値電圧の範囲上限値の差分の割合である。具体的には、閾値電圧Ｖｔｈ_Ｎ（Ｎは自然数）の範囲上限値と閾値電圧Ｖｔｈ_Ｎ＋１の範囲上限値との差分をａとし、閾値電圧Ｖｔｈ_Ｎ（Ｎは自然数）の範囲下限値と閾値電圧Ｖｔｈ_Ｎ＋１の範囲下限値との差分をｂとすると、差分縮小率Ａ＝ａ／ｂと定義することができる（図５参照）。なお、差分縮小率Ａは、Ｎの値にかかわらず一定と定義している。
図５、図６に示すように、閾値電圧差ΔＶｔｈ１（＝Ｖｔｈ２－Ｖｔｈ１）の範囲下限値は、閾値電圧Ｖｔｈ２の範囲下限値と閾値電圧Ｖｔｈ１の範囲下限値との差ｒ（つまり分解能ｒに対応）となる。また、閾値電圧差ΔＶｔｈ１の範囲上限値は、閾値電圧差ΔＶｔｈ１の範囲下限値ｒに差分縮小率Ａを乗算した値「Ａ＊ｒ」となる。また、閾値電圧差ΔＶｔｈ１のこの範囲におけるデータを「０」と定義する。
閾値電圧差ΔＶｔｈ２（＝Ｖｔｈ３－Ｖｔｈ１）の範囲下限値は、閾値電圧差ΔＶｔｈ１の範囲上限値に分解能ｒを足した値であるので、「Ａ＊ｒ＋ｒ」となる。また、閾値電圧差ΔＶｔｈ２の範囲上限値は、閾値電圧差ΔＶｔｈ２の範囲下限値Ａ＊ｒ＋ｒに差分縮小率Ａを乗算した値「Ａ＊（Ａ＊ｒ＋ｒ）」となる。また、閾値電圧差ΔＶｔｈ２のこの範囲におけるデータを「１」と定義する。
閾値電圧差ΔＶｔｈ３（＝Ｖｔｈ４－Ｖｔｈ１）の範囲下限値は、閾値電圧差ΔＶｔｈ２の範囲上限値に分解能ｒを足した値であるので、「Ａ＊（Ａ＊ｒ＋ｒ）＋ｒ」となる。また、閾値電圧差ΔＶｔｈ３の範囲上限値は、閾値電圧差ΔＶｔｈ３の範囲下限値Ａ＊（Ａ＊ｒ＋ｒ）＋ｒに差分縮小率Ａを乗算した値「Ａ＊［Ａ＊（Ａ＊ｒ＋ｒ）＋ｒ］」となる。また、閾値電圧差ΔＶｔｈ３のこの範囲におけるデータを「２」と定義する。
図６では、データ数が３値の場合の定義例について示しているが、この定義を一般化すると、Ｎ値のデータを定義するのに必要な１メモリセル対当たりの電圧幅Ｖｂは、次の式（２）で表すことができる。
Figure 0006997595000002
式（２）に示すように、本実施の形態にかかる半導体記憶装置では、Ｎ値のデータを定義するのに必要な１メモリセル対当たりの電圧幅Ｖｂは、メモリセルの閾値電圧の変動幅（リテンション変動幅：式（１）のｄ１参照）とは無関係になる。よって、メモリセルに設定する閾値電圧が高くなることを抑制することができる。
図７は、メモリセルに定義するデータ数と必要電圧幅との関係を示すシミュレーション結果である。図７では、関連技術を用いた場合のデータ数と必要電圧幅Ｖａとの関係、及び本実施の形態を用いた場合のデータ数と必要電圧幅Ｖｂとの関係を示している。なお、図７に示すシミュレーション結果では、一例として比較的劣化が大きいパラメータを仮定している。具体的には、電圧値Ｖ０＝２．０Ｖ、リテンション変動幅ｄ１＝１．０Ｖ、分解能ｒ＝０．１Ｖ、差分縮小率Ａ＝２．０としている。
図７に示すように、本実施の形態を用いた場合は、関連技術を用いた場合と比べて必要電圧幅を低くすることができる。つまり、関連技術を用いた場合は、メモリセルに定義するデータ数が増えるにつれて、必要電圧幅Ｖａが大幅に増加する。これに対して、本実施の形態を用いた場合は、メモリセルに定義するデータ数が増えた場合であっても、必要電圧幅Ｖｂが大幅には増加せず、緩やかに増加する。
このように、本実施の形態にかかる半導体記憶装置では、関連技術を用いた場合と比べて、メモリセルに設定する閾値電圧が高くなることを抑制することができる。特に、本実施の形態にかかる半導体記憶装置では、リテンション変動幅ｄ１が分解能ｒよりも十分に大きい場合に、メモリセルに設定する閾値電圧が高くなることを顕著に抑制することができる。
また、本実施の形態にかかる半導体記憶装置では、メモリセルに設定する閾値電圧が高くなることを抑制することができるので、１つのメモリセル対に定義できるデータ数を増やすことができる。つまり、図７に示したように、本実施の形態を用いた場合は、メモリセルに定義するデータ数が増えた場合であっても、必要電圧幅Ｖｂが大幅には増加せず、緩やかに増加するので、１つのメモリセル対に定義できるデータ数を増やすことができる。
換言すると、本実施の形態にかかる半導体記憶装置では、図４の右図に示すように、２つのメモリセルによる閾値電圧差ΔＶｔｈ１～ΔＶｔｈ３の変動幅は、メモリセルのリテンション変動幅よりも小さい。よって、各々のデータ領域５１～５３の幅を狭くすることができるので、１つのメモリセル対に定義できるデータ数を増やすことができる。
本実施の形態にかかる半導体記憶装置では、２つのメモリセルを１つのメモリセル対として用いているので、１つのメモリセル対に４値以上のデータを格納すれば、１つのメモリセルに２値のデータを格納した場合と同等以上のデータ密度となる。
次に、本実施の形態にかかる半導体記憶装置の構成例について説明する。図８は、本実施の形態にかかる半導体記憶装置の構成例を示すブロック図である。図８に示すように、本実施の形態にかかる半導体記憶装置１は、メモリアレイ１１、閾値電圧検出部１２、及びメモリコントローラ１３を備える。メモリアレイ１１は、２ｎ個のメモリセルＭＣ１～ＭＣ２ｎ（ｎは自然数）を備える。また、メモリセルＭＣ１及びメモリセルＭＣ２はメモリセル対１４_１を構成し、メモリセルＭＣ３及びメモリセルＭＣ４はメモリセル対１４_２を構成し、メモリセルＭＣ２ｎ－１及びメモリセルＭＣ２ｎはメモリセル対１４_ｎを構成している。つまり、メモリアレイ１１は、ｎ個のメモリセル対１４_１～１４_ｎを備える。
各々のメモリセルＭＣ１～ＭＣ２ｎは、所定の閾値電圧を設定可能に構成されている。例えば、各々のメモリセル対１４_１～１４_ｎの一方のメモリセルＭＣ１、ＭＣ３、・・・、ＭＣ２ｎ－１は少なくとも１つの閾値電圧を設定可能に構成されており、他方のメモリセルＭＣ２、ＭＣ４、・・・、ＭＣ２ｎは複数の閾値電圧を設定可能に構成されている。
本実施の形態にかかる半導体記憶装置１は、例えばフラッシュメモリである。フラッシュメモリは、各々のメモリセルＭＣ１～ＭＣ２ｎが備えるフローティングゲートに注入する電荷の量に応じて閾値電圧が変化する。具体的には、フローティングゲートに注入する電荷の量が多いほど閾値電圧が高くなる。本実施の形態にかかる半導体記憶装置では、フローティングゲートに注入する電荷の量を調整することで、各々のメモリセルＭＣ１～ＭＣ２ｎの閾値電圧を所定の値に設定することができる。
なお、本実施の形態にかかる半導体記憶装置１において、各々のメモリセルＭＣ１～ＭＣ２ｎは閾値電圧を所定の値に設定することができるメモリセルであれば特に限定されることはない。例えば、本実施の形態は、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Silicon）型のフラッシュメモリにも適用することができる。また、本実施の形態は、これ以外の方式のフラッシュメモリに適用してもよい。
また、図８では図面を簡略化するために各々のメモリセルＭＣ１～ＭＣ２ｎが１列に配置されているように図示したが、実際には各々のメモリセルはマトリックス状に配置されている。
閾値電圧検出部１２は、各々のメモリセルＭＣ１～ＭＣ２ｎに設定されている閾値電圧Ｖｔｈ_ＭＣ１～Ｖｔｈ_ＭＣ２ｎを検出する。例えば、閾値電圧検出部１２はセンスアンプであり、各々のメモリセルＭＣ１～ＭＣ２ｎに対して読み出し動作を行った際に流れるセル電流を検出することで、各々のメモリセルＭＣ１～ＭＣ２ｎに設定されている閾値電圧Ｖｔｈ_ＭＣ１～Ｖｔｈ_ＭＣ２ｎを検出することができる。つまり、メモリセルＭＣに設定されている閾値電圧Ｖｔｈが高くなるほど、メモリセルＭＣに流れるセル電流が流れにくくなる。よって、閾値電圧検出部１２は、このセル電流の電流量を検出することで、メモリセルＭＣに設定されている閾値電圧Ｖｔｈを検出することができる。閾値電圧検出部１２で検出された閾値電圧Ｖｔｈ_ＭＣ１～Ｖｔｈ_ＭＣ２ｎに関する情報は、メモリコントローラ１３に供給される。
メモリコントローラ１３は、メモリアレイ１１が備える各々のメモリセルＭＣ１～ＭＣ２ｎからのデータの読み出しを制御する。具体的には、メモリコントローラ１３は、各々のメモリセル対１４_１～１４_ｎが備える一方のメモリセルの閾値電圧と他方のメモリセルの閾値電圧との差を用いて、各々のメモリセル対に格納されているデータを読み出す。更に、メモリコントローラ１３は、メモリアレイ１１が備える各々のメモリセルＭＣ１～ＭＣ２ｎへのデータの書き込み、及びデータの消去を制御する。
図９は、本実施の形態にかかる半導体記憶装置が備えるメモリコントローラの構成例を示すブロック図である。図９に示すように、メモリコントローラ１３は、閾値電圧決定部２１、メモリセル制御部２２、電圧差算出部２３、及びデータ変換部２４を備える。
閾値電圧決定部２１は、入力された書き込みデータに基づいて、各々のメモリセルＭＣ１～ＭＣ２ｎに設定する（書き込む）閾値電圧Ｖｔｈ_ＭＣ１～Ｖｔｈ_ＭＣ２ｎを決定する。例えば、閾値電圧決定部２１は、図１０に示すようなデータと閾値電圧とを対応付けたテーブルを備えており、入力された書き込みデータ０～２に応じて各メモリセルの閾値電圧を決定する。例えば、閾値電圧決定部２１は、メモリセルＭＣ１、ＭＣ２からなるメモリセル対に“データ２”を書き込む場合、メモリセルＭＣ１に設定する閾値電圧を“Ｖｔｈ１”と、メモリセルＭＣ２に設定する閾値電圧を“Ｖｔｈ４”と決定する。閾値電圧決定部２１で決定された閾値電圧は、メモリセル制御部２２に供給される。
メモリセル制御部２２は、閾値電圧決定部２１で決定された閾値電圧Ｖｔｈ_ＭＣ１～Ｖｔｈ_ＭＣ２ｎを、各々のメモリセルＭＣ１～ＭＣ２ｎに設定する（書き込む）。このとき書き込まれるメモリセルＭＣ１～ＭＣ２ｎは、ロー・デコーダ（不図示）およびカラム・デコーダ（不図示）を用いて選択される。
電圧差算出部２３は、各々のメモリセル対１４_１～１４_ｎを構成している各々の２つのメモリセルの閾値電圧の差を算出する。例えば、電圧差算出部２３は、メモリセル対１４_１を構成しているメモリセルＭＣ１の閾値電圧Ｖｔｈ_ＭＣ１とメモリセルＭＣ２の閾値電圧Ｖｔｈ_ＭＣ２との差を算出する。算出された閾値電圧差ΔＶｔｈは、データ変換部２４に供給される。なお、このとき算出される電圧差は、典型的には閾値電圧差の絶対値（ΔＶｔｈ＞０）である。
データ変換部２４は、電圧差算出部２３で算出された閾値電圧差ΔＶｔｈを、当該閾値電圧差ΔＶｔｈに対応するデータに変換する。例えば、データ変換部２４は、図１０に示すような閾値電圧差ΔＶｔｈ１～ΔＶｔｈ３とデータ０～２とを対応付けたテーブルを備えており、算出された閾値電圧差ΔＶｔｈに応じたデータを読み出しデータとして出力する。例えば、データ変換部２４は、メモリセルＭＣ１、ＭＣ２からなるメモリセル対から読み出された閾値電圧差ΔＶｔｈが“ΔＶｔｈ２”である場合、“データ１”を読み出してデータとして出力する。
なお、各々の閾値電圧差ΔＶｔｈ１～ΔＶｔｈ３はそれぞれ幅をもった値であり、図６に示した範囲下限値と範囲上限値とを用いて定義することができる。
次に、本実施の形態にかかる半導体記憶装置１のデータ書き込みシーケンス、及びデータ読み出しシーケンスについて説明する。
まず、図１１を用いて本実施の形態にかかる半導体記憶装置１のデータ書き込みシーケンスについて説明する。半導体記憶装置１は、各々のメモリセルＭＣ１～ＭＣ２ｎにデータを書き込む際、書き込みデータを取得する（ステップＳ１）。具体的には、図９に示すメモリコントローラ１３が備える閾値電圧決定部２１に書き込みデータが供給される。
その後、閾値電圧決定部２１は、入力された書き込みデータに基づいて、各々のメモリセルＭＣ１～ＭＣ２ｎに設定する閾値電圧Ｖｔｈ_ＭＣ１～Ｖｔｈ_ＭＣ２ｎを決定する（ステップＳ２）。例えば、閾値電圧決定部２１は、図１０に示すようなデータと閾値電圧とを対応付けたテーブルを備えており、入力された書き込みデータ０～１に応じて各メモリセルの閾値電圧を決定する。閾値電圧決定部２１で決定された閾値電圧Ｖｔｈ_ＭＣ１～Ｖｔｈ_ＭＣ２ｎは、メモリセル制御部２２に供給される。
その後、メモリセル制御部２２は、閾値電圧決定部２１で決定された閾値電圧Ｖｔｈ_ＭＣ１～Ｖｔｈ_ＭＣ２ｎを、各々のメモリセルＭＣ１～ＭＣ２ｎに書き込む（ステップＳ３）。
次に、図１２を用いて本実施の形態にかかる半導体記憶装置１のデータ読み出しシーケンスについて説明する。半導体記憶装置１は、各々のメモリセルＭＣ１～ＭＣ２ｎからデータを読み出す際、閾値電圧検出部１２を用いて、各々のメモリセルＭＣ１～ＭＣ２ｎに設定されている閾値電圧Ｖｔｈ_ＭＣ１～Ｖｔｈ_ＭＣ２ｎを検出する（ステップＳ１１）。
その後、電圧差算出部２３は、閾値電圧検出部１２から供給された各々のメモリセルＭＣ１～ＭＣ２ｎの閾値電圧Ｖｔｈ_ＭＣ１～Ｖｔｈ_ＭＣ２ｎの差ΔＶｔｈを算出する（ステップＳ１２）。算出された閾値電圧差ΔＶｔｈは、データ変換部２４に供給される。
その後、データ変換部２４は、電圧差算出部２３で算出された閾値電圧差ΔＶｔｈを、当該閾値電圧差ΔＶｔｈに対応するデータに変換する（ステップＳ１３）。例えば、データ変換部２４は、図１０に示すような閾値電圧差ΔＶｔｈ１～ΔＶｔｈ３とデータ０～２とを対応付けたテーブルを備えており、算出された閾値電圧差ΔＶｔｈに応じたデータに変換する。
その後、メモリコントローラ１３は、変換されたデータを読み出しデータとして出力する（ステップＳ１４）。
なお、図８、図９に示した半導体記憶装置１の構成は一例であり、本実施の形態にかかる半導体記憶装置ではこれ以外の構成を備えていてもよい。
上述の実施の形態によれば、メモリセルに設定する閾値電圧が高くなることを抑制しつつ多値データを格納可能な半導体記憶装置、及び半導体記憶装置におけるデータの定義方法を提供することができる。
＜実施の形態２＞
次に、実施の形態２について説明する。図１３は、実施の形態２にかかる半導体記憶装置におけるデータ定義例を示す表である。実施の形態２にかかる半導体記憶装置は、実施の形態１にかかる半導体記憶装置と比べてデータの定義方法が異なる。これ以外は実施の形態１で説明した半導体記憶装置と同様であるので、重複した説明は省略する。
図１３に示すように、本実施の形態にかかる半導体記憶装置では、メモリセル対のうちの一方のメモリセルＡの閾値電圧Ｖｔｈとして基準閾値電圧Ｖｔｈ１と複数の閾値電圧Ｖｔｈ２～Ｖｔｈ４とを設定可能に構成されている。また、他方のメモリセルＢの閾値電圧Ｖｔｈとして基準閾値電圧Ｖｔｈ１と複数の閾値電圧Ｖｔｈ２～Ｖｔｈ４とを設定可能に構成されている。
そして本実施の形態では、メモリセルＡとメモリセルＢとで構成されるメモリセル対に格納される各々のデータは、メモリセルＢの各々の閾値電圧Ｖｔｈ２～Ｖｔｈ４とメモリセルＡの基準閾値電圧Ｖｔｈ１との各々の差、及びメモリセルＡの各々の閾値電圧Ｖｔｈ２～Ｖｔｈ４とメモリセルＢの基準閾値電圧Ｖｔｈ１との各々の差を用いて定義される。
具体的には、図１３の符号３１に示すように、メモリセルＢの閾値電圧Ｖｔｈ２とメモリセルＡの基準閾値電圧Ｖｔｈ１との差を用いて「データ０」を定義し、メモリセルＢの閾値電圧Ｖｔｈ３とメモリセルＡの基準閾値電圧Ｖｔｈ１との差を用いて「データ１」を定義し、メモリセルＢの閾値電圧Ｖｔｈ４とメモリセルＡの基準閾値電圧Ｖｔｈ１との差を用いて「データ２」を定義している。
また、図１３の符号３２に示すように、メモリセルＡの閾値電圧Ｖｔｈ２とメモリセルＢの基準閾値電圧Ｖｔｈ１との差を用いて「データ３」を定義し、メモリセルＡの閾値電圧Ｖｔｈ３とメモリセルＢの基準閾値電圧Ｖｔｈ１との差を用いて「データ４」を定義し、メモリセルＡの閾値電圧Ｖｔｈ４とメモリセルＢの基準閾値電圧Ｖｔｈ１との差を用いて「データ５」を定義している。
なお、本実施の形態において、メモリセルＡの各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４は、メモリセルＢの各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４とそれぞれ対応しており、定義上は各々同一の値である。しかしながら、実際は、メモリセルに書き込まれる閾値電圧にはばらつきがあるので、メモリセルＡの各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４とメモリセルＢの各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４との間には若干のずれが生じる場合がある。例えば、メモリセルＡの閾値電圧Ｖｔｈ１とメモリセルＢの閾値電圧Ｖｔｈ１とを同一の値と定義しても、実際にメモリセルＡに書き込まれる閾値電圧Ｖｔｈ１とメモリセルＢに書き込まれる閾値電圧Ｖｔｈ１との間には若干のずれが生じる。
本明細書では便宜上、メモリセルＡの各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４とメモリセルＢの各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４とを同一の値として定義しているが、上述の理由から、実際にメモリセルＡに書き込まれる各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４とメモリセルＢに書き込まれる各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４との間には若干のずれ（許容範囲内のずれ）が生じる。
また、本実施の形態では、データの定義に影響がない範囲であれば、メモリセルＡの各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４と、メモリセルＢの各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４とがそれぞれ異なる値となるように定義してもよい。
実施の形態１にかかる半導体記憶装置では、メモリセル対を構成する２つのメモリセルのうちの一方のメモリセルに基準閾値電圧Ｖｔｈ１を設定していたが、本実施の形態にかかる半導体記憶装置では、メモリセル対を構成する２つのメモリセルＡ、Ｂの各々について基準閾値電圧Ｖｔｈ１を設定している。よって、メモリセル対に格納されるデータ量を増加させることができる。
一般化すると、１つのメモリセルに設定できる閾値電圧Ｖｔｈの数をＭ（Ｍは２以上の整数）とすると、１つのメモリセル対に定義できるデータの数は、「（Ｍ－１）×２」となる。本実施の形態にかかる半導体記憶装置では、２つのメモリセルを１つのメモリセル対として用いているので、１つのメモリセル対に４値以上のデータを格納すれば、１つのメモリセルに２値のデータを格納した場合と同等以上のデータ密度となる。したがって、本実施の形態では、Ｍの値が３以上の場合に、１つのメモリセルに２値のデータを格納した場合と同等以上のデータ密度となる。
＜実施の形態３＞
次に、実施の形態３について説明する。図１４は、実施の形態３にかかる半導体記憶装置におけるデータ定義例を示す表である。実施の形態３にかかる半導体記憶装置は、実施の形態１、２にかかる半導体記憶装置と比べてデータの定義方法が異なる。これ以外は実施の形態１、２で説明した半導体記憶装置と同様であるので、重複した説明は省略する。
図１４に示すように、本実施の形態にかかる半導体記憶装置では、メモリセル対を構成する２つのメモリセルＡ、Ｂが各々、複数の閾値電圧Ｖｔｈ１～Ｖｔｈ４を設定可能に構成されている。そして、メモリセル対に格納されるデータは、メモリセルＡの複数の閾値電圧Ｖｔｈ１～Ｖｔｈ４とメモリセルＢの複数の閾値電圧Ｖｔｈ１～Ｖｔｈ４とを用いて算出される各々の閾値電圧の差を用いて定義される。
つまり、実施の形態２では、メモリセルＡの閾値電圧Ｖｔｈ１とメモリセルＢの閾値電圧Ｖｔｈ１とをそれぞれ基準閾値電圧として用いていたが、本実施の形態では各々のメモリセルに設定された複数の閾値電圧Ｖｔｈ１～Ｖｔｈ４を基準閾値電圧として用いている。換言すると、本実施の形態では、メモリセルＡの複数の閾値電圧Ｖｔｈ１～Ｖｔｈ４とメモリセルＢの複数の閾値電圧Ｖｔｈ１～Ｖｔｈ４との組み合わせパターンを用いてデータを定義している。
具体的には、図１４に示すように、メモリセルＢの閾値電圧Ｖｔｈ２とメモリセルＡの閾値電圧Ｖｔｈ１との差を用いて「データ０」を定義し、メモリセルＢの閾値電圧Ｖｔｈ３とメモリセルＡの閾値電圧Ｖｔｈ１との差を用いて「データ１」を定義し、メモリセルＢの閾値電圧Ｖｔｈ４とメモリセルＡの閾値電圧Ｖｔｈ１との差を用いて「データ２」を定義している。また、メモリセルＢの閾値電圧Ｖｔｈ３とメモリセルＡの閾値電圧Ｖｔｈ２との差を用いて「データ３」を定義し、メモリセルＢの閾値電圧Ｖｔｈ４とメモリセルＡの閾値電圧Ｖｔｈ２との差を用いて「データ４」を定義し、メモリセルＢの閾値電圧Ｖｔｈ４とメモリセルＡの閾値電圧Ｖｔｈ３との差を用いて「データ５」を定義している。
また、図１４に示すように、メモリセルＡの閾値電圧Ｖｔｈ２とメモリセルＢの閾値電圧Ｖｔｈ１との差を用いて「データ６」を定義し、メモリセルＡの閾値電圧Ｖｔｈ３とメモリセルＢの閾値電圧Ｖｔｈ１との差を用いて「データ７」を定義し、メモリセルＡの閾値電圧Ｖｔｈ４とメモリセルＢの閾値電圧Ｖｔｈ１との差を用いて「データ８」を定義している。また、メモリセルＡの閾値電圧Ｖｔｈ３とメモリセルＢの閾値電圧Ｖｔｈ２との差を用いて「データ９」を定義し、メモリセルＡの閾値電圧Ｖｔｈ４とメモリセルＢの閾値電圧Ｖｔｈ２との差を用いて「データ１０」を定義し、メモリセルＡの閾値電圧Ｖｔｈ４とメモリセルＢの閾値電圧Ｖｔｈ３との差を用いて「データ１１」を定義している。
図１５は、本実施の形態にかかる半導体記憶装置におけるデータ定義例を示す表である。図１５に示す表では、メモリセルＡの閾値電圧、メモリセルＢの閾値電圧、メモリセルＢの閾値電圧とメモリセルＡの閾値電圧との差の範囲下限値と範囲上限値、及びデータの対応関係を示している。なお、分解能ｒ、及び差分縮小率Ａについては実施の形態１で説明した場合と同様である。
図１５に示すように、「データ０」はメモリセルＢの閾値電圧Ｖｔｈ２とメモリセルＡの閾値電圧Ｖｔｈ１との差を用いて定義され、このときの範囲下限値は「ｒ」、範囲上限値は「Ａ＊ｒ」である。「データ１」はメモリセルＢの閾値電圧Ｖｔｈ３とメモリセルＡの閾値電圧Ｖｔｈ１との差を用いて定義され、このときの範囲下限値は「Ａ＊ｒ＋ｒ」、範囲上限値は「Ａ＊（Ａ＊ｒ＋ｒ）」である。「データ２」はメモリセルＢの閾値電圧Ｖｔｈ４とメモリセルＡの閾値電圧Ｖｔｈ１との差を用いて定義され、このときの範囲下限値は「Ａ＊（Ａ＊ｒ＋ｒ）＋ｒ」、範囲上限値は「Ａ＊［Ａ＊（Ａ＊ｒ＋ｒ）＋ｒ］」である。
また、「データ３」はメモリセルＢの閾値電圧Ｖｔｈ３とメモリセルＡの閾値電圧Ｖｔｈ２との差を用いて定義され、このときの範囲下限値は「Ａ＊ｒ」、範囲上限値は「Ａ＊ｒ＊ｒ」である。「データ４」はメモリセルＢの閾値電圧Ｖｔｈ４とメモリセルＡの閾値電圧Ｖｔｈ２との差を用いて定義され、このときの範囲下限値は「Ａ＊（Ａ＊ｒ＋ｒ）」、範囲上限値は「Ａ＊Ａ＊（Ａ＊ｒ＋ｒ）」である。「データ５」はメモリセルＢの閾値電圧Ｖｔｈ４とメモリセルＡの閾値電圧Ｖｔｈ３との差を用いて定義され、このときの範囲下限値は「Ａ＊Ａ＊ｒ」、範囲上限値は「Ａ＊Ａ＊Ａ＊ｒ」である。
なお、図１５では、データ０～５の定義例における範囲下限値および範囲上限値を一例として示しているが、データ６～１１の定義例における範囲下限値および範囲上限値についても同様に定義することができる。
また、本実施の形態では、図１４に示した「データ０」の閾値電圧差の絶対値と「データ６」の閾値電圧差の絶対値とが同一の値となるが、これらのデータは各々のメモリセルＡ、Ｂの閾値電圧の大きさを用いて区別することができる。つまり、各々の閾値電圧は、Ｖｔｈ１＜Ｖｔｈ２＜Ｖｔｈ３＜Ｖｔｈ４の関係を有する。よって、メモリセルＡの閾値電圧がメモリセルＢの閾値電圧よりも小さい場合、つまり、メモリセルＡの閾値電圧がＶｔｈ１、メモリセルＢの閾値電圧がＶｔｈ２の場合は、「データ０」と判定することができる。逆に、メモリセルＡの閾値電圧がメモリセルＢの閾値電圧よりも大きい場合、つまり、メモリセルＡの閾値電圧がＶｔｈ２、メモリセルＢの閾値電圧がＶｔｈ１の場合は、「データ６」と判定することができる。
また、本実施の形態では、「データ０」と「データ６」は、各々のメモリセルＡ、Ｂの閾値電圧差の正・負を用いて区別してもよい。つまり、「（メモリセルＢの閾値電圧）－（メモリセルＡの閾値電圧）」を計算した際に、正の値を示す場合は「データ０」と判定し、負の値を示す場合は「データ６」と判定してもよい。
データ１とデータ７との関係、データ２とデータ８との関係、データ３とデータ９との関係、データ４とデータ１０との関係、データ５とデータ１１との関係についても同様である。
実施の形態２では、メモリセルＡの閾値電圧Ｖｔｈ１とメモリセルＢの閾値電圧Ｖｔｈ１とをそれぞれ基準閾値電圧として用いていたが、本実施の形態では各々のメモリセルに設定された複数の閾値電圧Ｖｔｈ１～Ｖｔｈ４をそれぞれ基準閾値電圧として用いている。換言すると、本実施の形態では、メモリセルＡの複数の閾値電圧Ｖｔｈ１～Ｖｔｈ４とメモリセルＢの複数の閾値電圧Ｖｔｈ１～Ｖｔｈ４との組み合わせパターンを用いてデータを定義している。よって、メモリセル対に格納されるデータ量を実施の形態２の場合よりも増加させることができる。
図１６は、本実施の形態にかかる半導体記憶装置におけるデータ定義例を示す図であり、各々のデータ０～５を定義している閾値電圧差の範囲を示している。具体的には、図１５の表に示した各々のデータ０～５に対応する閾値電圧差の範囲（つまり、範囲下限値から範囲上限値までの範囲）を図示している。
本実施の形態では、データを定義する際に各々のデータに対応する閾値電圧差の範囲が互いに重ならないように定義することが好ましい。しかしながら、各々のメモリセルに定義される閾値電圧Ｖｔｈによっては、各々のデータに対応する閾値電圧差の範囲が互いに重なる場合がある。例えば、図１６に示すデータ定義例では、各々のデータを定義する閾値電圧差の範囲の一部が互いに重なっている。一例を挙げると、データ１の閾値電圧差の範囲とデータ３の閾値電圧差の範囲とが、閾値電圧差「Ａ＊ｒ＋ｒ」から「Ａ＊ｒ＊ｒ」の範囲で重複している。
このような閾値電圧差の範囲の重複は、例えば定期的にデータをリフレッシュすることで解消することができる。図１７は、リフレッシュ動作を説明するための図である。図１７に示すように、各々のメモリセルにデータを書き込んだ後、換言すると、各々のメモリセルに閾値電圧を設定した後、各々のデータを定義している閾値電圧差ΔＶｔｈの値は時間の経過と共に低下していく（図４の右図参照）。データを書き込んだ直後は、各々のデータを定義している閾値電圧差ΔＶｔｈは他のデータ領域に入っていない。しかし、時間の経過と共に閾値電圧差ΔＶｔｈが低下すると、閾値電圧差ΔＶｔｈがデータ境界を通り越して他のデータ領域に入ってしまう（図１７の破線を参照）。
図１７に示すリフレッシュ動作では、閾値電圧差ΔＶｔｈがデータ境界を通り越す前にリフレッシュ動作を実施して、閾値電圧差ΔＶｔｈを初期値に戻している。つまり、図１７に示すリフレッシュ動作では、メモリセル対に書き込まれているデータが改変する前（すなわち、閾値電圧差ΔＶｔｈがデータ境界を通り越す前）に一度データをリードしてデータを確認し、その後、同一のデータを再度メモリセル対に書き込んでいる。
上述のリフレッシュ動作を実施することで、各々のデータを定義している閾値電圧差ΔＶｔｈが互いに重複することを回避することができる。換言すると、定期的にリフレッシュ動作を実施して閾値電圧差ΔＶｔｈを初期値に戻すことで、各々のデータを定義している閾値電圧差ΔＶｔｈの幅を実質的に狭くすることができる。よって、各々のデータを定義している閾値電圧差ΔＶｔｈが互いに重複することを回避することができる。
具体例を挙げて説明すると、図１６のデータ１は、データを書き込んだ直後の閾値電圧差が「Ａ＊（Ａ＊ｒ＋ｒ）」（範囲上限値）であるが、この閾値電圧差は時間の経過と共に低下していく。本実施の形態では、この閾値電圧差がデータ３の範囲上限値である「Ａ＊Ａ＊ｒ」に到達する前にリフレッシュ動作を実施することで、データ１の閾値電圧差がデータ３の閾値電圧差の範囲に入ることを回避することができる。
また、本実施の形態にかかる半導体記憶装置では、メモリセル対に格納されるデータは更に、メモリセルＡの複数の閾値電圧Ｖｔｈ１～Ｖｔｈ４とメモリセルＢの複数の閾値電圧Ｖｔｈ１～Ｖｔｈ４とを用いて算出される各々の閾値電圧の和を用いて定義してもよい。
上述したように、本実施の形態では、データを定義する際に各々のデータに対応する閾値電圧差の範囲が互いに重ならないように定義することが好ましい。しかしながら、各々のメモリセルに定義される閾値電圧Ｖｔｈによっては、各々のデータに対応する閾値電圧差の範囲が互いに重なる場合がある（図１６参照）。
本実施の形態では、各々のメモリセルの閾値電圧の差に加えて、各々のメモリセルの閾値電圧の和を用いて各々のデータを定義することで、このような問題を解消することができる。
すなわち、各々のデータ１～５を定義している閾値電圧の和の範囲は、図１６に示したデータ１～５を定義している閾値電圧差の範囲と比べて、データを定義している範囲が高電圧側にシフトする。よって、データを定義している閾値電圧の和を求めることで、データを定義している閾値電圧の範囲をシフトさせることができ、各々のデータを定義している閾値電圧の差と和の範囲を互いに重複しないようにすることができる。
このように、閾値電圧の差と閾値電圧の和を組み合わせてデータを定義することで、各々のデータを定義している閾値電圧差の範囲が重複する場合であっても、各々のデータを一意に定義することができる。
＜実施の形態４＞
次に、実施の形態４について説明する。図１８は、実施の形態４にかかる半導体記憶装置におけるデータ定義例を示す図である。実施の形態４にかかる半導体記憶装置は、実施の形態１～３にかかる半導体記憶装置と比べて、負の閾値電圧を用いてデータを定義している点が異なる。これ以外は実施の形態１～３で説明した半導体記憶装置と同様であるので、重複した説明は省略する。
本実施の形態にかかる半導体記憶装置は、メモリセルＡとメモリセルＢとを備えるメモリセル対を１つのメモリユニットとし、この１つのメモリユニット（メモリセル対）に多値のデータを格納している。具体的には、図１８に示すように、一方のメモリセルＡに基準閾値電圧Ｖｔｈ１を設定し、他方のメモリセルＢに複数の閾値電圧Ｖｔｈ２～Ｖｔｈ４を設定している。各々のデータは、メモリセルＢの各々の閾値電圧Ｖｔｈ２～Ｖｔｈ４とメモリセルＡの閾値電圧Ｖｔｈ１との各々の差ΔＶｔｈ１～ΔＶｔｈ３を用いて定義される。
図１８に示すように、各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４は、閾値電圧Ｖｔｈ１、閾値電圧Ｖｔｈ２、閾値電圧Ｖｔｈ３、閾値電圧Ｖｔｈ４の順に低くなるように設定されている。各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４は負の値である。よって、閾値電圧差ΔＶｔｈ１は、ΔＶｔｈ１＝Ｖｔｈ１－Ｖｔｈ２を用いて、閾値電圧差ΔＶｔｈ２は、ΔＶｔｈ２＝Ｖｔｈ１－Ｖｔｈ３を用いて、閾値電圧差ΔＶｔｈ３は、ΔＶｔｈ３＝Ｖｔｈ１－Ｖｔｈ４を用いて、それぞれ求めることができる。
なお、各々の閾値電圧Ｖｔｈ１～Ｖｔｈ４が負の値である点以外は、実施の形態１（図４～図６参照）で説明した場合と同様であるので、重複した説明は省略する。
図１９は、本実施の形態にかかる半導体記憶装置におけるデータ定義例を示す図である。図１９に示すデータ定義例では、メモリセル対を構成する２つのメモリセルＡ、Ｂのうちの一方のメモリセルの閾値電圧を正の値とし、他方のメモリセルの閾値電圧を負の値としている。
例えば、メモリセルＡに正の閾値電圧Ｖｔｈ１を設定し、メモリセルＢに負の閾値電圧Ｖｔｈ１’～Ｖｔｈ４’を設定した場合は、次のようにデータを定義することができる。すなわち、メモリセルＡの閾値電圧Ｖｔｈ１を基準閾値電圧として、この基準閾値電圧Ｖｔｈ１とメモリセルＢの複数の閾値電圧Ｖｔｈ１’～Ｖｔｈ４’の各々との差を用いることでデータを定義することができる。図１９に示す例では、閾値電圧差ΔＶｔｈ１～ΔＶｔｈ４を用いて合計４値のデータを定義することができる。
また、図１９に示すように、メモリセルＡに正の閾値電圧Ｖｔｈ１～Ｖｔｈ４を設定し、メモリセルＢに負の閾値電圧Ｖｔｈ１’～Ｖｔｈ４’を設定した場合は、これらの閾値電圧の組み合わせを用いてデータを定義することができる。この場合のデータの定義方法については、実施の形態３で説明した場合（図１４参照）と同様であるので重複した説明は省略する。なお、本実施の形態のように、一方のメモリセルの閾値電圧を正の値とし、他方のメモリセルの閾値電圧を負の値とした場合は、閾値電圧Ｖｔｈ１と閾値電圧Ｖｔｈ１’とを用いてデータを定義することができるので、図１４の表に示す「無効」の部分にデータを定義することができる。よって、図１９のように、メモリセルＡに正の閾値電圧Ｖｔｈ１～Ｖｔｈ４を設定し、メモリセルＢに負の閾値電圧Ｖｔｈ１’～Ｖｔｈ４’を設定した場合は、合計で１６値のデータを定義することができる。
＜実施の形態５＞
次に、実施の形態５について説明する。図２０は、実施の形態５にかかる半導体記憶装置が備えるメモリコントローラの構成例を示すブロック図である。図２０に示すように、本実施の形態にかかる半導体記憶装置は、メモリコントローラ１３ａがタイマ２８を備える点が実施の形態１～４と異なる。これ以外は実施の形態１～４で説明した半導体記憶装置と同様であるので、重複した説明は省略する。
図２０に示すように、本実施の形態にかかるメモリコントローラ１３ａはタイマ２８を備えている。タイマ２８は、各々のメモリセルにデータを書き込んだ時点からの経過時間を計測する。メモリコントローラ１３ａは、データを読み出す際、閾値電圧検出部１２（図８参照）で検出された各々のメモリセルの閾値電圧の差と、タイマで計測された経過時間とを用いて、メモリセル対に格納されているデータを読み出す。
図２１に示すデータ定義例ように、データを書き込んだ後、タイミングｔ１において読み出された閾値電圧差ΔＶｔｈ１の値と、タイミングｔ２において読み出された閾値電圧差ΔＶｔｈ２の値とが同一の電圧値である場合は、閾値電圧差ΔＶｔｈ１で定義されるデータと閾値電圧差ΔＶｔｈ２で定義されるデータとを区別することができない。
本実施の形態ではこのような問題を解決するために、メモリコントローラ１３ａにタイマ２８を設けて、各々のメモリセルにデータを書き込んだ時点からの経過時間ｔ１、ｔ２を計測している。そして、データを読み出す際に、閾値電圧差ΔＶｔｈ１、ΔＶｔｈ２に加えて、タイマ２８で計測された経過時間ｔ１、ｔ２を用いているので、閾値電圧差ΔＶｔｈ１と閾値電圧差ΔＶｔｈ２とが同一の値であっても、閾値電圧差ΔＶｔｈ１で定義されるデータと閾値電圧差ΔＶｔｈ２で定義されるデータとを区別することができる。
また、タイマ２８を設けた場合は、図１７に示したリフレッシュ動作（実施の形態３参照）のタイミングを適切に判断することができる。
なお、タイマ２８はメモリセル対ごとに経過時間を計測するように構成してもよく、また所定の数のメモリセル対ごとに経過時間を計測するように構成してもよく、またメモリセルアレイ全体で経過時間を計測するように構成してもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１ 半導体記憶装置
１１ メモリアレイ
１２ 閾値電圧検出部
１３、１３ａ メモリコントローラ
１４_１～１４_ｎ メモリセル対
２１ 閾値電圧決定部
２２ メモリセル制御部
２３ 電圧差算出部
２４ データ変換部
２８ タイマ

Claims (2)

  1. 複数のメモリセルと、
    前記複数のメモリセルを制御するメモリコントローラと、を備え、
    前記複数のメモリセルは第１のメモリセルと第２のメモリセルとを備えるメモリセル対を複数有し、
    前記第１及び第２のメモリセルは各々、複数の閾値電圧を設定可能に構成されており、
    前記メモリコントローラには、前記第１のメモリセルの前記複数の閾値電圧と前記第２のメモリセルの前記複数の閾値電圧とを用いて算出される各々の閾値電圧の差、及び前記第１のメモリセルの前記複数の閾値電圧と前記第２のメモリセルの前記複数の閾値電圧とを用いて算出される各々の閾値電圧の和と、前記メモリセル対に格納される各々のデータと、を対応付け、かつ前記メモリセル対に格納される各々のデータと、データの書き込み時に設定する前記第１のメモリセルの閾値電圧および前記第２のメモリセルの閾値電圧と、を対応付けたテーブルが格納されており、
    前記メモリコントローラは、書き込み対象の前記メモリセル対にデータを書き込む際、前記テーブルに基づいて書き込みデータに対応する前記第1のメモリセルの閾値電圧および前記第２のメモリセルの閾値電圧を決定し、当該決定された前記第1のメモリセルの閾値電圧および前記第２のメモリセルの閾値電圧を書き込み対象の前記メモリセル対の前記第１のメモリセルおよび前記第２のメモリセルの各々に設定し、
    前記メモリコントローラは、読み出し対象の前記メモリセル対からデータを読み出す際、前記テーブルに基づいて読み出し対象の前記メモリセル対の前記第１のメモリセルおよび前記第２のメモリセルの各々の検出された閾値電圧の差および和に対応するデータを決定し、当該決定されたデータを読み出しデータとする、
    半導体記憶装置。
  2. 複数のメモリセルと、前記複数のメモリセルを制御するメモリコントローラと、を備える半導体記憶装置においてデータの書き込みおよびデータの読み出しを制御する、半導体記憶装置の制御方法であって、
    前記複数のメモリセルは第１のメモリセルと第２のメモリセルとを備えるメモリセル対を複数有し、
    前記第１及び第２のメモリセルは各々、複数の閾値電圧を設定可能に構成されており、
    前記メモリコントローラには、前記第１のメモリセルの前記複数の閾値電圧と前記第２のメモリセルの前記複数の閾値電圧とを用いて算出される各々の閾値電圧の差、及び前記第１のメモリセルの前記複数の閾値電圧と前記第２のメモリセルの前記複数の閾値電圧とを用いて算出される各々の閾値電圧の和と、前記メモリセル対に格納される各々のデータと、を対応付け、かつ前記メモリセル対に格納される各々のデータと、データの書き込み時に設定する前記第１のメモリセルの閾値電圧および前記第２のメモリセルの閾値電圧と、を対応付けたテーブルが格納されており、
    前記メモリコントローラは、書き込み対象の前記メモリセル対にデータを書き込む際、前記テーブルに基づいて書き込みデータに対応する前記第1のメモリセルの閾値電圧および前記第２のメモリセルの閾値電圧を決定し、当該決定された前記第1のメモリセルの閾値電圧および前記第２のメモリセルの閾値電圧を書き込み対象の前記メモリセル対の前記第１のメモリセルおよび前記第２のメモリセルの各々に設定し、
    前記メモリコントローラは、読み出し対象の前記メモリセル対からデータを読み出す際、前記テーブルに基づいて読み出し対象の前記メモリセル対の前記第１のメモリセルおよび前記第２のメモリセルの各々の検出された閾値電圧の差および和に対応するデータを決定し、当該決定されたデータを読み出しデータとする、
    半導体記憶装置の制御方法。
JP2017216152A 2017-11-09 2017-11-09 半導体記憶装置、及び半導体記憶装置の制御方法 Active JP6997595B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017216152A JP6997595B2 (ja) 2017-11-09 2017-11-09 半導体記憶装置、及び半導体記憶装置の制御方法
US16/112,655 US10658031B2 (en) 2017-11-09 2018-08-25 Semiconductor memory device having memory cell pairs defining data based on threshold voltages
EP18192298.0A EP3483888B1 (en) 2017-11-09 2018-09-03 Semiconductor memory device and method of defining data in semiconductor memory device
KR1020180126573A KR20190053088A (ko) 2017-11-09 2018-10-23 반도체 기억장치, 및 반도체 기억장치에 있어서의 데이터의 정의 방법
CN201811233219.0A CN109767802B (zh) 2017-11-09 2018-10-23 半导体存储器器件和半导体存储器器件中定义数据的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017216152A JP6997595B2 (ja) 2017-11-09 2017-11-09 半導体記憶装置、及び半導体記憶装置の制御方法

Publications (2)

Publication Number Publication Date
JP2019087293A JP2019087293A (ja) 2019-06-06
JP6997595B2 true JP6997595B2 (ja) 2022-01-17

Family

ID=63491432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017216152A Active JP6997595B2 (ja) 2017-11-09 2017-11-09 半導体記憶装置、及び半導体記憶装置の制御方法

Country Status (5)

Country Link
US (1) US10658031B2 (ja)
EP (1) EP3483888B1 (ja)
JP (1) JP6997595B2 (ja)
KR (1) KR20190053088A (ja)
CN (1) CN109767802B (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020118573A1 (en) 2000-12-29 2002-08-29 Stmicroelectronics S.R.L. Method for storing data in a nonvolatile memory
WO2002067267A1 (fr) 2001-02-21 2002-08-29 Fujitsu Limited Stockage remanent a semi-conducteur a valeurs multiples
US20040080979A1 (en) 2002-10-25 2004-04-29 Nexflash Technologies, Inc. Nonvolatile semiconductor memory having three-level memory cells and program and read mapping circuits therefor
JP2004319007A (ja) 2003-04-16 2004-11-11 Toshiba Corp 不揮発性半導体記憶装置及びこれを用いた電子装置
JP2004355726A (ja) 2003-05-29 2004-12-16 Nippon Telegr & Teleph Corp <Ntt> メモリ回路およびそのデータ読出方法
JP2006127762A (ja) 2006-02-06 2006-05-18 Toshiba Corp 記憶装置の制御方法
US20060209593A1 (en) 2005-03-18 2006-09-21 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2010503944A (ja) 2006-09-13 2010-02-04 モサイド・テクノロジーズ・インコーポレーテッド フラッシュのマルチレベル閾値分布方式
JP2012203957A (ja) 2011-03-25 2012-10-22 Toshiba Corp メモリシステム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001101879A (ja) 1999-09-28 2001-04-13 Hitachi Ltd 半導体記憶装置
JP2004103089A (ja) * 2002-09-06 2004-04-02 Sharp Corp 不揮発性半導体記憶装置およびその再書き込み方法
JP4253312B2 (ja) 2005-04-15 2009-04-08 株式会社東芝 半導体記憶装置
JP4791806B2 (ja) 2005-11-21 2011-10-12 株式会社東芝 半導体記憶装置及びそのデータ書き込み方法
WO2015022741A1 (ja) * 2013-08-15 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置
WO2015022743A1 (ja) * 2013-08-15 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020118573A1 (en) 2000-12-29 2002-08-29 Stmicroelectronics S.R.L. Method for storing data in a nonvolatile memory
WO2002067267A1 (fr) 2001-02-21 2002-08-29 Fujitsu Limited Stockage remanent a semi-conducteur a valeurs multiples
US20040080979A1 (en) 2002-10-25 2004-04-29 Nexflash Technologies, Inc. Nonvolatile semiconductor memory having three-level memory cells and program and read mapping circuits therefor
JP2004319007A (ja) 2003-04-16 2004-11-11 Toshiba Corp 不揮発性半導体記憶装置及びこれを用いた電子装置
JP2004355726A (ja) 2003-05-29 2004-12-16 Nippon Telegr & Teleph Corp <Ntt> メモリ回路およびそのデータ読出方法
US20060209593A1 (en) 2005-03-18 2006-09-21 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2006260711A (ja) 2005-03-18 2006-09-28 Toshiba Corp 半導体記憶装置
JP2006127762A (ja) 2006-02-06 2006-05-18 Toshiba Corp 記憶装置の制御方法
JP2010503944A (ja) 2006-09-13 2010-02-04 モサイド・テクノロジーズ・インコーポレーテッド フラッシュのマルチレベル閾値分布方式
JP2012203957A (ja) 2011-03-25 2012-10-22 Toshiba Corp メモリシステム

Also Published As

Publication number Publication date
US10658031B2 (en) 2020-05-19
EP3483888A2 (en) 2019-05-15
CN109767802A (zh) 2019-05-17
EP3483888A3 (en) 2019-07-24
KR20190053088A (ko) 2019-05-17
CN109767802B (zh) 2023-10-20
EP3483888B1 (en) 2022-04-13
US20190139601A1 (en) 2019-05-09
JP2019087293A (ja) 2019-06-06

Similar Documents

Publication Publication Date Title
US10818362B2 (en) Nonvolatile semiconductor memory device including a memory cell array and a control circuit applying a reading voltage
US10141061B2 (en) Memory system
JP2008047273A (ja) 半導体記憶装置およびその制御方法
JP2009252278A (ja) 不揮発性半導体記憶装置及びメモリシステム
TW201322260A (zh) 用於非揮發性儲存器之晶片上動態讀取
TW201413723A (zh) 在具有多記憶體狀態的非依電性記憶體單元中執行操作之設備及方法
CN111063382B (zh) 用于确定存储器单元的预期数据有效期的设备及方法
US11776633B2 (en) Apparatus and methods for determining data states of memory cells
JP6997595B2 (ja) 半導体記憶装置、及び半導体記憶装置の制御方法
TWI719653B (zh) 用於判定記憶體單元之預期資料使用期限之裝置及方法
CN110164496B (zh) 半导体存储器元件及其读取方法
ITRM20070621A1 (it) Compensazione dell&#39;effetto della configurazione a ritroso in un dispositivo di memorizzazione.
JP2009080884A (ja) 不揮発性半導体記憶装置
JP5814961B2 (ja) 不揮発性半導体記憶装置
JP2012203945A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211217

R150 Certificate of patent or registration of utility model

Ref document number: 6997595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150