TW523833B - Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method - Google Patents

Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method Download PDF

Info

Publication number
TW523833B
TW523833B TW91109608A TW91109608A TW523833B TW 523833 B TW523833 B TW 523833B TW 91109608 A TW91109608 A TW 91109608A TW 91109608 A TW91109608 A TW 91109608A TW 523833 B TW523833 B TW 523833B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
patent application
semiconductor
film
gate
Prior art date
Application number
TW91109608A
Other languages
English (en)
Inventor
Koji Ono
Hideomi Suzawa
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TW523833B publication Critical patent/TW523833B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Nonlinear Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

523833 A7 B7 五、發明説明（彳） 發明背景 1 .發明領域 (請先閱讀背面之注意事項再填寫本頁) 本發明是關於具由構成薄膜電晶體（下文稱爲T F T )之電路之半導體裝置’且其製造方法。例如，本發明是 關於由液晶顯示面板代表之電光裝置，與關於電光裝置當 作零件安裝之電子裝備。特別地，本發明是關於鈾刻一金 屬薄膜的乾蝕刻法，與關於設有由乾蝕刻法獲得之傾斜形 佈線結構之半導體裝置。 要注意的是遍及此規格，術語半導體裝置表示一由利 用半導體特性作用之一般裝置，且電光裝置，半導體電路 ，與電子裝備都是半導體裝置。 2。相關技藝的描述 由使用在具絕緣表面之基底形成之半導體薄膜（具數 n m至數百n m的大小之厚度）之結構薄膜電晶體（ 經濟部智慧財產局員工消費合作社印製 T F T )的技術在近年來已經備受囑目。薄膜電晶體廣泛 地應用於電子裝置如I C與電光裝置，且特別地，T F T 的發展如像素顯示裝置的切換式元件正快速地領先。 習知地，由於易可使用性，電子抗性，化學抗性之類 的原故鋁，經常使用在T F T佈線結構材質。然而，當在 T F T佈線結構使用鋁時，由於熱處理使突起的形成如小 丘或觸鬚電極，且鋁原子的擴散進入通道形成區，引起粗 劣的T F T作業與T F T特性的減低。具5.5微歐姆· 公分極低容積抗力之高抗熱鎢（W )因此可以指定作較佳 本紙張尺度適用中國國家標準（CNS ) A4規格（2!〇Χ297公釐） -4 - 523833 Α7 Β7 五、發明説明（2 ) 的佈線結構材質而不是鋁。 (請先閱讀背面之注意事項再填寫本頁) 進一步，在近年來，微處理技術的需求已變嚴重。特 別地，由於在液晶顯示器的高淸晰度與大螢幕之改變5在 佈線結構處理之高選擇性以及線寬度的極嚴格控制是需要 的。 一般佈線結構處理可以由使用溶劑之濕飩刻或使用氣 體之乾蝕刻執行。然而，當考慮佈線結構的最小化，可重 複性的維護，耗損的減少，與成本的降低，濕鈾刻不受喜 愛，而因此考慮乾鈾刻適合佈線結構處理。 當由乾蝕刻處理鎢（w ) ，S F 6與c 1 2的混合氣體 爲一般用作蝕刻氣體。而當此氣體使用以短時間具大蝕刻 率之微處理是可能的，獲得想要的錐狀是困難的。爲了改 進在佈線結構上形成的疊片膜的收斂，視裝置結構而定， 有佈線結構的橫截面被作成國際前置錐狀的案例。 發明的節要 經濟部智慧財產局員工消費合作社印製 本發明的目的是提供作爲仿效由鎢（W )或鎢化合物 成成之蝕刻層之乾蝕刻的方法以致使橫截面成一前置錐狀 。進一步，本發明的另一目的將提供控制乾蝕刻法的方法 以便在整個蝕刻層上不依於位置有——致的，任意的傾斜 角度α。除此之外’本發明的另一目的將提供一使用具自 上面的方法獲得之任意傾斜角度α之佈線結構之半導體裝 置，與製造該半導體裝置的方法。 一關於佈線結構在此規格公開之本發明的結構是： 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -5- 523833 A7 _________B7 五、發明説明（3 ) (請先閱讀背面之注意事項再填寫本頁) 一佈線結構具鎢膜，具鎢化合物當作它的主成份之金 屬化合物膜，或具鎢合金當作它的主成份金屬合金膜，其 特徵在於傾斜角度α在5 °至8 5 °之範圍內。 進一步，關於佈線結構之本發明的另一結構是： 一經選自由鎢膜；具鎢化合物當作它的主成份之金屬 化合物膜；或具鎢合金當作它的主成份金屬合金膜，其特 徵在於傾斜角度α在5 ^至8 5 °之範圍內，所構成之群組之 具疊片薄膜的疊片結構之佈線結構。 在各上面的結構中，金屬合金膜其特徵在於它是一元 素，或經選自由Ta ;Ti ;Mo ; Cr ;Nb ;與Si 構成之群組之多個元素以及鎢的合金膜。 更進一步，金屬化合物膜其特徵在於在各上面結構中 它是鎢的氮膜。 此外，爲了增加各上面結構之黏著，一具導體（例如 ，摻雜矽膜之磷或摻雜矽膜之硼）之矽膜也許被形成當作 佈線結構的最低層。 一關於半導體裝置之本發明的結構是： 經濟部智慧財產局員工消費合作社印製 設有由鎢膜，具鎢化合物當作它的主成份之金屬化合 物膜，或具鎢合金當作它的主成份金屬合金膜，其傾斜角 度α在5 °至8 5 °之範圍內，做成之佈線結構之半導體裝置 〇 進一步，關於半導體裝置之本發明的另一結構是： 一設有經選自由鎢膜；具鎢化合物當作它的主成份之 金屬化合物膜；或具鎢合金當作它的主成份金屬合金膜， 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -6 - 523833 A7 -_____ 五、發明説明（4 ) 其傾斜角度α在5 °至8 5 °之範圍內，所構成之群組之具疊 片薄膜的疊片結構做成之佈線結構之半導體裝置。 (請先閱讀背面之注意事項再填寫本頁) 在各上面半導體有關的結構中，佈線結構特徵在於它 是一 T F 丁的閘佈線結構。 製造佈線結構的方法’包含： 一在基膜上形成金屬薄膜的步驟； 一在金屬薄膜上形成阻抗圖樣的步驟；以及 一形成佈線結構的步驟，其中根據偏功率密度傾斜角 度^受控制於執行具阻抗圖樣之金屬薄膜的鈾刻。 此外，關於製造佈線結構的方法之本發明的另一結構 是： 製造佈線結構的方法，包含： 一在基膜上形成金屬薄膜的步驟； 一在金屬薄膜上形成阻抗圖樣的步驟；以及 一形成佈線結構的步驟，其中根據含氟之氣體的流率 傾斜角度受控制於執行具阻抗圖樣之金屬薄膜的鈾刻。 在關於製造佈線結構的方法之各上面的結構中： 經濟部智慧財產局員工消費合作社印製 製造的方法其特徵在於： _使用含氟之第一反應氣體與含氯之第二反應氣體的混 合氣體組成的蝕刻氣體執行蝕刻；以及 在基膜與金屬薄膜間之鈾刻氣體之特定的選擇性大於 2.5° 進一步，關於製造佈線結構之各上面結構之金屬薄膜 其特徵在於它是一薄膜，或選自由鎢膜，具鎢化合物當作 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 523833 Α7 Β7 五、發明説明（5 ) 它的主成份之金屬化合物膜，或具鎢合金當作它的主成份 金屬合金膜組成之群組之薄膜的疊片膜。 (請先閱讀背面之注意事項再填寫本頁) 一關於乾鈾刻的方法之本發明的結構是： 由選自由鎢膜，具鎢化合物當作它的主成份之金屬化 合物膜，與具鎢合金當作它的主成份金屬合金膜組成之群 組之薄膜的期望部分的蝕刻氣體移除之乾蝕刻的方法，其 特徵在於蝕刻氣體是含氟之第一反應氣體與含氯之第二反 應氣體的混合氣體。 在關於乾蝕刻法之本發明的上面的結構中，第一反應 氣體其特徵在於它是選自CF4，c2F6，與c4F8組成 之群組之氣體。 此外，鈾刻法其特徵在於它使用關於乾蝕刻的方法之 本發明的上面的結構中之I c P蝕刻裝置。 關於乾鈾刻法之本發明的上面的結構進一步其特徵在 於根據該I c P蝕刻裝置的偏功率密度控制傾斜角度α。 關於乾蝕刻法之本發明的另一的結構是： 經濟部智慧財產局員工消費合作社印製 特徵在於根據偏功率密度控制一形成孔或凹處的內側 胎壁的傾斜角度之乾鈾刻的方法。 除此之外，關於乾蝕刻之本發明的另一的結構是： 特徵在於根據特定氣體流率控制一形成孔或凹處的內 側胎壁的傾斜角度之乾鈾刻的方法。 圖形的簡要描述 在附圖中： $纸張尺度適用中國國家標準(CNS ) Α4規格（210Χ297公釐） " -8- 523833 Μ Β7_ 五、發明説明（6 ) 圖示1是展示偏功率之傾斜角度^的相依性之方塊圖 (請先閱讀背面之注意事項再填寫本頁) 圖示2是展示特定c F 4流率之傾斜角度α的相依性之 方塊圖； 圖示3是展示特定（W/阻抗）選擇性之傾斜角度α 的相依性之方塊圖； 圖示4是展示I C Ρ蝕刻裝置的電漿生成機制之方塊 圖 ； 圖示5是展示多螺旋線圏法I C Ρ蝕刻裝置； 圖示6 Α與6 Β是傾斜角度^之說明方塊圖； 圖示7 Α至7 C是佈線結構的橫截面S Ε Μ圖片； 圖示8 Α與8 Β是佈線結構的橫截面S Ε Μ圖片； 圖示9 Α與9 Β是展示偏功率上之蝕刻率與特定（W /阻抗）選擇性的相依性之方塊圖； 圖示1 〇 A與1 Ο B是展示特定C F 4流率上之鈾刻率 與特定（W/阻抗）選擇性的相依性之方塊圖； 經濟部智慧財產局員工消費合作社印製 圖示1 1A與1 1B是展示I CP電源上之蝕刻率與 特定（W/阻抗）選擇性的相依性之方塊圖； '圖示1 2是主動矩陣式液晶顯示器裝置的橫截面方塊 圖； 圖示1 3是主動矩陣式液晶顯示器裝置的橫截面方塊 圖； 圖示14是主動矩陣式液晶顯示器裝置的橫截面方塊 圖； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 523833 A7 —______B7_____五、發明説明（7 ) 圖示1 5 A至1 5 F是佈線結構的橫截面方塊圖； 圖示1 6是展示主動矩陣式E L顯不器裝置的結構； 圖示1 7是展示AM- L CD的透視圖之方塊圖； 圖示1 8 A至1 8 F是展示電子裝備的範例，以及 圖示1 9 A至1 9 D是展示電子裝備的範例。 符號說明 經濟部智慧財產局員工消費合作社印製 11 石英基底 12 天線線圏 13 配對盒 14 R F電源來源 15 較低電極 16 配對盒 17 R F電源來源 2 1 石英基底 2 2 多螺旋線圈 2 3 配對盒 2 4 R F電源來源 2 5 較低電極 2 6 配對盒 2 7 R F電源來源 2 8 基底 2 9 絕緣體 6 0 1 基底 本纸張尺度適用中國國家標準（CNS ) Α4規格（21 ΟΧ 297公釐） —·----r—βΐ (請先閱讀背面之注意事項再填寫本頁)
、1T •10- 523833 A7 B7 五、發明説明（8 ) 6 〇 2 基 膜 6 〇 3 a 金 屬 疊 片 膜 6 〇 3 b 金 屬 疊 片 膜 6 〇 4 a 阻 抗 遮 罩 圖 樣 6 〇 4 b 阻 抗 遮 罩 圖 樣 6 〇 3 佈 線 結 構 1 〇 1 基 底 1 〇 2 基 膜 1 〇 2 a 氮 氧 化矽 膜 1 〇 2 b 氣 化合 氮 氧 化矽膜 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 130 閘絕緣膜 118 閘電極 119 閘電極 120 閘電極 121 閘電極 122 閘電極 123 電容電極 206 通路形成區 2 0 7 L D D 區 208 來源區 2 0 9 吸極區 200a 第一p—通路TFT 2 0 1a 第一 η —通路 TFT 2 1 0 通路形成區 本紙張尺度適用中國國家標準（CNS ) A4規格（210X：297公釐） -11 - 523833 A7 B7 五、發明説明（9 ) 2 11 L D D 區 2 1 2 來源區 2 13 吸極區 2 0 2 a p —通路 TFT 214 通路形成區 2 15 L D D 區 2 1 6 來源區 2 17 吸極區 2 0 3 a η —通路 TFT 218 通路形成區 2 19 L D D 區 2 2 0 來源區 2 2 1 吸極區 204 像素TFT 222a 通路形成區 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 2 2 .2 b 通 路 形成' 2 2 3 a L D D區 2 2 3 b L D D區 2 2 5 吸 極 區 2 2 6 吸 極 丨品~ 2 2 7 吸 極 2 〇 5 儲 存 電 容 2 2 8 半 導 體 層 2 2 9 半 導 體 層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12- 523833 A7 B7 五、發明説明（1〇 ) 142 保護絕緣膜 14 3 內層絕緣膜 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 14 4a 鈦與鋁的疊片膜 145a 鈦與鋁的疊片膜 146a 鈦與鋁的疊片膜 147a 鈦與鋁的疊片膜 148a 鈦與鋁的疊片膜 1 4 9 a 鈦與鋁的疊片膜 150a 鈦與鋁的疊片膜 151a 鈦與鋁的疊片膜 152a 鈦與鋁的疊片膜 153a 鈦與鋁的疊片膜 154a 鈦與鋁的疊片膜 144b 透明傳導膜 145b 透明傳導膜 146b 透明傳導膜 147b 透明傳導膜 148b 透明傳導膜 149b 透明傳導膜 150b 透明傳導膜 151b 透明傳導膜 152b 透明傳導膜 15 3b 透明傳導膜 154b 透明傳導膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13- 523833 A7 B7 五、發明説明（Μ ) 經濟部智慧財產局員工消費合作社印製 4 〇 5 a 棒 狀 墊 片 4 〇 5 b 棒 狀 墊 片 4 〇 5 c. 棒 狀 墊 片 4 〇 5 d 棒 狀 墊 片 4 〇 5 e 棒 狀 墊 片 4 〇 6 棒 狀 墊 片 4 〇 7 校 準 膜 4 0 2 光保 護 膜 4 〇 3 透 明 傳 導 膜 4 〇 4 校 準 膜 4 〇 1 對 向 基 底 4 〇 8 密 封 元件 4 〇 9 液 晶 材 質 1 8 〇 絕 緣 基 底 1 8 〇 2 閘 佈 線 結 構 1 8 〇 3 閘 佈 線 結 構 1 8 〇 4 閘 佈 線 結 構 1 8 〇 5 閘 佈 線 結 構 1 8 1 4 C Μ 〇 S 電路 1 8 1 5 η — 通 路 TFT 1 8 1 6 像 素 Τ F T 1 8 1 7 內 層 絕 緣 膜 1 8 1 8 a 像 素 電 極 1 8 1 8 b I Τ 〇 膜 (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -14- 523833 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（12 ) 1 8 2 3 F P C 1822 黏貼處 1819 液晶材質 1820 對向基底 18 0 1 第一基底 1808 密封區 1807 棒狀墊片 1 8 0 9 .棒狀墊片 1810 棒狀墊片 1811 棒狀墊片 1812 棒狀墊片 1821 第二基底 1501 佈線結構 1500 膜或基底 1502 氮化鎢膜 1 5 0 3 鎢膜 1504 佈線結構 1505 絕緣膜 1506 佈線結構 1507 氮化鎢膜 1508 氮化鎢膜 1509 佈線結構 1510 氮化鎢膜 1511 絕緣膜 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -15- 523833 A7 B7 五、發明説明（13 ) 經濟部智慧財產局員工消費合作社印製 8 1 像 素 部 分 8 2 驅 動 電 路 8 3 驅 動 電 路 8 4 切 換 式 T F Τ 8 5 電 容 8 6 電 流 控 制 Τ F Τ 8 7 有 機 E L 元 件 8 8 a 訊 號 線 8 8 b 訊 號 線 8 9 a 訊 號 線 8 9 b 訊 號 線 8 9 c 訊 號 線 9 〇 a 電 源 供 應 線 9 〇 b 電 源 供 應 線 2 〇 〇 第 一 P ― 通 路 Τ F Τ 2 〇 2 第 一 P — 通 路 Τ F Τ 2 〇 1 第 一 η ― 通 路 Τ F Τ 2 〇 3 第 二 η ― 通 路 Τ F Τ 2 〇 4 像 素 Τ F Τ 8 〇 1 玻 璃 基 底 8 〇 2 像 素 部 分 8 〇 3 聞 側 驅 動 電 路 8 〇 4 來 源 側 驅 動 電 路 8 〇 5 像 素 Τ F Τ 丨：——If — (請先閱讀背面之注意事項再填寫本頁)
、1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -16- 523833 經濟部智慧財產局員工消費合作社印製 kl B7五、發明説明（14 ) 806 像素電極 807 儲存電容 808 閘佈線結構 809 來源佈線結構 8 10 F P C 811 外部輸出入端子 8 1 2 輸出入佈線結構 8 1 3 輸出入佈線結構 814 對向基底 2 0 0 1 主體 2002 影像輸入部分 2003 顯示器部分 2004 鍵盤 2101 主體 2102 顯示器部分 2103 聲音接收部分 2 10 4 操作開關 2 10 5 電池 2106 影像接收部分 2 2 0 1 主體 2202 照相機部分 2203 影像接收部分 2 2 0 4 操作開關 2205 顯示器部分 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I----— If, (請先閱讀背面之注意事項再填寫本頁) 訂 523833 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（15 ) 2 3 0 1 主體 2302 顯示器部分 2303 手臂部分 2 4 0 1 主體 2 4 0 2 顯示器部分 2403 揚聲器單元 2404 記錄媒體 2 4 0 5 操作開關 2 5 0 1 主體 2502 顯示器部分 2503 景探測器部分 2504 操作開關 2601 投影系統 2 6 0 2 螢幕 2 7 0 1 主體 2702 投影系統 2 7 0 3 鏡子 2 7 0 4 螢幕 2 8 0 1 光源光學系統 2 8 0 2 鏡子 2803 二色性鏡 2 8 0 4 鏡子 2 8 0 5 鏡子 2 8 0 6 鏡子 --------衣-- (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -18- 523833 Α7 Β7 五、發明説明（16 ) 2807 稜鏡 2 8 0 8 液晶顯示裝置 2809 相差極板 2810 投影光學系統 2811 反射鏡 2812 光源 2813 鏡片陣列 2 8 1 4 鏡片陣列 2815 極化轉換元件 2816 聚光鏡片 較佳實施例的詳細描述 實施例模式 本發明的最佳實施例由使用圖示1至8 B解釋。 一使用高密度電漿之I C P (感應偶合電漿）蝕刻裝 置在本發明中使用。簡單地解釋，該I C P鈾刻裝置是一 在電漿中在低壓下由感應偶合R F電源達到等於或大於 1〇ii/c m3之電漿密度之裝置，並以高選擇性與高鈾 刻率執行蝕刻。 首先，該I C P乾蝕刻裝置的電漿生成機制由使用圖 示4詳細地解釋。 —蝕刻室的簡化結構方塊圖在圖示4中展示。一天線 線圈1 2在該室的上部中石英基底1 1上建構，而該線圈 1 2係透過配對盒1 3連接至R F電源來源1 4。進一步 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ29<7公釐） 丨：----I! #1 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 523833 A7 B7 五、發明説明（17 ) ，R F電源來源1 7係透過配對盒1 6連接至建構在對側 之基底的RF電源來源1 5。 如果一 R F電流在該基底上係應用至該天線線圈1 2 ，則R F電流J在Θ方向流通且磁場B在Z方向形成。
β 〇J=rotB 一感應電場E根據電磁感應的法拉第定律在Θ方向形 成。
-9B/3t = ro tE 電子在感應磁場E以Θ方向加速且與氣體分子碰撞， 產生電漿。感應電場的方向爲Θ方向，而且由與蝕刻室牆 與基底之帶電粒子碰撞消失之電子電荷的可能性減少。一 高密度電漿可以因此在甚至於1 P a的次序之低壓產生。 進一步，幾乎沒有磁場B在下游，且所以該電漿變成以薄 片狀散開之高密度電漿。 _由管理應用至天線線圏1 2 (用I C P電源）與基底 的較低電極1 5 (用偏功率）間之R F電源，獨自地控制 電漿密度與自動偏壓是可能的。進一步，改變相依於將被 處理之片斷的材質之該應用R F電源的頻率是可能的。 爲以I C P蝕刻裝置獲得高密度電漿，對R F電流J 在天線線圈1 2以小耗損而流通是必需的’而爲製作大表 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — ：----if, (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -20 - 523833 A7 B7 五、發明説明（彳8 ) 面積，天線線屬1 2的電應必需減少。一具多螺旋線圈 2 2之I C P _刻裝置，在其中天線被分割，如圖示5所 示已經被發展。在圖示5中參考號21表示石英基底，參 考號2 3與2 6表示配對盒，而2 4與2 7表示RF電源 來源。進一步’作爲保留一基底2 8之低電極2 5透過絕 緣體2 9在該室的較低部分形成。如果使用由使用供用多 螺旋線圈之I C P之蝕刻裝置，則執行上面熱阻抗傳導材 質之良好的蝕刻是可能的。 本發明的應用由改變蝕刻條件執行數個使用多螺旋 I C P鈾刻裝置（松下電子模式e 6 4 5 )之經驗。 首先解釋在經驗中使用之蝕刻測試片斷。自氧化矽膜 在絕緣基底（粒化# 1 7 3 7玻璃基底）上形成基膜（ 200nm厚度），且金屬疊片膜藉由噴濺在其上形成。 具等於或大於6 N之純質之鎢標的物被使用。進一步，單 氣體如氬（Ar)，氪（Kr)，或氖（Xe) ，或這樣 氣體的混合也許被使用。要注意的是膜沈澱條件如噴濺電 源，氣體壓力，與基底溫度也許由操作者適當地控制。 金屬疊片膜有一氮化鎢膜（膜厚度：3 0 n m )由 WNx (0<χ<1)表示當最低層，且有一鎢膜（ 3 7 O nm厚度）當作最上層。
金屬疊片膜因此獲得幾乎不含雜質元素，且特別地， 含氧的數量可以製成等於或小於3 0 P pm。電子電阻率 可以製成等於或小於20 //Ω· cm，典型在6與 1 5 Μω · cm之間。進一步，膜應力可以製成一5 X I-----— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局R工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐〉 -21 - 523833 A7 _B7______ 五、發明説明（19 ) 1 09dyn/cm2 至 5x1 〇9dyn/cm2。 要注意的是遍佈此規格，氮氧化矽膜是一絕緣膜由 5 i〇xNy表示，且表示一以預定比率含砂，氧，與氮 之絕緣膜。 在使用多螺旋線圏I C P鈾刻裝置之鈾刻測試片斷上 執行之金屬疊片膜的圖樣經驗。要注意的是當執行乾蝕刻 ，它進行不需說明阻抗被使用且圖型形成預定的形狀（膜 厚度：1 · 5 // m )。 在鈾刻處理之前蝕刻測試片斷的模型的橫截面如圖示 6 A所示。在圖示6 A中參考號6 0 1表示一基底，參考 號6 0 2表示一基膜，6 0 3 a與6 0 3 b表示一金屬疊 片膜（膜厚度X = 400nm)，且6〇4a與604b 表不一阻抗遮罩圖樣（膜厚度Y=1 . 5//m)。進一步 ，圖示6 B是展示鈾刻處理後狀態之方塊圖。 要注意的是，如圖示6 B所示，傾斜角度表示一在佈 線結構6 0 3的橫截面狀的傾斜部分（傾斜部分）間之角 度α且基膜6 0 2遍佈此規格。進一步，傾斜角度可以定 義爲t a η α = X / Ζ，爲使用傾斜部分ζ的寬度與膜厚 度X。 本發明的應用改變乾蝕刻的數個條件並觀察佈線結構 的橫截面。 〔實驗1〕 圖示1是展示偏功率上之傾斜角度^的相依性之方塊 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公慶)"' -22- C請先閱讀背面之注意事項存填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 523833 A7 ________B7 五、發明説明（2〇 ) ® °〜實驗曾被以1 3 . 5 6 Μ Η Z偏功率在2 0瓦， 3〇瓦，4〇瓦，60瓦與100瓦；即，以〇 · 128 (請先閱讀背面之注意事項再填寫本頁) ’ 0.192 ，〇.256 ，〇.384，與 0.64 的 偏功率密度（瓦/公分2 )。要注意的是較低的電極是 12 · 5公分xl 2 · 5公分。進一步，阻抗膜厚度是 1 · 5/zm，氣體壓力是1 . 〇pa，與氣體構成是cf4 /C 1 2=3 0/3 0 s c cm (要注意的是s c cm表示 在檩準條件下該容積流率（公分3 /分））。此外，I C p 是5〇〇瓦；即，該icp電源密度是1 . 〇2瓦/公分2 。要注意的是，遍佈此規格，由I C P區域（直徑2 5公 分）分開之I CP電源値視爲I CP電源密度（瓦/公分2 )〇 從圖示1 ，可以了解更高的偏功率密度，變成更小的 傾斜角度α。進一步，由簡化控制該偏功率密度，期望的 傾斜角度α = 5。至8 5。（以2 0。至7 0。的範圍爲佳）可 以形成。 要注意的是當偏功率設爲2 0瓦（偏功率密度： 經濟部智慧財產局員工消費合作社印製 〇 · 1 28瓦/公分2)時橫截面的SEM照片如圖示7Α 所示；當偏功率設爲3 0瓦（偏功率密度·· 〇 . 1 9 2瓦 /公分2 )時橫截面的S Ε Μ照片如圖示7 Β所示；當偏功 率設爲40瓦（偏功率密度：〇 · 2 5 6瓦/公分2)時橫 截面的S Ε Μ照片如圖示7 C所示；當偏功率設爲6 〇瓦 (偏功率密度·· 〇 · 384瓦/公分2)時橫截面的SEM 照片如圖示8 Α所示；當偏功率設爲1 〇 〇瓦（偏功率密 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ 297公釐） -23- 523833 A7 B7____ 五、發明説明（21 ) (請先閱讀背面之注意事項再填寫本頁) 度：0 · 6 4瓦/公分2 )時橫截面的S E Μ照片如圖示 8 Β所示。可以從圖示7Α至8 Β所示之各S ΕΜ照片觀 察傾斜角度α在2 0。至7 0 °的範圍內形成，且傾斜角度 α可以由改變偏功率密度控制。 此乃因爲在鎢與阻抗間之選擇性變小，且阻抗的撤退 現象成長。 〔實驗2〕 圖示2是展示特定C F 4流率之傾斜角度α的相依性之 方塊圖。實驗以 CF4/C 12=20/40 s c cm， 3〇/3〇s c cm，與40/20 s c cm的氣體構成 率執行。氣體壓力1 · OPa，該偏功率密度是 0 . 128瓦/公分2,該阻抗膜厚度1 · 5//m，且 ICP電源是500瓦（ICP電源密度：1 . 02瓦/ 公分2 )。 經濟部智慧財產局資工消費合作社印製 從圖示2，可以了解較大的C F 4的特定流率，在鎢與 阻抗間之較大的選擇性，且變成該佈線結構的較大的傾斜 角度α。進一步，基膜的粗糙處變小。視基膜的粗糙處， 此乃由於由C F 4的流率之增加（C 1 2的流率之減少）引 起之蝕刻的弱非等方性。進一步，由簡化控制該C F 4的特 定流率，期望的傾斜角度α 5 °至8 5。（以6 0 °至8〇° 的範圍爲佳）可以形成。 〔實驗3〕 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -24- 523833 A7 五、發明説明（22 ) 一實驗被執行由設定1 3 . 5 6 Μ Η z ，I C P電源 成400瓦’ 5〇〇瓦，與6〇〇瓦·，即，由設icP電 源密度成0 ’ 8 2，1 ·〇2，與1 · 2 2。該偏功率 2 ◦瓦（偏功率密度是〇 · 1 2 8瓦/公分2 )，該阻抗膜 厚度1·5 hm，該氣體壓力是i.〇Pa，與該氣體構 成是CF4/Ci2=3〇/3〇sccm。 當該ί C p電源密度變大鎢的鈾刻率變大，但鈾刻率 S政差進〜步，在傾斜角度中如所視沒有特別的改變 〇 〔實驗4〕 一實驗以1 · 〇 P a與2 · 〇 p a的氣壓執行。該 ICP電源是500瓦（ICP電源密度：1 _ 〇2瓦/ 公分2)，該氣體構成是CF4/C12=3 0/ 3〇s c cm，該偏功率是2〇瓦（偏功率密度是 0 . 128瓦/公分2)，該阻抗膜厚度是1 · 5//m。 順著較高的真空鎢蝕刻率變快，且該非等性也變強。 進一步，在2 · 〇 P a下傾斜變倒傾斜狀。 〔實驗5〕 一實驗以蝕刻氣體的總流率設成6 〇 s c c m與 12〇sccm執行。該氣壓是1 ·〇Pa ，該ICP電 源是500瓦（ICP電源密度：1 · 02瓦/公分2)， 該氣體構成是CF4/C 12=30/30 s c cm，該偏 -----丨|?丨 (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇χ297公釐） -25- 523833 A7 B7 五、發明説明（23) 功率是2 0瓦（偏功率密度是0 · 1 2 8瓦/公分2 )，該 阻抗膜厚度是1 · 5//m。 (請先閲讀背面之注意事項再填寫本頁) 該蝕刻率對該蝕刻氣體的較大總流率的案例變得有些 大。 從上面實驗的結果，被認爲是在鎢與阻抗間之選擇性 上有一傾斜角度的相依性因爲傾斜角度主要地由偏功率密 度條件影響。該鎢與阻抗間之選擇性上之傾斜角度的相依 性如圖示3所示。 偏功率密度之改變在鎢與阻抗間之選擇性上比在鎢的 蝕刻率上有較大的影響，且如果偏功率密度做得大，則對 鎢與阻抗間之選擇性有一下降之傾向。在偏功率密度上鎢 與阻抗的飩刻率的相依性如圖示9 A所示’而在偏功率密 度上鎢與阻抗間之選擇性的相依性如圖示9 B所示。 即，如圖示6 A與圖示6 B所示，在鎢被蝕刻之同時 阻抗被鈾刻，且因此如果鎢與阻抗間之選擇性變大’該傾 斜角度變大，且如果鎢與阻抗間之選擇性變小，該傾斜角 度變小。 經濟部智慧財產局員工消費合作社印髮 進一步，如果以相同的方式C F 4氣體的特定流率做得 更小，則對鎢與阻抗間之選擇性有一下降之傾向。圖示 1〇A展示在特定C F 4氣體流率上鎢與阻抗的蝕刻率的相 依性，且圖示1 Ο B展示在特定C F 4氣體流率上鎢與阻抗 間之選擇性的相依性。 進一步，圖示1 1 A展示在I CP電源密度上鎢與阻 抗的鈾刻率的相依性，且圖示1 1 B展7^在1 C P電源密 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇'乂297公餐1 523833 A7 ___B7______ 五、發明説明（24 ) 度上鎢與阻抗間之選擇性的相依性。 (請先閱讀背面之注意事項再填寫本頁} 在絕緣基底上形成之氮氧化矽膜做的基膜（厚度 2〇0 n m )與在基膜形成之金屬疊片膜（氮化鎢膜與鎢 膜的疊片膜）其中之測試片斷被使用做作爲在上面各實驗 之鈾刻之測試片斷，但以本發明，用一薄膜或選自由鎢膜 ，具鎢化合物當做主成分之金屬化合膜與具鎢合金當做主 成分之金屬合金膜組成之薄膜的疊片的疊片結構也是可能 的。要注意的是，然而，在以基膜之選擇性之該膜等於或 小於2 . 5，且不能應用在蝕刻率極小之案例。例如’鎢 錳合金膜（具鎢：錳=5 2 : 4 8比重）擁有一以等於或 幾近小於.1 · 5之基膜（S i〇X N y )之選擇性’與蝕 刻率小到近5 0 n m /分，而所以從可使用觀點它並不適 合。 經濟部智慧財產局員工消費合作社印製 在此所提的鎢膜是一範例，但一般所知熱阻抗傳導金 屬（如鈦，銻，錳，鉻，鎳或矽），當使用I C P蝕刻裝 置時，圖樣的邊緣可以輕易地製成傾斜狀。例如，如果以 1 4 0至1 6 0 nm/分的蝕刻速度與選擇6至8的選擇 性之鈦膜，是優於以7 0至9 0 n m /分的蝕刻速度與選 擇_2至4的選擇性之鎢膜。所以，從可使用的立場，鈦膜 也是適合的，但鈦膜有2 0至3 0 #歐姆公分的阻抗，其 比鎢膜的阻抗，從1 0至1 6 μ歐姆公分，高一點，此將 成爲一個問題。 進一步，C F 4氣體與C 1 2氣體的混合氣體被使用作 上面乾蝕刻之鈾刻氣體，但在此沒有特別的限制，且使用 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 523833 Μ ____ Β7 五、發明説明（25 ) 選自由C2F 6與C4F 8組成之含氟反應氣體，與選自由 C 12，S i c 14與BC 之含氯氣體的混合氣體是可 能的。 此外’本發明的蝕刻條件沒有特別的限制，且對使用 的案例，例如，I C P鈾刻裝置（松下電子模式： E645)與使用四氯化碳（CF4)與氯（Cl2)，蝕 刻條件適合由操作者在下列範圍內決定： 蝕刻總流率： 60至120sccm 特定餓刻氣體流率：Cl2/CF4 = 30/30sccm至50/l〇sccm 氣壓： l.OPa 至 2.0Pa (蝕刻氣體大氣的壓力） ICP電源密度： 〇·61瓦/公分2至2.04瓦/公分2(ICP電源 :300 瓦至 1000 瓦），13MHz 至 60MHz 的頻 率 偏功率密度： 0.064瓦/公分2至3.2瓦/公分2(偏功率 :10 瓦至 500 瓦），100kHz 至 60MHz 的頻 率，6MHz至29MHz爲佳 基底溫度： 0°C至80°C， 70°C± 10°C 爲佳。 要注意的是，遍及此規格，術語a電極〃是指術語' 佈線結構〃的部分，且表示作爲執行電子連接至另一佈線 結構之位置，或作爲半導體層之交集之位置。因此，爲方 便起見，當★佈線結構〃與、、電極〃的使用被正確地劃分 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 衣· 訂 經濟部智慧財產局員工消費合作社印製 523833 A7 __ _B7 五、發明5月(26 ) - ’ ★佈線結構〃正常地是包括作爲使用、、電極〃之句子。 具上面結構之本發明的詳細解釋，由使用以下所示之 實施例製做。 〔實施例1〕 本發明的實施例1由使用圖示1 2與1 3解釋。—具 像素T F Τ之主動矩陣基底與像素部分的儲存電容，與在 同時製造之像素部分的周邊中形成之驅動電路丁 F 丁，在 此解釋。 實施例1的結構有在具絕緣表面之基底1 〇丨形成之 TFT，如圖示1 2所示。以使用玻璃基底或石英基底作 爲基底1 0 1爲佳。使用可接受供熱阻抗之塑膠基底.也是 可能的。此外，如果正在製造反射式顯示裝置，則在各表 面形成之具絕緣膜之矽基底，金屬基底，或不銹鋼基底也 許也被使用做基底。 在基底1 0 1的表面上形成之TFT有含矽（遍佈此 規格通常名爲氧化矽膜，氮化矽膜，或氮氧化矽膜）之絕 緣膜做的基膜1 0 2。例如，具1 〇至2 0 0 n m厚度與 自S i H4，NH3，N2〇由電漿CVD製造之氮氧化矽 膜1 0 2 a的疊片膜，及具5 0至2 0 0 nm厚度與類似 自S i H4，N2〇與H2製造之氫化合氮氧化石夕膜 1 0 2 b形成。在此展示作爲基底1 〇 2之雙層結構，但 單層絕緣膜或具多於雙層之疊片膜也許也被形成。 進一步，TFT的主動層在基膜1 〇 2上形成。自結 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐） (請先閱讀背面之注意事項再填寫本頁) 衣· 訂 經濟部智慧財產局員工消費合作社印製 -29- 523833 A7 B7 五、發明説明（27) 晶一具非結晶結構之半導體膜獲得之結晶半導體膜，在其 上接著執行圖樣’被使用作該主動層。一已知技術，例如 ’雷射退火或熱退火（固相成長法），快速熱退火（ R T A法），或使用催化劑兀素之結晶方法，根據日本專 利公開案號Ν ο H e i 7 — 1 3 Ο 6 5 2公開之技術 ’也許被使用作結晶方法。要注意的是非結晶半導體膜與 微晶半導體膜存在作具非結晶結構之半導體膜，且一具非 結晶結構之化合半導體膜，如非結晶砂鍺膜，也許也被應 用。 自具4 0至1 5 0 nm厚度之含矽絕緣膜由使用電漿 C· V D或噴濺覆蓋在上面的τ F T主動層之一閘絕緣膜 1 3 0形成。在實施例1中一 1 2 Ο n m厚氮氧化矽膜形 成。進一步，由摻雜〇2入S i H4與N2〇製造之氮氧化 矽膜在膜內有一降低且固定的電荷密度，且因此它是一做 爲使用之期望材質。閘絕緣膜不限於此類的氮氧化矽膜， 當然’且其它含矽絕緣膜也許被使用在單一層或疊片結構 〇 一熱阻抗傳導材質被使用作爲閘電極1 1 8至1 2 2 與在閘絕緣膜形成之電容電極1 2 3，其具一傳導金屬氮 膜製成之傳導層（A)與金屬膜製成之傳導層（B)的疊 片結構。傳導層（B )也許自選自由鈦，銻，與鎢組成之 7C素或自一具上述元素其中之一當作它的主成分之合金或 自上述元素的混合的合金膜形成。在實施例1中，形成作 傳導層（A )之5 Ο n m厚氮鎢膜的傳導疊片膜與由噴濺 本紙張尺度適用中國國家標準（CNS ) Μ規格（210><297公釐） (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -30- 523833 Α7 Β7 五、發明説明（28) 形成作傳導層（B )之2 5 0 n m厚鎢膜其使用具6氮的 純質之鎢標目且其中氬氣與氮氣（N 2 )被導入且仿造，完 成閘電極1 1 8至1 2 2與電容電極1 2 3。要注意的是 蝕刻被執行以致於傾斜部分在閘電極1 1 8至1 2 3的邊 緣形成。蝕刻處理由使用I C P蝕刻裝置執行。此技術的 詳細如在本發明的實施例模式中展示。在實施例1中，由 使用C F 4與C 1 2的混合氣體作爲蝕刻氣體，以各 30s c cm的流率，ICP電源密度設爲3 · 2瓦/公 分2 (頻率：13 . 56MHz)，偏功率密度設爲 0 . 224 瓦/公分2 (頻率：13 . 56MHz)， 1 · 0 P a的氣壓，執行鈾刻。由使用這些蝕刻條件，一 傾斜部分在閘電極1 1 8至1 2 3的邊緣形成，在其中厚 度逐漸從邊緣部分向內側增加。角度可以製成2 5至 3 5° ，以3〇°爲佳。 要注意的是，當形成具有傾斜狀之閘電極1 1 8至 1 2 2與電容電極1 2 3時爲了執行鈾刻以便不留下任何 殘餘，重疊蝕刻被執行，在其中蝕刻時間以1 0至2 0 % 的次序增加，且因此閘絕緣膜1 3 0有一實際上變薄之部 分。 進一步，在實施例1 ，爲形成L D D區，作爲給予η -類型或Ρ -類型導體之雜質元素以自動對準方式與具傾 斜部分在它們的邊緣閘電極1 1 8至1 2 2由離子摻雜力口 入主動層，當作遮罩。更進一步，爲形成適合，期望的 LDD區，作爲給予η -類型或ρ -類型導體之雜質元素 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局g(工消費合作钍印製 -31 - 523833 Α7 Β7 五、發明説明（29 ) 與阻抗圖樣由離子摻雜加入主動層當作遮罩。 一具通路形成區2 0 6之結構，及與閘電極重疊之 LDD區2 0 7，高濃度p -類型雜質區構成之來源區 2〇8，及在主動層之吸極區2 0 9在驅動電路的第一 p 一通路TFT (A) 2 0 0a接著形成。第一 η -通路 TFT (Α) 20 la有通路形成區2 10，與閘電極 1 1 9重疊之低濃度η -類型雜質區作成之LDD區 2 1 1 ，由高濃度η —類型雜質區形成之來源區2 1 2， 及在主動層之吸極區2 1 3。該重疊於閘電極1 1 9之 LDD區，視爲Lov，有一 0 · 1至1 · 5//m的長度 ，以在0 . 3與0 . 8 // m間爲佳，在通路的縱方向作爲 3至7 // m的通路長度。L 〇 v的長度控制閘電極1 1 9 的厚度與傾斜部分的角度。 進一步，類似在驅動電路的第二P -通路T F T ( A )202a之主動層在主動層有一通路形成區214，與 閘電極1 2 0重疊之LDD區2 1 5，高濃度p -類型雜 質區形成之來源區2 1 6，及吸極區2 1 7。在第二η - 通路TFT (A) 2 0 3 a，該主動層有一通路形成區 2 18，與閘電極121重疊之LDD區219 ，高濃度 η —類型雜質區形成之來源區2 2 0，與吸極區2 2 1。 LDD區2 19結構同於LDD區2 1 1。一像素 TFT 2 0 4在主動層有通路形成區2 2 2 a與2 2 2b ，由低濃度η -類型雜質區形成之LDD區2 2 3 a與 2 2 3 b，及由高濃度η -類型雜質區形成之來源或吸極 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
In. t-_ i ! .. j I .......... In I— il ..... I (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 -32- 523833 Α7 Β7 五、發明説明（30) 區225至227。LDD223a與223b區結構同 於L D D區2 1 1。此外，儲存電容2 0 5自電容佈線結 構1 2 3 ，閘絕緣膜，及連接至像素T F τ 2 0 4的吸極 區227半導體層228與2 29形成。圖示1 2中，驅 動電路η -通路T F Τ與ρ -通路T F Τ在來源與吸極對 間有一閘電極之單一閘結構被提供，且像素τ F τ有一雙 閘結構，但所有的T F Τ也許指定爲早閘結構’且在多個 閘電極之多閘結構在一來源與吸極對間被提供將不會造成 任何妨礙。 進一步，有一保護絕緣膜1 4 2覆蓋著閘電極與絕緣 膜1 3 0。該保護絕緣膜也許由氧化矽膜，氮氧化矽膜， 氮化矽膜，或由這些膜的組合的疊片膜形成。 此外，有一有機絕緣材質做的內層絕緣膜1 4 3覆蓋 著保護絕緣膜1 4 2 。材質也許是PQlyimide，丙烯酸 ,polyamide,polyimide amide，與 B C B ( benzocyclobutene ) 可以被用做有機樹脂材質。 然而，在作爲連接至在個別的主動層上形成之來源區 與吸極區內層絕緣膜1 4 3有來源佈線結構與吸極佈線結 構，通過接觸孔。要注意的是來源佈線結構與吸極佈線結 構有鈦與鋁的疊片膜的疊片結構，以參考號碼1 4 4 a至 1 5 4 a表示，與透明傳導膜，以參考號碼1 4 4 b至 1 5 4 b表示。進一步，吸極佈線結構1 5 3 a與 1 5 3 b也如像素電極之功能。氧化銦與氧化鋅合金（ I η 2〇3 — Ζ η〇）與氧化鋅（Ζ η〇）是做爲透明傳導 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 衣· 、1Τ 經濟部智慧財產局員工消費合作社印製 -33- 523833 A7 _ B7___ 五、發明説明（31 ) 膜之合適的材質，且爲了附帶地增加傳輸性與傳導性’如 加入鎵（Ga)之氧化鋅之材質（Zn〇：Ga)可以理 想地使用。 由於上述的構造，組成各電路之T F T的結構根據由 像素T F T與驅動電路需求之規格最佳化，且增加運算效 能與半導體裝置的可靠度是可能的。此外，由形成具抗熱 性之傳導材質之閘電極，L D D區與來源區或吸極區的活 化變得簡單。 此外，在透過閘絕緣膜重疊聞電極之L D D區的形成 期間，由形成擁有加有控制傳導性類型的目的之雜質元素 的濃度梯度之L D D區，電場鬆驰效應將增加是可預期的 ，特別在吸極區的附近。 圖示1 2展示之主動矩陣基底可以應用做傳輸式液晶 顯示器裝置。 主動矩陣式液晶顯示器裝置，在其中應用了圖示1 2 展示之主動矩陣基底，接下來使用圖示1 3解釋。 首先，圖樣在主動矩陣基底上之樹脂膜，形成棒狀墊 片405 a至405 e與406。該墊片的放置也許任意 地被決定。要注意的是由分散數// m的晶粒之形成該墊片 的方法也許也被使用。 校準膜4 0 7接下來在主動矩陣基底的像素部分自如 polyimide樹脂之材質形成以定向液晶。在形成校準膜後， 執行了摩擦處理，定向液晶分子以便擁有某一固定的預先 傾斜的角度。 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ' ~ -34 - (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 523833 A7 B7 32 五、發明説明 光保護膜4 0 2，透明傳導膜4 0 3，與校準膜 4 0 4在對側上之對向基底4 0 1中形成。光保護膜 4〇2由如鈦膜，鉻膜，或鋁膜之膜以1 5 0至3 0 0的 厚度形成。主動矩陣基底，在其上形成像素部分與驅動電 路，與對向基底然後由密封元件4 0 8接在一起。 之後，在兩基底間注射液晶材質4 0 9。一已知液晶 材質也許被使用作爲液晶材質。例如，除了 T N液晶之外 ，可以使用標示一於電場其傳輸性連續地改變之電光反應 之無限度反鐵電體混合液晶。V狀電光反應特性在一些無 限度反鐵電體混合液晶中顯示。圖示1 3中之反射式主動 矩陣式液晶顯示裝置於是完成。 I-----夢丨丨 (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局g(工消費合作社印製 〔實施例2〕 使用圖不1 4，實施例2展不一製造使用不同於上面 實施例1 (頂閘T F T )之底閘T F T顯示裝置的範例。 首先，金屬疊片膜由噴濺在絕緣基底1 8 0 1上形成 。該金屬疊片膜有一作爲底層之氮化鎢膜與作爲頂層之鎢 膜。要注意的是接觸基底之基膜也許也自如由S i 0 x N y 表示之氮氧化矽膜形成。接下來，作爲獲得期望的閘佈線 結構圖樣之阻抗遮罩由影印石版（p h 〇 t ο 1 i t h 〇 g r a p h )形成。 如閘絕緣膜與通路形成區在底閘T F T中之閘佈線結 構上形成之成分是必需的。爲了增加底閘結構，閘佈線結 構上形成之膜的收歛，與閘絕緣膜的電壓阻抗的特性，聞 佈線結構1 8 0 2至1 8 0 5的傾斜角度以等於或小於 -35 - 523833 A7 B7 五、發明説明（33 ) 6 0 °爲佳，等於或小於4 〇。更好。 (請先閲讀背面之注意事項再填寫本頁) 接下來’如上面本發明的實施例模式所示。閘佈線結 構1 8 0 2至1 8 0 5的傾斜角度使用I C P蝕刻裝置與 選擇適合地偏功率與特定的氣體流速做成等於或小於 6 0 ° ，等於或小於4 0。更好。 圖示1 4中，參考號1 8 1 4表示CMOS電路，參 考號1815表示η -通路TFT，1816表示像素 TFT ’ 1 8 1 7表不內層絕緣膜，1 8 1 8 a表示像素 電極，且1 8 1 8 b表示I τ〇膜，透過黏貼處1 8 2 2 爲了連接至外部終子如F P C 1 8 2 3該I T〇膜 1 8 1 8b形成。進一步，參考號]_ 8 χ 9表示液晶材質 ’且1 8 2 0表不對向電極。此外，參考號1 8 0 1表示 第一基底，1808表示密封區，且1807與1809 至1 8 1 2表示棒狀墊片，1 82 1表示第二基底。 要注意的是與實施例1自由地組合實施例2是可能的 〇 經濟部智慧財產局員工消費合作社印製 〔實施例3〕 利用本發明在絕緣表面上形成之各種佈線結構結構的 範例如圖示1 5 A至1 5 F所示。由具鎢當作主要成分做 的材質1 5 0 1與具絕緣表面之膜（或基底）1 5 〇 〇形 成之單一層結構佈線結構的橫截面方塊圖如圖示1 5 A所 示。由圖樣使用具6N ( 9 9 . 9 9 9 9%)的純質與單 一氣體，氬（A I* )，當作噴濺氣體噴濺形成之膜形成該 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -36- 523833 A7 B7 五、發明説明（34) 佈線結構。要注意的是由設定基底溫度等於或小於3 0 〇 °C，與由設定噴濺氣壓等於或大於1 · 〇Pa ，與也許由 操作者適當地之決定其它條件（如噴濺電源）控制應力。 當執行上述的圖樣時，例如，根據偏功率密度，由本 發明的實施例模式所示之方法控制傾斜角度α。 佈線結構1 5 0 1的橫截面狀因此獲得期望的傾斜角 度α。進一步，幾乎沒有雜質包含在佈線結構1 5 0 1， 且特別地，含氧量可製成等於或小於3 0 ρ p m，且電子 阻抗可以製成等於或小於2 0 //歐姆公分，典型在6 //歐 姆公分與1 5 //歐姆公分之間。進一步，膜應力可以控制 在—5 X 1 01Q至5 X 1 01(Ddyn/公分2的範圍內。 圖示1 5 B展示兩層結構，類似於實施例1的閘電極 。要注意的是氮化鎢（W N X )做爲低層，且鎢做爲上層 。也要注意的是氮化鎢膜1 5 0 2的厚度也許設定從1〇 至50nm (以1〇與3〇nm爲佳），且鎢膜1503 的厚度也許設定從200至400nm (以250與 350nm爲佳）。該兩膜爲連續疊片，不需暴露於大氣 下，使用實施例3中之噴濺。 圖示1 5 C爲由具鎢當做主成分之材質做成的且在擁 有絕緣表面之膜1 5 0 0 (或基底）上形成，由絕緣膜 1 5 0 5收歛一佈線結構1 5 0 4的範例。該絕緣膜 1 5 0 5也許由氮化矽膜，氧化矽膜，與氮氧化矽膜 S 1〇xNy (〇<x，且y<l)，或由這些膜的組合的 疊片膜形成。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） J----— If, (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -37- 523833 A7 ______B7_ 五、發明説明（35 ) (請先閲讀背面之注意事項再填寫本頁) 圖示1 5 D爲由具鎢當做主成分之材質做成的且在擁 有絕緣表面之膜1 5 0 0 (或基底）上形成，由氮化鎢膜 1 5 0 7收歛佈線結構1 5 0 6的表面的範例。要注意的 是如果用硝酸處理，如電漿硝化，在圖示1 5 A的狀態中 之佈線結構上執行，則圖示1 5 D的結構可以獲得。 圖示1 5 E爲由具鎢當做主成分之材質做成的且在擁 有絕緣表面之膜1 5 0 0 (或基底）上形成，由氮化鎢膜 1 5 1 0與1 5〇8圍繞佈線結構1 5 0 9的範例。要注 意的是如果用硝酸處理，如電漿硝化，在圖示1 5 B的狀 態中之佈線結構上執行，則圖示1 5 E的結構可以獲得。 圖示1 5 F爲在形成圖示1 5 E的該狀態之後，由絕 緣膜1 5 1 1收歛的範例。該絕緣膜1 5 1 1也許由氮化 矽膜，氧化矽膜，氮氧化矽膜，或由這些膜的組合的疊片 膜形成。 本發明可以因此應用於各種佈線結構結構。與實施例 1及實施例2所示之組成自由地組合實施例3的組成是可 能的。 經濟部智慧財產局員工消費合作社印製 〔實施例4〕 一應用本發明至在矽基底上製造之反射式液晶顯示裝 置的案例在實施例4中解釋。如實施例1中作爲含結晶矽 膜之主動層之代替物，一作爲給予η -型或p -型導體之 雜質元素被直接地加入矽基底（矽晶片），且T F Τ結構 也許被實現。進一步，該結構爲反射式，且因此具高反射 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -38- 523833 A7 B7 五、發明説明（36) 度（例如，鋁，銀，或這些合金（鋁-銀合金））或類似 物之金屬膜也許被使用作像素電極。 要注意的是與任何實施例1至3的組成自由地組合實 施例4的組成是可能的。 〔實施例5〕 當在習知的Μ〇S F E T上形成內層絕緣膜時使用本 發明，而後在其上形成T F Τ是可能的。換句話說，實現 具三維結構之半導體裝置是可能的。進一步，使用S〇I 基底如SIM〇X，Smart-Cut(S〇ITEC公司的商標），或ELTRAN (佳能公司的商標）是可能的。 要注意的是與任何實施例1至4的結構自由地組合實 施例5的結構是可能的。 〔實施例6〕 應用本發明至主動矩陣E L顯不器是可能的。這個範 例如圖示1 6所示。 圖不1 6是一主動矩陣E L顯示器的電路圖。參考號 8 1表示像素部分，且X方向驅動電路8 2與y方向驅動 電路8 3在它的周邊形成。進一步，像素部分8 1之各像 素包含切換式TFT 84，電容85，電流控制 TFT 86，與有機EL元件87，且切換式 TFT 8 4係連接至X方向訊號線8 8 a (或8 8 b ) 與至y方向訊號線89 a (或89b，89 c)。更進一 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -----— I f! (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -39- 523833 A7 _B7 五、發明説明（37 ) 步，電源供應線9 0 a與9 0 b係連接至電流控制 TFT 86。 (請先閱讀背面之注意事項再填寫本頁) 在本實施例的主動矩陣E L顯示器中，在x方向驅動 電路8 2 ，y方向驅動電路8 3與電流控制τ F T 8 6 使用 之Τ F Τ 由 組合 圖 示 1 2的 P — 通 路 丁 F 丁 2 〇 〇 a或 2 〇 2 a與 圖 示 1 2 的 η -通路 Τ F Τ 2 0 1 a或 2 0 3 a形 成 〇 作 爲 切 換式 Τ F Τ 8 4 之 T F T 由 圖 示1 2 的 η — 通 路 Τ F Τ 2 〇 4 形成 〇 與任何實施例1至5的組成自由地組合本發明的主動 矩陣E L顯示器是可能的。 〔實施例7〕 經濟部智慧財產局員工消費合作社印製 實施例1的圖示1 3所示之主動矩陣液晶顯示裝置的 結構於圖示1 7的透視圖描述。該主動矩陣基底（第一基 底）包含像素部分8 0 2，閘側驅動電路8 0 3與在玻璃 基底8 0 1上形成之來源側驅動電路。像素部分（對應於 圖示13的像素TFT 204)的像素TFT 8 0 5 爲一 η —通路TFT，且係連接至像素電極8 0 6與儲存 電容807 (對應於圖示13的儲存電容205)。 在周邊配置之驅動電路由C Μ 0 S當作它的基礎而組 成。該閘側驅動電路8 0 3與來源側驅動電路8 0 4個別 地透過閘佈線結構8 0 8與來源佈線結構8 0 9連接至像 素部分8 0 2。進一步，輸出入佈線結構（連接佈線結構 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -40- 523833 A7 B7 五、發明説明（38 ) )8 1 2與8 1 3係配置在連接至作爲傳輸訊號至驅動電 路之F P c 8 1 0之外部輸出入端子8 1 1。參考號 814爲一對向基底（第二基底）。 要注意的是雖然圖示1 7所示之半導體裝置在此規格 係參照主動矩陣液晶顯示裝置，如圖示1 7所示之裝備 F P C之該液晶面板通常係參照液晶模組。因此把此實施 例的主動矩陣液晶顯示裝置當作液晶模組是可接受的。 〔實施例8〕 由製作本發明製造之T F T可以作爲各種電光裝置使 用。即本發明可以應用至合倂這樣的電光裝置當作顯示部 分之所有電具。 電具的範例包括影像照相機，數位照相機，頭戴式顯 示器（護目鏡式顯示器），可穿式顯示器，汽車導航系統 ’個人電腦與可攜式資訊終端機（攜帶式電腦，手機，電 子記事簿）。圖示18A至18F展示這些範例。 圖示1 8 A展示一個人電腦，其包含··主體2 0〇1 ;影像輸入部分2 0 0 2 ;顯示器部分2 0 0 3 ;與鍵盤 2 0 0 4。本發明可以應用至影像輸入部分2 0 〇 2，顯 示器部分2 0 0 3或其它訊號驅動電路。 圖示1 8 B展示一影像照相機，其包含：主體 210 1 ;顯示器部分2102 ;聲音輸入部分21〇3 ;操作開關2 1 0 4 ;電池2 1 0 5與影像接收部分 2 1 0 6。本發明可以應用至顯示器部分2 1 0 2，接收 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局g(工消費合作社印製 -41 - 523833 A7 B7 五、發明説明（39 ) 部分2 1 〇 6或其它訊號控制電路。 圖示1 8 C展示一攜帶式電腦，其包含：主體 2 2 0 1 ;照相機部分2 2 〇 2 ;影像接收部分2 2 〇 3 ;操作開關2 2 0 4與顯示器部分2 2 0 5。本發明可以 應用至顯示器部分2 2 0 5或其它訊號驅動電路。 圖示1 8D展示一護目鏡式顯示器，其包含：主體 2301;顯示器部分23〇2;與手臂部分23〇3° 本發明可以應用至顯示器部分2 3 0 2或其它訊號驅動電 路。 圖示1 8 E展示一使用記錄媒體儲存節目（下文稱爲 ''記錄媒體〃）之放映機。它包含主體2 4 0 1 ;顯示器 部分2402;揚聲器單元2403 ;記錄媒體240 4 與操作開關2 4 0 5。要注意的是可以執行由使用D V D (數位可變式磁碟），C D等，當作此裝置的記錄媒體， 音樂鑑賞，影片鑑賞，遊戲或作爲網際網路之使用。本發 明可以應用至顯示器部分2 4 0 2與其它訊號驅動電路。 圖示1 8 F展示一數位照相機，其包含：主體 2 5〇1 ;顯示器部分2 5 0 2 ;景探測器部分2 5 0 3 ;操作開關2 5 0 4與影像接收單位（沒展示）。本發明 可以應用至顯示器部分2 5 0 2或其它訊號驅動電路。 如上述，本發明的應用範圍非常廣泛，且它可應用於 各種領域的電具。進一步，本實施例的電具可以由使用任 何實施例1至7的組合實現。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公董） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -42- 523833 A7 B7 五、發明説明（40 ) 〔實施例9〕 (請先閱讀背面之注意事項再填寫本頁) 由製作本發明製造之T F T可以作爲各種電光裝置使 用。即本發明可以應用至合倂這樣的電光裝置當作顯示部 分之所有電具。 投影機（後置式或前置式）或類似物可以指定當作這 樣的電具，這些範例如圖示1 9 A至1 9 D所示。 圖示1 9 A展示一前置式投影機，其包含：投影系統 2 6 Ο 1 ;與螢幕2 6 0 2。本發明可以應用於形成部分 投影系統2 6 0 1之液晶顯示裝置2 8 0 8，或其它訊號 驅動電路。 圖示1 9 B展示一後置式投影機，其包含：主體 2701 ;投影系統270 2 ;鏡子27 0 3與螢幕 2 7 0 4。本發明可以應用於組成部分投影系統2 7 0 2 之液晶顯示裝置2 8 0 8，或其它訊號驅動電路。 經濟部智慧財產局員工消費合作社印製 要注意的是圖示1 9 C展示圖示1 9 A與1 9 B之顯 示裝置2 6 0 1與2 7 0 2的建構的範例。投影系統 26 0 1與27 0 2包含：光源光學系統2801 ;鏡子 28 02 ， 2 8 04 至 2806 ;二色性鏡 2803 ;稜 鏡28 0 7 ;液晶顯不裝置2808 ;相差極板2809 ;與投影光學系統2 8 1 0。投影光學系統2 8 1 0包含 一包括投影鏡片之光學系統。雖然本實施例展示三極板系 統的範例，可是沒有限制於這樣的系統，但也許應用於單 一極板光學系統。操作者也許在圖示1 9 C之箭頭指示之 光學路徑中正確地配置一光學鏡片，一具極化功能之影片 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 43- 523833 A7 __B7__ 五、發明説明（41 ) ，一作爲調整相之影片，一 I R影片等。 (請先閱讀背面之注意事項再填寫本頁) 圖示1 9 D展示一圖示1 9 C之光源光學系統 2 8 0 1的結構的範例。在此實施例中，該光源光學系統 28 0 1包含：反射鏡2811 ;光源2812 ;鏡片陣 列2 8 1 3與2 8 1 4 ;極化轉換元件2 8 1 5 ;與聚光 鏡片2 8 1 6。順便一提，圖示1 9 D所示之光源光學系 統也許在光源光學系統中正確地配置一光學鏡片，一具極 化功能之影片，一作爲調整相之影片，一 I R影片等。 如上述，本發明的應用範圍非常廣泛，且它可應用於 各種領域的電具。進一步，本實施例的電具可以由使用任 何實施例1至3與7的組合實現。假如，然而本實施例的 投影機爲傳輸式液晶顯示裝置且不需說它們不能應用至反 射式液晶顯示裝置。 經濟部智慧財4局員工消費合作社印製 由適當地設定偏功率與特定氣體流速的條件，其控制 佈線結構的傾斜角度α的能力，關於基膜之選擇性可以增 加且在同時，期望的傾斜角度α可以根據本發明獲得。結 果，在佈線結構上形成之膜的收歛變得更好，且因此，脫 離如佈線結構切片，佈線結構毀壞，與短電路可以減少。 進一步，蝕刻可以在區段內以好的分佈執行，且一致 的佈線結構形狀可以獲得。 更進一步，本發明可以應用於接觸孔等的開放處理。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ29?公釐）

Claims (1)

  1. 523833 8 8 8 8 ABCD 六、申請專利範圍 第9 1 1 09608號專利申請案 中文申請專利範圍修正本 民國92年1月.6日修正 ；!. 一種半導體裝置，包含： 一半導體層，在一基底上，該半導體層包含一微量摻 雜區，相鄰於該半導體層之通道形成區；以及 一閘極，相鄰於該半導體層，而有一閘極絕緣層夾置 其間， 其中該閘極，包含一鎢膜、一具有鎢化合物爲其主成 分之金屬化合物膜、或是一具有一鎢合金爲其主成分之金 屬合金膜，其中該閘極之傾斜角度α係在5 °至8 5。的範 圍內。 2 .如申請專利範圍第1項之半導體裝置，其中該半 導體裝置係爲一主動矩陣式液晶顯示裝置。 3 .如申請專利範圍第1項之半導體裝置，其中該半 導體裝置係爲一 E L顯示裝置。 4 .如申請專利範圍第1項之半導體裝置，其中該半 導體裝置係爲至少選擇自視頻照相機、數位相機、投影機 、頭戴式顯示器、汽車導航系統、行動電話、個人電腦、 以及一可攜式資訊終端機之群組中之一。 5 .如申請專利範圍第1項之半導體裝置，其中該閘 極係位在該半導體層之上。 6 .如申請專利範圍第1項之半導體裝置，其中該鎢 膜具有2 0 // Ω · c m或更小之電阻値。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董1 771 "" (請先閱讀背面之注意事項再填寫本頁) 、1T
    經濟部智慧財產局員工消費合作社印製 523833 A8 B8 C8 D8 六、申請專利範圍 7.—種半導體裝置，包含： 一半導體層，在一基底上；以及 (請先閲讀背面之注意事項再填寫本覓) 一閘極，相鄰於該半導體層，而有一閘極絕緣層夾置 其間， 其中，該閘極包含一含有氮化物的第一導電層以及一 在該第一導電層上而含有鎢的第二導電層。 8 .如申請專利範圍第7項之半導體裝置，其中該閘 極係位在該半導體層之上。 9 .如申請專利範圍第7項之半導體裝置，其中該鎢 膜具有2 0 # Ω · c m或更小之電阻値。 1 〇 ·如申請專利範圍第7項之半導體裝置，其中該 半導體裝置係爲一主動矩陣式液晶顯示裝置。 1 1 ·如申請專利範圍第7項之半導體裝置，其中該 半導體裝置係爲一 E L顯示裝置。 經濟部智慧財產局員工消費合作社印製 1 2 _如申請專利範圍第7項之半導體裝置，其中該 半導體裝置係爲至少選擇自視頻照相機、數位相機、投影 機、頭戴式顯示器、汽車導航系統、行動電話、個人電腦 、以及一可攜式資訊終端機之群組中之一。 13.—種半導體裝置，包含： 一半導體層，在一基底上；以及 一閘極，相鄰於該半導體層，而有一閘極絕緣層夾置 其間， 其中，該閘極包含一含有氮化鎢的第一導電層以及一 在該第一導電層上含有鎢的第二導電層。 ^紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董) --：--- 523833 A8 B8 C8 D8 夂、申請專利範圍 1 4 .如申請專利範圍第1 3項之半導體裝置，其φ 該閘極係位在該半導體層之上。 (請先閱讀背面之注意事項再填寫本頁} 1 5 .如申請專利範圍第1 3項之半導體裝置，其中 該鎢膜具有2 0 // Ω · c m或更小之電阻値。 1 6 ·如申請專利範圍第1 3項之半導體裝置，其中 該半導體裝置係爲一主動矩陣式液晶顯示裝置。 1 7 ·如申請專利範圍第1 3項之半導體裝置，其中 該半導體裝置係爲一 E L顯示裝置。 1 8 ·如申請專利範圍第1 3項之半導體裝置，·其中 該半導體裝置係爲至少選擇自視頻照相機、數位相機、投 影機、頭戴式顯示器、汽車導航系統、行動電話、個人電 腦、以及一可攜式資訊終端機之群組中之一。 19.一種半導體裝置，包含： 一半導體層，在一基底上；以及 一閘極，相鄰於該半導體層，而有一閘極絕緣層夾置 其間， 經濟部智慧財產局員工消費合作社印製 其中，該閘極包含一含有氮化物的第一導電層，其環 繞一含有鎢的一第二導電層。 2 〇 .如申請專利範圍第1 9項之半導體裝置，其中 該閘極係位在該半導體層之上。 2 1 ·如申請專利範圍第1 9項之半導體裝置，其中 該鎢膜具有2 0 // Ω · c m或更小之電阻値。 2 2 .如申請專利範圍第1 9項之半導體裝置，其中 該半導體裝置係爲一主動矩陣式液晶顯示裝置。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 523833 A8 B8 C8 D8 六、申請專利範圍 2 3 ·如申請專利範圍第1 9項之半導體裝置，其中 該半導體裝置係爲一 E L顯示裝置。 2 4 .如申請專利範圍第1 9項之半導體裝置，其中 該半導體裝置係爲至少選擇自視頻照相機、數位相機、投 影機、頭戴式顯示器、汽車導航系統、行動電話、個人電 腦、以及一可攜式資訊終端機之群組中之一。 2 5 . —種半導體裝置，包含： 一半導體層，在一基底上；以及 一閘極，相鄰於該半導體層，而有一閘極絕緣層夾置 其間， 其中，該閘極包含一含有氮化物的第一導電層以及一 在該第一導電層上含有鎢的一第二導電層，以及 其中該第一導電層具有介於5 °至8 5 °的範圍之間的 傾斜角度。 2 6 .如申請專利範圍第2 5項之半導體裝置，其中 該閘極係位在該半導體層之上。 2 7 ·如申請專利範圍第2 5項之半導體裝置，其中 該鎢膜具有2 0 // Ω · c m或更小之電阻値。 2 8 ·如申請專利範圍第2 5項之半導體裝置，其中 該半導體裝置係爲一主動矩陣式液晶顯示裝置。 2 9 ·如申請專利範圍第2 5項之半導體裝置，其中 該半導體裝置係爲一 E L顯示裝置。 3 〇 ·如申請專利範圍第2 5項之半導體裝置，其中 該半導體裝置係爲至少選擇自視頻照相機、數位相機、投 ^紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 771 ' (請先閱讀背面之注意事項再填寫本頁)
    523833 A8 B8 C8 D8 「、申請專利範圍 影機、頭戴式顯示器、汽車導航系統、行動電話、個人胃 腦、以及一可攜式資訊終端機之群組中之一。 3 1. —種半導體裝置，包含： 一半導體層，在一基底上；以及 一閘極，相鄰於該半導體層，而有一閘極絕緣層夾# 其間， 其中，該閘極包含一含有氮化鎢的第一導電層以及_ 在該第一導電層上含有鎢的一第二導電層，以及 其中該第一導電層具有介於5 °至8 5 °之間的傾余斗 角度。 3 2 ·如申請專利範圍第3 1項之半導體裝置，其φ 該閘極係位在該半導體層之上。 3 3 ·如申請專利範圍第3 1項之半導體裝置，其中 該鎢膜具有2 0 // Ω · c m或更小之電阻値。 3 4 ·如申請專利範圍第3 1項之半導體裝置，其中 該半導體裝置係爲一主動矩陣式液晶顯示裝置。 3 5 ·如申請專利範圍第3 1項之半導體裝置，其中 該半導體裝置係爲一 E L顯示裝置。 3 6 ·如申請專利範圍第3 1項之半導體裝置，其中 該半導體裝置係爲至少選擇自視頻照相機、數位相機、投 影機、頭戴式顯示器、汽車導航系統、行動電話、個人電 腦、以及一可攜式資訊終端機之群組中之一。 37· —種半導體裝置，包含： 一半導體層，在一基底上；以及 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事碩再填寫本頁) -訂- 經濟部智慧財產局員工消費合作社印製 523833 A8 B8 C8 _ D8 六、申請專利範圍 一閘極，相鄰於該半導體層，而有一閘極絕緣層夾置 其間， (請先閱讀背面之注意事項再填寫本頁) 其中，該閘極包含一含有氮化物的第一導電層，其環 繞一含有鎢的一第二導電層，以及 其中該第一導電層具有介於5 °至8 5 °之間的傾斜 角度。 3 8 .如申請專利範圍第3 7項之半導體裝置，其中 該閘極係位在該半導體層之上。 3 9 ·如申請專利範圍第3 7項之半導體裝置，其中 該鎢膜具有2 0 // Ω · c m或更小之電阻値。 4 〇 ·如申請專利範圍第3 7項之半導體裝置，其中 該半導體裝置係爲一主動矩陣式液晶顯示裝置。 4 1 ·如申請專利範圍第3 7項之半導體裝置，其中 該半導體裝置係爲一 E L顯示裝置。 經濟部智慧財產局員工消費合作社印製 4 2 ·如申請專利範圍第3 7項之半導體裝置，其中 該半導體裝置係爲至少選擇自視頻照相機、數位相機、投 影機、頭戴式顯示器、汽車導航系統、行動電話、個人電 腦、以及一可攜式資訊終端機之群組中之一。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW91109608A 1999-07-22 2000-07-06 Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method TW523833B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20695499A JP2001035808A (ja) 1999-07-22 1999-07-22 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法

Publications (1)

Publication Number Publication Date
TW523833B true TW523833B (en) 2003-03-11

Family

ID=16531776

Family Applications (2)

Application Number Title Priority Date Filing Date
TW91109608A TW523833B (en) 1999-07-22 2000-07-06 Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method
TW89113441A TW552643B (en) 1999-07-22 2000-07-06 Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW89113441A TW552643B (en) 1999-07-22 2000-07-06 Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method

Country Status (6)

Country Link
US (3) US7666718B2 (zh)
EP (1) EP1071124A3 (zh)
JP (1) JP2001035808A (zh)
KR (4) KR100727274B1 (zh)
CN (5) CN1933142A (zh)
TW (2) TW523833B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937935B2 (en) 2018-06-27 2021-03-02 Seoul Viosys Co., Ltd. Flip chip type light emitting diode chip and light emitting device including the same

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
TWI224806B (en) * 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6872604B2 (en) * 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
US6809012B2 (en) * 2001-01-18 2004-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor using laser annealing
JP2002246369A (ja) * 2001-02-15 2002-08-30 Sharp Corp 薄膜ドライエッチング方法
JP4926329B2 (ja) 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
SG116443A1 (en) 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP4854874B2 (ja) * 2001-06-22 2012-01-18 東京エレクトロン株式会社 ドライエッチング方法
DE10133873B4 (de) 2001-07-12 2005-04-28 Infineon Technologies Ag Verfahren zur Herstellung von Kontakten für integrierte Schaltungen
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
US6773944B2 (en) 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4131813B2 (ja) * 2002-10-24 2008-08-13 株式会社半導体エネルギー研究所 プラズマエッチング方法及び半導体装置の作製方法
US7485579B2 (en) * 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR20050052029A (ko) * 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
JP4519512B2 (ja) * 2004-04-28 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法、除去方法
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR20060059565A (ko) * 2004-11-29 2006-06-02 삼성전자주식회사 다층 배선, 이의 제조 방법 및 이를 갖는 박막트랜지스터
KR101389808B1 (ko) * 2005-11-18 2014-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환장치
JP4865361B2 (ja) * 2006-03-01 2012-02-01 株式会社日立ハイテクノロジーズ ドライエッチング方法
TWI316295B (en) 2006-05-17 2009-10-21 Au Optronics Corp Thin film transistor
TWI329232B (en) 2006-11-10 2010-08-21 Au Optronics Corp Pixel structure and fabrication method thereof
JP4346636B2 (ja) 2006-11-16 2009-10-21 友達光電股▲ふん▼有限公司 液晶表示装置
US20090035939A1 (en) * 2007-07-31 2009-02-05 Motorola, Inc. Fabrication method to minimize ballast layer defects
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
CN102024696B (zh) * 2009-09-11 2012-08-22 中芯国际集成电路制造(上海)有限公司 开口及其形成方法
CN102054755B (zh) * 2009-11-10 2014-09-03 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
JP5709505B2 (ja) * 2010-12-15 2015-04-30 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法、および記憶媒体
CA2860725A1 (en) 2012-01-10 2013-07-18 The Board Of Trustees Of The Leland Stanford Junior University Methods and devices for the prevention of surgical site infections
JP5944482B2 (ja) * 2012-03-02 2016-07-05 Ｊｘ金属株式会社 タングステン焼結体スパッタリングターゲット及び該ターゲットを用いて成膜したタングステン膜
CN103117219B (zh) * 2013-01-30 2015-08-26 常州同泰光电有限公司 一种可控形貌的刻蚀方法
US10062493B2 (en) * 2013-11-26 2018-08-28 Samsung Electro-Mechanics Co., Ltd. Electronic component and circuit board having the same mounted thereon
JP6431278B2 (ja) * 2014-04-18 2018-11-28 株式会社ジャパンディスプレイ 表示装置用基板
FR3027380A1 (fr) * 2014-10-17 2016-04-22 Commissariat Energie Atomique Dispositif de refroidissement par liquide caloporteur pour composants electroniques
CN105655231B (zh) * 2014-11-13 2018-07-06 北京北方华创微电子装备有限公司 一种刻蚀用掩膜组及应用其的衬底刻蚀方法
KR102430573B1 (ko) * 2015-05-14 2022-08-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판
WO2017077995A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板、表示装置及び表示基板の製造方法
CN105609415B (zh) * 2015-12-25 2018-04-03 中国科学院微电子研究所 一种刻蚀方法
JP6828595B2 (ja) * 2017-05-29 2021-02-10 三菱電機株式会社 半導体装置の製造方法
WO2019094502A1 (en) 2017-11-07 2019-05-16 Prescient Surgical, Inc. Methods and apparatus for prevention of surgical site infection
JP6665888B2 (ja) 2018-06-22 2020-03-13 セイコーエプソン株式会社 電気光学装置および電子機器
CN109671622A (zh) * 2018-12-20 2019-04-23 深圳市华星光电半导体显示技术有限公司 Cu膜、薄膜晶体管及阵列基板的制备方法
US11631529B2 (en) * 2019-03-19 2023-04-18 Tdk Corporation Electronic component and coil component

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US49197A (en) * 1865-08-01 Improved life-boat
US17685A (en) * 1857-06-30 Improvement in self-acting rakes for harvesters
US30322A (en) * 1860-10-09 Machine pob straightening bale-hoops
US52950A (en) * 1866-03-06 Iproveivient in tailorsj measures
US16028A (en) * 1856-11-04 Throstle spinning-machine
US110941A (en) * 1871-01-10 Improvement in book-cases for schools
US13022A (en) * 1855-06-05 peters
US6705A (en) * 1849-09-11 Jointed pawl
US55841A (en) * 1866-06-26 Improved brick-machine
US3115379A (en) * 1961-11-29 1963-12-24 United Carr Fastener Corp Electrical connector
US4233109A (en) * 1976-01-16 1980-11-11 Zaidan Hojin Handotai Kenkyu Shinkokai Dry etching method
US4394182A (en) 1981-10-14 1983-07-19 Rockwell International Corporation Microelectronic shadow masking process for reducing punchthrough
US4851363A (en) 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
US4885074A (en) * 1987-02-24 1989-12-05 International Business Machines Corporation Plasma reactor having segmented electrodes
JPS6432627A (en) 1987-07-29 1989-02-02 Hitachi Ltd Low-temperature dry etching method
JPH0194664A (ja) 1987-10-05 1989-04-13 Nec Corp 電界効果トランジスタ
JPH01207973A (ja) * 1988-02-16 1989-08-21 Seiko Epson Corp Ｍｏｓ型半導体装置の製造方法
JP2695822B2 (ja) 1988-03-22 1998-01-14 株式会社日立製作所 プラズマエッチング方法
JPH0687501B2 (ja) 1988-09-29 1994-11-02 シャープ株式会社 半導体装置のゲート電極の製造方法
JP2923962B2 (ja) 1989-02-02 1999-07-26 ソニー株式会社 エッチング方法
JPH03147328A (ja) 1989-11-01 1991-06-24 Toshiba Corp 半導体装置の製造方法
US5302240A (en) * 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5185058A (en) * 1991-01-29 1993-02-09 Micron Technology, Inc. Process for etching semiconductor devices
JPH04261017A (ja) 1991-02-14 1992-09-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板の製造方法
US5153540A (en) * 1991-04-01 1992-10-06 Amphenol Corporation Capacitor array utilizing a substrate and discoidal capacitors
FR2680276B1 (fr) * 1991-08-05 1997-04-25 Matra Mhs Procede de controle du profil de gravure d'une couche d'un circuit integre.
JP3238437B2 (ja) 1991-09-26 2001-12-17 株式会社東芝 半導体装置およびその製造方法
WO1993018428A2 (en) * 1992-03-13 1993-09-16 Kopin Corporation Head-mounted display system
US6262784B1 (en) 1993-06-01 2001-07-17 Samsung Electronics Co., Ltd Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
JPH0621018A (ja) * 1992-06-29 1994-01-28 Sony Corp ドライエッチング方法
CN1196184C (zh) 1992-07-06 2005-04-06 株式会社半导体能源研究所 半导体器件及其形成方法
US5470768A (en) 1992-08-07 1995-11-28 Fujitsu Limited Method for fabricating a thin-film transistor
JPH06132257A (ja) 1992-10-22 1994-05-13 Toshiba Corp 半導体素子の製造方法
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
TW425637B (en) * 1993-01-18 2001-03-11 Semiconductor Energy Lab Method of fabricating mis semiconductor device
JP3352744B2 (ja) 1993-01-18 2002-12-03 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5830787A (en) 1993-03-18 1998-11-03 Lg Semicon Co., Ltd. Method for fabricating a thin film transistor
JP3474604B2 (ja) 1993-05-25 2003-12-08 三菱電機株式会社 薄膜トランジスタおよびその製法
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3285438B2 (ja) * 1993-10-29 2002-05-27 三菱電機株式会社 半導体記憶装置
JPH07202047A (ja) 1994-01-11 1995-08-04 Fujitsu Ltd 半導体装置の製造方法
US5413669A (en) * 1994-02-07 1995-05-09 Applied Materials, Inc. Metal CVD process with post-deposition removal of alloy produced by CVD process
JP3398453B2 (ja) 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
US5980767A (en) * 1994-02-25 1999-11-09 Tokyo Electron Limited Method and devices for detecting the end point of plasma process
US5528082A (en) * 1994-04-28 1996-06-18 Xerox Corporation Thin-film structure with tapered feature
JPH07321328A (ja) * 1994-05-27 1995-12-08 Hitachi Ltd 薄膜トランジスタ駆動液晶表示装置およびその製法
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
US5580385A (en) * 1994-06-30 1996-12-03 Texas Instruments, Incorporated Structure and method for incorporating an inductively coupled plasma source in a plasma processing chamber
TW321731B (zh) * 1994-07-27 1997-12-01 Hitachi Ltd
US5779926A (en) * 1994-09-16 1998-07-14 Applied Materials, Inc. Plasma process for etching multicomponent alloys
US5795208A (en) * 1994-10-11 1998-08-18 Yamaha Corporation Manufacture of electron emitter by replica technique
JPH08116065A (ja) 1994-10-12 1996-05-07 Sony Corp 薄膜半導体装置
JPH08122821A (ja) * 1994-10-28 1996-05-17 Hitachi Ltd 液晶表示装置およびその製造方法
EP0982772B1 (en) * 1994-11-30 2003-06-25 Micron Technology, Inc. A semiconductor non-planar storage capacitor
US5716534A (en) * 1994-12-05 1998-02-10 Tokyo Electron Limited Plasma processing method and plasma etching method
JPH08199377A (ja) 1995-01-24 1996-08-06 Sony Corp プラズマエッチング装置およびプラズマエッチング方法
JP3329128B2 (ja) * 1995-03-28 2002-09-30 ソニー株式会社 半導体装置の製造方法
US6042686A (en) * 1995-06-30 2000-03-28 Lam Research Corporation Power segmented electrode
JP3535615B2 (ja) 1995-07-18 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置
JP3535276B2 (ja) 1995-07-28 2004-06-07 株式会社半導体エネルギー研究所 エッチング方法
JPH0955508A (ja) 1995-08-10 1997-02-25 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
TW279240B (en) * 1995-08-30 1996-06-21 Applied Materials Inc Parallel-plate icp source/rf bias electrode head
KR0186206B1 (ko) * 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
TW309633B (zh) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP3188167B2 (ja) 1995-12-15 2001-07-16 三洋電機株式会社 薄膜トランジスタ
JP2865039B2 (ja) 1995-12-26 1999-03-08 日本電気株式会社 薄膜トランジスタ基板の製造方法
KR0179792B1 (ko) * 1995-12-27 1999-04-15 문정환 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법
US6036878A (en) * 1996-02-02 2000-03-14 Applied Materials, Inc. Low density high frequency process for a parallel-plate electrode plasma reactor having an inductive antenna
JP3208079B2 (ja) 1996-02-27 2001-09-10 松下電器産業株式会社 高周波電力印加装置及びプラズマ処理装置
KR970064327A (ko) 1996-02-27 1997-09-12 모리시다 요이치 고주파 전력 인가장치, 플라즈마 발생장치, 플라즈마 처리장치, 고주파 전력 인가방법, 플라즈마 발생방법 및 플라즈마 처리방법
JP3844538B2 (ja) 1996-03-22 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5702258A (en) * 1996-03-28 1997-12-30 Teradyne, Inc. Electrical connector assembled from wafers
US5824606A (en) * 1996-03-29 1998-10-20 Lam Research Corporation Methods and apparatuses for controlling phase difference in plasma processing systems
JP3574270B2 (ja) * 1996-04-17 2004-10-06 三菱電機株式会社 Ａｌテーパドライエッチング方法
US6043100A (en) * 1996-04-19 2000-03-28 Weaver; Kevin Chip on tape die reframe process
JP3593212B2 (ja) 1996-04-27 2004-11-24 株式会社半導体エネルギー研究所 表示装置
JP3961044B2 (ja) 1996-05-14 2007-08-15 シャープ株式会社 電子回路装置
JPH09326494A (ja) 1996-06-04 1997-12-16 Semiconductor Energy Lab Co Ltd 半導体回路およびその形成方法
US6008139A (en) * 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
US5667631A (en) * 1996-06-28 1997-09-16 Lam Research Corporation Dry etching of transparent electrodes in a low pressure plasma reactor
US6209480B1 (en) * 1996-07-10 2001-04-03 Mehrdad M. Moslehi Hermetically-sealed inductively-coupled plasma source structure and method of use
TW349234B (en) 1996-07-15 1999-01-01 Applied Materials Inc RF plasma reactor with hybrid conductor and multi-radius dome ceiling
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
JPH1098162A (ja) 1996-09-20 1998-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP3305961B2 (ja) 1996-09-26 2002-07-24 株式会社東芝 多結晶シリコン薄膜トランジスタの製造方法
US5923999A (en) 1996-10-29 1999-07-13 International Business Machines Corporation Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device
US6445004B1 (en) 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US5883007A (en) 1996-12-20 1999-03-16 Lam Research Corporation Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
JPH10189998A (ja) * 1996-12-20 1998-07-21 Sony Corp 表示用薄膜半導体装置及びその製造方法
WO1998033362A1 (fr) * 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
JPH10233511A (ja) * 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
JPH10240164A (ja) 1997-03-03 1998-09-11 Toshiba Corp 駆動回路一体型表示装置
JP4187819B2 (ja) * 1997-03-14 2008-11-26 シャープ株式会社 薄膜装置の製造方法
JPH10268254A (ja) 1997-03-26 1998-10-09 Seiko Epson Corp 液晶表示装置
TW376547B (en) * 1997-03-27 1999-12-11 Matsushita Electric Ind Co Ltd Method and apparatus for plasma processing
JP3019021B2 (ja) * 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
JP2937255B2 (ja) 1997-05-02 1999-08-23 日本電気株式会社 透明導電膜のパターニング方法
JPH10326772A (ja) 1997-05-26 1998-12-08 Ricoh Co Ltd ドライエッチング装置
JPH1117185A (ja) 1997-06-20 1999-01-22 Hitachi Ltd 液晶表示装置及びその製造方法
KR100445060B1 (ko) * 1997-06-30 2004-11-16 주식회사 하이닉스반도체 반도체장치의금속배선형성방법
TW374853B (en) * 1997-08-04 1999-11-21 Toshiba Corp Dry etching method of thin film and method for manufacturing thin film semiconductor device
JP4167328B2 (ja) 1997-08-04 2008-10-15 東芝松下ディスプレイテクノロジー株式会社 薄膜のドライエッチング方法および薄膜半導体装置の製造方法
JP3374717B2 (ja) 1997-09-11 2003-02-10 セイコーエプソン株式会社 液晶表示パネルの製造方法
US6680223B1 (en) * 1997-09-23 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW381187B (en) 1997-09-25 2000-02-01 Toshiba Corp Substrate with conductive films and manufacturing method thereof
JPH11111634A (ja) 1997-10-02 1999-04-23 Ishikawajima Harima Heavy Ind Co Ltd Ｎ型半導体膜の形成方法
US6541164B1 (en) * 1997-10-22 2003-04-01 Applied Materials, Inc. Method for etching an anti-reflective coating
CN1221809A (zh) * 1997-11-14 1999-07-07 西门子公司 Al基金属层的刻蚀方法
JPH11176805A (ja) 1997-11-14 1999-07-02 Siemens Ag 半導体装置の製造方法
US6433841B1 (en) 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
US6323132B1 (en) * 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
TWI226470B (en) 1998-01-19 2005-01-11 Hitachi Ltd LCD device
TW556013B (en) 1998-01-30 2003-10-01 Seiko Epson Corp Electro-optical apparatus, method of producing the same and electronic apparatus
JP3262059B2 (ja) * 1998-02-12 2002-03-04 日本電気株式会社 半導体装置の製造方法
US5917199A (en) 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
US6362027B1 (en) 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
US6246524B1 (en) * 1998-07-13 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
JP3883706B2 (ja) 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
US6209106B1 (en) * 1998-09-30 2001-03-27 International Business Machines Corporation Method and apparatus for synchronizing selected logical partitions of a partitioned information handling system to an external time reference
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4230029B2 (ja) * 1998-12-02 2009-02-25 東京エレクトロン株式会社 プラズマ処理装置およびエッチング方法
US6259106B1 (en) * 1999-01-06 2001-07-10 Etec Systems, Inc. Apparatus and method for controlling a beam shape
US6556702B1 (en) 1999-01-06 2003-04-29 Applied Materials, Inc. Method and apparatus that determines charged particle beam shape codes
US6261406B1 (en) * 1999-01-11 2001-07-17 Lsi Logic Corporation Confinement device for use in dry etching of substrate surface and method of dry etching a wafer surface
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6284637B1 (en) * 1999-03-29 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a floating gate with a sloping sidewall for a flash memory
EP1049167A3 (en) 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
GB9912724D0 (en) 1999-06-01 1999-08-04 Cambridge Positioning Sys Ltd Radio positioning system
EP2500941A3 (en) 1999-06-02 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6431112B1 (en) 1999-06-15 2002-08-13 Tokyo Electron Limited Apparatus and method for plasma processing of a substrate utilizing an electrostatic chuck
TW480554B (en) 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001035808A (ja) 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3538084B2 (ja) 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
JP2001283990A (ja) * 2000-03-29 2001-10-12 Sumitomo Wiring Syst Ltd ノイズ除去部材及び導電性線材とノイズ除去部材との取付構造
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
TWI224806B (en) * 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6746901B2 (en) * 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP4588167B2 (ja) 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6872604B2 (en) 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
US6623280B2 (en) * 2001-11-13 2003-09-23 International Business Machines Corporation Dual compliant pin interconnect system
US6652318B1 (en) * 2002-05-24 2003-11-25 Fci Americas Technology, Inc. Cross-talk canceling technique for high speed electrical connectors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937935B2 (en) 2018-06-27 2021-03-02 Seoul Viosys Co., Ltd. Flip chip type light emitting diode chip and light emitting device including the same
TWI760622B (zh) * 2018-06-27 2022-04-11 南韓商首爾偉傲世有限公司 覆晶型發光二極體晶片以及包含其的發光元件
TWI815326B (zh) * 2018-06-27 2023-09-11 南韓商首爾偉傲世有限公司 覆晶型發光二極體晶片以及包含其的發光元件

Also Published As

Publication number Publication date
CN1567078A (zh) 2005-01-19
CN1933142A (zh) 2007-03-21
KR20010021116A (ko) 2001-03-15
TW552643B (en) 2003-09-11
CN1282107A (zh) 2001-01-31
KR20070065279A (ko) 2007-06-22
CN1567528A (zh) 2005-01-19
US9045831B2 (en) 2015-06-02
KR100867886B1 (ko) 2008-11-10
KR20050079003A (ko) 2005-08-08
EP1071124A2 (en) 2001-01-24
US7666718B2 (en) 2010-02-23
CN1881537B (zh) 2011-04-20
CN1567078B (zh) 2013-03-27
EP1071124A3 (en) 2001-10-24
CN1881537A (zh) 2006-12-20
KR20050081898A (ko) 2005-08-19
CN1185716C (zh) 2005-01-19
KR100727274B1 (ko) 2007-06-13
CN1327284C (zh) 2007-07-18
US20050266593A1 (en) 2005-12-01
JP2001035808A (ja) 2001-02-09
KR100670577B1 (ko) 2007-01-19
US20050056934A1 (en) 2005-03-17
US20080286891A1 (en) 2008-11-20
US7635865B2 (en) 2009-12-22
KR100671731B1 (ko) 2007-01-22

Similar Documents

Publication Publication Date Title
TW523833B (en) Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method
JP6761080B2 (ja) 半導体装置
TW525216B (en) Semiconductor device, and manufacturing method thereof
KR100800986B1 (ko) 디스플레이 장치 제조 방법
TW504846B (en) Semiconductor device and manufacturing method thereof
US7824520B2 (en) Plasma treatment apparatus
TW479370B (en) Semiconductor device and method of producing the same
TWI316758B (en) Method for manufacturing semiconductor device
TW201138114A (en) Semiconductor device and method for manufacturing the same
CN1971885B (zh) 半导体元件以及半导体元件的制造方法
JP4755143B2 (ja) 半導体装置の作製方法
US7112844B2 (en) Semiconductor device and manufacturing method thereof
JP2003115595A (ja) 薄膜トランジスタ
JP5977804B2 (ja) 半導体装置の作製方法
KR100760175B1 (ko) 반도체 장치
CN109727911A (zh) 薄膜晶体管阵列基板制造方法
JP2012019237A (ja) 半導体装置の作製方法
JP2012124508A (ja) 半導体装置、液晶モジュール、電子機器及び配線
JP2003309116A (ja) 半導体装置の作製方法
JP2014075593A (ja) 配線の作製方法
JP2011077532A (ja) 配線の作製方法
JP2001005034A (ja) 液晶表示装置等の半導体装置とその製造方法および装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent