JP6431278B2 - 表示装置用基板 - Google Patents
表示装置用基板 Download PDFInfo
- Publication number
- JP6431278B2 JP6431278B2 JP2014086351A JP2014086351A JP6431278B2 JP 6431278 B2 JP6431278 B2 JP 6431278B2 JP 2014086351 A JP2014086351 A JP 2014086351A JP 2014086351 A JP2014086351 A JP 2014086351A JP 6431278 B2 JP6431278 B2 JP 6431278B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- substrate
- main surface
- display device
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 228
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 80
- 239000004973 liquid crystal related substance Substances 0.000 claims description 63
- 238000005530 etching Methods 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 36
- 239000007864 aqueous solution Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 30
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 12
- 239000003566 sealing material Substances 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 4
- -1 tungsten nitride Chemical class 0.000 claims description 4
- 239000010408 film Substances 0.000 description 180
- 239000010410 layer Substances 0.000 description 67
- 238000004519 manufacturing process Methods 0.000 description 33
- 238000000034 method Methods 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 17
- 230000008569 process Effects 0.000 description 13
- 238000004140 cleaning Methods 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 11
- 238000005498 polishing Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000005611 electricity Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- 230000003628 erosive effect Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000007723 transport mechanism Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000006059 cover glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Description
一態様における表示装置の製造方法は、第1主面に導電性膜が形成された上記絶縁基板の第2主面の上方にスイッチング素子を形成するスイッチング素子形成工程と、上記スイッチング素子が形成された上記絶縁基板の上記第1主面に形成された上記導電性膜を浸食する導電性膜浸食工程と、を含む。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表す場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、同一又は類似の構成要素には同一の符号を付し、詳細な説明を省略することがある。
スイッチング素子SWの半導体層SCは、アンダーコート層11の上に配置されている。半導体層SCは、例えば、多結晶シリコン(p−Si)によって形成されている。但し、半導体層SCは、アモルファスシリコン(a−Si)や酸化物半導体などの他の材料によって形成されていてもよい。なお、アンダーコート層11を省略して、半導体層SCが第1絶縁基板10の上に設けられてもよい。
共通電極CEは、第3絶縁膜14の上に形成されている。このような共通電極CEは、透明な導電材料、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などによって形成されている。この共通電極CEの上には、第4絶縁膜15が配置されている。また、この第4絶縁膜15は、第3絶縁膜14の上にも配置されている。第4絶縁膜14は、例えばシリコン窒化物(SiNx)によって形成されている。
画素電極PEは、第4絶縁膜15の上に形成され、共通電極CEと対向している。この画素電極PEは、第3コンタクトホールCH3を介してスイッチング素子SWの第3電極WDと電気的に接続されている。また、この画素電極PEは、1以上のスリットPSLを有する複数本の線状電極で形成されているが、スリットPSLを有さない1本の線状電極で形成されてもよい。このような画素電極PEは、透明な導電材料、例えば、ITOやIZOなどによって形成されている。
なお、第1偏光板PL1の第1偏光軸は、例えば、第1配向膜AL1の配向処理方向と平行な方位に設定され、第2偏光板PL2の第2偏光軸は、第1配向膜AL1の配向処理方向と直交する方位に設定されている。
画素電極PEと共通電極CEとの間に電位差を形成するような電圧が印加されていないオフ時においては、液晶層LQに電圧が印加されていない状態であり、画素電極PEと共通電極CEとの間に電界が形成されていない。このため、液晶層LQに含まれる液晶分子は、X−Y平面内において、第1配向膜AL1及び第2配向膜AL2の配向処理方向に初期配向する。以下、液晶分子が初期配向する方向を初期配向方向と称する。
図3は、液晶表示装置1が製造される流れを概略的に示すフローチャートである。先ず、第1絶縁基板10の第2主面10Bの上に、アンダーコート層11、第1絶縁膜12、第2絶縁膜13、第3絶縁膜14、第4絶縁膜15、スイッチング素子SW、画素電極PE、共通電極CE、第1配向膜AL1などが形成されたアレイ基板ARを製造する(ステップST1)。
なお、ここではアレイ基板ARと対向基板CTとを貼り合せる前に液晶材料を滴下する方法を例示したが、この例に限られない。例えば、液晶注入口を有するようにシール材を形成し、アレイ基板ARと対向基板CTとが貼り合わされた後に、液晶注入口から液晶材料が注入されてもよい。
先ず、図4に示すように第1主面10A及び第2主面10Bに成膜等が施されていない第1絶縁基板(ガラス基板)10を用意する。
[条件1]フッ化水素の質量パーセント濃度が10%以上、好ましくは30%以上のフッ酸水溶液をエッチング液として用いたエッチングにおけるエッチングレート(第1エッチングレート)が、同条件のエッチングにおける第1絶縁基板10のエッチングレート(第2エッチングレート)と実質的に同じか、或いは第1エッチングレートが第2エッチングレートよりも大きい。
[条件2]フッ化水素の質量パーセント濃度が1%以下、若しくは2%以下のフッ酸水溶液をエッチング液として用いたエッチングにおけるエッチングレート(第3エッチングレート)が、1nm/sec以下である。
導電性膜30は、例えば図6(a)に示すように、第1絶縁基板10の端面10Cに付着しないように、端面10Cをマスクして形成する。表示装置の製造工程において、第1絶縁基板10に各種のパターニング等を施す際には、第1絶縁基板10の位置合わせのために、端面10Cに機械的機構を接触させるメカニカルアライメントが実施されることがある。このメカニカルアライメントの実施に際して、端面10Cに導電性膜30が付着していると、位置合わせにずれが生じる恐れがある。また、端面10Cに機械的機構を接触させた際に、端面10Cに付着した導電性膜30が剥がれ落ちてパーティクルとなり、このパーティクルが後の工程などに悪影響を与える恐れもある。端面10Cに導電性膜30が付着しないようにすることで、これらの事態を防ぐことができる。
続いて、イオン注入法等により、第1電極WGをマスクとして半導体層SCの第2領域R2及び第3領域R3に不純物を注入し、これらの第2領域R2及び第3領域R3を第1領域R1よりも低抵抗化する。その後、第1電極WG及び第1絶縁膜12の上に第2絶縁膜13を成膜し、この第2絶縁膜13及び第1絶縁膜12をエッチングして半導体層SCまで貫通する第1コンタクトホールCH1及び第2コンタクトホールCH2を設ける。
図11は、上記膜厚のムラの発生原理を説明するための模式的な断面図であって、導電性膜30が設けられていない第1絶縁基板10と、この第1絶縁基板10が載置されたステージ100とを示している。ステージ100は、エッチング装置、CVD装置、スパッタリング装置などの各種製造装置に搭載され得るものであり、各所にピン孔101が設けられている。各ピン孔101には、ステージ100に載置された基板を移動させる際などにこの基板を載置面から持ち上げるためのピン102が、載置面から出没自在に設けられている。なお、ステージ100は接地電位に設定されている。
このように、導電性膜30を設けることにより種々の好適な作用が得られ、表示装置の製造歩留まりを改善することができる。
(変形例1)
上記実施形態においては、スイッチング素子SWがシングルゲート型かつトップゲート型の薄膜トランジスタである場合を開示した。しかしながら、スイッチング素子SWは、ボトムゲート型の薄膜トランジスタや、ダブルゲート型の薄膜トランジスタなど、他種の素子であってもよい。
上記実施形態では、導電性膜30が単層にて構成される場合を例示した。しかしながら、導電性膜30は、複数の層で構成されてもよい。一例として、2つの導電性膜30a,30bが第1絶縁基板10の第1主面10Aに形成された表示装置用基板の断面図を図14に示す。導電性膜30a,30bは、それぞれ異なる材料によって形成されている。導電性膜30a,30bの材料としては、例えば各種の金属、金属化合物、或いはITO等の光透過性を有する材料を用いることができる。導電性膜30a,30bの成膜方法や厚さなどの条件は、上記実施形態にて開示したものを適宜に応用できる。
また、上記実施形態或いはその変形例において述べた態様によりもたらされる他の作用効果について本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。
Claims (11)
- 第1主面と、前記第1主面に対向する第2主面とを有する絶縁基板と、
前記絶縁基板の前記第1主面に形成された導電性膜と、
前記絶縁基板の前記第2主面に形成されたスイッチング素子及び前記スイッチング素子に接続される画素電極と、
を備え、
フッ化水素の含有濃度が10%以上のフッ酸水溶液を用いたエッチングにおける前記導電性膜の第1エッチングレートが、前記エッチングにおける前記絶縁基板の第2エッチングレートと実質的に同じか、或いは前記第1エッチングレートが前記第2エッチングレートよりも大きく、
前記導電性膜は、前記第1主面の略全面に形成され、前記スイッチング素子及び前記画素電極に対向する、
表示装置用基板。 - フッ化水素の含有濃度が1%以下のフッ酸水溶液を用いたエッチングにおける前記導電性膜の第3エッチングレートが1nm/sec以下である、
請求項1に記載の表示装置用基板。 - フッ化水素の含有濃度が30%以上のフッ酸水溶液を用いたエッチングにおける前記導電性膜の前記第1エッチングレートが、このフッ酸水溶液を用いたエッチングにおける前記絶縁基板の前記第2エッチングレートと実質的に同じか、或いは前記第1エッチングレートが前記第2エッチングレートよりも大きい、
請求項1に記載の表示装置用基板。 - フッ化水素の含有濃度が2%以下のフッ酸水溶液を用いたエッチングにおける前記導電性膜の第3エッチングレートが1nm/sec以下である、
請求項1に記載の表示装置用基板。 - 前記導電性膜の膜厚は、200nm以下である、
請求項1に記載の表示装置用基板。 - 第1主面と前記第1主面に対向する第2主面とを有する絶縁基板と、前記絶縁基板の前記第1主面に形成された窒化物からなる導電性膜と、前記絶縁基板の前記第2主面に形成されたスイッチング素子及び前記スイッチング素子に接続される画素電極と、を備えるアレイ基板と、
前記絶縁基板の前記第2主面に対向する対向基板と、
前記アレイ基板と前記対向基板を貼り合せるシール材と、
前記シール材の内側の液晶層と、
を備え、
前記導電性膜は、前記第1主面の略全面に形成され、前記スイッチング素子及び前記画素電極に対向する、
表示装置用基板。 - 前記導電性膜は、高融点金属の窒化物である、
請求項6に記載の表示装置用基板。 - 前記導電性膜は、タングステンナイトライドである、
請求項7に記載の表示装置用基板。 - 前記スイッチング素子は、
半導体層と、
前記半導体層と絶縁膜を挟んで対向する第1電極と、
前記半導体層において前記第1電極と対向する第1領域を挟む第2領域及び第3領域とそれぞれ電気的に接続された第2電極及び第3電極と、
を備え、
前記第1領域の面積は、20μm 2 以下である、
請求項1乃至8のうちいずれか1項に記載の表示装置用基板。 - 前記絶縁基板は、前記第1主面と前記第2主面を繋ぐ端面を有し、
前記導電性膜は、前記第1主面に近い前記端面の少なくとも一部に付着する、
請求項1乃至9のうちいずれか1項に記載の表示装置用基板。 - 前記導電性膜は、第1導電性膜と、第2導電性膜とが積層された構造を有し、
前記第1導電性膜と前記第2導電性膜は、それぞれ異なる材料によって形成され、
フッ化水素の含有濃度が10%以上のフッ酸水溶液を用いたエッチングにおける前記導電性膜の第1エッチングレートが、前記エッチングにおける前記絶縁基板の第2エッチングレートと実質的に同じか、或いは前記第1エッチングレートが前記第2エッチングレートよりも大きい、
請求項6に記載の表示装置用基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014086351A JP6431278B2 (ja) | 2014-04-18 | 2014-04-18 | 表示装置用基板 |
US14/688,339 US9881938B2 (en) | 2014-04-18 | 2015-04-16 | Substrate for display device and method for manufacturing display device |
CN201510184382.2A CN105045004B (zh) | 2014-04-18 | 2015-04-17 | 显示装置用基板以及显示装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014086351A JP6431278B2 (ja) | 2014-04-18 | 2014-04-18 | 表示装置用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015206861A JP2015206861A (ja) | 2015-11-19 |
JP6431278B2 true JP6431278B2 (ja) | 2018-11-28 |
Family
ID=54322677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014086351A Expired - Fee Related JP6431278B2 (ja) | 2014-04-18 | 2014-04-18 | 表示装置用基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9881938B2 (ja) |
JP (1) | JP6431278B2 (ja) |
CN (1) | CN105045004B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105428373B (zh) * | 2015-12-31 | 2018-12-28 | 京东方科技集团股份有限公司 | Oled用覆膜基板、用其制备oled显示器件的方法和oled显示器件 |
KR102512725B1 (ko) | 2018-02-28 | 2023-03-23 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
JP2020101616A (ja) * | 2018-12-20 | 2020-07-02 | 日本電気硝子株式会社 | 電子デバイスの製造方法及びガラス基板 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07146490A (ja) | 1993-11-26 | 1995-06-06 | Toshiba Corp | 液晶表示装置 |
JP3438411B2 (ja) | 1995-05-31 | 2003-08-18 | ソニー株式会社 | 絶縁体基板の製造方法および半導体装置の製造方法 |
JP3302321B2 (ja) * | 1997-03-21 | 2002-07-15 | キヤノン株式会社 | マトリクス基板及び該マトリクス基板を用いた液晶表示装置 |
JPH10275775A (ja) | 1997-03-31 | 1998-10-13 | Sony Corp | 半導体製造方法および液晶表示素子の製造方法 |
JP4666710B2 (ja) * | 1999-01-21 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP4292350B2 (ja) * | 1999-04-22 | 2009-07-08 | 栄 田中 | 液晶表示装置とその製造方法 |
JP2001035808A (ja) * | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
US8512580B2 (en) | 2001-09-21 | 2013-08-20 | Lg Display Co., Ltd. | Method of fabricating thin liquid crystal display device |
KR101201318B1 (ko) | 2005-12-08 | 2012-11-14 | 엘지디스플레이 주식회사 | 컬러필터기판 및 그 제조방법 |
TWI545380B (zh) * | 2006-05-16 | 2016-08-11 | 半導體能源研究所股份有限公司 | 液晶顯示裝置和半導體裝置 |
JP4246758B2 (ja) | 2006-06-20 | 2009-04-02 | 西山ステンレスケミカル株式会社 | Fpdの製造方法 |
JP2008225034A (ja) * | 2007-03-13 | 2008-09-25 | Seiko Epson Corp | 電気光学装置及び電子機器 |
CN100530662C (zh) * | 2007-11-05 | 2009-08-19 | 友达光电股份有限公司 | 母板、像素阵列基板、光电装置及其制造方法 |
WO2010032602A1 (en) * | 2008-09-18 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US20130010246A1 (en) | 2010-04-16 | 2013-01-10 | Masahiko Miwa | Method for manufacturing electronic substrate, method for manufacturing liquid crystal display device, electronic substrate, and liquid crystal display device |
JP5740222B2 (ja) | 2011-06-22 | 2015-06-24 | 株式会社ジャパンディスプレイ | 液晶表示装置の製造方法 |
CN203084389U (zh) * | 2013-03-11 | 2013-07-24 | 北京京东方光电科技有限公司 | 一种显示基板及显示装置 |
-
2014
- 2014-04-18 JP JP2014086351A patent/JP6431278B2/ja not_active Expired - Fee Related
-
2015
- 2015-04-16 US US14/688,339 patent/US9881938B2/en active Active
- 2015-04-17 CN CN201510184382.2A patent/CN105045004B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105045004B (zh) | 2018-04-20 |
CN105045004A (zh) | 2015-11-11 |
JP2015206861A (ja) | 2015-11-19 |
US20150303220A1 (en) | 2015-10-22 |
US9881938B2 (en) | 2018-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102248645B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
EP2518558B1 (en) | Liquid crystal display and array substrate | |
KR101969568B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
TW201508386A (zh) | 液晶顯示裝置及其製造方法 | |
US9911765B2 (en) | Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same | |
KR20140129504A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
KR20130071685A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
KR20130104429A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
KR101973753B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
US9835921B2 (en) | Array substrate, manufacturing method thereof and display device | |
JP6431278B2 (ja) | 表示装置用基板 | |
KR101980751B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
KR20120136239A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
US10409128B2 (en) | Thin film transistor substrate, method of manufacturing the same, and display device | |
KR101320651B1 (ko) | 수평 전계 인가형 액정표시패널의 제조방법 | |
KR101960533B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
KR101988006B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
US9164332B2 (en) | Display device | |
KR102062916B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
US9018623B2 (en) | Array substrate, display panel having the same and method of manufacturing the array substrate | |
CN109073944B (zh) | 阵列基板及其制造方法、显示面板和显示设备 | |
KR20050105422A (ko) | 액정표시패널 및 그 제조 방법 | |
KR102271231B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR101969567B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
US20230367166A1 (en) | Method of manufacturing active matrix substrate and liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6431278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |