JPH10275775A - 半導体製造方法および液晶表示素子の製造方法 - Google Patents
半導体製造方法および液晶表示素子の製造方法Info
- Publication number
- JPH10275775A JPH10275775A JP8068497A JP8068497A JPH10275775A JP H10275775 A JPH10275775 A JP H10275775A JP 8068497 A JP8068497 A JP 8068497A JP 8068497 A JP8068497 A JP 8068497A JP H10275775 A JPH10275775 A JP H10275775A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- liquid crystal
- glass substrate
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 絶縁性基板上に半導体を形成するプラズマ工
程において、安定したプラズマによる形成を行うことが
できる半導体製造方法および液晶表示素子の製造方法を
提供する。 【解決手段】 ガラス基板１０の表面にＴＦＴを形成す
るＴＦＴ面１０Ａを設け、反対側の裏面に、その全面に
わたって導電性の透明膜であるＩＴＯ膜２０を設ける。
真空チャンバ１００内に設置されたプラズマ電極１２０
の載置面１２０Ａに、ＩＴＯ膜２０側を向けた状態でガ
ラス基板１０を載置する。真空チャンバ１００内にプラ
ズマ放電用ガスを注入し、プラズマ電極１１０、１２０
に高周波電圧を印加して、真空チャンバ１００内にプラ
ズマを発生させて、エッチングやデポジションを行い、
ＴＦＴを形成する。この際、ＩＴＯ膜２０によってＴＦ
Ｔ面１０Ａのプラズマ電位が均一化でき、安定した作業
を得る。
程において、安定したプラズマによる形成を行うことが
できる半導体製造方法および液晶表示素子の製造方法を
提供する。 【解決手段】 ガラス基板１０の表面にＴＦＴを形成す
るＴＦＴ面１０Ａを設け、反対側の裏面に、その全面に
わたって導電性の透明膜であるＩＴＯ膜２０を設ける。
真空チャンバ１００内に設置されたプラズマ電極１２０
の載置面１２０Ａに、ＩＴＯ膜２０側を向けた状態でガ
ラス基板１０を載置する。真空チャンバ１００内にプラ
ズマ放電用ガスを注入し、プラズマ電極１１０、１２０
に高周波電圧を印加して、真空チャンバ１００内にプラ
ズマを発生させて、エッチングやデポジションを行い、
ＴＦＴを形成する。この際、ＩＴＯ膜２０によってＴＦ
Ｔ面１０Ａのプラズマ電位が均一化でき、安定した作業
を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造装置の
チャンバ内に絶縁性基板を載置してチャンバ内でプラズ
マを発生させて絶縁性基板上に成膜する半導体製造方法
に関する。
チャンバ内に絶縁性基板を載置してチャンバ内でプラズ
マを発生させて絶縁性基板上に成膜する半導体製造方法
に関する。
【０００２】
【従来の技術】従来より、ガラス基板上にＴＦＴ（thin
film transistor）を形成して液晶表示素子の駆動回路
を構成するようにした液晶表示装置が提供されている。
ＴＦＴをガラス基板上に形成するには、例えば真空チャ
ンバ内に一対のプラズマ電極を対向配置し、一方のプラ
ズマ電極にガラス基板を載置した状態で、プラズマを用
いたプロセスにより、各種のデポジションやエッチング
等を行う。
film transistor）を形成して液晶表示素子の駆動回路
を構成するようにした液晶表示装置が提供されている。
ＴＦＴをガラス基板上に形成するには、例えば真空チャ
ンバ内に一対のプラズマ電極を対向配置し、一方のプラ
ズマ電極にガラス基板を載置した状態で、プラズマを用
いたプロセスにより、各種のデポジションやエッチング
等を行う。
【０００３】
【発明が解決しようとする課題】ところで、上述のよう
なＴＦＴのプラズマによる製造工程において、プラズマ
電極上のガラス基板が絶縁性であるため、ガラス基板の
ＴＦＴ作成面が電極から電気的に浮いた状態となる。そ
して、ＴＦＴ作成面と電極面との間隔、すなわち電気的
には容量が均一であればよいが、実際にはガラス基板の
ソリやウネリによって、ガラス基板と電極面とが密着し
ないため、ＴＦＴ作成面と電極面との間隔や容量が不均
一となる。このため、ＴＦＴ作成面の全体にわたってプ
ラズマ電位が安定せず、エッチングのむらになったり、
成長させた膜の厚さむらになるという問題があった。
なＴＦＴのプラズマによる製造工程において、プラズマ
電極上のガラス基板が絶縁性であるため、ガラス基板の
ＴＦＴ作成面が電極から電気的に浮いた状態となる。そ
して、ＴＦＴ作成面と電極面との間隔、すなわち電気的
には容量が均一であればよいが、実際にはガラス基板の
ソリやウネリによって、ガラス基板と電極面とが密着し
ないため、ＴＦＴ作成面と電極面との間隔や容量が不均
一となる。このため、ＴＦＴ作成面の全体にわたってプ
ラズマ電位が安定せず、エッチングのむらになったり、
成長させた膜の厚さむらになるという問題があった。
【０００４】そこで本発明の目的は、絶縁性基板上に半
導体を形成するプラズマ工程において、安定したプラズ
マによる形成を行うことができる半導体製造方法および
液晶表示素子の製造方法を提供することにある。
導体を形成するプラズマ工程において、安定したプラズ
マによる形成を行うことができる半導体製造方法および
液晶表示素子の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明は前記目的を達成
するため、半導体製造装置のチャンバ内に設けられた基
板載置面に絶縁性基板を載置し、前記チャンバ内にプラ
ズマを発生させることにより、前記絶縁性基板の表面に
半導体装置を生成する半導体製造方法において、前記絶
縁性基板の前記載置面側に配置される裏面に導電性の膜
を成膜して、前記半導体装置の生成作業を行うことを特
徴とする。また本発明は、半導体製造装置のチャンバ内
に設けられた基板載置面に絶縁性ガラス基板を載置し、
前記チャンバ内にプラズマを発生させることにより、前
記絶縁性ガラス基板の表面に液晶駆動用の半導体装置を
生成する液晶表示素子の製造方法において、前記絶縁性
ガラス基板の前記載置面側に配置される裏面に導電性の
膜を成膜して、前記液晶駆動用の半導体装置の生成作業
を行うことを特徴とする。
するため、半導体製造装置のチャンバ内に設けられた基
板載置面に絶縁性基板を載置し、前記チャンバ内にプラ
ズマを発生させることにより、前記絶縁性基板の表面に
半導体装置を生成する半導体製造方法において、前記絶
縁性基板の前記載置面側に配置される裏面に導電性の膜
を成膜して、前記半導体装置の生成作業を行うことを特
徴とする。また本発明は、半導体製造装置のチャンバ内
に設けられた基板載置面に絶縁性ガラス基板を載置し、
前記チャンバ内にプラズマを発生させることにより、前
記絶縁性ガラス基板の表面に液晶駆動用の半導体装置を
生成する液晶表示素子の製造方法において、前記絶縁性
ガラス基板の前記載置面側に配置される裏面に導電性の
膜を成膜して、前記液晶駆動用の半導体装置の生成作業
を行うことを特徴とする。
【０００６】本発明の半導体製造方法では、絶縁性基板
の裏面に導電性の膜を成膜したことにより、絶縁性基板
を、そのソリやウネリにかかわらず、電気的に安定した
状態におくことができ、安定したプラズマ電位を得るこ
とができる。また本発明の液晶表示素子の製造方法で
は、絶縁性ガラス基板の裏面に導電性の膜を成膜したこ
とにより、絶縁性ガラス基板を、そのソリやウネリにか
かわらず、電気的に安定した状態におくことができ、安
定したプラズマ電位を得ることができる。
の裏面に導電性の膜を成膜したことにより、絶縁性基板
を、そのソリやウネリにかかわらず、電気的に安定した
状態におくことができ、安定したプラズマ電位を得るこ
とができる。また本発明の液晶表示素子の製造方法で
は、絶縁性ガラス基板の裏面に導電性の膜を成膜したこ
とにより、絶縁性ガラス基板を、そのソリやウネリにか
かわらず、電気的に安定した状態におくことができ、安
定したプラズマ電位を得ることができる。
【０００７】
【発明の実施の形態】以下、本発明による半導体製造方
法ないし液晶表示素子の製造方法の実施の形態例につい
て説明する。図１は、本例の製造方法で用いるガラス基
板の一例を示す断面図であり、図２は、本例においてガ
ラス基板上にＴＦＴを形成した状態を示す断面図であ
る。また、図３は、本例で使用する半導体製造装置の概
要を示す断面図である。
法ないし液晶表示素子の製造方法の実施の形態例につい
て説明する。図１は、本例の製造方法で用いるガラス基
板の一例を示す断面図であり、図２は、本例においてガ
ラス基板上にＴＦＴを形成した状態を示す断面図であ
る。また、図３は、本例で使用する半導体製造装置の概
要を示す断面図である。
【０００８】図１に示すように、本例で用いるガラス基
板１０は、表面にＴＦＴを生成するＴＦＴ面１０Ａを有
するとともに、反対側の裏面１０Ｂに、その全面にわた
って導電性の透明膜であるＩＴＯ（Ｉｎ2 Ｏ3 ：Ｓｎ）
膜２０が設けられている。このＩＴＯ膜２０は、例えば
ＣＶＤ（chemical vapor deposition ）法やＰＶＤ（ph
ysical vapor deposition ）法等によってガラス基板１
０の裏面１０Ｂに一体に形成されており、例えば０．１
μｍの厚みを有している。
板１０は、表面にＴＦＴを生成するＴＦＴ面１０Ａを有
するとともに、反対側の裏面１０Ｂに、その全面にわた
って導電性の透明膜であるＩＴＯ（Ｉｎ2 Ｏ3 ：Ｓｎ）
膜２０が設けられている。このＩＴＯ膜２０は、例えば
ＣＶＤ（chemical vapor deposition ）法やＰＶＤ（ph
ysical vapor deposition ）法等によってガラス基板１
０の裏面１０Ｂに一体に形成されており、例えば０．１
μｍの厚みを有している。
【０００９】また、図３に示す構成において、真空チャ
ンバ１００内に各種のプラズマ放電用ガスを注入すると
ともに、真空チャンバ１００内に設置されたプラズマ電
極１１０、１２０の間に電源１３０による高周波電圧を
印加することにより、真空チャンバ１００内にプラズマ
を発生させて、各種のエッチング作業やデポジション作
業等を行う。そして、ガラス基板１０は、プラズマ電極
１２０上に設けた載置面１２０Ａに、ＩＴＯ膜２０側を
向けた状態で載置されている。なお、プラズマ電極１２
０の載置面１２０Ａとしては、電極面をそのまま用いた
ものでもよいし、電極面上に絶縁膜を設けたものであっ
てもよい。
ンバ１００内に各種のプラズマ放電用ガスを注入すると
ともに、真空チャンバ１００内に設置されたプラズマ電
極１１０、１２０の間に電源１３０による高周波電圧を
印加することにより、真空チャンバ１００内にプラズマ
を発生させて、各種のエッチング作業やデポジション作
業等を行う。そして、ガラス基板１０は、プラズマ電極
１２０上に設けた載置面１２０Ａに、ＩＴＯ膜２０側を
向けた状態で載置されている。なお、プラズマ電極１２
０の載置面１２０Ａとしては、電極面をそのまま用いた
ものでもよいし、電極面上に絶縁膜を設けたものであっ
てもよい。
【００１０】次に、図２において、ガラス基板１０の表
面に形成されるＴＦＴの構造について簡単に説明する。
まず、ガラス基板１０の上にモリブデン等によるゲート
電極膜３０を形成し、この上面にＳｉＯ2 による絶縁膜
３２が形成されている。そして、この絶縁膜３２の上に
多結晶Ｓｉによる導電膜３４を形成し、ゲート電極膜３
０に対応する領域をＳｉＯ2 による絶縁膜３６でマスク
して、導電膜３４の両側をイオンドープしてＮ+ 領域と
する。さらに、この上面にＳｉＯ2 による絶縁膜３８を
設けるとともに、Ａｌ電極４０を設ける。そして、この
上に絶縁性の平坦化膜４２を設け、その上にＩＴＯ膜４
４を設ける。この後、さらに上面に液晶、透明電極、カ
ラーフィルタ、ガラス基板、偏光板等を設けて液晶表示
装置が完成する。なお、上述したＴＦＴの生成工程およ
び液晶生成工程自体は、従来より公知の方法を種々採用
し得るものであるので、詳細は省略する。
面に形成されるＴＦＴの構造について簡単に説明する。
まず、ガラス基板１０の上にモリブデン等によるゲート
電極膜３０を形成し、この上面にＳｉＯ2 による絶縁膜
３２が形成されている。そして、この絶縁膜３２の上に
多結晶Ｓｉによる導電膜３４を形成し、ゲート電極膜３
０に対応する領域をＳｉＯ2 による絶縁膜３６でマスク
して、導電膜３４の両側をイオンドープしてＮ+ 領域と
する。さらに、この上面にＳｉＯ2 による絶縁膜３８を
設けるとともに、Ａｌ電極４０を設ける。そして、この
上に絶縁性の平坦化膜４２を設け、その上にＩＴＯ膜４
４を設ける。この後、さらに上面に液晶、透明電極、カ
ラーフィルタ、ガラス基板、偏光板等を設けて液晶表示
装置が完成する。なお、上述したＴＦＴの生成工程およ
び液晶生成工程自体は、従来より公知の方法を種々採用
し得るものであるので、詳細は省略する。
【００１１】以上のような構成によれば、ガラス基板１
０の裏面１０Ｂに設けたＩＴＯ膜２０によって、ＴＦＴ
面１０Ａの面上で均一のプラズマ電位を得ることがで
き、安定したプラズマによる作業を行うことが可能であ
る。例えばプラズマＣＶＤを行う場合には、膜質を均一
化することができ、また、プラズマエッチングを行う場
合には、均一性がよくなり、微細化ができる。また、ガ
ラス基板１０の裏面１０Ｂに設けたＩＴＯ膜２０によっ
て静電気の影響も抑制することができる。また、透明な
ＩＴＯ膜２０を用いたことから、このＩＴＯ膜２０を最
終的に残存させても液晶表示素子の動作に支障がないの
で、ＩＴＯ膜２０を除去する工程を設ける必要がなく、
製造工程を大幅に煩雑化するようなこともない。そし
て、ＩＴＯ膜２０を全面に残存させることにより、静電
気に対して扱い易い素子を得ることができる。
０の裏面１０Ｂに設けたＩＴＯ膜２０によって、ＴＦＴ
面１０Ａの面上で均一のプラズマ電位を得ることがで
き、安定したプラズマによる作業を行うことが可能であ
る。例えばプラズマＣＶＤを行う場合には、膜質を均一
化することができ、また、プラズマエッチングを行う場
合には、均一性がよくなり、微細化ができる。また、ガ
ラス基板１０の裏面１０Ｂに設けたＩＴＯ膜２０によっ
て静電気の影響も抑制することができる。また、透明な
ＩＴＯ膜２０を用いたことから、このＩＴＯ膜２０を最
終的に残存させても液晶表示素子の動作に支障がないの
で、ＩＴＯ膜２０を除去する工程を設ける必要がなく、
製造工程を大幅に煩雑化するようなこともない。そし
て、ＩＴＯ膜２０を全面に残存させることにより、静電
気に対して扱い易い素子を得ることができる。
【００１２】また、上述の例では、ＩＴＯ膜２０をＰＶ
ＤやＣＶＤによってガラス基板１０の裏面に成膜したこ
とがら、化学的、物理的な力でガラス基板１０とＩＴＯ
膜２０とが接合されているため、容易に剥離することが
ない。そして、一度ガラス基板１０にＩＴＯ膜２０を設
けた後は、その後の全ての工程において、上述のような
ＩＴＯ膜２０による作用を得ることができるので、１つ
の成膜工程を設けるだけで、極めて実用的価値の高い機
能を得ることができる。また、ガラス基板１０とＩＴＯ
膜２０とが強靭な接合状態にあるため、熱的にも安定
し、また、真空に対しても安定した構成を得ることがで
きる。
ＤやＣＶＤによってガラス基板１０の裏面に成膜したこ
とがら、化学的、物理的な力でガラス基板１０とＩＴＯ
膜２０とが接合されているため、容易に剥離することが
ない。そして、一度ガラス基板１０にＩＴＯ膜２０を設
けた後は、その後の全ての工程において、上述のような
ＩＴＯ膜２０による作用を得ることができるので、１つ
の成膜工程を設けるだけで、極めて実用的価値の高い機
能を得ることができる。また、ガラス基板１０とＩＴＯ
膜２０とが強靭な接合状態にあるため、熱的にも安定
し、また、真空に対しても安定した構成を得ることがで
きる。
【００１３】なお、上述の例では、ガラス基板の裏面に
ＩＴＯ膜を設けたが、本発明はこれに限定されるもので
はなく、例えばＳｎＯ2 ：Ｓｂ膜、Ｃｄ2 ＳｎＯ4 膜、
ＺｎＯ膜等を用いてもよい。また、上述のような透明性
の導電性膜ではなく、非透明な導電性膜を設けて、後処
理において、除去するようにしてもよい。また、上述し
たＩＴＯ膜２０等の導電性膜をどの段階で形成し、どの
段階で除去するかは、プロセス設計上の自由である。
ＩＴＯ膜を設けたが、本発明はこれに限定されるもので
はなく、例えばＳｎＯ2 ：Ｓｂ膜、Ｃｄ2 ＳｎＯ4 膜、
ＺｎＯ膜等を用いてもよい。また、上述のような透明性
の導電性膜ではなく、非透明な導電性膜を設けて、後処
理において、除去するようにしてもよい。また、上述し
たＩＴＯ膜２０等の導電性膜をどの段階で形成し、どの
段階で除去するかは、プロセス設計上の自由である。
【００１４】また、上述の例では、液晶表示素子を駆動
するためのＴＦＴをガラス基板上に設ける場合について
説明したが、液晶駆動素子としてＴＦＴ以外の回路を設
けたものであってもよい。また、本発明は、上述のよう
な液晶表示素子に限らず、各種の絶縁性基板上に半導体
装置を設ける構成に広く適用し得るものである。また、
プラズマを用いてエッチング作業やデポジション作業等
を行うための装置構成としては、様々なものが実用され
ており、本発明においても上述の例に限らず、種々適用
し得るものである。例えば上述したプラズマ電極１２０
の代わりに、絶縁性部材上に基板の載置面を設けた構成
であってもよい。
するためのＴＦＴをガラス基板上に設ける場合について
説明したが、液晶駆動素子としてＴＦＴ以外の回路を設
けたものであってもよい。また、本発明は、上述のよう
な液晶表示素子に限らず、各種の絶縁性基板上に半導体
装置を設ける構成に広く適用し得るものである。また、
プラズマを用いてエッチング作業やデポジション作業等
を行うための装置構成としては、様々なものが実用され
ており、本発明においても上述の例に限らず、種々適用
し得るものである。例えば上述したプラズマ電極１２０
の代わりに、絶縁性部材上に基板の載置面を設けた構成
であってもよい。
【００１５】
【発明の効果】以上説明したように本発明の半導体製造
方法では、絶縁性基板の裏面に導電性の膜を成膜してプ
ラズマ工程による作業を行うようにした。このため、絶
縁性基板における安定したプラズマ電位を得ることがで
き、膜質やエッチング等の均一性を向上できるので、半
導体の微細化にも寄与できる。また、同時に有効な静電
対策を施すことができる。また本発明の液晶表示素子の
製造方法では、絶縁性ガラス基板の裏面に導電性の膜を
成膜してプラズマ工程による作業を行うようにした。こ
のため、絶縁性ガラス基板における安定したプラズマ電
位を得ることができ、膜質やエッチング等の均一性を向
上できるので、半導体の微細化にも寄与できる。また、
同時に有効な静電対策を施すことができる。
方法では、絶縁性基板の裏面に導電性の膜を成膜してプ
ラズマ工程による作業を行うようにした。このため、絶
縁性基板における安定したプラズマ電位を得ることがで
き、膜質やエッチング等の均一性を向上できるので、半
導体の微細化にも寄与できる。また、同時に有効な静電
対策を施すことができる。また本発明の液晶表示素子の
製造方法では、絶縁性ガラス基板の裏面に導電性の膜を
成膜してプラズマ工程による作業を行うようにした。こ
のため、絶縁性ガラス基板における安定したプラズマ電
位を得ることができ、膜質やエッチング等の均一性を向
上できるので、半導体の微細化にも寄与できる。また、
同時に有効な静電対策を施すことができる。
【図１】本発明の半導体製造方法で用いるガラス基板の
一例を示す断面図である。
一例を示す断面図である。
【図２】図１に示すガラス基板上にＴＦＴを形成した状
態を示す断面図である。
態を示す断面図である。
【図３】図１に示す半導体製造方法で使用する半導体製
造装置の概要を示す断面図である。
造装置の概要を示す断面図である。
１０……ガラス基板、１０Ａ……ＴＦＴ面、１０Ｂ……
裏面、２０……ＩＴＯ膜、１００……真空チャンバ、１
１０、１２０……プラズマ電極、１２０Ａ……載置面、
１３０……電源。
裏面、２０……ＩＴＯ膜、１００……真空チャンバ、１
１０、１２０……プラズマ電極、１２０Ａ……載置面、
１３０……電源。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/302 Ａ 29/786 29/78 ６１２Ｚ 21/336
Claims (9)
- 【請求項１】 半導体製造装置のチャンバ内に設けられ
た基板載置面に絶縁性基板を載置し、前記チャンバ内に
プラズマを発生させることにより、前記絶縁性基板の表
面に成膜する半導体製造方法において、 前記絶縁性基板の前記載置面側に配置される裏面に導電
性の膜を成膜して、前記半導体装置の生成作業を行うこ
とを特徴とする、 半導体製造方法。 - 【請求項２】 前記基板載置面には、前記チャンバ内に
設けられるプラズマ電極が形成されていることを特徴と
する請求項１記載の半導体製造方法。 - 【請求項３】 半導体製造装置のチャンバ内に設けられ
た基板載置面に絶縁性ガラス基板を載置し、前記チャン
バ内にプラズマを発生させることにより、前記絶縁性ガ
ラス基板の表面に液晶駆動用の半導体装置を生成する液
晶表示素子の製造方法において、 前記絶縁性ガラス基板の前記載置面側に配置される裏面
に導電性の膜を成膜して、前記液晶駆動用の半導体装置
の生成作業を行う、 ことを特徴とする液晶表示素子の製造方法。 - 【請求項４】 前記基板載置面には、前記チャンバ内に
設けられるプラズマ電極が形成されていることを特徴と
する請求項３記載の液晶表示素子の製造方法。 - 【請求項５】 前記導電性の膜は、デポジション工程に
よって生成することを特徴とする請求項３記載の液晶表
示素子の製造方法。 - 【請求項６】 前記導電性の膜は、ＣＶＤまたはＰＶＤ
によって生成することを特徴とする請求項５記載の液晶
表示素子の製造方法。 - 【請求項７】 前記導電性の膜は透明の膜であり、液晶
表示素子の生成後も残存させるようにしたことを特徴と
する請求項３記載の液晶表示素子の製造方法。 - 【請求項８】 前記導電性の膜はＩＴＯであることを特
徴とする請求項３記載の液晶表示素子の製造方法。 - 【請求項９】 前記液晶駆動用の半導体装置はＴＦＴで
あることを特徴とする請求項３記載の液晶表示素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8068497A JPH10275775A (ja) | 1997-03-31 | 1997-03-31 | 半導体製造方法および液晶表示素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8068497A JPH10275775A (ja) | 1997-03-31 | 1997-03-31 | 半導体製造方法および液晶表示素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10275775A true JPH10275775A (ja) | 1998-10-13 |
Family
ID=13725177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8068497A Pending JPH10275775A (ja) | 1997-03-31 | 1997-03-31 | 半導体製造方法および液晶表示素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10275775A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007535789A (ja) * | 2004-04-30 | 2007-12-06 | オー・ツェー・エリコン・バルザース・アクチェンゲゼルシャフト | 誘電体基板に基づいて円板状の加工品を製造する方法、ならびにそのための真空処理設備 |
| US9666836B2 (en) | 2014-05-13 | 2017-05-30 | Japan Display Inc. | Organic EL device |
| US9881938B2 (en) | 2014-04-18 | 2018-01-30 | Japan Display Inc. | Substrate for display device and method for manufacturing display device |
-
1997
- 1997-03-31 JP JP8068497A patent/JPH10275775A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007535789A (ja) * | 2004-04-30 | 2007-12-06 | オー・ツェー・エリコン・バルザース・アクチェンゲゼルシャフト | 誘電体基板に基づいて円板状の加工品を製造する方法、ならびにそのための真空処理設備 |
| JP2012256604A (ja) * | 2004-04-30 | 2012-12-27 | Oerlikon Solar Ag Truebbach | 誘電体基板に基づいて円板状の加工品を製造する方法、ならびにそのための真空処理設備 |
| US9881938B2 (en) | 2014-04-18 | 2018-01-30 | Japan Display Inc. | Substrate for display device and method for manufacturing display device |
| US9666836B2 (en) | 2014-05-13 | 2017-05-30 | Japan Display Inc. | Organic EL device |
| US10418423B2 (en) | 2014-05-13 | 2019-09-17 | Japan Display Inc. | Organic EL device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311040A (en) | Thin film transistor with nitrogen concentration gradient | |
| KR20020032586A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPS60217669A (ja) | 非晶質シリコン電界効果トランジスタ、その製法およびそれによつてアドレスされる液晶表示装置 | |
| JPS6272167A (ja) | 薄膜電界効果トランジスタ用のゲ−ト電極材料を沈積及び硬化する方法 | |
| KR0154817B1 (ko) | 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법 | |
| JPH10275775A (ja) | 半導体製造方法および液晶表示素子の製造方法 | |
| JP3625003B2 (ja) | 液晶表示基板 | |
| JPH11102907A (ja) | 半導体装置の製造方法および絶縁膜形成装置 | |
| JP3055782B2 (ja) | 薄膜トランジスタの製造方 | |
| JP3471082B2 (ja) | Ｃｖｄ装置の反応室のコーティング方法 | |
| JP2556550B2 (ja) | Ｎ▲上＋▼非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法 | |
| JP2003172949A (ja) | 表示装置用アレイ基板の製造方法 | |
| US6846427B2 (en) | Dry etching method and apparatus for use in the LCD device | |
| JPS63164A (ja) | 薄膜トランジスタの製造方法 | |
| JP3073675B2 (ja) | 半導体薄膜製造装置用トレイ | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| JPS6353929A (ja) | 半導体装置の製造方法 | |
| JPS5940684A (ja) | 表示パネル | |
| KR20040090302A (ko) | 박막트랜지스터 및 그 형성방법 | |
| JPH10335310A (ja) | 半導体素子の製造方法 | |
| JP2002333845A (ja) | 表示パネル用基板、その製造方法およびそれに用いる薄膜形成装置 | |
| JPH0442577A (ja) | 薄膜トランジスタ | |
| JP4643933B2 (ja) | プラズマ処理方法およびプラグ形成方法 | |
| JP2000164887A (ja) | 半導体装置 | |
| KR960002084B1 (ko) | 반도체 소자 제조방법 |