JPS6353929A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に係り、特に薄膜形成
工程に関する。

［従来技術およびその問題点］ 半導体装置の高集積化が進むにつれて、素子の微細化は
進む一方であり、微細パターンの形成を目指して研究が
進められている。

ところで、パターンの微細化に伴い、フォトリソ工程等
のバターニング技術の向上と共に均一で特性の良好な薄
膜の形成が重要なポイントとなってくる。

例えば、プラズマＣｖＤ法等によって基板上に薄膜を堆
積せしめる場合、特性の良好な膜を得るため、堆積に先
立ちあらかじめ酸、アルカリ溶液等を用いて基板を洗浄
した後、プラズマＣＶＤ装置内に設置するという方法が
とられている。

しかし、このような方法では、基板洗浄後の水洗、乾燥
、搬送、更にはプラズマｃｖｏｇｍ内の基板ホルダへの
取り付けといった工程中に基板表面に新たな汚染を招く
ことがあり、結果的には特性の良好な薄膜を得ることが
できなかった。

特に、この問題は、所定の素子領域の形成された半導体
基板内にコンタクト用の電極を形成する際に顕在化して
くる。

例えば、第５図に示す如く、ガラス基板１上にゲート電
極２、ゲート絶縁膜３、光導電体層４を順次積層せしめ
ると共に、光導電体層４上に窒化シリコン膜等からなる
上部絶縁膜５を形成し、この絶縁膜内に穿孔せしめられ
たコンタクトホールｈを介してソース・ドレイン電極６
．７を形成した逆スタガ型の薄膜トランジスタ（ＴＰＴ
）を形成するような場合、アルミニウム層等からなるソ
ース・ドレイン電極と水素化アモルファスシリコン層等
からなる光導電体層との間のコンタクト抵抗を低減する
ため、電極の形成に先立ち、オーミック接触形成＠８と
しての水素化アモルファスシリコンｎ＋層を形成してい
る。

この水素化アモルファスシリコンｎ＋層は、上部絶縁膜
５に対してコンタクト孔をフォトリソエツチング法によ
り穿孔した後に成膜されるが、そのままでは光導電体層
としての水素化アモルフ？スシリコン層の表面に生成さ
れる自然酸化膜Ｏ。

のためにコンタクト抵抗が増大してしまう。

そこで、通常はフッ酸緩衝液（ＢＨＦ）によって自然酸
化膜を除去するようにしている。

しかし、その後の水洗、乾燥、搬送工程を経る間に、再
び自然酸化膜が生成されてしまい、コンタクト抵抗の低
減は極めて困難な状況にあった。

また、ゲート絶縁膜はゲート電極のパターニング後に形
成されるが、同碌にパターニング工程および搬送工程に
おけるゲート電極表面の汚染Ｏに起因して、トランジス
タ特性が低下することもあった。

本発明は、前記実情に鑑みてなされたもので、Ｓ膜の形
成に先立ち、基板表面を清浄化し、膜特性の良好な薄膜
を形成することを目的、とする。

［問題点を解決するための手段コ そこで本発明では、薄膜の形成に先立ち、プラズマエツ
チング法により基板表面を清浄化するようにしている。

望ましくは、薄膜形成装置内で清浄化を行ない、真空を
破ることなく、引き続き薄膜を形成するようにする。

［作用］ 薄膜の形成に先立ち、基板表面にプラズマエツチングを
施すことにより、良好に基板表面が清浄化され、水洗、
乾燥工程を経ることもなく、引き続き薄膜形成工程に移
行することができるため新たな汚染を生じることもなく
、特性の良好な膜を得ることが可能となる。

また、薄膜形成装置内で清浄化を行なうようにすれば、
真空を破ることなく、引き続き薄膜を形成することがで
き、自然酸化膜の生成を完全に防止することが可能とな
る。

［実施例］ 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。

第１図（ａ）乃至（ｆ）は、本発明実施例の薄膜トラン
ジスタの製造工程図である。

まず、第１図Ｔａ）に示す如く、透光性のガラス基板１
上にクロム（Ｃｒ）薄膜を形成した後、これをフォトリ
ソエツチングによりパターニングし、ゲート電極２を形
成する。このとき、ゲート電極表面にはエツチングの残
漬や汚染等による残留物０がわずかに残ることがある。

次いで、プラズマＣＶＤ法により、ゲート絶縁膜３とし
ての窒化シリコン膜を形成する。このとき、第２図に示
すようなプラズマＣＶＤ装置を用いる。

この装置は、チャンバー１１内に相対向して第１および
第２の電極１２．１３を配設すると共に、該第１の電極
１２上に基板１４を載置し、マスフローコントローラ１
５によって制御しつつ、前記第２の電極表面に穿孔され
た多数個のガス供給口１６から原料ガスを供給するよう
にしたもので、高周波電源１７から前記第１および第２
の電極間に電圧を印加し、ガスプラズマを発生せしめ、
基板１４表面に薄膜を形成するようにしている。ここで
基板１４は、前記第１の電極１２に内蔵されたヒータ１
９によって適切な温度を維持できるようになっている。

ここで第１図（ｂ）に示す如く窒化シリコン膜の成膜に
先立ち、まず、前記プラズマＣＶＤ装置内に基板を設置
し、チャンバー内を真空排気した後、テトラフルオルメ
タン（ＣＦ４　）ガスと酸素（０２）ガスとの混合ガス
を導入しチャンバー内が所定圧力に到達した時該高周波
電源を作動せしめグロー放電を行なうことによりゲート
電極表面を軽くプラズマエツチングし、残留物０を除去
し表面の清浄化を行なう。このときのエツチング条件は
電力５０〜５００Ｗ１圧力０．１〜ＩＴｏｒｒとし、３
０秒〜５分間エツチングを続行した。

この後、前記混合ガスの供給および高周波電源の作動を
停止し再びチャンバー内を真空排気し窒素ガスでパージ
する。そしてチャンバー内を更に高真空に排気し、基板
１４を所定温度に加熱した後、チャンバー内にシラン（
Ｓｉト１４）とアンモニア（ＮＨ３）との混合ガスを供
給し通常のプラズマＣＶＤ法で窒化シリコン膜３を成膜
づる（第１図（Ｃ））。

更に続いて、第１図ｆｄ）に示す如く、プラズマＣＶＤ
法により光４電体層４として水素化アモルファスシリコ
ン１層を形成する。

そして、第１図ｆｅ）に示す如く、プラズマＣＶＤ法に
より上部絶縁膜５として窒化シリコン膜を形成し、フォ
トリソ法によりソース・ドレイン領域へのコンタクト孔
りを穿孔する。このとき、コンタクト孔り内にはわずか
に自然酸化膜０゛が生成されることがある。

この後、第１図（ｆ）に示す如く再び前記プラズマＣＶ
Ｄ装置内に基板を設置し、前記と同様にプラズマエツチ
ングにより表面の清浄化を行ない、水素化アモルファス
シリコンｉ層表面の自然酸化膜０°を除去する。

続いて第１図（（］）に示す如くガスを切り換えてオー
ミック接触形成層８としての水素化アモルファスシリコ
ンｎ＋層を形成する。

そして、第１図（ｈ）に示す如く該水素化アモルファス
シリコンｎ＋層のパターニングを行なった後、最後に、
アルミニウム層からなるソース・ドレイン電極６，７を
形成づる。

このようにして形成された薄膜トランジスタは、表面が
清浄化されたゲート電極上にゲート絶縁膜が形成されて
いるため、スレシホルド電圧が安定しており、高いＯＮ
電流を得ることができる。

また、上部絶縁膜へのコンタクト孔りの穿孔後、プラズ
マクリーニングにより水素化アモルファスシリコンｉ層
表面の自然酸化膜を除去した後、水素化アモルファスシ
リコンｎ＋層を形成するようにしているため、コンタク
ト抵抗を低減され、良好なトランジスタ特性をもつ薄膜
トランジスタが提供される。

第３図に、この薄膜トランジスタと従来例の薄膜トラン
ジスタの電流−電圧特性曲線を示す。たて軸は、ドレイ
ン電流（μＡ）、横軸はドレイン電圧（Ｖ）を示すもの
とし、ここでソースは接地されているものとする。図中
、実線Ａ１．Ａ２゜Ａ３は、夫々ゲート電圧■。＝２０
Ｖ、１５Ｖ。

１０Ｖのときの本発明実施例の薄膜トランジスタの電流
−電圧特性を示し、破線８１．Ｂ２．Ｂ３は、大々ゲー
ト電圧Ｖ６＝２０Ｖ、１５Ｖ、１０■のときの従来例の
薄膜トランジスタの電流−電圧特性を示す。この図から
も、本発明実施例の薄膜トランジスタは従来例に比べて
ＯＮ電流の増大をはかることができることがわかる。

このように、本発明実施例によれば、何ら特性の装置を
付加することなく極めて容易に特性の良好な薄膜トラン
ジスタを得ることができる。

なお、量産工程において、本発明を実施する場合には、
例えば、第４図に示す如く、基板を清浄化するための清
浄化室１００と、窒化シリコン膜等の薄膜を成膜するた
めの成膜室１０１と、成膜された基板を排出するための
排出室１０２とをドアバルブ１０３を介して１列に配列
し、順次基板を各￥に搬送しつつ工程を完了するように
したインライン型のＣＶＤ装置を用いるようにすれば、
生産性が大幅に向上する。

また、実施例では、薄膜トランジスタの製造工程につい
て説明したが、薄膜トランジスタに限定されることなく
、薄膜形成工程を含む他の半導体装置の形成工程にも有
効であることはいうまでもない。

また、本発明は、プラズマＣＶＤ法による薄膜形成工程
においては、何ら特別な工程を付加することなくガスの
切り換えのみで極めて容易に良好な薄膜を得ることがで
きるが、プラズマＣＶＤ法以外の薄膜形成方法にも適用
可能である。

［効果］ 以上説明してきたように、本発明によれば、薄膜の形成
に先立ち、プラズマエツチング法により基板表面を清浄
化するようにしているため、容易に膜特性の良好な薄膜
を得ることができる。

【図面の簡単な説明】

第１図（ａ）乃至（ｈ）は、本発明実施例の薄膜トラン
ジスタの製造工程を示す図、第２図は、プラズマＣＶＤ
装置を示す図、第３図は本発明および従来例の薄膜トラ
ンジスタの電流−電圧特性を示す比較図、第４図は、量
産工程で用いられるＣＶＤ装置を示す図、第５図は薄膜
トランジスタの構造例を示す図である。 １・・・基板、２・・・ゲート電極、３・・・ゲート絶
縁膜、４・・・光導電体層、５・・・上部絶縁膜、６・
・・ソース電極、７・・・ドレイン電極、８・・・オー
ミック接触形成層、１１・・・チャンバー、１２・・・
第１の電極、１３・・・第２の電極、１４・・・基板、
１５・・・マスフローコントローラ、１６・・・ガス供
給口、１７・・・高周波電源、１８・・・排気系、１９
・・・ヒータ、１００・・・清浄室、１０１・・・成膜
室、１０２・・・排出室、１０３・・・ドアパルプ。 第１図（Ｑ） 第１図（ｂ） 第１図（Ｃ） 第１図＜ｄ） 第１図（ｅ） 第１図（９） 第１図（ｈ） 第２図 第４図 第５図

Claims (2)

【特許請求の範囲】
1. （１）基板表面への薄膜形成工程を含む半導体装置の製
   造方法において、 前記薄膜形成工程に先立ち、プラズマエッチング法によ
   り基板表面を清浄化する清浄化工程を含むことを特徴と
   する半導体装置の製造方法。
2. （２）前記薄膜形成工程はプラズマＣＶＤ工程であり、 前記清浄化工程の後、同一チャンバー内で真空を破るこ
   となく引き続き薄膜形成を行なうようにしたことを特徴
   とする特許請求の範囲第（１）項記載の半導体装置の製
   造方法。