JP2003282591A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JP2003282591A
JP2003282591A JP2002087569A JP2002087569A JP2003282591A JP 2003282591 A JP2003282591 A JP 2003282591A JP 2002087569 A JP2002087569 A JP 2002087569A JP 2002087569 A JP2002087569 A JP 2002087569A JP 2003282591 A JP2003282591 A JP 2003282591A
Authority
JP
Japan
Prior art keywords
etching
silicon oxide
plasma
oxide film
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002087569A
Other languages
English (en)
Other versions
JP4053326B2 (ja
Inventor
Akihiro Takami
見 明 宏 高
Arichika Ishida
田 有 親 石
Yuki Matsuura
浦 由 紀 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002087569A priority Critical patent/JP4053326B2/ja
Publication of JP2003282591A publication Critical patent/JP2003282591A/ja
Application granted granted Critical
Publication of JP4053326B2 publication Critical patent/JP4053326B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 歩留まりが高い薄膜トランジスタの製造方法
を提供する。 【解決手段】 シリコン層上のシリコン酸化膜へのコン
タクトホール形成工程において、高速エッチングと、選
択エッチングと、の間に酸素プラズマ処理を行う。ま
た、シリコン層上のシリコン酸化膜へのコンタクトホー
ル形成工程の最終工程において、所定の分圧の酸素ガス
の雰囲気中にプラズマを立てて基板を基板ステージから
デチャックする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
の製造方法に関する。
【0002】
【従来の技術】近年、液晶表示装置などでは、非晶質シ
リコンを活性層に用いたトランジスタに代わり、高移動
度の多結晶シリコンを活性層に用いた薄膜トランジスタ
が用いられている。この薄膜トランジスタを図10に示
す。ガラス基板500上には、多結晶シリコンからなる
活性層520が形成されている。活性層520は、ソー
ス・ドレイン領域521、523、チャネル領域52
2、を含む。この活性層520上には、シリコン酸化膜
からなるゲート絶縁膜540が形成されている。このゲ
ート絶縁膜540上の一部には、ゲート電極551が形
成され、このゲート電極551上にはシリコン酸化膜か
らなる層間絶縁膜560が形成されている。シリコン酸
化膜560、540の一部には、エッチングによりコン
タクトホールが形成される。このエッチングには、RI
Eと呼ばれるリアクティブ・イオン・エッチング装置が
多く用いられている。特に、プラズマ生成のための電圧
と、イオンを引き込むための電圧と、が分離した2週波
の電源を持つリアクタが用いられることが多い。誘導結
合型やECRプラズマもこの間かに入る。そして、この
エッチングにより形成されたコンタクトホールを介し
て、電極571、572が形成される。なお、後述のよ
うに、図10はコンタクトホールの形成が不十分な状態
を示している。
【0003】上記活性層520は、通常、基板500上
に非晶質シリコンを成膜した後、ビームアニールにより
多結晶化して形成される。このため、ビームアニールが
容易なように、活性層520は50nm前後の薄膜にさ
れる。このように活性層520が薄膜であるため、上記
トランジスタのコンタクトホールの形成では、活性層5
20に対するエッチング速度がシリコン酸化膜(絶縁
膜)560、540に対するエッチング速度よりも遅い
選択エッチングを行う必要がある。
【0004】上記の選択エッチングには、炭素およびフ
ッ素を含むエッチングガスを用いたプラズマエッチング
が用いられる。これらのエッチングガスを用いると、炭
素主体の重合膜によるデポジションと、プラズマで生成
したフッ素ラジカルによるエッチングと、の競争反応に
よって反応が進行する。膜中に酸素を含むシリコン酸化
膜560、540をエッチングしている間は、膜からの
酸素供給によって炭素主体の重合膜が酸素と結合して二
酸化炭素などとなり、デポジションが進行しにくくな
る。このため、エッチング速度が速くなる。これに対
し、多結晶シリコン層520をエッチングしようとする
と、膜中からの酸素供給が無いために、デポジションが
優勢となる。このため、エッチング速度が遅くなる。こ
のようにして、選択エッチングが行われる。なお、この
選択エッチングでは、選択比を高めるために、圧力、温
度等を適切な条件に調整している。
【0005】
【発明が解決しようとする課題】しかし、上記の選択エ
ッチングは、エッチング速度が遅かった。このため、エ
ッチングの最初から最後まで選択比が高い条件にする
と、エッチング時間が長くなりすぎてしまい、生産性が
低下するという問題が生じた。
【0006】そこで、生産性を向上させるため、エッチ
ングを、高速エッチング工程と、選択エッチング工程
と、の2段階に分ける方法も考えられている。この方法
では、例えば、層間絶縁膜560を選択比を無視した条
件で高速エッチングし、ゲート絶縁膜540を選択比が
高い条件で選択エッチングする。
【0007】しかしながら、エッチングを2段階に分け
ると、歩留まりが低下するという問題が生じてしまっ
た。すなわち、例えば上述した2周波の電源をもつリア
クタにおいては、1段階目の高速エッチングと、2段階
目の選択エッチングと、の間は排気・調圧を行うため
に、一旦、プラズマ生成のための電圧と、イオンを引き
込むための電圧と、をオフにする。そして、2段階目の
選択エッチング開始時に、これらをオンにする。もっと
も、これらをオンにする際には、マッチングを安定化さ
せるため、プラズマ生成のための電圧をオンした後、あ
る時間差をおいてイオンを引き込むための電圧をオンさ
せる必要がある。ところが、この時間差の間は、エッチ
ングレートが非常に遅く、デポジションが優勢になって
おり、フロロカーボンがゲート絶縁膜540上に付着し
てしまう。そして、この間のデポジションのレートが全
体的に増加したり、もしくはレートの分布が悪くなり局
所的にデポジションのレートが大きくなると、そのデポ
ジションのレートが大きくなった場所において、後にイ
オンを引き込むための電圧をオンさせてからのゲート絶
縁膜540のエッチングレートが大きく減少してしま
う。その結果、図10のように、局所的にゲート絶縁膜
540のエッチング残りが生じ、電極571、572の
コンタクトが取れなくなり、歩留まりが低下してしま
う。
【0008】このように、従来、薄膜トランジスタの製
造方法では、生産性が高く、かつ、歩留まりが高い製造
方法を得ることは困難であると考えられていた。
【0009】本発明はかかる課題の認識に基づくもの
で、その目的は、生産性と歩留まりが高い薄膜トランジ
スタの製造方法を提供することである。
【0010】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、シリコンからなる活性層上に形成され
た絶縁膜としてのシリコン酸化膜にコンタクトホールを
形成するコンタクトホール形成工程を備える薄膜トラン
ジスタの製造方法であって、前記コンタクトホール形成
工程が、少なくとも炭素とフッ素を含むエッチングガス
を用いて、前記シリコン酸化膜に対するエッチング速度
が速い条件で、前記シリコン酸化膜の第1段階のプラズ
マエッチングを行う高速エッチング工程と、前記高速エ
ッチング工程後、所定の分圧の酸素を含む雰囲気でプラ
ズマを立てる酸素プラズマ処理工程と、前記酸素プラズ
マ処理工程後、炭素とフッ素を含むエッチングガスを用
いて、前記シリコン酸化膜に対するエッチング速度が前
記高速エッチング工程よりも遅く、前記シリコン酸化膜
に対するエッチング速度が前記活性層に対するエッチン
グ速度よりも速い条件で、前記シリコン酸化膜の第2段
階のプラズマエッチングを行う選択エッチング工程と、
を有することを特徴とする。
【0011】また、本発明の薄膜トランジスタの製造方
法によれば、シリコンからなる活性層上に形成された絶
縁膜としてのシリコン酸化膜にコンタクトホールを形成
するコンタクトホール形成工程を備える薄膜トランジス
タの製造方法であって、前記コンタクトホール形成工程
が、炭素とフッ素を含むエッチングガスを用いて、前記
シリコン酸化膜に対するエッチング速度が前記活性層に
対するエッチング速度よりも8倍以上速い条件で、前記
シリコン酸化膜のプラズマエッチングを行う選択エッチ
ング工程を含み、前記選択エッチング工程の直前の工程
におけるプラズマ放電を、所定の分圧の酸素を含む雰囲
気で終わることを特徴とする。
【0012】また、本発明の薄膜トランジスタの製造方
法によれば、シリコンらなる活性層とシリコン酸化膜と
が順次形成された基板を、プラズマエッチング装置の基
板ステージ上に配置する工程と、処理室にプラズマを生
成した状態で、前記基板ステージにプラスの直流電圧を
印加して、前記基板を前記ステージに吸着するチャッキ
ング工程と、炭素とフッ素を含むエッチングガスを用い
たプラズマエッチングにより前記活性層上の前記シリコ
ン酸化膜にコンタクトホールを形成する工程と、処理室
にプラズマを生成した状態で、所定の分圧の酸素を含む
雰囲気で、前記ステージの直流電圧を切り、前記基板を
前記基板ステージから離すデチャック工程と、を順次繰
り返して複数の基板にコンタクトホールを形成すること
を特徴とする。
【0013】
【発明の実施の形態】以下、図面を参照にしつつ、本発
明の第1および第2の実施の形態の薄膜トランジスタの
製造方法について説明する。第1の実施の形態の特徴の
1つは、多結晶シリコン層上のシリコン酸化膜にコンタ
クトホールを形成する工程において、高速エッチング工
程と選択エッチング工程との2段階のエッチングを行
い、さらにこの2段階のエッチングの間に酸素プラズマ
処理工程を設けた点である。これにより、生産性と歩留
まりが高い製造方法を提供することができる。第2の実
施の形態では、コンタクトホール形成終了後の基板のデ
チャック工程を酸素雰囲気中で行う方法について説明す
る。これにより、薄膜トランジスタの歩留まりをさらに
高くすることができる。
【0014】(第1の実施の形態)図1は、本発明の第
1の実施の形態の薄膜トランジスタを示す断面図であ
る。ガラス基板100上には、アンダーコート層110
を介して、多結晶シリコンからなる活性層120が形成
されている。この活性層は、50nmの薄膜である。こ
の活性層120は、n型不純物イオンが注入されたソー
ス領域121及びドレイン領域123と、これに挟まれ
低濃度のp型不純物イオンが注入されたチャネル領域1
22と、を含む。ソース領域121及びドレイン領域1
23の幅は、10μmである。この活性層120は、シ
リコン酸化膜からなる膜厚100nmのゲート絶縁膜1
40で覆われている。このゲート絶縁膜140上の一部
には、ゲート電極151が形成され、このゲート電極1
51は、シリコン酸化膜からなる膜厚600nmの層間
絶縁膜160で覆われている。この層間絶縁膜160お
よびゲート絶縁膜140にはコンタクトホールが形成さ
れ、このコンタクトホールを介して、ソース121、ド
レイン123に接するソース電極171、ドレイン電極
172が形成されている。なお、図1では、説明をし易
くするため、倍率を変えて示している。
【0015】次に、図1の薄膜トランジスタの製造方法
を、図2〜図8を参照にして説明する。本実施形態の薄
膜トランジスタの製造方法の特徴の1つは、図5〜図7
のコンタクトホール形成工程に着目した点であるが、こ
のコンタクトホール形成工程について詳細に説明する前
に、まず、薄膜トランジスタの製造方法の全体について
説明する。なお、この製造方法では、400mm×50
0mmの大型基板上に多数の薄膜トランジスタを製造し
ているが、図2〜図8は、このうちの1つの薄膜トラン
ジスタを拡大した断面図である。
【0016】(1)まず、図2から分かるように、ガラ
ス基板100上に、CVD法により、アンダーコート層
110を介して、膜厚50nmの非晶質シリコン薄膜を
形成する。そして、この非晶質シリコン薄膜にボロンを
低濃度に注入した後、この非晶質シリコンを、エキシマ
レーザーアニール法により多結晶化し、フォトリソグラ
フィ工程により島状にエッチング加工して、活性層(多
結晶シリコン層)120を形成する。次に、この活性層
120上に、膜厚100nmのゲート絶縁膜(シリコン
酸化膜)140を形成し、このゲート絶縁膜140上に
ゲート電極151を形成する。その後、このゲート電極
151をマスクとして、PHをソースガスとして、活
性層120のチャネル122を除く部分にリンを注入
し、ソース121、ドレイン123を形成する。そし
て、CDV法により、膜厚600nmの層間絶縁膜(シ
リコン酸化膜)160を被着する。
【0017】(2)次に、図3に示すように、層間絶縁
膜160上に、マスクとなるレジストRを約1〜2μm
の厚さで形成する。
【0018】(3)次に、図4に示すように、フォトリ
ソグラフィー工程により、レジストRを所定の形状にパ
ターニングし、開口Mを形成する。
【0019】(4)次に、コンタクトホール形成工程を
行う。すなわち、まず、図4の基板100を、プラズマ
エッチング装置の基板ステージ(後述の図9の202)
に設置する。そして、図5に示すように、第1段階のプ
ラズマエッチングによりシリコン酸化膜160を500
nmエッチングする。この第1段階でのエッチングは、
シリコン酸化膜4の下地である多結晶シリコン層3との
選択比を無視し、エッチングレートが大きくなるような
高速エッチングとする。エッチングレートは、例えば、
500nm/min〜600nm/minである。な
お、レジストR上には、フロロカーボンCFが堆積す
る。
【0020】(5)次に、第1の酸素プラズマ処理を行
う。すなわち、図5の状態で、分圧2.6Pa(20m
Torr)の酸素雰囲気にて30秒のプラズマ放電を行
う。
【0021】(6)次に、図6に示すように、第2段階
のプラズマエッチングによりシリコン酸化膜160、1
40をエッチングする。エッチングレートは、第1段階
のエッチングよりも遅く、例えば200nm/minで
ある。この第2段階のエッチングでは、エッチングが進
行しすぎて薄膜の活性層120までエッチングされてし
まうことを防止する必要がある。このため、シリコン酸
化膜160、140のエッチング速度に比べて活性層3
のエッチング速度が遅くなるような条件にし、選択エッ
チングを行う。選択エッチング終了後は、後述のよう
に、活性層120上、レジストR上、にフロロカーボン
CFが堆積する。
【0022】(6)次に、図7に示すように、コンタク
トホールH形成と同一エッチングチャンバー内で、第2
の酸素プラズマ処理を行い、フロロカーボンCFを除去
する。
【0023】(7)次に、基板100をエッチング装置
の基板ステージ(後述の図9の202)から外し、コン
タクトホール形成工程を終了させる。
【0024】(8)次に、図8に示すように、レジスト
Rを有機アルカリ溶液で取り除く。その後、ソース・ド
レイン電極171、172となる導電層としてモリブデ
ンとアルミニウムの積層膜をスパッタ法により成膜す
る。そしてこの積層膜をパターニングして、図1の薄膜
トランジスタが完成する。
【0025】以上説明した薄膜トランジスタの製造方法
では、図5〜図7で、プラズマエッチングを用いたコン
タクトホール形成工程を行っている。本実施形態は、こ
のコンタクトホール形成工程に着目している。そこで、
以下、このコンタクトホール形成工程について詳細に説
明する。
【0026】図9は、本実施形態のコンタクトホール形
成工程に用いるプラズマエッチング装置である。図9の
装置は、イオン引き込み電源208を有する誘導結合型
プラズマエッチング装置である。この装置を用いて、図
5〜図7のコンタクトホール形成工程を、以下のように
行う。
【0027】(1)まず、シリコンからなる活性層12
0と、シリコン酸化膜140、160と、が順次形成さ
れた図4の基板100を、処理室201の基板ステージ
202上にセットし、プラズマ生成のための電圧205
をオンにする。そして、基板100の下部に位置する電
極202にプラスのDC電圧を印加し、この電極202
にプラスの電位を発生させ、基板100にプラズマ中の
電子をクーロン力に寄り引き寄せることにより、基板1
00を基板ステージ202に吸着、固定して、基板10
0のチャッキングを行う。このチャキング方法は、クラ
ンピング圧力が基板100全体に均等にかかるため、本
実施形態のように基板100が大型化した際において
も、加工中での基板100の冷却効果が高く、基板10
0の温度分布を小さくでき、加工精度を上げられる。こ
のチャキング後、図5に示す第1段階のエッチングを行
う。この第1段階のエッチングでは、まず、CFガス
からなるエッチングガスを、ガスノズル203から処理
室内に導入する。次に、ガスを流した状態で、排気口2
04に設けられたプレッシャーコントロールバルブ20
4Aを調整して、処理室内を所定の圧力になるように調
整する。そして、上部RF電源205からコイル206
にRF電力を印加して、誘電体窓206を介して、処理
室内にプラズマを生成する。また、イオンを引き込む電
源208からも、RF電力を印加する。この状態で所定
の時間プラズマエッチングを行い、図5のように、膜厚
600nmのシリコン酸化膜160を500nmエッチ
ングする。前述のように、この第1段階では、エッチン
グ条件として、シリコン酸化膜160、140の下地で
ある多結晶シリコン層120との選択比を無視し、エッ
チング速度が速くなるような条件を用いる。第1段階の
エッチング終了後は、プラズマ生成のための電圧20
5、イオンを引き込む電圧208を一旦オフにする。
【0028】(2)次に、処理室201内で所定の排
気、調圧を行った後、プラズマ生成のための電圧20
5、イオンを引き込む電圧208を再びオンにし、図5
の状態で、第1の酸素プラズマ処理を行う。これらをオ
ンにする際には、マッチングを安定化させるため、プラ
ズマ生成のための電圧205をオンした後、ある時間差
をおいてイオンを引き込むための電圧208をオンさせ
る。その後、図5の状態で、分圧2.6Pa(20mT
orr)の酸素雰囲気にて30秒のプラズマ放電を行
う。この第1の酸素プラズマ処理が、本実施形態の特徴
の1つである。第1の酸素プラズマ処理終了後は、プラ
ズマ生成のための電圧205、イオンを引き込む電圧2
08を再度オフにする。
【0029】(3)次に、処理室201内で所定の排
気、調圧を行った後、プラズマ生成のための電圧20
5、イオンを引き込む電圧208を再びオンにし、図6
に示すように、第2段階のエッチングを行う。この第2
段階のエッチングでは、CHFガスと、Hガス
と、Arガスと、を2:2:1で混合させたエッチング
ガスを用いて、シリコン酸化膜160、140をプラズ
マエッチングする。この第2段階のエッチングは、活性
層120が50nmの薄膜であるので、シリコン酸化膜
160、140のエッチング速度に比べて活性層3のエ
ッチング速度が遅くなるような条件、つまり選択比が高
い条件でなければならない。この第2段階のエッチング
中の圧力は、高すぎると、基板100上にて全体的にデ
ポジションのレートが上がるだけでなく、デポジション
のレートの分布が悪くなり局所的にデポジションのレー
トが上がりやすくなるため、局所的に多結晶シリコン1
20上にてシリコン酸化膜140が残りやすくなる。ま
た、圧力が低すぎるとデポジションのレートが下がるた
め、多結晶シリコン120に対するシリコン酸化膜14
0のエッチングの選択比が下がり、オーバーエッチング
により多結晶シリコン120を打ち抜きやすくなる。こ
のため、ここでは、第2段階のエッチング中の圧力は1
Pa(8mTorr)とした。この条件では、選択比は
約10となった。
【0030】この第2段階のエッチングのエッチング時
間は、削れて生成したガスのプラズマ発光をモニター
し、エッチングの終点(エッチングすべきシリコン酸化
膜140無くなった時点)を検出して調整する。このエ
ッチング時間は、面内分布を考慮して、最もエッチング
速度が遅くなる部分でもエッチング残りが無いように、
エッチング開始から最もエッチング速度が速い部分でエ
ッチングの終点が検出されるまでの時間の1.3倍の時
間とする。この時、最もエッチング速度が速い部分の多
結晶シリコン層120は、図6のように、50nm中、
約20nm削れる。
【0031】上記のように、図6の第2段階のエッチン
グでは、フロロカーボンを堆積させながらエッチングを
進行させる。このため、コンタクトホールH形成後、図
6に示すように、活性層120上、レジストR上、にフ
ロロカーボンCFが堆積する。
【0032】(4)次に、第2段階のエッチング終了
後、プラズマ生成のための電圧205、イオンを引き込
む電圧208を一旦オフにする。そして、処理室201
内で所定の排気、調圧を行った後、プラズマ生成のため
の電圧205、イオンを引き込む電圧208を再びオン
にし第2の酸素プラズマ処理を行う。この第2の酸素プ
ラズマ処理により、コンタクトホールH内の多結晶シリ
コン層120上やレジストR上に堆積したフロロカーボ
ンCF(図5)を除去する。この際、フロロカーボンか
ら生成するフッ素ラジカルにより多結晶シリコン120
が削れて消失しないように処理時間は30秒程度にとど
める。第2の酸素プラズマ処理終了後は、プラズマ生成
のための電圧205、イオンを引き込む電圧208をオ
フにする。
【0033】(5)次に、処理室201内で所定の排
気、調圧を行った後、プラズマ生成のための電圧205
を再びオンにし、デチャック工程を行う。すなわち、ア
ルゴンなどの不活性ガスによるプラズマ中に図7の基板
100をさらしながら、基板ステージ202のDC電圧
を切る。これにより、基板100から電子がプラズマ中
に逃げ、基板100が基板ステージ202からデチャッ
クされる。
【0034】以上説明した本実施形態の薄膜トランジス
タの製造方法では、図5の第1段階のエッチングとし
て、高速エッチングを行ったので、製造時間を短くし、
生産性を高くすることができる。また、図6の第2段階
のエッチングとして、選択比が高い選択エッチングを行
ったので、活性層120の削れ過ぎを防止し、薄膜トラ
ンジスタの信頼性を高くすることができる。
【0035】さらに、本実施形態の薄膜トランジスタの
製造方法では、図5の第1段階の高速エッチングと、図
6の第2段階の選択エッチングと、の間に第1の酸素プ
ラズマ処理工程を設けたので、第2段階の選択エッチン
グのエッチング速度の面内分布を減らすことができる。
この結果、シリコン酸化膜140のエッチング残りを減
らして、歩留まりを高くすることができる。この理由に
ついて、本発明者は、以下のように解析している。
【0036】すなわち、上記の第1の酸素プラズマ処理
により、処理室201内に付着したフロロカーボンの表
面層が取り除かれ、さらに、残ったフロロカーボン膜の
表面も酸化される。この状態でフロロカーボンのデポジ
ションが優勢となるCFラジカルおよびCFラジカル
リッチな条件で放電すると、これらのラジカルの一部が
処理室201の内壁付近で酸化されるため、基板100
条に堆積するフロロカーボンが減少する。このため、第
1の酸素プラズマ処理を追加することによって、第2段
階の選択エッチングの初めにおこる、プラズマ生成のた
めの電圧205はオンしたが放電を安定化させるために
イオンを引き込むための電圧208はオフになっている
時間におけるフロロカーボンのデポジションに、CFラ
ジカルおよびCFラジカルが処理室201の内壁で酸
化される分だけ時間遅れが生じる。その結果、基板10
0表面に付着するフロロカーボンの量が減少し、局所的
に多結晶シリコン120上にシリコン酸化膜140が残
ることがなくなる。このようにして、歩留まりが高くな
る。
【0037】しかしながら、プラズマエッチング工程の
途中で酸素プラズマ処理を行うのは通常の技術者にとっ
て思いもよらぬことである。なぜなら、酸素プラズマ処
理はレジストRにダメージを与えるおそれがあるからで
る。しかし、本発明者は、さまざまな実験を繰り返した
結果、適当な圧力で酸素プラズマ処理を行えば、レジス
トRへのダメージが少なくなることを知得し、本発明を
なすに至った。すなわち、本発明者の実験によれば、分
圧を5.0Pa以下、好ましくは4.0Pa以下とすれ
ば、レジストRにダメージが発生しにくく、コンタクト
ホールHの形状に大きなずれが発生しないことが分かっ
た。また、本発明者の実験によれば、分圧を0.4Pa
以上、好ましくは0.6Pa以上、さらに好ましくは約
2.6Paにするとエッチング速度の面内部分が良くな
り、歩留まりを高くする効果が大きくなった。
【0038】以上から、第1段階の高速エッチング工程
と、第2段階の選択エッチング工程と、の間に、0.4
Pa以上5.0Pa以下、好ましくは0.6Pa以上
4.0Pa以下、さらに好ましくは約2.6Paの分圧
の酸素を含む雰囲気でプラズマを立てる酸素プラズマ処
理工程を設けることで、歩留まりを高くすることができ
ることが分かった。
【0039】また、上記の酸素プラズマ処理工程と同様
の効果は、第1段階の高速エッチング工程の最後におけ
る放電が、酸素分圧が0.4Pa以上5.0Pa以下、
好ましくは0.6Pa以上4.0Pa以下、さらに好ま
しくは約2.6Paになるような条件で行われていれ
ば、得ることができた。この理由は、上記の酸素プラズ
マ処理工程と同様であると解析される。
【0040】以上説明した第1の実施の形態では、図6
の選択エッチングの選択比を10としたが、本発明者の
実験によれば、選択比を8以上にした場合には、歩留ま
りを高くする効果が特に大きくなった。
【0041】また、本発明者の実験によれば、上述のコ
ンタクトホール形成工程が、炭素とフッ素を含むエッチ
ングガスを用いて選択比が8以上の条件でシリコン酸化
膜140、160のプラズマエッチングを行う選択エッ
チング工程を含み、この選択エッチング工程の直前の工
程におけるプラズマ放電を、上記の所定の分圧の酸素を
含む雰囲気で終わるようにすれば、本実施形態と同様の
効果が得られることが分かった。
【0042】(第2の実施の形態)第2の実施の形態の
薄膜トランジスタの製造方法の特徴の1つは、前述のコ
ンタクトホール形成工程において、コンタクトホール形
成後(図7)、基板100を基板ステージ202(図
9)からデチャックする工程を、所定の分圧の酸素ガス
の雰囲気中にプラズマを立てて行った点である。本発明
者の実験によれば、このように酸素雰囲気中でデチャッ
ク工程を行うことで、薄膜トランジスタの歩留まりをさ
らに高くすることができる。
【0043】すなわち、本発明者の実験によれば、図9
のプラズマエッチング装置を用いて複数の基板に順次コ
ンタクトホールを形成する場合、1枚前にコンタクトホ
ールを形成した基板を酸素ガス雰囲気中でプラズマを立
ててデチャックすると、次の基板100のコンタクトホ
ール形成時のエッチングレートの面内分布が少なくなっ
た。この結果、シリコン酸化膜140のエッチング残り
を無くし、歩留まりを高くすることができた。本発明者
の実験によれば、このデチャック時の酸素の分圧を0.
4Pa以上5.0Pa以下、好ましくは0.6Pa以上
4.0Pa以下、さらに好ましくは約2.6Paにする
と、特に歩留まりを高くすることができた。これは、デ
チャック工程を酸素雰囲気中で行うことにより、処理室
201(図9)の壁面に付着したフロロカーボンの表面
を酸化し、このフロロカーボンの影響を次の製造ロット
で少なくすることができるからと解析される。
【0044】これに対し、通常のデチャック工程は、第
1の実施の形態のように、アルゴン等の不活性ガス中で
行われる。これは、酸素のような活性ガス中でデチャッ
クを行うと、コンタクトホールH形成後の基板100
(図9)に何らかの悪影響を与えるおそれがあると考え
られていたからである。しかしながら、本発明者の実験
によれば、懸念されたような悪影響は特に生じなかっ
た。この理由について、本発明者は、デチャック工程で
はイオンを引き込むための電源208がオフであるた
め、基板100に対する影響が少なくなるからであると
考えている。
【0045】以上説明した第2の実施の形態では、コン
タクトホール形成工程で、高速エッチング(図5)と選
択エッチング(図6)との2段階のエッチングを行う場
合について説明したが、2段階に分けずにエッチングを
行う場合でも、歩留まりを高くする効果が得られた。
【0046】
【発明の効果】本発明の薄膜トランジスタの製造方法に
よれば、シリコン層上のシリコン酸化膜へのコンタクト
ホール形成工程において、高速エッチングと、選択エッ
チングと、の間に酸素プラズマ処理を行ったので、歩留
まりを高くすることができる。また、本発明の薄膜トラ
ンジスタの製造方法によれば、シリコン層上のシリコン
酸化膜へのコンタクトホール形成工程の最終工程におい
て、所定の分圧の酸素ガスの雰囲気中にプラズマを立て
て基板を基板ステージからデチャックしたので、歩留ま
りを高くすることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の薄膜トランジスタ
を示す図。
【図2】本発明の第1の実施の形態の薄膜トランジスタ
の製造方法を示す図。
【図3】本発明の第1の実施の形態の薄膜トランジスタ
の製造方法を示す図で、図2に続く図。
【図4】本発明の第1の実施の形態の薄膜トランジスタ
の製造方法を示す図で、図3に続く図。
【図5】本発明の第1の実施の形態の薄膜トランジスタ
の製造方法を示す図で、図4に続く図。
【図6】本発明の第1の実施の形態の薄膜トランジスタ
の製造方法を示す図で、図5に続く図。
【図7】本発明の第1の実施の形態の薄膜トランジスタ
の製造方法を示す図で、図6に続く図。
【図8】本発明の第1の実施の形態の薄膜トランジスタ
の製造方法を示す図で、図7に続く図。
【図9】本発明の第1の実施の形態の薄膜トランジスタ
のコンタクトホール形成工程に用いるプラズマエッチン
グ装置を示す図。
【図10】従来の薄膜トランジスタを示す図。
【符号の説明】
100 基板 120 活性層(半導体薄膜) 140 ゲート絶縁膜(シリコン酸化膜) 160 層間絶縁膜(シリコン絶縁膜) 201 処理室 202 基板ステージ H コンタクトホール R レジスト
フロントページの続き (72)発明者 松 浦 由 紀 埼玉県深谷市幡羅町一丁目9番地2 株式 会社東芝深谷工場内 Fターム(参考) 5F004 AA03 BB22 CA01 CA02 CB02 CB15 DA00 DA01 DA23 DA24 DA26 DB03 EA13 EA28 EB01 EB03 5F110 AA26 BB01 CC02 DD02 DD11 FF02 GG02 GG13 GG25 GG32 GG44 GG52 HJ01 HJ13 HL03 HL04 HL11 HL23 NN04 NN23 NN35 PP03 QQ04 QQ30

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】シリコンからなる活性層上に形成された絶
    縁膜としてのシリコン酸化膜にコンタクトホールを形成
    するコンタクトホール形成工程を備える薄膜トランジス
    タの製造方法であって、前記コンタクトホール形成工程
    が、 少なくとも炭素とフッ素を含むエッチングガスを用い
    て、前記シリコン酸化膜に対するエッチング速度が速い
    条件で、前記シリコン酸化膜の第1段階のプラズマエッ
    チングを行う高速エッチング工程と、 前記高速エッチング工程後、所定の分圧の酸素を含む雰
    囲気でプラズマを立てる酸素プラズマ処理工程と、 前記酸素プラズマ処理工程後、炭素とフッ素を含むエッ
    チングガスを用いて、前記シリコン酸化膜に対するエッ
    チング速度が前記高速エッチング工程よりも遅く、前記
    シリコン酸化膜に対するエッチング速度が前記活性層に
    対するエッチング速度よりも速い条件で、前記シリコン
    酸化膜の第2段階のプラズマエッチングを行う選択エッ
    チング工程と、 を有することを特徴とする薄膜トランジスタの製造方
    法。
  2. 【請求項2】前記選択エッチング工程における、前記シ
    リコン酸化膜と、前記活性層と、のエッチング速度の選
    択比が8以上であることを特徴とする請求項1記載の薄
    膜トランジスタの製造方法。
  3. 【請求項3】シリコンからなる活性層上に形成された絶
    縁膜としてのシリコン酸化膜にコンタクトホールを形成
    するコンタクトホール形成工程を備える薄膜トランジス
    タの製造方法であって、 前記コンタクトホール形成工程が、 炭素とフッ素を含むエッチングガスを用いて、前記シリ
    コン酸化膜に対するエッチング速度が前記活性層に対す
    るエッチング速度よりも8倍以上速い条件で、前記シリ
    コン酸化膜のプラズマエッチングを行う選択エッチング
    工程を含み、 前記選択エッチング工程の直前の工程におけるプラズマ
    放電を、所定の分圧の酸素を含む雰囲気で終わることを
    特徴とする薄膜トランジスタの製造方法。
  4. 【請求項4】前記酸素の前記所定の分圧が0.4Pa以
    上5.0Pa以下であることを特徴とする請求項1乃至
    請求項3のいずれかに記載の薄膜トランジスタの製造方
    法。
  5. 【請求項5】シリコンらなる活性層とシリコン酸化膜と
    が順次形成された基板を、プラズマエッチング装置の基
    板ステージ上に配置する工程と、 処理室にプラズマを生成した状態で、前記基板ステージ
    にプラスの直流電圧を印加して、前記基板を前記ステー
    ジに吸着するチャッキング工程と、 炭素とフッ素を含むエッチングガスを用いたプラズマエ
    ッチングにより前記活性層上の前記シリコン酸化膜にコ
    ンタクトホールを形成する工程と、 処理室にプラズマを生成した状態で、所定の分圧の酸素
    を含む雰囲気で、前記ステージの直流電圧を切り、前記
    基板を前記基板ステージから離すデチャック工程と、 を順次繰り返して複数の基板にコンタクトホールを形成
    することを特徴とする薄膜トランジスタの製造方法。
  6. 【請求項6】前記所定の分圧が0.4Pa以上5.0P
    a以下であることを特徴とする請求項5記載の薄膜トラ
    ンジスタの製造方法。
JP2002087569A 2002-03-27 2002-03-27 薄膜トランジスタの製造方法 Expired - Fee Related JP4053326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002087569A JP4053326B2 (ja) 2002-03-27 2002-03-27 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002087569A JP4053326B2 (ja) 2002-03-27 2002-03-27 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2003282591A true JP2003282591A (ja) 2003-10-03
JP4053326B2 JP4053326B2 (ja) 2008-02-27

Family

ID=29233715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002087569A Expired - Fee Related JP4053326B2 (ja) 2002-03-27 2002-03-27 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP4053326B2 (ja)

Cited By (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130141639A (ko) * 2010-12-14 2013-12-26 어플라이드 머티어리얼스, 인코포레이티드 2개의 스테이지들에서의 균일한 건식 에칭
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10032606B2 (en) 2012-08-02 2018-07-24 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10147620B2 (en) 2015-08-06 2018-12-04 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10186428B2 (en) 2016-11-11 2019-01-22 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10224180B2 (en) 2016-10-04 2019-03-05 Applied Materials, Inc. Chamber with flow-through source
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10319603B2 (en) 2016-10-07 2019-06-11 Applied Materials, Inc. Selective SiN lateral recess
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10354843B2 (en) 2012-09-21 2019-07-16 Applied Materials, Inc. Chemical control features in wafer process equipment
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10424463B2 (en) 2015-08-07 2019-09-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10424487B2 (en) 2017-10-24 2019-09-24 Applied Materials, Inc. Atomic layer etching processes
US10424485B2 (en) 2013-03-01 2019-09-24 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10468267B2 (en) 2017-05-31 2019-11-05 Applied Materials, Inc. Water-free etching methods
US10465294B2 (en) 2014-05-28 2019-11-05 Applied Materials, Inc. Oxide and metal removal
US10468285B2 (en) 2015-02-03 2019-11-05 Applied Materials, Inc. High temperature chuck for plasma processing systems
US10468276B2 (en) 2015-08-06 2019-11-05 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10490418B2 (en) 2014-10-14 2019-11-26 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10593523B2 (en) 2014-10-14 2020-03-17 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US10615047B2 (en) 2018-02-28 2020-04-07 Applied Materials, Inc. Systems and methods to form airgaps
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11239061B2 (en) 2014-11-26 2022-02-01 Applied Materials, Inc. Methods and systems to enhance process uniformity
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11594428B2 (en) 2015-02-03 2023-02-28 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US12009228B2 (en) 2023-02-27 2024-06-11 Applied Materials, Inc. Low temperature chuck for plasma processing systems

Cited By (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130141639A (ko) * 2010-12-14 2013-12-26 어플라이드 머티어리얼스, 인코포레이티드 2개의 스테이지들에서의 균일한 건식 에칭
KR101931134B1 (ko) * 2010-12-14 2018-12-20 어플라이드 머티어리얼스, 인코포레이티드 2개의 스테이지들에서의 균일한 건식 에칭
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US10032606B2 (en) 2012-08-02 2018-07-24 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US11264213B2 (en) 2012-09-21 2022-03-01 Applied Materials, Inc. Chemical control features in wafer process equipment
US10354843B2 (en) 2012-09-21 2019-07-16 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US11024486B2 (en) 2013-02-08 2021-06-01 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US10424485B2 (en) 2013-03-01 2019-09-24 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US10465294B2 (en) 2014-05-28 2019-11-05 Applied Materials, Inc. Oxide and metal removal
US10490418B2 (en) 2014-10-14 2019-11-26 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US10796922B2 (en) 2014-10-14 2020-10-06 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US10707061B2 (en) 2014-10-14 2020-07-07 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US10593523B2 (en) 2014-10-14 2020-03-17 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11239061B2 (en) 2014-11-26 2022-02-01 Applied Materials, Inc. Methods and systems to enhance process uniformity
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US11594428B2 (en) 2015-02-03 2023-02-28 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US10468285B2 (en) 2015-02-03 2019-11-05 Applied Materials, Inc. High temperature chuck for plasma processing systems
US10147620B2 (en) 2015-08-06 2018-12-04 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US11158527B2 (en) 2015-08-06 2021-10-26 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10468276B2 (en) 2015-08-06 2019-11-05 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10607867B2 (en) 2015-08-06 2020-03-31 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US10424463B2 (en) 2015-08-07 2019-09-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10424464B2 (en) 2015-08-07 2019-09-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US11476093B2 (en) 2015-08-27 2022-10-18 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US11735441B2 (en) 2016-05-19 2023-08-22 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US11049698B2 (en) 2016-10-04 2021-06-29 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10224180B2 (en) 2016-10-04 2019-03-05 Applied Materials, Inc. Chamber with flow-through source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10541113B2 (en) 2016-10-04 2020-01-21 Applied Materials, Inc. Chamber with flow-through source
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10319603B2 (en) 2016-10-07 2019-06-11 Applied Materials, Inc. Selective SiN lateral recess
US10186428B2 (en) 2016-11-11 2019-01-22 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10770346B2 (en) 2016-11-11 2020-09-08 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10600639B2 (en) 2016-11-14 2020-03-24 Applied Materials, Inc. SiN spacer profile patterning
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10903052B2 (en) 2017-02-03 2021-01-26 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10325923B2 (en) 2017-02-08 2019-06-18 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10529737B2 (en) 2017-02-08 2020-01-07 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11915950B2 (en) 2017-05-17 2024-02-27 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11361939B2 (en) 2017-05-17 2022-06-14 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10468267B2 (en) 2017-05-31 2019-11-05 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10593553B2 (en) 2017-08-04 2020-03-17 Applied Materials, Inc. Germanium etching systems and methods
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US11101136B2 (en) 2017-08-07 2021-08-24 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10424487B2 (en) 2017-10-24 2019-09-24 Applied Materials, Inc. Atomic layer etching processes
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10861676B2 (en) 2018-01-08 2020-12-08 Applied Materials, Inc. Metal recess for semiconductor structures
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10699921B2 (en) 2018-02-15 2020-06-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10615047B2 (en) 2018-02-28 2020-04-07 Applied Materials, Inc. Systems and methods to form airgaps
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US11004689B2 (en) 2018-03-12 2021-05-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
US12009228B2 (en) 2023-02-27 2024-06-11 Applied Materials, Inc. Low temperature chuck for plasma processing systems

Also Published As

Publication number Publication date
JP4053326B2 (ja) 2008-02-27

Similar Documents

Publication Publication Date Title
JP2003282591A (ja) 薄膜トランジスタの製造方法
US10566206B2 (en) Systems and methods for anisotropic material breakthrough
US6914009B2 (en) Method of making small transistor lengths
US7494882B2 (en) Manufacturing a semiconductive device using a controlled atomic layer removal process
US7723221B2 (en) Stacked film patterning method and gate electrode forming method
JP3259380B2 (ja) 半導体装置の製造方法
US20050009358A1 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
JP2002110647A (ja) 半導体集積回路装置の製造方法
JPH08162433A (ja) イオンドーピング装置のクリーニング方法
JP3277394B2 (ja) 半導体装置の製造方法
KR100528685B1 (ko) 시료의 표면 가공방법
JP5223364B2 (ja) プラズマエッチング方法及び記憶媒体
US20040157381A1 (en) Methods for forming a gate in a semiconductor device
JP2002237603A (ja) 半導体装置の製造方法
US10026597B2 (en) Hydrogen plasma based cleaning process for etch hardware
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
JP4282391B2 (ja) 半導体装置の製造方法
JP2003229411A (ja) 薄膜トランジスタの製造方法
JP3351003B2 (ja) 半導体装置の製造方法
JP2005045126A (ja) 半導体装置の製造方法
JP2001166335A (ja) 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法
JP4047590B2 (ja) 薄膜トランジスタの製造方法
JP4268792B2 (ja) 薄膜トランジスタの製造方法
JPH0226025A (ja) コンタクトホールの形成方法
JP2000174279A (ja) 薄膜トランジスタの製造方法及び該方法により製造した薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050322

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070427

A977 Report on retrieval

Effective date: 20070820

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Effective date: 20071105

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20071127

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071205

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20101214

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20121214

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20121214

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees