JPH10335310A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH10335310A JPH10335310A JP14128697A JP14128697A JPH10335310A JP H10335310 A JPH10335310 A JP H10335310A JP 14128697 A JP14128697 A JP 14128697A JP 14128697 A JP14128697 A JP 14128697A JP H10335310 A JPH10335310 A JP H10335310A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating substrate
- conductive film
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 絶縁基板を荷電粒子にさらす工程を行う際の
絶縁基板上面における特性変動のばらつきを防止すると
ともに、静電ダメージによる半導体素子の不良発生を防
止する。 【解決手段】 電極１３上に絶縁基板１を配置して絶縁
基板１を荷電粒子にさらす工程の前に予め、絶縁基板１
の下面１ｃあるいは下面１ｃおよび側面１ｂに導電膜２
を形成しておくようにする。
絶縁基板上面における特性変動のばらつきを防止すると
ともに、静電ダメージによる半導体素子の不良発生を防
止する。 【解決手段】 電極１３上に絶縁基板１を配置して絶縁
基板１を荷電粒子にさらす工程の前に予め、絶縁基板１
の下面１ｃあるいは下面１ｃおよび側面１ｂに導電膜２
を形成しておくようにする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に関し、特にガラス基板等の絶縁基板上面へのトラン
ジスタの製造に適用される半導体素子の製造方法に関す
る。
法に関し、特にガラス基板等の絶縁基板上面へのトラン
ジスタの製造に適用される半導体素子の製造方法に関す
る。
【０００２】
【従来の技術】従来、絶縁基板上面への半導体素子の製
造プロセスとしては、例えば液晶表示装置の液晶パネル
の作製工程におけるガラス基板上面へのＴＦＴ（Thin F
ilm Transister) の製造が知られている。このガラス基
板上面へのＴＦＴの形成では、各種処理工程、例えば化
学的気相成長（ＣＶＤ）、スパッタリング等の成膜、エ
ッチング、アッシング、不純物のドーピング等の処理工
程の多くでプラズマ放電が利用されている。
造プロセスとしては、例えば液晶表示装置の液晶パネル
の作製工程におけるガラス基板上面へのＴＦＴ（Thin F
ilm Transister) の製造が知られている。このガラス基
板上面へのＴＦＴの形成では、各種処理工程、例えば化
学的気相成長（ＣＶＤ）、スパッタリング等の成膜、エ
ッチング、アッシング、不純物のドーピング等の処理工
程の多くでプラズマ放電が利用されている。
【０００３】プラズマ放電を利用する処理工程に用いら
れる装置では、通常、図４（ａ）、（ｂ）に示すように
絶縁基板等の被処理基板２０を載置する保持台３０がプ
ラズマを発生させるための、あるいはプラズマ中からイ
オン化物を引き寄せるための電極を兼ねたものとなって
いる（以下、保持台３０を電極３０と記す）。このよう
な電極３０としては、図４（ａ）に示すように例えばそ
の上面の略中心付近に凹部や、ヘリウム（Ｈｅ）や窒素
（Ｎ2 ）等の不活性ガスの吹き出し部、あるいは被処理
基板用の搬送ピンが設けられているものが知られてい
る。
れる装置では、通常、図４（ａ）、（ｂ）に示すように
絶縁基板等の被処理基板２０を載置する保持台３０がプ
ラズマを発生させるための、あるいはプラズマ中からイ
オン化物を引き寄せるための電極を兼ねたものとなって
いる（以下、保持台３０を電極３０と記す）。このよう
な電極３０としては、図４（ａ）に示すように例えばそ
の上面の略中心付近に凹部や、ヘリウム（Ｈｅ）や窒素
（Ｎ2 ）等の不活性ガスの吹き出し部、あるいは被処理
基板用の搬送ピンが設けられているものが知られてい
る。
【０００４】上記凹部は、被処理基板２０を電極３０上
に搬送しまた電極３０上から外部へ被処理基板２０を搬
送するための搬送用フォークをこれら搬送の際に被処理
基板２０の下面側に位置させるために設けられたもので
あり、プラズマ放電を発生させる際には真空となる部分
である。また不活性ガスの吹き出し部は、電極３０の内
部に処理温度の調整機構が設けられている場合、この電
極３０と被処理基板２０との熱伝導率を高めるために設
けられたものである。
に搬送しまた電極３０上から外部へ被処理基板２０を搬
送するための搬送用フォークをこれら搬送の際に被処理
基板２０の下面側に位置させるために設けられたもので
あり、プラズマ放電を発生させる際には真空となる部分
である。また不活性ガスの吹き出し部は、電極３０の内
部に処理温度の調整機構が設けられている場合、この電
極３０と被処理基板２０との熱伝導率を高めるために設
けられたものである。
【０００５】さらに搬送ピンは、被処理基板２０を電極
３０上に搬送しあるいは電極３０上から外部へ被処理基
板２０を搬送する際に電極３０の上面から突出するよう
に電極３０内部に埋設されており、処理に悪影響を及ぼ
さないようにその突出部分が例えばフッ素系の有機物材
料で覆われた状態となっている。したがって、電極３０
の上面においてこれら凹部、不活性ガスの吹き出し部、
搬送ピンが設けられた箇所は誘電率の低い部分Ａとなっ
ている。
３０上に搬送しあるいは電極３０上から外部へ被処理基
板２０を搬送する際に電極３０の上面から突出するよう
に電極３０内部に埋設されており、処理に悪影響を及ぼ
さないようにその突出部分が例えばフッ素系の有機物材
料で覆われた状態となっている。したがって、電極３０
の上面においてこれら凹部、不活性ガスの吹き出し部、
搬送ピンが設けられた箇所は誘電率の低い部分Ａとなっ
ている。
【０００６】
【発明が解決しようとする課題】上述したように従来の
プラズマ放電を利用する装置の電極の上面には、凹部や
不活性ガスの吹き出し部、搬送用のピンによって、誘電
率の低い部分が存在する。よって、被処理基板に例えば
ガラス基板を用い、図４（ａ）に示すように被処理基板
２０を、その下面をガラス剥き出しとしたまま電極３０
上に載せ、プラズマを発生させて処理工程を行うと、ガ
ラス基板自体も絶縁体であるために誘電率の低い部分Ａ
およびその直上において容量が大きくなる。
プラズマ放電を利用する装置の電極の上面には、凹部や
不活性ガスの吹き出し部、搬送用のピンによって、誘電
率の低い部分が存在する。よって、被処理基板に例えば
ガラス基板を用い、図４（ａ）に示すように被処理基板
２０を、その下面をガラス剥き出しとしたまま電極３０
上に載せ、プラズマを発生させて処理工程を行うと、ガ
ラス基板自体も絶縁体であるために誘電率の低い部分Ａ
およびその直上において容量が大きくなる。
【０００７】この結果、図４（ａ）の矢印にて示すよう
に、被処理基板２０の誘電率の低い部分Ａの直上位置に
プラズマ中の荷電粒子が作用し難くなって例えばエッチ
ング速度や堆積速度が遅くなる等し、被処理基板２０の
面内においてエッチングが不均一になる、膜厚、膜質が
不均一になる等の特性変動が起きるという不具合が発生
する。またガラス基板からなる被処理基板２０は熱伝導
率が低いため、このことも被処理基板２０の面内におい
て特性変動が起きる一因となっている。このような被処
理基板２０の面内での特性ばらつきを回避するには、電
極３０の形状を平坦にする等の制限を加えればよいが、
前述したように電極３０への被処理基板２０の搬送機構
から、電極の３０形状に制限を加えるのが困難である。
に、被処理基板２０の誘電率の低い部分Ａの直上位置に
プラズマ中の荷電粒子が作用し難くなって例えばエッチ
ング速度や堆積速度が遅くなる等し、被処理基板２０の
面内においてエッチングが不均一になる、膜厚、膜質が
不均一になる等の特性変動が起きるという不具合が発生
する。またガラス基板からなる被処理基板２０は熱伝導
率が低いため、このことも被処理基板２０の面内におい
て特性変動が起きる一因となっている。このような被処
理基板２０の面内での特性ばらつきを回避するには、電
極３０の形状を平坦にする等の制限を加えればよいが、
前述したように電極３０への被処理基板２０の搬送機構
から、電極の３０形状に制限を加えるのが困難である。
【０００８】また、たとえ誘電率の低い部分が存在しな
い電極を実現できても、例えば図４（ｂ）のようにガラ
ス基板からなる被処理基板２０を、その下面をガラス剥
き出しとしたまま電極３０上に載せて各種の処理工程を
行った場合には、ガラス基板自体が絶縁体であるため、
プラズマ放電の際に起きる異常放電ｄや例えばプラズマ
放電を終了させた際に被処理基板２０上に取り残される
電荷ｅの逃げ道がない。その結果、被処理基板２０上面
のＴＦＴの形成部分に電荷ｅが蓄積して帯電してしま
い、ＴＦＴのゲート絶縁膜や層間絶縁膜の絶縁破壊が起
こる等、ＴＦＴやその配線が静電ダメージを受ける。よ
って、ＴＦＴが不良となる確率を下げることが困難にな
っている。
い電極を実現できても、例えば図４（ｂ）のようにガラ
ス基板からなる被処理基板２０を、その下面をガラス剥
き出しとしたまま電極３０上に載せて各種の処理工程を
行った場合には、ガラス基板自体が絶縁体であるため、
プラズマ放電の際に起きる異常放電ｄや例えばプラズマ
放電を終了させた際に被処理基板２０上に取り残される
電荷ｅの逃げ道がない。その結果、被処理基板２０上面
のＴＦＴの形成部分に電荷ｅが蓄積して帯電してしま
い、ＴＦＴのゲート絶縁膜や層間絶縁膜の絶縁破壊が起
こる等、ＴＦＴやその配線が静電ダメージを受ける。よ
って、ＴＦＴが不良となる確率を下げることが困難にな
っている。
【０００９】
【課題を解決するための手段】そこで、上記課題を解決
するために本発明は、電極上に絶縁基板を配置してこの
絶縁基板を荷電粒子にさらす工程を有する絶縁基板上へ
の半導体素子の製造方法において、荷電粒子にさらす工
程の前に予め、絶縁基板の下面あるいは下面および側面
に導電膜を形成しておくことを特徴とする。
するために本発明は、電極上に絶縁基板を配置してこの
絶縁基板を荷電粒子にさらす工程を有する絶縁基板上へ
の半導体素子の製造方法において、荷電粒子にさらす工
程の前に予め、絶縁基板の下面あるいは下面および側面
に導電膜を形成しておくことを特徴とする。
【００１０】本発明では、絶縁基板の下面あるいは下面
および側面に導電膜を形成した後に絶縁基板を荷電粒子
にさらす工程を行うため、絶縁基板を載せる電極の一部
に誘電率が低い部分があっても、絶縁基板の誘電率の低
い部分直上位置にて容量が大きくなることがない。よっ
て、絶縁基板上面全体がほぼ均一に荷電粒子にさらされ
ることになる。また電極が接地されていれば、導電膜が
異常放電や絶縁基板上面に供給される電荷の逃げ道にな
って電極に流れていくため、絶縁基板上面の帯電が防止
される。
および側面に導電膜を形成した後に絶縁基板を荷電粒子
にさらす工程を行うため、絶縁基板を載せる電極の一部
に誘電率が低い部分があっても、絶縁基板の誘電率の低
い部分直上位置にて容量が大きくなることがない。よっ
て、絶縁基板上面全体がほぼ均一に荷電粒子にさらされ
ることになる。また電極が接地されていれば、導電膜が
異常放電や絶縁基板上面に供給される電荷の逃げ道にな
って電極に流れていくため、絶縁基板上面の帯電が防止
される。
【００１１】
【発明の実施の形態】以下、本発明に係る半導体素子の
製造方法の実施形態を図面に基づいて説明するが、これ
に先立ち、この実施形態の実施に適用される電極を備え
た装置の一構成例を図２の概略断面図を用いて説明す
る。
製造方法の実施形態を図面に基づいて説明するが、これ
に先立ち、この実施形態の実施に適用される電極を備え
た装置の一構成例を図２の概略断面図を用いて説明す
る。
【００１２】この装置１０は、例えば平行平板型のエッ
チング装置であり、真空容器であるチャンバー１１内に
上部電極１２と下部電極１３とが対向させた状態で略平
行に配置されている。上部電極１２は例えば接地されて
おり、下部電極１３はコンデンサ１４を介して高周波
（ＲＦ）電源１５が接続されている。下部電極１３は本
発明の絶縁基板を載せる電極となるものであり、従来と
同様に上面に凹部、不活性ガスの吹き出し部、搬送用の
ピン等が設けられて誘電率の低い部分Ａを有して構成さ
れている。またチャンバー１１にはエッチングガスの導
入管１６が接続されて、ここからエッチングガスが吹き
出されるようになっている。さらにチャンバー１１に
は、このチャンバー１１内を所定の真空度に保つ排気管
１７が接続されている。
チング装置であり、真空容器であるチャンバー１１内に
上部電極１２と下部電極１３とが対向させた状態で略平
行に配置されている。上部電極１２は例えば接地されて
おり、下部電極１３はコンデンサ１４を介して高周波
（ＲＦ）電源１５が接続されている。下部電極１３は本
発明の絶縁基板を載せる電極となるものであり、従来と
同様に上面に凹部、不活性ガスの吹き出し部、搬送用の
ピン等が設けられて誘電率の低い部分Ａを有して構成さ
れている。またチャンバー１１にはエッチングガスの導
入管１６が接続されて、ここからエッチングガスが吹き
出されるようになっている。さらにチャンバー１１に
は、このチャンバー１１内を所定の真空度に保つ排気管
１７が接続されている。
【００１３】このようなプラズマエッチング装置１０で
は、チャンバー１１内を真空状態にするとともにチャン
バー１１内にエッチングガスを導入し、下部電極１３に
ＲＦ電源１５からＲＦ電圧を印加することにより、上部
電極１２と下部電極１３との間でプラズマ放電が開始さ
れてエッチングガスのプラズマを発生するようになって
いる。
は、チャンバー１１内を真空状態にするとともにチャン
バー１１内にエッチングガスを導入し、下部電極１３に
ＲＦ電源１５からＲＦ電圧を印加することにより、上部
電極１２と下部電極１３との間でプラズマ放電が開始さ
れてエッチングガスのプラズマを発生するようになって
いる。
【００１４】図１は本発明の一実施形態を工程順に説明
するための図であり、上記プラズマエッチング装置を用
いたエッチング工程に本発明を適用した例を示してい
る。例えば液晶パネルの作製プロセスにおいて、絶縁基
板１としてガラス基板を用い、この絶縁基板１の上面１
ａに半導体素子としてＴＦＴを製造するにあたり、絶縁
基板１の上面１ａに形成された膜（図示略）のエッチン
グを行う場合、まず図１（ａ）に示すように、予め絶縁
基板１の下面１ｃあるいは下面１ｃおよび側面１ｂに導
電膜２を形成する。
するための図であり、上記プラズマエッチング装置を用
いたエッチング工程に本発明を適用した例を示してい
る。例えば液晶パネルの作製プロセスにおいて、絶縁基
板１としてガラス基板を用い、この絶縁基板１の上面１
ａに半導体素子としてＴＦＴを製造するにあたり、絶縁
基板１の上面１ａに形成された膜（図示略）のエッチン
グを行う場合、まず図１（ａ）に示すように、予め絶縁
基板１の下面１ｃあるいは下面１ｃおよび側面１ｂに導
電膜２を形成する。
【００１５】導電膜２としては、本実施形態においては
例えばＴＦＴの製造に使用可能な膜であればいかなる膜
も適用可能である。例えば、配線やＴＦＴの活性層に用
いるものでリンやヒ素等の不純物が導入されて導電性が
付与された多結晶ポリシリコン膜や、透明導電膜として
用いるＩＴＯ（Indium Tin Oxide) 膜、遮光膜や配線と
して用いる金属膜あるいは金属化合物膜等が挙げられ
る。
例えばＴＦＴの製造に使用可能な膜であればいかなる膜
も適用可能である。例えば、配線やＴＦＴの活性層に用
いるものでリンやヒ素等の不純物が導入されて導電性が
付与された多結晶ポリシリコン膜や、透明導電膜として
用いるＩＴＯ（Indium Tin Oxide) 膜、遮光膜や配線と
して用いる金属膜あるいは金属化合物膜等が挙げられ
る。
【００１６】上記金属膜としては、例えばアルミニウム
（Ａｌ）や銅（Ｃｕ）等の膜、あるいはモリブデン（Ｍ
ｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン
（Ｔｉ）等の高融点金属膜を使用でき、また上記金属化
合物膜としては例えば上記した高融点金属のシリサイド
膜が使用可能である。また不純物が導入された多結晶ポ
リシリコン膜を例えば５０ｎｍ程度の薄膜としたものを
用いてもよく、さらにこれを例えば１０ｎｍ程度まで薄
膜化としたものを導電膜２として用いることも可能であ
る。
（Ａｌ）や銅（Ｃｕ）等の膜、あるいはモリブデン（Ｍ
ｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン
（Ｔｉ）等の高融点金属膜を使用でき、また上記金属化
合物膜としては例えば上記した高融点金属のシリサイド
膜が使用可能である。また不純物が導入された多結晶ポ
リシリコン膜を例えば５０ｎｍ程度の薄膜としたものを
用いてもよく、さらにこれを例えば１０ｎｍ程度まで薄
膜化としたものを導電膜２として用いることも可能であ
る。
【００１７】上記した種々の膜のうちＩＴＯ膜は、最終
的に画素開口部の透過率を得るために、絶縁基板１の下
面１ｃに形成した導電膜２をエッチングする工程が不要
であり、また多結晶ポリシリコン膜は減圧ＣＶＤ法によ
って絶縁基板１の上面１ａ、側面１ｂおよび下面１ｃに
堆積可能であることから、導電膜２として好適である。
また上記した後の導電膜２エッチングの際、絶縁基板１
にストレスが加わって反りの変化が起きるが、多結晶ポ
リシリコン膜を薄膜としたものは上記ストレスが小さ
く、よって絶縁基板１の反りを小さくできるため好適で
ある。
的に画素開口部の透過率を得るために、絶縁基板１の下
面１ｃに形成した導電膜２をエッチングする工程が不要
であり、また多結晶ポリシリコン膜は減圧ＣＶＤ法によ
って絶縁基板１の上面１ａ、側面１ｂおよび下面１ｃに
堆積可能であることから、導電膜２として好適である。
また上記した後の導電膜２エッチングの際、絶縁基板１
にストレスが加わって反りの変化が起きるが、多結晶ポ
リシリコン膜を薄膜としたものは上記ストレスが小さ
く、よって絶縁基板１の反りを小さくできるため好適で
ある。
【００１８】さらに上記導電膜２の形成では、絶縁基板
１の下面１ｃあるいは下面１ｃおよび側面１ｂの全体に
亘って膜を形成する以外に、パターン状に形成して導電
パターンからなる導電膜２としてもよい。例えば絶縁基
板１の下面１ｃあるいは下面１ｃおよび側面１ｂの全体
に亘って成膜した後、この膜をパターニングして格子状
の導電パターンに形成することもできる。この場合に
も、薄膜の多結晶ポリシリコン膜を用いた場合と同様の
効果、すなわち後の導電膜２エッチングの際に絶縁基板
１の反りを抑制できる効果が得られる。
１の下面１ｃあるいは下面１ｃおよび側面１ｂの全体に
亘って膜を形成する以外に、パターン状に形成して導電
パターンからなる導電膜２としてもよい。例えば絶縁基
板１の下面１ｃあるいは下面１ｃおよび側面１ｂの全体
に亘って成膜した後、この膜をパターニングして格子状
の導電パターンに形成することもできる。この場合に
も、薄膜の多結晶ポリシリコン膜を用いた場合と同様の
効果、すなわち後の導電膜２エッチングの際に絶縁基板
１の反りを抑制できる効果が得られる。
【００１９】さらに絶縁基板１の反りの変化を小さくす
る、あるいはエッチング工程を削減する目的で、絶縁基
板１の下面１ｃに形成する導電膜２を画素遮光部分に対
応した形状にパターン形成した導電パターンとして形成
することもできる。この場合には、例えば絶縁基板１の
下面１ｃあるいは下面１ｃおよび側面１ｂの全体に亘っ
て成膜した後、絶縁基板１の下面１ｃの膜をパターニン
グすることにより形成される。なお、本実施形態では、
例えば絶縁基板１の下面１ｃおよび側面１ｂにリンを拡
散させた多結晶ポリシリコン膜を導電膜２として成膜す
る。
る、あるいはエッチング工程を削減する目的で、絶縁基
板１の下面１ｃに形成する導電膜２を画素遮光部分に対
応した形状にパターン形成した導電パターンとして形成
することもできる。この場合には、例えば絶縁基板１の
下面１ｃあるいは下面１ｃおよび側面１ｂの全体に亘っ
て成膜した後、絶縁基板１の下面１ｃの膜をパターニン
グすることにより形成される。なお、本実施形態では、
例えば絶縁基板１の下面１ｃおよび側面１ｂにリンを拡
散させた多結晶ポリシリコン膜を導電膜２として成膜す
る。
【００２０】導電膜２を形成した後は、絶縁基板１を荷
電粒子にさらす工程を行う。ここでは、図１（ｂ）に示
すように絶縁基板１を先に説明したプラズマエッチング
装置１０の下部電極１３上に載せて、通常通り、下部電
極１３と上部電極１４（図２参照）との間でプラズマ放
電を開始させ、絶縁基板１の上面１ａをこのプラズマに
さらして上面１ａに形成された膜のエッチングを行う。
なお、図１（ｂ）では図２に示したプラズマエッチング
装置１０の下部電極１３以外の構成要素を省略してあ
る。
電粒子にさらす工程を行う。ここでは、図１（ｂ）に示
すように絶縁基板１を先に説明したプラズマエッチング
装置１０の下部電極１３上に載せて、通常通り、下部電
極１３と上部電極１４（図２参照）との間でプラズマ放
電を開始させ、絶縁基板１の上面１ａをこのプラズマに
さらして上面１ａに形成された膜のエッチングを行う。
なお、図１（ｂ）では図２に示したプラズマエッチング
装置１０の下部電極１３以外の構成要素を省略してあ
る。
【００２１】この実施形態では、予め絶縁基板１の下面
１ｃおよび側面１ｂに導電膜２を形成した後、絶縁基板
１上に形成された膜をエッチングするため、下部電極１
３の一部に誘電率が低い部分Ａがあっても、この誘電率
が低い部分Ａの直上位置の容量が大きくならない。また
絶縁基板１が熱伝導率の低いガラス基板であっても、少
なくとも絶縁基板１の下面１ｃに導電膜２が形成されて
いるため、絶縁基板１の面内における温度分布をほぼ均
一とすることができる。よって、図１（ｂ）にて矢印で
示すように、絶縁基板１の上面１ａ全体にほぼ均一にプ
ラズマが作用することになるので、面内均一性良くエッ
チングを施すことができる。
１ｃおよび側面１ｂに導電膜２を形成した後、絶縁基板
１上に形成された膜をエッチングするため、下部電極１
３の一部に誘電率が低い部分Ａがあっても、この誘電率
が低い部分Ａの直上位置の容量が大きくならない。また
絶縁基板１が熱伝導率の低いガラス基板であっても、少
なくとも絶縁基板１の下面１ｃに導電膜２が形成されて
いるため、絶縁基板１の面内における温度分布をほぼ均
一とすることができる。よって、図１（ｂ）にて矢印で
示すように、絶縁基板１の上面１ａ全体にほぼ均一にプ
ラズマが作用することになるので、面内均一性良くエッ
チングを施すことができる。
【００２２】ところで、上記実施形態では、一部に誘電
率が低い部分が存在する電極上にガラス基板からなる絶
縁基板を載せてエッチングを行った場合について述べた
が、誘電率が低い部分が存在しない電極上に例えばガラ
ス基板からなる絶縁基板を載せて荷電粒子にさらす工程
を行ってもよいのはもちろんである。例えば図２に示し
たプラズマエッチングの下部電極１３に替えて、図３に
示す他の実施形態のように誘電率の低い部分が存在しな
い下部電極２３を備えたプラズマエッチング装置を用い
て絶縁基板１のエッチング工程を行った場合には、少な
くとも絶縁基板１の下面１ｃに形成された導電膜２によ
って絶縁基板１の上面１ａ全体にほぼ均一にプラズマが
作用することになるので、上記実施形態と同様の効果を
得ることができる。
率が低い部分が存在する電極上にガラス基板からなる絶
縁基板を載せてエッチングを行った場合について述べた
が、誘電率が低い部分が存在しない電極上に例えばガラ
ス基板からなる絶縁基板を載せて荷電粒子にさらす工程
を行ってもよいのはもちろんである。例えば図２に示し
たプラズマエッチングの下部電極１３に替えて、図３に
示す他の実施形態のように誘電率の低い部分が存在しな
い下部電極２３を備えたプラズマエッチング装置を用い
て絶縁基板１のエッチング工程を行った場合には、少な
くとも絶縁基板１の下面１ｃに形成された導電膜２によ
って絶縁基板１の上面１ａ全体にほぼ均一にプラズマが
作用することになるので、上記実施形態と同様の効果を
得ることができる。
【００２３】また図３に示す下部電極２３では、この下
部電極２３にコンデンサ１４およびＲＦ電源１５が接続
されるとともにこれらに並列にコイル１８、直流電源１
９が接続されてＲＦ電源１５および直流電源１９が接地
されている。このような下部電極２３に下面１ｃおよび
側面１ｂに導電膜２が形成されているガラス基板からな
る絶縁基板１を載せてエッチングを行った場合には、導
電膜２が、異常放電ｄや従来においてプラズマ放電の停
止時に絶縁基板１上に取り残されていた電荷等の逃げ道
となり、電荷が導電膜２を介して接地されている下部電
極２３へと流れていく。よって絶縁基板１の上面１ａの
帯電を防止することができるので、その上面１ａに形成
されるＴＦＴおよび配線が静電ダメージを受けるのを防
止することができる。
部電極２３にコンデンサ１４およびＲＦ電源１５が接続
されるとともにこれらに並列にコイル１８、直流電源１
９が接続されてＲＦ電源１５および直流電源１９が接地
されている。このような下部電極２３に下面１ｃおよび
側面１ｂに導電膜２が形成されているガラス基板からな
る絶縁基板１を載せてエッチングを行った場合には、導
電膜２が、異常放電ｄや従来においてプラズマ放電の停
止時に絶縁基板１上に取り残されていた電荷等の逃げ道
となり、電荷が導電膜２を介して接地されている下部電
極２３へと流れていく。よって絶縁基板１の上面１ａの
帯電を防止することができるので、その上面１ａに形成
されるＴＦＴおよび配線が静電ダメージを受けるのを防
止することができる。
【００２４】したがって、本実施形態によれば、通常、
シリコン基板用の半導体製造装置として用いられるプラ
ズマエッチング装置１０によるプラズマ放電を利用して
面内均一性良くエッチング処理工程を行うことができる
ので、これまで困難であった絶縁基板１上への０．数ミ
クロンレベルの微細なＴＦＴの製造を実現することがで
きる。また静電気によるＴＦＴ等の不良の発生を低減で
きるので、この方法を用いれば信頼性の高いＴＦＴを生
産性よく製造することができる。
シリコン基板用の半導体製造装置として用いられるプラ
ズマエッチング装置１０によるプラズマ放電を利用して
面内均一性良くエッチング処理工程を行うことができる
ので、これまで困難であった絶縁基板１上への０．数ミ
クロンレベルの微細なＴＦＴの製造を実現することがで
きる。また静電気によるＴＦＴ等の不良の発生を低減で
きるので、この方法を用いれば信頼性の高いＴＦＴを生
産性よく製造することができる。
【００２５】なお、上記実施形態では、本発明の絶縁基
板としてガラス基板を用いたが、電極に載置される面が
絶縁性のものであればいかなるものを用いてもよい。例
えばシリコン等の半導体基板の下面に絶縁膜が被着され
たものを絶縁基板として用いることもできる。また導電
膜は上記実施形態の例に限定されるものでなく、導電性
を有する膜であればよい。
板としてガラス基板を用いたが、電極に載置される面が
絶縁性のものであればいかなるものを用いてもよい。例
えばシリコン等の半導体基板の下面に絶縁膜が被着され
たものを絶縁基板として用いることもできる。また導電
膜は上記実施形態の例に限定されるものでなく、導電性
を有する膜であればよい。
【００２６】また上記実施形態では、絶縁基板を荷電粒
子にさらす工程をプラズマ放電を利用したエッチング工
程としたが、その他、アッシング、ＣＶＤ、スパッタリ
ング、イオン注入等に本発明を適用できる。この場合に
も、絶縁基板面内における特性変動や静電ダメージを防
止できるのはもちろんである。例えばプラズマＣＶＤに
よって絶縁基板上に層間絶縁膜を形成する工程に本発明
を適用した場合には、層間絶縁膜の膜質および膜厚均一
性の向上を図ることができるので、層間絶縁膜上に形成
する金属配線の信頼性を向上できるという効果が得られ
る。
子にさらす工程をプラズマ放電を利用したエッチング工
程としたが、その他、アッシング、ＣＶＤ、スパッタリ
ング、イオン注入等に本発明を適用できる。この場合に
も、絶縁基板面内における特性変動や静電ダメージを防
止できるのはもちろんである。例えばプラズマＣＶＤに
よって絶縁基板上に層間絶縁膜を形成する工程に本発明
を適用した場合には、層間絶縁膜の膜質および膜厚均一
性の向上を図ることができるので、層間絶縁膜上に形成
する金属配線の信頼性を向上できるという効果が得られ
る。
【００２７】さらに本実施形態では、半導体素子として
ＴＦＴを形成する場合について述べたが、その他の半導
体素子の形成に本発明を適用可能である。また絶縁基板
の下面および側面の双方に導電膜を形成する例を説明し
たが、絶縁基板の下面のみに導電膜を形成した場合にも
上記実施形態と同様の効果を得ることができる。
ＴＦＴを形成する場合について述べたが、その他の半導
体素子の形成に本発明を適用可能である。また絶縁基板
の下面および側面の双方に導電膜を形成する例を説明し
たが、絶縁基板の下面のみに導電膜を形成した場合にも
上記実施形態と同様の効果を得ることができる。
【００２８】
【発明の効果】以上説明したように本発明の半導体素子
の製造方法によれば、絶縁基板の下面あるいは下面およ
び側面に導電膜を形成した後に絶縁基板を荷電粒子にさ
らすので、絶縁基板の面内にて均一性よく荷電粒子によ
る処理を施すことができ、絶縁基板面内における特性変
動を防止できる。よって、これまで困難であった絶縁基
板上への０．数ミクロンレベルの微細な半導体素子の製
造を実現することができる。また電極が接地されていれ
ば、絶縁基板上面の帯電を防止でき、静電気による半導
体素子の不良の発生を低減できる。したがって、この方
法を用いれば信頼性の高い半導体素子を生産性良く製造
することができる。
の製造方法によれば、絶縁基板の下面あるいは下面およ
び側面に導電膜を形成した後に絶縁基板を荷電粒子にさ
らすので、絶縁基板の面内にて均一性よく荷電粒子によ
る処理を施すことができ、絶縁基板面内における特性変
動を防止できる。よって、これまで困難であった絶縁基
板上への０．数ミクロンレベルの微細な半導体素子の製
造を実現することができる。また電極が接地されていれ
ば、絶縁基板上面の帯電を防止でき、静電気による半導
体素子の不良の発生を低減できる。したがって、この方
法を用いれば信頼性の高い半導体素子を生産性良く製造
することができる。
【図１】（ａ）、（ｂ）は本発明に係る半導体素子の製
造方法の一実施形態を工程順に説明するための図であ
る。
造方法の一実施形態を工程順に説明するための図であ
る。
【図２】実施形態の実施に適用する処理装置の一構成例
を示す概略断面図である。
を示す概略断面図である。
【図３】本発明に係る半導体素子の製造方法の他の実施
形態を説明するための図である。
形態を説明するための図である。
【図４】（ａ）、（ｂ）は、本発明の課題を説明する図
である。
である。
１ 絶縁基板 １ａ 上面 １ｂ 側面 １ｃ
下面 １３、２３ 下部電極
下面 １３、２３ 下部電極
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ // Ｈ０１Ｌ 21/205
Claims (10)
- 【請求項１】 電極上に絶縁基板を配置して該絶縁基板
を荷電粒子にさらす工程を有する前記絶縁基板上面への
半導体素子の製造方法において、 前記荷電粒子にさらす工程の前に予め、前記絶縁基板の
下面あるいは下面および側面に導電膜を形成しておくこ
とを特徴とする半導体素子の製造方法。 - 【請求項２】 前記荷電粒子にさらす工程は、プラズマ
放電を利用したエッチング、アッシング、膜形成または
イオン注入工程であることを特徴とする請求項１記載の
半導体素子の製造方法。 - 【請求項３】 前記導電膜が、不純物を導入した多結晶
ポリシリコン膜からなることを特徴とする請求項１記載
の半導体素子の製造方法。 - 【請求項４】 前記多結晶ポリシリコン膜を薄膜とする
ことを特徴とする請求項３記載の半導体素子の製造方
法。 - 【請求項５】 前記導電膜が金属膜あるいは金属化合物
膜からなることを特徴とする請求項１記載の半導体素子
の製造方法。 - 【請求項６】 前記金属膜が高融点金属膜からなること
を特徴とする請求項５記載の半導体素子の製造方法。 - 【請求項７】 前記金属化合物膜が高融点金属のシリサ
イド膜からなることを特徴とする請求項５記載の半導体
素子の製造方法。 - 【請求項８】 前記導電膜として、導電パターンを形成
することを特徴とする請求項１記載の半導体素子の製造
方法。 - 【請求項９】 前記導電パターンが格子状のものからな
ることを特徴とする請求項８記載の半導体素子の製造方
法。 - 【請求項１０】 前記半導体素子が液晶表示装置の液晶
パネルに形成するトランジスタであり、 前記絶縁基板の下面に形成する導電膜が、画素遮光部分
に対応した導電パターンからなることを特徴とする請求
項８記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14128697A JPH10335310A (ja) | 1997-05-30 | 1997-05-30 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14128697A JPH10335310A (ja) | 1997-05-30 | 1997-05-30 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335310A true JPH10335310A (ja) | 1998-12-18 |
Family
ID=15288363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14128697A Pending JPH10335310A (ja) | 1997-05-30 | 1997-05-30 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335310A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005339895A (ja) * | 2004-05-25 | 2005-12-08 | Sekisui Chem Co Ltd | プラズマ処理方法及びプラズマ処理装置 |
| JP2008294440A (ja) * | 2007-05-23 | 2008-12-04 | Samsung Electronics Co Ltd | プラズマイオン注入システム |
| JP2009239292A (ja) * | 2009-05-22 | 2009-10-15 | Denso Corp | ドライエッチング方法及びこの方法に用いるドライエッチング装置 |
| KR101447348B1 (ko) * | 2012-09-04 | 2014-10-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 클램핑 효과가 감소된 극자외 정전 척을 위한 구조 및 방법 |
-
1997
- 1997-05-30 JP JP14128697A patent/JPH10335310A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005339895A (ja) * | 2004-05-25 | 2005-12-08 | Sekisui Chem Co Ltd | プラズマ処理方法及びプラズマ処理装置 |
| JP4643929B2 (ja) * | 2004-05-25 | 2011-03-02 | 積水化学工業株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| JP2008294440A (ja) * | 2007-05-23 | 2008-12-04 | Samsung Electronics Co Ltd | プラズマイオン注入システム |
| JP2009239292A (ja) * | 2009-05-22 | 2009-10-15 | Denso Corp | ドライエッチング方法及びこの方法に用いるドライエッチング装置 |
| KR101447348B1 (ko) * | 2012-09-04 | 2014-10-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 클램핑 효과가 감소된 극자외 정전 척을 위한 구조 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470768A (en) | Method for fabricating a thin-film transistor | |
| US6362028B1 (en) | Method for fabricating TFT array and devices formed | |
| US20060261341A1 (en) | Semiconductor device and manufacturing method of the same | |
| US7517562B2 (en) | Deposition method using a uniform electric field | |
| US8018544B2 (en) | Flat panel display and method for fabricating the same | |
| US20040110329A1 (en) | Method and apparatus for fabricating thin film transistor including crystalline active layer | |
| JPS60217669A (ja) | 非晶質シリコン電界効果トランジスタ、その製法およびそれによつてアドレスされる液晶表示装置 | |
| US4704783A (en) | Method for passivating the back channel of amorphous silicon field effect transistors | |
| US20100075506A1 (en) | Apparatus and method for manufacturing semiconductor element and semiconductor element manufactured by the method | |
| JPH09197435A (ja) | 液晶表示装置、及びその製造方法 | |
| JPH10335310A (ja) | 半導体素子の製造方法 | |
| JP3055782B2 (ja) | 薄膜トランジスタの製造方 | |
| JPH1098085A (ja) | プラズマ処理装置および薄膜トランジスタ製造方法 | |
| JPH09197437A (ja) | 液晶表示装置及びその製造方法 | |
| JPH02110925A (ja) | 真空処理装置 | |
| JP3197723B2 (ja) | 液晶表示装置 | |
| CN109727973B (zh) | 阵列基板的制备方法、阵列基板 | |
| CN108321122B (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
| US6306697B1 (en) | Low temperature polysilicon manufacturing process | |
| KR20000052288A (ko) | 박막 트랜지스터의 제조방법 | |
| JPS63289946A (ja) | Ｎ↑＋非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法 | |
| JP2005166800A (ja) | プラズマ処理装置及びその処理方法 | |
| JP2962977B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH027563A (ja) | 半導体装置の製造方法 | |
| US7510964B2 (en) | Method for manufacturing semiconductor device that includes baking a dielectric layer after exposure to plasma |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040427 Free format text: JAPANESE INTERMEDIATE CODE: A02 |