TW200939394A - Method for forming an air gap in multilevel interconnect structure - Google Patents

Method for forming an air gap in multilevel interconnect structure Download PDF

Info

Publication number
TW200939394A
TW200939394A TW097138751A TW97138751A TW200939394A TW 200939394 A TW200939394 A TW 200939394A TW 097138751 A TW097138751 A TW 097138751A TW 97138751 A TW97138751 A TW 97138751A TW 200939394 A TW200939394 A TW 200939394A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric
dielectric layer
conformal
trenches
Prior art date
Application number
TW097138751A
Other languages
English (en)
Inventor
Li-Qun Xia
hui-wen Xu
Mihaela Balseanu
Meiyee Maggie Le Shek
Derek R Witty
Saad Hichem M
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200939394A publication Critical patent/TW200939394A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

200939394 六、發明說明： 【發明所屬之技術領域】 卜 本發明的實施例大致關於積體電路的製造、更具體 、 地，本發明的實施例涉及用於形成多層互連結構的方 法，所述多層互連結構包括具有低介電常數的介電材料。 【先前技術】 ® 自從幾十年前首先提出積體電路以來，積體電路幾何 、、·〇構在尺寸上已經急劇降低。以後’積體電路一般遵循 兩年/一半尺寸的規則（通常稱作摩爾定律），這意味著 在晶片上的元件數量每兩年增加一倍。現在，製造設備 =具有ο.ΐμπχ特徵部件尺寸的習知製造裝置，且未來的 設備馬上將是具有甚至更小特徵部件尺寸的製造裝置。 由於相鄰金屬線之間的電容耦合必須被降低以進一步 ❹ 降低積體電路上70件的尺寸’因此S件幾何結構的尺寸 降，已經對具有低介電常數⑴值的膜產生了需求。特 別是’需要具有小於約3.G介電常數的絕緣體。具有這 種低介電常數的絕緣體的實例包括多孔介電f、碳推雜 氧化矽和聚四氟乙烯（ρΤρΈ )。 種已經用於製造多孔的碳摻雜氧化矽獏的方法是由 氣體混合物沉積這種膜，該氣體混合物包括有機石夕化合 物和包括熱不穩定物種（species )或者揮發基的化合物， 然後’後處理所沉積的膜以從所沉積的膜中去除熱不穩 4 200939394 定物種或揮發基（volatile group )，諸如有機基團。從所 沉積的膜去除熱不穩定物種或揮發基會導致在膜中產生 ， 納米級尺寸的空隙’這降低了膜的介電常數例如降低至 約 2.5。 由於空氣具有接近i的介電常數，因此形成由納米級 尺寸空隙構成的大的空氣間隙將進一步降低介電常數。 但是，在形成大空氣間隙時使用的熱處理存在幾個問 〇 題，例如，熱去除會在該結構中產生應力，這將導致穩 定性問題。 〜 因此，考慮到積體電路特徵部件尺寸的持續降低和習 知方法中存在的問題，仍需要形成具有低於3.0的介電 常數的介電層的方法。 【發明内容】 _ 本發明總體提供用於形成多層互連結構的方法，這種 ^層互連結構包括封存在較小特徵部件中的均勻空氣氣 - /個實施例提供了 —種在半導體結構中形成導電線路 • 少方法’其包括：在第-介電層中形成多個溝槽，其中 多個空氣間隙將形成於第一介電層中;在溝槽中、冗積丘 :介電阻擋膜’其中共形介電阻擋膜包括低、介電： 、該低k介電材料係建構成作為抵抗在第一介電層中 形成空氣間隙時所使用之濕蝕刻化學試劑的阻擋層；在 5 200939394 共形低k介電層上方沉積金屬擴散 電材料以填充溝槽。以及沉積導 另一個實施例提供了一種形成具有空 構的方法，其包括./笛 、、之介電結 、包括.在第一介電層令形成多個 中溝槽係建構成將導電材料保留於其 八 第—共形介雪π## 、，隹溝槽令沉積 4介電阻擋膜；沉積第一導電材科以 平坦化第-導電材料以暴露出第-介電層.在發， . ^ u 电層，在導電材料 —科覆蓋層；在第-導電材料和第一介電 :上方沉積第-多孔介電阻撞層；以及： 溶液經由第-多孔介電阻撐層去除第一介電層，從 = 溝槽之間形成s氣間隙。其中第—共形介電阻播媒用作 抵抗濕蝕刻溶液的阻擋層和蝕刻終止層。 =實施例提供了一種形成具有空氣間隙之介電結構 ’其包括：在第一介電層中形成多個溝槽，兑中 溝槽具有傾斜側壁且底部窄而開口寬；在溝槽中沉積 一共形介電阻擋膜；沉積第—導電材料以填充溝槽；平 坦化第-導電材料以暴露出第—介電層；去除第一介電 層以在第-導電材料周圍形成倒轉溝槽，其中倒轉溝槽 具有傾斜侧壁且開π窄而底部寬；以及通過在倒轉溝槽 中儿積第#共形介電層’以在至少部分倒轉溝槽中形 成多個空氣間隙，其中空氣間陳形成在高寬比大於—特 定值的倒轉溝槽中。 【實施方式】 200939394 本發明的實施例總體提供了一種用於在多層互連結構 中形成空氣間隙的方法。空氣間隙一般形成在金屬結構 被密集包封的區域處，例如在鑲嵌結構的溝槽階段 \ (trench level)中。共形低k介電阻擋膜沉積在金屬結 ' 構周圍’以提供空氣間隙周圍的機械支撐並保護金屬結 構在空氧間隙形成期間不受濕钱刻化學試劑和濕氣的影 響。唯一的多孔低k介電層形成在可去除的層間介電 ❹ （interlayer dieleetric，)層上方。多孔介電阻擋層用 作允許濕姓刻化學試劑透過和允許去除ILD層和在其中 形成空氣間隙的薄膜。然後在多孔介電阻擋層上方沉積 緻密的介電阻擋層。低應力低k的ILD層可沉積在敏密 介電阻擋層上方’緻密介電阻擋層提供用於在下一層級 中形成結構的介電質。低應力ILD層降低了因在多層互 連結構中形成空氣間隙所導致的應力。在另一實施例 中，非共形低k介電層沉積在具有傾斜侧壁的金屬結構 0 周圍，且空氣間隙可形成在金屬結構被緻密地包封之非 共形低k層的部分中。 通過多孔介電阻擋層形成空氣間隙 • 第ia-ij圖示意性示出了根據本發明實施例在形成多 • 層互連結構之處理順序期間基板疊層的橫截面視圖。第 4圖示出了根據第1A_U圖中示出之處理順序的流程 200 0 在元件諸如電晶體形成在半導體基板1〇1上之後，在 200939394 基板101上可形成通孔層102β通孔層1〇2通常是具有 形成於其中的多個導電元件（通孔）103的介電膜。導 電70件103係建構成與形成在基板1〇1中的元件電連 接。夕層互連結構通常包括交替之導電材料和介電質的 溝槽層和通孔層，且其形成在通孔層1〇2上，以提供用 於基板101中元件的電路。溝槽層通常是指形成有導電 線路的介電膜。通孔層是具有多條小金屬通孔的介電質 層，這些金屬通孔提供從一個溝槽層至另一個溝槽層的 電路徑。 流程200提供一種用於在通孔層1〇2上方形成多層互 連結構的方法。 在步驟201中，如第1Α圖中示出的蝕刻終止層1〇4 整個沉積在通孔層102上方，且第一介電層1〇5(例如二 氧化矽層）沉積在蝕刻終止層104上。蝕刻終止層1〇4係 建構成在後績的蝕刻步驟期間保護通孔層1〇2並用作介 電擴散阻擋層。蝕刻終止層104可以是碳化矽層。 在步驟202中，溝槽1〇6形成在介電層1〇5和蝕刻終 止層104中。溝槽106可使用本領域技術人員公知的任 何習知方法形成，諸如使用光阻進行圖案化之後進行蝕 刻。. 在步驟204中，共形介電阻擋膜1〇7沉積在包括溝槽 側壁之基板整個頂部表面上方。共形介電阻擋膜ι〇7 200939394 係建構成用作阻擋層以保護隨後形成在溝槽106中的金 屬結構（諸如銅線），在隨後的處理中不受濕敍刻化學試 _ 劑以及濕氣的影響。此外，在其周圍形成多健氣間隙 ’ 之後，共形介電阻擋膜107也為形成在溝槽106中的金 屬結構提供機械支樓。在—個實施例中，共形的介電阻 擋膜107包括低k介電阻擋材料，諸如氮化硼（BN)、 氮化矽（SiN)、碳化矽（Sic)、碳氮化矽（siCN)、硼 © 氮化矽（SiBN )、或它們的組合。 在一個實施例中，共形介電阻檔膜1〇7是氮化硼（BN) 層’k值低於約5.〇,通過電漿增強化學氣相沉積（pEcvD) 製程形成。共形介電阻擋膜107可具有從約1〇A至約 200A的厚度。沉積氮化硼層可包括由含硼前驅物形成含 棚膜’和用含氮前驅物處理含蝴膜。形成含侧.膜可在存 在或不存在電漿的情況下實施。含硼前驅物可以是二硼 ® 烧（B#6 )、環硼氮烷（)或環硼氮烷的烷基替換 衍生物。處理含硼膜係選自由電漿處理、紫外線（uv) 固化處理、熱退火處理及其組合所組成之一群組。含氮 前驅物可以是氮氣（n2 )、氨氣（NH3 )或聯氨（n2H4 )。 沉積氮化硼膜的詳細描述可在名稱為“ Boron Nitride and Boron-Nitride Derived Materials Deposition Method” ' 2007年5月23曰提交的美國臨時專利申請序 號60/93 9,802 (代理卷號No. 11996)中找到，其全文以 9 200939394 引用方式於此併入本文。 在步驟206中，金屬擴散阻擋層1〇8形成在共形介電 阻擋膜107上方。該金屬擴散阻擋層1〇8係建構成防止 在隨後沉積在溝槽106中的金屬線和其附近的介電結構 ' 之間的擴散。金屬擴散阻擋層108可包括钽（Ta)和/ 或氮化钽（TaN )。 在步驟208中，溝槽106可以包括一種或多種金屬的 〇 導電線路1〇9填充，如第圖中所示。在一個實施例中， 實施錢射㈣以從溝槽106的整個或部分錢去除金屬 擴散阻擋層108和共形介電阻擋膜107，以使導電線路 1〇9可與通孔層1G2中的導電元件1()3直接接觸。沉積 導電線路1〇9可包括形成導電種晶層以及在導電種晶層 上沉積金屬。導電線路1〇9可包括銅（Cu)、鋁（A1)或 具有所需導電性的任何合適材料。 © 在步驟21〇中，在導電線路109、金屬擴散阻撐層ι〇8 以及共形介電阻擋膜107上進行化學機械拋光（cMp) 製程以暴露介電層1〇5，如第1C圖中所示。 _ 在步驟212中，在導電線路⑽上形成自對準覆蓋層 110。自對準覆蓋層U0可使用無電鍍沉積形成，並且僅 形成在導電線路109的暴露表面上。自對準覆蓋層110 係建構成一種阻擋層，用以保護導電線路109不受形成 空氣間隙時使用的濕蝕刻化學試劑影響，且防止物種跨 200939394 。自對準覆蓋層110可防
O St0p”的美國專利公開案2007/0099417中找到，其以引用 方式併入本文。 過導電線路109的上:表面擴散。 止銅和氧的擴散。由於導電線路 準覆蓋層110可包括多種組忐， 在步驟214中，多孔介電阻擋層ιη沉積在導電線路 1〇9上和共形介電阻擔媒107上。多孔介電阻撞層ill 是低k介電阻擋層，k<4.0。多孔介電阻擋層lu允許 钱刻溶液諸如稀釋的氫氟酸（DHF )溶液浸透，以滲入 到下方的可去除層諸如第一介電層丨〇5中，以形成空氣 © 間隙。多孔的介電阻擋層丨丨丨是富碳的且是疏水的。多 孔介電阻擋層111通常具有低濕蝕刻速率以使得與蝕刻 溶液接觸不會影響其結構，在一個實施例中，低濕蝕刻 速率可通過降低或消除多孔介電阻擋層ui中的Si_〇鍵 實現。在一個實施例中，多孔介電阻擋層111也可用作 導電線路109中的用於金屬諸如銅的擴散阻擋層。在_ 個實施例中’多孔介電阻擋層n丨是疏水的，因此最小 化了來自濕蝕刻製程的剩餘物質和污染。在一個實施例 200939394 中，多孔介電阻擋層111的疏水性可通過控制多孔介電 阻播層111中的碳含量來獲得。 . 在一個實施例中，多孔介電阻擋層U1包括碳化矽 (SiC)、碳氮化矽（SiCN)’或它們的組合物，而沒有矽 氧鍵（Si-ο)。在一個實施例中，多孔介電阻擋層iu可 具有在約10A至約100A之間的厚度。在另一實施例中， 多孔介電阻擋層111可具有約5〇A至約3〇〇A之間的厚 ❹ 度。 多孔介電阻擋層111可通過使用含矽和碳的前驅物進 行化學氣相沉積形成。在一個實施例中，採用低密度電 漿條件來形成多孔介電阻擋層u丨。在一個實施例中，多 孔介電阻擋層111可以是通過藉由含氫的處理氣體和無 氧有機矽化合物之反應所沉積的碳化矽層，這種沉積方 法與名稱 Method of Improving Stability in Low k 〇 Barrier Layers”的美國專利6 79〇 788中用於沉積低让碳 化石夕層的方法相類似，其以引用方式併入本文。 用於形成多孔介電阻擋層的方法的詳細描述可在2007 年10月9曰提交的名稱為“ Meth〇(i to 〇btain L〇w κ
Dielectric Barrier with Superior Etch Resistivity”的美國 專利申請序號No,--(代理卷號No. 11498 )中找到， 其以引用方式併入本文。實例丨列出了用於沉積多孔介 電阻擋膜111的示範性方案^ 12 200939394 實例1 用於沉積具有碳化矽之多孔介電阻擋層的PEC VD沉
積製程包括使用具有三甲基矽烷（TMS，（ CH3 ) βίΗ) 和乙歸（CzH4 )組合物的前驅物。設定包括TMS和乙烯 比率的處理條件’以使碳的原子百分比大於丨5 %。在一 個實施例中’乙烯和TMS的比率約為1:丨至約8:丨，TMS /乙婦前驅物和載氣的流速在約5sccm至約1〇〇〇〇sccm 之間，且溫度為約35(TC。對於這些條件，室壓力在約 10毫粍（mT〇rr)至約1個大氣壓之間，用於產生電漿 的射頻功率（RF )在約1 5W和約3000W之間，且在基 板和噴頭之間的間隔係建構成可將前驅物提供至被處理 的基板，從約200密耳（mils)至約2〇〇〇密耳。 返回第4圖’在步驟21…可產生一圖案以暴露注 其中將形成空氣間隙的區域。在多孔介電阻擋層iu上 沉積光阻層112。之後在光阻層112中顯影出一圖案，以 經由孔113暴露出部分多孔介電阻擋層m，如第id圖 中所示。該圖案心將空氣間隙限制在導電線路1〇9間 的距離係在-定範圍之㈣區域t。例如，空氣間隙被 限制在相鄰導電線路1〇9之間的 、 心问07此離大於5nm的區域 中。空氣間隙對於緊密包封導電線路1G9間之介電質的 低k值是最有影響的。此外，在較遠的金屬結構（諸如且 有大節距（Piteh)的導電為刚或通孔層中的通孔）之間 13 200939394 形成空氣間隙，會影響機械結構的完整性。因此在該步 驟申形成圖案以將空氣間隙限制在一定範圍内。在一個 實施例中，空氣間隙可形成在相鄰的導電線路1 之 間，且前述導電線路之間的距離在約5nm至約2〇〇nm 之間。 在步驟2 1 8中，進行濕蝕刻製程。部分第一介電層！ 〇5 通過經由孔U 3而暴露的多孔介電阻擋層111接觸蝕刻 © 液諸如DHF /谷液，且被完全或部分钮刻掉從而形成多 個空氣間隙114 ’如第1E圖中所示。在一個實施例中， DHF溶液包括6份的水和！份的氫氟酸。其他濕钱刻化 學試劑諸如緩衝的氫氟酸（BHF，NH4F + HF + H2〇)也可 用於經由多孔介電阻擋層Π1蝕刻第一介電層1〇5。示範 性蝕刻方法可在名稱為“ Etch Pr〇cess f〇r Etching
MiCrostructures，，的美國專利6,936，i83中找到，其以引用 © 方式併入本文。蝕刻溶液經由多孔介電層1U到達第一 介電層105’蝕刻產物經由多孔介電阻擋層ln去除，如 第1E圖中箭頭所示。 蝕刻處理通過共形介電阻擋膜1〇7、蝕刻終止層 和圍繞第一介電層105的多孔介電阻擋層lu控制。共 形介電阻擋膜1〇7和多孔介電阻擋層lu也為空氣間隙 Π4提供均勻結構。清洗製程後可進行蝕刻製程以去除 光阻和蝕刻製程的殘餘物。 14 200939394 在步驟220中，一曰—士命> —疋成二虱間隙的形成，就在多孔 "電阻擋層111上沉積如第】 圖中所示的緻密介電阻播 層Η5。緻密介電阻擋層U5 保建構成防止導電線路1 〇9 中的金屬諸如銅的擴散以及空氣 工軋間隙1 1 4中濕氣的遷 移。敏密介電阻擋層丨15可包衽 匕栝薄的低k介電阻擋膜諸 如碳化矽（Sic)、碳氮化矽（8ίΓκη产 %〈 MCN)、氮化硼（BN)、硼 氮化硬（SiBN)、硼碳氮化石夕f ❹ ❹ 齓亿7 ( SlBCN )或它們的組合》 在—個實施例中，緻密介電阻斧思T 7 < a 士上 ? "电阻宿層具有在約20A至 約500A之間的厚度。在另一 你力個實施例中，緻密介電阻擋 層115具有約5〇A至約2〇〇A之間的厚度。 在步驟222中，ILD $ 116沉積在緻密介電阻播層115 上。任何合適的介電材料都可用作ILD層116。在一個 實施例中，ILD層116是溝槽層之間具有k< 2 7介電常 數的低k且低應力的介電f。―層116中的低應力能 使ILD層116吸收和/或中和由形成空氧間隙所產 生的應力》ILD層116也具有良好的機械特性用以支撐 該釔構。在一個實施例中，ILD層116具有約1 ooA至約 5000A之間的厚度。ILD層116可以是碳摻雜的二氧化 句碳氧化石夕（Si〇xCy)或它們的組合。用於形成ILD 層116的方法可在美國專利公開案2006/0043591中找 至J 其名稱為 ‘‘Low Temperature Process to Produce 15 200939394
Low-K Dielectrics with Low Stress by Plasma-Enhanced Chemical Vapor Deposition (PECVD)”，其以引用方式併 入本文.。 在步驟224中，蝕刻終止層127形成在ILD層116上。 姓刻終止層1 27係建構成保護ILD層11 6不受到在ILD 層11 6上方後續的溝槽層中形成空氣間隙時所使用之濕 姓刻化學試劑的影響。在一個實施例中，蝕刻終止層127 〇 可包括碳化矽。 在步驟226中，第二介電層117形成在蝕刻終止層127 上。第二介電層117可與第一介電層1〇5相似。在一個 實施例中’第二介電層丨丨7包括二氧化矽。 在步驟227中’如第1F圖中所示，習知雙鑲嵌結構 可形成在分別用於在其中形成新的通孔層和新的溝 槽層之ILD層Π6以及第二介電層117中。用於形成雙 ® 鎮嵌結構的詳細描述可在美國專利申請公開
No.2006/0216926 中找到，其名稱為“Method of Fabricating a Dual Damascene Interconnect Structure”， 其以引用方式併入本文。 如第1G-1J圖中所示’可重複步驟2〇4至218以在形 成於第二介電層117甲的導電線路121之間形成空氣間 隙126。在沉積與阻擋層1〇8相似的金羼擴散阻擋層12〇 之引在雙鑲嵌結構118中可沉積與共形介電阻檔膜^ 200939394 相類似的共形介電阻擋膜119。在貫穿—η— 步驟之後，在鑲嵌結構118中可形成導電線路i2i。與 自對準覆蓋層110相類似的覆蓋層122和與多孔介電阻 擋層ill類似的多孔介電阻擋層123可在CMp製程之後 形成。光阻層124可沉積在多孔介電阻擋層123上，在 光阻層124中形成-圖案以經由光阻124中的孔125暴
❹ 露出部分第二介電層117。然後採用濕钱刻製程形成空 氣間隙126。 相似地’可使用上述製程在各相繼介電層的所選區域 中形成空氣間隙。 上述的€氣間隙形成製程具有超越習去〇空氣間隙形成 方法（例如熱分解）的多個優勢。 首先，共形低k介電阻擋層諸如共形介電阻擋層1〇7 和119不僅用作良好的介電阻擋層以保護金屬諸如銅不 受到在相繼步驟中使用的濕氣和化學溶液的影響，而且 在空氣間隙形成之後也對導電線路提供了機械支撐。 第二，與熱分解相比，本發明的實施例使用選擇性濕 蝕刻方法以形成均勻的空氣間隙。特別地，採用濕蝕刻 化學試劑諸如DHF和BHF去除所形成的介電質諸如 Si〇2以形成空氣間隙 '熱分解不是選擇性的乂所有可處 理的材料都將被去除或損壞，且在該結構中任何剩餘的 可處理材料都會導致隨後處理步驟中的可靠性問題。用 17 200939394 本毛月中的濕钱刻方法是選擇性的且經由光刻和圖案 化步驟僅用於所選區域。因此，面積百分比和空氣間隙 的位置可設計成滿足所需介電值以及所需的機械強度。 例如，空氣間隙可形成在緻密金屬區域中，這裏兩個相 鄰金屬線路之間的節距長度在1〇11111和2〇〇nm之間。 第三，低應力低介電層用在層間介電質中，以最小化
整個叠層的應力且也為整個互連結構提供強力的機械支 撐0 第四’可滲人濕㈣化學試劑的多孔介電阻擒膜用作 薄膜’其允許錢刻溶液浸透到下方的可去除介電層中 以形成空氣間隙。 η電阻擋膜諸如阻擋層丨丨5沉 部上以防止擴散以及濕氣滲 第五’薄的敏密氣密性 積在多孔介電阻擋膜的頂 透.。 在非共形介電層中形成空氣間陈 本發明的實施例還提供了藉由 、 j精由在導電線路間的溝； 沉積非共形介電層以產生空 i h 1 _的方法。具有傾飼 壁的多個溝槽可通過受控的餘士 程形成在介電層中 側壁是傾斜的以使溝槽的開口宽 見於底部。共形介電阻 層沉積在溝槽表面上以用於阻播 愚麵刻化學試劑。然 具有傾斜側壁的溝槽被填充有邋 …' .. 々成導電線路的導電材 料。去除在導電線路周圍的介t 介電層’而留下導電線路 18 200939394 間的倒轉溝槽。導電線路之間的倒轉溝槽具有開口窄於 底部的傾斜側壁1後將非共形介電層沉積在導電線路 之間的溝槽中。沉積製程可被控制’使得空氣間隙形成 在狹窄溝槽中。同時在溝槽較寬的位置形成固態介電 層。由此’空氣間隙的形成自然為選擇性的而不需使用 遮罩。兩個示範性處理順序描述如下。 順序1 Ο
第2Α_2;圖示意性示出了根據本發明的—個實施例在 形成多層互連結構的處理順序24〇期間，基板疊層的橫 截面視圖。第5圖示出了根據第2八_21圖中示出的處理 順序240的處理步驟。 如第2Α圖中所示出的，在於半導體基板1〇1上形成諸 如電晶體的元件之後，在基板101上可形成通孔層丨〇2。 導電元件103係建構成與形成在基板中的元件電連 接。然後蝕刻終止層1 04沉積在整個通孔層i 〇2上方。 第一介電層105諸如二氧化矽層沉積在蝕刻終止層1〇4 JL ° 在步驟242中，具有傾斜側壁132的溝槽131通過在 光阻130中形成的圖案利用蝕刻製程產生。該蝕刻製程 與用於形成具有垂直壁之溝槽的習知姓刻製程相比，通 常具有較低的各向異性（anisotropic)。在一個實施例中， 各向同性（isotropic)電漿蝕刻製程可用於形成具有傾斜 19 200939394 側壁132的溝槽131。侧壁132的角度可通過調整處理 參數例如偏置功率的大小來調節。在—個實施例中，在 溝槽131的相對側冑132之間的角度”處於約y至約 130°之間的範圍。 '‘' ❹
在步驟244中，在去除部分姓刻終止層1〇4和光阻⑽ 之後，在溝槽131上方沉積共形介電阻擋膜US，如第 2B圖中所示。共形介電阻擋帛133係建構成用作阻擋 層’以保護隨後形成在溝槽丨3 1中的 不受處理期間的濕氣和化學試劑影響 开> 成空氣間隙之後，共形介電阻擋膜 槽131中的金屬結構提供機械支撐。 金屬結構諸如銅線 。此外，在其周圍 133也為形成在溝 在一個實施例中， 共形介電阻撞膜133包括氮切（SiN)e共形介電阻撐 膜133可包括任一種合適的低k介電材料諸如氮化硼 (BN)、氮化矽（SiN)、碳化矽（Sic)、碳氮化石夕（從…、 硼氮化矽（SiBN)或它們的組合物。共形介電阻擋膜Μ〕 可使用類似於用於沉積共形介電阻擋膜1〇7之第4圖步 驟204中所描述的製程沉積。 在步驟246中，金屬擴散阻擋層134形成在共形介電 阻擋膜133上方，如第2B圖中所*。金屬擴散阻撐層 134係建構成防止隨後沉積在溝槽131中的金屬線和其 附近結構之間的擴散。緻密介電阻擋層可包括钽（丁& ) 和/或氮化鈕（TaN )。 20 200939394 在步驟248中，溝槽Π1 J具充有包括一種或多種金 屬的導電線路135’如第2c圖由路-. 圖中所不。在一個實施例中， 可實施进射步驟以從溝槽131的整個或部分底壁去除金 屬擴散阻漏134和共形介電阻擋膜⑴，以使導電線 路135可與通孔層1〇2中的+ 、 τ扪等電7C件ι〇3直接接觸。沉 積導電線路135可包括形成導雷 取等冤種晶層和在導電種晶層 上沉積金屬。導電線路135可句蛀
吩包括鋼（Cu)、鋁（A1)或 具有所需導電性的任何適當金屬。 在步驟250中，在導電線路ϊ35、金屬擴散阻播層⑴ 和共形介電阻擒膜133上進行化學機械拋光（cMp)製 程，以暴露介電層105,如第2C圖中所示。 在步驟252中，自對準覆蓋層136形成在導電線路135 上。自對準覆蓋層136係建構成阻擋層，以防止在導電 線路135上表面上的物種擴散。自對準覆蓋層136可防 止鋼和氧兩者的擴散。自對準覆蓋層136可使用無電鍍 沉積形成且僅形成在導電線路的暴露表面上。自對準覆 蓋層136係建構成阻播層，以防止導電線路135受到形 成空氣間隙時所使用之濕㈣化學試劑的影響且防止物 種橫跨導電線路135的上表面擴散。自對準覆蓋層136 可防止鋼和氧兩者的擴散。由於導電線路135包括銅， 因此自對準覆蓋層U6可包括各種含有鉛（c。）、鎮 (w)、或銦（Mo)、磷（p)、侧（B)、銖及其組 21 200939394 合的組成。形成自對準覆蓋層136的詳細描述可在名稱 為 “Adhesion and Minimizing Oxidation OI1 Electroless
Co Alloy Films for Integration with l〇w k inter-Metal Dielectric and Etch Stop”的美國專利公调案 2007/0099417中找到，其以引用方式併入本文。 在步驟254中，進行姓刻製程以去除形成導電線路135 間之倒轉溝槽137的第一介電層1〇5，如第2D圖中所 ❹ 不。倒轉溝槽13 7具有傾斜側壁1 3 8，其使得倒轉溝槽 1 3 7開口窄而底部寬。可採用濕或幹姓刻製程去除第一 介電層105 »倒轉溝槽137用蝕刻終止層1〇4和共形介 電阻擋膜133作為襯墊，它們在蝕刻期間分別保護通孔 層102和導電線路135。 在步驟256中’非共形介電層139沉積在具有傾斜側 壁的倒轉溝槽137中，如第2Ε圖中所示。非共形介電層 聲 139包括低k例如k^27且低應力的層間介電膜其具有 良好的機械特性以支撐基板疊層中的結構。當倒轉溝槽 137的尚寬比（aspect rati〇 )高於一定值時，倒轉溝槽 137的窄開口導致非共形介電層139在形成空氣間隙140 的開口附近被隔離（pitch off h溝槽高寬比通常是指溝 槽回度和溝槽寬度的比率。因此’空氣間隙140形成在 窄的倒轉溝槽137内部。非共形介電層139的固態層可 形成在寬的倒轉溝槽137中。結果，傾斜側壁對空氣間 22 200939394 隙的形成提供自然選擇性。不需要圖案化，由此節省了 成本。 可調整在倒轉溝槽m側壁之間的角度和倒轉溝槽 137的高寬比，以控制空氣間隙14〇的位置。調節在溝 槽側壁之間的角度以控制其中空氣間隙的垂直位置，以 使隨後的CMP製程不會破壞空氣間隙的密封。例如，當 溝槽側壁之間的角度增加時空氣間隙可形成在具有較小
高寬比的溝槽中。在一個實施例中，空氣間隙140可形 成在相互距離在約10nm至約200nm間的相鄰導電線路 1 3 5之間。 期望具有位於導電線路135項表面下方的线間隙 從而在CMP製程之後空氣間隙14〇不會暴露到随 後在其上形成的層。在一個實施例中，非共形ild層⑶ 可具有約100A至約5000A之間的厚度。 在一個實施例中，非共形介電層139是低k介電材料， 其包括碳掺雜的：氧化#、碳氧切（Si〇xCy)或它們 的組合物。用於形成類似介電層的方法可在美國專利 ^054,379 t ^ Li ^ ^ ,4 ^ «Meth〇d of Depositing a low K Dieleetrie with 〇rg_ sil_”，其以引用方式併入本 文0 在步驟258巾，對非共形介電層139進行化學機械; 光（CMP)製程以暴露出自對準覆蓋層136，如第⑴ 23 200939394 中所示。在CMP步驟之後空氣間隙140仍是密封的。 在步驟260中’緻密介電阻擋層141可沉積在非共形 介電層133上方，如第2F圖中所示。緻密介電阻擋層 141係建構成防止在導電線路135中的金屬諸如銅的擴 散以及物種從空氣間隙140遷移《緻密介電阻播層141 可包括薄的低k介電阻擋層’諸如碳化矽（Sic )、碳氣 化矽（SiCN )、氮化硼（BN )、硼氮化矽（SiBN )、爛碳 氮化矽（SiBCN )或它們的組合物。在一個實施例中， 緻密介電阻擋層115具有約20人至約200A之間的厚度。 在步驟262中’ILD層142沉積在緻密介電阻擔層141 上，如第2F圖中所示。ILD層142是具有k< 2.7的低k 介電質’其提供溝槽層之間的介電質和在其中形成通孔 的门電層。ILD層142也可以是低應力膜。在一個實施 例中’ ILD層142具有約100A至約5000A之間的厚度。 ILD層142可以是碳摻雜_的二氧化石夕、碳氧化珍（si〇xCy) 或它們的組合。用於形成ILD層142的方法可在美國專 利 6,054,379 中找到，其名稱為 “Method of Depositing a low K Dielectric with Organo Silane”，其以引用方式併 入本文。 在步驟264中，蝕刻終止層153形成在ILD層142上。 姓刻終止層1 53係建構成保護ILD層142不受在ILD層 142上方後續溝槽層中形成空氣間隙時，所使用之漁钱 24 200939394 刻化學試劑的影響。在一個實施例中，蝕刻終止層i53 可包括碳化石夕。 在步驟266中，第二介電層143可沉積在蝕刻終止層 153上方，如第2G圖中所示。第二介電層143係建構成 用於在其中形成溝槽作為新的溝槽層。第二介電層143 與第一介電層105相似。在一個實施例中，第二介電層 M3包括二氧化矽。 在步驟268中’如第2G圖中所示，雙鑲叙結構 可形成在ILD層142和第二介電層丨43中，分別用於在 其中形成新的通孔層和新的溝槽層。雙鑲嵌結構144可 使用習知鑲嵌製程形成’除了要調節第二介電層143的 餘刻，以使雙鑲嵌結構144的溝槽具有傾斜的側壁145。 用於形成雙鑲嵌結構的詳細描述可在美國專利申請公開 案2006/0216926中找到，其名稱為“Method of Fabricating a Dual Damascene Interconnect Structure”， 其以引用方式併入本文。 如第2G -2J圖中所示，步驟244至258可重複以在形 成在第二介電層143中的導電線路148間形成空氣間隙 152。在沉積與金屬擴散阻擋層134相似的金屬擴散阻擋 層147之前，與共形介電阻擋瞑133相似的共形介電阻 擋膜146可沉積在雙鑲嵌結構144中。在貫穿步驟之後 導電線路1 48可形成在鑲嵌結構丨44中，以使導電線路 25 200939394 148電性連接到導電線路i35。在CMp製程之後可形成 與覆蓋層136相類似的覆蓋層149。然後將第二介電層 143去除’以在導電線路148之間形成具有傾斜側壁的 溝槽150。然後沉積與非共形層139相似的非共形介電 層151，以在具有高的高寬比的溝槽15〇内形成空氣間 隙1 52。然後對非共形介電層15 1進行CMP製程，準備 進行之後的處理。 ® 對於之後的期望產生空氣間隙的每一溝槽層都可進行 相似的處理。 順序2 第3 A第3F圖示意性示出了根據本發明另一實施例在 處理順序280期間基板疊層的橫截面視圖，以形成多層 互連結構。第6圖示出了根據第3a-3F圖中所示出處理 順序2 8 0的處理步驟。 處理順序280包括步驟242至254，其與處理順序240 中的步驟242至254相似，如第3A -3C圖中所示》通孔 層102可形成在基板101上。導電元件ι〇3係建構成與 形成在基板1 〇 1中的元件電性連接。然後蝕刻終止層104 沉積在整個通孔層102上方。第一介電層1〇5沉積在蝕 刻終止層1 04上。具有傾斜側壁丨32的溝槽丨3 1形成在 第一介電層1〇5内部。共形介電阻擋膜133和金屬擴散 阻檔層134隨後沉積。導電線路135形成在溝槽13 1中。 26 200939394 進行CMP製程，之後在導電線路135上方形成自對準覆 蓋層136。然後去除第一介電層ι〇5，以在導電線路lb 之間形成倒轉溝槽137❶倒轉溝槽137具有傾斜側壁 138 ’其開口窄於底部。 在步驟286中，在步驟254之後，共形介電阻擋膜16〇 沉積在倒轉溝槽137和導電線路135上方，即在整個頂 表面上方’如第3D圖中所示。共形介電阻擋膜ι6〇係建 構成用作阻擋層’以保護金屬結構諸如導電線路135以 及隨後形成在溝槽137中的空氣間隙。在一個實施例 中，共形介電阻擋膜16〇包括低k介電阻擋材料諸如氮 化碎（SiN)、碳化矽（SiC)、碳氮化矽（siCN)、硼氮 化矽（SiBN )或它們的組合。在一個實施例中，共形介 電阻擋膜160可具有從約1〇Α至約200A的厚度。共形 介電阻擋臈160的組成物和形成與在第4圖的步驟2〇4 中描述的共形介電阻擋膜1〇7相似。 在步驟288中，非共形ILD層161沉積在共形介電阻 擋膜160上方。非共形ILD層161的沉積與在第5圖步 驟256中描述的非共形ILD層139的沉積相似。空氣間 隙162可形成在具有高的高寬比之溝槽137中的非共形 江〇層161令。由於沉積非共形ILD層161之後的CMp 製程非一路持續拋光非共形ILD層161以暴露出導電線 路136或自對準覆蓋層136 ’空氣間隙162的位置可以 27 200939394 不限於在倒轉溝槽137内，由此提供沉積製程的靈活 性。如第3D圖中所示的’空氣間隙162可位於高於導電 線路135頂部的頂表面位置處。在一個實施例中，非共 形㈣層161可具有在約祕至約5〇〇〇A之間的厚心 在步驟290令，對非共形aD層i6i進行⑽製程， 乂使非，、形ILD | ι61是平坦的以用於下一步驟，且具 有足以容納導雷结玫 ❹ ❹ 、-路1 35和通孔層的厚度，以用於將 電線路135連接至隨後的溝槽層。 在步驟292 t ’钱刻終止層166形成在非共形助層 161上。飯刻終止居〗& < # & 止層166係建構成保護ILD層161 在ILD層161上方德 又 、 ，，溝槽層中形成空氣間隙時，所使 用之濕蝕刻化學試劑的影 ,& ’、。在—個實施例中，蝕刻終 止層166可包括碳化矽。 在步驟294中，第二介電 上，如第3E圖中所示十八63沉積在餘刻終止層⑹ 於新溝槽層的溝槽。在；電層Μ3係建構成形成用 包括_ 4 實施例中，第二介電層163 氧化矽。在另— 中蝕刻終止層可沉積在 在::層163和非共形灿層161之間，
在步驟296中，如第3F 形成在非妓π 圖中所示，雙鑲礙结構164可 士成在非共形1LD層161和第_ 結構-包括形成在非共形t介電層163中。雙㈣ 和形成在第二介電層 、層161中的通孔 的溝槽164b。雙鑲嵌結構〗64 28 200939394 可使用習知鑲嵌製程形成，除了要調整第二介電層163 的蚀刻，以使溝槽164b的溝槽具有傾斜侧壁165。 可重複製程順序.280的步驟244-252以完成新通孔層 和新溝槽層的形成。 對於在介電結構中需要空氣間隙之處的每個新通孔和 溝槽層，可實施相似的製程。 前述内容旨在說明本發明的實施例，但是在不脫離本 Φ 發明基本範圍的條件下，可設計本發明的其他和進一步 的實施例，本發明的範圍由以下的申請專利範圍限定。 【圖式簡單說明】 為了能更詳細理解本發明上述引㈣特徵，參照多個 實施例對上文簡要概述的本發明進行更詳細的描述，立 中—些實施例在附圖中示出。但是，應注意，附圖僅: 出本發明的典型實施例，因此不應視為是對本發明範圍 的限制’本發明彳涵蓋其他等效實施例。 夕第1A_U圖示意性示出了根據本發明實施例用於形成 夕層互連結構的處理順序期間，基板疊層的橫截面視圖。 ，第2A-2J圖示意性示出了根據本發明另一實施例用於 =多層互連結構的處理順序期間，基板疊層的橫截面 VL團 。 ::A - 3 F圖示意性示出了根據本發明又一實施例用於 夕層互連結構的處理順序期間，基板疊層㈣截面 29 200939394 視圖。 第4圖示出了根據第1A -1J圖中示出的處理順序的處 理步驟。 第5圖示出了根據第2A -2J圖中示出的處理順序的處 理步驟。 第6圖示出了根據第3A -3F圖中示出的處理順序的處 理步驟。 為了便於理解，可能的情況下，使用了相同的元件符 號表示圖中共用的相同元件。應當理解，在一個質施例 中公開的元件可被有益地使用在其他實施例中而不需特 別引用。 【主要元件符號說明】 101基板 102通孔層 103導電元件 104蝕刻終止層 105第一介電層 106溝槽 107共形介電阻擋膜 108金屬擴散阻擋層 109導電線路 110自對準覆蓋層 111多孔介電阻擋層 112光阻層 113孔 114空氣間隙 115緻密介電阻擋層 116 ILD 層 117第二介電層 118雙鑲嵌結構 119共形介電阻擋膜 12〇金屬擴散阻擋層 200939394
12 1導電線路 123多孔介電阻擋層 125孔 127第二介電層 1 3 1溝槽 133共形介電阻擋膜 1 3 5導電線路 1 3 7倒轉溝槽 139非共形介電層 1 4 1緻密介電阻檔層 143第二介電層 145側壁 147金屬擴散阻檔層 149覆蓋層 1 5 1非共形介電層 153蝕刻終止層 161非共形ILD層 163第二介電層 164a通孔 165傾斜側壁 200流程 122覆蓋層 124光阻層 126空氣間隙 1 3 0光阻 132傾斜侧壁 134金屬擴散阻擋層 136自對準覆蓋層 1 3 8傾斜側壁 140空氣間隙 142 ILD 層 144雙鑲嵌結構 146共形介電阻擋膜 148導電線路 150溝槽 152空氣間隙 160共形介電阻擋膜 162空氣間隙 164雙鑲嵌結構 164b溝槽 1 6 6姓刻終止層 201步驟 202步驟 204步驟 206步驟 208步驟 210步驟 212步驟 31 200939394
214步驟 218步驟 222步驟 226步驟 240處理順序 244步驟 248步驟 252步驟 256步驟 260步驟 264步驟 268步驟 286步驟 290步驟 294步驟 216步驟 220步驟 224步驟 227步驟 242步驟 246步驟 250步驟 254步驟 258步驟 262步驟 266步驟 2 8 0處理順序 288步驟 292步驟 296步驟
32

Claims (1)

  1. 200939394 七、申請專利範圍： l一種在半導體結構中形成導電線路的方法’其包括： 形成數個溝槽於一第一介電層中； 崎一共形介電阻擋膜於該些溝槽中，纟中該共形 介電阻播琪包括一低k介電材料； 沉積一金屬ϋ散阻擋膜於該共形低k介電層上方； /儿積一導電材料以填充該些溝槽； e 平坦化該導電材料以暴露出該第一介電層； 形成一自對準覆蓋層於該導電材料上；以及 使用-濕蝕刻化學試劑去除該第一介電層，”在 該共形介電阻㈣巾㈣低k介電㈣係料該導電材 料抵抗該濕蝕刻化學試劑的一阻撞層。 2.如申請專利範圍第i項所述之方法，其中該共形介電 阻播膜包括氮化爛⑽）、氮化石夕（SiN)、碳化石夕（Μ)、破 © 氮化矽（SiCN) '硼氮化矽（SiBN)或其組合。 3·如申請專利範圍第2項所述之方法，其中該共形介電 • 阻擒膜包括一藉由雷想/卜與·# _L 符田也浆增強化學氣相沉積製程所形成的 - 氮化硼（BN)膜。 其中該共形介電 4.如申請專利範圍第丨項所述之方法 阻擋膜具有約10A至約2〇〇A的厚度 33 200939394 5 _如申請專利範圍第1項所述之方法，更包括： 在去除該第一介電層之前，在該導電材料和該第一 介電層上方沉積一多孔介電阻擋層，其中該第一介電層 係使用該濕姓刻化學試劑經過該多孔介電阻擋層來去 除。 e 6.如申請專利範圍帛5項所述之方法，纟中該多孔介電 阻擋層包括碳化矽（Sic)、碳氮化矽（SiCN)4其組合，並 且不具有矽氧鍵。 7. 如申請專利範圍第6項所述之方法，其中沉積該多孔 介電阻擒層包括使用-包含三甲基梦烧（⑽，（eh)〗㈣ 和乙烯（C^4)之組合物的前驅物’來沉積一碳化矽層。
    8. 如申請專利範圍第5項所述之方法，更包括產生一圈 案在該多孔介電阻擋層上方’以選擇性去除該第一介電 9,如申請專利範圍第1項所述之方法，更包括： ，在去除該第一介電層之後沉積一非共形介電層，其 中形成該些溝槽之步驟包括形成具有傾斜側壁的溝槽， 槽的底部窄而開口寬；去除該第一介電層係在該 •料周圍形成數個倒轉溝槽；以及沉積該非共形介 34 200939394 電層係在該些高寬比大於特定值的倒轉溝槽中，形成數 個空氣間隙。 1〇·如申請專利範圍第9項所述之方法，其中該溝槽之相 對傾斜侧壁間的角度在約5。至130。之間。 11. 如申請專利範圍第9項所述之方法，更包括在沉積該 〇 非共形介電層之前，在該些倒轉溝槽上方沉積一共形介 電阻擋膜。 12. 如申請專利範圍第1項所述之方法，其中形成該些溝 槽之步驟包括it過一雙鐵喪製程形^個溝槽通孔结 構。 的方法，其包括： ，其中該些溝槽係
    13.—種形成具有空氣間隙之介電結構 形成數個溝槽於一第一介電層中 建構成將導電材料保留於其中； 沉積一第一共形介電阻擋膜於該些溝槽中； 沉積一第一導電材料以填充該些溝槽； 平坦化該第一導電材料以暴露出該第一介電層· 在該導電材料上形成一第一自對準覆蓋芦· 沉積一第一多孔介電阻擋層於該第— 结入电何料和該 第一介電層上方；以及 藉由使用一濕蝕刻溶液經由該第—多 汴電層去除 35 200939394 該第-介電層，以在該些溝槽之間形成數個空氣間隙， 其中該第一共形介電阻擋膜作為一抵抗該濕姓刻溶液的 阻播層和钱刻終止層。 “·如申請專利範圍第13項所述之方法，更包括產生一 圖案在該第-多孔介電阻撞層上方，以選擇性去除該第 一介電層的。
    15.如申請專利範圍第13項所述之方法，其中該第一多 孔介電阻擋膜包括碳切（Sic)、錢切（MN)或其組 合物，並且不具有一氧化梦（Si〇)。 16. 如申請專利範圍第13項所述之方法，其中該第一共 形介電阻擋膜包括氮化硼（BN)、氮化矽（SiN)、碳化矽 (sic)、碳氮化矽（SiCN)、氮硼化矽（SiBN)或其組合物。 17. 如申請專利範圍第13項所述之方法，更包括： 在死》成該些空氣間隙之後’在該第一多孔介電阻擔 層上沉積一緻密擴散阻擋層； 沉積一層間介電質在該緻密擴散阻擋層上方，其中 該層間介電質包括一低k和低應力介電材料； ')儿積一钱刻終止層於該層間介電質上； 形成一第二介電層於該蝕刻終止層上； 形成數個溝槽通孔結構於該層間介電質和該第二介 36 200939394 電層中；
    沉積一第 中；
    二共形介電阻擋膜於該 些溝槽通孔結構 沉 積一 第 二 導 電材料 以 填 充 該 些 平 坦化 該 第 二 導電 材 料 以 暴 露 出 形 成一 第 二 白 對準 覆 蓋 層 於 該 第 沉 積一 第 — 多 孔介 電 阻擋層 於 該 介 電層 上 方 以及 溝槽通孔結構； 該第二介電層； 二導電材料上； 第二導電材料和該 藉由使用該濕姓刻溶液經由該第二多孔介電阻播層 去除該第二介電層，以形成數個空氣間隙，其中該第二 共形介電阻擋膜作為-抵抗該濕蝕刻溶液的阻擋層和钱 刻終止層。 項所述之方法，其中沉積該第 18.如申請專利範圍第13 一導電材料之步驟包括：
    形成一金屬擴散阻擋層於該第 上； 一共形介電阻擋層 形成種晶層於該金屬擴散阻擋層上；以及 用該導電材料填充該些溝槽。 19·-種形成具有空氣間隙之介電結構的方法，其包括： 形成數個溝槽於一第一介電層中’其中該些溝槽具 有候斜侧壁且底部窄開口寬； '儿積一第—共形介電阻擋膜於該些溝槽中； 37 200939394 沉積第一導電材料以填充該些溝槽； 平坦化該第一導電材料以暴露出該第一介電層； 去除該第一介電層，以在該第—導電材 數個倒轉溝槽，其中該脉 π圓形成 口窄底部U及-㈣料具有傾斜侧壁並且開 通過沉積一第一 來形成數個空氣間隙 成在尚寬比大於一特
    非共形介電層於該些倒轉溝槽中， ’其中該些空氣間隙至少部分地形 定值的倒轉溝槽中。 項所述之方法’更包括在沉積 ，沉積一第二共形介電阻擋膜 20.如申請專利範圍第19 該第一非共形介電層之前 於該些倒轉溝槽上方。 .如申請專利範圍第2()項所述之方法，更包括： 平坦化該第-非共形介電層，且不破壞該第 形介電層中之該些空氣間隙； /、 沉積-蝕刻終止層於該第一非共形介電層上方. 沉積-第二介電層於該钱刻終止層上方；以及 形成數個雙鑲嵌結構於該第—非共形 二介電層中。 增$忑第 22.如申請專利範圍第21項所述之方法， =括數個具有傾斜側壁的溝槽，且該些溝槽SC 乍而開〇寬，且該方法更包括： 38 200939394 沉積-第三共形介電阻播膜t該些鑲嵌結構中· 沉積一第二導電材料以填充該些鑲礙結構； 平坦化該第ι導電材料以暴露出tt第二介電層； 去除該第一^介電層，以A却1够-… / 在該第-導電材料的周圍形 成數個倒轉溝槽，其中該也倒轉 一列得屏槽具有傾斜側壁且 口窄而底部寬；以及 通過沉積一第二非共形介電層於該第二導電材料周 ❹ ❹ 圍㈣些倒轉溝槽中’以在㈣二導電材料周圍形成數 個空乳間隙，其中該此办备pq E , /、二二氣間隙至少部分地形成在高寬 比大於一特定值的倒轉溝槽中。 23.如申請專利範圍第19項所述之方法，更包括： 平坦化該第一非共形介雷層，日* 〜，丨罨層且不破壞該第一非共 形介電層中的該些空氣間隙； .沉積-緻密介電阻擋層於該第—非共形介電層上 方， 沉積一層間介電質於該緻密介電阻擋層上方； 沉積—蝕刻終止層於該層間介電質上方； 形成數個雙鑲嵌結構於該層間介電質和該第二介電 〇 沉積—第二介電層於該蝕釗欲止層上方；以及 層中 24·如申請專利範圍第23 結構包括數個具有傾斜側 項所述之方法，其中該些鑲嵌 壁的溝槽’且該些溝槽的底部 39 200939394 窄而開口寬，且該方法更包括： 沉積一第二共形介電阻擋膜於該些鑲嵌結構中； 沉積一第二導電材料以填充該些鑲嵌結構，· 平垣化該第二導電材料以暴露出該第二介電層； 去除該第二介電層，以在該第二導電材料周圍形成 數個倒轉溝槽，其中該些倒轉溝槽具有傾斜側壁且開口 窄而底部寬；以及 Ο 通過沉積一第二非共形介電層於該第二導電材料周 園的該些倒轉溝槽中’以在該第二導電材料周圍形成數 個空氣間隙，其中該些空氣間隙至少部分地形成在高寬 比大於一特定值的倒轉溝槽中。
TW097138751A 2007-10-09 2008-10-08 Method for forming an air gap in multilevel interconnect structure TW200939394A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/869,409 US20090093100A1 (en) 2007-10-09 2007-10-09 Method for forming an air gap in multilevel interconnect structure

Publications (1)

Publication Number Publication Date
TW200939394A true TW200939394A (en) 2009-09-16

Family

ID=40523625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097138751A TW200939394A (en) 2007-10-09 2008-10-08 Method for forming an air gap in multilevel interconnect structure

Country Status (5)

Country Link
US (1) US20090093100A1 (zh)
JP (1) JP5500810B2 (zh)
KR (1) KR101027216B1 (zh)
CN (1) CN101431047B (zh)
TW (1) TW200939394A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI588901B (zh) * 2014-11-18 2017-06-21 格羅方德半導體公司 自對準通孔流程
US9706656B2 (en) 2014-12-15 2017-07-11 Industrial Technology Research Institute Signal transmission board and method for manufacturing the same
TWI615900B (zh) * 2014-09-25 2018-02-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TWI832655B (zh) * 2023-01-04 2024-02-11 力晶積成電子製造股份有限公司 晶片堆疊結構

Families Citing this family (290)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2910178B1 (fr) * 2006-12-15 2009-05-15 St Microelectronics Sa Procede de realisation d'un element dielectrique poreux et element dielectrique correspondant
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
US8563090B2 (en) * 2008-10-16 2013-10-22 Applied Materials, Inc. Boron film interface engineering
US8456009B2 (en) 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
US8951911B2 (en) * 2011-03-31 2015-02-10 Applied Materials, Inc. Process for damascene structure with reduced low-k damage
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
WO2013101096A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Airgap interconnect with hood layer and method of forming
KR101898876B1 (ko) * 2012-03-02 2018-09-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US20130323930A1 (en) * 2012-05-29 2013-12-05 Kaushik Chattopadhyay Selective Capping of Metal Interconnect Lines during Air Gap Formation
CN102683274B (zh) * 2012-06-05 2017-04-19 上海集成电路研发中心有限公司 应用于铜互连的空气间隔工艺
KR101986126B1 (ko) * 2012-07-18 2019-06-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US9490163B2 (en) * 2012-08-31 2016-11-08 Taiwan Semiconductor Manufacturing Company Limited Tapered sidewall conductive lines and formation thereof
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
KR102003881B1 (ko) * 2013-02-13 2019-10-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
US9040421B2 (en) * 2013-05-03 2015-05-26 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved contact structures
KR102037830B1 (ko) 2013-05-20 2019-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN104241194B (zh) * 2013-06-20 2017-10-27 中芯国际集成电路制造(上海)有限公司 半导体互连结构及其制作方法
US9024411B2 (en) * 2013-08-12 2015-05-05 International Business Machines Corporation Conductor with sub-lithographic self-aligned 3D confinement
US9514986B2 (en) 2013-08-28 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Device with capped through-substrate via structure
CN104517894B (zh) * 2013-09-29 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20150162277A1 (en) * 2013-12-05 2015-06-11 International Business Machines Corporation Advanced interconnect with air gap
KR102146705B1 (ko) * 2013-12-23 2020-08-21 삼성전자주식회사 반도체 소자의 배선 구조물 및 그 형성 방법
US9230911B2 (en) 2013-12-30 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same
JP6284144B2 (ja) * 2014-02-14 2018-02-28 マクセルホールディングス株式会社 電鋳品及びその製造方法
US9177931B2 (en) 2014-02-27 2015-11-03 Globalfoundries U.S. 2 Llc Reducing thermal energy transfer during chip-join processing
US9472453B2 (en) * 2014-03-13 2016-10-18 Qualcomm Incorporated Systems and methods of forming a reduced capacitance device
US9370907B2 (en) 2014-03-20 2016-06-21 Seagate Technology Llc Apparatuses and methods utilizing etch stop layers
US10490497B2 (en) * 2014-06-13 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of conductor nanowires
KR20150145823A (ko) 2014-06-19 2015-12-31 삼성전자주식회사 메모리 장치 및 그 제조 방법
US9583380B2 (en) * 2014-07-17 2017-02-28 Globalfoundries Inc. Anisotropic material damage process for etching low-K dielectric materials
US10163792B2 (en) 2014-07-28 2018-12-25 Qualcomm Incorporated Semiconductor device having an airgap defined at least partially by a protective structure
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
CN107004601B (zh) * 2014-12-22 2021-05-14 英特尔公司 受益于气隙集成电容的过孔自对准和短路改善
EP3503168A1 (en) 2014-12-23 2019-06-26 INTEL Corporation Decoupled via fill
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US9793212B2 (en) * 2015-04-16 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10256141B2 (en) 2015-09-23 2019-04-09 Intel Corporation Maskless air gap to prevent via punch through
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
KR102334736B1 (ko) * 2015-12-03 2021-12-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9812353B2 (en) 2015-12-03 2017-11-07 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US9984967B2 (en) * 2015-12-21 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US9653348B1 (en) 2015-12-30 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
TWI621180B (zh) * 2016-02-02 2018-04-11 東京威力科創股份有限公司 使用選擇性沉積之金屬與介層洞的自行對準
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10490483B2 (en) 2016-03-07 2019-11-26 Micron Technology, Inc. Low capacitance through substrate via structures
US9837355B2 (en) * 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification
JP6329199B2 (ja) * 2016-03-30 2018-05-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10607885B2 (en) * 2016-03-30 2020-03-31 Intel Corporation Shell structure for insulation of a through-substrate interconnect
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9859212B1 (en) 2016-07-12 2018-01-02 International Business Machines Corporation Multi-level air gap formation in dual-damascene structure
US10269706B2 (en) 2016-07-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102655189B1 (ko) 2016-09-30 2024-04-04 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10049869B2 (en) * 2016-09-30 2018-08-14 Lam Research Corporation Composite dielectric interface layers for interconnect structures
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US9748175B1 (en) * 2016-11-18 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive structure in semiconductor structure and method for forming the same
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
CN106601667B (zh) * 2016-12-20 2019-08-20 上海集成电路研发中心有限公司 一种具有空气隙的金属互连层结构及其制备方法
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10998260B2 (en) * 2016-12-30 2021-05-04 Intel Corporation Microelectronic devices having air gap structures integrated with interconnect for reduced parasitic capacitances
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US9793214B1 (en) * 2017-02-21 2017-10-17 Texas Instruments Incorporated Heterostructure interconnects for high frequency applications
JP6441989B2 (ja) * 2017-04-27 2018-12-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10354955B2 (en) * 2017-06-19 2019-07-16 Qualcomm Incorporated Graphene as interlayer dielectric
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
KR102365108B1 (ko) 2017-08-01 2022-02-18 삼성전자주식회사 집적회로 장치
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11088020B2 (en) * 2017-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of interconnection structure of semiconductor device
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
KR101842176B1 (ko) 2017-10-27 2018-03-26 동우 화인켐 주식회사 전극 접속 구조체 및 이를 포함하는 전자 소자
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN116732497A (zh) 2018-02-14 2023-09-12 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US10968522B2 (en) * 2018-04-02 2021-04-06 Elwha Llc Fabrication of metallic optical metasurfaces
JP7033999B2 (ja) * 2018-04-16 2022-03-11 東京エレクトロン株式会社 ボロン系膜の成膜方法および成膜装置
WO2019193872A1 (ja) * 2018-04-04 2019-10-10 東京エレクトロン株式会社 ボロン系膜の成膜方法および成膜装置
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR102709511B1 (ko) 2018-05-08 2024-09-24 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US10395986B1 (en) * 2018-05-30 2019-08-27 International Business Machines Corporation Fully aligned via employing selective metal deposition
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
TW202405221A (zh) 2018-06-27 2024-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
US10665499B2 (en) * 2018-06-28 2020-05-26 Intel Corporation Integrated circuit with airgaps to control capacitance
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102635828B1 (ko) * 2018-09-20 2024-02-15 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN110970344B (zh) 2018-10-01 2024-10-25 Asmip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
EP3654372B1 (en) * 2018-11-13 2021-04-21 IMEC vzw Method of forming an integrated circuit with airgaps and corresponding integrated circuit
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
CN111446228A (zh) * 2019-01-16 2020-07-24 长鑫存储技术有限公司 半导体器件及其制造方法
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
TWI756590B (zh) 2019-01-22 2022-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US10763160B1 (en) 2019-03-22 2020-09-01 International Business Machines Corporation Semiconductor device with selective insulator for improved capacitance
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
KR20210012786A (ko) * 2019-07-26 2021-02-03 에스케이하이닉스 주식회사 수직형 반도체 장치 및 그 제조 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP2021111783A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー チャネル付きリフトピン
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210093163A (ko) 2020-01-16 2021-07-27 에이에스엠 아이피 홀딩 비.브이. 고 종횡비 피처를 형성하는 방법
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
US11315893B2 (en) * 2020-03-25 2022-04-26 Nanya Technology Corporation Semiconductor device with composite connection structure and method for fabricating the same
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210127620A (ko) 2020-04-13 2021-10-22 에이에스엠 아이피 홀딩 비.브이. 질소 함유 탄소 막을 형성하는 방법 및 이를 수행하기 위한 시스템
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
US20210335607A1 (en) * 2020-04-22 2021-10-28 X-FAB Texas, Inc. Method for manufacturing a silicon carbide device
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
TWI755722B (zh) * 2020-05-05 2022-02-21 力晶積成電子製造股份有限公司 半導體結構及其製造方法
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
US11302641B2 (en) 2020-06-11 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned cavity strucutre
US11508585B2 (en) * 2020-06-15 2022-11-22 Taiwan Semiconductor Manufacturing Company Ltd. Methods for chemical mechanical polishing and forming interconnect structure
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
US11482447B2 (en) * 2020-07-08 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an integrated chip having a cavity between metal features
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202242184A (zh) 2020-12-22 2022-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 前驅物膠囊、前驅物容器、氣相沉積總成、及將固態前驅物裝載至前驅物容器中之方法
TW202226899A (zh) 2020-12-22 2022-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具匹配器的電漿處理裝置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
US11652054B2 (en) 2021-04-21 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric on wire structure to increase processing window for overlying via
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
US11842966B2 (en) * 2021-06-23 2023-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated chip with inter-wire cavities
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3451840A (en) * 1965-10-06 1969-06-24 Us Air Force Wire coated with boron nitride and boron
FR2525391B1 (fr) * 1982-04-16 1985-09-13 Thomson Csf Substrat pour circuit electronique fonctionnant dans la gamme des hyperfrequences, et procede de metallisation de ce substrat
US4656052A (en) * 1984-02-13 1987-04-07 Kyocera Corporation Process for production of high-hardness boron nitride film
US5270125A (en) * 1989-07-11 1993-12-14 Redwood Microsystems, Inc. Boron nutride membrane in wafer structure
KR930011413B1 (ko) * 1990-09-25 1993-12-06 가부시키가이샤 한도오따이 에네루기 겐큐쇼 펄스형 전자파를 사용한 플라즈마 cvd 법
US5897751A (en) * 1991-03-11 1999-04-27 Regents Of The University Of California Method of fabricating boron containing coatings
US5306530A (en) * 1992-11-23 1994-04-26 Associated Universities, Inc. Method for producing high quality thin layer films on substrates
JP3236111B2 (ja) * 1993-03-31 2001-12-10 キヤノン株式会社 プラズマ処理装置及び処理方法
KR0142150B1 (ko) * 1993-04-09 1998-07-15 윌리엄 티. 엘리스 붕소 질화물을 에칭하기 위한 방법
US5483920A (en) * 1993-08-05 1996-01-16 Board Of Governors Of Wayne State University Method of forming cubic boron nitride films
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
EP1376684B1 (en) * 1997-01-21 2008-11-26 Georgia Tech Research Corporation Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
JPH10233449A (ja) 1997-02-20 1998-09-02 Nec Corp 半導体装置の製造方法
JP2000174019A (ja) * 1998-12-01 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing
US6159845A (en) * 1999-09-11 2000-12-12 United Microelectronics Corp. Method for manufacturing dielectric layer
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7166524B2 (en) * 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
JP2002083870A (ja) * 2000-09-11 2002-03-22 Tokyo Electron Ltd 半導体装置及びその製造方法
US6984577B1 (en) * 2000-09-20 2006-01-10 Newport Fab, Llc Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers
US6753258B1 (en) * 2000-11-03 2004-06-22 Applied Materials Inc. Integration scheme for dual damascene structure
US6380106B1 (en) * 2000-11-27 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures
JP5013353B2 (ja) * 2001-03-28 2012-08-29 隆 杉野 成膜方法及び成膜装置
KR101013231B1 (ko) * 2001-09-14 2011-02-10 에이에스엠 인터내셔널 엔.브이. 환원펄스를 이용한 원자층증착에 의한 질화금속증착
US6936183B2 (en) * 2001-10-17 2005-08-30 Applied Materials, Inc. Etch process for etching microstructures
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US7226853B2 (en) * 2001-12-26 2007-06-05 Applied Materials, Inc. Method of forming a dual damascene structure utilizing a three layer hard mask structure
US7060330B2 (en) * 2002-05-08 2006-06-13 Applied Materials, Inc. Method for forming ultra low k films using electron beam
US6780753B2 (en) * 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
US20030224217A1 (en) * 2002-05-31 2003-12-04 Applied Materials, Inc. Metal nitride formation
DE10238024B4 (de) * 2002-08-20 2007-03-08 Infineon Technologies Ag Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
JP2004186403A (ja) * 2002-12-03 2004-07-02 Mitsubishi Heavy Ind Ltd 窒化ホウ素膜の成膜方法及び成膜装置
US6790788B2 (en) * 2003-01-13 2004-09-14 Applied Materials Inc. Method of improving stability in low k barrier layers
KR100487948B1 (ko) * 2003-03-06 2005-05-06 삼성전자주식회사 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
US7115517B2 (en) * 2003-04-07 2006-10-03 Applied Materials, Inc. Method of fabricating a dual damascene interconnect structure
US7238604B2 (en) * 2003-04-24 2007-07-03 Intel Corporation Forming thin hard mask over air gap or porous dielectric
US6967405B1 (en) * 2003-09-24 2005-11-22 Yongsik Yu Film for copper diffusion barrier
US7205233B2 (en) * 2003-11-07 2007-04-17 Applied Materials, Inc. Method for forming CoWRe alloys by electroless deposition
JP2005203568A (ja) * 2004-01-15 2005-07-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法及び半導体装置
US7405147B2 (en) * 2004-01-30 2008-07-29 International Business Machines Corporation Device and methodology for reducing effective dielectric constant in semiconductor devices
US7088003B2 (en) 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
US7060638B2 (en) * 2004-03-23 2006-06-13 Applied Materials Method of forming low dielectric constant porous films
US7611996B2 (en) * 2004-03-31 2009-11-03 Applied Materials, Inc. Multi-stage curing of low K nano-porous films
US7547643B2 (en) * 2004-03-31 2009-06-16 Applied Materials, Inc. Techniques promoting adhesion of porous low K film to underlying barrier layer
JP2006019401A (ja) * 2004-06-30 2006-01-19 Renesas Technology Corp 半導体装置及びその製造方法
US7422776B2 (en) * 2004-08-24 2008-09-09 Applied Materials, Inc. Low temperature process to produce low-K dielectrics with low stress by plasma-enhanced chemical vapor deposition (PECVD)
JP4106048B2 (ja) * 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
US20060105106A1 (en) * 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
JP4506677B2 (ja) * 2005-03-11 2010-07-21 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
TW200746355A (en) * 2005-07-12 2007-12-16 St Microelectronics Crolles 2 Integration control and reliability enhancement of interconnect air cavities
US20070099417A1 (en) * 2005-10-28 2007-05-03 Applied Materials, Inc. Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop
JP2007188919A (ja) * 2006-01-11 2007-07-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN100499069C (zh) * 2006-01-13 2009-06-10 中芯国际集成电路制造(上海)有限公司 使用所选掩模的双大马士革铜工艺
US7838428B2 (en) * 2006-03-23 2010-11-23 International Business Machines Corporation Method of repairing process induced dielectric damage by the use of GCIB surface treatment using gas clusters of organic molecular species
US7605073B2 (en) * 2006-05-19 2009-10-20 Intel Corporation Sealants for metal interconnect protection in microelectronic devices having air gap interconnect structures
US8084105B2 (en) * 2007-05-23 2011-12-27 Applied Materials, Inc. Method of depositing boron nitride and boron nitride-derived materials

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615900B (zh) * 2014-09-25 2018-02-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US9991200B2 (en) 2014-09-25 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Air gap structure and method
US10354949B2 (en) 2014-09-25 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Air gap structure and method
TWI588901B (zh) * 2014-11-18 2017-06-21 格羅方德半導體公司 自對準通孔流程
US9706656B2 (en) 2014-12-15 2017-07-11 Industrial Technology Research Institute Signal transmission board and method for manufacturing the same
TWI832655B (zh) * 2023-01-04 2024-02-11 力晶積成電子製造股份有限公司 晶片堆疊結構

Also Published As

Publication number Publication date
CN101431047B (zh) 2011-03-30
JP5500810B2 (ja) 2014-05-21
JP2009152544A (ja) 2009-07-09
US20090093100A1 (en) 2009-04-09
KR101027216B1 (ko) 2011-04-06
KR20090036524A (ko) 2009-04-14
CN101431047A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
TW200939394A (en) Method for forming an air gap in multilevel interconnect structure
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
TWI250608B (en) Semiconductor device and method for manufacturing the same
US6939800B1 (en) Dielectric barrier films for use as copper barrier layers in semiconductor trench and via structures
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
TWI546919B (zh) 半導體元件及其製造方法
US7928006B2 (en) Structure for a semiconductor device and a method of manufacturing the same
TW200931522A (en) Methods to obtain low k dielectric barrier with superior etch resistivity
TWI827553B (zh) 用於內連線的釕金屬特徵部填補
TW201041118A (en) Semiconductor device
TW200849386A (en) A first inter-layer dielectric stack for non-volatile memory
US6905964B2 (en) Method of fabricating self-aligned metal barriers by atomic layer deposition on the copper layer
TW201142945A (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
US20180061770A1 (en) Metal alloy capping layers for metallic interconnect structures
US20220367380A1 (en) Hardened interlayer dielectric layer
US11961803B2 (en) Semiconductor structure having high breakdown voltage etch-stop layer
US6753269B1 (en) Method for low k dielectric deposition
JP2004214566A (ja) 半導体装置の製造方法および半導体装置
TWI594370B (zh) 作爲先進互連之介電覆蓋障壁的含金屬膜
US9853025B1 (en) Thin film metallic resistors formed by surface treatment of insulating layer
TW202310173A (zh) 具有氣隙的半導體結構及用於製造該結構的方法
KR20140028908A (ko) 금속 배선을 포함하는 반도체 소자의 형성방법
JP2005064521A (ja) 集積回路の銅配線用拡散バリア
CN112435958B (zh) 集成电路结构及其形成方法
JP2009094123A (ja) 半導体装置の製造方法