KR20130113334A - 적층된 다이 어셈블리들을 위한 z-상호연결와 다이 패드 간의 전기 커넥터 - Google Patents
적층된 다이 어셈블리들을 위한 z-상호연결와 다이 패드 간의 전기 커넥터 Download PDFInfo
- Publication number
- KR20130113334A KR20130113334A KR1020127032956A KR20127032956A KR20130113334A KR 20130113334 A KR20130113334 A KR 20130113334A KR 1020127032956 A KR1020127032956 A KR 1020127032956A KR 20127032956 A KR20127032956 A KR 20127032956A KR 20130113334 A KR20130113334 A KR 20130113334A
- Authority
- KR
- South Korea
- Prior art keywords
- die
- interconnect
- wafer
- spots
- connector
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
- H01L25/043—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0235—Shape of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
- H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
- H01L2224/03318—Manufacturing methods by local deposition of the material of the bonding area in liquid form by dispensing droplets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
- H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
- H01L2224/0332—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0363—Manufacturing methods by patterning a pre-deposited material using a laser or a focused ion beam [FIB]
- H01L2224/03632—Ablation by means of a laser or focused ion beam [FIB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
- H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
- H01L2224/05017—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/05198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/05199—Material of the matrix
- H01L2224/0529—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7615—Means for depositing
- H01L2224/76151—Means for direct writing
- H01L2224/76155—Jetting means, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
프로세싱의 웨이퍼 레벨에서 다이 패드들 상에 커넥터들을 형성하는 방법들은, 다이 패드들 위에 경화가능한 전기 전도성 물질의 스팟들을 형성하고 이를 상호연결 다이 에지로 또는 그 위로 연장하는 단계; 상기 전도성 물질을 경화시키는 단계; 및 그 후에 웨이퍼 절단 단계에서 그 스팟들을 절단하는 단계를 포함한다. 또한, 그러한 방법들에 의해 z-상호연결 커넥터들로의 다이패드들이 형성되며, 따라서 형태가 이루어지고 크기가 결정된다. 또한, 적층된 다이 어셈블리들 및 적층된 다이 패키지들은 그러한 방법들에 따라 준비되는 다이를 포함하고, 그러한 방법들에 의해 형성되고 그에따라 형태가 이루어지고 디멘젼이 결정되는 z-상호연결 커넥터들로의 다이 패드를 갖는다.
Description
관련 출원에 대한 상호 참조
본 출원은 R.Co 외에 의하고, 2010년 5월 19일에 출원되었으며, 본 명세서에 참조로 결합된, 미국 가출원 제61/395,987호, "Electrical connector between die pad and Z-interconnect for stacked die assemblies" 에 기반한 우선권을 주장한다.
본 출원은 R.Co 외에 의하고 2008년 11월 25일에 출원된 미국 가출원 제12/323,288호, "Semiconductor die separation method" ; S.J.S. McElrea 외에 의하고 2008년 5월 20일에 출원된 미국 출원 제12/124,077호, "Electirically interconnected stacked die assemblies" ; S.J.S. McElrea 외에 의하고 2008년 6월 19일에 출원된 미국 출원 제12/142,589호, "Wafer level surface passivation of stackable intergrated circuit chips" ; T. Caskey 외에 의하고 2008년 5월 20일에 출원된 미국 출원 제12/124,097호, "Electrical interconnect formed by pulse dispense" ; 및 J.Leal 에 의하고 2009년 12월 9일에 출원된 미국 출원 제12/634,598호, "Semiconductor die interconnect formed by aerosol application of electically conductive material" 에 관련되어 있다.
본 발명은 적층된 다이 어셈블리에서 전기 상호연결을 위한 반도체 다이를 준비하는 것과, 그렇게 준비된 다이와, 그렇게 준비된 다이를 포함하는 다이 어셈블리들에 관한 것이다.
다이의 적층("다이 대 다이(die-to-die)"; "Z-상호연결") 에서 서로 간에 다이의 상호연결, 또는 하나의 다이 또는 다이 적층과 기판과의 상호연결("다이 대 기판(die-to-substrate)")은 많은 도전들이 존재한다. 예컨대, 집적 회로는 다이의 "활성 측면(active side)" 상에 위치되고 노출된 패드들은 다른 다이 또는 기판과의 전기 상호연결을 위해 다이의 활성 측면 상에 위치된다. 다이가 적층될 때, 그 적층 내의 한 다이는 다른 다이 상의 패드들을 가려서 그들이 상호연결에 접근할 수 없도록 할 수도 있으며, 특히 동일하거나 유사한 디멘젼들을 갖는 다이가 서로 적층되는 경우 그러하다.
제공된 몇몇 다이는 다이 마진들 중 하나 이상의 마진을 따라 다이 패드들을 가지며, 이들은 주변 패드 다이로서 지칭될 수 있다. 제공된 다른 다이는 다이의 중심 부근의 하나 이상의 행들로 배열된 다이 패드들을 가지며, 이들은 중심 패드 다이로서 지칭될 수 있다. 다이는 다이의 에지들 중 하나 이상의 에지에서 또는 그 부근에서 상호연결 패드들의 적절한 배열을 제공하도록 "다시 라우팅"될 수도 있다.
상호연결 패드들이 그에 따라 배열된 다이 에지는 "상호연결 에지"로서 지칭될 수 있고; 상호연결 에지에 인접한 활성 측면 상의 다이의 마진은 "상호연결 마진"으로 지칭될 수 있으며, 상호연결 에지에 인접한 다이의 측벽은 "상호연결 측벽"으로 지칠될 수 있다.
다이 상호연결의 다양한 종류들이 제안되었으며, 다른 플립-칩(flip-chip) 상호연결, 와이어 본드 상호연결, 및 탭 본드 상호연결을 포함한다.
와이어 본드 상호연결이 적층된 다이 어셈블리에 이용된 경우, 와이어 본드들은 부가적인 다이가 그 위에 적층되기 전에 제1 다이의 활성 측면 상에 패드들을 연결하도록 형성될 수 있다. 제1 다이 상의 와이어 루프를 갖는 제2 다이에 의한 간섭을 방지하기 위해, 제1 다이의 활성 측면 상에 스페이서가 통상적으로 제공된다.
와이어 본드들, 범프들, 또는 탭들 이외의 다이의 z-상호연결에 대한 접근법들은 예컨대 미국특허 제5,675,180호 및 그 파생물; 예컨대, 미국 특허 제7,215,018호 및 예컨대 미국 특허 제7,245,021호에 설명되어 있다.
특히, 예컨대 미국 특허 제7,245,021호는, 다이 상에 주변 지점들에 전기적으로 연결된 상호연결 터미널들을 이용하고 다이 에지 위로 돌출된, "오프-다이" 상호연결을 설명하며; 그 다이의 z-상호연결은 상호연결 터미널들의 돌출부들이 그것으로 연장되는 전기 전도성 폴리머 요소들에 의해 이루어 진다.
다이의 싱귤레이션(singulation) 전에, 웨이퍼 레벨에서 특정 프로세싱 단계들을 수행하는 것은 이점이 될 수 있다. 다이 준비의 몇몇의 단계에서, 웨이퍼는 다이를 싱귤레이팅(singulate)하기 위해 절단(cut)된다. 즉, 웨이퍼는 웨이퍼 지지대 상의 다이의 어레이("웨이퍼 어레이")를 형성하면서 (예컨대, 다이의 능동 회로 영역들 사이의 "스트리트들(streets)"을 따라 웨이퍼를 자름으로서) 절단된다. 싱귤레이팅된 다이는 그후 추가적인 처리를 위해 (예컨대 "집어서 위치시키는(pick-and place)" 도구를 사용하여) 개별적으로 조작될 수 있다.
이상에서 참조된 미국 출원 제12/124,077호는, 다른 것들 중 오프셋 다이 적층들, 및 스태거링된 다이 적층들을 포함하고 적층 내의 다양한 다이들이 다양한 디멘젼들을 갖는 적층들을 포함하여, 다양한 다이 적층 구성들을 설명한다.
이상에서 참조된 미국 출원 제12/142,589호는 웨이퍼 또는 웨이퍼 어레이 레벨에서 다이 표면들 상으로의 패시베이션 (전기 절연을 형성)을 위한 방법들을 설명한다.
이상에서 참조된 미국 출원 제12/323,288호는 두 단계로 웨이퍼를 절단함으로서 웨이퍼로부터 다이를 분리하기 위한 방법들을 설명한다. 제1 웨이퍼 절단 과정은 지정된 다이 두께보다 더 큰 깊이로 톱 스트리트(saw street)들의 제1 세트를 따라 절단하고, 다이 두께보다 작은 깊이로 톱 스트리트들의 제2 세트를 따라 선택적으로 절단하는 것을 포함한다. 제1 웨이퍼 절단 과정의 결과는 스트립들의 어레이 또는 다이의 블록들이며, 그 각각은 복수의 연결된 다이를 포함하고, 그들은 싱귤레이팅된 개별적인 다이보다 덜 이동된다. 제2 웨이퍼 절단 과정에서, 다이는 스트리트들의 제2 세트를 따라 이들을 컷쓰루(cut through)함으로서 싱귤레이팅된다. 제1 절단 과정 후 그리고 제2 절단 과정 전에, 다이 이동에 민감한 추가적인 다이 준비 과정들이 수행될 수 있다. 그러한 몇몇의 방법들에서, 제1 웨이퍼 절단 과정은 지정된 다이 두께로 웨이퍼를 씨닝(thin)하기 전에 수행되며; 다른 그러한 방법들에서는, 웨이퍼가 제1 웨이퍼 절단 과정을 수행하기 전에 지정된 다이 두께로 씨닝된다. 그러한 방법의 몇몇 예들에서, 제1 절단은 상호연결 에지들을 마주보는 톱 스트리트들을 따라 이루어진다.
이상 및 이하에서 본 명세서에서 참조되는 특허들 및 특허 출원들은 본 명세서에서 참조로 결합된다.
일반적인 관점에서, 본 발명은, 다이 패드들 위로 경화가능한 전기 전도성 물질의 스팟을 형성하고 상호연결 다이 에지 위로 연장하며; 그 전도성 물질을 경화시키고; 웨이퍼 절단 과정에서 그 이후에 그 스팟들을 절단함으로서, 프로세싱의 웨이퍼 레벨에서 다이 패드들 상에 커넥터들을 형성하는 방법들을 특징으로 한다.
몇몇 실시예들에서, 다이는 등각의 전기 절연성 코팅(conformal electrically insulative coating)으로 덮여지고, 개구들은, 패드들 위로 전기 전도성 물질의 스팟들을 형성하기 전에, 그 스팟들과 선택된 다이 패드들의 전기 연결을 제공하기 위해 그 선택된 다이 패드들의 표면들을 노출시키도록 등각 코팅에 이루어지며; 그 등각 코팅은 전기적 연속성이 회피되어야 하는 다이 상의 특징물들과 스팟들 사이의 전기적 접촉을 방지한다. 몇몇 실시예들에서 그 스팟들의 경화 후에 제2 등각 전기 절연성 코팅이 형성되며, 몇몇의 그러한 실시예들에서 개구들은 z-상호연결들에 대한 전기 연결을 제공하기 위해 선택된 경화된 스팟들의 표면을 노출시키면서 코팅에 형성된다.
몇몇의 실시예들에서, 웨이퍼는 제1 톱 스트리트들을 따라 제1 웨이퍼 절단 과정 전에 씨닝된다. 몇몇의 실시예들에서 그 스팟들은 제1 웨이퍼 절단 과정 전에 형성되고 경화되며, 제1 웨이퍼 절단 과정은 그 경화된 스팟들을 절단하고 다이 상에 상호연결 측벽들을 형성한다. 다른 실시예들에서, 스팟들은 제1 웨이퍼 절단 과정 후에 형성되고, 그 스팟들은 제1 웨이퍼 절단 과정에 의해 형성된 채널 위로 (그 채널에 걸쳐있을 수 있지만 통상적으로 그렇지 않음) 형성되며 그후 경화되고; 그러한 실시예들에서 경화된 스팟들은 후속 웨이퍼 절단 과정에서 상호연결 스트리트들을 따라 (더 좁은 톱(saw)을 사용하여) 절단된다. 그러한 실시예에서, 경화된 전기 전도성 스팟들은 어느정도 상호연결 다이 에지 위로 돌출할 수 있다.
제1 웨이퍼 절단 과정 전에 웨이퍼가 씨닝되는 몇몇의 실시예들에서, 단일 등각 유전 코팅 과정이 있을 수 있으며; 제1 웨이퍼 절단 과정 전에 웨이퍼가 씨닝되는 다른 실시예들에서는, 두 개의 등각 유전 코팅 과정들이 존재할 수 있다.
그러한(제1 절단 과정 전에 씨닝) 몇몇의 실시예들(단일 코팅 과정)에서의 일련의 과정들은 다음의 단계들을 포함한다:
a) (예컨대,백그라인딩(backgrinding)에 의해) 웨이퍼를 씨닝(thinning);
b) 씨닝된 웨이퍼의 후면에 다이 접착 필름 (DAF:die attach film)을 인가함;
c) 웨이퍼를 통해 앞쪽(front side)으로부터 상호연결 스트리트들을 따라 DAF로 그러나 DAF를 통과하지는 않게 절단함;
d) 웨이퍼의 앞쪽(다이 활성 영역들의 앞쪽, 상호연결 다이 에지들, 및 측벽들)에서 노출된 표면들 위로 등각 코팅을 증착함;
e) 전기 접촉이 필요한 (선택된 다이 패드들과 같은) 특징물들을 노출시키기 위해 (예컨대, 레이저 융삭에 의해) 개구들을 형성함;
f) 다이 패드들 위로 경화가능한 전기 전도성 물질의 스팟들을 형성하고 경화시키며, 상호연결 다이 에지들 위로 돌출시킴;
g) 상호연결 스트리트들을 따라 다시 절단하고(예컨대, 톱이 측벽들 상의 코팅을 방해하지 않도록, 제1 절단을 위해서 보다 더 좁은 톱을 사용하여 톱질함), 돌출한 경화된 전도성 스팟들을 자르며, DAF 를 컷쓰루(cut through)함; 및
h) 다이를 싱귤레이팅하기 위해 비상호연결 스트리트들을 따라 웨이퍼 및 DAF를 컷쓰루(cut through)함.
다른 그러한(제1 절단 후에 씨닝) 실시예들(두 개의 코팅 과정들)에서의 일련의 과정들은 다음 단계들을 포함한다:
a) 씨닝되지 않고 절단되지 않은 웨이퍼의 앞쪽 위로 등각 코팅을 증착함;
b) 전기 접촉이 필요한 (선택된 다이 패드들과 같은) 특징물들을 노출시키기 위해 (예컨대, 레이저 융삭에 의해) 개구들을 형성함;
c) 다이 패드들 위로 경화가능한 전기 전도성 물질의 스팟들을 형성하고 경화시키며, 상호연결 다이 에지들 위로 돌출시킴;
d) (예컨대, 백그라인딩에 의해) 웨이퍼를 씨닝함;
e) 씨닝된 웨이퍼의 후면에 다이 접착 필름(DAF)를 인가함;
f) 전면으로부터 경화된 스팟들을 통과하고 웨이퍼를 통과하여 DAF로 상호연결 스트리트들을 따라 절단하고(예컨대, 쏘우잉(sawing)함);
g) 웨이퍼의 전면 및 그 위의 특징물들 (예컨대, 경화가능한 전기 전도성 물질의 경화된 스팟들의 표면들, 및 제2 절단에 의해 노출된 표면들) 위에 제2 등각 코팅을 증착시킴;
h) 상호연결 스트리트들을 따라 다시 절단 (예컨대, 톱이 측벽들 상의 코팅을 방해하지 않도록, 제2 절단을 위해서보다 더 좁은 톱을 사용하여 톱질함), DAF를 컷쓰루함; 및
i) 다이를 싱귤레이팅하기 위해 비상호연결 스트리트들을 따라 웨이퍼 및 DAF를 컷쓰루함.
몇몇의 실시예들에서 웨이퍼는 제1 웨이퍼 절단 과정 후에 씨닝된다. 몇몇의 실시예들에서, 제1 웨이퍼 절단 과정은 궁극적인 다이 두께보다 더 크고 전체 웨이퍼 두께보다 작게 이루어지며, 상호연결 측벽들을 형성한다.
몇몇의 실시예들에서, 파릴렌의 제2 코팅을 증착한 후에 한번에, DAF를 일시적으로 끈적거리도록 하기에 충분할 만큼, 가열 과정이 적용된다.
다른 일반적인 관점에서, 본 발명은 스태거링된 적층 구성들(staggered stack configurations)로 되어 있는 다이의 어셈블리를 특징으로 하며, 그 적층의 상부 다이의 상호연결 측벽은 아래에 놓여진 다이의 상호연결 측벽에 관하여 수평적으로 오프셋되어 있다.
몇몇 실시예들에서, 그 적층의 다이는 통상적으로 이상에서 설명된 바와 같이 준비된다.
도 1a는 본 발명의 다른 실시예에 따른, 기판 상에 장착된 다이의 적층을 도시하는 배치도로 된 윤곽도이다.
도 1b 및 1c 는 도 1a에서 1B - 1B에서 표시된 단면도로 상호연결된 적층 다이 어셈블리의 실시예를 도시하는 윤곽도이다.
도 2는 적층 및 z-상호연결을 위해 다이를 준비하기 위한 본 발명의 실시예에 따른 프로세스에서의 단계들을 도시하는 플로우 다이어그램이다.
도 3 및 도 4는 스태거링된 적층 구성으로 적층된 다이의 패키지를 만들기 위한 본 발명의 실시예에 따른 프로세스에서의 단계들을 도시하는 플로우 다이어그램들이다.
도 5는 적층 및 z-상호연결을 위해 다이를 준비하기 위한 본 발명의 다른 실시예에 따른 프로세스 내의 단계들을 도시하는 플로우 다이어그램이다.
도 6은 본 발명의 실시예에 따른 적층된 다이 어셈블리의 부분을 도시하는 부분적인 단면도로 된 윤곽도이다.
도 7, 8, 9, 10, 11은 본 발명의 다양한 실시예들에 따른 커넥터 구성들을 도시하는 부분적인 단면도들로 된 이상화된 윤곽도들이다.
도 12a, 12b, 13, 14, 15, 16a, 16b, 17a, 17b, 18a, 18b는 도 2를 참조하여 설명된 과정들의 특정 결과들을 도시하는 투시도들(12a, 16a, 17a, 18a) 및 부분적인 단면도들로 된 윤곽도들이다.
도 19a는 본 발명의 다른 실시예에 따른, 기판 상에 장착된 다이의 적층을 도시하는 배치도로 된 윤곽도이다.
도 19b는 도 19a에서 1B - 1B 에서 표시된 단면도로 된 상호연결된 적층된 다이 어셈블리의 실시예를 도시하는 윤곽도이다.
도 20a는 본 발명의 다른 실시예에 따른, 기판 상에 장착된 다이의 적층을 도시하는 단면도로 된 윤곽도이다.
도 20b는 BL 및 BR에서 표시된 도 20a에서와 같은 상호연결된 다이 적층의 세부사항을 도시하는 부분적인 단면도들로 된 윤곽도이다.
도 1b 및 1c 는 도 1a에서 1B - 1B에서 표시된 단면도로 상호연결된 적층 다이 어셈블리의 실시예를 도시하는 윤곽도이다.
도 2는 적층 및 z-상호연결을 위해 다이를 준비하기 위한 본 발명의 실시예에 따른 프로세스에서의 단계들을 도시하는 플로우 다이어그램이다.
도 3 및 도 4는 스태거링된 적층 구성으로 적층된 다이의 패키지를 만들기 위한 본 발명의 실시예에 따른 프로세스에서의 단계들을 도시하는 플로우 다이어그램들이다.
도 5는 적층 및 z-상호연결을 위해 다이를 준비하기 위한 본 발명의 다른 실시예에 따른 프로세스 내의 단계들을 도시하는 플로우 다이어그램이다.
도 6은 본 발명의 실시예에 따른 적층된 다이 어셈블리의 부분을 도시하는 부분적인 단면도로 된 윤곽도이다.
도 7, 8, 9, 10, 11은 본 발명의 다양한 실시예들에 따른 커넥터 구성들을 도시하는 부분적인 단면도들로 된 이상화된 윤곽도들이다.
도 12a, 12b, 13, 14, 15, 16a, 16b, 17a, 17b, 18a, 18b는 도 2를 참조하여 설명된 과정들의 특정 결과들을 도시하는 투시도들(12a, 16a, 17a, 18a) 및 부분적인 단면도들로 된 윤곽도들이다.
도 19a는 본 발명의 다른 실시예에 따른, 기판 상에 장착된 다이의 적층을 도시하는 배치도로 된 윤곽도이다.
도 19b는 도 19a에서 1B - 1B 에서 표시된 단면도로 된 상호연결된 적층된 다이 어셈블리의 실시예를 도시하는 윤곽도이다.
도 20a는 본 발명의 다른 실시예에 따른, 기판 상에 장착된 다이의 적층을 도시하는 단면도로 된 윤곽도이다.
도 20b는 BL 및 BR에서 표시된 도 20a에서와 같은 상호연결된 다이 적층의 세부사항을 도시하는 부분적인 단면도들로 된 윤곽도이다.
본 발명은, 본 발명의 대안적인 실시예들을 예증하는, 도면들을 참조하여 더 세부적으로 설명될 것이다. 도면들은 도식적이며, 본 발명의 특징들 및 다른 특징물 및 구조들에 대한 그들의 연관성을 도시하고, 스케일링(scale)이 이루어지지 않았다. 보다 명확한 제시를 위해, 본 발명의 실시예들을 예증하는 도면들에서, 비록 요소들이 도면들 모두에서 모두 쉽게 식별될 수 있지만, 다른 도면들에서 도시된 요소들에 대응하는 요소들이 모두 특정하게 다시 번호가 매겨지는 것은 아니다. 또한 보다 명확한 제시를 위해, 특정 특징물들이 도면들에 도시되지 않은 경우도 있으며, 이는 본 발명의 이해에 필수적이지 않은 것들이다.
도 1a는 적층된 다이 어셈블리의 예를 도시하며, 예컨대 이상에서 참조된 미국 특허 출원 제12/124,077호에서 설명된 바와 같이, 각각의 상호연결 에지들이 수직으로 정렬되도록, 그 적층에서 인접한 오프셋 다이가 다른 다이 위에 장착된 것이다. 그러한 배열은 "스태거링(staggered)된" 적층 구성으로서 지칭될 수 있다. 이러한 설명에서 편의를 위해, 비록 수직으로 인접한 다이들이 쌍으로서 기능적으로 연관되지도 않고 프로세싱 동안 쌍으로 처리되지도 않지만, 수직으로 인접한 다이를 다이의 "쌍"으로 지칭한다. 각 쌍 내의 다이, 예컨대 최상부 쌍의 다이(101, 102), 는 반대로 배향되며, 그로 인해 상호연결 에지들(103, 104)이 적층에서 반대쪽에 있다. 그 배열은 도 1c에 더 상세히 도시된다.
도 1b는, 상호연결 물질의 열(columns)들에 의해 상호연결된, 도 1a에서와 같은 일반적으로 적층된 다이 어셈블리의 예를 단면으로 도시한다. 도 1c는 다이의 상호연결을 더 세부적으로, 부분적인 단면도로 도시한다.
도 1c를 참조하면, 다이(101)는 다이(102) 위로 적층되며, 제1 (최상부) 다이 쌍을 구성한다. 다이(101)의 상호연결 마진(103)은 도면에서 오른쪽을 향해 배향되며, 다이(102)의 상호연결 마진(104)은 왼쪽을 향해 배향된다. 다이는 상호연결 마진(104)의 상호연결 터미널들이 노출되도록 오프셋된다. 상호연결 터미널들(105, 106) 각각에는, 측면들에서 형성된 상호연결 물질의 열들(121, 122)을 위한 접촉 액세스를 제공하기 위해 전도성 물질(107, 108)의 글로브(glob) 또는 노브(knob)가 제공된다.
도 1c에서 도시된 바와 같이, 제1 쌍의 다이(101, 102)의 각각의 상호연결 마진(103, 104)은 아래쪽으로 다이의 쌍의 상호연결 마진에서 돌출하고; 따라서, 제1 쌍의 다이(101, 102)의 상호연결 마진들(103, 104)는 그 다음 쌍의 다이(101', 102')의 상호연결 마진들(103', 104')에서 돌출한다. 이러한 구성에서, (짝수로 번호매겨진) 다이(102, 102')는 (홀수로 번호 매겨진) 다이(101, 101')를 위한 스페이서들로서 작용한다. 도 1c를 다시 참조하면, 다이의 적층은, 다이 에지들이 기판에서 대응 상호연결 지점들(123, 124)을 오버래핑하도록, 지지대(여기서, 기판(120)) 상에 장착된다. 다이 적층이 기판 상에 장착된 후에, 상호연결 트레이스들(121, 122)(z-상호연결들)이 형성되고, 다이에서의 노브들(예컨대, 107, 108)과 접촉하고, 기판에서의 지점들(123, 124)에 접촉한다. 따라서, 상호접촉 트레이스(122)는 다이(102, 102', 102'', 102''') 상의 회로와 지점(124) 사이의 전기적 연속성을 제공하며; 상호연결 트레이스(121)는 다이(101, 101', 101'', 101''') 상의 회로와 지점(123) 사이의 전기적 연속성을 제공한다.
트레이스들(121, 122)에 적절한 상호연결 물질들은, 예컨대, 특정한 전도성 물질, 또는 전도성 에폭시들, 또는 전도성 잉크들로 충진된 경화가능한 폴리머들과 같은 경화가능한 전도성 폴리머들을 포함한다. 이러한 실시예들에서의 상호연결 트레이스들은 기판 상의 상호연결 지점들과 다이 사이 또는 이격되어 분리된 다이 사이에서 외부적으로 지지되지 않기 때문에, 상호연결 물질은 노브들 또는 글로브들과의 접촉 및 원주 형태를 유지하기 위해 경화되지 않은 상태에서 충분히 견고해야 한다. 적절한 폴리머들은 통상적으로 6.5 이상의 높은 요변성 지표(thixotropic index)과; 통상적으로 30,000 cps 이상의 높은 점성을 갖는다. (요변성 지표 및 점성은 그 물질이 실행불가능하게 될 만큼 높거나, 노브들과 접촉을 하게 하는 다이 에지 위로의 그 물질의 갑작스럽 유입(incursion)이 가능하지 않을 만큼 높아야 한다.) 열(column)들의 형성은, 예컨대 이상에서 언급된 미국 출원 제12/124,097호에서 설명된 펄스 디스펜스 과정(pulse dispense procedure)에 의해 이루어 질 수도 있으며; 또는 예컨대 이상에서 언급된 미국 출원 제12/634,598호에서 설명된 에어로졸 스프레이 과정(aerosol spray procedure)에 의해 이루어질 수도 있다.
z-상호연결들에 대한 글로브들 또는 노브들의 전기적 연결은 견고한 전기 접촉에 의존하며, 접촉은, 노브가 다이 에지로부터 내부에 위치되고 접촉이 다이 사이의 z-상호연결 트레이스들의 물질의 유입(ingress)를 필요로하기 때문에, 위태로워질 수도 있다. 이것은 z-상호연결 트레이스 물질의 레올로지(rheological) 특성들에서 절충을 필요로 할 수 있다: 예컨대, 경화되지 않은 상태에서 물질의 점성률은 유입(ingress)을 허용할 만큼 낮아야 하지만, 경화되지 않은 상태에서의 상호연결 트레이스 물질이 형태를 유지할만큼 충분히 높아야 한다.
도 2는 본 발명의 실시예에 따른 z-상호연결과 적층을 위해 다이를 준비하는 프로세스에서의 단계들을 예시하며; 도 3a 및 도 3b는 스태거링된 구성에서 그러한 다이의 적층을 포함하는 패키지를 형성하기 위한 프로세스의 단계들을 예시한다.
도 2를 참조하면, 다양한 단계들이 도시되고, 그들 중 일부는 통상적인 프로세스 단계들이다. 이러한 실시예에서, 웨이퍼는 제1 절단 과정(202) 후에 백그라인드 과정(208)에서 씨닝된다. 또한 이 실시예에서, 제1 절단 과정(202)은 경화가능한 전기 전도성 물질의 스팟들을 형성하는 과정(205) 전에 수행되며; 경화된 스팟들(커넥터들)은 동일한 톱 스트리트들을 따라 후속의 절단 과정(212)에서 잘라진다.
그 스팟들을 위한 특별히 적절한 물질은 유동가능한 상태에서 인가될 수 있고 그 후에 전기 커넥터들을 형성하도록 경화될 수 있는 물질을 포함하며, 물질 및 기술들에 의존하여, 상호연결 물질이 경화되지 않거나 부분적으로 경화된 상태로 증착될 수도 있고, 그 물질은 디스펜스(dispense) 후의 중간 단계에서 부분적으로 또는 부가적으로 경화될 수도 있으며, 디스펜스가 완료된 때 완전히 경화될 수도 있다. 상호연결 물질이 경화가능한 물질인 경우, 이것은 증착되거나 부분적으로 또는 완전히 경화된 전기적으로 전도성일 수 있다. 적절한 상호연결 물질은 전기 전도성 폴리머일 수 있다. 적절한 전기 전도성 폴리머들은, 예컨대 금속 충진 폴리머들(metal-filled polymers) (예컨대, 금속 충진된 에폭시, 금속 충진된 열경화성 폴리머들, 금속 충진된 열가소성 폴리머들, 또는 전기 전도성 잉크를 포함)와 같은 입자 형태의 전도성 물질로 충진된 폴리머들을 포함한다. 전도성 입자들은 사이즈와 형태에서 광범위하게 될 수 있으며; 그들은 예컨대 나노입자들 또는 더 큰 입자들일 수도 있다. 몇몇 실시예들에서, 전도성 물질은 부분적으로 경화가능한 폴리머일 수 있으며; 부분적인 경화는 그 프로세스의 초기 단계에서 수행될 수 있고, 최종 경화 또는 후경화(post-cure)는 상호연결의 견고성을 증가시키기 위해 더 나중의 단계에서 수행될 수도 있다. 스팟들이 다이 에지 위로 연장되는 경우(즉, 스팟들이 채널 위로 형성되는 경우 (채널에 걸쳐있을 수도 있음)), 적절한 물질들이 그 물질을 적어도 부분적으로 경화시키기에 충분한 시간 동안 경화되지 않은 상태로 그들의 형태를 유지하기에 적절한 레올로지 특성들(점성, 요변성)을 갖도록 선택된다.
제1 웨이퍼 절단 과정(202)은 상호연결 톱 스트리트들을 따라 수행되며; 이 예에서, 상호연결 톱 스트리트들은 제1 방향으로 평행하고, 그들은 본 명세서에서 용이한 참조를 위해 N-S* 스트리트들서 지칭된다. 이러한 절단 과정은 적어도 궁극적인 다이 두께만큼 크고 완전한 웨이퍼 두께보다 작은 깊이로 N-S* 스트리트들을 따라 채널들을 형성하며; 즉, 이러한 제1 절단 과정은 상호연결 다이 측벽들을 형성하지만 N-S* 채널들의 저부에서 일부 웨이퍼 물질을 남겨둔다. 결과는 도 12a 및 도 12b에서 도시된다.
등각 코팅 과정(203)에서, 등각 코팅이 증착에 의해, 예컨대 기상 증착, 또는 액상 증착, 또는 고상 증착에 의해 형성된다. 결과는 도 13에 도시된다. 등각 코팅의 물질은 기상, 액상, 또는 B-단계 유전물질(B-staged dielectric material), 접착제, 또는 규정된 두께의 코팅을 포함할 수 있다. 몇몇 실시예들에서, 등각 코팅의 물질은 유기 폴리머를 포함하며, 예컨대 p-크실렌(xylene)의 폴리머 또는, 예컨대 폴리실리렌(polyxylylene) 폴리머 (예컨대, 파릴렌 C 또는 파릴렌 N, 또는 파릴렌 A)와 같은 그 파생물을 포함한다. 파릴렌이 특히 적절할 수 있으며, 파릴렌 코팅은 통상적인 파릴렌 장치에서 형성될 수 있다.
개구들은,예컨대 레이저 융삭에 의해 코팅에서 선택된 지점들을 통해 형성될 수 있다(204). 결과는 도 14에 도시된다.
이상에서 언급된 바와 같이, 커넥터들에 바람직한 물질은 경화가능한 물질들을 포함하며, 이것은 경화되지 않은 상태에서 유동가능한 형태로 스팟들로서 증착될 수 있고 그 후에 커넥터들을 형성하기 위해 경화될 수 있다. 경화가능한 물질의 스팟들은, 예컨대 디스펜싱(dispensing) 및 프린팅(printing)을 포함하여, 다양한 증착 기술들 중 임의의 것에 의해 커넥터들을 위해 형성될 수 있다(205). 특정 증착 기술은 이용된 물질에 따른다. 그 물질은 이용된 특정 물질에 적절한 기술에 의해 경화될 수 (또는 경화되도록 허용될 수) 있으며; 일부 경화가능한 충진된 전도성 에폭시들은, 예컨대, 열의 인가에 의해 경화된다. 결과는 도 15에 도시된다. 도시된 예에서, 스팟들은 제1 웨이퍼 절단 과정에 의해 형성된 채널들을 가교하며; 다른 실시예들에서 그 스팟들은 그들이 다이 패드들을 접촉하고 상호연결 다이 에지로 또는 그 위로 연장되지만 채널을 가교하지는 않도록 형성된다. N-S* 스트리트들(202)을 따라 이루어진 제1 절단 과정이 궁극적인 다이 두께보다 큰 깊이로 채널을 형성했기 때문에, 백그라인드 과정(208)은 궁극적인 다이 두께로 웨이퍼를 씨닝하고, 따라서 그것은 N-S* 스트리트들을 개방하고 다이의 스트립들의 어레이(aray of strips of die)를산출하도록 초래한다. 다이 접착 필름은 라미네이트(laminate) 과정(209)에서 다이의 스트립들의 어레이의 후면에 인가되며, 그 결과는 도 16a 및 16b에 도시된 바와 같다. (백그라인 테이프는 백그라인드 동안에 웨이퍼를 고정하기 위해 이용될 수 있으며, 도면에서 도시되지는 않지만, 이 단계에서 웨이퍼의 전면 상에 추가적으로 존재할 수도 있다.)
다이싱 테입(dicing tape) (및 제거되기 전까지는 백그라인드 테입)과 함께 다이 접착 필름은, 웨이퍼 반전(inversion) 및 장착(210) 및 백그라인드 테입의 제거 동안 다이 스트립들의 어레이를 지지하도록 작용하고, N-S* 절단 과정(212)동안 다이 스트립들의 정렬을 유지한다.
톱의 움직임이 다이 측벽들 상의 등각 코팅 위에 악영향을 끼지지 않기 위해, N-S* 스트리트들 상에서의 제2 웨이퍼 절단 과정(212)은 제1 N-S* 웨이퍼 절단 과정(202)을 위해 사용되는 것보다 더 좁은 톱을 이용한다. 이 과정은 이 스트리트들을 따라 DAF 필름을 통해 적어도 도중까지 절단하며, - 여기에서 커넥터들은 채널을 가교한다 - 커넥터들을 절단한다. 결과는 도 17a 및 17b에 도시된다. 커넥터들이 채널을 가교하지 않고 톱 스트리트 위로 연장되는 경우, 톱은 커넥터들을 절단해버릴 수 있으며; 반대로, 커넥터들이 톱 스트리트 위로 연장되지 않으면, 톱이 커넥터들에 접촉하지 않을 것이다.
비상호연결 스트리트들(본 명세서에서는 "E-W 스트리트들" 로 지칭)을 따라 웨이퍼 절단 과정(213)은 (먼저 씨닝된) 웨이퍼를 통과하여 완전히 컷쓰루하고 테이프 상에 다이 어레이 내의 다이를 싱귤레이팅하도록 작용한다. 결과는 도 18a에 도시된다.
그 이후에 테입은 연장될 수 있으며, 싱귤레이팅된 다이는 제거될 수 있다(214). 결과적인 싱귤레이팅 다이는 도 18b에 도시된다.
도 3 및 도 4는 스태거링된 적층 구성에서 적층된 다이의 패키지를 만들기 위한 프로세스들의 두 가지 예시들을 나타낸다. 도 3의 예에서는, 다이 적층이 지지대로부터 분리되어 구성되고, 그 후 다이 적층은 그 위에 장착되고 다이는 지지대에 전기적으로 연결된다(z-상호연결). 도 4의 예에서는, 다이가 지지대 상에서 제자리에서 연속적으로 적층되고, 그 후 다이가 지지대에 전기적으로 연결된다(z-상호연결).
도 3을 참조하면, 도 2를 참조한 예를 위해 설명된 바와 같이 준비된 다이가 원하는 적층 구성으로 집어서 위치시키는 도구(pick-and-place tool)을 사용하여 적층된다. 이 예에서 각 다이는 DAF에 의해 밑에 놓인 다이에 접착된다. 일단 적층이 완성(301)되면, 이것은 지지대의 다이 장착 표면 위에 장착된다(302). 지지대에는 다이 장착 표면에서 본드 지점들이 제공되며, 적층에서의 다이는 상호연결 에지들에서의 커넥터들이 위에 가로놓이고 지지대 상의 대응 본드 지점들과 일반적으로 정렬되도록 배향된다. 적층은 최하부 다이 상에서 DAF 에 의해 또는 개별적인 접착제에 의해 기판에 접착될 수 있다. 이 단계(302) 후에, 어셈블리는 이하에 개략적으로 나타난 바와 같이 z-상호연결을 위해 준비된다.
도 4를 참조하면, 도 2를 참조한 예를 위해 설명된 바와 같이 준비된 다이는 원하는 적층 구성으로 집어서 위치시키는 도구를 사용하여 지지대 위에 연속적으로 적층(401)된다. 지지대는 다이 장착 표면에서 본드 지점들이 제공되고, 적층에서의 다이(첫번째 다이부터 시작)는 상호연결 에지들에서의 커넥터들이 위에 가로놓이고 지지대 상에 대응 본드 지점들이 일반적으로 정렬되도록 배향된다. 적층에서의 제1 (최하부) 다이는 후면 상에 DAF에 의해 또는 개별적인 접착제에 의해 기판에 접착될 수 있으며, 각각의 후속하여 장착된 다이는 후면상에 DAF 에 의해 밑에 놓인 다이에 접착된다. 일단 적층이 완성되면(401) 어셈블리는 이하에서 개략적으로 나타난 바와 같이 z-상호연결을 위해 준비된다.
일단 다이 적층들은 전기적 연결을 위해 준비되고( 다이 대 다이 및 적층된 다이 대 기판: z-상호연결), 경화가능한 전기 전도성 물질은, 커넥터들과 접촉하고 지지대 상의 대응하는 본드 지점과 접촉하는 상호연결 트레이스들을 형성하기 위해 디스펜싱된다(303, 402).
z- 상호연결에 적절한 전기 전도성 물질들은 유동가능한 상태로 인가될 수 있고 그 후에 전기 커넥터들을 형성하도록 경화될 수 있는 물질들을 포함하고, 물질 및 기술에 따라 z-상호연결 물질은 경화되지 않거나 부분적으로 경화된 상태로 증착될 수 있으며, 그 물질은 디스펜스 후에 중간 단계에서 부분적으로 또는 부가적으로 경화될 수 있고, 디스펜싱이 완료되었을 때 완전히 경화될 수도 있다. z-상호연결 물질이 경화가능한 물질인 경우, 이것은 증착되거나 부분적으로 또는 완전히 경화될 때, 전기 전도성일 수 있다. 적절한 z-상호연결 물질은 전기 전도성 폴리머일 수 있다. 적절한 전기 전도성 폴리머들은 입자 형태의 전기 전도성 물질로 충진된 폴리머, 예컨대 금속 충진 폴리머일 수 있으며, 이는 예컨대 금속 충진된 에폭시, 금속 충진된 열경화성 폴리머들, 금속 충진된 열가소성 폴리머들, 또는 전기 전도성 잉크를 포함한다. 전도성 입자들은 사이즈와 형태에서 광범위할 수 있으며; 그들은 예컨대 나노입자들 또는 더 큰 입자들일 수 있다. 몇몇의 실시예들에서, 전도성 물질은 부분적으로 경화가능한 폴리머일 수 있으며; 부분적 경화는 프로세스의 초기 단계에서 수행될 수도 있고, 최종 경화 또는 후 경화(post-cure)는 상호연결의 견고성을 증가시키기 위해 나중 단계에서 수행될 수도 있다.
다이 적층이 디스펜싱된 물질에 얼마나 지지를 제공하는지에 따라서. 적어도 부분적으로 그 물질을 경화시키는 데 충분한 시간 동안 경화되지 않은 상태로 그들의 형태를 유지하기에 적절한 레올로지 특성들(점성, 요변성)을 갖는 적절한 물질들이 선택된다. 예컨대, z-상호연결은 지지대와 다이 사이, 또는 다이와 이격 분리되어 위에 놓여진 다이(예컨대, 스태거링된 적층 구성으로) 사이의 수직 갭에 걸쳐 이어져 있고, 상호연결 물질은 그 형태 및 다이 상의 커넥터들과의 접촉(경화된 스팟들)을 유지하기 위해 경화되지 않은 상태에서 충분히 견고해야 한다. 적절한 폴리머들은 통상적으로 6.5 이상의 높은 요변성 지표; 및 통상적으로 30,000 cps 이상의 높은 점성을 가질 수 있다. (요변성 지표 및 점성은 물질을 실행가능하지 않도록 만들만큼 높거나 다이 상의 커넥터들과의 접촉을 만드는 다이 에지 위의 물질의 유입이 불가능할 정도로 높으면 안된다). z-상호연결의 형성은, 예컨대, 이상에서 언급된 미국 출원 제12/124,097호에서 설명된 바와 같이, 펄스 디스펜스 과정에 의해 이루어질 수 있고; 또는 예컨대 이상에서 언급된 미국 출원 제12/634,598호에서 설명된 바와 같이, 에어로졸 스프레이 과정에 의해 이루어질 수도 있다.
z-상호연결 물질 트레이스들의 디스펜스(303, 402) 후에, 트레이스들은 z-상호연결들을 완성시키기 위해 경화된다(304,403). 그 물질은 이용된 특정 물질을 위해 적절한 기술에 의해 경화(또는 경화되도록 허용)될 수 있으며; 몇몇의 경화가능한 충진된 전도성 에폭시들은, 예컨대 열의 인가에 의해 경화된다.
z-상호연결들의 경화 후에, 어셈블리는, 패키지가 디바이스에 사용되기 위해 위치될 때 주위 조건들(기계적, 화학적)으로부터 다이 적층, z-상호연결, 및 지지대의 상부 표면을 보호하기 위해, 몰딩(mold)되거나 인캡슐레이팅(encapsulating)(305, 404)된다. 패키지들은 식별을 위해 표시될 수 있다. 통상적으로 적층된 다이의 어레이는 지지대 (기판) 스트립 상에 형성되며, 그러한 경우 패키지들은 지지대 스트립을 컷쓰루함으로서 싱귤레이팅된다. 패키지들은 테스팅되고(306, 405) 테스트 기준에 실패한 패키지들은 폐기된다.
도 5는 본 발명의 다른 실시예에 따른 z-상호연결 및 적층을 위해 다이를 준비하는 프로세스이다. 여기에서 웨이퍼는 제1 웨이퍼 절단 이전에 씨닝되며, 두 개의 등각 유전 코팅 과정들이 수행된다.
도 5를 참조하면, 다양한 단계들이 도시되며, 그들 중 일부는 통상적인 프로세스 단계들이다. 이러한 실시예에서 웨이퍼는 제1 절단 과정(511) 전에 백그라인드 과정(507)에서 씨닝된다. 또한 이 실시예에서, 경화가능한 전기 전도성 물질의 스팟들을 형성하는 과정(504)이 제1 등각 코팅 과정 후에 그리고 제1 절단 과정(51) 전에 수행되며, 경화된 스팟들(커넥터들)은 제1 절단 과정(511)에서 절단된다.
그 스팟들에 특히 적절한 물질들은 유동가능한 상태에서 인가될 수 있고 그 후에 전기 커넥터들을 형성하도록 경화될 수 있는 물질을 포함하며, 물질 및 기술에 따라, 상호연결 물질이 경화되지 않거나 부분적으로 경화된 상태로 증착되고, 그 물질은 디스펜스 후에 중간 단계에서 부분적으로 또는 부가적으로 경화되고, 디스펜스가 종료된 때 완전히 경화될 수도 있다. 일단 완전히 경화되면, 그 물질은 재유동되도록 의도되지 않으며 재유동될 수 없을 수도 있다. 상호연결 물질이 경화가능한 물질인 경우, 이것은 증착되거나 부분적으로 또는 완전히 경화된 때 전기 전도성일 수 있다. 적절한 상호연결 물질은 전기 전도성 폴리머일 수 있다. 적절한 전기 전도성 폴리머들은 입자 형태로의 전도성 물질로 충진된 폴리머들, 예컨대 금속 충진된 폴리머들을 포함할 수 있으며, 이는 예컨대 금속 충진된 에폭시, 금속 충진된 열경화성 폴리머들, 금속 충진된 열가소성 폴리머들, 또는 전기 전도성 잉크를 포함한다. 전도성 입자들은 사이즈 및 형태에서 광범위할 수 있으며, 그들은 예컨대 나노입자들 또는 그보다 더 큰 입자들일 수 있다. 몇몇 실시예들에서, 전도성 물질은 부분적으로 경화가능한 폴리머일 수 있으며; 부분적인 경화는 프로세스의 초기 단계에서 수행될 수 있으며, 최종 경화 또는 후 경화는 상호연결의 견고성을 증가시키기 위해 나중 단계에서 수행될 수 있다. 그 스팟들이 다이 에지 위로 연장되는 경우(즉, 스팟들이 채널 위로 형성 (그리고 채널에 걸쳐있을 수 있음)되는 경우), 적절한 물질들이 그 물질을 적어도 부분적으로 경화시키는 데 충분한 시간 동안 경화되지 않은 상태로 그들의 형태를 유지시키기에 적절한 레올로지 특성들(점성, 요변성)을 갖도록 선택된다. 전도성 잉크는 (에어로스프레이 프로세스를 사용하여 인가될 수 있음) 특히 유용할 수 있으며; 다중 컴포넌트 전도성 잉크들은 몇몇 애플리케이션들에서 선호될 수 있다. 그러한 다중 컴포넌트 전도성 잉크들은, 다른 사용들 중에서도 특정 표면들로부터 산화 금속들을 제거하도록 작용하는 첨가물과 함께, 특정 형태(경화 조건들 하에서 전도성 합금(intermetallic)들을 형성할 수도 있음) 로 두 개 이상의 상이한 금속 컴포넌트들을 포함하는 (경화가능한 폴리머이거나 경화가능한 폴리머를 포함할 수 있는) 캐리어를 포함할 수 있다.
제1 웨이퍼 절단 과정(511)은 상호연결 톱 스트리트들을 따라 수행되며, 이 예에서, 상호연결 톱 스트리트들은 제1 방향으로 평행하며, 그들은 여기에서 용이한 참조를 위해 N-S* 스트리트들로서 지칭된다. 이러한 절단 과정은 씨닝된 웨이퍼를 통해 그리고 DAF로 전체적으로 이루어지며; 즉, 제1 절단 과정은 다이 상호연결 다이 측벽들을 형성하고 컷(cut)들의 저부에서 어떠한 웨이퍼 물질도 남기지 않는다.
등각 코팅 과정(502)은 웨이퍼의 전면 및 그 위의 모든 특징물을 덮는다. 등각 코팅은 증착, 예컨대 기상 증착, 액상 증착, 또는 고상 증착에 의해 형성된다. 등각 코팅의 물질은 기상, 액상, 또는 B-단계 유전 물질, 접착제, 또는 규정된 두께의 코팅을 포함할 수 있다. 몇몇 실시예들에서. 등각 코팅의 물질은 유기 폴리머, 예컨대 p-크실렌의 폴리머 또는, 폴리실리렌 폴리머(예컨대 파릴렌 C 또는 파릴렌 N, 또는 파릴렌 A)와 같은 그 파생물을 포함한다. 파릴렌은 특히 적절할 수 있으며, 파릴렌 코팅은 통상적인 파릴렌 장치로 형성될 수 있다.
개구들은 예컨대 레이저 융삭에 의해 코팅에서 선택된 지점들을 통해 형성될 수 있다(503).
커넥터들은, 다이 패드들 위로 스팟들에서 경화가능한 물질들의 증착 및 상호연결 스트리트들 상으로 (그리고 선택적으로 상호연결 스트리트들 위로) 다이 에지 위로 연장되는 것에 의해 형성되며(504), 그 후에 커넥터 물질의 경화가 이루어 진다. 이상에서 언급된 바와 같이, 커넥터들을 위해 선호되는 물질들은, 경화되지 않은 상태에서 유동가능한 형태로 스팟들로서 증착될 수 있고 그 이후에 커넥터들을 형성하도록 경화될 수 있는 경화가능한 물질을 포함한다. 경화가능한 물질의 스팟들은, 예컨대 디스펜싱 및 프린팅을 포함하는, 다양한 증착 기술들 중 임의의 기술에 의해 커넥터들을 위해 형성될 수 있다. 특정 증착 기술은 이용되는 물질에 의존할 수 있다. 그 물질은 이용되는 특정 물질에 적절한 기술에 의해 경화 (또는 경화되도록 허용)될 수 있으며; 몇몇 경화가능한 충진된 전도성 에폭시들은, 예컨대, 열의 인가에 의해 경화된다.
N-S* 스트리트들을 따른 제1 절단 과정(511)은 커넥터들을 절단하고 웨이퍼를 통과하여 DAF 로 간다. 따라서, 커넥터들은 대략적으로 절단되어 상호연결 다이 측벽 및 상호연결 다이 에지로 플러시(flush)된다.
라미네이트 과정(505)에서 먼저 인가된 다이 접착 필름은, 다이싱 테입 (및 제거될 때까지는 백그라인드 테입)과 함께, 웨이퍼 반전 및 장착(509) 및 백그라인드 테입(510)의 제거 동안 다이 스트립들의 어레이 및 씨닝된 웨이퍼를 지지하도록 작용하며, 제1 N-S* 절단 과정(511) 후에 다이 스트립들의 정렬을 유지하도록 작용한다.
제2 등각 코팅 과정(512)은 (다이 스트립들의 후면을 제외하고)- 존재하는 - 표면들이 제1 절단 과정(511)에 의해 잘라 내어진 경우 그 표면들; 상호연결 다이 측벽들; 제1 컷들의 저부에 DAF; 코팅을 통해 개구들을 먼저 형성함으로서(503) 노출된 표면들 (커넥터들로 덮여있는 경우는 예외); 및 먼저 코팅되고, 개구들을 형성함으로서 이후에 제거되지 않았거나 부가적인 특징물들(특히, 전도성 스팟들)에 의해 가려지지 않은, 표면들을 포함하여, 이용가능한 표면들 모두를 덮는다.
개구들은 제2 등각 유전 코팅 (및 먼저 제거되지 않은 임의의 밑에 놓인 제1 등각 유전 코팅) 을 통하여 선택된 지점들에 형성될 수 있다. 제2 코팅 내의 이러한 개구들은 z-상호연결들에 대한 전기적 연결이 이루어져야 하는 곳에서 (커넥터들의 표면의 부분들과 같은) 특징물들을 노출시킨다.
N-S* 스트리트들 상에 제2 웨이퍼 절단 과정(514)은, 톱의 움직임이 다이 측벽들 상의 등각 코팅 상에 악영향을 미치지 않도록, 제1 N-S* 웨이퍼 절단 과정(511)에 사용되었던 것보다 더 좁은 톱을 이용한다. 이러한 과정은 이들 스트리트들을 따라 DAF 필름을 컷쓰루한다.
선택적으로, 제2 파릴렌 코팅에 의해 DAF에 대한 접착을 향상시키기 위해, DAF를 일시적으로 끈적거리게 되도록 몇몇의 단계(예컨대, 개구 과정(513) 후에)에서 열 처리를 이용하는 것이 이점이 될 수도 있다.
선택적으로, 채널들을 따라 넓은 이미지 사이즈를 갖는 레이저 에너지를 지향시키고, 최상부에만 보다 오히려 커넥터들의 최상부 및 측면 표면들에서 파릴렌에 개구들을 형성하는 것이 이점이 될 수도 있다. 제1 파릴렌 코팅은 몇몇 실시예에서 제2 파릴렌 코팅보다 두껍고 (예컨대, 제1 파릴렌 코팅은 5㎛ 두께일 수 있고, 제2 파릴렌은 2.5㎛ 두께일 수 있다). 레이저 과정은 (예컨대, 커넥터들 상에 원하는 접촉 영역들을 노출하면서) 제2 파릴렌 코팅을 통해 완전히 컷쓰루하지만; 더 두꺼운 제1 파릴렌 코팅은 컷쓰루하지 않도록 수행된다. 이미지 크기는 상호연결 다이 에지에 평행한 적절하게 넓은 스와쓰(swath) 위로 파릴렌이 제거될 수 있도록 설정되고, 스와쓰 넓이는 다이 에지 위로 채널로 갈 수 있을 만큼 클 수 있지만, 그것은 채널을 가로질러 중간 보다 더 많이 통과할 만큼 충분히 넓지 않다. 이해되는 바와 같이, 선택된 패드가 전기적으로 연결되는 것이 의도되지 않은 경우, 레이저 에너지의 전달은 스와쓰에서 중단을 일으킬만큼 방해된다.
커넥터가 폴리머 매트릭스로의 입자들을 포함하여, 경화된 전기 전도성 물질의 스팟(spot) 또는 블로브(blob)인 경우, 레이저 과정은 커넥터 표면에서 경화 폴리머의 일부를 제거하고, 입자들을 노출시킬 수 있다. 이것은 더 직접적인 접촉과 커넥터와, z-상호연결 물질의 전기적 접촉을 위한 증가된 표면을 제공할 수 있다.
비상호연결 스트리트들(여기에서는 "E-W 스트리트들" 로 지칭됨)을 따른 웨이퍼 절단 과정(516)은 (먼저 씨닝된) 웨이퍼를 통과하여 전체적으로 컷쓰루되며, 테입 상에서 다이 어레이 내의 다이를 싱귤레이팅하도록 작용한다.
그 이후에 테입은 연장되고 싱귤레이팅된 다이는 제거(518)될 수 있다. 준비된 다이는 적층되고, z-상호연결되고, 몰딩/인캡슐레이팅되며; 결과적인 패키지들은 싱귤레이팅되고 일반적으로 도 3 및 4 중 하나를 참조하여 설명된 바와 같이 테스트될 수 있다.
도 5(및 도 3 또는 도 4)를 참조하여 설명된 바와 같이 일반적으로 이루어진, 스태거링된 적층 구성에서 적층된 다이 어셈블리의 세부사항은 도 6에서 단면도로 도시되어 있다. 도시된 예에서, 등각 유전 코팅들은 파릴렌 필름(파릴린 1 및 파릴렌 2)이고, 제2 파릴렌 필름(파릴렌 2)에서의 개구들은 z-상호연결 물질을 침투하면서 전기적 연결을 위해 커넥터들의 표면의 영역들을 노출시키기 위해 선택적인 레이저 융삭에 의해 형성된다. 특히 도 6을 참조하면, 홀수로 매겨진 다이(601, 603, 605, 607)들은 짝수로 매겨진 다이(602, 604, 606, 608)에 의해 이격되어 분리되도록 도시된다. 홀수로 매겨진 다이의 상호연결 단부들이 도시되고; 짝수로 매겨진 다이의 상호연결 단부들은 부분적인 단면도로 나타나지 않는다. 각 다이는 전면("활성") 측면을 가지며, 여기에 다이 회로가 형성된다. 각 다이의 전면 표면에서, 다이 패드들(예컨대, 627)로의 라우팅 연결들(예컨대, 617)이 위치된다. 각 다이의 후면에는 다이 접착 필름(DAF), 예컨대 647이 제공된다. 커넥터(예컨대, 657)는 각 다이 패드(예컨대, 627)와의 접촉되어 형성되고; 도시된 예에서, 커넥터들은 전기 전도성 물질의 블로브들이다. 이상에서 설명된 바와 같이, 파릴렌의 두 개의 층들, 파릴렌 1(667) 및 파릴렌 2(677)은 다이 위에 형성된다. 파릴렌 1은 다이의 활성 측면 및 그 위의 라우팅 연결들을 덮고 절연시키며, 파릴렌 1 내의 개구는 다이 패드의 부분을 노출시킨다. 파릴렌 2는 다이의 활성 측면에서 파릴렌 1 위에 형성되며, 다이 및 커넥터들의 상호연결 측벽들을 덮고 절연시킨다. 파릴렌 2 내의 개구(예컨대, 687)는 z-상호연결(697)과 전기적인 접촉을 위해 커넥터의 부분을 노출시킨다. 다이 적층은 접착제(622)를 사용하여 기판(620)으로 접착된다. 접착제(622)는 DAF를 구성할 수 있으며, 통상적으로 각 다이의 후면에서 이용된 DAF (예컨대, 약 20 ㎛ 두께)보다 더 두껍다(예컨대, 약 10 ㎛ 두께). 기판에서의 전기 회로(예컨대, 624)는 기판의 장착 표면에서 본드 패드들(626)에 연결된다. 적층 내의 다이는, 커넥터(657)의 노출 영역 및 본드 패드(626)과 접촉하는 z-상호연결(697)에 의해 기판에 전기적으로 연결된다. 이해되는 바와 같이, 파릴렌 2 내의 개구들은 선택된 커넥터들 위로 이루어질 수 있으며, 그 결과 비 선택된 커넥터들은 z-상호연결과 접촉하지 않으며 비선택된 커넥터 아래 놓인 다이 패드의 전기적 연결은 회피될 것이다.
커넥터들은 도 7 내지 도 11을 참조하여 이상에서 유의된 바와 같이, 다양한 형태중 임의의 형태를 가질 수 있다. 예컨대, 커넥터(657)의 면은 도 6에서 도시된 것 보다 더 평면적일 수 있으며, 도 9에서 제시된 바와 같이 최상부와 더 갑작스런 (거의 직각의) 교차부분을 형성할 수 있다.
이상에서 설명한 바와 같이, z-상호연결 커넥터로의 다이 패드는, 다이 패드 위로 스팟을 형성하기 위해 경화가능한 전도성 물질을 증착하고; 다이 에지 위로 연장하고; 그 스팟을 경화하고; 그 후에 다이 에지에 또는 다이 에지로부터 바깥쪽으로 경화된 스팟을 절단하는 것에 의해 형성될 수 있다. 그 스팟의 디멘젼들은 패드의 접촉 표면의 디멘젼들에 부분적으로 의존할 것이다. 스팟은, 통상적으로 예에 의해, 약 50 ㎛ 의 폭(다이 에지에 평형한 방향)을 가지고 약 20 ㎛ 내지 약 30 ㎛ 범위의 두께(패드 표면에 수직으로 측정됨)를 가질 수도 있다.
도 5를 참조하여 설명된 바와 같이 준비된 다이에서 커넥터들의 표면들은 레이저 융삭 이외의 다양한 방법들 중 임의의 방법으로 z-상호연결과의 전기적 연결을 위해 노출될 수 있다. 예컨대, 다이싱 톱은 다양한 구성들의 노치들을 형성하기 위해 다이 에지 부근에서 커넥터 내로 절단하기 위해 위치될 수 있다. 도 7 내지 도 11은 일부 그러한 구성들을 예시하는 단면도로의 이상화된 스케치들이다. 이러한 도면들에서의 디멘젼들은 통상적인 예들이고, 다른 형태들 및 디멘젼들이 사용가능하다.
도 7은, 커넥터 위의 개구(도면에서 "도트")가 다이 에지로부터 약간 안쪽으로(도면에서는 18 ㎛) 커넥터의 영역(도면에서 디멘젼 60 ㎛)을 노출시키기 위해 제2 파릴렌 코팅의 레이저 융상에 의해 형성된, 다이를 도시하는 이상화된 스케치이다. 도 8은, 커넥터 위의 개구(도면에서 "도트")가 다이 에지에서 커넥터의 영역(도면에서 디멘젼 55 ㎛)을 노출시키기 위해 제2 파릴렌 코팅의 레이저 융삭에 의해 형성된, 다이를 도시하는 이상화된 스케치이다. 도 7의 구성과 비교하여, 도 8의 구성은, z-상호연결 물질이 커넥터의 노출된 영역과의 양호한 연결을 형성하기 위해 다이 위로 침범해야 하는 정도를 감소시킨다.
도 9, 10, 11은 다이 에지 부근의 커넥터로부터 노치를 쏘잉(sawing)함으로서 형성되는, 다이를 도시하는 이상화된 스케치들이다. 이러한 구성들 각각은 (다이 에지의 안쪽으로) 위치 및 컷의 깊이를 적절히 조절함으로서 또는 상이한 넓이 및/또는 직경을 갖는 톱 휠(saw wheel)을 사용함으로서, 다이싱 톱과 같은 톱을 사용하여 이루어질 수 있다. 도 9에서, 예컨대, 다이 에지로부터 어느 정도(도면에서 15 ㎛) 안쪽으로 노치를 형성하도록, 다이 표면 위에 놓인 다이 에지에 인접하게 커넥터의 작은 양을 남겨두는 깊이(도면에서는 10 ㎛ 두께로)까지, 톱이 조절 (또는 톱이 선택되거나, 예컨대 다중 스핀들(multi-spindle) 톱 장치에서 전개)된다. 도 10에서, 예컨대, 노치는 유사한 깊이로 이루어지며, 다이 표면 위에 놓인 다이 에지에 인접하게 커넥터의 작은 양(도면에서는 10 ㎛ 두께로)을 남겨두지만, 노치는 여기에서 더 넓으며, 더 큰 정도로(도면에서 45 ㎛) 안쪽으로 연장되고; 특정 톱에 따라, 이러한 폭을 갖는 노치를 제공하기 위해 톱의 두 번 이상의 통과가 필요할 수 있지만, 통상적으로 더 넓은 톱이 단일 통과에 사용될 것이다. 도 11에서, 예컨대, 그 톱은 챔퍼(chamfer)를 형성하도록 커넥터의 에지를 제거하기 위해 일정 각(도면에서 30°)으로 고정될 수 있으며; 또는 대신에 대각선 컷을 형성하도록 설계된 톱(예컨대, 각이 진 블레이드(angled blade), 또는 V 단면 휠을 가진 톱)이 사용될 수도 있다.
예컨대 도 1c를 참조하여 설명되는 바와 같이, 몇몇의 "스태거링된 적층" 구성에서의 (홀수로 매겨지거나 짝수로 매겨진) 다이의 상호연결 측벽들은 수직으로 정렬될 수 있다. 도 19a 및 19b의 예에서 도시된 바와 같이, 다른 "스태거링된 적층" 구성들에서 연속적인 위에 놓인 (홀수로 매겨지거나 짝수로 매겨진) 다이는 다이에 관하여 아래에 수평적으로 오프셋될 수 있다. 그러한 정렬은 "피라미드 적층" 구성으로서 지칭될 수 있다. 이러한 예들에서 도시된 피라미드 적층은 패키지 기판의 장착 표면(190)에 접착된다. 본드 패드들(193)은 제1 행(194)으로 배열되고, 본드 패드들(191)은 기판의 장착 표면에서 제2 행(192)으로 배열된다. 피라미드 적층에서 최하부 (홀수로 매겨진) 다이(201)는 기판의 장착 표면에 부착되고, 상호연결 측벽들이 제1 행(194)위에 놓이도록 위치되며, 상호연결 마진(2072) 내의 다이 패드들(예컨대, 2071)이 본드 패드들(193)과 일반적으로 정렬되도록 배치된다. 피라미드 적층 내의 최하부 짝수로 매겨진 다이(202)는 최하부 홀수로 매겨진 다이에 부착되고, 상호연결 측벽들이 제2 행(192)위에 놓이도록 위치되며, 상호연결 마진(2082) 내의 다이 패드들(예컨대, 2081)이 본드 패드들(191)과 일반적으로 정렬되도록 배치된다. 제2의 홀수로 매겨진 다이(203)는 최하부 짝수로 매겨진 다이(202)에 부착되며, "오프셋1-3"에서 표시된 바와 같이, 최하부 홀수로 매겨진 다이(201)에 대하여 수평적으로 오프셋된다. 유사하게, 제2의 짝수로 매겨진 다이(204)는 제2의 홀수로 매겨진 다이(203)에 부착되고, "오프셋2-4"에서 표시된 바와 같이, 최하부 짝수로 매겨진 다이(202)에 대하여 수평적으로 오프셋되며; 제3의 홀수로 매겨진 다이(205)는 제2 짝수로 매겨진 다이(204)에 부착되고, "오프셋3-5"에서 표시된 바와 같이, 제2의 홀수로 매겨진 다이(203)에 대하여 수평적으로 오프셋되며; 제3의 짝수로 매겨진 다이(206)는 제3의 홀수로 매겨진 다이(205)에 부착되고, "오프셋4-6"에서 표시된 바와 같이, 제2 짝수로 매겨진 다이(204)에 대하여 수평적으로 오프셋되며; 제4의 홀수로 매겨진 다이(207)는 제3 짝수로 매겨진 다이(206)에 부착되고, "오프셋5-7"에서 표시된 바와 같이, 제3의 홀수로 매겨진 다이(205)에 대하여 수평적으로 오프셋되며; 제4의 짝수로 매겨진 다이(208)는 제4의 홀수로 매겨진 다이(207)에 부착되고, "오프셋6-8"에서 표시된 바와 같이, 제3 짝수로 매겨진 다이(206)에 대하여 수평적으로 오프셋된다. 여기에서 도시된 피라미드 적층에서의 최상부 (짝수로 매겨진) 다이(208)는 "셋백(setback)"으로 표시된 바와 같이 밑에 놓인 (홀수로 매겨진) 다이(207)에 관하여 수평적으로 변위되며; 전기적 연결을 위해 다이(207)의 상호연결 마진(2072) 내에 패드들의 열(2071)을 노출시킨다.
도면들이 도시하는 바와 같이, 피라미드 적층의 풋프린트는 동일한 디멘젼들을 갖는 다이의 스태거링된 적층의 풋프린트보다 다소 더 크다. 특히, 적층 풋프린트의 길이는 오프셋들("오프셋1-7" + "오프셋2-8") 및 셋백의 합이 되는 양만큼 다이의 길이를 초과한다. 본드 패드들의 행들(192, 194)은 대응하는 거리로 배열된다.
선택적으로, "더미(dummy)" 다이 또는 다른 적절한 스페이서가 적층에서 기판의 장착 표면과 최하부 다이(제1의 홀수로 매겨진 다이) 사이에 위치되거나 (부착될) 수 있다. 스페이서는 제2의 홀수로 매겨진 다이의 오프셋과 동일한 방향으로 오프셋을 가지고 위치될 수 있으며, 덮혀지지 않은 최하부 다이의 상호연결 에지 아래에 본드 패드들을 남겨둔다. 경험에 의하면 z-상호연결 물질과의 접촉을 위해 더 큰 본드 패드 영역을 제공하는 것은 더 견고한 연결을 제공할 수 있다.
밑에 놓인 다이 상에 패드들에 접근하기 위해 위에 놓인 다이 아래로 침범하기 위해 z-상호연결 물질을 위한 피라미드 적층에서의 필수조건들이 존재하지 않기 때문에(또는 적어도 감소된 필수조건들이 존재), 피라미드 적층 구성에서의 오프셋들은 스태거링 적층 구성과 비교하여, z-상호연결들의 형성 동안 패드들에 향상된 접근을 제공한다.
예시된 예들에서의 오프셋들의 정도들은 동일하게 도시되며, 셋백은 오프셋들보다 더 크게 도시되어 있다. 이해되는 바와 같이, 도면들은 스케일링되어 있지 않으며, 이러한 특징들의 상대적인 디멘젼들은 예시를 따를 필요 없다. 다른 배열들이 고려될 수 있다. 예를 들어, 셋백은 오프셋들 중 임의의 오프셋들보다 더 클 필요없다. 그리고, 예컨대, 오프셋들은 동일할 필요도 없고 심지어 대략적으로 동일한 필요도 없다. 예컨대, 홀수로 매겨진 다이의 오프셋들은 모두 동일하거나 대략적으로 동일하지만, 짝수로 매겨진 다이의 오프셋들과는 상이할 수 있다. 또는 예컨대, 오프셋들은 점진적으로 적층의 위쪽으로 커지거나 적어질 수 있다. 몇몇 실시예들에서, 오프셋들은 약 20 ㎛ 내지 약 100 ㎛의 범위에 있거나; 오프셋들이 유사한 특정 예들에서 오프셋들은 약 25 ㎛, 또는 약 40 ㎛, 또는 약 50 ㎛ (그리고 그러한 예들에서, 대응하는 "오프셋1-7" 및 "오프셋2-8" 은 약 75 ㎛, 또는 약 120 ㎛, 또는 약 50 ㎛) 일 수 있다.
몇몇 예들에서, 셋백은 오프셋들 중 하나 이상과 동일하거나 또는 예컨대 약 250 ㎛ 이상이 될만큼 더 클 수도 있다. 다이의 돌출 정도는 셋백의 정도 및 오프셋들의 정도에 의존한다. 이해되는 바와 같이, 다이가 얇은(예컨대 10 ㎛ 이하) 경우, 다이들은 휘는 경향이 있으며, 그 휨은 돌출이 큰 경우 더 실질적이다. 이것은 셋백 및 오프셋들의 정도에 실제적인 한계를 설정한다.
도 20은 단면도로 피라미드 적층(200)을 도시하며; 도 20b는 부분적인 단면도로(도 20a에서의 BL 및 BR로서 표시됨) 적층 내의 다이 및 적층의 기판으로의 z-상호연결을 도시한다. 이 예에서 도시된 피라미드 구성은 도 19a 및 도 19b에서와 유사하다. 이 피라미드 적층의 z-상호연결의 많은 특징들은 도 6에서 도시된 스태거링된 적층의 특징들과 유사하며, 명확한 표현을 위해 몇몇 세부사항은 여기서 반복되지 않았다.
여기에서, 스태거링된 적층에서와 같이, 각 다이는 전면("활성") 측면을 가지며, 여기에 다이 회로가 형성된다. 다이 패드들(예컨대, 2027)은 각 다이의 전면 표면에서 상호연결 마진에 위치된다. 각 다이의 후면에는 다이 접착 필름(DAF), 예컨대 2047이 제공된다. 커넥터(예컨대, 2057)는 각 다이 패드(예컨대, 2027)와 접촉하여 형성되며; 도시된 예에서, 커넥터들은 전기 전도성 물질의 블로브들이다. 다이의 다양한 표면들은 파릴렌의 하나 이상의 층들에 의해 덮이고 절연된다. 파릴렌 내의 개구들은 다이 패드들의 부분들, 및 선택된 커넥터들의 부분들을 노출시킨다. 적층 내의 다이는 전기적으로 서로 상호연결되어 있으며, 커넥터(2057)의 노출된 영역 및 본드 패드(예컨대, 2092)에 접촉하는 z-상호연결(2097)에 의해 기판에 연결된다. 이해되는 바와 같이, 개구들은 선택된 커넥터들 위로 만들어 질 수 있으며, 그 결과 비선택된 커넥터들은 z-상호연결과 접촉하지 않을 것이며, 비선택된 커넥터 아래에 놓인 다이 패드의 전기적 연결이 회피될 것이다.
임의의 적층 구성에서, 경화되지 않은 z-상호연결 물질의 특성에 따라, 최상부 커넥터(즉, 적층에서 최상부의 다이 상의 커넥터)에서의 증착된 물질은 커넥터로부터 한쪽 또는 또다른 쪽으로 슬럼핑(slump)하는 경향이 있을 수 있다. 그 물질이 너무 많이 슬럼핑하고, 특히 그 물질이 (동일한 다이 상의) 제2 커넥터를 향해 제1 커넥터를 슬럼핑하고 (동일한 다이 상의) 제1 커넥터를 향해 제2 커넥터를 슬럼핑하는 경우, z-상호연결들 사이의 접촉이 초래될 수 있으며, 전기적 단락(electrical short)이 야기될 수 있다. 따라서, 커넥터들은 최상부 다이에서 생략될 수 있다.
다른 실시예들은 청구범위 내에 있다.
예를 들어, 본 발명은 다양한 적층 구성들 중 임의의 구성들로 적층 및 z-상호연결을 위해 준비된 다이를 제공한다. 본 명세서에서 설명된 커넥터들은, 예컨대 다이가 이격되어 분리되지 않은 수직으로 정렬되거나 오프셋된 다이 적층에서 이용될 수 있으며; 예컨대, 다이가 활성 다이 이외에 스페이서들을 사용하여 이격되는 다이 적층에서 이용될 수도 있다.
그리고, 예를 들어, 커넥터들은 이상에서 설명된 바와 같이, 경화가능한 전기 전도성 물질의 스팟들로 형성될 수 있고; 또는 대안적으로, 커넥터가 전도성 금속 트레이스 또는 금속화, 예컨대 다이 패드로부터 다이 에지를 향해 연장된 골드 트레이스일 수도 있다. 그러한 금속 트레이스는 예컨대 도금(plating) 또는 스퍼터링(sputtering)에 의해 형성될 수 있다. 에어로졸 스프레이 애플리케이션에 적절한 특정 z-상호연결 물질들은, 경화가능한 물질의 경화된 스팟을 갖는 것보다 예컨대 골드 트레이스를 갖는 전기적 연결을 더 양호하게 되도록 할 수 있다. 대안적으로, 이상에서 언급한 바와 같이 범프 형태의 커넥터들 또는 스팟 형태의 커넥터들을 최상부 다이에서 생략하는 것이 바람직한 경우, 금속 트레이스 커넥터가 이용될 수 있다.
그리고, 예를 들어, 어셈블리들은 임의의 원하는 수의 다이를 포함할 수 있다.
Claims (20)
- 프로세싱의 웨이퍼 레벨에서 다이 패드 상에 커넥터를 형성하는 방법으로서, 다이 패드들 위에 경화가능한 전기 전도성 물질의 스팟들을 형성하고 상호연결 다이 에지(interconnect die edge) 위로 연장하는 단계; 상기 경화가능한 전기 전도성 물질을 경화시키는 단계; 및 웨이퍼 절단 과정에서 그 이후에 상기 스팟들을 절단하는 단계를 포함하는, 커넥터 형성 방법.
- 제1항에 있어서,
상기 패드들 위에 전기 전도성 물질의 스팟들을 형성하기 전에, 등각 전기 절연성 코팅을 형성하는 단계, 및 선택된 다이의 표면들을 노출시키기 위해 상기 등각 전기 절연성 코팅에 개구들을 형성하는 단계를 더 포함하는, 커넥터 형성 방법. - 제2항에 있어서,
상기 경화가능한 전기 전도성 물질을 경화시키기 전에, 제2 등각 전기 절연성 코팅을 형성하는 단계를 더 포함하는, 커넥터 형성 방법. - 제3항에 있어서,
선택된 경화된 스팟들의 표면들을 노출시키기 위해 상기 제2 등각 전기 절연성 코팅 내에 개구들을 형성하는 단계를 더 포함하는, 커넥터 형성 방법. - 적층 및 전기적 연결을 위해 다이를 준비하는 방법으로서,
제1 톱 스트리트들(saw streets)을 따라 제1 웨이퍼 절단 과정을 수행하는 단계; 상호연결 다이 에지들을 정의하는 채널들을 형성하는 단계; 다이 패드들 위로 경화가능한 전기 전도성 물질의 스팟들을 형성하고 상호연결 다이 에지 위로 연장시키는 단계; 상기 경화가능한 전기 전도성 물질을 경화시키는 단계; 및 그 후에 제2 웨이퍼 절단 과정에서 상기 스팟들을 절단하는 단계를 포함하는, 적층 및 전기적 연결을 위한 다이 준비 방법. - 적층 및 전기적 연결을 위해 다이를 준비하는 방법으로서,
다이 패드들 위에 경화가능한 전기 전도성 물질의 스팟들을 형성하고 제1 톱 스트리스 위로 연장하는 단계; 상기 경화가능한 전기 전도성 물질을 경화시키는 단계; 및 제1 웨이퍼 절단 과정에서, 제1 톱 스트리트를 따라 상기 스팟들을 절단하고 상호연결 다이 에지들을 정의하는 채널들을 형성하는 단계를 포함하는, 적층 및 전기적 연결을 위한 다이 준비 방법. - 제5항에 있어서,
상기 제1 웨이퍼 절단 과정을 수행하기 전에 상기 웨이퍼를 씨닝(thinning)하는 단계를 더 포함하는, 적층 및 전기적 연결을 위한 다이 준비 방법. - 제7항에 있어서,
단일 등각 유전 코팅 과정을 수행하는 단계를 더 포함하는, 적층 및 전기적 연결을 위한 다이 준비 방법. - 제7항에 있어서,
두 개의 등각 유전 코팅 과정들을 수행하는 단계를 더 포함하는, 적층 및 전기적 연결을 위한 다이 준비 방법. - 제5항에 있어서,
상기 제2 웨이퍼 절단 과정은 상기 제1 웨이퍼 절단 과정보다 더 좁은 채널들을 형성하는, 적층 및 전기적 연결을 위한 다이 준비 방법. - 제5항에 있어서,
상기 제1 웨이퍼 절단 과정을 수행한 후에 상기 웨이퍼를 씨닝하는 단계를 더 포함하는, 적층 및 전기적 연결을 위한 다이 준비 방법. - 제5항에 있어서,
상기 제1 웨이퍼 절단 과정은 최종 다이 두께보다 크고 전체 웨이퍼 두께보다 적은 깊이로 이루어지며 상호연결 측벽들을 형성하는, 적층 및 전기적 연결을 위한 다이 준비 방법. - 제5항에 있어서,
파릴렌의 제2 코팅을 증착한 후에, DAF를 일시적으로 끈적하게 할 만큼 충분히 가열 과정을 적용하는, 적층 및 전기적 연결을 위한 다이 준비 방법. - 전면, 후면, 및 전면에서 다이 에지들을 정의하는 측벽들, 상호연결 에지를 포함하는 적어도 하나의 다이 에지. 상기 상호연결 에지에 인접한 상호연결 마진 내의 다이 패드, 상기 다이 패드에 전기적으로 연결되고 상기 상호연결 에지를 향해 연장된 커넥터, 및 상기 커넥터 위의 유전 필름을 포함하고, Z-상호연결을 위해 상기 커넥터의 영역을 노출시키기 위해 그 통과하는 개구를 갖는, 반도체 다이.
- 제14항에 있어서,
상기 커넥터는 경화가능한 전도성 물질을 포함하는, 반도체 다이. - 제14항에 있어서,
상기 커넥터는 상기 다이 패드와 접촉하고 상기 상호연결 에지를 향해 연장되는 금속 트레이스를 포함하고, 상기 금속 트레이스는 밑에 놓인 표면 상에 직접적으로 형성되는, 반도체 다이. - 제14항의 다이를 복수로 포함하는 적층된 다이 어셈블리로서, 상기 다이들은 서로 적층되어 있고 적어도 제2 다이 상의 커넥터에 제1 다이 상의 커넥터를 접촉시키는 Z-상호연결에 의해 전기적으로 상호연결된, 다이 어셈블리.
- 제17항에 있어서,
스태거(stagger) 적층 구성으로 되어 있는, 다이 어셈블리. - 제17항에 있어서,
피라미드 적층 구성으로 되어 있는, 다이 어셈블리. - 제14항의 다이를 복수로 포함하는 적층된 다이 패키지로서, 상기 다이들은 서로 적층되어 있고, 패키지 기판의 표면 상에 장착되어 있으며, 기판상의 본드 패드에 적어도 제1 다이 상의 커넥터를 접촉시키는 Z-상호연결에 의해 상기 기판 내의 회로에 전기적으로 연결되어 있는, 다이 패키지.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US39598710P | 2010-05-19 | 2010-05-19 | |
US61/395,987 | 2010-05-19 | ||
PCT/US2011/036941 WO2011146579A2 (en) | 2010-05-19 | 2011-05-18 | Electrical connector between die pad and z-interconnect for stacked die assemblies |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130113334A true KR20130113334A (ko) | 2013-10-15 |
KR101699292B1 KR101699292B1 (ko) | 2017-01-24 |
Family
ID=44992308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020127032956A KR101699292B1 (ko) | 2010-05-19 | 2011-05-18 | 적층된 다이 어셈블리들을 위한 z-상호연결와 다이 패드 간의 전기 커넥터 |
Country Status (7)
Country | Link |
---|---|
US (2) | US9153517B2 (ko) |
EP (1) | EP2572375A2 (ko) |
JP (1) | JP2013531882A (ko) |
KR (1) | KR101699292B1 (ko) |
CN (1) | CN102959700B (ko) |
TW (1) | TWI555096B (ko) |
WO (1) | WO2011146579A2 (ko) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8829677B2 (en) | 2010-10-14 | 2014-09-09 | Invensas Corporation | Semiconductor die having fine pitch electrical interconnects |
US8587088B2 (en) | 2011-02-17 | 2013-11-19 | Apple Inc. | Side-mounted controller and methods for making the same |
TWI459482B (zh) * | 2012-01-17 | 2014-11-01 | 矽品精密工業股份有限公司 | 多晶片堆疊的封裝件及其製法 |
US9093457B2 (en) | 2012-08-22 | 2015-07-28 | Freescale Semiconductor Inc. | Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof |
US9190390B2 (en) | 2012-08-22 | 2015-11-17 | Freescale Semiconductor Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9064977B2 (en) | 2012-08-22 | 2015-06-23 | Freescale Semiconductor Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9299670B2 (en) | 2013-03-14 | 2016-03-29 | Freescale Semiconductor, Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9524950B2 (en) | 2013-05-31 | 2016-12-20 | Freescale Semiconductor, Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9025340B2 (en) | 2013-09-30 | 2015-05-05 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication |
US9036363B2 (en) | 2013-09-30 | 2015-05-19 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication |
US9305911B2 (en) * | 2013-12-05 | 2016-04-05 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication |
JP6455037B2 (ja) * | 2014-09-12 | 2019-01-23 | 富士電機株式会社 | 半導体装置の製造方法 |
US10388607B2 (en) | 2014-12-17 | 2019-08-20 | Nxp Usa, Inc. | Microelectronic devices with multi-layer package surface conductors and methods of their fabrication |
CN106531638B (zh) * | 2015-09-11 | 2020-02-07 | 晟碟信息科技(上海)有限公司 | 包括堆叠的半导体裸芯块的半导体装置及其制造方法 |
CN106653731B (zh) * | 2015-10-27 | 2019-12-31 | 晟碟信息科技(上海)有限公司 | 半导体装置中的侧壁桥互连体 |
US10636767B2 (en) | 2016-02-29 | 2020-04-28 | Invensas Corporation | Correction die for wafer/die stack |
CN108878398B (zh) | 2017-05-16 | 2020-07-21 | 晟碟半导体(上海)有限公司 | 包括导电凸块互连的半导体器件 |
CN109103167B (zh) | 2017-06-20 | 2020-11-03 | 晟碟半导体(上海)有限公司 | 用于存储器装置的异构性扇出结构 |
CN110444528B (zh) * | 2018-05-04 | 2021-04-20 | 晟碟信息科技(上海)有限公司 | 包含虚设下拉式引线键合体的半导体装置 |
JP6927179B2 (ja) * | 2018-10-12 | 2021-08-25 | Tdk株式会社 | 電気部品の積層体とその製造方法 |
US20200402913A1 (en) * | 2019-06-19 | 2020-12-24 | Invensas Corporation | Connecting multiple chips using an interconnect device |
CN110190002B (zh) * | 2019-07-04 | 2021-01-12 | 环维电子(上海)有限公司 | 一种半导体组件及其制造方法 |
US11804469B2 (en) | 2020-05-07 | 2023-10-31 | Invensas Llc | Active bridging apparatus |
US11456272B2 (en) * | 2020-09-11 | 2022-09-27 | Western Digital Technologies, Inc. | Straight wirebonding of silicon dies |
US11264357B1 (en) | 2020-10-20 | 2022-03-01 | Invensas Corporation | Mixed exposure for large die |
KR20220085137A (ko) * | 2020-12-15 | 2022-06-22 | 삼성전자주식회사 | 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5331591A (en) * | 1993-02-01 | 1994-07-19 | At&T Bell Laboratories | Electronic module including a programmable memory |
US20080303131A1 (en) * | 2007-06-11 | 2008-12-11 | Vertical Circuits, Inc. | Electrically interconnected stacked die assemblies |
US20080315407A1 (en) * | 2007-06-20 | 2008-12-25 | Vertical Circuits, Inc. | Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication |
US20080315434A1 (en) * | 2007-06-19 | 2008-12-25 | Vertical Circuits, Inc. | Wafer level surface passivation of stackable integrated circuit chips |
Family Cites Families (233)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53147968A (en) | 1977-05-30 | 1978-12-23 | Hitachi Ltd | Thick film circuit board |
US4323914A (en) | 1979-02-01 | 1982-04-06 | International Business Machines Corporation | Heat transfer structure for integrated circuit package |
US4363076A (en) | 1980-12-29 | 1982-12-07 | Honeywell Information Systems Inc. | Integrated circuit package |
US4500905A (en) | 1981-09-30 | 1985-02-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Stacked semiconductor device with sloping sides |
JPS6149432A (ja) | 1984-08-18 | 1986-03-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US5138438A (en) | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
JPH063819B2 (ja) | 1989-04-17 | 1994-01-12 | セイコーエプソン株式会社 | 半導体装置の実装構造および実装方法 |
US5200362A (en) | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
US5334872A (en) | 1990-01-29 | 1994-08-02 | Mitsubishi Denki Kabushiki Kaisha | Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad |
US5311401A (en) | 1991-07-09 | 1994-05-10 | Hughes Aircraft Company | Stacked chip assembly and manufacturing method therefor |
US5218234A (en) | 1991-12-23 | 1993-06-08 | Motorola, Inc. | Semiconductor device with controlled spread polymeric underfill |
FR2704690B1 (fr) | 1993-04-27 | 1995-06-23 | Thomson Csf | Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions. |
IL106892A0 (en) | 1993-09-02 | 1993-12-28 | Pierre Badehi | Methods and apparatus for producing integrated circuit devices |
US7073254B2 (en) | 1993-11-16 | 2006-07-11 | Formfactor, Inc. | Method for mounting a plurality of spring contact elements |
US5502333A (en) | 1994-03-30 | 1996-03-26 | International Business Machines Corporation | Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit |
US5698895A (en) | 1994-06-23 | 1997-12-16 | Cubic Memory, Inc. | Silicon segment programming method and apparatus |
US5891761A (en) | 1994-06-23 | 1999-04-06 | Cubic Memory, Inc. | Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform |
US6255726B1 (en) | 1994-06-23 | 2001-07-03 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments with dielectric isolation |
US5675180A (en) | 1994-06-23 | 1997-10-07 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
US6228686B1 (en) | 1995-09-18 | 2001-05-08 | Tessera, Inc. | Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions |
US5434745A (en) | 1994-07-26 | 1995-07-18 | White Microelectronics Div. Of Bowmar Instrument Corp. | Stacked silicon die carrier assembly |
JP3233535B2 (ja) | 1994-08-15 | 2001-11-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5616953A (en) | 1994-09-01 | 1997-04-01 | Micron Technology, Inc. | Lead frame surface finish enhancement |
US5619476A (en) | 1994-10-21 | 1997-04-08 | The Board Of Trustees Of The Leland Stanford Jr. Univ. | Electrostatic ultrasonic transducer |
US5466634A (en) | 1994-12-20 | 1995-11-14 | International Business Machines Corporation | Electronic modules with interconnected surface metallization layers and fabrication methods therefore |
EP0740340B1 (en) | 1995-04-07 | 2002-06-26 | Shinko Electric Industries Co. Ltd. | Structure and process for mounting semiconductor chip |
US5721151A (en) | 1995-06-07 | 1998-02-24 | Lsi Logic Corporation | Method of fabricating a gate array integrated circuit including interconnectable macro-arrays |
US5648684A (en) | 1995-07-26 | 1997-07-15 | International Business Machines Corporation | Endcap chip with conductive, monolithic L-connect for multichip stack |
US5691248A (en) | 1995-07-26 | 1997-11-25 | International Business Machines Corporation | Methods for precise definition of integrated circuit chip edges |
US5538758A (en) | 1995-10-27 | 1996-07-23 | Specialty Coating Systems, Inc. | Method and apparatus for the deposition of parylene AF4 onto semiconductor wafers |
US6861290B1 (en) | 1995-12-19 | 2005-03-01 | Micron Technology, Inc. | Flip-chip adaptor package for bare die |
JP3527350B2 (ja) | 1996-02-01 | 2004-05-17 | 株式会社ルネサステクノロジ | 半導体装置 |
US7166495B2 (en) | 1996-02-20 | 2007-01-23 | Micron Technology, Inc. | Method of fabricating a multi-die semiconductor package assembly |
US5880530A (en) | 1996-03-29 | 1999-03-09 | Intel Corporation | Multiregion solder interconnection structure |
US6784023B2 (en) | 1996-05-20 | 2004-08-31 | Micron Technology, Inc. | Method of fabrication of stacked semiconductor devices |
JP3685585B2 (ja) | 1996-08-20 | 2005-08-17 | 三星電子株式会社 | 半導体のパッケージ構造 |
US6034438A (en) | 1996-10-18 | 2000-03-07 | The Regents Of The University Of California | L-connect routing of die surface pads to the die edge for stacking in a 3D array |
US6962829B2 (en) | 1996-10-31 | 2005-11-08 | Amkor Technology, Inc. | Method of making near chip size integrated circuit package |
CN1171298C (zh) | 1996-11-21 | 2004-10-13 | 株式会社日立制作所 | 半导体器件 |
US5910687A (en) | 1997-01-24 | 1999-06-08 | Chipscale, Inc. | Wafer fabrication of die-bottom contacts for electronic devices |
JP3779789B2 (ja) | 1997-01-31 | 2006-05-31 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
JP2980046B2 (ja) | 1997-02-03 | 1999-11-22 | 日本電気株式会社 | 半導体装置の実装構造および実装方法 |
US5879965A (en) | 1997-06-19 | 1999-03-09 | Micron Technology, Inc. | Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication |
US6271598B1 (en) | 1997-07-29 | 2001-08-07 | Cubic Memory, Inc. | Conductive epoxy flip-chip on chip |
AU9197698A (en) | 1997-08-21 | 1999-03-08 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments with dielectric isolation |
US5888850A (en) | 1997-09-29 | 1999-03-30 | International Business Machines Corporation | Method for providing a protective coating and electronic package utilizing same |
US6441487B2 (en) | 1997-10-20 | 2002-08-27 | Flip Chip Technologies, L.L.C. | Chip scale package using large ductile solder balls |
US6138349A (en) | 1997-12-18 | 2000-10-31 | Vlt Corporation | Protective coating for an electronic device |
US6624505B2 (en) | 1998-02-06 | 2003-09-23 | Shellcase, Ltd. | Packaged integrated circuits and methods of producing thereof |
JP3891678B2 (ja) | 1998-03-11 | 2007-03-14 | 松下電器産業株式会社 | 半導体装置 |
US6315856B1 (en) | 1998-03-19 | 2001-11-13 | Kabushiki Kaisha Toshiba | Method of mounting electronic component |
DE19833713C1 (de) | 1998-07-27 | 2000-05-04 | Siemens Ag | Verfahren zur Herstellung eines Verbundkörpers aus wenigstens zwei integrierten Schaltungen |
JP3516592B2 (ja) | 1998-08-18 | 2004-04-05 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
US6153929A (en) | 1998-08-21 | 2000-11-28 | Micron Technology, Inc. | Low profile multi-IC package connector |
US6084297A (en) | 1998-09-03 | 2000-07-04 | Micron Technology, Inc. | Cavity ball grid array apparatus |
US6175158B1 (en) | 1998-09-08 | 2001-01-16 | Lucent Technologies Inc. | Interposer for recessed flip-chip package |
US6303977B1 (en) | 1998-12-03 | 2001-10-16 | Texas Instruments Incorporated | Fully hermetic semiconductor chip, including sealed edge sides |
US6297657B1 (en) | 1999-01-11 | 2001-10-02 | Wentworth Laboratories, Inc. | Temperature compensated vertical pin probing device |
JP2000269411A (ja) | 1999-03-17 | 2000-09-29 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
EP1041624A1 (en) | 1999-04-02 | 2000-10-04 | Interuniversitair Microelektronica Centrum Vzw | Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device |
US6326689B1 (en) | 1999-07-26 | 2001-12-04 | Stmicroelectronics, Inc. | Backside contact for touchchip |
US6338980B1 (en) | 1999-08-13 | 2002-01-15 | Citizen Watch Co., Ltd. | Method for manufacturing chip-scale package and manufacturing IC chip |
WO2001018864A1 (fr) | 1999-09-03 | 2001-03-15 | Seiko Epson Corporation | Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique |
IL133453A0 (en) | 1999-12-10 | 2001-04-30 | Shellcase Ltd | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
US6621155B1 (en) | 1999-12-23 | 2003-09-16 | Rambus Inc. | Integrated circuit device having stacked dies and impedance balanced transmission lines |
US6376904B1 (en) | 1999-12-23 | 2002-04-23 | Rambus Inc. | Redistributed bond pads in stacked integrated circuit die package |
JP2001183415A (ja) | 1999-12-28 | 2001-07-06 | Molex Inc | ベアチップ用icソケット |
JP3879351B2 (ja) | 2000-01-27 | 2007-02-14 | セイコーエプソン株式会社 | 半導体チップの製造方法 |
DE10004941A1 (de) | 2000-02-06 | 2001-08-09 | Reimer Offen | Temperierter Probennehmer für Flüssigkeiten |
JP2001223323A (ja) | 2000-02-10 | 2001-08-17 | Mitsubishi Electric Corp | 半導体装置 |
ATE499988T1 (de) | 2000-03-02 | 2011-03-15 | Microchips Inc | Mikromechanische geräte und verfahren zur speicherung und zur selektiven exposition von chemikalien |
US6956283B1 (en) | 2000-05-16 | 2005-10-18 | Peterson Kenneth A | Encapsulants for protecting MEMS devices during post-packaging release etch |
US6384473B1 (en) | 2000-05-16 | 2002-05-07 | Sandia Corporation | Microelectronic device package with an integral window |
US6335224B1 (en) | 2000-05-16 | 2002-01-01 | Sandia Corporation | Protection of microelectronic devices during packaging |
US6717245B1 (en) | 2000-06-02 | 2004-04-06 | Micron Technology, Inc. | Chip scale packages performed by wafer level processing |
US7355126B2 (en) | 2000-06-16 | 2008-04-08 | Matsushita Electric Industrial Co., Ltd. | Electronic parts packaging method and electronic parts package |
US6525413B1 (en) | 2000-07-12 | 2003-02-25 | Micron Technology, Inc. | Die to die connection method and assemblies and packages including dice so connected |
JP4361670B2 (ja) | 2000-08-02 | 2009-11-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置 |
US6593648B2 (en) | 2000-08-31 | 2003-07-15 | Seiko Epson Corporation | Semiconductor device and method of making the same, circuit board and electronic equipment |
JP3405456B2 (ja) | 2000-09-11 | 2003-05-12 | 沖電気工業株式会社 | 半導体装置,半導体装置の製造方法,スタック型半導体装置及びスタック型半導体装置の製造方法 |
SG97938A1 (en) | 2000-09-21 | 2003-08-20 | Micron Technology Inc | Method to prevent die attach adhesive contamination in stacked chips |
TW475244B (en) | 2000-09-29 | 2002-02-01 | Ind Tech Res Inst | Stacked type module packaging structure and the generation method thereof |
US6580165B1 (en) | 2000-11-16 | 2003-06-17 | Fairchild Semiconductor Corporation | Flip chip with solder pre-plated leadframe including locating holes |
DE10103186B4 (de) | 2001-01-24 | 2007-01-18 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip |
US20020100600A1 (en) | 2001-01-26 | 2002-08-01 | Albert Douglas M. | Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same |
JP2002305286A (ja) | 2001-02-01 | 2002-10-18 | Mitsubishi Electric Corp | 半導体モジュールおよび電子部品 |
US6910268B2 (en) | 2001-03-27 | 2005-06-28 | Formfactor, Inc. | Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via |
US7115986B2 (en) | 2001-05-02 | 2006-10-03 | Micron Technology, Inc. | Flexible ball grid array chip scale packages |
WO2002096389A1 (en) | 2001-05-30 | 2002-12-05 | Microchips, Inc. | Conformal coated microchip reservoir devices |
JP2003007962A (ja) | 2001-06-19 | 2003-01-10 | Toshiba Corp | 半導体積層モジュール |
US6900528B2 (en) | 2001-06-21 | 2005-05-31 | Micron Technology, Inc. | Stacked mass storage flash memory package |
US20030006493A1 (en) | 2001-07-04 | 2003-01-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2003023138A (ja) | 2001-07-10 | 2003-01-24 | Toshiba Corp | メモリチップ及びこれを用いたcocデバイス、並びに、これらの製造方法 |
KR100394808B1 (ko) | 2001-07-19 | 2003-08-14 | 삼성전자주식회사 | 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법 |
US20030038353A1 (en) | 2001-08-23 | 2003-02-27 | Derderian James M. | Assemblies including stacked semiconductor devices separated by discrete conductive elements therebetween, packages including the assemblies, and methods |
US7518223B2 (en) | 2001-08-24 | 2009-04-14 | Micron Technology, Inc. | Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer |
US20030038356A1 (en) | 2001-08-24 | 2003-02-27 | Derderian James M | Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods |
SG102639A1 (en) * | 2001-10-08 | 2004-03-26 | Micron Technology Inc | Apparatus and method for packing circuits |
US6569709B2 (en) | 2001-10-15 | 2003-05-27 | Micron Technology, Inc. | Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods |
US6747348B2 (en) | 2001-10-16 | 2004-06-08 | Micron Technology, Inc. | Apparatus and method for leadless packaging of semiconductor devices |
CN2512114Y (zh) | 2001-10-31 | 2002-09-18 | 威盛电子股份有限公司 | 可重复堆叠的倒装片焊球阵列封装体 |
JP2003142518A (ja) | 2001-11-02 | 2003-05-16 | Nec Electronics Corp | 半導体製造装置、半導体製造方法、半導体装置及び電子装置 |
US6611052B2 (en) | 2001-11-16 | 2003-08-26 | Micron Technology, Inc. | Wafer level stackable semiconductor package |
US6627509B2 (en) | 2001-11-26 | 2003-09-30 | Delaware Capital Formation, Inc. | Surface flashover resistant capacitors and method for producing same |
JP2003163324A (ja) | 2001-11-27 | 2003-06-06 | Nec Corp | ユニット半導体装置及びその製造方法並びに3次元積層型半導体装置 |
US7332819B2 (en) | 2002-01-09 | 2008-02-19 | Micron Technology, Inc. | Stacked die in die BGA package |
US6750547B2 (en) | 2001-12-26 | 2004-06-15 | Micron Technology, Inc. | Multi-substrate microelectronic packages and methods for manufacture |
TW544882B (en) | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
US7190060B1 (en) | 2002-01-09 | 2007-03-13 | Bridge Semiconductor Corporation | Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same |
US6607941B2 (en) | 2002-01-11 | 2003-08-19 | National Semiconductor Corporation | Process and structure improvements to shellcase style packaging technology |
DE10202881B4 (de) | 2002-01-25 | 2007-09-20 | Infineon Technologies Ag | Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips |
US6802446B2 (en) | 2002-02-01 | 2004-10-12 | Delphi Technologies, Inc. | Conductive adhesive material with metallurgically-bonded conductive particles |
KR100486832B1 (ko) | 2002-02-06 | 2005-05-03 | 삼성전자주식회사 | 반도체 칩과 적층 칩 패키지 및 그 제조 방법 |
JP2003249465A (ja) * | 2002-02-26 | 2003-09-05 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US6908784B1 (en) | 2002-03-06 | 2005-06-21 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
USD475981S1 (en) | 2002-03-29 | 2003-06-17 | Mitsubishi Denki Kabushiki Kaisha | Integrated circuits substrate |
US7340181B1 (en) | 2002-05-13 | 2008-03-04 | National Semiconductor Corporation | Electrical die contact structure and fabrication method |
US6756252B2 (en) | 2002-07-17 | 2004-06-29 | Texas Instrument Incorporated | Multilayer laser trim interconnect method |
US20040036170A1 (en) | 2002-08-20 | 2004-02-26 | Lee Teck Kheng | Double bumping of flexible substrate for first and second level interconnects |
JP4081666B2 (ja) | 2002-09-24 | 2008-04-30 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US7034387B2 (en) | 2003-04-04 | 2006-04-25 | Chippac, Inc. | Semiconductor multipackage module including processor and memory package assemblies |
US6656827B1 (en) | 2002-10-17 | 2003-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electrical performance enhanced wafer level chip scale package with ground |
US6667543B1 (en) | 2002-10-29 | 2003-12-23 | Motorola, Inc. | Optical sensor package |
TWI227550B (en) | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
US7268005B2 (en) | 2002-10-30 | 2007-09-11 | Finisar Corporation | Apparatus and method for stacking laser bars for uniform facet coating |
JP2004153130A (ja) | 2002-10-31 | 2004-05-27 | Olympus Corp | 半導体装置及びその製造方法 |
JP2004158536A (ja) | 2002-11-05 | 2004-06-03 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP4381675B2 (ja) | 2002-11-21 | 2009-12-09 | 富士通株式会社 | 半導体装置及びその製造方法、該半導体装置に係る測定用治具 |
AU2003291199A1 (en) | 2002-12-09 | 2004-06-30 | Advanced Interconnect Technologies Limited | Package having exposed integrated circuit device |
US6881610B2 (en) | 2003-01-02 | 2005-04-19 | Intel Corporation | Method and apparatus for preparing a plurality of dice in wafers |
JP2004214548A (ja) | 2003-01-08 | 2004-07-29 | Mitsubishi Electric Corp | 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法 |
US7035113B2 (en) | 2003-01-30 | 2006-04-25 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package having laminate carrier and method of making same |
JPWO2004070809A1 (ja) | 2003-02-06 | 2006-05-25 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
KR100499289B1 (ko) | 2003-02-07 | 2005-07-04 | 삼성전자주식회사 | 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법 |
JP3772984B2 (ja) | 2003-03-13 | 2006-05-10 | セイコーエプソン株式会社 | 電子装置及びその製造方法、回路基板並びに電子機器 |
JP2004281538A (ja) | 2003-03-13 | 2004-10-07 | Seiko Epson Corp | 電子装置及びその製造方法、回路基板並びに電子機器 |
TWI231023B (en) | 2003-05-27 | 2005-04-11 | Ind Tech Res Inst | Electronic packaging with three-dimensional stack and assembling method thereof |
KR100778597B1 (ko) | 2003-06-03 | 2007-11-22 | 가시오게산키 가부시키가이샤 | 적층 반도체 장치와 그 제조방법 |
JP2005005380A (ja) | 2003-06-10 | 2005-01-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP3842759B2 (ja) | 2003-06-12 | 2006-11-08 | 株式会社東芝 | 三次元実装半導体モジュール及び三次元実装半導体システム |
US6972480B2 (en) | 2003-06-16 | 2005-12-06 | Shellcase Ltd. | Methods and apparatus for packaging integrated circuit devices |
TWM243783U (en) | 2003-06-30 | 2004-09-11 | Innolux Display Corp | Structure of chip on glass |
CN100587962C (zh) | 2003-07-03 | 2010-02-03 | 泰塞拉技术匈牙利公司 | 用于封装集成电路器件的方法和设备 |
JP3718205B2 (ja) | 2003-07-04 | 2005-11-24 | 松下電器産業株式会社 | チップ積層型半導体装置およびその製造方法 |
KR20050009036A (ko) | 2003-07-15 | 2005-01-24 | 삼성전자주식회사 | 적층 패키지 및 그 제조 방법 |
SG120123A1 (en) | 2003-09-30 | 2006-03-28 | Micron Technology Inc | Castellated chip-scale packages and methods for fabricating the same |
US20050067694A1 (en) | 2003-09-30 | 2005-03-31 | Pon Florence R. | Spacerless die stacking |
US7064010B2 (en) | 2003-10-20 | 2006-06-20 | Micron Technology, Inc. | Methods of coating and singulating wafers |
US7064069B2 (en) | 2003-10-21 | 2006-06-20 | Micron Technology, Inc. | Substrate thinning including planarization |
JP2007066922A (ja) | 2003-11-28 | 2007-03-15 | Renesas Technology Corp | 半導体集積回路装置 |
JP2005197491A (ja) | 2004-01-08 | 2005-07-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP4198072B2 (ja) | 2004-01-23 | 2008-12-17 | シャープ株式会社 | 半導体装置、光学装置用モジュール及び半導体装置の製造方法 |
TWI233170B (en) | 2004-02-05 | 2005-05-21 | United Microelectronics Corp | Ultra-thin wafer level stack packaging method and structure using thereof |
DE102004008135A1 (de) | 2004-02-18 | 2005-09-22 | Infineon Technologies Ag | Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben |
JP3811160B2 (ja) | 2004-03-09 | 2006-08-16 | 株式会社東芝 | 半導体装置 |
WO2005090473A1 (ja) | 2004-03-18 | 2005-09-29 | Jsr Corporation | 積層体の製造方法 |
US7095105B2 (en) | 2004-03-23 | 2006-08-22 | Texas Instruments Incorporated | Vertically stacked semiconductor device |
KR100890073B1 (ko) | 2004-03-23 | 2009-03-24 | 텍사스 인스트루먼츠 인코포레이티드 | 수직으로 적층된 반도체 장치 및 그 제조 방법 |
US7245021B2 (en) | 2004-04-13 | 2007-07-17 | Vertical Circuits, Inc. | Micropede stacked die component assembly |
US7215018B2 (en) | 2004-04-13 | 2007-05-08 | Vertical Circuits, Inc. | Stacked die BGA or LGA component assembly |
US7239020B2 (en) | 2004-05-06 | 2007-07-03 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Multi-mode integrated circuit structure |
US20050251031A1 (en) | 2004-05-06 | 2005-11-10 | Scimed Life Systems, Inc. | Apparatus and construction for intravascular device |
US7125747B2 (en) | 2004-06-23 | 2006-10-24 | Advanced Semiconductor Engineering, Inc. | Process for manufacturing leadless semiconductor packages including an electrical test in a matrix of a leadless leadframe |
TWI236110B (en) | 2004-06-25 | 2005-07-11 | Advanced Semiconductor Eng | Flip chip on leadframe package and method for manufacturing the same |
JP2006019493A (ja) | 2004-07-01 | 2006-01-19 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
DE102004039906A1 (de) | 2004-08-18 | 2005-08-18 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen |
CN100539135C (zh) | 2004-09-08 | 2009-09-09 | 松下电器产业株式会社 | 立体电路装置、使用它的电子机器及其制造方法 |
TWI288448B (en) | 2004-09-10 | 2007-10-11 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
US7566634B2 (en) | 2004-09-24 | 2009-07-28 | Interuniversitair Microelektronica Centrum (Imec) | Method for chip singulation |
US8324725B2 (en) | 2004-09-27 | 2012-12-04 | Formfactor, Inc. | Stacked die module |
DE102004052921A1 (de) | 2004-10-29 | 2006-05-11 | Infineon Technologies Ag | Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen |
JP2006140294A (ja) | 2004-11-11 | 2006-06-01 | Fujitsu Ltd | 半導体基板、半導体装置の製造方法及び半導体装置の試験方法 |
JP4613590B2 (ja) | 2004-11-16 | 2011-01-19 | セイコーエプソン株式会社 | 実装基板及び電子機器 |
KR100626618B1 (ko) | 2004-12-10 | 2006-09-25 | 삼성전자주식회사 | 반도체 칩 적층 패키지 및 제조 방법 |
US20060138626A1 (en) | 2004-12-29 | 2006-06-29 | Tessera, Inc. | Microelectronic packages using a ceramic substrate having a window and a conductive surface region |
US7326592B2 (en) | 2005-04-04 | 2008-02-05 | Infineon Technologies Ag | Stacked die package |
US7371676B2 (en) | 2005-04-08 | 2008-05-13 | Micron Technology, Inc. | Method for fabricating semiconductor components with through wire interconnects |
US7208345B2 (en) | 2005-05-11 | 2007-04-24 | Infineon Technologies Ag | Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device |
US20060267173A1 (en) | 2005-05-26 | 2006-11-30 | Sandisk Corporation | Integrated circuit package having stacked integrated circuits and method therefor |
US7351657B2 (en) | 2005-06-10 | 2008-04-01 | Honeywell International Inc. | Method and apparatus for applying external coating to grid array packages for increased reliability and performance |
JP2006351793A (ja) | 2005-06-15 | 2006-12-28 | Fujitsu Ltd | 半導体装置 |
US7196262B2 (en) | 2005-06-20 | 2007-03-27 | Solyndra, Inc. | Bifacial elongated solar cell devices |
KR100629498B1 (ko) | 2005-07-15 | 2006-09-28 | 삼성전자주식회사 | 마이크로 패키지, 멀티―스택 마이크로 패키지 및 이들의제조방법 |
JP2007035911A (ja) | 2005-07-27 | 2007-02-08 | Seiko Epson Corp | ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス |
JP4731241B2 (ja) | 2005-08-02 | 2011-07-20 | 株式会社ディスコ | ウエーハの分割方法 |
US7452743B2 (en) | 2005-09-01 | 2008-11-18 | Aptina Imaging Corporation | Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level |
JP2007073803A (ja) | 2005-09-08 | 2007-03-22 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4750523B2 (ja) | 2005-09-27 | 2011-08-17 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP2007134486A (ja) | 2005-11-10 | 2007-05-31 | Toshiba Corp | 積層型半導体装置及びその製造方法 |
US7981726B2 (en) | 2005-12-12 | 2011-07-19 | Intel Corporation | Copper plating connection for multi-die stack in substrate package |
US7408243B2 (en) | 2005-12-14 | 2008-08-05 | Honeywell International Inc. | High temperature package flip-chip bonding to ceramic |
US20070158807A1 (en) | 2005-12-29 | 2007-07-12 | Daoqiang Lu | Edge interconnects for die stacking |
US20070158799A1 (en) | 2005-12-29 | 2007-07-12 | Chin-Tien Chiu | Interconnected IC packages with vertical SMT pads |
TWI284971B (en) | 2006-01-26 | 2007-08-01 | Siliconware Precision Industries Co Ltd | Multichip stack structure |
SG135074A1 (en) | 2006-02-28 | 2007-09-28 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices |
US8710675B2 (en) | 2006-02-21 | 2014-04-29 | Stats Chippac Ltd. | Integrated circuit package system with bonding lands |
US7429521B2 (en) | 2006-03-30 | 2008-09-30 | Intel Corporation | Capillary underfill of stacked wafers |
US7732912B2 (en) | 2006-08-11 | 2010-06-08 | Tessera, Inc. | Semiconductor chip packages and assemblies with chip carrier units |
US7888185B2 (en) | 2006-08-17 | 2011-02-15 | Micron Technology, Inc. | Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device |
JP2008071953A (ja) | 2006-09-14 | 2008-03-27 | Nec Electronics Corp | 半導体装置 |
US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US7829438B2 (en) | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
KR100813624B1 (ko) | 2006-10-25 | 2008-03-17 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
US8154881B2 (en) | 2006-11-13 | 2012-04-10 | Telecommunication Systems, Inc. | Radiation-shielded semiconductor assembly |
US8242607B2 (en) | 2006-12-20 | 2012-08-14 | Stats Chippac Ltd. | Integrated circuit package system with offset stacked die and method of manufacture thereof |
US7952195B2 (en) | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
US20080173792A1 (en) | 2007-01-23 | 2008-07-24 | Advanced Chip Engineering Technology Inc. | Image sensor module and the method of the same |
JP5080295B2 (ja) | 2007-01-26 | 2012-11-21 | 帝人株式会社 | 放熱性実装基板およびその製造方法 |
WO2008094749A1 (en) | 2007-01-29 | 2008-08-07 | Digital Angel Corporation | Micron-scale implatable transponder |
US20080203566A1 (en) | 2007-02-27 | 2008-08-28 | Chao-Yuan Su | Stress buffer layer for packaging process |
JP2008236688A (ja) | 2007-03-23 | 2008-10-02 | Hitachi Ltd | テレビ放送受信装置 |
US7638869B2 (en) | 2007-03-28 | 2009-12-29 | Qimonda Ag | Semiconductor device |
KR100871709B1 (ko) | 2007-04-10 | 2008-12-08 | 삼성전자주식회사 | 칩 스택 패키지 및 그 제조방법 |
KR100914977B1 (ko) | 2007-06-18 | 2009-09-02 | 주식회사 하이닉스반도체 | 스택 패키지의 제조 방법 |
JP5049684B2 (ja) | 2007-07-20 | 2012-10-17 | 新光電気工業株式会社 | 積層型半導体装置及びその製造方法 |
JP5110995B2 (ja) | 2007-07-20 | 2012-12-26 | 新光電気工業株式会社 | 積層型半導体装置及びその製造方法 |
EP2186134A2 (en) | 2007-07-27 | 2010-05-19 | Tessera, Inc. | Reconstituted wafer stack packaging with after-applied pad extensions |
WO2009020572A2 (en) | 2007-08-03 | 2009-02-12 | Tessera Technologies Hungary Kft. | Stack packages using reconstituted wafers |
US7906853B2 (en) | 2007-09-06 | 2011-03-15 | Micron Technology, Inc. | Package structure for multiple die stack |
US20090068790A1 (en) | 2007-09-07 | 2009-03-12 | Vertical Circuits, Inc. | Electrical Interconnect Formed by Pulsed Dispense |
KR101614960B1 (ko) | 2007-10-18 | 2016-04-22 | 인벤사스 코포레이션 | 반도체 다이 어셈블리 및 반도체 다이 준비 방법 |
KR20090059754A (ko) | 2007-12-07 | 2009-06-11 | 삼성전자주식회사 | 표시 기판 및 표시 기판의 제조 방법 |
JP5090210B2 (ja) | 2008-02-27 | 2012-12-05 | 株式会社ダイセル | 活性エネルギー線硬化性樹脂及びその製造方法 |
WO2009114670A2 (en) | 2008-03-12 | 2009-09-17 | Vertical Circuits, Inc. | Support mounted electrically interconnected die assembly |
US7863159B2 (en) | 2008-06-19 | 2011-01-04 | Vertical Circuits, Inc. | Semiconductor die separation method |
JP5639052B2 (ja) | 2008-06-16 | 2014-12-10 | テッセラ,インコーポレイテッド | ウェハレベルでの縁部の積重ね |
KR101566573B1 (ko) | 2008-12-09 | 2015-11-05 | 인벤사스 코포레이션 | 전기 전도성 물질의 에어로졸 응용에 의해 형성된 반도체 다이 인터커넥트 |
US9054097B2 (en) | 2009-06-02 | 2015-06-09 | Hsio Technologies, Llc | Compliant printed circuit area array semiconductor device package |
WO2010151578A2 (en) | 2009-06-26 | 2010-12-29 | Vertical Circuits, Inc. | Electrical interconnect for die stacked in zig-zag configuration |
WO2011056668A2 (en) | 2009-10-27 | 2011-05-12 | Vertical Circuits, Inc. | Selective die electrical insulation additive process |
US8390109B2 (en) | 2011-02-17 | 2013-03-05 | Oracle America, Inc. | Chip package with plank stack of semiconductor dies |
WO2013071399A1 (en) | 2011-11-14 | 2013-05-23 | Mosaid Technologies Incorporated | Package having stacked memory dies with serially connected buffer dies |
-
2011
- 2011-05-17 US US13/109,996 patent/US9153517B2/en active Active
- 2011-05-18 CN CN201180031606.6A patent/CN102959700B/zh not_active Expired - Fee Related
- 2011-05-18 JP JP2013511321A patent/JP2013531882A/ja not_active Withdrawn
- 2011-05-18 KR KR1020127032956A patent/KR101699292B1/ko active IP Right Grant
- 2011-05-18 WO PCT/US2011/036941 patent/WO2011146579A2/en active Application Filing
- 2011-05-18 EP EP11784147A patent/EP2572375A2/en not_active Withdrawn
- 2011-05-19 TW TW100117575A patent/TWI555096B/zh not_active IP Right Cessation
-
2015
- 2015-09-30 US US14/871,185 patent/US9508689B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5331591A (en) * | 1993-02-01 | 1994-07-19 | At&T Bell Laboratories | Electronic module including a programmable memory |
US20080303131A1 (en) * | 2007-06-11 | 2008-12-11 | Vertical Circuits, Inc. | Electrically interconnected stacked die assemblies |
US20080315434A1 (en) * | 2007-06-19 | 2008-12-25 | Vertical Circuits, Inc. | Wafer level surface passivation of stackable integrated circuit chips |
US20080315407A1 (en) * | 2007-06-20 | 2008-12-25 | Vertical Circuits, Inc. | Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication |
Also Published As
Publication number | Publication date |
---|---|
TW201220411A (en) | 2012-05-16 |
WO2011146579A8 (en) | 2012-12-20 |
CN102959700A (zh) | 2013-03-06 |
KR101699292B1 (ko) | 2017-01-24 |
US9153517B2 (en) | 2015-10-06 |
US9508689B2 (en) | 2016-11-29 |
US20160027761A1 (en) | 2016-01-28 |
JP2013531882A (ja) | 2013-08-08 |
WO2011146579A3 (en) | 2012-02-23 |
CN102959700B (zh) | 2016-03-02 |
EP2572375A2 (en) | 2013-03-27 |
WO2011146579A2 (en) | 2011-11-24 |
TWI555096B (zh) | 2016-10-21 |
US20120119385A1 (en) | 2012-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9508689B2 (en) | Electrical connector between die pad and z-interconnect for stacked die assemblies | |
US7923349B2 (en) | Wafer level surface passivation of stackable integrated circuit chips | |
TWI475652B (zh) | 晶片尺寸堆疊晶粒封裝 | |
US8680687B2 (en) | Electrical interconnect for die stacked in zig-zag configuration | |
US7745942B2 (en) | Die package and probe card structures and fabrication methods | |
US11018113B2 (en) | Memory module, semiconductor package including the same, and manufacturing method thereof | |
US9257415B2 (en) | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof | |
JP5631328B2 (ja) | 電気伝導材料のエアゾール・アプリケーションによって形成される半導体ダイ相互接続 | |
US20080315407A1 (en) | Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication | |
US20060267213A1 (en) | Stackable tier structure comprising prefabricated high density feedthrough | |
WO2009154761A9 (en) | Stacking of wafer-level chip scale packages having edge contacts | |
TW201125036A (en) | Selective die electrical insulation by additive process | |
US9305911B2 (en) | Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication | |
TW201906127A (zh) | 半導體封裝及其製造方法 | |
US9036363B2 (en) | Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication | |
US9025340B2 (en) | Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication | |
CN210182380U (zh) | 半导体封装结构 | |
CN115700905A (zh) | 电子管芯制造方法 | |
CN112038327A (zh) | 半导体封装结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
GRNT | Written decision to grant |