KR100366009B1 - 반도체 장치 및 그 제조 방법과, 다이본딩재 - Google Patents

반도체 장치 및 그 제조 방법과, 다이본딩재 Download PDF

Info

Publication number
KR100366009B1
KR100366009B1 KR1020017008990A KR20017008990A KR100366009B1 KR 100366009 B1 KR100366009 B1 KR 100366009B1 KR 1020017008990 A KR1020017008990 A KR 1020017008990A KR 20017008990 A KR20017008990 A KR 20017008990A KR 100366009 B1 KR100366009 B1 KR 100366009B1
Authority
KR
South Korea
Prior art keywords
bonding material
semiconductor element
die
less
die bonding
Prior art date
Application number
KR1020017008990A
Other languages
English (en)
Inventor
신지 다께다
다까시 마스꼬
마사미 유사
도오루 기꾸찌
야스오 미야데라
이와오 마에까와
미쯔오 야마사끼
아끼라 가게야마
아이조우 가네다
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15917998&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100366009(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Application granted granted Critical
Publication of KR100366009B1 publication Critical patent/KR100366009B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Abstract

흡수율이 1.5 체적% 이하, 포화 흡습율이 1.0 체적% 이하, 잔존 휘발분이 3.0 중량% 이하, 또는 250℃에 있어서의 탄성율이 10 ㎫ 이하의 필름형 유기 다이본딩재를 통해, 반도체 소자를 리드 프레임에 접착한다. 이에 따라, 반도체 장치 실장시, 땜납 리플로우에 있어서 리플로우 크랙의 발생을 회피할 수 있다.

Description

반도체 장치 및 그 제조 방법과, 다이본딩재{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME, DIE-BONDING MATERIAL}
본 발명은 반도체 소자를 다이본딩재를 이용하여 리드 프레임 등의 지지 부재에 접착하고, 수지 밀봉한 반도체 장치 및 반도체 장치의 제조법에 관한 것이다.
종래, 반도체 소자를 리드 프레임에 접착시키는 방법으로서는, 리드 프레임상에 다이본딩 재료를 공급하여 반도체 소자를 접착하는 방법이 이용되어 왔다.
이들 재료로서는, 예를 들면 Au-Si 공정(共晶), 땜납, 수지 페이스트등이 알려져 있다. 이 중에서, Au-Si 공정은 고가이고 탄성율이 높으며 또한 접착 부분을 여기시킬 필요가 있다고 하는 문제가 있다. 땜납은 융점 온도 이상의 온도에 견딜 수 없고 탄성율이 높다고 하는 문제가 있다.
수지 페이스트로서는 은페이스트가 가장 일반적이고, 은페이스트는 다른 재료와 비교하여 가장 염가이며 내열 신뢰성이 높고 탄성율도 낮으므로, IC, LSI의 리드 프레임의 접착 재료로서 가장 많이 사용되고 있다.
전자 기기의 소형·박형화에 따른 고밀도 실장의 요구가 최근 급격히 증가하고 있으며, 반도체 패키지는 종래의 핀 삽입형 대신 고밀도 실장에 알맞은 표면 실장형이 주류가 되어 왔다.
이 표면 실장형 패키지는, 리드를 프린트 기판 등에 직접 납땜하기 때문에, 적외선 리플로우나 베이퍼-페이즈 리플로우, 땜납 디프 등에 의해 패키지 전체를 가열하여 실장된다.
이 때, 패키지 전체가 210∼260℃의 고온에 노출되기 때문에, 패키지 내부에 수분이 존재하면 수분의 폭발적인 기화에 의해, 패키지 크랙(이하, 리플로우 크랙이라고 함)이 발생한다.
이 리플로우 크랙은, 반도체 패키지의 신뢰성을 현저히 저하시키기 때문에, 심각한 문제·기술 과제로 되어 있다.
다이본딩재에 기인하는 리플로우 크랙의 발생 메카니즘은, 다음과 같다. 반도체 패키지는, 보관되어 있는 동안에 (1) 다이본딩재가 수분을 흡수하고, (2) 이 수분이 리플로우 납땜의 실장시에 가열에 의해 수증기화되고, (3) 이 증기압에 의해 다이본딩층의 파괴나 박리가 발생하고, (4) 리플로우 크랙이 발생한다.
밀봉재의 내 리플로우 크랙성이 향상되고 있는 가운데, 다이본딩재에 기인하는 리플로우 크랙은 특히 박형 패키지에 있어서 중대한 문제로 되었고, 내 리플로우 크랙성의 개량이 강하게 요구되고 있다.
종래 가장 일반적으로 사용되고 있는 은페이스트는, 칩의 대형화에 따라 은페이스트를 도포부 전면에 균일하게 도포하는 것이 곤란해졌다는 것, 페이스트형이기 때문에 접착층에 보이드가 발생하기 쉽다는 것 등에 의해 리플로우 크랙이 발생하기 쉽다.
본 발명은 필름형 유기 다이본딩재를 사용하고, 리플로우 크랙이 발생하지 않으며, 신뢰성이 우수한 반도체 장치 및 그 제조법을 제공하는 것이다.
본 발명에서는, 필름형 유기 다이본딩재를 이용한다. 이것은 예를 들면 에폭시 수지, 실리콘 수지, 아크릴 수지, 폴리이미드 수지 등의 유기 재료를 주체로 한(유기 재료에 금속 필러, 무기질 필러를 첨가한 것도 포함함) 필름형의 것으로서, 리드 프레임 등의 지지 부재상에 필름형 유기 다이본딩재를 가열한 상태에서 압착시키고, 필름형 유기 다이본딩재에 반도체 소자를 중첩하여 가열 압착시키는 것이다. 즉 수지 페이스트를 필름화함으로써 접착 부분에 균일하게 다이본딩 재료를 붙이고자 하는 것이다.
도 1은, 본 발명의 반도체 장치의 제조 공정의 일례를 도시하는 단면도.
도 2는, 푸시풀 게이지를 이용하여 필 강도를 측정하는 방법을 설명하는 정면도.
도 3은, 다이패드부를 갖는 리드 프레임의 일례의 평면도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 필름형 유기 다이본딩재
4 : 압착자
6 : 다이패드부
7 : 열반
9 : 밀봉 수지
도 1은 본 발명의 반도체 장치의 제조 공정의 일례를 도시하는 것이다.
필름형 유기 다이본딩재(1)는 롤로부터 커터(2)로 소정의 크기로 절단된다[도 1(a)].
필름형 유기 다이본딩재(1)는 열반(熱盤)(7)상에서 리드 프레임(5)의 다이패드부(6)에 압착자(4)에 의해 압착된다[도 1(b)]. 압착 조건은, 온도 100∼250℃, 시간 0.1∼20초, 압력 4∼200gf/㎟이 바람직하다.
다이패드부(6)에 부착된 필름형 유기 다이본딩재(1)에 반도체 소자(8)를 탑재하여 가열 압착(다이본드)한다[도 1(c)]. 다이본드의 조건은, 온도 100∼350℃, 시간 0.1∼20초, 압력 0.1∼30gf/㎟이 바람직하고, 온도 150∼250℃, 시간 0.1초 이상 2초 미만, 압력 0.1∼4gf/㎟이 보다 바람직하며, 온도 150∼250℃, 시간 0.1초 이상 1.5초 이하, 압력 0.3∼2gf/㎟이 가장 바람직하다.
그 후 와이어본드 공정[도 1(d)]을 거쳐, 반도체 소자의 수지 밀봉 공정[도 1(e)]을 거쳐, 반도체 장치를 제조한다. 도면 부호 9는 밀봉 수지이다.
예를 들면, 본 발명의 필름형 유기 다이본딩재는, 폴리이미드, 에폭시 수지 등의 유기 재료, 필요에 따라 금속 필러 등의 첨가물 등의 재료를 유기 용매에 용해·분산시켜 도공용 니스로 하고, 이 도공용 니스를 이축 연장 폴리 프로필렌 필름 등의 캐리어 필름에 도공하고 용제를 휘발시켜 캐리어 필름으로부터 박리하여 제조한다. 이와 같이 하면, 자기 지지성(自己 支持性)이 있는 필름을 얻을 수 있다.
본 발명은, 반도체 장치의 리플로우 크랙의 발생과 필름형 유기 다이본딩재의 물성·특성 사이에 상관 관계가 있는 것을 발견하고, 리플로우 크랙의 발생과 필름형 유기 다이본딩재의 특성의 관계를 상세히 검토한 결과 이루어진 것이다.
본원의 제1 발명은, 반도체 소자를 지지 부재에 다이본딩재에 의해 접착하고, 반도체 소자를 수지 밀봉한 반도체 장치에서, 다이본딩 재에 흡수율이 1.5 vol% 이하의 필름형 유기 다이본딩재를 사용한 것을 특징으로 하는 반도체 장치 및 그 제조법이다.
본원의 제2 발명은, 반도체 소자를 지지 부재에 다이본딩재에 의해 접착하고, 반도체 소자를 수지 밀봉한 반도체 장치에서, 다이본딩재에 포화 흡습율이 1.0 vol% 이하의 필름형 유기 다이본딩재를 사용한 것을 특징으로 하는 반도체 장치 및 그 제조법이다.
본원의 제3 발명은, 반도체 소자를 지지 부재에 다이본딩재에 의해 접착하고, 반도체 소자를 수지 밀봉한 반도체 장치에서, 다이본딩재에 잔존 휘발분이 3.0 wt% 이하의 필름형 유기 다이본딩재를 사용한 것을 특징으로 하는 반도체 장치 및 그 제조법이다.
본원의 제4 발명은, 반도체 소자를 지지 부재에 다이본딩재에 의해 접착하고, 반도체 소자를 수지 밀봉한 반도체 장치에서, 다이본딩재에 250℃에서의 탄성율이 10 ㎫ 이하의 필름형 유기 다이본딩재를 사용한 것을 특징으로 하는 반도체 장치 및 그 제조법이다.
본원의 제5 발명은, 반도체 소자를 지지 부재에 다이본딩재에 의해 접착하고, 반도체 소자를 수지 밀봉한 반도체 장치에서, 다이본딩재에 반도체 소자를 지지 부재에 접착시키는 단계에서 다이본딩재내 및 다이본딩재와 지지 부재의 계면에 존재하는 보이드가 보이드 체적율 10% 이하인 필름형 유기 다이본딩재를 사용한 것을 특징으로 하는 반도체 장치 및 그 제조법이다.
본원의 제6 발명은, 반도체 소자를 지지 부재에 다이본딩재에 의해 접착하고, 반도체 소자를 수지 밀봉한 반도체 장치에서, 다이본딩재로서 반도체 소자를 지지 부재에 접착시키는 단계에서의 필 강도가 0.5 kgf/5 mm×5 ㎜ 칩 이상의 필름형 유기 다이본딩재를 사용한 것을 특징으로 하는 반도체 장치 및 그 제조법이다.
본원의 제7 발명은, 반도체 소자를 지지 부재에 다이본딩재에 의해 접착하고, 반도체 소자를 수지 밀봉한 반도체 장치에서, 다이본딩재에 반도체 소자의 면적과 동등이하의 면적을 갖고 반도체 소자를 지지 부재에 접착시키는 단계에서 반도체 소자의 영역으로부터 다이본딩재가 밀려나오지 않는, 즉 반도체 소자와 지지 부재 사이에서 밀려나오지 않는, 필름형의 유기 다이본딩재를 사용한 것을 특징으로 하는 반도체 장치 및 그 제조법이다.
이들 발명에서, 지지 부재에 필름형 유기 다이본딩재를 접착시키는 단계에서, 흡수율이 1.5 vol% 이하의 필름형 유기 다이본딩재, 포화 흡습율이 1.0 vol% 이하의 필름형 유기 다이본딩재, 잔존 휘발분이 3.0 wt% 이하의 필름형 유기 다이본딩재, 250℃에서의 탄성율이 10 ㎫ 이하의 필름형 유기 다이본딩재가 각각 사용된다.
제1 발명에서 사용되는 흡수율이 1.5 vol% 이하의 필름형 유기 다이본딩재, 제2 발명에서 사용되는 포화 흡습율이 1.0 vol% 이하의 필름형 유기 다이본딩재, 제4 발명에서 사용되는 250℃에서의 탄성율이 10 ㎫ 이하의 필름형 유기 다이본딩재 및 제6 발명에서 사용되는 반도체 소자를 지지 부재에 접착시키는 단계에서의 필 강도가 0.5kgf/5mm×5㎜ 칩 이상의 필름형 유기 다이본딩재는, 필름형 유기 다이본딩의 조성, 예를 들면 폴리이미드 등의 폴리머의 구조나 은 등의 필러 함량을 조정함으로써 제조할 수 있다.
또한, 제3 발명에서 사용되는 잔존 휘발분이 3.0 wt% 이하의 필름형 유기 다이본딩재 및 제5 발명에서 사용되는 반도체 소자를 지지 부재에 접착시키는 단계에서 다이본딩재내 및 다이본딩재와 지지 부재의 계면에 존재하는 보이드가 보이드 체적율 10% 이하인 필름형 유기 다이본딩재는, 필름형 유기 다이본딩의 제조 조건, 예를 들면 건조 온도, 건조 시간 등을 조정함으로써 제조할 수 있다.
반도체 소자로서는 IC, LSI, VLSI 등의 일반적인 반도체 소자가 사용된다. 본 발명은 반도체 소자의 크기가, 세로 5㎜ 가로 5㎜ 이상의 것에 특히 적합하게 사용된다. 지지 부재로서는, 다이패드부를 갖는 리드 프레임, 세라믹 배선판, 유리-폴리이미드 배선판 등의 배선 기판 등이 사용된다. 도 3에 다이패드부를 갖는 리드 프레임의 일예의 평면도를 도시한다. 도 3에 도시한 리드 프레임(40)은, 다이패드부(41)를 갖는다.
필름형 유기 다이본딩재는, 단일층인 것뿐만 아니라 다층 구조의 것도 사용된다.
본 발명에서는, 필름형 유기 다이본딩재는 상기한 물성·특성의 2이상을 겸비할 수 있다.
겸비하는 것이 바람직한 물성·특성으로서는, 예를 들면
(1) 포화 흡습율이 1.0 vol% 이하 또한 잔존 휘발분이 3.0 wt% 이하의 필름형 유기 다이본딩재,
(2) 포화 흡습율이 l.0vol% 이하 또한 반도체 소자를 지지 부재에 접착시키는 단계에서의 필 강도가 0.5 kgf/5mm×5㎜ 칩 이상의 필름형 유기 다이본딩재,
(3) 잔존 휘발분이 3.0 wt% 이하, 또한 반도체 소자를 지지 부재에 접착시키는 단계에서의 필 강도가 0.5kgf/5mm×5㎜ 칩 이상의 필름형 유기 다이본딩재,
(4) 포화 흡습율이 1.0 vol% 이하, 잔존 휘발분이 3.0 wt% 이하 또한 반도체 소자를 지지 부재에 접착시키는 단계에서의 필 강도가 0.5kgf/5mm×5㎜ 칩 이상의 필름형 유기 다이본딩재이다.
본 발명에서는, 필름형 유기 다이본딩재의 상기한 물성·특성은 사용 목적에 따라, 임의의 조합을 취할 수 있다.
또한, (1)∼(4)의 필름형 유기 다이본딩재 또는 상기한 물성·특성을 임의로 조합시킨 필름형 유기 다이본딩재를, 반도체 소자의 면적과 동등 이하의 면적을 갖고 반도체 소자를 지지 부재에 접착시키는 단계에서 반도체 소자의 크기로부터 밀려나오지 않는 필름형 유기 다이본딩재로서 사용하는 것이 바람직하다.
본 발명의 반도체 장치는, 반도체 장치 실장의 땜납 리플로우시에 리플로우 크랙의 발생을 회피할 수 있어 신뢰성이 우수하다.
본 발명의 필름형 유기 다이본딩재의 유기 재료로서 폴리이미드 수지가 바람직하다.
폴리이미드 수지의 원료로서 이용되는 테트라카르복실산이무수물로서는, 1, 2-(에틸렌) 비스(트리멜리테이트무수물), 1, 3-(트리메틸렌) 비스(트리멜리테이트무수물), 1, 4-(테트라메틸렌) 비스(트리멜리테이트무수물), 1, 5-(펜타메틸렌)비스(트리멜리테이트무수물), 1, 6-(헥사메틸렌)비스(트리멜리테이트무수물), 1, 7-(헵타메틸렌)비스(트리멜리테이트무수물), 1, 8-(옥타메틸렌)비스(트리멜리테이트 무수물), 1, 9-(노나메틸렌)비스(트리멜리테이트무수물), 1, 10-(데카메틸렌)비스(트리멜리테이트무수물), 1, 12-(도데카메틸렌)비스(트리멜리테이트무수물), 1, 16-(헥사데카메틸렌)비스(트리멜리테이트무수물), 1, 18-(옥타데카메틸렌)비스(트리멜리테이트무수물), 피로멜리트산이무수물, 3, 3', 4, 4'-디페닐테트라카르복실산이무수물, 2, 2', 3, 3'-디페닐테트라카르복실산이무수물, 2, 2-비스(3, 4-디카르복시페닐) 프로판이무수물, 2, 2-비스(2, 3-디카르복시페닐) 프로판이무수물, 1, 1-비스(2, 3-디카르복시페닐) 에탄이무수물, 1, 1-비스(3, 4-디카르복시페닐)에탄이무수물, 비스(2, 3-디카르복시페닐) 메탄이무수물, 비스(3, 4-디카르복시페닐) 메탄이무수물, 비스(3,4-디카르복시페닐) 술폰이무수물, 3, 4, 9, 10-페릴렌테트라카르복실산이무수물, 비스(3, 4-디카르복시페닐) 에테르이무수물, 벤젠 1, 2, 3, 4-테트라카르복실산이무수물, 3, 4, 3', 4'-벤조페논테트라카르복실산이무수물, 2, 3, 2＇, 3-벤조페논테트라카르복실산이무수물, 2, 3, 3', 4'-벤조페논테트라카르복실산이무수물, 1, 2, 5, 6-나프탈렌테트라카르복실산이무수물, 2, 3, 6, 7-나프탈렌-테트라카르복실산이무수물, 1, 2, 4, 5-나프탈렌-테트라카르복실산이무수물, 1, 4, 5, 8-나프탈렌-테트라카르복실산이무수물, 2, 6-디클로로나프탈렌-1, 4, 5, 8-테트라카르복실산이무수물, 2, 7-디클로로나프탈렌-1, 4, 5, 8-테트라카르복실산이무수물, 2, 3, 6, 7-테트라클로로나프탈렌-1, 4, 5, 8-테트라카르복실산이무수물, 페난트렌 1, 8, 9, 10-테트라카르복실산이무수물, 피롤리딘 2, 3, 5, 6-테트라카르복실산이무수물, 티오펜 2, 3, 4, 5-테트라카르복실산이무수물, 2, 3, 3', 4'-비페닐테트라카르복실산이무수물, 3, 4, 3', 4'-비페닐테트라카르복실산이무수물, 2, 3, 2', 3'-비페닐테트라카르복실산이무수물, 비스(3, 4-디카르복시페닐) 디메틸실란이무수물, 비스(3, 4-디카르복시페닐) 메틸페닐실란이무수물, 비스(3, 4-디카르복시페닐) 디페닐실란이무수물, 1, 4-비스(3, 4-디카르복시페닐디메틸실릴) 벤젠이무수물, 1, 3-비스(3, 4-디카르복시페닐)-1, 1, 3, 3-테트라메틸디시클로헥산이무수물, p-페닐렌비스(트리멜리테이트무수물), 에틸렌테트라카르복실산 이무수물, l, 2, 3, 4-부탄테트라카르복실산이무수물, 데카히드로나프탈렌-l, 4, 5, 8-테트라카르복실산이무수물, 4, 8-디메틸-l, 2, 3, 5, 6, 7-헥사히드로나프탈렌-l, 2, 5, 6-테트라카르복실산이무수물, 시클로펜탄-l, 2, 3, 4-테트라카르복실산이무수물, 피롤리딘 2, 3, 4, 5-테트라카르복실산이무수물, 1, 2, 3, 4-시클로부탄테트라카르복실산이무수물, 비스(엑소비시클로[2, 2, 1] 헵탄 2, 3-디카르복실산이무수물)술폰, 비시클로(2, 2, 2)-옥트-7-엔- 2, 3, 5, 6-테트라카르복실산이무수물, 2, 2-비스(3, 4-디카르복시페닐) 헥사플루오로프로판이무수물, 2, 2-비스[4-(3, 4-디카르복시페녹시) 페닐] 헥사플루오로프로판이무수물, 4, 4'-비스(3, 4-디카르복시페녹시)디페닐술피드이무수물, l, 4-비스(2-하이드록시헥사플루오로이소프로필)벤젠비스(트리멜리트산무수물), l, 3-비스(2-히드록시헥사플루오로이소프로필)벤젠비스(트리멜리트산무수물), 5-(2, 5-디옥소테트라히드로푸릴)-3-메틸-3-시클로헥센-1, 2-디카르복실산이무수물, 테트라히드로푸란-2, 3, 4, 5-테트라카르복실산이무수물등이 있고, 2종류 이상을 혼합하여 이용해도 좋다.
또한 폴리이미드수지의 원료로서 이용되는 디아민으로는, o-페닐렌디아민, m-페닐렌디아민, p-페닐렌디아민, 3, 3'-디아미노디페닐에테르, 3, 4'-디아미노디페닐에테르, 4, 4'-디아미노디페닐에테르, 3, 3'-디아미노디페닐메탄, 3, 4'-디아미노디페닐메탄, 4, 4'-디아미노디페닐메탄, 비스(4-아미노-3, 5-디메틸페닐)메탄, 비스(4-아미노-3, 5-디이소프로필페닐)메탄, 3, 3'-디아미노디페닐디플루오로메탄, 3, 4'-디아미노디페닐디플루오로메탄, 4, 4'-디아미노디페닐디플루오로메탄, 3, 3'-디아미노디페닐술폰, 3, 4'-디아미노디페닐술폰, 4, 4'-디아미노디페닐술폰, 3, 3'-디아미노디페닐술피드, 3, 4'-디아미노디페닐술피드, 4, 4'-디아미노디페닐술피드, 3, 3'-디아미노디페닐케톤, 3, 4'-디아미노디페닐케톤, 4, 4'-디아미노디페닐케톤, 2, 2-비스(3-아미노페닐)프로판, 2, 2'-(3, 4'-디아미노디페닐)프로판, 2, 2-비스(4-아미노페닐)프로판, 2, 2-비스(3-아미노페닐) 헥사플루오로프로판, 2, 2-(3, 4'-디아미노디페닐) 헥사플루오로프로판, 2, 2-비스(4-아미노페닐) 헥사플루오로프로판, l, 3-비스(3-아미노페녹시) 벤젠, l, 4-비스(3-아미노페녹시)벤젠, l, 4-비스(4-아미노페녹시)벤젠, 3, 3'­(l, 4-페닐렌비스(l-메틸에틸리덴))비스아닐린, 3, 4'­(1, 4-페닐렌비스(1-메틸에틸리덴))비스아닐린, 4, 4'­(1, 4-페닐렌비스(1-메틸에틸리덴)) 비스아닐린, 2, 2-비스(4-(3-아미노페녹시)페닐)프로판, 2, 2-비스(4-(4-아미노페녹시)페닐)프로판, 2, 2-비스(4-(3-아미노페녹시) 페닐) 헥사플루오로프로판, 2, 2-비스(4-(4-아미노페녹시) 페닐) 헥사플루오로프로판, 비스(4-(3-아미노페녹시) 페닐)술피드, 비스(4-(4-아미노페녹시) 페닐)술피드, 비스(4-(3-아미노페녹시) 페닐)술폰, 비스(4-(4-아미노페녹시) 페닐) 술폰등의 방향족 디아민이나, 1, 2-디아미노에탄, 1, 3-디아미노프로판, 1, 4-디아미노부탄, 1, 5-디아미노펜탄, 1, 6-디아미노헥산, 1, 7-디아미노헵탄, 1, 8-디아미노옥탄, 1, 9-디아미노노난, 1, 10-디아미노데칸, 1, 11-디아미노운데칸, 1, 12-디아미노도데칸등의 지방족 디아민등이 있고, 2종류 이상을 혼합하여 이용해도 좋다.
테트라카르복실산이무수물과 디아민을 공지한 방법으로 축합 반응시켜 폴리이미드를 얻을 수 있다. 즉, 유기 용매내에서 테트라카르복실산이무수물과 디아민을 동일한 몰 또는 거의 동일한 몰로 이용하고(각 성분의 첨가 순서는 임의), 반응 온도 80℃이하, 바람직하게는 0∼50℃에서 반응시킨다. 반응이 진행함에 따라 반응액의 점도가 서서히 상승하고, 폴리이미드의 전구체인 폴리아미드산이 생성된다.
폴리이미드는, 상기 반응물(폴리아미드산)을 탈수 폐환(脫水 閉環)시켜 얻을 수 있다. 탈수 폐환은 120℃∼250℃에서 열처리하는 방법이나 화학적 방법을 이용하여 행할 수 있다.
본 발명의 필름형 유기 다이본딩재의 유기 재료로서, 글리시딜에테르형, 글리시딜아민형, 글리시딜에스테르형, 지환형의 에폭시 수지가 사용된다.
상기한 바와 같이 본 발명의 반도체 장치의 제조법에서는, 다이본드의 조건은 온도 100∼350℃, 시간 0.1∼20초, 압력 0.1∼30gf/㎟가 바람직하고, 온도 150∼250℃, 시간 0.1초 이상 2초 미만, 압력 0.1∼4gf/㎟이 보다 바람직하며, 온도 150∼250℃, 시간 0.1초 이상 1.5초 이하, 압력 0.3∼2gf/㎟이 가장 바람직하다.
필름형 유기 다이본딩재의 250℃에서의 탄성율이 10 ㎫ 이하의 필름을 사용하면, 온도 150∼250℃, 시간 0.1초 이상 2초 미만, 압력 0.1∼4gf/㎟의 조건에서 다이본딩을 행하여, 충분한 필 강도(예를 들면, 0.5kgf/5mm×5㎜ 칩 이상의 강도)를 얻을 수 있다.
〈실시예〉
이하에, 본 발명의 실시예를 설명하지만 본 발명은 이들 실시예에 한정되는 것이 아니다. 이하의 실시예에서 이용되는 폴리이미드는, 동일한 몰의 산무수물과 디아민을 용매내에서 혼합하여 가열함으로써 중합시켜 얻을 수 있다. 이하의 각 실시예에서, 폴리이미드 A는, 1, 2-(에틸렌) 비스(트리멜리테이트무수물)와 비스(4-아미노-3, 5-디메틸페닐) 메탄으로부터 합성되는 폴리이미드이고, 폴리이미드 B는, 1, 2-(에틸렌)비스(트리멜리테이트무수물)과 4, 4'-디아미노디페닐에테르로부터 합성되는 폴리이미드이고, 폴리이미드 C는, 1, 2-(에틸렌)비스(트리멜리테이트무수물)과 비스(4-아미노-3, 5-디이소프로필페닐) 메탄으로부터 합성되는 폴리이미드이고, 폴리이미드 D는, 1, 2-(에틸렌)비스(트리멜리테이트무수물)과 2, 2-비스[4-(4-아미노페녹시) 페닐] 프로판으로부터 합성되는 폴리이미드이고, 폴리이미드 E는, 1, 2-(에틸렌)비스(트리멜리테이트무수물) 및 1, 10-(데카메틸렌) 비스(트리멜리테이트무수물)의 등몰 혼합물과 2, 2-비스[4-(4-아미노페녹시) 페닐]프로판으로 합성되는 폴리이미드이고, 폴리이미드 F는, 1, 10-(데카메틸렌)비스(트리멜리테이트무수물)과 2, 2-비스[4-(4-아미노페녹시) 페닐] 프로판으로 합성되는 폴리이미드이다.
<실시예1>
표 1에 도시하는 폴리이미드 100g 및 에폭시 수지 10g에, 유기 용매 280g을 더해 용해시킨다. 여기에, 은분말을 소정량 더해 잘 섞고, 균일하게 분산시켜, 도공용 니스로 한다.
이 도공 니스를 캐리어 필름(OPP 필름: 이축 연장 폴리 프로필렌)상에 도공하고, 열풍 순환식 건조기안에서 가열하여, 용매를 휘발 건조시켜 표 1에 도시한 조성, 흡수율의 필름형 유기 다이본딩재를 제조하였다.
리드 프레임의 터브 위에, 표 1의 필름형 유기 다이본딩재를 160℃에서 가열하여 접착시키고, 필름형 유기 다이본딩재를 접착한 리드 프레임에, 온도 300℃, 압력 12.5 gf/㎟, 시간 5초로, 반도체 소자를 장착하여, 와이어 본딩을 행하고, 밀봉재(일본 히다찌 화성 공업 주식회사제, 상품명 CEL-9000)로 몰드하여, 반도체 장치를 제조하였다[QFP (Quad Flat Package) 패키지 14mm×20mm×1.4㎜, 칩 사이즈 8×10㎜, 42 얼로이 리드 프레임].
밀봉 후의 반도체 장치를 85℃, 85% RH의 항온 항습기속에서 168시간 처리한 후, IR 리플로우로(爐)에서 240℃로 10초간 가열한다.
그 후, 반도체 장치를 폴리에스테르 수지로 주형하고, 다이아몬드 커터로 절단한 단면을 현미경으로 관찰하여, 다음식에 의해 리플로우 크랙 발생율(%)을 측정하여, 내 리플로우 크랙성을 평가하였다.
(리플로우 크랙의 발생수/시험수)×100 = 리플로우 크랙 발생율(%)
평가 결과를 표 1에 나타낸다.
no. 필름의 조성 흡수율(%) 리플로우 크랙 발생율(%)
플리이미드 Ag 함량(wt%)
12345678910 폴리이미드 A폴리이미드 B폴리이미드 C폴리이미드 D폴리이미드 E폴리이미드 E폴리이미드 F폴리이미드 F폴리이미드 F폴리이미드 F 808080526006004080 2.01.91.81.51.21.00.90.80.70.4 1001001000000000
비교예 은 페이스트 1.7 100
(은페이스트는 일본 히다찌 화성 공업 주식회사제, 상품명 에피널을 사용했음.)
흡수율 측정 방법은 다음과 같다.
50mm×50㎜ 크기의 필름을 샘플로 하고, 샘플을 진공 건조기 속에서 120℃, 3시간 건조시켜 데시케이터(desiccator) 속에서 방냉(放冷) 후, 건조 중량을 측정하여 M1으로 한다. 샘플을 증류수에 실온에서 24시간 동안 담근 후 꺼내어, 샘플 표면을 여과지로 닦아내고, 재빠르게 칭량하여 M2로 한다.
[(M2-M1)/(M1/d)]×100 = 흡수율(vol%)
로 하여, 흡수율을 산출하였다. d는 필름형 유기 다이본딩재의 밀도이다.
<실시예 2>
표 2에 도시한 폴리이미드 100g 및 에폭시 수지 10g에, 유기 용매 280g을 더해 용해시킨다. 여기에, 은분말을 소정량 더해 잘 섞고, 균일하게 분산시켜, 도공용 니스로 한다.
이 도공 니스를 캐리어 필름(OPP 필름: 이축 연장 폴리 프로필렌)상에 도공하고, 열풍 순환식 건조기안에서 가열하여 용매를 휘발 건조시켜 표 2에 도시한 조성, 포화 흡습율의 필름형 유기 다이본딩재를 제조하였다.
리드 프레임의 터브 위에, 표 2의 필름형 유기 다이본딩재를 160℃에서 가열 접착시키고, 필름형 유기 다이본딩재를 접착한 리드 프레임에, No.1∼6 및 비교예에서는, 온도 300℃, 압력 12.5 gf/㎟, 시간 5초로, No.7∼10에서는, 온도 230℃, 압력 0.6 gf/㎟, 시간 1초로, 반도체 소자를 장착하여, 와이어 본딩을 행하고, 밀봉재(일본 히다찌 화성 공업 주식회사제, 상품명 CEL-9000)에 의해 몰드하여, 반도체 장치를 제조하였다(QFP 패키지 14mm×20mm×1.4㎜, 칩 사이즈 8mm×10㎜, 42 얼로이 리드 프레임).
밀봉 후의 반도체 장치를 85℃, 85% RH의 항온 항습기속에서 168시간 처리한 후, IR 리플로우로에서 240℃로 10초간 가열한다.
그 후, 반도체 장치를 폴리에스테르 수지로 주형하고, 다이아몬드 커터로 절단한 단면을 현미경으로 관찰하여 다음식에 의해 리플로우 크랙 발생율(%)을 측정하여, 내 리플로우 크랙성을 평가하였다.
(리플로우 크랙의 발생수/시험수)×100 = 리플로우 크랙 발생율(%)
평가 결과를 표 2에 나타낸다.
no. 필름의 조성 포화 흡습율(%) 리플로우 크랙 발생율(%)
폴리이미드 Ag 함량(wt%)
12345678910 폴리이미드 A폴리이미드 B폴리이미드 C폴리이미드 D폴리이미드 D폴리이미드 D폴리이미드 F폴리이미드 F폴리이미드 F폴리이미드 F 8080808060400605240 1.71.51.41.00.80.60.50.40.30.2 1001001000000000
비교예 은 페이스트 1.2 100
(은페이스트는 일본 히다찌 화성 공업 주식회사제, 상품명 에피널을 사용했음.)
포화 흡습율 측정 방법은 다음과 같다.
직경 100㎜의 원형 필름형 유기 다이본딩재를 샘플로 하고, 샘플을 진공 건조기속에서 120℃로 3시간 동안 건조시켜 데시케이터속에서 방냉 후, 건조 중량을 측정하여 M1으로 한다. 샘플을 85℃, 85% RH의 항온 항습조속에서 흡습하고나서 꺼내어, 재빠르게 칭량해서 칭량치가 일정해졌을 때, 그 중량을 M2로 한다.
[(M2-M1)/(M1/d)]×100 = 포화 흡습율(vol%)
로서, 포화 흡습율을 산출하였다. d는 필름형 유기 다이본딩재의 밀도이다.
<실시예 3>
폴리이미드 F 100g 및 에폭시 수지 10g에, 용매로서 디메틸 아세트아미드 140g, 시클로헥사논 140g을 더해 용해시킨다. 여기에, 은분말 74g을 더해 잘 섞고, 균일하게 분산시켜, 도공용 니스로 한다.
이 도공 니스를 캐리어 필름(OPP 필름:이축 연장 폴리 프로필렌)상에 도공하고, 열풍 순환식 건조기안에서 80℃ 내지 120℃의 온도로 가열하여, 용매를 휘발 건조시켜 표 3에 도시한 잔존 휘발분의 다이본딩 필름을 제조하였다. 단, 120℃보다 건조 온도가 높은 경우에는 OPP 필름 상에서 80℃, 30분 건조시킨 후, 필름형 유기 다이본딩재를 OPP 필름으로부터 박리하고, 이것을 철제 프레임에 끼워 고정시키고나서, 건조기 속에서 다시 가열하여 건조시켰다.
리드 프레임의 터브 위에, 표 3의 필름형 유기 다이본딩재를 160℃에서 가열 접착시키고, 필름형 유기 다이본딩재를 접착한 리드 프레임에, 온도 230℃, 압력 0.6 gf/㎟, 시간 1초로 반도체 소자를 장착하여, 와이어 본딩을 행하고, 밀봉재(일본 히다찌 화성 공업 주식회사제, 상품명 CEL-9000)에 의해 몰드하여, 반도체 장치를 제조하였다(QFP 패키지 14mm×20mm×1.4㎜, 칩 사이즈 8mm×10㎜, 42 얼로이 리드 프레임).
밀봉 후의 반도체 장치를 85℃, 85% RH의 항온 항습기속에서 168시간 처리한 후, IR 리플로우로에서 240℃로 10초간 가열한다.
그 후, 반도체 장치를 폴리에스테르 수지로 주형하고, 다이아몬드 커터로 절단한 단면을 현미경으로 관찰하여, 다음식에 의해 리플로우 크랙 발생율(%)을 측정하여, 내 리플로우 크랙성을 평가하였다.
(리플로우 크랙의 발생수/시험수)×100 = 리플로우 크랙 발생율(%)
평가 결과를 표 3에 나타낸다.
no. 건조 온도(℃) 건조 시간(분) 잔존 휘발분(wt%) 필름중의보이드 리플로우 크랙 발생율(%)
1234567891011 80100100100100120120140160140160 30241030107510106030 6.54.94.23.83.53.02.22.01.51.20.7 있음있음있음있음있음없음없음없음없음없음없음 1001001008060000000
비교예 은 페이스트 15.0 있음 100
(은페이스트는 일본 히다찌 화성 공업 주식회사제, 상품명 에피널을 사용했음.)
잔존 휘발분 측정 방법은 다음과 같다.
50mm×50㎜ 크기의 필름형 유기 다이본딩재를 샘플로 하고, 샘플의 중량을 측정하여 M1으로 하고, 샘플을 열풍 순환 항온조속에서 200℃로 2시간 동안 가열한 후, 칭량하여 M2로 하고,
[(M2-M1)/M1]×100 = 잔존 휘발분(wt%)
으로서, 잔존 휘발분을 산출하였다.
<실시예 4>
폴리이미드 D 100g 및 에폭시 수지 10g에, 용매로서 디메틸아세트아미드 140g, 시클로헥사논 140g을 더해 용해시킨다. 여기에, 은분말 74g을 더해 잘 섞고, 균일하게 분산시켜, 도공용 니스로 한다.
이 도공 니스를 캐리어 필름(OPP 필름: 이축 연장 폴리 프로필렌)상에 도공하고, 열풍 순환식 건조기안에서 80℃ 내지 120℃의 온도로 가열하여, 용매를 휘발건조시켜 표 5에 도시한 보이드 체적율의 다이본딩 필름을 제조하였다.
단, 120℃보다 건조 온도가 높은 경우에는, OPP 필름상에서 80℃로 30분간 건조시킨 후, 필름형 유기 다이본딩재를 OPP 필름으로부터 박리하고, 이것을 철제 프레임에 끼워 고정시키고나서, 건조기속에서 다시 가열하여 건조시켰다.
여기서, 보이드 체적율이란, 반도체 소자를 지지 부재에 접착시키는 단계에서 다이본딩재내 및 다이본딩재와 지지 부재의 계면에 존재하는 보이드의 보이드 체적율이다.
리드 프레임의 터브 위에, 표 4의 필름형 유기 다이본딩재를 160℃로 가열 접착시키고, 필름형 유기 다이본딩재를 접착한 리드 프레임에, 온도 300℃, 압력 12.5 gf/㎟, 시간 5초로, 반도체 소자를 장착하여, 와이어본딩을 행하고, 밀봉재(일본 히다찌 화성 공업 주식회사제, 상품명 CEL-9000)에 의해 몰드하여, 반도체 장치를 제조하였다(QFP 패키지 14mm×20mm×1.4㎜, 칩 사이즈 8mm×10㎜, 42 얼로이 리드 프레임).
밀봉 후의 반도체 장치를 85℃, 85% RH의 항온 항습기속에서 168시간 처리한 후, IR 리플로우로에서 240℃로 10초간 가열한다.
그 후, 반도체 장치를 폴리에스테르 수지로 주형하고, 다이아몬드 커터로 절단한 단면을 현미경으로 관찰하여, 다음식에 의해 리플로우 크랙 발생율(%)을 측정하여, 내 리플로우 크랙성을 평가하였다.
(리플로우 크랙의 발생수/시험수)×100 = 리플로우 크랙 발생율(%)
평가 결과를 표 4에 나타낸다.
no. 건조 온도(℃) 건조 시간(분) 보이드의 체적율(%) 리플로우 크랙 발생율(%)
1234567 80100100120120140160 3021010751030 30221710750 100100800000
비교예 은 페이스트 40 100
(은페이스트는 일본 히다찌 화성 공업 주식회사제, 상품명 에피널을 사용했음.)
보이드 체적율 측정 방법은 다음과 같다.
리드 프레임과 실리콘 칩을 필름형 유기 다이본딩재에 의해 접착하고, 샘플을 작성하여, 연(軟) X선 장치를 이용해서 샘플 상면으로부터 관찰한 화상을 사진 촬영하였다. 사진의 보이드의 면적율을 화상 해석 장치에 의해 측정하고, 상면으로부터 투시한 보이드의 면적율 = 보이드의 체적율(%)로 하였다.
<실시예 5>
표 5에 나타낸 폴리이미드 100g 및 에폭시 수지 10g에, 유기 용매 280g을 더해 용해시킨다. 여기에, 은분말을 소정량 더해 잘 섞고, 균일하게 분산시켜, 도공용 니스로 한다.
이 도공 니스를 캐리어 필름(OPP 필름; 이축 연장 폴리 프로필렌)상에 도공하고, 열풍 순환식 건조기안에서 가열하여 용매를 휘발 건조시켜 표 5에 나타낸 조성, 필 강도의 필름형 유기 다이본딩재를 제조하였다.
여기서 필 강도는, 반도체 소자를 지지 부재에 필름형 유기 다이본딩재를 통해 접착시킨 단계에서의 필름형 유기 다이본딩재의 필 강도이다.
리드 프레임의 터브 위에, 표 5의 필름형 유기 다이본딩재를 160℃에서 가열 접착시키고, 필름형 유기 다이본딩재를 접착한 리드 프레임에, No.1∼5에 대해서는 온도 300℃, 압력 12.5 gf/㎟, 시간 5초로, No.6∼10에 대해서는 온도 230℃, 압력 0.6 gf/㎟, 시간 1초로, 반도체 소자를 장착하여, 와이어 본딩을 행하고, 밀봉재(일본 히다찌 화성 공업 주식회사제, 상품명 CEL-9000)로 몰드하여, 반도체 장치를 제조하였다(QFP 패키지 14mm×20mm×1.4㎜, 칩 사이즈 8mm×10㎜, 42 얼로이 리드 프레임).
밀봉 후의 반도체 장치를 85℃, 85% RH의 항온 항습기속에서 168시간 처리한 후, IR 리플로우로에서 240℃로 10초간 가열한다.
그 후, 반도체 장치를 폴리에스테르 수지로 주형하고, 다이아몬드 커터로 절단한 단면을 현미경으로 관찰하여, 다음식에 의해 리플로우 크랙 발생율(%)을 측정하여, 내 리플로우 크랙성을 평가하였다.
(리플로우 크랙의 발생수/시험수)×100 = 리플로우 크랙 발생율(%)
평가 결과를 표 5에 나타낸다.
no. 필름의 조성폴리이미드 Ag 함량(wt%) 필 강도(kgf/5×5㎜ 칩) 리플로우 크랙발생율(%)
12345678910 폴리이미드 B 80폴리이미드 C 80폴리이미드 A 80폴리이미드 D 80폴리이미드 F 80폴리이미드 F 0폴리이미드 F 30폴리이미드 F 20폴리이미드 F 40폴리이미드 F 52 0.20.30.40.50.70.81.01.52.02.0 100100800000000
필 강도 측정 방법
리드 프레임의 터브 표면등의 반도체 소자를 지지하는 지지 부재에, 5mm×5㎜ 크기의 실리콘 칩(시험 칩)을 필름형 유기 다이본딩재를 끼워 접착한 것을, 240℃의 열반 위에 20초 동안 유지하고, 도 2에 도시한 바와 같이 푸시풀 게이지를 이용하여, 시험 속도 0.5 ㎜/분으로 필 강도를 측정하였다. 도 2에서, 도면 부호 21은 반도체 소자, 22는 필름형 유기 다이본딩재, 23은 리드 프레임, 24는 푸시풀 게이지, 25는 열반이다. 또한, 이 경우는 240℃로 20초 동안 유지하여 측정하였지만, 반도체 장치의 사용 목적에 따라 반도체 장치를 실장하는 온도가 다른 경우에는, 그 반도체 장치 실장 온도로 유지하여 측정한다.
<실시예 6>
폴리이미드 E 100g 및 에폭시 수지 10g에, 유기 용매 280g을 더해 용해시킨다. 여기에, 은분말을 소정량 더해 잘 섞고, 균일하게 분산시켜, 도공용 니스로 한다.
이 도공 니스를 캐리어 필름(OPP 필름; 이축 연장 폴리 프로필렌)상에 도공하고, 열풍 순환식 건조기안에서 가열하여 용매를 휘발 건조시켜 필름형 유기 다이본딩재를 제조하였다.
리드 프레임의 터브 위에, 표 6의 크기의 필름형 유기 다이본딩재를 160℃에서 가열 접착시키고, 필름형 유기 다이본딩재를 접착한 리드 프레임에, 온도 300℃, 압력 12.5 gf/㎟, 시간 5초로, 반도체 소자를 장착하여, 와이어본딩을 행하고, 밀봉재(일본 히다찌 화성 공업 주식회사제, 상품명 CEL-9000)로 몰드하여, 반도체 장치를 제조하였다(QFP 패키지 14mm×20mm×1.4㎜, 칩 사이즈 8mm×10㎜, 42 얼로이 리드 프레임).
밀봉 후의 반도체 장치를 85℃, 85% RH의 항온 항습기속에서 168시간 처리한 후, IR 리플로우로에서 240℃로 10초간 가열한다.
그 후, 반도체 장치를 폴리에스테르 수지로 주형하고, 다이아몬드 커터로 절단한 단면을 현미경으로 관찰하여, 다음식에 의해 리플로우 크랙 발생율(%)을 측정하여, 내 리플로우 크랙성을 평가하였다.
(리플로우 크랙의 발생수/시험수)×100 = 리플로우 크랙 발생율(%)
평가 결과를 표 6에 나타낸다.
no. 필름의사이즈㎜×㎜ 필름의면적㎟ 칩 사이즈㎜×㎜ 칩 면적㎟ 비어져나옴 리플로우 크랙 발생율(%)
1234567891011121314 11×1310×129×119×108×118×108×97×108×96×85×74×63×52×4 14312099908880727072483524158 8×108×108×108×108×108×108×108×108×108×108×108×108×108×10 8080808080808080808080808080 있음있음있음있음있음없음없음없음없음없음없음없음없음없음 1001001007060000000000
<실시예 7>
폴리이미드 F 100g 및 에폭시 수지 10g에, 유기 용매 280g을 더해 용해시킨다. 여기에, 은분말을 소정량 더해 잘 섞고, 균일하게 분산시켜, 도공용 니스로 한다.
이 도공 니스를 캐리어 필름(OPP 필름; 이축 연장 폴리프로필렌)상에 도공하고, 열풍 순환식 건조기안에서 가열하여 용매를 휘발 건조시켜 필름형 유기 다이본딩재를 제조하였다.
리드 프레임의 터브 위에, 표 7의 250℃에서의 탄성율의 필름형 유기 다이본딩재를 160℃에서 가열 접착시키고, 필름형 유기 다이본딩재를 접착한 리드 프레임에, 표 7의 다이본딩 조건에서 반도체 소자를 장착한 바, 표 7의 필 강도를 얻었다.
no. 필름 조성 필름 탄성율(MPa) 다이본드 조건 필 강도(kgf/5mm×5㎜ 칩)
폴리이미드 AG 함량 (wt%) 온도(℃) 압력(gf/㎟)
123 폴리이미드 F폴리이미드 F폴리이미드 F 60400 1021 230230230 2.02.02.0 2.02.00.8
필름 탄성율(㎫) 측정법
일본 동양 정기 주식회사제 레오로그래프솔리드 S형을 이용하여, 온도 상승 속도 5℃/min, 주파수 10Hz로, 동적 점탄성을 측정하여 250℃에서의 저장 탄성율 E'를 탄성율로 했다.
필 강도 측정법은 실시예 5와 동일하다.
이상 설명한 바와 같이, 본 발명의 필름형 유기 다이본딩재를 사용하면 리플로우 크랙이 발생하지 않으며, 신뢰성이 우수한 반도체 장치를 제공할 수 있다.

Claims (31)

  1. 삭제
  2. 지지 부재, 반도체 소자, 상기 지지 부재에 상기 반도체 소자를 접착시키는 다이본딩재, 및 상기 반도체 소자를 밀봉하는 수지 밀봉 부재를 포함하는 반도체 장치에 있어서,
    상기 다이본딩재는 250℃에서의 탄성율이 10 ㎫ 이하의, 유기물을 포함하는 필름이고, 포화 흡습율이 1.0 체적% 이하인 것을 특징으로 하는 반도체 장치.
  3. 지지 부재, 반도체 소자, 상기 지지 부재에 상기 반도체 소자를 접착시키는 다이본딩재, 및 상기 반도체 소자를 밀봉하는 수지 밀봉 부재를 포함하는 반도체 장치에 있어서,
    상기 다이본딩재는 250℃에서의 탄성율이 10 ㎫ 이하의, 유기물을 포함하는 필름이고, 잔존 휘발분이 3.0 중량% 이하인 것을 특징으로 하는 반도체 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 반도체 소자를 상기 지지 부재에 접착시키는 단계에서, 상기 다이본딩재가 상기 반도체 소자와 상기 지지 부재의 사이로부터 밀려 나오지 않는 필름인 것을 특징으로 하는 반도체 장치.
  5. 제2항 또는 제3항에 있어서,
    상기 다이본딩재는 단일층 구조인 것을 특징으로 하는 반도체 장치.
  6. 제2항 또는 제3항에 있어서,
    상기 다이본딩재는 자기 지지성(自己 支持性)이 있는 것을 특징으로 하는 반도체 장치.
  7. 지지 부재, 반도체 소자, 상기 지지 부재에 상기 반도체 소자를 접착시키는 다이본딩재, 및 상기 반도체 소자를 밀봉하는 수지 밀봉 부재를 포함하는 반도체 장치에 있어서,
    상기 다이본딩재는 250℃에서의 탄성율이 10 ㎫ 이하의, 유기물을 포함하는 필름이고, 흡수율이 1.5 체적% 이하인 것을 특징으로 하는 반도체 장치.
  8. 삭제
  9. 반도체 소자를 지지 부재에 접착시키고, 상기 반도체 소자를 수지에 의해 밀봉하는 반도체 장치의 제조 방법에 있어서,
    상기 접착은, 250℃에서의 탄성율이 10 ㎫ 이하의, 유기물을 포함하는 필름형 다이본딩재에 의해 행하여지고,
    상기 다이본딩재는, 포화 흡습율이 1.0 체적% 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 반도체 소자를 지지 부재에 접착시키고, 상기 반도체 소자를 수지에 의해 밀봉하는 반도체 장치의 제조 방법에 있어서,
    상기 접착은, 250℃에서의 탄성율이 10 ㎫ 이하의, 유기물을 포함하는 필름형 다이본딩재에 의해 행하여지고,
    상기 다이본딩재는, 잔존 휘발분이 3.0 중량% 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 반도체 소자를 상기 지지 부재에 접착시키는 단계에서, 상기 다이본딩재가 상기 반도체 소자와 상기 지지 부재와의 사이로부터 밀려 나오지 않는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제9항 또는 제10항에 있어서,
    상기 필름형 다이본딩재에, 상기 반도체 소자를 탑재하고, 온도 100∼250℃, 시간 0.1∼ 20초, 압력 0.1∼30gf/㎟로, 상기 반도체 소자를 상기 필름형 다이본딩재에 접착시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제9항 또는 제10항에 있어서,
    상기 다이본딩재는 단일층 구조인 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제9항 또는 제10항에 있어서,
    상기 다이본딩재는 자기 지지성이 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제9항 또는 제10항에 있어서,
    상기 다이본딩재는, 흡수율이 1.5 체적% 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 반도체 소자를 지지 부재에 접착시키고, 상기 반도체 소자를 수지에 의해 밀봉하는 반도체 장치의 제조 방법에 있어서,
    상기 접착은, 유기물을 포함하는 필름형 다이본딩재에 의해 행해지고,
    상기 필름형 다이본딩재에 상기 반도체 소자를 탑재하고 온도 100∼250℃, 시간 0.1∼ 20초, 압력 0.1∼30 gf/㎟로, 상기 반도체 소자를 상기 필름형 다이본딩재에 접착시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 삭제
  18. 반도체 소자를 지지 부재에 접착시키는 반도체 장치의 제조 방법에 사용되는 다이본딩재에 있어서,
    상기 다이본딩재는 250℃에서의 탄성율이 10 ㎫ 이하의, 유기물을 포함하는 필름이고, 흡수율이 1.5 체적% 이하인 것을 특징으로 하는 다이본딩재.
  19. 반도체 소자를 지지 부재에 접착시키는 반도체 장치의 제조 방법에 사용되는 다이본딩재에 있어서,
    상기 다이본딩재는 250℃에서의 탄성율이 10 ㎫ 이하의, 유기물을 포함하는 필름이고, 포화 흡습율이 1.0 체적% 이하인 것을 특징으로 하는 다이본딩재.
  20. 반도체 소자를 지지 부재에 접착시키는 반도체 장치의 제조 방법에 사용되는 다이본딩재에 있어서,
    상기 다이본딩재는 250℃에서의 탄성율이 10 ㎫ 이하의, 유기물을 포함하는 필름이고, 잔존 휘발분이 3.0 중량% 이하인 것을 특징으로 하는 다이본딩재.
  21. 제18항 내지 제20항 중 어느 한 항에 있어서,
    상기 반도체 소자를 상기 지지 부재에 접착시키는 단계에서, 상기 다이본딩재가 상기 반도체 소자와 상기 지지 부재의 사이로부터 밀려 나오지 않는 필름인 것을 특징으로 하는 다이본딩재.
  22. 반도체 소자를 지지 부재에 접착시키는 반도체 장치의 제조 방법에 사용되는 다이본딩재에 있어서,
    상기 접착은, 유기물을 포함하는 필름형 다이본딩재에 의해 행해지고,
    상기 필름형 다이본딩재에 상기 반도체 소자를 탑재하고 온도 100∼250℃, 시간 0.1∼20초, 압력 0.1∼30 gf/㎟로, 상기 반도체 소자를 상기 필름형 다이본딩재에 접착가능한 것을 특징으로 하는 다이본딩재.
  23. 제22항에 있어서,
    상기 다이본딩재는 250℃에서의 탄성율이 10 ㎫ 이하인 것을 특징으로 하는 다이본딩재.
  24. 제22항에 있어서,
    상기 다이본딩재는 흡수율이 1.5 체적% 이하인 것을 특징으로 하는 다이본딩재.
  25. 제22항에 있어서,
    상기 다이본딩재는 포화 흡습율이 1.0 체적% 이하인 것을 특징으로 하는 다이본딩재.
  26. 제22항에 있어서,
    상기 다이본딩재는 잔존 휘발분이 3.0 중량% 이하인 것을 특징으로 하는 다이본딩재.
  27. 제18항 내지 제20항 및 제22항 중 어느 한 항에 있어서,
    상기 다이본딩재는 단일층 구조인 것을 특징으로 하는 다이본딩재.
  28. 제18항 내지 제20항 및 제22항 중 어느 한 항에 있어서,
    상기 다이본딩재는 자기 지지성이 있는 것을 특징으로 하는 다이본딩재.
  29. 지지 부재, 반도체 소자 및 상기 지지 부재에 상기 반도체 소자를 접착시키는 다이본딩재를 포함하는 반도체 장치에 있어서,
    상기 다이본딩재는 잔존 휘발분이 3.0 중량% 이하의, 유기물을 포함하는 필름이고, 포화 흡습율이 1.0 체적% 이하인 것을 특징으로 하는 다이본딩재.
  30. 지지 부재, 반도체 소자 및 상기 지지 부재에 상기 반도체 소자를 접착시키는 다이본딩재를 포함하는 반도체 장치에 있어서,
    상기 다이본딩재는 잔존 휘발분이 3.0 중량% 이하의, 유기물을 포함하는 필름이고, 흡수율이 1.5 체적% 이하인 것을 특징으로 하는 다이본딩재.
  31. 제29항 또는 제30항에 있어서,
    상기 반도체 소자를 상기 지지 부재에 접착시키는 단계에서, 상기 다이본딩재가 상기 반도체 소자와 상기 지지 부재의 사이로부터 밀려 나오지 않는 필름인 것을 특징으로 하는 다이본딩재.
KR1020017008990A 1995-07-06 1996-07-08 반도체 장치 및 그 제조 방법과, 다이본딩재 KR100366009B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-1995-00171154 1995-07-06
JP17115495 1995-07-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019970709581A Division KR100328898B1 (ko) 1995-07-06 1996-07-08 반도체장치및그제조방법과,다이본딩재

Publications (1)

Publication Number Publication Date
KR100366009B1 true KR100366009B1 (ko) 2002-12-31

Family

ID=15917998

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020007010502A KR100328899B1 (ko) 1995-07-06 1996-07-08 반도체 장치 및 그 제조 방법과, 다이본딩재
KR1019970709581A KR100328898B1 (ko) 1995-07-06 1996-07-08 반도체장치및그제조방법과,다이본딩재
KR1020017008990A KR100366009B1 (ko) 1995-07-06 1996-07-08 반도체 장치 및 그 제조 방법과, 다이본딩재

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020007010502A KR100328899B1 (ko) 1995-07-06 1996-07-08 반도체 장치 및 그 제조 방법과, 다이본딩재
KR1019970709581A KR100328898B1 (ko) 1995-07-06 1996-07-08 반도체장치및그제조방법과,다이본딩재

Country Status (8)

Country Link
US (5) US6855579B2 (ko)
EP (4) EP1235276A1 (ko)
JP (2) JP3117971B2 (ko)
KR (3) KR100328899B1 (ko)
AU (1) AU6319596A (ko)
MY (5) MY131253A (ko)
TW (1) TW310481B (ko)
WO (1) WO1997002595A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399332B1 (ko) 1994-12-26 2003-09-26 히다치 가세고교 가부시끼가이샤 필름 형상의 유기 다이본딩재의 라미네이트 방법,다이본딩 방법, 라미네이트 장치, 다이본딩 장치, 반도체장치 및 반도체장치의 제조방법
TW310481B (ko) 1995-07-06 1997-07-11 Hitachi Chemical Co Ltd
US6717242B2 (en) 1995-07-06 2004-04-06 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
DE69738783D1 (de) * 1996-10-08 2008-07-31 Hitachi Chemical Co Ltd Halbleiteranordnung, halbleiterchipträgersubstrat, herstellungsverfahren für anordnung und substrat, klebstoff und doppelseitiges haftklebeband
US6184333B1 (en) 1998-01-16 2001-02-06 Maverick Corporation Low-toxicity, high-temperature polyimides
JPH11199841A (ja) * 1998-01-19 1999-07-27 Nitto Denko Corp 半導体装置用接着シ―ト類と面実装型半導体装置
JP3916398B2 (ja) * 1998-07-28 2007-05-16 日立化成工業株式会社 半導体装置及びその製造方法
JP2002256237A (ja) * 2001-03-01 2002-09-11 Hitachi Chem Co Ltd 接着シート、半導体装置の製造方法および半導体装置
US20070003758A1 (en) * 2004-04-01 2007-01-04 National Starch And Chemical Investment Holding Corporation Dicing die bonding film
DE102005010272A1 (de) 2005-03-03 2006-09-14 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements
SG149725A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Thin semiconductor die packages and associated systems and methods
SG149724A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Semicoductor dies with recesses, associated leadframes, and associated systems and methods
JP5123633B2 (ja) * 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料
JP5458538B2 (ja) * 2007-12-12 2014-04-02 日立化成株式会社 半導体装置及びその製造方法
JP4644718B2 (ja) * 2008-01-31 2011-03-02 株式会社日立製作所 金属／樹脂接着構造体及び樹脂封止型半導体装置とその製造方法
JP2008113047A (ja) * 2008-02-04 2008-05-15 Hitachi Chem Co Ltd ダイボンディング材及び半導体装置
JP5302595B2 (ja) * 2008-08-06 2013-10-02 株式会社日立ハイテクノロジーズ 傾斜観察方法および観察装置
CN102160163A (zh) * 2008-09-22 2011-08-17 日立化成工业株式会社 半导体装置及其制造方法
JP5534682B2 (ja) * 2009-02-06 2014-07-02 積水化学工業株式会社 電子部品用熱硬化性接着剤及びこの接着剤を用いた電子部品内蔵基板の製造方法
WO2013161864A1 (ja) 2012-04-26 2013-10-31 新日鉄住金化学株式会社 フィルム状接着剤用組成物及びその製造方法、フィルム状接着剤、並びに、フィルム状接着剤を用いた半導体パッケージ及びその製造方法
JP6468698B2 (ja) * 2013-09-26 2019-02-13 デクセリアルズ株式会社 太陽電池モジュール及びその製造方法
TWI685905B (zh) * 2017-07-12 2020-02-21 日商新川股份有限公司 接合裝置和接合方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406124A (en) * 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
US3608054A (en) 1968-04-29 1971-09-21 Westinghouse Electric Corp Cast lubricating films and composites thereof
JPS5412266A (en) 1977-06-28 1979-01-29 Mitsubishi Electric Corp Compression bonding device of metal foils and pieces
JPS5846388B2 (ja) 1978-04-19 1983-10-15 日本電気ホームエレクトロニクス株式会社 半田供給方法
US4543295A (en) 1980-09-22 1985-09-24 The United States Of America As Represented By The Director Of The National Aeronautics And Space Administration High temperature polyimide film laminates and process for preparation thereof
US4358581A (en) * 1980-12-05 1982-11-09 E. I. Du Pont De Nemours And Company Polyimide manufacture
JPS5857730A (ja) 1981-09-30 1983-04-06 Nissha Printing Co Ltd 半導体パツケ−ジの製造方法
JPS58147416A (ja) 1982-02-26 1983-09-02 Hitachi Ltd エポキシ樹脂組成物
JPS58222530A (ja) 1982-06-18 1983-12-24 Hitachi Ltd ペレツト付け方法
EP0125511B1 (en) 1983-04-19 1988-09-07 Yoshiaki Hattori Carbon fiber-reinforced gypsum models, forming molds, or its preceding molds, and a method for producing them
JPS6038825A (ja) 1983-08-11 1985-02-28 Sumitomo Metal Mining Co Ltd テ−プ貼着装置
JPS6038835A (ja) 1983-08-11 1985-02-28 Mitsubishi Electric Corp 半導体集積回路装置
JPS60145630A (ja) 1984-01-09 1985-08-01 Nec Corp サブマウント部材の製造方法
JPS61108627A (ja) 1984-11-02 1986-05-27 Chisso Corp 可溶性ポリイミドシロキサン前駆体及びその製造方法
US4681928A (en) 1984-06-01 1987-07-21 M&T Chemicals Inc. Poly(amide-amide acid), polyamide acid, poly(esteramide acid), poly(amide-imide), polyimide, poly(esterimide) from poly arylene diamine
US4604230A (en) 1984-10-15 1986-08-05 Stauffer Chemical Company Thermally stable adhesive
US4755415A (en) 1985-10-03 1988-07-05 Fuji Photo Film Co., Ltd. Optical shutter array and method for making
JPS62141038A (ja) 1985-12-16 1987-06-24 Mitsubishi Monsanto Chem Co 制電性フイルムの製造方法
US4847353A (en) * 1986-11-20 1989-07-11 Nippon Steel Chemical Co., Ltd. Resins of low thermal expansivity
CA1290676C (en) * 1987-03-30 1991-10-15 William Frank Graham Method for bonding integrated circuit chips
US5296074A (en) * 1987-03-30 1994-03-22 E. I. Du Pont De Nemours And Company Method for bonding small electronic components
JP2535545B2 (ja) 1987-07-02 1996-09-18 三井東圧化学株式会社 ポリイミドおよびポリイミドよりなる耐熱性接着剤
JPH0628269B2 (ja) 1987-07-15 1994-04-13 株式会社巴川製紙所 ダイボンデイング用接着テ−プ
JPS6422744A (en) 1987-07-16 1989-01-25 Yokogawa Electric Corp Paper transport mechanism of recording device
JPH0421953Y2 (ko) 1987-07-24 1992-05-19
JPS6422744U (ko) 1987-07-24 1989-02-06
US4875279A (en) 1987-08-21 1989-10-24 E. I. Du Pont De Nemours And Company Die attach pickup tools
US5115089A (en) * 1987-09-17 1992-05-19 Hitachi Chemical Co., Ltd. Processes for preparation of polyimide-isoindroquinazolinedione and precursor thereof
JPH01165635A (ja) 1987-12-22 1989-06-29 Yokohama Rubber Co Ltd:The タイヤトレツド用ゴム組成物
JP2702219B2 (ja) 1989-03-20 1998-01-21 株式会社日立製作所 半導体装置及びその製造方法
JP2708191B2 (ja) 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5238730A (en) 1988-04-04 1993-08-24 Hitachi Chemical Company, Ltd. Electrical laminate with dibasic acid-modified epoxy (meth)acrylate
JPS649226U (ko) 1988-07-16 1989-01-18
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
JP2631712B2 (ja) 1988-08-18 1997-07-16 コスモ石油株式会社 重質炭化水素油の水素化処理触媒組成物ならびにそれを用いる水素化処理方法
JP2538071B2 (ja) 1988-09-27 1996-09-25 松下電子工業株式会社 半導体装置の製造方法
US5277972B1 (en) 1988-09-29 1996-11-05 Tomoegawa Paper Co Ltd Adhesive tapes
JPH02168636A (ja) 1988-12-21 1990-06-28 Mitsubishi Electric Corp 絶縁性ダイボンド用樹脂系接着剤
JP2515267B2 (ja) 1989-01-21 1996-07-10 新光電気工業株式会社 リ―ドフレ―ム用テ―ピング装置
JP2643518B2 (ja) 1989-02-10 1997-08-20 東レ株式会社 プリプレグ
US4965331A (en) 1989-02-21 1990-10-23 Shell Oil Company Curable resin compositions
US5204399A (en) 1989-03-09 1993-04-20 National Starch And Chemical Investment Holding Corporation Thermoplastic film die attach adhesives
JP2569804B2 (ja) 1989-05-29 1997-01-08 日立電線株式会社 フィルム貼り付け装置
JPH03105932A (ja) 1989-09-20 1991-05-02 Hitachi Ltd シート状接着剤並びに当該接着剤を用いた半導体装置
JP2834841B2 (ja) * 1990-04-20 1998-12-14 沖電気工業株式会社 高耐熱性樹脂封止型半導体装置
EP0454005B1 (en) 1990-04-26 1994-12-07 E.I. Du Pont De Nemours And Company Die attach adhesive composition
US5145099A (en) 1990-07-13 1992-09-08 Micron Technology, Inc. Method for combining die attach and lead bond in the assembly of a semiconductor package
US5659004A (en) 1990-08-27 1997-08-19 Fujitsu Limited Epoxy resin composition
US5177032A (en) 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5234522A (en) * 1990-12-05 1993-08-10 Hitachi Chemical Company, Inc. Method of producing flexible printed-circuit board covered with coverlay
JPH04234472A (ja) 1990-12-07 1992-08-24 Natl Starch & Chem Investment Holding Corp 熱可塑性ダイ結合接着フィルム
DE59206930D1 (de) 1991-04-08 1996-09-26 Ciba Geigy Ag Thermisch härtbare Zusammensetzungen
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5141050A (en) * 1991-07-31 1992-08-25 Tra-Con, Inc. Controlled highly densified diamond packing of thermally conductive electrically resistive conduit
US5448450A (en) 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
JPH05105850A (ja) 1991-10-16 1993-04-27 Sumitomo Bakelite Co Ltd エレクトロニクス用接着テープ
JPH05117596A (ja) 1991-10-29 1993-05-14 Sumitomo Bakelite Co Ltd 熱圧着可能な高熱伝導性フイルム状接着剤
JPH05125337A (ja) 1991-11-01 1993-05-21 Sumitomo Bakelite Co Ltd 熱圧着可能な導電性フイルム状接着剤
JPH05152355A (ja) * 1991-11-25 1993-06-18 Nitto Denko Corp 半導体装置
JP2638365B2 (ja) 1991-11-25 1997-08-06 信越化学工業株式会社 半導体封止用エポキシ樹脂組成物及び半導体装置
JPH0831503B2 (ja) 1991-11-30 1996-03-27 住友金属鉱山株式会社 Ｔａｂの貼着方法およびこれに用いる貼着装置
JPH05190022A (ja) * 1992-01-09 1993-07-30 Toshiba Chem Corp 絶縁性ペースト
US5319005A (en) 1992-01-27 1994-06-07 Hitachi Chemical Co., Ltd. Epoxy resin molding material for sealing of electronic component
JPH05218107A (ja) * 1992-01-31 1993-08-27 Hitachi Ltd 樹脂封止型半導体装置
JP3196320B2 (ja) 1992-06-03 2001-08-06 東レ株式会社 耐熱性接着材料およびその使用方法
JP2887359B2 (ja) 1992-06-04 1999-04-26 住友ベークライト 株式会社 フィルム接着剤
JP3093062B2 (ja) 1992-12-04 2000-10-03 住友ベークライト株式会社 フィルム接着剤およびその製造方法
JPH05331424A (ja) 1992-06-04 1993-12-14 Sumitomo Bakelite Co Ltd フィルム接着剤
KR950005269B1 (ko) 1992-07-29 1995-05-22 삼성전자주식회사 반도체 패키지 구조 및 제조방법
JP3288146B2 (ja) * 1992-09-16 2002-06-04 日立化成工業株式会社 導電性接着フィルム、接着法、導電性接着フィルム付き支持部材及び半導体装置
US5667899A (en) 1992-09-16 1997-09-16 Hitachi Chemical Co. Ltd. Electrically conductive bonding films
JPH06104300A (ja) 1992-09-24 1994-04-15 Fujitsu Ltd ダイボンドテープ貼付けの装置及び方法
JPH06256733A (ja) 1992-10-01 1994-09-13 Toray Ind Inc 耐熱性接着材料
JP3367074B2 (ja) 1992-10-28 2003-01-14 日立化成工業株式会社 導電性ペースト組成物
JPH06151478A (ja) 1992-11-12 1994-05-31 Hitachi Ltd 樹脂封止型半導体装置
JP3048300B2 (ja) 1992-12-04 2000-06-05 三井化学株式会社 接着性絶縁テープおよびそれを用いた半導体装置
JPH06204264A (ja) * 1992-12-28 1994-07-22 Sumitomo Bakelite Co Ltd 樹脂封止型半導体装置
JP2732020B2 (ja) 1993-10-22 1998-03-25 株式会社巴川製紙所 電子部品用接着テープおよび液状接着剤
JP3682982B2 (ja) 1993-02-22 2005-08-17 日立化成工業株式会社 複合接着シ−トの製造法
JP2964823B2 (ja) 1993-03-16 1999-10-18 日立化成工業株式会社 接着フィルム、その製造法、接着法、接着フィルム付き支持部材及び半導体装置
US5372080A (en) * 1993-03-22 1994-12-13 Sewell; Andrew W. Motorized sail tensioner for windsurfing
US6046072A (en) 1993-03-29 2000-04-04 Hitachi Chemical Company, Ltd. Process for fabricating a crack resistant resin encapsulated semiconductor chip package
SG44732A1 (en) * 1993-03-29 1997-12-19 Hitachi Chemical Co Ltd Heat-resistant adhesive
US6372080B1 (en) 1993-03-29 2002-04-16 Hitachi Chemical Company, Ltd Process for fabricating a crack resistant resin encapsulated semiconductor chip package
JP2720753B2 (ja) 1993-05-17 1998-03-04 日立電線株式会社 フィルム貼り付け方法
GB2277894B (en) 1993-05-14 1996-04-03 Hitachi Cable Method and apparatus for sticking an insulating film to a lead frame
JP2923170B2 (ja) 1993-05-26 1999-07-26 日立電線株式会社 打抜き性に優れたフィルム及びこれを用いたリードフレーム
JP2695598B2 (ja) 1993-06-30 1997-12-24 住友ベークライト株式会社 ダイボンディング材
JPH0790244A (ja) 1993-09-20 1995-04-04 Toshiba Chem Corp 導電性接着シート
JPH0790239A (ja) 1993-09-27 1995-04-04 Sumitomo Bakelite Co Ltd 導電性樹脂ペースト
US5360942A (en) 1993-11-16 1994-11-01 Olin Corporation Multi-chip electronic package module utilizing an adhesive sheet
US5827908A (en) 1994-01-26 1998-10-27 Shin-Etsu Chemical Co., Ltd. Naphthalene and or biphenyl skeleton containing epoxy resin composition
JP3524141B2 (ja) * 1994-03-25 2004-05-10 株式会社東芝 半導体装置及びその製造方法
JP3215014B2 (ja) 1994-10-31 2001-10-02 日立化成工業株式会社 フィルム状有機ダイボンディング材のラミネ−ト方法、ダイボンディング方法、ラミネ−ト装置、ダイボンディング装置、半導体装置および半導体装置の製造法
JP3751054B2 (ja) * 1994-11-18 2006-03-01 宇部興産株式会社 電子部品用接着剤
US5700398A (en) 1994-12-14 1997-12-23 International Business Machines Corporation Composition containing a polymer and conductive filler and use thereof
WO1996021693A1 (en) * 1995-01-11 1996-07-18 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Novel heat-fusible copolymer, and powder, film, laminated heat insulator, electronic module, and capacitor produced from said copolymer, and process for producing the same
US6717242B2 (en) * 1995-07-06 2004-04-06 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
TW310481B (ko) * 1995-07-06 1997-07-11 Hitachi Chemical Co Ltd
JP3117966B2 (ja) 1995-07-06 2000-12-18 日立化成工業株式会社 半導体装置の製造方法
US6099678A (en) * 1995-12-26 2000-08-08 Hitachi Chemical Company Ltd. Laminating method of film-shaped organic die-bonding material, die-bonding method, laminating machine and die-bonding apparatus, semiconductor device, and fabrication process of semiconductor device
US6201945B1 (en) 1998-01-08 2001-03-13 Xerox Corporation Polyimide and doped metal oxide fuser components
US5989459A (en) 1999-03-09 1999-11-23 Johnson Matthey, Inc. Compliant and crosslinkable thermal interface materials
JP3316484B2 (ja) 1999-05-27 2002-08-19 三洋電機株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406124A (en) * 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape

Also Published As

Publication number Publication date
US20030160337A1 (en) 2003-08-28
MY135104A (en) 2008-02-29
US20080290529A1 (en) 2008-11-27
JP2000200794A (ja) 2000-07-18
JP2000200793A (ja) 2000-07-18
US7781896B2 (en) 2010-08-24
KR19990028267A (ko) 1999-04-15
EP0837498A4 (en) 1999-05-06
EP1235276A1 (en) 2002-08-28
EP0837498A1 (en) 1998-04-22
US6855579B2 (en) 2005-02-15
EP1032036A2 (en) 2000-08-30
WO1997002595A1 (fr) 1997-01-23
MY135107A (en) 2008-02-29
US7387914B2 (en) 2008-06-17
JP3117972B2 (ja) 2000-12-18
US20060180903A1 (en) 2006-08-17
JP3117971B2 (ja) 2000-12-18
AU6319596A (en) 1997-02-05
US7057265B2 (en) 2006-06-06
US20040253770A1 (en) 2004-12-16
US7078094B2 (en) 2006-07-18
US20010016384A1 (en) 2001-08-23
KR100328899B1 (ko) 2002-03-15
EP1308996A2 (en) 2003-05-07
MY131253A (en) 2007-07-31
EP1308996A3 (en) 2003-05-14
MY135220A (en) 2008-02-29
KR100328898B1 (ko) 2002-06-20
MY130455A (en) 2007-06-29
EP1032036A3 (en) 2000-11-22
TW310481B (ko) 1997-07-11

Similar Documents

Publication Publication Date Title
KR100366009B1 (ko) 반도체 장치 및 그 제조 방법과, 다이본딩재
KR970008355B1 (ko) 수지밀봉형 반도체장치
EP1918341A1 (en) Adhesive film and semiconductor device using same
JPH10330724A (ja) 耐熱接着剤、耐熱接着剤層付き半導体チップ、耐熱接着剤層付きリードフレーム、耐熱接着剤層付きフィルム及び半導体装置
WO2005105943A1 (ja) ダイボンディング用樹脂ペースト
KR100621939B1 (ko) 접착성 수지 및 이를 사용한 필름상 접착제
JPH06264035A (ja) 接着フィルム、その製造法及び接着法
US7012320B2 (en) Semiconductor device and process for fabrication thereof
JP3055388B2 (ja) 接着フィルム
JP3482946B2 (ja) 接着フィルム及び半導体装置
JP3117966B2 (ja) 半導体装置の製造方法
JP3048300B2 (ja) 接着性絶縁テープおよびそれを用いた半導体装置
JP3023994B2 (ja) 半導体装置及びその製造法
JP2007284671A (ja) 接着フィルム
JP3570202B2 (ja) 接着フィルム、その製造法、接着フィルム付き支持部材及び半導体装置
JP4534410B2 (ja) 接着フィルム及びこれを用いた半導体装置
JPH08302299A (ja) 転写用シートおよびそれを用いた半導体装置の製法
JP2005105251A (ja) ダイボンディング用樹脂ペースト
JPH10183096A (ja) 接着剤、これを用いた半導体装置及びその製造法
JPH08298300A (ja) 半導体装置およびその製法
JPH08316252A (ja) 半導体装置
JPH0959589A (ja) ダイボンド材および半導体装置
JP2004048065A (ja) 半導体素子付き支持部材

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee