JP3916398B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3916398B2 JP3916398B2 JP2000562946A JP2000562946A JP3916398B2 JP 3916398 B2 JP3916398 B2 JP 3916398B2 JP 2000562946 A JP2000562946 A JP 2000562946A JP 2000562946 A JP2000562946 A JP 2000562946A JP 3916398 B2 JP3916398 B2 JP 3916398B2
- Authority
- JP
- Japan
- Prior art keywords
- organic insulating
- sealing material
- semiconductor element
- temperature
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 127
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000003566 sealing material Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 60
- 239000000853 adhesive Substances 0.000 claims description 52
- 230000001070 adhesive effect Effects 0.000 claims description 52
- 238000000465 moulding Methods 0.000 claims description 31
- 238000010521 absorption reaction Methods 0.000 claims description 26
- 229920006395 saturated elastomer Polymers 0.000 claims description 15
- 230000009477 glass transition Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 239000008393 encapsulating agent Substances 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 7
- 238000005452 bending Methods 0.000 claims description 5
- 239000000565 sealant Substances 0.000 claims 2
- 239000012790 adhesive layer Substances 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000011800 void material Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000005357 flat glass Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical group C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000013001 point bending Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000011417 postcuring Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【発明の属する技術分野】
本発明は、表面実装型の半導体装置と、その製造方法とに関する。
【0002】
【従来の技術】
近年、半導体の動向としては高密度実装化が進んでおり、これに伴い半導体装置はピン挿入型から表面実装型のパッケージに主流が移っている。また、半導体の集積度が向上するに従い、パッケージの入出力端子数が増加している。
【0003】
これまで、表面実装型の代表的な半導体装置として、金属リードフレームに半導体素子を搭載し、金線ワイヤーボンディングした後に全体を封止し、外部リードを切断・成形して封止部側面より出す構造、例えばQFP(Quad Flat Package)等が使用されてきた。しかし、これを多端子化するには、端子ピッチを縮小する必要があり、0.5mmピッチ以下の領域では、半導体装置を搭載するマザーボードとの接続に高度な技術が必要となる。このため、外面素子をアレイ状に配したOMPAC(Over-Molded Pad Grid Carrier)方式のBGA(Ball Grid Array)が開発され、実用化が進められている。
【0004】
このBGAは、前記のQFPよりも、単位面積あたりの外部端子を多く配置することができ、マザーボード上への面付け実装が容易であり、かつ小型化が容易になる。
【0005】
このOMPAC方式のBGA(以下単にBGAと称す)の一例を図2に示す。まず、半導体素子1は半導体素子搭載用基板14の上に接着材3などを用いて固定され、半導体素子1上の端子は半導体素子搭載用基板上の金メッキ端子7と金ワイヤ8によって電気接続され、更に半導体素子1は有機絶縁封止材5によって封止されている。絶縁ベース基材2上には半導体素子電極と電気的に接続される金属配線パターンが組み込まれている。この金属配線パターンは、電気信号伝達のための微細配線パターン6で構成されている。これらは、絶縁ベース基材中を通し、半導体素子搭載側の裏面の外部接続端子9と接続されている。また、多くの場合、微細配線パターン6及び絶縁ベース基材2は、ワイヤボンディングのための金メッキ端子7配列領域及び外部接続端子9を除いて絶縁保護レジスト4で覆われている。一方、基板にははんだボール10をアレイ状に配置した外部端子が形成されている。
【0006】
BGA装置において、半導体素子1、微細配線パターン6、金ワイヤ8、金メッキ端子7、はんだボール10を除いた、BGA全体容積の大部分を占める各部材は有機材料であるため、装置の保存中に各部材は吸湿する。このため、はんだ付け実装時に例えば図2に示すように半導体素子1と接着材3とのすき間13で吸湿水分が蒸気となり、半導体搭載用基板中の絶縁保護レジスト4内部、または絶縁保護レジスト4と有機絶縁封止材5との界面(絶縁保護レジスト4を配置していない場合は絶縁ベース基材と有機絶縁封止材5の界面)でクラックまたは剥離11が発生する。そして、図2に示すようにこのクラックまたは剥離11がワイヤボンディングの金メッキ端子7まで至ると、最悪の場合には電気的な接続不良を起こすことがある。
【発明が解決しようとする課題】
【0007】
本発明は、はんだ付け実装時のクラック発生を低減し電気的接続信頼性を高める半導体装置を提供するものである。
【課題を解決するための手段】
【0008】
本発明の半導体装置は、
(A)絶縁ベース基材上に半導体素子電極と電気的に接続される所定の配線パターンが形成された半導体素子搭載用基板、
(B)前記半導体素子搭載用基板に接着材を介して接着され、前記配線パターンと電気的に接続された半導体素子、
(C)前記半導体素子の少なくとも電極部を封止する有機絶縁封止材
を備え、
(D)前記接着材は、示差走査熱量計(DSC)を用いて10℃/分の測定において、発熱反応の硬化開始温度(Th)が130℃以下であることを特徴とする。
【0009】
本発明の半導体装置では、半導体素子搭載用基板(A)として、絶縁ベース基材上に半導体素子電極と電気的に接続される所定の配線パターンが形成され、前記配線パターンが形成された面の裏面に形成された前記配線パターンと導通する外部接続端子を備えた半導体素子搭載用基板を用い、有機絶縁封止材(C)が前記半導体素子全体を封止するようにする(すなわち、半導体素子表面が露出しないようにする)ことができる。
【0010】
また、接着材(D)の30℃、85%RHにおける飽和吸湿率は0.18wt%以下であることが好ましい。
【0011】
さらに、本発明では、
(1)絶縁ベース基材上に配線パターンが形成された半導体素子搭載用基板の表面に、接着材を介して半導体素子を接着し、該半導体素子の電極と前記配線パターンとを電気的に接続する工程と、
(2)前記半導体素子の少なくとも電極部を有機絶縁封止材で封止する工程とを備え、
前記接着材として、示差走査熱量計を用い温度上昇率を10℃/分として測定した発熱反応の硬化開始温度が130℃以下である接着材を用いる半導体装置の製造方法が提供される。
【0012】
なお、前述のように、外部端子であるはんだボール10を半導体搭載用基板の表面から取り出す構造の半導体装置(図2)では、容易に多ピン化が図れるという利点がある。しかしその反面、半導体装置の形状が片面封止構造であること、半導体素子搭載用基板と有機絶縁封止材5との物性値の大きな差異などが原因で、成形温度から室温まで冷却した時、またはリフロー温度まで昇温させた時、半導体装置中心部を起点とし、反り変形が生じやすいという問題がある。
【0013】
このため、半導体搭載用基板に同一面となるように配置した複数のはんだボール10が、半導体装置の反り変形に伴って同一面に配置されず、場所によって高低差が生じる状態になる。これを、パッケージ動作検査工程で試験を行った時、コネクタ接続に支障をきたし、十分な検査を行えないなどの不具合が発生することがある。また、半導体装置を実装基板に表面実装した時、最悪の場合ボールの一部が対応する配線層に完全に接続されず、接続部の信頼性を低下させることがある。
【0014】
そこで、本発明では、有機絶縁封止材として、成形温度と室温との間にガラス転移温度を有し、半導体素子搭載用基板の線膨張係数と、このガラス転移温度以下における有機絶縁封止材の線膨張係数との差が0.6×10−5/℃以上であり、当該有機絶縁封止材の成形時における硬化収縮率が0.11%以下であるものを用いることが好ましい。
【0015】
このようにすれば、はんだ付け実装時のクラック発生を低減するとともに、半導体装置の反り変形の発生を防止して、電気的接続信頼性を高めることができる。
【0016】
なお、有機絶縁封止材の85℃、85%RHにおける飽和吸湿率は0.36wt%以下であることが望ましい。また、有機絶縁封止材の成形温度における曲げ弾性率は4.0GPa以下であることが望ましい。
【発明の実施の形態】
【0017】
はんだ付け実装時にクラックまたは剥離が発生する状況を詳細に検討したところ、その主原因は半導体搭載用基板裏面及び有機絶縁封止材から吸湿・拡散した水分であり、この水分が接着材層のボイドに容易に蓄積され、これによってクラックまたは剥離が発生しやすくなることが見出された。
【0018】
図3(a)〜図3(d)に、半導体搭載用基板上に半導体素子1を搭載する半導体装置作製工程を示す。
【0019】
図3(a)に示すように、処理対象の半導体搭載用基板14は、放置されている間に大気中から水分12を吸湿する。この基板14に接着材3を介して半導体素子1を接着し(図3(b))、この接着材3を硬化させるために当該工程中の装置を昇温加熱すると、図3(c)に示すように、半導体搭載用基板表面から吸湿された水分12が気化する。この水分12は、接着材硬化開始前に接着材3層に浸入すると、その結果として図3(d)に示すように接着材3層内にボイド13が多数形成される。
【0020】
このようにして接着材3層内にボイド13が形成されたものをそのまま用いて半導体装置を作製すると、半導体搭載用基板裏面及び有機絶縁封止材5から別途吸湿・拡散した水分が、この接着材3層のボイド13に容易に蓄積されてしまう。その結果、図2に示したようにクラックまたは剥離11が発生しやすくなる。本発明は、この新たな知見に基づくものである。
【0021】
なお、図3(a)は半導体搭載用基板14を大気中に放置している間に、基板14が大気中から水分12を吸湿している様子を示す説明図であり、図3(b)は半導体搭載用基板14に接着材3を介して半導体素子1を搭載した断面図であり、図3(c)は図3(b)に示した素子搭載済み基板をオーブン中で加熱している間に、半導体搭載用基板14表面から水分が気化して接着材3層へ浸入していることを示す説明図であり、図3(d)は図3(c)に示した加熱工程が終了した後、接着材3層にボイド13が形成されたことを示す断面図である。
【0022】
上述のように、半導体搭載用基板14に吸湿された水分が、接着材3層にボイド13が形成される原因となる。そこで、一般的に使用されている半導体搭載用基板14の吸湿率の、30℃、60%RH雰囲気下での値を表1に示す。ここで、例として用いた半導体搭載用基板14は、エポキシ樹脂とガラス布とで構成された絶縁ベース基材の両面に微細配線パターンを施し、更にその上面を絶縁保護レジストで被覆したものである。
【0023】
表1から、BGAに使用される半導体搭載用基板は急速に吸湿を開始し、約数時間程で吸湿率が0.1wt%を越えることが分かる。この状態で従来の金属フレーム半導体装置(QFP等)と同様の手法で接着材を塗布して加熱・硬化させた場合、上述のメカニズムにより、大気中の水分を吸湿した半導体搭載用基板の表面からこの水分が気化して接着材層に浸入し、ボイドを多数発生する恐れがある。
【0024】
【表1】
【0025】
そこで、本発明は、接着材の硬化開始温度を便宜設定することにより、半導体搭載用基板表面から気化した水分が接着材層に進入する以前に接着材を低温硬化させ、接着材層のボイド発生を防ぐことができるようにした。すなわち、本発明では、接着材として、示差走査熱量計(DSC)を用いて温度上昇率を10℃/分とした測定において、発熱反応の硬化開始温度(Th)が130℃以下のものを使用する。
【0026】
ここで、硬化開始温度(Th)とは、図4に示したように、DSC温度−熱流量曲線の反応領域箇所における、極大熱流量に達する直前の急激な立ち上がり曲線の起点温度を表しており、この温度に達した時点から接着材は急激に反応硬化を開始する。また、Thを130℃以下とすると、ボイド低減効果が得られるだけでなく、短時間硬化性にも優れるため、生産効率向上においても非常に有効である。
【0027】
なお、本願発明において用いられる接着材の種類は、上述の硬化特性を有するものであれば、特に限定されるものではないが、接着材中の溶剤揮発によるボイド発生を抑制するため、接着材はベース樹脂の粘度が低く無溶剤型であるものが望ましい。
【0028】
ベース樹脂としては、例えばアクリル系樹脂が使用できる。
【0029】
さらに、半導体装置作製後における接着材層内の水分蓄積量を抑制するため、接着材として、30℃、85%RH条件下における飽和吸湿率が0.18wt%以下であるものを用いることが望ましい。
【0030】
ここで、接着材の飽和吸湿率とは、図5に示すように縦18mm×横18mm×高さ0.2mmの表面が平坦な2枚の板ガラス51の間に測定対象の接着材52を挟み、縦3mm×横3mm×高さ0.03mmのアルミ箔4枚をスペーサ53として用いて測定した。なお、図5は、見やすくするため、高さ方向の縮尺を任意に変更している。
まず、板ガラス51とアルミ箔(スペーサ53)との質量を0.01mgの桁まで正確に測り、次に、2枚の板ガラス51の間に50〜60mgの接着材52をスペーサ53とともに挟み180℃で1時間硬化させた試験片50の質量を、0.01mgの桁まで正確に測り、その後30℃、85%RHの雰囲気中で、その質量がほとんど変化しなくなる3000時間後まで放置して吸湿させ、吸湿後の試験片50の質量を0.01mgの桁まで正確に測定して、下記式(1)によって算出した値SAである。
【0031】
SA=
{(V2−V1−V0)/(V1−V0)}×100
…(1)
SA:接着材の飽和吸湿率
V0:板ガラス、アルミ箔の質量
V1:吸湿前の試験片の質量
V2:吸湿後の試験片の質量
【0032】
接着材としては、リフロー時に発生する水分の気化膨張による接着材と半導体素子裏面又は半導体搭載用基板界面との剥離を防止する意味で、接着力ができるだけ大きいものがよく、特に吸湿の影響により接着力が大きく低下しないものが望ましい。
【0033】
なお、本願発明者らは、さらに半導体装置に反り変形が発生する状況を詳細に検討し、有機絶縁封止材5として特定の特性を有するものを使用することにより、反り変形を低減させることができることを見いだした。この反り変形の低減効果について、つぎに説明する。
【0034】
まず、BGAの反り変形発生メカニズムを明確にするため、図6に有機絶縁封止材の成形温度から室温までの収縮曲線の例を示す。有機絶縁封止材を金型内で加熱して硬化させ、離型して放冷する場合、有機絶縁封止材は、まず、成形温度にて硬化反応を起こす。この時、その硬化反応に起因した収縮(以下、これを硬化収縮aと称する)が発生する。次に、金型から成形品を離型して室温まで放置する際に、有機絶縁封止材の線膨張に基づいた収縮(以下、これを熱収縮bと称する)が発生する。この硬化収縮aと熱収縮bとを足し合わせた収縮が、有機絶縁封止材の全収縮cとなる。
【0035】
ここで、BGAのような片面封止構造の半導体装置に有機絶縁封止材を成形し、有機絶縁封止材の全収縮cとこれに接する半導体素子及び半導体素子搭載用基板の線膨張係数との間に大きな差異がある場合、半導体装置内部に残留応力が発生し、半導体装置全体に反り変形が生じる。
【0036】
一般に、積層構造体の反り変形は、構造体内部に残留応力が蓄積した結果発生することから、反り変形の低減には半導体装置内部の残留応力を緩和することが有効となる。また、残留応力の緩和には、構成部材の弾性率を下げることが有効と考えられるが、その中でも有機絶縁封止材が、室温から成形温度までの温度範囲で粘弾性挙動による広域な弾性率の低下を有していること、すなわちこの温度範囲にガラス転移温度を有していることが有効である。このようにすれば、パッケージ成形後に室温まで冷却する過程や、はんだリフロー工程で室温から昇温する過程での温度に、有機絶縁封止材の弾性率が大幅に低下する温度領域が含まれることになることから、装置内に発生する残留応力を緩和して反り変形の発生を効果的に低減することができる。
【0037】
そこで、本発明では、有機絶縁封止材として、室温から成形温度までの温度範囲にガラス転移温度を有するものを適宜用いることが望ましい。このようにすれば、半導体装置レベルでの反り変形を低減することができるからである。なお、この低下した弾性率の下限値は、室温時の弾性率の約1/10以下であることが望ましい。成形温度は、170〜180℃の範囲にあることが望ましいが、有機絶縁封止材の成形特性を損なわない温度範囲であれば、特にこの限りではない。
【0038】
また、半導体搭載用基板と有機絶縁封止材との熱収縮差が特定の範囲になるように、基板および封止材を適宜組み合わせることにより、残留応力を緩和して半導体装置レベルでの反り変形を小さくすることができる。
【0039】
本発明者らは、鋭意検討した結果、有機絶縁封止材の内壁側に搭載されている半導体素子の影響、及び有機絶縁封止材の熱収縮と硬化収縮とを合わせた全収縮量を考慮すると、有機絶縁封止材のガラス転移温度以下における半導体搭載用基板と有機絶縁封止材の線膨張係数との差を0.6×10-5/℃以上とすることが望ましいことを見出した。このようにすることにより、成形温度から室温まで冷却する際の反り変形量を効果的に低減することができる。
【0040】
また、本発明者らは、成形時の硬化収縮量が特定の値である有機絶縁封止材を用いることにより、半導体装置レベルでの反り変形を小さくできることを見出した。そこで、本発明では、硬化収縮率が0.11%以下の有機絶縁封止材を用いることが望ましい。
【0041】
適切な硬化収縮量の封止材は、成形温度から室温まで冷却した際に生ずる反り変形に対して有機絶縁封止材の全収縮量が適切にするだけでなく、はんだリフロー時にはんだが溶融し始める温度(一般に成形温度付近の約170〜180℃)における反り変形を極力小さくすることで実装基板との接続信頼性を高めることにも寄与する。
【0042】
ここで、硬化収縮率は、縦60.1mm×横6mm×高さ1.5mmの単一部材で構成された試験片を成形し、まず成形温度における縦方向の金型キャビティ寸法と、成形直後における室温での縦方向の試験片寸法を精密ノギスで0.01mmの桁まで正確に測定して、下記式(2)によって全体の成形収縮率dLを算出した後、この値dLから別途測定した成形温度から室温までの熱収縮率dTを下記式(3)により差し引いて算出した値dPである。
【0043】
dL=(L0−L)/L0 …(2)
dL:全体の成形収縮率
L0:成形温度における金型キャビティ寸法
L:室温における試験片寸法
【0044】
dP=dL−dT …(3)
dP:硬化収縮率
dL:全体の成形収縮率
dT:熱収縮率
【0045】
また、本発明では、有機絶縁封止材からの接着材層への水分拡散量を抑制するため、85℃、85%RHにおける飽和吸湿率が0.36wt%以下の有機絶縁封止材を用いることが望ましい。
【0046】
ここで、有機絶縁封止材の飽和吸湿率とは、直径50mm、厚さ3mmの単一部材で構成された円板(JIS−K6911に準ずる)を、前処理として120℃2時間の乾燥処理した後、質量を1mgの桁まで正確に測り、その後85℃、85%RHの雰囲気中にその重量が変化しなくなる3000時間後まで放置して吸湿させ、吸湿後の質量を1mgの桁まで正確に測定し、下記式(4)によって算出した値SMである。
【0047】
SM={(W2−W1)/W1}×100…(4)
SM:有機絶縁封止材の飽和吸湿率
W1:吸湿前の試験片の質量
W2:吸湿後の試験片の質量
【0048】
また、はんだリフロー工程中で、実装基板との接続時における半導体装置内部の残留応力を更に緩和して反り変形を低減させるには、はんだが溶融し始める温度、すなわち成形温度付近における有機絶縁封止材の曲げ弾性率が4.0GPa以下であることが望ましい。ここで、曲げ弾性率は、縦70mm×横10mm×高さ3mmの単一部材で構成された試験片(JIS−K−6911に準ずる)について3点曲げ試験を行い、下記式(5)によって算出した値である。
【0049】
E=(I・ΔP)/(4wh・Δy) …(5)
E:曲げ弾性率 I:スパン
ΔP:荷重 w:試験片の横長さ
Δy:変位 h:試験片の高さ
【0050】
有機絶縁封止材のベース樹脂としては、成形温度から室温までの温度範囲で特に大きな粘弾性特性の効果が得られる点から、ビフェニル骨格を有するエポキシ樹脂を主成分としたものが望ましい。また、有機絶縁封止材中には硬化収縮率を低減する目的で、硬化後の自由体積変化を減少できるような剛直な骨格を有するものを配合したほうが望ましい。有機絶縁封止材中に配合する充填剤の量は、熱収縮率及び吸湿率を抑制するという点から80容量%以上とすることが望ましい。
【0051】
絶縁ベース基材としては、例えば有機質絶縁基材が使用でき、ガラス布等の強化材にエポキシ樹脂、ポリイミド、フェノール樹脂等の合成樹脂を含浸した複合材料系の他に、TAB(Tape Automated Bonding)テープ材のような合成樹脂フィルム等も使用できる。絶縁ベース基材には、接着材硬化過程における接着材層へのボイド誘発を抑制し、さらに、半導体装置作製後にこの部材からの接着材層へ水分が拡散するのを抑制するために、できるだけ吸湿率の低いものを用いることが望ましい。
【実施例】
【0052】
以下、本発明の実施例を具体的に説明するが、本発明はこれに限定されるものではない。
【0053】
<実験例1>
図1に示す、絶縁ベース基材2(ガラス布−エポキシ樹脂積層板、日立化成工業(株)製、商品名E−679)上に微細配線パターン6を形成し、半導体素子搭載側の金メッキ端子7及び反対側の外部接続端子9を除いた面に絶縁保護レジスト4(太陽インキ(株)製、商品名PSR4000AUS5)を塗布した外形が縦26.2mm×横26.2mm×厚さ0.6mmの半導体素子搭載用基板を120℃で2時間乾燥させ、30℃、60%RHの雰囲気下で5時間放置した後、縦9mm×横9mm×厚さ0.51mmの半導体素子1を、接着材3(日立化成工業(株)製、商品名EN−X50)を塗布して搭載し、クリーンオーブン中で室温から180℃まで一定昇温速度で1時間加熱した後、更に180℃の一定温度で1時間加熱した。
【0054】
その後、直径30μmの金ワイヤ8によりワイヤボンド部と半導体素子の電極とをワイヤボンディングした。次に、有機絶縁封止材5(日立化成工業(株)製、商品名CEL−X9600)を用いて、175℃、90秒、6.9MPaの条件で半導体素子搭載面をトランスファ成形で封止した後、175℃、5時間の条件で後硬化させ、BGA半導体装置を得た。
【0055】
<実験例2>
他の接着材(日立化成工業(株)製、商品名EN−X52)を用いた以外は、実験例1と同様にしてBGA半導体装置を得た。
【0056】
<実験例3>
有機絶縁封止材として日立化成工業(株)製CEL−9000(商品名)を用いた以外は、実験例1と同様にしてBGA半導体装置を得た。本実験例では、半導体素子搭載用基板の線膨張係数と、ガラス転移温度以下における有機絶縁封止材の線膨張係数との差が0.6×10−5/℃未満である。
【0057】
<実験例4>
有機絶縁封止材として、日立化成工業(株)製CEL−7700SX(商品名)を用いた以外は、実験例1と同様にしてBGA半導体装置を得た。本実験例で用いた封止材の成形時における硬化収縮率は0.11%より大きく、かつ、85℃、85%RHの飽和吸湿率が0.36wt%より大きい。
【0058】
<実験例5>
有機絶縁封止材として、日立化成工業(株)製CEL−1731NP(商品名)を用いた以外は、実験例1と同様にしてBGA半導体装置を得た。本実験例で用いた封止材は、成形温度以上にガラス転移温度を有し、半導体搭載用基板の線膨張係数とガラス転移温度以下における有機絶縁封止材の線膨張係数との差が0.6×10−5/℃未満であり、封止材の成形温度における曲げ弾性率は4.0GPaより大きく、85℃、85%RHにおける封止材の飽和吸湿率は0.36wt%より大きい。
【0059】
<実験例6>
接着材として30℃、85%RHの飽和吸湿率が0.18wt%より高い接着材(日立化成工業(株)製、商品名EN−4570)を用いた以外は、実験例1と同様にしてBGA半導体装置を得た。
【0060】
<実験例7>
接着材として反応開始温度(Th)が130℃以上の接着材(日立化成工業(株)製、商品名EN−4500)を用いた以外は、実験例3と同様にしてBGA半導体装置を得た。
【0061】
各実験例の半導体装置の物性及び耐リフロークラック性、反り変形測定結果を、表2に示す。
【0062】
ここで、接着材の硬化開始温度(Th)は、示差走査熱量計(TAインスツルメント社製 商品名910型)を用い、温度上昇率を10℃/分として測定し、有機絶縁封止材のガラス転移温度は、熱機械分析装置(理学電機社製 商品名TMA−8141BS、TAS−100)を用いて測定した。
【0063】
耐リフロークラック性の評価と反り変形量の評価は以下のように行った。
(1)耐リフロークラック性:85℃、60%RHの条件で所定時間加湿後、赤外線リフロー炉で240℃、10秒間のリフロー処理を3回行い、半導体装置内部に発生した接着材層のボイド及びクラックまたは剥離を超音波探査装置により観察し、金メッキ端子領域までクラックまたは剥離が進展したものを不良品とした(不良品を分子に、試験数を分母に示した)。
(2)反り変形量:素子搭載後、はんだボール搭載前における半導体装置の裏面の対角線中央部を測定対象とし、室温領域では表面粗さ測定機により25℃での値を、また成形温度領域では非接触レーザ測定機により175℃での値を、それぞれ測定した。そして、最外の外部接続端子を基準とした変形量の最大値の平均値(サンプル数4)を反り変形量として示した。
【0064】
表2からわかるように、各実験例1〜5の半導体装置は、いずれも、接着材層にボイドが無発生しなかった。特に、実験例1〜3では、耐リフロークラック性が格段に向上した。これに対して、硬化開始温度(Th)の高い接着材を用いた実験例7では、接着材層にボイドが発生してしまった。
【0065】
また、適切な封止材を用いた実験例1,2では、接着材層にボイドが発生しなかったのみならず、25℃及び175℃の双方で、反り変形量を共に小さくすることができた。すなわち、これらの実験例では、有機絶縁封止材の吸湿率が低いことから耐リフロークラック性が高く、有機絶縁封止材のガラス転移温度、半導体搭載用基板との線膨張係数差、成形温度の曲げ弾性率、および、硬化収縮率が適切であることから、反り変形量が小さく、JEDEC(Joint Electron Device Engineering Council)で定められている±150μm以内という基準を満たす良好な半導体装置を得ることができた。
【0066】
【表2】
【発明の効果】
【0067】
上述のように、本発明によれば、はんだリフロー時のクラックを低減した半導体装置の提供が可能となる。また、反り変形の発生を防止できるOMPAC型BGAの半導体装置の提供が可能となる。よって、本発明の半導体装置を用いることで電気的接続不良が低減でき、その工業的価値は大である。
【図面の簡単な説明】
【図1】 本発明の半導体装置の構造を示す断面図である。
【図2】 リフロー時にクラックが発生したBGA半導体装置の断面図である。
【図3】 半導体搭載用基板に半導体素子を搭載する半導体装置作製工程を示す説明図である。
【図4】 示差走査熱量計(DSC)による温度と発熱量との関係を示すグラフであり、接着材の硬化挙動を表す。
【図5】 接着材の飽和吸湿率を測定するための試料の斜視図である。
【図6】 温度と有機絶縁封止材の収縮量との関係を示すグラフである。
Claims (4)
- 有機絶縁ベース基材上に配線パターンを備える半導体素子搭載用基板、
電極を備え、前記半導体素子搭載用基板に接着材を介して接着され、該電極と前記配線パターンとが電気的に接続された半導体素子、および、
少なくとも前記電極を封止する有機絶縁封止材
を備え、
前記接着材は、示差走査熱量計を用い温度上昇率を10℃/分として測定した発熱反応の硬化開始温度が130℃以下であり、
前記接着材の30℃、85%RHにおける飽和吸湿率が0.18wt%以下であり、
前記有機絶縁封止材の85℃、85%RHにおける飽和吸湿率が0.36wt%以下であり、
前記有機絶縁封止材は、成形温度と室温との間にガラス転移温度を有し、
前記半導体素子搭載用基板の線膨張係数と、前記ガラス転移温度以下における前記有機絶縁封止材の線膨張係数との差が0.6×10 ―5 /℃〜0.9×10 ―5 /℃であり、
前記有機絶縁封止材の成形時における硬化収縮率が0.11%以下である半導体装置。 - 前記半導体素子搭載用基板は、前記配線パターンが形成された面の裏面に、該配線パターンと導通する外部接続端子を備え、
前記有機絶縁封止材は、前記半導体素子表面が露出しないように封止する、請求項1記載の半導体装置。 - 前記有機絶縁封止材の成形温度における曲げ弾性率が4.0GPa以下である、請求項2記載の半導体装置。
- 有機絶縁ベース基材上に配線パターンが形成された半導体素子搭載用基板の表面に、接着材を介して半導体素子を接着し、該半導体素子の電極と前記配線パターンとを電気的に接続する工程、および、
前記半導体素子の少なくとも電極を有機絶縁封止材で封止する工程を備え、
前記接着材として、示差走査熱量計を用い温度上昇率を10℃/分として測定した発熱反応の硬化開始温度が130℃以下であり、30℃、85%RHにおける飽和吸湿率が0.18wt%以下であり、前記有機絶縁封止材の85℃、85%RHにおける飽和吸湿率が0.36wt%以下であり、前記有機絶縁封止材は、成形温度と室温との間にガラス転移温度を有し、前記半導体素子搭載用基板の線膨張係数と前記ガラス転移温度以下における前記有機絶縁封止材の線膨張係数との差が0.6×10 ―5 /℃〜0.9×10 ―5 /℃であり、前記有機絶縁封止材の成形時における硬化収縮率が0.11%以下である接着材を用いる半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21269798 | 1998-07-28 | ||
JP21269698 | 1998-07-28 | ||
PCT/JP1999/004016 WO2000007234A1 (en) | 1998-07-28 | 1999-07-27 | Semiconductor device and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3916398B2 true JP3916398B2 (ja) | 2007-05-16 |
Family
ID=26519371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000562946A Expired - Lifetime JP3916398B2 (ja) | 1998-07-28 | 1999-07-27 | 半導体装置及びその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6611064B1 (ja) |
EP (1) | EP1111667A4 (ja) |
JP (1) | JP3916398B2 (ja) |
KR (1) | KR100418013B1 (ja) |
AU (1) | AU4802199A (ja) |
TW (1) | TW430908B (ja) |
WO (1) | WO2000007234A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4752107B2 (ja) * | 2000-11-29 | 2011-08-17 | 日立化成工業株式会社 | 回路接続用フィルム状接着剤、回路端子の接続構造および回路端子の接続方法 |
JP2004311784A (ja) * | 2003-04-08 | 2004-11-04 | Fuji Xerox Co Ltd | 光検出装置、及びその実装方法 |
US20090273072A1 (en) * | 2005-03-31 | 2009-11-05 | Pioneer Corporation | Semiconductor device and method for manufacturing the same |
KR100764164B1 (ko) * | 2006-04-04 | 2007-10-09 | 엘지전자 주식회사 | 인쇄회로기판과 이를 사용한 패키지 및 이들의 제조방법 |
JP2009164500A (ja) * | 2008-01-10 | 2009-07-23 | Sumitomo Bakelite Co Ltd | 接着剤および半導体パッケージ |
JP5625431B2 (ja) * | 2009-03-31 | 2014-11-19 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
WO2012062343A1 (de) * | 2010-11-12 | 2012-05-18 | Ev Group E. Thallner Gmbh | Messeinrichtung und verfahren zur messung von schichtdicken und fehlstellen eines waferstapels |
US11688668B2 (en) * | 2019-12-31 | 2023-06-27 | At&S (China) Co. Ltd. | Component carrier with low shrinkage dielectric material |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3715589A (en) * | 1970-10-02 | 1973-02-06 | Matsushita Electric Ind Co Ltd | Electromagnetic radiation image displaying panel |
JPS57111034A (en) * | 1980-12-10 | 1982-07-10 | Hitachi Ltd | Semiconductor device and its manufacture |
JPH0796618B2 (ja) * | 1986-11-20 | 1995-10-18 | 新日鐵化学株式会社 | 低熱膨張性樹脂 |
JPH0721042B2 (ja) * | 1987-09-30 | 1995-03-08 | 三井石油化学工業株式会社 | 熱硬化性樹脂組成物 |
US5300459A (en) * | 1989-12-28 | 1994-04-05 | Sanken Electric Co., Ltd. | Method for reducing thermal stress in an encapsulated integrated circuit package |
US5173766A (en) * | 1990-06-25 | 1992-12-22 | Lsi Logic Corporation | Semiconductor device package and method of making such a package |
US5134462A (en) * | 1990-08-27 | 1992-07-28 | Motorola, Inc. | Flexible film chip carrier having a flexible film substrate and means for maintaining planarity of the substrate |
US5122858A (en) * | 1990-09-10 | 1992-06-16 | Olin Corporation | Lead frame having polymer coated surface portions |
US5250600A (en) * | 1992-05-28 | 1993-10-05 | Johnson Matthey Inc. | Low temperature flexible die attach adhesive and articles using same |
JPH06103707B2 (ja) * | 1991-12-26 | 1994-12-14 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体チップの交換方法 |
US5313365A (en) * | 1992-06-30 | 1994-05-17 | Motorola, Inc. | Encapsulated electronic package |
US5703405A (en) * | 1993-03-15 | 1997-12-30 | Motorola, Inc. | Integrated circuit chip formed from processing two opposing surfaces of a wafer |
WO1994024704A1 (en) * | 1993-04-12 | 1994-10-27 | Bolger Justin C | Area bonding conductive adhesive preforms |
US5767580A (en) * | 1993-04-30 | 1998-06-16 | Lsi Logic Corporation | Systems having shaped, self-aligning micro-bump structures |
KR0171438B1 (ko) * | 1993-09-29 | 1999-10-15 | 모리시따 요오이찌 | 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판 |
US5734201A (en) * | 1993-11-09 | 1998-03-31 | Motorola, Inc. | Low profile semiconductor device with like-sized chip and mounting substrate |
US5473512A (en) * | 1993-12-16 | 1995-12-05 | At&T Corp. | Electronic device package having electronic device boonded, at a localized region thereof, to circuit board |
US5504374A (en) * | 1994-02-14 | 1996-04-02 | Lsi Logic Corporation | Microcircuit package assembly utilizing large size die and low temperature curing organic die attach material |
JPH07247364A (ja) * | 1994-03-10 | 1995-09-26 | Toyota Central Res & Dev Lab Inc | オリゴマー分解性高分子、その製造方法、回収方法及び再生方法 |
JP3200280B2 (ja) * | 1994-03-30 | 2001-08-20 | シャープ株式会社 | 半導体装置の製造方法 |
FR2723257B1 (fr) * | 1994-07-26 | 1997-01-24 | Sgs Thomson Microelectronics | Boitier bga de circuit integre |
JP3406073B2 (ja) | 1994-08-12 | 2003-05-12 | 日立化成工業株式会社 | 樹脂封止型半導体装置 |
US5508556A (en) * | 1994-09-02 | 1996-04-16 | Motorola, Inc. | Leaded semiconductor device having accessible power supply pad terminals |
US5741446A (en) * | 1995-05-26 | 1998-04-21 | Mitsubishi Engineering-Plastics Corp. | Method of producing a molded article using a mold assembly with an insert block |
TW310481B (ja) * | 1995-07-06 | 1997-07-11 | Hitachi Chemical Co Ltd | |
US6717242B2 (en) * | 1995-07-06 | 2004-04-06 | Hitachi Chemical Company, Ltd. | Semiconductor device and process for fabrication thereof |
US6242802B1 (en) * | 1995-07-17 | 2001-06-05 | Motorola, Inc. | Moisture enhanced ball grid array package |
TW334469B (en) * | 1995-08-04 | 1998-06-21 | Doconitele Silicon Kk | Curable organosiloxane compositions and semiconductor devices |
JP3377660B2 (ja) * | 1995-09-29 | 2003-02-17 | シャープ株式会社 | 加熱炉およびダイボンドペーストの硬化方法 |
US5773895A (en) * | 1996-04-03 | 1998-06-30 | Intel Corporation | Anchor provisions to prevent mold delamination in an overmolded plastic array package |
US5783866A (en) * | 1996-05-17 | 1998-07-21 | National Semiconductor Corporation | Low cost ball grid array device and method of manufacture thereof |
-
1999
- 1999-07-27 JP JP2000562946A patent/JP3916398B2/ja not_active Expired - Lifetime
- 1999-07-27 AU AU48021/99A patent/AU4802199A/en not_active Abandoned
- 1999-07-27 WO PCT/JP1999/004016 patent/WO2000007234A1/ja not_active Application Discontinuation
- 1999-07-27 EP EP99931560A patent/EP1111667A4/en not_active Withdrawn
- 1999-07-27 KR KR10-2001-7001186A patent/KR100418013B1/ko not_active IP Right Cessation
- 1999-07-27 US US09/744,577 patent/US6611064B1/en not_active Expired - Fee Related
- 1999-07-28 TW TW088112815A patent/TW430908B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW430908B (en) | 2001-04-21 |
EP1111667A4 (en) | 2005-06-22 |
WO2000007234A1 (en) | 2000-02-10 |
KR100418013B1 (ko) | 2004-02-14 |
AU4802199A (en) | 2000-02-21 |
EP1111667A1 (en) | 2001-06-27 |
US6611064B1 (en) | 2003-08-26 |
KR20010071046A (ko) | 2001-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5847165B2 (ja) | 半導体装置 | |
US7683266B2 (en) | Circuit board and circuit apparatus using the same | |
US6198165B1 (en) | Semiconductor device | |
KR19990087129A (ko) | 반도체 장치 및 이의 제조방법 | |
KR100685160B1 (ko) | 반도체 디바이스에 몰딩 화합물의 접착을 강화하기 위한코팅 | |
Yin et al. | The effect of reflow process on the contact resistance and reliability of anisotropic conductive film interconnection for flip chip on flex applications | |
EP1096565B1 (en) | Sealed-by-resin type semiconductor device and liquid crystal display module including the same | |
JP3916398B2 (ja) | 半導体装置及びその製造方法 | |
JPH10242333A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5146678B2 (ja) | 半導体装置の製造方法 | |
KR100913686B1 (ko) | 이방성 전기 전도성 접착 필름, 이의 제조방법 및 이를 포함하는 반도체 장치 | |
JP3702877B2 (ja) | 樹脂封止型半導体装置、これに用いるダイボンド材および封止材 | |
JP2006245076A (ja) | 半導体装置 | |
JP5433923B2 (ja) | スティフナ付き基板およびその製造方法 | |
JP4591362B2 (ja) | 電子装置の製造方法 | |
JP5163279B2 (ja) | 積層板の製造方法、積層板、回路板、半導体パッケージ用基板および半導体装置 | |
JPWO2007139101A1 (ja) | 電子部品の実装構造 | |
JP3120837B2 (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
JP3422243B2 (ja) | 樹脂フィルム | |
de Vries et al. | SMT-compatibility of adhesive flip chip on foil interconnections with 40-/spl mu/m pitch | |
JP4243077B2 (ja) | 半導体装置およびその製造方法 | |
JP4859541B2 (ja) | 接着部材および半導体装置 | |
Nakagawa et al. | High density packaging technology ultra thin package & new TAB package | |
JPH11284106A (ja) | 半導体装置 | |
JPH04186869A (ja) | 金属板ベース回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040929 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041018 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041105 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3916398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |