JPS5857730A - 半導体パツケ−ジの製造方法 - Google Patents

半導体パツケ−ジの製造方法

Info

Publication number
JPS5857730A
JPS5857730A JP15649481A JP15649481A JPS5857730A JP S5857730 A JPS5857730 A JP S5857730A JP 15649481 A JP15649481 A JP 15649481A JP 15649481 A JP15649481 A JP 15649481A JP S5857730 A JPS5857730 A JP S5857730A
Authority
JP
Japan
Prior art keywords
gold
film
layer
recess
gold paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15649481A
Other languages
English (en)
Other versions
JPH0249013B2 (ja
Inventor
Kozo Matsumura
松村　紘三
Minoru Takaochi
高落　実
Yukio Ogawa
小川　行雄
Eizo Ueda
上田　英三
Jinichi Matsunaga
松永　仁一
Kazutaka Nakayama
和尊 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Co Ltd
Nissha Printing Co Ltd
Original Assignee
Noritake Co Ltd
Nissha Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritake Co Ltd, Nissha Printing Co Ltd filed Critical Noritake Co Ltd
Priority to JP15649481A priority Critical patent/JPS5857730A/ja
Publication of JPS5857730A publication Critical patent/JPS5857730A/ja
Publication of JPH0249013B2 publication Critical patent/JPH0249013B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 るものであり、更に詳しくはセラミックパッケージの基
板の凹部に金膜を形成する方法において、金膜の厚さを
均一にし、容易に大量生産し得る方法を提供せんとする
ものである。
従来、半導体素子を搭載する半導体パッケージとしては
、セラミック基板に凹部を設は該凹部の底面に金膜を形
成したものがある。この金膜の形成方法としては■スク
リーン印刷によって金ペースト層を凹部底面に形成し、
焼成する方法、■滴下によって金ペースト層を形成する
方法があった。
しかしながら■の方法では、凹部への直接印刷が困難な
ため金ペースト層の膜厚が不均一になり易い。これは凹
部が深くなる程顕著である。又■の方法では凹部の側面
にも金ペーストが付着し易く、搭載後の半導体素子の回
路に悪影響を与えることが少なくない、又滴下量が一定
Ｐ−なりにくいため膜厚が不均一Ｒ−なる等の欠点があ
った。
本発明者らは以上のような従来法の諸欠点に鑑みて種々
研究考察した結果、本発明を完成するに至ったものであ
る。即ち本発明は、離型性を有する基体シート１上Ｉｃ
！＃着性を有する金ペースト層２を設けてなる転写材を
用いて、セラミック基板３上に設けられた凹部４の底面
に金ペースト層２を形成した後、焼成して全皮膜５を形
成することを特徴とする半導体パッケージの製造方法で
ある。
以下、本発明について更に詳しく説明する。
まず、本発明において用いる転写材について説明する（
第１図参照）。転写材は離型性を有する基体シート１お
よび接着性を有する金ペースト層２より構成される。離
型性を１有する基体シート１としては例えばポリエチレ
ンテレフタレート等のフィルムを使用する。必要に応じ
て該フィルムにメラミン樹脂を用いて離型処理を施した
り、フィルム上にワヮクスよりなる離型層或いはアクリ
シ樹脂よりなる剥離層を設けてもよい。
接着性を有する金ペースト層２は、金ベースト及び接着
剤を含む混合物により構成されるか又は金ペーストを主
成分とする層及び接着剤層が積層されて構成される。使
用する金ペーストは例えば金粉末２０〜９０重量％、ガ
ラス分及び無機物０．５１〜２０重量％、残部は有機物
でペースト状又は液状にしたものを用いる。金ペースト
層の作製に際しては、スクリーン印刷、グラビア印刷等
の印刷手段ｔこて離型性を有する基体シート１上に形成
する。
尚、接着剤としては感熱性警着剤を用いるのが好ましい
。
以上のような転写材を用いて金ペースト層２をセフミブ
ク基板６上に設けられた凹部４の底面に転写する（第２
図参照）。転写は前記転写材を金ペースト層２が凹部４
に位置するように載置し、しかる後、例えばゴム製の加
圧体８を加熱したものを用いて／ＪＩ＃加圧し、金ペー
スト層２のみを凹部４の底面に転写せしめる。このとき
の加熱は１６０〜１８０℃の温度が好ましい。
金ペースト層２を転写した後、焼成して金膜５を形成す
る。焼成はＳＯＯ〜９００℃で行う。
本発明は以上のような半導体パッケージの製造方法であ
るから、均一な厚さの金膜を凹部の底面に対して一定し
た位置に形定することができる。
又、凹部の底面積に対してほぼ同じ面積の全皮膜を形成
でき、しかも凹部側面に金ぺ゛−ストが付着することも
なく品質の優れた製品を得ることができる。更に転写１
稈も簡単な手段によってできるものであり、又転写材が
所謂ウェフトな材料ではないから品質管理、取扱いが容
易であるから大量生産に適した方法である。
以下本発明の実施例について説明する。
く実施例１〉 ポリエチレンテレフタレートフィルム上にメラミン樹脂
を用いて離型層を設け、その上に下記の組成よりなる金
ペースト層をスクリーン印刷にて形成し、更にその上に
ポリアミド系樹脂よりなる接着剤゛を用いて接着剤層を
設けた。
金ペースト層のペースト状の配合例を褐げる。
金　粉　末　６０（ｗｔチ）　平均粒径　８μガラス粉
末　　６　（ｗｔＯ（７０多Ｐｂｏ　−１６％Ｂ２Ｏ３
。
１５慢５ｉ０２） ベヒク　Ａ／　　３４（ｗｔ、Ｓ）　　ｌＯ％ｘ＋ル＊
ｗａ−Ｘ９０嘔ブチル・カルピトー〜 アセテート パターン面積　３．２×２．Ｆ１ｍ 金ペースト層　１０μ　（焼成厚み　５μ）上記の転写
材を用いてセラミック基板上の凹部（３，５ＸＬＳ■）
の底面に下記の転写条件で金ペースト層を転写した。し
かる後、下記の条件で焼成し凹部底面に均一な厚さの金
膜を形成した半導体パフケージを得た。
転写条件 転写温度　１８０℃ 転写時間　Ｑ、　８　ｓｅａ 焼成条件 焼成温度　８５０℃５ｍ１ｎ保持 焼成時間　５５０Ｉｉｎ 〈実施例！〉 ポリエチレンテレフタレートフィルム上にワックスより
なる離型層を設け、その上にアクリル系樹脂よりなる剥
離層を設け、更に下記組成の金ペースト層及びアクリル
系樹脂よりなる接着剤層を順次積層した。
金ペースト層のペースト状の配合例を掲げた。
金　粉　末　６０　（ｗｔ−）　　平均粒径　２μガフ
ス粉末　　６　（ｗｔ％）　　（７０１Ｇ　Ｐｂｏ　、
　１５１Ｂ２０３１５＊５ｉＯ２） ベヒク　ル　３４（ｗｔｌＧ）　　１０１エチルセルロ
ース９０’ｌブチル・カルピトール アセテート パターン面積　３１ＸＬ３ｍ＋ 金ペースト層　ｌＯμ　（焼成厚み　ｂμ）上記の転写
材を用いてセラミック基板上の凹部（ｓ、　ｓ　Ｘ　５
１．６■）の底面に下記の転写条件で金ペースト層を転
写した。しかる後、下記の条件で焼成し凹部底面に均一
な厚さの金膜を形成した半導体バフケージを得た。
転写条件 転写温度　１８０　℃ 転写時間　０．８　Ｒｅ・ 焼成条件 焼成温度　８６０℃５ｍ１ｎ保持 焼成時間　５５ｍ１ｎ
【図面の簡単な説明】
第１図は本発明において使用する転写材の部分拡大断面
図、第２図は本発明における転写工程を示す拡大断面図
、第８図は本発明にかかる製造方法によって得られた半
導体バグケージの一実施例の拡大断面図を各々示す。 図中、１・・・離型性を有する基体シート２・・・・接
着性を有する金ペースト層３−・・・セツミック基板　
　４・・・ｅ凹　部５・・・・金　膜　　　　　　８・
・・・加圧体社□、五日本写＾印刷株式会社

Claims (1)

  1. 【特許請求の範囲】 １離型性を有する基体シート上に接着性を有する金ペー
    スト層を設けてなる転写材を用いて、セブミフク基板上
    に設けられた凹部の底面に金ベースト層を形成した後、
    焼成して金膜、を形成することを特徴とする半導体バグ
    ケージの製造方法。 ８接着性を有する金ペースト層が金ペースト及び接着剤
    を含む混合物により構成されたものであることを特徴と
    する特許請求の範囲第１項記載の半導体パッケージの製
    造方法。 ８接着性を有する金ペースト層が金ペーストをノ 主成分とする層及び接着剤層が積層したものであること
    を特徴とする特許請求の範囲第１項記載の半導体パブケ
    ージの製造方法。
JP15649481A 1981-09-30 1981-09-30 半導体パツケ−ジの製造方法 Granted JPS5857730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15649481A JPS5857730A (ja) 1981-09-30 1981-09-30 半導体パツケ−ジの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15649481A JPS5857730A (ja) 1981-09-30 1981-09-30 半導体パツケ−ジの製造方法

Publications (2)

Publication Number Publication Date
JPS5857730A true JPS5857730A (ja) 1983-04-06
JPH0249013B2 JPH0249013B2 (ja) 1990-10-26

Family

ID=15628973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15649481A Granted JPS5857730A (ja) 1981-09-30 1981-09-30 半導体パツケ−ジの製造方法

Country Status (1)

Country Link
JP (1) JPS5857730A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6063939A (ja) * 1983-05-20 1985-04-12 Tomoegawa Paper Co Ltd セラミツク封止基板に半導体固定用被膜を形成する方法
JPS60182200A (ja) * 1984-01-30 1985-09-17 ナショナル　スタ−チ　アンド　ケミカル　コ−ポレイション 導電性ダイ取付テープとその応用
JPS6181641A (ja) * 1984-04-30 1986-04-25 ナショナル　スタ−チ　アンド　ケミカル　コ−ポレイション 装置基板への装置取付用テ−プと方法他
US6717242B2 (en) 1995-07-06 2004-04-06 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
US6825249B1 (en) 1994-12-26 2004-11-30 Hitachi Chemical Co., Ltd. Laminating method of film-shaped organic die-bonding material, die-bonding method, laminating machine and die-bonding apparatus, semiconductor device, and fabrication process of semiconductor device
US6855579B2 (en) 1995-07-06 2005-02-15 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54138371A (en) * 1978-04-19 1979-10-26 Nec Home Electronics Ltd Solder supplying method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54138371A (en) * 1978-04-19 1979-10-26 Nec Home Electronics Ltd Solder supplying method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6063939A (ja) * 1983-05-20 1985-04-12 Tomoegawa Paper Co Ltd セラミツク封止基板に半導体固定用被膜を形成する方法
JPS60182200A (ja) * 1984-01-30 1985-09-17 ナショナル　スタ−チ　アンド　ケミカル　コ−ポレイション 導電性ダイ取付テープとその応用
JPS6181641A (ja) * 1984-04-30 1986-04-25 ナショナル　スタ−チ　アンド　ケミカル　コ−ポレイション 装置基板への装置取付用テ−プと方法他
US6825249B1 (en) 1994-12-26 2004-11-30 Hitachi Chemical Co., Ltd. Laminating method of film-shaped organic die-bonding material, die-bonding method, laminating machine and die-bonding apparatus, semiconductor device, and fabrication process of semiconductor device
US6717242B2 (en) 1995-07-06 2004-04-06 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
US6855579B2 (en) 1995-07-06 2005-02-15 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
US7012320B2 (en) 1995-07-06 2006-03-14 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
US7057265B2 (en) 1995-07-06 2006-06-06 Hitachi Chemical Co., Ltd. Semiconductor device and process for fabrication thereof
US7078094B2 (en) 1995-07-06 2006-07-18 Hitachi Chemical Co., Ltd. Semiconductor device and process for fabrication thereof
US7387914B2 (en) 1995-07-06 2008-06-17 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
US7781896B2 (en) 1995-07-06 2010-08-24 Hitachi Chemical Co., Ltd. Semiconductor device and process for fabrication thereof

Also Published As

Publication number Publication date
JPH0249013B2 (ja) 1990-10-26

Similar Documents

Publication Publication Date Title
US5089071A (en) Process for producing a multilayered ceramic structure using an adhesive film
KR20170108508A (ko) 입체 패턴을 갖는 실리콘 디자인 전사지
JPS5857730A (ja) 半導体パツケ−ジの製造方法
JP2000183503A (ja) 配線基板の製造方法およびそれに用いられる導体ペースト
JPH0796699A (ja) 無機系化粧板の製造方法
JP3156701B2 (ja) 熱転写フォイル
JP2000218997A (ja) 低温焼き付け転写紙
JPH0233825A (ja) 陰極線管の蛍光膜形成方法
JPS62255186A (ja) 転写方法とその方法に用いる転写シ−ト
JPH06113788A (ja) 水溶性可食フィルムに描かれた文字や絵を食品に転写 する転写シート及びその転写方法
JPS6115387A (ja) 導電性図柄を有する曲面状基板の製造方法
JPH01320196A (ja) 転写シート
JPS61291199A (ja) 転写シ−トの製造方法
JPH0459400A (ja) 化粧部材の製造方法
CN113207221A (zh) 耐热冲击的铝基板用导热胶膜
JPH0697711B2 (ja) セラミツク回路基板の製造方法
JPS61297172A (ja) 転写材
JP2865158B2 (ja) 広告用石鹸
JPS5926287A (ja) 立体転写箔
JPH0131506Y2 (ja)
JPS6041028B2 (ja) 貼華焼成品の製造方法
JPS63126799A (ja) 化粧鋼板の製造方法
JPH05276893A (ja) 印刷層を有する可食フィルムの製造方法
JPH0699195B2 (ja) 曲面型写真陶磁器の製造方法
JP2004063292A (ja) プラズマディスプレイパネル用誘電体層形成材料