JPS6063939A - セラミツク封止基板に半導体固定用被膜を形成する方法 - Google Patents

セラミツク封止基板に半導体固定用被膜を形成する方法

Info

Publication number
JPS6063939A
JPS6063939A JP58087661A JP8766183A JPS6063939A JP S6063939 A JPS6063939 A JP S6063939A JP 58087661 A JP58087661 A JP 58087661A JP 8766183 A JP8766183 A JP 8766183A JP S6063939 A JPS6063939 A JP S6063939A
Authority
JP
Japan
Prior art keywords
film
ceramic
conductor
printing
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58087661A
Other languages
English (en)
Inventor
Atsushi Koshimura
淳 越村
Masaomi Nishimura
西村　正臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tomoegawa Co Ltd
Original Assignee
Tomoegawa Paper Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tomoegawa Paper Co Ltd filed Critical Tomoegawa Paper Co Ltd
Priority to JP58087661A priority Critical patent/JPS6063939A/ja
Publication of JPS6063939A publication Critical patent/JPS6063939A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体チップのグイボンディング用共品合金の
ハンダ被膜をセラミック封止基板に形成する方法に関す
るものである。
従来、セラミック月正において、半導体チップをマｆク
ントしようとする基板に半導体のダイボンディング用共
品合金のハンダ被膜を形成する方法として、導体ペース
トの滴下による、いわゆるドツティング法が知られてい
る。
ドツティング法は第１図のごとくセラミック封止用のプ
レート基板１に半導体チップをマウントするために設け
られたキャビティ２内に、第２図のごとく導体ペースト
３を滴下し、これを加熱処理して導体被膜４を形成して
いる。図のごとくドツティング法による場合は導体被膜
がキャビティの側壁５やその周辺部６にも付着する。し
かし、導体被膜をキャビティ側壁やその周辺部に付着さ
せることは、半導体チップの固定に全く不必要であると
ともに金やパラジウムなと高価な金属からなる導体被膜
を過剰に形成することは経済的に著しい損失となる。
本発明は以上の情況に鑑みてなされたもので、導体被膜
をキャビティ内に効率よく形成する方法を提供するもの
で、離型性基材」二に導体ペーストによる所定のパター
ン状被膜片を設けた転写シートを形成し、次いで該転写
シートから前記被膜ハをセラミック封止基板の所定位置
に転着することを特徴とする。
以下、本発明を図面に基づいて具体的に説明す第３１山
はポリエステルフィルム等の離型性基材７に導電性ペー
ストによるパターン状被膜片８をグラヒア印刷等により
連続的に形成した場合の平面図であり、第３図（２）は
その側断面図である。
このように本発明においては、まず離型性基材７」二に
パターン状の導体被膜片８を設けた転写シー）・１０を
作成する。次に、たとえば第４図のごとく圧着ロット９
により転写シートＩＯ上の導体被膜片をセラミック圭４
止基板ｌのキャピテイ２内に転写させる。
導体被膜片８の厚さは特に規定するものではないか、一
般的には２〜２０ｕが適当てあり、大きさについてはダ
イボンディングされる半導体チップの大きさによって異
なるものの、キャピテイ底部の全面積の約２０％、好ま
しくは約３０％以上の大きさが必要である。しかし、第
５図（１）に示すような小分割あるいは小部分化しは導
体被膜片８吉する場合は、更に小面積での使用が可能で
ある。
第８図はこのような小分割したパターン状導体被膜片８
が半導体チップ１１の底部に接着した位置を示す状態図
であり、非常に小面積の導体被膜によって半導体チップ
が固定されるためきわめて経済的である。
本発明におけるパターン状導体被膜片の作成方法として
は、離型性基材上の全面に導体ベース）・を塗布乾燥し
た後、パターン状に打抜き不必要部分を除去してもよい
が、グラヒア印刷、スクリーン印刷、凸版印刷等のパタ
ーン印刷による方法か有効である。転写によりギャヒテ
ィ内にイ：１着したパターン状導体被膜の固着を強化す
るためさらに焼成なとを行ってもよい。
離型性基材としては、ポリエステル、ポリプロピレン、
ボリノＪ−ボネート、塩化ビニル、セル１コースアセテ
−１・等の有機フィルム、アルミＷ、銅箔等の金属類、
シリコーン離型紙、シリコーン離型フィルム等を使用し
得る。
導体被膜片の作成用ペーストとしては、市販されている
グイボンディング用ベース！・および厚１摸回路用印刷
ペーストが適当であるが、以下のような各イΔイ１を組
合わぜ配合することによってもよい。
（ａ）金属微粉末 Ａｕ、　ＰＩ、　／＼ｇ、Ｐｄ等。
ｔｂ）　金属酸化物微粉末 Ｐｄ０ＸＣａｂ、、ＺｎＯ，Ｂｉ２０ａ、Ａｌ２Ｏ３、
Ｃｕｂ、Ｂ２Ｏ３、ＲｕＯ２等。
（Ｃ）　ガラス微粉末 ホウケイ酸鉛ガラス、結晶性ガラス、ビスマス酸塩ガラ
ス等。
（ｄＣ（−ｊ機性ハインダー メヂルセルＣ」−ズ、エチルセルロース、ニトロセルロ
ース、耐酸セルローズ等のセルローズ誘導体、ポリエチ
レンオキザイド、ポリメタクリレート等の合成高分子、
その他合成ロジン系、天然ロジン系樹脂等。
（ｅ）溶解用溶剤 メタノール、エタノール、トルエン、パインオイル、１
１−ブチルカルピトールアセテート、テルピネオーツｔ
１その化デカノール系の溶剤および水。
以下、実施例により本発明をさらに具体的に説明する。
実施例１ 全微粉末（平均粒径２ｕ＋ｎ）　７８ｇパラジウム微粉
末（平均粒径０．５＋Ｊｍ＞　２０　ＱＰｂＯ（２ｕｍ
）　ｒ’Ｉ　ｐ。
ＢｉＢ１２０３（３ｕ　８　ｇ ＣａＯｌ　ｇ ボウケイ酸鉛ガラス微粉末（平均粒径３ｕｍ）　８　ｇ
エチルセルローズ　３ｇ エヂルアルコール　ｌ０ｇ １・ルエン　ＩＣノｇ ｎブチルカルヒトールアセデ−１・　４０ｇσテルピテ
ルピネオーツ　４０ｇ これらをニーダ−で混練してベースト状七し、スクリー
ン印刷により、シリコーン離型フィルンー、（３８ｕ＋
ｎ厚）上に乾燥時の厚さが７１Ｊ１大きさが３　Ｘ　３
１１１１Ｌ印刷パタ一ン間のピッチが４　ｎｎｎ１こな
るように印刷乾燥し、転写シートとじた。
次にかく形成した転写シートの導体被膜片を第４図に示
す方法により深さＩ　６０μ、大きさ４．５’　５　、
０１１１１１１のセラミック封止基板（ザーディップパ
ッケージ（ＳＵＩＩＩ］ＩＰ　ＰＡＣＫＡＧＥ）用アル
ミナセラミックフルー１・）の」゛−ヤヒティの底部に
圧着用ロッド圧ツＪ　５　ｋｇ　／”’Ｃｌ１ｊて転写
した。
次いて−１−１＋化フ−イ底部の導体波１摸片上に半導
体チップをマウントシ、最高温度４００〜４５０’Ｃの
焼成炉中て３０分間焼成しダイボンディングを行ったと
ころ、その後の工程であるリートボンディングおよびバ
ッゲーシング等において何ら支障をきたすことなく、ま
た振動テストおよびブレッシ−１・−クッノノーテス１
１１２１℃、２気圧）を含むライフテストにおいてもき
わめて少ない不良率てあっノこ。
実施例２ ４ｊ！１叫分末（平均粒径３ｕｍ）　８５　ｇパラジウ
ム微粉末（平均粒径Ｉ１１ｍ）　１５　ｇｌ）ｂｏ激扮
末（平均粒径１１）ｍ）　３　ｇ１３＋２０ｄｉＨ扮末
（平均粒径２ｕｍ）　Ｉ　Ｏｇへ１，０６激扮末（平均
粒径１μｍ）　０．５ｇ８２０３１敢粉末（平均粒径１
μｍ＞　２　ｇＣｕＯ微粉末（平均粒径１ｕｍ）　５ｇ
結晶性ガラス微粉末（平均粒径３＋ｏｎ）　Ｉ　Ｏｇニ
トロセルローズ　４ｇ イソプロピルアルコール　１０ｇ トルエン　ｌ０ｇ １ドデカノール　３０ｇ ｎ−プチルノノルヒト−ルアセテ−１□５０ｇこれらを
ロールミルで混練しペースト状とし、スクリーン印刷に
より第６図のようなパターン（小分割した導体被膜１ケ
の大きさＩ　Ｘ　ｌ　ｎ＋ｍ口、間隔ａ１ｂはそれぞれ
４　、８　ｍＪ　５　、３　ｍｍ＞を乾燥時の厚さが５
μとなるようにＰＰフィルム（５０〕Ｊ１１１厚）上に
印刷し転写シートとした。次に実施例１と同様の方法に
よりアルミナセラミックで作成したサーデッフ゛パッケ
ージ用ブル−トのキヤピテイ（深さ　１８０ｊＪ１大き
さく３　、２　Ｘ　７　、旧制）内に導体被膜片を転写
し、該ブレートを最高７２４度４００℃の焼成炉内で１
時間焼成した。次いて実施例１と同様にして導体被膜片
上に半導体チップをダイボンディングし、ライフテスト
を行ったところ、実施例１と同様きわめて不良率は少な
がった。
以」−のごとく本発明によれば、半導体チッソをセラミ
ック封止基板にダイボンディングするだめの導体被膜を
効率的に該基板のキャビティ内に形成することができ、
しがもそれにより半導体ヂッ゛ノを強固に接着すること
ができるためダイボンディングに要する経済的負担を著
しく少なくすることができる。
【図面の簡単な説明】
第１図はセラミック封止用フルー１・基板の４ｊ視図、
第２図（１）〜（菊は（ｊｆＥ来の導体被膜形成方法を
第１図〕＼−４八断面図によって示す図、第３図中は本
発明において形成される転写シーＩ・の平面図、同（２
）は断面図、第４図は本発明にお１プる転写状態の一例
を示づｍｍ、第５図（１）は本発明におりる種々なパタ
ーン状導体披ＩＩ！４片の平面図、同（２）は該彼１１
ｆ＆片を接着した′ｌ′−導体チーンブを裏面から見た
図、」５よび第１ｊ図はバターレ状被膜片の大きさの一
例を示４゛図である。 １・・・セラミック封止用フレート基板、２・・・・・
・キャピテイ ３・・・・・滴下時の導体ペース］・ ４．５．６・・・・・・導体被膜 ７・・・・・離型性基材 ８．８′・・・・・パターン状導体被１摸ハ９・・・・
・・圧着ロツＩ・ ｌＯ・・・・・転写シート １１．１２・・・・・・半導体チップ 特許出願人 株式会社　巴用製紙ｊす「 第ダ１ゾ （１） ￥６１ｆｆｉ 手　続　補　正　書　（方式） ％式％ １、事件の表示 昭和５８年特λ′１願第８７ＣｉＧ１号２、発明の名称 セラミック刺止基板に半導体固定用被膜をＩ）３成する
方ｌＪｚ ；）、補正をする者 ’Ｉｆ　ｆ’ｌ゛との関係　持０’Ｆ出願人チュウオウ
クキョウバン ζ・１０１１　東京都中央区京橋−１目５番１５号電　
Ａ＋’；　２７２−４１１１　＜大代表）　−４、？＋
ｌｉ　ｔｔ−命令の１−１ト１昭１ｌｊ５９年９月２５
１１（発送１」）５゜踊［臼こよりハを加４−る発明の
数θ　′−＼、 ）。 ？、Ｍｉ正の内容 １）明細書第９頁１６行目 「、同（２）は該被膜片ヨを「、同（２）及び同（３）
は該１皮膜片ヨと補正する。

Claims (1)

    【特許請求の範囲】
  1. 離型性基村上に導体ペーストによるパターン状導体被膜
    片を設（」た転写シートを形成し、次いで一該転写シー
    トから前記被膜片をセラミック封止基板の所定位置に転
    着することを特徴とするセラミック打止基板に半導体固
    定用被膜を形成する方法。
JP58087661A 1983-05-20 1983-05-20 セラミツク封止基板に半導体固定用被膜を形成する方法 Pending JPS6063939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58087661A JPS6063939A (ja) 1983-05-20 1983-05-20 セラミツク封止基板に半導体固定用被膜を形成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58087661A JPS6063939A (ja) 1983-05-20 1983-05-20 セラミツク封止基板に半導体固定用被膜を形成する方法

Publications (1)

Publication Number Publication Date
JPS6063939A true JPS6063939A (ja) 1985-04-12

Family

ID=13921129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58087661A Pending JPS6063939A (ja) 1983-05-20 1983-05-20 セラミツク封止基板に半導体固定用被膜を形成する方法

Country Status (1)

Country Link
JP (1) JPS6063939A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8662377B2 (en) 2004-04-22 2014-03-04 Semikron Elektronik Gmbh & Co., Kg Method for securing electronic components to a substrate
JP2014158002A (ja) * 2013-02-19 2014-08-28 Panasonic Corp はんだ転写装置およびはんだ転写方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5857730A (ja) * 1981-09-30 1983-04-06 Nissha Printing Co Ltd 半導体パツケ−ジの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5857730A (ja) * 1981-09-30 1983-04-06 Nissha Printing Co Ltd 半導体パツケ−ジの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8662377B2 (en) 2004-04-22 2014-03-04 Semikron Elektronik Gmbh & Co., Kg Method for securing electronic components to a substrate
JP2014158002A (ja) * 2013-02-19 2014-08-28 Panasonic Corp はんだ転写装置およびはんだ転写方法

Similar Documents

Publication Publication Date Title
TW421838B (en) Method and apparatus for attaching colder members to a substrate
JPS60136294A (ja) セラミック多層配線回路板
JPH0257709B2 (ja)
JPS6063939A (ja) セラミツク封止基板に半導体固定用被膜を形成する方法
JPS62265795A (ja) コンデンサ内蔵セラミツクス基板
JPH07131161A (ja) セラミック回路基板
JP4571853B2 (ja) 配線基板
JPH07162157A (ja) 多層基板
JP3493294B2 (ja) 回路基板
JP3188086B2 (ja) セラミック配線基板とその製造方法及びその実装構造
JP3493298B2 (ja) 電子部品搭載基板
JP3748283B2 (ja) 積層ガラスセラミック回路基板の製造方法
JPH11214582A (ja) セラミックス基板およびその製造方法
JPH11135899A (ja) セラミック回路基板
JPS6017992A (ja) 集積回路用セラミック基板の焼成法
JP2000165043A (ja) 回路基板
JP2002198626A (ja) 低温焼成セラミック回路基板の製造方法
JPS61245555A (ja) 半導体用端子接続構体
JPS61286288A (ja) メタライズ膜転写用シ−ト及びセラミツクパツケ−ジへのメタライズ膜形成方法
JP3015504B2 (ja) 半導体装置
JPS6012793A (ja) セラミツク多層配線基板の製造方法
JPH10215046A (ja) 回路基板
JPS62247589A (ja) 厚膜回路の製造方法
JPH10215074A (ja) セラミック多層基板およびその製造方法
JPS6035243Y2 (ja) 半導体リ−ドレスパッケ−ジ