JPH08298300A - 半導体装置およびその製法 - Google Patents

半導体装置およびその製法

Info

Publication number
JPH08298300A
JPH08298300A JP7126768A JP12676895A JPH08298300A JP H08298300 A JPH08298300 A JP H08298300A JP 7126768 A JP7126768 A JP 7126768A JP 12676895 A JP12676895 A JP 12676895A JP H08298300 A JPH08298300 A JP H08298300A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
semiconductor
back surface
polyimide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7126768A
Other languages
English (en)
Inventor
Kazumasa Igarashi
一雅 五十嵐
Kazuo Iko
和夫 伊香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP7126768A priority Critical patent/JPH08298300A/ja
Publication of JPH08298300A publication Critical patent/JPH08298300A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】クラックの発生を防止する。 【構成】半導体チップ１が封止樹脂２で封止され、上記
半導体チップ１の回路形成面と反対側の面が上記封止樹
脂２と接触する半導体装置であって、上記半導体チップ
１の回路形成面と反対側の面が、下記の一般式で示され
るポリイミドの少なくとも一つから形成されたポリイミ
ド皮膜で散点状に被覆され、この被覆面積が、半導体チ
ップ１の回路形成面と反対側の面の面積の１０％以上で
ある。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子を樹脂封止
してなる半導体装置およびその製法に関するものであ
り、詳しくは、上記半導体素子の回路形成面と反対側の
面が、封止樹脂と強固に接着している半導体装置および
その製法に関するものである。
【０００２】
【従来の技術】従来から、半導体装置の分野では、半導
体素子を樹脂組成物の硬化体（封止樹脂）で封止し、上
記半導体素子を被覆保護することが行われている。ま
た、このような半導体装置において、半導体素子の外部
への電気的接続をとるために、リードフレームが用いら
れているが、最近では、回路基板への高密度搭載や半導
体素子の高集積化を達成するために、テープキャリアを
用いて半導体素子の接続をとるタイプのもの〔テープキ
ャリア（ＴＣＰ）型半導体装置〕が開発され、一部で実
用化されている。このような半導体装置において、封止
樹脂と半導体素子との接着性の問題は重要であり、特
に、半導体素子の回路形成面（以下「表面」という）と
反対側の面（以下「裏面」という）と封止樹脂との接着
性が、半導体装置の信頼性の向上の見地から注目されて
いる。
【０００３】すなわち、半導体素子裏面と封止樹脂との
接着力が弱いと、例えば、半導体装置に対し、回路基板
搭載時の半田付けのような加熱処理を行うと、半導体素
子裏面と封止樹脂との界面に間隙が生じ、これに封止樹
脂が吸湿した水分が滞留して気化膨張し圧力を生じるよ
うになる。この結果、封止樹脂にクラックが発生し、半
導体装置に水の侵入経路が形成されて、半導体装置の耐
湿信頼性が大幅に低下するようになるからである。
【０００４】この問題を、リードフレームを用いた半導
体装置を例にとり説明する。
【０００５】図１０は、ダイパッドを有するリードフレ
ームを用いた半導体装置の一例を示す。図示のように、
この半導体装置では、半導体チップ１が、その回路形成
面（以下「表面」という）と反対側の面（以下「裏面」
という）を対面させた状態でダイパッド１１に搭載され
て半導体素子化されており、両者は、接着層９により接
着固定されている。上記接着層の形成には、例えば、エ
ポキシ系銀ペーストが使用される。そして、この半導体
素子の周囲には、リードフレーム３ｂの一端が位置して
おり、これと半導体素子の回路（半導体チップ１の回
路）とが金属製ワイヤー７により電気的に接続されてい
る。また、この半導体素子の金属製ワイヤー７部を除く
表面（半導体チップ１表面）は、樹脂層５により被覆保
護されている。そして、上記半導体チップ１およびダイ
パッド１１から構成される半導体素子は、上記リードフ
レーム３ｂの一端とともに、封止樹脂２により封止され
ており、上記リードフレーム３ｂの他端は、封止樹脂２
の外部に位置している。
【０００６】そして、この半導体装置では、半導体素子
の裏面は、ダイパッド１１の半導体チップ搭載側の面
（以下「表面」という）と反対側の面（以下「裏面」と
いう）が該当し、これが封止樹脂２と直接接触すること
になる。そして、加熱処理等により、このダイパッド１
１裏面と封止樹脂との界面に間隙が生じ、これに起因し
て封止樹脂２にクラックが発生するのである。
【０００７】また、この他に、半導体チップが、ダイパ
ッドに搭載されずに封止樹脂で封止された半導体装置に
おいても、同様の問題がおこる。このような半導体装置
の例としては、リードオンチップ（以下「ＬＯＣ」とい
う）型半導体装置や上記ＴＣＰ型半導体装置があげられ
る。このタイプの半導体装置では、半導体チップがその
まま半導体素子とされ、上記半導体チップ裏面が封止樹
脂と直接接触する。したがって、この場合、上記半導体
チップ裏面と封止樹脂との界面に空隙が生じ、これに起
因して封止樹脂にクラックが発生する。
【０００８】そして、半導体チップ裏面およびダイパッ
ド裏面の両者が、封止樹脂と接触するタイプの半導体装
置があり、例えば、窓開きダイパッドを有するリードフ
レームを用いた半導体装置や、半導体チップより小さい
サイズのダイパッドを有するリードフレームを用いた半
導体装置等があげられる。この場合も、上記半導体チッ
プ裏面やダイパッド裏面と封止樹脂との界面に空隙が生
じ、これに起因して封止樹脂にクラックが発生するので
ある。
【０００９】
【発明が解決しようとする課題】この問題を解決するた
めに、従来から、様々な措置がとられている。例えば、
半田付け等の熱処理前に、半導体装置を予備乾燥して封
止樹脂が吸湿した水分を除去する方法がある。また、半
田付け等の熱処理の直前まで、半導体装置を防湿袋で梱
包し、封止樹脂の吸湿を防止する方法がある。しかし、
上記予備乾燥法では、回路基板に半導体装置を複数回に
わたって半田付けする場合、その都度予備乾燥処理の必
要があって煩雑となり、しかも、予備乾燥後、半田付け
するまでの可使時間の管理の問題を生じる。一方、防湿
袋で梱包する方法は、この防湿袋に大きな費用がかか
り、半導体装置のコストが向上するという問題がある。
この他の方法として、封止樹脂自身の吸湿性を改善する
方法があるが、封止樹脂のクラックを完全に防止するよ
うな吸湿性改善方法は、完成されるに至っていないのが
実情である。
【００１０】他方、半導体素子の裏面と封止樹脂との接
着性を向上させるために、上記半導体素子の裏面をポリ
イミド皮膜で被覆する方法が提案され、一部で実施され
ている。これは、半導体素子の裏面と封止樹脂との接着
性が低いことが、半導体装置にクラックが発生する根源
的な原因であるとの着想に基づくものである。
【００１１】図９に、ＬＯＣ型半導体装置に対し、この
技術を適用した例を示す。図示のように、このＬＯＣ型
半導体装置は、半導体チップ１の上にリードフレーム３
の一端が位置し、この一端と半導体チップ１の回路とが
金属製ワイヤー７により接続され、上記半導体チップ１
の全体とリードフレーム３の一端とが、封止樹脂２によ
り封止されている。そして、上記半導体チップ１裏面の
全面は、場合により、ポリイミド皮膜１２で被覆され、
このポリイミド皮膜１２を介して半導体チップ１裏面と
封止樹脂２とが接触している。また、半導体チップ１の
表面には、金属製ワイヤー７の接続部分を除いた全面
が、ポリイミド皮膜（樹脂層）５で被覆されている。ま
た、リードフレーム３の一端は、ポリイミド皮膜５を介
し、接着層６により半導体チップ１の表面に固定されて
いる。
【００１２】このように、半導体チップ裏面（半導体素
子裏面）をポリイミド皮膜で被覆すると、封止樹脂と半
導体チップとの接着性が向上し、また半導体装置の半田
実装時の熱衝撃に対する抵抗性（耐熱衝撃性）も向上す
るようになる。この結果、このようなＬＯＣ型を始めと
する半導体装置において、耐湿信頼性が優れるようにな
る。
【００１３】しかしながら、この方法には、つぎのよう
な問題がある。すなわち、この方法において、ポリイミ
ド皮膜は、ポリイミドワニスまたはこの前駆体のワニス
を半導体チップ裏面等に塗布して形成されるが、例え
ば、上記塗布をスピンコート法により行った場合、上記
ワニスが半導体チップの表面にまで回り込み、これを汚
染するという問題がある。このような半導体チップ表面
が汚染された半導体装置は、正常な作動ができなくな
る。この半導体チップ表面の汚染の問題を解決する方法
として、半導体チップ裏面に上記ポリイミド等のワニス
をスピンコート法により塗布する際の半導体チップ表面
への上記ワニスの回り込みを防止するために、半導体チ
ップ裏面にポリイミド系樹脂溶液の溶剤を含むガスを吹
き付ける方法の採用が考えられる。しかし、この方法で
は、スピンコート法に使用するスピンナーに特別のガス
吹き付け装置を取り付けたり、またガスの管理等も必要
となるなど、設備コスト面や生産効率の面において問題
がある。また、純水を半導体チップの裏面に吹き付けて
上記ポリイミド等のワニスの回り込みを防止する方法が
あるが、この方法では、設備コスト面や生産効率の面の
問題の解決がなされない。
【００１４】本発明は、このような事情に鑑みなされた
もので、耐湿信頼性に優れた半導体装置および半導体チ
ップの表面汚染がなくコスト的に優れた半導体装置の製
法の提供をその目的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体素子が封止樹脂で封止され、上記
半導体素子の回路形成面と反対側の面が上記封止樹脂と
接触する半導体装置であって、上記半導体素子の回路形
成面と反対側の面が、下記の一般式（１）〜一般式
（７）で表されるポリイミドの少なくとも一つから形成
されたポリイミド皮膜で散点状に被覆されている半導体
装置を第１の要旨とする。
【００１６】
【化１５】
【００１７】
【化１６】
【００１８】
【化１７】
【００１９】
【化１８】
【００２０】
【化１９】
【００２１】
【化２０】
【００２２】
【化２１】
【００２３】そして、本発明は、半導体素子を樹脂封止
して半導体装置を作製する際に、上記半導体素子の樹脂
封止に先立ち、下記の一般式（８）〜一般式（１４）で
表されるポリアミド酸および上記一般式（８）〜一般式
（１４）で表されるポリアミド酸を部分的にイミド転化
した部分イミド化ポリアミド酸の少なくとも一つを用い
たワニスを、上記半導体素子の回路形成面と反対側の面
に散点状に塗工し、この状態で、上記ポリアミド酸およ
び部分イミド化ポリアミド酸の少なくとも一つをポリイ
ミドに転化して散点状に分布するポリイミド皮膜を形成
する半導体装置の製法を第２の要旨とする。
【００２４】
【化２２】
【００２５】
【化２３】
【００２６】
【化２４】
【００２７】
【化２５】
【００２８】
【化２６】
【００２９】
【化２７】
【００３０】
【化２８】
【００３１】
【作用】すなわち、本発明者らは、半導体素子裏面と封
止樹脂との接着性の問題、半導体素子表面の汚染防止の
問題およびコスト的問題の３つの問題を同時に解決する
ために、ポリイミド皮膜の種類や形態およびその形成方
法を中心課題として一連の研究を行った。その結果、上
記特殊なポリアミド酸等のワニスを半導体素子裏面に対
して散点状に塗工し、この状態で、上記ポリアミド酸等
をポリイミドに転化して散点状に分布するポリイミド皮
膜を形成した後、この半導体素子を樹脂封止して半導体
装置を作製するという半導体装置の製法を開発した。こ
の製法によれば、半導体素子表面（半導体チップ表面）
へのポリアミド酸等のワニスの回り込みが防止され、表
面汚染の問題が、特殊な設備や工程を必要とすることな
く解決される。また、上記特殊なポリアミド酸等をイミ
ド転化して得られるポリイミド皮膜は、半導体素子裏面
を構成する半導体チップ裏面やダイパッド裏面を封止樹
脂に強固に接着させる作用を有するものである。したが
って、この製法により得られた半導体装置は、半導体素
子裏面と封止樹脂との接着性が高く、このため、この半
導体装置では、半田付け等の熱処理を施してもクラック
の発生が防止され、また耐熱衝撃性も優れたものとなっ
ている。
【００３２】そして、本発明の半導体装置において、半
導体素子の裏面に散点状に分布するポリイミド皮膜の被
覆面積の合計が、上記半導体素子裏面の面積の１０％以
上であれば、充分に、本発明の所定の目的を達成するこ
とができる。したがって、本発明の半導体装置の製法に
おいても、塗工面積の合計が、上記半導体素子裏面の１
０％以上となるように、ポリアミド酸等のワニスを塗工
すればよい。
【００３３】なお、本発明において、半導体素子裏面
は、封止樹脂と直接接触する半導体チップ裏面および封
止樹脂と直接接触するダイパッド裏面の少なくとも一方
をいう。したがって、例えば、窓開きダイパッドに半導
体チップが搭載されている場合は、上記ダイパッドの窓
開き部から露呈する半導体チップ裏面部分とダイパッド
裏面とが同時に封止樹脂と直接接触することとなるた
め、これらを合わせた面が、半導体素子裏面となる。ま
た、ＬＯＣ型半導体チップやＴＣＰ型半導体装置のよう
に、ダイパッドを用いず半導体チップ裏面全体が封止樹
脂と直接接触する場合は、半導体チップ裏面全体が半導
体素子裏面となる。そして、半導体チップ裏面全体が、
ダイパッドで覆われ、ダイパッド裏面のみが封止樹脂と
直接接触する場合は、ダイパッド裏面が半導体素子裏面
となる。
【００３４】つぎに、本発明を詳しく説明する。
【００３５】本発明の半導体装置は、半導体素子の裏面
に、特殊なポリアミド酸等のワニスを散点状に塗工した
後、これをポリイミドに転化して散点状に分布するポリ
イミド皮膜を形成した後、これを樹脂封止することによ
り作製される。
【００３６】本発明に使用されるポリアミド酸は、上記
の一般式（８）〜一般式（１４）に示すように、シリコ
ーン変性ポリアミド酸であり、下記に示す酸無水物，ケ
イ素含有ジアミン，ケイ素不含ジアミンを、常法によ
り、反応させて調製されるものである。
【００３７】上記ポリアミド酸を構成する酸無水物とし
ては、例えば、３，３′，４，４′−ビフェニルテトラ
カルボン酸二無水物、３，３′，４，４′−ベンゾフェ
ノンテトラカルボン酸二無水物、ピロメリット酸二無水
物、２，２−ビス（３，４−ジカルボキシフェニル）プ
ロパン二無水物、２，２−ビス（３，４ジカルボキシフ
ェニル）ヘキサフルオルプロパン二無水物、２，２−ビ
ス（２，３−ジカルボキシフェニル）プロパン二無水
物、ビス（３，４−ジカルボキシフェニル）スルホン二
無水物、ビス（３，４−ジカルボキシフェニル）エーテ
ル二無水物、１，１′−ビス（２，３−ジカルボキシフ
ェニル）エタン二無水物、２，３，６，７−ナフタレン
テトラカルボン酸二無水物、１，２，５，６−ナフタレ
ンテトラカルボン酸二無水物、１，４，５，８−ナフタ
レンテトラカルボン酸二無水物、３，４，９，１０−ペ
リレンテトラカルボン酸二無水物、２，３，６，８−ア
ントラセンテトラカルボン酸二無水物、１，２，７，８
−フェナントレンテトラカルボン酸二無水物があげられ
る。
【００３８】このような芳香族テトラカルボン酸二無水
物のなかで好適なものは、３，３′，４，４′−ビフェ
ニルテトラカルボン酸二無水物、３，３′，４，４′−
ベンゾフェノンテトラカルボン酸二無水物、２，２−ビ
ス（３，４−ジカルボキシフェニル）プロパン二無水
物、２，２−ビス（２，３−ジカルボキシフェニル）プ
ロパン二無水物、ビス（３，４−ジカルボキシフェニ
ル）スルホン二無水物、ビス（３，４−ジカルボキシフ
ェニル）エーテル二無水物等である。このような酸二無
水物を用いることにより、半導体素子裏面と封止樹脂、
特にエポキシ樹脂とを強固に接着させることが可能とな
る。なお、その他の酸無水物も使用することができる
が、上記好適な芳香族テトラカルボン酸二無水物と同程
度の効果を得るためには、本発明の適用とともに、半導
体装置の封止樹脂の吸水率を制限したり、半田実装温度
を低めに設定する等の措置をとればよい。
【００３９】また、本発明で使用するポリアミド酸を構
成するジアミンとしては、ケイ素含有ジアミンとケイ素
不含ジアミンとの共用になり、その使用割合は、ケイ素
含有ジアミンとケイ素不含ジアミンの合計量に対し、ケ
イ素含有ジアミンが１〜５０モル％が好ましい。すなわ
ち、１モル％未満では、半導体素子の裏面と封止樹脂と
の接着力が弱くなる傾向があり、逆に５０モル％を越え
ると、ポリイミド皮膜の半田実装温度での強度が低下す
る傾向があるからである。
【００４０】上記ケイ素含有ジアミンとしては、下記の
一般式（１５）で表されるジアミノシロキサンが好適に
使用される。より具体的には、例えば、ビス（３−アミ
ノプロピル）テトラメチルジシロキサン、ビス（３−ア
ミノブチル）テトラメチルジシロキサン、α，ω−ビス
（３−アミノプロピル）ポリジメチルジシロキサンおよ
びジメチルポリシロキサンの両末端に一級アミンを有す
るものである。
【００４１】
【化２９】
【００４２】上記ケイ素不含ジアミンとしては、例え
ば、２，２−ビス〔４−（４−アミノフェノキシ）フェ
ニル〕プロパン、ビス〔４−（４−アミノフェノキシ）
フェニル〕エーテル、ビス〔４−（３−アミノフェノキ
シ）フェニル〕エーテル、２，２−ビス〔４−（４−ア
ミノフェノキシ）フェニル〕ヘキサフルオルプロパン、
ビス〔４−（４−アミノフェノキシ）フェニル〕スルホ
ン、ビス〔４−（３−アミノフェノキシ）フェニル〕ス
ルホン、４，４′−ビス（４−アミノフェノキシ）ビフ
ェニル、４，４′−ビス（３−アミノフェノキシ）ビフ
ェニル、１，４−ビス（４−アミノフェノキシ）ベンゼ
ン、１，３−ビス（４−アミノフェノキシ）ベンゼン、
４，４′−ジアミノジフェニルエーテル、３，３′−ジ
アミノジフェニルエーテル、４，４′−ジアミノジフェ
ニルスルホン、３，３′−ジアミノジフェニルスルホ
ン、４，４′−ジアミノジフェニルスルフィド、３，
３′−ジアミノジフェニルスルフィド、４，４′−ジア
ミノベンツアニリド、ｐ−フェニレンジアミン、ｍ−フ
ェニレンジアミンがあげられる。
【００４３】このなかで、好適なケイ素不含ジアミンと
しては、２，２−ビス〔４−（４−アミノフェノキシ）
フェニル〕プロパン、ビス〔４−（４−アミノフェノキ
シ）フェニル〕エーテル、ビス〔４−（４−アミノフェ
ノキシ）フェニル〕スルホン、１，４−ビス（４−アミ
ノフェノキシ）ベンゼンである。特に好ましくは、２，
２−ビス〔４−（４−アミノフェノキシ）フェニル〕プ
ロパンである。このように、好適なケイ素不含ジアミン
を用いると、半導体素子の裏面と封止樹脂、特にエポキ
シ樹脂との接着性が極めて優れたものとなる。
【００４４】また、上記酸無水物，ケイ素含有ジアミ
ン，ケイ素不含ジアミンの好適組合わせを下記の表１〜
表５に示す。
【００４５】
【表１】
【００４６】
【表２】
【００４７】
【表３】
【００４８】
【表４】
【００４９】
【表５】
【００５０】そして、本発明で使用されるシリコーン変
性ポリアミド酸の好適具体例を、一般式（８）〜一般式
（１４）毎に、これを採用することによる効果と併せて
下記に示す。
【００５１】〔一般式（８）の具体例〕
【化３０】
【００５２】（採用することによる効果）８５℃，８５
％ＲＨで３３６時間飽和吸湿させた後の２６０℃でのシ
リコンウエハとポリイミド皮膜との接着力（９０°ピー
ル接着力）が高くなる（測定値の一例：１０５０ｇ／ｃ
ｍ）。
【００５３】〔一般式（９）の具体例〕
【化３１】
【００５４】（採用することによる効果）８５℃，８５
％ＲＨで３３６時間飽和吸湿させた後の２６０℃でのシ
リコンウエハとポリイミド皮膜との接着力（９０°ピー
ル接着力）が高くなる（測定値の一例：１１００ｇ／ｃ
ｍ）。
【００５５】〔一般式（１０）の具体例〕
【化３２】
【００５６】（採用することによる効果）８５℃，８５
％ＲＨで３３６時間飽和吸湿させた後の２６０℃でのシ
リコンウエハとポリイミド皮膜との接着力（９０°ピー
ル接着力）が高くなる（測定値の一例：９５０ｇ／ｃ
ｍ）。
【００５７】〔一般式（１１）の具体例〕
【化３３】
【００５８】（採用することによる効果）８５℃，８５
％ＲＨで３３６時間飽和吸湿させた後の２６０℃でのシ
リコンウエハとポリイミド皮膜との接着力（９０°ピー
ル接着力）が高くなる（測定値の一例：６００ｇ／ｃ
ｍ）。
【００５９】〔一般式（１２）の具体例〕
【化３４】
【００６０】（採用することによる効果）８５℃，８５
％ＲＨで３３６時間飽和吸湿させた後の２６０℃でのシ
リコンウエハとポリイミド皮膜との接着力（９０°ピー
ル接着力）が高くなる（測定値の一例：５６０ｇ／ｃ
ｍ）。
【００６１】〔一般式（１３）の具体例〕
【化３５】
【００６２】（採用することによる効果）８５℃，８５
％ＲＨで３３６時間飽和吸湿させた後の２６０℃でのシ
リコンウエハとポリイミド皮膜との接着力（９０°ピー
ル接着力）が高くなる（測定値の一例：１２００ｇ／ｃ
ｍ）。
【００６３】〔一般式（１４）の具体例〕
【化３６】
【００６４】（採用することによる効果）８５℃，８５
％ＲＨで３３６時間飽和吸湿させた後の２６０℃でのシ
リコンウエハとポリイミド皮膜との接着力（９０°ピー
ル接着力）が高くなる（測定値の一例：８８０ｇ／ｃ
ｍ）。
【００６５】つぎに、本発明で用いるポリアミド酸等の
ワニスは、上記一般式（８）〜一般式（１４）で表され
るシリコーン変性ポリアミド酸の少なくとも一つをアミ
ド系有機溶剤に溶解して調製される。
【００６６】上記アミド系有機溶剤としては、Ｎ−メチ
ル−２−ピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、
Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルスル
ホキシド、ヘキサメチルホスホルアミド等の高極性有機
溶剤があげられる。このなかで、ポリアミド酸の高溶解
性の理由から、Ｎ−メチル−２−ピロリドンを使用する
ことが好ましい。
【００６７】そして、上記ポリアミド酸等のワニスは、
上記酸無水物，ケイ素含有ジメアミン，ケイ素不含ジア
ミン，アミド系有機溶剤を用い、常法により作製するこ
とができる。例えば、反応容器の中で、上記高極性有機
溶剤の存在下、窒素ガス等の不活性ガスを流しながら、
通常、６０℃以下、特に好ましくは３０℃以下に制限し
ながら上記酸無水物，ケイ素含有ジアミン，ケイ素不含
ジアミンを反応させる。この反応は、高い重合度が得ら
れるまで行うことが好ましい。そして、この重合反応
後、加熱熟成工程を行って溶液粘度を低下させたり、ま
たは固形分濃度を適切にすることで、後述する散点状の
塗工に最適な状態にすることが好ましい。
【００６８】上記ポリアミド酸等のワニスには、チクソ
トロピック性を付与する目的で、シリカ粉等を配合する
ことが可能であるが、得られるポリイミド皮膜の強度が
低下するおそれがあるため、必要がないかぎり、敢えて
配合することはない。
【００６９】上記ポリアミド酸等のワニスの粘度（２５
℃、以下同じ）は、通常、１〜１０００ｄＰａ・ｓ、好
ましくは１０〜５００ｄＰａ・ｓ、特に好ましくは２０
〜２００ｄＰａ・ｓである。また、固形分割合は、重量
％濃度で、通常、５〜４０重量％、好ましくは１０〜３
５重量％、特に好ましくは１５〜２５重量％である。
【００７０】つぎに、本発明の半導体装置の製法につい
て説明する。
【００７１】本発明の半導体装置の製法は、例えば、上
記ポリアミド酸等のワニスを用いて半導体素子裏面へポ
リイミド皮膜を形成し、目的とする半導体装置の形態に
あわせて、リードフレームやテープキャリア等を用いて
半導体素子の電気的接続をとり、ついで上記半導体素子
を樹脂封止することにより作製することができる。
【００７２】すなわち、まず、半導体素子裏面への上記
ポリイミド皮膜の形成について説明する。先に述べたよ
うに、本発明において、半導体素子裏面は、半導体チッ
プ裏面およびダイパッド裏面の少なくとも一方である。
【００７３】最初に、半導体チップ裏面に上記ポリイミ
ド皮膜を散点状に形成する場合について説明する。
【００７４】すなわち、まず、上記ポリアミド酸等のワ
ニスを、半導体チップの裏面に対し、散点状に塗工す
る。なお、この塗工面積は、半導体チップ裏面全体の１
０％以上である必要がある。１０％未満であると、半導
体チップと封止樹脂との接着力が充分なものとならない
おそれがあるからである。また、上記塗工には、例え
ば、ディスペンサー法やスクリーン印刷法等の一般的な
塗工法が適用できる。また、塗工対象となる半導体チッ
プは、シリコンウエハから切り出す前の状態で行うこと
が、生産効率の観点から好ましい。しかし、半導体装置
の形態等によっては、ダイシング後、シリコンウエハか
ら切り出して所定のチップ（半導体チップ）に形成した
後、この半導体チップの裏面に対し、ポリアミド酸等の
ワニスの塗工を行うほうが、好ましい場合もある。
【００７５】上記ディスペンサー法による半導体チップ
裏面への塗工では、半導体チップ裏面の全面に対し、約
０．１ｍｍ〜１０ｍｍ直径のドット（点）が塗布できる
ように、適切なニードル内径、塗布圧力および塗布時間
を設定することが望ましい。上記ドット（点）の直径
は、好適には０．５ｍｍ〜５ｍｍであり、特に好ましく
は０．３ｍｍ〜３ｍｍである。そして、ドット（点）
は、この直径と同じピッチか、あるいはこれより狭いピ
ッチで分布することが好ましい。そして、ディスペンサ
ー法による塗工後、通常、１２０〜３５０℃の温度範囲
でステップキュアーして、乾燥，硬化させることによ
り、ポリアミド酸等がポリイミドに転化し、半導体チッ
プ裏面に散点状に分布するポリイミド皮膜が形成され
る。なお、上記乾燥，硬化は、発泡等の塗膜の欠陥の発
生を防止することが可能であれば、直線的な定速昇温で
もよい。また、上記ポリイミド皮膜の厚みは、通常、
０．１〜５０μｍ、好ましくは１〜２５μｍである。そ
して、このディスペンサー法を適用する場合は、マルチ
ニードルを用いるマルチディスペンサー法を採用するこ
とが、生産効率の観点から好ましい。また、このディス
ペンサー法では、ダイシング後、シリコンウエハから所
定のチップ（半導体チップ）に切り出し、この半導体チ
ップをＬＯＣ型リードフレームやテープキャリアに搭載
した後、この半導体チップの裏面に対し、塗工を行って
もよい。
【００７６】つぎに、上記スクリーン印刷法は、一般的
な方法を適用することができるが、上記ディスペンサー
法と同様の散点状に分布するポリイミド皮膜を形成する
ために、スクリーンを選択することが好ましい。また、
先に述べたように、本発明では、高極性有機溶剤を使用
することが好ましいことから、これに溶解しやすいエマ
ルジョンタイプのスクリーンの使用は避けたほうがよ
く、耐久性に優れるメタルスクリーンを使用することが
好ましい。スクリーンのドット（点）の形状は、特に制
限されず、丸，三角，四角等でもよい。そして、スクリ
ーン印刷法によるポリアミド酸等のワニスの塗工を行っ
た後、上記ディスペンサー法と同様にして乾燥，硬化を
行い、ポリアミド酸等をポリイミドへ転化して、散点状
に分布するポリイミド皮膜を形成することができる。
【００７７】なお、ポリアミド酸等のワニスの散点状塗
工について、ディスペンサー法とスクリーン印刷法とを
例にあげて説明したが、本発明は、これに限定するもの
ではない。この他に、従来から、散点状の塗工が可能
な、転写法，刷毛塗り法，グラビア印刷法等を適用する
ことが可能である。
【００７８】また、半導体チップ裏面の上記ポリイミド
皮膜は、転写用シートを用いて形成することもできる。
転写用シートを用いれば、半導体チップ表面の汚染をよ
り効果的に防止できるという利点を得ることができる。
【００７９】図８に、転写用シートの一例を示す。図示
のように、この転写用シートは、基材シート１８の転写
面に上記ポリアミド酸等の皮膜４ａを散点状に付着した
ものである。
【００８０】上記基材シートは、転写時に、ポリアミド
酸等の皮膜が剥離するものであれば、特に制限するもの
ではない。この基材シートとしては、例えば、高分子フ
ィルムセパレーターがあげられる。この具体例として
は、ポリエステルフィルムセパレーター，ポリイミドフ
ィルムセパレーター，ポリオレフィンフィルムセパレー
ター，エンジニアリングプラスチックフィルムセパレー
ター，フッ素樹脂フィルムセパレーターがあげられる。
なお、上記エンジニアリングプラスチックとしては、ポ
リブチレンテレフタレート（ＰＢＴ），ポリアミド（Ｐ
Ａ），ポリフェニレンエーテル（ＰＰＥ），ポリアセタ
ール（ＰＯＭ），ポリフェニレンサルファイド（ＰＰ
Ｓ），ポリエーテルサルフォン（ＰＥＳ），ポリカーボ
ネート（ＰＣ）があげられる。また、上記フッ素樹脂フ
ィルムセパレーターとしては、例えば、テトラフルオロ
エチレン樹脂フィルムセパレーターがあげられる。この
高分子フィルムセパレーターのなかで、耐熱性と低価格
の理由から、ポリエステルフィルムセパレーター，ポリ
オレフィンフィルムセパレーターを使用することが好ま
しく、特に好ましくは、ポリエステルフィルムセパレー
ターである。また、上記基材シートの転写面には、付着
する皮膜の剥離をよくするために、シリコーンコート処
理をすることが好ましい。
【００８１】つぎに、この基材シートの転写面に付着さ
れる皮膜は、上記一般式（１）〜一般式（７）で表され
るポリイミド、上記一般式（８）〜一般式（１４）で表
されるポリアミド酸、上記一般式（８）〜一般式（１
４）で表されるポリアミド酸を部分的にイミド転化した
ポリアミド酸の少なくとも一つから形成される。
【００８２】上記皮膜は、先に述べた半導体チップ裏面
への塗工と同様にしてポリアミド酸を基材シートに塗工
し、必要に応じてイミド転化することにより形成するこ
とができる。
【００８３】すなわち、上記ディスペンサー法やスクリ
ーン印刷法等により、ポリアミド酸を基材シート転写面
に散点状に塗布する。この塗布の条件は、先に述べた半
導体チップ裏面の場合と同様である。
【００８４】そして、基材シート転写面にポリアミド酸
を塗工後、通常、１２０℃以上、必要に応じて高温領域
（約１８０℃）までステップキュアーして乾燥させるこ
とにより、溶媒が揮発し、ポリアミド酸の皮膜が形成さ
れる。また、この加熱処理において、温度や時間を調整
することにより、ポリアミド酸をイミド転化することが
できる。例えば、１８０℃以下の加熱処理では、ポリア
ミド酸主体の皮膜が形成され、また、２００℃以上では
ポリイミド主体の皮膜が形成される。なお、ポリアミド
酸主体とは、大部分（約７０％）がポリアミド酸からな
るが一部にポリイミドが形成された場合をいい、同様
に、ポリイミド主体とは、大部分（約７０％）がポリイ
ミドからなるが、一部にポリアミド酸が残存する場合を
いう。したがって、本発明において、部分イミド化ポリ
アミド酸には、ポリイミド主体のものとポリアミド酸主
体のものの２種類がある。
【００８５】また、得られる皮膜に発泡等の欠陥が発生
するおそれがない場合は、上記スッテプキュアーに代え
て連続的な定速昇温を行ってもよい。また、上記ポリア
ミド酸等の皮膜の厚みは、通常、０．１〜５０μｍ、好
ましくは１〜２５μｍである。
【００８６】このようにして、基材シートの転写面にポ
リアミド酸等の皮膜が散点状に付着した転写用シートを
作製することができる。なお、この場合、後述するよう
に、半導体チップ裏面の被覆割合は、１０％以上、好ま
しくは１５％以上、最適には２０％以上であることか
ら、これに合わせて、転写用シートの被覆率も調整する
ことが好ましい。
【００８７】つぎに、この転写用シートを用いた半導体
チップ裏面への上記ポリイミド皮膜の形成は、例えば、
つぎのようにして行うことができる。
【００８８】まず、転写用シートの転写面（皮膜付着
面）を半導体チップ裏面に接触させる。ついで、例え
ば、クッション材を介し、加熱プレスにより熱転写した
り、またはホットバーやパルスヒート等の加熱ヘッドを
用いた加熱転写法により、上記転写用シートの付着皮膜
を上記半導体チップ裏面に移行させて転写する。上記加
熱の条件は、皮膜の種類により適宜調整し、ポリアミド
酸の場合には、２００〜３００℃の条件である。また、
部分イミド化ポリアミド酸の場合、２２０〜３００℃の
条件となる。なお、上記ポリアミド酸や部分イミド化ポ
リアミド酸は、この転写時の加熱によりイミド転化す
る。また、皮膜がポリイミドの場合は、３００℃以上の
条件で行う。また、上記加圧は、皮膜にチップクラック
が生じない程度の圧力および時間に調整する。一般に、
この条件は、圧力０．１〜５ｋｇ／ｃｍ 2 ×５〜３０秒
である。この転写処理（加熱加圧処理）の後、基材シー
トを剥離することにより、半導体チップ裏面に散点状に
分布するポリイミド皮膜を形成することができる。な
お、このポリイミド皮膜が、完全にイミド転化していな
い場合は、上記皮膜の転写後、後硬化処理（後キュア
ー）を行うことが好ましい。この条件は、通常、３００
℃で１分以上、好ましくは３００℃で２分以上である。
【００８９】このようにして、半導体チップの裏面に、
散点状に分布するポリイミド皮膜が形成される。このポ
リイミド皮膜は、上記一般式（１）〜一般式（７）に表
されるポリイミドの少なくとも一つで形成されたもので
ある。そして、この半導体チップ裏面全体が封止樹脂と
接触する場合、この裏面の上記ポリイミド皮膜による被
覆面積（散点状ポリイミド皮膜の合計面積）は、上記半
導体チップ裏面の面積の１０％以上であり、好ましくは
１５％以上，特に好ましくは２０％以上である。実用上
では、この被覆面積は、１０〜８０％とされるのが一般
的である。そして、この半導体チップ裏面への上記ポリ
イミド皮膜の形成は、シリコンウエハからダイシング前
の半導体チップに行ってもよいし、ダイシング後、シリ
コンウエハから所定サイズに半導体チップを切り出し、
この半導体チップに行ってもよい。
【００９０】つぎに、この半導体チップをＬＯＣ等のリ
ードフレームに搭載し、ワイヤーボンド，樹脂封止して
半導体装置を作製する。上記半導体チップのリードフレ
ームへの搭載、ワイヤーボンド、樹脂封止は、従来公知
の方法が、適用可能である。
【００９１】また、半導体チップの表面に対しても、ポ
リイミド皮膜の形成を行うことが好ましい。このポリイ
ミド皮膜の形成は、従来法と同様に実施できる。すなわ
ち、この形成に使用する材料は、本発明で使用する上記
一般式（８）〜一般式（１４）で表されるポリアミド酸
のワニスの他、従来法と同様に、ポリイミド系ワニス等
を使用してもよい。また、ポリイミド皮膜の形状は、従
来と同様、半導体チップの表面全体（金属製ワイヤーの
接続部分を除く）を被覆する層状が好ましい。
【００９２】このようにして作製した半導体装置の一例
を図１に示す。同図では、ＬＯＣ型半導体装置に本発明
を適用した例を示している。図示のように、この半導体
装置では、半導体チップ１の上にリードフレーム３の一
端が位置し、この一端と半導体チップ１の回路とが金属
製ワイヤー７により接続され、上記半導体チップ１の全
体とリードフレーム３の一端とが、封止樹脂２により封
止されている。そして、上記半導体チップ１の裏面の全
面は、散点状に分布するポリイミド皮膜４で被覆され、
これを介して半導体チップ１裏面と封止樹脂とが接触し
ている。また、半導体チップ１の表面は、金属製ワイヤ
ー７の接続部分を除いた全面が、ポリイミド皮膜５で被
覆されている。そして、リードフレーム３の一端は、ポ
リイミド皮膜５を介し、ポリイミドテープ等６により半
導体チップ１の表面に固定されている。
【００９３】また、窓開きダイパッドを有するリードフ
レームを用いた半導体装置に本発明を適用した例を、図
２に示す。図示のように、この半導体装置では、半導体
チップ１が、窓開きダイパッド８の上に銀ペースト硬化
体９で固着した状態で搭載されている。この半導体チッ
プ１の側面付近には、リードフレーム３ａの一端が位置
しており、この一端と上記半導体チップ１の回路とが、
金属製ワイヤー７で接続されている。上記半導体チップ
１の裏面は、ダイパッド８の窓開き部から露呈してお
り、この半導体チップ１裏面にポリイミド皮膜４が散点
状に形成され、他方半導体チップ１の表面は、金属製ワ
イヤー７の接続部分を除いた全面が、ポリイミド皮膜５
により被覆されている。そして、半導体チップ１の全
体、ダイパッド８、リードフレーム３ａの一端が、封止
樹脂２により封止され、半導体チップ１の裏面は、散点
状に分布するポリイミド皮膜４を介して封止樹脂２と接
触している。
【００９４】そして、半導体チップより小さいダイパッ
ドを有するリードフレームを用いた半導体装置に対し、
本発明を適用した例を図３に示す。図示のように、この
半導体装置では、半導体チップ１より小さいダイパッド
１０に半導体チップ１が搭載されている。この半導体チ
ップ１の側面付近には、リードフレーム３ｂの一端が位
置しており、この一端と上記半導体チップ１の回路と
が、金属製ワイヤー７で接続されている。上記半導体チ
ップ１裏面は、ダイパッド１０からはみ出た部分を含め
た全面において、散点状に分布するポリイミド皮膜４に
より被覆されており、他方半導体チップ１の表面は、金
属製ワイヤー７の接続部分を除いた全面が、ポリイミド
皮膜５により被覆されている。そして、半導体チップ１
の全体、ダイパッド１０、リードフレーム３ｂの一端
が、封止樹脂２により封止され、半導体チップ１裏面の
上記ダイパッド１０からはみ出た部分は、散点状のポリ
イミド皮膜４を介して封止樹脂２と接触している。
【００９５】つぎに、ダイパッド裏面に上記ポリイミド
皮膜を形成して半導体装置を作製する場合について説明
する。
【００９６】この場合、ダイパッド裏面への上記ポリイ
ミド皮膜の形成は、先に述べた、半導体チップ裏面への
形成と同様にして行うことができる。すなわち、ダイパ
ッド裏面へ上記ポリアミド酸等のワニスを直接塗布して
これを乾燥処理する方法や、前述の転写用シートを用い
る方法が適用できる。これらの方法において、種々条件
や材料等は、半導体チップ裏面への皮膜形成の場合と同
様である。
【００９７】そして、裏面に上記ポリイミド皮膜が形成
されたダイパッドの表面に半導体チップを搭載して半導
体素子化する。このとき、エポキシ系銀ペースト等の接
着剤を用いて両者を接着固定することが好ましい。つい
で、常法に準じ、上記半導体チップとリードフレームと
を金属製ワイヤー等で電気的に接続し、上記半導体チッ
プをダイパッドとともに樹脂封止する。
【００９８】このようにして作製した半導体装置の一例
を図４に示す。図示のように、この半導体装置では、ダ
イパッド１１裏面全体に散点状に分布する上記ポリイミ
ド皮膜４が形成され、これを介して封止樹脂２と接触し
ている。また、半導体チップ１裏面は、上記ダイパッド
１１にカバーされて封止樹脂２と接触していない。この
他は、図１０の半導体装置と同様の構成であり、同一部
分には同一符号を付している。
【００９９】つぎに、ダイパッド裏面および半導体チッ
プ裏面に上記ポリイミド皮膜を形成して半導体装置を作
製する場合について説明する。これは、例えば、窓開き
ダイパッドを有するリードフレーム等を用いた半導体装
置を作製する場合である。
【０１００】上記ダイパッド裏面および半導体チップ裏
面への上記ポリイミド皮膜の形成は、先に述べた、半導
体チップ裏面への形成と同様にして行うことができる。
すなわち、ダイパッド裏面および半導体チップ裏面へ上
記ポリアミド酸等のワニスを直接塗布してこれを乾燥処
理する方法や、前述の転写用シートを用いる方法が適用
できる。これらの方法において、種々条件や材料等は、
半導体チップ裏面への皮膜形成の場合と同様である。ま
た、半導体チップをダイパッドに搭載して半導体素子化
した後、この半導体素子裏面（ダイパッド裏面および露
呈する半導体チップ裏面）に対し、一括して上記ポリイ
ミド皮膜を形成することが、製造効率の観点から好まし
い。
【０１０１】そして、常法に準じ、半導体チップとリー
ドフレームとを金属製ワイヤー等で電気的に接続し、上
記半導体チップをダイパッドとともに樹脂封止する。
【０１０２】このようにして作製した半導体装置の一例
を図５に示す。図示のように、この半導体装置は、窓開
きダイパッド８を有するリードフレーム３ａを用いたも
のである。そして、上記ダイパッド８に半導体チップ１
が搭載されて半導体素子化されており、ダイパッド８の
窓開き部から半導体チップ１裏面の一部が露呈してい
る。そして、上記ダイパッド８裏面全体および半導体チ
ップ１の露呈する裏面に散点状に分布する上記ポリイミ
ド皮膜４が形成され、これを介して封止樹脂２と接触し
ている。この他は、図２の半導体装置と同様の構成であ
り、同一部分には同一符号を付している。
【０１０３】つぎに、本発明をＴＣＰ型半導体装置に適
用した例について説明する。ＴＣＰ型半導体装置では、
半導体チップ裏面全体が封止樹脂と直接接触するため、
本発明の適用は、信頼性向上において有効である。
【０１０４】最初に、本発明を適用したＴＣＰ型半導体
装置の製法について説明する。
【０１０５】まず、半導体チップの裏面に、上記ポリイ
ミド皮膜を散点状に形成する。この形成は、前述と同様
にして行うことができ、種々条件や材料等も同様であ
る。なお、上記半導体チップとしては、通常、電極にバ
ンプを備えたフリップチップが使用される。他方、テー
プキャリアを準備する。これは、例えば、所定箇所が厚
み方向に穿孔された高分子フィルムのフィルム面に、複
数の線状導体を上記孔の周囲に略放射状に配設したもの
である。通常、上記線状導体の一端は、上記孔の内側に
向かって突出する内側電極（インナーリード）に形成さ
れ、また上記線状導体の他端は、上記高分子フィルムの
周囲に向かって延びる外側電極（アウターリード）に形
成されている。そして、上記半導体チップを、その表面
を対面させた状態でテープキャリアに搭載する。具体的
には、上記半導体チップを、上記高分子フィルムの孔内
に配置する。この配置は、半導体チップ表面（電極側）
が上記インナーリードと対面する状態で行う。そして、
上記半導体チップの電極と上記線状導体のインナーリー
ドとを接合する。ついで、上記半導体チップを上記イン
ナーリードとともに樹脂封止する。この樹脂封止法とし
ては、例えば、ポッティング法やモールド法があり、そ
れぞれにおいて、封止形態が異なる。
【０１０６】このようにして作製した半導体装置の一例
を図６および図７に示す。図６は、ポッティング法によ
り樹脂封止したＴＣＰ型半導体装置の例であり、図７
は、モールド法により樹脂封止したＴＣＰ型半導体装置
の例である。
【０１０７】図６に示すように、このＴＣＰ型半導体装
置では、テープキャリア１５の孔内部に半導体チップ１
ａが配置されて封止樹脂２ａで封止されている。前述の
ように、上記テープキャリア１５は、高分子フィム１４
の所定箇所が厚み方向に穿孔され、この孔周囲のフィル
ム面に線状導体１３が略放射状に配設されたものであ
る。上記線状導体１３のインナーリード１３ａは、上記
孔の内側に突出している。そして、この孔内に、半導体
チップ１ａが配置され、この電極１７とインナーリード
１３ａとが接合している。また、この半導体チップ１ａ
の裏面全体には、散点状に分布する上記ポリイミド皮膜
４が形成されている。そして、このインナーリード１３
ａとともに半導体チップ１ａが封止樹脂２ａによりポッ
ティング法により封止されている。なお、図において、
１６は、サポートリングであり、また、アウターリード
は省略している。
【０１０８】図７には、モールド法により樹脂封止した
ＴＣＰ型半導体装置の例を示しており、２ｂは、モール
ド封止樹脂である。その他は、図６に示すＴＣＰ型半導
体装置と同様の構成をとり、同一部分には同一符号を付
している。
【０１０９】
【発明の効果】以上のように、本発明の半導体装置は、
上記一般式（１）〜一般式（７）で表されるポリイミド
の少なくとも一つを用いて形成されたポリイミド皮膜で
半導体素子の裏面を散点状に被覆したものであり、半導
体素子裏面と封止樹脂とが、散点状に分布する上記特殊
なポリイミド皮膜を介して接触する。このため、本発明
の半導体装置では、半導体素子裏面と封止樹脂との接着
性が向上するとともに、耐熱衝撃性も向上するようにな
り、半田実装時等における熱処理の際のクラックの発生
が防止されるようになる。この結果、本発明の半導体装
置は、水の侵入経路が生じないため、耐湿信頼性に優れ
るようになる。また、上記散点状に分布するポリイミド
皮膜の被覆面積の合計は、半導体素子裏面の面積の１０
％以上であればよい。したがって、本発明の半導体装置
は、従来のように、半導体素子裏面の全面にわたってポ
リイミド皮膜を形成する場合と比較して、材料コスト的
に有利となる。
【０１１０】また、本発明の半導体装置の製法は、上記
一般式（８）〜一般式（１４）で表されるポリアミド酸
およびこれらのポリアミド酸を部分的にイミド転化した
部分イミド化ポリアミド酸の少なくとも一つを用いたワ
ニスを、半導体素子の裏面に対して散点状に塗工し、こ
れをポリイミドに転化して散点状に分布するポリイミド
皮膜を形成する製法である。この製法によれば、特殊な
設備や装置を用いず、容易に半導体素子表面の汚染が防
止されるため、従来製法の問題点であった、設備コスト
の問題および生産効率の問題が同時に解決されるように
なる。
【０１１１】つぎに、実施例について比較例と併せて説
明する。
【０１１２】
【実施例１】Ｎ−メチル−２−ピロリドンを溶媒とし、
３，３′，４，４′−ビフェニルテトラカルボン酸二無
水物を１モル、２，２−ビス〔４−（４−アミノフェノ
キシ）フェニル〕プロパンを０．９６５モル、ビス（３
−アミノプロピル）テトラメチルジシロキサンを０．０
３５モルの割合で反応させた後、熟成させてポリアミド
酸ワニス（濃度：２０重量％濃度，粘度：１５０ｄＰａ
・ｓ）を調製した。
【０１１３】そして、スピンコート法により、上記ポリ
アミド酸ワニスをシリコンウエハ表面の全面に塗布し、
乾燥，硬化（条件：１２０℃×１時間＋２００℃×１時
間＋３００℃×１時間）してポリイミド皮膜を形成し
た。ついで、上記ポリアミド酸ワニスを、内径０．１８
ｍｍのニードルを備えたシリンジに充填し、圧力３ｋｇ
／ｃｍ2 ，吐出時間０．５秒の条件で、シリコンウエハ
の裏面に１ｍｍピッチの間隔でディスペンサー塗工し
た。そして、１５０℃で１時間、２００℃で１時間、３
００℃で１時間、３５０℃で１時間の条件で、段階的に
熱処理を行って、乾燥，硬化処理を行い、厚み５μｍの
散点状のポリイミド皮膜を形成した。そして、ダイシン
グの後、１２ｍｍ×１２ｍｍのサイズのチップに切り出
した。この散点状に分布するポリイミド皮膜による半導
体チップ裏面の被覆率は、５０％であった。また、この
半導体チップの表面は、汚染されていなかった。
【０１１４】つぎに、上記半導体チップをＬＯＣ型リー
ドフレームに搭載して、金ワイヤーで接続後、エポキシ
樹脂組成物を用いてトランスファーモールドを行い、半
導体装置を作製した。上記エポキシ樹脂組成物の硬化後
（１７５℃×５時間）の水の拡散係数は、１．８９ｅｘ
ｐ（−４７４９／Ｔ）であり、水の溶解度係数は、２．
２０Ｅ−６ｅｘｐ（４９１１／Ｔ）であった。なお、上
記水の拡散係数および水の溶解度係数は、Ｆｉｃｋの拡
散方程式に沿って測定された値である。また、上記半導
体装置において、半導体チップ裏面から封止樹脂の底部
にかけての封止樹脂の厚みは、０．９６３ｍｍである。
この半導体装置について、作動試験を行ったところ、正
常に作動した。
【０１１５】このようにして得られた半導体装置につい
て、耐半田パッケージクラック性を調べた。すなわち、
半導体装置を８５℃，８５％ＲＨの恒湿恒温装置内に３
３６時間放置した。この処理による半導体装置の封止樹
脂の吸水率は、０．５５％であった。そして、上記処理
の後、ただちに２６０℃の高温半田浴に浸漬し、クラッ
クが発生する時間を計測した。この結果、この実施例１
の半導体装置では、２分を経過してもクラックが発生し
なかった。
【０１１６】
【実施例２】３，３′，４，４′−ビフェニルテトラカ
ルボン酸二無水物に代えて、３，３′，４，４′−ベン
ゾフェノンテトラカルボン酸二無水物を用い、また半導
体チップ裏面の被覆率を５０％とした。この他は、実施
例１と同様にして半導体装置を作製した。この半導体装
置の作製において、半導体チップ表面の汚染は発生せ
ず、またこの半導体装置は、正常に作動した。この半導
体装置について、実施例１と同様にして、耐半田パッケ
ージクラック性を調べたところ、２分経過しても、クラ
ックが発生しなかった。
【０１１７】
【実施例３】実施例１と同じポリアミド酸ワニスを、
０．５ｍｍ角のパターンを０．８ｍｍピッチで印刷でき
るメタルスクリーンを用い、前述のスクリーン印刷法に
より、半導体チップ裏面に塗工した。これ以外は、実施
例１と同様にして半導体装置を作製した。この半導体装
置において、半導体チップ裏面に形成されたポリイミド
皮膜の厚みは２０μｍであり、また被覆率は２１％であ
った。また、この半導体装置の作製において、半導体チ
ップ表面の汚染は発生せず、この半導体装置は、正常に
作動した。そして、この半導体装置について、実施例１
と同様にして、耐半田パッケージクラック性を調べたと
ころ、２分経過しても、クラックが発生しなかった。
【０１１８】
【実施例４】実施例１と同じポリアミド酸ワニスを、
０．５ｍｍ角のパターンを０．８ｍｍピッチで印刷でき
るメタルスクリーンを用い、前述のスクリーン印刷法に
より、シリコンウエハ裏面に塗工し、実施例１と同様に
して散点状のポリイミド皮膜を形成した。そして、ダイ
シング後、シリコンウエハから１２ｍｍ×１２ｍｍのサ
イズの半導体チップを切り出した。この半導体チップ
を、窓開きダイパッド（１３ｍｍ×１３ｍｍの大きさの
ダイパッドに１１ｍｍ×１１ｍｍの開口が形成されたも
の）を有するリードフレームに搭載した。なお、上記半
導体チップは、ダイボンド銀ペーストを用いてリードフ
レームのダイパッドに固定した。これ以外は、実施例１
と同様にして半導体装置を作製した。この半導体装置に
おいて、半導体チップ裏面に形成されたポリイミド皮膜
の厚みは２０μｍであり、また被覆率は２１％であっ
た。また、この半導体装置の作製において、半導体チッ
プ表面の汚染は発生せず、この半導体装置は、正常に作
動した。そして、この半導体装置について、実施例１と
同様にして、耐半田パッケージクラック性を調べたとこ
ろ、２分経過しても、クラックが発生しなかった。
【０１１９】
【実施例５】半導体チップ裏面の散点状に分布するポリ
イミド皮膜による被覆率を１０％にした。これ以外は、
実施例１と同様にして、半導体装置を作製した。この半
導体装置の作製において、半導体チップ表面の汚染は発
生せず、この半導体装置は、正常に作動した。そして、
この半導体装置について、実施例１と同様にして、耐半
田パッケージクラック性を調べたところ、３０秒経過し
ても、クラックが発生しなかった。
【０１２０】
【比較例１】実施例１と同じポリアミド酸ワニスを用
い、スピンコート法によりシリコンウエハ表面に塗工
し、ついで乾燥，硬化してポリイミド皮膜を形成した。
なお、シリコンウエハ裏面には、ポリイミド皮膜を形成
しなかった。そして、実施例１と同様にして半導体装置
を作製し、これについて、実施例１と同様にして耐湿信
頼性を調べた。その結果、この半導体装置は、１２秒で
クラックが発生した。
【０１２１】
【実施例６】ディスペンサー塗工において、塗工ピッチ
を広くし（３ｍｍ間隔）、散点状に分布するポリイミド
皮膜による半導体チップ裏面の被覆率を５％にした。こ
れ以外は、実施例１と同様にして、半導体装置を作製し
た。この半導体装置について、耐湿信頼性を調べたとこ
ろ、２４秒でクラックが発生した。
【０１２２】
【実施例７】３，３′，４，４′−ビフェニルテトラカ
ルボン酸二無水物に代えて、ピロメリット酸二無水物
を、２，２−ビス〔４−（４−アミノフェノキシ）フェ
ニル〕プロパンに代えて４，４′−ジアミノフェニルエ
ーテルを同モル量用いた。また、散点状に分布するポリ
イミド皮膜による半導体チップ裏面の被覆率は５０％で
あった。これ以外は、実施例１と同様にして半導体装置
を作製した。この半導体装置について、耐湿信頼性を調
べたところ、２８秒でクラックが発生した。
【０１２３】
【実施例８】実施例１と同様にして、ポリアミド酸ワニ
スを調製した。他方、転写面がシリコーンコート処理さ
れたポリエステルフィルムセパレーター（厚み５０μ
ｍ）を準備した。そして、上記ポリアミド酸ワニスを、
内径０．１８ｍｍのニードルを備えたシリンジに充填
し、圧力３ｋｇ／ｃｍ2 ，吐出時間０．５秒の条件で、
上記ポリエステルフィルムセパレーターの転写面に、１
ｍｍピッチでディスペンス塗工を行った。ついで、１５
０℃×２時間の条件で、オーブンで加熱乾燥処理を行
い、ポリエステルフィルムセパレーターの転写面に厚み
５μｍのポリアミド酸皮膜を散点状に形成し、目的とす
る転写用シートを作製した。上記ポリアミド酸皮膜は、
ポリアミド酸主体の部分イミド化ポリアミド酸皮膜であ
る。
【０１２４】つぎに、この転写用シートを、厚み５０ｍ
ｍの鋼板上に、シリコーンゴムクッション材を介し、転
写面（ポリアミド酸皮膜形成面）を上にした状態で置い
た。そして、リードフレームのダイパッドを、その裏面
が上記転写面と接触するようにして上記転写用シート上
に置いた。ついで、ホットバーを用い、温度２５０℃，
圧力１ｋｇ／ｃｍ2 ，加圧時間１０秒の条件で、上記ダ
イパッドを固定した状態でポリアミド酸皮膜を上記ダイ
パッド裏面に転写した。そして、このダイパッドを３０
０℃×２時間の条件でオーブンにより加熱処理を行い、
上記ポリアミド酸をイミド転化してポリイミドとした。
このポリイミド皮膜による上記ダイパッド裏面の被覆率
は、５０％である。
【０１２５】つぎに、半導体チップを上記ダイパッド表
面上に搭載し、両者をエポキシ系銀ペーストで接着固定
し、金ワイヤーで半導体チップとリードフレームとを電
気的に接続した後、エポキシ樹脂組成物でトランスファ
ーモールドにより、上記半導体チップをダイパッドとと
もに封止し、さらに上記エポキシ樹脂組成物の硬化処理
（１７５℃×５時間）を行い、図４に示すような半導体
装置を作製した。
【０１２６】上記エポキシ樹脂組成物の硬化後（１７５
℃×５時間）の水の拡散係数は、１．８９ｅｘｐ（−４
７４９／Ｔ）であり、水の溶解度係数は、２．２０Ｅ−
６ｅｘｐ（４９１１／Ｔ）であった。なお、上記水の拡
散係数および水の溶解度係数は、Ｆｉｃｋの拡散方程式
に沿って測定された値である。また、上記半導体装置に
おいて、半導体チップ裏面から封止樹脂の底部にかけて
の封止樹脂の厚みは、１．４８６ｍｍである。
【０１２７】このようにして得られた半導体装置につい
て、耐半田パッケージクラック性を調べた。すなわち、
半導体装置を８５℃，８５％ＲＨの恒湿恒温装置内に３
３６時間放置した。この処理による半導体装置の封止樹
脂の吸水率は、０．５５％であった。そして、上記処理
の後、ただちに１５０℃×６０秒の予備加熱ゾーンと２
６０℃×１０秒の高温加熱ゾーンを有する遠赤外線半田
リフロー炉を用い、上記ゾーンで加熱処理を行った。こ
の結果、この半導体装置では、パッケージクラックは発
生しなかった。
【０１２８】
【実施例９】３，３′，４，４′−ビフェニルテトラカ
ルボン酸二無水物に代えて、３，３′，４，４′−ベン
ゾフェノンテトラカルボン酸二無水物を用い、またダイ
パッド裏面の被覆率を５０％とした。この他は、実施例
８と同様にして半導体装置を作製した。この半導体装置
について、実施例８と同様にして、耐半田パッケージク
ラック性を調べたところ、パッケージクラックは発生し
なかった。
【０１２９】
【実施例１０】実施例８に準じ、ポリアミド酸ワニス
を、０．５ｍｍ角のパターンを０．３ｍｍピッチで印刷
できるメタルスクリーンを用い、前述のスクリーン印刷
法により、ポリエステルフィルムセパレーターの転写面
に塗布し、所定の加熱処理等を行い、厚み１５μｍのポ
リイミド皮膜を散点状に形成し転写用シートを作製し
た。この転写用シートを用い、実施例８と同様にして半
導体装置を作製した。この半導体装置において、ダイパ
ッド裏面の被覆率は２１％であった。この半導体装置に
ついて、実施例８と同様にして、耐半田パッケージクラ
ック性を調べたところ、パッケージクラックは発生しな
かった。
【０１３０】
【実施例１１】窓開きダイパッドを有するリードフレー
ムを用いて半導体装置を作製した。すなわち、窓開きダ
イパッド（１３ｍｍ×１３ｍｍの大きさのダイパッドに
１１ｍｍ×１１ｍｍの開口が形成されたもの）の裏面
に、実施例８と同様にして被覆率５０％で散点状のポリ
イミド皮膜を形成した。また、半導体チップ裏面に対し
ても、実施例８と同様にして被覆率３５％で散点状のポ
リイミド皮膜を形成した。そして、上記ダイパッド表面
の内側縁部にエポキシ系銀ペーストを塗布し、このダイ
パッド表面に上記半導体チップを搭載して両者を接着固
定した。そして、実施例８と同様にして、樹脂封止を行
い、図５に示すような半導体装置を作製した。この半導
体装置について、実施例８と同様にして、耐半田パッケ
ージクラック性を調べたところ、パッケージクラックは
発生しなかった。
【０１３１】
【比較例２】ダイパッド裏面にはポリイミド皮膜を形成
せずに、実施例８と同様にして、図１０に示すような半
導体装置を作製した。この半導体装置について、実施例
８と同様にして、耐半田パッケージクラック性を調べた
ところ、パッケージクラックが発生した。
【０１３２】
【実施例１２】実施例８と同様にして、転写用シートを
作製した。そして、この転写用シートを、厚み５０ｍｍ
の鋼板上に、シリコーンゴムクッション材を介し、転写
面（ポリアミド酸皮膜形成面）を上にした状態で置い
た。他方、表面がポリイミドバッアー膜で被覆された半
導体チップ（１２ｍｍ角）を準備した。そして、この半
導体チップを、その裏面が上記転写面と接触するように
して上記転写用シート上に置いた。ついで、ホットバー
を用い、温度２５０℃，圧力１ｋｇ／ｃｍ2 ，加圧時間
１０秒の条件で、上記半導体チップを固定した状態でポ
リアミド酸皮膜を上記半導体チップ裏面に転写した。そ
して、この半導体チップを３００℃×２時間の条件でオ
ーブンにより加熱処理を行い、上記ポリアミド酸をイミ
ド転化してポリイミドとした。このポリイミド皮膜によ
る上記半導体チップ裏面の被覆率は、３０％である。
【０１３３】つぎに、ポリイミドフィルムを基材とする
テープキャリアを準備し、前述の方法に準じ、これに上
記半導体チップを搭載して電気的な接続を取った後、エ
ポキシ樹脂組成物でトランスファーモールドにより上記
半導体チップを封止し、さらに上記エポキシ樹脂組成物
の硬化処理（１７５℃×５時間）を行い、図７に示すよ
うな半導体装置を作製した。
【０１３４】上記エポキシ樹脂組成物の硬化後（１７５
℃×５時間）の水の拡散係数は、１．８９ｅｘｐ（−４
７４９／Ｔ）であり、水の溶解度係数は、２．２０Ｅ−
６ｅｘｐ（４９１１／Ｔ）であった。なお、上記水の拡
散係数および水の溶解度係数は、Ｆｉｃｋの拡散方程式
に沿って測定された値である。また、上記半導体装置に
おいて、半導体チップ裏面から封止樹脂の底部にかけて
の封止樹脂の厚みは、０．２ｍｍである。
【０１３５】このようにして得られたＴＣＰ型半導体装
置について、耐半田パッケージクラック性を実施例１と
同様の方法で調べた。すなわち、半導体装置を８５℃，
８５％ＲＨの恒湿恒温装置内に３３６時間放置した。こ
の処理による半導体装置の封止樹脂の吸水率は、０．５
５％であった。そして、上記処理の後、ただちに２６０
℃の高温半田浴に浸漬し、クラックが発生する時間を計
測した。この結果、この半導体装置では、２分を経過し
てもパッケージクラックが発生しなかった。
【０１３６】
【実施例１３】３，３′，４，４′−ビフェニルテトラ
カルボン酸二無水物に代えて、３，３′，４，４′−ベ
ンゾフェノンテトラカルボン酸二無水物を用い、また半
導体チップ裏面の被覆率を２５％とした。この他は、実
施例１２と同様にしてＴＣＰ型半導体装置を作製した。
この半導体装置について、実施例１２と同様にして、耐
半田パッケージクラック性を調べたところ、２分を経過
してもパッケージクラックが発生しなかった。
【０１３７】
【実施例１４】実施例１２に準じ、ポリアミド酸ワニス
を、０．５ｍｍ角のパターンを０．３ｍｍピッチで印刷
できるメタルスクリーンを用い、前述のスクリーン印刷
法により、ポリエステルフィルムセパレーターの転写面
に塗布し、所定の加熱処理等を行い、厚み１５μｍのポ
リイミド皮膜を散点状に形成し転写用シートを作製し
た。そして、この転写用シートを用い、実施例１２と同
様にしてＴＣＰ型半導体装置を作製した。この半導体装
置において、半導体チップ裏面の被覆率は３５％であっ
た。この半導体装置について、実施例１２と同様にし
て、耐半田パッケージクラック性を調べたところ、２分
を経過してもパッケージクラックが発生しなかった。
【０１３８】
【比較例３】半導体チップ裏面にポリイミド皮膜を形成
せずに、実施例１２と同様にして、ＴＣＰ型半導体装置
を作製した。この半導体装置について、実施例１２と同
様にして、耐半田パッケージクラック性を調べたとこ
ろ、５秒でパッケージクラックが発生した。
【０１３９】
【実施例１５】ディスペンサー塗工において、塗工ピッ
チを広くし（３ｍｍ間隔）、散点状に分布するポリイミ
ド皮膜による半導体チップ裏面の被覆率を５％にした。
これ以外は、実施例１２と同様にして、ＴＣＰ型半導体
装置を作製した。この半導体装置について、実施例１２
と同様にして、耐半田パッケージクラック性を調べたと
ころ、１４秒でパッケージクラックが発生した。
【０１４０】
【実施例１６】３，３′，４，４′−ビフェニルテトラ
カルボン酸二無水物に代えて、ピロメリット酸二無水物
を、２，２−ビス〔４−（４−アミノフェノキシ）フェ
ニル〕プロパンに代えて４，４′−ジアミノフェニルエ
ーテルを同モル量用いた。また、散点状に分布するポリ
イミド皮膜による半導体チップ裏面の被覆率は３７％で
あった。これ以外は、実施例１２と同様にしてＴＣＰ型
半導体装置を作製した。この半導体装置について、実施
例１２と同様にして、耐半田パッケージクラック性を調
べたところ、１５秒でパッケージクラックが発生した。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例の構成を示す断
面図である。
【図２】本発明の半導体装置のその他の実施例の構成を
示す断面図である。
【図３】本発明の半導体装置のその他の実施例の構成を
示す断面図である。
【図４】本発明の半導体装置のその他の実施例の構成を
示す断面図である。
【図５】本発明の半導体装置のその他の実施例の構成を
示す断面図である。
【図６】本発明の半導体装置のその他の実施例の構成を
示す断面図である。
【図７】本発明の半導体装置のその他の実施例の構成を
示す断面図である。
【図８】本発明に用いる転写用シートの一例を示す断面
図である。
【図９】従来の半導体装置の構成を示す断面図である。
【図１０】従来の半導体装置の構成を示す断面図であ
る。
【符号の説明】
１ 半導体チップ ２ 封止樹脂 ４ ポリイミド皮膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子が封止樹脂で封止され、上記
    半導体素子の回路形成面と反対側の面が上記封止樹脂と
    接触する半導体装置であって、上記半導体素子の回路形
    成面と反対側の面が、下記の一般式（１）〜一般式
    （７）で表されるポリイミドの少なくとも一つから形成
    されたポリイミド皮膜で散点状に被覆されていることを
    特徴とする半導体装置。 【化１】 【化２】 【化３】 【化４】 【化５】 【化６】 【化７】
  2. 【請求項２】 上記ポリイミド皮膜の被覆面積が、上記
    半導体素子の回路形成面と反対側の面の面積の１０％以
    上である請求項１記載の半導体装置。
  3. 【請求項３】 半導体素子が、半導体チップがその回路
    形成面と反対側の面を対面させた状態でリードフレーム
    のダイパッドに搭載されて半導体素子化されたものであ
    り、上記半導体素子の回路形成面と反対側の面が、上記
    半導体チップの回路形成面と反対側の面および上記ダイ
    パッドの半導体チップ搭載側と反対側の面の少なくとも
    一方の面である請求項１または２記載の半導体装置。
  4. 【請求項４】 半導体装置が、半導体チップがその回路
    形成面を対面させた状態でテープキャリアに搭載され上
    記半導体チップが封止樹脂で封止されたテープキャリア
    パッケージ型半導体装置である請求項１または２記載の
    半導体装置。
  5. 【請求項５】 半導体素子を樹脂封止して半導体装置を
    作製する際に、上記半導体素子の樹脂封止に先立ち、下
    記の一般式（８）〜一般式（１４）で表されるポリアミ
    ド酸および上記一般式（８）〜一般式（１４）で表され
    るポリアミド酸を部分的にイミド転化した部分イミド化
    ポリアミド酸の少なくとも一つを用いたワニスを、上記
    半導体素子の回路形成面と反対側の面に散点状に塗工
    し、この状態で、上記ポリアミド酸および部分イミド化
    ポリアミド酸の少なくとも一つをイミド転化して散点状
    に分布するポリイミド皮膜を形成することを特徴とする
    半導体装置の製法。 【化８】 【化９】 【化１０】 【化１１】 【化１２】 【化１３】 【化１４】
  6. 【請求項６】 上記ワニスの塗工面積の合計が、上記半
    導体素子の回路形成面と反対側の面の面積の１０％以上
    である請求項５記載の半導体装置の製法。
  7. 【請求項７】 半導体チップを、その回路形成面と反対
    側の面を対面させた状態でリードフレームのダイパッド
    に搭載して半導体素子化し、この半導体素子の上記半導
    体チップの回路形成面と反対側の面および上記ダイパッ
    ドの半導体チップ搭載側と反対側の面の少なくとも一方
    の面に散点状に分布するポリイミド皮膜を形成する請求
    項５または６記載の半導体装置の製法。
  8. 【請求項８】 半導体チップをその回路形成面を対面さ
    せた状態でテープキャリアに搭載し、上記半導体チップ
    を封止樹脂で封止する請求項５または６記載の半導体装
    置の製法。
JP7126768A 1995-03-02 1995-05-25 半導体装置およびその製法 Pending JPH08298300A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7126768A JPH08298300A (ja) 1995-03-02 1995-05-25 半導体装置およびその製法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-43071 1995-03-02
JP4307195 1995-03-02
JP7126768A JPH08298300A (ja) 1995-03-02 1995-05-25 半導体装置およびその製法

Publications (1)

Publication Number Publication Date
JPH08298300A true JPH08298300A (ja) 1996-11-12

Family

ID=26382823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7126768A Pending JPH08298300A (ja) 1995-03-02 1995-05-25 半導体装置およびその製法

Country Status (1)

Country Link
JP (1) JPH08298300A (ja)

Similar Documents

Publication Publication Date Title
KR970008355B1 (ko) 수지밀봉형 반도체장치
US5814894A (en) Semiconductor device, production method thereof, and tape carrier for semiconductor device used for producing the semiconductor device
KR100366009B1 (ko) 반도체 장치 및 그 제조 방법과, 다이본딩재
US6046072A (en) Process for fabricating a crack resistant resin encapsulated semiconductor chip package
JP3592018B2 (ja) ポリイミド接着シートおよびポリイミド用工程フィルム
KR100481347B1 (ko) 반도체용 접착 필름, 및 이것을 이용한 반도체용 접착필름 부착 리드 프레임 및 반도체 장치
JP4213998B2 (ja) 接着剤樹脂組成物及びそれを用いたフィルム状接着剤
JPWO2007010902A1 (ja) 半導体用熱可塑性樹脂組成物、これを用いた接着フィルム、リードフレーム、半導体装置および半導体装置の製造方法
US6717242B2 (en) Semiconductor device and process for fabrication thereof
JP4251807B2 (ja) 半導体装置製造用接着シート
JP3048300B2 (ja) 接着性絶縁テープおよびそれを用いた半導体装置
EP0618614A2 (en) Heat-resistant adhesive for the fabrication of a semiconductor package
JPH08302299A (ja) 転写用シートおよびそれを用いた半導体装置の製法
JP3575480B2 (ja) 半導体用接着フィルム
JPH08298300A (ja) 半導体装置およびその製法
JPH06236899A (ja) 樹脂封止型半導体装置
JP3988058B2 (ja) 半導体用樹脂組成物、半導体用接着剤、接着フィルム、これを用いたリードフレーム及び半導体装置
JPH06346030A (ja) 耐熱性接着材料
JP3314158B2 (ja) 樹脂組成物、接着剤、接着フィルム、これを用いたリードフレーム及び半導体装置
JP3109707B2 (ja) 耐熱性接着剤及びそれを含む半導体パッケージ
JP2007284671A (ja) 接着フィルム
JP2000026602A (ja) 熱融着性ポリイミド樹脂フィルムおよびこれを用いた半導体装置ならびに多層配線板
JP2000212518A (ja) 熱接着シ―ト
JPH08316252A (ja) 半導体装置
JP2000017072A (ja) 熱融着性ポリイミド樹脂フィルムおよびこれを用いた半導体装置ならびにその製法、それに用いる半導体装置用テープキャリア