KR100302403B1 - 반도체장치 제작방법 - Google Patents

반도체장치 제작방법 Download PDF

Info

Publication number
KR100302403B1
KR100302403B1 KR1020000032627A KR20000032627A KR100302403B1 KR 100302403 B1 KR100302403 B1 KR 100302403B1 KR 1020000032627 A KR1020000032627 A KR 1020000032627A KR 20000032627 A KR20000032627 A KR 20000032627A KR 100302403 B1 KR100302403 B1 KR 100302403B1
Authority
KR
South Korea
Prior art keywords
forming
substrate
resin
thin film
insulating film
Prior art date
Application number
KR1020000032627A
Other languages
English (en)
Inventor
야마자키순페이
아라이야스유키
데라모토사토시
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Application granted granted Critical
Publication of KR100302403B1 publication Critical patent/KR100302403B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Helmets And Other Head Coverings (AREA)

Abstract

본 발명은 가요성을 가지는 액티브 매트릭스형 액정표시장치를 제공한다. 박리층을 포함하는 박막트랜지스터를 유리기판상에 형성하고, 수지재료로 된 밀봉층을 통하여 그 박막트랜지스터에 투광성이고 가요성의 수지기판을 접착한다. 그리고, 유리기판을 박리함으로써, 가요성을 가지는 수지기판상에 박막트랜지스터가 형성된 구성을 얻는다. 그리하여, 가요성을 가지는 수지기판을 사용한 액티브 매트릭스형 액정표시장치용의 패널을 얻을 수 있다.

Description

반도체장치 제작방법{A method of manufacturing a semiconductor device}
본 발명은, 구부러지기 쉬운(즉, 가요성을 가지는) 표시패널을 제공하는 기술에 관한 것이고, 더 구체적으로는, 가요성의 액티브 매트릭스형 액정표시장치를 제공하는 기술에 관한 것이다.
소형이고 가벼우며 얇은 형태로 된 표시장치로서 액정표시장치가 알려져 있다. 이것은, 표시패널의 구성으로서, 수 ㎛의 간격으로 서로 접합되어 유지되는 1쌍의 투광성 기판들 사이에 액정이 끼워진 구성을 가지고 있다. 그 표시장치의 동작에 있어서는, 소정의 영역의 액정에 전계를 인가함으로써 액정의 광학 특성을 변화시켜, 패널을 투과하는 광의 투과 여부와 투과 광량을 제어한다.
이러한 액정표시장치의 표시 특성을 더 증진시키는 기술로서, 액티브 매트릭스형 표시패널이 알려져 있다. 이것은, 매트릭스 형태로 배치된 개개의 화소에 스위칭용의 박막트랜지스터(일반적으로는, 비정질 규소박막이 사용됨)를 배치하고, 그 박막트랜지스터에 의해 각 화소에 출입하는 전하를 제어하는 것이다.
액티브 매트릭스형 액정표시장치의 특성을 향상시키기 위해서는, 사용되는 박막트랜지스터의 특성을 향상시키는 것이 필요하다. 그러나, 현상황에서는, 사용되는 기판의 관계에 비추어 그러한 특성을 향상시키는 것이 어렵다.
액정표시패널에서 사용되는 기판에 요구되는 것은, 가시광을 투과하는 광학 특성이다. 그러한 광학 특성을 가지는 기판으로는, 각종 수지(樹脂)기판, 유리기판, 석영기판 등이 있다. 그들중, 수지기판은 내열성이 낮기 때문에, 그의 표면에 박막트랜지스터를 제작하는 것이 어렵다. 또한, 석영기판은 1000℃ 이상의 고온에 견딜 수 있으나, 값이 비싸고, 표시장치의 대면적화시에 경제성에 문제가 있다. 그 때문에, 일반적으로 유리기판이 사용되고 있다.
박막트랜지스터의 특성을 향상시키기 위해서는, 박막트랜지스터를 구성하는 박막반도체로서, 결정성을 가지는 규소 반도체박막을 사용할 필요가 있다. 그러나, 결정성 규소박막을 형성하기 위해서는, 시료(試料)를 고온 분위기에 노출시킬 필요가 있어, 유리기판을 사용하는 경우, 기판이 뒤틀리거나 변형되는 문제가 일어난다. 특히, 기판을 대면적화하는 경우, 그 문제가 현저하게 된다.
그러한 문제를 해결하고 높은 표시 특성을 가지는 액정표시패널을 얻는 기술로서, 일본 공개특허공고 평6-504139호 공보에 기재된 기술이 알려져 있다. 이 기술은, SOI 기술 등에 의해 형성된 단결정 규소박막을 사용하여 박막트랜지스터를 제작하고, 그 박막트랜지스터를 에피택셜 성장용의 기판으로부터 박리하고, 필요로 하는 광학 특성을 가지는 임의의 기판에 그 박막트랜지스터를 접착하여, 액정표시장치를 구성하는 패널을 얻는 것이다.
이 기술을 사용하는 경우, 공지의 SOI 기술을 이용하여 형성된 단결정 규소박막이 사용될 수 있기 때문에, 높은 특성을 가지는 박막트랜지스터를 얻을 수 있다. 또한, 기판으로서, 만곡된 면을 가지는 기판이 사용될 수도 있다.
상기한 일본 공개특허공고 평6-504139호 공보에 기재된 기술에서는, SOI 기술을 이용하여 박막트랜지스터가 제작된다. 그러나, 현상황의 SOI 기술에서는, 10 인치 이상의 대각선 칫수의 대면적에 단결정 박막을 형성하는 것이 어렵다.
예를 들어, 현상황에서는, 최대의 단결정 웨이퍼는 크기가 16 인치로 되어 있다. 이 경우, 얻어지는 최대의 정사각형 패널은 16×(1/2)-2 11 인치의 대각선 칫수로 된다.
한편, 요구되는 액정표시패널로서, 장래에는 대각선 칫수가 20 인치 또는 30 인치 이상으로 될 것으로 예상된다. 공지의 SOI 기술을 이용하는 방법으로는, 그러한 대면적의 액정표시패널을 구성하는 것은 불가능하다.
본 발명은 상기한 점에 비추어 안출된 것으로, 본 발명의 목적은, 대면적에 걸쳐 높은 특성을 가지는 박막트랜지스터를 제작하는 기술을 제공하는데 있다.
본 발명의 다른 목적은, 상기한 기술을 이용하여 가요성의 표시패널을 얻는 기술을 제공하는데 있다.
본 발명의 또 다른 목적은, 상기한 기술을 이용하여 가요성의 액정표시패널을 제공하는데 있다.
상기한 문제들을 해결하기 위해, 본 발명의 일 실시양태에 따르면, 제1 기판상에 제1 절연막을 형성하는 공정; 상기 제1 절연막상에 제2 절연막을 형성하는 공정; 상기 제2 절연막상에 비정질 규소막을 형성하는 공정; 규소의 결정화를 조장하는 금속원소를 상기 비정질 규소막의 표면에 접하여 유지시키는 공정; 가열처리에 의해 상기 비정질 규소막을 결정화시켜 결정성 규소막을 얻는 공정; 상기 결정성 규소막을 사용하여 박막트랜지스터를 형성하는 공정; 상기 박막트랜지스터를 밀봉(seal)하는 밀봉층을 형성하는 공정; 투광성을 가지는 제2 기판을 상기 밀봉층에 접착하는 공정; 및 상기 제1 절연막을 제거하여 상기 제1 기판을 박리하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법이 제공된다.
상기한 구성의 구체적인 예가 도 1∼도 3에 나타내어져 있다. 먼저, 도 1(A)∼(D)에서, 제1 기판을 형성하는 유리기판(101)상에, 박리층으로서 기능하는 제1 절연막(산화규소막)(102)을 성막한 다음, 그 제1 절연막상에 제2 절연막으로서 산화규소막(103)을 성막한다. 그 산화규소막(102, 103)들은 각각 다른 방법으로 성막되고, 제1 절연막인 산화규소막(102)은 후의 공정에서 에칭에 의해 쉽게 제거되는 재료로 만들어진다.
그후, 제2 절연막(103)상에 비정질 규소막(104)을 성막한 다음, 그 비정질 규소막(104)상에 규소의 결정화를 조장하는 금속원소를 함유하는 용액을 도포하여, 수막(水膜)(105)을 형성하고, 스피너(spinner)(106)를 사용한 스핀 건조를 행하여, 금속원소가 비정질 규소막(104)의 표면과 접하여 유지되는 상태로 되게 한다.
그후, 가열처리를 행함으로써 결정성 규소막(107)을 얻고, 그 결정성 규소막(107)을 활성층(108)으로 형성하여, 도 2(A) 및 (B)에 나타낸 바와 같은 박막트랜지스터를 형성한다. 그 박막트랜지스터의 형성 후, 그 박막트랜지스터를 밀봉(seal)하는 밀봉층(119)을 형성하고, 그 다음, 그 밀봉층(119)에 가요성의 투광성 기판(120)을 접착한다. 그후, 에칭을 행함으로써, 박리층인 제1 절연막(102)으로 되는 산화규소막을 제거하여, 유리기판(101)을 박막트랜지스터로부터 박리한다.
본 발명의 다른 실시양태에 따르면, 표면에 홈이 형성된 제1 기판상에 제1 절연막을 형성하는 공정; 상기 제1 절연막상에 제2 절연막을 형성하는 공정; 상기 제2 절연막상에 비정질 규소막을 형성하는 공정; 규소의 결정화를 조장하는 금속원소를 상기 비정질 규소막의 표면에 접하여 유지시키는 공정; 가열처리에 의해 상기 비정질 규소막을 결정화시켜 결정성 규소막을 얻는 공정; 상기 결정성 규소막을 사용하여 박막트랜지스터를 형성하는 공정; 상기 박막트랜지스터를 밀봉하는 밀봉층을 형성하는 공정; 투광성을 가지는 제2 기판을 상기 밀봉층에 접착하는 공정; 및 에칭 용액을 사용하여 상기 제1 절연막을 제거하여 상기 제1 기판을 박리하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법이 제공된다.
본 발명의 또다른 실시양태에 따르면, 표면에 홈이 형성된 제1 기판상에 제1 절연막을 형성하는 공정; 상기 제1 절연막상에 제2 절연막을 형성하는 공정; 상기 제2 절연막상에 비정질 규소막을 형성하는 공정; 규소의 결정화를 조장하는 금속원소를 상기 비정질 규소막의 표면에 접하여 유지시키는 공정; 가열처리에 의해 상기 비정질 규소막을 결정화시켜 결정성 규소막을 얻는 공정; 상기 결정성 규소막을 사용하여 박막트랜지스터를 형성하는 공정; 상기 박막트랜지스터를 밀봉하는 밀봉층을 형성하는 공정; 투광성을 가지는 제2 기판을 상기 밀봉층에 접착하는 공정; 및 에칭 용액을 사용하여 상기 제1 절연막을 제거하여 상기 제1 기판을 박리하는 공정을 포함하고; 상기 홈의 바닥 부분과 상기 제1 절연막 사이에 간극이 형성되어 있고, 상기 에칭 용액이 상기 간극에 진입하는 것을 특징으로 하는 반도체장치 제작방법이 제공된다.
본 명세서에 기술된 구성에서는, 규소의 결정화를 조장하는 금속원소로서, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, 및 Au으로부터 선택된 1종 또는 다수 종류의 원소가 사용될 수 있다. 특히, Ni을 사용한 경우에 더 높은 재현성과 효과를 얻을 수 있다.
또한, 규소의 결정화를 조장하는 금속원소는 규소막중에서 1×1014∼5×1018원자cm-3의 농도가 되도록 조정할 필요가 있다. 이것은, 결정화에 필요로 하는 농도로서는 1×1014원자cm-3의 농도가 필요하고, 5×1018원자cm-3이상의 농도가 되면 반도체로서의 특성이 저하되기 때문이다. 본 명세서에서, 원자의 농도는 SIMS(2차이온질량분석법)을 이용하여 측정된 값들중 최소값으로서 정의된다.
또한, 상기한 금속원소를 이용하여 얻어진 결정성 규소막은, 짝짓지 않은 결합(unpaired coupling)의 중화를 위해 수소 및/또는 할로겐을 0.0005∼5 원자%의 농도로 함유한다. 할로겐의 예로서는, 염소, 불소 및 브롬이 있다.
본 발명의 또다른 실시양태에 따르면, 제1 기판상에 제1 절연막을 형성하는 공정; 상기 제1 절연막상에 상기 제2 절연막을 형성하는 공정; 상기 제2 절연막상에 비정질 규소막을 형성하는 공정; 규소의 결정화를 조장하는 금속원소를 상기 비정질 규소막의 표면에 접하여 유지시키는 공정; 상기 비정질 규소막에 레이저 비임을 조사(照射)하여, 그 레이저 비임이 조사된 영역을 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역으로 변경시키는 공정; 상기 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역을 활성층으로 사용하여 박막트랜지스터를 형성하는 공정; 상기 박막트랜지스터를 밀봉하는 밀봉층을 형성하는 공정; 투광성을 가지는 제2 기판을 상기 밀봉층에 접착하는 공정; 및 상기 제1 절연막을 제거하여 상기 제1 기판을 박리하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법이 제공된다.
상기한 구성에서, 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역은 실질적으로 결정입계를 함유하지 않고, 결함을 보상하기 위한 수소원자 및/또는 할로겐원자를 1×1015∼1×1020원자cm-3의 농도로 함유하며, 또한, 탄소원자 및 질소원자를 1×1016∼5×1018원자cm-3의 농도로 함유하고, 또한, 산소원자를 1×1017∼5×1019원자cm-3의 농도로 함유한다.
본 발명의 또 다른 실시양태에 따르면, 제1 기판상에 제1 절연막을 형성하는 공정; 상기 제1 절연막상에 제2 절연막을 형성하는 공정; 상기 제2 절연막상에 비정질 규소막을 형성하는 공정; 규소의 결정화를 조장하는 금속원소를 상기 비정질 규소막의 표면에 접하여 유지시키는 공정; 상기 비정질 규소막에 레이저 비임을 조사하여, 그 레이저 비임이 조사된 영역을 결정성을 가지는 영역으로 변경시키는 공정; 상기 결정성을 가지는 영역을 활성층으로 사용하여 박막트랜지스터를 형성하는 공정; 상기 박막트랜지스터를 밀봉하는 밀봉층을 형성하는 공정; 투광성을 가지는 제2 기판을 상기 밀봉층에 접착하는 공정; 및 상기 제1 절연막을 제거하여 상기 제1 기판을 박리하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법이 제공된다.
본 명세서에 기술된 발명에 있어서 규소의 결정화를 조장하는 금속원소를 도입하는 방법으로서는, 그 금속원소를 함유하는 용액을 사용하는 것이 간편하다. 예를 들어, Ni을 사용하는 경우, 브롬화니켈 용액, 초산니켈염 용액, 수산니켈 용액, 탄산니켈 용액, 염화니켈 용액, 요드화니켈 용액, 질산니켈 용액, 황산니켈 용액, 개미산니켈 용액, 니켈 아세틸아세토네이트 용액, 4-사이클로헥실 낙산(酪酸) 니켈 용액, 2-에틸헥산산 니켈 용액, 산화니켈 용액, 및 수산화니켈 용액로부터 선택된 적어도 한 종류의 화합물이 사용될 수 있다.
금속원소로서 Fe(철)을 사용하는 경우, 그의 화합물로서, 철염으로 알려진재료, 예를 들어, 브롬화제1철(FeBr26H2O), 브롬화제2철(FeBr36H2O), 초산제2철(Fe(C2H3O2)3xH2O), 염화제1철(FeCl24H2O), 염화제2철(FeCl36H2O), 플루오르화제2철(FeF33H2O), 질산제2철(Fe(NO3)39H2O), 인산제1철(Fe3(PH4)28H2O), 및 인산제2철(FePO42H2O)로부터 선택된 것이 사용될 수 있다.
금속원소로서 Co(코발트)를 사용하는 경우, 그의 화합물로서, 코발트염으로 알려진 재료, 예를 들어, 브롬화코발트(CoBr26H2O), 초산코발트(Co(C2H3O2)24H2O), 염화코발트(CoCl26H2O), 플루오르화코발트(CoF2xH2O), 및 질산코발트(Co(NO3)26H2O)로부터 선택된 것이 사용될 수 있다.
금속원소로서 Ru(루테늄)을 사용하는 경우, 그의 화합물로서, 루테늄염으로 알려진 재료, 예를 들어, 염화루테늄(RuCl3H2O)이 사용될 수 있다.
금속원소로서 Rh(로듐)을 사용하는 경우, 그의 화합물로서, 로듐염으로 알려진 재료, 예를 들어, 염화로듐(RhCl33H2O)이 사용될 수 있다.
금속원소로서 Pd(팔라듐)을 사용하는 경우, 그의 화합물로서, 팔라듐염으로 알려진 재료, 예를 들어, 염화팔라듐(PdCl22H2O)이 사용될 수 있다.
금속원소로서 Os(오스뮴)을 사용하는 경우, 그의 화합물로서, 오스뮴염으로 알려진 재료, 예를 들어, 염화오스뮴(OsCl3)이 사용될 수 있다.
금속원소로서 Ir(이리듐)을 사용하는 경우, 그의 화합물로서, 이리듐염으로알려진 재료, 예를 들어, 3염화이리듐(IrCl33H2O)과 4염화이리듐(IrCl4)으로부터 선택된 재료가 사용될 수 있다.
금속원소로서 Pt(백금)을 사용하는 경우, 그의 화합물로서, 백금염으로 알려진 재료, 예를 들어, 염화제2백금(PtCl45H2O)이 사용될 수 있다.
금속원소로서 Cu(구리)를 사용하는 경우, 그의 화합물로서, 초산제2동(Cu (CH3COO)2), 염화제2동(CuCl22H2O), 및 질산제2동(Cu(NO3)23H2O)으로부터 선택된 재료가 사용될 수 있다.
금속원소로서 금을 사용하는 경우, 그의 화합물로서, 3염화금(AuCl3xH2O)과 염화금염(AuHCl44H2O)로부터 선택된 재료가 사용될 수 있다.
도 1(A)∼(D)는 본 발명의 일 실시예에 따른 액정패널 제작공정을 나타내는 도면.
도 2(A)∼(C)는 본 발명의 일 실시예에 따른 액정패널 제작공정을 나타내는 도면.
도 3(A) 및 (B)는 본 발명의 일 실시예에 따른 액정패널 제작공정을 나타내는 도면.
도 4는 본 발명의 일 실시예에 따른 액정패널을 나타내는 도면.
도 5(A)∼(D)는 본 발명의 다른 실시예에 따른 액정패널 제작공정을 나타내는 도면.
도 6은 액정표시장치의 화소영역의 개요를 나타내는 도면.
도 7은 표면상에 요철이 형성되어 있는 기판상에 산화막이 형성된 상태를 나타내는 도면.
도 8은 액정표시장치가 헬멧에 배치된 상태를 나타내는 도면.
도 9는 액정표시장치가 차량의 정면 유리에 배치된 상태를 나타내는 도면.
도 10은 액정표시장치가 항공기의 조종실의 정면 유리에 배치된 상태를 나타내는 도면.
도 11(A)∼(F)는 본 발명의 또다른 실시예에 따른 액정패널 제작공정을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
101: 유리기판 102: 박리층 103: 산화규소막
104: 비정질 규소막 105: 수막 106: 스피너
107: 결정성 규소막 108: 활성층 109: 게이트 절연막
110: 게이트 전극 111: 양극산화물층 112: 소스영역
113: 오프셋 게이트영역 114: 채널형성영역 115: 드레인영역
116: 층간절연막 117: 소스 전극 118: 화소전극
119: 수지재료층 120: 수지기판 121, 122: 배향막
123: 대향전극 124: PET막 125: 액정
200: 제2 층간절연막 601: 소스선 602: 게이트선
603: 화소전극
이하, 본 발명의 실시예들을 더 상세히 설명한다.
[실시예 1]
본 실시예는, 유리기판상에 550℃ 이하의 저온 공정으로 제작된 대면적의 액정표시용 박막집적회로를 유리기판으로부터 가요성의 기판인 PET(폴리에틸렌 테레프탈레이트) 기판으로 옮겨, 곡면상에도 배치될 수 있는 액티브 매트릭스형 액정표시장치를 구성하는 예에 관한 것이다. 특히, 본 실시예에서는, 화소영역의 구성에 관하여 설명한다. 여기서는, 액정표시장치를 예로서 나타내었으나, EL형 표시장치에도 본 명세서에서 설명된 기술을 이용할 수 있다.
먼저, 유리기판(101)을 준비한다. 그 유리기판(101)의 표면에는 미세한 요부(凹部)(홈)들이 미리 형성되었다. 본 실시예에서는, 그 요부는 폭과 높이가 수 천 Å∼수 ㎛이고, 깊이가 수 ㎛∼수 십 ㎛이며, 그의 형상이 격자 또는 줄무늬 형상으로 되어 있다. 그 요부는, 나중에 형성되는 박리층(102)의 평탄성이 유지되는 범위에서 깊게 만드는 것이 바람직하다. 그 요부를 형성하는 방법은 포토리소그래피 공정을 사용한 에칭 또는 기계적 에칭을 이용하여 행하면 좋다.
그 다음, 유리기판(101)상에 박리층(102)으로 기능하는 산화규소막을 성막한다. 본 실시예에서는, 산화규소계 피막형성용 도포액을 사용한 산화규소막이 이용된다. 그 산화규소계 피막형성용 도포액은, 실란올(silanol)계 모노머 또는 실란올계 올리고머 등을 알코올 또는 케톤 등의 유기용매에 용해시킨 것, 또는 산화규소의 미세한 입자들을 유기용매에 분산시킨 것이다. 그러한 산화규소계 피막형성용 도포액의 구체예로서는, 도쿄 오카 고교 가부시키가이샤제 OCD(Ohka Diffusion Source))가 사용될 수 있다.
상기한 OCD 용액은 스피너 등을 사용하여 피(被)형성면에 도포하고 200∼300℃의 온도에서 베이킹(baking)을 행하여 간단히 산화규소막을 형성할 수 있다. 또한, 그들 산화규소계 피막형성용 도포액(OCD에 한정되지 않음)을 사용하여 형성되는 산화규소막은, 스퍼터법 또는 CVD법에 의해 형성되는 산화규소막과 비교하여 그의 에칭률이 현저히 높은(조건에 따라서는 1자리수 이상 만큼 높은) 특성을 가진다. 예를 들어, 본 발명자들의 실험에 의하면, TEOS 가스를 사용한 플라즈마 CVD법에 의해 형성된 산화막(게이트 절연막 또는 층간절연막에 이용되는)의 버퍼 플루오르화 수소산에 대한 에칭률은 대략 1000∼2000 Å/분인 반면에, 상기한 OCD 용액을 사용하여 형성된 산화규소막의 버퍼 플루오르화 수소산에 대한 에칭률은 1 ㎛/분 이상이다.
본 실시예에서는, 도쿄 오카 고교 가부시키가이샤제의 OCD 용액중에서 타입2 Si 59000을 사용하여 박리층을 형성한다. 그 박리층의 형성은, 스피너를 이용하여 상기한 OCD 용액을 도포하고 250℃의 온도에서 30분간 베이킹함으로써 행해진다. 본 실시예에서, 산화규소막으로 된 박리층(102)의 두께는 1 ㎛이다. 그 박리층의 표면은 평탄한 것이 되도록 주의할 필요가 있다.
박리층(102)과 유리기판(101) 사이에는, 도 7에 나타낸 바와 같이 유리기판(101)의 요철에 기인하여 간극(701)들이 존재하게 된다. 또한, 그 간극(701)을 형성하기 위해 OCD 용액의 농도를 조정하는 것이 효과적이다.
박리층(102)을 형성한 후, 하지막(下地膜)이 되는 산화규소막(103)을 성막한다. 그 산화규소막(103)은 TEOS 가스를 사용한 플라즈마 CVD법에 의해 치밀한 막질(膜質)을 가지도록 성막된다. 그 산화규소막(103)이 나중에 박막트랜지스터의 후면측을 덮는 보호막으로 기능하기 때문에, 그의 두께를 5000 Å 이상으로 할 필요가 있다. 또한, 이 하지막이 되는 산화규소막(103)의 성막은 스퍼터법에 의해 행해질 수도 있다.(도 1(A))
그후, 도 1(B)에 나타낸 바와 같이, 플라즈마 CVD법 또는 감압 열 CVD법에 의해 비정질 규소막(104)을 형성한다. 그 비정질 규소막(104)의 형성은 종래부터 알려진 성막법을 사용하여 행해질 수도 있다. 그 비정질 규소막(104)의 두께는 대략 500 Å일 수 있다. 그 다음, 시료(試料)를 스피너(106)상에 배치하고, 소정의 농도로 조정된 니켈초산염 용액을 그 위에 도포하여 수막(水膜)(105)을 형성한다. 그 다음, 스피너(106)를 사용하여 스핀 건조를 행함으로써 불필요한 용액을 불어내어, 니켈원소가 비정질 규소막(104)의 표면에 접하여 유지되는 상태로 되게 한다.
그 상태에서 가열처리를 행하여 비정질 규소막(104)을 결정화시킨다. 그 가열처리는 550℃, 4시간의 조건으로 행해질 수 있다. 보통, 비정질 규소막에 대하여 550℃의 온도로 가열처리를 가하여도, 수 백시간 이상의 처리를 가하지 않으면 결정화가 진행하지 않는다. 그러나, 규소의 결정화를 조장하는 어떤 종류의 금속원소(본 실시예에서는, 니켈원소)를 이용하면, 상기한 조건에서도 결정성 규소막이 얻어질 수 있다. 또한, 그러한 금속원소를 사용한 경우, 대략 500℃의 온도에서도 수 십시간 가열을 행하면, 결정성 규소막이 얻어질 수 있다. 금속원소로서 니켈을 사용한 경우에, 그러한 저온 결정화의 효과가 현저하게 얻어질 수 있다. 가열처리에 의해 비정질 규소막(104)을 결정화시키는 공정에서 가해지는 온도가 대략 550℃이면, 코닝 7059 유리기판과 같은, 저렴하고 대면적화가 용이한 기판이 사용될 수 있다. 따라서, 저렴한 생산비용으로 대면적의 결정성 규소막을 얻을 수 있다.
이렇게 하여, 도 1(C)에 나타낸 바와 같이 결정성 규소막(107)이 얻어진다. 그리고, 레이저 비임의 조사에 의해 결정성 규소막(107)의 결정성을 더 향상시킨다. 그 다음, 그 결정성 규소막(107)의 표면을 대략 100 Å 만큼 에칭한다. 이것은, 결정성 규소막(107)의 표면에 존재하는 고농도의 니켈층(아마, 니켈 규화물화하여 있는)을 제거하기 위한 것이다. 그 다음, 결정성 규소막(107)을 패터닝하여,도 1(D)에 나타낸 바와 같이 박막트랜지스터의 활성층(108)을 얻는다.
그후, 도 2(A)에 나타낸 바와 같이, 활성층(108)을 덮고 게이트 절연막(109)으로 기능하는 산화규소막을 형성한다. 그 게이트 절연막(109)의 두께는 대략 1000 Å으로 하면 좋다. 그 게이트 절연막(109)의 두께 등은 필요로 하는 특성 또는 이용되는 공정에 따라 결정된다.
게이트 절연막(109)의 형성후, 스칸듐을 미량 함유한 알루미늄을 주성분으로 하는 막을 성막하고, 이것을 패터닝하여 게이트 전극(110)을 형성한다. 알루미늄을 주성분으로 하는 상기 막의 두께는, 예를 들어, 6000 Å일 수 있다. 이 경우, 게이트 전극(110)의 두께는 6000 Å이다.
그 다음, 전해용액중에서 게이트 전극(110)을 양극으로 하여 양극산화를 행하여, 두께 2000 Å의 양극산화물층(111)을 형성한다. 양극산화물층(111)의 이러한 두께로, 나중에 불순물이온을 주입하는 공정에서 오프셋 게이트영역이 형성될 수 있다.
양극산화물층(111)의 형성후, 소스영역과 드레인영역을 형성하기 위한 불순물이온 주입을 행한다. 본 실시예에서는, n채널형 박막트랜지스터를 얻기 위해, P(인) 이온이 주입된다. 이 공정은 플라즈마 도핑법 또는 이온주입법에 의해 행해질 수 있다.
이 공정에 의해, 소스영역(112), 드레인영역(115), 채널형성영역(114) 및 오프셋 게이트영역(113)이 자기정합적으로 형성된다. 또한, 불순물이온 주입이 완료된 후, 레이저 비임 또는 강광(强光)을 조사하여, 소스영역(112)과드레인영역(115)의 재결정화와 주입된 이온의 활성화를 행한다. 이렇게 하여, 도 2(A)에 나타낸 상태가 얻어진다.
도 2(A)에 나타낸 상태가 얻어진 후, 층간절연막(116)으로서 산화규소막을 형성한다. 그 층간절연막(116)은 유기수지로 만들어질 수도 있다. 그 유기수지로서는, 에폭시 수지, 아크릴레이트 수지, 폴리이미드 수지 등이 이용될 수 있다. 또한, 그 층간절연막(116)은, 각종 수지재료의 2층 이상의 다층 구조, 또는 산화규소막과 수지층과의 적층 구조로 될 수도 있다.
층간절연막(116)의 형성후, 콘택트 홀을 형성한다. 그리고, 티탄과 알루미늄으로 이루어진 적층체를 사용하여 소스 전극(117)을 형성한 다음, 그 위에, 산화규소막으로 된 제2 층간절연막(200)을 형성한다. 그후, ITO를 사용하여, 드레인영역에 접속되는 전극(118)을 형성한다. 이 전극(118)은 박막트랜지스터의 드레인영역에 접속되는 화소전극을 구성한다. 이렇게 하여, 배선까지도 포함하는 박막트랜지스터가 완성된다.(도 2(B))
도 2(C)에 나타낸 바와 같이, 배선까지도 포함하는 박막트랜지스터를 밀봉(seal)하기 위한 밀봉층으로 기능하는 수지재료층(119)을 형성한다. 그 수지재료층(119)은 에폭시 수지, 아크릴레이트 수지, 폴리이미드 수지 등으로 될 수 있다. 또한, 그 수지재료층(119)은 각종 수지재료의 2층 이상의 다층 구조로 될 수도 있다.
본 실시예에서는, 그 수지재료층(119)이 UV 경화형의 접착제로서 기능하는 에폭시 수지로 되어 있다. 그 다음, 액정패널의 기판을 형성하는 투광성이고 가요성의 수지기판(120)을 수지재료층(119)에 접착한다. 본 실시예에서는, 그 수지기판(120)이 두께 1 mm의 PET(폴리에틸렌 테레프탈레이트) 필름으로 되어 있다. 또한, 수지기판(120)을 접착하는 방법으로서는, 수지재료층(119)을 사용하는 대신에 접착제층을 사용하여 행할 수도 있다.
그 다음, 도 3(A)에 나타낸 바와 같이, 버퍼 플루오르화 수소산을 사용하여 박리층(102)을 에칭한다. 이 공정에서는, 유리기판(101)의 표면에는 홈들이 형성되어 있기 때문에, 그 홈들의 존재로 인하여 박리층(102)과 유리기판(101)의 표면 사이에는 간극들이 존재한다. 그래서, 그들 간극에 에칭액이 진입함으로써, 에칭이 빠르게 진행하게 된다. 더욱이, OCD 용액으로 대표되는 산화규소계 피막형성용 도포액을 사용하여 형성된 산화규소막은 플라즈마 CVD법 또는 스퍼터법에 의해 형성된 산화규소막과 비교하여 1자리수 이상 만큼 에칭률이 더 높다. 따라서, 이 에칭 공정에서, 박리층(102)만이 선택적으로 제거될 수 있다.
그 결과, 도 3(A)에 나타낸 바와 같이, 유리기판(101)과 하지층인 산화규소막(103)이 서로로부터 박리되는 것으로 된다.
이렇게 하여, 도 3(B)에 나타낸 상태가 얻어진다. 이 상태에서, 액티브 매트릭스형 액정표시패널들중 하나가 완성된다. 즉, 1쌍의 기판들 사이에 액정이 끼워져 보유되는 구성을 가진 액정패널에 있어서의 한쪽 패널이 완성된다.
도 3(B)에 나타낸 하나의 패널에서는, 화소영역의 1화소의 부분만이 나타내어져 있음을 주목하여야 한다. 그러나, 상기한 것과 동일한 공정에 의해, 주변회로의 박막트랜지스터를 구성하고, 주변구동회로를 다른 회로에 일체화한 구성으로하는 것이 가능하다.
그 다음, 도 4에 나타낸 바와 같이, 두께 1 mm의 PET 필름(124)의 표면에 대향전극(123)과 배향막(122)을 배치한다. 그리하여, 도 3(B)에 나타낸 패널과 짝을 이루는 패널이 얻어진다. 그 다음, 도 3(B)에 나타낸 패널의 노출된 산화규소막(103)상에, 액정을 배향시키기 위한 배향막(121)을 형성한다. 그리고, 2개의 패널을 서로 접합하고, 그들 사이의 간극(5 ㎛)에 TN형 액정(125)을 주입한다. 그리하여, 도 4에 나타낸 액정표시패널이 완성된다. 또한, 그 도면에는 나타내어져 있지 않으나, 컬러 필터, 위상보상필름 및 편광필름이 필요에 따라 배치된다.
본 실시예에서는, TN 액정에 UV 경화형 수지재료를 혼합한 것이 사용된다. 그래서, 패널의 완성 후, 자외광선을 수지재료에 조사하여 그 수지재료를 경화시킨다. 그 결과, 기둥 형태로 경화된 수지재료에 의해, 1쌍의 패널 사이의 간격이 유지된다. 또한, 그들 패널을 접합할 때 그 수지재료만으로는 그들 2개의 패널 사이의 간격이 유지될 수 없기 때문에, 공지의 스페이서를 사용하는 것이 필요하다.
또한, 도 4에 나타낸 상태에서는, 수분의 침입 등에 의해 특성의 열화(劣化)가 진행할 가능성이 있기 때문에, 전체 패널을 열경화성 수지필름으로 밀봉한다.
도 4에 나타낸 구성에서는, 가요성을 가지는 수지기판이 기판으로서 사용되기 때문에, 액정패널 전체를 가요성을 가지는 것으로 할 수 있다. 또한, 결정성 규소막을 사용한 박막트랜지스터에 의해 액티브 매트릭스형 액정표시장치가 형성되기 때문에, 그 표시장치는 높은 화상표시 기능을 가지는 것으로 될 수 있다.
[실시예 2]
본 실시예는, 실시예 1에서 설명된 공정에서 규소의 결정화를 조장하는 금속원소로서 Cu(구리)를 사용한 경우의 예이다. 본 실시예에서는, 초산제2동(Cu(CH3COO)2) 용액을 사용하여 구리원소의 도입을 행한다. 그 용액내의 구리원소의 농도는, 최종 규소막중에 잔류하는 구리원소의 농도가 1×1016∼5×1019원자cm-3이 되도록 조정된다.
규소의 결정화를 조장하는 금속원소로서 구리를 사용하는 경우, 결정화를 위한 가열처리가 580℃, 4시간의 조건에서 행해진다. 이것은, 구리가 니켈과 비교하여 규소의 결정화를 조장하는 기능이 약간 작기 때문이다. 다른 구성이나 공정조건들은 실시예 1에 나타낸 것들과 동일하다.
[실시예 3]
본 실시예는, 유리기판상에 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역을 가지는 규소막을 형성하고, 그 규소막을 사용하여, 가요성 구조를 가지는 액티브 매트릭스 액정표시장치를 구성하는 예이다.
본 실시예에서는, 유리기판으로서 코닝 7059 유리기판(변형점: 593℃)을 사용한다. 또한, 유리기판상에는, 폭이 수 ㎛이고 깊이가 수 ㎛∼수 십 ㎛인 격자 형상 또는 줄무늬 형상의 홈들이 미리 형성되어 있다.
먼저, 유리기판(501)상에 박리층(502)을 형성한다. 그 박리층(502)은 상기한 OCD 용액을 사용한 산화규소막으로 되어 잇다. 이 상태에서, 상기한 홈들의 존재로 인하여 그 홈들의 바닥 부분에 미세한 간극이 형성된다.
그 다음, TEOS 가스를 사용한 플라즈마 CVD법에 의해 박리층(502)상에 산화규소막(503)을 형성한다. 그 산화규소막(503)은 나중에 박막트랜지스터 회로를 지지하는 지지체로서 작용하기 때문에, 그 막은 두껍게 형성된다. 본 실시예에서는, 그 산화규소막(503)이 8000 Å의 두께로 형성된다. 그 다음, 그 산화규소막상에, 플라즈마 CVD법 또는 감압 열 CVD법에 의해 비정질 규소막(504)을 300 Å의 두께로 형성한다.
그후, 시료를 스피너(506)상에 배치하고, 니켈초산염 용액을 도포하여, 수막(505)을 형성한다. 도포되는 니켈초산염 용액내 니켈원소의 함유농도는, 최종적으로 규소막중에 잔류하는 니켈원소의 농도가 1×1016∼5×1019원자cm-3이도록 조정된다. 규소막내 니켈원소의 농도는 SIMS(2차이온질량분석법)을 사용하여 측정된 규소값의 최소값으로 정의된다.(도 5(A))
니켈초산염 용액의 수막(505)을 형성한 후, 스핀 건조를 행하여 불필요한 용액을 불어낸다. 이렇게 하여, 니켈원소가 비정질 규소막(504)의 표면에 접하여 유지된다. 그 상태에서 레이저 비임의 조사에 의해 비정질 규소막(504)을 결정화시킨다. 본 실시예에서는, 선(線) 형상의 비임으로 가공한 KrF 엑시머 레이저를 사용하였다. 레이저 비임 조사시에, 시료를 550℃의 온도로 가열한다.
여기서 사용되는 레이저 비임은, 길이가 수 십 cm이고 폭이 대략 1 mm인 선 형상이 되도록 광학계(다수의 각종 렌즈로 구성된)을 사용하여 가공된 비임이다.선형 레이저 비임을 사용한 규소막의 결정화는, 비정질 규소막(504)을 레이저 비임으로 천천히 주사(走査)하면서 그 비정질 규소막(504)에 레이저 비임을 조사하는 것에 의해, 도 5(B)에서 부호 507로 나타낸 바와 같은 결정화된 영역을 조금씩 성장시키는 것이다.
레이저 비임의 조사에 의해 결정화된 영역(507)은 단결정으로 간주되는 또는 실질적으로 단결정으로 간주되는 전기 특성을 가진다. 즉, 그 영역(507)은, 그 영역내에 결정입계가 실질적으로 존재하지 않는 결정구조를 가진다. 그러나, 일반적인 단결정 웨이퍼와 달리, 그 영역(507)중에는, 결함을 보상하기 위한 수소원소 및/또는 할로겐원소를 1×1015∼5×1020원자cm-3의 농도로 함유한다. 이것은, 출발막이 비정질 규소막으로 되어 있기 때문이다.
또한, 그 비정질 규소막은 탄소원자와 질소원자를 1×1016∼5×1018원자cm-3 .의 농도로 함유하고, 또한, 산소원자를 1×1017∼5×1019원자cm-3의 농도로 함유한다. 그 비정질 규소막이 탄소, 질소 및 산소를 함유하는 것은, 출발막이 CVD법에 의해 형성된 비정질 규소막(504)으로 되어 있다는 것에 기인한다. 즉, 이것은, 플라즈마 CVD법 또는 감압 열 CVD법에 의해 형성된 비정질 규소막(504)중에는, 그의 성막시에 탄소, 질소 및 산소가 불가피하게 함유되기 때문이다.
또한, 본 실시예에서 기술되는 바와 같이 규소의 결정화를 조장하는 금속원소를 사용하는 경우에는, 그 막중에 해당 금속원소를 1×1016∼5×1019원자cm-3의 농도로 함유한다. 이 농도 범위가 의미하는 것은, 상기 범위보다 큰 범위에서는 금속으로서의 특성이 나타나고, 상기 범위보다 작은 범위에서는 규소의 결정화를 조장하는 작용이 얻어질 수 없다는 것이다.
또한, 본 실시예에서 기술되는 바와 같이 레이저 비임의 조사에 의한 결정화에 의해 얻어지는 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역은 가늘고 긴 선형상의 영역(507)으로 얻어질 수 있으나, 그의 폭을 그 만큼 크게 할 수 없다. 즉, 대면적에 걸쳐 상기한 영역을 얻는 것은 현상황에서는 불가능하다.
그러나, 액티브 매트릭스형 액정표시장치에 있어서는, 박막트랜지스터가 도 6에 나타낸 바와 같이 행렬로 규칙적으로 배치되기 때문에, 결정화가 실제로 요구되는 것은 특정의 선형상 영역이다.
도 6에서, 부호 601은 소스선을 나타내고, 602는 게이트선을 나타낸다. 또한, 부호 603은 화소전극을 구성하는 ITO 전극이다. 또한, 부호 605는 박막트랜지스터의 소스영역에의 콘택트를 나타내고, 604는 그 트랜지스터의 게이트 전극에의 콘택트이며, 606은 드레인영역과 화소전극(603)과의 콘택트이다.
도 6에 나타낸 구성에서는, 부호 607로 나타낸 영역은 박막트랜지스터의 활성층을 구성하는 영역이 된다. 따라서, 적어도 이 영역을 결정화시키면 충분하다.
실제로는, 도 6에 나타낸 구성은 수 백×수 백의 매트릭스 형태로 형성된다. 따라서, 최소한으로 요구되는 것은, 부호 608, 609로 나타낸 선형상 영역을 결정화시킬 수 있으면 된다는 것이다. 활성층의 폭이 대략 수 ㎛∼수 십 ㎛이기 때문에,부호 608, 609로 나타낸 선형상 영역이, 본 실시예에서 기술되는 바와 같은 레이저 비임의 조사에 의해 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역으로 변경될 수 있다.
본 실시예에서는, 도 5(B)에 나타낸 바와 같이 선형 레이저 비임을 주사하면서 조사함으로써, 부호 507로 나타낸 바와 같은, 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역이 선택적으로 형성된다.
본 실시예에서는, 규소의 결정화를 조장하는 금속원소가 사용되었지만, 금속원소를 사용하지 않는 경우는, 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역을 형성하는 것이 어렵다.
또한, 레이저 비임의 조사 조건이 매우 정교하기 때문에, 그 조건을 찾아내기 위해 예비실험을 충분히 행할 필요가 있다. 레이저 비임의 조사 조건중에서 특히 중요한 것은, 레이저 비임의 조사 밀도와 레이저 비임의 주사 속도와의 관계이다.
또한, 금속원소를 사용한 경우라도, 레이저 비임이 조사될 때 가열을 행하지 않으면, 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역을 형성하는 것이 어렵다. 본 실시예에서는, 가열온도를 550℃로 하였지만, 그 온도를 유리기판이 견딜 수 있는 온도의 범위에서 가능한 한 높게 증가시키는 것이 바람직하다. 구체적으로는, 유리기판의 변형점보다 낮은 정도까지 가능한 한 높게 그 온도를 증가시키는 것이 바람직하다.
도 5(B)에 나타낸 바와 같은 방법에 의해 얻어진 단결정으로 간주되는 영역또는 실질적으로 단결정으로 간주되는 영역은 도 5(B)의 깊이방향쪽으로 길이방향을 가지는 선 형상으로 되어 있다. 그래서, 형성될 박막트랜지스터는 도면의 깊이방향쪽으로 다수 개 나란히 배치되게 된다.
도 5(B)에 나타낸 레이저 비임 조사공정에서, 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역이 형성된 후, 패터닝을 행함으로써, 도 5(C)에 나타낸 바와 같이 박막트랜지스터의 활성층(508)을 형성한다. 이 활성층(508)의 앞쪽(도면의 지면을 기준으로)과 뒤쪽에도 동일한 활성층들이 동시에 다수 개 형성된다.
그 활성층(508)은 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역으로 구성되어 있다. 즉, 그 활성층중에는 결정입계가 실질적으로 존재하지 않는다. 따라서, 그 활성층(508)은, 단결정 웨이퍼를 사용하여 구성된 트랜지스터 또는 SOI 기술 등에 의해 얻어진 단결정 규소박막을 사용하여 구성된 박막트랜지스터에 필적하는 전기 특성을 제공할 수 있다.
활성층(508)의 형성후, 게이트 절연막으로서 기능하는 산화규소막(509)을 플라즈마 CVD법 또는 감압 열 CVD법에 의해 형성한다. 그 산화규소막의 두께는 1200 Å으로 한다. 그 다음, 알루미늄을 주성분으로 하는 게이트 전극(510)을 형성하고, 양극산화에 의해 게이트 전극(510)의 주위에 양극산화물층(511)을 형성한다.
도 5(C)에 나타낸 상태의 활성층(508)의 부분은 채널형성영역의 부분이다. 도 5(C)에 나타낸 것은 도 2에 나타낸 박막트랜지스터의 단면을 90°만큼 다른 각도에서 본 단면이다. 도 5(C)에 나타낸 단면은 도 6의 선 A-A'를 따라 취한 단면에 대응한다.
양극산화물층(511)의 형성후, TEOS 가스를 사용한 플라즈마 CVD법에 의해 층간절연막(512)을 형성한다. 그 다음, 콘택트 홀을 형성한 후, 게이트 전극(510)에의 콘택트 배선(콘택트 전극)(513)을 형성한다. 이때, 도시되지는 않았지만, 필요로 하는 배선을 동시에 행한다.
그 다음, 밀봉재로도 기능하는 에폭시 수지 등의 접착층(514)을 형성하여, 이전에 형성된 배선 및 회로를 밀봉한다. 그 접착층(514)은 UV광의 조사에 의해 경화되는 타입으로 되어 있다. 그 다음, PET 필름으로 형성된 가요성이고 투광성의 기판(515)을 접착층(514)에 접착한다.
그 다음, 플루오르화 수소산계 에칭액(예를 들어, 버퍼 플루오르화 수소산)을 사용하여 박리층(502)을 제거한다. 이때, 유리기판(501)에 형성된 홈들에 에칭액이 진입하여, 박리층의 에칭을 촉진시킨다. 그리하여, 유리기판(501)을 박리시킬 수 있다.
유리기판(501)의 박리로, 도 5(D)에 나타낸 상태가 얻어진다. 이렇게 하여, 액티브 매트릭스형 액정표시장치를 구성하는 패널들중 하나가 완성된다. 그후, 대향 패널을 실시예 1에서 설명된 바와 같이 제작하고, 그들 2개의 패널을 소정의 간격을 두고 서로 접합하고, 대향하는 패널들 사이에 액정을 충전하여 액티브 매트릭스형 액정패널을 완성한다.
본 실시예에서는, 도 6에 나타낸 바와 같은 화소영역에서의 박막트랜지스터의 배치 상태를 예로 들어 액정패널 제작공정을 설명하였다. 따라서, 본 실시예에있어서의 화소영역의 박막트랜지스터를 구동하는 주변구동회로영역(시프트 레지스터회로, 아날로그 버퍼회로 등으로 구성된)의 구성으로서는, 화소영역을 구성하는 박막트랜지스터와 동일 공정에서 동일 기판상에 형성되는 구성(주변구동회로영역과 화소영역을 동일 기판상에 형성하는 구성)으로 하여도 좋고, IC칩에 의해 구성된 주변구동회로가 외부적으로 부착되는 구성으로 하여도 좋다.
화소영역을 구성하는 박막트랜지스터의 형성과 주변구동회로영역을 구성하는 박막트랜지스터의 형성을 동일 공정에서 행하는 경우에는, 주변구동회로를 구성하는 박막트랜지스터를 도 5에 나타낸 것과 동일한 공정에 의해 화소영역에 배치되는 박막트랜지스터의 제작과 동시에 제작한다. 또한, 주변구동회로를 구성하는 박막트랜지스터는 일 직선상으로 나란히 배치되고, 선형 레이저 비임의 조사에 따른 결정화된 영역(선 형상으로 결정화된 영역)을 잘 이용할 수 있도록 설계된다.
[실시예 4]
본 실시예는, 실시예 1∼3에서 나타낸 유리기판을 사용하는 구성 대신에 석영기판을 사용하는 예를 나타낸다. 석영기판을 사용하는 경우에는, 유리기판을 사용하는 경우와 비교하여 재료비가 비싸다고 하는 결점이 있다. 그러나, 1000℃ 이상의 고온 열처리를 행할 수 있기 때문에, 규소의 결정화를 조장하는 금속원소를 사용하지 않고도 결정성 규소막을 얻을 수 있다.
본 실시예에서는, 석영기판의 사용에 의한 비용의 증가를 억제하기 위해, 아래에 설명되는 구성이 채택된다. 석영기판을 사용한 경우에도, 실시예 1 및 3에서의 것과 동일한 공정을 통하여 액정표시패널을 형성할 수 있다. 이때, 산화규소로된 박리층을 에칭할 때, 석영기판의 표면도 어느 정도 에칭된다.
따라서, 본 실시예에서는, 한번 사용된 석영기판의 표면을 화학적 에칭 또는 기계적 연마에 의해 평탄화하고, 다시 그 석영기판의 표면에 홈들을 형성하여, 석영기판을 여러번 사용하는 것을 특징으로 한다.
1회 사용에 의해 연마되는 석영기판의 두께가 대략 50 ㎛이고, 두께 2 mm의 석영기판이 사용된다고 가정한다. 그래서, 석영기판의 두께가 절반으로 감소될 때까지 그 석영기판이 사용될 수 있는 횟수는 대략 200번으로 산정된다. 현상황에서, 코닝 7059 유리기판에 비하여 석영기판의 가격이 10 cm2의 것의 경우 10배이기 때문에, 본 실시예에 따른 구성의 채용으로, 유리기판을 사용하는 경우와 동일한 생산비용을 실현할 수 있다.
본 실시예의 구성을 채택한 경우, 실시예 3에 나타낸 것과 같은 레이저 비임의 조사를 행하여, 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역을 형성한다. 그 다음, 이 영역을 사용하여 박막트랜지스터를 형성할 수 있다. 이 경우, 시료를 대략 1000℃까지 가열할 수 있고, 레이저 비임의 조사로 인한 효과를 증진시킬 수 있다. 또한, 실시예 3에 나타낸 바와 같이, 규소의 결정화를 조장하는 금속원소를 이용하면, 레이저 비임의 조사로 인한 효과가 증진될 수 있다.
[실시예 5]
본 실시예는, 실시예 4에서 석영기판 대신에 유리기판을 사용한 경우의 예이다. 유리기판을 사용한 경우, 그의 가격이 저렴하기 때문에, 석영기판을 사용한 경우와 비교하여 그의 생산비용을 더 감소시킬 수 있다.
[실시예 6]
본 실시예는, 실시예 3에 나타낸 구성에서 레이저 비임의 조사 전에 가열처리를 행하는 경우의 예이다. 이 가열처리는, 비정질 규소막이 결정화되지 않도록 하는 조건으로 행하여 비정질 규소막중의 수소를 이탈시키기 위해 행해진다. 그 막중의 수소를 이탈시키면, 규소분자의 댕글링 결합(dangling bond)(짝짓지 않은 결합(unpaired coupling))을 중화시키는 수소가 방출되기 때문에, 그 막중에서 규소분자의 댕글링 결합이 증가되어, 결정화시킬 때 에너지의 스레시홀드값을 낮춘다. 따라서, 레이저 비임의 조사로 인한 결정화가 촉진될 수 있다.
또한, 레이저 비임의 조사가 완료된 후, 유리기판의 변형점보다 낮은 온도로 가열처리를 행하는 것이 효과적이다. 이것은, 막내의 응력이 그 가열처리에 의해 완화되기 때문이다.
특히, 실시예 1에서 설명된 바와 같이, 최종적으로 가요성을 가지는 액정표시패널을 제작하는 경우, 박막트랜지스터를 구성하는 활성층내의 응력이 충분히 완화되지 않으면, 액정표시패널이 구부려질 때 외부적으로 가해지는 응력에 의해, 박막트랜지스터의 동작에 악영향을 끼치는 균열 또는 결함이 활성층에 일어난다. 따라서, 가요성의 액정표시패널을 구성하는 경우에는, 레이저 비임의 조사 후에 가열처리를 행하여 막내의 응력을 완화시키기는 것이 크게 효과적이다.
[실시예 7]
본 실시예는, 실시예 3에서 설명된 구성에서, 레이저 비임의 조사 전에 가열처리에 의해 규소막을 미리 결정화시키는 구성에 관한 것이다. 즉, 레이저 비임의 조사 전에 550℃, 4시간의 가열처리를 행함으로써 비정질 규소막을 결정화시키고, 도 5(B)에 나타낸 바와 같이 그 막에 레이저 비임을 조사하여, 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역을 부분적으로 형성한다.
또한, 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역이 형성될 수 없을지라도, 가열처리에 의해 결정화된 결정성을 레이저 비임의 조사에 의해 더욱 향상시킬 수 있다.
[실시예 8]
본 실시예는, 실시예 3에서 설명된 구성에서, 레이저 비임 조사조건이 단결정으로 간주되는 영역 또는 실질적으로 단결정으로 간주되는 영역을 형성하는데 최적의 조건에서 벗어난 상태에서 레이저 비임을 조사하는 경우의 예이다. 이 경우, 약간의 결정입계가 존재하는 것으로 인정되는 결정성을 가지는 영역이 얻어질 수 있다. 그러한 영역이 단결정으로 간주되는 영역으로 간주될 수 있는 전기 특성을 제공할 수 없을지라도, 그 영역은 단결정의 것과 충분히 유사한 전기 특성을 가진다.
상기한 최적의 조건에서 벗어난 조건은 현저히 넓은 범위로 되어 있다. 따라서, 본 실시예에서 나타낸 구성은 레이저 비임의 조사 파워의 변동 등을 고려한 경우 실용성이 매우 높은 것으로 된다.
[실시예 9]
본 실시예에서는, 장시간 고온 처리가 행해질 수 있도록, 박리될 기판으로서 석영기판을 사용하여, 니켈원소를 이용하여 결정화된 규소막중의 니켈을 게터링(gettering)한 후 박막트랜지스터를 제작한다. 본 실시예를 도 11(A)∼(F)에 의거하여 아래에 설명한다.
먼저, 에칭에 의해, 도 7에 나타낸 바와 같이 석영기판(301)의 표면에 격자 형상 또는 줄무늬 형상의 요부(凹部)들을 형성한다. 그 요부들은, 폭과 높이가 수 천 Å∼수 ㎛이고 깊이가 수 ㎛∼수 십 ㎛인 크기로 되어 있다.
그 다음, 도 11(A)에 나타낸 바와 같이, 실시예 1과 마찬가지로, 요부들이 형성된 석영기판(301)의 표면에 OCD 용액을 도포하고, 베이킹을 행하고, 산화규소막으로 된 두께 1 ㎛의 박리층(302)을 형성한다. 플라즈마 CVD법에 의해 재료로서 TEOS 가스를 사용하여 박리층(302)의 표면에 하지막(303)으로서 두께 5000 Å의 산화규소막을 형성한다.
하지막(303)의 경도를 가능한 한 높게 하는 것이 중요하다. 이것은, 하지막(303)이 최종적으로 얻어질 박막트랜지스터의 후면을 보호하기 때문이다. 하지막(303)이 단단할수록(즉, 그의 에칭률이 작을수록), 박막트랜지스터의 신뢰성이 더 높게 된다.
하지막(303)은 염소로 대표되는 할로겐원소를 미량 함유하는 것이 효과적이다. 이렇게 함으로써, 규소의 결정화를 조장하도록 반도체층에 존재하는 금속원소가 후의 공정에서 할로겐원소에 의해 게터링될 수 있다.
또한, 하지막(303)의 형성 후, 수소 플라즈마 처리를 추가로 행하는 것이 효과적이고, 또한, 산소와 수소의 혼합물 분위기에서 플라즈마 처리를 행하는 것도 효과적이다. 이것은, 하지막(303)의 표면에 흡수된 탄소성분을 제거하여 하지막(303)과 나중에 형성될 반도체막과의 계면 특성을 개선하는데 효과적이다.
그 다음, 두께가 2000 Å이고 나중에 결정성 규소막으로 될 비정질 규소막(304)을 감압 열 CVD법 또는 플라즈마 CVD법에 의해 형성한다. 감압 열 CVD법이 더 바람직한데, 그 이유는, 나중에 얻어질 결정성 규소막이 플라즈마 CVD법에 의해 얻어진 것보다 더 미세하기 때문이다. 나중에 비정질 규소막(304)의 표면에 열산화막이 형성되기 때문에, 비정질 규소막(304)의 두께를 최종적으로 요구되는 두께보다 더 두껍게 하는 것이 필요하다.
여기서 제작되는 비정질 규소막(304)이 산소를 1×1017∼5×1019원자cm-3의 농도로 함유하는 것이 바람직하다. 이것은, 산소가 금속원소(규소의 결정화를 조장하는 금속원소)의 게터링 공정에서 나중에 중요한 역할을 하기 때문이다. 그러나, 산소의 농도가 상기한 농도 범위보다 더 높은 경우에는, 비정질 규소막의 결정화가 방해된다는 것을 주목하여야 한다. 또한, 질소 및 탄소와 같은 다른 불순물의 농도는 가능한 한 낮아야 한다. 구체적으로는, 그 농도가 2×1019cm-3이하인 것이 필요하다.
그 다음, 도 11(B)에 나타낸 바와 같이, 니켈을 10 ppm(중량에 의거한)의 농도로 함유하는 니켈초산염 용액을 비정질 규소막(304)의 표면에 도포하고, 건조시켜 니켈층(305)을 형성한다. 그 니켈층(305)은 항상 완전한 층을 형성하지 않고,그 상태는 항상 니켈원소가 비정질 규소막(304)의 표면에 접하여 유지되어 있는 것이다. 니켈원소의 도입량은 용액중의 니켈원소의 농도를 조정함으로써 조정된다.
그 다음, 900℃로 4시간 가열처리를 행함으로써, 비정질 규소막(304)을 결정화시켜, 도 11(C)에 나타낸 결정성 규소막(306)을 얻는다. 본 실시예에서는, 석영기판(301)이 사용되기 때문에, 가열온도를 대략 900℃까지 올릴 수 있고, 그리하여, 더 높은 결정성을 가지는 결정성 규소막(306)을 유리기판이 사용되는 경우와 비교하여 더 짧은 시간에 얻을 수 있다.
후의 게터링 공정에서, 산소가 니켈과 결합함으로써 니켈의 게터링에 크게 기여한다. 그러나, 결정화 공정에서의 산소와 니켈의 결합이 결정화를 방해한다는 것이 밝혀졌다. 따라서, 가열에 의한 결정화 공정에서는, 산화물을 형성하는 것을 가능한 한 많이 억제하는 것이 중요하다. 따라서, 결정화를 위한 가열 공정이 행해지는 분위기중의 산소의 농도가 ppm 정도, 바람직하게는, 1 ppm 이하일 필요가 있다. 따라서, 가열처리의 분위기는 질소이거나 또는 아르곤과 같은 불활성 가스이다.
결정성 규소막(306)을 얻은 후, 할로겐원소를 함유하는 산화성 분위기에서 가열처리를 다시 행하여, 도 11(D)에 나타낸 바와 같이 열산화막(307)을 형성한다. 이 공정에 의해, 결정화를 조장하기 위해 선행 공정에서 의도적으로 첨가된 니켈원소가 결정성 규소막(306)으로부터 제거된다.
여기서의 가열온도는 결정화 공정에서의 것보다 더 높다. 이것은, 효과적인 게터링을 행하기 위한 중요한 조건이다. 본 실시예에서는, 석영기판(301)이 사용되기 때문에, 그 가열온도가 950℃이다. 또한, 할로겐원소를 공급하기 위한 가스로서 HCl이 사용되고, 가열처리를 위한 분위기는 질소분위기중의 산소의 농도가 10%이도록 설정되고, 산소에 대한 HCl의 농도(용적농도)는 3%이다. 이들 조건하에, 가열처리를 위한 시간이 300분일 때, 염소를 함유하는 두께 500 Å의 열산화막이 형성되고, 동시에, 염소(할로겐원소)의 작용에 의해, 결정성 규소막(306)중의 니켈이 열산화막(307)에 의해 게터링되어, 결정성 규소막(306)중의 니켈의 농도를 낮춘다. 그 결정성 규소막(307)의 두께는 대략 1700 Å이다.
결정성 규소막(306)과 열산화막(307)과의 계면 부근에서 니켈원소의 농도가 높게 되는 경향이 관찰되었다. 그 이유는, 게터링이 주로 수행되는 영역이 결정성 규소막(306)과 열산화막(307)과의 열산화막측 계면 부근인 때문인 것으로 간주된다. 그 계면 부근에서의 게터링의 진행 이유는, 그 계면 부근에 응력과 결함이 존재하기 때문인 것으로 간주된다.
이 공정에 의해, 니켈원소의 농도가 초기의 공정에서의 것과 비교하여 최대로 1/10 이하이도록 낮추어질 수 있다. 이것은, 할로겐원소에 의한 게터링이 행해지지 않는 경우와 비교하여, 니켈원소의 농도가 1/10 이하로 낮추어질 수 있다는 것을 의미한다. 다른 금속원소가 사용되는 경우에도, 유사한 효과가 얻어질 수 있다.
게터링 공정에서의 가열온도는, 그 온도에서의 기판의 변형과 왜곡이 허용가능하도록 설정되고, 500∼1100℃, 바람직하게는, 700∼1000℃로 한다.
예를 들어, 가열온도가 600∼750℃인 경우, 처리시간(가열시간)을 10∼48시간, 대표적으로는, 24시간으로 한다. 가열온도가 750∼900℃인 경우에는, 처리시간을 5∼24시간, 대표적으로는, 12시간으로 한다. 가열온도가 900∼1050℃인 경우는, 처리시간을 1∼12시간, 대표적으로는, 6시간으로 한다.
처리시간은, 얻어질 산화막의 두께와 분위기중의 할로겐과 산소의 농도에 따라 적절히 설정된다. 예를 들어, 97%의 산소와 3%의 HCl이 함유되어 있는 분위기에서 950℃의 가열처리가 행해지는 경우, 대략 30분간에 두께 500 Å의 열산화막이 형성되고, 니켈의 게터링이 충분히 행해질 수 없다. 따라서, 열산화막의 형성에 있어서는, 게터링의 효과를 얻기 위한 충분한 시간을 얻기 위해 분위기중의 할로겐과 산소의 농도를 조정하는 것이 필요하다. 즉, 열산화막의 두께 또는 열산화막 형성을 위한 온도가 변경되는 경우, 분위기중의 할로겐과 산소의 농도를 조정함으로써, 게터링에 필요한 시간을 적절히 설정할 수 있다.
여기에, 할로겐원소로서 Cl가 선택되고, Cl 도입방법으로서 HCl이 사용되는 경우의 예가 나타내어져 있다. HCl이 산소에 대하여 0.5%∼10%(용적%)의 비율로 혼합되는 것이 바람직하다. 혼합된 HCl의 농도가 상기한 것보다 높으면, 막의 표면이 거칠어진다는 것을 주목하여야 한다.
HCl 이외에, HF, HBr, Cl2, F2및 Br2로부터 선택된 1종 또는 다수 종류의 가스가 사용될 수도 있다. 일반적으로, 할로겐 수소화물이 사용될 수 있다. 분위기는 이들 가스를, HF의 경우 0.25∼5%, HBr의 경우 1∼15%, Cl2의 경우 0.25∼5%, F2의 경우 0.125∼2.5%, Br2의 경우 0.5∼10%의 농도로 함유하는 것이 바람직하다.그 농도가 상기한 범위보다 낮으면, 현저한 효과가 얻어질 수 없고, 그 농도가 상기한 범위보다 높으면, 규소막의 표면이 거칠어진다.
게터링 공정 후, 도 11(E)에 나타낸 바와 같이, 높은 농도의 니켈을 함유하는 열산화막(307)을 제거한다. 그 열산화막(307)은, 버퍼 플루오르화 수소산(또는, 플루오르화 수소산계의 다른 에칭액)을 사용하는 습식 에칭에 의해, 또는 건식 에칭에 의해 제거된다. 그 에칭에 의해, 함유된 니켈의 농도가 낮추어진 결정성 규소막(308)이 얻어질 수 있다.
함유된 니켈원소의 농도가 얻어진 결정성 규소막(308)의 표면 부근에서 비교적 더 높기 때문에, 결정성 규소막(308)의 표면을 약간 오버에칭하도록 열산화막(307)의 에칭을 더 진행시키는 것이 효과적이다.
마지막으로, 도 11(F)에 나타낸 바와 같이, 결정성 규소막(308)을 섬형상으로 에칭하여, 박막트랜지스터의 활성층(309)을 형성한다. 그 다음, 열산화 처리를 대략 900℃로 행하여, 활성층(309)의 표면에 두께 수 십Å의 열산화막(310)을 형성한다. 그 다음, 그 활성층(309)을 사용하여, 도 2 및 도 3에 나타내어진 실시예 1의 박막트랜지스터 제작공정에 따라, 박막트랜지스터를 석영기판(301)상에 제작하고, 박리층(301)을 에칭에 의해 제거하고, 박막트랜지스터를 석영기판(301)으로부터 분리하여, 액정표시장치를 형성하는 1쌍의 기판 사이에 최종적으로 배치한다.
열산화막(310)이 박막트랜지스터의 게이트 절연막의 맨아래층이기 때문에, 활성층(309)과 게이트 절연막과의 계면의 에너지준위가, 활성층과의 계면에 CVD법에 의해 성막된 게이트 절연막의 것보다 낮아질 수 있어, 박막트랜지스터의 S값이낮추어질 수 있게 한다.
실시예 4에서 설명된 바와 같이, 박리될 석영기판(301)이 대략 200번 반복적으로 사용될 수 있기 때문에, 석영기판(301)을 이용하는 것이 경제성을 해치지 않는다. 또한, 석영기판(301)을 사용함으로써 장시간의 고온 처리가 가능하기 때문에, 열산화막에 의해 니켈이 게터링될 수 있고, 게이트 절연막의 맨아래층이 열산화막으로 형성될 수 있기 때문에, 특성이 양호한 박막트랜지스터를 제작할 수 있다.
[실시예 10]
본 실시예는, 본 명세서에 기술된 발명에 의해 얻어진 액정표시장치를 실제로 이용하는 경우의 응용례를 나타내는 것이다. 도 8에 나타낸 것은, 예를 들어, 실시예 1에서 설명된 바와 같은, 가요성을 가진 액티브 매트릭스형 액정표시장치를, 오토바이를 탈 때 사용되는 헬멧의 보호물(보통은 투광성 수지재료나 강화 유리로 구성됨)에 배치한 예이다. 그러한 구성을 채용한 경우, 속도와 같은 요구되는 정보가 헬멧의 보호물에 표시될 수 있다.
본 명세서에 기술된 발명을 이용한 경우, 가요성을 가지는 액정표시장치가 얻어질 수 있기 때문에, 예를 들어, 헬멧의 형상이 다른 경우라도, 그 표시장치의 부착이 용이하게 행해질 수 있다.
또한, 도 9에 나타낸 것은, 본 명세서에 기술된 가요성을 가지는 액정표시장치를 차량의 정면 바람막이 유리에 부착하는 예이고, 도 10에 나타낸 것은, 그 액정표시장치를 항공기 조종실의 정면 바람막이 유리에 부착하는 예이다.
상기한 바와 같이, 본 명세서에 기술된 발명을 이용함으로써, 가요성의 액티브 매트릭스형 액정표시장치가 얻어질 수 있다. 또한, 그 액티브 매트릭스형 액정표시장치는, 결정성이 높은 규소박막을 사용한 박막트랜지스터로 구성될 수 있기 때문에, 대단히 높은 표시 특성이 얻어질 수 있다.

Claims (70)

  1. 산화규소계 피막형성용 도포액에 의해 제1 기판 위에 박리층을 형성하는 공정;
    플라즈마 CVD법 또는 스퍼터법에 의해 상기 박리층 위에 규소계 절연물로 된 하지 절연막을 형성하는 공정;
    상기 하지 절연막 위에 액티브 매트릭스용 박막트랜지스터를 형성하는 공정;
    상기 박막트랜지스터 위에 밀봉층을 형성하는 공정;
    상기 밀봉층 위에, 투광성을 가지는 수지로 된 제2 기판을 배치하는 공정;
    상기 박리층을 제거하여 상기 제1 기판을 박리하는 공정; 및
    상기 박리층이 제거된 측면에 수지로 된 제3 기판을 접착하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  2. 제 1 항에 있어서, 상기 산화규소계 피막형성용 도포액이, 유기용매에 용해된 실란올(silanol)계 모노머, 유기용매에 용해된 실란올계 올리고머, 및 유기용매에 분산된 산화규소의 미세한 입자중 어느 하나를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  3. 제 1 항에 있어서, 상기 밀봉층이 에폭시 수지, 아크릴 수지 및 폴리이미드수지로 이루어진 군으로부터 선택된 재료로 된 것을 특징으로 하는 반도체장치 제작방법.
  4. 제 1 항에 있어서, 상기 반도체장치가 액정표시장치인 것을 특징으로 하는 반도체장치 제작방법.
  5. 제 1 항에 있어서, 상기 반도체장치가 EL 표시장치인 것을 특징으로 하는 반도체장치 제작방법.
  6. 제 1 항에 있어서, 상기 박막트랜지스터가 결정성 규소로 된 활성층을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  7. 표면에 홈이 형성된 제1 기판 위에, 산화규소계 피막형성용 도포액으로 형성된 박리층을 형성하는 공정;
    플라즈마 CVD법 또는 스퍼터법에 의해 상기 박리층 위에 규소계 절연물로 된 하지 절연막을 형성하는 공정;
    상기 하지 절연막 위에 액티브 매트릭스용 박막트랜지스터를 형성하는 공정;
    상기 박막트랜지스터 위에 밀봉층을 형성하는 공정;
    상기 밀봉층 위에, 투광성을 가지는 수지로 된 제2 기판을 배치하는 공정;
    에칭용액을 사용하여 상기 박리층을 제거하여 상기 제1 기판을 박리하는 공정; 및
    상기 박리층이 제거된 측면에 수지로 된 제3 기판을 접착하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  8. 제 7 항에 있어서, 상기 산화규소계 피막형성용 도포액이, 유기용매에 용해된 실란올계 모노머, 유기용매에 용해된 실란올계 올리고머, 및 유기용매에 분산된 산화규소의 미세한 입자중 어느 하나를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  9. 제 7 항에 있어서, 상기 밀봉층이 에폭시 수지, 아크릴 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택된 재료로 된 것을 특징으로 하는 반도체장치 제작방법.
  10. 제 7 항에 있어서, 상기 반도체장치가 액정표시장치인 것을 특징으로 하는 반도체장치 제작방법.
  11. 제 7 항에 있어서, 상기 반도체장치가 EL 표시장치인 것을 특징으로 하는 반도체장치 제작방법.
  12. 표면에 홈이 형성된 제1 기판 위에, 산화규소계 피막형성용 도포액으로 형성된 박리층을 형성하는 공정;
    상기 박리층 위에 규소계 절연물로 된 하지 절연막을 형성하는 공정;
    상기 하지 절연막 위에 액티브 매트릭스용 박막트랜지스터를 형성하는 공정;
    상기 박막트랜지스터 위에 밀봉층을 형성하는 공정;
    상기 밀봉층 위에, 투광성을 가지는 수지로 된 제2 기판을 배치하는 공정;
    에칭용액을 사용하여 상기 박리층을 제거하여 상기 제1 기판을 박리하는 공정; 및
    상기 박리층이 제거된 측면에 수지로 된 제3 기판을 접착하는 공정을 포함하고;
    상기 홈의 바닥부분과 상기 박리층 사이에 간극이 형성되고, 상기 에칭용액이 상기 간극으로 진입하는 것을 특징으로 하는 반도체장치 제작방법.
  13. 제 12 항에 있어서, 상기 산화규소계 피막형성용 도포액이, 유기용매에 용해된 실란올계 모노머, 유기용매에 용해된 실란올계 올리고머, 및 유기용매에 분산된 산화규소의 미세한 입자중 어느 하나를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  14. 제 12 항에 있어서, 상기 밀봉층이 에폭시 수지, 아크릴 수지 및 폴리이미드수지로 이루어진 군으로부터 선택된 재료로 된 것을 특징으로 하는 반도체장치 제작방법.
  15. 제 12 항에 있어서, 상기 반도체장치가 액정표시장치인 것을 특징으로 하는 반도체장치 제작방법.
  16. 제 12 항에 있어서, 상기 반도체장치가 EL 표시장치인 것을 특징으로 하는 반도체장치 제작방법.
  17. 제 12 항에 있어서, 상기 박막트랜지스터가 결정성 규소로 된 활성층을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  18. 표면에 홈이 형성된 제1 기판 위에, 산화규소계 피막형성용 도포액으로 형성된 박리층을 형성하는 공정;
    상기 박리층 위에 규소계 절연물로 된 하지 절연막을 형성하는 공정;
    상기 하지 절연막 위에 전극 배열을 형성하는 공정;
    상기 전극 배열 위에 밀봉층을 형성하는 공정;
    상기 밀봉층 위에, 투광성을 가지는 수지로 된 제2 기판을 배치하는 공정;
    에칭용액을 사용하여 상기 박리층을 제거하여 상기 제1 기판을 박리하는 공정; 및
    상기 박리층이 제거된 측면에 수지로 된 제3 기판을 접착하는 공정을 포함하고;
    상기 홈의 바닥부분과 상기 박리층 사이에 간극이 형성되고, 상기 에칭용액이 상기 간극으로 진입하는 것을 특징으로 하는 반도체장치 제작방법.
  19. 제 18 항에 있어서, 상기 산화규소계 피막형성용 도포액이, 유기용매에 용해된 실란올계 모노머, 유기용매에 용해된 실란올계 올리고머, 및 유기용매에 분산된 산화규소의 미세한 입자중 어느 하나를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  20. 제 18 항에 있어서, 상기 밀봉층이 에폭시 수지, 아크릴 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택된 재료로 된 것을 특징으로 하는 반도체장치 제작방법.
  21. 제 18 항에 있어서, 상기 반도체장치가 액정표시장치인 것을 특징으로 하는 반도체장치 제작방법.
  22. 제 18 항에 있어서, 상기 반도체장치가 EL 표시장치인 것을 특징으로 하는 반도체장치 제작방법.
  23. 제 18 항에 있어서, 상기 반도체장치 제작방법이 상기 하지 절연막과 상기 밀봉층 사이에 액티브 매트릭스용 박막트랜지스터를 형성하는 공정을 더 포함하고, 상기 박막트랜지스터가 결정성 규소로 된 활성층을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  24. 산화규소계 피막형성용 도포액에 의해 제1 기판 위에 박리층을 형성하는 공정;
    플라즈마 CVD법 또는 스퍼터법에 의해 상기 박리층 위에 규소계 절연물로 된 하지 절연막을 형성하는 공정;
    상기 하지 절연막 위에 전극 배열을 형성하는 공정;
    상기 전극 배열 위에 밀봉층을 형성하는 공정;
    상기 밀봉층 위에, 투광성을 가지는 수지로 된 제2 기판을 배치하는 공정;
    상기 박리층을 제거하여 상기 제1 기판을 박리하는 공정; 및
    상기 박리층이 제거된 측면에 수지로 된 제3 기판을 접착하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  25. 제 24 항에 있어서, 상기 산화규소계 피막형성용 도포액이, 유기용매에 용해된 실란올계 모노머, 유기용매에 용해된 실란올계 올리고머, 및 유기용매에 분산된산화규소의 미세한 입자중 어느 하나를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  26. 제 24 항에 있어서, 상기 밀봉층이 에폭시 수지, 아크릴 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택된 재료로 된 것을 특징으로 하는 반도체장치 제작방법.
  27. 제 24 항에 있어서, 상기 반도체장치가 액정표시장치인 것을 특징으로 하는 반도체장치 제작방법.
  28. 제 24 항에 있어서, 상기 반도체장치가 EL 표시장치인 것을 특징으로 하는 반도체장치 제작방법.
  29. 제 24 항에 있어서, 상기 반도체장치 제작방법이 상기 하지 절연막과 상기 밀봉층 사이에 액티브 매트릭스용 박막트랜지스터를 형성하는 공정을 더 포함하고, 상기 박막트랜지스터가 결정성 규소로 된 활성층을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  30. 산화규소계 피막형성용 도포액에 의해 석영으로 된 제1 기판 위에 박리층을 형성하는 공정;
    플라즈마 CVD법 또는 스퍼터법에 의해 상기 박리층 위에 규소계 절연물로 된 하지 절연막을 형성하는 공정;
    상기 하지 절연막 위에 액티브 매트릭스용 박막트랜지스터를 형성하는 공정;
    상기 박막트랜지스터 위에 밀봉층을 형성하는 공정;
    상기 밀봉층 위에, 투광성을 가지는 수지로 된 제2 기판을 배치하는 공정;
    상기 박리층을 제거하여 상기 제1 기판을 박리하는 공정; 및
    상기 박리층이 제거된 측면에 수지로 된 제3 기판을 접착하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  31. 제 30 항에 있어서, 상기 산화규소계 피막형성용 도포액이, 유기용매에 용해된 실란올계 모노머, 유기용매에 용해된 실란올계 올리고머, 및 유기용매에 분산된 산화규소의 미세한 입자중 어느 하나를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  32. 제 30 항에 있어서, 상기 밀봉층이 에폭시 수지, 아크릴 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택된 재료로 된 것을 특징으로 하는 반도체장치 제작방법.
  33. 제 30 항에 있어서, 상기 반도체장치가 액정표시장치인 것을 특징으로 하는 반도체장치 제작방법.
  34. 제 30 항에 있어서, 상기 반도체장치가 EL 표시장치인 것을 특징으로 하는 반도체장치 제작방법.
  35. 제 30 항에 있어서, 상기 박막트랜지스터가 결정성 규소로 된 활성층을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  36. 제 7 항에 있어서, 상기 박막트랜지스터가 결정성 규소로 된 활성층을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  37. 제 1 항에 있어서, 상기 하지 절연막과 상기 제3 기판 사이에 수지 스페이서를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  38. 제 37 항에 있어서, 상기 수지 스페이서가 기둥 형상으로 형성되는 것을 특징으로 하는 반도체장치 제작방법.
  39. 제 7 항에 있어서, 상기 하지 절연막과 상기 제3 기판 사이에 수지 스페이서를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  40. 제 39 항에 있어서, 상기 수지 스페이서가 기둥 형상으로 형성되는 것을 특징으로 하는 반도체장치 제작방법.
  41. 제 12 항에 있어서, 상기 하지 절연막과 상기 제3 기판 사이에 수지 스페이서를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  42. 제 41 항에 있어서, 상기 수지 스페이서가 기둥 형상으로 형성되는 것을 특징으로 하는 반도체장치 제작방법.
  43. 제 18 항에 있어서, 상기 하지 절연막과 상기 제3 기판 사이에 수지 스페이서를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  44. 제 43 항에 있어서, 상기 수지 스페이서가 기둥 형상으로 형성되는 것을 특징으로 하는 반도체장치 제작방법.
  45. 제 24 항에 있어서, 상기 하지 절연막과 상기 제3 기판 사이에 수지 스페이서를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  46. 제 45 항에 있어서, 상기 수지 스페이서가 기둥 형상으로 형성되는 것을 특징으로 하는 반도체장치 제작방법.
  47. 제 30 항에 있어서, 상기 하지 절연막과 상기 제3 기판 사이에 수지 스페이서를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  48. 제 47 항에 있어서, 상기 수지 스페이서가 기둥 형상으로 형성되는 것을 특징으로 하는 반도체장치 제작방법.
  49. 제 1 항에 있어서, 상기 제2 기판과 상기 하지 절연막 사이에 화소전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  50. 제 7 항에 있어서, 상기 제2 기판과 상기 하지 절연막 사이에 화소전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  51. 제 12 항에 있어서, 상기 제2 기판과 상기 하지 절연막 사이에 화소전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  52. 제 18 항에 있어서, 상기 전극 배열이 화소전극을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  53. 제 24 항에 있어서, 상기 전극 배열이 화소전극을 포함하는 것을 특징으로하는 반도체장치 제작방법.
  54. 제 30 항에 있어서, 상기 제2 기판과 상기 하지 절연막 사이에 화소전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  55. 석영 기판 위에 다수의 박막트랜지스터들을 형성하는 공정과;
    상기 다수의 박막트랜지스터들 모두를 함께 상기 석영 기판으로부터 수지로 된 기판으로 옮겨, 그 수지로 된 기판 위에 상기 다수의 박막트랜지스터를 제공하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  56. 유리 기판 위에 다수의 박막트랜지스터들을 형성하는 공정과;
    상기 다수의 박막트랜지스터들 모두를 함께 상기 유리 기판으로부터 수지로 된 기판으로 옮겨, 그 수지로 된 기판 위에 상기 다수의 박막트랜지스터를 제공하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  57. 석영 기판 위에 액티브 매트릭스 회로를 형성하는 공정과;
    상기 액티브 매트릭스 회로를 상기 석영 기판으로부터 수지로 된 기판으로 옮겨, 그 수지로 된 기판 위에 상기 액티브 매트릭스 회로를 제공하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  58. 유리 기판 위에 액티브 매트릭스 회로를 형성하는 공정과;
    상기 액티브 매트릭스 회로를 상기 유리 기판으로부터 수지로 된 기판으로 옮겨, 그 수지로 된 기판 위에 상기 액티브 매트릭스 회로를 제공하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  59. 제 55 항에 있어서, 상기 수지가 폴리에틸렌 테레프탈레이트를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  60. 제 55 항에 있어서, 상기 다수의 박막트랜지스터의 형성이 적어도, 상기 석영 기판 위에 규소를 포함하는 반도체막을 형성한 다음, 그 반도체막을 선형 레이저광에 의해 결정화시키는 것에 의해 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  61. 제 56 항에 있어서, 상기 수지가 폴리에틸렌 테레프탈레이트를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  62. 제 56 항에 있어서, 상기 다수의 박막트랜지스터의 형성이 적어도, 상기 유리 기판 위에 규소를 포함하는 반도체막을 형성한 다음, 그 반도체막을 선형 레이저광에 의해 결정화시키는 것에 의해 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  63. 제 57 항에 있어서, 상기 수지가 폴리에틸렌 테레프탈레이트를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  64. 제 58 항에 있어서, 상기 수지가 폴리에틸렌 테레프탈레이트를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  65. 산화규소계 피막형성용 도포액에 의해 제1 기판 위에 박리층을 형성하는 공정;
    플라즈마 CVD법 또는 스퍼터법에 의해 상기 박리층 위에 규소계 절연물로 된 하지 절연막을 형성하는 공정;
    상기 하지 절연막 위에 액티브 매트릭스용 박막트랜지스터를 형성하는 공정;
    상기 박막트랜지스터 위에 밀봉층을 형성하는 공정;
    상기 밀봉층 위에, 투광성을 가지는 수지로 된 제2 기판을 배치하는 공정;
    상기 박리층을 제거하여 상기 제1 기판을 박리하는 공정; 및
    상기 박리층이 제거된 측면에 수지로 된 제3 기판을 접착하는 공정을 포함하는 것을 특징으로 하는 EL 표시장치 제작방법.
  66. 제 65 항에 있어서, 상기 산화규소계 피막형성용 도포액이, 유기용매에 용해된 실란올계 모노머, 유기용매에 용해된 실란올계 올리고머, 및 유기용매에 분산된 산화규소의 미세한 입자중 어느 하나를 포함하는 것을 특징으로 하는 EL 표시장치 제작방법.
  67. 제 65 항에 있어서, 상기 밀봉층이 에폭시 수지, 아크릴 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택된 재료로 된 것을 특징으로 하는 EL 표시장치 제작방법.
  68. 산화규소계 피막형성용 도포액에 의해 제1 기판 위에 박리층을 형성하는 공정;
    플라즈마 CVD법 또는 스퍼터법에 의해 상기 박리층 위에 규소계 절연물로 된 하지 절연막을 형성하는 공정;
    상기 하지 절연막 위에 액티브 매트릭스용 박막트랜지스터를 형성하는 공정;
    상기 박막트랜지스터 위에 밀봉층을 개재시킨 상태로, 투광성을 가지는 수지로 된 제2 기판을 배치하는 공정;
    상기 박리층을 제거하여 상기 제1 기판을 박리하는 공정; 및
    상기 박리층이 제거된 측면에 수지로 된 제3 기판을 접착하는 공정을 포함하는 것을 특징으로 하는 EL 표시장치 제작방법.
  69. 제 68 항에 있어서, 상기 산화규소계 피막형성용 도포액이, 유기용매에 용해된 실란올계 모노머, 유기용매에 용해된 실란올계 올리고머, 및 유기용매에 분산된 산화규소의 미세한 입자중 어느 하나를 포함하는 것을 특징으로 하는 EL 표시장치 제작방법.
  70. 제 68 항에 있어서, 상기 밀봉층이 에폭시 수지, 아크릴 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택된 재료로 된 것을 특징으로 하는 EL 표시장치 제작방법.
KR1020000032627A 1995-02-16 2000-06-14 반도체장치 제작방법 KR100302403B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-53219 1995-02-16
JP5321995 1995-02-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003814A Division KR100288111B1 (ko) 1995-02-16 1996-02-16 반도체 장치 제조방법

Publications (1)

Publication Number Publication Date
KR100302403B1 true KR100302403B1 (ko) 2001-11-07

Family

ID=12936724

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1019960003814A KR100288111B1 (ko) 1995-02-16 1996-02-16 반도체 장치 제조방법
KR1020000032627A KR100302403B1 (ko) 1995-02-16 2000-06-14 반도체장치 제작방법
KR1020000032628A KR100427906B1 (ko) 1995-02-16 2000-06-14 반도체 장치
KR1020010044131A KR100376801B1 (ko) 1995-02-16 2001-07-23 반도체장치 제조방법
KR1020040001082A KR100432589B1 (ko) 1995-02-16 2004-01-08 반도체장치 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019960003814A KR100288111B1 (ko) 1995-02-16 1996-02-16 반도체 장치 제조방법

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020000032628A KR100427906B1 (ko) 1995-02-16 2000-06-14 반도체 장치
KR1020010044131A KR100376801B1 (ko) 1995-02-16 2001-07-23 반도체장치 제조방법
KR1020040001082A KR100432589B1 (ko) 1995-02-16 2004-01-08 반도체장치 제조방법

Country Status (3)

Country Link
US (7) US5821138A (ko)
JP (6) JP3364081B2 (ko)
KR (5) KR100288111B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940114B1 (ko) 2003-03-03 2010-02-02 매그나칩 반도체 유한회사 능동 매트릭스형 액정 디스플레이의 전극 제조방법

Families Citing this family (340)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
US7465679B1 (en) * 1993-02-19 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Insulating film and method of producing semiconductor device
JP3637069B2 (ja) 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6074901A (en) * 1993-12-03 2000-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for crystallizing an amorphous silicon film and apparatus for fabricating the same
JPH0869967A (ja) 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TW384412B (en) * 1995-11-17 2000-03-11 Semiconductor Energy Lab Display device
JPH09146108A (ja) 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
TW309633B (ko) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US6204101B1 (en) * 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) * 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6133119A (en) * 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
EP1744365B1 (en) 1996-08-27 2009-04-15 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
DE69735023T2 (de) * 1996-09-19 2006-08-17 Seiko Epson Corp. Verfahren zur Herstellung einer Matrixanzeigevorrichtung
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6590230B1 (en) * 1996-10-15 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10200114A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
US6011275A (en) 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3856889B2 (ja) * 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
JP3976828B2 (ja) * 1997-02-17 2007-09-19 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3856901B2 (ja) 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4566294B2 (ja) * 1997-06-06 2010-10-20 株式会社半導体エネルギー研究所 連続粒界結晶シリコン膜、半導体装置
JP4566295B2 (ja) * 1997-06-10 2010-10-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP4017706B2 (ja) * 1997-07-14 2007-12-05 株式会社半導体エネルギー研究所 半導体装置
US5940693A (en) * 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
JPH1140498A (ja) * 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3116085B2 (ja) * 1997-09-16 2000-12-11 東京農工大学長 半導体素子形成法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
KR100271043B1 (ko) 1997-11-28 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same)
JP4236722B2 (ja) 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4126747B2 (ja) 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
US6228693B1 (en) 1998-06-05 2001-05-08 Sharp Laboratories Of America, Inc. Selected site, metal-induced, continuous crystallization method
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP4493751B2 (ja) * 1998-07-17 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4493752B2 (ja) * 1998-07-17 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6251788B1 (en) * 1999-05-03 2001-06-26 Winbond Electronics Corp. Method of integrated circuit polishing without dishing effects
US6623861B2 (en) 2001-04-16 2003-09-23 Battelle Memorial Institute Multilayer plastic substrates
US20100330748A1 (en) * 1999-10-25 2010-12-30 Xi Chu Method of encapsulating an environmentally sensitive device
US7198832B2 (en) * 1999-10-25 2007-04-03 Vitex Systems, Inc. Method for edge sealing barrier films
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
JP4104800B2 (ja) * 1999-12-08 2008-06-18 三菱電機株式会社 液晶表示装置およびｔｆｔパネル
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
GB0006958D0 (en) * 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv Method of manufacturing a transistor
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
US7579203B2 (en) * 2000-04-25 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7088322B2 (en) * 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
US7030551B2 (en) 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
JP2002200936A (ja) 2000-11-06 2002-07-16 Semiconductor Energy Lab Co Ltd 表示装置及び車両
US6954747B1 (en) * 2000-11-14 2005-10-11 Microsoft Corporation Methods for comparing versions of a program
KR100857504B1 (ko) * 2000-12-01 2008-09-08 도요 고무 고교 가부시키가이샤 연마 패드용 쿠션층
KR100962054B1 (ko) * 2000-12-05 2010-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP4968982B2 (ja) * 2000-12-15 2012-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW525402B (en) * 2001-01-18 2003-03-21 Semiconductor Energy Lab Process for producing a light emitting device
SG118117A1 (en) 2001-02-28 2006-01-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
JP2002280167A (ja) * 2001-03-16 2002-09-27 Pioneer Electronic Corp 有機ｅｌ表示パネル
GB0108309D0 (en) * 2001-04-03 2001-05-23 Koninkl Philips Electronics Nv Matrix array devices with flexible substrates
JP4860833B2 (ja) * 2001-04-10 2012-01-25 ゲットナー・ファンデーション・エルエルシー 薄膜トランジスタの製造方法
TW574753B (en) * 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW546857B (en) 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
JP4323115B2 (ja) * 2001-07-06 2009-09-02 シャープ株式会社 機能性パネルの製造方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP5202673B2 (ja) * 2001-07-27 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
JP4166455B2 (ja) 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
JP3913521B2 (ja) * 2001-10-23 2007-05-09 共同印刷株式会社 液晶表示装置用の基材、液晶表示装置の電極基材の製造方法及び液晶表示装置の製造方法
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP2003229548A (ja) * 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd 乗物、表示装置、および半導体装置の作製方法
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP4021194B2 (ja) 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
US6815723B2 (en) * 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
JP2003208108A (ja) * 2002-01-10 2003-07-25 Matsushita Electric Ind Co Ltd 表示装置およびその製造方法
WO2003088280A1 (en) * 2002-04-08 2003-10-23 Council Of Scientific And Industrial Research Process for the production of neodymium-iron-boron permanent magnet alloy powder
US8900366B2 (en) 2002-04-15 2014-12-02 Samsung Display Co., Ltd. Apparatus for depositing a multilayer coating on discrete sheets
US8808457B2 (en) 2002-04-15 2014-08-19 Samsung Display Co., Ltd. Apparatus for depositing a multilayer coating on discrete sheets
KR20050006120A (ko) * 2002-05-13 2005-01-15 제이에스알 가부시끼가이샤 고체의 일시적 고정을 위한 조성물 및 방법
US7164155B2 (en) 2002-05-15 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
AU2003234403A1 (en) * 2002-05-16 2003-12-02 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
US7230271B2 (en) 2002-06-11 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof
JP2004071874A (ja) * 2002-08-07 2004-03-04 Sharp Corp 半導体装置製造方法および半導体装置
US7176483B2 (en) * 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
AU2003264515A1 (en) 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN100391004C (zh) 2002-10-30 2008-05-28 株式会社半导体能源研究所 半导体装置以及半导体装置的制作方法
KR20040039693A (ko) * 2002-11-04 2004-05-12 비오이 하이디스 테크놀로지 주식회사 액정디스플레이의 제조방법
JP2006508379A (ja) * 2002-11-08 2006-03-09 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 可塑性装置と可塑性装置の製造方法
KR100925456B1 (ko) * 2002-11-12 2009-11-06 삼성전자주식회사 액정 표시 장치의 제조 방법
US7274413B1 (en) * 2002-12-06 2007-09-25 United States Of America As Represented By The Secretary Of The Navy Flexible video display apparatus and method
KR100484109B1 (ko) * 2002-12-14 2005-04-18 삼성에스디아이 주식회사 기판 제조방법, 이 기판제조방법을 이용한 유기 전계발광표시장치의 제조방법 및 유기 전계 발광 표시장치
US6881975B2 (en) 2002-12-17 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7230316B2 (en) 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
US7064055B2 (en) * 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
US20040124538A1 (en) * 2002-12-31 2004-07-01 Rafael Reif Multi-layer integrated semiconductor structure
WO2004061961A1 (en) * 2002-12-31 2004-07-22 Massachusetts Institute Of Technology Multi-layer integrated semiconductor structure having an electrical shielding portion
EP2256807A3 (en) * 2003-01-08 2017-05-17 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and its fabricating method
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004247373A (ja) 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7648925B2 (en) 2003-04-11 2010-01-19 Vitex Systems, Inc. Multilayer barrier stacks and methods of making multilayer barrier stacks
US7510913B2 (en) 2003-04-11 2009-03-31 Vitex Systems, Inc. Method of making an encapsulated plasma sensitive device
US7592239B2 (en) 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
JP2004349513A (ja) * 2003-05-22 2004-12-09 Seiko Epson Corp 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器
JP4316960B2 (ja) * 2003-08-22 2009-08-19 株式会社半導体エネルギー研究所 装置
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US7495272B2 (en) * 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
TWI372462B (en) * 2003-10-28 2012-09-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP2005136214A (ja) 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
JP4507560B2 (ja) 2003-10-30 2010-07-21 日本電気株式会社 薄膜デバイス基板の製造方法
KR20050053883A (ko) * 2003-12-03 2005-06-10 삼성전자주식회사 표시 장치용 박막 트랜지스터 표시판
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7130234B2 (en) * 2003-12-12 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2005057658A1 (en) 2003-12-15 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
CN1894803B (zh) * 2003-12-19 2010-12-22 株式会社半导体能源研究所 半导体器件及其制造方法
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7508305B2 (en) * 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
US8305213B2 (en) * 2004-01-23 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Film-like article and method for manufacturing the same
CN100502018C (zh) * 2004-02-06 2009-06-17 株式会社半导体能源研究所 薄膜集成电路的制造方法和元件基片
TWI406690B (zh) 2004-02-26 2013-09-01 Semiconductor Energy Lab 運動器具，娛樂工具，和訓練工具
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4465715B2 (ja) * 2004-04-16 2010-05-19 セイコーエプソン株式会社 薄膜デバイス、集積回路、電気光学装置、電子機器
WO2005106934A1 (en) * 2004-04-28 2005-11-10 Iufc-Hyu Flexible electro-optical apparatus and method for manufacturing the same
US7202504B2 (en) 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
US7534702B2 (en) 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP2006041135A (ja) * 2004-07-26 2006-02-09 Sumitomo Bakelite Co Ltd 電子デバイスおよびその製造方法
US20150287660A1 (en) 2007-01-05 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip
KR101254277B1 (ko) * 2004-07-30 2013-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법
JP4801337B2 (ja) 2004-09-21 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
CN100565794C (zh) * 2004-09-24 2009-12-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP4817636B2 (ja) * 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20060042303A (ko) * 2004-11-09 2006-05-12 삼성전자주식회사 가요성 액정 표시 장치의 제조 방법
US7736964B2 (en) 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI413152B (zh) 2005-03-01 2013-10-21 Semiconductor Energy Lab 半導體裝置製造方法
WO2006095791A1 (en) * 2005-03-07 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
US20060202944A1 (en) * 2005-03-11 2006-09-14 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Elements for self assembling displays
US8860635B2 (en) * 2005-04-04 2014-10-14 The Invention Science Fund I, Llc Self assembling display with substrate
US8711063B2 (en) * 2005-03-11 2014-04-29 The Invention Science Fund I, Llc Self assembly of elements for displays
US7977130B2 (en) 2006-08-03 2011-07-12 The Invention Science Fund I, Llc Method of assembling displays on substrates
US9153163B2 (en) * 2005-03-11 2015-10-06 The Invention Science Fund I, Llc Self assembly of elements for displays
US8390537B2 (en) 2005-03-11 2013-03-05 The Invention Science Fund I, Llc Method of assembling displays on substrates
US8822272B2 (en) * 2005-03-28 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and measuring method thereof
US7925391B2 (en) * 2005-06-02 2011-04-12 The Boeing Company Systems and methods for remote display of an enhanced image
JP2006344865A (ja) * 2005-06-10 2006-12-21 Toyoko Kagaku Co Ltd Ｓｏｉ基板及び該基板の製造方法
US20060286768A1 (en) * 2005-06-16 2006-12-21 Intel Corporation Method of supporting microelectronic wafer during backside processing
US7767498B2 (en) 2005-08-25 2010-08-03 Vitex Systems, Inc. Encapsulated devices and method of making
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US20070058114A1 (en) * 2005-09-12 2007-03-15 Asahi Glass Company, Limited Light control device
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2007055299A1 (en) * 2005-11-09 2007-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2007055142A1 (en) * 2005-11-11 2007-05-18 Semiconductor Energy Laboratory Co., Ltd. Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device
KR101319468B1 (ko) * 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US7785938B2 (en) * 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
TWI424499B (zh) 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
KR100805589B1 (ko) * 2006-07-04 2008-02-20 삼성에스디아이 주식회사 평판 표시 장치의 제조 방법
KR100759691B1 (ko) * 2006-07-04 2007-09-17 삼성에스디아이 주식회사 평판 표시 장치의 제조 방법
KR100804527B1 (ko) 2006-07-05 2008-02-20 삼성에스디아이 주식회사 박막 트랜지스턱 기판의 제조방법 및 이를 이용한 유기발광 디스플레이 장치의 제조방법
KR100804526B1 (ko) 2006-07-05 2008-02-20 삼성에스디아이 주식회사 유기 발광 디스플레이 장치의 제조방법
KR100795802B1 (ko) 2006-08-03 2008-01-17 삼성에스디아이 주식회사 평판 표시 장치의 제조방법
TWI430435B (zh) 2006-09-29 2014-03-11 Semiconductor Energy Lab 半導體裝置的製造方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US7713836B2 (en) * 2006-09-29 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for forming conductive layer and substrate having the same, and method for manufacturing semiconductor device
WO2008047928A1 (en) * 2006-10-19 2008-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR100824881B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824880B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JP4852400B2 (ja) * 2006-11-27 2012-01-11 シャープ株式会社 半導体記憶装置及び半導体装置並びに表示装置、液晶表示装置及び受像機
CN101529596B (zh) * 2006-11-29 2011-12-14 株式会社半导体能源研究所 装置及其制造方法
KR100833738B1 (ko) 2006-11-30 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) 2006-12-13 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JP2007108785A (ja) * 2006-12-25 2007-04-26 Semiconductor Energy Lab Co Ltd 半導体装置
TWI343636B (en) * 2007-01-29 2011-06-11 Au Optronics Corp Substrate module and manufacturing method of flexible active matrix devices
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4801608B2 (ja) * 2007-03-06 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1970952A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5105918B2 (ja) * 2007-03-16 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976001A3 (en) 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101441346B1 (ko) * 2007-04-27 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US7897482B2 (en) * 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP5208591B2 (ja) 2007-06-28 2013-06-12 株式会社半導体エネルギー研究所 発光装置、及び照明装置
JP5322408B2 (ja) 2007-07-17 2013-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009042255A (ja) 2007-08-06 2009-02-26 Hitachi Displays Ltd 液晶表示装置
JP5388500B2 (ja) 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5248240B2 (ja) 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
JP2009205669A (ja) 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
KR101596698B1 (ko) 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101582503B1 (ko) * 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2009142310A1 (en) 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2297778A1 (en) 2008-05-23 2011-03-23 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI475282B (zh) 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR20110050580A (ko) 2008-08-04 2011-05-16 파나소닉 주식회사 플렉시블 반도체 장치 및 그 제조 방법
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
TWI384434B (zh) * 2008-08-28 2013-02-01 Au Optronics Corp 可撓式顯示面板及其製造方法、光電裝置及其製造方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102160179B (zh) 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
KR101611643B1 (ko) 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN101911269B (zh) 2008-11-18 2013-05-01 松下电器产业株式会社 柔性半导体装置及其制造方法
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
WO2010111601A2 (en) 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
CN102318073A (zh) 2009-03-31 2012-01-11 松下电器产业株式会社 挠性半导体装置及其制造方法
US20100253902A1 (en) 2009-04-07 2010-10-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101677076B1 (ko) * 2009-06-05 2016-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 디바이스 및 그 제조 방법
KR101732397B1 (ko) * 2009-06-05 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 그의 제작 방법
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
CN110061144A (zh) 2009-10-16 2019-07-26 株式会社半导体能源研究所 逻辑电路和半导体器件
KR20130036739A (ko) 2010-04-09 2013-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 메모리 장치
WO2011142089A1 (ja) 2010-05-14 2011-11-17 パナソニック株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
KR20140024789A (ko) 2011-03-24 2014-03-03 파나소닉 주식회사 플렉서블 반도체 장치 및 그 제조 방법
TWI433625B (zh) 2011-07-04 2014-04-01 Ind Tech Res Inst 軟性電子元件的製法
KR101875132B1 (ko) * 2011-10-28 2018-07-09 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
JP5380561B2 (ja) * 2012-02-09 2014-01-08 株式会社半導体エネルギー研究所 半導体装置
KR101793628B1 (ko) * 2012-04-08 2017-11-06 삼성전자주식회사 투명 디스플레이 장치 및 그 디스플레이 방법
US8878275B2 (en) * 2013-02-18 2014-11-04 Fairchild Semiconductor Corporation LDMOS device with double-sloped field plate
KR102309244B1 (ko) 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI642094B (zh) 2013-08-06 2018-11-21 半導體能源研究所股份有限公司 剝離方法
TW201943069A (zh) 2013-09-06 2019-11-01 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
JP5613814B2 (ja) * 2013-10-29 2014-10-29 株式会社半導体エネルギー研究所 携帯機器
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
WO2015083042A1 (ja) 2013-12-03 2015-06-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015125046A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and peeling method
TWI764064B (zh) 2014-03-13 2022-05-11 日商半導體能源研究所股份有限公司 撓性裝置
CN103996800B (zh) * 2014-03-25 2016-08-17 吉林大学 一种从底发射到顶发射转换的柔性有机电致发光器件的制备方法
DE112015001780B4 (de) 2014-04-11 2022-02-03 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung
JP2014212323A (ja) * 2014-05-23 2014-11-13 株式会社半導体エネルギー研究所 半導体装置
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
WO2016017997A1 (en) 2014-07-31 2016-02-04 Samsung Electronics Co., Ltd. Wearable glasses and method of providing content using the same
JP6012694B2 (ja) * 2014-11-24 2016-10-25 株式会社半導体エネルギー研究所 発光装置の作製方法
KR101925743B1 (ko) * 2015-12-11 2018-12-05 선전 로욜 테크놀로지스 컴퍼니 리미티드 가요성 디스플레이 모듈 결합 방법
JP6329123B2 (ja) * 2015-12-18 2018-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
JP2019511447A (ja) 2016-03-09 2019-04-25 コーニング インコーポレイテッド 複雑に湾曲したガラス物品の冷間成形
US10680155B2 (en) * 2016-05-24 2020-06-09 The Chinese University Of Hong Kong Methods of fabrication of flexible micro-thermoelectric generators
CN115570743A (zh) 2016-06-28 2023-01-06 康宁公司 将薄强化玻璃层压到用于装饰和显示器盖应用的曲面成型塑料表面
KR102434980B1 (ko) 2016-07-05 2022-08-22 코닝 인코포레이티드 냉간-형성 유리 물품 및 그의 조립 방법
JP6280969B2 (ja) * 2016-10-14 2018-02-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI745458B (zh) 2016-10-20 2021-11-11 美商康寧公司 冷成形的３ｄ物件之成形製程
KR102429148B1 (ko) 2016-10-25 2022-08-04 코닝 인코포레이티드 디스플레이에 냉간-성형 유리 적층
CN110520331A (zh) 2016-12-30 2019-11-29 康宁公司 以玻璃覆盖的运载工具内部系统及其形成方法
US10712850B2 (en) 2017-01-03 2020-07-14 Corning Incorporated Vehicle interior systems having a curved cover glass and a display or touch panel and methods for forming the same
EP3978236A1 (en) 2017-01-03 2022-04-06 Corning Incorporated Vehicle interior system
US11016590B2 (en) 2017-01-03 2021-05-25 Corning Incorporated Vehicle interior systems having a curved cover glass and display or touch panel and methods for forming the same
JP6378372B2 (ja) * 2017-01-17 2018-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6329292B2 (ja) * 2017-03-23 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP6518916B2 (ja) * 2017-03-24 2019-05-29 株式会社Ｎｓｃ 保護ヘルメット
US11685684B2 (en) 2017-05-15 2023-06-27 Corning Incorporated Contoured glass articles and methods of making the same
CN111094050B (zh) 2017-07-18 2023-11-07 康宁公司 复杂弯曲玻璃制品的冷成型
CN111356662B (zh) 2017-09-12 2022-10-04 康宁公司 用于装饰玻璃上的包括触摸面板的显示器的死前端及相关方法
US11065960B2 (en) 2017-09-13 2021-07-20 Corning Incorporated Curved vehicle displays
TWI806897B (zh) 2017-09-13 2023-07-01 美商康寧公司 用於顯示器的基於光導器的無電面板、相關的方法及載具內部系統
TWI844520B (zh) 2017-10-10 2024-06-11 美商康寧公司 具有改善可靠性的彎曲的覆蓋玻璃的車輛內部系統及其形成方法
WO2019103469A1 (en) 2017-11-21 2019-05-31 Corning Precision Materials Co., Ltd. Aspheric mirror for head-up display system and methods for forming the same
KR102605341B1 (ko) 2017-11-30 2023-11-24 코닝 인코포레이티드 곡선형 미러를 성형하기 위한 진공 몰드 장치, 시스템, 및 방법
US11767250B2 (en) 2017-11-30 2023-09-26 Corning Incorporated Systems and methods for vacuum-forming aspheric mirrors
CN111989302B (zh) 2018-03-13 2023-03-28 康宁公司 具有抗破裂的弯曲覆盖玻璃的载具内部系统及用于形成这些载具内部系统的方法
JP2018142721A (ja) * 2018-04-27 2018-09-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN112566782A (zh) 2018-07-16 2021-03-26 康宁公司 具冷弯玻璃基板的车辆内部系统及其形成方法
EP3826974A1 (en) 2018-07-23 2021-06-02 Corning Incorporated Automotive interiors and cover glass articles with improved headform impact performance and post-breakage visibility
EP4269179A3 (en) 2018-10-18 2024-06-26 Corning Incorporated Strengthened glass articles exhibiting improved headform impact performance and automotive interior systems incorporating the same
JP7454570B2 (ja) 2018-11-01 2024-03-22 コーニング インコーポレイテッド ３ｄ冷間成形湾曲積層体のための均一な接着剤ボンドライン制御のための方法
WO2020106471A1 (en) 2018-11-21 2020-05-28 Corning Incorporated Low stored tensile energy dicing glass and preferential crack fragmentation
US11423816B2 (en) 2018-11-29 2022-08-23 Corning Incorporated Dynamically adjustable display system and methods of dynamically adjusting a display
WO2020112435A1 (en) 2018-11-30 2020-06-04 Corning Incorporated Cold-formed glass article with thermally matched system and process for forming the same
EP3771695A1 (en) 2019-07-31 2021-02-03 Corning Incorporated Method and system for cold-forming glass
US11772361B2 (en) 2020-04-02 2023-10-03 Corning Incorporated Curved glass constructions and methods for forming same
JP2022049603A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置の製造方法
CN112382666B (zh) * 2020-11-05 2022-09-02 中国科学院上海微系统与信息技术研究所 一种柔性器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346850A (en) * 1992-10-29 1994-09-13 Regents Of The University Of California Crystallization and doping of amorphous silicon on low temperature plastic

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US575745A (en) * 1897-01-26 Machine for boring wheel-rims
US3877790A (en) 1972-09-18 1975-04-15 Astronics Corp Large liquid crystal displays and method of producing them
DE3068341D1 (en) 1979-03-19 1984-08-02 Ricoh Kk Liquid crystal display panel and process for producing same
US4310577A (en) 1979-08-24 1982-01-12 Liquid Crystal Products, Inc. Liquid crystal film laminate
JPH0658966B2 (ja) 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
US4709991A (en) 1983-04-26 1987-12-01 Seiko Epson Kabushiki Kaisha Liquid crystal display with barrier layer to reduce permeability
JPS60238817A (ja) 1984-05-12 1985-11-27 Citizen Watch Co Ltd 液晶表示装置
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US5962869A (en) 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US4804254A (en) 1986-01-27 1989-02-14 Autodisplay A/S Arrangement in a display or instrument board
JPS63101829A (ja) * 1986-10-17 1988-05-06 Nec Corp アクテイブ・マトリツクス液晶表示装置およびその製造方法
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
EP0360971A3 (en) 1988-08-31 1991-07-17 Mitsui Mining & Smelting Co., Ltd. Mounting substrate and its production method, and printed wiring board having connector function and its connection method
JPH02154232A (ja) * 1988-12-06 1990-06-13 Nec Corp 液晶表示基板とその製造方法
US4961630A (en) 1989-03-15 1990-10-09 Ovonic Imaging Systems, Inc. Liquid crystal display with auxiliary pixel capacitance interconnected through substrate
US5058997A (en) 1989-08-11 1991-10-22 International Business Machines Corporation Tft lcd with optical interference color filters
US4988976A (en) 1989-09-06 1991-01-29 Lu Hsing Tseng Head-up display with magnetic field speed detecting means
JPH03125443A (ja) 1989-10-09 1991-05-28 Sharp Corp 実装基板の電極及び該実装基板の電極を有する液晶表示装置
US5453864A (en) 1990-02-16 1995-09-26 Seiko Epson Corporation Liquid crystal element and electronic apparatus
JP2660601B2 (ja) 1990-06-27 1997-10-08 日本石油株式会社 液晶表示素子用補償板の製造法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH0824193B2 (ja) 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
JP2929704B2 (ja) 1990-11-01 1999-08-03 松下電器産業株式会社 液晶表示用基板の製造方法
JP2866730B2 (ja) 1990-11-14 1999-03-08 日本電信電話株式会社 半導体回路の形成方法
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950001360B1 (ko) * 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
JP3119709B2 (ja) 1990-12-20 2000-12-25 旭硝子株式会社 液晶表示装置及び投射型液晶表示装置
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7075501B1 (en) 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
US5258325A (en) 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5475514A (en) 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US5256562A (en) 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US5261156A (en) 1991-02-28 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of electrically connecting an integrated circuit to an electric device
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US5110748A (en) 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5308779A (en) 1991-03-28 1994-05-03 Honeywell Inc. Method of making high mobility integrated drivers for active matrix displays
KR940000143B1 (ko) 1991-06-25 1994-01-07 재단법인 한국전자통신연구소 대형 박막 트랜지스터(TFT) 액정 디스플레이 패널(LCD panel)의 제조방법
EP0537677B1 (en) 1991-10-16 1998-08-19 Sony Corporation Method of forming an SOI structure with a DRAM
JPH06118441A (ja) 1991-11-05 1994-04-28 Tadanobu Kato 表示セル
US5317433A (en) 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
DK0725939T3 (da) 1992-03-13 1999-11-15 Kopin Corp Skærmsystem til anbringelse på hovedet
JP2821830B2 (ja) 1992-05-14 1998-11-05 セイコーインスツルメンツ株式会社 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
JPH05323365A (ja) 1992-05-19 1993-12-07 Casio Comput Co Ltd アクティブマトリックス液晶表示装置
JP3526058B2 (ja) 1992-08-19 2004-05-10 セイコーインスツルメンツ株式会社 光弁用半導体装置
US5705424A (en) 1992-09-11 1998-01-06 Kopin Corporation Process of fabricating active matrix pixel electrodes
CA2143647C (en) 1992-09-11 2005-11-15 Mark B. Spitzer Color filter system for display panels
US5781164A (en) 1992-11-04 1998-07-14 Kopin Corporation Matrix display systems
JP3200481B2 (ja) 1992-11-18 2001-08-20 ナミックス株式会社 液晶表示パネル用シール材及びそれを用いた液晶表示パネル
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6022458A (en) 1992-12-07 2000-02-08 Canon Kabushiki Kaisha Method of production of a semiconductor substrate
JPH06244103A (ja) 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
KR0171923B1 (ko) 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
JP3431682B2 (ja) 1993-03-12 2003-07-28 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW241377B (ko) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
DE69325583T2 (de) 1993-04-09 1999-12-02 Citizen Watch Co., Ltd. Flüssigkristallvorrichtung
JP3184853B2 (ja) 1993-06-24 2001-07-09 株式会社日立製作所 液晶表示装置
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5436744A (en) 1993-09-03 1995-07-25 Motorola Inc. Flexible liquid crystal display with integrated driver circuit and display electrodes formed on opposite sides of folded substrate
JPH07142743A (ja) 1993-09-22 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
US5488012A (en) * 1993-10-18 1996-01-30 The Regents Of The University Of California Silicon on insulator with active buried regions
GB9401770D0 (en) 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
US5454302A (en) 1994-03-02 1995-10-03 Atlas Pacific Engineering Company Pear transfer apparatus and method
JP3246210B2 (ja) * 1994-08-11 2002-01-15 株式会社神戸製鋼所 高強度高靭性溶融めっき鋼線およびその製造方法
TW395008B (en) 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
JP4083821B2 (ja) 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3512496B2 (ja) 1994-11-25 2004-03-29 株式会社半導体エネルギー研究所 Ｓｏｉ型半導体集積回路の作製方法
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3499327B2 (ja) 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101319468B1 (ko) * 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2010197813A (ja) * 2009-02-26 2010-09-09 Hitachi Displays Ltd 画像表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346850A (en) * 1992-10-29 1994-09-13 Regents Of The University Of California Crystallization and doping of amorphous silicon on low temperature plastic

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940114B1 (ko) 2003-03-03 2010-02-02 매그나칩 반도체 유한회사 능동 매트릭스형 액정 디스플레이의 전극 제조방법

Also Published As

Publication number Publication date
KR100288111B1 (ko) 2001-06-01
US7361519B2 (en) 2008-04-22
JP3364197B2 (ja) 2003-01-08
JP2001044445A (ja) 2001-02-16
US20080309585A1 (en) 2008-12-18
JP2001053290A (ja) 2001-02-23
US6376333B1 (en) 2002-04-23
JPH08288522A (ja) 1996-11-01
US5821138A (en) 1998-10-13
JP3369539B2 (ja) 2003-01-20
JP3364081B2 (ja) 2003-01-08
JP3934629B2 (ja) 2007-06-20
US8497509B2 (en) 2013-07-30
US20050162421A1 (en) 2005-07-28
JP2004297084A (ja) 2004-10-21
KR100432589B1 (ko) 2004-05-28
US20050162578A1 (en) 2005-07-28
KR100427906B1 (ko) 2004-04-30
JP3934310B2 (ja) 2007-06-20
US6998282B1 (en) 2006-02-14
US7425931B1 (en) 2008-09-16
JP2005051207A (ja) 2005-02-24
KR960032775A (ko) 1996-09-17
KR100376801B1 (ko) 2003-03-19
JP3934628B2 (ja) 2007-06-20
JP2001060697A (ja) 2001-03-06
US7375782B2 (en) 2008-05-20

Similar Documents

Publication Publication Date Title
KR100302403B1 (ko) 반도체장치 제작방법
KR101891497B1 (ko) 액정 표시 장치 및 액정 표시 장치의 제작 방법
US7923311B2 (en) Electro-optical device and thin film transistor and method for forming the same
US8193531B2 (en) Semiconductor device and manufacturing method thereof
JPH06296023A (ja) 薄膜状半導体装置およびその作製方法
JPH0653509A (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 15

EXPY Expiration of term