JPWO2007077666A1 - 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜 - Google Patents

電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜 Download PDF

Info

Publication number
JPWO2007077666A1
JPWO2007077666A1 JP2007552869A JP2007552869A JPWO2007077666A1 JP WO2007077666 A1 JPWO2007077666 A1 JP WO2007077666A1 JP 2007552869 A JP2007552869 A JP 2007552869A JP 2007552869 A JP2007552869 A JP 2007552869A JP WO2007077666 A1 JPWO2007077666 A1 JP WO2007077666A1
Authority
JP
Japan
Prior art keywords
layer
composition
channel layer
semiconductor material
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007552869A
Other languages
English (en)
Other versions
JP5098649B2 (ja
Inventor
井上　隆
隆 井上
中山　達峰
達峰 中山
安藤　裕二
裕二 安藤
康裕 村瀬
康裕 村瀬
一樹 大田
一樹 大田
宮本　広信
広信 宮本
勝己 山之口
勝己 山之口
黒田　尚孝
尚孝 黒田
彰男 分島
彰男 分島
岡本　康宏
康宏 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007552869A priority Critical patent/JP5098649B2/ja
Publication of JPWO2007077666A1 publication Critical patent/JPWO2007077666A1/ja
Application granted granted Critical
Publication of JP5098649B2 publication Critical patent/JP5098649B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、III族窒化物系電界効果トランジスタにおいて、バッファ層中の残留キャリアの伝導によるリーク電流成分を低減して耐圧向上を図り、かつ、チャネルの電子閉じ込め効果（ｃａｒｒｉｅｒ ｃｏｎｆｉｎｅｍｅｎｔ）を向上させてピンチオフ特性を向上させる（ショート・チャネル効果を抑制する）。例えば、本発明をＧａＮ系電界効果トランジスタに適用する際には、バッファ層として、チャネル層のＧａＮとは別に（ヘテロバッファ）、徐々にあるいはステップ状にアルミニウム組成を表に向かって低くした組成変調（組成傾斜）ＡｌＧａＮ層を用いる。電子供給層とチャネル層の層厚の合計ａは、作製されるＦＥＴのゲート長Ｌｇに対して、Ｌｇ／ａ≧５を満たすように選択し、その際、チャネル層の層厚は、室温において、チャネル層に蓄積される二次元電子ガスが示すド・ブロイ波長の５倍（約５００Å）を超えない範囲に選択する。

Description

本発明は、ＧａＮ系電界効果トランジスタ（ＦＥＴ）、なかでも、高周波用ＧａＮ系ＦＥＴ、特には、ミリ波向け、あるいは準ミリ波向けＧａＮ系ＦＥＴに関する。本発明は、特に、所謂、ＨＥＭＴ構造と称される、二次元電子ガスを用いるヘテロ接合ＦＥＴ（ＨＪＦＥＴ）に関する。さらには、本発明は、該ＧａＮ系電界効果トランジスタ（ＦＥＴ）の作製に供される多層エピタキシャル膜の構成に関する。
ＧａＮ系ＦＥＴ、なかでも、高周波用ＧａＮ系ＦＥＴ、特には、ミリ波向け、あるいは準ミリ波向けＧａＮ系ＦＥＴにおいては、高周波特性を達成するため、二次元電子ガスを用いるＨＪＦＥＴの構造が広く利用されている。具体的には、ゲート電極下に、ＡｌＧａＮ／ＧａＮヘテロ接合を設け、このヘテロ接合界面に、電子供給層として機能するＡｌＧａＮから供給される電子が蓄積され、二次元電子ガスとなる構成が一般的に採用されている。その際、基板１としては、サファイア基板、ＳｉＣ基板、Ｓｉ基板などを利用し、その表面に、エピタキシャル成長の成長核として機能する、極く薄い核生成層を形成し、かかる核生成層にＧａＮ系エピタキシャル層が成長されている。従来は、核生成層として、ＡｌＮ核生成層を選択し、次いで、バッファ層として、ＧａＮ層を形成し、同じく、チャネル層として、ＧａＮ層を連続して成長している。この連続的に作製されるバッファ層とチャネル層のＧａＮ層４の表面に、ＡｌＧａＮ電子供給層５を成長することで、チャネル層のＧａＮ層とＡｌＧａＮ電子供給層５とのヘテロ接合界面に、伝導帯のバンドギャップ差ΔＥｃを利用して、二次元電子ガスの閉じ込めを行っている。図４に、このバッファ層として、ＧａＮ層を採用し、チャネル層のＧａＮ層を連続的にエピタキシャル成長により形成している、ＡｌＧａＮ／ＧａＮ ＨＪＦＥＴの作製用の多層エピタキシャル膜の構成を、また、図５に、かかる構成の多層エピタキシャル膜を利用して作製される、ＡｌＧａＮ／ＧａＮ ＨＪＦＥＴのデバイス構成の一例を示す。
しかし、バッファ層として、ＧａＮ層を採用する、図４に示す構成の多層エピタキシャル膜を利用して作製される、図５に示すＨＪＦＥＴ構成では、バッファ層用のＧａＮ層自体は、本来、残留キャリア濃度が、ｎ＝１０１５〜１０１６ ｃｍ−３程度のｎ−−ＧａＮ層であり、その膜厚も１０００ｎｍ程度であるため、下記のような問題を有している。
図５に示す構成のＧａＮ系ＨＪＦＥＴを、特に、準ミリ波あるいはミリ波向けＦＥＴに応用するためには、ゲートの微細化、すなわち、ゲート長Ｌｇをより短くする必要がある。このゲート長Ｌｇを短くすることに伴い、ショート・チャネル効果が発生するが、過去、ＡｌＧａＡｓ／ＧａＡｓ系ＨＪＦＥＴでは、ゲート長Ｌｇ対活性層厚（ゲート・チャネル間距離：ここではゲート電極からチャネル層の底面までの距離）ａのアスペクト比：Ｌｇ／ａを１０以上に設定する対策を施すことで、ショート・チャネル効果の抑制に効果を上げている。図５に示す構成のＧａＮ系ＨＪＦＥＴでは、ミリ波あるいは準ミリ波向けＦＥＴに適応するゲート長Ｌｇにおいては、ゲート長Ｌｇ対活性層厚（ゲート・チャネル間距離）ａのアスペクト比Ｌｇ／ａを１０以上に設定する手法は、そのショート・チャネル効果を低減する上で、効果の程度は極めて小さい。
図５に示す構成のＧａＮ系ＨＪＦＥＴに関して、そのゲート電極下のバンド・ダイアグラムを模式的に図示すると、図６に示す形状を示す。基板１上に形成されている、ＡｌＮ核生成層２上に形成されている、バッファ層／チャネル層として利用されるＧａＮ層４に着目する。ＡｌＮ核生成層２とバッファ層用のＧａＮとの界面では、ＡｌＮ核生成層２は絶縁層となっており、フェルミ・レベルＥｆは、そのバンドギャップの中央に位置する。フェルミ・レベルＥｆに対する、バッファ層用ＧａＮの伝導帯端の位置は、この界面における、ＡｌＮとＧａＮの伝導帯エネルギーＥＣの差、ΔＥＣ（ＡｌＮ／ＧａＮ）によって決定されている。一方、ＡｌＧａＮ電子供給層５とゲート電極８との界面では、ショットキー接合が形成されており、フェルミ・レベルＥｆに対する、ＡｌＧａＮ電子供給層５の伝導帯端の位置は、このショットキー接合の高さで決定されている。ＡｌＧａＮ電子供給層５は、電子を供給し、空乏化しており、ＡｌＧａＮ電子供給層５とチャネル層のＧａＮとの界面においは、フェルミ・レベルＥｆに対する、ＡｌＧａＮ電子供給層５の伝導帯端の位置は、このＡｌＧａＮ電子供給層５の厚さ、空乏化により生成する固定電荷量によって、決定されている。
その際、図６に示すように、ＡｌＧａＮ電子供給層５全体が空乏化している場合、ＡｌＧａＮ電子供給層５とチャネル層のＧａＮとの界面においては、フェルミ・レベルＥｆに対する、ＡｌＧａＮ電子供給層５の伝導帯端の位置は、該フェルミ・レベルＥｆよりも若干高くなっている。ＡｌＧａＮ電子供給層５における伝導帯の状態密度ＮＣと、残留キャリアを生成する残存ドナー密度ＮＤ等を考慮すると、ＡｌＧａＮ電子供給層５とチャネル層のＧａＮとの界面においては、ＡｌＧａＮ電子供給層５の伝導帯端の位置は、該フェルミ・レベルＥｆよりも、例えば、３ｋＴ程度（ｋは、ボルツマン定数、Ｔは、３００Ｋ程度の温度を示す））高く位置する。一方、この界面において、チャネル層ＧａＮの伝導帯端の位置は、ＡｌＧａＮ電子供給層５の伝導帯端の位置より、ＡｌＧａＮとＧａＮの伝導帯エネルギーＥＣの差、ΔＥＣ（ＡｌＧａＮ／ＧａＮ）に相当するエネルギー分だけ低い位置となっている。従って、この界面では、チャネル層ＧａＮの伝導帯端の位置は、フェルミ・レベルＥｆよりも、大幅に低くなっており、局所的に電子が高い濃度で蓄積され、二次元電子ガスを構成している。なお、この界面に蓄積される２次元電子ガスは、ＡｌＧａＮ電子供給層５から供給されているが、ＡｌＧａＮ電子供給層５中に存在する、浅いドナー準位から供給される電子の寄与と、ＡｌＧａＮ自体の分極電荷による寄与とを含んだものとなっている。
すなわち、ＡｌＮ核生成層２とバッファ層用のＧａＮとの界面では、フェルミ・レベルＥｆに対して、バッファ層用ＧａＮの伝導帯端の位置は、｛１／２×Ｅｇ（ＡｌＮ）−ΔＥＣ（ＡｌＮ／ＧａＮ）｝高くなっている。一方、ＡｌＧａＮ電子供給層５とチャネル層用ＧａＮとの界面では、フェルミ・レベルＥｆに対して、チャネル層用ＧａＮの伝導帯端の位置は、｛ΔＥＣ（ＡｌＧａＮ／ＧａＮ）−３ｋＴ｝程度（ｋは、ボルツマン定数、Ｔは、３００Ｋ程度の温度を示す）低い位置となっている。一方、ＧａＮ層の残留キャリア濃度が、ｎ＝１０１５〜１０１６ ｃｍ−３程度のｎ−−ＧａＮ層であると、そのＧａＮ層の伝導帯端の位置は、フェルミ・レベルＥｆに対して、約３ｋＴ程度（ｋは、ボルツマン定数、Ｔは、３００Ｋ程度の温度を示す）高い位置となる。すなわち、バッファ層用のＧａＮ層自体は、本来、残留キャリア濃度が、ｎ＝１０１５〜１０１６ ｃｍ−３程度のｎ−−ＧａＮ層であり、その膜厚も１０００ｎｍ程度である場合、ＡｌＮ核生成層２とバッファ層用のＧａＮとの界面の近傍では、フェルミ・レベルＥｆに対して、バッファ層用ＧａＮの伝導帯端の位置は、下に凸の形状でその位置が低下するバンド構造となる。一方、ＡｌＧａＮ電子供給層５とチャネル層用ＧａＮとの界面の近傍では、チャネル層用ＧａＮの伝導帯端の位置は、上に凸の形状で急速に上昇し、フェルミ・レベルＥｆと交差する。ＡｌＧａＮ電子供給層５とチャネル層用ＧａＮとの界面に形成される二次元電子ガスは、このチャネル層用ＧａＮの伝導帯端の位置が、フェルミ・レベルＥｆと交差するまでの、狭い領域に閉じ込められた状態となっている。しかし、バッファ層用のＧａＮ層自体は、本来、残留キャリア濃度が、ｎ＝１０１５〜１０１６ ｃｍ−３程度のｎ−−ＧａＮ層であり、その膜厚も１０００ｎｍ程度であるため、チャネル層用ＧａＮに近接する領域では、バッファ層用ＧａＮの伝導帯端の位置は、フェルミ・レベルＥｆから、約３ｋＴ程度（ｋは、ボルツマン定数、Ｔは、３００Ｋ程度の温度を示す）しか高くない状態となっている。すなわち、チャネル層用ＧａＮに近接する領域では、バッファ層用ＧａＮの伝導帯端の位置は、フェルミ・レベルＥｆに近い結果、電子がバッファ層用ＧａＮへ注入され易くなっている。このバッファ層用ＧａＮへと注入される電子は、耐圧不良、ピンチオフ不良の要因となる。特に、図５に示す構成のＧａＮ系ＨＪＦＥＴでは、ミリ波あるいは準ミリ波向けＦＥＴに適応するため、ゲート長Ｌｇを短くした際、例えば、図７に例示するような、ショート・チャネル効果に起因するデバイス特性劣化を引き起す要因と考えられる。
バッファ層として、ＧａＮに代えて、低いアルミニウム含有比率のＡｌＧａＮを採用した場合、通常、この低いアルミニウム含有比率のＡｌＧａＮ自体は、残留キャリア濃度が、ｎ＝１０１４〜１０１５ ｃｍ−３程度のｎ−層となる。また、バッファ層全体が、このｎ−型の低いアルミニウム含有比率のＡｌＧａＮで形成されている場合、そのバンド構造は、図４に例示するＧａＮバッファ層を採用した際のバンド構造を、このＡｌＧａＮとＧａＮの伝導帯エネルギーＥＣの差、ΔＥＣ（ＡｌＧａＮ／ＧａＮ）に相当するエネルギー分上方にずらしたものとなる。従って、ＡｌＧａＮとＧａＮの伝導帯エネルギーＥＣの差、ΔＥＣ（ＡｌＧａＮ／ＧａＮ）が、２ｋＴ（ｋは、ボルツマン定数、Ｔは、３００Ｋ程度の温度を示す）を超えない程度の場合、この僅かな段差を超えての、チャネル層のＧａＮからバッファ層のＡｌＧａＮへ電子が注入される影響は、十分には排除できていない。
本発明は前記の課題を解決するもので、本発明の目的は、チャネル層からバッファ層への電子注入の影響を効果的に抑制し、ミリ波あるいは準ミリ波向けＦＥＴに適応するため、ゲート長Ｌｇを短くした際、ショート・チャネル効果に起因するデバイス特性劣化が回避可能なＨＪＦＥＴの構造、ならびに、該ＨＪＦＥＴの作製に供する多層エピタキシャル膜を提供することにある。特には、ＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴ、あるいは、ＡｌＧａＩｎＮ／ＧａＩｎＮ系ＨＪＦＥＴにおいて、チャネル層からバッファ層への電子注入の影響を効果的に抑制し、ミリ波あるいは準ミリ波向けＦＥＴに適応するため、ゲート長Ｌｇを短くした際、ショート・チャネル効果に起因するデバイス特性劣化が回避可能なＨＪＦＥＴの構造、ならびに、該ＨＪＦＥＴの作製に供する多層エピタキシャル膜を提供することにある。
本発明者らは、先ず、上述のバッファ層として、ＡｌＧａＮを利用する際、チャネル層のＧａＮからバッファ層のＡｌＧａＮへの電子注入を抑制し、ＧａＮチャネル層内へのキャリア（電子）閉じ込め効果を達成できている従来の手法について、その技術的な特徴を解析した。
チャネル層（電子走行層）の下地層として、Ａｌを含有するIII族窒化物半導体を基板上に設け、その上面に、ＧａＮチャネル層とＡｌＧａＮ電子供給層を形成する際、前記基板上に形成される下地層中に、歪応力が蓄積され、クラックが発生する現象を抑制する手段として、基板側からＧａＮチャネル層側に向かって、下地層の組成を連続的またはステップ状に変化する構造が提案されている（特開２００４−２８９００５号公報、特開２００２−３５９２５５号公報、特開２００３−４５８９９号公報、特開２００４−３２７８８２号公報、特開２００５−１６７２７５号公報などを参照）。例えば、サファイア基板の表面に窒化処理を施し、表面窒化層を形成した上で、下地層の組成を、基板側では、ＡｌＮとし、ＧａＮチャネル層側では、Ａｌ０．５Ｇａ０．５Ｎとすることで、下地層内のクラック発生を抑制する効果が達成できることが示唆されている。具体的には、サファイア基板の格子定数と、ＡｌＮの格子定数との間に差異があるため、この格子不整合に由来し、その界面では、格子定数の短いＡｌＮ層には、引張応力が加わるため、ＡｌＮ層の膜厚を増すとともに、クラックの発生が誘起される。膜厚の増加する間に、組成を変化させ、格子定数を増加させると、下地層全体として、引張応力の増加が抑制され、クラック発生を引き起こす閾値に達することを回避する効果が得られている。下地層全体をＡｌＮで作製する場合、ＧａＮチャネル層とＡｌＮ下地層との界面には、両者の伝導帯端エネルギーの差異：ΔＥＣ（ＡｌＮ／ＧａＮ）に相当する障壁が生成し、一方、下地層の組成を変化させ、ＧａＮチャネル層側では、Ａｌ０．５Ｇａ０．５Ｎとなっている場合には、ＧａＮチャネル層と下地層との界面には、両者の伝導帯端エネルギーの差異：ΔＥＣ（Ａｌ０．５Ｇａ０．５Ｎ／ＧａＮ）に相当する障壁が生成する。ΔＥＣ（ＡｌＮ／ＧａＮ）＞ΔＥＣ（Ａｌ０．５Ｇａ０．５Ｎ／ＧａＮ）であり、この界面での障壁高さは減少しているが、ΔＥＣ（Ａｌ０．５Ｇａ０．５Ｎ／ＧａＮ）の障壁高さにおいても、ＧａＮチャネル層内へのキャリア（電子）閉じ込め効果が十分得られることも示唆されている。従って、ＡｌＮ下地層に代えて、下地層の組成を、基板側では、ＡｌＮとし、ＧａＮチャネル層側では、Ａｌ０．５Ｇａ０．５Ｎとする場合も、ＧａＮチャネル層内のシート・キャリア密度の向上への効果は遜色ないものとなることが示唆されている。
上述の手法では、サファイア基板上に、ＡｌＮ下地層を形成する際、サファイア基板表面に極薄い膜厚の表面窒化層、あるいは、低温成長ＡｌＮ層を設けることにより、格子不整合に起因する歪応力を、この界面に設ける極薄い膜厚の層に集中させ、高い密度でミスフィット転位を発生させ、ＡｌＮ下地層に加わる引張応力の相当部分を緩和させている。しかしなお、かかる界面に接するＡｌＮエピタキシャル膜は、残余する引張応力により、その面内方向の格子定数は広げられた状態となっている。その上に引き続き、ＡｌＮエピタキシャル膜を成長させると、かかる面内方向の格子定数が広がった状態が保持され、全体として、膜厚の増加とともに、引張応力が蓄積される。一方、引き続き成長されるエピタキシャル膜が、ＡｌＮからＡｌ０．５Ｇａ０．５Ｎへと組成変化する場合、ＡｌＧａＮ自体の面内方向の格子定数は、ＡｌＮの面内方向の格子定数より大きいので、膜厚の増加とともに、蓄積される引張応力の増加は結果的に低減される。この効果は、ＡｌＮからＡｌ０．５Ｇａ０．５Ｎへの組成変化を、比較的速やかに行うと、より顕著となり、例えば、膜厚ｔの増加：Δｔ＝０．０５μｍ毎の、Ａｌ組成の変化量：ΔＡｌが、−０．０５である比率（減少率）、すなわち、ΔＡｌ／Δｔ＝−１（μｍ−１）のように、大きな組成変化率を選択することが好ましいことも示唆されている。
すなわち、上述する手法は、本来、絶縁化が可能なＡｌＮをバッファ層として利用する際、基板として、ＡｌＮの格子定数よりも有意に大きな格子定数を有するサファイア基板を選択する際に生じる、ＡｌＮバッファ層内のクラック発生の抑制には、有効であるが、例えば、ＡｌＮの格子定数よりも小さな格子定数を有する基板、あるいは、ほぼ等しい格子定数を有する基板（例えば、ＳｉＣ基板等）を利用する際には、本質的に格子不整合に起因する結晶性の低下を改善する機能を示さない。
一方、本発明者らは、ＡｌＮの格子定数よりも小さな格子定数を有する基板、あるいは、ほぼ等しい格子定数を有する基板を利用する際、基板側からＧａＮチャネル層側へ向かって、ＡｌＧａＮバッファ層を構成するＡｌＧａＮのＡｌ組成を徐々に減少させると、
・チャネル層のＧａＮからバッファ層のＡｌＧａＮへ電子が注入される影響を抑制する効果があること、
・この抑制効果は、ＡｌＧａＮバッファ層の膜厚を比較的に厚くする際により顕著であること、特に、ＧａＮチャネル層とＡｌＧａＮバッファ層との界面における、ＡｌＧａＮのＡｌ組成を０．０５と低くする場合であっても、ＧａＮチャネル層内へのキャリア（電子）閉じ込め効果が十分得られること、
以上の技術的な特徴が発揮されることを見出し、また、その特徴的な動作の原理を解明した。本発明者らは、前記の知見に基づき、本発明を完成するに至った。
すなわち、本発明は、上記の課題を解決する手段として、以下に示すように、「組成変調」を施した混晶半導体材料で構成されるバッファ層を採用し、このバッファ層上に、電子供給層／チャネル層で構成されるヘテロ接合を形成し、二次元電子ガスを用いるヘテロ接合電界効果トランジスタを構成している。特に、本発明にかかる二次元電子ガスを用いるヘテロ接合電界効果トランジスタの作製に供する多層エピタキシャル膜の構成として、例えば、ＡｌＮの格子定数よりも小さな格子定数を有する基板を用いる際にも、「組成変調」を施した混晶半導体材料で構成されるバッファ層を採用し、このバッファ層上に、電子供給層／チャネル層で構成されるヘテロ接合を形成する構成を選択することにより、上述する従来の手法とは、全く相違する作用原理によって、チャネル層内へのキャリア（電子）閉じ込め効果を向上させている。
すなわち、本発明にかかる多層エピタキシャル膜は、
電界効果トランジスタの作製に利用可能な、基板上にエピタキシャル成長されている多層エピタキシャル膜であって、
前記多層エピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体を用いて形成されており、 電子供給層／チャネル層からなるヘテロ接合が、バッファ層上に形成されている積層構造を有し、
前記バッファ層は、基板表面からチャネル層へ向かう方向に沿って、組成が単調に変化する半導体材料で構成される領域を有し、前記領域での半導体材料の伝導帯端のエネルギーが単調に減少するように前記半導体材料の組成が選択され、
前記チャネル層との界面において、前記領域の半導体材料の伝導帯端のエネルギーが、前記チャネル層を構成する半導体材料の伝導帯端のエネルギーと比較して高くなるように前記領域の半導体材料の組成が選択され、
前記領域の伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に沿って、電子のエネルギーが高くなる側に凸の形状となることを特徴とする多層エピタキシャル膜である。
その際、多層エピタキシャル膜は、III族窒化物系化合物半導体、またはその混晶半導体によって形成され、
前記チャネル層は、ＧａＮ、ＩｎＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）によって形成され、
前記電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮ層あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）によって形成され、
前記バッファ層は、ＡｌＧａＮ、ＩｎＡｌＮ、あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）によって形成され、
前記領域の半導体材料の組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成が単調に減少する、あるいは、Ｉｎ組成が単調に増加する
構成とすることが好ましい。
さらには、前記チャネル層と前記バッファ層との間に障壁層を有し、前記障壁層は、ＩｎＡｌＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）によって形成され、
前記障壁層を構成するIII族窒化物系半導体材料の伝導帯端のエネルギーは、前記障壁層と接する、前記チャネル層を構成するIII族窒化物系半導体材料の伝導帯端のエネルギーよりも高く、かつ、前記障壁層との界面における、前記バッファ層を構成しているIII族窒化物系半導体材料の伝導帯端のエネルギーよりも高くなるように構成されている形態とすることができる。
例えば、前記バッファ層は、ＡｌＸＧａ１−ＸＮ（但し、ｘは、１≧ｘ≧０である）によって構成され、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成ｘが単調に減少し、
前記基板面からチャネル層へ向かう方向（Ｚ方向）の該Ａｌ組成ｘの変化率：｜∂ｘ（ｚ）／∂ｚ｜を、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択すると、より好ましい。
また、本発明にかかる多層エピタキシャル膜では、
前記領域での半導体材料の組成変化は、連続的に変化する、あるいは、ステップ状に変化することにより形成されている形態とすることが望ましい。
上述する本発明にかかる多層エピタキシャル膜では、
前記電子供給層中に発生する正の空間電荷の総量が、前記バッファ層中、ならびに前記バッファ層とチャネル層との界面に発生する負の空間電荷の総量以上となっている条件を満足することが望ましい。
一方、本発明にかかる電界効果トランジスタは、
基板上にエピタキシャル成長される多層エピタキシャル膜を利用して作製される電界効果トランジスタであって、
前記多層エピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体を用いて形成されており、 電子供給層／チャネル層からなるヘテロ接合が、バッファ層上に形成されている積層構造を有し、
前記バッファ層は、基板表面からチャネル層へ向かう方向に沿って、組成が単調に変化する半導体材料で構成される領域を有し、前記領域での半導体材料の伝導帯端のエネルギーが単調に減少するように前記半導体材料の組成が選択され、
前記チャネル層との界面において、前記領域の半導体材料の伝導帯端のエネルギーが、前記チャネル層を構成する半導体材料の伝導帯端のエネルギーと比較して高くなるように前記領域の半導体材料の組成が選択され、
前記領域の伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に沿って、電子のエネルギーが高くなる側に凸の形状となる
ことを特徴とする電界効果トランジスタである。
その際、ゲート電極が、前記電子供給層の上に設けられ、
前記ゲート電極の下の、前記電子供給層の膜厚とチャネル層の膜厚の合計として定義される活性層厚ａと、ゲート長Ｌｇとのアスペクト比Ｌｇ／ａが、Ｌｇ／ａ≧５を満たす構造を選択することが好ましい。 特に、本発明にかかる電界効果トランジスタにおいては、
多層エピタキシャル膜は、III族窒化物系化合物半導体、またはその混晶半導体によって形成され、
前記チャネル層は、ＧａＮ、ＩｎＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）によって形成され、
前記電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮ層あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）によって形成され、
前記バッファ層は、ＡｌＧａＮ、ＩｎＡｌＮ、あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）によって形成され、
前記領域の半導体材料の組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成が単調に減少する、あるいは、Ｉｎ組成が単調に増加する
構成とすることが好ましい。
さらには、前記チャネル層と前記バッファ層との間に障壁層を有し、前記障壁層は、ＩｎＡｌＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）によって形成され、
前記障壁層を構成するIII族窒化物系半導体材料の伝導帯端のエネルギーは、前記障壁層と接する、前記チャネル層を構成するIII族窒化物系半導体材料の伝導帯端のエネルギーよりも高く、かつ、前記障壁層との界面における、前記バッファ層を構成しているIII族窒化物系半導体材料の伝導帯端のエネルギーよりも高くなるように構成されていることが望ましい。
例えば、前記バッファ層は、ＡｌＸＧａ１−ＸＮ（但し、ｘは、１≧ｘ≧０である）によって構成され、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成ｘが単調に減少し、
前記基板面からチャネル層へ向かう方向（Ｚ方向）の該Ａｌ組成ｘの変化率：｜∂ｘ（ｚ）／∂ｚ｜を、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択すると、より好ましい。
本発明にかかるＨＪＦＥＴの構造では、チャネル層からバッファ層への電子注入が効果的に抑制されるため、準ミリ波あるいはミリ波向けＦＥＴに適応するため、ゲート長Ｌｇを短くした際、ショート・チャネル効果に起因するデバイス特性劣化が回避される。加えて、耐圧不良、ピンチオフ不良の要因も排除されており、本発明にかかるＨＪＦＥＴの構造は、ソース／ドレイン間に印加するバイアスＶＤを高くする高電圧動作時における、ＤＣ動作時の利得（ＤＣ利得）、ならびに高周波動作時の利得（ＲＦ利得）に関しても、従来の構造と比較し、大幅な向上が達成される。さらに、本発明にかかる多層エピタキシャル層の構造は、前記本発明にかかるＨＪＦＥＴの作製に適するように設計された構成とされている。
図１は、本発明の実施形態１にかかる多層エピタキシャル膜の構造の一例を模式的に示す断面図である。 図２は、本発明の実施形態２にかかるヘテロ接合電界効果トランジスタの構造の一例を模式的に示す断面図である。 図３は、本発明の実施形態２にかかるヘテロ接合電界効果トランジスタ、特に、ＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴのゲート電極下の、多層エピタキシャル構造における、伝導帯端のバンド・ダイアグラムを模式的に示す図である。図中に示すｘは、「Ａｌ組成変調」されているＡｌＧａＮバッファ層中のＡｌ組成を表す。 図４は、従来のＧａＮバッファ層を利用する、ＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴ用多層エピタキシャル膜構造の一例を模式的に示す断面図である。 図５は、従来のＧａＮバッファ層を利用する、ＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴの構造の一例を模式的に示す断面図である。 図６は、従来のＧａＮバッファ層を利用する、ＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴのゲート電極下の、多層エピタキシャル構造における、伝導帯端のバンド・ダイアグラムを模式的に示す図である。 図７は、従来のＧａＮバッファ層を利用する、ＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴ、特に、ゲート長Ｌｇ＝０．１５μｍの素子において観測されるＩｄ−Ｖｄ特性の結果を示すグラフである。 図８は、「Ａｌ組成変調」されているＡｌＧａＮバッファ層中に発生する負の分極電荷密度を、ＡｌＧａＮバッファ層の膜厚１μｍ、ＧａＮチャネル層との界面におけるＡｌ組成ｘｔ＝０．０５、の条件で、他端のＡｌＮ核生成層との界面におけるＡｌ組成ｘｂを種々に変えて、理論的に推定計算した結果を示すグラフである。 図９は、本発明の実施形態２にかかるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴについて、図中に記載する具体的な多層エピタキシャル構造を選択した際、該多層エピタキシャル構造における、伝導帯端のバンド・ダイアグラムを模式的に示す図である。図中に示すｘは、「Ａｌ組成変調」されているＡｌＧａＮバッファ層中のＡｌ組成を表す。 図１０は、本発明の実施形態２にかかるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴ、特に、ゲート長Ｌｇ＝０．１５μｍの素子において観測されるＩｄ−Ｖｄ特性の結果を示すグラフである。 図１１は、本発明の実施形態３にかかるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴ用多層エピタキシャル膜構造の一例を模式的に示す断面図である。 図１２は、本発明の実施形態３にかかるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴの構造の一例を模式的に示す断面図である。 図１３は、本発明の実施形態３にかかるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴのゲート電極下の、多層エピタキシャル構造における、伝導帯端のバンド・ダイアグラムを模式的に示す図である。図中に示すｘは、「Ａｌ組成変調」されているＡｌＧａＮバッファ層中のＡｌ組成を表す。 図１４は、本発明の実施形態４にかかるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴのゲート電極下の、多層エピタキシャル構造における、伝導帯端のバンド・ダイアグラムを模式的に示す図である。バッファ層では、ステップ状に「Ａｌ組成変調」された極く薄いＡｌＧａＮバッファ層の各層の間に、極く薄いＩｎＡｌＧａＮ障壁層を挿入され、周期的なポテンシャル構造が形成されている。図中において、δｚは、「Ａｌ組成変調」された極く薄いＡｌＧａＮバッファ層の膜厚を表し、δＢは、極く薄いＩｎＡｌＧａＮ障壁層の膜厚を表す。また、ｘは、「Ａｌ組成変調」されているＡｌＧａＮバッファ層中のＡｌ組成を表す。
本発明の好適な形態について、以下に説明する。
まず、本発明の好適な形態にかかる多層エピタキシャル膜は、
電界効果トランジスタの作製に利用可能な、基板上にエピタキシャル成長されている多層エピタキシャル膜であって、
前記多層エピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体を用いて形成されており、
該化合物半導体、またはその混晶半導体が示す自発分極ならびにピエゾ分極効果は、該半導体材料の組成変化に従って、その大きさが連続的に変化するものであり、
該多層エピタキシャル膜は、電子供給層／チャネル層からなるヘテロ接合が、バッファ層上に形成されている積層構造を有しており、前記電子供給層／チャネル層のヘテロ接合界面に二次元的に電子が蓄積されており、
バッファ層は、基板表面からチャネル層へ向かう方向に沿って、組成が単調に変化する半導体材料で構成されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、該組成変化は、連続的に変化する、あるいは、細かな膜厚ステップにより、ステップ状に変化することにより形成されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記チャネル層との界面における組成は、該組成を有する半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成する半導体材料が有する伝導帯端のエネルギーと比較し、高くなるように選択されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記基板面からチャネル層へ向かう方向に沿った組成変化は、該組成が単調に変化する半導体材料が有する伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に沿って単調に減少するように選択されており、
前記選択された基板面からチャネル層へ向かう方向に沿った組成変化に起因して、該バッファ層を構成している、組成が単調に変化する半導体材料が示す自発分極とピエゾ分極を合計してなる分極は、前記基板面からチャネル層へ向かう方向に沿って単調に変化し、該分極の変化によって、該バッファ層を構成している、組成が単調に変化する半導体材料中に負の分極電荷が発生され、
該発生された負の分極電荷によって、該組成が単調に変化する半導体材料で構成されているバッファ層において、かかる領域の伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に沿って、電子のエネルギーが高くなる側に凸の形状を示しつつ、単調に減少しており、
前記チャネル層の膜厚は、該チャネル層に二次元的に蓄積されている電子のド・ブロイ波長の５倍以下に選択されている
ことを特徴とする多層エピタキシャル膜である。
なお、作製される電界効果トランジスタが、ディプリーション・モード(ノーマリー・オン)で動作させる構成を選択している際には、
前記バッファ層は、前記基板面上に形成される核生成層上に形成されており、
少なくとも、作製された電界効果トランジスタにおいて、そのゲート電極直下における、前記電子供給層中に発生する「正」の空間電荷の総量が、前記バッファ層中、ならびに前記バッファ層とチャネル層との界面および前記バッファ層と核生成層との界面に発生する「負」の空間電荷の総量以上となっている構成とすることが好ましい。
加えて、本発明の好適な形態にかかる多層エピタキシャル膜においては、
前記バッファ層を構成している、組成が単調に変化する半導体材料は、その残留キャリアは、電子であり、
前記バッファ層を構成している、組成が単調に変化する半導体材料中に発生している、負の分極電荷の密度は、
前記バッファ層を構成している、組成が単調に変化する半導体材料において、その残留キャリアを発生させ、イオン化している不純物準位の密度よりも、高い密度である
構成を選択することが望ましい。
上記の本発明の好適な形態にかかる多層エピタキシャル膜における、より好適な形態の一つは、
前記多層エピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体は、III族窒化物系化合物半導体、またはその混晶半導体である形態である。この本発明の第一のより好適な形態にかかる多層エピタキシャル膜は、
前記多層エピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体は、III族窒化物系化合物半導体、またはその混晶半導体であり、
該多層エピタキシャル膜中、
電子供給層／チャネル層からなるヘテロ接合については、
チャネル層は、ＧａＮ、ＩｎＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）で表されるIII族窒化物系半導体材料で形成され、
電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮ層あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、かつ、前記チャネル層との界面において、該電子供給層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
バッファ層は、ＡｌＧａＮ、ＩｎＡｌＮ、あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、
かつ、前記チャネル層との界面において、該バッファ層を構成しているIII族窒化物系半導体材料の組成は、該組成を有するIII族窒化物系半導体材料が有する伝導帯端のエネルギーが、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料において、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成が単調に減少する組成変化、あるいは、前記基板面からチャネル層へ向かう方向に沿って、Ｉｎ組成が単調に増加する組成変化のいずれかによりなされている
ことを特徴とする構成を選択している。
その際、本発明の第一の形態にかかる多層エピタキシャル膜においては、
前記バッファ層を構成している、組成が単調に変化する半導体材料は、その残留キャリアは、電子であり、
前記バッファ層を構成している、組成が単調に変化する半導体材料中に発生している、負の分極電荷の密度は、
前記バッファ層を構成している、組成が単調に変化する半導体材料において、その残留キャリアを発生させ、イオン化している不純物準位の密度よりも、高い密度である
構成を選択することが望ましい。
本発明の第一のより好適な形態にかかる多層エピタキシャル膜においては、
例えば、前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料は、ＡｌＸＧａ１−ＸＮ（但し、ｘは、１≧ｘ≧０である）と表されるIII族窒化物系半導体材料で構成され、
該組成が単調に変化するIII族窒化物系半導体材料が示す、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成ｘが単調に減少する組成変化によりなされており、
前記基板面からチャネル層へ向かう方向（Ｚ方向）の該Ａｌ組成ｘの変化率：｜∂ｘ（ｚ）／∂ｚ｜を、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択すると、好適である。
また、本発明の好適な形態にかかる多層エピタキシャル膜のより好適な形態の別の一つでも、前記多層エピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体は、III族窒化物系化合物半導体、またはその混晶半導体である。この本発明の第二のより好適な形態にかかる多層エピタキシャル膜は、
前記多層エピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体は、III族窒化物系化合物半導体、またはその混晶半導体であり、
該多層エピタキシャル膜は、電子供給層／チャネル層からなるヘテロ接合が、障壁層を介して、バッファ層上に形成されている積層構造を有しており、前記電子供給層／チャネル層のヘテロ接合界面に二次元的に電子が蓄積されており、
該多層エピタキシャル膜中、
電子供給層／チャネル層からなるヘテロ接合については、
チャネル層は、ＧａＮ、ＩｎＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）で表されるIII族窒化物系半導体材料で形成され、
電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮ層あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、かつ、前記チャネル層との界面において、該電子供給層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
障壁層は、前記チャネル層とバッファ層とで挟まれており、ＩｎＡｌＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）で表されるIII族窒化物系半導体材料で形成され、
かつ、該障壁層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、該障壁層と接する、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高く、かつ、該障壁層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、該障壁層との界面における、前記バッファ層を構成しているIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
バッファ層は、ＡｌＧａＮ、ＩｎＡｌＮ、あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、
かつ、前記障壁層との界面において、該バッファ層を構成しているIII族窒化物系半導体材料の組成は、該組成を有するIII族窒化物系半導体材料が有する伝導帯端のエネルギーが、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、
前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料において、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成が単調に減少する組成変化、あるいは、前記基板面からチャネル層へ向かう方向に沿って、Ｉｎ組成が単調に増加する組成変化のいずれかによりなされている
ことを特徴とする構成を選択している。
その際、本発明の第二のより好適な形態にかかる多層エピタキシャル膜においては、
前記バッファ層を構成している、組成が単調に変化する半導体材料は、その残留キャリアは、電子であり、
前記バッファ層を構成している、組成が単調に変化する半導体材料中に発生している、負の分極電荷の密度は、
前記バッファ層を構成している、組成が単調に変化する半導体材料において、その残留キャリアを発生させ、イオン化している不純物準位の密度よりも、高い密度である
構成を選択することが望ましい。
本発明の第二の形態にかかる多層エピタキシャル膜においては、
例えば、前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料は、ＡｌＸＧａ１−ＸＮ（但し、ｘは、１≧ｘ≧０である）と表されるIII族窒化物系半導体材料で構成され、
該組成が単調に変化するIII族窒化物系半導体材料が示す、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成ｘが単調に減少する組成変化によりなされており、
前記基板面からチャネル層へ向かう方向（Ｚ方向）の該Ａｌ組成ｘの変化率：｜∂ｘ（ｚ）／∂ｚ｜を、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択すると、好適である。
加えて、本発明は、上記の本発明の好適な形態にかかる多層エピタキシャル膜を利用することで作製可能な電界効果トランジスタの発明をも提供しており、
すなわち、本発明の好適な形態にかかる電界効果トランジスタは、
基板上にエピタキシャル成長される多層エピタキシャル膜を利用して作製される電界効果トランジスタであって、
前記多層エピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体を用いて形成されており、
該化合物半導体、またはその混晶半導体が示す自発分極ならびにピエゾ分極効果は、該半導体材料の組成変化に従って、その大きさが連続的に変化するものであり、
該多層エピタキシャル膜は、電子供給層／チャネル層からなるヘテロ接合が、バッファ層上に形成されている積層構造を有しており、前記電子供給層／チャネル層のヘテロ接合界面に二次元的に電子が蓄積されており、
バッファ層は、基板表面からチャネル層へ向かう方向に沿って、組成が単調に変化する半導体材料で構成されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、該組成変化は、連続的に変化する、あるいは、細かな膜厚ステップにより、ステップ状に変化することにより形成されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記チャネル層との界面における組成は、該組成を有する半導体材料が有する伝導帯端のエネルギーが、前記チャネル層を構成する半導体材料が有する伝導帯端のエネルギーと比較し、高くなるように選択されており、
前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記基板面からチャネル層へ向かう方向に沿った組成変化は、該組成が単調に変化する半導体材料が有する伝導帯端のエネルギーが、前記基板面からチャネル層へ向かう方向に沿って単調に減少するように選択されており、
前記選択された基板面からチャネル層へ向かう方向に沿った組成変化に起因して、該バッファ層を構成している、組成が単調に変化する半導体材料が示す自発分極とピエゾ分極を合計してなる分極は、前記基板面からチャネル層へ向かう方向に沿って単調に変化し、該分極の変化によって、該バッファ層を構成している、組成が単調に変化する半導体材料中に負の分極電荷が発生され、
該発生された負の分極電荷によって、該組成が単調に変化する半導体材料で構成されているバッファ層において、かかる領域の伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に沿って、電子のエネルギーが高くなる側に凸の形状を示しつつ、単調に減少しており、
該電界効果トランジスタのゲート電極は、前記電子供給層の表面に設けられており、
該ゲート電極の直下の、前記電子供給層の膜厚とチャネル層の膜厚の合計として定義される活性層厚ａと、ゲート長Ｌｇとのアスペクト比Ｌｇ／ａが、Ｌｇ／ａ≧５を満たしており、
前記チャネル層の膜厚は、該チャネル層に二次元的に蓄積されている電子のド・ブロイ波長の５倍以下に選択されている
ことを特徴とする電界効果トランジスタである。
なお、作製される電界効果トランジスタが、ディプリーション・モード(ノーマリー・オン)で動作させる構成を選択している際には、
前記バッファ層は、前記基板面上に形成される核生成層上に形成されており、
少なくとも、作製された電界効果トランジスタにおいて、そのゲート電極直下における、前記電子供給層中に発生する「正」の空間電荷の総量が、前記バッファ層中、ならびに前記バッファ層とチャネル層との界面および前記バッファ層と核生成層との界面に発生する「負」の空間電荷の総量以上となっている構成とすることが好ましい。
加えて、本発明の好適な形態にかかる電界効果トランジスタにおいては、
前記バッファ層を構成している、組成が単調に変化する半導体材料は、その残留キャリアは、電子であり、
前記バッファ層を構成している、組成が単調に変化する半導体材料中に発生している、負の分極電荷の密度は、
前記バッファ層を構成している、組成が単調に変化する半導体材料において、その残留キャリアを発生させ、イオン化している不純物準位の密度よりも、高い密度である
構成を選択することが望ましい。
上記の本発明の好適な形態にかかる電界効果トランジスタにおける、より好適な形態の一つは、
前記多層エピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体は、III族窒化物系化合物半導体、またはその混晶半導体である形態である。この本発明の第一のより好適な形態にかかる電界効果トランジスタは、
前記多層エピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体は、III族窒化物系化合物半導体、またはその混晶半導体であり、
該多層エピタキシャル膜中、
電子供給層／チャネル層からなるヘテロ接合については、
チャネル層は、ＧａＮ、ＩｎＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）で表されるIII族窒化物系半導体材料で形成され、
電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮ層あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、かつ、前記チャネル層との界面において、該電子供給層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
バッファ層は、ＡｌＧａＮ、ＩｎＡｌＮ、あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、
かつ、前記チャネル層との界面において、該バッファ層を構成しているＩＩＩ族窒化物系半導体材料の組成は、該組成を有するIII族窒化物系半導体材料が有する伝導帯端のエネルギーが、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料において、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成が単調に減少する組成変化、あるいは、前記基板面からチャネル層へ向かう方向に沿って、Ｉｎ組成が単調に増加する組成変化のいずれかによりなされている
ことを特徴とする構成を選択している。
その際、本発明の第一のより好適な形態にかかる電界効果トランジスタにおいては、
前記バッファ層を構成している、組成が単調に変化する半導体材料は、その残留キャリアは、電子であり、
前記バッファ層を構成している、組成が単調に変化する半導体材料中に発生している、負の分極電荷の密度は、
前記バッファ層を構成している、組成が単調に変化する半導体材料において、その残留キャリアを発生させ、イオン化している不純物準位の密度よりも、高い密度である
構成を選択することが望ましい。
本発明の第一の形態にかかる電界効果トランジスタにおいては、
例えば、前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料は、ＡｌＸＧａ１−ＸＮ（但し、ｘは、１≧ｘ≧０である）と表されるIII族窒化物系半導体材料で構成され、
該組成が単調に変化するIII族窒化物系半導体材料が示す、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成ｘが単調に減少する組成変化によりなされており、
前記基板面からチャネル層へ向かう方向（Ｚ方向）の該Ａｌ組成ｘの変化率：｜∂ｘ（ｚ）／∂ｚ｜を、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択されていると、好適である。
また、上記の本発明の好適な形態にかかる電界効果トランジスタにおける、より好適な形態の別の一つも、
前記多層エピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体は、III族窒化物系化合物半導体、またはその混晶半導体である形態である。この本発明の第二の形態にかかる電界効果トランジスタは、
前記多層エピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体は、III族窒化物系化合物半導体、またはその混晶半導体であり、
該多層エピタキシャル膜は、電子供給層／チャネル層からなるヘテロ接合が、障壁層を介して、バッファ層上に形成されている積層構造を有しており、前記電子供給層／チャネル層のヘテロ接合界面に二次元的に電子が蓄積されており、
該多層エピタキシャル膜中、
電子供給層／チャネル層からなるヘテロ接合については、
チャネル層は、ＧａＮ、ＩｎＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）で表されるIII族窒化物系半導体材料で形成され、
電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮ層あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、かつ、前記チャネル層との界面において、該電子供給層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
障壁層は、前記チャネル層とバッファ層とで挟まれており、ＩｎＡｌＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）で表されるＩＩＩ族窒化物系半導体材料で形成され、
かつ、該障壁層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、該障壁層と接する、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高く、かつ、該障壁層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、該障壁層との界面における、前記バッファ層を構成しているIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
バッファ層は、ＡｌＧａＮ、ＩｎＡｌＮ、あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、
かつ、前記障壁層との界面において、該バッファ層を構成しているIII族窒化物系半導体材料の組成は、該組成を有するIII族窒化物系半導体材料が有する伝導帯端のエネルギーが、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、
前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料において、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成が単調に減少する組成変化、あるいは、前記基板面からチャネル層へ向かう方向に沿って、Ｉｎ組成が単調に増加する組成変化のいずれかによりなされている
ことを特徴とする構成を選択している。
その際、本発明の第二のより好適な形態にかかる電界効果トランジスタにおいては、
前記バッファ層を構成している、組成が単調に変化する半導体材料は、その残留キャリアは、電子であり、
前記バッファ層を構成している、組成が単調に変化する半導体材料中に発生している、負の分極電荷の密度は、
前記バッファ層を構成している、組成が単調に変化する半導体材料において、その残留キャリアを発生させ、イオン化している不純物準位の密度よりも、高い密度である
構成を選択することが望ましい。
本発明の第二のより好適な形態にかかる電界効果トランジスタにおいては、
例えば、前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料は、ＡｌＸＧａ１−ＸＮ（但し、ｘは、１≧ｘ≧０である）と表されるIII族窒化物系半導体材料で構成され、
該組成が単調に変化するIII族窒化物系半導体材料が示す、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成ｘが単調に減少する組成変化によりなされており、
前記基板面からチャネル層へ向かう方向（Ｚ方向）の該Ａｌ組成ｘの変化率：｜∂ｘ（ｚ）／∂ｚ｜を、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択されていると、好適である。
加えて、本発明における好適な構成と、その構成を選択する際の指針に関して、以下に説明する。
本発明では、ヘテロ接合電界効果トランジスタ（ＨＪＦＥＴ）を作製する際に利用する、多層エピタキシャル層の構造として、基板上に、電子供給層／チャネル層／バッファ層を含む多層構造を用いる際、チャネル層からバッファ層へのキャリア注入を抑制し、電子供給層／チャネル層の界面に、二次元的に蓄積されたキャリアに対する閉じ込め効果（ｃａｒｒｉｅｒ ｃｏｎｆｉｎｅｍｅｎｔ）を向上させる手法として、電子供給層／チャネル層／バッファ層を構成する半導体材料として、その結晶軸の方向に異方性に起因し、自発分極とピエゾ分極効果を有する化合物半導体、ならびに、その混晶半導体を利用し、基板上に、前記バッファ層を介して、チャネル層と、電子供給層とを積層する構成の多層エピタキシャル層において、基板表面からチャネル層へと向かう成長方向に対して、前記バッファ層を構成する半導体材料の組成を単調に変化させ、その組成の変化に起因して、該半導体材料が示す自発分極とピエゾ分極との総和である分極を、成長方向に変化させ、このバッファ層中に分極電荷を発生させている。その際、バッファ層を構成する半導体材料自体の残留キャリアは、前記電子供給層／チャネル層の界面に蓄積されるキャリアと同種とし、この残留キャリアの生成に伴い、残留キャリアと逆の極性を示す空間電荷が、該半導体材料内に固定されている状態とする。その状況において、前記バッファ層中に発生する分極電荷は、前記残留キャリアと同じ極性を示す電荷とし、この分極電荷の密度を、該半導体材料内に固定されている空間電荷の密度より高くし、補償することにより、該バッファ層全体として、前記分極電荷と同じ極性の固定電荷を実効的に有する状態としている。その場合、基板の上面側から、チャネル層に向かう方向に、該バッファ層を構成する半導体材料のバンドのうち、前記キャリアが存在可能なバンド端が、該キャリアのエネルギーが上昇する方向に凸の形状を示す形態とできることを本発明では利用している。
すなわち、チャネル層からバッファ層中へキャリアを注入する過程では、該キャリアのエネルギーが上昇する方向に凸の形状を示すバンド端を、注入されるキャリアは登る必要が生じ、このエネルギー的な傾斜を登ることが可能なキャリアは低減される。換言すると、チャネル層からバッファ層中へキャリアの注入が抑制される効果が達成される。勿論、バッファ層領域では、該キャリアのエネルギーが上昇する方向に凸の形状を示すバンド端を有するので、バッファ層中には、残留キャリアは存在せず、本発明にかかるＨＪＦＥＴでは、該バッファ層を介するリーク電流も低減され、所謂、バッファ層耐圧は優れたものとなる。
本発明にかかるＨＪＦＥＴでは、電子供給層／チャネル層／バッファ層を構成する半導体材料として、その結晶軸の方向に異方性に起因し、自発分極とピエゾ分極効果を有する化合物半導体、ならびに、その混晶半導体を利用している。この特徴に適合する化合物半導体材料の例としては、六方晶の結晶系（ウルツ鉱型構造）を有することに伴い、自発分極とピエゾ分極効果を有する、III族窒化物系半導体を挙げることができる。表１に、六方晶の結晶系を有する、III族窒化物系半導体；ＡｌＮ、ＧａＮ、ＩｎＮの構造定数、物性定数の一部を示す。
Figure 2007077666
 この六方晶の結晶系を有する、III族窒化物系半導体、その混晶半導体を用いて、電子供給層／チャネル層／バッファ層を構成するＨＪＦＥＴに対して、本発明を適用する一例として、下記するような、ＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴの構成とすることができる。
一般に、III族窒化物系半導体のエピタキシャル成長に利用可能な基板としては、下記表２に示すものが知られている。
Figure 2007077666
Figure 2007077666
 上記の基板材料のうち、ＡｌＮ基板を用いると、異種基板の表面に前記ＡｌＮ層を核生成層として作製することが不要となる。但し、現状では、大口径のＡｌＮ基板を入手することは容易でなく、通常、異種基板の表面に、核生成層として、Ｃ軸成長させたＡｌＮ層を利用する形態が好ましい。同様に、ＺｎＯ基板に関しても、現状では、大口径の基板を入手することは容易でなく、通常、異種基板の表面にＺｎＯの薄膜層を形成し、このＺｎＯ薄膜層を下地層として、利用することができる。なお、ＺｎＯは、高温雰囲気下において、熱分解を起こし易く、その際、生成する、金属Ｚｎ、Ｏ２ともに容易に蒸散するため、高温成長用の下地層への利用には限界がある。
ＳｉＣ基板は、高温成長用の下地基板として適しており、また、大口径の基板が容易に入手可能であり、上記のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴ用の多層エピタキシャル膜を作製する上では、最も好適な基板の一つである。ＳｉＣには、異なる結晶系に属する、結晶ポリタイプが知られているが、そのうちでも、六方晶系に属する６Ｈ−ＳｉＣ及び４Ｈ−ＳｉＣを利用することがより好ましい。ＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴ用の多層エピタキシャル膜においては、下地基板は、高抵抗であり、高い絶縁破壊電界を有することが必要であり、６Ｈ−ＳｉＣ基板、４Ｈ−ＳｉＣ基板を始めとするＳｉＣ基板は、この要件を十分に満足するものである。さらには、ＳｉＣ自体、良好な熱伝導率を示す材料であり、例えば、ＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴの動作領域で発生する熱の放散に大きな寄与を示す。この熱放散への寄与を考慮すると、特に、大電力動作を目標とする、ＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴを作製する際、その下地基板として、６Ｈ−ＳｉＣ基板、４Ｈ−ＳｉＣ基板を利用すると好適である。
Ｓｉ、ＧａＡｓ、サファイアも、大口径の基板が容易に入手可能である利点を有するが、６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣは、絶縁破壊電界は、ＳｉやＧａＡｓの約１０倍であり、また、熱伝導率は、Ｓｉの約３倍、サファイアの約２０倍であり、この二つの点でより好ましい基板材料となっている。加えて、６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ基板のＣ面（（０００１）面）上に、核生成層として、ＡｌＮ層を成長させる際、その格子定数ａは、ほぼ一致しており、さらに、熱膨張係数を考慮すると、高温成長条件において、その格子定数ａの差異はより小さくなっている。従って、６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ基板のＣ面（（０００１）面）上にＡｌＮ層をＣ軸成長させ、このＡｌＮ層を核生成層として、エピタキシャル成長した多層エピタキシャル膜は、高い結晶品質を示す膜となる。
その他、３Ｃ−ＳｉＣの（１１１）面上に、ＡｌＮ層をＣ軸成長させる場合、その面は、実効的な格子定数ａｈ＝３．０８２（Å）を有する面として機能するので、６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ基板のＣ面（（０００１）面）上に、ＡｌＮ層をＣ軸成長させる際と、遜色の無いものとなる。
なお、各種基板表面に、核生成層用のＡｌＮ層を成長させた際、両者の結晶方位の関係は、下記表４に示すものとなることが報告されている。
Figure 2007077666
 表４に示すように、ＳｉＣのＣ面（（０００１）面）の他、幾つかの基板表面上においても、核生成層用のＡｌＮ層をＣ軸成長させることが可能である。
例えば、Ｓｉ基板は、大口径で高品質のものが安価に得られるために、今後、大面積のIII族窒化物系半導体の多層エピタキシャル膜を形成する際、広く基板として利用が進む可能性が高い。高温成長（成長温度：約１，１００℃）法を適用して、ダイアモンド構造のＳｉ基板の表面に、六方晶ＡｌＮ膜をエピタキシャル成長し、Ｃ軸成長したＡｌＮ層を核生成層として、バッファ層以下の各層を成長する。これらの基板表面上の原子配置と、ＡｌＮの原子配置の間に極く僅かなずれがあり、成長初期はＡｌＮ層の格子間隔は歪みを示すが、成長が進むに伴い、この歪みはしだいに緩和される。具体的には、核生成層として成長されるＡｌＮ層の膜厚が、少なくとも、４０ｎｍに達すると、該ＡｌＮ層上面は、ＡｌＮの本来の格子定数（ａ＝３．１１２Å）とほぼ等しい格子定数を持つものとなる。
加えて、基板表面に成長される、前記ＡｌＮ層は、高抵抗化しており、絶縁層として機能する。従って、基板上に、絶縁性のＡｌＮ層を介して、バッファ層以下の各層が積層されている多層エピタキシャル膜となる。但し、核生成層として、利用されるＡｌＮ層の膜厚は、不必要に厚くする必要はなく、通常、４０ｎｍ以上、１００ｎｍ以下の範囲に選択することが好ましい。
先に説明したように、上記のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴでは、ＡｌＧａＮ電子供給層／ＧａＮチャネル層は、Ｃ面（（０００１）面）成長されたものを利用するため、一般に、６Ｈ−ＳｉＣ基板、４Ｈ−ＳｉＣ基板のＣ面（（０００１）面）表面上に、電子供給層／チャネル層／バッファ層を含む多層エピタキシャル層を形成することが好ましい。その際、６Ｈ−ＳｉＣ基板、４Ｈ−ＳｉＣ基板のＣ面（（０００１）面）表面上に、該Ｃ面上の格子定数ａと略一致する格子定数ａを有するＡｌＮ層を、成長核を形成するための核生成層として、形成した後、電子供給層／チャネル層／バッファ層の構造を、該ＡｌＮ層をシードとして、エピタキシャル成長させることが好ましい。
作製されるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴでは、通常、裏面研磨加工を施し、下地基板の厚さを薄くし、裏面側からの熱放散効率を維持する。エピタキシャル成長の際、下地基板として利用した、各種の基板に対して、裏面研磨加工を施した後、一般的に、この基板裏面を接地した状態で、ＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴは動作させる。
従って、高周波用のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴが示す素子特性、特に、高周波特性に、用いられている下地基板材料に起因する影響がある。動作周波数が、１０ＧＨｚ以上のマイクロ波、準ミリ波帯、さらにミリ波帯などのより高い周波数帯となる場合、用いている下地基板の抵抗率が十分に高くないと、誘電損失の要因となり、その結果、ＲＦ利得や雑音指数（Ｎｏｉｓｅ Ｆｉｇｕｒｅ）の特性を低下させる要因となる。具体的には、Ｓｉ（あるいはＧａＡｓ）は、その禁制帯幅Ｅｇ、伝導帯端の状態密度を考慮すると、その抵抗率は、室温において、最高でも２．３×１０５Ωｃｍと見積もられ、高抵抗な基板は得られず、Ｓｉ基板を利用する場合、動作周波数が１０ＧＨｚ以上の用途には、好適なものではない。それに対して、ＳｉＣは、その禁制帯幅Ｅｇは、Ｓｉ（あるいはＧａＡｓ）よりも遥かに大きく、室温において、抵抗率が、１０６Ωｃｍ台に達する基板が利用可能である。すなわち、動作周波数が１０ＧＨｚ以上の用途には、ＳｉＣ基板を好適に利用することができる。一方、動作周波数が、１ＧＨｚ付近から１０ＧＨｚまでのマイクロ波周波数帯である場合、Ｓｉ基板を用いても、前述する誘電損失の影響は十分許容できる範囲となる。大口径の基板が、相対的に安価に入手できる点も考慮すると、動作周波数が、１ＧＨｚ付近から１０ＧＨｚまでのマイクロ波周波数帯の用途に対しては、Ｓｉ基板は、ＳｉＣ基板と同様に好適に利用できる。
次に、高周波用のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴが示す素子特性、特に、高出力動作を目的とする際には、基板裏面を経由する熱放散の効率が、その素子効率に大きな影響を持つ。従って、少なくとも、出力パワー密度で５Ｗ／ｍｍ以上となる高出力動作を目的とする際（例えば、携帯電話の基地局用の大出力動作）には、熱伝導率が高いＳｉＣ基板を利用することが好ましい。一方、出力パワー密度が５Ｗ／ｍｍ以下の範囲では、熱伝導率がやや劣るＳｉ基板を用いても、十分に目的の特性を達成できる。さらに、出力パワー密度は、５Ｗ／ｍｍよりも相当に低いが、動作周波数が１０ＧＨｚ以上となる用途には、熱伝導率は相当に劣るが、抵抗率は、１０１０Ωｃｍ台に達するサファイア基板も好適に利用することが可能である。より具体的には、携帯電話端末用のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴにおいては、出力パワー密度は、５Ｗ／ｍｍよりも大幅に低いため、熱伝導率は相当に劣るサファイア基板を利用することができる。また、携帯電話端末用のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴを対象とする際、サファイア基板の利用は、製造コストが低く、基板サイズも多いので、素子全体の製造コストの低減にも寄与する。
バッファ層としては、チャネル層のＧａＮとは、異なる組成のIII族窒化物系半導体を利用する。具体的には、このバッファ層を構成するIII族窒化物系半導体の組成を、ＡｌＮ核生成層から、ＧａＮチャネル層へと向かう方向に、単調に変化させたIII族窒化物系混晶半導体層を用いる。その際、かかる組成が単調に変化している、所謂、「組成変調」がなされているIII族窒化物系混晶半導体の格子定数は、下層のＡｌＮ層の格子定数と、その上層となるＧａＮ層の格子定数と略等しい、特には、その中間的な値を有することが好ましい。加えて、ＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴでは、ＡｌＧａＮ電子供給層／ＧａＮチャネル層の界面に二次元的に蓄積されるキャリアは、電子であるため、少なくとも、ＧａＮの伝導帯端のエネルギーＥＣと比較して、該「組成変調」がなされているIII族窒化物系混晶半導体の伝導帯端のエネルギーＥＣは高いエネルギーとなるものを選択する。この二つの条件を満足するIII族窒化物系混晶半導体の一例として、ＡｌＧａＮを挙げることができる。また、一般に、ＩｎｙＡｌｘＧａ１−ｘ−ｙＮと表記されるIII族窒化物系混晶半導体のうち、前記の二つの条件を満足するものが好適に利用される。
例えば、該「組成変調」がなされているIII族窒化物系混晶半導体からなるバッファ層として、図１に示すように「組成変調」がなされているＡｌＧａＮバッファ層を用いる際には、基板面からＧａＮチャネル層へと向かう方向に、徐々にあるいはステップ状にＡｌ組成を低くした組成変調（組成傾斜）ＡｌＧａＮ層を用いることが好ましい。
前記のように「Ａｌ組成変調」がなされているＡｌＧａＮバッファ層では、自発分極とピエゾ分極の両効果によって、負の分極電荷が発生し、伝導帯は上に凸の特性（ｐ−ライク）となる。このため、逆方向バイアス印加時においても、「Ａｌ組成変調」ＡｌＧａＮバッファ層に電子は注入されにくいことになる。従って、バッファ層耐圧の向上が見込める。さらに、ＡｌＧａＮ層は、ＧａＮ層よりも電子親和力が小さく、伝導帯ポテンシャルが高いので、バンド構造においてチャネル層の裏側にもバンド障壁が形成されることになり、チャネルの電子閉じ込め効果（ｃａｒｒｉｅｒ ｃｏｎｆｉｎｅｍｅｎｔ）の点でも向上が図れ、ピンチオフ特性の向上、ショート・チャネル効果の抑制が図れる。
なお、チャネル層の電子閉じ込め効果の向上のためには、チャネル層の裏に接する障壁層として、チャネル層を構成する材料、例えば、ＧａＮよりも電子親和力の小さい（伝導帯ポテンシャルの高い）ＩｎＡｌＧａＮ層を挿入すると、図１１に示す構成の多層エピタキシャル膜を用いて作製される、図１２に例示する構成のＨＪＦＥＴとなる。その構造では、電子供給層、チャネル層、障壁層、「組成変調」バッファ層のバンド・ダイアグラムは、図１３に例示する形状となり、チャネル層から「組成変調」バッファ層への電子注入の抑制には、より効果的である。
以上で説明したように、本発明にかかるＨＪＦＥＴ、特に、ＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴでは、バッファ層として、チャネル層のＧａＮとは別に、徐々にあるいはステップ状にＡｌ組成を、基板側から、ＧａＮチャネル層へと向かって、低くした組成変調（組成傾斜）ＡｌＧａＮ層を用いている。この「Ａｌ組成変調」しているＡｌＧａＮバッファ層では、自発分極とピエゾ分極の両効果によって負の分極電荷が発生し、伝導帯は上に凸の特性（ｐ−ライク）となる。このため、逆方向バイアス印加時においても、バッファ層に電子は注入されにくいことになる。従って、バッファ層耐圧の向上が見込める。さらに、チャネル層と、「組成変調」されているバッファ層との界面では、「組成変調」されているバッファ層のIII族窒化物系混晶半導体（ＡｌＧａＮなど）、あるいは、かかる界面に設ける障壁層のIII族窒化物系混晶半導体（ＩｎＡｌＧａＮなど）は、ＧａＮ層よりも電子親和力が小さく、伝導帯ポテンシャルが高いので、バンド構造においてチャネル層の裏側にもバンド障壁が形成されることになり、チャネルの電子閉じ込め効果（ｃａｒｒｉｅｒ ｃｏｎｆｉｎｅｍｅｎｔ）の点でも向上が図れ、ピンチオフ特性の向上、ショート・チャネル効果の抑制が図れる。以上の効果によって、本発明にかかる電界効果トランジスタは、高電圧動作時におけるＤＣ利得やＲＦ利得の点でも大幅な向上が図れる。
このように、本発明は、ＧａＮ系トランジスタの発展、特に、従来の均一な組成を有するバッファ層を利用する素子構造では、ショート・チャネル効果が激しく発生していたミリ波・準ミリ波向けＦＥＴの性能向上、信頼性向上に寄与するところ極めて大なるものである。
以下に、具体例を挙げて、本発明をより詳しく説明する。これら具体例に例示される実施形態は、本発明にかかる最良の実施形態の一例であるが、本発明は、これらの実施形態に限定されるものではない。
（実施形態１）
まず、本発明にかかる多層エピタキシャル層の構成を設計する手法について、具体例を示し説明する。なお、下記の説明では、多層エピタキシャル層を構成する各層においては、その層を構成する材料間の格子定数の差違（格子不整合）に起因する歪み応力は、多層エピタキシャル層全体の面内方向の実効的な格子定数の変化による緩和が生じないと仮定する。具体的には、下記の事例では、多層エピタキシャル層の構成を構成する各層は、その面内方向の実効的な格子定数は、歪みのないＡｌＮにおける面内方向の格子定数と一致し、格子定数の差違（格子不整合）に起因して、厚さ方向の格子定数が変化する状態となっており、多層エピタキシャル層全体が反ることで歪み応力を部分的に緩和する、あるいは、内部で転位を生成し、歪み応力を部分的に緩和するという歪の緩和の影響が無いという近似を行う。
この事例では、多層エピタキシャル層は、基板として、ＳｉＣのＣ面（（０００１）面）を用い、その表面に、核生成層（ｎｕｃｌｅａｔｉｏｎ ｌａｙｅｒ）として、１００ｎｍ厚のＡｌＮ層を成長し、次いで、バッファ層として、第１のＡｌＧａＮ層を成長する。このバッファ層上に、チャネル層として、ＧａＮ層を、そして、最上層には、電子供給層として、第２のＡｌＧａＮ層を、エピタキシャル成長した構成とする。また、第１のＡｌＧａＮ層、ＧａＮ層、第２のＡｌＧａＮ層は、いずれも、成長面の法線方向が、Ｃ軸＜０００１＞軸方向となるように、エピタキシャル成長している。最終的に、ＨＪＦＥＴの構成を採用し、第２のＡｌＧａＮ層の表面に、ゲート電極を設け、ゲート電極と第２のＡｌＧａＮ層とは、ショットキー接合する形態とする。この事例では基板としてＳｉＣのＣ面（０００１）面を用いたが、これ以外に、ＳｉＣ基板のＡ面、サファイア基板のＣ面、Ａ面等エピタキシャル成長層の成長面の法線方向が、Ｃ軸＜０００１＞軸方向となるように、エピタキシャル成長できる基板を利用することもできる。
以下では、III族窒化物系半導体材料の自発分極及びピエゾ分極に起因する分極電荷を積極的に利用して、ＧａＮ系ヘテロ接合電界効果トランジスタのバッファ層を設計する方法について具体的に説明する。この設計に際しては、例えば、O. Ambacher, B. Foutz, J. Smart, J. R. Shealy, N. G. Weimann, K. Chu, M. Murphy, A. J .Sierakowski, W. J. Schaff, and L. F. Eastman, “Two dimensional electron gases induced by spontaneous and piezoelectric polarization in undoped and doped AlGaN/GaN heterostructures”, J. Appl. Phys. Vol.87, No.1, p.334 (2000). などの文献に開示される先行技術を参照し、その結果を部分的に利用することができる。
バッファ層である、第１のＡｌＧａＮ層中には、格子不整合に起因する歪み応力が存在する状態となっている。また、III族窒化物系半導体材料は、自発分極Ｐｓｐを示し、また、圧電効果により、格子不整合に起因する歪み応力が存在する際には、ピエゾ分極Ｐｐｅを示す。従って、格子不整合に起因する歪み応力を有する、第１のＡｌＧａＮ層中に存在するトータルの分極Ｐは、自発分極Ｐｓｐとピエゾ分極Ｐｐｅのベクトル和で表される。
Ｐ＝ Ｐｓｐ ＋ Ｐｐｅ （Ｃ／ｍ２）
その際、第１のＡｌＧａＮ層内に存在する分極Ｐに起因して、分極電荷σ（Ｐ）は発生する。分極Ｐに起因して発生する分極電荷σ（Ｐ）は、下記のように示される。
σ（Ｐ）＝−▽・Ｐ （▽：ナブラ演算子）
ここでは、第１のＡｌＧａＮ層は、面内方向には、組成は一定であり、厚さ方向のみに組成変化があり、また、歪み応力は、面内方向には存在せず、厚さ方向のみに格子不整合に起因する歪み応力が存在していると近似しているため、分極電荷σ（Ｐ）は、下記のように近似的に表される。すなわち、基板面から、多層エピタキシャル層の表面へ向かう法線方向を、Ｚ軸方向と定義すると、分極電荷σ（Ｐ）は、下記のように近似的に表される。
σ（Ｐ）＝−∂Ｐ／∂ｚ
＝−∂｛Ｐｓｐ ＋ Ｐｐｅ｝／∂ｚ
＝｛−∂Ｐｓｐ／∂ｚ｝ ＋ ｛−∂Ｐｐｅ／∂ｚ｝
＝ σ（Ｐｓｐ） ＋ σ（Ｐｐｅ） （Ｃ／ｍ３）
なお、σ（Ｐｓｐ）≡−∂Ｐｓｐ／∂ｚ、 σ（Ｐｐｅ）≡−∂Ｐｐｅ／∂ｚ とする。
ＡｌＧａＮ混晶について、その組成をＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）とする時、その自発分極Ｐｓｐを、Ａｌ組成ｘの関数として、Ｐｓｐ（ｘ）と表記する。このＰｓｐ（ｘ）に関して、ここでは線形近似として、下記の近似を行う。
Ｐｓｐ（ｘ）≒ ｘ・Ｐｓｐ（ＡｌＮ）＋（１−ｘ）・Ｐｓｐ（ＧａＮ）
表１に示す、ＧａＮの自発分極：Ｐｓｐ（ＧａＮ）、ＡｌＮの自発分極：Ｐｓｐ（ＡｌＮ）の値を代入すると、下記のように記述される。
Ｐｓｐ（ｘ）≒Ｐｓｐ（ＧａＮ）−ｘ・｛Ｐｓｐ（ＧａＮ）−Ｐｓｐ（ＡｌＮ）｝
≒−０．０２９−０．０５２ｘ （Ｃ／ｍ２）
ＡｌＧａＮ混晶について、その組成をＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）とする時、その格子定数ａ（ＡｌｘＧａ１−ｘＮ）を、Ａｌ組成ｘの関数として、ａ０（ｘ）と表記する。このａ０（ｘ）に関して、ここでは線形近似として、下記の近似を行う。
ａ０（ｘ）≒ ｘ・ａ（ＡｌＮ）＋（１−ｘ）・ａ（ＧａＮ）
表１に示す、ＧａＮの格子定数：ａ（ＧａＮ）、ＡｌＮの格子定数：ａ（ＡｌＮ）の値を代入すると、下記のように記述される。
ａ０（ｘ）≒ ａ（ＧａＮ）−ｘ・｛ａ（ＧａＮ）−ａ（ＡｌＮ）｝
≒ ３．１８９−０．０７７ｘ （Å）
また、ＡｌＧａＮ混晶について、その組成をＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）とする時、圧電定数ｅ３１（ＡｌｘＧａ１−ｘＮ）、ｅ３３（ＡｌｘＧａ１−ｘＮ）、弾性定数Ｃ１３（ＡｌｘＧａ１−ｘＮ）、Ｃ３３（ＡｌｘＧａ１−ｘＮ）を、Ａｌ組成ｘの関数として、それぞれ、ｅ３１（ｘ）、ｅ３３（ｘ）、Ｃ３１（ｘ）、Ｃ３３（ｘ）と表記する。このｅ３１（ｘ）、ｅ３３（ｘ）、Ｃ３１（ｘ）、Ｃ３３（ｘ）に関しても、ここでは線形近似として、下記の近似を行う。
ｅ３１（ｘ）≒ ｘ・ｅ３１（ＡｌＮ）＋（１−ｘ）・ｅ３１（ＧａＮ）
ｅ３３（ｘ）≒ ｘ・ｅ３３（ＡｌＮ）＋（１−ｘ）・ｅ３３（ＧａＮ）
Ｃ３１（ｘ）≒ ｘ・Ｃ３１（ＡｌＮ）＋（１−ｘ）・Ｃ３１（ＧａＮ）
Ｃ３３（ｘ）≒ ｘ・Ｃ３３（ＡｌＮ）＋（１−ｘ）・Ｃ３３（ＧａＮ）
表１に示す、ＧａＮの圧電定数ｅ３１（ＧａＮ）、ｅ３３（ＧａＮ）、弾性定数Ｃ１３（ＧａＮ）、Ｃ３３（ＧａＮ）、ＡｌＮの圧電定数ｅ３１（ＡｌＮ）、ｅ３３（ＡｌＮ）、弾性定数Ｃ１３（ＡｌＮ）、Ｃ３３（ＡｌＮ）の値を代入すると、それぞれ、下記のように記述される。
ｅ３１（ｘ）≒ ｅ３１（ＧａＮ）−ｘ・｛ｅ３１（ＧａＮ）−ｅ３１（ＡｌＮ）｝
≒ −０．４９−０．１１ｘ
ｅ３３（ｘ）≒ ｅ３３（ＧａＮ）−ｘ・｛ｅ３３（ＧａＮ）−ｅ３３（ＡｌＮ）｝
≒ ０．７３＋０．７３ｘ
Ｃ３１（ｘ）≒ Ｃ３１（ＧａＮ）−ｘ・｛Ｃ３１（ＧａＮ）−Ｃ３１（ＡｌＮ）｝
≒ ７０＋５０ｘ
Ｃ３３（ｘ）≒ ｘ・Ｃ３３（ＡｌＮ）＋（１−ｘ）・Ｃ３３（ＧａＮ）
≒ ３７９＋１６ｘ
上記の歪み応力を有する第１のＡｌＧａＮ層内のピエゾ分極Ｐｐｅは、基板面から、多層エピタキシャル層の表面へ向かう法線方向を、Ｚ軸方向と定義し、ＡｌＧａＮの組成をＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）とする時、以下のように表すことができる。
ここでは、面内の格子定数は、核生成層に用いるＡｌＮの格子定数に一致し、格子不整合（格子定数の差違）に起因する歪みは、厚さ方向（Ｚ軸方向）の格子間隔の変移を引き起こすのみと近似しており、従って、歪みは、ｅＺＺ（ＡｌｘＧａ１−ｘＮ）となる。上記の近似において、歪の無い状態における面内の格子定数ａ（ＡｌｘＧａ１−ｘＮ）が、歪のある状態では、ＡｌＮの格子定数ａ（ＡｌＮ）と等しくなっており、歪み：ｅＺＺ（ＡｌｘＧａ１−ｘＮ）は、下記のように表記される。
ｅＺＺ（ＡｌｘＧａ１−ｘＮ）＝｛ａ（ＡｌＮ）−ａ（ＡｌｘＧａ１−ｘＮ）｝／ａ（ＡｌｘＧａ１−ｘＮ）
歪み：ｅＺＺ（ＡｌｘＧａ１−ｘＮ）を、Ａｌ組成ｘの関数として、ｅＺＺ（ｘ）と表記すると、下記のように記述できる。
ｅＺＺ（ｘ）＝｛ａ−ａ０（ｘ）｝／ａ０（ｘ）
但し、ａ≡ａ（ＡｌＮ）である。
ａ０（ｘ）に、上記の近似式の値を導入すると、下記のように、近似される。
ｅＺＺ（ｘ）≒｛３．１１２−（３．１８９−０．０７７ｘ）｝／（３．１８９−０．０７７ｘ）
≒（０．０７７ｘ−０．０７７）／（３．１８９−０．０７７ｘ）
第１のＡｌＧａＮ層内のピエゾ分極Ｐｐｅは、基板面から、多層エピタキシャル層の表面へ向かう法線方向を、Ｚ軸方向と定義し、ＡｌＧａＮの組成をＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）とする時、Ｐｐｅ（ＡｌｘＧａ１−ｘＮ）を、Ａｌ組成ｘの関数として、Ｐｐｅ（ｘ）と表記すると、下記のように記述できる。
Ｐｐｅ（ｘ）＝２ｅＺＺ（ｘ）［ｅ３１（ｘ）−ｅ３３（ｘ）・｛Ｃ３１（ｘ）／Ｃ３３（ｘ）｝］
歪み：ｅＺＺ（ｘ）、圧電定数ｅ３１（ｘ）、ｅ３３（ｘ）、弾性定数Ｃ３１（ｘ）、Ｃ３３（ｘ）に、それぞれ、上記の近似式の値を導入すると、下記のように、近似される。
Ｐｐｅ（ｘ）≒
２｛（０．０７７ｘ−０．０７７）／（３．１８９−０．０７７ｘ）｝・｛（−０．４９−０．１１ｘ）−（０．７３＋０．７３ｘ）・（７０＋５０ｘ）／（３７９＋１６ｘ）｝
一方、ＧａＮチャネル層／第１のＡｌＧａＮ層（バッファ層）／ＡｌＮ核生成層／基板の構成において、第１のＡｌＧａＮ層の組成；ＡｌｘＧａ１−ｘＮが、ＡｌＮ核生成層との界面において、Ａｌ組成ｘｂ、ＧａＮチャネル層との界面において、Ａｌ組成ｘｔであり、その間では、厚さ方向（Ｚ軸方向）に、厚さ（ｚ）の関数として、Ａｌ組成ｘ（ｚ）、として表記される。その際、ｘｂ＞ｘｔであり、ｘｂ≧ｘ（ｚ）≧ｘｔの範囲で、Ａｌ組成ｘ（ｚ）は、厚さ（ｚ）の増加とともに、単調に減少するとする。すなわち、ＡｌＮ核生成層との界面から、ＧａＮチャネル層との界面に向かって、第１のＡｌＧａＮ層（バッファ層）を構成するＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ）は、単調減少しているとする。なお、厚さ（ｚ）は、第１のＡｌＧａＮ層（バッファ層）全体の膜厚をｔｂｕｆｆｅｒとすると、ｔｂｕｆｆｅｒ≧ｚ≧０となる。
その場合、第１のＡｌＧａＮ層（バッファ層）中、位置ｚにおける分極電荷σ（Ｐ（ｚ））は、位置ｚにおける自発分極電荷σ（Ｐｓｐ（ｚ））とピエゾ分極電荷σ（Ｐｐｅ（ｚ））の和として表現される。
σ（Ｐ（ｚ））＝ σ（Ｐｓｐ（ｚ）） ＋ σ（Ｐｐｅ（ｚ）） （Ｃ／ｍ３）
σ（Ｐｓｐ（ｚ））≡−∂｛Ｐｓｐ（ｚ）｝／∂ｚ
＝−∂｛Ｐｓｐ（ｘ（ｚ））｝／∂ｚ
σ（Ｐｐｅ（ｚ））≡−∂｛Ｐｐｅ（ｚ）｝／∂ｚ
＝−∂｛Ｐｐｅ（ｘ（ｚ））｝／∂ｚ
第１のＡｌＧａＮ層（バッファ層）中、ｔｂｕｆｆｅｒ＞ｚ＞０の範囲では、位置ｚにおける自発分極Ｐｓｐ（ｘ（ｚ））は、下記の近似式で記述でき、
Ｐｓｐ（ｘ（ｚ））≒−０．０２９−０．０５２・ｘ（ｚ） （Ｃ／ｍ２）
従って、位置ｚにおける自発分極電荷σ（Ｐｓｐ（ｚ））は、下記の近似式で記述できる。
σ（Ｐｓｐ（ｚ））＝−∂｛Ｐｓｐ（ｘ（ｚ））｝／∂ｚ
≒０．０５２・∂ｘ（ｚ）／∂ｚ （Ｃ／ｍ３）
なお、ｚ＝０（ＡｌＮ核生成層との界面）では、
ＡｌＮ核生成層側の自発分極Ｐｓｐ（ＡｌＮ）は、
Ｐｓｐ（ＡｌＮ）＝ −０．０８１ （Ｃ／ｍ２）
この界面でのＡｌＧａＮのＡｌ組成；ｘｂの自発分極Ｐｓｐ（ｘｂ）は、
Ｐｓｐ（ｘｂ）≒−０．０２９−０．０５２・ｘｂ （Ｃ／ｍ２）
である。この界面での自発分極電荷σ（Ｐｓｐ（０））は、
σ（Ｐｓｐ（０））＝−▽・Ｐｓｐ（０） （▽：ナブラ演算子）
で定義されるが、Ｐｓｐ（ｚ）は不連続であるため、下記のように近似される。
σ（Ｐｓｐ（０））＝Ｐｓｐ（ＡｌＮ）−Ｐｓｐ（ｘｂ）
≒−０．０８１−（−０．０２９−０．０５２・ｘｂ）
≒−０．０５２＋０．０５２・ｘｂ （Ｃ／ｍ２）
また、ｚ＝ｔｂｕｆｆｅｒ（ＧａＮチャネル層との界面）では、
ＧａＮチャネル層側の自発分極Ｐｓｐ（ＧａＮ）は、
Ｐｓｐ（ＧａＮ）＝ −０．０２９ （Ｃ／ｍ２）
この界面でのＡｌＧａＮのＡｌ組成；ｘｔの自発分極Ｐｓｐ（ｘｔ）は、
Ｐｓｐ（ｘｂ）≒−０．０２９−０．０５２・ｘｂ （Ｃ／ｍ２）
である。この界面での自発分極電荷σ（Ｐｓｐ（ｔｂｕｆｆｅｒ））は、
σ（Ｐｓｐ（ｔｂｕｆｆｅｒ））＝−▽・Ｐｓｐ（ｔｂｕｆｆｅｒ） （▽：ナブラ演算子）
で定義されるが、Ｐｓｐ（ｚ）は不連続であるため、下記のように近似される。
σ（Ｐｓｐ（ｔｂｕｆｆｅｒ））＝Ｐｓｐ（ｘｔ）−Ｐｓｐ（ＧａＮ）
≒（−０．０２９−０．０５２・ｘｔ）−（−０．０２９）
≒−０．０５２・ｘｔ （Ｃ／ｍ２）
一方、第１のＡｌＧａＮ層（バッファ層）中、ｔｂｕｆｆｅｒ＞ｚ＞０の範囲では、位置ｚにおけるピエゾ分極電荷σ（Ｐｐｅ（ｚ））は、下記のように表される。
σ（Ｐｐｅ（ｚ））≡−∂｛Ｐｐｅ（ｚ）｝／∂ｚ
＝−∂｛Ｐｐｅ（ｘ（ｚ））｝／∂ｚ
上述の近似式で示されるピエゾ分極Ｐｐｅ（ｘ（ｚ））を利用して、下記の形式で、その近似値を求めることが可能である。
σ（Ｐｐｅ（ｚ））≒−∂｛Ｐｐｅ（ｘ）｝／∂ｘ・∂ｘ（ｚ）／∂ｚ （Ｃ／ｍ３）
なお、ｚ＝０（ＡｌＮ核生成層との界面）では、
ＡｌＮ核生成層側のピエゾ分極Ｐｐｅ（ＡｌＮ）は、格子不整合がないため、
Ｐｐｅ（ＡｌＮ）＝０ （Ｃ／ｍ２）
である。この界面でのピエゾ分極電荷σ（Ｐｐｅ（０））は、
σ（Ｐｐｅ（０））＝−▽・Ｐｐｅ（０） （▽：ナブラ演算子）
で定義されるが、Ｐｐｅ（ｚ）は不連続であるため、下記のように近似される。
σ（Ｐｐｅ（０））＝Ｐｐｅ（ＡｌＮ）−Ｐｐｅ（ｘｂ）
＝０−Ｐｐｅ（ｘｂ）
＝ −Ｐｐｅ（ｘｂ） （Ｃ／ｍ３）
また、ｚ＝ｔｂｕｆｆｅｒ（ＧａＮチャネル層との界面）では、
ＧａＮチャネル層側のピエゾ分極Ｐｐｅ（ＧａＮ）は、
Ｐｐｅ（ＧａＮ）＝ −０．０３０６ （Ｃ／ｍ２）
である。この界面でのピエゾ分極電荷σ（Ｐｐｅ（ｔｂｕｆｆｅｒ））は、
σ（Ｐｐｅ（ｔｂｕｆｆｅｒ））＝−▽・Ｐｐｅ（ｔｂｕｆｆｅｒ） （▽：ナブラ演算子）
で定義されるが、Ｐｐｅ（ｚ）は不連続であるため、下記のように近似される。
σ（Ｐｐｅ（ｔｂｕｆｆｅｒ））≒Ｐｐｅ（ｘｔ）−Ｐｐｅ（ＧａＮ）
≒Ｐｐｅ（ｘｔ）＋０．０３０６ （Ｃ／ｍ３）
以上の結果をまとめると、第１のＡｌＧａＮ層（バッファ層）中、ｔｂｕｆｆｅｒ＞ｚ＞０の範囲では、位置ｚにおける分極電荷σ（Ｐ（ｚ））は、下記のように近似できる。
σ（Ｐ（ｚ））＝ σ（Ｐｓｐ（ｚ）） ＋ σ（Ｐｐｅ（ｚ））
≒｛０．０５２・∂ｘ（ｚ）／∂ｚ｝＋｛−∂｛Ｐｐｅ（ｘ）｝／∂ｘ・∂ｘ（ｚ）／∂ｚ｝ （Ｃ／ｍ３）
なお、ｚ＝０（ＡｌＮ核生成層との界面）では、
σ（Ｐ（０））＝ σ（Ｐｓｐ（０）） ＋ σ（Ｐｐｅ（０））
≒−０．０５２＋０．０５２・ｘｂ−Ｐｐｅ（ｘｂ） （Ｃ／ｍ２）
と近似的に表記できる。
また、ｚ＝ｔｂｕｆｆｅｒ（ＧａＮチャネル層との界面）では、
σ（Ｐ（ｔｂｕｆｆｅｒ））＝σ（Ｐｓｐ（ｔｂｕｆｆｅｒ））＋σ（Ｐｐｅ（ｔｂｕｆｆｅｒ））
≒−０．０５２・ｘｔ＋Ｐｐｅ（ｘｔ）＋０．０３０６ （Ｃ／ｍ２）
と近似的に表記できる。
以下に、ＧａＮチャネル層／第１のＡｌＧａＮ層（バッファ層）／ＡｌＮ核生成層／基板の構成を有する際、該第１のＡｌＧａＮ層（バッファ層）の厚さｔｂｕｆｆｅｒが、１μｍ（１０００ｎｍ）であり、ＡｌＮ核生成層との界面から、ＧａＮチャネル層との界面に向かって、第１のＡｌＧａＮ層を構成するＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ）が、線形的に減少している事例を考える。すなわち、ＡｌＮ核生成層との界面において、Ａｌ組成ｘｂ、ＧａＮチャネル層との界面において、Ａｌ組成ｘｔであり、その間では、厚さ方向（Ｚ軸方向）に、厚さ（ｚ／μｍ）の関数として、Ａｌ組成ｘ（ｚ）が、下記のように示される事例を考える。
ｘ（ｚ）＝ｘｔ・ｚ＋ｘｂ・（１−ｚ）
ＧａＮチャネル層との界面における、Ａｌ組成ｘｔが、ｘｔ＝０．０５であり、ＡｌＮ核生成層との界面における、Ａｌ組成ｘｂを、０．４０≧ｘｂ≧０．０５の範囲で、種々に選択した上、第１のＡｌＧａＮ層（バッファ層）中に誘起される分極電荷密度σ（Ｐ）を、上記の近似下において算出（推定）する。その際、ＧａＮチャネル層との界面、およびＡｌＮ核生成層との界面においては、自発分極Ｐｓｐならびに、ピエゾ分極Ｐｐｅは不連続となっており、これらの二つのヘテロ界面に発生する分極電荷σ（Ｐ）は、上述するように、自発分極Ｐｓｐならびに、ピエゾ分極Ｐｐｅの不連続的変化量に基づき、算出した。
図８に、上記の境界条件に基づき、第１のＡｌＧａＮ層（バッファ層）中に誘起される分極電荷密度σ（Ｐ）を算出した結果を、横軸：ＡｌＮ核生成層との界面における、Ａｌ組成ｘｂに対して、縦軸：誘起される分極電荷密度；σ（Ｐ）／ｅ ｃｍ−３（但し、ｅは、電子の電荷量（単位電荷）を表す）をプロットした結果を示す。第１のＡｌＧａＮ層（バッファ層）中に誘起される分極電荷密度σ（Ｐ）／ｅは、負の固定電荷であり、その密度は、１０１６ ｃｍ−３ オーダーとなっている。一般的に、エピタキシャル成長で作製されるＡｌｘＧａ１−ｘＮ（０．５０≧ｘｂ≧０）は、残留キャリア濃度が、ｎ＝１０１４〜１０１５ ｃｍ−３程度のｎ−層となることが多く、従って、半導体層内に、不純物準位として、固定されている正の電荷密度は、１０１４〜１０１５ ｃｍ−３程度となる。
上記のように第１のＡｌＧａＮ層を構成するＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ）が、線形的に減少している場合では、第１のＡｌＧａＮ層（バッファ層）中に誘起される分極電荷（負の固定電荷）が、残留キャリア濃度に対応する、イオン化した不純物準位に由来する正の固定電荷を「補償」する結果、両者の差違が、第１のＡｌＧａＮ層（バッファ層）中に、空間電荷として、局在する状態に相当するものとなる。すなわち、第１のＡｌＧａＮ層（バッファ層）中に誘起される分極電荷密度σ（Ｐ）／ｅは、１０１６ ｃｍ−３ オーダーの負の固定電荷であり、イオン化した不純物準位に由来する正の固定電荷の密度 １０１４〜１０１５ ｃｍ−３程度を超えており、結果として、第１のＡｌＧａＮ層（バッファ層）中には、実効的に「負の空間電荷」が局在している状態となる。換言すると、上記のように第１のＡｌＧａＮ層を構成するＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ）が、線形的に減少している場合、ＧａＮチャネル層／第１のＡｌＧａＮ層（バッファ層）／ＡｌＮ核生成層／基板の構成のバンド・ダイアグラムを考慮すると、該第１のＡｌＧａＮ層は、残留キャリア濃度が、ｐ＝１０１５〜１０１６ ｃｍ−３程度のｐ−層と同等の機能を発揮する。従って、図３に例示するように、そのバンド・ダイアグラムにおいて、ＡｌＮ核生成層との界面からＧａＮチャネル層との界面へ向かって、第１のＡｌＧａＮ層（バッファ層）の伝導帯端のエネルギー位置は、上に凸の形状を示しつつ、単調に低下する。
なお、ＡｌＮ核生成層との界面、ならびに、ＧａＮチャネル層との界面では、発生した分極電荷は、シート電荷状に存在しており、そのシート密度で、それぞれ〜１０１２（／ｃｍ２）程度である。その程度では、界面近傍のバンド形状、および、ＧａＮチャネル層に蓄えられる、チャネル・キャリア濃度に及ぼす影響は大きくはない。なぜなら、通常のＡｌＧａＮ／ＧａＮキャリア合ＦＥＴ（Ａｌ組成０．２など）においてＡｌＧａＮ／ＧａＮヘテロ接合に誘起される２次元電子ガスによるキャリアは、シート電荷濃度で１０１３（／ｃｍ２）台もあり、約１桁大きいからである。
本発明の構造に対して、従来のＧａＮバッファ層、あるいは、Ａｌ組成が一定のＡｌＧａＮで構成されるＡｌＧａＮバッファ層においては、バッファ層中における分極Ｐは、厚さ方向（Ｚ軸方向）に変化しないため、バッファ層中には、分極電荷が発生していない。従って、ＧａＮチャネル層／ＧａＮ層（バッファ層）／ＡｌＮ核生成層／基板の構成、または、ＧａＮチャネル層／一定組成ＡｌＧａＮ層（バッファ層）／ＡｌＮ核生成層／基板の構成のバンド・ダイアグラムを考慮すると、該ＧａＮ層（バッファ層）、あるいは一定組成ＡｌＧａＮ層（バッファ層）は、例えば、残留キャリア濃度が、ｎ＝１０１４〜１０１５ ｃｍ−３程度のｎ−層として機能する。従って、図６に例示するように、そのバンド・ダイアグラムにおいて、ＡｌＮ核生成層との界面からＧａＮチャネル層との界面へ向かって、ＧａＮ層バッファ層またはＡｌＧａＮバッファ層の伝導帯端のエネルギー位置は、下に凸の形状を示しつつ、単調に低下している。
以上では、ＧａＮチャネル層／第１のＡｌＧａＮ層（バッファ層）／ＡｌＮ核生成層／基板の構成において、第１のＡｌＧａＮ層（バッファ層）を構成するＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ）が、線形的に減少している例について、説明を行ったが、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ）が、単調に減少する（０＞∂ｘ（ｚ）／∂ｚとなっている）際、例えば、−０．０５ μｍ−１≧｛∂ｘ（ｚ）／∂ｚ｝を維持すると、第１のＡｌＧａＮ層（バッファ層）中に誘起される分極電荷密度σ（Ｐ）／ｅは、少なくとも、〜１０１６ ｃｍ−３程度となり、該第１のＡｌＧａＮ層は、少なくとも残留キャリア濃度が、ｐ＝１０１５〜１０１６ ｃｍ−３程度のｐ−層と同等の機能を発揮する。あるいは、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ）を、細かなステップ状に、単調減少させ、例えば、各ステップにおけるＡｌ組成ｘ（ｚ）の変化量δｘ（ｚ）と各ステップの幅δｚとの比：δｘ（ｚ）／δｚに関して、０．０５ μｍ−１≧｛δｘ（ｚ）／δｚ｝を維持すると、第１のＡｌＧａＮ層（バッファ層）中に誘起される分極電荷密度σ（Ｐ）／ｅは、少なくとも、〜１０１６ ｃｍ−３程度となり、該第１のＡｌＧａＮ層は、少なくとも残留キャリア濃度が、ｐ＝１０１５〜１０１６ ｃｍ−３程度のｐ−層と同等の機能を発揮させることが可能である。
以上の説明するように、ＧａＮチャネル層／第１のＡｌＧａＮ層（バッファ層）／ＡｌＮ核生成層／基板の構成において、第１のＡｌＧａＮ層（バッファ層）を構成するＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ）を単調に減少させ、例えば、その実効的な減少率；∂ｘ（ｚ）／∂ｚ（または、δｘ（ｚ）／δｚ）が、−０．０５ μｍ−１≧｛∂ｘ（ｚ）／∂ｚ｝を維持するようにすると、第１のＡｌＧａＮ層（バッファ層）中に誘起される分極電荷密度σ（Ｐ）／ｅは、少なくとも、〜１０１６ ｃｍ−３程度となり、該第１のＡｌＧａＮ層は、残留キャリア濃度が、少なくともｐ＝１０１５〜１０１６ ｃｍ−３程度のｐ−層と同等の機能を発揮させることが可能である。すなわち、図３に例示するように、そのバンド・ダイアグラムにおいて、ＡｌＮ核生成層との界面からＧａＮチャネル層との界面へ向かって、第１のＡｌＧａＮ層（バッファ層）の伝導帯端のエネルギー位置は、上に凸の形状を示しつつ、単調に低下するものとできる。その状態では、図３に例示するように、ＧａＮチャネル層と第１のＡｌＧａＮ層（バッファ層）との界面に存在する、伝導帯エネルギーの不連続ΔＥＣに相当するバリア（段差）に加え、それに引き続き、伝導帯端のエネルギー位置も大きな傾斜を示す状態となっている。このため、ゲート電極に、逆方向バイアスを印加した際、ＧａＮチャネル層から第１のＡｌＧａＮ層（バッファ層）への電子注入は、効果的に抑制される。従って、得られるＨＪＦＥＴでは、バッファ層耐圧の向上が見込まれる。
勿論、ＧａＮチャネル層と第１のＡｌＧａＮ層（バッファ層）との界面に存在する、伝導帯エネルギーの不連続ΔＥＣに相当するバリア（段差）は、ＧａＮチャネル層に形成される二次元電子ガスに対して、その電子閉じ込め効果の向上に大きな貢献を有する。
ただし、チャネル層の膜厚が、ＨＥＭＴ動作に必要な膜厚以上に厚い場合、すなわち、チャネル層と電子供給層との界面に蓄積される二次元電子ガスの存在領域の幅よりも、大幅に厚い場合、上記チャネル層とバッファ層との界面にも、キャリア（電子）が局在可能な状態となる。従って、バッファ層中に存在する浅いドナー準位から供給されるキャリアは、チャネル層と電子供給層との界面に蓄積される二次元電子ガスに寄与しない状態となる。あるいは、電子供給層から供給されるキャリアの一部は、チャネル層と電子供給層との界面に蓄積されず、チャネル層とバッファ層との界面に局在した状態となる場合もある。この状態では、ゲート電極にバイアス電圧を印加し、チャネル層と電子供給層との界面に蓄積される二次元電子ガスを除いた時点でも、チャネル層とバッファ層との界面に局キャリアャリア（電子）は、なお残こる場合もある。その場合、チャネル層とバッファ層との界面に局在するキャリア（電子）に起因するパラレル・コンダクションの影響があり、耐圧不良、ピンチオフ不良の要因となる。
従って、チャネル層の膜厚を制限し、チャネル層と電子供給層との界面に蓄積される二次元キャリアガス（二次元電子ガス）以外に、チャネル層とバッファ層との界面にもキャリア（電子）が局在する現象を回避することが望ましい。電子供給層の表面にゲート電極を設け、ＨＥＭＴ構造を形成した際、チャネル層と電子供給層との界面に蓄積される二次元電子ガスは、その動作温度においては、複数の束縛準位に熱的に分布しており、この二次元電子ガスは、膜厚方向の並進エネルギーの平均は、１／２ｋＴ（ｋは、ボルツマン定数、Ｔは、３００Ｋ程度の温度を示す）程度となっている。従って、複数の束縛準位に熱的に分布している、二次元電子ガスの熱的運動に由来する、ド・ブロイ波長λは、この複数の束縛準位上の熱的な分布を推定計算すると、蓄積されている二次元電子ガスの面密度に依存するが、約１０ｎｍ〜１２ｎｍ（約１００〜１２０Å）に相当する。チャネル層の膜厚を、かかる二次元電子ガスのド・ブロイ波長λの５倍を超えない範囲に選択すると、チャネル層と電子供給層との界面と、チャネル層とバッファ層との界面とに、それぞれ独立して、複数の束縛準位が形成される状態が回避できる。すなわち、チャネル層の膜厚が、かかる二次元電子ガスのド・ブロイ波長λの５倍を超えない範囲では、チャネル層中に蓄積されるキャリア（電子）は、チャネル層と電子供給層との界面と、チャネル層とバッファ層との界面とを障壁とする、ポテンシャル井戸中に形成される一体化された束縛準位複数に分布する状態となる。その状態では、ゲート電極にバイアス電圧を印加し、チャネル層と電子供給層との界面に蓄積される二次元電子ガスを除いた時点で、その後も依然として、チャネル層とバッファ層との界面にキャリア（電子）が局在化して残余する現象は生じなくなる。結果的に、チャネル層とバッファ層との界面に局在するキャリア（電子）に起因するパラレル・コンダクションの影響は回避され、耐圧不良、ピンチオフ不良の要因とはならない。
すなわち、チャネル層の膜厚は、ＨＥＭＴ構造を形成した際、チャネル層と電子供給層との界面に蓄積される二次元電子ガスの熱的運動に由来する、ド・ブロイ波長λを基準として、該二次元電子ガスを構成する電子のド・ブロイ波長λの５倍を超えない範囲に選択する。但し、チャネル層の膜厚は、該二次元電子ガスを構成する電子のド・ブロイ波長λの１／２よりも遥かに小さく選択することは、技術的に意味がなく、少なくとも、ド・ブロイ波長λの１／２倍を下回らない範囲に選択する。一般に、ＨＥＭＴ構造を形成した際、チャネル層の膜厚は、二次元電子ガスを構成する電子のド・ブロイ波長λの１／２倍以上、２倍以下の範囲、より好ましくは、電子のド・ブロイ波長λの３／２倍以下の範囲に選択することが好ましい。
なお、上述するように二次元電子ガスを構成する電子のド・ブロイ波長λが、約１０ｎｍ〜１２ｎｍ（約１００〜１２０Å）とする際には、チャネル層の膜厚は、少なくとも、５ｎｍ〜６０ｎｍの範囲、好ましくは、５ｎｍ〜２５ｎｍの範囲、より好ましくは、５ｎｍ〜１５ｎｍの範囲に選択することが望ましい。
また、高周波用電界効果トランジスタ（ＦＥＴ）の場合、その動作周波数は、１ＧＨｚ程度のマイクロ波帯から、Ｗ帯にまで及ぶミリ波周波数帯の範囲に選択される。高周波用ＦＥＴにおいて、ゲート長Ｌｇは、そのＦＥＴが有効な利得を有することが可能なスイッチング時間の下限、すなわち、ＦＥＴの最小スイッチング時間τを決定する、素子構造的要因の一つである。また、ＦＥＴを増幅器として利用した際、増幅器として有効に動作可能である周波数の上限：ｆｏｐｒは、前記ＦＥＴの最小スイッチング時間τに依存している。一般に、この増幅器として有効に動作可能である周波数の上限：ｆｏｐｒとＦＥＴの最小スイッチング時間τとは、ｆｏｐｒ＝１／（２πτ）という関係にある。
一方、ＦＥＴ自体の最小スイッチング時間τは、そのＦＥＴの回路形式・動作モードにも依存するが、該ＦＥＴの電流利得遮断周波数（ｃｕｔ−ｏｆｆ ｆｒｅｑｕｅｎｃｙ）：ｆＴと、概ね、τ≒１／（πｆＴ）という関係にある。さらに、ＨＥＭＴ構造のＨＪＦＥＴにおける、電流利得遮断周波数：ｆＴは、高電界下のチャネル電子のピーク・ドリフト速度Ｖｓａｔと、ゲート長Ｌｇとに依存しており、通常、ｆＴ＝Ｖｓａｔ／（２πＬｇ）と表すことができる。従って、ＨＥＭＴ構造のＨＪＦＥＴにおける最小スイッチング時間τは、τ≒１／（πｆＴ）＝２Ｌｇ／Ｖｓａｔと表すことができる。
ＨＥＭＴ構造のＨＪＦＥＴにおいて、目標とする動作周波数の上限：ｆｏｐｒを達成する上では、該ＦＥＴにおける最小スイッチング時間τを、τ≦１／（２πｆｏｐｒ）とすることが必要であり、すなわち、（２Ｌｇ／Ｖｓａｔ）≦１／（２πｆｏｐｒ）とすることが必要である。従って、ＨＥＭＴ構造のＨＪＦＥＴにおいて、そのゲート長Ｌｇを、Ｌｇ≦Ｖｓａｔ／（４πｆｏｐｒ）を満たすように、選択することが必要となる。
例えば、ＨＥＭＴ構造のＡｌＧａＮ／ＧａＮへテロ接合ＦＥＴにおいて、該ＦＥＴをディプリーション・モード(ノーマリー・オン)で動作させる構成とする際、電子供給層とチャネル層との界面に蓄積される二次元電子ガスについて、高電界下のチャネル電子のドリフト速度Ｖｓａｔは、実際のＦＥＴにおいて、そのゲート電極を接地した条件で測定することができる。実際のＦＥＴにおける測定結果は、フリンジング成分まで含めた寄生パラメータを含んだ状態において、測定されるチャネル電子のドリフト速度Ｖｓａｔとなっている。例えば、シート・キャリア濃度、９．５０×１０１２ｃｍ−２、移動度、１６００ｃｍ２／Ｖｓを示す、二次元電子ガスにおいて、高電界下（この系では、電界強度Ｅ＝２×１０５Ｖ／ｃｍ程度）の該チャネル電子のドリフト速度Ｖｓａｔは、測定結果に基づき、Ｖｓａｔ≒１．１×１０７（ｃｍ／ｓ）と算出される。従って、目標とする動作周波数の上限：ｆｏｐｒを、準ミリ波のＫａ帯に該当する２６．５ＧＨｚに選択する際、ディプリーション・モード(ノーマリー・オン)で動作させる構成のＨＥＭＴ構造のＡｌＧａＮ／ＧａＮへテロ接合ＦＥＴにおける、ゲート長Ｌｇは、Ｌｇ≦０．３３μｍの範囲に選択することが必要となる。
さらには、ディプリーション・モード(ノーマリー・オン)で動作させる構成を選択している、ミリ波向け、あるいは準ミリ波向けＧａＮ系ＦＥＴにおいては、ショート・チャネル効果を緩和するためには、上述するように、ゲート長Ｌｇと、ゲート電極直下における電子供給層の膜厚とチャネル層の膜厚の合計で定義される活性層厚ａとのアスペクト比Ｌｇ／ａが、Ｌｇ／ａ≧５を満たすように選択することが好ましい。
仮に、ディプリーション・モード(ノーマリー・オン)で動作させる構成のＨＥＭＴ構造のＡｌＧａＮ／ＧａＮへテロ接合ＦＥＴにおける、ゲート長Ｌｇを、Ｌｇ＝０．３３μｍ（３３０ｎｍ）に選択する際には、Ｌｇ／ａ≧５を満たすためには、活性層厚ａは、ａ≦６６ｎｍの範囲に選択する必要がある。さらに、ゲート長Ｌｇは、前記の上限値より短く選択することが望ましく、具体的には、ゲート長Ｌｇが、２５０ｎｍ〜１５０ｎｍの範囲に選択される場合、該ゲート電極直下における活性層厚ａは、５０ｎｍ〜３０ｎｍの範囲に選択することが好ましい。
勿論、ゲート電極と電子供給層との界面には、ショットキー接合が形成されており、このショットキー接合のバリア高さΦＢ（ｅＶ）に起因して空欠層が形成される。例えば、ディプリーション・モード(ノーマリー・オン状態)で動作させる構成のＨＥＭＴ構造のＡｌＧａＮ／ＧａＮへテロ接合ＦＥＴにおいて、ショットキー接合のバリア高さΦＢ（ｅＶ）が、０．９ｅＶ程度である際、そのゲート電極を接地した状態（ゲート電圧０Ｖの状態）では、電子供給層は空欠化しているが、チャネル層の空欠化が生じていないことが必要である。この要件を満足する上では、ゲート電極直下における電子供給層の膜厚は、少なくとも、２０ｎｍ以上、好ましくは、２０ｎｍ〜３０ｎｍの範囲に選択することが好ましい。換言するならば、ゲート長Ｌｇが、２５０ｎｍ〜１５０ｎｍの範囲に選択される場合、ゲート電極直下におけるアスペクト比Ｌｇ／ａについて、Ｌｇ／ａ≧５を満たす上では、ゲート電極直下における電子供給層の膜厚は、２０ｎｍ〜３０ｎｍの範囲に、チャネル層の膜厚の膜厚は、好ましくは、５ｎｍ〜２５ｎｍの範囲、より好ましくは、５ｎｍ〜１５ｎｍの範囲に選択することが望ましい。
なお、ディプリーション・モード(ノーマリー・オン状態)で動作させる構成のＨＥＭＴ構造のＡｌＧａＮ／ＧａＮへテロ接合ＦＥＴにおいて、電子供給層の膜厚を前記の範囲に選択する際には、該電子供給層の残留キャリア濃度（イオン化した浅いドナー準位の濃度）は、５×１０１５ ｃｍ−３〜１×１０１７ ｃｍ−３の範囲であることが、通常、好ましい。少なくとも、ディプリーション・モード(ノーマリー・オン状態)で動作させる際、ＨＥＭＴ構造を構成し、電子供給層の膜厚を前記の範囲に選択する際、電子供給層とチャネル層との界面に二次元電子ガスが蓄積する状態とする上では、電子供給層中全体に、イオン化したアクセプタ準位に起因する「負」の空間電荷が存在する状態とすることは望ましくない。同じく、電子供給層中に、「組成変調」を施し、「負」の分極電荷が連続的に分布する状況とすることも望ましくない。従って、通常、電子供給層は、「組成変調」がなされていない、一定組成のエピタキシャル膜を採用する。
なお、ディプリーション・モード(ノーマリー・オン状態)で動作させる構成のＨＥＭＴ構造のＡｌＧａＮ／ＧａＮへテロ接合ＦＥＴにおいて、そのゲート電極を接地した状態（ゲート電圧０Ｖの状態）で、前記電子供給層とチャネル層との界面に蓄積されている、二次元電子ガスのシート電荷密度を、少なくとも、１×１０１２（ｃｍ−２）以上とするためには、電子供給層とチャネル層との界面における伝導帯エネルギーの不連続ΔＥＣは、少なくとも、ΔＥＣ≧０．２ｅＶの範囲に選択することが好ましい。
ディプリーション・モード(ノーマリー・オン状態)で動作させる構成のＨＥＭＴ構造のＡｌＧａＮ／ＧａＮへテロ接合ＦＥＴにおいては、ゲート電極に逆方向電圧を印加することにより、前記電子供給層とチャネル層との界面に蓄積されている、二次元電子ガスのシート電荷密度を減少させている。この二次元電子ガスのシート電荷密度をゼロとするに必要なゲート電圧が、閾値電圧ＶＴ（Ｖ）に相当する。具体的には、電子供給層が、残留キャリア濃度（イオン化した浅いドナー準位の濃度：Ｎｄ）が一定で、また、Ａｌ組成が一定であるＡｌＧａＮを採用する、ＨＥＭＴ構造のＡｌＧａＮ／ＧａＮへテロ接合ＦＥＴでは、前記電子供給層とチャネル層との界面におけるチャネル層の伝導帯端が、フェルミ準位Ｅｆと一致する状態となるゲート電圧が、閾値電圧ＶＴ（Ｖ）に相当する。その状態は、電子供給層は、完全に空乏化しているが、チャネル層は、フラット・バンド状態となっていると、近似的に表現できる。すなわち、電子供給層には、空間電荷として、電子供給層とチャネル層との界面に発生する、両者の分極差に相当する正の分極電荷（シート電荷密度：ＮＳ）が、電子供給層内部には、イオン化した浅いドナーに起因する正の電荷（イオン化した浅いドナー準位の濃度：Ｎｄ）が存在している。従って、閾値電圧ＶＴ（Ｖ）は、下記の関係式を満足する。
ΦＢ／ｑ−ＶＴ＝ΔＥＣ／ｑ＋（ｑ／εＢ）・｛（ＮＳ・ｔＢ）＋（Ｎｄ・ｔＢ ２／２）｝
但し、ｑは、電子の単位電荷量（１．６×１０−１９ Ｃ）、ΦＢ（ｅＶ）は、ゲート電極と電子供給層との間に形成されているショットキー接合のバリア高さ、εＢは、電子供給層を構成するＡｌＧａＮの誘電率、ｔＢは、ゲート電極直下における電子供給層の膜厚、ΔＥＣ（ｅＶ）は、電子供給層とチャネル層との界面における伝導帯エネルギーの不連続である。なお、電子供給層を構成するＡｌＧａＮの誘電率εＢは、このＡｌＧａＮの比誘電率εｒと、真空の誘電率ε０（ε０＝８．８５４×１０−１２ Ｆｍ−１）とにより、εＢ＝εｒ・ε０と表される。
例えば、電子供給層に、Ａｌ組成０．２０のＡｌＧａＮを用いる場合、ΔＥＣ（ｅＶ）＝０．２６６ ｅＶ、電子供給層とチャネル層との界面に発生する正の分極電荷のシート電荷密度：ＮＳは、ＮＳ＝１．０７３×１０１３ ｃｍ−２となる。その際、ショットキー接合のバリア高さ：ΦＢ（ｅＶ）＝０．９ ｅＶ、ゲート電極直下における電子供給層の膜厚：ｔＢ＝２０ｎｍである場合、電子供給層中のイオン化した浅いドナー準位の濃度：Ｎｄ＝１×１０１５ ｃｍ−３の時、閾値電圧ＶＴ（Ｖ）は、ＶＴ（Ｖ）=−２．５４Ｖと、Ｎｄ＝１×１０１７ ｃｍ−３の時、閾値電圧ＶＴ（Ｖ）は、ＶＴ（Ｖ）=−２．５７Ｖと、それぞれ見積もられる。すなわち、前記の閾値電圧ＶＴ（Ｖ）を有する、ディプリーション・モード(ノーマリー・オン状態)で動作させる構成のＨＥＭＴ構造となっている。
一方、電子供給層に、Ａｌ組成０．１５のＡｌＧａＮを用いる場合、ΔＥＣ（ｅＶ）＝０．１９５３ ｅＶ、電子供給層とチャネル層との界面に発生する正の分極電荷のシート電荷密度：ＮＳは、ＮＳ＝７．９５×１０１２ ｃｍ−２となる。その際、ショットキー接合のバリア高さ：ΦＢ（ｅＶ）＝０．９ ｅＶ、ゲート電極直下における電子供給層の膜厚：ｔＢ＝５ｎｍである場合、電子供給層中のイオン化した浅いドナー準位の濃度：Ｎｄ＝１×１０１５ ｃｍ−３の時、閾値電圧ＶＴ（Ｖ）は、ＶＴ（Ｖ）=＋０．１２Ｖと、Ｎｄ＝１×１０１７ ｃｍ−３の時、閾値電圧ＶＴ（Ｖ）は、ＶＴ（Ｖ）=＋０．１１Ｖと、それぞれ見積もられる。すなわち、前記の閾値電圧ＶＴ（Ｖ）を有する、エンハンスメント・モード(ノーマリー・オフ状態)で動作させる構成のＨＥＭＴ構造となっている。
上述するように、ディプリーション・モード(ノーマリー・オン状態)で動作させる構成のＨＥＭＴ構造のＡｌＧａＮ／ＧａＮへテロ接合ＦＥＴでは、閾値電圧ＶＴ（Ｖ）は、逆方向バイアスとなっているが、ゲート電極に前記の逆方向バイアスを印加した際、ゲート電極からチャネル層へ、電子供給層を貫通するトンネル電流が流れることを回避する必要がある。このトンネル電流の発生を回避する上では、その障壁として機能する、ゲート電極直下における電子供給層の膜厚ｔＢを、通常、４ｎｍ以上とすることが必要である。
なお、エンハンスメント・モード(ノーマリー・オフ状態)で動作させる構成のＨＥＭＴ構造のＡｌＧａＮ／ＧａＮへテロ接合ＦＥＴにおいても、該電子供給層の残留キャリア濃度（イオン化した浅いドナー準位の濃度）は、通常、５×１０１５ ｃｍ−３〜１×１０１７ ｃｍ−３の範囲であることが好ましい。少なくとも、エンハンスメント・モード(ノーマリー・オフ状態)で動作させる際、ＨＥＭＴ構造を構成し、ゲート電極に、少なくとも、０．９Ｖ以下の順方向バイアスを印加する際、電子供給層とチャネル層との界面に二次元電子ガスが蓄積する状態とする上では、電子供給層中全体に、イオン化したアクセプタ準位に起因する「負」の空間電荷が存在する状態とすることは望ましくない。同じく、電子供給層中に、「組成変調」を施し、「負」の分極電荷が連続的に分布する状況とすることも望ましくない。従って、通常、電子供給層は、「組成変調」がなされていない、一定組成のエピタキシャル膜を採用する。
具体的には、エンハンスメント・モード(ノーマリー・オフ状態)で動作させる構成のＨＥＭＴ構造のＡｌＧａＮ／ＧａＮへテロ接合ＦＥＴにおいて、ショットキー接合のバリア高さΦＢ（ｅＶ）が、０．９ｅＶ程度である際、そのゲート電極を接地した状態（ゲート電圧０Ｖの状態）では、ソース・ドレイン間に電圧を印加しても、本質的に電流が流れない状態とすることが必要である。従って、ショットキー接合のバリア高さΦＢ（ｅＶ）が、０．９ｅＶ程度である際、そのゲート電極を接地した状態（ゲート電圧０Ｖの状態）では、電子供給層が空欠化している上に、チャネル層も空欠化していることが必要である。
その際、例えば、ゲート電極直下における電子供給層の膜厚とチャネル層の膜厚の合計で定義される活性層厚ａは、少なくとも、電子供給層の残留キャリア濃度（イオン化した浅いドナー準位の濃度）と、チャネル層の残留キャリア濃度（イオン化した浅いドナー準位の濃度）が、いずれも５×１０１５ ｃｍ−３である場合、ショットキー接合のバリア高さΦＢ（ｅＶ）が、０．９ｅＶ程度である際、１０ｎｍ≦ａ≦３０ｎｍの範囲に選択することができる。また、ゲート電極に、０．２Ｖ以上、０．９Ｖ以下の順方向バイアスを印加する際、前記電子供給層とチャネル層との界面に二次元電子ガスの蓄積が起こるために、電子供給層の残留キャリア濃度（イオン化した浅いドナー準位の濃度）が５×１０１５ ｃｍ−３の場合には、ゲート電極直下における電子供給層の膜厚は、５ｎｍ〜１５ｎｍの範囲に選択する必要がある。さらには、ゲート電極直下における電子供給層の膜厚とチャネル層の膜厚の合計で定義される活性層厚ａは、少なくとも、電子供給層の残留キャリア濃度（イオン化した浅いドナー準位の濃度）が１×１０１７ ｃｍ−３、チャネル層の残留キャリア濃度（イオン化した浅いドナー準位の濃度）が５×１０１５ ｃｍ−３である場合、ショットキー接合のバリア高さΦＢ（ｅＶ）が、０．９ｅＶ程度である際、１０ｎｍ≦ａ≦３０ｎｍの範囲に選択することができる。また、ゲート電極に、０．２Ｖ以上、０．９Ｖ以下の順方向バイアスを印加する際、前記電子供給層とチャネル層との界面に二次元電子ガスの蓄積が起こるためは、電子供給層の残留キャリア濃度（イオン化した浅いドナー準位の濃度）が１×１０１７ ｃｍ−３の場合、ゲート電極直下における電子供給層の膜厚は、５ｎｍ〜１０ｎｍの範囲に選択する必要がある。
また、エンハンスメント・モード(ノーマリー・オフ状態)で動作させる構成のＨＥＭＴ構造のＡｌＧａＮ／ＧａＮへテロ接合ＦＥＴにおいても、上述するように、ゲート電極に順方向バイアスを印加することで、前記電子供給層とチャネル層との界面に蓄積させる、二次元電子ガスのシート電荷密度を、少なくとも、１×１０１２（ｃｍ−２）以上とするためには、電子供給層とチャネル層との界面における伝導帯エネルギーの不連続ΔＥＣは、少なくとも、ΔＥＣ≧０．２ｅＶの範囲に選択することが好ましい。
電子供給層として、ＡｌｘＧａ１−ｘＮ（ｘは、０．１≦ｘ≦０．３）を利用する際には、ゲート電極と電子供給層との間に形成されているショットキー接合のバリア高さ：ΦＢ（ｅＶ）は、一般に、０．９ｅＶ程度が上限となっている。そのため、エンハンスメント・モード(ノーマリー・オフ状態)で動作させる構成のＨＥＭＴ構造を達成するための条件：ΦＢ／ｑ≧ΔＥＣ／ｑ＋（ｑ／εＢ）・｛（ＮＳ・ｔＢ）＋（Ｎｄ・ｔＢ ２／２）｝
を満足する上では、｛（ＮＳ・ｔＢ）＋（Ｎｄ・ｔＢ ２／２）｝を大きくすることができない。一方、電子供給層の膜厚：ｔＢは、下限値の４ｎｍよりも薄くすることは困難であり、結果的に、エンハンスメント・モード動作のオン状態において、電子供給層とチャネル層との界面に蓄積される、二次元電子ガスのシート電荷密度（ｎＳ）を大きくすることが困難となる。オン状態において、電子供給層とチャネル層との界面に蓄積される、二次元電子ガスのシート電荷密度（ｎＳ）を大きくするためには、ゲート電極と電子供給層との間に形成されているショットキー接合のバリア高さ：ΦＢ（ｅＶ）を高くすることが有効である。例えば、電子供給層として、ＡｌｘＧａ１−ｘＮ（ｘは、０．１≦ｘ≦０．３）に代えて、ＩｎｘＡｌ１−ｘＮ（ｘは、０．１≦ｘ≦０．２５）を用い、ＩｎＡｌＮ／ＧａＮへテロ接合ＦＥＴを利用すると、ショットキー接合のバリア高さ：ΦＢ（ｅＶ）をより高くすることが可能である。
本発明にかかる電界効果トランジスタでは、ディプリーション・モード(ノーマリー・オン状態)で動作させる構成を選択する際、基板自体は、分極効果を示さない材料であり、ゲート電極と、基板がいずれも接地されている状態では、半導体層領域に存在している分極電荷は、
通常、組成が一定の電子供給層と、表面のゲート電極（金属）との界面に、「負」の分極電荷（Ｑ１）、
通常、組成が一定の電子供給層と、チャネル層との界面に、「正」の分極電荷（Ｑ２）、
また、電子供給層の組成が一定でない場合に、その局所的な組成変化率に応じて、電子供給層中に分布する「正」または「負」の分極電荷（ΣＱｓｕｐｐｌｉｅｒ）、
チャネル層と、「組成変調」バッファ層との界面に、「負」の分極電荷（Ｑ３）、
「組成変調」バッファ層の内部領域全体に、連続的に分布する「負」の分極電荷(ΣＱｂｕｆｆｅｒ)、
「組成変調」バッファ層の、ＡｌＮ核生成層との界面に、「負」の分極電荷(Ｑ４)、
ＡｌＮ核生成層の、基板表面との界面に、「正」の分極電荷（Ｑ５）、
がそれぞれ分布した状態となっている。
一方、電子供給層自体は、空乏化しており、この電子供給層の内部は、イオン化したドナー準位に起因する「正」の空間電荷（ΣＱＳＤ１）が存在している。加えて、「組成変調」バッファ層中に含まれている浅いドナー準位もイオン化しており、「組成変調」バッファ層の内部は、イオン化したドナー準位に由来する「正」の空間電荷(ΣＱＳＤ2)も存在している。
加えて、電子供給層の表面は、ゲート電極（金属）、ならびに、ゲート電極（金属）の両側には、表面保護膜として、誘電体膜により覆われている。多くの場合、ゲート電極（金属）と接する電子供給層の表面、ならびに、表面保護膜と接する電子供給層の表面には、比較的に深い表面準位（深いドナー準位）が存在しており、これら深い表面準位（深いドナー準位）もイオン化している。その結果、ゲート電極（金属）と接する電子供給層の表面、ならびに、表面保護膜と接する電子供給層の表面には、イオン化した深い表面準位（深いドナー準位）に由来する「正」の表面電荷（ＱＳＳ）が存在している。
これらの不動化されている、イオン化したドナー準位に起因する「正」の空間電荷（または、イオン化したアクセプタ準位に起因する「負」の空間電荷）、ゲート電極（金属）と接する電子供給層の表面（ならびに、表面保護膜と接する電子供給層の表面）に局在している「正」の表面電荷、ならびに、半導体層領域に存在している分極電荷と、チャネル層に蓄積されるキャリア（電子）とによって、電気的中性条件を満足している。
通常、電子供給層と、表面のゲート電極（金属）との界面に発生している「負」の分極電荷（Ｑ１）は、ゲート電極（金属）と接する電子供給層の表面（ならびに、表面保護膜と接する電子供給層の表面）に局在している「正」の表面電荷（ＱＳＳ）によって、ほぼ補償された状態となっている。すなわち、Ｑ１≒ＱＳＳとなっている。
さらには、「組成変調」バッファ層中に存在するイオン化したドナー準位に由来する「正」の空間電荷（ΣＱＳＤ2）が僅かであることを考慮すると、チャネル層と「組成変調」バッファ層との界面に発生している「負」の分極電荷（Ｑ３）、「組成変調」バッファ層の内部領域全体に、連続的に分布する「負」の分極電荷(ΣＱｂｕｆｆｅｒ)、および「組成変調」バッファ層の、ＡｌＮ核生成層との界面に発生している「負」の分極電荷(Ｑ４)は、ＡｌＮ核生成層側の界面に発生している「正」の分極電荷（Ｑ５）によって、ほぼ補償された状態となっている。すなわち、（Ｑ５＋ΣＱＳＤ2）＝（Ｑ３＋ΣＱｂｕｆｆｅｒ＋Ｑ４）となっている。
また、近似的には、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）は、電子供給層とチャネル層との界面に発生している「正」の分極電荷（Ｑ２）と、電子供給層内部のイオン化したドナー準位に起因する「正」の空間電荷（または、イオン化したアクセプタ準位に起因する「負」の空間電荷）（ΣＱＳＤ１）との算術和（Ｑ２＋ΣＱＳＤ１）とが等しくなっている。すなわち、（ΣＱＣ）＝（Ｑ２＋ΣＱＳＤ１）となっている。
全体的な電気的中性条件は、（Ｑ５＋ΣＱＳＤ2）＋（Ｑ２＋ΣＱＳＤ１）＝（Ｑ３＋ΣＱbuffrt＋Ｑ４）＋（ΣＱＣ）となっている。例えば、バッファ層の下地層（ＡｌＮ核生成層側の界面）に発生している正の分極電荷（Ｑ５）が、何らかの原因で注入されたホットキャリヤなどの電子によって補償され、Ｑ５が減少すると、前記の電気的中性条件を維持するためには、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）が減少する。仮に、Ｑ５が完全に消失した場合には、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）は、（ΣＱＣ）＝（ΣＱＳＤ2）＋（Ｑ２＋ΣＱＳＤ１）−（Ｑ３＋ΣＱbuffer＋Ｑ４）となる。その際、「組成変調」バッファ層中に存在するイオン化したドナー準位に由来する「正」の空間電荷（ΣＱＳＤ2）が僅かであることを考慮すると、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）は、近似的に、（ΣＱＣ）≒（Ｑ２＋ΣＱＳＤ１）−（Ｑ３＋ΣＱbuffer＋Ｑ４）の水準まで低下する。この段階でも、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）が枯渇しない十分条件は、（Ｑ２＋ΣＱＳＤ１）＞（Ｑ３＋ΣＱbuffer＋Ｑ４）と表される。すなわち、一般的な条件として、電子供給層中に発生している「正」の電荷の総和（Ｑ２＋ΣＱＳＤ１）が、「組成変調」バッファ層中、ならびに、そのチャネル層との界面に発生している「負」の電荷の総和（Ｑ３＋ΣＱbuffer＋Ｑ４）より多いことが、十分条件となっている。
電界効果トランジスタを形成した場合には、ゲート電極に、逆方向バイアスを印加した際、ＧａＮチャネル層から第１のＡｌＧａＮ層（バッファ層）への電子注入が効果的に抑制されていることに伴い、ピンチオフ特性の向上がなされる。また、かかる「組成変調」ＡｌＧａＮ層（バッファ層）の選択と、ゲート長Ｌｇ対活性層厚ａ（ゲート・チャネル間距離；ＡｌＧａＮ電子供給層５の厚さとＧａＮチャネル層４の厚さの和）のアスペクト比：Ｌｇ／ａを５以上に設定する対策とを併用すると、より良好なピンチオフ特性を実現することができる。できれば、アスペクト比：Ｌｇ／ａを１０以上に設定する対策と併用する素子構造を適用すれば、ミリ波向けＧａＮ系ＦＥＴ、あるいは、準ミリ波向けＧａＮ系ＦＥＴにおいて、より確実なショート・チャネル効果の抑制が図れる。
以上の効果に因って、本発明にかかるＧａＮ系ＨＪＦＥＴは、高電圧動作時におけるＤＣ利得や、ＲＦ利得の点でも、大幅な向上が図れることが説明できる。
以上では、Ｃ面（（０００１）面）成長させる、ＧａＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成において、ＡｌＮ核生成層との界面からＧａＮチャネル層との界面へ向かって、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ）が、単調に減少している、「Ａｌ組成変調」ＡｌＧａＮ層（バッファ層）の事例に関して、その効果をもたらす原理を説明した。
同様に、Ｃ面（（０００１）面）成長させる、ＩｎｙＧａ１−ｙＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙ≧０である）において、バッファ層として、Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮで構成されるＡｌ（ＩｎＧａ）Ｎ層を利用し、ＡｌＮ核生成層との界面からＩｎｙＧａ１−ｙＮチャネル層との界面へ向かって、Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮのＡｌ組成ｘ（ｚ）が、単調に減少している、「Ａｌ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）を選択する際にも、同様の効果が達成できる。この形態においても、Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）と、ＩｎｙＧａ１−ｙＮチャネル層との界面には、伝導帯エネルギーの不連続ΔＥＣに相当するバリア（段差）として、ΔＥｃ＞２ｋＴ（ｋは、ボルツマン定数、Ｔは、３００Ｋ程度の温度を示す）程度が設けられることがより好ましい。従って、ＩｎｙＧａ１−ｙＮチャネル層との界面における、Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮのＡｌ組成ｘ（ｚ）：ｘｔは、前記の伝導帯エネルギーの不連続ΔＥＣの範囲となるように、選択することが好ましい。また、Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮのＡｌ組成ｘ（ｚ）が、単調に減少している際、例えば、その実効的な減少率；∂ｘ（ｚ）／∂ｚ（または、δｘ（ｚ）／δｚ）が、−０．０５ μｍ−１≧｛∂ｘ（ｚ）／∂ｚ｝を維持するようにすると好ましい。その際、Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮのＡｌ組成ｘ（ｚ）が、実効的に単調に減少する態様として、細かなステップ状に、単調減少させる手法を採用することが可能である。
ＧａＮチャネル層／「Ａｌ組成変調」ＡｌＧａＮバッファ層／ＡｌＮ核生成層／基板の構成では、ＧａＮの格子定数：ａ（ＧａＮ）＝ ３．１８９ （Å）と、
バッファ層の最上面（チャネル層との界面）のＡｌｘｔＧａ１−ｘｔＮの格子定数：ａ（ｘｔ）≒ ３．１８９−０．０７７ｘｔ （Å）との差異：Δａ（ＧａＮ／ＡｌｘｔＧａ１−ｘｔＮ）が、
Δａ（ＧａＮ／ＡｌｘｔＧａ１−ｘｔＮ）＝ａ（ＧａＮ）−ａ（ｘｔ）
≒０．０７７ｘｔ （Å）
と僅かであり、ＧａＮチャネル層／「Ａｌ組成変調」ＡｌＧａＮバッファ層の界面における格子不整合の影響は考慮する必要はない。
一方、ＩｎｙＧａ１−ｙＮチャネル層／「Ａｌ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）の界面では、両者の格子定数の差異の影響が生じる場合がある。すなわち、格子不整合が大きくなるにしたがって、上層のＩｎｙＧａ１−ｙＮチャネル層が良好な結晶性を保ってエピタキシャル成長可能な膜厚の上限（臨界膜厚ＴＣ）が、反比例的に減少する。換言するならば、ＩｎｙＧａ１−ｙＮチャネル層／「Ａｌ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）の界面での格子不整合が大きくなると、目的とする膜厚のＩｎｙＧａ１−ｙＮチャネル層をエピタキシャル成長することが困難となる場合がある。
例えば、「Ａｌ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）の最上面（チャネル層との界面）の格子定数を、ＧａＮの格子定数：ａ（ＧａＮ）と一致させると、この「Ａｌ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）の表面に成長させるＩｎｙＧａ１−ｙＮにおける臨界膜厚ＴＣは、ＧａＮの表面に成長させるＩｎｙＧａ１−ｙＮにおける臨界膜厚ＴＣと、実質的に同じ値となる。なお、ＧａＮの表面にエピタキシャル成長させる際、その臨界膜厚ＴＣが、ＴＣ≦１０ｎｍ（１００Å）となるＩｎｙＧａ１−ｙＮのＩｎ組成範囲は、１≧ｙ≧０．２２である。従って、ＩｎｙＧａ１−ｙＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙ≧０である）においても、ＩｎｙＧａ１−ｙＮチャネル層の膜厚が、１０ｎｍ（１００Å）以上、５０ｎｍ（５００Å）を超えない場合、少なくとも、ＩｎｙＧａ１−ｙＮのＩｎ組成範囲を、０．２２≧ｙ≧０に選択すると、格子不整合の影響を受ける可能性を排除できる。
従って、ＩｎｙＧａ１−ｙＮチャネル層のＩｎ組成ｙは、ＡｌＮの格子定数ａ（ＡｌＮ）と、該ＩｎｙＧａ１−ｙＮの格子定数ａ（ＩｎｙＧａ１−ｙＮ）との不整合：{(a(InyGa1-yN)-a(AlN))/a(AlN)}が、下記の範囲となるように、Ｉｎ組成ｙを選択することがより好ましい。
(0.154/3.112)≧{(a(InyGa1-yN)-a(AlN))/a(AlN)}≧(0.077/3.112)
なお、前記の「Ａｌ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）を採用している、ＡｌＧａＮ電子供給層／ＩｎｙＧａ１−ｙＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙ≧０である）を選択する際にも、ＡｌＧａＮ電子供給層／ＩｎｙＧａ１−ｙＮチャネル層に関しては、先に述べた「Ａｌ組成変調」ＡｌＧａＮ層（バッファ層）を採用している、ＡｌＧａＮ電子供給層／ＧａＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成を選択する際に利用される「種々の条件」が、全く同様に適用可能である。
更には、Ｃ面（（０００１）面）成長させる、Ｉｎｙ０Ｇａ１−ｙ０Ｎチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙ０≧０である）において、バッファ層として、Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮで構成されるＡｌ（ＩｎＧａ）Ｎ層を利用し、ＡｌＮ核生成層との界面からＩｎｙ０Ｇａ１−ｙ０Ｎチャネル層との界面へ向かって、Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮのＡｌ組成ｘは一定であるが、Ｇａ組成：（１−ｘ）・（１−ｙ（ｚ））が、単調に減少している、「Ｇａ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）を選択する際にも、同様の効果が達成できる。
この場合も、Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）を構成するＡｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮは、厚さ方向（Ｚ軸方向）に向かって、Ｉｎｙ０Ｇａ１−ｙ０Ｎに対する伝導帯端のエネルギー差ΔＥＣが、単調に減少していく。一方、Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮの格子定数は、厚さ方向（Ｚ軸方向）に向かって、単調に増加していく。その結果、同様な効果が達成される。なお、この形態においても、Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）と、Ｉｎｙ０Ｇａ１−ｙ０Ｎチャネル層との界面には、伝導帯エネルギーの不連続ΔＥＣに相当するバリア（段差）として、ΔＥＣ＞２ｋＴ（ｋは、ボルツマン定数、Ｔは、３００Ｋ程度の温度を示す）程度が設けられることがより好ましい。
このＩｎｙ０Ｇａ１−ｙ０Ｎチャネル層／「Ｇａ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）の構成においても、Ｉｎｙ０Ｇａ１−ｙ０Ｎチャネル層／「Ｇａ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）の界面での格子不整合が大きくなると、目的とする膜厚のＩｎｙ０Ｇａ１−ｙ０Ｎチャネル層をエピタキシャル成長することが困難となる場合がある。
例えば、「Ｇａ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）の最上面（チャネル層との界面）の格子定数を、ＧａＮの格子定数：ａ（ＧａＮ）と一致させると、この「Ｇａ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）の表面に成長させるＩｎｙ０Ｇａ１−ｙ０Ｎにおける臨界膜厚ＴＣは、ＧａＮの表面に成長させるＩｎｙ０Ｇａ１−ｙ０Ｎにおける臨界膜厚ＴＣと、実質的に同じ値となる。なお、ＧａＮの表面にエピタキシャル成長させる際、その臨界膜厚ＴＣが、ＴＣ≦１０ｎｍ（１００Å）となるＩｎｙ０Ｇａ１−ｙ０ＮのＩｎ組成範囲は、１≧ｙ０≧０．２２である。従って、Ｉｎｙ０Ｇａ１−ｙ０Ｎチャネル層／「Ｇａ組成変調」Ａｌ（ＩｎＧａ）Ｎバッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙ０≧０である）においても、Ｉｎｙ０Ｇａ１−ｙ０Ｎチャネル層の膜厚が、１０ｎｍ（１００Å）以上、５０ｎｍ（５００Å）を超えない場合、少なくとも、Ｉｎｙ０Ｇａ１−ｙ０ＮのＩｎ組成範囲を、０．２２≧ｙ０≧０に選択すると、格子不整合の影響を受ける可能性を排除できる。
従って、Ｉｎｙ０Ｇａ１−ｙ０Ｎチャネル層のＩｎ組成ｙ０は、ＡｌＮの格子定数ａ（ＡｌＮ）と、該ＩｎｙＧａ１−ｙＮの格子定数ａ（ＩｎｙＧａ１−ｙＮ）との不整合：{(a(Iny0Ga1-y0N)-a(AlN))/a(AlN)}が、下記の範囲となるように、Ｉｎ組成ｙ０を選択することがより好ましい。
(0.154/3.112)≧{(a(Iny0Ga1-y0N)-a(AlN))/a(AlN)}≧(0.077/3.112)
なお、前記の「Ｇａ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）を採用している、ＡｌＧａＮ電子供給層／ＩｎｙＧａ１−ｙＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙ≧０である）を選択する際にも、ＡｌＧａＮ電子供給層／ＩｎｙＧａ１−ｙＮチャネル層に関しては、先に述べた「Ａｌ組成変調」ＡｌＧａＮ層（バッファ層）を採用している、ＡｌＧａＮ電子供給層／ＧａＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成を選択する際に利用される「種々の条件」が、全く同様に適用可能である。
より一般的には、Ｃ面（（０００１）面）成長させる、Ｉｎｙ０Ｇａ１−ｙ０Ｎチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙ０≧０である）において、バッファ層として、Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮで構成されるＡｌ（ＩｎＧａ）Ｎ層を利用し、ＡｌＮ核生成層との界面からＩｎｙ０Ｇａ１−ｙ０Ｎチャネル層との界面へ向かって、この厚さ方向（Ｚ軸方向）に、Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮは、Ｉｎｙ０Ｇａ１−ｙ０Ｎに対する伝導帯端のエネルギー差ΔＥＣが、単調に減少し、同時に、Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮの格子定数は、厚さ方向（Ｚ軸方向）に向かって、単調に増加していくように、Ａｌ組成ｘ（ｚ）とＧａ組成｛（１−ｘ（ｚ））・（１−ｙ（ｚ））｝を連続的に変化させる場合も、同様な効果が達成される。なお、この形態においても、Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）と、Ｉｎｙ０Ｇａ１−ｙ０Ｎチャネル層との界面には、伝導帯エネルギーの不連続ΔＥＣに相当するバリア（段差）として、ΔＥＣ＞２ｋＴ（ｋは、ボルツマン定数、Ｔは、３００Ｋ程度の温度を示す）程度が設けられることがより好ましい。
一方、ＩｎｙＧａ１−ｙＮチャネル層／「Ａｌ、Ｇａ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）の界面でも、その組成の選択によっては、両者の格子定数に大きな差異が生じる場合がある。格子不整合に起因して、「Ａｌ，Ｇａ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）の表面にエピタキシャル成長されるＩｎｙＧａ１−ｙＮ薄膜に歪応力が蓄積される。この歪応力は、ＩｎｙＧａ１−ｙＮ薄膜の膜厚が増加するとともに増加する。蓄積される歪応力が、閾値を超えると、ＩｎｙＧａ１−ｙＮ薄膜にミスフィット転位などの結晶欠陥が急激に導入され、結晶性が急速に低下する。この結晶性の急速な低下を引き起こす膜厚（臨界膜厚ＴＣ）は、格子不整合の大きさに反比例的に減少する。換言すると、Ｉｎｙ０Ｇａ１−ｙ０Ｎチャネル層／「組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）の界面での格子不整合が大きくなると、目的とする膜厚のＩｎｙ０Ｇａ１−ｙ０Ｎチャネル層をエピタキシャル成長することが困難となる場合がある。
例えば、「組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）の最上面（チャネル層との界面）の格子定数を、ＧａＮの格子定数：ａ（ＧａＮ）と一致させると、この「組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）の表面に成長させるＩｎｙ０Ｇａ１−ｙ０Ｎにおける臨界膜厚ＴＣは、ＧａＮの表面に成長させるＩｎｙ０Ｇａ１−ｙ０Ｎにおける臨界膜厚ＴＣと、実質的に同じ値となる。なお、ＧａＮの表面にエピタキシャル成長させる際、その臨界膜厚ＴＣが、ＴＣ≦１０ｎｍ（１００Å）となるＩｎｙ０Ｇａ１−ｙ０ＮのＩｎ組成範囲は、１≧ｙ０≧０．２２である。従って、Ｉｎｙ０Ｇａ１−ｙ０Ｎチャネル層／「組成変調」Ａｌ（ＩｎＧａ）Ｎバッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙ０≧０である）においても、Ｉｎｙ０Ｇａ１−ｙ０Ｎチャネル層の膜厚が、１０ｎｍ（１００Å）以上、５０ｎｍ（５００Å）を超えない場合、少なくとも、Ｉｎｙ０Ｇａ１−ｙ０ＮのＩｎ組成を、０．２２≧ｙ０≧０の範囲に選択すると、格子不整合の影響を受ける可能性を排除できる。
従って、Ｉｎｙ０Ｇａ１−ｙ０Ｎチャネル層のＩｎ組成ｙ０は、ＡｌＮの格子定数ａ（ＡｌＮ）と、該ＩｎｙＧａ１−ｙＮの格子定数ａ（ＩｎｙＧａ１−ｙＮ）との不整合：{(a(Iny0Ga1-y0N)-a(AlN))/a(AlN)}が、下記の範囲となるように、Ｉｎ組成ｙ０を選択することがより好ましい。
(0.154/3.112)≧{(a(Iny0Ga1-y0N)-a(AlN))/a(AlN)}≧(0.077/3.112)
なお、前記の「Ａｌ、Ｇａ組成変調」Ａｌ（ＩｎＧａ）Ｎ層（バッファ層）を採用している、ＡｌＧａＮ電子供給層／ＩｎｙＧａ１−ｙＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙ≧０である）を選択する際にも、ＡｌＧａＮ電子供給層／ＩｎｙＧａ１−ｙＮチャネル層に関しては、先に述べた、「Ａｌ組成変調」ＡｌＧａＮ層（バッファ層）を採用している、ＡｌＧａＮ電子供給層／ＧａＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成を選択する際に利用される「種々の条件」が、全く同様に適用可能である。
（実施形態２）
図２は、上記の実施形態１において例示した、第２のＡｌＧａＮ層／ＧａＮ層／第１のＡｌＧａＮ層／ＡｌＮ核生成層／基板の構成の効果を実際に確認するために、上記の実施形態１において例示した、第２のＡｌＧａＮ層／ＧａＮ層／第１のＡｌＧａＮ層／ＡｌＮ核生成層／基板の構成を実際に利用して作製した、III族窒化物半導体ヘテロ接合ＦＥＴの断面構造を模式的に示す。
第２のＡｌＧａＮ層／ＧａＮ層／第１のＡｌＧａＮ層／ＡｌＮ核生成層／基板の構成を有する多層エピタキシャル層は、基板１として、ＳｉＣのＣ面（（０００１）面）を用い、その表面に、ＭＯＣＶＤ成長方法により、各層をＣ面（（０００１）面）成長させることで作製されている。基板１として用いる、ＳｉＣのＣ面上に、先ず、膜厚２００ｎｍのアンドープのＡｌＮ層が、低温成長条件で形成される。この低温成長、アンドープＡｌＮ膜からなるＡｌＮ核生成層２自体は、絶縁性の核生成層（ｎｕｃｌｅａｔｉｏｎ ｌａｙｅｒ）として機能する。次いで、ＡｌＮ核生成層２上に、膜厚１μｍ（１０００ｎｍ）のアンドープのＡｌＧａＮバッファ層３、膜厚１０ｎｍのアンドープのＧａＮチャネル層４、膜厚４５ｎｍのアンドープのＡｌＧａＮ電子供給層５が、通常の高温成長条件で、順次、エピタキシャル成長されている。
この実施形態２においては、アンドープのＡｌＧａＮバッファ層３は、ＡｌＮ核生成層２との界面から、アンドープのＧａＮチャネル層４との界面へ向かって、すなわち、膜厚方向（Ｚ軸方向）に向かって、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ）が、単調に減少するように選択されている。本実施形態２では、ＧａＮチャネル層４との界面（ｚ＝１μｍ）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝１μｍ）≡ｘｔは、ｘｔ＝０．０５に、ＡｌＮ核生成層２との界面（ｚ＝０）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝０μｍ）≡ｘｂは、ｘｂ＝０．３０に、それぞれ選択している。また、アンドープのＡｌＧａＮ電子供給層５には、Ａｌ組成ｘは、一定とし、ｘ＝０．２のＡｌ０．２Ｇａ０．８Ｎが選択されている。
作製される、前記線形的な「Ａｌ組成変調」ＡｌＧａＮバッファ層を使用する多層エピタキシャル膜では、多層エピタキシャル膜全体のシート抵抗ｒｓは、６０５Ω／□であり、シート・キャリア濃度は、９．５０×１０１２ｃｍ−２、移動度は、１６００ｃｍ２／Ｖｓであった。一方、ＧａＮバッファ層を使用する、従来の多層エピタキシャル膜では、シート抵抗ｒｓは、５５０Ω／□であり、シート・キャリア濃度は１．０５×１０１３ｃｍ−２、移動度は１６００ｃｍ２／Ｖｓであった。
アンドープのＡｌＧａＮ電子供給層５の表面に、オーム性接触がとられたソース電極６及びドレイン電極７が設けられ、その間に、ゲート電極８が形成されている。また、ソース電極６とゲート電極８との間、およびゲート電極８とドレイン電極７との間のＡｌＧａＮ電子供給層５の表面は、ＳｉＮによる誘電体膜９で被覆し、表面保護を行っている。なお、図１には、明示されていないが、ソース電極６とゲート電極８との間隔に対して、ゲート電極８とドレイン電極７との間隔が広くなるように、ゲート電極８の位置が選択されている。
具体的には、ソース電極６とドレイン電極７との間のＡｌＧａＮ電子供給層５の表面を被覆するＳｉＮ膜を予め形成し、このＳｉＮ膜上の所定位置にゲート電極８形成用の開口部を形成する。その開口部に露出するＡｌＧａＮ電子供給層５の表面を、エッチングして、浅いリセス部を形成する。この浅いリセス部にゲート電極８を作製し、リセス型ゲートを有する構成が採用されている。
図２に示す、本実施形態のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴの作製プロセスを簡単に説明する。一連のエピタキシャル成長を終えた後、各ＦＥＴ間の素子間分離を図るため、各素子の周囲に、マスク・エッチング法を利用し、ＧａＮチャネル層４に達するメサエッチングを施す。すなわち、かかる領域では、アンドープのＡｌＧａＮ電子供給層５がエッチング除去され、素子間分離メサが形成される。次いで、例えば、Ｔｉ／Ａｕなどの金属を蒸着し、ＡｌＧａＮ電子供給層５の表面上に設ける、ソース電極６及びドレイン電極７の形状に合わせて、フォトレジスト・マスクを用いるリフト・オフ法を利用して、所定の形状にパターニングする。この所定形状にパターニングされた、Ｔｉ／Ａｕ（厚さ１０ｎｍ／２００ｎｍ）などの金属層を、８００℃、１〜３分間、不活性気体の気流中でアニール処理し、オーミック接触をとる。
続いて、全面を覆うように、プラズマＣＶＤ法などの気相堆積法を適用して、例えば、膜厚８０ｎｍのＳｉＮ膜を形成する。レジスト・マスクを利用して、選択エッチングを施し、ソース電極６とドレイン電極７との間のＡｌＧａＮ電子供給層５の表面を被覆するＳｉＮ膜上に、所定位置にゲート電極８形成用の開口部を形成する。なお、前記開口部の形成に用いる、レジスト・マスクを形成する際、目標の幅０．１５μｍを達成するため、電子線露光法を採用している。
その開口部に露出するＡｌＧａＮ電子供給層５の表面を、僅かにエッチングして、浅いリセス部を形成する。なお、本実施形態では、このリセス深さｄは、２５ｎｍに選択している。従って、該リセス部の直下においては、エッチング後、ＡｌＧａＮ電子供給層５の厚さは、２０ｎｍとなっている。
次いで、前記開口部下、リセス形成されたＡｌＧａＮ電子供給層５表面に、レジスト・マスクを利用して、Ｎｉ／Ａｕ（厚さ１０ｎｍ／２００ｎｍ）などのゲート金属を蒸着、リフト・オフして、所定の形状にパターニングする。その際、パターニングされた、ゲート電極９は、一部、開口部（リセス部）に隣接するＳｉＮ膜表面を覆う、Ｔ字形状の断面形状のゲート電極としている。このＴ字形状の上面形状、サイズは、開口部（リセス部）に対して、位置合わせの寸法精度１０ｎｍであり、リフト・オフに利用するレジスト・マスクの露光には、電子線露光法を採用している。
ゲート電極８の形成が終了した時点で、ソース電極６とゲート電極８との間、およびゲート電極８とドレイン電極７との間のＡｌＧａＮ電子供給層５の表面は、ＳｉＮ膜で被覆された状態となり、この残されたＳｉＮ膜が、誘電体膜９として、そのまま利用される。
作製されるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴは、ＡｌＧａＮ電子供給層５とＧａＮチャネル層４の界面に生成される二次元電子ガスを利用する、所謂、ＨＥＭＴ型のＦＥＴとなっている。そのゲート長Ｌｇは、前記開口部下のリセス部の幅０．１５μｍに相当している。ゲート長Ｌｇ対活性層厚（ゲート・チャネル間距離）ａのアスペクト比：Ｌｇ／ａは、活性層厚ａは、該リセス部の直下、エッチング後に残るＡｌＧａＮ電子供給層５の厚さとチャネル層の厚さとの和、３０ｎｍに相当するため、Ｌｇ／ａ≒１５０／３０＝５となる。
一方、上記の「Ａｌ組成変調」されたキャリアープのＡｌＧａＮバッファ層３を構成するＡｌｘＧａ１−ｘＮ（０．３０≧ｘ≧０．０５）は、仮に、対応する均一なＡｌ組成を有するアンドープのＡｌｘＧａ１−ｘＮ層を作製した場合、残留キャリアは、電子であり、その残留キャリア濃度ｎは、成長条件、Ａｌ組成に依存して、ある程度バラツキをキャリアの、一般に、１０１４〜１０１５ ｃｍ−３のオーダーとなる。一方、本実施形態２においては、アンドープのＡｌＧａＮバッファ層３を構成するＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ）は、ＡｌＮ核生成層２との界面（ｚ＝０）からＧａＮチャネル層４との界面（ｚ＝１μｍ）に向かって、線形的に減少する設定がなされている。すなわち、ＡｌＧａＮバッファ層３全体の膜厚ｔｂｕｆｆｅｒ＝１μｍであり、その厚さ方向（Ｚ軸方向）に、厚さ（ｚ／μｍ）の関数として、Ａｌ組成ｘ（ｚ）は、下記のように示される。
ｘ（ｚ）＝ｘｔ・ｚ＋ｘｂ・（１−ｚ）
＝０．０５ｚ＋０．３０（１−ｚ）
上記の多層エピタキシャル膜の構成において、この線形的な「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３中に発生する分極電荷密度；σ（Ｐ）／ｅ ｃｍ−３（但し、ｅは、電子の電荷量（単位電荷）を表す）は、図８に示す見積もり結果を参照すると、σ（Ｐ）／ｅ≒１．１×１０１７ ｃｍ−３程度の負の分極電荷である。すなわち、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３中に誘起される負の分極電荷の密度、σ（Ｐ）／ｅ≒１．１×１０１７ ｃｍ−３は、１０１４〜１０１５ ｃｍ−３のオーダーの推定される残留キャリア濃度ｎを超えている。従って、前記残留キャリア（電子）密度ｎに相当する、アンドープのＡｌＧａＮバッファ層３中に存在している、イオン化した不純物準位（あるいは、意図的にドープされた濃度の比較的低いドナー準位）に起因する正の空間電荷を、この誘起される負の分極電荷は、完全に補償することが可能である。結果的に、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３中には、なお、残る負の分極電荷によって、１０１６ ｃｍ−３オーダーの負の空間電荷が存在する状態となる。実効的には、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３は、１０１６ ｃｍ−３オーダーの負の空間電荷が存在する、ｐ−層と同等の機能を発揮する。
図９に、上記のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴの、ゲート電極９の直下の、多層エピタキシャル膜のバンド・ダイアグラムを模式的に示す。「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３は、実効的に１０１６ ｃｍ−３オーダーの負の空間電荷が存在する、ｐ−層と同等の機能を発揮する結果、この領域の伝導帯端のエネルギー位置は、ＡｌＮ核生成層２との界面（ｚ＝０）からＧａＮチャネル層４との界面（ｚ＝１μｍ）に向かって、上に凸の形状を保ちつつ、低下している。従って、アンドープのＡｌＧａＮバッファ層３とＧａＮチャネル層４との界面（ｚ＝１μｍ）においては、伝導帯エネルギーの不連続ΔＥＣに相当するバリア（段差）に加えて、上に凸の形状を示す、伝導帯端のエネルギー傾斜のため、前記バリア（段差）を越え、アンドープのＡｌＧａＮバッファ層３中への電子注入は抑制されている。
上記のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴにおいては、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３は、それを構成するＡｌｘＧａ１−ｘＮは、そのＡｌ組成ｘ（ｚ）が、ＡｌＮ核生成層２との界面（ｚ＝０）からＩｎＡｌＧａＮチャネル裏障壁層１０との界面（ｚ＝１μｍ）に向かって、連続的に減少する構成となっている。上記の連続的に組成変化するＡｌｘＧａ１−ｘＮに代えて、狭い厚さステップδｚで、Ａｌ組成ｘ（ｚ）がステップ的に減少する構成を選択すると、各厚さステップδｚ毎に形成される界面に、シート状に分極電荷σ（Ｐ）＝｛Ｐ（ｘ（ｚ））−Ｐ（ｘ（ｚ＋δｚ））｝が発生する状態となる。その際、実効的な分極電荷密度は、σ（Ｐ）／δｚ＝｛Ｐ（ｘ（ｚ））−Ｐ（ｘ（ｚ＋δｚ））｝／δｚ＝−｛Ｐ（ｘ（ｚ＋δｚ））−Ｐ（ｘ（ｚ））｝／δｘ（ｚ）・δｘ（ｚ）／δｚとなり、厚さステップδｚが十分に小さい場合は、上記の微分表記の値と実質的に差違の内ものとなる。
なお、アンドープのＡｌＧａＮバッファ層３とＧａＮチャネル層４との界面（ｚ＝１μｍ）では、Ａｌ組成ｘ＝０．０５のＡｌｘＧａ１−ｘＮとＧａＮとの間における分極Ｐの差違に起因して、負の分極電荷が、シート電荷密度で、最大、２×１０１２（／ｃｍ２）程度発生すると推定される。その程度では、界面近傍のバンド形状、および、ＧａＮチャネル層に蓄えられる、チャネル・キャリア濃度に及ぼす影響は大きくはない。なぜなら、通常のＡｌＧａＮ／ＧａＮヘテロ接合ＦＥＴ（Ａｌ組成０．２など）においてＡｌＧａＮ／ＧａＮヘテロ接合に誘起される２次元電子ガスによるキャリアは、シート電荷濃度で１０１３（／ｃｍ２）台もあり、約１桁大きいからである。さらに、本実施形態では、ＧａＮチャネル層４の膜厚は、１０ｎｍに選択されており、かかるアンドープのＡｌＧａＮバッファ層３とＧａＮチャネル層４との界面（ｚ＝１μｍ）に誘起される負の分極電荷が、ＡｌＧａＮ電子供給層５とＧａＮチャネル層４の界面に生成される二次元電子ガスの総量を減少させる効果は、限定されたものとなる。
本実施形態にかかる電界効果トランジスタにおいても、ディプリーション・モード(ノーマリー・オン状態)で動作させる構成を選択する際、基板自体は、分極効果を示さない材料であり、ゲート電極と、基板がいずれも接地されている状態では、半導体層領域に存在している分極電荷は、
通常、組成が一定の電子供給層と、表面のゲート電極（金属）との界面に、「負」の分極電荷（Ｑ１）、
通常、組成が一定の電子供給層と、チャネル層との界面に、「正」の分極電荷（Ｑ２）、
また、電子供給層の組成が一定でない場合に、その局所的な組成変化率に応じて、電子供給層中に分布する「正」または「負」の分極電荷（ΣＱｓｕｐｐｌｉｅｒ）、
チャネル層と、「組成変調」バッファ層との界面に、「負」の分極電荷（Ｑ３）、
「組成変調」バッファ層の内部領域全体に、連続的に分布する「負」の分極電荷(ΣＱbuffer)、
「組成変調」バッファ層の、ＡｌＮ核生成層との界面に、「負」の分極電荷(Ｑ４)、
ＡｌＮ核生成層の、基板表面との界面に、「正」の分極電荷（Ｑ５）、
がそれぞれ分布した状態となっている。
一方、電子供給層自体は、空乏化しており、この電子供給層の内部は、イオン化したドナー準位に起因する「正」の空間電荷（ΣＱＳＤ１）が存在している。加えて、「組成変調」バッファ層中に含まれている浅いドナー準位もイオン化しており、「組成変調」バッファ層の内部は、イオン化したドナー準位に由来する「正」の空間電荷(ΣＱＳＤ2)も存在している。
加えて、電子供給層の表面は、ゲート電極（金属）、ならびに、ゲート電極（金属）の両側には、表面保護膜として、誘電体膜により覆われている。多くの場合、ゲート電極（金属）と接する電子供給層の表面、ならびに、表面保護膜と接する電子供給層の表面には、比較的に深い表面準位（深いドナー準位）が存在しており、これら深い表面準位（深いドナー準位）もイオン化している。その結果、ゲート電極（金属）と接する電子供給層の表面、ならびに、表面保護膜と接する電子供給層の表面には、イオン化した深い表面準位（深いドナー準位）に由来する「正」の表面電荷（ＱＳＳ）が存在している。
これらの不動化されている、イオン化したドナー準位に起因する「正」の空間電荷（または、イオン化したアクセプタ準位に起因する「負」の空間電荷）、ゲート電極（金属）と接する電子供給層の表面（ならびに、表面保護膜と接する電子供給層の表面）に局在している「正」の表面電荷、ならびに、半導体層領域に存在している分極電荷と、チャネル層に蓄積されるキャリア（電子）とによって、電気的中性条件を満足している。
通常、電子供給層と、表面のゲート電極（金属）との界面に発生している「負」の分極電荷（Ｑ１）は、ゲート電極（金属）と接する電子供給層の表面（ならびに、表面保護膜と接する電子供給層の表面）に局在している「正」の表面電荷（ＱＳＳ）によって、ほぼ補償された状態となっている。すなわち、Ｑ１≒ＱＳＳとなっている。
さらには、「組成変調」バッファ層中に存在するイオン化したドナー準位に由来する「正」の空間電荷（ΣＱＳＤ2）が僅かであることを考慮すると、チャネル層と「組成変調」バッファ層との界面に発生している「負」の分極電荷（Ｑ３）、「組成変調」バッファ層の内部領域全体に、連続的に分布する「負」の分極電荷(ΣＱbuffer)、および「組成変調」バッファ層の、ＡｌＮ核生成層との界面に発生している「負」の分極電荷(Ｑ４)は、ＡｌＮ核生成層側の界面に発生している「正」の分極電荷（Ｑ５）によって、ほぼ補償された状態となっている。すなわち、（Ｑ５＋ΣＱＳＤ2）＝（Ｑ３＋ΣＱbuffer＋Ｑ４）となっている。
また、近似的には、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）は、電子供給層とチャネル層との界面に発生している「正」の分極電荷（Ｑ２）と、電子供給層内部のイオン化したドナー準位に起因する「正」の空間電荷（または、イオン化したアクセプタ準位に起因する「負」の空間電荷）（ΣＱＳＤ１）との算術和（Ｑ２＋ΣＱＳＤ１）とが等しくなっている。すなわち、（ΣＱＣ）＝（Ｑ２＋ΣＱＳＤ１）となっている。
全体的な電気的中性条件は、（Ｑ５＋ΣＱＳＤ2）＋（Ｑ２＋ΣＱＳＤ１）＝（Ｑ３＋ΣＱbuffer＋Ｑ４）＋（ΣＱＣ）となっている。例えば、バッファ層の下地層（ＡｌＮ核生成層側の界面）に発生している正の分極電荷（Ｑ５）が、何らかの原因で注入されたホットキャリヤなどの電子によって補償され、Ｑ５が減少すると、前記の電気的中性条件を維持するためには、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）が減少する。仮に、Ｑ５が完全に消失した場合には、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）は、（ΣＱＣ）＝（ΣＱＳＤ2）＋（Ｑ２＋ΣＱＳＤ１）−（Ｑ３＋ΣＱbuffer＋Ｑ４）となる。その際、「組成変調」バッファ層中に存在するイオン化したドナー準位に由来する「正」の空間電荷（ΣＱＳＤ2）が僅かであることを考慮すると、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）は、近似的に、（ΣＱＣ）≒（Ｑ２＋ΣＱＳＤ１）−（Ｑ３＋ΣＱbuffrt＋Ｑ４）の水準まで低下する。この段階でも、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）が枯渇しない十分条件は、（Ｑ２＋ΣＱＳＤ１）＞（Ｑ３＋ΣＱbuffer＋Ｑ４）と表される。すなわち、一般的な条件として、電子供給層中に発生している「正」の電荷の総和（Ｑ２＋ΣＱＳＤ１）が、「組成変調」バッファ層中、ならびに、そのチャネル層との界面に発生している「負」の電荷の総和（Ｑ３＋ΣＱbuffer＋Ｑ４）より多いことが、十分条件となっている。
本実施形態について、前記の十分条件を満足させる上では、下記の構成を採用すると好適である。
すなわち、第２のＡｌＧａＮ層（ＡｌＧａＮ電子供給層）／ＧａＮ層（ＧａＮチャネル層）／第１のＡｌＧａＮ層（「Ａｌ組成変調」ＡｌＧａＮバッファ層）／ＡｌＮ核生成層／基板の構成において、少なくとも、第１のＡｌＧａＮ層（「Ａｌ組成変調」ＡｌＧａＮバッファ層）中に連続的に分布する「負」の分極電荷の総和は、ＡｌＧａＮ電子供給層とＧａＮチャネル層との界面にある「正」の分極電荷の総和よりも少なくすることが望ましい。第１のＡｌＧａＮ層（「Ａｌ組成変調」ＡｌＧａＮバッファ層）中に連続的に分布する「負」の分極電荷は、「Ａｌ組成変調」ＡｌＧａＮバッファ層中のＡｌ組成ｘ（ｚ）の変化率：∂ｘ（ｚ）／∂ｚに依存しており、Ａｌ組成ｘ（ｚ）の変化率：｜∂ｘ（ｚ）／∂ｚ｜を過剰に大きくすることは望ましくない。上で説明したように、Ａｌ組成ｘ（ｚ）の変化率：｜∂ｘ（ｚ）／∂ｚ｜は、｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１を満たす範囲で十分であり、不必要に大きくすることは望ましくない。通常、Ａｌ組成ｘ（ｚ）の変化率：｜∂ｘ（ｚ）／∂ｚ｜は、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択することが好ましい。
前記のＡｌ組成変化率を選択すると、「Ａｌ組成変調」ＡｌＧａＮバッファ層は、その中に連続的に分布する「負」の分極電荷に起因して、ｐライクな状態となっており、「Ａｌ組成変調」ＡｌＧａＮバッファ層とＧａＮチャネル層との界面におけるＡｌ組成ｘｔを、ｘｔ＝０と設定しても、チャネル層からバッファ層への電子の注入を十分抑制できる。加えて、「Ａｌ組成変調」ＡｌＧａＮバッファ層とＧａＮチャネル層との界面に、上述するようにバンド障壁を設けるためには、この界面における「Ａｌ組成変調」ＡｌＧａＮバッファ層のＡｌ組成ｘｔは、少なくとも、０．０５以上とすることが好ましい。例えば、「Ａｌ組成変調」ＡｌＧａＮバッファ層の膜厚ｔｂｕｆｆｅｒを１μｍとする際、「Ａｌ組成変調」ＡｌＧａＮバッファ層の最上面のＡｌ組成ｘｔを、ｘｔ＝０．０５とし、Ａｌ組成ｘ（ｚ）の変化率：｜∂ｘ（ｚ）／∂ｚ｜は、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択すると、「Ａｌ組成変調」ＡｌＧａＮバッファ層の最下面のＡｌ組成ｘｂは、０．３５≧ｘｂ≧０．１０の範囲に選択することになる。
一方、ＡｌＧａＮ電子供給層は、通常、Ａｌ組成が一定なＡｌＧａＮで構成する際、そのＡｌ組成は、ＡｌＧａＮ電子供給層とＧａＮチャネル層との界面にキャリア（電子）を蓄積するために必要なバンド障壁を設けるため、かかるＡｌＧａＮ電子供給層のＡｌ組成ｘｓは、少なくも、０．１５以上の範囲、好ましくは、０．５０≧ｘｓ≧０．２０の範囲に選択することが好ましい。
仮に、「Ａｌ組成変調」ＡｌＧａＮバッファ層の膜厚ｔｂｕｆｆｅｒを１μｍとし、「Ａｌ組成変調」ＡｌＧａＮバッファ層の最上面のＡｌ組成ｘｔを、ｘｔ＝０．００とする場合であっても、Ａｌ組成ｘ（ｚ）の変化率：｜∂ｘ（ｚ）／∂ｚ｜を０．３５μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．１０μｍ−１の範囲に選択する際、「Ａｌ組成変調」ＡｌＧａＮバッファ層のＡｌ組成ｘ（ｚ）の平均値：ｘ（ｚ）ａｖ．は、ｘ（ｚ）ａｖ．≒１／２・（ｘｔ＋ｘｂ）となり、０．１７５≧ｘ（ｚ）ａｖ．≧０．０５の範囲となる。加えて、例えば、「Ａｌ組成変調」ＡｌＧａＮバッファ層の膜厚ｔｂｕｆｆｅｒを１μｍとし、「Ａｌ組成変調」ＡｌＧａＮバッファ層の最上面のＡｌ組成ｘｔを、ｘｔ＝０．０５以上、Ａｌ組成ｘ（ｚ）の変化率：｜∂ｘ（ｚ）／∂ｚ｜を０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択する際、「Ａｌ組成変調」ＡｌＧａＮバッファ層のＡｌ組成ｘ（ｚ）の平均値：ｘ（ｚ）ａｖ．は、ｘ（ｚ）ａｖ．≒１／２・（ｘｔ＋ｘｂ）となり、０．２０≧ｘ（ｚ）ａｖ．≧０．０７５の範囲となる。従って、前記の条件においては、ＡｌＧａＮ電子供給層のＡｌ組成ｘｓの平均値：ｘｓａｖ．と、「Ａｌ組成変調」ＡｌＧａＮバッファ層のＡｌ組成ｘ（ｚ）の平均値：ｘ（ｚ）ａｖ．とを比較すると、ｘｓａｖ．≧ｘ（ｚ）ａｖ．とすることが好ましい。
また、図８を参照すると、「Ａｌ組成変調」ＡｌＧａＮバッファ層において、Ａｌ組成ｘ（ｚ）の変化率：｜∂ｘ（ｚ）／∂ｚ｜を０．３５μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．１０μｍ−１の範囲に選択する際、該「Ａｌ組成変調」ＡｌＧａＮバッファ層中にされる誘起される負の分極電荷の密度、σ（Ｐ）／ｅは、１．６×１０１７ ｃｍ−３≧｜σ（Ｐ）／ｅ｜≧４×１０１６ ｃｍ−３となっている。換言するならば、アンドープのＡｌＧａＮバッファ層中の残留キャリア（電子）密度ｎが、前記の１．６×１０１７ ｃｍ−３を超えない範囲、少なくとも、１．５×１０１７ ｃｍ−３≧ｎ≧１×１０１４ ｃｍ−３の範囲、好ましくは、１×１０１７ ｃｍ−３≧ｎ≧１×１０１５ ｃｍ−３の範囲において、本発明の「Ａｌ組成変調」ＡｌＧａＮバッファ層を利用することで、連続的に誘起される「負」の分極電荷による補償の効果が発揮される。従って、「Ａｌ組成変調」ＡｌＧａＮバッファ層は、前記の残留キャリア（電子）密度ｎの範囲とすることに適するエピタキシャル成長方法、条件により成長することが好ましい。例えば、ＭＯＶＰＥ法を適用することで、Ａｌ組成０．４５以下、好ましくは、０．３５以下の範囲のＡｌＧａＮを成長すると、前記の残留キャリア（電子）密度ｎの範囲（例えば、１×１０１７ ｃｍ−３≧ｎ）とすることができる。
アンドープのＡｌＧａＮバッファ層３とＧａＮチャネル層４との界面（ｚ＝１μｍ）に存在する、前記のバンド障壁は、ＧａＮチャネル層４内へのキャリア（電子）の閉じ込め効果を増大させる機能を有し、得られるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴのピンチオフ特性を向上させる効果を示す。さらには、図２に示す構成のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴでは、活性層厚（ゲート・チャネル間距離）ａは、ゲート電極８の直下におけるＡｌＧａＮ電子供給層５の厚さとＧａＮチャネル層４の厚さの和に相当し、ゲート長Ｌｇを短縮し、ゲート長Ｌｇ対活性層厚（ゲート・チャネル間距離）ａのアスペクト比：Ｌｇ／ａが小さくなると、ショート・チャネル効果が引き起こされ易いが、ピンチオフ特性の向上に伴い、かかるショート・チャネル効果を抑制する効果も発揮される。
上述の本実施形態では、アンドープのＡｌＧａＮバッファ層３全体の膜厚を１μｍとする際、ＧａＮチャネル層４との界面（ｚ＝１μｍ）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝１μｍ）≡ｘｔは、ｘｔ＝０．０５に、ＡｌＮ核生成層２との界面（ｚ＝０）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝０μｍ）≡ｘｂは、ｘｂ＝０．３０に、それぞれ選択し、この「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３中に誘起される負の分極電荷の密度、σ（Ｐ）／ｅ≒１．１×１０１７ ｃｍ−３を得ている。「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３中に誘起される負の分極電荷の密度、σ（Ｐ）／ｅを、少なくとも、１×１０１６ ｃｍ−３以上にすれば、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３は、実効的にｐ−層と同等の機能を発揮する。図８に示す推定結果を参照すると、アンドープのＡｌＧａＮバッファ層３全体の膜厚を１μｍとする際、ＧａＮチャネル層４との界面（ｚ＝１μｍ）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝１μｍ）≡ｘｔは、ｘｔ＝０．０５とする場合、ＡｌＮ核生成層２との界面（ｚ＝０）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝０μｍ）≡ｘｂを、ｘｂ≧０．１０に選択すれば、前述の条件を満足する。すなわち、アンドープのＡｌＧａＮバッファ層３全体の膜厚を１μｍとする際、ＧａＮチャネル層４との界面（ｚ＝１μｍ）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝１μｍ）≡ｘｔは、ｘｔ＝０．０５とする場合、ＡｌＮ核生成層２との界面（ｚ＝０）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝０μｍ）≡ｘｂを、ｘｂ＝０．１〜０．２程度に選択することで、十分に効果が発揮される状態となる。
図１０は、本実施形態のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴ、すなわち、アンドープのＡｌＧａＮバッファ層３全体の膜厚を１μｍとする際、ＧａＮチャネル層４との界面（ｚ＝１μｍ）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝１μｍ）≡ｘｔは、ｘｔ＝０．０５に、ＡｌＮ核生成層２との界面（ｚ＝０）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝０μｍ）≡ｘｂは、ｘｂ＝０．３０に、それぞれ選択して、作製されるＦＥＴについて、そのゲート長Ｌｇ＝０．１５μｍとした場合のＩＶ特性を示す。図１０に示す、Ｉｄ−Ｖｄ特性の測定結果は、ゲート長Ｌｇ＝０．１５μｍと短い場合でも、良好なピンチオフ特性が達成されている。また、ギャップ間隔として８μｍ離したオーミック電極対パターンでバッファ層リーク電流を評価したところ、室内照明下１００Ｖ印加時で５×１０−１０Ａ／ｍｍと十分に低かった。
一方、図５に示す、アンドープのＧａＮバッファ層を利用する、従来構造のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴでは、図７に示すＩｄ−Ｖｄ特性を示し、ピンチオフ特性は良好ではないものであった。また、ギャップ間隔として８μｍ離したオーミック電極対パターンでバッファ層リーク電流を評価したところ、室内照明下１００Ｖ印加時で５×１０−８Ａ／ｍｍと高電圧動作への適用を考える上では、満足できるものではなかった。
このＧａＮバッファ層を利用する、従来構造のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴと比較すると、本実施形態のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴは、そのピンチオフ特性は、大幅に向上したものとなっている。同時に、バッファ耐圧も向上したものとなっている。従って、アンドープのＧａＮバッファ層を利用する、従来構造のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴと比較して、本実施形態のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴは、高電圧動作時におけるＤＣ利得、ならびにＲＦ利得について、大幅な向上が図れるものである。
なお、本実施形態では、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３は、そのＡｌ組成ｘ（ｚ）は、ＡｌＮ核生成層２との界面（ｚ＝０）からＧａＮチャネル層４との界面（ｚ＝１μｍ）に向かって、線形的に減少する設定がなされており、それを構成するＡｌｘＧａ１−ｘＮ自体の伝導帯端のエネルギーＥｃも、ＡｌＮ核生成層２との界面（ｚ＝０）からＧａＮチャネル層４との界面（ｚ＝１μｍ）に向かって、線形的に減少するものとなっている。一方、アンドープのＡｌＧａＮバッファ層３において、Ａｌ組成ｘ（ｚ）の減少率：｛∂ｘ（ｚ）／∂ｚ｝について、ＡｌＮ核生成層２との界面（ｚ＝０）からＧａＮチャネル層４との界面（ｚ＝１μｍ）に向かって、｛∂ｘ（ｚ）／∂ｚ｝が減少するように選択すると、ＡｌｘＧａ１−ｘＮ自体の伝導帯端のエネルギーＥｃ（ｘ）の変化率｛∂ＥＣ（ｘ（ｚ））／∂ｚ｝は、ＡｌＮ核生成層２との界面（ｚ＝０）からＧａＮチャネル層４との界面（ｚ＝１μｍ）に向かって、減少するものとなる（つまり、分極効果を無視した場合の伝導帯端レベルを表す曲線Ｆ（ｚ）＝∂ＥＣ（ｘ（ｚ））／∂ｚが上に凸の形状となる）。その際には、分極電荷の作用に、ＡｌｘＧａ１−ｘＮ自体の伝導帯端のエネルギーＥＣ（ｘ）の変化率｛∂ＥＣ（ｘ（ｚ））／∂ｚ｝の減少の効果も加わり、ＧａＮチャネル層４との界面（ｚ＝１μｍ）近傍では、アンドープのＡｌＧａＮバッファ層３の伝導帯端のエネルギー位置の傾斜はより大きなものとなる。従って、ＧａＮチャネル層４から、アンドープのＡｌＧａＮバッファ層３中への電子注入を抑制する効果は、さらに増される。
また、本実施形態では、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３を用い、その残留キャリアは電子である条件を採用しているが、仮に、エピタキシャル成長方法、あるいは、成長条件を変更して、アンドープのＡｌＧａＮバッファ層３自体を、その残留キャリアが正孔となる条件を選択すると、元々、アンドープのＡｌＧａＮバッファ層３自体は、ｐ−層となり、伝導帯端の傾斜は、さらに、上に凸の形状を示すものとなる。あるいは、アンドープのＡｌＧａＮバッファ層に代えて、意図的に、アクセプタを低濃度ドープし、ｐ−型のＡｌＧａＮバッファ層を用いると、伝導帯端の傾斜は、さらに、上に凸の形状を示すものとなる。
以上に説明する、ＧａＮチャネル層／「Ａｌ組成変調」ＡｌＧａＮバッファ層の系と同様に、より一般化したＩｎｙＧａ１−ｙＮチャネル層／Ｉｎｙ（ＡｌｘＧａ１−ｘ）１−ｙＮバッファ層の系においても、Ｉｎ組成ｙを一定とし、基板面側からチャネル層との界面に向かって、Ａｌ組成（ｘ（１−ｙ））を減少させる「Ａｌ組成変調」を施すと、Ｉｎｙ（ＡｌｘＧａ１−ｘ）１−ｙＮバッファ層中に連続的に分布する「負」の分極電荷を生成させることができる。その際、Ａｌ組成（ｘ（１−ｙ））の変化率を上述の形態に相当する範囲に選択すると、Ｉｎｙ（ＡｌｘＧａ１−ｘ）１−ｙＮバッファ層中に存在している、ｎ型残留キャリアを、生成する「負」の分極電荷によって、補償することが可能となる。
加えて、ＧａＮチャネル層／Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮバッファ層の系において、Ａｌ組成ｘを一定とし、基板面側からチャネル層との界面に向かって、Ｉｎ組成（（１−ｘ）ｙ）を増加させる「Ｉｎ組成変調」を施すと、Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮバッファ層中に連続的に分布する「負」の分極電荷を生成させることができる。例えば、Ａｌ組成ｘをｘ＝０．３と一定にし、アンドープのＡｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮバッファ層全体の膜厚を１μｍとする際、核生成層との界面（ｚ＝０）において、Ｉｎ組成［（１−ｘ）ｙ］（ｚ＝０μｍ）を［（１−ｘ）ｙ］＝０とし、ＧａＮチャネル層との界面（ｚ＝１μｍ）において、Ｉｎ組成［（１−ｘ）ｙ］（ｚ＝１μｍ）は、［（１−ｘ）ｙ］＝０．０６６とし、線形的にＩｎ組成が増加する「Ｉｎ組成変調」とする。その際、Ａｌ０．３Ｉｎ０．０６６Ｇａ０．６３４Ｎの格子定数は、ＧａＮの格子定数とほぼ一致し、また、「Ｉｎ組成変調」Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮバッファ層中に、電荷密度７．１８×１０１６（ｃｍ−３）で連続的に分布する「負」の分極電荷が生成される。従って、該「Ｉｎ組成変調」Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮバッファ層中の、１０１５ ｃｍ−３のオーダーの推定される残留キャリア濃度ｎを補償することが可能である。
加えて、ＧａＮチャネル層／Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮバッファ層の界面では、伝導帯エネルギーの不連続ΔＥＣは、ΔＥＣ＝４２４ｍｅＶとなっており、この値に相当するバリア（段差）が形成されている。
さらには、ＩｎｙｃＧａ１−ｙｃＮチャネル層／Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮバッファ層の系において、バッファ層のＩｎ組成ｙｂｕｆ、Ａｌ組成［ｘｂｕｆ（１−ｙｂｕｆ）］を同時に変化させ、基板面側からチャネル層との界面に向かって、Ａｌ組成［ｘｂｕｆ（１−ｙｂｕｆ）］は徐々に減少し、Ｉｎ組成は徐々に増加している「（Ａｌ組成、Ｉｎ組成）変調」を利用して、バッファ層中に、連続的に分布する「負」の分極電荷を生成させることも可能である。すなわち、基板側からチャネル層との界面に向かう方向に、Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮの４元系混晶の格子定数ａ（Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮ）は徐々に増加し、一方、伝導帯端エネルギーＥＣは徐々に減少するように、「（Ａｌ組成、Ｉｎ組成）変調」を行って、自発分極及びピエゾ分極の変化に由来する、連続的に分布する「負」の分極電荷を生成し、該バッファ層中の、１０１５ ｃｍ−３のオーダーの推定される残留キャリア濃度ｎを補償することが可能である。勿論、ＩｎｙｃＧａ１−ｙｃＮチャネル層との界面において、Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮの４元系混晶の格子定数ａ（Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮ）は、該チャネル層のＩｎｙｃＧａ１−ｙｃＮ三元系混晶の格子定数ａ（ＩｎｙｃＧａ１−ｙｃＮ）と、ほぼ等しいか、極く僅かに小さな状態とされる。加えて、ＩｎｙｃＧａ１−ｙｃＮチャネル層との界面において、Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮの４元系混晶のＥＣ（Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮ）は、該チャネル層のＩｎｙｃＧａ１−ｙｃＮ三元系混晶のＥＣ（ＩｎｙｃＧａ１−ｙｃＮ）は、等しいか、好ましくは、両者間の伝導帯端のエネルギー不連続ΔＥＣを、少なくとも、ΔＥＣ＝２００ｍｅＶ以上とし、この値に相当するバリア（段差）が形成されている状態とできる。
なお、本実施形態において説明した、「Ａｌ組成変調」Ｉｎｙ（ＡｌｘＧａ１−ｘ）１−ｙＮバッファ層を採用している、ＡｌＧａＮ電子供給層／ＩｎｙＧａ１−ｙＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙ≧０である）、「Ｉｎ組成変調」Ｉｎｙ（ＡｌｘＧａ１−ｘ）１−ｙＮバッファ層を採用している、ＡｌＧａＮ電子供給層／ＩｎｙＧａ１−ｙＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙ≧０である）、あるいは、「（Ａｌ組成、Ｉｎ組成）変調」Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮバッファ層を採用している、ＡｌＧａＮ電子供給層／ＩｎｙｃＧａ１−ｙｃＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙｃ≧０である）のいずれかを選択する際にも、ＡｌＧａＮ電子供給層／ＩｎＧａＮチャネル層に関しては、上の実施形態１で述べた、「Ａｌ組成変調」ＡｌＧａＮ層（バッファ層）を採用している、ＡｌＧａＮ電子供給層／ＧａＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成を選択する際に利用される「種々の条件」が、全く同様に適用可能である。
（実施形態３）
本実施形態３は、上記の実施形態２において例示した、第２のＡｌＧａＮ層／ＧａＮ層／第１のＡｌＧａＮ層／ＡｌＮ核生成層／基板の構成に対して、ＧａＮ層／第１のＡｌＧａＮ層の界面に、極薄い膜厚を有するＩｎＡｌＧａＮ層を付加し、ＧａＮ層から第１のＡｌＧａＮ層へのキャリアの流入を抑制する「障壁層」として利用する多層エピタキシャル膜形態である。図１１に、前記の第２のＡｌＧａＮ層／ＧａＮ層／ＩｎＡｌＧａＮ層／第１のＡｌＧａＮ層／ＡｌＮ核生成層／基板の構成を示し、さらに、図１２にそれを利用して作製した、III族窒化物半導体ヘテロ接合ＦＥＴの断面構造を模式的に示す。
第２のＡｌＧａＮ層／ＧａＮ層／ＩｎＡｌＧａＮ層／第１のＡｌＧａＮ層／ＡｌＮ核生成層／基板の構成を有する多層エピタキシャル層は、基板１として、ＳｉＣのＣ面（（０００１）面）を用い、その表面に、ＭＯＣＶＤ成長方法により、各層をＣ面（（０００１）面）成長させることで作製されている。例えば、基板１として用いる、ＳｉＣのＣ面上に、先ず、膜厚２００ｎｍのアンドープのＡｌＮ層が、低温成長条件で形成される。この低温成長、アンドープＡｌＮ膜からなるＡｌＮ核生成層２自体は、絶縁性の核生成層（ｎｕｃｌｅａｔｉｏｎ ｌａｙｅｒ）として機能する。次いで、ＡｌＮ核生成層２上に、膜厚１μｍ（１０００ｎｍ）のアンドープのＡｌＧａＮバッファ層３、膜厚３ｎｍのアンドープのＩｎＡｌＧａＮチャネル裏障壁層１０、膜厚１０ｎｍのアンドープのＧａＮチャネル層４、膜厚４５ｎｍのアンドープのＡｌＧａＮ電子供給層５が、通常の高温成長条件で、順次、エピタキシャル成長されている構成とする。
この実施形態３においても、アンドープのＡｌＧａＮバッファ層３は、ＡｌＮ核生成層２との界面から、アンドープのＧａＮチャネル層４との界面へ向かって、すなわち、膜厚方向（Ｚ軸方向）に向かって、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ）が、単調に減少するように選択されている。本実施形態３では、ＩｎＡｌＧａＮチャネル裏障壁層１０との界面（ｚ＝１μｍ）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝１μｍ）≡ｘｔは、ｘｔ＝０．０５に、ＡｌＮ核生成層２との界面（ｚ＝０）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝０μｍ）≡ｘｂは、ｘｂ＝０．３０に、それぞれ選択している。また、アンドープのＡｌＧａＮ電子供給層５には、Ａｌ組成ｘは、一定とし、ｘ＝０．２のＡｌ０．２Ｇａ０．８Ｎが選択されている。
一方、アンドープのＩｎＡｌＧａＮチャネル裏障壁層１０は、アンドープのＧａＮチャネル層４と、アンドープのＡｌＧａＮバッファ層３との間に、バリア（障壁）を形成するため、該ＩｎＡｌＧａＮとＧａＮとの伝導帯端のエネルギー差；ΔＥＣ（ＩｎＡｌＧａＮ／ＧａＮ）、また、ＡｌＧａＮバッファ層３の最表面側のＡｌｘＧａ１−ｘＮ（ｘ＝ｘｔ）、すなわち、Ａｌ０．０５Ｇａ０．９５Ｎと該ＩｎＡｌＧａＮとの伝導帯端のエネルギー差；ΔＥＣ（ＩｎＡｌＧａＮ／Ａｌ０．０５Ｇａ０．９５Ｎ）は、少なくとも、ΔＥＣ（ＩｎＡｌＧａＮ／ＧａＮ）＞ΔＥＣ（ＩｎＡｌＧａＮ／Ａｌ０．０５Ｇａ０．９５Ｎ）＞０を満足するように、選択する。その際、Ａｌ０．０５Ｇａ０．９５ＮとＧａＮとの伝導帯端のエネルギー差；ΔＥＣ（Ａｌ０．０５Ｇａ０．９５Ｎ／ＧａＮ）を基準として、少なくとも、
ΔＥＣ（ＩｎＡｌＧａＮ／ＧａＮ）＞ΔＥＣ（Ａｌ０．０５Ｇａ０．９５Ｎ／ＧａＮ）
の関係を満たすように、選択される結果、アンドープのＧａＮチャネル層４からアンドープのＡｌＧａＮバッファ層３への電子注入に対して、かかるＩｎＡｌＧａＮチャネル裏障壁層１０を付加することで、その抑制効果の向上がなされる。
加えて、このＩｎＡｌＧａＮチャネル裏障壁層１０を構成するＩｎＡｌＧａＮの格子定数ａ（ＩｎＡｌＧａＮ）は、ＧａＮの格子定数ａ（ＧａＮ）、Ａｌ０．０５Ｇａ０．９５Ｎの格子定数ａ（Ａｌ０．０５Ｇａ０．９５Ｎ）に対して、
ａ（ＧａＮ）≧ａ（ＩｎＡｌＧａＮ）≧ａ（Ａｌ０．０５Ｇａ０．９５Ｎ）
の関係を満足するように、該ＩｎＡｌＧａＮの組成を選択することが望ましい。
図１２に示す構成の本実施形態のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴにおいても、アンドープのＡｌＧａＮ電子供給層５の表面に、オーム性接触がとられたソース電極６及びドレイン電極７が設けられ、その間に、ゲート電極８が形成されている。また、ソース電極６とゲート電極８との間、およびゲート電極８とドレイン電極７との間のＡｌＧａＮ電子供給層５の表面は、ＳｉＮによる誘電体膜９で被覆し、表面保護を行っている。なお、図１には、明示されていないが、ソース電極６とゲート電極８との間隔に対して、ゲート電極８とドレイン電極７との間隔が広くなるように、ゲート電極８の位置が選択されている。
具体的には、ソース電極６とドレイン電極７との間のＡｌＧａＮ電子供給層５の表面を被覆するＳｉＮ膜を予め形成し、このＳｉＮ膜上の所定位置にゲート電極８形成用の開口部を形成する。その開口部に露出するＡｌＧａＮ電子供給層５の表面を、エッチングして、浅いリセス部を形成する。この浅いリセス部にゲート電極８を作製し、リセス型ゲートを有する構成が採用されている。
図１２に示す、本実施形態のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴの作製プロセスを簡単に説明する。一連のエピタキシャル成長を終えた後、各ＦＥＴ間の素子間分離を図るため、各素子の周囲に、マスク・エッチング法を利用し、ＧａＮチャネル層４に達するメサエッチングを施す。すなわち、かかる領域では、アンドープのＡｌＧａＮ電子供給層５がエッチング除去され、素子間分離メサが形成される。次いで、例えば、Ｔｉ／Ａｕなどの金属を蒸着し、ＡｌＧａＮ電子供給層５の表面上に設ける、ソース電極６及びドレイン電極７の形状に合わせて、フォトレジスト・マスクを用いるリフト・オフ法を利用して、所定の形状にパターニングする。この所定形状にパターニングされた、Ｔｉ／Ａｕ（厚さ１０ｎｍ／２００ｎｍ）などの金属層を、８００℃、１〜３分間、不活性気体の気流中でアニール処理し、オーミック接触をとる。
続いて、全面を覆うように、プラズマＣＶＤ法などの気相堆積法を適用して、例えば、膜厚８０ｎｍのＳｉＮ膜を形成する。レジスト・マスクを利用して、選択エッチングを施し、ソース電極６とドレイン電極７との間のＡｌＧａＮ電子供給層５の表面を被覆するＳｉＮ膜上に、所定位置にゲート電極８形成用の開口部を形成する。なお、前記開口部の形成に用いる、レジスト・マスクを形成する際、目標の幅０．１５μｍを達成するため、電子線露光法を採用している。
その開口部に露出するＡｌＧａＮ電子供給層５の表面を、僅かにエッチングして、浅いリセス部を形成する。なお、本実施形態では、このリセス深さｄは、２５ｎｍに選択している。従って、該リセス部の直下においては、エッチング後、ＡｌＧａＮ電子供給層５の厚さは、２０ｎｍとなっている。
次いで、前記開口部下、リセス形成されたＡｌＧａＮ電子供給層５表面に、レジスト・マスクを利用して、Ｎｉ／Ａｕ（厚さ１０ｎｍ／２００ｎｍ）などのゲート金属を蒸着、リフト・オフして、所定の形状にパターニングする。その際、パターニングされた、ゲート電極９は、一部、開口部（リセス部）に隣接するＳｉＮ膜表面を覆う、Ｔ字形状の断面形状のゲート電極としている。このＴ字形状の上面形状、サイズは、開口部（リセス部）に対して、位置合わせの寸法精度１０ｎｍであり、リフト・オフに利用するレジスト・マスクの露光には、電子線露光法を採用している。
ゲート電極８の形成が終了した時点で、ソース電極６とゲート電極８との間、およびゲート電極８とドレイン電極７との間のＡｌＧａＮ電子供給層５の表面は、ＳｉＮ膜で被覆された状態となり、この残されたＳｉＮ膜が、誘電体膜９として、そのまま利用される。
作製されるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴは、ＡｌＧａＮ電子供給層５とＧａＮチャネル層４の界面に生成される二次元電子ガスを利用する、所謂、ＨＥＭＴ型のＦＥＴとなっている。そのゲート長Ｌｇは、前記開口部下のリセス部の幅０．１５μｍに相当している。ゲート長Ｌｇ対活性層厚（ゲート・チャネル間距離）ａのアスペクト比：Ｌｇ／ａは、活性層厚ａは、該リセス部の直下、エッチング後に残るＡｌＧａＮ電子供給層５の厚さとチャネル層の厚さとの和、３０ｎｍに相当するため、Ｌｇ／ａ≒１５０／３０＝５となる。
一方、上記の「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３を構成するＡｌｘＧａ１−ｘＮ（０．３０≧ｘ≧０．０５）は、仮に、対応する均一なＡｌ組成を有するアンドープのＡｌｘＧａ１−ｘＮ層を作製した場合、残留キャリアは、電子であり、その残留キャリア濃度ｎは、成長条件、Ａｌ組成に依存して、ある程度バラツキを示すものの、一般に、１０１４〜１０１５ ｃｍ−３のオーダーとなる。一方、本実施形態３においては、アンドープのＡｌＧａＮバッファ層３を構成するＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ）は、ＡｌＮ核生成層２との界面（ｚ＝０）からＩｎＡｌＧａＮチャネル裏障壁層１０との界面（ｚ＝１μｍ）に向かって、線形的に減少する設定がなされている。すなわち、ＡｌＧａＮバッファ層３全体の膜厚ｔｂｕｆｆｅｒ＝１μｍであり、その厚さ方向（Ｚ軸方向）に、厚さ（ｚ／μｍ）の関数として、Ａｌ組成ｘ（ｚ）は、下記のように示される。
ｘ（ｚ）＝ｘｔ・ｚ＋ｘｂ・（１−ｚ）
＝０．０５ｚ＋０．３０（１−ｚ）
上記の多層エピタキシャル膜の構成において、この線形的な「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３中に発生する分極電荷密度；σ（Ｐ）／ｅ ｃｍ−３（但し、ｅは、電子の電荷量（単位電荷）を表す）は、図８に示す見積もり結果を参照すると、σ（Ｐ）／ｅ≒１．１×１０１７ ｃｍ−３程度の負の分極電荷である。すなわち、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３中に誘起される負の分極電荷の密度、σ（Ｐ）／ｅ≒１．１×１０１７ ｃｍ−３は、１０１４〜１０１５ ｃｍ−３のオーダーの推定される残留キャリア濃度ｎを超えている。従って、前記残留キャリア（電子）密度ｎに相当する、アンドープのＡｌＧａＮバッファ層３中に存在している、イオン化した不純物準位（あるいは、意図的にドープされた濃度の比較的低いドナー準位）に起因する正の空間電荷を、この誘起される負の分極電荷は、完全に補償することが可能である。結果的に、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３中には、なお、残る負の分極電荷によって、１０１６ ｃｍ−３オーダーの負の空間電荷が存在する状態となる。実効的には、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３は、１０１６ ｃｍ−３オーダーの負の空間電荷が存在する、ｐ−層と同等の機能を発揮する。
図１３に、上記のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴの、ゲート電極９の直下の、多層エピタキシャル膜のバンド・ダイアグラムを模式的に示す。「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３は、実効的に１０１６ ｃｍ−３オーダーの負の空間電荷が存在する、ｐ−層と同等の機能を発揮する結果、この領域の伝導帯端のエネルギー位置は、ＡｌＮ核生成層２との界面（ｚ＝０）からＩｎＡｌＧａＮチャネル裏障壁層１０との界面（ｚ＝１μｍ）に向かって、上に凸の形状を保ちつつ、低下している。加えて、アンドープのＡｌＧａＮバッファ層３とＧａＮチャネル層４との間には、極薄い膜厚のＩｎＡｌＧａＮチャネル裏障壁層１０が存在しており、ＧａＮチャネル層４からアンドープのＡｌＧａＮバッファ層３への電子注入に対しては、該ＩｎＡｌＧａＮとＧａＮとの伝導帯端のエネルギー差；ΔＥＣ（ＩｎＡｌＧａＮ／ＧａＮ）に相当するバリア（段差）が形成されている。前記実施形態２においては、ＧａＮチャネル層４からアンドープのＡｌＧａＮバッファ層３への電子注入に対しては、Ａｌ０。０５Ｇａ０．９５ＮとＧａＮとの伝導帯端のエネルギー差；ΔＥＣ（Ａｌ０．０５Ｇａ０．９５Ｎ／ＧａＮ）に相当するバリア（段差）であり、ΔＥＣ（ＩｎＡｌＧａＮ／ＧａＮ）＞ΔＥＣ（Ａｌ０．０５Ｇａ０．９５Ｎ／ＧａＮ）であるため、ＩｎＡｌＧａＮチャネル裏障壁層１０を越え、ＧａＮチャネル層４からアンドープのＡｌＧａＮバッファ層３への電子注入は、より抑制されたものとなる。
実施形態２のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴと比較して、アンドープのＡｌＧａＮバッファ層３とＧａＮチャネル層４との間に存在する、極薄い膜厚のＩｎＡｌＧａＮチャネル裏障壁層１０により形成される、前記のバンド障壁は、ＧａＮチャネル層４内へのキャリア（電子）の閉じ込め効果をより増大させる機能を有し、得られるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴのピンチオフ特性をさらに向上させる効果を示す。さらには、図１１に示す構成のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴでは、活性層厚（ゲート・チャネル間距離）ａは、ゲート電極８の直下におけるＡｌＧａＮ電子供給層５の厚さとチャネル層の厚さの和に相当し、ゲート長Ｌｇを短縮し、ゲート長Ｌｇ対活性層厚（ゲート・チャネル間距離）ａのアスペクト比：Ｌｇ／ａが小さくなると、ショート・チャネル効果が引き起こされ易いが、ピンチオフ特性の向上に伴い、かかるショート・チャネル効果を抑制する効果も発揮される。
従って、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層を利用する、実施形態２のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴと比較して、本実施形態のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴは、ピンチオフ特性の向上、ショート・チャネル効果を抑制する効果はさらに優れており、高電圧動作時におけるＤＣ利得、ならびにＲＦ利得について、より顕著な向上が図れるものである。
なお、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層の利用に起因する効果は、本実施形態３のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴと、前述する実施形態２のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴとでは、本質的に同等である。従って、前述する実施形態２のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴに対して、既に説明した、種々の許容される構成の変更は、本実施形態３のＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴにおいても、利用可能であり、その効果も同等なものとなる。
すなわち、上述の本実施形態では、アンドープのＡｌＧａＮバッファ層３全体の膜厚を１μｍとする際、ＩｎＡｌＧａＮチャネル裏障壁層１０との界面（ｚ＝１μｍ）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝１μｍ）≡ｘｔは、ｘｔ＝０．０５に、ＡｌＮ核生成層２との界面（ｚ＝０）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝０μｍ）≡ｘｂは、ｘｂ＝０．３０に、それぞれ選択し、この「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３中に誘起される負の分極電荷の密度、σ（Ｐ）／ｅ≒１．１×１０１７ ｃｍ−３を得ている。「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３中に誘起される負の分極電荷の密度、σ（Ｐ）／ｅを、少なくとも、１×１０１６ ｃｍ−３以上にすれば、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３は、実効的にｐ−層と同等の機能を発揮する。図８に示す推定結果を参照すると、アンドープのＡｌＧａＮバッファ層３全体の膜厚を１μｍとする際、ＩｎＡｌＧａＮチャネル裏障壁層１０との界面（ｚ＝１μｍ）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝１μｍ）≡ｘｔは、ｘｔ＝０．０５とする場合、ＡｌＮ核生成層２との界面（ｚ＝０）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝０μｍ）≡ｘｂを、ｘｂ≧０．１０に選択すれば、前述の条件を満足する。すなわち、アンドープのＡｌＧａＮバッファ層３全体の膜厚を１μｍとする際、ＩｎＡｌＧａＮチャネル裏障壁層１０との界面（ｚ＝１μｍ）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝１μｍ）≡ｘｔは、ｘｔ＝０．０５とする場合、ＡｌＮ核生成層２との界面（ｚ＝０）において、ＡｌｘＧａ１−ｘＮのＡｌ組成ｘ（ｚ＝０μｍ）≡ｘｂを、ｘｂ＝０．１〜０．２程度に選択することで、十分に効果が発揮される状態となる。
また、本実施形態では、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３は、そのＡｌ組成ｘ（ｚ）は、ＡｌＮ核生成層２との界面（ｚ＝０）からＩｎＡｌＧａＮチャネル裏障壁層１０との界面（ｚ＝１μｍ）に向かって、線形的に減少する設定がなされており、それを構成するＡｌｘＧａ１−ｘＮ自体の伝導帯端のエネルギーＥｃも、ＡｌＮ核生成層２との界面（ｚ＝０）からＩｎＡｌＧａＮチャネル裏障壁層１０との界面（ｚ＝１μｍ）に向かって、線形的に減少するものとなっている。一方、アンドープのＡｌＧａＮバッファ層３において、Ａｌ組成ｘ（ｚ）の減少率：｛∂ｘ（ｚ）／∂ｚ｝について、ＡｌＮ核生成層２との界面（ｚ＝０）からＩｎＡｌＧａＮチャネル裏障壁層１０との界面（ｚ＝１μｍ）に向かって、｛∂ｘ（ｚ）／∂ｚ｝が減少するように選択すると、ＡｌｘＧａ１−ｘＮ自体の伝導帯端のエネルギーＥＣ（ｘ）の減少率｛∂ＥＣ（ｘ（ｚ））／∂ｚ｝は、ＡｌＮ核生成層２との界面（ｚ＝０）からＩｎＡｌＧａＮチャネル裏障壁層１０との界面（ｚ＝１μｍ）に向かって、減少するものとなる。その際には、分極電荷の作用に、ＡｌｘＧａ１−ｘＮ自体の伝導帯端のエネルギーＥＣ（ｘ）の減少率｛∂ＥＣ（ｘ（ｚ））／∂ｚ｝の減少の効果も加わり、ＩｎＡｌＧａＮチャネル裏障壁層１０との界面（ｚ＝１μｍ）近傍では、アンドープのＡｌＧａＮバッファ層３の伝導帯端のエネルギー位置の傾斜はより大きなものとなる。従って、ＧａＮチャネル層４から、アンドープのＡｌＧａＮバッファ層３中への電子注入を抑制する効果は、さらに増される。
また、本実施形態では、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３を用い、その残留キャリアは電子である条件を採用しているが、仮に、エピタキシャル成長方法、あるいは、成長条件を変更して、アンドープのＡｌＧａＮバッファ層３自体を、その残留キャリアが正孔となる条件を選択すると、元々、アンドープのＡｌＧａＮバッファ層３自体は、ｐ−層となり、伝導帯端の傾斜は、さらに、上に凸の形状を示すものとなる。あるいは、アンドープのＡｌＧａＮバッファ層に代えて、意図的に、アクセプタを低濃度ドープし、ｐ−型のＡｌＧａＮバッファ層を用いると、伝導帯端の傾斜は、さらに、上に凸の形状を示すものとなる。
なお、アンドープのＡｌＧａＮバッファ層３とＧａＮチャネル層４との間に、極薄い膜厚のＩｎＡｌＧａＮチャネル裏障壁層１０が存在しており、その二つの界面では、Ａｌ組成ｘ＝０．０５のＡｌｘＧａ１−ｘＮとＩｎＡｌＧａＮとの間における分極Ｐの差違、ならびに、ＩｎＡｌＧａＮとＧａＮとの間における分極Ｐの差違に起因する分極電荷が、それぞれシート状に発生する。なお、この近接する二つの界面においてシート状に発生する、分極電荷を合計すると、
｛Ｐ（Ａｌ０．０５Ｇａ０．９５Ｎ）−Ｐ（ＩｎＡｌＧａＮ）｝＋｛Ｐ（ＩｎＡｌＧａＮ）−Ｐ（ＧａＮ）｝＝｛Ｐ（Ａｌ０．０５Ｇａ０．９５Ｎ）−Ｐ（ＧａＮ）｝
となり、実質的に、アンドープのＡｌＧａＮバッファ層３とＧａＮチャネル層４との間の界面領域に、負の分極電荷が、シート電荷密度で、最大、２×１０１２（／ｃｍ２）程度が発生すると推定される。すなわち、上述する実施形態２において、アンドープのＡｌＧａＮバッファ層３とＧａＮチャネル層４との界面に、負の分極電荷が、シート電荷密度で、最大、２×１０１２（／ｃｍ２）程度が発生する状況と、実質的に同じ状態であると推定される。
その程度では、界面近傍のバンド形状、および、ＧａＮチャネル層に蓄えられる、チャネル・キャリア濃度に及ぼす影響は大きくはない。なぜなら、通常のＡｌＧａＮ／ＧａＮヘテロ接合ＦＥＴ（Ａｌ組成０．２など）においてＡｌＧａＮ／ＧａＮヘテロ接合に誘起される２次元電子ガスによるキャリアは、シート電荷濃度で１０１３（／ｃｍ２）台もあり、約１桁大きいからである。
更に、本実施形態でも、ＧａＮチャネル層４の膜厚は、１０ｎｍに選択されており、かかるアンドープのＡｌＧａＮバッファ層３とＧａＮチャネル層４との界面（ｚ＝１μｍ）に誘起される負の分極電荷が、ＡｌＧａＮ電子供給層５とＧａＮチャネル層４の界面に生成される二次元電子ガスの総量を減少させる効果は、限定されたものとなる。
さらには、本実施形態のＨＥＭＴ構造でも、上記実施形態２に記載するＨＥＭＴ構造と同様に、ＧａＮチャネル層に蓄積されるキャリア（電子）が枯渇しないための十分条件、従って、ＨＥＭＴへ応用する上での「好適な条件」は、下記するものとなっている。
すなわち、本実施形態にかかる電界効果トランジスタにおいても、ディプリーション・モード(ノーマリー・オン状態)で動作させる構成を選択する際、基板自体は、分極効果を示さない材料であり、ゲート電極と、基板がいずれも接地されている状態では、半導体層領域に存在している分極電荷は、
通常、組成が一定の電子供給層と、表面のゲート電極（金属）との界面に、「負」の分極電荷（Ｑ１）、
通常、組成が一定の電子供給層と、チャネル層との界面に、「正」の分極電荷（Ｑ２）、
また、電子供給層の組成が一定でない場合に、その局所的な組成変化率に応じて、電子供給層中に分布する「正」または「負」の分極電荷（ΣＱｓｕｐｐｌｉｅｒ）、
チャネル層と、ＩｎＡｌＧａＮチャネル裏障壁層を介して接する「組成変調」バッファ層との界面に、「負」の分極電荷（Ｑ３’）、
「組成変調」バッファ層の内部領域全体に、連続的に分布する「負」の分極電荷(ΣＱbuffer)、
「組成変調」バッファ層の、ＡｌＮ核生成層との界面に、「負」の分極電荷(Ｑ４)、
ＡｌＮ核生成層の、基板表面との界面に、「正」の分極電荷（Ｑ５）、
がそれぞれ分布した状態となっている。
一方、電子供給層自体は、空乏化しており、この電子供給層の内部は、イオン化したドナー準位に起因する「正」の空間電荷（ΣＱＳＤ１）が存在している。加えて、「組成変調」バッファ層中に含まれている浅いドナー準位もイオン化しており、「組成変調」バッファ層の内部は、イオン化したドナー準位に由来する「正」の空間電荷(ΣＱＳＤ2)も存在している。
加えて、電子供給層の表面は、ゲート電極（金属）、ならびに、ゲート電極（金属）の両側には、表面保護膜として、誘電体膜により覆われている。多くの場合、ゲート電極（金属）と接する電子供給層の表面、ならびに、表面保護膜と接する電子供給層の表面には、比較的に深い表面準位（深いドナー準位）が存在しており、これら深い表面準位（深いドナー準位）もイオン化している。その結果、ゲート電極（金属）と接する電子供給層の表面、ならびに、表面保護膜と接する電子供給層の表面には、イオン化した深い表面準位（深いドナー準位）に由来する「正」の表面電荷（ＱＳＳ）が存在している。
これらの不動化されている、イオン化したドナー準位に起因する「正」の空間電荷（または、イオン化したアクセプタ準位に起因する「負」の空間電荷）、ゲート電極（金属）と接する電子供給層の表面（ならびに、表面保護膜と接する電子供給層の表面）に局在している「正」の表面電荷、ならびに、半導体層領域に存在している分極電荷と、チャネル層に蓄積されるキャリア（電子）とによって、電気的中性条件を満足している。
通常、電子供給層と、表面のゲート電極（金属）との界面に発生している「負」の分極電荷（Ｑ１）は、ゲート電極（金属）と接する電子供給層の表面（ならびに、表面保護膜と接する電子供給層の表面）に局在している「正」の表面電荷（ＱＳＳ）によって、ほぼ補償された状態となっている。すなわち、Ｑ１≒ＱＳＳとなっている。
さらには、「組成変調」バッファ層中に存在するイオン化したドナー準位に由来する「正」の空間電荷（ΣＱＳＤ2）が僅かであることを考慮すると、チャネル層とＩｎＡｌＧａＮチャネル裏障壁層を介して接する「組成変調」バッファ層との界面に発生している「負」の分極電荷（Ｑ３’）、「組成変調」バッファ層の内部領域全体に、連続的に分布する「負」の分極電荷(ΣＱbuffer)、および「組成変調」バッファ層の、ＡｌＮ核生成層との界面に発生している「負」の分極電荷(Ｑ４)は、ＡｌＮ核生成層側の界面に発生している「正」の分極電荷（Ｑ５）によって、ほぼ補償された状態となっている。すなわち、（Ｑ５＋ΣＱＳＤ2）＝（Ｑ３’＋ΣＱbuffer＋Ｑ４）となっている。
また、近似的には、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）は、電子供給層とチャネル層との界面に発生している「正」の分極電荷（Ｑ２）と、電子供給層内部のイオン化したドナー準位に起因する「正」の空間電荷（または、イオン化したアクセプタ準位に起因する「負」の空間電荷）（ΣＱＳＤ１）との算術和（Ｑ２＋ΣＱＳＤ１）とが等しくなっている。すなわち、（ΣＱＣ）＝（Ｑ２＋ΣＱＳＤ１）となっている。
全体的な電気的中性条件は、（Ｑ５＋ΣＱＳＤ2）＋（Ｑ２＋ΣＱＳＤ１）＝（Ｑ３’＋ΣＱbuffer＋Ｑ４）＋（ΣＱＣ）となっている。例えば、バッファ層の下地層（ＡｌＮ核生成層側の界面）に発生している正の分極電荷（Ｑ５）が、何らかの原因で注入されたホットキャリヤなどの電子によって補償され、Ｑ５が減少すると、前記の電気的中性条件を維持するためには、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）が減少する。仮に、Ｑ５が完全に消失した場合には、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）は、（ΣＱＣ）＝（ΣＱＳＤ2）＋（Ｑ２＋ΣＱＳＤ１）−（Ｑ３’＋ΣＱbuffer＋Ｑ４）となる。その際、「組成変調」バッファ層中に存在するイオン化したドナー準位に由来する「正」の空間電荷（ΣＱＳＤ2）が僅かであることを考慮すると、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）は、近似的に、（ΣＱＣ）≒（Ｑ２＋ΣＱＳＤ１）−（Ｑ３’＋ΣＱbuffer＋Ｑ４）の水準まで低下する。この段階でも、チャネル層に蓄積されるキャリア（電子）の総量（ΣＱＣ）が枯渇しない十分条件は、（Ｑ２＋ΣＱＳＤ１）＞（Ｑ３’＋ΣＱbuffer＋Ｑ４）と表される。すなわち、一般的な条件として、電子供給層中に発生している「正」の電荷の総和（Ｑ２＋ΣＱＳＤ１）が、「組成変調」バッファ層中、ならびに、そのチャネル層との界面に発生している「負」の電荷の総和（Ｑ３’＋ΣＱbuffer＋Ｑ４）より多いことが、十分条件となっている。
従って、第２のＡｌＧａＮ層（ＡｌＧａＮ電子供給層）／ＧａＮ層（ＧａＮチャネル層）／ＩｎＡｌＧａＮ層／第１のＡｌＧａＮ層（「Ａｌ組成変調」ＡｌＧａＮバッファ層）／ＡｌＮ核生成層／基板の構成において、少なくとも、第１のＡｌＧａＮ層（「Ａｌ組成変調」ＡｌＧａＮバッファ層）中に連続的に分布する「負」の分極電荷の総和は、ＡｌＧａＮ電子供給層とＧａＮチャネル層との界面にある「正」の分極電荷の総和よりも少なくすることが望ましい。第１のＡｌＧａＮ層（「Ａｌ組成変調」ＡｌＧａＮバッファ層）中に連続的に分布する「負」の分極電荷は、「Ａｌ組成変調」ＡｌＧａＮバッファ層中のＡｌ組成ｘ（ｚ）の変化率：∂ｘ（ｚ）／∂ｚに依存しており、Ａｌ組成ｘ（ｚ）の変化率：｜∂ｘ（ｚ）／∂ｚ｜を過剰に大きくすることは望ましくない。上で説明したように、Ａｌ組成ｘ（ｚ）の変化率：｜∂ｘ（ｚ）／∂ｚ｜は、｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１を満たす範囲で十分であり、不必要に大きくすることは望ましくない。通常、Ａｌ組成ｘ（ｚ）の変化率：｜∂ｘ（ｚ）／∂ｚ｜は、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択することが好ましい。
前記のＡｌ組成変化率を選択すると、「Ａｌ組成変調」ＡｌＧａＮバッファ層は、その中に連続的に分布する「負」の分極電荷に起因して、ｐライクな状態となっており、加えて、「Ａｌ組成変調」ＡｌＧａＮバッファ層とＧａＮチャネル層と間に、ＩｎＡｌＧａＮチャネル裏障壁層を設けているため、このＩｎＡｌＧａＮ層との界面における「Ａｌ組成変調」ＡｌＧａＮバッファ層のＡｌ組成ｘｔを、ｘｔ＝０と設定しても、チャネル層からバッファ層への電子の注入を十分抑制できる。なお、ＩｎＡｌＧａＮ層との界面における「Ａｌ組成変調」ＡｌＧａＮバッファ層のＡｌ組成ｘｔは、少なくとも、０．０２以上とすることが好ましく、通常、０．０５以上とすることがより好ましい。例えば、「Ａｌ組成変調」ＡｌＧａＮバッファ層の膜厚ｔｂｕｆｆｅｒを１μｍとする際、「Ａｌ組成変調」ＡｌＧａＮバッファ層の最上面のＡｌ組成ｘｔを、ｘｔ＝０．０５とし、Ａｌ組成ｘ（ｚ）の変化率：｜∂ｘ（ｚ）／∂ｚ｜は、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択すると、「Ａｌ組成変調」ＡｌＧａＮバッファ層の最下面のＡｌ組成ｘｂは、０．３５≧ｘｂ≧０．１０の範囲に選択することになる。
一方、ＡｌＧａＮ電子供給層は、通常、Ａｌ組成が一定なＡｌＧａＮで構成する際、そのＡｌ組成は、ＡｌＧａＮ電子供給層とＧａＮチャネル層との界面にキャリア（電子）を蓄積するために必要なバンド障壁を設けるため、かかるＡｌＧａＮ電子供給層のＡｌ組成ｘｓは、少なくも、０．１５以上の範囲、好ましくは、０．５０≧ｘｓ≧０．２０の範囲に選択することが好ましい。
仮に、「Ａｌ組成変調」ＡｌＧａＮバッファ層の膜厚ｔｂｕｆｆｅｒを１μｍとし、「Ａｌ組成変調」ＡｌＧａＮバッファ層の最上面のＡｌ組成ｘｔを、ｘｔ＝０．００とする場合であっても、Ａｌ組成ｘ（ｚ）の変化率：｜∂ｘ（ｚ）／∂ｚ｜を０．３５μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．１０μｍ−１の範囲に選択する際、「Ａｌ組成変調」ＡｌＧａＮバッファ層のＡｌ組成ｘ（ｚ）の平均値：ｘ（ｚ）ａｖ．は、ｘ（ｚ）ａｖ．≒１／２・（ｘｔ＋ｘｂ）となり、０．１７５≧ｘ（ｚ）ａｖ．≧０．０５の範囲となる。加えて、「Ａｌ組成変調」ＡｌＧａＮバッファ層の膜厚ｔｂｕｆｆｅｒを１μｍとし、「Ａｌ組成変調」ＡｌＧａＮバッファ層の最上面のＡｌ組成ｘｔを、ｘｔ＝０．０５以上、Ａｌ組成ｘ（ｚ）の変化率：｜∂ｘ（ｚ）／∂ｚ｜を０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択する際、「Ａｌ組成変調」ＡｌＧａＮバッファ層のＡｌ組成ｘ（ｚ）の平均値：ｘ（ｚ）ａｖ．は、ｘ（ｚ）ａｖ．≒１／２・（ｘｔ＋ｘｂ）となり、０．２０≧ｘ（ｚ）ａｖ．≧０．０７５の範囲となる。従って、前記の条件においては、ＡｌＧａＮ電子供給層のＡｌ組成ｘｓの平均値：ｘｓａｖ．と、「Ａｌ組成変調」ＡｌＧａＮバッファ層のＡｌ組成ｘ（ｚ）の平均値：ｘ（ｚ）ａｖ．とを比較すると、ｘｓａｖ．≧ｘ（ｚ）ａｖ．とすることが好ましい。
図１１に記載する多層エキタキシャル膜においては、「Ａｌ組成変調」された、アンドープのＡｌＧａＮバッファ層３は、それを構成するＡｌｘＧａ１−ｘＮは、そのＡｌ組成ｘ（ｚ）が、ＡｌＮ核生成層２との界面（ｚ＝０）からＩｎＡｌＧａＮチャネル裏障壁層１０との界面（ｚ＝１μｍ）に向かって、連続的に減少する構成となっている。このＡｌ組成勾配ｘ（ｚ）を利用して、ＡｌｘＧａ１−ｘＮの分極Ｐ（ｘ（ｚ））が連続的に変化する状況を構成し、分極電荷密度σ（Ｐ）＝−∂｛Ｐ（ｘ（ｚ））｝／∂ｚ≒−∂｛Ｐ（ｘ）｝／∂ｘ・∂ｘ（ｚ）／∂ｚを誘起している多層エピタキシャル膜構造である。
上記の連続的に組成変化するＡｌｘＧａ１−ｘＮに代えて、狭い厚さステップδｚで、Ａｌ組成ｘ（ｚ）がステップ的に減少する構成を選択すると、各厚さステップδｚ毎に形成される界面に、シート状に分極電荷σ（Ｐ）＝｛Ｐ（ｘ（ｚ））−Ｐ（ｘ（ｚ＋δｚ））｝が発生する状態となる。その際、実効的な分極電荷密度は、σ（Ｐ）／δｚ＝｛Ｐ（ｘ（ｚ））−Ｐ（ｘ（ｚ＋δｚ））｝／δｚ＝−｛Ｐ（ｘ（ｚ＋δｚ））−Ｐ（ｘ（ｚ））｝／δｘ（ｚ）・δｘ（ｚ）／δｚとなり、厚さステップδｚが十分に小さい場合は、上記の微分表記の値と実質的に差違のないものとなる。
以上に説明する、ＧａＮチャネル層／ＩｎＡｌＧａＮチャネル裏障壁層／「Ａｌ組成変調」ＡｌＧａＮバッファ層の系と同様に、より一般化したＩｎｙＧａ１−ｙＮチャネル層／／ＩｎＡｌＧａＮチャネル裏障壁層／Ｉｎｙ（ＡｌｘＧａ１−ｘ）１−ｙＮバッファ層の系においても、Ｉｎ組成ｙを一定とし、基板面側からチャネル層との界面に向かって、Ａｌ組成（ｘ（１−ｙ））を減少させる「Ａｌ組成変調」を施すと、Ｉｎｙ（ＡｌｘＧａ１−ｘ）１−ｙＮバッファ層中に連続的に分布する「負」の分極電荷を生成させることができる。その際、Ａｌ組成（ｘ（１−ｙ））の変化率を上述の形態に相当する範囲に選択すると、Ｉｎｙ（ＡｌｘＧａ１−ｘ）１−ｙＮバッファ層中に存在している、ｎ型残留キャリアを、生成する「負」の分極電荷によって、補償することが可能となる。
加えて、ＧａＮチャネル層／ＩｎＡｌＧａＮチャネル裏障壁層／Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮバッファ層の系において、Ａｌ組成ｘを一定とし、基板面側からチャネル層との界面に向かって、Ｉｎ組成（（１−ｘ）ｙ）を増加させる「Ｉｎ組成変調」を施すと、Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮバッファ層中に連続的に分布する「負」の分極電荷を生成させることができる。例えば、Ａｌ組成ｘをｘ＝０．３と一定にし、アンドープのＡｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮバッファ層全体の膜厚を１μｍとする際、核生成層との界面（ｚ＝０）において、Ｉｎ組成［（１−ｘ）ｙ］（ｚ＝０μｍ）を（１−ｘ）ｙ＝０とし、ＧａＮチャネル層との界面（ｚ＝１μｍ）において、Ｉｎ組成［（１−ｘ）ｙ］（ｚ＝１μｍ）は、（１−ｘ）ｙ＝０．０６６とし、線形的にＩｎ組成が増加する「Ｉｎ組成変調」とする。その際、Ａｌ０．３Ｉｎ０．０６６Ｇａ０．６３４Ｎの格子定数は、ＧａＮの格子定数とほぼ一致し、また、「Ｉｎ組成変調」Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮバッファ層中に、電荷密度７．１８×１０１６（ｃｍ−３）で連続的に分布する「負」の分極電荷が生成される。従って、該「Ｉｎ組成変調」Ａｌｘ（ＩｎｙＧａ１−ｙ）１−ｘＮバッファ層中の、１０１５ ｃｍ−３のオーダーの推定される残留キャリア濃度ｎを補償することが可能である。
さらには、ＩｎｙｃＧａ１−ｙｃＮチャネル層／ＩｎＡｌＧａＮチャネル裏障壁層／Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮバッファ層の系において、バッファ層のＩｎ組成ｙｂｕｆ、Ａｌ組成［ｘｂｕｆ（１−ｙｂｕｆ）］を同時に変化させ、基板面側からＩｎＡｌＧａＮチャネル裏障壁層との界面に向かって、Ａｌ組成［ｘｂｕｆ（１−ｙｂｕｆ）］は徐々に減少し、Ｉｎ組成は徐々に増加している「（Ａｌ組成、Ｉｎ組成）変調」を利用して、バッファ層中に、連続的に分布する「負」の分極電荷を生成させることも可能である。すなわち、基板側からＩｎＡｌＧａＮチャネル裏障壁層との界面に向かう方向に、Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮの４元系混晶の格子定数ａ（Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮ）は徐々に増加し、一方、伝導帯端エネルギーＥＣは徐々に減少するように、「（Ａｌ組成、Ｉｎ組成）変調」を行って、自発分極及びピエゾ分極の変化に由来する、連続的に分布する「負」の分極電荷を生成し、該バッファ層中の、１０１５ ｃｍ−３のオーダーの推定される残留キャリア濃度ｎを補償することが可能である。勿論、ＩｎＡｌＧａＮチャネル裏障壁層との界面において、Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮの４元系混晶の格子定数ａ（Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮ）は、該チャネル層のＩｎｙｃＧａ１−ｙｃＮ三元系混晶の格子定数ａ（ＩｎｙｃＧａ１−ｙｃＮ）と、ほぼ等しいか、極く僅かに小さな状態とされる。加えて、ＩｎＡｌＧａＮチャネル裏障壁層との界面において、Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮの４元系混晶のＥＣ（Ｉｎｙｂｕｆ（ＡｌｘｂｕｆＧａ１−ｘｂｕｆ）１−ｙｂｕｆＮ）は、該チャネル層のＩｎｙｃＧａ１−ｙｃＮ三元系混晶のＥＣ（ＩｎｙｃＧａ１−ｙｃＮ）は、等しいか、好ましくは、両者間の伝導帯端のエネルギー不連続ΔＥＣを、少なくとも、ΔＥＣ＝２００ｍｅＶ以上とできる。
なお、本実施形態において説明した、ＩｎＡｌＧａＮチャネル裏障壁層を設けている、ＡｌＧａＮ電子供給層／ＩｎｙＧａ１−ｙＮチャネル層／ＩｎＡｌＧａＮチャネル裏障壁層／バッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙ≧０である）を選択する際にも、ＡｌＧａＮ電子供給層／ＩｎＧａＮチャネル層に関しては、上の実施形態１で述べた、「Ａｌ組成変調」ＡｌＧａＮ層（バッファ層）を採用している、ＡｌＧａＮ電子供給層／ＧａＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成を選択する際に利用される「種々の条件」が、全く同様に適用可能である。
（実施形態４）
本実施形態４では、前記の狭い厚さステップδｚで、Ａｌ組成ｘ（ｚ）がステップ的に減少する構成に代えて、厚さδｚの極く膜厚の薄いＡｌｘＧａ１−ｘＮと厚さδＢの極く膜厚の薄いＩｎＡｌＧａＮ障壁層とを交互に積層して、全体として、ＡｌｘＧａ１−ｘＮのＡｌ組成が単調に減少している、「Ａｌ組成変調」された膜厚周期Ｌｐ（＝δｚ＋δＢ）の周期ポテンシャル構造を利用している。
図１４に、本実施形態４にかかるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴの、ゲート電極９の直下の、多層エピタキシャル膜のバンド・ダイアグラムを模式的に示す。該多層エピタキシャル膜は、第２のＡｌＧａＮ層／ＧａＮ層／ＩｎＡｌＧａＮ層（ＩｎＡｌＧａＮチャネル裏障壁層）／「Ａｌ組成変調」バッファ層／ＡｌＮ核生成層／基板の構成において、「Ａｌ組成変調」バッファ層として、このＡｌｘＧａ１−ｘＮ層とＩｎＡｌＧａＮ障壁層とが交互に積層された構造を採用している。
このＡｌｘＧａ１−ｘＮ層とＩｎＡｌＧａＮ障壁層とが交互に積層された構造において、各層の厚さδｚ、δＢを、電子のド・ブロイ波長λ＝ｈ／ｐ（ここで、ｈ：プランク定数、ｐ：電子の運動量）より小さくした場合には、上記の周期ポテンシャル構造は、所謂、超格子構造に類したものとなる。すなわち、各ＡｌｘＧａ１−ｘＮ層間に設けるＩｎＡｌＧａＮ障壁層は、電子のド・ブロイ波長λ（１０ｎｍ程度）よりも薄いため、近接するＡｌｘＧａ１−ｘＮ層間で電子の波動関数は相互に重なり会う結果、積層された構造全体に、一体化された電子状態が存在している形態となっている。
この障壁層として、例えば、極く膜厚の薄いＩｎＡｌＧａＮ層を利用すると、上で説明したように、極く膜厚の薄いＩｎＡｌＧａＮ層とＡｌｘＧａ１−ｘＮ層との界面、二つの界面には、シート状の分極電荷が誘起されるが、その二つを合計すると、シート状に分極電荷σ（Ｐ）＝｛Ｐ（ｘ（ｚ））−Ｐ（ＩｎＡｌＧａＮ）｝＋｛Ｐ（ＩｎＡｌＧａＮ）−Ｐ（ｘ（ｚ＋δｚ））｝＝｛Ｐ（ｘ（ｚ））−Ｐ（ｘ（ｚ＋δｚ））｝に相当する状態である。その際、実効的な分極電荷密度は、σ（Ｐ）／δｚ＝｛Ｐ（ｘ（ｚ））−Ｐ（ｘ（ｚ＋δｚ））｝／δｚ＝−｛Ｐ（ｘ（ｚ＋δｚ））−Ｐ（ｘ（ｚ））｝／δｘ（ｚ）・δｘ（ｚ）／δｚとなり、厚さステップδｚが十分に小さい場合は、上記の微分表記の値と実質的に差違のないものとなる。
すなわち、アンドープのＡｌＧａＮバッファ層３として、それを構成するＡｌｘＧａ１−ｘＮは、そのＡｌ組成ｘ（ｚ）が連続的に減少する形態に代えて、例えば、ＡｌｘＧａ１−ｘＮ／ＩｎＡｌＧａＮのように、ＩｎＡｌＧａＮとＡｌｘＧａ１−ｘＮとの界面における両者の伝導帯端のエネルギー差；ΔＥＣ（ＩｎＡｌＧａＮ／ＡｌｘＧａ１−ｘＮ）が、ΔＥＣ（ＩｎＡｌＧａＮ／ＡｌｘＧａ１−ｘＮ）＞０となり、ポテンシャル・バリアを有する周期ポテンシャル構造を用いることも可能である。その際、該周期ポテンシャル構造の周期の間隔Ｌｐ（＝δｚ＋δＢ）は、十分に狭い膜厚とする。
この周期ポテンシャル構造を採用する際、ＡｌｘＧａ１−ｘＮ層と組み合わせる障壁層の材料（Ｍｂａｒｒｉｅｒ）は、ＡｌｘＧａ１−ｘＮ層と相互にエピタキシャル成長可能なＩｎＡｌＧａＮのうち、ＩｎＡｌＧａＮとＡｌｘＧａ１−ｘＮとの界面における両者の伝導帯端のエネルギー差；ΔＥＣ（ＩｎＡｌＧａＮ／ＡｌｘＧａ１−ｘＮ）が、ΔＥＣ（ＩｎＡｌＧａＮ／ＡｌｘＧａ１−ｘＮ）＞０となり、また、ＩｎＡｌＧａＮの格子定数ａ（ＩｎＡｌＧａＮ）は、隣接するＡｌｘＧａ１−ｘＮ層の格子定数ａ（ＡｌＧａＮ（ｘ（ｚ）））、ａ（ＡｌＧａＮ（ｘ（ｚ＋δｚ）））と、ａ（ＡｌＧａＮ（ｘ（ｚ＋δｚ）））＞ａ（ＩｎＡｌＧａＮ）＞ａ（ＡｌＧａＮ（ｘ（ｚ）））となるように選択することが望ましい。すなわち、ＡｌｘＧａ１−ｘＮ層のＡｌ組成ｘ（ｚ）の変化に伴い、格子定数の増加に起因する歪みは、そのＡｌ組成ｘ（ｚ）が連続的に減少する形態と実質的に差違の無いものとすることが望ましい。
この周期ポテンシャル構造（あるいは超格子構造）を形成するバッファ構造を採用した場合、ＧａＮチャネル層４からバッファ層への電子注入に対して、多くの障壁層がバリアとし機能し、より高い抑制効果が得られる。また、多くの障壁層による強いキャリア固定効果によって、極めて高いバッファ層耐圧が期待できることになる。
なお、本実施形態において説明した、「Ａｌ組成変調」バッファ層として、ＡｌｘＧａ１−ｘＮ層とＩｎＡｌＧａＮ障壁層とが交互に積層された構造を採用している、ＡｌＧａＮ電子供給層／ＩｎｙＧａ１−ｙＮチャネル層／ＩｎＡｌＧａＮチャネル裏障壁層／バッファ層／ＡｌＮ核生成層／基板の構成（但し、１＞ｙ≧０である）を選択する際にも、ＡｌＧａＮ電子供給層／ＩｎＧａＮチャネル層に関しては、上の実施形態１で述べた、「Ａｌ組成変調」ＡｌＧａＮ層（バッファ層）を採用している、ＡｌＧａＮ電子供給層／ＧａＮチャネル層／バッファ層／ＡｌＮ核生成層／基板の構成を選択する際に利用される「種々の条件」が、全く同様に適用可能である。
本発明にかかる多層エピタキシャル膜及び電界効果トランジスタの構成は、優れた高周波特性を要求される、高電圧動作可能な高周波用ＦＥＴ、例えば、ミリ波向けＧａＮ系ＦＥＴ、あるいは、準ミリ波向けＧａＮ系ＦＥＴに適用することにより、ショートゲート効果に起因するデバイス特性の劣化を抑制することを可能とする。

Claims (21)

  1. 電界効果トランジスタの作製に利用可能な、基板上にエピタキシャル成長されている多層エピタキシャル膜であって、
    前記多層エピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体を用いて形成されており、 電子供給層／チャネル層からなるヘテロ接合が、バッファ層上に形成されている積層構造を有し、
    前記バッファ層は、基板表面からチャネル層へ向かう方向に沿って、組成が単調に変化する半導体材料で構成される領域を有し、前記領域での半導体材料の伝導帯端のエネルギーが単調に減少するように前記半導体材料の組成が選択され、
    前記チャネル層との界面において、前記領域の半導体材料の伝導帯端のエネルギーが、前記チャネル層を構成する半導体材料の伝導帯端のエネルギーと比較して高くなるように前記領域の半導体材料の組成が選択され、
    前記領域の伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に沿って、電子のエネルギーが高くなる側に凸の形状となることを特徴とする多層エピタキシャル膜。
  2. 多層エピタキシャル膜は、III族窒化物系化合物半導体、またはその混晶半導体によって形成され、
    前記チャネル層は、ＧａＮ、ＩｎＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）によって形成され、
    前記電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮ層あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）によって形成され、
    前記バッファ層は、ＡｌＧａＮ、ＩｎＡｌＮ、あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）によって形成され、
    前記領域の半導体材料の組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成が単調に減少する、あるいは、Ｉｎ組成が単調に増加する
    ことを特徴とする請求項１に記載の多層エピタキシャル膜。
  3. 前記チャネル層と前記バッファ層との間に障壁層を有し、前記障壁層は、ＩｎＡｌＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）によって形成され、
    前記障壁層を構成するIII族窒化物系半導体材料の伝導帯端のエネルギーは、前記障壁層と接する、前記チャネル層を構成するIII族窒化物系半導体材料の伝導帯端のエネルギーよりも高く、かつ、前記障壁層との界面における、前記バッファ層を構成しているIII族窒化物系半導体材料の伝導帯端のエネルギーよりも高くなるように構成されている
    ことを特徴とする請求項２に記載の多層エピタキシャル膜。
  4. 前記領域での半導体材料の組成変化は、連続的に変化する、あるいは、ステップ状に変化することにより形成されている
    ことを特徴とする請求項１〜３のいずれか一項に記載の多層エピタキシャル膜。
  5. 前記電子供給層中に発生する正の空間電荷の総量が、前記バッファ層中、ならびに前記バッファ層とチャネル層との界面に発生する負の空間電荷の総量以上となっている
    ことを特徴とする請求項１〜３のいずれか一項に記載の多層エピタキシャル膜。
  6. 基板上にエピタキシャル成長される多層エピタキシャル膜を利用して作製される電界効果トランジスタであって、
    前記多層エピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体を用いて形成されており、 電子供給層／チャネル層からなるヘテロ接合が、バッファ層上に形成されている積層構造を有し、
    前記バッファ層は、基板表面からチャネル層へ向かう方向に沿って、組成が単調に変化する半導体材料で構成される領域を有し、前記領域での半導体材料の伝導帯端のエネルギーが単調に減少するように前記半導体材料の組成が選択され、
    前記チャネル層との界面において、前記領域の半導体材料の伝導帯端のエネルギーが、前記チャネル層を構成する半導体材料の伝導帯端のエネルギーと比較して高くなるように前記領域の半導体材料の組成が選択され、
    前記領域の伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に沿って、電子のエネルギーが高くなる側に凸の形状となる
    ことを特徴とする電界効果トランジスタ。
  7. ゲート電極が、前記電子供給層の上に設けられ、
    前記ゲート電極の下の、前記電子供給層の膜厚とチャネル層の膜厚の合計として定義される活性層厚ａと、ゲート長Ｌｇとのアスペクト比Ｌｇ／ａが、Ｌｇ／ａ≧５を満たすことを特徴とする請求項６に記載の電界効果トランジスタ。
  8. 多層エピタキシャル膜は、III族窒化物系化合物半導体、またはその混晶半導体によって形成され、
    前記チャネル層は、ＧａＮ、ＩｎＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）によって形成され、
    前記電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮ層あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）によって形成され、
    前記バッファ層は、ＡｌＧａＮ、ＩｎＡｌＮ、あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）によって形成され、
    前記領域の半導体材料の組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成が単調に減少する、あるいは、Ｉｎ組成が単調に増加する
    ことを特徴とする請求項６に記載の電界効果トランジスタ。
  9. 前記チャネル層と前記バッファ層との間に障壁層を有し、前記障壁層は、ＩｎＡｌＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）によって形成され、
    前記障壁層を構成するIII族窒化物系半導体材料の伝導帯端のエネルギーは、前記障壁層と接する、前記チャネル層を構成するIII族窒化物系半導体材料の伝導帯端のエネルギーよりも高く、かつ、前記障壁層との界面における、前記バッファ層を構成しているIII族窒化物系半導体材料の伝導帯端のエネルギーよりも高くなるように構成されている
    ことを特徴とする請求項８に記載の電界効果トランジスタ。
  10. 前記バッファ層は、ＡｌＸＧａ１−ＸＮ（但し、ｘは、１≧ｘ≧０である）によって構成され、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成ｘが単調に減少し、
    前記基板面からチャネル層へ向かう方向（Ｚ方向）の該Ａｌ組成ｘの変化率：｜∂ｘ（ｚ）／∂ｚ｜を、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択する
    ことを特徴とする請求項２または３に記載の多層エピタキシャル膜。
  11. 前記バッファ層は、ＡｌＸＧａ１−ＸＮ（但し、ｘは、１≧ｘ≧０である）によって構成され、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成ｘが単調に減少し、
    前記基板面からチャネル層へ向かう方向（Ｚ方向）の該Ａｌ組成ｘの変化率：｜∂ｘ（ｚ）／∂ｚ｜を、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択する
    ことを特徴とする請求項８または９に記載の電界効果トランジスタ。
  12. 電界効果トランジスタの作製に利用可能な、基板上にエピタキシャル成長されている多層エピタキシャル膜であって、
    前記多層エピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体を用いて形成されており、
    該化合物半導体、またはその混晶半導体が示す自発分極ならびにピエゾ分極効果は、該半導体材料の組成変化に従って、その大きさが連続的に変化するものであり、
    該多層エピタキシャル膜は、電子供給層／チャネル層からなるヘテロ接合が、バッファ層上に形成されている積層構造を有しており、前記電子供給層／チャネル層のヘテロ接合界面に二次元的に電子が蓄積されており、
    バッファ層は、基板表面からチャネル層へ向かう方向に沿って、組成が単調に変化する半導体材料で構成されており、
    前記バッファ層を構成する、組成が単調に変化する半導体材料において、該組成変化は、連続的に変化する、あるいは、細かな膜厚ステップにより、ステップ状に変化することにより形成されており、
    前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記チャネル層との界面における組成は、該組成を有する半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成する半導体材料が有する伝導帯端のエネルギーと比較し、高くなるように選択されており、
    前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記基板面からチャネル層へ向かう方向に沿った組成変化は、該組成が単調に変化する半導体材料が有する伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に沿って単調に減少するように選択されており、
    前記選択された基板面からチャネル層へ向かう方向に沿った組成変化に起因して、該バッファ層を構成している、組成が単調に変化する半導体材料が示す自発分極とピエゾ分極を合計してなる分極は、前記基板面からチャネル層へ向かう方向に沿って単調に変化し、該分極の変化によって、該バッファ層を構成している、組成が単調に変化する半導体材料中に負の分極電荷が発生され、
    該発生された負の分極電荷によって、該組成が単調に変化する半導体材料で構成されているバッファ層において、かかる領域の伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に沿って、電子のエネルギーが高くなる側に凸の形状を示しつつ、単調に減少しており、
    前記チャネル層の膜厚は、該チャネル層に二次元的に蓄積されている電子のド・ブロイ波長の５倍以下に選択されている
    ことを特徴とする多層エピタキシャル膜。
  13. 前記多層エピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体は、III族窒化物系化合物半導体、またはその混晶半導体であり、
    該多層エピタキシャル膜中、
    電子供給層／チャネル層からなるヘテロ接合については、
    チャネル層は、ＧａＮ、ＩｎＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）で表されるIII族窒化物系半導体材料で形成され、
    電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮ層あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、かつ、前記チャネル層との界面において、該電子供給層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
    バッファ層は、ＡｌＧａＮ、ＩｎＡｌＮ、あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、
    かつ、前記チャネル層との界面において、該バッファ層を構成しているIII族窒化物系半導体材料の組成は、該組成を有するIII族窒化物系半導体材料が有する伝導帯端のエネルギーが、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
    前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料において、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成が単調に減少する組成変化、あるいは、前記基板面からチャネル層へ向かう方向に沿って、Ｉｎ組成が単調に増加する組成変化のいずれかによりなされている
    ことを特徴とする請求項１２に記載の多層エピタキシャル膜。
  14. 前記多層エピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体は、III族窒化物系化合物半導体、またはその混晶半導体であり、
    該多層エピタキシャル膜は、電子供給層／チャネル層からなるヘテロ接合が、障壁層を介して、バッファ層上に形成されている積層構造を有しており、前記電子供給層／チャネル層のヘテロ接合界面に二次元的に電子が蓄積されており、
    該多層エピタキシャル膜中、
    電子供給層／チャネル層からなるヘテロ接合については、
    チャネル層は、ＧａＮ、ＩｎＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）で表されるIII族窒化物系半導体材料で形成され、
    電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮ層あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、かつ、前記チャネル層との界面において、該電子供給層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
    障壁層は、前記チャネル層とバッファ層とで挟まれており、ＩｎＡｌＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）で表されるIII族窒化物系半導体材料で形成され、
    かつ、該障壁層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、該障壁層と接する、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高く、かつ、該障壁層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、該障壁層との界面における、前記バッファ層を構成しているIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
    バッファ層は、ＡｌＧａＮ、ＩｎＡｌＮ、あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、
    かつ、前記障壁層との界面において、該バッファ層を構成しているIII族窒化物系半導体材料の組成は、該組成を有するIII族窒化物系半導体材料が有する伝導帯端のエネルギーが、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、
    前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料において、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成が単調に減少する組成変化、あるいは、前記基板面からチャネル層へ向かう方向に沿って、Ｉｎ組成が単調に増加する組成変化のいずれかによりなされている
    ことを特徴とする請求項１２に記載の多層エピタキシャル膜。
  15. 基板上にエピタキシャル成長される多層エピタキシャル膜を利用して作製される電界効果トランジスタであって、
    前記多層エピタキシャル膜は、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体を用いて形成されており、
    該化合物半導体、またはその混晶半導体が示す自発分極ならびにピエゾ分極効果は、該半導体材料の組成変化に従って、その大きさが連続的に変化するものであり、
    該多層エピタキシャル膜は、電子供給層／チャネル層からなるヘテロ接合が、バッファ層上に形成されている積層構造を有しており、前記電子供給層／チャネル層のヘテロ接合界面に二次元的に電子が蓄積されており、
    バッファ層は、基板表面からチャネル層へ向かう方向に沿って、組成が単調に変化する半導体材料で構成されており、
    前記バッファ層を構成する、組成が単調に変化する半導体材料において、該組成変化は、連続的に変化する、あるいは、細かな膜厚ステップにより、ステップ状に変化することにより形成されており、
    前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記チャネル層との界面における組成は、該組成を有する半導体材料が有する伝導帯端のエネルギーが、前記チャネル層を構成する半導体材料が有する伝導帯端のエネルギーと比較し、高くなるように選択されており、
    前記バッファ層を構成する、組成が単調に変化する半導体材料において、前記基板面からチャネル層へ向かう方向に沿った組成変化は、該組成が単調に変化する半導体材料が有する伝導帯端のエネルギーが、前記基板面からチャネル層へ向かう方向に沿って単調に減少するように選択されており、
    前記選択された基板面からチャネル層へ向かう方向に沿った組成変化に起因して、該バッファ層を構成している、組成が単調に変化する半導体材料が示す自発分極とピエゾ分極を合計してなる分極は、前記基板面からチャネル層へ向かう方向に沿って単調に変化し、該分極の変化によって、該バッファ層を構成している、組成が単調に変化する半導体材料中に負の分極電荷が発生され、
    該発生された負の分極電荷によって、該組成が単調に変化する半導体材料で構成されているバッファ層において、かかる領域の伝導帯端のエネルギーは、前記基板面からチャネル層へ向かう方向に沿って、電子のエネルギーが高くなる側に凸の形状を示しつつ、単調に減少しており、
    該電界効果トランジスタのゲート電極は、前記電子供給層の表面に設けられており、
    該ゲート電極の直下の、前記電子供給層の膜厚とチャネル層の膜厚の合計として定義される活性層厚ａと、ゲート長Ｌｇとのアスペクト比Ｌｇ／ａが、Ｌｇ／ａ≧５を満たしており、
    前記チャネル層の膜厚は、該チャネル層に二次元的に蓄積されている電子のド・ブロイ波長の５倍以下に選択されている
    ことを特徴とする電界効果トランジスタ。
  16. 前記多層エピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体は、III族窒化物系化合物半導体、またはその混晶半導体であり、
    該多層エピタキシャル膜中、
    電子供給層／チャネル層からなるヘテロ接合については、
    チャネル層は、ＧａＮ、ＩｎＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）で表されるIII族窒化物系半導体材料で形成され、
    電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮ層あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、かつ、前記チャネル層との界面において、該電子供給層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
    バッファ層は、ＡｌＧａＮ、ＩｎＡｌＮ、あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、
    かつ、前記チャネル層との界面において、該バッファ層を構成しているIII族窒化物系半導体材料の組成は、該組成を有するIII族窒化物系半導体材料が有する伝導帯端のエネルギーが、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
    前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料において、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成が単調に減少する組成変化、あるいは、前記基板面からチャネル層へ向かう方向に沿って、Ｉｎ組成が単調に増加する組成変化のいずれかによりなされている
    ことを特徴とする請求項１５に記載の電界効果トランジスタ。
  17. 前記多層エピタキシャル膜の形成に用いる、自発分極ならびにピエゾ分極効果を有する化合物半導体、またはその混晶半導体は、III族窒化物系化合物半導体、またはその混晶半導体であり、
    該多層エピタキシャル膜は、電子供給層／チャネル層からなるヘテロ接合が、障壁層を介して、バッファ層上に形成されている積層構造を有しており、前記電子供給層／チャネル層のヘテロ接合界面に二次元的に電子が蓄積されており、
    該多層エピタキシャル膜中、
    電子供給層／チャネル層からなるヘテロ接合については、
    チャネル層は、ＧａＮ、ＩｎＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）で表されるIII族窒化物系半導体材料で形成され、
    電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮ層あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、かつ、前記チャネル層との界面において、該電子供給層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
    障壁層は、前記チャネル層とバッファ層とで挟まれており、ＩｎＡｌＧａＮ、あるいは（ＩｎｖＡｌ１−ｖ）ｗＧａ１−ｗＮ（但し、１≧ｖ≧０、１≧ｗ≧０である）で表されるIII族窒化物系半導体材料で形成され、
    かつ、該障壁層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、該障壁層と接する、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高く、かつ、該障壁層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーは、該障壁層との界面における、前記バッファ層を構成しているIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、該界面に前記伝導帯端のエネルギーの差違に起因するエネルギー障壁を有するヘテロ接合が構成されており、
    バッファ層は、ＡｌＧａＮ、ＩｎＡｌＮ、あるいはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（但し、ｘ、ｙは、０または正の値であり、かつ、１≧ｘ＋ｙ≧０である）と表されるIII族窒化物系半導体材料で構成され、
    かつ、前記障壁層との界面において、該バッファ層を構成しているIII族窒化物系半導体材料の組成は、該組成を有するIII族窒化物系半導体材料が有する伝導帯端のエネルギーが、前記チャネル層を構成するIII族窒化物系半導体材料が有する伝導帯端のエネルギーよりも高くなるように選択され、
    前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料において、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成が単調に減少する組成変化、あるいは、前記基板面からチャネル層へ向かう方向に沿って、Ｉｎ組成が単調に増加する組成変化のいずれかによりなされている
    ことを特徴とする請求項１５に記載の電界効果トランジスタ。
  18. 前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料は、ＡｌＸＧａ１−ＸＮ（但し、ｘは、１≧ｘ≧０である）と表されるIII族窒化物系半導体材料で構成され、
    該組成が単調に変化するIII族窒化物系半導体材料が示す、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成ｘが単調に減少する組成変化によりなされており、
    前記基板面からチャネル層へ向かう方向（Ｚ方向）の該Ａｌ組成ｘの変化率：｜∂ｘ（ｚ）／∂ｚ｜を、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択する
    ことを特徴とする請求項１３に記載の多層エピタキシャル膜。
  19. 前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料は、ＡｌＸＧａ１−ＸＮ（但し、ｘは、１≧ｘ≧０である）と表されるIII族窒化物系半導体材料で構成され、
    該組成が単調に変化するIII族窒化物系半導体材料が示す、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成ｘが単調に減少する組成変化によりなされており、
    前記基板面からチャネル層へ向かう方向（Ｚ方向）の該Ａｌ組成ｘの変化率：｜∂ｘ（ｚ）／∂ｚ｜を、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択する
    ことを特徴とする請求項１４に記載の多層エピタキシャル膜。
  20. 前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料は、ＡｌＸＧａ１−ＸＮ（但し、ｘは、１≧ｘ≧０である）と表されるIII族窒化物系半導体材料で構成され、
    該組成が単調に変化するIII族窒化物系半導体材料が示す、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成ｘが単調に減少する組成変化によりなされており、
    前記基板面からチャネル層へ向かう方向（Ｚ方向）の該Ａｌ組成ｘの変化率：｜∂ｘ（ｚ）／∂ｚ｜を、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択されている
    ことを特徴とする請求項１６に記載の電界効果トランジスタ。
  21. 前記バッファ層を構成する、組成が単調に変化するIII族窒化物系半導体材料は、ＡｌＸＧａ１−ＸＮ（但し、ｘは、１≧ｘ≧０である）と表されるIII族窒化物系半導体材料で構成され、
    該組成が単調に変化するIII族窒化物系半導体材料が示す、前記基板面からチャネル層へ向かう方向に沿った組成変化は、前記基板面からチャネル層へ向かう方向に沿って、Ａｌ組成ｘが単調に減少する組成変化によりなされており、
    前記基板面からチャネル層へ向かう方向（Ｚ方向）の該Ａｌ組成ｘの変化率：｜∂ｘ（ｚ）／∂ｚ｜を、０．３０μｍ−１≧｜∂ｘ（ｚ）／∂ｚ｜≧０．０５μｍ−１の範囲に選択されている
    ことを特徴とする請求項１７に記載の電界効果トランジスタ。
JP2007552869A 2005-12-28 2006-10-25 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜 Active JP5098649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007552869A JP5098649B2 (ja) 2005-12-28 2006-10-25 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005380137 2005-12-28
JP2005380137 2005-12-28
JP2006121042 2006-04-25
JP2006121042 2006-04-25
PCT/JP2006/321275 WO2007077666A1 (ja) 2005-12-28 2006-10-25 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2007552869A JP5098649B2 (ja) 2005-12-28 2006-10-25 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜

Publications (2)

Publication Number Publication Date
JPWO2007077666A1 true JPWO2007077666A1 (ja) 2009-06-04
JP5098649B2 JP5098649B2 (ja) 2012-12-12

Family

ID=38228026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007552869A Active JP5098649B2 (ja) 2005-12-28 2006-10-25 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜

Country Status (5)

Country Link
US (3) US8853666B2 (ja)
EP (1) EP1978550A4 (ja)
JP (1) JP5098649B2 (ja)
CN (1) CN101390201B (ja)
WO (1) WO2007077666A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014212217A (ja) * 2013-04-18 2014-11-13 住友電気工業株式会社 半導体装置

Families Citing this family (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2546283B2 (ja) * 1987-08-12 1996-10-23 ソニー株式会社 スイッチング電源装置
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP4712683B2 (ja) * 2006-12-21 2011-06-29 パナソニック株式会社 トランジスタおよびその製造方法
JP4584293B2 (ja) * 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
JP2009060065A (ja) * 2007-09-04 2009-03-19 New Japan Radio Co Ltd 窒化物半導体装置
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
JP5100427B2 (ja) * 2008-02-07 2012-12-19 古河電気工業株式会社 半導体電子デバイス
JP5117283B2 (ja) * 2008-05-29 2013-01-16 古河電気工業株式会社 半導体電子デバイス
CN101971308B (zh) * 2008-03-12 2012-12-12 日本电气株式会社 半导体器件
JPWO2009119357A1 (ja) * 2008-03-24 2011-07-21 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
CN101981677B (zh) * 2008-03-24 2013-10-30 日本碍子株式会社 半导体元件用外延基板、半导体元件及半导体元件用外延基板的制作方法
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
JP5510325B2 (ja) * 2008-08-06 2014-06-04 日本電気株式会社 電界効果トランジスタ
US8289065B2 (en) * 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5487631B2 (ja) 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
WO2010092768A1 (ja) * 2009-02-16 2010-08-19 日本電気株式会社 電界効果トランジスタ
JP2010238752A (ja) * 2009-03-30 2010-10-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR101666910B1 (ko) 2009-04-08 2016-10-17 이피션트 파워 컨버젼 코퍼레이션 증가형 ＧａＮ ＨＥＭＴ 장치 및 그 제조 방법
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
CN102484067A (zh) * 2009-06-26 2012-05-30 康奈尔大学 包括铝-硅氮化物钝化的用于形成iii-v半导体结构的方法
JP5564842B2 (ja) * 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
JP5702058B2 (ja) * 2009-08-28 2015-04-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5308290B2 (ja) * 2009-09-15 2013-10-09 日本碍子株式会社 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法
JP5491116B2 (ja) * 2009-09-25 2014-05-14 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置
US8575660B2 (en) * 2009-10-14 2013-11-05 International Rectifier Corporation Group III-V semiconductor device with strain-relieving interlayers
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
US20110241020A1 (en) * 2010-03-31 2011-10-06 Triquint Semiconductor, Inc. High electron mobility transistor with recessed barrier layer
WO2011135963A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011136051A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
US8772832B2 (en) * 2010-06-04 2014-07-08 Hrl Laboratories, Llc GaN HEMTs with a back gate connected to the source
US8878246B2 (en) * 2010-06-14 2014-11-04 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of fabricating the same
US9299821B2 (en) * 2010-06-23 2016-03-29 Cornell University Gated III-V semiconductor structure and method
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5781292B2 (ja) 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5712583B2 (ja) * 2010-12-02 2015-05-07 富士通株式会社 化合物半導体装置及びその製造方法
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US20120153351A1 (en) * 2010-12-21 2012-06-21 International Rectifier Corporation Stress modulated group III-V semiconductor device and related method
US8754455B2 (en) 2011-01-03 2014-06-17 International Business Machines Corporation Junction field effect transistor structure with P-type silicon germanium or silicon germanium carbide gate(s) and method of forming the structure
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5762049B2 (ja) * 2011-02-28 2015-08-12 ルネサスエレクトロニクス株式会社 半導体装置
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
JP2012191060A (ja) * 2011-03-11 2012-10-04 Sony Corp 電界効果型トランジスタ、電界効果型トランジスタの製造方法、固体撮像装置、及び電子機器
JP5545269B2 (ja) * 2011-05-19 2014-07-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP5878317B2 (ja) 2011-08-08 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
WO2013038980A1 (ja) * 2011-09-15 2013-03-21 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP5139567B1 (ja) * 2011-09-22 2013-02-06 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP2013077630A (ja) * 2011-09-29 2013-04-25 Fujitsu Ltd 半導体装置及びその製造方法
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
CN104011868B (zh) 2011-12-19 2017-02-15 英特尔公司 Ⅲ族‑n纳米线晶体管
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5883331B2 (ja) * 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
EP2819152A4 (en) * 2012-02-23 2015-10-14 Ngk Insulators Ltd SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME
US20130240951A1 (en) * 2012-03-13 2013-09-19 International Business Machines Corporation Gallium nitride superjunction devices
US8891266B2 (en) * 2012-03-13 2014-11-18 International Business Machines Corporation Monolithic high voltage multiplier having high voltage semiconductor diodes and high-k capacitors
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US8937336B2 (en) * 2012-05-17 2015-01-20 The Hong Kong University Of Science And Technology Passivation of group III-nitride heterojunction devices
EP2667415B1 (en) 2012-05-22 2021-02-17 Nexperia B.V. Heterojunction semiconductor device and manufacturing method
CN102737991B (zh) * 2012-06-01 2014-09-24 中国电子科技集团公司第五十五研究所 一种制造复合背势垒氮化镓异质结场效应管的方法
WO2013191212A1 (ja) * 2012-06-20 2013-12-27 国立大学法人東京工業大学 有機エレクトロルミネッセンス素子
WO2013191210A1 (ja) 2012-06-20 2013-12-27 国立大学法人東京工業大学 Ｃ１２ａ７エレクトライドの薄膜の製造方法、およびｃ１２ａ７エレクトライドの薄膜
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US10192981B2 (en) 2012-06-29 2019-01-29 Power Integrations, Inc. Switching device with charge distribution structure
US9245879B2 (en) * 2012-06-29 2016-01-26 Power Integrations, Inc. Static discharge system
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
CN102830137B (zh) * 2012-08-31 2014-08-13 中国科学院微电子研究所 氮化镓基液体传感器及其制备方法
US9583574B2 (en) * 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
TWI482276B (zh) * 2012-10-12 2015-04-21 Ind Tech Res Inst 氮化物半導體結構
CN102969341A (zh) * 2012-11-09 2013-03-13 中国电子科技集团公司第五十五研究所 组分渐变AlyGa1-yN缓冲层的氮化物高电子迁移率晶体管外延结构
WO2014093555A1 (en) 2012-12-11 2014-06-19 Massachusetts Institute Of Technology Reducing leakage current in semiconductor devices
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
US8896101B2 (en) * 2012-12-21 2014-11-25 Intel Corporation Nonplanar III-N transistors with compositionally graded semiconductor channels
WO2014103125A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 窒化物半導体装置および窒化物半導体基板
WO2014109827A1 (en) * 2013-01-08 2014-07-17 Applied Materials, Inc. High mobility film through quantum confinement using metal oxynitrides and oxides
KR101464854B1 (ko) 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
US9142407B2 (en) 2013-01-16 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having sets of III-V compound layers and method of forming the same
CN103117294B (zh) * 2013-02-07 2015-11-25 苏州晶湛半导体有限公司 氮化物高压器件及其制造方法
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
EP2768027B1 (en) 2013-02-15 2019-10-30 AZUR SPACE Solar Power GmbH Layer structure for a group-III-nitride normally-off transistor
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2014175413A (ja) * 2013-03-07 2014-09-22 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9202906B2 (en) 2013-03-14 2015-12-01 Northrop Grumman Systems Corporation Superlattice crenelated gate field effect transistor
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
CN103219944B (zh) * 2013-04-23 2015-09-16 华南师范大学 一种基于低维半导体结构的倍频器
JP2014220407A (ja) * 2013-05-09 2014-11-20 ローム株式会社 窒化物半導体素子
JP6386454B2 (ja) * 2013-06-06 2018-09-05 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
CN103337517B (zh) * 2013-06-09 2016-05-18 中国电子科技集团公司第十三研究所 基于iii族氮化物材料含多层背势垒的器件结构
DE102013211360A1 (de) * 2013-06-18 2014-12-18 Robert Bosch Gmbh Halbleiter-Leistungsschalter und Verfahren zur Herstellung eines Halbleiter-Leistungsschalters
CN103361719B (zh) * 2013-07-05 2016-08-10 华灿光电股份有限公司 一种在缓冲层上生长氮化镓外延层的方法
US9455341B2 (en) * 2013-07-17 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having a back-barrier layer and method of making the same
US9093511B2 (en) * 2013-07-17 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having high breakdown voltage and method of making the same
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
JP2015041764A (ja) * 2013-08-20 2015-03-02 正幸 安部 半導体装置
CN103531615A (zh) * 2013-10-15 2014-01-22 苏州晶湛半导体有限公司 氮化物功率晶体管及其制造方法
US9954088B2 (en) * 2013-10-18 2018-04-24 Agency For Science, Technology And Research Semiconductor device fabrication
US20150115327A1 (en) * 2013-10-30 2015-04-30 International Rectifier Corporation Group III-V Device Including a Buffer Termination Body
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
JP2015095605A (ja) * 2013-11-13 2015-05-18 住友電気工業株式会社 半導体装置および半導体基板
KR20150085724A (ko) * 2014-01-16 2015-07-24 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
US10867792B2 (en) * 2014-02-18 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP6553336B2 (ja) * 2014-07-28 2019-07-31 エア・ウォーター株式会社 半導体装置
US9627530B2 (en) 2014-08-05 2017-04-18 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9620598B2 (en) * 2014-08-05 2017-04-11 Semiconductor Components Industries, Llc Electronic device including a channel layer including gallium nitride
CN104241352B (zh) * 2014-09-26 2018-10-02 中国科学院半导体研究所 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
US9741811B2 (en) 2014-12-15 2017-08-22 Samsung Electronics Co., Ltd. Integrated circuit devices including source/drain extension regions and methods of forming the same
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
CN104485357B (zh) * 2014-12-17 2017-05-03 中国科学院半导体研究所 具有氮化镓系高阻层的hemt及制备方法
EP3882957A1 (en) * 2015-01-09 2021-09-22 SweGaN AB Semiconductor device structure
JP2016167499A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体装置
CN105047708B (zh) * 2015-07-02 2018-07-20 中国电子科技集团公司第五十五研究所 AlGaN/GaN高电子迁移率场效应管结构
WO2017051688A1 (ja) * 2015-09-22 2017-03-30 株式会社デンソー 半導体装置
JP6701767B2 (ja) 2015-09-22 2020-05-27 株式会社デンソー 半導体装置
JP6642883B2 (ja) * 2015-10-08 2020-02-12 ローム株式会社 窒化物半導体装置およびその製造方法
US20190288089A9 (en) * 2015-12-28 2019-09-19 Texas Instruments Incorporated Methods for transistor epitaxial stack fabrication
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
JP2016105499A (ja) * 2016-01-28 2016-06-09 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
US9673311B1 (en) * 2016-06-14 2017-06-06 Semiconductor Components Industries, Llc Electronic device including a multiple channel HEMT
TWI623656B (zh) * 2016-07-01 2018-05-11 世界先進積體電路股份有限公司 半導體基底結構及其形成方法
KR102238369B1 (ko) * 2016-08-18 2021-04-08 레이던 컴퍼니 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장
JP6288187B2 (ja) * 2016-08-22 2018-03-07 富士通株式会社 化合物半導体装置及びその製造方法
US9818871B1 (en) * 2016-10-20 2017-11-14 Cisco Technology, Inc. Defense layer against semiconductor device thinning
US10636899B2 (en) * 2016-11-15 2020-04-28 Infineon Technologies Austria Ag High electron mobility transistor with graded back-barrier region
US9799512B1 (en) 2016-11-25 2017-10-24 Vanguard International Semiconductor Corporation Semiconductor substrate structures and methods for forming the same
CN106783968B (zh) * 2016-12-26 2024-07-26 英诺赛科（珠海）科技有限公司 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法
CN106816362B (zh) * 2017-01-12 2019-12-31 西安电子科技大学 基于c面Al2O3图形衬底的AlN薄膜及其制备方法
CN106856162B (zh) * 2017-01-12 2019-12-31 西安电子科技大学 基于r面Al2O3图形衬底的非极性a面AlN薄膜及其制备方法
US10559665B2 (en) 2017-07-31 2020-02-11 Qorvo Us, Inc. Field-effect transistor
US10290713B2 (en) * 2017-07-31 2019-05-14 Qorvo Us, Inc. Field-effect transistor
US10217831B1 (en) * 2017-08-31 2019-02-26 Vanguard International Semiconductor Corporation High electron mobility transistor devices
US10700188B2 (en) * 2017-11-02 2020-06-30 Rohm Co., Ltd. Group III nitride semiconductor device with first and second conductive layers
CN107799590B (zh) * 2017-11-21 2024-05-24 华南理工大学 一种大栅宽的GaN基微波功率器件及其制造方法
US11264238B2 (en) 2017-12-05 2022-03-01 King Abdullah University Of Science And Technology Forming III nitride alloys
US10483354B2 (en) 2018-01-30 2019-11-19 Kabushiki Kaisha Toshiba Nitride semiconductor device
JP7024534B2 (ja) * 2018-03-20 2022-02-24 富士通株式会社 半導体装置及びその製造方法
JP7139774B2 (ja) * 2018-08-16 2022-09-21 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
US20200075314A1 (en) * 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Doped buffer layer for group iii-v devices on silicon
US11552075B2 (en) * 2018-09-29 2023-01-10 Intel Corporation Group III-nitride (III-N) devices and methods of fabrication
KR102211209B1 (ko) * 2018-11-30 2021-02-03 한국산업기술대학교산학협력단 질화알루미늄 기반 트랜지스터의 제조 방법
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
US11515407B2 (en) * 2018-12-26 2022-11-29 Intel Corporation High breakdown voltage structure for high performance GaN-based HEMT and MOS devices to enable GaN C-MOS
JP7410508B2 (ja) * 2019-03-07 2024-01-10 旭化成株式会社 窒化物半導体素子
CN111668697B (zh) * 2019-03-07 2023-04-18 旭化成株式会社 氮化物半导体元件
WO2020188846A1 (ja) * 2019-03-20 2020-09-24 パナソニック株式会社 窒化物半導体装置
WO2020248098A1 (zh) * 2019-06-10 2020-12-17 苏州晶湛半导体有限公司 半导体结构和半导体结构的制备方法
CN110838518A (zh) * 2019-10-10 2020-02-25 深圳大学 一种hemt器件的外延结构及其制备方法和应用
CN110797394B (zh) * 2019-10-31 2023-07-25 中国电子科技集团公司第十三研究所 一种高电子迁移率晶体管的外延结构及其制备方法
TWI772715B (zh) * 2019-11-20 2022-08-01 環球晶圓股份有限公司 磊晶結構與半導體裝置
JP2021144993A (ja) * 2020-03-10 2021-09-24 富士通株式会社 半導体装置
US20230101293A1 (en) * 2020-03-17 2023-03-30 Nippon Telegraph And Telephone Corporation Semiconductor Device and Method for Manufacturing the Same
CN111554733B (zh) * 2020-05-12 2021-05-28 南京大学 提高功率肖特基二极管反向耐压的器件外延结构的器件及其制备方法
JP2022016951A (ja) 2020-07-13 2022-01-25 富士通株式会社 半導体装置
CN111969047B (zh) * 2020-08-27 2022-05-24 电子科技大学 一种具有复合背势垒层的氮化镓异质结场效应晶体管
WO2022082733A1 (zh) * 2020-10-23 2022-04-28 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN112635551A (zh) * 2020-12-18 2021-04-09 西安电子科技大学 一种GaN异质结材料及其制作方法
CN113054002B (zh) * 2021-03-22 2022-11-08 华南师范大学 一种增强型高迁移率氮化镓半导体器件及其制备方法
CN113270494B (zh) * 2021-05-11 2022-10-18 华南师范大学 双渐变沟道氮化镓基垂直结构射频器件及其制备方法
CN113436963B (zh) * 2021-06-28 2022-05-20 吉林大学 一种二维半导体调制掺杂的覆盖层筛选方法及所得异质结
JP7450229B2 (ja) 2021-10-12 2024-03-15 株式会社豊田中央研究所 窒化物半導体装置
WO2023157356A1 (ja) * 2022-02-18 2023-08-24 日本碍子株式会社 １３族元素窒化物単結晶基板、エピタキシャル成長層成膜用基板、積層体および半導体素子用エピタキシャル基板
CN115000148A (zh) * 2022-05-17 2022-09-02 徐州金沙江半导体有限公司 一种用于氮化镓功率器件的外延结构及制备方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222467A (ja) 1988-03-01 1989-09-05 Nec Corp 半導体装置用パッケージ
JPH04340732A (ja) 1991-05-17 1992-11-27 Toshiba Corp 実装回路装置
JPH0521471A (ja) 1991-07-11 1993-01-29 Nec Corp 電界効果トランジスタ
JP3146288B2 (ja) 1992-06-26 2001-03-12 イビデン株式会社 パッケージ
JP3090296B2 (ja) 1992-12-04 2000-09-18 富士ゼロックス株式会社 座標の差分計算装置
JP2541102B2 (ja) 1993-06-23 1996-10-09 日本電気株式会社 同軸フリップチップ接続構造の形成方法
JP2730524B2 (ja) 1995-08-21 1998-03-25 日本電気株式会社 電界効果トランジスタ及びその製造方法
JP2730544B2 (ja) 1996-05-30 1998-03-25 日本電気株式会社 電界効果トランジスタ及びその製造方法
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JPH1116546A (ja) 1997-06-24 1999-01-22 Yuasa Corp 偏平形電池
JP3369464B2 (ja) * 1998-03-19 2003-01-20 日本電信電話株式会社 半導体装置
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6446205B1 (en) 1998-12-10 2002-09-03 Citibank, N.A. Cryptosystems with elliptic curves chosen by users
JP2000261121A (ja) 1999-03-08 2000-09-22 Fuji Xerox Co Ltd Ｐｇａ型電子部品およびその実装方法
JP3393602B2 (ja) * 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
EP1309646B1 (en) 2000-06-26 2009-10-07 Agfa-Gevaert Redispersible latex comprising a polythiophene
JP2005167275A (ja) 2000-12-07 2005-06-23 Ngk Insulators Ltd 半導体素子
JP3836697B2 (ja) 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP3946969B2 (ja) 2001-05-31 2007-07-18 日本碍子株式会社 電界効果トランジスタ、及びヘテロ接合型バイポーラトランジスタ
JP3762678B2 (ja) 2001-09-28 2006-04-05 日本電信電話株式会社 半導体装置
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP2003243439A (ja) 2002-02-21 2003-08-29 Hitachi Ltd 半導体装置およびその製造方法
JP4214450B2 (ja) 2002-06-03 2009-01-28 日本電気株式会社 モジュール
KR100453113B1 (ko) 2002-08-12 2004-10-15 학교법인 한국정보통신학원 결정적 디피-헬만군에서ｉｄ에 기반한 디지털 서명 및 그인증 방법
JP4000961B2 (ja) 2002-09-04 2007-10-31 日産自動車株式会社 組電池
JP4366100B2 (ja) 2003-03-24 2009-11-18 パナソニックＥｖエナジー株式会社 電池パック
JP2004289005A (ja) 2003-03-24 2004-10-14 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2004306726A (ja) 2003-04-04 2004-11-04 Toyota Motor Corp バッテリパック冷却構造
JP2004327882A (ja) 2003-04-28 2004-11-18 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2004363563A (ja) 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置
JP2005086102A (ja) 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法
JP4239780B2 (ja) 2003-10-10 2009-03-18 日産自動車株式会社 組電池とその製造方法
JP4543653B2 (ja) 2003-10-10 2010-09-15 日産自動車株式会社 組電池
JP4706170B2 (ja) 2003-10-14 2011-06-22 株式会社Ｇｓユアサ 組電池
JP4648684B2 (ja) 2003-11-28 2011-03-09 ダイセル化学工業株式会社 分散体及び着色された有機固体粒子の製造方法
JP4570888B2 (ja) 2004-03-18 2010-10-27 富士重工業株式会社 蓄電体装置
JP4062273B2 (ja) 2004-03-31 2008-03-19 日産自動車株式会社 組電池
JP4232038B2 (ja) 2004-08-11 2009-03-04 日本電気株式会社 フィルム外装電気デバイスおよびその製造方法
JP5000107B2 (ja) 2004-11-30 2012-08-15 日本電気株式会社 フィルム外装電気デバイス集合体
US7247889B2 (en) * 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
DE102005016727A1 (de) 2005-04-11 2006-10-26 H.C. Starck Gmbh Elektrolytkondensatoren mit polymerer Außenschicht und Verfahren zu ihrer Herstellung
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014212217A (ja) * 2013-04-18 2014-11-13 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
US9954087B2 (en) 2018-04-24
WO2007077666A1 (ja) 2007-07-12
US8853666B2 (en) 2014-10-07
US20180233590A1 (en) 2018-08-16
US20090045438A1 (en) 2009-02-19
US20140367743A1 (en) 2014-12-18
CN101390201A (zh) 2009-03-18
CN101390201B (zh) 2010-12-08
JP5098649B2 (ja) 2012-12-12
EP1978550A1 (en) 2008-10-08
EP1978550A4 (en) 2009-07-22

Similar Documents

Publication Publication Date Title
JP5098649B2 (ja) 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP5466505B2 (ja) 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US7615774B2 (en) Aluminum free group III-nitride based high electron mobility transistors
EP1973163B2 (en) High temperature performance capable gallium nitride transistor
JP5160791B2 (ja) 電荷移動誘起エネルギー障壁を有する窒化物へテロ接合トランジスタおよびその製造方法
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
US7544963B2 (en) Binary group III-nitride based high electron mobility transistors
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
JP5105160B2 (ja) トランジスタ
JP5501618B2 (ja) 高電子移動トランジスタ（ｈｅｍｔ）、半導体デバイスおよびその製造方法
US8592823B2 (en) Compound semiconductor device and method for manufacturing the same
US8772785B2 (en) Semiconductor device, schottky barrier diode, electronic apparatus, and method of producing semiconductor device
JP2005509274A (ja) バリア／スペーサ層を有するｉｉｉ族窒化物系の高電子移動度トランジスタ（ｈｅｍｔ）
JP2011166067A (ja) 窒化物半導体装置
US20100038680A1 (en) Iii-nitride semiconductor field effect transistor
KR20150085724A (ko) 질화물 반도체 소자 및 그 제조 방법
CN118039665A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
KR20150000752A (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5098649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350