JP7450229B2 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP7450229B2
JP7450229B2 JP2021167164A JP2021167164A JP7450229B2 JP 7450229 B2 JP7450229 B2 JP 7450229B2 JP 2021167164 A JP2021167164 A JP 2021167164A JP 2021167164 A JP2021167164 A JP 2021167164A JP 7450229 B2 JP7450229 B2 JP 7450229B2
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
semiconductor device
aluminum
aluminum gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021167164A
Other languages
English (en)
Other versions
JP2023057605A (ja
Inventor
哲生 成田
徹 加地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Tokai National Higher Education and Research System NUC
Original Assignee
Toyota Central R&D Labs Inc
Tokai National Higher Education and Research System NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc, Tokai National Higher Education and Research System NUC filed Critical Toyota Central R&D Labs Inc
Priority to JP2021167164A priority Critical patent/JP7450229B2/ja
Publication of JP2023057605A publication Critical patent/JP2023057605A/ja
Application granted granted Critical
Publication of JP7450229B2 publication Critical patent/JP7450229B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本明細書に開示する技術は、窒化物半導体装置に関する。
窒化ガリウムなどの窒化物半導体の縦型MOSFETでは、しきい電圧を高めることでノーマリーオフ特性とすることが要求されている。非特許文献1には、チャネル層に含まれるp型不純物(マグネシウム)の濃度を増加させることで、しきい電圧を上昇させる技術が開示されている。
Takashima et al., "Control of the inversion-channel MOS properties by Mg doping in homoepitaxial p-GaN layers", Appl. Phys. Express 10, 121004 (2017)
マグネシウム添加濃度を増やすことでしきい電圧を上昇させる場合には、マグネシウムによってチャネル電子が散乱されてしまうため、チャネル移動度が減少してしまう。そこで、マグネシウム添加GaN層とゲート絶縁膜との界面に薄膜のアンドープGaN層(例:10~50nm)を配置することで、電子散乱を抑制し、チャネル移動度を増加させることが考えられる。しかしマグネシウムは窒化ガリウム中で容易に拡散するため、アンドープGaN層へのマグネシウムの拡散を抑制することが困難である。一方、マグネシウムの拡散を避けるため、アンドープGaN層を厚くすると(例:100nm以上)、しきい電圧が低下し、ノーマリーオフを実現できない。
本明細書に開示する窒化物半導体装置は、半導体層と、絶縁ゲート部と、を備える。半導体層は、n型窒化ガリウムの第1層を備える。半導体層は、第1層の上面に接しているp型窒化ガリウムの第2層を備える。半導体層は、第2層の上面に接している窒化アルミニウムガリウム層を備える。半導体層は、窒化アルミニウムガリウム層の上面に接しており、半導体層の表面に露出している、窒化ガリウムのチャネル層を備える。半導体層は、第2層によって第1層から隔てられており、半導体層の表面に露出する位置に配置されている、n型窒化ガリウムのソース領域を備える。半導体層は、チャネル層の表面から窒化アルミニウムガリウム層および第2層を貫通して第1層に到達している低抵抗領域を備える。低抵抗領域は、チャネル層、窒化アルミニウムガリウム層および第2層によってソース領域から隔てられている。絶縁ゲート部は、半導体層の表面上に設けられており、低抵抗領域とソース領域との間に配置されているチャネル層に対向している。窒化アルミニウムガリウム層のアルミニウム組成が、第2層に接する下面からチャネル層に接する上面に向かって低くなる傾斜を有している。
窒化アルミニウムガリウム層のアルミニウム組成が下面から上面に向かって低くなる傾斜を有することで、負の分極電荷を発生させることができる。この負の分極電荷により、その上面に配置されているチャネル層に、電荷中性を保つための正孔を発生させることができる。チャネル層の電子を打ち消すことができるため、しきい電圧を高めることが可能となる。しきい電圧を上昇させるために、チャネル層にマグネシウムを添加する必要がないため、マグネシウムによる電子散乱の発生を抑制できる。よって、チャネル移動度を高めることが可能となる。また、窒化アルミニウムガリウム層により、p型窒化ガリウムの第2層とチャネル層を空間的に分離することができる。チャネル層へのマグネシウムの拡散を抑制することができるため、チャネル移動度を高めることが可能となる。
窒化アルミニウムガリウム層のアルミニウム組成の傾斜が、1マイクロメートルあたり0.6以上であってもよい。
チャネル層のp型不純物濃度が、第2層のp型不純物濃度よりも低くてもよい。
チャネル層は、p型不純物がドープされていない窒化ガリウムであってもよい。
チャネル層の厚さは0.05μm以下であってもよい。
第2層のp型不純物濃度は、第2層の上面に2次元電子ガスが発生しない濃度であってもよい。
低抵抗領域は、n型の窒化物半導体で構成されていてもよい。
第2層よりも窒化アルミニウムガリウム層の方が薄くてもよい。窒化アルミニウムガリウム層よりもチャネル層の方が薄くてもよい。
半導体装置1の要部断面図である。 比較例の窒化アルミニウムガリウム層13aを示す図である。 本実施例の窒化アルミニウムガリウム層13を示す図である。 半導体装置1のしきい電圧の依存性を示すグラフである。 式(1)のグラフG11を示す図である。 半導体装置1を形成する工程を説明するフローチャートである。
<半導体装置1の構造>
図1に、本実施例に係る半導体装置1の要部断面図を示す。半導体装置1は、Nチャネルの縦型MOSFETである。半導体装置1は、半導体層2、半導体層2の裏面を被覆するドレイン電極3、半導体層2の表面の一部を被覆するソース電極4、半導体層2の表面上の一部に設けられている絶縁ゲート部5、を備えている。半導体層2は、窒化ガリウムおよび窒化アルミニウムガリウムで構成されている。半導体層2は、ドレイン層10、第1層11、第2層12、窒化アルミニウムガリウム層13、チャネル層14、ソース領域15、低抵抗領域16、ボディコンタクト領域17、を備えている。本明細書の図では、半導体層2の表面側を+z方向、裏面側を-z方向で示している。
ドレイン層10は、半導体層2の裏層部に設けられており、半導体層2の裏面に露出する位置に配置されており、ドレイン電極3にオーミック接触している。ドレイン層10は、n型不純物を含む窒化ガリウムで構成されている。ドレイン電極3は、チタンとアルミニウムからなる積層構造とした。ドレイン層10の上面には、n型窒化ガリウムの第1層11が接している。第1層11のシリコン添加濃度は、1×1016cm-3とした。第1層11の上面には、p型窒化ガリウムの第2層12が接している。第2層12の膜厚t12は0.5μmとし、マグネシウム添加濃度は5×1017cm-3とした。
第2層12の上面には、窒化アルミニウムガリウム層13が接している。窒化アルミニウムガリウム層13のアルミニウム組成は、第2層12に接する下面で最も高い。そしてアルミニウム組成は、第2層12に接する下面からチャネル層14に接する上面に向かって低くなる傾斜を有している。ここでアルミニウム組成は、AlGa1-xN(0<x)の化学式において、xで示される値である。本実施例では、アルミニウム組成を、下面から上面に向かって0.2から0.02まで減少させた。また窒化アルミニウムガリウム層13の膜厚t13を0.1μmとした。すなわち、膜厚1マイクロメートルあたりのアルミニウム組成傾斜を、1.8/μmとした。
窒化ガリウムのチャネル層14は、窒化アルミニウムガリウム層13の上面に接しており、半導体層2の表面に露出している。チャネル層14のマグネシウム添加濃度は、第2層12のマグネシウム添加濃度よりも低い。本実施例では、チャネル層14は、マグネシウムがドープされていない窒化ガリウムとした。またチャネル層14の膜厚t14は、0.02μmとした。
n型窒化ガリウムのソース領域15は、第2層12によって第1層11から隔てられており、半導体層2の表面に露出する位置に配置されている。またp型窒化ガリウムのボディコンタクト領域17は、半導体層2の表面に露出する位置に配置されている。ボディコンタクト領域17は、窒化アルミニウムガリウム層13を貫通して第2層12まで到達している。ボディコンタクト領域17は、第2層12および窒化アルミニウムガリウム層13の電位を固定するための領域である。ソース領域15およびボディコンタクト領域17の上面には、ソース電極4が配置されている。本実施例では、ソース電極4は、チタンとアルミニウムからなる積層構造とした。
低抵抗領域16は、チャネル層14の表面から窒化アルミニウムガリウム層13および第2層12を貫通して、第1層11に到達している。低抵抗領域16は、チャネル層14、窒化アルミニウムガリウム層13および第2層12によって、ソース領域15から隔てられている。低抵抗領域16には、第1層11よりも比抵抗が小さい材料が採用されている。また、低抵抗領域16には、第1層11に対してオーミック接触可能な材料が採用されている。
本実施例では、低抵抗領域16は、n型の窒化ガリウムで構成した。低抵抗領域16は、n型不純物(シリコンまたは酸素)のイオン注入によって形成することができる。低抵抗領域16のn型不純物濃度は、第2層12のマグネシウム濃度、および、窒化アルミニウムガリウム層13の負の分極電荷濃度より高くする必要がある。これにより、低抵抗領域16の導電型をn型にすることができる。本実施例では、低抵抗領域16の酸素添加濃度を、1×1018cm-3とした。なお、SCM(Scanning Capacitance Microscopy)分析を用いて、半導体のキャリア分布を2次元で可視化することにより、低抵抗領域16がn型であることは容易に確認可能である。
絶縁ゲート部5は、半導体層2の表面上に設けられている。絶縁ゲート部5は、酸化アルミニウム(Al)のゲート絶縁膜6、及び、多結晶シリコンのゲート電極7が積層された構造を有している。ゲート絶縁膜6の膜厚は、70nmとした。絶縁ゲート部5は、低抵抗領域16とソース領域15との間に配置されているチャネル層14に対向している。
また、第2層12の膜厚t12よりも窒化アルミニウムガリウム層13の膜厚t13の方が薄く、窒化アルミニウムガリウム層13の膜厚t13よりもチャネル層14の膜厚t14の方が薄い、という関係が存在する。このような関係を有することで、後述するように、半導体装置1のしきい電圧を3V以上にすることや、第2層12に2次元電子ガスEGを発生させないことが実現できる。前述のように本実施例では、膜厚t12=0.5μm、膜厚t13=0.1μm、膜厚t14=0.02μm、としている。
半導体装置1の動作を説明する。使用時には、ドレイン電極3に正電圧が印加され、ソース電極4が接地される。ゲート電極7にしきい電圧よりも高い正電圧が印加されると、低抵抗領域16とソース領域15の間に配置されているチャネル層14の一部に反転層が形成され、半導体装置1がターンオンする。このとき、反転層を経由してソース領域15から低抵抗領域16に電子が流入する。低抵抗領域16に流入した電子は、その低抵抗領域16を縦方向に流れてドレイン電極3に向かう。これにより、ドレイン電極3とソース電極4が導通する。半導体装置1では、低抵抗領域16の材料に比抵抗の小さい材料が採用されている。このため、半導体装置1は、低オン抵抗という特性を有することができる。
<窒化アルミニウムガリウム層13の機能および効果>
窒化アルミニウムガリウム(AlGa1-xN)は、アルミニウム組成xが高いほど大きい分極を有する。従って、アルミニウム組成を傾斜させることで、分極電荷を制御することが可能である。以下に説明する。
図2に、比較例の構成を示す。比較例の窒化アルミニウムガリウム層13aは、膜厚方向(z方向)のアルミニウム組成が一定であり、組成傾斜を有さない。従って図2(A)に示すように、分極の大きさが膜厚方向で一定であるため、窒化アルミニウムガリウム層13aの内部では、キャンセル領域CRの分極電荷が互いにキャンセルする。その結果、図2(B)に示すように、窒化アルミニウムガリウム層13aの上面に負の分極電荷PC1が発生するとともに、下面に正の分極電荷PC2が発生する。負の分極電荷PC1に引き寄せられて、チャネル層14の下面には2次元正孔ガスHGが発生する。正の分極電荷PC2に引き寄せられて、第2層12の上面には2次元電子ガスEGが発生する。これらのガスの存在により、半導体装置1の耐圧が低下してしまう。
一方、図3に、本実施例の構成を示す。本実施例の窒化アルミニウムガリウム層13は、膜厚方向のアルミニウム組成が、下面から上面に向かって低くなるように傾斜している。従って図3(A)に示すように、分極の大きさが下面から上面に向かって小さくなるため、互いにキャンセルできない分極電荷が発生する。すなわち、キャンセル領域CRの領域外の電荷が発生する。その結果、図3(B)に示すように、窒化アルミニウムガリウム層13の全体に負の分極電荷が発生するとともに、下面に正の分極電荷PC2が発生する。負の分極電荷に対して電荷中性を保つため、窒化アルミニウムガリウム層13には自由正孔FHが発生する。これにより窒化アルミニウムガリウム層13の導電型は、p型となる。
効果を説明する。窒化アルミニウムガリウム層13がない場合、チャネル層14にはゲート電圧ゼロの状態で自由電子が発生するため、半導体装置1はノーマリーオンの状態になる。そこで本実施例の技術では、アルミニウム組成が傾斜した窒化アルミニウムガリウム層13を備えている。負の分極電荷を発生させることで、チャネル層14では、電荷中性を保つために自由電子の発生が抑制される。これにより、正のゲート電圧を印加して初めて電子が発生するノーマリーオフで、半導体装置1を動作させることが可能となる。
分極電荷によりしきい電圧を上昇させることができるため、チャネル層14にマグネシウムを添加する必要性をなくすことができる。また、窒化アルミニウムガリウム層13により、マグネシウムが添加された第2層12とチャネル層14とを空間的に分離することができる。第2層12からチャネル層14へのマグネシウムの拡散を抑制することができる。以上より、チャネル層14において、マグネシウムによる電子散乱の発生を抑制できる。チャネル移動度を高めることができる(例:100cm/Vs以上)ため、半導体装置1を高速化することが可能となる。
<アルミニウム組成傾斜およびチャネル層14の膜厚t14の範囲>
半導体装置1のしきい電圧は、上述したアルミニウム組成傾斜の大きさ、および、チャネル層14の膜厚t14によって定まる。図4に、アルミニウム組成傾斜とチャネル層14の膜厚t14に対する、半導体装置1のしきい電圧の依存性を示す。横軸は膜厚t14であり、縦軸はしきい電圧である。グラフG0~G3の各々は、アルミニウム組成傾斜が、0/μm、0.3/μm、0.6/μm、1.8/μm、の場合を示している。グラフG1~G3から分かるように、膜厚t14が薄くなるほどしきい電圧は大きくなり、アルミニウム組成傾斜が大きくなるほどしきい電圧は大きくなる。
アルミニウム組成傾斜および膜厚t14の適切な範囲について説明する。半導体装置1の安全動作のためには、2V以上のしきい電圧が要求される。これを満たすためには、0.3/μm以上のアルミニウム組成傾斜を有する場合において、膜厚t14を0.05μm以下にする必要があることが分かる(図4、対応線CL1参照)。また、半導体装置1のデバイス間やロット間におけるしきい電圧のばらつきを考慮すると、しきい電圧は3V以上であることが好ましい。これを満たすためには、アルミニウム組成傾斜を0.6/μm以上にする必要があることが分かる(図4、対応線CL2参照)。
<第2層12のマグネシウム濃度>
図3(B)で上述したように、アルミニウム組成傾斜を有する窒化アルミニウムガリウム層13の下面には、正の分極電荷PC2が発生する。この正の分極電荷に引き寄せられて、第2層12の上面には2次元電子ガスEGが発生する。本実施例の技術では、第2層12のマグネシウム濃度を所定値以上にすることで、この2次元電子ガスを消去している。これにより、半導体装置1の耐圧の低下を防止することができる。以下に説明する。
2次元電子ガスEGを発生させないための、第2層12のマグネシウム濃度の下限値は、窒化アルミニウムガリウム層13のアルミニウム組成傾斜、および、アルミニウム組成の絶対値に依存する。2次元電子ガスEGの抑制条件がアルミニウム組成傾斜に依存する理由は、窒化アルミニウムガリウム層13の負の固定電荷の一部が、2次元電子ガスEGをキャンセルするためである。この効果は、アルミニウム組成が一定の場合(図2)では得られない。よってアルミニウム組成傾斜を利用した本実施例の技術は、2次元電子ガスEG抑制の観点からも有利である。すなわち、2次元電子ガスEGを発生させないためには、下式(1)の関係を満たす必要がある。
Figure 0007450229000001
ここで、[Mg]は第2層12のマグネシウム濃度(cm-3)、εは真空の誘電率、εは窒化ガリウムの比誘電率、εr2は窒化アルミニウムガリウムの比誘電率、Na2は組成傾斜した窒化アルミニウムガリウム層13中に分布する負の分極電荷濃度、Φは窒化ガリウムの内蔵電位(~3.2eV)、Φは窒化アルミニウムガリウムの内蔵電位(Al組成0.2-0.02の傾斜の場合~3.7eV)、qは電子素量、σ/qは窒化アルミニウムガリウム層13の下面に発生する正の分極電荷シート密度(Al組成0.2-0.02の傾斜の場合~8×1012cm-2)、である。
図5に、式(1)のグラフG11を示す。グラフG11以上に第2層12のマグネシウム濃度を高めれば、2次元電子ガスEGを発生させないことができる。本実施例では、アルミニウム組成傾斜が1.8/μmの場合を説明している。よって図5の仮想線L1から分かるように、マグネシウム濃度[Mg]を1.6×1017cm-3よりも高くすることで、2次元電子ガスEGの発生を抑制できることが分かる。このとき、第2層12の膜厚t12は、0.2μm以上とする必要がある。膜厚t12が0.2μmよりも小さい場合には空乏化し、2次元電子ガスEGを抑制できないためである。
<半導体装置1の製造方法>
図6のフローチャートを用いて、半導体装置1を形成する工程を説明する。ステップS1において、半導体層2の形成工程が行われる。具体的には、n型GaNの自立基板上に、第1層11、第2層12、窒化アルミニウムガリウム層13、チャネル層14をこの順に積層する。各層は、有機金属気相成長法を用いて形成してもよい。その後、800℃で10分間の熱処理を行うことで、第2層12から水素を脱離させ、p型化する。
ステップS2において、ソース領域15、低抵抗領域16、ボディコンタクト領域17を形成する。具体的には、周知のフォトリソグラフィ技術を用いて、ソース領域15および低抵抗領域16に対応した開口を有するマスクを形成する。マスクを介して、n型不純物(シリコンまたは酸素)をイオン注入する。同様に、ボディコンタクト領域17に対応した開口を有するマスクを形成し、p型不純物(マグネシウム)をイオン注入する。
ステップS3において、注入イオンを電気的に活性化させるため、熱処理を行う。熱処理は、1000℃以上、20分間以上の条件が好ましい。半導体層2の表面の熱分解を防ぐため、窒化アルミニウム膜または酸化シリコン膜などで表面を保護してもよい。あるいは、窒化ガリウムの平衡窒素分圧よりも高い窒素圧力下で熱処理を行うことで、保護膜を形成せずに熱処理を行ってもよい。
ステップS4において、ゲート絶縁膜6となる酸化アルミニウム(Al)膜を、プラズマCVD法で成膜する。その後、600℃~1100℃の熱処理を行い、ゲート絶縁膜を焼しめる。熱処理は、酸化アルミニウムの場合は、700℃程度が好適である。
ステップS5において、周知のフォトリソグラフィ技術およびエッチング技術を用い、ソース領域15およびボディコンタクト領域17の一部のゲート絶縁膜を除去する。そしてソース電極4を形成する。また半導体層2の裏面に、ドレイン電極3を形成する。半導体層2とソース電極4およびドレイン電極3との接触抵抗を小さくするため、400℃以上の不活性ガス雰囲気で熱処理を行ってもよい。
ステップS6において、多結晶シリコンのゲート電極7を形成する。多結晶シリコン堆積時のゲート絶縁膜6へのダメージを軽減するため、堆積後に400℃でフォーミングガスアニールを行ってもよい。以上により、図1に示す半導体装置1が完成する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
<変形例>
窒化アルミニウムガリウム層13は、他の元素を含んでいてもよく、例えばインジウムを含んでいてもよい。この場合、化学式はInAlGa1-x-yN(x>0、y>0、x+y≦1)となり、アルミニウム組成はyで示される値となる。
n型の窒化ガリウムで構成された低抵抗領域16の形成方法は、イオン注入に限られず、様々であってよい。例えば、窒化アルミニウムガリウム層13および第2層12を貫通するメサを形成したのち、スパッタリングなどの成膜方法でn型GaN層を埋め込んで低抵抗領域16を形成してもよい。イオン注入を用いる場合に比して縦方向の電子伝導率を高めることができるため、半導体装置1のオン抵抗を低くすることが可能となる。
低抵抗領域16の材料はn型の窒化ガリウムに限られず、様々であってよい。例えば、アルミニウム、チタン、タングステン等の金属を用いてもよい。n型の多結晶シリコンを用いてもよい。
ゲート絶縁膜6の材料は酸化アルミニウムに限られず、様々であってよい。例えば、アルミニウムシリケート(AlSiO)などの混合膜や、酸化シリコンを用いてもよい。混合膜を用いる場合には、ゲート絶縁膜6の耐熱性を向上させ、チャネル層14に誘起できる電荷濃度を高めることができる。またステップS4(図6)の熱処理は、AlSiOの場合は950℃~1050℃、酸化シリコンの場合は800℃程度が好適である。
ゲート電極7の材料は、多結晶シリコンに限られず、様々であってよい。例えば、アルミニウムなどの金属を用いることもできる。
上記の実施例では、p型領域を形成するためのII族元素の一例としてマグネシウム(Mg)を用いていたが、この構成に限定されるものではない。II族元素は、例えばベリリウム(Be)、カルシウム(Ca)等であってもよい。
1:半導体装置 2:半導体層 4:ソース電極 5:絶縁ゲート部 6:ゲート絶縁膜 7:ゲート電極 11:第1層 12:第2層 13:窒化アルミニウムガリウム層 14:チャネル層 15:ソース領域 16:低抵抗領域 17:ボディコンタクト領域

Claims (8)

  1. 半導体層と、絶縁ゲート部と、を備える窒化物半導体装置であって、
    前記半導体層は、
    n型窒化ガリウムの第1層と、
    前記第1層の上面に接しているp型窒化ガリウムの第2層と、
    前記第2層の上面に接している窒化アルミニウムガリウム層と、
    前記窒化アルミニウムガリウム層の上面に接しており、前記半導体層の表面に露出している、窒化ガリウムのチャネル層と、
    前記第2層によって前記第1層から隔てられており、前記半導体層の表面に露出する位置に配置されている、n型窒化ガリウムのソース領域と、
    前記チャネル層の表面から前記窒化アルミニウムガリウム層および前記第2層を貫通して前記第1層に到達している低抵抗領域であって、前記チャネル層、前記窒化アルミニウムガリウム層および前記第2層によって前記ソース領域から隔てられている前記低抵抗領域と、
    を備えており、
    前記絶縁ゲート部は、前記半導体層の表面上に設けられており、前記低抵抗領域と前記ソース領域との間に配置されている前記チャネル層に対向しており、
    前記窒化アルミニウムガリウム層のアルミニウム組成が、前記第2層に接する下面から前記チャネル層に接する上面に向かって低くなる傾斜を有している、
    窒化物半導体装置。
  2. 前記窒化アルミニウムガリウム層のアルミニウム組成の傾斜が、1マイクロメートルあたり0.6以上である、請求項1に記載の窒化物半導体装置。
  3. 前記チャネル層のp型不純物濃度が、前記第2層のp型不純物濃度よりも低い、請求項1または2に記載の窒化物半導体装置。
  4. 前記チャネル層は、p型不純物がドープされていない窒化ガリウムである、請求項3に記載の窒化物半導体装置。
  5. 前記チャネル層の厚さは0.05μm以下である、請求項1~4の何れか1項に記載の窒化物半導体装置。
  6. 前記第2層のp型不純物濃度は、前記第2層の上面に2次元電子ガスが発生しない濃度である、請求項1~5の何れか1項に記載の窒化物半導体装置。
  7. 前記低抵抗領域は、n型の窒化物半導体で構成されている、請求項1~6の何れか1項に記載の窒化物半導体装置。
  8. 前記第2層よりも前記窒化アルミニウムガリウム層の方が薄く、
    前記窒化アルミニウムガリウム層よりも前記チャネル層の方が薄い、請求項1~7の何れか1項に記載の窒化物半導体装置。
JP2021167164A 2021-10-12 2021-10-12 窒化物半導体装置 Active JP7450229B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021167164A JP7450229B2 (ja) 2021-10-12 2021-10-12 窒化物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021167164A JP7450229B2 (ja) 2021-10-12 2021-10-12 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2023057605A JP2023057605A (ja) 2023-04-24
JP7450229B2 true JP7450229B2 (ja) 2024-03-15

Family

ID=86054708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021167164A Active JP7450229B2 (ja) 2021-10-12 2021-10-12 窒化物半導体装置

Country Status (1)

Country Link
JP (1) JP7450229B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007077666A1 (ja) 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2007273856A (ja) 2006-03-31 2007-10-18 Toyota Central Res & Dev Lab Inc 半導体装置
WO2009113612A1 (ja) 2008-03-12 2009-09-17 日本電気株式会社 半導体装置
JP2017168506A (ja) 2016-03-14 2017-09-21 富士電機株式会社 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007077666A1 (ja) 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US20090045438A1 (en) 2005-12-28 2009-02-19 Takashi Inoue Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
JP2007273856A (ja) 2006-03-31 2007-10-18 Toyota Central Res & Dev Lab Inc 半導体装置
WO2009113612A1 (ja) 2008-03-12 2009-09-17 日本電気株式会社 半導体装置
US20110006346A1 (en) 2008-03-12 2011-01-13 Yuji Ando Semiconductor device
JP2017168506A (ja) 2016-03-14 2017-09-21 富士電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2023057605A (ja) 2023-04-24

Similar Documents

Publication Publication Date Title
US9831339B2 (en) Semiconductor device and a method for manufacturing a semiconductor device
US9837519B2 (en) Semiconductor device
US10084077B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9601609B2 (en) Semiconductor device
JP6767741B2 (ja) 窒化物半導体装置およびその製造方法
TWI578530B (zh) Semiconductor device and manufacturing method thereof
CN105190896B (zh) Resurf iii-n高电子迁移率晶体管
US20170047437A1 (en) Semiconductor device and a manufacturing method thereof
US9978642B2 (en) III-V nitride semiconductor device having reduced contact resistance
JP2004273486A (ja) 半導体装置およびその製造方法
JP7354029B2 (ja) 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
JP6762977B2 (ja) 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
CN104241350A (zh) 用于常关化合物半导体晶体管的栅极堆叠
CN108735811B (zh) 半导体装置、电源电路以及计算机
US20220199821A1 (en) Semiconductor device and method of manufacturing the same
JP5453892B2 (ja) 窒化物半導体装置
US9865724B1 (en) Nitride semiconductor device
JP7450229B2 (ja) 窒化物半導体装置
JP7512620B2 (ja) 窒化物半導体装置
US9818858B1 (en) Multi-layer active layer having a partial recess

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240226

R150 Certificate of patent or registration of utility model

Ref document number: 7450229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150