JP6010660B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6010660B2
JP6010660B2 JP2015109649A JP2015109649A JP6010660B2 JP 6010660 B2 JP6010660 B2 JP 6010660B2 JP 2015109649 A JP2015109649 A JP 2015109649A JP 2015109649 A JP2015109649 A JP 2015109649A JP 6010660 B2 JP6010660 B2 JP 6010660B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
oxide
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015109649A
Other languages
English (en)
Other versions
JP2015195384A (ja
Inventor
山崎　舜平
舜平 山崎
聡始 篠原
聡始 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015109649A priority Critical patent/JP6010660B2/ja
Publication of JP2015195384A publication Critical patent/JP2015195384A/ja
Application granted granted Critical
Publication of JP6010660B2 publication Critical patent/JP6010660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジス
タ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（
ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラン
ジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その
他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜
鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照
）。
特開２００６−１６５５２８号公報
トランジスタのオン特性（例えば、オン電流や電界効果移動度）が向上すると、半導体装
置において入力信号に対する高速応答、高速駆動が可能になり、より高性能な半導体装置
が実現できる。一方、半導体装置の低消費電力化には、トランジスタのオフ電流が十分低
いことが求められる。このように、トランジスタに求められる電気特性は用途や目的に合
わせて様々であり、該電気特性をより精度よく制御することは有益である。
酸化物半導体をチャネル形成領域に用いたトランジスタの電気特性のしきい値電圧をプラ
スにすることができ、所謂ノーマリーオフのスイッチング素子を実現するトランジスタ構
造およびその作製方法を課題の一つとする。
トランジスタは、ゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成
されることが望ましい。トランジスタのしきい値電圧値がマイナスであると、ゲート電圧
が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりや
すい。ＬＳＩやＣＰＵやメモリにおいては、回路を構成するトランジスタの電気特性が重
要であり、この電気特性が半導体装置の消費電力を左右する。特に、トランジスタの電気
特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くとも、しきい
値電圧値がマイナスであると、回路として制御することが困難である。負の電圧状態でも
チャネルが形成されてドレイン電流が流れるトランジスタは、半導体装置の集積回路に用
いるトランジスタとしては不向きである。
また、材料や作製条件によっては、作製されたトランジスタがノーマリーオフとならない
場合であっても、ノーマリーオフの特性に近づけることが重要であり、しきい値電圧値が
マイナスである、所謂ノーマリーオンであっても、トランジスタのしきい値をゼロに近づ
ける構成およびその作製方法を提供することも課題の一つとする。
また、より高性能な半導体装置を実現するため、トランジスタのオン特性（例えば、オン
電流や電界効果移動度）を向上させて、半導体装置の高速応答、高速駆動を実現する構成
およびその作製方法を提供することも課題の一つとする。
上記のように、用途に合わせて要求される電気的特性を備えた酸化物半導体層を用いたト
ランジスタ、及び該トランジスタを有する半導体装置を提供することを課題の一とする。
上記課題のうち、少なくともいずれか一を解決することを課題とする。
少なくともゲート電極層、ゲート絶縁膜、及び半導体層が順に積層されたボトムゲート構
造のトランジスタにおいて、該半導体層としてエネルギーギャップの異なる少なくとも２
層の酸化物半導体層を含む酸化物半導体積層を用いる。
酸化物半導体積層を第１の酸化物半導体層及び第２の酸化物半導体層の積層構造とする場
合、第１の酸化物半導体層及び第２の酸化物半導体層は、それぞれの有するエネルギーギ
ャップが異なればよく、その積層順は限定されず、ゲート絶縁膜と接する方をエネルギー
ギャップが大きい層としてもよいし、エネルギーギャップが小さい層としてもよい。
具体的には、酸化物半導体積層において、一方の酸化物半導体層のエネルギーギャップを
３ｅＶ以上とし、他方の酸化物半導体層のエネルギーギャップを３ｅＶ未満とする。なお
、本明細書において、「エネルギーギャップ」という用語は、「バンドギャップ」や、「
禁制帯幅」と同じ意味で用いている。
酸化物半導体積層を３層以上の積層構造とする場合、すべての酸化物半導体層同士が異な
るエネルギーギャップを有する構造であってもよいし、ほぼ同じエネルギーギャップを有
する酸化物半導体層を複数酸化物半導体積層中に用いてもよい。
例えば、酸化物半導体積層を第１の酸化物半導体層、第２の酸化物半導体層、及び第３の
酸化物半導体層の積層構造において、第２の酸化物半導体層のエネルギーギャップを第１
の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップより小さくする。また
は、第２の酸化物半導体層の電子親和力を、第１の酸化物半導体層及び第３の酸化物半導
体層の電子親和力よりも大きくする。この場合、第１の酸化物半導体層及び第３の酸化物
半導体層のエネルギーギャップと電子親和力とは同等とすることができる。エネルギーギ
ャップの小さい第２の酸化物半導体層を、エネルギーギャップの大きい第１の酸化物半導
体層及び第３の酸化物半導体層により挟む構造とすることによって、よりトランジスタの
オフ電流（リーク電流）を低減する効果が得られる。ここで、電子親和力とは真空準位と
酸化物半導体の伝導帯とのエネルギー差を表す。
酸化物半導体層を用いたトランジスタにおいて、該酸化物半導体層のエネルギーギャップ
は、トランジスタの電気特性に影響を与える。例えば、酸化物半導体層を用いたトランジ
スタにおいて、酸化物半導体層のエネルギーギャップが小さいと、オン特性（例えば、オ
ン電流や電界効果移動度）が向上し、一方、酸化物半導体層のエネルギーギャップが大き
いと、オフ電流が低減できる。
単層の酸化物半導体層では該酸化物半導体層のエネルギーギャップの大きさで、トランジ
スタの電気特性はほぼ決定してしまうため、所望の電気的特性をトランジスタに付与する
ことは難しい。
異なるエネルギーギャップを有する複数の酸化物半導体層を用いた酸化物半導体積層を用
いることによって、トランジスタの電気特性をより精度よく制御することができ、所望の
電気特性をトランジスタに付与することが可能となる。
従って、高機能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供
することができる。
本明細書で開示する発明の構成の一形態は、ゲート電極層上にゲート絶縁膜と、ゲート電
極層と重なるゲート絶縁膜上にエネルギーギャップが異なる第１の酸化物半導体層及び第
２の酸化物半導体層を含む酸化物半導体積層と、酸化物半導体積層上にソース電極層及び
ドレイン電極層とを有する半導体装置である。
本明細書で開示する発明の構成の一形態は、ゲート電極層上にゲート絶縁膜と、ゲート電
極層と重なるゲート絶縁膜上に第１の酸化物半導体層、第２の酸化物半導体層、及び第３
の酸化物半導体層を順に含む酸化物半導体積層と、酸化物半導体積層上にソース電極層及
びドレイン電極層とを有し、第２の酸化物半導体層は、第１の酸化物半導体層及び第３の
酸化物半導体層のエネルギーギャップより小さいエネルギーギャップを有する半導体装置
である。
本明細書で開示する発明の構成の一形態は、ゲート電極層上にゲート絶縁膜と、ゲート絶
縁膜上にソース電極層及びドレイン電極層と、ゲート絶縁膜、ソース電極層、及びドレイ
ン電極層上にゲート電極層と重なって、エネルギーギャップが異なる第１の酸化物半導体
層及び第２の酸化物半導体層を含む酸化物半導体積層とを有する半導体装置である。
本明細書で開示する発明の構成の一形態は、ゲート電極層上にゲート絶縁膜と、ゲート絶
縁膜上にソース電極層及びドレイン電極層と、ゲート電極層と重なるゲート絶縁膜、ソー
ス電極層、及びドレイン電極層上に第１の酸化物半導体層、第２の酸化物半導体層、及び
第３の酸化物半導体層を順に含む酸化物半導体積層とを有し、第２の酸化物半導体層は、
第１の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップより小さいエネル
ギーギャップを有する半導体装置である。
酸化物半導体積層において、上層の酸化物半導体層が下層の酸化物半導体層の上面及び側
面を覆う構造としてもよい。例えば上記構成において、第２の酸化物半導体層により第１
の酸化物半導体層の上面及び側面を覆う構造、又は第３の酸化物半導体層により第２の酸
化物半導体層の上面、及び第２の酸化物半導体層（若しくは第１の酸化物半導体層及び第
２の酸化物半導体層）の側面を覆う構造とすることができる。
また、酸化物半導体積層において、ソース電極層またはドレイン電極層と重畳しない領域
は、ソース電極層またはドレイン電極層と重畳する領域よりも高い酸素濃度を有する構成
としてもよい。
また、酸化物半導体積層において、ゲート電極層と重畳しない領域は、ドーパントを含む
構成とし、低抵抗領域を有してもよい。
本明細書で開示する発明の構成の一形態は、ゲート電極層上にゲート絶縁膜を形成し、ゲ
ート電極層と重なるゲート絶縁膜上にエネルギーギャップが異なる第１の酸化物半導体層
及び第２の酸化物半導体層を含む酸化物半導体積層を形成し、酸化物半導体積層上にソー
ス電極層及びドレイン電極層を形成する半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、ゲート電極層上にゲート絶縁膜を形成し、ゲ
ート電極層と重なるゲート絶縁膜上に第１の酸化物半導体層を形成し、第１の酸化物半導
体層上に第１の酸化物半導体層よりエネルギーギャップが小さい第２の酸化物半導体層を
形成し、第２の酸化物半導体層よりエネルギーギャップが大きい第３の酸化物半導体層を
成膜して酸化物半導体積層を形成し、酸化物半導体積層上にソース電極層及びドレイン電
極層を形成する半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、ゲート電極層上にゲート絶縁膜を形成し、ゲ
ート絶縁膜上にソース電極層及びドレイン電極層を形成し、ゲート電極層と重なるゲート
絶縁膜、ソース電極層、及びドレイン電極層上にエネルギーギャップが異なる第１の酸化
物半導体層及び第２の酸化物半導体層を含む酸化物半導体積層を形成する半導体装置の作
製方法である。
本明細書で開示する発明の構成の一形態は、ゲート電極層上にゲート絶縁膜を形成し、ゲ
ート絶縁膜上にソース電極層及びドレイン電極層を形成し、ゲート電極層と重なるゲート
絶縁膜、ソース電極層、及びドレイン電極層上に第１の酸化物半導体層を形成し、第１の
酸化物半導体層上に第１の酸化物半導体層よりエネルギーギャップが小さい第２の酸化物
半導体層を形成し、第２の酸化物半導体層よりエネルギーギャップが大きい第３の酸化物
半導体層を成膜して酸化物半導体積層を形成する半導体装置の作製方法である。
また、酸化物半導体積層に選択的にドーパントを導入し、酸化物半導体積層においてチャ
ネル形成領域を挟んでチャネル形成領域より抵抗が低く、ドーパントを含む低抵抗領域を
形成してもよい。ドーパントは、酸化物半導体積層の導電率を変化させる不純物である。
ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージ
ョンイオンインプランテーション法などを用いることができる。
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体積層を有する
ことにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く
、高速動作、高速応答が可能となる。
また、酸化物半導体層に水素若しくは水を放出させる加熱処理（脱水化又は脱水素化処理
）を行ってもよい。脱水化又は脱水素化処理は、混合領域を形成する加熱処理と兼ねるこ
とができる。また、酸化物半導体層として結晶性酸化物半導体層を用いる場合、混合領域
を形成する加熱処理を、結晶化のための加熱処理と兼ねることができる。
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素
が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離し
た箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招
くドナー準位が生じてしまう。
よって、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素を供給することが好ま
しい。酸化物半導体層へ酸素を供給することにより、膜中の酸素欠損を補填することがで
きる。
例えば、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁膜を酸化物半導体層と
接して設けることによって、該酸化物絶縁膜から酸化物半導体層へ酸素を供給することが
できる。上記構成において、脱水化又は脱水素化処理として加熱処理を行った酸化物半導
体層及び酸化物絶縁膜を少なくとも一部が接した状態で加熱処理を行うことによって酸化
物半導体層への酸素の供給を行ってもよい。
また、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素（少なくとも、酸素ラジ
カル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよ
い。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョ
ンイオンインプランテーション法、プラズマ処理などを用いることができる。
さらに、好ましくはトランジスタに設けられる酸化物半導体層は、酸化物半導体が結晶状
態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている膜とする
とよい。この場合、酸素の含有量は、酸化物半導体の化学量論的組成比における含有量を
超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度と
する。酸化物半導体の格子間に酸素が存在する場合もある。
水素若しくは水を酸化物半導体から除去し、不純物が極力含まれないように高純度化し、
酸素を供給して酸素欠損を補填することによりＩ型（真性）の酸化物半導体、又はＩ型（
真性）に限りなく近い酸化物半導体とすることができる。そうすることにより、酸化物半
導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですることが
できる。よって、該酸化物半導体層をトランジスタに用いることで、酸素欠損に起因する
トランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減す
ることができる。
本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する
半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジ
スタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば
、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、
コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電
気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
異なるエネルギーギャップを有する複数の酸化物半導体層を用いた酸化物半導体積層を用
いることによって、トランジスタの電気特性をより精度よく制御することができ、所望の
電気特性をトランジスタに付与することが可能となる。
従って、高機能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供
することができる。
半導体装置の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 実施例１における試料のＴＥＭ写真図およびその模式図。 実施例１における試料のＴＥＭ写真図およびその模式図。 イオン化ポテンシャルを示す図。 エネルギーバンド図を示す図。 イオン化ポテンシャルを示す図。 エネルギーバンド図を示す図。 トランジスタのオフ電流値を示す図。 トランジスタの電界効果移動度を示す図。 トランジスタのオフ電流値を示す図。 トランジスタの電界効果移動度を示す図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第
２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではな
い。また、本明細書において発明を特定するための事項として固有の名称を示すものでは
ない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１及び図３を用
いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトラ
ンジスタを示す。
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成さ
れるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また
、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有す
る、デュアルゲート型でもよい。
図１（Ａ）（Ｂ）に示すトランジスタ４４０ａ、トランジスタ４４０ｂは、ボトムゲート
構造を有する逆スタガ型のトランジスタの例である。
図１（Ａ）（Ｂ）に示すように、トランジスタ４４０ａ、トランジスタ４４０ｂは、絶縁
表面を有する基板４００上に順に設けられた、ゲート電極層４０１、ゲート絶縁膜４０２
、エネルギーギャップの異なる第１の酸化物半導体層１０１及び第２の酸化物半導体層１
０２を含む酸化物半導体積層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを
有する。トランジスタ４４０ａ、トランジスタ４４０ｂ上には、絶縁膜４０７が形成され
ている。
なお、図１において、第１の酸化物半導体層１０１と第２の酸化物半導体層１０２の界面
を点線で図示しているが、これは酸化物半導体積層４０３を模式的に示したものである。
材料や成膜条件や加熱処理によっては、第１の酸化物半導体層１０１と第２の酸化物半導
体層１０２との界面が不明確になる場合もある。不明確になる場合、異なる複数の酸化物
半導体層の混合領域又は混合層とよぶことのできる箇所が形成されることもある。これは
本明細書の他の図面においても同様である。
例えば、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の間に混合領域１
０５を有するトランジスタ４４９を図３（Ｃ）に示す。
トランジスタ４４９の酸化物半導体積層４０３において、第１の酸化物半導体層１０１及
び第２の酸化物半導体層１０２の界面は不明確であり、第１の酸化物半導体層１０１及び
第２の酸化物半導体層１０２の間に混合領域１０５を有する。なお、界面が不明確とは、
例えば高分解能透過電子顕微鏡を用いた酸化物半導体積層４０３の断面観察（ＴＥＭ像）
において、積層する酸化物半導体層の間に明確で連続的な線状の界面が確認できない場合
を指す。
混合領域１０５は、積層する第１の酸化物半導体層１０１及び第２の酸化物半導体層１０
２に含まれる元素が混合する領域であり、第１の酸化物半導体層１０１及び第２の酸化物
半導体層１０２とは少なくとも構成する元素の組成が異なる。例えば、酸化物半導体積層
４０３をインジウム、スズ、及び亜鉛を含む第１の酸化物半導体層及びインジウム、ガリ
ウム、及び亜鉛を含む第２の酸化物半導体層の積層構造とする場合、第１の酸化物半導体
層と第２の酸化物半導体層との間に、インジウム、スズ、ガリウム、及び亜鉛を含む混合
領域１０５を形成することができる。また、第１の酸化物半導体層１０１と第２の酸化物
半導体層１０２と含まれる元素は同じでも、その組成（組成比）が異なる混合領域１０５
を形成することができる。よって、混合領域１０５の有するエネルギーギャップも、第１
の酸化物半導体層１０１及び第２の酸化物半導体層１０２のエネルギーギャップとは異な
り、混合領域１０５のエネルギーギャップは、第１の酸化物半導体層１０１のエネルギー
ギャップ及び第２の酸化物半導体層１０２のエネルギーギャップの間の値となる。
従って、混合領域１０５を設けることで、酸化物半導体積層４０３はエネルギーバンド図
において連続接合となり、積層する第１の酸化物半導体層１０１及び第２の酸化物半導体
層１０２の界面における散乱を抑制することができる。界面散乱を抑制することができる
ため、混合領域１０５が設けられた酸化物半導体積層４０３を用いたトランジスタ４４９
は、電界効果移動度を向上させることができる。
混合領域１０５を設けることでエネルギーバンド図において、第１の酸化物半導体層１０
１と第２の酸化物半導体層１０２との間に勾配を形成できる。該勾配は、複数段の階段状
であってもよい。
なお、第１の酸化物半導体層１０１、混合領域１０５、及び第２の酸化物半導体層１０２
の界面を点線で図示しているが、これは酸化物半導体積層４０３において界面が不明確（
不明瞭）であることを模式的に示したものである。
混合領域１０５は、複数の酸化物半導体層を含む酸化物半導体積層４０３に加熱処理を行
うことによって形成することができる。加熱処理は、積層する酸化物半導体層中の元素が
熱により拡散できる温度とし、かつ積層する酸化物半導体層が酸化物半導体積層全領域に
おいて、組成（組成比）が均一な混合領域とならない条件で行う。
酸化物半導体積層４０３において、第１の酸化物半導体層１０１及び第２の酸化物半導体
層１０２は、それぞれの有するエネルギーギャップが異なればよく、その積層順は限定さ
れない。
具体的には、酸化物半導体積層４０３において、一方の酸化物半導体層のエネルギーギャ
ップを３ｅＶ以上とし、他方の酸化物半導体層のエネルギーギャップを３ｅＶ未満とする
。
図１（Ａ）に示すトランジスタ４４０ａは、第１の酸化物半導体層１０１より第２の酸化
物半導体層１０２の方が、該エネルギーギャップが大きい例である。本実施の形態では、
トランジスタ４４０ａにおける第１の酸化物半導体層１０１としてＩｎ−Ｓｎ−Ｚｎ系酸
化物膜（エネルギーギャップ２．６ｅＶ〜２．９ｅＶ、代表的には２．８ｅＶ）、第２の
酸化物半導体層１０２としてはＩｎ−Ｇａ−Ｚｎ系酸化物膜（エネルギーギャップ３．０
ｅＶ〜３．４ｅＶ、代表的には３．２ｅＶ）を用いる。
一方、図１（Ｂ）に示すトランジスタ４４０ｂは、第１の酸化物半導体層１０１より第２
の酸化物半導体層１０２の方が、該エネルギーギャップが小さい例である。本実施の形態
では、トランジスタ４４０ｂにおける第１の酸化物半導体層１０１としてＩｎ−Ｇａ−Ｚ
ｎ系酸化物膜（エネルギーギャップ３．２ｅＶ）、第２の酸化物半導体層１０２としては
Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜（エネルギーギャップ２．８ｅＶ）を用いる。
このように、酸化物半導体積層４０３において、第１の酸化物半導体層１０１及び第２の
酸化物半導体層１０２は、ゲート絶縁膜４０２と接する方をエネルギーギャップが大きい
層としてもよいし、エネルギーギャップが小さい層としてもよい。
図４（Ａ）に酸化物半導体積層４０３として第１の酸化物半導体層１０１、第２の酸化物
半導体層１０２、及び第３の酸化物半導体層１０３の３層構造の積層を用いたトランジス
タ４８０を示す。
トランジスタ４８０は、絶縁表面を有する基板４００上に順に設けられた、ゲート電極層
４０１、ゲート絶縁膜４０２、第１の酸化物半導体層１０１、第２の酸化物半導体層１０
２、及び第３の酸化物半導体層１０３を含む酸化物半導体積層４０３、ソース電極層４０
５ａ、ドレイン電極層４０５ｂを有する。トランジスタ４８０上には、絶縁膜４０７が形
成されている。
トランジスタ４８０の酸化物半導体積層４０３において、第１の酸化物半導体層１０１、
第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３のエネルギーギャップは
全て同じではなく、少なくとも２種類の異なる値のエネルギーギャップを含む。
酸化物半導体積層４０３を３層以上の積層構造とする場合、すべての酸化物半導体層同士
が異なるエネルギーギャップを有する構造であってもよいし、ほぼ同じエネルギーギャッ
プを有する酸化物半導体層を複数酸化物半導体積層４０３中に用いてもよい。
また、半導体装置の他の一形態として図９（Ａ）にトランジスタ４１０を示す。トランジ
スタ４１０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート
構造の一つであり逆スタガ型トランジスタともいう。
図９（Ａ）に示すように、トランジスタ４１０は、絶縁表面を有する基板４００上に順に
設けられた、ゲート電極層４０１、ゲート絶縁膜４０２、エネルギーギャップの異なる第
１の酸化物半導体層１０１及び第２の酸化物半導体層１０２を含む酸化物半導体積層４０
３、絶縁膜４２７、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。トランジ
スタ４１０上には、絶縁膜４０９が形成されている。
絶縁膜４２７は、ゲート電極層４０１と重畳する酸化物半導体積層４０３上に設けられて
おり、チャネル保護膜として機能する。
絶縁膜４２７は絶縁膜４０７と同様な材料及び方法で形成すればよく、代表的には酸化シ
リコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハ
フニウム膜、又は酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリ
コン膜、窒化酸化アルミニウム膜、酸化アルミニウム膜などの無機絶縁膜の単層又は積層
を用いることができる。
酸化物半導体積層４０３と接する絶縁膜４２７（絶縁膜４２７が積層構造であった場合、
酸化物半導体積層４０３と接する膜）を、酸素を多く含む状態とすると、酸化物半導体積
層４０３へ酸素を供給する供給源として好適に機能させることができる。
なお、絶縁膜４０９は絶縁膜４０７と同様な材料及び方法を用いて形成することができる
。
また、半導体装置の他の一形態として図１０（Ａ）にボトムゲート構造のトランジスタ４
３０を示す。
図１０（Ａ）に示すように、トランジスタ４３０は、絶縁表面を有する基板４００上に順
に設けられたゲート電極層４０１、ゲート絶縁膜４０２、ソース電極層４０５ａ、ドレイ
ン電極層４０５ｂ、エネルギーギャップの異なる第１の酸化物半導体層１０１及び第２の
酸化物半導体層１０２を含む酸化物半導体積層４０３を有する。トランジスタ４３０上に
は、絶縁膜４０７が形成されている。
トランジスタ４３０は、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上にエネルギ
ーギャップの異なる第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２を含む
酸化物半導体積層４０３が設けられる構造である。
酸化物半導体積層４０３（第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、
第３の酸化物半導体層１０３）に用いる酸化物半導体としては、少なくともインジウム（
Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好まし
い。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビラ
イザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビ
ライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフ
ニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａ
ｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有す
ることが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ
系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸
化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化
物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物
、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、
Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四
元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸
化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ
−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成のｒだけ近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ
）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすれば
よい。他の酸化物でも同様である。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ま
しくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義され
ている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準
面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（（ｘ１，ｙ１，ｆ（ｘ１，
ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（
ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面
に投影した長方形の面積をＳ０、指定面の平均高さをＺ０とする。Ｒａは原子間力顕微鏡
（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
酸化物半導体積層４０３（第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、
第３の酸化物半導体層１０３）として、結晶を含み、結晶性を有する酸化物半導体層（結
晶性酸化物半導体層）を用いることができる。結晶性酸化物半導体層における結晶状態は
、結晶軸の方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。
例えば、結晶性酸化物半導体層として、表面に概略垂直なｃ軸を有している結晶を含む酸
化物半導体層を用いることができる。
表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体層は、単結晶構造ではなく、
非晶質構造でもない構造であり、ｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ
Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ；
ＣＡＡＣ−ＯＳともいう）膜である。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜で
ある。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであること
が多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と
結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレ
インバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に
起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５
°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
ｃ軸配向を有した結晶性酸化物半導体層を得る方法としては、３つ挙げられる。１つ目は
、成膜温度を２００℃以上５００℃以下として酸化物半導体層の成膜を行い、表面に概略
垂直にｃ軸配向させる方法である。２つ目は、膜厚を薄く成膜した後、２００℃以上７０
０℃以下の加熱処理を行い、表面に概略垂直にｃ軸配向させる方法である。３つ目は、一
層目の膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を行い、２層目の成
膜を行い、表面に概略垂直にｃ軸配向させる方法である。
第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、第３の酸化物半導体層１０
３の膜厚は、１ｎｍ以上１０ｎｍ以下（好ましくは５ｎｍ以上３０ｎｍ以下）とし、スパ
ッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法
、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法
等を適宜用いることができる。また、第１の酸化物半導体層１０１、第２の酸化物半導体
層１０２、第３の酸化物半導体層１０３は、スパッタリングターゲット表面に対し、概略
垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜しても
よい。
酸化物半導体層を用いたトランジスタにおいて、該酸化物半導体層のエネルギーギャップ
は、トランジスタの電気特性に影響を与える。例えば、酸化物半導体層を用いたトランジ
スタにおいて、酸化物半導体層のエネルギーギャップが小さいと、オン特性（例えば、オ
ン電流や電界効果移動度）が向上し、一方、酸化物半導体層のエネルギーギャップが大き
いと、オフ電流が低減できる。
異なるエネルギーギャップを有する複数の酸化物半導体層を用いた酸化物半導体積層４０
３を用いることによって、トランジスタ４４０ａ、トランジスタ４４０ｂ、トランジスタ
４８０の電気特性をより精度よく制御することができ、所望の電気特性をトランジスタ４
４０ａ、トランジスタ４４０ｂ、トランジスタ４８０に付与することが可能となる。
例えば、図４（Ａ）に示すトランジスタ４８０の酸化物半導体積層４０３において、第２
の酸化物半導体層１０２のエネルギーギャップを第１の酸化物半導体層１０１及び第３の
酸化物半導体層１０３のエネルギーギャップより小さくする。この場合、第１の酸化物半
導体層１０１及び第３の酸化物半導体層１０３のエネルギーギャップはほぼ同じとするこ
とができる。
図４（Ｃ）に、図４（Ａ）における膜厚方向（Ｅ１−Ｅ２間）のエネルギーバンド図を示
す。トランジスタ４８０では、図４（Ｃ）に示すエネルギーバンド図となるように、第１
の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０
３の材料を選択することが好ましい。ただし、伝導帯に埋め込みチャネルが形成されれば
十分な効果が得られるため、必ずしも図４（Ｃ）のように伝導帯と価電子帯の両方に凹部
を有するエネルギーバンド図に限定しなくともよく、例えば伝導帯のみに凹部を有するエ
ネルギーバンド図が得られる構成としてもよい。
例えば、トランジスタ４８０における第１の酸化物半導体層１０１としてＩｎ−Ｇａ−Ｚ
ｎ系酸化物膜（エネルギーギャップ３．２ｅＶ）、第２の酸化物半導体層１０２としては
Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜（エネルギーギャップ２．８ｅＶ）、第３の酸化物半導体層
１０３としてＩｎ−Ｇａ−Ｚｎ系酸化物膜（エネルギーギャップ３．２ｅＶ）を用いる。
また、トランジスタ４８０におけるような３層積層の酸化物半導体積層４０３としては、
第１の酸化物半導体層１０１としてＩｎ−Ｇａ−Ｚｎ系酸化物膜、第２の酸化物半導体層
１０２としてはＩｎ−Ｚｎ系酸化物膜、第３の酸化物半導体層１０３としてＩｎ−Ｇａ−
Ｚｎ系酸化物膜の積層、第１の酸化物半導体層１０１としてＧａ−Ｚｎ系酸化物膜、第２
の酸化物半導体層１０２としてはＩｎ−Ｓｎ−Ｚｎ系酸化物膜、第３の酸化物半導体層１
０３としてＧａ−Ｚｎ系酸化物膜の積層、第１の酸化物半導体層１０１としてＧａ−Ｚｎ
系酸化物膜、第２の酸化物半導体層１０２としてはＩｎ−Ｚｎ系酸化物膜、第３の酸化物
半導体層１０３としてＧａ−Ｚｎ系酸化物膜の積層、第１の酸化物半導体層１０１として
Ｉｎ−Ｇａ系酸化物膜、第２の酸化物半導体層１０２としてはＩｎ−Ｇａ−Ｚｎ系酸化物
膜、第３の酸化物半導体層１０３としてＩｎ−Ｇａ系酸化物膜の積層、又は第１の酸化物
半導体層１０１としてＩｎ−Ｇａ−Ｚｎ系酸化物膜、第２の酸化物半導体層１０２として
は酸化インジウム（Ｉｎ系酸化物）膜、第３の酸化物半導体層１０３としてＩｎ−Ｇａ−
Ｚｎ系酸化物膜の積層などを用いることができる。
エネルギーギャップの小さい第２の酸化物半導体層１０２を、エネルギーギャップの大き
い第１の酸化物半導体層１０１及び第３の酸化物半導体層１０３により挟む構造とするこ
とによって、よりトランジスタ４８０のオフ電流（リーク電流）を低減する効果が得られ
る。
図２（Ａ）乃至（Ｅ）にトランジスタ４４０ａを用いて、作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４０１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたも
のを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有
する半導体装置を作製するには、可撓性基板上に酸化物半導体積層４０３を含むトランジ
スタ４４０ａを直接作製してもよいし、他の作製基板に酸化物半導体積層４０３を含むト
ランジスタ４４０ａを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基
板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジス
タ４４０ａとの間に剥離層を設けるとよい。
下地膜となる絶縁膜を基板４００とゲート電極層４０１との間に設けてもよい。下地膜は
、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。また、下地膜として、酸化アルミニウム、酸化
窒化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を用いて形成
することができる。下地膜はプラズマＣＶＤ法又はスパッタリング法等により形成すれば
よい。
また、ゲート電極層４０１の材料は、プラズマＣＶＤ法又はスパッタリング法等により、
モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジ
ウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成
することができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングし
た多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用
いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むイン
ジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジ
ウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導
電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート電極層４０１を積層構造とし、その一層として、Ｉｎ−Ｓｎ系、Ｉｎ−Ｓｎ
−Ｚｎ系、Ｉｎ−Ａｌ−Ｚｎ系、Ｓｎ−Ｇａ−Ｚｎ系、Ａｌ−Ｇａ−Ｚｎ系、Ｓｎ−Ａｌ
−Ｚｎ系、Ｉｎ−Ｚｎ系、Ｓｎ−Ｚｎ系、Ａｌ−Ｚｎ系、Ｉｎ系、Ｓｎ系、Ｚｎ系の金属
酸化物を用いてもよい。
また、ゲート絶縁膜４０２と接するゲート電極層４０１の一層として、窒素を含む金属酸
化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜
や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−
Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることがで
きる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の
仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電
圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
例えば、ゲート電極層４０１を積層構造とし、その一層として特に仕事関数の大きな材料
であるインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を用いることが好ましい。イン
ジウム、ガリウム、及び亜鉛を含む酸窒化物膜は、アルゴン及び窒素の混合ガス雰囲気下
で成膜することにより得られる。
例えば、ゲート電極層４０１として基板４００側から銅膜と、タングステン膜と、インジ
ウム、ガリウム、及び亜鉛を含む酸窒化物膜との積層構造、タングステン膜と、窒化タン
グステン膜と、銅膜と、チタン膜との積層構造などを用いることができる。
次いで、ゲート電極層４０１上にゲート絶縁膜４０２を形成する（図２（Ａ）参照）。ゲ
ート絶縁膜４０２は、作製するトランジスタのサイズやゲート絶縁膜４０２の段差被覆性
を考慮して形成することが好ましい。
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ
法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲー
ト絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面が
セットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
ゲート絶縁膜４０２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウ
ム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化
シリコン膜を用いて形成することができる。
また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケー
ト（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ
（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリー
ク電流を低減できる。
ゲート絶縁膜４０２は単層でも積層でもよいが、酸化物半導体積層４０３に接する膜とし
ては、酸化物絶縁膜が好ましい。本実施の形態では、ゲート絶縁膜４０２として酸化シリ
コン膜を用いる。
また、ゲート絶縁膜４０２を積層とする場合、例えば、ゲート電極層４０１上に酸化シリ
コン膜、Ｉｎ−Ｈｆ−Ｚｎ系酸化物膜、酸化物半導体積層４０３を順に積層してもよいし
、ゲート電極層４０１上に酸化シリコン膜、Ｉｎ：Ｚｒ：Ｚｎ＝１：１：１の原子比のＩ
ｎ−Ｚｒ−Ｚｎ系酸化物膜、酸化物半導体積層４０３を順に積層してもよいし、ゲート電
極層４０１上に酸化シリコン膜、Ｉｎ：Ｇｄ：Ｚｎ＝１：１：１の原子比のＩｎ−Ｇｄ−
Ｚｎ系酸化物膜、酸化物半導体積層４０３を順に積層してもよい。
次に、ゲート絶縁膜４０２上に第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１
９２からなる酸化物半導体膜の積層４９３を形成する（図２（Ｂ）参照）。
ゲート絶縁膜４０２は、酸化物半導体膜の積層４９３（酸化物半導体積層４０３）と接す
るため、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好
ましい。例えば、ゲート絶縁膜４０２として、酸化シリコン膜を用いる場合には、ＳｉＯ
２＋α（ただし、α＞０）とする。このようなゲート絶縁膜４０２を用いることで、酸化
物半導体膜の積層４９３（酸化物半導体積層４０３）に酸素を供給することができ、特性
を良好にすることができる。酸化物半導体膜の積層４９３（酸化物半導体積層４０３）へ
酸素を供給することにより、膜中の酸素欠損を補填することができる。
例えば、酸素の供給源となる酸素を多く（過剰に）含むゲート絶縁膜４０２を酸化物半導
体膜の積層４９３（酸化物半導体積層４０３）と接して設けることによって、該ゲート絶
縁膜４０２から酸化物半導体膜の積層４９３（酸化物半導体積層４０３）へ酸素を供給す
ることができる。酸化物半導体膜の積層４９３（酸化物半導体積層４０３）及びゲート絶
縁膜４０２を少なくとも一部が接した状態で加熱処理を行うことによって酸化物半導体膜
の積層４９３（酸化物半導体積層４０３）への酸素の供給を行ってもよい。
酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１
９２）の形成工程において、酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１
及び第２の酸化物半導体膜１９２）に水素、又は水がなるべく含まれないようにするため
に、酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導体
膜１９２）の成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜４０
２が形成された基板を予備加熱し、基板及びゲート絶縁膜４０２に吸着した水素、水など
の不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライ
オポンプが好ましい。
ゲート絶縁膜４０２において酸化物半導体膜の積層４９３（酸化物半導体積層４０３）が
接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定さ
れないが、研磨処理（例えば、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａ
ｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法）、ドライエッチング処理、プラズマ処理を用いる
ことができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、ゲート絶縁膜４０２の表面に付着している粉状物質（パーティクル、ごみ
ともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよ
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、ゲート絶縁膜４０２表面の凹凸状態に合わせて適宜設定すればよい。
なお、第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２は、成膜時に酸素が
多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成
膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態におけ
る化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが
好ましい。
なお、本実施の形態において、第１の酸化物半導体膜１９１を、スパッタリング法で作製
するためのターゲットとしては、例えば、組成比として、Ｉｎ：Ｓｎ：Ｚｎが原子数比で
、１：２：２、２：１：３、１：１：１、または２０：４５：３５などとなる酸化物ター
ゲットを用いて、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を成膜する。
なお、本実施の形態において、第２の酸化物半導体膜１９２を、スパッタリング法で作製
するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚｎ
Ｏ＝１：１：２［ｍｏｌ比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を
成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇ
ａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いてもよい。
また、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上
９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜し
た酸化物半導体膜は緻密な膜とすることができる。
第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２を、成膜する際に用いるス
パッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガス
を用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去し
つつ水素及び水が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４００
上に酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導体
膜１９２）を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ
２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気さ
れるため、当該成膜室で成膜した酸化物半導体膜の積層４９３（第１の酸化物半導体膜１
９１及び第２の酸化物半導体膜１９２）に含まれる不純物の濃度を低減できる。
また、ゲート絶縁膜４０２と酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１
及び第２の酸化物半導体膜１９２）とを大気に解放せずに連続的に形成することが好まし
い。ゲート絶縁膜４０２と酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及
び第２の酸化物半導体膜１９２）とを大気に曝露せずに連続して形成すると、ゲート絶縁
膜４０２表面に水素や水などの不純物が吸着することを防止することができる。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ
−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットにつ
いて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇ
ａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここ
で、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、
２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である
。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ター
ゲットによって適宜変更すればよい。
酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１
９２）をフォトリソグラフィ工程により島状の酸化物半導体積層４０３（第１の酸化物半
導体層１０１及び第２の酸化物半導体層１０２）に加工する（図２（Ｃ）参照）。
また、島状の酸化物半導体積層４０３を形成するためのレジストマスクをインクジェット
法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使
用しないため、製造コストを低減できる。
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよ
く、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチ
ング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴ
Ｏ０７Ｎ（関東化学社製）を用いてもよい。
本実施の形態では、第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２を同じ
マスクによりエッチング加工して形成するため、第１の酸化物半導体層１０１及び第２の
酸化物半導体層１０２は側面の端部が一致した同形状の酸化物半導体層となる。酸化物半
導体積層４０３において、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２
の側面（端部）は露出している。
なお、開示する発明の一形態において、酸化物半導体積層は、本実施の形態で示すように
島状に加工してもよいし、形状を加工せず、膜状のまままでもよい。
また、ゲート絶縁膜４０２にコンタクトホールを形成する場合、その工程は第１の酸化物
半導体膜１９１及び第２の酸化物半導体膜１９２の加工時に同時に行うことができる。
なお、図３（Ｃ）のトランジスタ４４９のように、酸化物半導体積層４０３に加熱処理を
行い、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の間に混合領域１０
５を形成してもよい。加熱処理は、第１の酸化物半導体層１０１及び第２の酸化物半導体
層１０２中の元素が熱により拡散できる温度とし、かつ第１の酸化物半導体層１０１及び
第２の酸化物半導体層１０２が酸化物半導体積層４０３全領域において、組成が均一な混
合領域とならない条件で行えばよい。
加熱処理は減圧下、窒素雰囲気下、酸素雰囲気下、又は大気（超乾燥エア）下、希ガス雰
囲気下などで行うことができる。また、加熱処理は条件（温度、雰囲気、時間など）を変
えて複数回行ってもよい。例えば、該加熱処理として、温度を６５０℃とし、窒素雰囲気
下で１時間加熱した後、酸素雰囲気下で１時間加熱すればよい。
混合領域１０５を形成するための加熱処理を行う工程は、第１の酸化物半導体膜１９１及
び第２の酸化物半導体膜１９２を形成した後であれば特に限定されず、膜状の第１の酸化
物半導体膜１９１及び第２の酸化物半導体膜１９２に行ってもよいし、本実施の形態のよ
うに島状の第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２に行ってもよい
。また、加熱処理はトランジスタの作製工程中で行う他の加熱処理（例えば、脱水化また
は脱水素化するための加熱処理、又は結晶化のための加熱処理など）と兼ねてもよい。
また、酸化物半導体積層４０３（酸化物半導体膜の積層４９３）に、過剰な水素（水や水
酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱
処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は
減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電
気炉に基板を導入し、酸化物半導体積層４０３（酸化物半導体膜の積層４９３）に対して
窒素雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体積層４０３（酸化物半導体膜の積層４９３）を加熱した後
、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（
キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が
２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０
ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素な
どが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二
窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガ
ス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい
。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物
の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸
素を供給することによって、酸化物半導体積層４０３（酸化物半導体膜の積層４９３）を
高純度化及びＩ型（真性）化することができる。
なお、脱水化又は脱水素化のための加熱処理は、酸化物半導体膜の積層４９３（第１の酸
化物半導体膜１９１及び第２の酸化物半導体膜１９２）の形成後、絶縁膜４０７の形成前
であれば、トランジスタ４４０ａの作製工程においてどのタイミングで行ってもよい。例
えば、酸化物半導体膜の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導
体膜１９２）の形成後、又は島状の酸化物半導体積層４０３（第１の酸化物半導体層１０
１及び第２の酸化物半導体層１０２）形成後に行うことができる。
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼
ねてもよい。例えば、第１の酸化物半導体膜１９１形成後と、第２の酸化物半導体膜１９
２形成後に２回加熱処理を行ってもよい。
脱水化又は脱水素化のための加熱処理を、酸化物半導体積層４０３（第１の酸化物半導体
層１０１及び第２の酸化物半導体層１０２）として島状に加工される前、酸化物半導体膜
の積層４９３（第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２）がゲート
絶縁膜４０２を覆った状態で行うと、ゲート絶縁膜４０２に含まれる酸素が加熱処理によ
って放出されるのを防止することができるため好ましい。
次いでゲート絶縁膜４０２、酸化物半導体積層４０３上に、ソース電極層及びドレイン電
極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。該導電膜は後の
加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜
としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金
属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜
、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側
又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化
物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成として
も良い。また、ソース電極層、及びドレイン電極層に用いる導電膜としては、導電性の金
属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）
、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―
ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物
材料に酸化シリコンを含ませたものを用いることができる。
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチング
を行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスク
を除去する。
酸化物半導体積層４０３において、第１の酸化物半導体層１０１及び第２の酸化物半導体
層１０２の側面（端部）は露出しているため、ソース電極層４０５ａ、ドレイン電極層４
０５ｂは、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の側面の一部に
接するように形成される。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体積層４０３がエッチングされ、分断する
ことのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみ
をエッチングし、酸化物半導体積層４０３を全くエッチングしないという条件を得ること
は難しく、導電膜のエッチングの際に酸化物半導体積層４０３は一部のみがエッチングさ
れ、溝部（凹部）を有する酸化物半導体積層４０３となることもある。
本実施の形態では、導電膜としてＴｉ膜を用い、酸化物半導体積層４０３にはＩｎ−Ｇａ
−Ｚｎ系酸化物半導体を用いたので、エッチング液としてアンモニア過水（アンモニア、
水、過酸化水素水の混合液）を用いる。
以上の工程で、本実施の形態のトランジスタ４４０ａが作製される（図２（Ｄ）参照）。
異なるエネルギーギャップを有する複数の酸化物半導体層（第１の酸化物半導体層１０１
及び第２の酸化物半導体層１０２）を用いた酸化物半導体積層４０３を用いることによっ
て、トランジスタ４４０ａ、４４０ｂの電気特性をより精度よく制御することができ、所
望の電気特性をトランジスタ４４０ａ、４４０ｂに付与することが可能となる。
次いで、酸化物半導体積層４０３の一部に接する絶縁膜４０７を形成する（図２（Ｅ）参
照）。
絶縁膜４０７は、プラズマＣＶＤ法、スパッタリング法、又は蒸着法等により成膜するこ
とができる。絶縁膜４０７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒
化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜などを用いることができる。
また、絶縁膜４０７として、酸化アルミニウム膜、酸化ハフニウム膜、酸化マグネシウム
膜、酸化ジルコニウム膜、酸化ランタン膜、酸化バリウム膜）、又は金属窒化物膜（例え
ば、窒化アルミニウム膜）も用いることができる。
絶縁膜４０７は、単層でも積層でもよく、例えば酸化シリコン膜及び酸化アルミニウム膜
の積層を用いることができる。
酸化物半導体積層４０３上に設けられる絶縁膜４０７として用いることのできる酸化アル
ミニウム膜は、水素、水などの不純物、及び酸素の両方に対して膜を通過させない遮断効
果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水などの不純物の酸化物半導体積層４０３への混入、及び酸化物半導体を構成する主成分
材料である酸素の酸化物半導体積層４０３からの放出を防止する保護膜として機能する。
絶縁膜４０７は、スパッタリング法など、絶縁膜４０７に水、水素等の不純物を混入させ
ない方法を適宜用いて形成することが好ましい。また、絶縁膜４０７において、酸化物半
導体積層４０３に接する絶縁膜は、酸素を過剰に含む膜とすると、酸化物半導体積層４０
３への酸素の供給源となるために好ましい。
本実施の形態では、絶縁膜４０７として膜厚１００ｎｍの酸化シリコン膜を、スパッタリ
ング法を用いて成膜する。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代
表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下におい
て行うことができる。
また、絶縁膜４０７を積層とする場合、例えば、酸化物半導体積層４０３上にＩｎ−Ｈｆ
−Ｚｎ系酸化物膜、酸化シリコン膜を順に積層してもよいし、酸化物半導体積層４０３上
にＩｎ：Ｚｒ：Ｚｎ＝１：１：１の原子比のＩｎ−Ｚｒ−Ｚｎ系酸化物膜、酸化シリコン
膜を順に積層してもよいし、酸化物半導体積層４０３上にＩｎ：Ｇｄ：Ｚｎ＝１：１：１
の原子比のＩｎ−Ｇｄ−Ｚｎ系酸化物膜、酸化シリコン膜を順に積層してもよい。
酸化物半導体膜の成膜時と同様に、絶縁膜４０７の成膜室内の残留水分を除去するために
は、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポン
プを用いて排気した成膜室で成膜した絶縁膜４０７に含まれる不純物の濃度を低減できる
。また、絶縁膜４０７の成膜室内の残留水分を除去するための排気手段としては、ターボ
分子ポンプにコールドトラップを加えたものであってもよい。
絶縁膜４０７を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
また、図３（Ａ）（Ｂ）に示すように、トランジスタ４４０ｃ、４４０ｄ上に層間絶縁膜
として、トランジスタ起因の表面凹凸を低減するために平坦化絶縁膜４１６を形成しても
よい。平坦化絶縁膜４１６としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン系
樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌ
ｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数
積層させることで、平坦化絶縁膜４１６を形成してもよい。
また、絶縁膜４０７、及び平坦化絶縁膜４１６にソース電極層４０５ａ、ドレイン電極層
４０５ｂに達する開口を形成し、開口にソース電極層４０５ａ、ドレイン電極層４０５ｂ
と電気的に接続する配線層を形成してもよい。配線層を用いて他のトランジスタと接続さ
せ、様々な回路を構成することができる。
ソース電極層４０５ａ、ドレイン電極層４０５ｂはソース電極層４０５ａ、ドレイン電極
層４０５ｂに達する開口を形成する際のエッチング工程により、一部オーバーエッチング
され、除去されることがある。ソース電極層及びドレイン電極層を積層構造とし、開口形
成時のエッチングストッパーとしても機能する導電膜をソース電極層及びドレイン電極層
として設けることができる。
図３（Ａ）で示すように、トランジスタ４４０ｃはソース電極層及びドレイン電極層を積
層構造とする例であり、ソース電極層としてソース電極層４０４ａ及びソース電極層４０
５ａ、ドレイン電極層としてドレイン電極層４０４ｂ及びドレイン電極層４０５ｂが積層
されている。トランジスタ４４０ｃのように、平坦化絶縁膜４１６、絶縁膜４０７、及び
ソース電極層４０５ａ、ドレイン電極層４０５ｂにソース電極層４０４ａ、ドレイン電極
層４０４ｂに達する開口を形成し、開口にソース電極層４０４ａ、ドレイン電極層４０４
ｂと電気的に接続する配線層４６５ａ、配線層４６５ｂを形成してもよい。
トランジスタ４４０ｃにおいて、ソース電極層４０４ａ、ドレイン電極層４０４ｂは開口
形成時においてエッチングストッパーとしても機能する。ソース電極層４０４ａ、ドレイ
ン電極層４０４ｂとしてはタングステン膜や窒化タンタル膜など、ソース電極層４０５ａ
、ドレイン電極層４０５ｂとしては銅膜やアルミニウム膜などをそれぞれ用いることがで
きる。
また、図３（Ｂ）のトランジスタ４４０ｄで示すように、ソース電極層４０５ａ、ドレイ
ン電極層４０５ｂを酸化物半導体積層４０３上のみに設け、酸化物半導体積層４０３の側
面に接しない構成としてもよい。トランジスタ４４０ｄで示す構成は、多階調マスクによ
って形成されたレジストマスクを用いてエッチング工程を行うことでも作製することがで
きる。このような構成とすることで、トランジスタ４４０ｄのソース電極層４０５ａおよ
びドレイン電極層４０５ｂのリーク電流（寄生チャネル）をさらに低減することができる
。
配線層４６５ａ、配線層４６５ｂはゲート電極層４０１、ソース電極層４０５ａ、ドレイ
ン電極層４０５ｂと同様の材料及び方法を用いて形成することができる。例えば、配線層
４６５ａ、配線層４６５ｂとして窒化タンタル膜と銅膜との積層、又は窒化タンタル膜と
タングステン膜との積層などを用いることができる。
高純度化され、酸素欠損が補填された酸化物半導体積層４０３は、水素、水などの不純物
が十分に除去されており、酸化物半導体積層４０３中の水素濃度は５×１０１９ａｔｏｍ
ｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下である。なお、酸化物
半導体積層４０３中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む酸化
物半導体積層４０３を用いたトランジスタ４４０ａは、オフ状態における電流値（オフ電
流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア
）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／
μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
以上のように、高機能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置
を提供することができる。
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図７、図８及
び図１１を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及
び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同
じ箇所の詳細な説明は省略する。
本実施の形態では酸化物半導体積層において、上層の酸化物半導体層が下層の酸化物半導
体層の側面を覆う構造とする例を示す。
図７（Ａ）乃至（Ｃ）に示すトランジスタ３４０は、ボトムゲート構造を有する逆スタガ
型のトランジスタの一例である。図７（Ａ）は平面図であり、図７（Ａ）中の一点鎖線Ｘ
−Ｙで切断した断面が図７（Ｂ）に相当し、図７（Ａ）中の一点鎖線Ｖ−Ｗで切断した断
面が図７（Ｃ）に相当する。
チャネル長方向の断面図である図７（Ｂ）に示すように、トランジスタ３４０は、絶縁表
面を有する基板４００上に順に設けられた、ゲート電極層４０１、ゲート絶縁膜４０２、
エネルギーギャップの異なる第１の酸化物半導体層１０１及び第２の酸化物半導体層１０
２を含む酸化物半導体積層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有
する。なお、トランジスタ３４０上には、絶縁膜４０７が形成されている。
第１の酸化物半導体層１０１は、ゲート絶縁膜４０２上に接して形成され、第２の酸化物
半導体層１０２は、第１の酸化物半導体層１０１の上面及び側面を覆って形成され、第２
の酸化物半導体層１０２の周縁部は、ゲート絶縁膜４０２と接する構造としている。第１
の酸化物半導体層１０１がソース電極層４０５ａまたはドレイン電極層４０５ｂと接して
いない構造とすることで、トランジスタ３４０のソース電極層４０５ａおよびドレイン電
極層４０５ｂのリーク電流（寄生チャネル）の発生を低減している。
図７（Ｃ）は、チャネル幅方向の断面図であり、図７（Ｂ）と同様に第１の酸化物半導体
層１０１の端部（側面）が第２の酸化物半導体層１０２の端部で覆われ、第１の酸化物半
導体層１０１が絶縁膜４０７と接していない構造としている。
第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２はエネルギーギャップが異
なる。本実施の形態では、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２
は組成が異なり、第２の酸化物半導体層１０２のエネルギーギャップが第１の酸化物半導
体層１０１よりエネルギーギャップが大きい例である。
図８（Ａ）乃至（Ｃ）に酸化物半導体積層４０３として第１の酸化物半導体層１０１、第
２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３の３層構造の積層を用いた
トランジスタ３８０ａを示す。
図８（Ａ）乃至（Ｃ）に示すトランジスタ３８０ａは、ボトムゲート構造を有する逆スタ
ガ型のトランジスタの一例である。図８（Ａ）は平面図であり、図８（Ａ）中の一点鎖線
Ｘ−Ｙで切断した断面が図８（Ｂ）に相当し、図８（Ａ）中の一点鎖線Ｖ−Ｗで切断した
断面が図８（Ｃ）に相当する。
チャネル長方向の断面図である図８（Ｂ）に示すように、トランジスタ３８０ａは、絶縁
表面を有する基板４００上に順に設けられた、ゲート電極層４０１、ゲート絶縁膜４０２
、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体
層１０３を含む酸化物半導体積層４０３、ソース電極層４０５ａ、ドレイン電極層４０５
ｂを有する。トランジスタ３８０ａ上には、絶縁膜４０７が形成されている。
第１の酸化物半導体層１０１は、ゲート絶縁膜４０２上に接して形成され、第１の酸化物
半導体層１０１上に第２の酸化物半導体層１０２が積層される。第３の酸化物半導体層１
０３は、第１の酸化物半導体層１０１の側面並びに第２の酸化物半導体層１０２の上面及
び側面を覆って形成され、第３の酸化物半導体層１０３の周縁部は、ゲート絶縁膜４０２
と接する構造としている。第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２
をソース電極層４０５ａまたはドレイン電極層４０５ｂと接していない構造とすることで
、トランジスタ３８０ａのソース電極層４０５ａおよびドレイン電極層４０５ｂのリーク
電流（寄生チャネル）の発生を低減している。
図８（Ｃ）は、チャネル幅方向の断面図であり、図８（Ｂ）と同様に第１の酸化物半導体
層１０１及び第２の酸化物半導体層１０２の端部（側面）が第３の酸化物半導体層１０３
の端部で覆われ、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２が絶縁膜
４０７と接していない構造としている。
第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２はエネルギーギャップが異
なる。本実施の形態では第２の酸化物半導体層１０２のエネルギーギャップが第１の酸化
物半導体層１０１よりエネルギーギャップが小さい例である。
また、第２の酸化物半導体層１０２及び第３の酸化物半導体層１０３はエネルギーギャッ
プが異なる。本実施の形態では第３の酸化物半導体層１０３のエネルギーギャップが第２
の酸化物半導体層１０２よりエネルギーギャップが大きい例である。
なお、本実施の形態においては、第３の酸化物半導体層１０３のエネルギーギャップは、
第１の酸化物半導体層１０１のエネルギーギャップとほぼ同じである。
例えば、トランジスタ３８０ａにおける第１の酸化物半導体層１０１としてＩｎ−Ｇａ−
Ｚｎ系酸化物膜（エネルギーギャップ３．２ｅＶ）、第２の酸化物半導体層１０２として
はＩｎ−Ｓｎ−Ｚｎ系酸化物膜（エネルギーギャップ２．８ｅＶ）、第３の酸化物半導体
層１０３としてＩｎ−Ｇａ−Ｚｎ系酸化物膜（エネルギーギャップ３．２ｅＶ）を用いる
。
また、トランジスタ３８０ａのような３層積層の酸化物半導体積層４０３としては、第１
の酸化物半導体層１０１としてＩｎ−Ｇａ−Ｚｎ系酸化物膜、第２の酸化物半導体層１０
２としてはＩｎ−Ｚｎ系酸化物膜、第３の酸化物半導体層１０３としてＩｎ−Ｇａ−Ｚｎ
系酸化物膜の積層、第１の酸化物半導体層１０１としてＧａ−Ｚｎ系酸化物膜、第２の酸
化物半導体層１０２としてはＩｎ−Ｓｎ−Ｚｎ系酸化物膜、第３の酸化物半導体層１０３
としてＧａ−Ｚｎ系酸化物膜の積層、第１の酸化物半導体層１０１としてＧａ−Ｚｎ系酸
化物膜、第２の酸化物半導体層１０２としてはＩｎ−Ｚｎ系酸化物膜、第３の酸化物半導
体層１０３としてＧａ−Ｚｎ系酸化物膜の積層、第１の酸化物半導体層１０１としてＩｎ
−Ｇａ系酸化物膜、第２の酸化物半導体層１０２としてはＩｎ−Ｇａ−Ｚｎ系酸化物膜、
第３の酸化物半導体層１０３としてＩｎ−Ｇａ系酸化物膜の積層、又は第１の酸化物半導
体層１０１としてＩｎ−Ｇａ−Ｚｎ系酸化物膜、第２の酸化物半導体層１０２としては酸
化インジウム（Ｉｎ系酸化物）膜、第３の酸化物半導体層１０３としてＩｎ−Ｇａ−Ｚｎ
系酸化物膜の積層などを用いることができる。
また、第２の酸化物半導体層１０２の周囲を第１の酸化物半導体層１０１と第３の酸化物
半導体層１０３で覆うことで、第２の酸化物半導体層１０２の酸素欠損の増加を抑え、ト
ランジスタ３８０ａのしきい値電圧をゼロに近づける構成とすることができる。さらには
、第２の酸化物半導体層１０２が埋め込みチャネルとなることでチャネル形成領域を絶縁
膜界面から遠ざけることができ、これによりキャリアの界面散乱が低減され、高い電界効
果移動度を実現することができる。
図１１（Ａ）に示すトランジスタ３８０ｂは、第１の酸化物半導体層１０１及び第２の酸
化物半導体層１０２を島状に加工する際に、同じマスクを用いて（或いは、加工によって
作製した島状の第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２をマスクと
して）ゲート絶縁膜４０２の一部をエッチングして薄くした構成である。トランジスタ３
８０ｂにおいてゲート絶縁膜４０２は、島状の第１の酸化物半導体層１０１及び第２の酸
化物半導体層１０２と重畳する領域は、その他の領域（重畳しない領域）と比較して厚い
膜厚を有している。第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の島状
への加工の際に、ゲート絶縁膜４０２の一部までエッチングすることによって第１の酸化
物半導体層１０１の残渣などのエッチング残りを除去し、リーク電流の発生を低減するこ
とができる。
また、図１１（Ｂ）に示すトランジスタ３８０ｃは、３回のフォトリソグラフィ工程によ
り、酸化物半導体積層４０３を形成した構成である。トランジスタ３８０ｃに含まれる酸
化物半導体積層４０３は、第１の酸化物半導体膜を成膜後、第１のマスクを用いて島状の
第１の酸化物半導体層１０１を形成し、島状の第１の酸化物半導体層１０１上に第２の酸
化物半導体膜を成膜後、第２のマスクを用いて島状の第２の酸化物半導体層１０２を形成
し、島状の第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２上に第３の酸化
物半導体膜を成膜後、第３のマスクを用いて島状の第３の酸化物半導体層１０３に加工す
ることで、形成される。
なお、トランジスタ３８０ｃは、第１の酸化物半導体層１０１の端面が、第２の酸化物半
導体層１０２の側面から突出した構造であり、第３の酸化物半導体層１０３が第１の酸化
物半導体層１０１の上面の一部と接する構成とした例である。
また、半導体装置の他の一形態として図９（Ｂ）にボトムゲート構造を有するチャネル保
護型のトランジスタ４１８を示す。
チャネル長方向の断面図である図９（Ｂ）に示すように、トランジスタ４１８は、絶縁表
面を有する基板４００上に順に設けられた、ゲート電極層４０１、ゲート絶縁膜４０２、
第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層
１０３を含む酸化物半導体積層４０３、チャネル保護膜として機能する絶縁膜４２７、ソ
ース電極層４０５ａ、ドレイン電極層４０５ｂを有する。トランジスタ４１８上には、絶
縁膜４０９が形成されている。
第１の酸化物半導体層１０１は、ゲート絶縁膜４０２上に接して形成され、第１の酸化物
半導体層１０１上に第２の酸化物半導体層１０２が積層される。第３の酸化物半導体層１
０３は、第１の酸化物半導体層１０１の側面並びに第２の酸化物半導体層１０２の上面及
び側面を覆って形成され、第３の酸化物半導体層１０３の周縁部は、ゲート絶縁膜４０２
と接する構造としている。第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２
をソース電極層４０５ａまたはドレイン電極層４０５ｂと接していない構造とすることで
、トランジスタ４１８のソース電極層４０５ａおよびドレイン電極層４０５ｂのリーク電
流（寄生チャネル）の発生を低減している。
また、半導体装置の他の一形態として図１０（Ｂ）にボトムゲート構造のトランジスタ４
３８を示す。
図１０（Ｂ）に示すように、トランジスタ４３８は、絶縁表面を有する基板４００上に順
に設けられたゲート電極層４０１、ゲート絶縁膜４０２、ソース電極層４０５ａ、ドレイ
ン電極層４０５ｂ、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第
３の酸化物半導体層１０３を含む酸化物半導体積層４０３を有する。トランジスタ４３８
上には、絶縁膜４０７が形成されている。
トランジスタ４３８は、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に第１の酸
化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３を
含む酸化物半導体積層４０３が設けられる構造である。第１の酸化物半導体層１０１、第
２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３のうち少なくとも一は該エ
ネルギーギャップが異なる。
トランジスタ４３８において、第１の酸化物半導体層１０１は、ソース電極層４０５ａ及
びドレイン電極層４０５ｂ上に接して形成され、第１の酸化物半導体層１０１上に第２の
酸化物半導体層１０２が積層される。第３の酸化物半導体層１０３は、第１の酸化物半導
体層１０１の側面並びに第２の酸化物半導体層１０２の上面及び側面を覆って形成され、
第３の酸化物半導体層１０３の周縁部は、ソース電極層４０５ａ及びドレイン電極層４０
５ｂと接する構造としている。
このように、積層する酸化物半導体層の形状は、酸化物半導体層ごとに異なる形状として
もよく、酸化物半導体積層は種々の形状及び構造を選択することができる。
以上のように、高機能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置
を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図５を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、脱水化又は脱水
素化処理を行った酸化物半導体積層に、酸素（少なくとも、酸素ラジカル、酸素原子、酸
素イオン、のいずれかを含む）を導入して膜中に酸素を供給する例を示す。
脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時
に脱離して減少してしまうおそれがある。酸化物半導体積層において、酸素が脱離した箇
所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気特性変動を招くドナ
ー準位が生じてしまう。
よって、脱水化又は脱水素化処理を行った酸化物半導体積層に、酸素を供給することが好
ましい。酸化物半導体積層へ酸素を供給することにより、膜中の酸素欠損を補填すること
ができる。該酸化物半導体積層をトランジスタに用いることで、酸素欠損に起因するトラ
ンジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減するこ
とができる。また、しきい値電圧をプラスシフトさせ、トランジスタをノーマリーオフ化
することもできる。
図５（Ａ）は、図２（Ｃ）と対応しており、絶縁表面を有する基板４００上に、ゲート電
極層４０１、ゲート絶縁膜４０２、エネルギーギャップの異なる第１の酸化物半導体層１
０１及び第２の酸化物半導体層１０２を含む酸化物半導体積層４０３が形成されている。
次に、酸化物半導体積層４０３に酸素４３１（少なくとも、酸素ラジカル、酸素原子、酸
素イオン、のいずれかを含む）を導入して、第１の酸化物半導体層１０１及び第２の酸化
物半導体層１０２を含む酸化物半導体積層４０３に、酸素過剰領域１１１、１１２を形成
し、酸素の供給を行う（図５（Ｂ）参照）。
なお、酸素過剰領域１１１、１１２は、酸化物半導体が結晶状態における化学量論的組成
比に対し、酸素の含有量が過剰な領域が、少なくとも一部含まれている領域とする。酸素
過剰領域１１１、１１２に供給された酸素４３１によって、第１の酸化物半導体層１０１
及び第２の酸化物半導体層１０２を含む酸化物半導体積層４０３中に存在する酸素欠損を
補填することができる。
ゲート絶縁膜４０２、酸素過剰領域１１１、１１２を有する酸化物半導体積層４０３上に
ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成し、トランジスタ４４３ａを作製
する（図５（Ｃ）参照）。
なお、酸素４３１の導入工程は、ソース電極層４０５ａ、ドレイン電極層４０５ｂの形成
後に行うこともできる。図５（Ｄ）にソース電極層４０５ａ、ドレイン電極層４０５ｂの
形成後、酸化物半導体層１０１及び第２の酸化物半導体層１０２を含む酸化物半導体積層
４０３に酸素を導入して作製する例としてトランジスタ４４３ｂを示す。
図５（Ｄ）に示すように、酸素４３１はソース電極層４０５ａ、ドレイン電極層４０５ｂ
がマスクとなり、酸化物半導体層１０１及び第２の酸化物半導体層１０２を含む酸化物半
導体積層４０３のチャネル形成領域に選択的に導入される。トランジスタ４４３ｂの酸化
物半導体積層４０３において、ソース電極層４０５ａまたはドレイン電極層４０５ｂと重
畳しない領域は、ソース電極層４０５ａまたはドレイン電極層４０５ｂと重畳する領域よ
りも高い酸素濃度を有する構成となる。
また、半導体装置の他の一形態として図４（Ｂ）に酸化物半導体積層４０３に酸素を導入
したボトムゲート構造を有するトランジスタ４８３を示す。図４（Ａ）に酸化物半導体積
層４０３として第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の
酸化物半導体層１０３の３層構造の積層を用いたトランジスタ４８０を示す。
トランジスタ４８３は、絶縁表面を有する基板４００上に順に設けられた、ゲート電極層
４０１、ゲート絶縁膜４０２、酸素過剰領域１１１を有する第１の酸化物半導体層１０１
、酸素過剰領域１１２を含む第２の酸化物半導体層１０２、及び酸素過剰領域１１３を含
む第３の酸化物半導体層１０３を含む酸化物半導体積層４０３、ソース電極層４０５ａ、
ドレイン電極層４０５ｂを有する。トランジスタ４８３上には、絶縁膜４０７が形成され
ている。
トランジスタ４８３の酸化物半導体積層４０３において、第１の酸化物半導体層１０１、
第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３のエネルギーギャップは
全て同じではなく、少なくとも２種類の異なる値のエネルギーギャップを含む。
トランジスタ４８３は、酸化物半導体積層４０３全体に酸素が導入された例であり、第１
の酸化物半導体層１０１、第２の酸化物半導体層１０２、第３の酸化物半導体層１０３に
おいて、それぞれ該全体に酸素過剰領域１１１、酸素過剰領域１１２、又は酸素過剰領域
１１３が設けられている。
また、半導体装置の他の一形態として図９（Ｃ）に酸化物半導体積層４０３に酸素を導入
したボトムゲート構造を有するチャネル保護型のトランジスタ４１３を示す。
トランジスタ４１３は、絶縁表面を有する基板４００上に順に設けられた、ゲート電極層
４０１、ゲート絶縁膜４０２、酸素過剰領域１１１を含む第１の酸化物半導体層１０１、
酸素過剰領域１１２を含む第２の酸化物半導体層１０２、及び酸素過剰領域１１３を含む
第３の酸化物半導体層１０３を含む酸化物半導体積層４０３、チャネル保護膜として機能
する絶縁膜４２７、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。トランジ
スタ４１３上には、絶縁膜４０９が形成されている。
第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層
１０３のうち少なくとも一は、他の酸化物半導体層とエネルギーギャップが異なる。トラ
ンジスタ４１３においては、第２の酸化物半導体層１０２のエネルギーギャップが第１の
酸化物半導体層１０１及び第３の酸化物半導体層１０３より小さい例である。
トランジスタ４１３は、酸化物半導体積層４０３全体に酸素が導入された例であり、第１
の酸化物半導体層１０１、第２の酸化物半導体層１０２、第３の酸化物半導体層１０３に
おいて、それぞれ該全体に酸素過剰領域１１１、酸素過剰領域１１２、又は酸素過剰領域
１１３が設けられている。
また、トランジスタ４１３において、第１の酸化物半導体層１０１は、ゲート絶縁膜４０
２上に接して形成され、第１の酸化物半導体層１０１上に第２の酸化物半導体層１０２が
積層される。第３の酸化物半導体層１０３は、第１の酸化物半導体層１０１の側面並びに
第２の酸化物半導体層１０２の上面及び側面を覆って形成され、第３の酸化物半導体層１
０３の周縁部は、ゲート絶縁膜４０２と接する構造としている。第１の酸化物半導体層１
０１及び第２の酸化物半導体層１０２をソース電極層４０５ａまたはドレイン電極層４０
５ｂと接していない構造とすることで、トランジスタ４１３のソース電極層４０５ａおよ
びドレイン電極層４０５ｂのリーク電流（寄生チャネル）の発生を低減している。
また、半導体装置の他の一形態として図１０（Ｃ）に酸化物半導体積層４０３に酸素を導
入したボトムゲート構造のトランジスタ４３３を示す。
図１０（Ｃ）に示すように、トランジスタ４３３は、絶縁表面を有する基板４００上に順
に設けられたゲート電極層４０１、ゲート絶縁膜４０２、ソース電極層４０５ａ、ドレイ
ン電極層４０５ｂ、酸素過剰領域１１１を含む第１の酸化物半導体層１０１、酸素過剰領
域１１２を含む第２の酸化物半導体層１０２、及び酸素過剰領域１１３を含む第３の酸化
物半導体層１０３を含む酸化物半導体積層４０３を有する。トランジスタ４３３上には、
絶縁膜４０７が形成されている。
トランジスタ４３３は、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に第１の酸
化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層を含む酸
化物半導体積層４０３が設けられる構造である。第１の酸化物半導体層１０１、第２の酸
化物半導体層１０２、及び第３の酸化物半導体層１０３のうち少なくとも一はエネルギー
ギャップが他の酸化物半導体層と異なり、トランジスタ４３３は第２の酸化物半導体層１
０２のエネルギーギャップが第１の酸化物半導体層１０１及び第３の酸化物半導体層１０
３より小さい例である。
トランジスタ４３３は、酸化物半導体積層４０３全体に酸素が導入された例であり、第１
の酸化物半導体層１０１、第２の酸化物半導体層１０２、第３の酸化物半導体層１０３に
おいて、それぞれ該全体に酸素過剰領域１１１、酸素過剰領域１１２、又は酸素過剰領域
１１３が設けられている。
トランジスタ４３３において、酸素の導入は、露出された酸化物半導体積層４０３に直接
行ってもよいし、絶縁膜４０７を通過させて行ってもよい。
なお、実施の形態２で示した上層の酸化物半導体層が下層の酸化物半導体層の側面を覆う
構造とするトランジスタ３４０とトランジスタ３８０ａにおいて、酸化物半導体積層４０
３に酸素を導入して酸素過剰領域を設ける例を図７（Ｄ）、図８（Ｄ）に示す。
図７（Ｄ）におけるトランジスタ３４３は、絶縁表面を有する基板４００上に順に設けら
れた、ゲート電極層４０１、ゲート絶縁膜４０２、エネルギーギャップの異なる第１の酸
化物半導体層１０１及び第２の酸化物半導体層１０２を含む酸化物半導体積層４０３、ソ
ース電極層４０５ａ、ドレイン電極層４０５ｂを有する。トランジスタ３４３上には、絶
縁膜４０７が形成されている。トランジスタ３４３において、酸化物半導体積層４０３は
、酸素過剰領域１１１を含む第１の酸化物半導体層１０１、及び酸素過剰領域１１２を含
む第２の酸化物半導体層１０２を有する。
図８（Ｄ）におけるトランジスタ３８３は、絶縁表面を有する基板４００上に順に設けら
れた、ゲート電極層４０１、ゲート絶縁膜４０２、エネルギーギャップの異なる第１の酸
化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３を
含む酸化物半導体積層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する
。トランジスタ３８３上には、絶縁膜４０７が形成されている。トランジスタ３８３にお
いて、酸化物半導体積層４０３は、酸素過剰領域１１１を含む第１の酸化物半導体層１０
１、酸素過剰領域１１２を含む第２の酸化物半導体層１０２、及び酸素過剰領域１１３を
含む第３の酸化物半導体層１０３を有する。
なお、トランジスタ３４３及びトランジスタ３８３に示すような、下層の酸化物半導体層
よりエネルギーギャップの大きい酸化物半導体層を上層に積層する酸化物半導体積層にお
いて、上層の酸化物半導体層が下層の酸化物半導体層の側面を覆う構造とすることで、ト
ランジスタのソース電極層およびドレイン電極層のリーク電流（寄生チャネル）の発生を
低減することができる。
脱水化又は脱水素化処理を行った酸化物半導体積層４０３に、酸素を導入して膜中に酸素
を供給することによって、酸化物半導体積層４０３を高純度化、及びＩ型（真性）化する
ことができる。高純度化し、Ｉ型（真性）化した酸化物半導体積層４０３を有するトラン
ジスタ４４３ａ、トランジスタ４４３ｂ、トランジスタ４１３、トランジスタ４３３、ト
ランジスタ３４３、トランジスタ３８３は、電気特性変動が抑制されており、電気的に安
定である。
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイ
オンインプランテーション法、プラズマ処理などを用いることができる。
酸素の導入工程は、酸化物半導体積層４０３に酸素導入する場合、酸化物半導体積層４０
３に直接導入してもよいし、絶縁膜４０７などの他の膜を通過して酸化物半導体積層４０
３へ導入してもよい。酸素を他の膜を通過して導入する場合は、イオン注入法、イオンド
ーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが
、酸素を露出された酸化物半導体積層４０３へ直接導入する場合は、プラズマ処理なども
用いることができる。
酸化物半導体積層４０３への酸素の導入は、脱水化又は脱水素化処理を行った後であれば
よく、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体積層
４０３への酸素の導入は複数回行ってもよい。
例えば、実施の形態１において、酸化物半導体積層４０３への酸素の導入は、露出した酸
化物半導体膜の積層４９３、又は酸化物半導体積層４０３に対して、ソース電極層４０５
ａ、ドレイン電極層４０５ｂ形成後、ゲート絶縁膜４０２形成後、ゲート電極層４０１形
成後、絶縁膜４０７形成後に行うことができる。
また、酸化物半導体積層４０３中の酸素過剰領域１１１、１１２において、酸素の導入工
程によって導入された酸素濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔ
ｏｍｓ／ｃｍ３以下とするのが好ましい。
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半
導体積層４０３中の酸素濃度を、ＳＩＭＳなどの方法を用いて、正確に見積もることは難
しい。つまり、酸化物半導体積層４０３に酸素が意図的に添加されたか否かを判別するこ
とは困難であるといえる。
ところで、酸素には１７Ｏや１８Ｏといった同位体が存在し、自然界におけるこれらの存
在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られて
いる。つまり、酸化物半導体積層４０３中にこれらの同位体を意図的に添加した場合、こ
れら同位体の濃度は、ＳＩＭＳなどの方法によって見積もることができ、これらの濃度を
測定することで、酸化物半導体積層４０３中の酸素濃度をより正確に見積もることが可能
な場合がある。よって、これらの濃度を測定することで、酸化物半導体積層４０３に意図
的に酸素が添加されたか否かを判別しても良い。
また、酸化物半導体膜へ酸素を導入した後、加熱処理を行うことが好ましい。
本実施の形態のトランジスタ４４３ａ、トランジスタ４４３ｂのように、酸素を直接酸化
物半導体積層４０３へ導入する場合は、酸化物半導体積層４０３と接するゲート絶縁膜４
０２、絶縁膜４０７を、必ずしも酸素を多くに含む膜とする必要はない。導入した酸素が
再度酸化物半導体積層４０３から脱離しないように、また、水素、水など不純物が酸化物
半導体積層４０３へ再度混入しないように、酸素、水素、水などの不純物に対して遮断効
果（ブロック効果）が高い膜を絶縁膜４０７として設けることが好ましい。例えば、水素
、水などの不純物、及び酸素の両方に対して遮断効果（ブロック効果）が高い酸化アルミ
ニウム膜などを用いるとよい。
もちろん、酸化物半導体膜と接するゲート絶縁膜４０２、絶縁膜４０７を、酸素を多く含
む膜とし、さらに酸素を直接酸化物半導体積層４０３に導入し、複数の酸素供給方法を行
ってもよい。
また、本実施の形態では酸化物半導体積層４０３への酸素導入を例として説明するが、酸
素の導入は酸化物半導体積層４０３と接するゲート絶縁膜４０２、絶縁膜４０７などに行
ってもよい。酸化物半導体積層４０３と接するゲート絶縁膜４０２、絶縁膜４０７に酸素
を導入し、酸素過剰とすることによって、酸化物半導体積層４０３への酸素の供給を行う
ことができる。
以上のように、安定した電気特性を有する酸化物半導体積層を用いた半導体装置を提供す
ることができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図６を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、酸化物半導体積
層に低抵抗領域を形成する例である。低抵抗領域は、酸化物半導体積層へ導電率を変化さ
せる不純物（ドーパントともいう）を導入して形成することができる。
本実施の形態では、ボトムゲート構造を有するチャネル保護型のトランジスタ４２０の例
を示す。図６（Ａ）乃至（Ｃ）にトランジスタ４２０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上にゲート電極層４０１を形成し、ゲート電極層４０
１上にゲート絶縁膜４０２を形成する。
そしてゲート絶縁膜４０２上にエネルギーギャップの異なる第１の酸化物半導体層１０１
及び第２の酸化物半導体層１０２を含む酸化物半導体積層４０３を形成する。
なお、酸化物半導体積層４０３には実施の形態２で示したように酸素を導入し、酸素過剰
領域を含む酸化物半導体積層４０３としてもよい。また、酸化物半導体積層４０３が３層
構造でもよく、上層の酸化物半導体層が下層の酸化物半導体層の側面を覆う構造であって
もよい。
ゲート電極層４０１と重畳する酸化物半導体積層４０３上にチャネル保護膜として機能す
る絶縁膜４２７を形成する（図６（Ａ）参照）。
次に、絶縁膜４２７をマスクとして、酸化物半導体積層４０３に、ドーパント４２１を選
択的に導入し、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂを形成する（図６（
Ｂ）参照）。
本実施の形態では、チャネル保護膜として機能する絶縁膜４２７をドーパント４２１導入
工程におけるマスクとして用いるが、別途レジストマスクを形成して、ドーパント４２１
を選択的に導入してもよい。また、チャネル保護膜を設けないトランジスタ４４０ａ、ト
ランジスタ４３０などの場合は、別途レジストマスクを形成してドーパントを選択的に導
入すればよい。
ドーパント４２１の導入条件によっては、第１の酸化物半導体層１０１のみ、第２の酸化
物半導体層１０２のみにドーパント４２１が導入され、低抵抗領域が形成される場合、第
１の酸化物半導体層１０１及び第２の酸化物半導体層１０２においてドーパントの濃度分
布が存在する場合がある。
ドーパント４２１は、酸化物半導体積層４０３の導電率を変化させる不純物である。ドー
パント４２１としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアン
チモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ
）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃ
ｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いること
ができる。
ドーパント４２１は、注入法により、酸化物半導体積層４０３に導入する。ドーパント４
２１の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイ
オンインプランテーション法などを用いることができる。その際には、ドーパント４２１
の単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
ドーパント４２１の導入工程は、加速電圧、ドーズ量などの注入条件、またマスクとなる
絶縁膜４２７の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント４２
１としてホウ素を用いて、イオン注入法でホウ素イオンの注入を行う。なお、ドーパント
４２１のドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以
下とすればよい。
低抵抗領域におけるドーパント４２１の濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１
×１０２２ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
ドーパント４２１を導入する際に、基板４００を加熱しながら行ってもよい。
なお、酸化物半導体積層４０３にドーパント４２１を導入する処理は、複数回行ってもよ
く、ドーパントの種類も複数種用いてもよい。
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温
度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲
気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱
処理を行ってもよい。
酸化物半導体積層４０３を結晶性酸化物半導体膜とした場合、ドーパント４２１の導入に
より、一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を
行うことによって、酸化物半導体積層４０３の結晶性を回復することができる。
よって酸化物半導体積層４０３において、チャネル形成領域１２１ｃを挟んで低抵抗領域
１２１ａ、１２１ｂが設けられた第１の酸化物半導体層１０１と、チャネル形成領域１２
２ｃを挟んで低抵抗領域１２２ａ、１２２ｂが設けられた第２の酸化物半導体層１０２と
が形成される。
次に、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂと接してソース電極層４０５
ａ、ドレイン電極層４０５ｂを形成する。
以上の工程で、本実施の形態のトランジスタ４２０が作製される（図６（Ｃ）参照）。
チャネル長方向にチャネル形成領域１２１ｃを挟んで低抵抗領域１２１ａ、１２１ｂが設
けられた第１の酸化物半導体層１０１と、チャネル形成領域１２２ｃを挟んで低抵抗領域
１２２ａ、１２２ｂが設けられた第２の酸化物半導体層１０２とを含む酸化物半導体積層
４０３を有することにより、トランジスタ４２０はオン特性（例えば、オン電流及び電界
効果移動度）が高く、高速動作、高速応答が可能となる。
トランジスタ４２０において、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂはソ
ース領域、又はドレイン領域として機能させることができる。低抵抗領域１２１ａ、１２
１ｂ、１２２ａ、１２２ｂを設けることによって、低抵抗領域１２１ａ、１２１ｂ、１２
２ａ、１２２ｂの間に形成されるチャネル形成領域１２１ｃ、１２２ｃに加わる電界を緩
和させることができる。また、低抵抗領域１２１ａ、１２１ｂ、１２２ａ、１２２ｂにお
いて酸化物半導体積層４０３とソース電極層４０５ａ及びドレイン電極層４０５ｂとを電
気的に接続させることによって、酸化物半導体積層４０３とソース電極層４０５ａ及びド
レイン電極層４０５ｂとの接触抵抗を低減することができる。従って、トランジスタの電
気特性を向上させることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
実施の形態１乃至４のいずれかで一例を示したトランジスタを用いて表示機能を有する半
導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動
回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成
することができる。
図１２（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むように
して、シール材４００５が設けられ、第２の基板４００６によって封止されている。図１
２（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領
域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成
された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形
成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与
えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕ
ｉｔ）４０１８ａ、４０１８ｂから供給されている。
図１２（Ｂ）（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走
査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画
素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。
よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材
４００５と第２の基板４００６とによって、表示素子と共に封止されている。図１２（Ｂ
）（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領
域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成
された信号線駆動回路４００３が実装されている。図１２（Ｂ）（Ｃ）においては、別途
形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に
与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図１２（Ｂ）（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板
４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を
別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみ
を別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１２（Ａ）は、
ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり
、図１２（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１
２（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１乃至４のいずれかで一例を示したトランジスタを適用することができ
る。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図１２及び図１３を用いて説明する。図１３は、図１２（
Ｂ）のＭ−Ｎにおける断面図に相当する。
図１３で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有して
おり、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方
性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導
電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図１３では、画素部４００２に含まれるトランジスタ４
０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。
図１３（Ａ）では、トランジスタ４０１０、４０１１上には絶縁膜４０２０が設けられ、
図１３（Ｂ）ではさらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は下
地膜として機能する絶縁膜である。
トランジスタ４０１０、トランジスタ４０１１としては、実施の形態１乃至４のいずれか
で示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示し
たトランジスタ４４０ａと同様な構造を有するトランジスタを適用する例を示す。
トランジスタ４０１０及びトランジスタ４０１１は、エネルギーギャップの異なる少なく
とも２層の酸化物半導体層を含む酸化物半導体積層を有するトランジスタである。異なる
エネルギーギャップを有する複数の酸化物半導体層を用いた酸化物半導体積層を用いるこ
とによって、トランジスタの電気特性をより精度よく制御することができ、所望の電気特
性をトランジスタ４０１０及びトランジスタ４０１１に付与することが可能となる。
よって、図１２及び図１３で示す本実施の形態の半導体装置として、高機能、高信頼性、
又は低消費電力など、種々の目的に応じた半導体装置を提供することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図１３（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図１３（Ａ）
において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４
０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜とし
て機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の
基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４
００８を介して積層する構成となっている。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュー
ビック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤
を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温
度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤
などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー
相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要で
あり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要と
なるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工
程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性
を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響
によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よ
って酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液
晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（
オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を
長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレ
ッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、電界効果移動度を高
く制御することができるため、高速駆動が可能である。例えば、このような高速駆動が可
能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと
、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。
すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる
必要がないため、半導体装置の部品点数を削減することができる。また、画素部において
も、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができ
る。よって、半導体装置として高信頼化も達成できる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、
液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向
に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれ
る方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図１３（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発
光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続し
ている。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、
第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１
３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることがで
きる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでもよい。
発光素子４５１３に酸素、水素、水、二酸化炭素等が侵入しないように、第２の電極層４
０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜
、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００１
、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１
４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガス
の少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材で
パッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポ
リイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いれ
ばよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と
同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能とい
う利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
なお、図１２及び図１３において、第１の基板４００１、第２の基板４００６としては、
ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラス
チック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌ
ａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライ
ド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる
。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィ
ルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフ
ィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水な
どの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い
。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料であ
る酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル樹脂、ポリイミド、ベン
ゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いるこ
とができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系
樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。
なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよ
い。
絶縁膜４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、Ｓ
ＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、
印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カー
テンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材
料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘
導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１乃至４のいずれかで示したトランジスタを適用することで、様
々な機能を有する半導体装置を提供することができる。
（実施の形態６）
実施の形態１乃至４のいずれかで一例を示したトランジスタを用いて、対象物の情報を読
み取るイメージセンサ機能を有する半導体装置を作製することができる。
図１４（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１４（Ａ）は
フォトセンサの等価回路であり、図１４（Ｂ）はフォトセンサの一部を示す断面図である
。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に
判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図１４（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１
乃至４に示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタである。
本実施の形態では、実施の形態１で示したトランジスタ４４０ａと同様な構造を有するト
ランジスタを適用する例を示す。
図１４（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０
に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機
能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオ
ード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられて
いる。
トランジスタ６４０上には絶縁膜６３１、絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜
６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、
層間絶縁膜６３３上に形成した電極層６４１と、層間絶縁膜６３４上に設けられた電極層
６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０
６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
電極層６４１は、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層
６４２は電極層６４１を介して導電層６４５と電気的に接続している。導電層６４５は、
トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２は
トランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜
６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の
導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、Ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン
膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半
導体を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−
１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリ
ングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含
ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる
。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、ま
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる
。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓ
ｉＦ４などの珪素を含む化合物を水素で希釈して形成することができる。また、珪素を含
む化合物（例えば水素化珪素）及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオ
ンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成すること
ができる。これらのときの珪素を含む化合物（例えば水素化珪素）に対して水素の流量比
を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍
とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ
４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電
型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用
いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、そ
の材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディ
ップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オ
フセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコータ
ー等を用いて形成することができる。
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はス
パッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水など
の不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料であ
る酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
絶縁膜６３２としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、
酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層
、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物
絶縁膜の単層、又は積層を用いることができる。
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機
絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−
ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等
の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
以上のように、半導体層として異なるエネルギーギャップを有する複数の酸化物半導体層
を含む酸化物半導体積層を用いることによって、トランジスタの電気特性をより精度よく
制御することができ、所望の電気特性をトランジスタに付与することが可能となる。よっ
て、該トランジスタを用いることで、高機能、高信頼性、又は低消費電力など、種々の目
的に応じた半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
実施の形態１乃至４のいずれかで一例を示したトランジスタは、複数のトランジスタを積
層する集積回路を有する半導体装置に好適に用いることができる。本実施の形態では、半
導体装置の一例として、記憶媒体（メモリ素子）の例を示す。
実施の形態では、単結晶半導体基板に作製された第１のトランジスタであるトランジスタ
１４０と絶縁膜を介してトランジスタ１４０の上方に半導体膜を用いて作製された第２の
トランジスタであるトランジスタ１６２を含む半導体装置を作製する。実施の形態１乃至
３のいずれかで一例を示したトランジスタは、トランジスタ１６２に好適に用いることが
できる。本実施の形態では、トランジスタ１６２として実施の形態１で示したトランジス
タ４４０ａと同様な構造を有するトランジスタを用いる例を示す。
積層するトランジスタ１４０、トランジスタ１６２の半導体材料、及び構造は、同一でも
よいし異なっていてもよい。本実施の形態は、記憶媒体（メモリ素子）の回路に好適な材
料及び構造のトランジスタをそれぞれ用いる例である。
図１５は、半導体装置の構成の一例である。図１５（Ａ）には、半導体装置の断面を、図
１５（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図１５（Ａ）は、図１５
（Ｂ）のＣ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図１５（Ｃ）には
、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図１５（Ａ）お
よび図１５（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジス
タ１４０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施
の形態では、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料
を酸化物半導体とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲ
ルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等の化合物半導
体材料などを用いることができ、単結晶半導体を用いるのが好ましい。他に、有機半導体
材料などを用いてもよい。このような半導体材料を用いたトランジスタは、高速動作が容
易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷
保持を可能とする。
図１５における半導体装置を図１５（Ａ）乃至（Ｃ）を用いて説明する。
トランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けら
れたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物
領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１
１６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８上に設けられたゲート電
極１１０とを有する。
半導体材料を含む基板１８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体膜が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体
膜は、シリコン半導体膜に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁膜を介して半導体膜が設けられた構成のものが含まれるものとする。
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱
することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠
陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成
長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体膜
を形成する方法等を用いることができる。
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの
面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、又は素子基板上
のどちらか一方に絶縁膜を形成する。単結晶半導体基板と素子基板を、絶縁膜を挟んで重
ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する
熱処理を行い、単結晶半導体基板より半導体膜として単結晶半導体膜を素子基板上に形成
する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
基板１８５上にはトランジスタ１４０を囲むように素子分離絶縁層１０６が設けられてい
る。なお、高集積化を実現するためには、図１５に示すようにトランジスタ１４０がサイ
ドウォールとなる側壁絶縁層を有しない構成とすることが望ましい。一方で、トランジス
タ１４０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォールとなる側
壁絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０を設けてもよい。
単結晶半導体基板を用いたトランジスタ１４０は、高速動作が可能である。このため、当
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。トランジスタ１４０を覆うように絶縁膜を２層形成する。トランジ
スタ１６２および容量素子１６４の形成前の処理として、該絶縁膜２層にＣＭＰ処理を施
して、平坦化した絶縁膜１２８、絶縁膜１３０を形成し、同時にゲート電極１１０の上面
を露出させる。
絶縁膜１２８、絶縁膜１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化
アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化
酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁
膜１２８、絶縁膜１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成する
ことができる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いるこ
とができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いること
ができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜
１２８、絶縁膜１３０を形成してもよい。
なお、絶縁膜１３０において、半導体膜と接する膜は酸化シリコン膜を用いる。
本実施の形態では、絶縁膜１２８としてスパッタリング法により膜厚５０ｎｍの酸化窒化
シリコン膜を形成し、絶縁膜１３０としてスパッタリング法により膜厚５５０ｎｍの酸化
シリコン膜を形成する。
ＣＭＰ処理により十分に平坦化した絶縁膜１３０上にゲート電極層１４８を形成する。ゲ
ート電極層１４８は、導電層を形成した後に、当該導電層を選択的にエッチングすること
によって形成することができる。
ゲート電極層１４８上にゲート絶縁膜１４６を形成する。
ゲート絶縁膜１４６として、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シ
リコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウ
ム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハ
フニウム膜、又は酸化ガリウム膜を形成することができる。
ゲート絶縁膜１４６上にエネルギーギャップの異なる酸化物半導体膜を積層する。本実施
の形態では、酸化物半導体膜の積層としてスパッタリング法により、ゲート絶縁膜１４６
上にＩｎ−Ｓｎ−Ｚｎ系酸化物及びＩｎ−Ｇａ−Ｚｎ系酸化物層を順に積層する。
次に酸化物半導体膜の積層を選択的にエッチングして島状の酸化物半導体積層１４４を形
成する。
酸化物半導体積層１４４上にソース電極またはドレイン電極１４２ａ、ソース電極または
ドレイン電極１４２ｂを形成する。
ゲート電極層１４８、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイ
ン電極１４２ｂに用いることのできる導電層は、スパッタリング法をはじめとするＰＶＤ
法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電層の
材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した
元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃの
いずれか、またはこれらを複数組み合わせた材料を用いてもよい。
導電層は、単層構造であってもよいし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２
ｂへの加工が容易であるというメリットがある。
次に、ゲート電極層１４８、ゲート絶縁膜１４６、酸化物半導体積層１４４上に、絶縁膜
１５０を形成する。本実施の形態では、絶縁膜１５０として酸化アルミニウム膜を形成す
る。
酸化物半導体積層１４４上に絶縁膜１５０として設けられた酸化アルミニウム膜は、水素
、水などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）
が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水などの不純物の酸化物半導体積層１４４への混入、及び酸化物半導体を構成する主成分
材料である酸素の酸化物半導体積層１４４からの放出を防止する保護膜として機能する。
また、絶縁膜１５０上に積層して別途絶縁膜を形成してもよい。
絶縁膜としては、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン膜、
窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、酸化
アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜
、又は酸化ガリウム膜を用いることができる。
絶縁膜１５０上において、ソース電極またはドレイン電極１４２ａと重畳する領域に電極
層１５３を形成する。
次にトランジスタ１６２、及び電極層１５３上に、絶縁膜１５２を形成する。絶縁膜１５
２は、スパッタリング法やＣＶＤ法などを用いて形成することができる。また、酸化シリ
コン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶
縁材料を含む材料を用いて形成することができる。また、ポリイミド、アクリル、ベンゾ
シクロブテン系樹脂、等の有機材料を用いることができ、上記有機材料には塗布法、印刷
法、インクジェット法などの湿式法を用いることができる。
次に、ゲート絶縁膜１４６、絶縁膜１５０、及び絶縁膜１５２に、ソース電極またはドレ
イン電極１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた
選択的なエッチングにより行われる。
その後、上記開口にソース電極またはドレイン電極１４２ｂに接する配線１５６を形成す
る。なお、図１５にはソース電極またはドレイン電極１４２ｂと配線１５６との接続箇所
は図示していない。
配線１５６は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣ
ＶＤ法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成
される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選
ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚ
ｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい
。詳細は、ソース電極またはドレイン電極１４２ａなどと同様である。
以上の工程でトランジスタ１６２及び容量素子１６４が形成される。本実施の形態では、
トランジスタ１６２は、エネルギーギャップの異なる少なくとも２層の酸化物半導体層を
含む酸化物半導体積層１４４を有するトランジスタである。半導体層として異なるエネル
ギーギャップを有する複数の酸化物半導体層を用いた酸化物半導体積層１４４を用いるこ
とによって、トランジスタ１６２の電気特性をより精度よく制御することができ、所望の
電気特性をトランジスタ１６２に付与することが可能となる。また、本実施の形態におい
ては、酸化物半導体積層１４４を高純度化し、酸素欠損を補填する酸素を過剰に含む酸化
物半導体積層とする。よって、トランジスタ１６２は、オフ電流を低減され、電気特性変
動が抑制されており、電気的に安定である。容量素子１６４は、ソース電極またはドレイ
ン電極１４２ａ、絶縁膜１５０および電極層１５３、で構成される。
容量が不要の場合は、容量素子１６４を設けない構成とすることも可能である。
図１５（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す
。図１５（Ｃ）において、トランジスタ１６２のソース電極またはドレイン電極の一方と
、容量素子１６４の電極の一方と、トランジスタ１４０のゲート電極と、は電気的に接続
されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ
１４０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線
とも呼ぶ）とトランジスタ１４０のドレイン電極とは、電気的に接続されている。また、
第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース
電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ
：第２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気的に接続され
ている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６
４の電極の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース
電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０
のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間
にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノ
ードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易
になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラン
ジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これ
により、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル
電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後
、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ
１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには
所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を
蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ１６２のオフ電流は極めて小さく制御されているため、ノードＦＧに供給さ
れた電荷は長時間にわたって保持される。したがって、リフレッシュ動作が不要となるか
、または、リフレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分
に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶
内容を保持することが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与
えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持さ
れた電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ１
４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合の
トランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が
保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるた
めである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とするた
めに必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ
＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判別
できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第
５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」と
なる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ
＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５の
配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第２
の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電
荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係
る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状態
となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電
位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にして
、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る
電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の
電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで
、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ１６２は、エネルギーギャップの異なる少なくとも２層
の酸化物半導体層を含む酸化物半導体積層を有し、オフ電流が十分に低くなるよう制御さ
れたトランジスタである。このようなトランジスタを用いることで、極めて長期にわたり
記憶内容を保持することが可能な半導体装置が得られる。
以上のように、異なるエネルギーギャップを有する複数の酸化物半導体層を含む酸化物半
導体積層を用いることによって、トランジスタの電気特性をより精度よく制御することが
でき、所望の電気特性をトランジスタに付与することが可能となる。よって、高機能、高
信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態８）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説
明する。上記実施の形態で説明した半導体装置を具備することによって、高機能、高信頼
性、又は低消費電力など、種々の目的に応じた品質を付与された電子機器を提供すること
ができる。
図１６（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、
筐体９００１に表示部９００３が組み込まれている。本発明の一態様を用いて作製される
半導体装置は、表示部９００３に用いることが可能であり、表示部９００３により映像を
表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構
成を示している。また、電力供給のための電源コード９００５を筐体９００１に有してい
る。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に
表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力するこ
とができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画
面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形
態６に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッ
チ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂
直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大
きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに
表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図１６（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は
、筐体９１０１に表示部９１０３が組み込まれている。本発明の一態様を用いて作製され
る半導体装置は、表示部９１０３に用いることが可能であり、表示部９１０３により映像
を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支
持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモ
コン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー
９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示され
る映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機
９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図１６（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テ
レビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さ
らにモデムを介して有線または無線による通信ネットワークに接続することにより、一方
向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）
の情報通信を行うことも可能である。
実施の形態１乃至７のいずれかで示した半導体装置を表示部９１０３に適用することによ
り、より高性能及び高信頼性なテレビジョン装置とすることができる。
図１６（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キ
ーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む
。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３
に用いることにより作製される。
実施の形態１乃至７のいずれかで示した半導体装置を表示部９２０３に適用することによ
り、より高性能及び高信頼性なコンピュータとすることができる。
図１６（Ｄ）は、携帯電話機の一例を示している。携帯電話機９５００は、筐体９５０１
に組み込まれた表示部９５０２の他、操作ボタン９５０３、外部接続ポート９５０４、ス
ピーカ９５０５、マイク９５０６、操作ボタン９５０７などを備えている。実施の形態１
乃至７のいずれかで示した半導体装置を表示部９５０２に適用することにより、より高性
能及び高信頼性な携帯電話機とすることができる。
図１６（Ｄ）に示す携帯電話機９５００は、表示部９５０２を指などで触れることで、情
報を入力する、電話を掛ける、またはメールを作成するなどの操作を行うことができる。
表示部９５０２の画面は、主として３つのモードがある。第１は、画像の表示を主とする
表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表
示モードと入力モードの２つのモードが混合したものである。
例えば、電話を掛ける、またはメールを作成する場合は、表示部９５０２を文字の入力を
主とする入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表
示部９５０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好まし
い。
また、携帯電話機９５００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機９５００の向き（縦向きか横向きか）を判断
して、表示部９５０２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部９５０２を触れる、または筐体９５０１の操作ボ
タン９５０３の操作により行われる。また、表示部９５０２に表示される画像の種類によ
って切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデ
ータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部９５０２の光センサで検出される信号を検知し、表示
部９５０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
また、表示部９５０２は、イメージセンサとして機能させることもできる。例えば、表示
部９５０２に掌や指を触れ、掌紋、指紋等を撮像することで、本人認証を行うことができ
る。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシン
グ用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
本実施例では、第１の酸化物半導体層上に、第１の酸化物半導体層のエネルギーギャップ
よりも小さい第２の酸化物半導体層を形成し、さらに第２の酸化物半導体層上に第３の酸
化物半導体層を形成したサンプル（試料１Ａ、試料１Ｂ、試料２Ａ、及び試料２Ｂ）を作
製し、試料１Ａ、試料１Ｂ、試料２Ａ、及び試料２Ｂの断面構造を観察した。また、試料
１Ａ及び試料２Ａのイオン化ポテンシャの測定を行い、その結果に基づきエネルギーバン
ド図を計算した。本明細書において、イオン化ポテンシャルの値は、バンドギャップと電
子親和力を加算した値であり、バンドギャップの値は、材料の単膜のエリプソで測定して
得られる値を用いる。
試料１Ａとして、基板１０００である石英基板上に第１の酸化物半導体層１００１として
膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜、第２の酸化物半導体層１００２として膜厚５
ｎｍのＩｎ−Ｓｎ−Ｚｎ系酸化物膜、第３の酸化物半導体層１００３として膜厚５ｎｍの
Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を積層成膜した。それぞれの成膜条件は、スパッタリング法
を用いて基板温度３００℃、酸素雰囲気（酸素１００％）下で成膜を行った。ターゲット
は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ
−Ｚｎ系酸化物膜を成膜する。また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜は、Ｉｎ：Ｓｎ：Ｚｎ
＝２：１：３［原子数比］の酸化物ターゲットを用いる。
試料１Ｂは、試料１Ａと同様に成膜した酸化物半導体積層に加熱処理を行い、混合領域を
有する酸化物半導体積層を作製し、試料１Ｂとした。加熱処理は、温度６５０℃、窒素雰
囲気下で１時間行った後、温度６５０℃、酸素雰囲気下で１時間行った。
試料２Ａとして、基板１０００である石英基板上に第１の酸化物半導体層１００１として
膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜、第２の酸化物半導体層１００２として膜厚５
ｎｍのＩｎ−Ｚｎ系酸化物膜、第３の酸化物半導体層１００３として膜厚５ｎｍのＩｎ−
Ｇａ−Ｚｎ系酸化物膜を積層成膜した。それぞれの成膜条件は、スパッタリング法を用い
て基板温度３００℃、酸素雰囲気（酸素１００％）下で成膜を行った。ターゲットは、Ｉ
ｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ
系酸化物膜を成膜する。また、Ｉｎ−Ｚｎ系酸化物膜は、Ｉｎ：Ｚｎ＝２：１［原子数比
］の酸化物ターゲットを用いる。
試料２Ｂは、試料２Ａと同様に成膜した酸化物半導体積層に加熱処理を行い、混合領域を
有する酸化物半導体積層を作製し、試料２Ｂとした。加熱処理は、温度６５０℃、窒素雰
囲気下で１時間行った後、温度６５０℃、酸素雰囲気下で１時間行った。
試料１Ａ、試料１Ｂ、試料２Ａ、及び試料２Ｂにおいて、端面を切り出し、高分解能透過
電子顕微鏡（日立ハイテクノロジー製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３
００ｋＶとし、試料１Ａ、試料１Ｂ、試料２Ａ、及び試料２Ｂの断面観察を行った。図１
７（Ｂ）に試料１Ａ、図１７（Ｃ）に試料１Ｂ、図１８（Ｂ）に試料２Ａ、図１８（Ｃ）
に試料２ＢのＴＥＭ像を示す。なお、試料１Ａ及び試料２Ａの模式図を図１７（Ａ）及び
図１８（Ａ）に示す。図１７（Ａ）及び図１８（Ａ）において、積層する酸化物半導体層
の界面を点線で図示しているが、模式的に示したものである。
図１７（Ｂ）（Ｃ）に示す試料１Ａ及び試料１ＢのＴＥＭ像は、基板１０００上に第１の
酸化物半導体層１００１である膜厚５ｎｍの第１のＩｎ−Ｇａ−Ｚｎ系酸化物膜、第２の
酸化物半導体層１００２である膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ系酸化物膜、第３の酸化物
半導体層１００３である膜厚５ｎｍの第２のＩｎ−Ｇａ−Ｚｎ系酸化物膜を積層成膜した
酸化物半導体積層である。図１７（Ｂ）の試料１ＡのＴＥＭ像は、積層する酸化物半導体
層間に界面が確認できる。一方、酸化物半導体積層を形成後、加熱処理を行った試料１Ｂ
のＴＥＭ像は、図１７（Ｃ）に示すように積層する酸化物半導体層の間は明確な界面は確
認できず、混合領域となっている。
図１８（Ｂ）（Ｃ）に示す試料２Ａ及び試料２ＢのＴＥＭ像は、基板１０００上に第１の
酸化物半導体層１００１である膜厚５ｎｍの第１のＩｎ−Ｇａ−Ｚｎ系酸化物膜、第２の
酸化物半導体層１００２である膜厚５ｎｍのＩｎ−Ｚｎ系酸化物膜、第３の酸化物半導体
層１００３である膜厚５ｎｍの第２のＩｎ−Ｇａ−Ｚｎ系酸化物膜を積層成膜した酸化物
半導体積層である。図１８（Ｂ）の試料２ＡのＴＥＭ像は、積層する酸化物半導体層間に
界面が確認できる。一方、酸化物半導体積層を形成後、加熱処理を行った試料２ＢのＴＥ
Ｍ像は、図１８（Ｃ）に示すように積層する酸化物半導体層の間は明確な界面は確認でき
ず、混合領域となっている。
なお、図１７（Ｂ）（Ｃ）及び図１８（Ｂ）（Ｃ）に示すように、試料１Ａ、試料１Ｂ、
試料２Ａ、及び試料２Ｂは、第１の酸化物半導体層１００１である第１のＩｎ−Ｇａ−Ｚ
ｎ系酸化物膜、第２の酸化物半導体層１００２であるＩｎ−Ｓｎ−Ｚｎ系酸化物膜及びＩ
ｎ−Ｚｎ系酸化物膜、並びに第３の酸化物半導体層１００３である第２のＩｎ−Ｇａ−Ｚ
ｎ系酸化物膜は、結晶を含んでおり、ｃ軸配向を有した結晶性酸化物半導体（ＣＡＡＣ−
ＯＳ）膜であることが確認できる。また、第１の酸化物半導体層１００１である第１のＩ
ｎ−Ｇａ−Ｚｎ系酸化物膜は非晶質構造も含んでいる。
なお、酸化物半導体積層において、それぞれの酸化物半導体層の結晶状態は特に限定され
ず、すべて結晶構造を有している酸化物半導体層でもよいし、すべて非晶質構造であって
もよいし、結晶構造を有する酸化物半導体層と非晶質構造である酸化物半導体層とが混在
してもよい。
また、基板を単結晶シリコン基板として、同じ成膜条件で積層成膜して得られた試料１Ａ
及び試料２Ａの表面からスパッタリングしながら紫外線光電子分光分析（ＵＰＳ：Ｕｌｔ
ｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｃｔｒｏｓｃｏｐｙ）によるイオ
ン化ポテンシャルを測定した結果を図１９及び図２１に示す。
図１９及び図２１において、横軸はサンプル表面からのスパッタリング時間を表し、縦軸
はイオン化ポテンシャルを表している。なお、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜とＩｎ−Ｓｎ
−Ｚｎ系酸化物膜のスパッタレート、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜とＩｎ−Ｚｎ系酸化物
膜のスパッタレートは等しいと仮定して試料の境界を表示している。
図１９から、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜に挟まれたＩｎ−Ｓｎ−Ｚｎ系酸化物膜でイオ
ン化ポテンシャルが低下することがわかる。なお、イオン化ポテンシャルは真空準位から
価電子帯までのエネルギー差を表す。
イオン化ポテンシャルの値からエリプソで測定したバンドギャップを引くことで伝導帯の
エネルギーを算出し、この積層膜のバンド構造を作成した。ただし、Ｉｎ−Ｇａ−Ｚｎ系
酸化物膜とＩｎ−Ｓｎ−Ｚｎ系酸化物膜のバンドギャップはそれぞれ３．２ｅＶ、２．８
ｅＶとした。その結果が図２０になる。図２０には、図４（Ｃ）に示したエネルギーバン
ド図のように埋め込みチャネルが形成されていることがわかる。
図２１から、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜に挟まれたＩｎ−Ｚｎ系酸化物膜でイオン化ポ
テンシャルが低下することがわかる。なお、イオン化ポテンシャルは真空準位から価電子
帯までのエネルギー差を表す。
イオン化ポテンシャルの値からエリプソで測定したバンドギャップを引くことで伝導帯の
エネルギーを算出し、この積層膜のバンド構造を作成した。ただし、Ｉｎ−Ｇａ−Ｚｎ系
酸化物膜とＩｎ−Ｚｎ系酸化物膜のバンドギャップはそれぞれ３．２ｅＶ、２．６ｅＶと
した。その結果が図２２になる。図２２には、図４（Ｃ）に示したエネルギーバンド図の
ように埋め込みチャネルが形成されていることがわかる。
本実施例において、第１の酸化物半導体層及び第３の酸化物半導体層としてＩｎ−Ｇａ−
Ｚｎ系酸化物膜を用い、第１の酸化物半導体層及び第３の酸化物半導体層よりも小さいイ
オン化ポテンシャルを有し、且つ、小さいエネルギーギャップを有する第２の酸化物半導
体層としてＩｎ−Ｓｎ−Ｚｎ系酸化物膜、又はＩｎ−Ｚｎ系酸化物膜を用いた積層は、図
２０、図２２、又は図４（Ｃ）に示すエネルギーバンド図で表すことができることを確認
した。第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層の材料
の組み合わせは、特に限定されず、図２０、図２２、又は図４（Ｃ）に示すエネルギーバ
ンド図となるように、実施者が用いる材料のエネルギーギャップを考慮して適宜材料を選
択し、組み合わせればよい。
本実施例では、実施の形態１においてトランジスタ４４０ａ、４４０ｂ、４３０として示
した、第１の酸化物半導体層と第２の酸化物半導体層の積層よりなる酸化物半導体積層を
有するトランジスタ（実施例トランジスタ１乃至４、及び比較例トランジスタ１乃至４）
の特性について計算を行った。
本実施例の計算には、シノプシス社製シミュレーションソフトＴＣＡＤ（Ｔｅｃｈｎｏｌ
ｏｇｙ Ｃｏｍｐｕｔｅｒ−Ａｉｄｅｄ Ｄｅｓｉｇｎ）を用いた。
実施例トランジスタ１、実施例トランジスタ２、比較例トランジスタ１、及び比較例トラ
ンジスタ２として、実施の形態１においてトランジスタ４４０ａ、４４０ｂで示したよう
な、ゲート電極層上に設けられた膜厚１００ｎｍのゲート絶縁膜上に、第１の酸化物半導
体層及び第２の酸化物半導体層が順に積層された酸化物半導体積層と、酸化物半導体積層
上に設けられたソース電極層及びドレイン電極層とを有するボトムゲート構造（チャネル
エッチ型）のトランジスタを用いた。
実施例トランジスタ３、実施例トランジスタ４、比較例トランジスタ３、及び比較例トラ
ンジスタ４として、実施の形態１においてトランジスタ４３０で示したような、ゲート電
極層上に設けられた膜厚１００ｎｍのゲート絶縁膜上に、ソース電極層及びドレイン電極
層と、該ソース電極層及びドレイン電極層上に第１の酸化物半導体層及び第２の酸化物半
導体層が順に積層された酸化物半導体積層と、を有するボトムゲート構造のトランジスタ
を用いた。
実施例トランジスタ１乃至４、及び比較例トランジスタ１乃至４において、また、チャネ
ル長（Ｌ）及びチャネル幅（Ｗ）を共に１０μｍとして、ドレイン電圧（Ｖｄ）を１Ｖと
して計算した。
また、実施例トランジスタ１乃至４に含まれる酸化物半導体積層の構成は、エネルギーギ
ャップの異なる第１の酸化物半導体層及び第２の酸化物半導体層を有し、第１の酸化物半
導体層として膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ系酸化物膜、第２の酸化物半導体層として膜
厚５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜を有する実施例トランジスタ１及び実施例トラン
ジスタ３と、第１の酸化物半導体層として膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜、第
２の酸化物半導体層として膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ系酸化物膜を有する実施例トラ
ンジスタ２及び実施例トランジスタ４とした。
一方、比較例となる比較例トランジスタ１乃至４に含まれる酸化物半導体積層の構成は、
エネルギーギャップの同じ第１の酸化物半導体層及び第２の酸化物半導体層を有し、第１
の酸化物半導体層として膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜、第２の酸化物半導体
層として膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜を有する（すなわち、酸化物半導体積
層がＩｎ−Ｇａ−Ｚｎ系酸化物膜の単層でなる）比較例トランジスタ１及び比較例トラン
ジスタ３と、第１の酸化物半導体層として膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ系酸化物膜、第
２の酸化物半導体層として膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ系酸化物膜を有する（すなわち
、酸化物半導体層がＩＴＧＯ膜の単層でなる）比較例トランジスタ２及び比較例トランジ
スタ４とした。
実施例トランジスタ１乃至４、及び比較例トランジスタ１乃至４に含まれるＩｎ−Ｇａ−
Ｚｎ系酸化物膜は、バンドギャップを３．１５ｅＶ、キャリアライフタイムを１ｎｓｅｃ
、バルク移動度を１０ｃｍ２／Ｖｓ、電子親和力を４．６ｅＶとして計算し、Ｉｎ−Ｓｎ
−Ｚｎ系酸化物膜は、バンドギャップを２．８ｅＶ、キャリアライフタイムを１ｎｓｅｃ
、バルク移動度を３５ｃｍ２／Ｖｓ、電子親和力を４．６ｅＶとして計算した。
計算によって得られた実施例トランジスタ１、実施例トランジスタ２、比較例トランジス
タ１、及び比較例トランジスタ２のオフ電流値を図２３（Ａ）（Ｂ）に、実施例トランジ
スタ３、実施例トランジスタ４、比較例トランジスタ３、及び比較例トランジスタ４のオ
フ電流値を図２５（Ａ）（Ｂ）にそれぞれ示す。なお、図２３（Ｂ）及び図２５（Ｂ）は
、図２３（Ａ）又は図２５（Ａ）においてドレイン電流が１．０×１０−３５Ａ乃至１．
０×１０−２５Ａの範囲を拡大して示したグラフである。図２３（Ａ）（Ｂ）及び図２５
（Ａ）（Ｂ）において、縦軸はドレイン電流（Ａ）、横軸は、ゲート電圧（Ｖ）を示す。
また、計算によって得られた実施例トランジスタ１、実施例トランジスタ２、比較例トラ
ンジスタ１、及び比較例トランジスタ２の電界効果移動度を図２４に、実施例トランジス
タ３、実施例トランジスタ４、比較例トランジスタ３、及び比較例トランジスタ４の電界
効果移動度を図２６にそれぞれ示す。図２４及び図２６において、縦軸は電界効果移動度
（ｃｍ２／Ｖｓ）、横軸はゲート電圧（Ｖ）を示す。
同じ構造のトランジスタである実施例トランジスタ１、実施例トランジスタ２、比較例ト
ランジスタ１、及び比較例トランジスタ２において、図２３（Ａ）（Ｂ）に示すようにオ
フ電流値が異なり、図２４に示すように電界効果移動度も異なる値を示した。
同様に、同じ構造のトランジスタである実施例トランジスタ３、実施例トランジスタ４、
比較例トランジスタ３、及び比較例トランジスタ４において、図２５（Ａ）（Ｂ）に示す
ようにオフ電流値が異なり、図２６に示すように電界効果移動度も異なる値を示した。
特に本実施例では、図２４及び図２６で示す電界効果移動度において、酸化物半導体積層
に用いる酸化物半導体材料及び該積層順によって、該値の違いは顕著であった。
以上の結果より、同じ構造のトランジスタでありながら、バンドギャップが異なる酸化物
半導体層を積層させることによって、トランジスタの電気特性を（本実施例においては電
界効果移動度及びオフ電流特性）を様々に変更できることが示された。
したがって酸化物半導体積層を用いることによって、トランジスタの電気特性をより精度
よく制御することができ、所望の電気特性をトランジスタに付与することが可能となる。
１０１ 酸化物半導体層
１０２ 酸化物半導体層
１０３ 酸化物半導体層
１０５ 混合領域
１０６ 素子分離絶縁層
１０８ ゲート絶縁膜
１１０ ゲート電極
１１１ 酸素過剰領域
１１２ 酸素過剰領域
１１３ 酸素過剰領域
１１６ チャネル形成領域
１２０ 不純物領域
１２１ａ 低抵抗領域
１２１ｂ 低抵抗領域
１２１ｃ チャネル形成領域
１２２ａ 低抵抗領域
１２２ｂ 低抵抗領域
１２２ｃ チャネル形成領域
１２４ 金属化合物領域
１２８ 絶縁膜
１３０ 絶縁膜
１４０ トランジスタ
１４２ａ ドレイン電極
１４２ｂ ドレイン電極
１４４ 酸化物半導体積層
１４６ ゲート絶縁膜
１４８ ゲート電極層
１５０ 絶縁膜
１５２ 絶縁膜
１５３ 電極層
１５６ 配線
１６２ トランジスタ
１６４ 容量素子
１８５ 基板
１９１ 酸化物半導体膜
１９２ 酸化物半導体膜
３４０ トランジスタ
３４３ トランジスタ
３８０ａ トランジスタ
３８０ｂ トランジスタ
３８０ｃ トランジスタ
３８３ トランジスタ
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁膜
４０３ 酸化物半導体積層
４０４ａ ソース電極層
４０４ｂ ドレイン電極層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 絶縁膜
４０９ 絶縁膜
４１０ トランジスタ
４１３ トランジスタ
４１６ 平坦化絶縁膜
４１８ トランジスタ
４２０ トランジスタ
４２１ ドーパント
４２７ 絶縁膜
４３０ トランジスタ
４３１ 酸素
４３３ トランジスタ
４３８ トランジスタ
４４０ａ トランジスタ
４４０ｂ トランジスタ
４４０ｃ トランジスタ
４４０ｄ トランジスタ
４４３ａ トランジスタ
４４３ｂ トランジスタ
４４９ トランジスタ
４６５ａ 配線層
４６５ｂ 配線層
４８０ トランジスタ
４８３ トランジスタ
４９３ 積層
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁膜
６３２ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
１０００ 基板
１００１ 酸化物半導体層
１００２ 酸化物半導体層
１００３ 酸化物半導体層
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０２３ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３３ 絶縁膜
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９５００ 携帯電話機
９５０１ 筐体
９５０２ 表示部
９５０３ 操作ボタン
９５０４ 外部接続ポート
９５０５ スピーカ
９５０６ マイク
９５０７ 操作ボタン

Claims (16)

  1. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の第１の酸化物半導体層と、
    前記第１の酸化物半導体層上の、第２の酸化物半導体層と、
    前記第２の酸化物半導体層上の、第３の酸化物半導体層と、
    前記第３の酸化物半導体層上のソース電極と、
    前記第３の酸化物半導体層上のドレイン電極と、を有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第１の酸化物半導体層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第３の酸化物半導体層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層は、結晶を含み、
    前記結晶は、前記第２の酸化物半導体層の表面に垂直な方向に沿うようにｃ軸が配向した領域を有することを特徴とする半導体装置。
  2. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の第１の酸化物半導体層と、
    前記第１の酸化物半導体層上の、第２の酸化物半導体層と、
    前記第２の酸化物半導体層上の、第３の酸化物半導体層と、
    前記第３の酸化物半導体層上のソース電極と、
    前記第３の酸化物半導体層上のドレイン電極と、を有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第１の酸化物半導体層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第３の酸化物半導体層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層は、結晶を含み、
    前記結晶は、前記第２の酸化物半導体層の表面となす角が８５°以上９５°以下となるようにｃ軸が配向した領域を有することを特徴とする半導体装置。
  3. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の第１の酸化物半導体層と、
    前記第１の酸化物半導体層上の、第２の酸化物半導体層と、
    前記第２の酸化物半導体層上の、第３の酸化物半導体層と、
    前記第３の酸化物半導体層上のソース電極と、
    前記第３の酸化物半導体層上のドレイン電極と、を有し、
    前記第３の酸化物半導体層は、前記第２の酸化物半導体層の側端部を覆い、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第１の酸化物半導体層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第３の酸化物半導体層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層は、結晶を含み、
    前記結晶は、前記第２の酸化物半導体層の表面に垂直な方向に沿うようにｃ軸が配向した領域を有することを特徴とする半導体装置。
  4. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の第１の酸化物半導体層と、
    前記第１の酸化物半導体層上の、第２の酸化物半導体層と、
    前記第２の酸化物半導体層上の、第３の酸化物半導体層と、
    前記第３の酸化物半導体層上のソース電極と、
    前記第３の酸化物半導体層上のドレイン電極と、を有し、
    前記第３の酸化物半導体層は、前記第２の酸化物半導体層の側端部を覆い、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第１の酸化物半導体層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第３の酸化物半導体層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層は、結晶を含み、
    前記結晶は、前記第２の酸化物半導体層の表面となす角が８５°以上９５°以下となるようにｃ軸が配向した領域を有することを特徴とする半導体装置。
  5. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の第１の酸化物半導体層と、
    前記第１の酸化物半導体層上の、第２の酸化物半導体層と、
    前記第２の酸化物半導体層上の、第３の酸化物半導体層と、
    前記第３の酸化物半導体層上のソース電極と、
    前記第３の酸化物半導体層上のドレイン電極と、を有し、
    前記第３の酸化物半導体層は、前記第１の酸化物半導体層の側面を覆い、
    前記第３の酸化物半導体層は、前記第２の酸化物半導体層の上面及び側面を覆い、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第１の酸化物半導体層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第３の酸化物半導体層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層は、結晶を含み、
    前記結晶は、前記第２の酸化物半導体層の表面に垂直な方向に沿うようにｃ軸が配向した領域を有することを特徴とする半導体装置。
  6. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の第１の酸化物半導体層と、
    前記第１の酸化物半導体層上の、第２の酸化物半導体層と、
    前記第２の酸化物半導体層上の、第３の酸化物半導体層と、
    前記第３の酸化物半導体層上のソース電極と、
    前記第３の酸化物半導体層上のドレイン電極と、を有し、
    前記第３の酸化物半導体層は、前記第１の酸化物半導体層の側面を覆い、
    前記第３の酸化物半導体層は、前記第２の酸化物半導体層の上面及び側面を覆い、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第１の酸化物半導体層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第３の酸化物半導体層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層は、結晶を含み、
    前記結晶は、前記第２の酸化物半導体層の表面となす角が８５°以上９５°以下となるようにｃ軸が配向した領域を有することを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第２の酸化物半導体層は、前記第１の酸化物半導体層の電子親和力より大きな電子親和力を有し、
    前記第２の酸化物半導体層は、前記第３の酸化物半導体層の電子親和力より大きな電子親和力を有することを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一において、
    前記第１の酸化物半導体層乃至前記第３の酸化物半導体層はそれぞれ、インジウム又は亜鉛を有することを特徴とする半導体装置。
  9. 請求項１乃至請求項８のいずれか一において、
    前記第１の酸化物半導体層乃至前記第３の酸化物半導体層はそれぞれ、インジウム及び亜鉛を有することを特徴とする半導体装置。
  10. 請求項１乃至請求項９のいずれか一において、
    前記第１の酸化物半導体層乃至前記第３の酸化物半導体層はそれぞれ、インジウム、亜鉛及びガリウムを有することを特徴とする半導体装置。
  11. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上のインジウムと、亜鉛と、ガリウムとを有する、第１の酸化物層と、
    前記第１の酸化物層上の、第２の酸化物半導体層と、
    前記第２の酸化物半導体層上の、インジウムと、亜鉛と、ガリウムとを有する、第３の酸化物層と、
    前記第３の酸化物層上のソース電極と、
    前記第３の酸化物層上のドレイン電極と、を有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第１の酸化物層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第３の酸化物層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層は、結晶を含み、
    前記結晶は、前記第２の酸化物半導体層の表面に垂直な方向に沿うようにｃ軸が配向した領域を有することを特徴とする半導体装置。
  12. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上のインジウムと、亜鉛と、ガリウムとを有する、第１の酸化物層と、
    前記第１の酸化物層上の、第２の酸化物半導体層と、
    前記第２の酸化物半導体層上の、インジウムと、亜鉛と、ガリウムとを有する、第３の酸化物層と、
    前記第３の酸化物層上のソース電極と、
    前記第３の酸化物層上のドレイン電極と、を有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第１の酸化物層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第３の酸化物層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層は、結晶を含み、
    前記結晶は、前記第２の酸化物半導体層の表面となす角が８５°以上９５°以下となるようにｃ軸が配向した領域を有することを特徴とする半導体装置。
  13. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上のインジウムと、亜鉛と、ガリウムとを有する、第１の酸化物層と、
    前記第１の酸化物層上の、第２の酸化物半導体層と、
    前記第２の酸化物半導体層上の、インジウムと、亜鉛と、ガリウムとを有する、第３の酸化物層と、
    前記第３の酸化物層上のソース電極と、
    前記第３の酸化物層上のドレイン電極と、を有し、
    前記第３の酸化物層は、前記第２の酸化物半導体層の側端部を覆い、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第１の酸化物層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第３の酸化物層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層は、結晶を含み、
    前記結晶は、前記第２の酸化物半導体層の表面に垂直な方向に沿うようにｃ軸が配向した領域を有することを特徴とする半導体装置。
  14. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上のインジウムと、亜鉛と、ガリウムとを有する、第１の酸化物層と、
    前記第１の酸化物層上の、第２の酸化物半導体層と、
    前記第２の酸化物半導体層上の、インジウムと、亜鉛と、ガリウムとを有する、第３の酸化物層と、
    前記第３の酸化物層上のソース電極と、
    前記第３の酸化物層上のドレイン電極と、を有し、
    前記第３の酸化物層は、前記第２の酸化物半導体層の側端部を覆い、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第１の酸化物層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第３の酸化物層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層は、結晶を含み、
    前記結晶は、前記第２の酸化物半導体層の表面となす角が８５°以上９５°以下となるようにｃ軸が配向した領域を有することを特徴とする半導体装置。
  15. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上のインジウムと、亜鉛と、ガリウムとを有する、第１の酸化物層と、
    前記第１の酸化物層上の、第２の酸化物半導体層と、
    前記第２の酸化物半導体層上の、インジウムと、亜鉛と、ガリウムとを有する、第３の酸化物層と、
    前記第３の酸化物層上のソース電極と、
    前記第３の酸化物層上のドレイン電極と、を有し、
    前記第３の酸化物層は、前記第１の酸化物層の側面を覆い、
    前記第３の酸化物層は、前記第２の酸化物層の上面及び側面を覆い、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第１の酸化物層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第３の酸化物層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層は、結晶を含み、
    前記結晶は、前記第２の酸化物半導体層の表面に垂直な方向に沿うようにｃ軸が配向した領域を有することを特徴とする半導体装置。
  16. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上のインジウムと、亜鉛と、ガリウムとを有する、第１の酸化物層と、
    前記第１の酸化物層上の、第２の酸化物半導体層と、
    前記第２の酸化物半導体層上の、インジウムと、亜鉛と、ガリウムとを有する、第３の酸化物層と、
    前記第３の酸化物層上のソース電極と、
    前記第３の酸化物層上のドレイン電極と、を有し、
    前記第３の酸化物層は、前記第１の酸化物層の側面を覆い、
    前記第３の酸化物層は、前記第２の酸化物層の上面及び側面を覆い、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第１の酸化物層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層の伝導帯の下端は、前記第３の酸化物層の伝導帯の下端よりも低いエネルギーを有し、
    前記第２の酸化物半導体層は、結晶を含み、
    前記結晶は、前記第２の酸化物半導体層の表面となす角が８５°以上９５°以下となるようにｃ軸が配向した領域を有することを特徴とする半導体装置。
JP2015109649A 2011-07-08 2015-05-29 半導体装置 Active JP6010660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015109649A JP6010660B2 (ja) 2011-07-08 2015-05-29 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011152099 2011-07-08
JP2011152099 2011-07-08
JP2015109649A JP6010660B2 (ja) 2011-07-08 2015-05-29 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012151178A Division JP6148829B2 (ja) 2011-07-08 2012-07-05 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016181157A Division JP6420285B2 (ja) 2011-07-08 2016-09-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2015195384A JP2015195384A (ja) 2015-11-05
JP6010660B2 true JP6010660B2 (ja) 2016-10-19

Family

ID=47438121

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2012151178A Active JP6148829B2 (ja) 2011-07-08 2012-07-05 半導体装置
JP2015109649A Active JP6010660B2 (ja) 2011-07-08 2015-05-29 半導体装置
JP2016181157A Active JP6420285B2 (ja) 2011-07-08 2016-09-16 半導体装置
JP2017012911A Withdrawn JP2017085168A (ja) 2011-07-08 2017-01-27 半導体装置
JP2017100552A Active JP6457016B2 (ja) 2011-07-08 2017-05-22 半導体装置
JP2018192303A Active JP6646123B2 (ja) 2011-07-08 2018-10-11 半導体装置
JP2019024077A Withdrawn JP2019087759A (ja) 2011-07-08 2019-02-14 半導体装置
JP2020105109A Active JP6995936B2 (ja) 2011-07-08 2020-06-18 半導体装置
JP2021203153A Active JP7258996B2 (ja) 2011-07-08 2021-12-15 半導体装置
JP2023061361A Active JP7456042B2 (ja) 2011-07-08 2023-04-05 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012151178A Active JP6148829B2 (ja) 2011-07-08 2012-07-05 半導体装置

Family Applications After (8)

Application Number Title Priority Date Filing Date
JP2016181157A Active JP6420285B2 (ja) 2011-07-08 2016-09-16 半導体装置
JP2017012911A Withdrawn JP2017085168A (ja) 2011-07-08 2017-01-27 半導体装置
JP2017100552A Active JP6457016B2 (ja) 2011-07-08 2017-05-22 半導体装置
JP2018192303A Active JP6646123B2 (ja) 2011-07-08 2018-10-11 半導体装置
JP2019024077A Withdrawn JP2019087759A (ja) 2011-07-08 2019-02-14 半導体装置
JP2020105109A Active JP6995936B2 (ja) 2011-07-08 2020-06-18 半導体装置
JP2021203153A Active JP7258996B2 (ja) 2011-07-08 2021-12-15 半導体装置
JP2023061361A Active JP7456042B2 (ja) 2011-07-08 2023-04-05 半導体装置

Country Status (4)

Country Link
US (9) US8952377B2 (ja)
JP (10) JP6148829B2 (ja)
KR (5) KR20130006344A (ja)
CN (2) CN102867854B (ja)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI642193B (zh) 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6175740B2 (ja) * 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
KR102278505B1 (ko) * 2013-09-10 2021-07-16 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
KR20230004930A (ko) 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6076612B2 (ja) * 2012-04-17 2017-02-08 株式会社半導体エネルギー研究所 半導体装置
US9362313B2 (en) 2012-05-09 2016-06-07 Kobe Steel, Ltd. Thin film transistor and display device
KR20210109658A (ko) 2012-05-10 2021-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8865551B2 (en) * 2012-06-28 2014-10-21 International Business Machines Corporation Reducing the inversion oxide thickness of a high-k stack fabricated on high mobility semiconductor material
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
SG10201700805WA (en) 2012-08-03 2017-02-27 Semiconductor Energy Lab Co Ltd Oxide semiconductor stacked film and semiconductor device
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101483026B1 (ko) * 2012-08-31 2015-01-15 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함하는 기판 및 이의 제조방법, 이를 이용한 액정표시장치용 구동회로
KR102102589B1 (ko) 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9569992B2 (en) 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014135478A (ja) 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
KR102370239B1 (ko) 2012-12-28 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6141777B2 (ja) * 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US10566455B2 (en) * 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102196949B1 (ko) * 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102376226B1 (ko) * 2013-05-20 2022-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI520348B (zh) * 2013-06-24 2016-02-01 緯創資通股份有限公司 薄膜電晶體結構、其製造方法，以及薄膜電晶體發光元件結構
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102225594B1 (ko) * 2013-09-12 2021-03-09 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6386323B2 (ja) * 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
KR102270823B1 (ko) * 2013-10-22 2021-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP2015109424A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、及び該半導体装置に用いるエッチング溶液
WO2015083034A1 (en) * 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI642186B (zh) * 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6444714B2 (ja) * 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103730346B (zh) 2013-12-24 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150187958A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. IGZO Devices with Reduced Electrode Contact Resistivity and Methods for Forming the Same
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
CN111524967A (zh) * 2014-02-21 2020-08-11 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
JP6537341B2 (ja) 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
JP6446204B2 (ja) * 2014-08-27 2018-12-26 株式会社ジャパンディスプレイ 表示装置
WO2016084688A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
CN105845545A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9842938B2 (en) * 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
CN104916703B (zh) * 2015-05-07 2018-07-31 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板和显示装置
CN114695562A (zh) 2015-05-22 2022-07-01 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
TWI578546B (zh) * 2015-05-28 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體的製造方法
US10297694B2 (en) 2015-10-14 2019-05-21 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2017123427A (ja) * 2016-01-08 2017-07-13 株式会社ジャパンディスプレイ 薄膜トランジスタ
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
CN115241045A (zh) 2016-03-22 2022-10-25 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
CN109075209B (zh) 2016-05-20 2022-05-27 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
US10043659B2 (en) 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
WO2017208119A1 (en) 2016-06-03 2017-12-07 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and field-effect transistor
CN105895534B (zh) * 2016-06-15 2018-10-19 武汉华星光电技术有限公司 薄膜晶体管的制备方法
KR102330605B1 (ko) * 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2018002764A1 (ja) * 2016-06-27 2018-01-04 株式会社半導体エネルギー研究所 スパッタリング装置を用いた金属酸化物の作製方法
US20170373195A1 (en) * 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US20170373194A1 (en) * 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor
TWI737665B (zh) 2016-07-01 2021-09-01 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TWI720097B (zh) 2016-07-11 2021-03-01 日商半導體能源硏究所股份有限公司 濺射靶材及濺射靶材的製造方法
TWI771281B (zh) * 2016-07-11 2022-07-21 日商半導體能源硏究所股份有限公司 金屬氧化物及包括該金屬氧化物的半導體裝置
TWI737664B (zh) 2016-07-11 2021-09-01 日商半導體能源硏究所股份有限公司 金屬氧化物及半導體裝置
KR20180011713A (ko) * 2016-07-25 2018-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치의 제작 방법
US10741696B2 (en) 2016-09-27 2020-08-11 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9806191B1 (en) * 2016-10-11 2017-10-31 United Microelectronics Corp. Vertical channel oxide semiconductor field effect transistor and method for fabricating the same
CN108122759B (zh) * 2016-11-30 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
JP7060367B2 (ja) * 2017-02-21 2022-04-26 日本放送協会 薄膜デバイス
US11545581B2 (en) * 2019-08-02 2023-01-03 South China University Of Technology Metal oxide (MO) semiconductor and thin-film transistor and application thereof
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
TWI667796B (zh) 2017-05-31 2019-08-01 南韓商Ｌｇ顯示器股份有限公司 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置
KR102625630B1 (ko) * 2017-06-05 2024-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
KR102034767B1 (ko) * 2017-11-07 2019-10-21 순천대학교 산학협력단 산화물 박막 트랜지스터 제조방법 및 산화물 박막 트랜지스터
US11545580B2 (en) * 2017-11-15 2023-01-03 South China University Of Technology Metal oxide (MO semiconductor and thin-film transistor and application thereof
CN107978560B (zh) * 2017-11-21 2019-12-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
CN109918973B (zh) * 2017-12-13 2021-07-02 上海耕岩智能科技有限公司 一种生理特征侦测识别方法和光侦测装置
JP7228564B2 (ja) 2018-03-12 2023-02-24 株式会社半導体エネルギー研究所 金属酸化物
CN108878264B (zh) * 2018-06-29 2020-12-25 云南大学 一种金属氧化物叠层场效应材料的制备方法
WO2020150895A1 (zh) * 2019-01-22 2020-07-30 深圳市柔宇科技有限公司 阵列基板及oled显示装置
WO2020177056A1 (zh) * 2019-03-04 2020-09-10 京东方科技集团股份有限公司 薄膜晶体管及薄膜晶体管的制造方法
CN109785797B (zh) * 2019-03-14 2020-11-17 电子科技大学 一种amoled像素电路
US20210280719A1 (en) * 2019-06-04 2021-09-09 Applied Materials, Inc. High mobility semiconductor channel based thin-film transistors and manufacturing methods
CN110458036B (zh) * 2019-07-17 2022-04-05 武汉华星光电技术有限公司 指纹识别模组及其制备方法、相关装置
CN110718467B (zh) * 2019-09-24 2021-12-03 Tcl华星光电技术有限公司 一种tft阵列基板的制作方法
US20220416059A1 (en) * 2019-10-11 2022-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2022080382A1 (ja) 2020-10-15 2022-04-21 住友電工オプティフロンティア株式会社 融着接続機の収容ケース、及び融着接続機セット
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法
CN115249617B (zh) * 2022-09-22 2023-02-10 广州粤芯半导体技术有限公司 半导体器件及其制备方法

Family Cites Families (185)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160173A (ja) 1984-01-30 1985-08-21 Sharp Corp 薄膜トランジスタ
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1012889A (ja) 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
CN101336485B (zh) * 2005-12-02 2012-09-26 出光兴产株式会社 Tft基板及tft基板的制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007142167A1 (en) 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR100787455B1 (ko) 2006-08-09 2007-12-26 삼성에스디아이 주식회사 투명 박막 트랜지스터의 제조방법
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JPWO2009028453A1 (ja) * 2007-08-31 2010-12-02 コニカミノルタホールディングス株式会社 薄膜トランジスタ
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP5489446B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US7812348B2 (en) * 2008-02-29 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and display device
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5250322B2 (ja) 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
KR101603775B1 (ko) * 2008-07-14 2016-03-18 삼성전자주식회사 채널층 및 그를 포함하는 트랜지스터
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101538283B1 (ko) 2008-08-27 2015-07-22 이데미쓰 고산 가부시키가이샤 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
JP5345359B2 (ja) 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
TWI476915B (zh) 2008-12-25 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI474408B (zh) 2008-12-26 2015-02-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101034686B1 (ko) 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5371467B2 (ja) * 2009-02-12 2013-12-18 富士フイルム株式会社 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5504008B2 (ja) * 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
TWI476917B (zh) * 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5322787B2 (ja) 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011034012A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101810383B1 (ko) * 2009-09-24 2017-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP2011077450A (ja) * 2009-10-01 2011-04-14 Fujifilm Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN105185837B (zh) 2009-10-08 2018-08-03 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
WO2011043176A1 (en) * 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor layer and semiconductor device
KR101832698B1 (ko) 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101829074B1 (ko) 2009-10-29 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011055620A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN105206676B (zh) 2009-11-06 2019-12-10 株式会社半导体能源研究所 半导体装置及其制造方法
KR102138547B1 (ko) * 2009-11-13 2020-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20120280227A1 (en) 2009-11-27 2012-11-08 Hironori Wakana Oxide semiconductor device and method of manufacturing the same
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
CN105206514B (zh) * 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101520024B1 (ko) 2009-11-28 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102462239B1 (ko) * 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068066A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011070900A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
CN102903758B (zh) * 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101603246B1 (ko) 2009-12-31 2016-03-15 엘지디스플레이 주식회사 박막 트랜지스터
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR20130009978A (ko) * 2010-02-26 2013-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제조 방법 및 성막 장치
WO2011122364A1 (en) * 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5606787B2 (ja) 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US8912536B2 (en) * 2010-11-19 2014-12-16 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing the same and electronic devices including transistors
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5615744B2 (ja) * 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102546888B1 (ko) 2011-06-17 2023-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20180366588A1 (en) 2018-12-20
JP2017157856A (ja) 2017-09-07
KR20190054040A (ko) 2019-05-21
US20160071983A1 (en) 2016-03-10
JP2015195384A (ja) 2015-11-05
JP6420285B2 (ja) 2018-11-07
JP6995936B2 (ja) 2022-01-17
US11011652B2 (en) 2021-05-18
US20130009219A1 (en) 2013-01-10
US20230275159A1 (en) 2023-08-31
JP7258996B2 (ja) 2023-04-17
US20200243689A1 (en) 2020-07-30
US10043918B2 (en) 2018-08-07
US20170069765A1 (en) 2017-03-09
US11588058B2 (en) 2023-02-21
JP2017034266A (ja) 2017-02-09
KR20210061988A (ko) 2021-05-28
CN106960880A (zh) 2017-07-18
JP2023093542A (ja) 2023-07-04
KR20220121762A (ko) 2022-09-01
KR20130006344A (ko) 2013-01-16
KR102437211B1 (ko) 2022-08-29
JP2022050414A (ja) 2022-03-30
JP7456042B2 (ja) 2024-03-26
JP2013038399A (ja) 2013-02-21
CN102867854A (zh) 2013-01-09
US20170309753A1 (en) 2017-10-26
CN102867854B (zh) 2017-03-01
KR102256797B1 (ko) 2021-05-27
JP2019036744A (ja) 2019-03-07
US20150115263A1 (en) 2015-04-30
JP2020174183A (ja) 2020-10-22
JP2019087759A (ja) 2019-06-06
US8952377B2 (en) 2015-02-10
JP6148829B2 (ja) 2017-06-14
JP6457016B2 (ja) 2019-01-23
JP6646123B2 (ja) 2020-02-14
JP2017085168A (ja) 2017-05-18
US9196745B2 (en) 2015-11-24
US20210313473A1 (en) 2021-10-07
US10658522B2 (en) 2020-05-19
KR20200101892A (ko) 2020-08-28
US9530897B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
JP7456042B2 (ja) 半導体装置
JP6457573B2 (ja) 半導体装置
JP6401805B2 (ja) 半導体装置
JP6259025B2 (ja) 半導体装置
JP6305580B2 (ja) 半導体装置およびその作製方法
JP6154596B2 (ja) 半導体装置の作製方法
JP6049966B2 (ja) 半導体装置の作製方法
JP2022189868A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160916

R150 Certificate of patent or registration of utility model

Ref document number: 6010660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250