CN112805813A - 半导体元件中间体及半导体元件中间体的制造方法 - Google Patents

半导体元件中间体及半导体元件中间体的制造方法 Download PDF

Info

Publication number
CN112805813A
CN112805813A CN201980066019.7A CN201980066019A CN112805813A CN 112805813 A CN112805813 A CN 112805813A CN 201980066019 A CN201980066019 A CN 201980066019A CN 112805813 A CN112805813 A CN 112805813A
Authority
CN
China
Prior art keywords
tin oxide
tin
substrate
semiconductor element
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980066019.7A
Other languages
English (en)
Other versions
CN112805813B (zh
Inventor
和知浩子
田中博文
茅场靖刚
藤井谦一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Publication of CN112805813A publication Critical patent/CN112805813A/zh
Application granted granted Critical
Publication of CN112805813B publication Critical patent/CN112805813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体元件中间体的制造方法，其包括下述工序：准备表面具有凹部的基板的准备工序；将上述基板的温度设为250℃以上，通过原子层沉积法，使用包含下述通式(1)所示的化合物的氧化锡前体，向上述凹部填充氧化锡的填充工序。通式(1)中，R1～R4各自独立地表示碳原子数1～6的烷基。
Figure DDA0003009394520000011

Description

半导体元件中间体及半导体元件中间体的制造方法
技术领域
本公开涉及半导体元件中间体以及半导体元件中间体的制造方法。
背景技术
近年来，半导体图案微细化，要求加工成小于光刻所使用的曝光的聚光极限的尺寸。作为这样的半导体图案的微细加工的方法，提出了例如多层抗蚀剂法。多层抗蚀剂法是在被加工体上设置下层抗蚀剂和上层抗蚀剂，通过蚀刻依次将图案从上层抗蚀剂转印至下层抗蚀剂来将被加工体进行微细加工的方法。作为下层抗蚀剂，大多使用SOG(旋涂玻璃)膜、TEOS(四乙氧基硅烷)等水解/缩合膜、交联性倍半硅氧烷膜等SiO2膜。
此外，对于微细加工的要求，提倡了自对准法，例如，提出了使用隔离件(spacer)的方法。隔离件用作下层图案形成用的掩模，以具有适当的蚀刻选择性的方式选择隔离件材料。下层图案的形成结束之后，隔离件通过蚀刻被除去，因此不残留于所制造的最终半导体器件。
作为使用隔离件的方法，可举出例如，日本特开2018-6742号公报所记载的方法。日本特开2018-6742号公报中，在下层(氧化硅或氮化硅)上形成的突起部(由硅、碳构成)的侧壁设置隔离件(氧化锡)，在下层形成图案。通过适当地设定突起部与隔离件的蚀刻选择性，从而首先将突起部通过蚀刻除去，通过将隔离件作为蚀刻用掩模，从而更微细地形成下层的图案(日本特开2018-6742号公报的图5)。
日本特开2018-6742号公报中的隔离件109的形成方法中，首先沿着下层103和突起部101的表面形状，(共形(conformal))均匀地沉积之后(日本特开2018-6742号公报的图2)，从突出部101的侧壁不完全除去而从水平面除去(日本特开2018-6742号公报的图3)。日本特开2018-6742号公报中，通过从水平面除去隔离件材料，从而能够将下层103蚀刻。
进一步，自对准法中，通过适用利用曝光的位置偏差防止技术(Self-AligedBlocking，以下，也称为“SAB”)，从而能够切割图案的一部分，能够实现小于曝光的聚光极限的微细度的图案形成。SAB是通过在不想切割图案的一部分的部分填充具有耐蚀刻性的材料，从而避免切割不必要的部分这样的方法，用于通孔的形成等。
SAB中，首先，使用第一材料形成第一图案。在第一图案为上述隔离件的情况下，能够使图案间隔小于曝光的聚光极限。然后，在由第一图案形成的凹部中填充第二材料而获得第二图案之后，以覆盖第一图案和第二图案的方式，在它们之上形成具有开口部的掩模。如果以该状态进行蚀刻，则与蚀刻特性相应地，例如，在成为第一图案易于被蚀刻的条件的情况下，只有从掩模的开口部露出的第一图案被蚀刻，第二图案被保护而不被蚀刻。因此，SAB中，要求将第二材料没有间隙地填充于凹部中。
另外，如果不填充第二材料而在第一图案上形成具有开口部的掩模，则开口部的大小即使最小也是曝光的聚光极限，因此第一图案不仅在想要切割的部分而且在其它部分也从开口部露出。因此，不必要的部分也会被切割。
一般而言，SAB中，通常将设置于基板上的下层抗蚀剂的图案设为第一图案，在由该第一图案形成的凹部中填充蚀刻特性不同的第二材料。作为下层抗蚀剂，大多使用TEOS膜等SiO2膜，因此期望使用蚀刻特性与SiO2不同的材料作为第二材料，作为这样的材料，可举出氧化锡。氧化锡与TEOS膜等SiO2膜相比，对于CF4气体的耐蚀刻性高，另一方面，对于氯气的蚀刻速度快。因此，通过区别使用蚀刻气体，从而能够使氧化锡膜具有耐蚀刻性，或相反地将其良好地除去。
然而，如上所述，由于图案进行了微细化，因此SAB中的凹部也进行了微细化，难以在微细化了的凹部中使氧化锡没有间隙地填充。
这里，作为填充于凹部的方法，可举出例如，日本特开2016-92051号公报所记载的方法。另外，日本特开2016-92051号公报为在通孔、接触孔这样的凹部填充用作电极的硅的方法，不是像SAB那样的填充氧化锡作为蚀刻保护材的方法。
日本特开2016-92051号公报中，为了通过退火使无定形硅移动至凹部时，防止接缝、空隙等空洞产生，与作为IV族半导体的硅一起使用熔点低的锡。与硅的熔点相比，锡的熔点极其低，因此作为整体的熔点显著地降低，由此能够通过退火使无定形硅顺利地移动至凹部。结果是，在填充了凹部的情况下，可抑制空洞的产生。
此外，国际公开第2019/50735号中记载了，作为微细加工的方法，使用原子层沉积法(ALD：Atomic Layer Deposition)、化学气相沉积法(CVD：chemical vapor deposition)和其它方法，将金属锡填充于凹部，进一步在室温～800℃的氧化气氛下，将金属锡转变为氧化锡的方法。
日本特表2005-519480号公报中记载了：缩小具有亚微米形状的基板内的间隔尺寸的方法。具体而言，记载了：通过CVD、等离子体增强化学气相沉积法(p-CVD)、ALD等，对于基板表面以及槽(trench)或空孔中的侧壁(side wall)和底壁(bottom wall)，涂覆有机聚合材料或有机金属材料的方法。
日本特表2019-521518号公报中记载了：通过器件的尺寸持续缩小，从而器件间的间隙/空间也缩小，对此，将器件彼此物理地分离的方法。具体而言，记载了在基板表面、从上述基板表面延伸至底面的深度的侧壁以及底面上形成膜，使该膜膨胀的方法。
上述膜为金属膜或含有金属的膜，使用CVD、p-CVD、ALD等来形成。
发明内容
发明所要解决的课题
如上所述，SAB中，期望将氧化锡没有间隙地填充于凹部，但是凹部越微细则填充性越降低，难以没有间隙地填充。
上述日本特开2018-6742号公报并不是填充于凹部的技术，反而是从凹部的底部除去氧化锡，仅对于第一图案的侧壁赋予氧化锡的技术。此外，日本特开2016-92051号公报以无定形硅的填充作为前提。而且，日本特开2016-92051号公报中，必须在材料熔融的加压和加热的条件下实施，通过花费能源成本的方法来提高填充性。
本公开的发明是鉴于上述情况提出的，其目的在于提供微细图案中的氧化锡的填充性优异的半导体元件中间体以及半导体元件中间体的制造方法。
用于解决课题的方法
用于解决上述课题的具体的手段如下。
＜1＞一种半导体元件中间体的制造方法，其包括下述工序：
准备表面具有凹部的基板的准备工序；以及
将上述基板的温度设为250℃以上，通过原子层沉积法，使用包含下述通式(1)所示的化合物的氧化锡前体，向上述凹部填充氧化锡的填充工序。
[化1]
Figure BDA0003009394500000041
〔通式(1)中，R1～R4各自独立地表示碳原子数1～6的烷基。〕
＜2＞根据＜1＞所述的半导体元件中间体的制造方法，上述凹部的宽度小于50nm。
＜3＞根据＜1＞或＜2＞所述的半导体元件中间体的制造方法，上述氧化锡前体的分子大小为0.7nm以下。
＜4＞根据＜1＞～＜3＞中任一项所述的半导体元件中间体的制造方法，上述氧化锡在利用X射线光电子分光法测定的情况下，满足下述(A)、(B)和(C)。
(A)锡原子的含量为30atm％以上。
(B)碳原子相对于锡原子的比率(原子比，C/Sn)为0.4以下。
(C)氮原子相对于锡原子的比率(原子比，N/Sn)为0.03以下。
＜5＞根据＜4＞所述的半导体元件中间体的制造方法，上述氧化锡在利用X射线光电子分光法测定的情况下，进一步满足下述(D)。
(D)氧原子相对于锡原子的比率(原子比，O/Sn)为1.5以上。
＜6＞一种半导体元件中间体，其具备：表面具有宽度小于50nm的凹部的基板、以及填充于上述凹部的氧化锡填充物，
上述氧化锡填充物在利用X射线光电子分光法测定的情况下，满足下述(A)、(B)和(C)。
(A)锡原子的含量为30atm％以上。
(B)碳原子相对于锡原子的比率(原子比，C/Sn)为0.4以下。
(C)氮原子相对于锡原子的比率(原子比，N/Sn)为0.03以下。
＜7＞根据＜6＞所述的半导体元件中间体，上述氧化锡填充物在利用X射线光电子分光法测定的情况下，进一步满足下述(D)。
(D)氧原子相对于锡原子的比率(原子比，O/Sn)为1.5以上。
发明的效果
根据本公开，能够提供微细图案中的氧化锡的填充性优异的半导体元件中间体以及半导体元件中间体的制造方法。
附图说明
图1为表示实施例1的评价样品中的截面的扫描型电子显微镜照片(A)的图。
图2为表示实施例1的评价样品中的截面的扫描型电子显微镜照片(B)的图。
具体实施方式
以下，对于本公开的实施方式进行说明。
本公开中，使用“～”来表示的数值范围是指包含“～”的前后所记载的数值作为下限值和上限值的范围。
进一步，关于本公开中组合物中的各成分的量，在组合物中存在多个与各成分对应的物质的情况下，只要没有特别说明，就是指组合物中存在的对应的多个物质的合计量。
本公开中，“工序”的用语不仅包含独立的工序，即使是不能与其它工序明确地区分的情况，如果能够实现工序所期望的目的，则也包含于本用语中。
本公开中基团(原子团)的表述中，未记载取代和未取代的表述包含不具有取代基的基团和具有取代基的基团。例如“烷基”不仅包含不具有取代基的烷基(未取代烷基)，且还包含具有取代基的烷基(取代烷基)。
本公开中的化学结构式有时以省略了氢原子的简化结构式进行记载。
＜半导体元件中间体的制造方法＞
本公开的半导体元件中间体的制造方法包括下述工序：准备表面具有凹部的基板的准备工序；以及将基板的温度设为250℃以上，通过原子层沉积法，使用包含下述通式(1)所示的化合物的氧化锡前体，向上述凹部填充氧化锡的填充工序。
[化2]
Figure BDA0003009394500000061
〔通式(1)中，R1～R4各自独立地表示碳原子数1～6的烷基。〕
以下，对于各工序的优选方式进行详述。
＜准备工序＞
本公开的半导体元件中间体的制造方法包括准备表面具有凹部的基板的准备工序。
＜基板＞
本公开的半导体元件中间体具备表面具有凹部的基板。作为基板，可举出硅基板等半导体基板、玻璃基板、石英基板、不锈钢基板、塑料基板等。硅基板可以是形成有层间绝缘层(Low-k膜)等的硅基板。
在基板的表面设置有凹部。表面具有凹部的基板可以是自己在基板上制作了凹部的基板，也可以是通过购入等而获得表面具有凹部的基板。作为在基板上制作凹部的方法，没有特别限定，可举出使用溅射、蚀刻等的方法。从形成微细的凹部的观点考虑，可以通过隔离件来形成凹部。作为隔离件的形成方法，没有特别限定，能够适用通常已知的方法。
构成凹部的材质没有特别限定，只要是相对于氧化锡，蚀刻特性不同的材质，则任一材质都可以。作为蚀刻特性与氧化锡不同的材料，可举出SiO2、TiO2、Al2O3、ZrO2、HfO2、InO等金属氧化物、TiN、TaN、SiN等氮化物和Si等金属等。
凹部形成于基板上的表面。凹部只要设置于基板上的表面，则可以设置于任一区域。例如，可以形成于多层抗蚀剂层的至少1层，优选形成于下层抗蚀剂。此外，也可以在基板上形成凹部。凹部可以跨着2层以上而形成，例如，可以以从下层抗蚀剂至基板内部的深度形成。
凹部优选包含宽度小于50nm的部分。
本公开的半导体元件中间体由于氧化锡对于微细图案的填充性优异，因此即使凹部的宽度小于50nm，氧化锡的填充性也提高。
凹部的宽度可以为30nm以下，也可以为20nm以下，也可以为15nm以下，也可以为5nm以下。此外，凹部可以包含宽度50nm以上的部分。
另外，本公开中，所谓凹部的宽度，在凹部为槽的情况下，是指槽的宽度，在凹部为孔的情况下，是指其表面开口部的直径。
凹部的宽度与深度的比率(也称为长宽比，深度/宽度)优选为0.5以上30以下，更优选为1以上20以下。
凹部的宽度和凹部的深度使用利用扫描型电子显微镜(例如日立制作所制的S-5000)得到的观察倍率30万倍的图像来测定。
＜填充工序＞
本公开的半导体元件中间体的制造方法包括将基板的温度设为250℃以上，通过原子层沉积法，使用包含上述通式(1)所示的化合物的氧化锡前体，向上述凹部填充氧化锡的填充工序。
原子层沉积法(ALD：Atomic Layer Deposition)为将(1)作为气相原料的前体等的供给、(2)吹扫(即，停止前体供给)、(3)等离子体、热等的处理、(4)吹扫的(1)～(4)作为1个循环反复进行的方法。作为ALD，可举出等离子体ALD、热ALD等，优选使用等离子体ALD。
另一方面，化学蒸镀法(CVD：Chemical Vapor Deposition)为同时且连续地进行前体等的供给与等离子体、热等的处理的方法。
ALD中，由于作为独立的步骤被导入(也称为脉冲(pulse))并排出(吹扫)，因此就前体分子而言，在被对象物表面上的能够吸附的位点消失的时刻，反应结束。因此，ALD中，能够以原子层的级别控制膜厚和材质。
ALD装置具备有腔室。而且，腔室具备气体的导入口和将气体排气(吹扫)的排气口。
腔室优选具备2个以上气体的导入口。例如，优选具备用于将前体输送至腔室的第一管路、以及用于输送载气和氧化剂的第二管路。
氧化锡前体可以收纳于设置在腔室的外部的容器内，与载气一起通过第一管路而供给至腔室内。
进一步，ALD装置包含为了在沉积中将腔室内维持于所期望的压力和温度而需要的构成要素。在等离子体ALD装置的情况下，在腔室内具备上部电极和下部电极，由此产生等离子体。
(1)气相原料的供给
填充工序中，首先，在腔室内设置表面具有凹部的基板。然后，向腔室中供给气相原料。作为气相原料，包含氧化锡前体和氧化剂，也可以包含其它成分。它们与载气一起被供给至腔室中。作为优选的方式，将氧化锡前体和载气一起供给至腔室中，从其它管路将氧气等氧化剂和载气一起供给至腔室中。
氧化锡前体包含下述通式(1)所示的化合物。
[化3]
Figure BDA0003009394500000081
通式(1)中，R1～R4各自独立地表示碳原子数1～6的烷基。
作为碳原子数1～6的烷基，可举出甲基、乙基、丙基、异丙基、丁基、异丁基、叔丁基、戊基和己基，优选为甲基。
氧化锡前体还优选从分子大小的观点进行选定。对于氧化锡前体，认为分子大小越接近O-Sn-O的氧间的距离(即0.33nm)则越易于进入。即，氧化锡前体的分子大小优选为0.7nm以下，更优选为0.55nm以下。
另外，分子大小使用Chem Office2016 Chem3D 16.0(珀金埃尔默公司制)的分子尺寸测定功能进行测定。
作为氧化锡前体，可举出四(二甲基氨基)锡(分子大小：0.76nm)、四氯化锡(分子大小：0.39nm)、四甲基锡(分子大小：0.53nm)，更优选为四甲基锡。
此外，从反应的副产物的除去性的观点考虑，也优选为四甲基锡。
作为氧化剂，只要是具有将氧化锡前体氧化的能力的氧化剂，就没有特别限定，可举出例如，氧、臭氧、水、过氧化氢等，优选为氧和水，更优选为氧。此外，也可以将它们并用。
作为载气，可举出氩气、氦气、氮气等。
氧化锡前体与载气一起，以气体状态供给至腔室内。在氧化锡前体被收纳于设置于腔室外部的容器的情况下，优选向容器中吹入载气，与载气一起将氧化锡前体供给至腔室内。
吹入容器的载气的流量优选为0.1ml/min～100ml/min，更优选为1ml/min～30ml/min，进一步优选为1.5ml/min～10ml/min。
如果吹入容器的载气的流量为100ml/min以下，则存在即使在氧化锡前体的反应性高的情况下、沸点低的情况下，也能够抑制管路的堵塞的倾向。此外，如果为0.1ml/min以上，则存在能够充分地保持反应的速度的倾向。
氧化剂的流量优选为1ml/min～3,000ml/min，更优选为1ml/min～30ml/min。
氧化剂优选与载气一起供给至腔室内，与氧化剂一起供给的载气的流量优选为1ml/min～3,000ml/min，更优选为1ml/min～600ml/min。
供给氧化锡前体的时间优选根据基板的大小进行适当设定，例如，可以为0.5秒～5分钟。
表面具有凹部的基板的温度为250℃以上。
如果基板的温度为250℃以上，则气相原料的反应率变高，未反应的前体成分变少。结果是生成的氧化锡的分子致密地排列，因此能够没有间隙地填充氧化锡。
从上述同样的观点考虑，基板的温度优选为270℃以上。
基板的温度的上限没有特别限定，例如，优选为500℃以下。
另外，基板的温度使用市售的辐射温度计(例如，带有激光打标机的红外线辐射温度计AD-5634(A&D公司制))来测定。
此外，腔室内的温度优选为500℃以下，更优选为室温(例如，20℃)～500℃，进一步优选为20℃～200℃。
如果腔室内的温度为500℃以下，则存在能够确保氧化锡前体等气相原料的稳定性的倾向。
根据氧化锡前体的种类，如果腔室内的温度过高，则认为相比于与基板表面反应，氧化锡前体更优先与腔室内存在的大气来源的微量成分O2、H2O、N2等反应。而且，存在氧化锡前体生长为凹部的宽度以上的粒子之后，附着于基板，因此在凹部的上部发生堵塞的倾向。此外，如果腔室内的温度过高，则有时氧化锡前体与基板表面反应之前进行热分解而不成膜。
腔室内的压力优选为10Pa～1,000Pa，更优选为10Pa～100Pa。
另外，腔室内在经过(1)气相原料的供给、(2)吹扫、(3)等离子体、热等的处理以及(4)吹扫的工序，并直至利用ALD的填充工序结束为止，被减压成上述压力。
如果向表面具有凹部的基板供给氧化锡前体和氧化剂，则通过氧化剂，羟基吸附于包含凹部的基板表面，该羟基与氧化锡前体发生反应，氧化锡前体通过化学吸附而固定于基板表面。通过该反应，生成副产物。
例如，在使用四甲基锡作为氧化锡前体的情况下，生成甲烷作为副产物。
(2)吹扫
停止氧化锡前体向腔室的供给，持续供给氧化剂和载气，除去未反应的氧化锡前体和副产物。
关于氧化剂以及与氧化剂一起供给的载气的流量，与进行(1)气相原料的供给的情况相同，优选的范围也是同样的。
关于吹扫时间，只要能够充分除去未反应物和副产物，就没有特别限定，例如，可以为1秒～1分钟。
(3)等离子体、热等的处理
在等离子体ALD的情况下，一边供给氧化剂和载气一边进行等离子体处理，在热ALD的情况下，一边供给氧化剂和载气一边进行热处理。通过该处理，促进氧化锡前体的氧化反应。
(3-1)等离子体处理
进行等离子体处理时，从避免未被放电的状态、发生局部放电而成为不均匀的氧化反应的状态等的观点考虑，优选适当设定腔室内的压力、载气的流量、氧化剂气体的流量、在上部电极与下部电极之间配置有基板时的上部电极与基板表面的距离(间隔间距离)、高频功率量等。作为具体的条件，如下所示。
氧化剂和载气的流量与进行(1)气相原料的供给的情况相同，优选的范围也是同样的。
间隔间距离优选为10mm～50mm，更优选为10mm～30mm。
高频功率优选为20W～200W，更优选为50W～150W。
关于等离子体处理的时间，只要氧化反应充分地促进，进行至未反应物消失，就没有特别限定，例如，可以为1秒～1分钟。
(3-2)热处理
在进行热ALD的情况下，优选将基板的温度设为300℃以上。
腔室内的温度优选为20℃～300℃。此时，基板的温度为腔室内的温度以上，进一步具有10℃以上的温度差，而且温度差越大则越优选。
作为基板的温度与腔室内的温度的温度差的上限，可以设为350℃以下，也可以设为300℃以下。
热ALD中，通过使基板表面温度高于腔室内的温度，从而氧化锡前体接触基板表面而化学吸附，并被固定，形成氧化锡前体层。接下来，氧化锡前体层的表面与腔室内的气氛中的氧化剂发生反应，形成第一层的氧化锡层。第一层的氧化锡层通过氧化剂而在表面具有OH基。此外，依次反复进行该第一层的氧化锡层的OH基与氧化锡前体接触并进一步反应，从而沉积各个原子层。
(4)吹扫
为了除去通过上述(3)等离子体、热等的处理而生成的副产物，进行吹扫。这里的吹扫的条件与上述(2)吹扫相同，优选的范围也是同样的。
通过上述(1)～(4)，可沉积第一层。将该(1)～(4)作为1个循环反复进行。反复次数优选根据凹部的宽度、长宽比(凹部的宽度与深度的比率。深度/宽度)等进行适当设定，例如，在凹部的宽度为10nm～15nm左右、长宽比为1～10的情况下，认为成为约150个循环。
通过经历准备工序和填充工序，氧化锡被填充于凹部。对于氧化锡是否填充于凹部，能够通过使用扫描型电子显微镜(SEM)观察来确认。
(5)其它工序
在表面具有宽度50nm以上的凹部的基板的情况下，氧化锡向宽度50nm以上的凹部的填充可以通过上述ALD来进行，但是从简便化的观点考虑，优选通过涂布法来填充含锡组合物。
作为涂布的方法，没有特别限制，能够使用通常所使用的方法。
作为通常所使用的方法，可举出例如，浸渍法、喷射法、旋转涂布法、棒涂法等。例如，在形成具有纳米尺寸(数nm～数百nm)的膜厚的膜的情况下，优选使用旋转涂布法。
含锡组合物包含含锡化合物。作为含锡化合物，没有特别限定，可举出例如，锡醇盐化合物〔≡Sn(OR)，R：烷基〕、锡氧化物化合物〔＞Sn(＝O)〕、SnO2的胶体粒子等。在凹部的宽度为50nm～150nm那样窄的情况下，优选使用锡氧化物化合物，更优选使用丁基锡氧化物〔C4H9Sn(＝O)OH〕。
含锡组合物优选除了含锡化合物以外，包含溶剂。作为溶剂，可举出水、水溶性溶剂等。溶剂可以单独使用1种，也可以并用2种以上。作为水溶性溶剂，优选为甲醇、乙醇、1-丙醇、异丙醇、丁醇等醇系溶剂。
含锡组合物中的含锡化合物的含有率只要是含锡组合物处于能够涂布的性状，就没有特别限定。在凹部的宽度为50nm～200nm那样窄的情况下，优选调整含锡化合物的含量。具体而言，优选调整为使凹部中填充的填充物中的锡含量成为1atm％以上且小于30atm％，更优选调整为成为2atm％～30atm％。
在涂布包含含锡化合物的组合物之后，在上述组合物包含溶剂的情况下，优选进行干燥。干燥温度优选根据所使用的溶剂进行适当设定，例如，可以为80℃～300℃。另外，干燥温度是指赋予了含锡组合物的基板表面的温度。干燥能够通过通常的方法来进行，例如能够使用电热板进行。
在使用锡醇盐化合物、锡氧化物化合物等有机锡化合物的情况下，通过烧成而成为氧化锡。烧成温度例如，能够设为200℃～800℃。另外，烧成温度是指赋予了含锡组合物的基板表面的温度。烧成能够通过使用了炉、电热板的通常的方法来进行。
在表面具有宽度小于50nm的凹部以及宽度50nm以上的凹部的基板中，对于宽度小于50nm的凹部的填充适用上述ALD，而对于宽度50nm以上的凹部的填充适用上述含锡组合物的涂布法的情况下，ALD和涂布法的执行顺序没有特别限定，先进行哪一个都可以。从确实地进行向微细凹部的填充的观点考虑，优选先利用ALD进行填充之后，利用涂布法进行填充。
＜氧化锡填充物＞
通过本公开的半导体元件中间体的制造方法获得的半导体元件中间体具有填充于凹部的氧化锡(即，填充于凹部的氧化锡填充物)。
氧化锡填充物包含锡原子和氧原子，也可以进一步含有其它原子。关于其它原子，可认为存在由氧化锡前体等原料引起的情况、从装置等不可避免地混入的情况等。作为其它原子，可举出碳原子、氮原子、氟原子、氯原子、硅原子等。
氧化锡填充物中的锡原子的含量为30atm％以上，优选为31atm％以上，更优选为32atm％以上，进一步优选为33atm％以上。
作为氧化锡填充物中的锡原子的含量的上限，没有特别限制，例如，可以设为40atm％以下，可以设为34atm％以下。
氧化锡填充物中的氧原子的含量优选为50atm％以上，更优选为51atm％以上。
作为氧化锡填充物中的氧原子的含量的上限，没有特别限制，例如，可以设为60atm％以下，可以设为66atm％以下。
氧化锡填充物中的C/Sn(原子比)优选为0.4以下，更优选为0.37以下，进一步优选为0。
另外，氧化锡填充物中的O/Sn(原子比)优选为1.5以上，更优选为1.53以上。
氧化锡除了SnO2以外，也可以存在SnO、SnO3、Sn3O4等，从稳定性方面来看，为SnO2，在SnO2的情况下，O/Sn作为理论值取2。由此，O/Sn(原子比)的上限值为2。
氧化锡填充物中的N/Sn(原子比)优选为0.03以下，更优选为0.02以下，进一步优选为0.01以下，特别优选为0。
从抑制氧化锡前体本身的热分解的观点考虑，作为氧化锡前体，优选使用不含氮原子的化合物，在该情况下，N/Sn(原子比)成为0。
氧化锡填充物中的碳原子的含量越少越优选，例如，优选为15atm％以下，更优选为13atm％以下，进一步优选为0atm％。
氧化锡填充物中的氮原子的含量越少越优选，例如，优选为0.9atm％以下，更优选为0atm％。
氧化锡填充物中的其它原子的含量越少越优选。
例如，氧化锡填充物中的氟原子的含量优选为2.0atm％以下，更优选为1atm％以下。
此外，氧化锡填充物中的硅原子的含量优选为10atm％以下，更优选为5atm％以下。
此外，氧化锡填充物中的氯原子的含量优选为5.0atm％以下，更优选为1.0atm％以下，进一步优选为0atm％。
填充工序中填充于凹部的氧化锡(即，填充于凹部的氧化锡填充物)优选在利用X射线光电子分光法测定的情况下，满足下述(A)、(B)和(C)。
(A)锡原子的含量为30atm％以上。
(B)碳原子相对于锡原子的比率(原子比，C/Sn)为0.4以下。
(C)氮原子相对于锡原子的比率(原子比，N/Sn)为0.03以下。
如果氧化锡填充物满足条件(A)～(C)，则氧化锡对于凹部的填充性提高。其理由还不清楚，但是可认为如下。
在使用有机锡化合物作为用于生成氧化锡的前体的情况下，氧化锡前体的取代基包含碳原子、氮原子等。
在不满足条件(A)～(C)的情况下，氧化锡前体具有一定量以上的未与氧化剂反应的取代基。由于未反应的取代基比发生反应的结果产生的OH基大，因此易于发生凹部上部的堵塞，此外，在比堵塞的上部靠下方的部分不发生成膜反应，会成为空隙的原因。
与此相对，在满足条件(A)～(C)的情况下，锡原子和氧原子以外的其它原子的含量变少。在这样的情况下，可以说从氧化锡前体向氧化锡的反应效率良好。由此，在半导体元件中间体满足条件(A)～(C)的情况下，认为氧化锡向凹部的填充性提高。
这样操作，没有间隙地填充于微细凹部的氧化锡除了可用作隔离件以外，还能够用作电极间的绝缘材料、阻挡膜的半导体元件。
利用X射线光电子分光法(X-ray Photoelectron Spectroscopy，XPS法)进行的组成分析能够使用X射线光电子分光分析装置(例如，AXIS-NOVA(KRATOS公司制)来进行。作为条件，例如，利用X射线源：单色AlKα(1486.6eV)分析区域：700μm×300μm进行测定，将所得的光谱进行曲线拟合，对于各峰进行峰分离，测定各峰的面积比，从而测定氧化锡膜表面中的各原子比。
填充工序中填充于凹部的氧化锡(即，填充于凹部的氧化锡填充物)优选在利用X射线光电子分光法测定的情况下，进一步满足下述(D)。
(D)氧原子相对于锡原子的比率(原子比，O/Sn)为1.5以上。
通过氧化锡填充物除了条件(A)～(C)以外还进一步满足条件(D)，从而能够降低加热至250℃以上时的脱气量，因此能够进一步降低热收缩性，能够进一步抑制空隙的产生，能够进一步提高耐热性。
＜半导体元件中间体＞
本公开的半导体元件中间体具备表面具有凹部的基板以及填充于上述凹部的氧化锡填充物。
本公开的半导体元件中间体中，表面具有凹部的基板能够使用与在上述半导体元件中间体的制造方法中描述的基板同样的基板，对于适合的形态也是同样的。
此外，本公开的半导体元件中间体中，填充于凹部的氧化锡填充物能够使用与在上述半导体元件中间体的制造方法中描述的氧化锡填充物同样的氧化锡填充物，对于适合的形态也是同样的。
作为本公开的半导体元件中间体，可举出将在上述基板、氧化锡填充物等中列举的具体例、优选方式等进行了适当组合的方式。
其中，作为本公开的半导体元件中间体，优选为以下方式A。
＜方式A＞
方式A涉及的半导体元件中间体具备表面具有宽度小于50nm的凹部的基板以及填充于上述凹部的氧化锡填充物，上述氧化锡填充物在利用X射线光电子分光法测定的情况下，满足下述(A)、(B)和(C)。
(A)锡原子的含量为30atm％以上。
(B)碳原子相对于锡原子的比率(原子比，C/Sn)为0.4以下。
(C)氮原子相对于锡原子的比率(原子比，N/Sn)为0.03以下。
方式A涉及的半导体元件中间体中，优选上述氧化锡填充物在利用X射线光电子分光法测定的情况下，进一步满足下述(D)。
(D)氧原子相对于锡原子的比率(原子比，O/Sn)为1.5以上。
实施例
以下，通过实施例具体地说明本公开，但是本公开并不限定于这些实施例。
(实施例1)
通过热化学蒸镀法(热CVD)，准备设置有SiO2膜的硅基板a。
作为等离子体原子层沉积装置，制作具备等离子体电极、数种气体供给线、抽真空线、腔室和基板的温度调节机构的装置，在腔室内的上部电极与下部电极之间设置硅基板a。将上部电极与硅基板a的间隔间距离设为20mm。将腔室内的压力减压至58.4Pa，将腔室内的温度设定为23℃，将基板温度设为300℃。
将氧气与氩气一起以氩气/氧气的流量210/10[ml/min]导入至腔室内。
(1)前体的供给
向设置于腔室外部的容器中注入四甲基锡。使作为载气的氩气以流量2ml/min流入容器中，与载气一起将四甲基锡导入至腔室内。在3秒后停止四甲基锡的导入。
(2)吹扫
停止四甲基锡的导入之后，通过一边进行抽真空，一边使氧气和氩气持续流入30秒，从而进行了吹扫。此时的氩气/氧气的流量设为210/10[ml/min]不变。
(3)等离子体处理
使氧气和氩气以相同流量持续流入，进行1秒等离子体处理。等离子体处理中的高频功率设为100W。
(4)吹扫
等离子体处理后，通过一边进行抽真空，一边使氧气和氩气以相同流量持续流入，从而进行了10秒吹扫。
将上述(1)～(4)设为1个循环，进行150个循环，在硅基板a上制作出膜厚11.9nm的氧化锡膜。
(比较例1)
使用四甲基锡，通过以下等离子体化学蒸镀法(等离子体CVD)，在硅基板a上成膜厚度10nm的氧化锡膜。
与实施例1同样地，在腔室内的上部电极与下部电极之间设置硅基板a。将上部电极与硅基板a的间隔间距离设为20mm。将腔室内的压力减压至58.4Pa，将腔室内的温度设定为23℃，将基板温度设为100℃。
将氧气与氩气一起以氩气/氧气的流量210/10[ml/min]导入至腔室内。另一方面，在设置于腔室外部的容器内放入四甲基锡，使作为载气的氩气以流量2ml/min流入该容器中，与载气一起将四甲基锡导入至腔室内，进行CVD处理30秒。
(比较例2)
利用与实施例1同样的方法，但是将基板温度从300℃变更为100℃，在硅基板a上成膜厚度8.3nm的氧化锡膜。
(比较例3)
对于实施例1，变更以下几点，在硅基板a上成膜厚度14.5nm的氧化锡膜。
(I)将氧化锡前体从四甲基锡变更为四(二甲基氨基)锡〔Sn(N(CH3)2)4〕。
(II)将基板温度从300℃变更为200℃。
(III)在(1)氧化锡前体的供给中，将作为载气的氩气的流量从2ml/min变更为10ml/min。
(IV)将(1)氧化锡前体的供给时间从3秒变更为5秒。
(V)将(2)吹扫时间从30秒变更为10秒。
(VI)将(4)吹扫时间从10秒变更为3秒。
(比较例4)
通过下述涂布法，在硅基板a上成膜厚度30nm的氧化锡膜。
在聚乙烯醇(重均分子量(Mw)＝22000)(富士胶片和光纯药株式会社)0.08质量份中添加47.2质量份的水，加热至70℃，搅拌1小时，进行溶解。进一步，添加15质量％SnO2胶体分散液(ALFA公司制)46.7质量份，搅拌1小时，然后放置23小时，调制出7质量％的SnO2胶体水溶液。
在旋转涂布机上载置硅基板a，滴加SnO2胶体水溶液，以2000rpm(旋转/分钟)使其旋转60秒之后，在100℃干燥1分钟。接着，在氮气气氛下(100kPa)，在400℃烧成10分钟。
[表1]
Figure BDA0003009394500000181
＜组成分析＞
对于由实施例1、比较例1～比较例4制作的各氧化锡膜，通过X射线光电子分光分析法进行组成分析。具体而言，作为装置，使用AXIS-NOVA(KRATOS公司制，以X射线源：单色AlKα(1486.6eV)、分析区域：700μm×300μm的条件进行测定。将其结果示于表2中。
[表2]
Figure BDA0003009394500000191
表2中，“-”表示没有检测到对象元素。
＜对于凹部的填充性评价＞
将硅基板a变更为在硅基板a上设置有凹部(宽度20nm)的硅基板b，除此以外，利用与上述＜组成分析＞中的成膜同样的方法，制作评价样品，评价对于凹部的填充性。
另外，硅基板b为在硅基板a的表面的SiO2膜上，利用蚀刻设置宽度20nm、深度100nm的凹部而得到的基板。
填充性通过使用扫描型电子显微镜(日立制作所制S-5000，观察倍率30万倍)，观察评价样品的截面而进行评价。
图1中，示出实施例1的评价样品中的截面的扫描型电子显微镜照片(A)。另外，扫描型电子显微镜照片(A)是距离表面20nm的深度处的截面的扫描型电子显微镜照片。
图2中，示出实施例1的评价样品中的截面的扫描型电子显微镜照片(B)。另外，扫描型电子显微镜照片(B)是距离表面80nm的深度处的截面的扫描型电子显微镜照片。
实施例1中，氧化锡均匀地填充于凹部内，没有观察到空隙。
另一方面，比较例1～比较例4中，氧化锡堵塞凹部的上部，下部存在空隙，没有被充分地填充。
〔考察〕
比较例1使用等离子体CVD，不满足条件(B)(C/Sn：0.4以下)，因此填充性降低。结果可知不能充分地填充于凹部。
比较例2中，基板温度为100℃，不满足条件(B)(C/Sn：0.4以下)，因此填充性降低。由比较例2的结果可知，即使满足条件(A)和(C)，如果不满足条件(B)，则填充性也会降低。
比较例3中，氧化锡前体为(二甲基氨基)锡，不满足条件(C)，因此填充性降低。由比较例3的结果可知，即使满足条件(A)和(B)，如果不满足条件(C)，则填充性也会降低。
比较例4使用涂布法，不满足条件(A)，因此填充性降低。涂布法中，为了使液体浸入至微细凹部，需要调整粘度等。因此，涂布法中难以满足条件(A)，结果可知不能充分地填充于凹部。
与此相对，条件(A)～(C)全部满足的实施例1中，即使对于宽度为20nm那样窄的凹部，氧化锡也得以均匀地填充，没有观察到空隙。
此外，由实施例与比较例的比较可知，优选使用ALD，进一步优选在ALD中将基板温度设为250℃以上。
2018年11月22日申请的日本专利申请2018-219498号的公开内容的整体通过参照引入至本说明书中。
本说明书所记载的全部文献、专利申请和技术标准，与具体且单独地记载通过参照而引入各个文献、专利申请和技术标准的情况同等程度地，通过参照引入至本说明书中。

Claims (7)

1.一种半导体元件中间体的制造方法，其包括下述工序：
准备表面具有凹部的基板的准备工序；以及
将所述基板的温度设为250℃以上，通过原子层沉积法，使用包含下述通式(1)所示的化合物的氧化锡前体，向所述凹部填充氧化锡的填充工序，
[化1]
Figure FDA0003009394490000011
通式(1)中，R1～R4各自独立地表示碳原子数1～6的烷基。
2.根据权利要求1所述的半导体元件中间体的制造方法，所述凹部的宽度小于50nm。
3.根据权利要求1或2所述的半导体元件中间体的制造方法，所述氧化锡前体的分子大小为0.7nm以下。
4.根据权利要求1～3中任一项所述的半导体元件中间体的制造方法，所述填充工序中填充于凹部的氧化锡在利用X射线光电子分光法测定的情况下，满足下述(A)、(B)和(C)，
(A)锡原子的含量为30atm％以上，
(B)碳原子相对于锡原子的比率，即原子比C/Sn为0.4以下，
(C)氮原子相对于锡原子的比率，即原子比N/Sn为0.03以下。
5.根据权利要求4所述的半导体元件中间体的制造方法，所述填充工序中填充于凹部的氧化锡在利用X射线光电子分光法测定的情况下，进一步满足下述(D)，
(D)氧原子相对于锡原子的比率，即原子比O/Sn为1.5以上。
6.一种半导体元件中间体，其具备：表面具有宽度小于50nm的凹部的基板、以及填充于所述凹部的氧化锡填充物，
所述氧化锡填充物在利用X射线光电子分光法测定的情况下，满足下述(A)、(B)和(C)，
(A)锡原子的含量为30atm％以上，
(B)碳原子相对于锡原子的比率，即原子比C/Sn为0.4以下，
(C)氮原子相对于锡原子的比率，即原子比N/Sn为0.03以下。
7.根据权利要求6所述的半导体元件中间体，所述氧化锡填充物在利用X射线光电子分光法测定的情况下，进一步满足下述(D)，
(D)氧原子相对于锡原子的比率，即原子比O/Sn为1.5以上。
CN201980066019.7A 2018-11-22 2019-11-19 半导体元件中间体及半导体元件中间体的制造方法 Active CN112805813B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018219498 2018-11-22
JP2018-219498 2018-11-22
PCT/JP2019/045323 WO2020105648A1 (ja) 2018-11-22 2019-11-19 半導体素子中間体、及び半導体素子中間体の製造方法

Publications (2)

Publication Number Publication Date
CN112805813A true CN112805813A (zh) 2021-05-14
CN112805813B CN112805813B (zh) 2024-08-13

Family

ID=70773122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980066019.7A Active CN112805813B (zh) 2018-11-22 2019-11-19 半导体元件中间体及半导体元件中间体的制造方法

Country Status (6)

Country Link
US (1) US20210375710A1 (zh)
JP (1) JP7075504B2 (zh)
KR (1) KR102526810B1 (zh)
CN (1) CN112805813B (zh)
TW (1) TWI830817B (zh)
WO (1) WO2020105648A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117051381B (zh) * 2023-10-13 2023-12-26 无锡松煜科技有限公司 一种钙钛矿电池电荷传输层及钙钛矿电池的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563220A (ja) * 1991-08-30 1993-03-12 Canon Inc 光起電力素子及びその製造方法
JP2010062543A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2016067799A1 (ja) * 2014-10-27 2016-05-06 富士フイルム株式会社 金属酸化物半導体膜の製造方法、ならびに、金属酸化物半導体膜、薄膜トランジスタおよび電子デバイス
CN106960880A (zh) * 2011-07-08 2017-07-18 株式会社半导体能源研究所 半导体装置及其制造方法
JP2018016511A (ja) * 2016-07-27 2018-02-01 日立化成株式会社 保護層形成用組成物、太陽電池素子、太陽電池素子の製造方法及び太陽電池
CN108149222A (zh) * 2016-12-02 2018-06-12 三星电子株式会社 锡化合物及其合成方法、用于原子层沉积的锡前体化合物及形成含锡材料膜的方法
CN109153884A (zh) * 2016-05-19 2019-01-04 三井化学株式会社 含金属膜形成用组合物、含金属膜形成用组合物的制造方法、半导体装置以及半导体装置的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070190362A1 (en) 2005-09-08 2007-08-16 Weidman Timothy W Patterned electroless metallization processes for large area electronics
KR101395644B1 (ko) * 2012-02-08 2014-05-16 주식회사 메카로닉스 신규한 4-비이 족 금속 유기화합물 및 그 제조방법
KR101263454B1 (ko) * 2011-03-15 2013-11-27 주식회사 메카로닉스 지르코늄 금속을 함유하는 신규한 유기금속화합물 및 그 제조방법
JP2012234980A (ja) * 2011-05-02 2012-11-29 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
KR20120125102A (ko) * 2011-05-06 2012-11-14 한국화학연구원 원자층 증착법을 이용한 주석산화물 박막의 제조방법
KR101787204B1 (ko) 2015-11-23 2017-10-18 주식회사 한솔케미칼 원자층 증착용(ald) 유기금속 전구체 화합물 및 이를 이용한 ald 증착법
JP7190814B2 (ja) 2017-02-13 2022-12-16 ラム リサーチ コーポレーション エアギャップの形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563220A (ja) * 1991-08-30 1993-03-12 Canon Inc 光起電力素子及びその製造方法
JP2010062543A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN106960880A (zh) * 2011-07-08 2017-07-18 株式会社半导体能源研究所 半导体装置及其制造方法
WO2016067799A1 (ja) * 2014-10-27 2016-05-06 富士フイルム株式会社 金属酸化物半導体膜の製造方法、ならびに、金属酸化物半導体膜、薄膜トランジスタおよび電子デバイス
CN109153884A (zh) * 2016-05-19 2019-01-04 三井化学株式会社 含金属膜形成用组合物、含金属膜形成用组合物的制造方法、半导体装置以及半导体装置的制造方法
JP2018016511A (ja) * 2016-07-27 2018-02-01 日立化成株式会社 保護層形成用組成物、太陽電池素子、太陽電池素子の製造方法及び太陽電池
CN108149222A (zh) * 2016-12-02 2018-06-12 三星电子株式会社 锡化合物及其合成方法、用于原子层沉积的锡前体化合物及形成含锡材料膜的方法

Also Published As

Publication number Publication date
JPWO2020105648A1 (ja) 2021-09-27
KR20210047938A (ko) 2021-04-30
KR102526810B1 (ko) 2023-04-27
TW202028218A (zh) 2020-08-01
US20210375710A1 (en) 2021-12-02
WO2020105648A1 (ja) 2020-05-28
CN112805813B (zh) 2024-08-13
JP7075504B2 (ja) 2022-05-25
TWI830817B (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
KR102680284B1 (ko) 원자층 퇴적을 위한 유기 반응물들
JP7135187B2 (ja) ＳｉＯＣＮ薄膜の形成
CN113394086A (zh) 用于制造具有目标拓扑轮廓的层结构的方法
TWI567225B (zh) 電漿活化保形膜沈積
US9217200B2 (en) Modification of nanoimprint lithography templates by atomic layer deposition
KR101184072B1 (ko) 밀도 및 스텝 커버리지가 개선된 비정질 탄소막 증착 방법
KR100838436B1 (ko) 반도체 장치의 제조방법
US6440876B1 (en) Low-K dielectric constant CVD precursors formed of cyclic siloxanes having in-ring SI—O—C, and uses thereof
TW201638377A (zh) 選擇性地在基板上沈積材料的方法
JP2021093540A (ja) ケイ素含有膜の堆積のための組成物及びそれを用いた方法
US20080153311A1 (en) Method for depositing an amorphous carbon film with improved density and step coverage
TWI693229B (zh) 用於含鋯膜氣相沈積的含鋯成膜組成物
Leick et al. Atomic layer deposition of Ru from CpRu (CO) 2Et using O2 gas and O2 plasma
TWI729285B (zh) 金屬薄膜的選擇性沈積
JP2012142574A (ja) 金属酸化物のハードマスクの形成方法
JP2008042208A (ja) 酸素含有炭化ケイ素膜を形成するための方法
EP1619267A2 (en) Method for removing carbon-containing residues from a substrate
KR102018432B1 (ko) 성막 방법
KR20080044644A (ko) 금속 산화막의 형성 방법, 이를 이용한 게이트 구조물의제조 방법 및 커패시터의 제조 방법
US10199223B2 (en) Semiconductor device fabrication using etch stop layer
CN112805813B (zh) 半导体元件中间体及半导体元件中间体的制造方法
JP2005294421A (ja) 成膜方法および成膜装置、ならびにゲート絶縁膜の形成方法
WO2018088078A1 (ja) 化合物、薄膜形成用原料、原子層堆積法用の薄膜形成用原料及び薄膜の製造方法
JP4107923B2 (ja) イットリウム含有複合酸化物薄膜の製造方法
Cho Inherent Area Selective Oxide Deposition for Nanoscale Semiconductor Device Fabrication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant