JP2008504576A - 電流駆動型ａｍｏｌｅｄ表示器のための電圧プログラム方法 - Google Patents

Abstract

ＡＭＯＬＥＤ表示器を駆動するシステム及び方法が提供される。該ＡＭＯＬＥＤ表示器は複数のピクセル回路を含んでいる。該表示器を駆動するために、電圧プログラム方法、電流プログラム方法又はこれらの組合せが適用される。閾ズレ情報、及び／又はハイブリッド駆動回路を得るために要する電圧を取得することができる。電流／電圧関係を取得するためにデータサンプリングを実施することができる。ピクセルの輝度を補正するために帰還動作を実施することができる。
【選択図】 図１

Description

本発明は、表示技術に係り、より特定的にはピクセル回路を駆動するための技術に関する。

アクティブマトリクス型有機発光ダイオード（ＡＭＯＬＥＤ）表示器が従来技術において良く知られている。ＡＭＯＬＥＤ表示器は種々のツールにおいてフラットパネルとして益々使用されている。

ＡＭＯＬＥＤ表示器は、電圧プログラム型表示器又は電流プログラム型表示器のいずれかとして分類される。電圧プログラム型表示器は、データが表示器に電圧として供給されるような電圧プログラム方法により駆動される。電流プログラム型表示器は、データが表示器に電流として供給されるような電流プログラム方法により駆動される。

電流プログラム方法の利点は、電圧プログラム方法よりもピクセルの輝度が時間にわたり一層一定のままとなるようなピクセル設計を容易化することができることである。しかしながら、電流プログラム方法は、列に関連するキャパシタを充電するのに一層長い時間を必要とする。

従って、電流駆動型ＡＭＯＬＥＤ表示器を駆動する新たな方法であって、高速度及び高品質を保証するような方法を提供したいという要求が存在する。

本発明は、ＡＭＯＬＥＤ表示器におけるピクセル回路を駆動するシステム及び方法に関するものである。

本発明のシステム及び方法は、電流駆動型ＡＭＯＬＥＤ表示器に対して電圧プログラム方法を使用する。

本発明の一態様によれば、各々が複数の薄膜トランジスタ（ＴＦＴ）と有機発光ダイオード（ＯＬＥＤ）とを有するような複数のピクセル回路を含む表示器を駆動するシステムであって、前記ピクセル回路をプログラムするための電圧を発生する電圧ドライバと、前記ピクセル回路をプログラムするための電流を発生するプログラマブル電流源と、前記データドライバ又は前記電流源を１以上のピクセル回路に選択的に接続するスイッチングネットワークとを含むようなシステムが提供される。

本発明の他の態様によれば、複数の薄膜トランジスタ（ＴＦＴ）と有機発光ダイオード（ＯＬＥＤ）とを有するようなピクセル回路を駆動するシステムであって、前記ピクセル回路のデータノードを事前充電及び放電して該データノードから前記ＴＦＴの閾電圧情報を得る事前充電コントローラと、前記ピクセル回路を前記得られた閾電圧情報及び該ピクセル回路上に表示されるビデオデータ情報に基づいてプログラムするハイブリッド駆動回路とを含むようなシステムが提供される。

本発明の他の態様によれば、複数の薄膜トランジスタ（ＴＦＴ）と有機発光ダイオード（ＯＬＥＤ）とを有するようなピクセル回路を駆動するシステムであって、前記ピクセル回路のデータノードから該ピクセル回路をプログラムするのに要する電圧をサンプリングするサンプラと、前記ピクセル回路を前記サンプリングされた電圧及び該ピクセル回路上に表示されるビデオデータ情報に基づいてプログラムするプログラミング回路とを含むようなシステムが提供される。

本発明の他の態様によれば、複数の薄膜トランジスタ（ＴＦＴ）と有機発光ダイオード（ＯＬＥＤ）とを有するようなピクセル回路を駆動する方法であって、ピクセル回路を選択すると共に該ピクセル回路のデータノードを事前充電するステップと、該事前充電されたデータノードが放電されるのを可能にするステップと、該放電ステップを介して前記ＴＦＴの閾電圧を導出するステップと、該導出された閾電圧に基づいてプログラミングデータを補償するステップを含み前記ピクセル回路をプログラムするステップとを含むような方法が提供される。

本発明の上記概要は必ずしも本発明の全てのフィーチャを記述したものではない。

本発明のこれら及び他のフィーチャは、添付図面を参照する下記の説明から一層明らかとなるであろう。

本発明の実施例を、ＡＭＯＬＥＤ表示器を用いて説明する。以下に述べる駆動方法は、電流プログラム（駆動）型ピクセル回路及び電圧プログラム（駆動）型ピクセル回路に適用可能である。

更に、以下に述べるハイブリッド技術は、ａ）増加された輝度均一性を達成するためにピクセルに対するデータ、選択又は電源入力の複雑なタイミングを使用するような如何なる駆動方法、ｂ）電流又は電圧帰還を使用するような如何なる駆動方法、ｃ）光学的帰還を使用するような如何なる駆動方法をも含む如何なる既存の駆動方法にも提供することもできる。

ピクセル回路の発光材料は、特定的には有機発光ダイオード（ＯＬＥＤ）技術、特には（限定されるものではないが）蛍光体（fluorescent）、燐光体（phosphorescent）、ポリマ及びデンドリマ（dendrimer）材料等の如何なる技術のものとすることもできる。

図１を参照すると、本発明の一実施例によりＡＭＯＬＥＤ表示器５を駆動するシステム２が図示されている。ＡＭＯＬＥＤ表示器５は複数のピクセル回路を含んでいる。図１には、一例として４つのピクセル回路１０が示されている。

システム２は、ハイブリッド駆動回路１２と、電圧ソースドライバ１４と、ハイブリッドプログラミングコントローラ１６と、ゲートドライバ１８Ａと、電源１８Ｂとを含んでいる。ピクセル回路１０は、ゲートドライバ１８Ａ（Ｖsel）により選択され、ノードＶdataを使用する電圧モードにより、又はノードＩdataを使用する電流モードによりプログラムされる。ハイブリッド駆動回路１２はプログラミングモードを選択し、これをハイブリッド信号を介してピクセル回路１０に接続する。ピクセル回路１０には、該ピクセル回路１０から閾Ｖt情報（又はＶtズレ情報）を得るために事前充電信号（Ｖp）が供給される。ハイブリッド駆動回路１２は、斯かる事前充電技術が使用される場合は、事前充電を制御する。事前充電信号（Ｖp）はハイブリッド駆動回路１２内で発生することができ、これは動作条件に依存する。電源１８Ｂ（Ｖdd）は、表示器５を駆動すると共に該表示器５の電力消費を監視するために要する電流を供給する。

ハイブリッドコントローラ１６は、全体のハイブリッドプログラミング回路を構成する個々の構成要素を制御する。ハイブリッドコントローラ１６は、タイミングを処理し、所要の機能が発生する順序を制御する。ハイブリッドコントローラ１６は、ハイブリッド駆動回路１２に供給されるデータＩdataを発生することができる。システム２は、基準電流源を有することができ、Ｉdataはハイブリッドコントローラ１６の制御の下で供給することができる。

ハイブリッドドライバ１２は、スイッチングマトリクスとして、又は図３、６、８若しくは２０のハイブリッド駆動回路（又は複数の回路）又はこれらの組み合わせとして実施化することができる。

本説明において、Ｖdataは、データ、データ信号、上記データ若しくはデータ信号Ｖdataを供給するためのデータライン若しくはノード、又は上記データライン若しくはノード上の電圧を示す。同様に、Ｉdataは、データ、データ信号、上記データ若しくはデータ信号Ｉdataを供給するためのデータライン若しくはノード、又は上記データライン若しくはノードにおける電流を示す。Ｖpは、事前充電信号、事前充電パルス、事前充電／放電するための事前充電電圧、及び上記事前充電信号、事前充電パルス若しくは事前充電電圧Ｖpを供給するためのライン若しくはノードを示す。Ｖselは、ピクセル回路を選択するためのパルス若しくは信号、又は上記パルス若しくは信号Ｖsを供給するためのライン若しくはノードを示す。“ハイブリッド信号”、“ハイブリッド信号ノード”及び“ハイブリッド信号ライン”なる用語は、互換性を以って使用することができる。

ピクセル回路１０は、複数のＴＦＴと、有機発光ダイオード（ＯＬＥＤ）とを含んでいる。ＴＦＴはｎ型ＴＦＴ又はｐ型ＴＦＴとすることができる。該ＴＦＴは、例えば（限定されるものではないが）アモルファスシリコン（a-Si:H）型ＴＦＴ、多結晶シリコン型ＴＦＴ、結晶シリコン型ＴＦＴ又は有機半導体型ＴＦＴである。ＯＬＥＤは通常（Ｐ−Ｉ−Ｎ）積層又は反転（Ｎ−Ｉ−Ｐ）積層とすることができる。ＯＬＥＤは１以上の駆動ＴＦＴのソース又はドレインに配置することができる。

図２は、図１のピクセル回路１０の一例を図示している。図２のピクセル回路は、４つの薄膜トランジスタ（ＴＦＴ）２０〜２６と、キャパシタＣs２８と、有機発光ダイオード（ＯＬＥＤ）３０とを含んでいる。ＴＦＴ（Ｔdrive）２６は、ＯＬＥＤ３０とキャパシタＣs２８とに接続された駆動ＴＦＴである。図２のピクセル回路は、選択ラインＶselにより選択され、データラインＤＬによりプログラムされる。データラインＤＬは、図１のハイブリッド駆動回路１２から出力されるハイブリッド信号により制御される。

図２には、４つのＴＦＴが図示されている。しかしながら、図１のピクセル回路１０は３以下の又は５以上のＴＦＴを含むこともできる。

本説明において、“データラインＤＬ”及び“データノードＤＬ”なる用語は互換性をもって使用することができる。

図１〜２を参照すると、データノードＤＬは駆動ＴＦＴ（例えば、図２のＴdrive２６）の閾Ｖt又は閾Ｖtズレを得るために事前充電及び放電される。本説明において、Ｖtズレ、Ｖtズレ情報、Ｖt及びＶt情報は互換可能に使用することができる。次いで、ピクセル回路１０はソースドライバ１４により電圧プログラミング方法を用いて連続的にプログラムされる。得られたＶtズレ情報は、ピクセル回路１０の劣化を補償するために使用され、かくして、表示器５の均一な輝度を維持する。

Ｖtを得る処理は、図２におけるピクセル回路のＴ１
２０及びＴ２ ２２にＶselを印加することにより開始する。このような動作は、Ｔ３ ２４のドレイン及びゲートが同一の電圧となるようにさせる。これは、Ｔ３ ２４のＶtが、先ず事前充電電圧ＶpをデータラインＤＬに印加し、該データラインが次いで放電されるのを可能にすることにより導出されるのを可能にする。放電の率はＶtの関数である。従って、放電の率の測定により、Ｖtを得ることができる。

図３は、図１のハイブリッド駆動回路１２に適用可能なハイブリッド駆動回路の一例を図示している。図３のハイブリッド駆動回路１２Ａは電圧プログラム技術を実施化する。

図３のハイブリッド駆動回路１２Ａは電荷プログラムキャパシタＣc３２を含んでいる。該電荷プログラムキャパシタＣc３２は、データラインＶdataとデータノードＤＬとの間に設けられている。事前充電ラインＶpも、データノードＤＬに接続されている。

ハイブリッド駆動回路１２Ａは、４つのＴＦＴを有するピクセル回路１０Ａ（図２のピクセル回路のような）に対して設けられている。しかしながら、ピクセル回路１０Ａは５以上のＴＦＴ又は４未満のＴＦＴを含むこともできる。

充電プログラムキャパシタＣc３２は、ピクセル回路１０Ａを、定数ＫによりスケーリングされたＴＦＴの閾ＶtとＶdataとの和に等しい電圧でプログラムするために設けられている。該定数は電荷蓄積キャパシタ（例えば、図２のＣs２８）及び電荷プログラムキャパシタＣc３２により形成される分圧ネットワークにより決定される。

図４は、図３のハイブリッド駆動回路１２Ａの動作を示す例示的フローチャートを図示している。ステップＳ１０において、事前充電モードがイネーブルされる。ステップＳ１２においては、ピクセル回路が選択され、事前充電（Ｖp）が開始される。ステップＳ１４において、Ｖt取得モードがイネーブルされ、ステップＳ１６において、放電（Ｖp）が開始する。Ｖt情報は、Ｃc３２を介して取得される。次いでステップＳ１８において、書込モードがイネーブルされる。

図５は、図３のハイブリッド駆動回路１２Ａの動作を示す例示的タイムチャートを図示している。図において、Ｖdata0は当該ピクセル回路のデータノード（例えば、図２のＤＬ）における電圧を表し、Ｉdata0は該ピクセル回路のデータノード（例えば、図２のＤＬ）における電流を表している。

当該プログラム手順は、プログラムされるべきピクセルをパルスＶselで選択することにより開始する。同時に、事前充電パルスＶpが当該ピクセル回路のデータ入力端（例えば、図２のＤＬ）に印加される。

Ｖt取得フェーズの間において、データライン（ＤＬ）上の電圧は、ハイに保持されたＶselラインに対して電流ミラー接続状態のピクセル回路を介して放電されるのを可能にされる。データライン（ＤＬ）は或る電圧まで放電され、該電圧から駆動ＴＦＴのＶtが導出される。Ｖdataにおける電圧は接地レベルである。

プログラム（書込）フェーズの間においては、計算された補償された電圧がピクセル回路のデータ入力ライン（ＤＬ）に供給される。当該プログラムルーチンはＶsel信号を低下させることにより完了する。

上記の計算された補償された電圧は、電荷プログラミングキャパシタＣc３２なるアナログ手段を介して得られる。しかしながら、補償された電圧を得るための如何なる他のアナログ手段も使用することができる。更に、上記の計算された補償された電圧を得るために、如何なる（外部の）デジタル回路（例えば、図７の５０）も使用することができる。

前記ソースドライバ（図１の１４）は、ＶdataをキャパシタＣc３２に供給する。Ｖdataが接地レベルから所望の電圧レベルまで増加すると、Ｉdataにおける電圧は(Ｖt＋Ｖdata)＊Ｋに等しくなる。

図３の構成は単純であり、容易に実施化される。

図６は、図１のハイブリッド駆動回路に適用可能なハイブリッド駆動回路の他の例を図示している。図６のハイブリッド駆動回路１２Ｂは、電圧プログラム技術を実施する。

ハイブリッド駆動回路１２Ｂは、加算器４０、サンプル／ホールド（Ｓ／Ｈ）回路４２及びスイッチングエレメント４４を含んでいる。Ｓ／Ｈ回路４２はＩdataをサンプリングし、或る期間保持する。加算器４０はＶdata及びＳ／Ｈ回路４２の出力を入力する。スイッチングエレメント４４は、プログラミング制御信号４６に応答して加算器４０の出力端をデータノードＤＬに接続する。

ハイブリッド駆動回路１２Ｂは、ＶtとＶdataとの和に等しいプログラミング電圧を生成するために、電荷結合キャパシタＣc３２の代わりに加算器４０を使用する。該ハイブリッド駆動回路１２Ｂは容量を使用しないので、プログラミング電圧は寄生容量により影響を受けることがなく、該回路は少ない電荷フィードスルー効果しか有さない。また、該ハイブリッド駆動回路１２Ｂは電荷蓄積キャパシタを利用しないので、プログラミング電圧が斯かる電荷蓄積容量により影響を受けることがない。また、該ハイブリッド駆動回路１２Ｂは電荷プログラミングキャパシタを利用しないので、より速いＶt取得時間を達成する。斯かる電荷プログラミングキャパシタの削除は、当該プログラム方法の電荷依存性を除去する。このように、プログラミング電圧は、電荷が上記電荷蓄積キャパシタと当該システムの寄生容量との間で分配されることによる影響を受けることがない。この結果、高効率なプログラミング電圧が得られる。

図７は、図６のハイブリッド駆動回路１２Ｂの動作を示す例示的フローチャートを図示している。Ｖt取得モードの間においては、ステップＳ２０においてＶtがサンプリングされ、ステップＳ２２において新たなデータが生成される。書込モードがイネーブルされると、ステップＳ２４において上記新たなデータがプログラミング制御信号（４６）に応答してピクセル回路に供給される。該ハイブリッド駆動回路１２Ｂを有するシステムの動作は図７のものに限定されるものではないことに注意されたい。上記新たなデータはステップＳ１８の後で生成することもできる。また、上記制御信号４６はステップＳ１８の前にイネーブルすることもできる。

Ｖt取得サイクルの間において、Ｖdataは接地レベルにあり、データノードＤＬにおける電圧は事前充電／放電動作（Ｖp）によりＴＦＴのＶtに等しくなる。データノードＤＬ上の該電圧はＳ／Ｈ回路４２によりサンプリング及び保持される。前記Ｖtは該Ｓ／Ｈ回路４２を介して加算器４０に供給される。Ｖdataが接地レベルから所望の電圧レベルに増加されると、加算器４０はＶtとＶdataとの和を出力する。スイッチ４４は、プログラミング制御信号４６に応答してオンする。そして、データノードＤＬの電圧は(Ｖt＋Ｖdata)となる。ハイブリッド駆動回路１２Ｂを有するシステム２の動作を示すタイムチャートは図５のものと同様である。

図８は、図１のハイブリッド駆動回路１２に適用可能なハイブリッド駆動回路の他の例を示している。図８のハイブリッド駆動回路１２Ｃは電圧プログラム技術を実施化する。

該ハイブリッド駆動回路１２Ｃは直接デジタルハイブリッド駆動回路である。該直接デジタルプログラミング回路１２Ｃは、デジタルデータ（Ｖdata）を入力するマイクロコンピュータｕＣ５０と、デジタル／アナログ（Ｄ／Ａ）変換器５２と、電圧に影響を与えないで電流を増加させる電圧フォロア５４と、アナログ／デジタル（Ａ／Ｄ）変換器５６とを含んでいる。

駆動ＴＦＴの閾Ｖtは緩やかに増加し得る。従って、駆動ＴＦＴの閾Ｖtは各プログラミングサイクルで取得する必要はないであろう。これは、プログラミングサイクルの大部分に対してＶt取得を実効的に隠蔽することになる。直接デジタルハイブリッド駆動回路１２Ｃにおいて、ピクセル回路１０Ａから取得された閾Ｖtは、Ａ／Ｄ変換器５６でデジタル化され、ｕＣ５０に含まれるメモリに記憶される。当該ピクセルの輝度を定めるデジタルデータは、ｕＣ５０においてＶtに加算される。結果としての電圧は、次いで、Ｄ／Ａ変換器５２においてアナログ値に戻され、これがピクセル回路１０Ａにプログラムされる。このプログラム方法は、Ｖt取得の遅い処理を補償するように設計されている。

図９は、図８のハイブリッド駆動回路１２Ｃの動作を示す例示的フローチャートを図示している。Ｖt取得モードにおいては、ステップＳ３０においてＶtがサンプリングされ、記録される。書込モードがイネーブルされると、新たなデータが上記の記録されたデータに基づいて供給される。図８のハイブリッド駆動回路１２Ｃを有するシステムの動作は、図９のものに限定されるものではないことに注意されたい。書込モードにおいて、Ｖt取得を実施しないで、記録されているデータを使用することもできる。

図１０は、図８のハイブリッド駆動回路１２Ｃの動作を示す例示的タイムチャートを図示している。Ｖt取得の間において、Ａ／Ｄ変換器５６によるサンプリングが実施される。次のサイクルにおいて、ハイブリッド駆動回路１２Ｃは、前に取得されｕＣ５０に記録されたＶtを使用することができる。

Ａ／ＤによるデータノードＤＬ上の出力の変換は、各プログラムサイクルにおいてＶtを取得しなければならない必要性を除去することができる。ピクセル回路１０ＡのＶtは、毎秒１回又はそれより少なく取得すればよい。従って、フレームサイクル当たり表示器の１行だけに対してＶtを取得すればよい。これは、ピクセルプログラミングサイクルのための時間量を実効的に増加させる。より少ない頻度のＶt取得の必要性は、より速いプログラミング時間を保証する。

上記記載では、図１のピクセル回路１０を説明するために図２が使用された。しかしながら、ピクセル回路１０は図２のものに限定されるものではない。ピクセル回路１０は、図１１に図示したピクセル回路（J. Kanichi, J.-H. Kim, J.Y. Nahm, Y. He及びR. Hattoriによる「アモルファスシリコン薄膜トランジスタ型アクティブマトリクス有機発光表示器」アジア表示器ＩＤＷ２００１、第３１５頁）とすることもできる。図１１のピクセル回路は、４つのＴＦＴ６４〜７０、キャパシタＣ_ST７２及びＯＬＥＤ７４を含んでいる。ＴＦＴ６８は、ＯＬＥＤ７４及びキャパシタＣ_ST７２に接続された駆動ＴＦＴである。図１１のピクセル回路は、Ｖselect1及びＶselect2により選択され、Ｉdataによりプログラムされる。取得される電圧は、ＯＬＥＤ７４及びＴ３
６８の間の電圧の組み合わせである。該技術はＶt及びＯＬＥＤ７４の両方の電圧変化を補償する。図１１のＩdataは図２のデータノードＤＬに対応する。

図１２は、本発明の他の実施例によるＡＭＯＬＥＤ表示器を駆動するためのシステムを図示している。図１２のシステム８２は、訂正テーブル８０と、電圧プログラム方法を実施するためのソースドライバ１４と、電流プログラム方法を実施するための基準電流源９４とを有するハイブリッドプログラミング回路を含んでいる。該システム８２は複数のピクセル回路を有する表示器を電圧プログラム方法及び電流プログラム方法を用いて駆動する。

各構成要素を制御するために、ハイブリッドコントローラ９８が設けられている。図１２において、ハイブリッドコントローラ９８は、一例として、Ａ／Ｄ変換器９６と補正テーブル８０との間に配置されている。該ハイブリッドコントローラ９８は図１のハイブリッドコントローラ１６と類似している。

当該システム８２により駆動されるピクセル回路は図１のピクセル回路１０とすることができ、電流プログラム型ピクセル回路又は電圧プログラム型ピクセル回路であり得る。該システム８２により駆動されるピクセル回路は図２又は図１１により実施化することができるが、図２及び１１のものに限定されるものではない。

該ハイブリッドプログラミング回路は、データソース９０からのデータを、補正テーブル８０及びＡ／Ｄ変換器９６に基づいて補正する補正計算モジュール９２を含んでいる。該補正計算モジュール９２により補正されたデータは、ソースドライバ１４に供給される。該ソースドライバ１４はＶdataを補正計算モジュール９２から出力される補正されたデータに基づいて発生する。ソースドライバ１４からのＶdata及び基準電流源９４からのＩdataはハイブリッドドライバ１２に供給される。

データソース９０は、例えば（限定されるものではないが）ＤＶＤである。ハイブリッドドライバ１２は、スイッチングマトリクス又は図８、２０のデジタルプログラミング回路（又は複数の回路）、又はこれらの組み合わせのいずれかとして実施化することができる。Ａ／Ｄ変換器９６は図８のＡ／Ｄ変換器５６とすることができる。当該システム８２はＡ／Ｄ変換器９６（５６）を用いて前述したＶt取得技術を実施することができる。

補正テーブル８０は、ルックアップテーブルである。補正テーブル８０は、ピクセル回路をプログラムするために要する電流と該電流を得るために要する電圧との間の関係を記録する。該補正テーブル８０は全体の表示器における各ピクセルに対して構築される。

本説明においては、ピクセル回路をプログラムするために要する電流と該プログラミング電流を得るために要する電圧との間の上記関係は“電流／電圧補正情報”、“電流／電圧補正曲線”、“電流／電圧情報”又は“電流電圧曲線”と呼ぶ。

図１２において、補正テーブル８０は補正計算モジュール９２とは別個に図示されている。しかしながら、補正テーブル８０は補正計算モジュール９２内に含めることもできる。

図１２のシステムの動作は、２つのモード、即ち表示モード及び校正モードを有する。表示モードにおいては、データソース９０からのデータが補正テーブル８０内のデータを用いて補正され、ソースドライバ１４に供給される。ハイブリッドドライバ１２は該表示モードには関わらない。校正モードでは、基準電圧源９４からの電流がピクセル回路に供給され、該電流に関連する電圧がピクセル回路から読み取られる。該電圧はＡ／Ｄ変換器９６によりデジタルデータに変換される。補正テーブル８０は該デジタルデータに基づいて正しい値により更新される。

表示モードの間においては、電圧プログラム方法が実施される。ピクセル回路のデータライン（例えば、図２のＤＬ）上の電圧が、ピクセルの輝度を決定する。ピクセル回路をプログラムするのに要する電圧は、補正テーブル８０に記憶された電流／電圧補正情報と組み合わされた、表示されるべきピクセルの輝度から（入力ビデオ情報から）計算される。補正テーブル８０上の情報は入力ビデオ情報と組み合わされて、各ピクセルが長期間の使用にわたり一定の輝度を維持することを保証する。

当該表示器が一定の期間にわたり使用された後、該表示器は校正モードに入る。電流源９４はハイブリッドドライバ１２を介してピクセル回路のデータ入力ノード（ＤＬ）に接続される。各ピクセルは電流プログラム方法によりプログラムされ（そこでは、データライン上の電流のレベルがピクセルの輝度を決定する）、該電流を達成するのに要する電圧がＡ／Ｄ変換器９６により読み取られる。

ピクセル電流をプログラムするのに要する電圧は、Ａ／Ｄ変換器９６により複数の電流点でサンプリングされる。該複数の点は、可能性のある電流レベル（例えば、８ビットに対しては２５６の可能性のあるレベル、又は６ビットに対しては６４のレベル）の部分集合である得る。電圧測定値の該部分集合は、測定点から補間される補正テーブル８０を構築するために使用される。

校正モードは、ユーザのコマンドを介して入ることができるか、又は校正が表示リフレッシュ期間の間に行われるように通常の表示モードと組み合わせることができる。

一実施例においては、全体の表示を一度に校正することができる。表示器は、各ピクセルが電流及び記録された電圧によりプログラムされる短い期間の間に、入力ビデオ情報を示すのを停止することができる。

他の例では、一定数のフレーム毎に１ピクセルのように、ピクセルの部分集合を校正することができる。これは、実質的にユーザに対しては透明となり、それでいて補正情報は各ピクセルに関して取得することができる。

従来の電圧プログラム方法が使用される場合、ピクセル回路は開ループ構成でプログラムされ、その場合においてはピクセル回路からのＴＦＴの閾電圧ズレに関する帰還は存在しない。従来の電流プログラム方法が使用された場合、ピクセルの輝度は時間にわたり一定に留まり得る。しかしながら、電流プログラム方法は遅い。従って、テーブルルックアップ技術は、電流プログラム方法の技術を電圧プログラム方法の技術と組み合わせる。ピクセル回路は、電流プログラム方法により電流でプログラムされる。該電流を維持するための電圧が、読み取られ、ルックアップテーブルに記憶される。特定のレベルの電流がピクセル回路に供給される次回には、電流でプログラムする代わりに、ピクセル回路はルックアップテーブル上の情報に基づいてプログラムされる。従って、該技術は電流プログラム方法に固有の補償を得ながら、電圧プログラム方法でのみ可能な高速プログラミング時間を得る。

上記説明においては、補正テーブル（ルックアップテーブル）８０は電流／電圧補正情報を補正するために使用された。しかしながら、図１２のシステム８２は上記ルックアップテーブルを、図３、６、８又は２０のハイブリッド駆動回路との組み合わせでＶtズレ及び電流／電圧補正情報を同時に補正するために使用することもできる。

例えば、幾つかの電圧測定値がＡ／Ｄ変換器９６（５６）により多数の異なる電流点で捕捉される。ハイブリッドコントローラ９８は、電圧対電流曲線を零電流点まで延長することによりＶtズレ情報を導出する。該Ｖtズレ情報は、入力表示データに適用されるテーブルのアレイ（補正テーブル８０）に記憶される。

図８又は２０のｕＣ５０は斯かるルックアップテーブルを使用して適切な電圧を発生し、ピクセル回路をプログラムすることができる。

図３のハイブリッド回路１２Ａ及び図６のハイブリッド回路１２Ｂは、図１２のシステムに組み込むことができる。

図１３〜１４は、図１２のシステムの動作を示すための例示的フローチャートを図示している。図１３を参照すると、ステップＳ４０において校正モードがイネーブルされる。ステップＳ４２において、ピクセル回路が選択され、該選択されたピクセル回路に対して電流プログラミングが実施される。ステップＳ４４においては、スイッチマトリクスイネーブル信号がイネーブルされる。次いで、ピクセル回路への接続が変更される。ステップＳ４６においてＶtがサンプリングされ、次いでステップＳ４８において補正テーブルが作成／補正される。図１４を参照すると、ステップＳ５０においてビデオデータが上記補正テーブルに基づいて補正される。次いで、ステップＳ５２では、新たなＶdataが上記の補正されたデータに基づいて作成される。

書込モードは、校正モードを実施しないで前に作成された補正テーブルに基づいて実施することもできることに注意されたい。また、図１２のシステムの動作は図１３〜１４に限定されるものではないことに注意されたい。

図１５は、Ｖtズレ取得と電流／電圧補正との組み合わせを示すための例示的タイムチャートを図示している。図１５のスイッチマトリクスイネーブル信号は、図１２のハイブリッドドライバ１２のための制御信号を表している。

図１２及び１５を参照すると、校正モード（即ち、電流プログラム方法）はスイッチマトリクスイネーブル信号がハイの場合にイネーブルされる。プログラミングモード（即ち、電圧プログラム方法）は該スイッチマトリクスイネーブル信号がローの場合にイネーブルされる。しかしながら、校正モードは該スイッチマトリクスイネーブル信号がローである場合にもイネーブルすることができる。また、プログラミングモードはスイッチマトリクスイネーブル信号がハイの場合にもイネーブルすることができる。

Ａ／Ｄサンプリングは校正モードの間に実施される。該校正モードの間において、基準電流源９４からの電流がピクセル回路に供給される。前記データ入力ノード上の電圧はＡ／Ｄ変換器９６によりデジタル電圧に変換される。このデジタル電圧及び該デジタル電圧に関連する電流に基づいて、電流／電圧補正情報がルックアップテーブルで記録される。Ｖtズレ情報は、補正テーブル８０におけるデータ又はＡ／Ｄ変換器９６からの出力に基づいて発生される。

図１２のシステム８２は、上述したテーブルルックアップ技術に加えて、電流／電圧補正情報をリフレッシュするために隠蔽リフレッシュ技術（hidden refresh technique）を実施することができる。

隠蔽リフレッシュ動作の下では、新たな電流／電圧補正情報は、ユーザの知覚から完全に隠されたままで構築される。この技術は、スクリーン上に現在表示されている情報（即ち、入力ビデオデータ）を利用する。当該表示器の製造工程の間において実行された完全な校正ルーチンからのピクセル特性を得ることにより、該表示器の各ピクセルに対する電流／電圧補正情報は分かる。該表示器の使用の間において、電流／電圧補正曲線はＶtの変化によりずれる可能性がある。上記電流／電圧補正曲線に沿う単一の点（これは、現在表示されているデータ、即ちビデオ画像の一部である）を測定することにより、新たな電流／電圧補正曲線は、上記点から、該測定された点に一致されるように補外される。この新たな電流／電圧補正曲線に基づいて、Ｖtズレ情報が導出され、該情報がＶtのズレを補償するために使用される。

図１６は、図１２のシステムの隠蔽リフレッシュ動作の例示的フローチャートを図示している。先ず、表示器の製造の間に実施される校正処理の間において電流／電圧曲線が作成される（ステップＳ６２）。図１７は、斯かる電流／電圧補正曲線のサンプルの一例を示している。

図１６を参照して、次のステップは、当該表示器の使用の間において上記曲線に沿う点を測定することである。この点は当該曲線に沿う如何なる点とすることもでき、従ってユーザが現在スクリーン上で有する如何なるデータも校正に使用することができる（ステップＳ６４）。図１８は、図１７の電流／電圧補正及び新たに測定されたデータ点の一例を示している。

図１６を参照して、最後のステップは、前記電流／電圧補正曲線を、測定された電圧対電流関係の上記点までずらすことである（ステップＳ６６）。図１９は、図１８の測定された点に基づく新たな電流／電圧補正曲線の一例を示している。

図１７〜１９に関連する処理は、図１２のハイブリッドコントローラ９８内で実施される。

図１２のシステム８２は、組み合わされた電流及び電圧プログラム技術を実施することができる。図２０は、組み合わされた電流及び電圧プログラム技術を実施するためのハイブリッド駆動回路の一例を図示している。図２０のハイブリッド駆動回路は図１２のハイブリッドドライバ１２に含めることができる。

図２０のハイブリッド駆動回路においては、ピクセル回路のデータラインＤＬに対してデジタルハイブリッド駆動回路１２Ｃ及び電流源１００が設けられている。

温度、閾電圧ズレ又は他の要因による電流／電圧補正曲線の変化を補償する当該回路の能力を向上させるために、ピクセル回路のプログラミングは２つのフェーズに分割される。

書込モードの間において、ピクセル回路１０Ａは、駆動ＴＦＴのゲート電圧を適切な値に設定するために先ず電圧でプログラムされ、次いで、電流プログラムフェーズが後続する。この場合、電流プログラムフェーズは出力電流を微細に整合させることができる。図２０のシステムは電流プログラムよりも高速であり、電流プログラム方法の補償能力を有する。

図２０には、デジタルハイブリッド駆動回路１２Ｃが設けられている。しかしながら、上記の組み合わされた電流及び電圧プログラム技術は、図３のハイブリッド駆動回路１２Ａ又は図６のハイブリッド駆動回路１２Ｂを電流源１００と組み合わせることにより実施化することもできる。電流源１００は、図１２の基準電流源９４とすることができる。

図１のシステム２は、上述した隠蔽リフレッシュ技術を実施することができる。また、図１のシステム２は、組み合わされた電流及び電圧プログラム技術を実施することができる。また、図１のシステム２は、組み合わされた電流及び電圧プログラム技術を実施するために図２０のハイブリッド駆動回路を含むことができる。

次に、直接デジタルプログラム方法の拡張を詳細に説明する。直接デジタルプログラム方法（図６、８及び２０）は、アクティブマトリクス液晶表示器（ＡＭＬＣＤ）を駆動するために使用されるもののような電圧プログラム列ドライバを用いるＯＬＥＤアレイ（例えば、４Ｔ
ＯＬＥＤアレイ）、又は電圧プログラム型アクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）表示器、又は如何なる他の電圧出力表示器ドライバを駆動するようにも拡張することができる。

図２１は、本発明の他の実施例による複数のピクセル回路を有するＡＭＯＬＥＤアレイを駆動するためのシステムを図示している。図２１のシステム１０５は、電圧列ドライバと１１２と、プログラマブル電流源１１４と、スイッチングネットワーク１１６と、Ａ／Ｄ変換器１１８と、行ドライバ１２０とを含んでいる。

電圧列ドライバ１１２は，電圧でプログラムされる列ドライバである。電圧列ドライバ１１２及び行ドライバ１２０の各々は、ＡＭＬＣＤ用に設計されたもののような電圧出力を有する如何なるドライバとすることもできる。電圧列ドライバ１１２及びプログラマブル電流源１１４は、スイッチングネットワーク１１６を介してＯＬＥＤアレイ１１０に接続されている。ＯＬＥＤアレイ１１０は、ＡＭＯＬＥＤ表示器を形成し、複数のピクセル回路（図１の１０のような）を含んでいる。該ピクセル回路は、電流プログラム型ピクセル回路又は電圧プログラム型ピクセル回路とすることができる。

Ａ／Ｄ変換器１１８は、アナログ信号（即ち、表示器１１０を駆動する電流）がデジタル信号として読み戻されるのを可能にするインターフェースである。この場合、斯かる電流に関連するデジタル信号は処理し及び／又は記憶することができる。Ａ／Ｄ変換器１１８は図８及び２０のＡ／Ｄ変換器５６とすることができる。列ドライバ１１２は、図１及び１２のソースドライバ１４とすることができる。

図２１のシステム１０５は、上述したように校正モード及び表示モードを実施する。

図２２は、図２１のスイッチングネットワーク１１６の一例を図示している。図２２のスイッチングネットワーク１１６は、２つのMOSFETスイッチ１２２及び１２４を有し、これらMOSFETスイッチは表示器（１１０）の列を、列ドライバ１１２への接続から電流源１１４とＡ／Ｄ変換器１１８との組み合わせへ、又はその逆に切り換えることができる。シフトレジスタ１２６は上記ＭＯＳスイッチ１２２及び１２４の動作を制御するデジタル制御信号の源である。インバータ１２８は、シフトレジスタ１２６からの出力を反転する。このようにして、スイッチ１２２がオン（オフ）である場合、スイッチ１２４はオフ（オン）となる。

スイッチングネットワーク１１６は、列ドライバ１１２におけるガラスの外に、又はＴＦＴスイッチを使用して斯かるガラス上に直接配置することができる。

図２１〜２２を参照すると、システム１０５は１つの電流源１１４のみを使用している。電圧プログラミングドライバ（ＡＭＬＣＤドライバ又は何らかの他の電圧出力ドライバ等の）が表示器１１０の残部を駆動する。スイッチングマトリクス（スイッチングネットワーク１１６）が、ピクセルアレイ内の異なるピクセルが単一の電流源１１４に時分割方法により接続されるのを可能にする。これが、単一の電流源が全体の表示器に適用されるのを可能にしている。これは、ドライバ回路の価格を低下させると共に、ピクセル回路のプログラミング時間を速くさせる。

システム１０５は、ピクセル回路のデータノード（例えば図２のＤＬ）のアナログ出力をデジタルデータに変換するためにＡ／Ｄ変換器１１８を使用している。該Ａ／Ｄ変換器１１８による変換は、各プログラムサイクルでＶtを取得しなければならない必要性を除去する。ピクセル回路のＶtは、数分毎に１回取得されればよい。このように、パネルの１列を各リフレッシュサイクルで取得することができる。

全ての列に対して、１つのみのＡ／Ｄ１１８が実施化される。当該回路はフレームリフレッシュ当たり１つのピクセルのみを取得する。例えば、３２０ｘ２４０のパネルの場合、ピクセルの数は76,800である。３０Ｈｚのフレーム速度の場合、全体のフレームの全ピクセルからＶtを取得するために要する時間は、４３分である。これは、Ｖtが時間内に大幅にずれない限り、幾つかの用途に対しては許容することができる。

寄生部分は、Ｖtを取得するためのキャパシタを放電する時間量にのみ影響を与える。当該回路は電圧でプログラムされるので、斯かる寄生部分により影響を受けることはない。Ｖtはフレーム時間当たり１列だけしか取得されないので、長くすることができる。例えば、３０Ｈｚのフレーム速度を持つ３２０列の表示器の場合、各フレーム時間は３３msである。電圧プログラミングの場合、ピクセルを７０us内でプログラムすることが可能である。３２０列に対しては、当該表示器を更新するための時間は２２msとなり、充電／放電サイクルを完了するために１１msが依然として残る。

システム１０５は、上述したようにＶtズレを補償し及び／又は電流／電圧情報を補正するためにルックアップテーブル技術を実施することができる。

システム１０５は、表示器１１０における各ピクセル回路（１０）のＶtズレ情報及び電流／電圧補正情報を取得するために隠蔽リフレッシュ技術を実施することができる。この電流／電圧補正情報はルックアップテーブル（例えば、図１２の補正テーブル８０）を導入するために使用され、該テーブルは経時により生じる当該ピクセル回路内の劣化を補償するために使用される。費用を低減するために、電流でプログラムされる回路の数は減少されたので、列ドライバ当たり１つの代わりに、表示器当たり１つしか存在しない。

システム１０５は、前述したように組み合わされた電流及び電圧プログラミング技術を実施することができる。

ピクセル回路の電流／電圧情報は、図２３に図示したシステムを実施化することにより更に補正することができる。図２３は、ピクセル回路の電流／電圧情報を補正するためのシステムを図示している。図２３には、表示器１３０が２Ｔ又は４ＴのＯＬＥＤアレイとして図示されている。しかしながら、表示器１３０は、各々が３個の又は５個以上のトランジスタを持つような複数のピクセル回路を含むこともできる。表示器１３０は、電圧駆動型ピクセル回路又は電流駆動型ピクセル回路を含むことができる。図２３のシステムは、図１、１２及び２２のシステム２、８２及び１０５に適用することができる。

図２３に示されるように、スイッチ１３２がＯＬＥＤの共通電極を切断するために設けられている。ＯＬＥＤに対して２つの電極が設けられることは良く知られている。一方は当該ピクセル回路に接続され、他方は全てのＯＬＥＤに接続された共通電極である。斯かる共通電極はＯＬＥＤの型式に応じてＶdd又はＧＮＤとなり得ることに注意されたい。スイッチ１３２は、ＯＬＥＤの共通電極を、ハイサイドコモンモードセンサ（ＴＩによるＩＮＡ１６８等）を使用した電流感知ネットワーク１３４に接続する。該電流感知ネットワーク１３４は上記共通電極を経る電流を測定する。

校正フェーズの間において、各ピクセルは個々に点灯され、消費された電流が感知ネットワーク１３４により取得される。この取得された電流は、図８又は２０の直接デジタルハイブリッド駆動回路により導入されたルックアップテーブル（例えば、図１２の補正テーブル８０）を補正するために使用される。

当該アレイの死んだピクセル及び漏れ電流の影響を含めるために、暗表示器電流を取得することができる。この手順の間においては、全ピクセルがオフされ、電流（即ち、暗表示器電流）が測定される。

本発明の上記実施例によれば、電流プログラム型ピクセル回路の主要な問題（遅いプログラミング時間である）が解決される。ピクセル回路を補償するために帰還を使用するという思想は、電圧プログラム型駆動方法の速いプログラミング能力を維持しながら表示器の均一さ及び安定性を向上させる。

本発明を、１以上の実施例に関して説明した。しかしながら、当業者にとっては、請求項に記載された本発明の範囲から逸脱すること無しに多くの変形及び変更をなすことができることは明らかであろう。

図１は、本発明の一実施例によるＡＭＯＬＥＤ表示器を駆動するシステムを示すブロック図である。 図２は、図１のピクセル回路の一例を示す概要図である。 図３は、図１に適用可能なハイブリッド駆動回路の一例を示す概要図である。 図４は、図３のハイブリッド駆動回路の動作を示すための例示的フローチャートである。 図５は、図３のハイブリッド駆動回路の動作を示すための例示的タイムチャートである。 図６は、図１に適用可能なハイブリッド駆動回路の他の例を示す概要図である。 図７は、図６のハイブリッド駆動回路の動作を示すための例示的フローチャートである。 図８は、図１に適用可能なハイブリッド駆動回路の他の例を示す概要図である。 図９は、図８のハイブリッド駆動回路の動作を示すための例示的フローチャートである。 図１０は、図８のハイブリッド駆動回路の動作を示すための例示的タイムチャートである。 図１１は、図１のピクセル回路の他の例を示す概要図である。 図１２は、本発明の他の実施例によるＡＭＯＬＥＤ表示器を駆動するシステムを示すブロック図である。 図１３は、図１２のシステムの動作を示すための例示的フローチャートである。 図１４は、図１２のシステムの動作を示すための例示的フローチャートである。 図１５は、図１２のシステムの動作を示すための例示的タイムチャートである。 図１６は、図１２のシステムの隠蔽リフレッシュ動作のための例示的フローチャートである。 図１７は、電流／電圧補正曲線のサンプルの一例を示す図である。 図１８は、図１７の電流／電圧補正曲線及び新たに測定されたデータ点の一例を示す図である。 図１９は、図１８の測定点に基づく新たな電流／電圧補正曲線の一例を示す図である。 図２０は、組み合わされた電流及び電圧プログラム技術を実施するプログラム回路の他の例を示すブロック図である。 図２１は、本発明の他の実施例によるＡＭＯＬＥＤ表示器を駆動するシステムを示すブロック図である。 図２２は、図２１のスイッチングネットワークの一例を示す概要図である。 図２３は、ピクセル回路の電流／電圧情報を補正するシステムを示す概要図である。

Claims (36)

1. 各々が有機発光ダイオード（ＯＬＥＤ）と複数の薄膜トランジスタ（ＴＦＴ）とを有するような複数のピクセル回路を含む表示器を駆動するシステムにおいて、
   データノードを介して前記ピクセル回路をプログラムするための電圧を発生する電圧ドライバと、
   前記データノードを介して前記ピクセル回路をプログラムするための電流を発生するプログラマブル電流源と、
   前記データドライバ又は前記電流源を、前記データノードを介して１以上のピクセル回路に選択的に接続するスイッチングネットワークと、
   を有するシステム。
2. 請求項１に記載のシステムにおいて、前記スイッチングネットワークが、
   前記電圧ドライバを１以上のピクセル回路に接続する第１スイッチと、
   前記電流源を１以上のピクセル回路に接続する第２スイッチと、
   を含むようなシステム。
3. 請求項２に記載のシステムにおいて、前記スイッチングネットワークが、
   前記第１及び第２スイッチの動作を制御するシフトレジスタ、
   を含むようなシステム。
4. 請求項１に記載のシステムにおいて、
   前記ピクセル回路の前記データノード上の電圧をサンプリングするアナログ／デジタル変換器、
   を更に有するようなシステム。
5. 請求項１に記載のシステムにおいて、
   前記データノードにおけるプログラム電流と、このデータノードにおけるプログラム電流に関連する該データノード上のプログラム電圧との間の関係を表す電流／電圧情報を記憶するルックアップテーブル、
   を更に有するようなシステム。
6. 請求項５に記載のシステムにおいて、
   前記ルックアップテーブルを訂正するために、前記ピクセル回路の前記データノードにおいて消費される電流又は前記ピクセル回路の前記データノードにおける電圧を感知する感知ネットワーク、
   を更に有するようなシステム。
7. 請求項５に記載のシステムにおいて、
   電圧に基づくプログラミングの間において前記電圧情報を補正するモジュール、
   を更に有するようなシステム。
8. 請求項１に記載のシステムにおいて、
   前記ピクセル回路から前記ＴＦＴの閾電圧を取得するプログラミング回路であって、アナログ閾電圧情報をデジタル閾電圧情報に変換するアナログ／デジタル変換器を有し、前記ピクセル回路を前記デジタル閾電圧情報と入力ビデオ情報に関連する電圧とに基づいてプログラムするようなプログラミング回路、
   を更に有するようなシステム。
9. 有機発光ダイオード（ＯＬＥＤ）と複数の薄膜トランジスタ（ＴＦＴ）とを有するようなピクセル回路を駆動するシステムにおいて、
   前記ピクセル回路外の外部駆動回路を用いて、前記ピクセル回路のデータノードを事前充電及び放電し、該データノードから前記ＴＦＴの閾電圧情報を取得する事前充電コントローラと、
   前記ピクセル回路を、前記取得された閾電圧情報と前記ピクセル回路において表示されるビデオデータの情報とに基づいてプログラムするハイブリッド駆動回路と、
   を有するシステム。
10. 請求項９に記載のシステムにおいて、前記ハイブリッド駆動回路が前記データノードに結合されたキャパシタを含み、該キャパシタが前記ピクセル回路の外部に配置されるようなシステム。
11. 請求項９に記載のシステムにおいて、前記ハイブリッド駆動回路が、
    前記データノードにおける前記閾電圧情報をサンプリングするサンプリング回路と、
    前記ビデオデータの電圧と前記サンプリングされた閾電圧情報とを加算する加算器と、
    前記加算器の出力端を前記データノードに選択的に接続するスイッチと、
    を含むようなシステム。
12. 請求項９に記載のシステムにおいて、前記ハイブリッド駆動回路が、
    前記閾電圧情報をデジタル閾電圧情報に変換するアナログ／デジタル変換器と、
    前記デジタル閾電圧情報を記憶すると共に、該デジタル閾電圧情報と前記電圧とを加算するマイクロコンピュータと、
    前記マイクロコンピュータから出力される加算結果をアナログデータに変換すると共に、該アナログデータを前記データノードに供給するデジタル／アナログ変換器と、
    を含むようなシステム。
13. 請求項９に記載のシステムにおいて、
    前記ピクセル回路をプログラムするために前記データノードにおける電流を供給するプログラミング回路、
    を更に有するようなシステム。
14. 請求項９に記載のシステムにおいて、前記ハイブリッド駆動回路が、電圧プログラムモード及び電流プログラムモードのうちの一方を選択し、該選択されたプログラムモードによりピクセルをプログラムするスイッチングマトリクスを含むようなシステム。
15. 有機発光ダイオード（ＯＬＥＤ）と複数の薄膜トランジスタ（ＴＦＴ）とを有するようなピクセル回路を駆動するシステムにおいて、
    前記ピクセル回路のデータノードから、該ピクセル回路をプログラムするために要する電圧をサンプリングするサンプラと、
    前記ピクセル回路を、前記サンプリングされた電圧と前記ピクセル回路において表示されるビデオデータ情報とに基づいてプログラムするプログラミング回路と、
    を有するようなシステム。
16. 請求項１５に記載のシステムにおいて、
    校正モードの間において前記ピクセル回路に電流を供給する電流源と、
    前記データノードに供給されるプログラミング電流と該電流に関連する前記サンプリングされた電圧との間の関係を表すような電流／電圧情報を記憶するルックアップテーブルと、
    を更に有するようなシステム。
17. 請求項１６に記載のシステムにおいて、前記ルックアップテーブルが各ピクセル回路に対して作成されるようなシステム。
18. 請求項１６に記載のシステムにおいて、
    データソースからのデータを、前記データノードを電流でプログラムすることにより得られた前記電流／電圧情報に基づいて補正する補正計算モジュール、
    を更に有し、
    書込モードの間において、前記補正されたデータに関連する電圧が前記データノードを介して前記ピクセル回路に供給されるようなシステム。
19. 請求項１６に記載のシステムにおいて、
    前記ＴＦＴの閾電圧ズレを、前記データノードを介して電流でプログラムすることにより得られた前記サンプリングされた電圧に基づいて導出するモジュール、
    を更に有するようなシステム。
20. 請求項１５に記載のシステムにおいて、
    電流と前記データノードを介して該電流を前記ピクセル回路にプログラムするのに要する電圧との間の関係を表す電流／電圧曲線を記憶するルックアップテーブルと、
    前記電流／電圧曲線を、前記ピクセル回路において現在表示されている情報に関連する前記サンプリングされた電圧に基づいて補正するモジュールと、
    を更に有し、
    書込モードの間において、プログラムされるべき電圧が前記電流／電圧曲線に基づいて決定されるようなシステム。
21. 請求項２０に記載のシステムにおいて、前記ルックアップテーブルが各ピクセル回路に対して作成されるようなシステム。
22. 請求項２０に記載のシステムにおいて、
    前記ＴＦＴの閾電圧ズレを前記補正された電流／電圧曲線に基づいて導出するモジュール、
    を更に有するようなシステム。
23. 請求項１ないし２２の何れか一項に記載のシステムにおいて、該システムが電流プログラム型ピクセル回路及び電圧プログラム型ピクセル回路に適用可能であるようなシステム。
24. 請求項１ないし２２の何れか一項に記載のシステムにおいて、前記ＴＦＴがアモルファスシリコン、ポリシリコン（ｎ型又はｐ型）、結晶性シリコン又は有機型ＴＦＴを含むようなシステム。
25. 請求項１ないし２２の何れか一項に記載のシステムにおいて、前記ＯＬＥＤがＮＩＰ又はＰＩＮ
    ＯＬＥＤを含み、１以上の駆動ＴＦＴのソース又はドレインに配置可能であるようなシステム。
26. 有機発光ダイオード（ＯＬＥＤ）と複数の薄膜トランジスタ（ＴＦＴ）とを有するようなピクセル回路を駆動する方法において、
    ピクセル回路を選択すると共に該ピクセル回路のデータノードを該データノードに接続された外部回路を用いて事前充電するステップと、
    該事前充電されたデータノードを放電させるステップと、
    前記放電させるステップを介して前記ＴＦＴの閾電圧を導出するステップと、
    前記ピクセル回路を、プログラミングデータを前記導出された閾電圧に基づき外部補償回路を用いて補償するステップを含んでプログラムするステップと、
    を有するような方法。
27. 請求項２６に記載の方法において、前記導出するステップが、
    前記閾電圧をサンプリングするステップと、
    前記サンプリングされた閾電圧を記録するステップと、
    を含み、前記補償するステップが前記記録されたサンプリングされた閾電圧を利用するような方法。
28. 請求項２７に記載の方法において、前記プログラムするステップが、
    続いて、前記ピクセル回路を前記データノードを介して前記記録された閾電圧に基づいて外部回路を用いてプログラムするステップ、
    を含んでいるような方法。
29. 請求項２６に記載の方法において、前記プログラムするステップが、
    情報を前記ピクセル回路に電流プログラム方法及び電圧プログラム方法を用いてプログラムするステップ、
    を含むような方法。
30. 有機発光ダイオード（ＯＬＥＤ）と複数の薄膜トランジスタ（ＴＦＴ）とを有するようなピクセル回路を駆動する方法において、
    前記ピクセル回路のデータノードから、該ピクセル回路をプログラムするために要する電圧をサンプリングするステップと、
    前記ピクセル回路を、前記サンプリングされた電圧と前記ピクセル回路において表示される情報とに基づいてプログラムするステップと、
    を有するような方法。
31. 請求項３０に記載の方法において、
    校正モードをイネーブルすると共に、電流プログラム方法を前記ピクセル回路に対し実施するステップ、
    を更に有し、
    前記サンプリングするステップが、前記校正モードの間においてサンプリング動作を実施するような方法。
32. 請求項３１に記載の方法において、
    前記サンプリングするステップに基づいて、前記データノードを介してピクセルをプログラムするために使用された電流と該電流に関連するサンプリングされた電圧とを表す電流／電圧補正情報を記憶したルックアップテーブルを作成するステップ、
    を更に有し、
    前記プログラムするステップが、データソースからのデータを前記電流／電圧補正情報に基づいて補正するステップを含んでいるような方法。
33. 請求項３０に記載の方法において、
    電流と該電流を前記ピクセル回路にプログラムするために要する電圧とを表す電流／電圧補正情報を記憶するステップと、
    前記電流／電圧補正情報を、前記ピクセル回路において現在表示されている情報に関連する前記サンプリングされた電圧に基づいて補正するステップと、
    を更に有するような方法。
34. 請求項１に記載のスイッチングネットワークを実施化するためのハイブリッド駆動回路において、該ハイブリッド駆動回路が、増加された輝度均一さを達成するために前記ピクセル回路へのデータ、選択又は電源入力のタイミングを使用する駆動方法、電流又は電圧帰還を用いる駆動方法、及び光学帰還を用いる駆動方法を含む駆動方法に適用可能であるようなハイブリッド駆動回路。
35. 請求項９又は請求項１５に記載のシステムを実施化するためのハイブリッド駆動回路において、該ハイブリッド駆動回路が、増加された輝度均一さを達成するために前記ピクセル回路へのデータ、選択又は電源入力のタイミングを使用する駆動方法、電流又は電圧帰還を用いる駆動方法、及び光学帰還を用いる駆動方法を含む如何なる駆動方法にも適用可能であるようなハイブリッド駆動回路。
36. 請求項１ないし２２の何れか一項に記載のシステムにおいて、前記ＯＬＥＤの材料が蛍光体、燐光体、ポリマ又はデンドリマを含むようなシステム。

Images